arch/alpha/kernel/irq_pyxis.c

   1 /*
   2  *      linux/arch/alpha/kernel/irq_pyxis.c
   3  *
   4  * Based on code written by David A Rusling (david.rusling@reo.mts.dec.com).
   5  *
   6  * IRQ Code common to all PYXIS core logic chips.
   7  */
   8
   9 #include <linux/init.h>
  10 #include <linux/sched.h>
  11 #include <linux/irq.h>
  12
  13 #include <asm/io.h>
  14 #include <asm/core_cia.h>
  15
  16 #include "proto.h"
  17 #include "irq_impl.h"
  18
  19
  20 /* Note mask bit is true for ENABLED irqs.  */
  21 static unsigned long cached_irq_mask;
  22
  23 static inline void
  24 pyxis_update_irq_hw(unsigned long mask)
  25 {
  26         *(vulp)PYXIS_INT_MASK = mask;
  27         mb();
  28         *(vulp)PYXIS_INT_MASK;
  29 }
  30
  31 static inline void
  32 pyxis_enable_irq(unsigned int irq)
  33 {
  34         pyxis_update_irq_hw(cached_irq_mask |= 1UL << (irq - 16));
  35 }
  36
  37 static void
  38 pyxis_disable_irq(unsigned int irq)
  39 {
  40         pyxis_update_irq_hw(cached_irq_mask &= ~(1UL << (irq - 16)));
  41 }
  42
  43 static unsigned int
  44 pyxis_startup_irq(unsigned int irq)
  45 {
  46         pyxis_enable_irq(irq);
  47         return 0;
  48 }
  49
  50 static void
  51 pyxis_end_irq(unsigned int irq)
  52 {
  53         struct irq_desc *desc = irq_to_desc(irq);
  54         if (desc || !(desc->status & (IRQ_DISABLED|IRQ_INPROGRESS)))
  55                 pyxis_enable_irq(irq);
  56 }
  57
  58 static void
  59 pyxis_mask_and_ack_irq(unsigned int irq)
  60 {
  61         unsigned long bit = 1UL << (irq - 16);
  62         unsigned long mask = cached_irq_mask &= ~bit;
  63
  64         /* Disable the interrupt.  */
  65         *(vulp)PYXIS_INT_MASK = mask;
  66         wmb();
  67         /* Ack PYXIS PCI interrupt.  */
  68         *(vulp)PYXIS_INT_REQ = bit;
  69         mb();
  70         /* Re-read to force both writes.  */
  71         *(vulp)PYXIS_INT_MASK;
  72 }
  73
  74 static struct irq_chip pyxis_irq_type = {
  75         .name           = "PYXIS",
  76         .startup        = pyxis_startup_irq,
  77         .shutdown       = pyxis_disable_irq,
  78         .enable         = pyxis_enable_irq,
  79         .disable        = pyxis_disable_irq,
  80         .ack            = pyxis_mask_and_ack_irq,
  81         .end            = pyxis_end_irq,
  82 };
  83
  84 void
  85 pyxis_device_interrupt(unsigned long vector)
  86 {
  87         unsigned long pld;
  88         unsigned int i;
  89
  90         /* Read the interrupt summary register of PYXIS */
  91         pld = *(vulp)PYXIS_INT_REQ;
  92         pld &= cached_irq_mask;
  93
  94         /*
  95          * Now for every possible bit set, work through them and call
  96          * the appropriate interrupt handler.
  97          */
  98         while (pld) {
  99                 i = ffz(~pld);
 100                 pld &= pld - 1; /* clear least bit set */
 101                 if (i == 7)
 102                         isa_device_interrupt(vector);
 103                 else
 104                         handle_irq(16+i);
 105         }
 106 }
 107
 108 void __init
 109 init_pyxis_irqs(unsigned long ignore_mask)
 110 {
 111         long i;
 112
 113         *(vulp)PYXIS_INT_MASK = 0;              /* disable all */
 114         *(vulp)PYXIS_INT_REQ  = -1;             /* flush all */
 115         mb();
 116
 117         /* Send -INTA pulses to clear any pending interrupts ...*/
 118         *(vuip) CIA_IACK_SC;
 119
 120         for (i = 16; i < 48; ++i) {
 121                 if ((ignore_mask >> i) & 1)
 122                         continue;
 123                 set_irq_chip_and_handler(i, &pyxis_irq_type, alpha_do_IRQ);
 124                 irq_to_desc(i)->status |= IRQ_LEVEL;
 125         }
 126
 127         setup_irq(16+7, &isa_cascade_irqaction);
 128 }