arch/arm/Kconfig

   1 config ARM
   2         bool
   3         default y
   4         select ARCH_HAVE_CUSTOM_GPIO_H
   5         select HAVE_AOUT
   6         select HAVE_DMA_API_DEBUG
   7         select HAVE_IDE if PCI || ISA || PCMCIA
   8         select HAVE_DMA_ATTRS
   9         select HAVE_DMA_CONTIGUOUS if (CPU_V6 || CPU_V6K || CPU_V7)
  10         select HAVE_MEMBLOCK
  11         select RTC_LIB
  12         select SYS_SUPPORTS_APM_EMULATION
  13         select GENERIC_ATOMIC64 if (CPU_V6 || !CPU_32v6K || !AEABI)
  14         select ARCH_HAS_ATOMIC64_DEC_IF_POSITIVE
  15         select HAVE_OPROFILE if (HAVE_PERF_EVENTS)
  16         select HAVE_ARCH_JUMP_LABEL if !XIP_KERNEL
  17         select HAVE_ARCH_KGDB
  18         select HAVE_ARCH_TRACEHOOK
  19         select HAVE_KPROBES if !XIP_KERNEL
  20         select HAVE_KRETPROBES if (HAVE_KPROBES)
  21         select HAVE_FUNCTION_TRACER if (!XIP_KERNEL)
  22         select HAVE_FTRACE_MCOUNT_RECORD if (!XIP_KERNEL)
  23         select HAVE_DYNAMIC_FTRACE if (!XIP_KERNEL)
  24         select HAVE_FUNCTION_GRAPH_TRACER if (!THUMB2_KERNEL)
  25         select ARCH_BINFMT_ELF_RANDOMIZE_PIE
  26         select HAVE_GENERIC_DMA_COHERENT
  27         select HAVE_KERNEL_GZIP
  28         select HAVE_KERNEL_LZO
  29         select HAVE_KERNEL_LZMA
  30         select HAVE_KERNEL_XZ
  31         select HAVE_IRQ_WORK
  32         select HAVE_PERF_EVENTS
  33         select PERF_USE_VMALLOC
  34         select HAVE_REGS_AND_STACK_ACCESS_API
  35         select HAVE_HW_BREAKPOINT if (PERF_EVENTS && (CPU_V6 || CPU_V6K || CPU_V7))
  36         select HAVE_C_RECORDMCOUNT
  37         select HAVE_GENERIC_HARDIRQS
  38         select HARDIRQS_SW_RESEND
  39         select GENERIC_IRQ_PROBE
  40         select GENERIC_IRQ_SHOW
  41         select ARCH_WANT_IPC_PARSE_VERSION
  42         select HARDIRQS_SW_RESEND
  43         select CPU_PM if (SUSPEND || CPU_IDLE)
  44         select GENERIC_PCI_IOMAP
  45         select HAVE_BPF_JIT
  46         select GENERIC_SMP_IDLE_THREAD
  47         select KTIME_SCALAR
  48         select GENERIC_CLOCKEVENTS_BROADCAST if SMP
  49         select GENERIC_STRNCPY_FROM_USER
  50         select GENERIC_STRNLEN_USER
  51         select DCACHE_WORD_ACCESS if (CPU_V6 || CPU_V6K || CPU_V7) && !CPU_BIG_ENDIAN
  52         select HAVE_MOD_ARCH_SPECIFIC if ARM_UNWIND
  53         select MODULES_USE_ELF_REL
  54         help
  55           The ARM series is a line of low-power-consumption RISC chip designs
  56           licensed by ARM Ltd and targeted at embedded applications and
  57           handhelds such as the Compaq IPAQ.  ARM-based PCs are no longer
  58           manufactured, but legacy ARM-based PC hardware remains popular in
  59           Europe.  There is an ARM Linux project with a web page at
  60           <http://www.arm.linux.org.uk/>.
  61
  62 config ARM_HAS_SG_CHAIN
  63         bool
  64
  65 config NEED_SG_DMA_LENGTH
  66         bool
  67
  68 config ARM_DMA_USE_IOMMU
  69         select NEED_SG_DMA_LENGTH
  70         select ARM_HAS_SG_CHAIN
  71         bool
  72
  73 config HAVE_PWM
  74         bool
  75
  76 config MIGHT_HAVE_PCI
  77         bool
  78
  79 config SYS_SUPPORTS_APM_EMULATION
  80         bool
  81
  82 config GENERIC_GPIO
  83         bool
  84
  85 config HAVE_TCM
  86         bool
  87         select GENERIC_ALLOCATOR
  88
  89 config HAVE_PROC_CPU
  90         bool
  91
  92 config NO_IOPORT
  93         bool
  94
  95 config EISA
  96         bool
  97         ---help---
  98           The Extended Industry Standard Architecture (EISA) bus was
  99           developed as an open alternative to the IBM MicroChannel bus.
 100
 101           The EISA bus provided some of the features of the IBM MicroChannel
 102           bus while maintaining backward compatibility with cards made for
 103           the older ISA bus.  The EISA bus saw limited use between 1988 and
 104           1995 when it was made obsolete by the PCI bus.
 105
 106           Say Y here if you are building a kernel for an EISA-based machine.
 107
 108           Otherwise, say N.
 109
 110 config SBUS
 111         bool
 112
 113 config STACKTRACE_SUPPORT
 114         bool
 115         default y
 116
 117 config HAVE_LATENCYTOP_SUPPORT
 118         bool
 119         depends on !SMP
 120         default y
 121
 122 config LOCKDEP_SUPPORT
 123         bool
 124         default y
 125
 126 config TRACE_IRQFLAGS_SUPPORT
 127         bool
 128         default y
 129
 130 config RWSEM_GENERIC_SPINLOCK
 131         bool
 132         default y
 133
 134 config RWSEM_XCHGADD_ALGORITHM
 135         bool
 136
 137 config ARCH_HAS_ILOG2_U32
 138         bool
 139
 140 config ARCH_HAS_ILOG2_U64
 141         bool
 142
 143 config ARCH_HAS_CPUFREQ
 144         bool
 145         help
 146           Internal node to signify that the ARCH has CPUFREQ support
 147           and that the relevant menu configurations are displayed for
 148           it.
 149
 150 config GENERIC_HWEIGHT
 151         bool
 152         default y
 153
 154 config GENERIC_CALIBRATE_DELAY
 155         bool
 156         default y
 157
 158 config ARCH_MAY_HAVE_PC_FDC
 159         bool
 160
 161 config ZONE_DMA
 162         bool
 163
 164 config NEED_DMA_MAP_STATE
 165        def_bool y
 166
 167 config ARCH_HAS_DMA_SET_COHERENT_MASK
 168         bool
 169
 170 config GENERIC_ISA_DMA
 171         bool
 172
 173 config FIQ
 174         bool
 175
 176 config NEED_RET_TO_USER
 177         bool
 178
 179 config ARCH_MTD_XIP
 180         bool
 181
 182 config VECTORS_BASE
 183         hex
 184         default 0xffff0000 if MMU || CPU_HIGH_VECTOR
 185         default DRAM_BASE if REMAP_VECTORS_TO_RAM
 186         default 0x00000000
 187         help
 188           The base address of exception vectors.
 189
 190 config ARM_PATCH_PHYS_VIRT
 191         bool "Patch physical to virtual translations at runtime" if EMBEDDED
 192         default y
 193         depends on !XIP_KERNEL && MMU
 194         depends on !ARCH_REALVIEW || !SPARSEMEM
 195         help
 196           Patch phys-to-virt and virt-to-phys translation functions at
 197           boot and module load time according to the position of the
 198           kernel in system memory.
 199
 200           This can only be used with non-XIP MMU kernels where the base
 201           of physical memory is at a 16MB boundary.
 202
 203           Only disable this option if you know that you do not require
 204           this feature (eg, building a kernel for a single machine) and
 205           you need to shrink the kernel to the minimal size.
 206
 207 config NEED_MACH_IO_H
 208         bool
 209         help
 210           Select this when mach/io.h is required to provide special
 211           definitions for this platform.  The need for mach/io.h should
 212           be avoided when possible.
 213
 214 config NEED_MACH_MEMORY_H
 215         bool
 216         help
 217           Select this when mach/memory.h is required to provide special
 218           definitions for this platform.  The need for mach/memory.h should
 219           be avoided when possible.
 220
 221 config PHYS_OFFSET
 222         hex "Physical address of main memory" if MMU
 223         depends on !ARM_PATCH_PHYS_VIRT && !NEED_MACH_MEMORY_H
 224         default DRAM_BASE if !MMU
 225         help
 226           Please provide the physical address corresponding to the
 227           location of main memory in your system.
 228
 229 config GENERIC_BUG
 230         def_bool y
 231         depends on BUG
 232
 233 source "init/Kconfig"
 234
 235 source "kernel/Kconfig.freezer"
 236
 237 menu "System Type"
 238
 239 config MMU
 240         bool "MMU-based Paged Memory Management Support"
 241         default y
 242         help
 243           Select if you want MMU-based virtualised addressing space
 244           support by paged memory management. If unsure, say 'Y'.
 245
 246 #
 247 # The "ARM system type" choice list is ordered alphabetically by option
 248 # text.  Please add new entries in the option alphabetic order.
 249 #
 250 choice
 251         prompt "ARM system type"
 252         default ARCH_VERSATILE
 253
 254 config ARCH_SOCFPGA
 255         bool "Altera SOCFPGA family"
 256         select ARCH_WANT_OPTIONAL_GPIOLIB
 257         select ARM_AMBA
 258         select ARM_GIC
 259         select CACHE_L2X0
 260         select CLKDEV_LOOKUP
 261         select COMMON_CLK
 262         select CPU_V7
 263         select DW_APB_TIMER
 264         select DW_APB_TIMER_OF
 265         select GENERIC_CLOCKEVENTS
 266         select GPIO_PL061 if GPIOLIB
 267         select HAVE_ARM_SCU
 268         select SPARSE_IRQ
 269         select USE_OF
 270         help
 271           This enables support for Altera SOCFPGA Cyclone V platform
 272
 273 config ARCH_INTEGRATOR
 274         bool "ARM Ltd. Integrator family"
 275         select ARM_AMBA
 276         select ARCH_HAS_CPUFREQ
 277         select COMMON_CLK
 278         select CLK_VERSATILE
 279         select HAVE_TCM
 280         select ICST
 281         select GENERIC_CLOCKEVENTS
 282         select PLAT_VERSATILE
 283         select PLAT_VERSATILE_FPGA_IRQ
 284         select NEED_MACH_MEMORY_H
 285         select SPARSE_IRQ
 286         select MULTI_IRQ_HANDLER
 287         help
 288           Support for ARM's Integrator platform.
 289
 290 config ARCH_REALVIEW
 291         bool "ARM Ltd. RealView family"
 292         select ARM_AMBA
 293         select CLKDEV_LOOKUP
 294         select HAVE_MACH_CLKDEV
 295         select ICST
 296         select GENERIC_CLOCKEVENTS
 297         select ARCH_WANT_OPTIONAL_GPIOLIB
 298         select PLAT_VERSATILE
 299         select PLAT_VERSATILE_CLOCK
 300         select PLAT_VERSATILE_CLCD
 301         select ARM_TIMER_SP804
 302         select GPIO_PL061 if GPIOLIB
 303         select NEED_MACH_MEMORY_H
 304         help
 305           This enables support for ARM Ltd RealView boards.
 306
 307 config ARCH_VERSATILE
 308         bool "ARM Ltd. Versatile family"
 309         select ARM_AMBA
 310         select ARM_VIC
 311         select CLKDEV_LOOKUP
 312         select HAVE_MACH_CLKDEV
 313         select ICST
 314         select GENERIC_CLOCKEVENTS
 315         select ARCH_WANT_OPTIONAL_GPIOLIB
 316         select PLAT_VERSATILE
 317         select PLAT_VERSATILE_CLOCK
 318         select PLAT_VERSATILE_CLCD
 319         select PLAT_VERSATILE_FPGA_IRQ
 320         select ARM_TIMER_SP804
 321         help
 322           This enables support for ARM Ltd Versatile board.
 323
 324 config ARCH_VEXPRESS
 325         bool "ARM Ltd. Versatile Express family"
 326         select ARCH_WANT_OPTIONAL_GPIOLIB
 327         select ARM_AMBA
 328         select ARM_TIMER_SP804
 329         select CLKDEV_LOOKUP
 330         select COMMON_CLK
 331         select GENERIC_CLOCKEVENTS
 332         select HAVE_CLK
 333         select HAVE_PATA_PLATFORM
 334         select ICST
 335         select NO_IOPORT
 336         select PLAT_VERSATILE
 337         select PLAT_VERSATILE_CLCD
 338         select REGULATOR_FIXED_VOLTAGE if REGULATOR
 339         help
 340           This enables support for the ARM Ltd Versatile Express boards.
 341
 342 config ARCH_AT91
 343         bool "Atmel AT91"
 344         select ARCH_REQUIRE_GPIOLIB
 345         select HAVE_CLK
 346         select CLKDEV_LOOKUP
 347         select IRQ_DOMAIN
 348         select NEED_MACH_IO_H if PCCARD
 349         help
 350           This enables support for systems based on Atmel
 351           AT91RM9200 and AT91SAM9* processors.
 352
 353 config ARCH_BCMRING
 354         bool "Broadcom BCMRING"
 355         depends on MMU
 356         select CPU_V6
 357         select ARM_AMBA
 358         select ARM_TIMER_SP804
 359         select CLKDEV_LOOKUP
 360         select GENERIC_CLOCKEVENTS
 361         select ARCH_WANT_OPTIONAL_GPIOLIB
 362         help
 363           Support for Broadcom's BCMRing platform.
 364
 365 config ARCH_HIGHBANK
 366         bool "Calxeda Highbank-based"
 367         select ARCH_WANT_OPTIONAL_GPIOLIB
 368         select ARM_AMBA
 369         select ARM_GIC
 370         select ARM_TIMER_SP804
 371         select CACHE_L2X0
 372         select CLKDEV_LOOKUP
 373         select COMMON_CLK
 374         select CPU_V7
 375         select GENERIC_CLOCKEVENTS
 376         select HAVE_ARM_SCU
 377         select HAVE_SMP
 378         select SPARSE_IRQ
 379         select USE_OF
 380         help
 381           Support for the Calxeda Highbank SoC based boards.
 382
 383 config ARCH_CLPS711X
 384         bool "Cirrus Logic CLPS711x/EP721x/EP731x-based"
 385         select CPU_ARM720T
 386         select ARCH_USES_GETTIMEOFFSET
 387         select NEED_MACH_MEMORY_H
 388         help
 389           Support for Cirrus Logic 711x/721x/731x based boards.
 390
 391 config ARCH_CNS3XXX
 392         bool "Cavium Networks CNS3XXX family"
 393         select CPU_V6K
 394         select GENERIC_CLOCKEVENTS
 395         select ARM_GIC
 396         select MIGHT_HAVE_CACHE_L2X0
 397         select MIGHT_HAVE_PCI
 398         select PCI_DOMAINS if PCI
 399         help
 400           Support for Cavium Networks CNS3XXX platform.
 401
 402 config ARCH_GEMINI
 403         bool "Cortina Systems Gemini"
 404         select CPU_FA526
 405         select ARCH_REQUIRE_GPIOLIB
 406         select ARCH_USES_GETTIMEOFFSET
 407         help
 408           Support for the Cortina Systems Gemini family SoCs
 409
 410 config ARCH_PRIMA2
 411         bool "CSR SiRFSoC PRIMA2 ARM Cortex A9 Platform"
 412         select CPU_V7
 413         select NO_IOPORT
 414         select ARCH_REQUIRE_GPIOLIB
 415         select GENERIC_CLOCKEVENTS
 416         select CLKDEV_LOOKUP
 417         select GENERIC_IRQ_CHIP
 418         select MIGHT_HAVE_CACHE_L2X0
 419         select PINCTRL
 420         select PINCTRL_SIRF
 421         select USE_OF
 422         select ZONE_DMA
 423         help
 424           Support for CSR SiRFSoC ARM Cortex A9 Platform
 425
 426 config ARCH_EBSA110
 427         bool "EBSA-110"
 428         select CPU_SA110
 429         select ISA
 430         select NO_IOPORT
 431         select ARCH_USES_GETTIMEOFFSET
 432         select NEED_MACH_IO_H
 433         select NEED_MACH_MEMORY_H
 434         help
 435           This is an evaluation board for the StrongARM processor available
 436           from Digital. It has limited hardware on-board, including an
 437           Ethernet interface, two PCMCIA sockets, two serial ports and a
 438           parallel port.
 439
 440 config ARCH_EP93XX
 441         bool "EP93xx-based"
 442         select CPU_ARM920T
 443         select ARM_AMBA
 444         select ARM_VIC
 445         select CLKDEV_LOOKUP
 446         select ARCH_REQUIRE_GPIOLIB
 447         select ARCH_HAS_HOLES_MEMORYMODEL
 448         select ARCH_USES_GETTIMEOFFSET
 449         select NEED_MACH_MEMORY_H
 450         help
 451           This enables support for the Cirrus EP93xx series of CPUs.
 452
 453 config ARCH_FOOTBRIDGE
 454         bool "FootBridge"
 455         select CPU_SA110
 456         select FOOTBRIDGE
 457         select GENERIC_CLOCKEVENTS
 458         select HAVE_IDE
 459         select NEED_MACH_IO_H if !MMU
 460         select NEED_MACH_MEMORY_H
 461         help
 462           Support for systems based on the DC21285 companion chip
 463           ("FootBridge"), such as the Simtec CATS and the Rebel NetWinder.
 464
 465 config ARCH_MXC
 466         bool "Freescale MXC/iMX-based"
 467         select GENERIC_CLOCKEVENTS
 468         select ARCH_REQUIRE_GPIOLIB
 469         select CLKDEV_LOOKUP
 470         select CLKSRC_MMIO
 471         select GENERIC_IRQ_CHIP
 472         select MULTI_IRQ_HANDLER
 473         select SPARSE_IRQ
 474         select USE_OF
 475         help
 476           Support for Freescale MXC/iMX-based family of processors
 477
 478 config ARCH_MXS
 479         bool "Freescale MXS-based"
 480         select GENERIC_CLOCKEVENTS
 481         select ARCH_REQUIRE_GPIOLIB
 482         select CLKDEV_LOOKUP
 483         select CLKSRC_MMIO
 484         select COMMON_CLK
 485         select HAVE_CLK_PREPARE
 486         select PINCTRL
 487         select USE_OF
 488         help
 489           Support for Freescale MXS-based family of processors
 490
 491 config ARCH_NETX
 492         bool "Hilscher NetX based"
 493         select CLKSRC_MMIO
 494         select CPU_ARM926T
 495         select ARM_VIC
 496         select GENERIC_CLOCKEVENTS
 497         help
 498           This enables support for systems based on the Hilscher NetX Soc
 499
 500 config ARCH_H720X
 501         bool "Hynix HMS720x-based"
 502         select CPU_ARM720T
 503         select ISA_DMA_API
 504         select ARCH_USES_GETTIMEOFFSET
 505         help
 506           This enables support for systems based on the Hynix HMS720x
 507
 508 config ARCH_IOP13XX
 509         bool "IOP13xx-based"
 510         depends on MMU
 511         select CPU_XSC3
 512         select PLAT_IOP
 513         select PCI
 514         select ARCH_SUPPORTS_MSI
 515         select VMSPLIT_1G
 516         select NEED_MACH_MEMORY_H
 517         select NEED_RET_TO_USER
 518         help
 519           Support for Intel's IOP13XX (XScale) family of processors.
 520
 521 config ARCH_IOP32X
 522         bool "IOP32x-based"
 523         depends on MMU
 524         select CPU_XSCALE
 525         select NEED_RET_TO_USER
 526         select PLAT_IOP
 527         select PCI
 528         select ARCH_REQUIRE_GPIOLIB
 529         help
 530           Support for Intel's 80219 and IOP32X (XScale) family of
 531           processors.
 532
 533 config ARCH_IOP33X
 534         bool "IOP33x-based"
 535         depends on MMU
 536         select CPU_XSCALE
 537         select NEED_RET_TO_USER
 538         select PLAT_IOP
 539         select PCI
 540         select ARCH_REQUIRE_GPIOLIB
 541         help
 542           Support for Intel's IOP33X (XScale) family of processors.
 543
 544 config ARCH_IXP4XX
 545         bool "IXP4xx-based"
 546         depends on MMU
 547         select ARCH_HAS_DMA_SET_COHERENT_MASK
 548         select CLKSRC_MMIO
 549         select CPU_XSCALE
 550         select ARCH_REQUIRE_GPIOLIB
 551         select GENERIC_CLOCKEVENTS
 552         select MIGHT_HAVE_PCI
 553         select NEED_MACH_IO_H
 554         select DMABOUNCE if PCI
 555         help
 556           Support for Intel's IXP4XX (XScale) family of processors.
 557
 558 config ARCH_MVEBU
 559         bool "Marvell SOCs with Device Tree support"
 560         select GENERIC_CLOCKEVENTS
 561         select MULTI_IRQ_HANDLER
 562         select SPARSE_IRQ
 563         select CLKSRC_MMIO
 564         select GENERIC_IRQ_CHIP
 565         select IRQ_DOMAIN
 566         select COMMON_CLK
 567         help
 568           Support for the Marvell SoC Family with device tree support
 569
 570 config ARCH_DOVE
 571         bool "Marvell Dove"
 572         select CPU_V7
 573         select PCI
 574         select ARCH_REQUIRE_GPIOLIB
 575         select GENERIC_CLOCKEVENTS
 576         select PLAT_ORION
 577         help
 578           Support for the Marvell Dove SoC 88AP510
 579
 580 config ARCH_KIRKWOOD
 581         bool "Marvell Kirkwood"
 582         select CPU_FEROCEON
 583         select PCI
 584         select ARCH_REQUIRE_GPIOLIB
 585         select GENERIC_CLOCKEVENTS
 586         select PLAT_ORION
 587         help
 588           Support for the following Marvell Kirkwood series SoCs:
 589           88F6180, 88F6192 and 88F6281.
 590
 591 config ARCH_LPC32XX
 592         bool "NXP LPC32XX"
 593         select CLKSRC_MMIO
 594         select CPU_ARM926T
 595         select ARCH_REQUIRE_GPIOLIB
 596         select HAVE_IDE
 597         select ARM_AMBA
 598         select USB_ARCH_HAS_OHCI
 599         select CLKDEV_LOOKUP
 600         select GENERIC_CLOCKEVENTS
 601         select USE_OF
 602         select HAVE_PWM
 603         help
 604           Support for the NXP LPC32XX family of processors
 605
 606 config ARCH_MV78XX0
 607         bool "Marvell MV78xx0"
 608         select CPU_FEROCEON
 609         select PCI
 610         select ARCH_REQUIRE_GPIOLIB
 611         select GENERIC_CLOCKEVENTS
 612         select PLAT_ORION
 613         help
 614           Support for the following Marvell MV78xx0 series SoCs:
 615           MV781x0, MV782x0.
 616
 617 config ARCH_ORION5X
 618         bool "Marvell Orion"
 619         depends on MMU
 620         select CPU_FEROCEON
 621         select PCI
 622         select ARCH_REQUIRE_GPIOLIB
 623         select GENERIC_CLOCKEVENTS
 624         select PLAT_ORION
 625         help
 626           Support for the following Marvell Orion 5x series SoCs:
 627           Orion-1 (5181), Orion-VoIP (5181L), Orion-NAS (5182),
 628           Orion-2 (5281), Orion-1-90 (6183).
 629
 630 config ARCH_MMP
 631         bool "Marvell PXA168/910/MMP2"
 632         depends on MMU
 633         select ARCH_REQUIRE_GPIOLIB
 634         select CLKDEV_LOOKUP
 635         select GENERIC_CLOCKEVENTS
 636         select GPIO_PXA
 637         select IRQ_DOMAIN
 638         select PLAT_PXA
 639         select SPARSE_IRQ
 640         select GENERIC_ALLOCATOR
 641         help
 642           Support for Marvell's PXA168/PXA910(MMP) and MMP2 processor line.
 643
 644 config ARCH_KS8695
 645         bool "Micrel/Kendin KS8695"
 646         select CPU_ARM922T
 647         select ARCH_REQUIRE_GPIOLIB
 648         select ARCH_USES_GETTIMEOFFSET
 649         select NEED_MACH_MEMORY_H
 650         help
 651           Support for Micrel/Kendin KS8695 "Centaur" (ARM922T) based
 652           System-on-Chip devices.
 653
 654 config ARCH_W90X900
 655         bool "Nuvoton W90X900 CPU"
 656         select CPU_ARM926T
 657         select ARCH_REQUIRE_GPIOLIB
 658         select CLKDEV_LOOKUP
 659         select CLKSRC_MMIO
 660         select GENERIC_CLOCKEVENTS
 661         help
 662           Support for Nuvoton (Winbond logic dept.) ARM9 processor,
 663           At present, the w90x900 has been renamed nuc900, regarding
 664           the ARM series product line, you can login the following
 665           link address to know more.
 666
 667           <http://www.nuvoton.com/hq/enu/ProductAndSales/ProductLines/
 668                 ConsumerElectronicsIC/ARMMicrocontroller/ARMMicrocontroller>
 669
 670 config ARCH_TEGRA
 671         bool "NVIDIA Tegra"
 672         select CLKDEV_LOOKUP
 673         select CLKSRC_MMIO
 674         select GENERIC_CLOCKEVENTS
 675         select GENERIC_GPIO
 676         select HAVE_CLK
 677         select HAVE_SMP
 678         select MIGHT_HAVE_CACHE_L2X0
 679         select ARCH_HAS_CPUFREQ
 680         select USE_OF
 681         help
 682           This enables support for NVIDIA Tegra based systems (Tegra APX,
 683           Tegra 6xx and Tegra 2 series).
 684
 685 config ARCH_PICOXCELL
 686         bool "Picochip picoXcell"
 687         select ARCH_REQUIRE_GPIOLIB
 688         select ARM_PATCH_PHYS_VIRT
 689         select ARM_VIC
 690         select CPU_V6K
 691         select DW_APB_TIMER
 692         select DW_APB_TIMER_OF
 693         select GENERIC_CLOCKEVENTS
 694         select GENERIC_GPIO
 695         select HAVE_TCM
 696         select NO_IOPORT
 697         select SPARSE_IRQ
 698         select USE_OF
 699         help
 700           This enables support for systems based on the Picochip picoXcell
 701           family of Femtocell devices.  The picoxcell support requires device tree
 702           for all boards.
 703
 704 config ARCH_PNX4008
 705         bool "Philips Nexperia PNX4008 Mobile"
 706         select CPU_ARM926T
 707         select CLKDEV_LOOKUP
 708         select ARCH_USES_GETTIMEOFFSET
 709         help
 710           This enables support for Philips PNX4008 mobile platform.
 711
 712 config ARCH_PXA
 713         bool "PXA2xx/PXA3xx-based"
 714         depends on MMU
 715         select ARCH_MTD_XIP
 716         select ARCH_HAS_CPUFREQ
 717         select CLKDEV_LOOKUP
 718         select CLKSRC_MMIO
 719         select ARCH_REQUIRE_GPIOLIB
 720         select GENERIC_CLOCKEVENTS
 721         select GPIO_PXA
 722         select PLAT_PXA
 723         select SPARSE_IRQ
 724         select AUTO_ZRELADDR
 725         select MULTI_IRQ_HANDLER
 726         select ARM_CPU_SUSPEND if PM
 727         select HAVE_IDE
 728         help
 729           Support for Intel/Marvell's PXA2xx/PXA3xx processor line.
 730
 731 config ARCH_MSM
 732         bool "Qualcomm MSM"
 733         select HAVE_CLK
 734         select GENERIC_CLOCKEVENTS
 735         select ARCH_REQUIRE_GPIOLIB
 736         select CLKDEV_LOOKUP
 737         help
 738           Support for Qualcomm MSM/QSD based systems.  This runs on the
 739           apps processor of the MSM/QSD and depends on a shared memory
 740           interface to the modem processor which runs the baseband
 741           stack and controls some vital subsystems
 742           (clock and power control, etc).
 743
 744 config ARCH_SHMOBILE
 745         bool "Renesas SH-Mobile / R-Mobile"
 746         select HAVE_CLK
 747         select CLKDEV_LOOKUP
 748         select HAVE_MACH_CLKDEV
 749         select HAVE_SMP
 750         select GENERIC_CLOCKEVENTS
 751         select MIGHT_HAVE_CACHE_L2X0
 752         select NO_IOPORT
 753         select SPARSE_IRQ
 754         select MULTI_IRQ_HANDLER
 755         select PM_GENERIC_DOMAINS if PM
 756         select NEED_MACH_MEMORY_H
 757         help
 758           Support for Renesas's SH-Mobile and R-Mobile ARM platforms.
 759
 760 config ARCH_RPC
 761         bool "RiscPC"
 762         select ARCH_ACORN
 763         select FIQ
 764         select ARCH_MAY_HAVE_PC_FDC
 765         select HAVE_PATA_PLATFORM
 766         select ISA_DMA_API
 767         select NO_IOPORT
 768         select ARCH_SPARSEMEM_ENABLE
 769         select ARCH_USES_GETTIMEOFFSET
 770         select HAVE_IDE
 771         select NEED_MACH_IO_H
 772         select NEED_MACH_MEMORY_H
 773         help
 774           On the Acorn Risc-PC, Linux can support the internal IDE disk and
 775           CD-ROM interface, serial and parallel port, and the floppy drive.
 776
 777 config ARCH_SA1100
 778         bool "SA1100-based"
 779         select CLKSRC_MMIO
 780         select CPU_SA1100
 781         select ISA
 782         select ARCH_SPARSEMEM_ENABLE
 783         select ARCH_MTD_XIP
 784         select ARCH_HAS_CPUFREQ
 785         select CPU_FREQ
 786         select GENERIC_CLOCKEVENTS
 787         select CLKDEV_LOOKUP
 788         select ARCH_REQUIRE_GPIOLIB
 789         select HAVE_IDE
 790         select NEED_MACH_MEMORY_H
 791         select SPARSE_IRQ
 792         help
 793           Support for StrongARM 11x0 based boards.
 794
 795 config ARCH_S3C24XX
 796         bool "Samsung S3C24XX SoCs"
 797         select GENERIC_GPIO
 798         select ARCH_HAS_CPUFREQ
 799         select HAVE_CLK
 800         select CLKDEV_LOOKUP
 801         select ARCH_USES_GETTIMEOFFSET
 802         select HAVE_S3C2410_I2C if I2C
 803         select HAVE_S3C_RTC if RTC_CLASS
 804         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 805         select NEED_MACH_IO_H
 806         help
 807           Samsung S3C2410, S3C2412, S3C2413, S3C2416, S3C2440, S3C2442, S3C2443
 808           and S3C2450 SoCs based systems, such as the Simtec Electronics BAST
 809           (<http://www.simtec.co.uk/products/EB110ITX/>), the IPAQ 1940 or the
 810           Samsung SMDK2410 development board (and derivatives).
 811
 812 config ARCH_S3C64XX
 813         bool "Samsung S3C64XX"
 814         select PLAT_SAMSUNG
 815         select CPU_V6
 816         select ARM_VIC
 817         select HAVE_CLK
 818         select HAVE_TCM
 819         select CLKDEV_LOOKUP
 820         select NO_IOPORT
 821         select ARCH_USES_GETTIMEOFFSET
 822         select ARCH_HAS_CPUFREQ
 823         select ARCH_REQUIRE_GPIOLIB
 824         select SAMSUNG_CLKSRC
 825         select SAMSUNG_IRQ_VIC_TIMER
 826         select S3C_GPIO_TRACK
 827         select S3C_DEV_NAND
 828         select USB_ARCH_HAS_OHCI
 829         select SAMSUNG_GPIOLIB_4BIT
 830         select HAVE_S3C2410_I2C if I2C
 831         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 832         help
 833           Samsung S3C64XX series based systems
 834
 835 config ARCH_S5P64X0
 836         bool "Samsung S5P6440 S5P6450"
 837         select CPU_V6
 838         select GENERIC_GPIO
 839         select HAVE_CLK
 840         select CLKDEV_LOOKUP
 841         select CLKSRC_MMIO
 842         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 843         select GENERIC_CLOCKEVENTS
 844         select HAVE_S3C2410_I2C if I2C
 845         select HAVE_S3C_RTC if RTC_CLASS
 846         help
 847           Samsung S5P64X0 CPU based systems, such as the Samsung SMDK6440,
 848           SMDK6450.
 849
 850 config ARCH_S5PC100
 851         bool "Samsung S5PC100"
 852         select GENERIC_GPIO
 853         select HAVE_CLK
 854         select CLKDEV_LOOKUP
 855         select CPU_V7
 856         select ARCH_USES_GETTIMEOFFSET
 857         select HAVE_S3C2410_I2C if I2C
 858         select HAVE_S3C_RTC if RTC_CLASS
 859         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 860         help
 861           Samsung S5PC100 series based systems
 862
 863 config ARCH_S5PV210
 864         bool "Samsung S5PV210/S5PC110"
 865         select CPU_V7
 866         select ARCH_SPARSEMEM_ENABLE
 867         select ARCH_HAS_HOLES_MEMORYMODEL
 868         select GENERIC_GPIO
 869         select HAVE_CLK
 870         select CLKDEV_LOOKUP
 871         select CLKSRC_MMIO
 872         select ARCH_HAS_CPUFREQ
 873         select GENERIC_CLOCKEVENTS
 874         select HAVE_S3C2410_I2C if I2C
 875         select HAVE_S3C_RTC if RTC_CLASS
 876         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 877         select NEED_MACH_MEMORY_H
 878         help
 879           Samsung S5PV210/S5PC110 series based systems
 880
 881 config ARCH_EXYNOS
 882         bool "SAMSUNG EXYNOS"
 883         select CPU_V7
 884         select ARCH_SPARSEMEM_ENABLE
 885         select ARCH_HAS_HOLES_MEMORYMODEL
 886         select GENERIC_GPIO
 887         select HAVE_CLK
 888         select CLKDEV_LOOKUP
 889         select ARCH_HAS_CPUFREQ
 890         select GENERIC_CLOCKEVENTS
 891         select HAVE_S3C_RTC if RTC_CLASS
 892         select HAVE_S3C2410_I2C if I2C
 893         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 894         select NEED_MACH_MEMORY_H
 895         help
 896           Support for SAMSUNG's EXYNOS SoCs (EXYNOS4/5)
 897
 898 config ARCH_SHARK
 899         bool "Shark"
 900         select CPU_SA110
 901         select ISA
 902         select ISA_DMA
 903         select ZONE_DMA
 904         select PCI
 905         select ARCH_USES_GETTIMEOFFSET
 906         select NEED_MACH_MEMORY_H
 907         help
 908           Support for the StrongARM based Digital DNARD machine, also known
 909           as "Shark" (<http://www.shark-linux.de/shark.html>).
 910
 911 config ARCH_U300
 912         bool "ST-Ericsson U300 Series"
 913         depends on MMU
 914         select CLKSRC_MMIO
 915         select CPU_ARM926T
 916         select HAVE_TCM
 917         select ARM_AMBA
 918         select ARM_PATCH_PHYS_VIRT
 919         select ARM_VIC
 920         select GENERIC_CLOCKEVENTS
 921         select CLKDEV_LOOKUP
 922         select COMMON_CLK
 923         select GENERIC_GPIO
 924         select ARCH_REQUIRE_GPIOLIB
 925         select SPARSE_IRQ
 926         help
 927           Support for ST-Ericsson U300 series mobile platforms.
 928
 929 config ARCH_U8500
 930         bool "ST-Ericsson U8500 Series"
 931         depends on MMU
 932         select CPU_V7
 933         select ARM_AMBA
 934         select GENERIC_CLOCKEVENTS
 935         select CLKDEV_LOOKUP
 936         select ARCH_REQUIRE_GPIOLIB
 937         select ARCH_HAS_CPUFREQ
 938         select HAVE_SMP
 939         select MIGHT_HAVE_CACHE_L2X0
 940         help
 941           Support for ST-Ericsson's Ux500 architecture
 942
 943 config ARCH_NOMADIK
 944         bool "STMicroelectronics Nomadik"
 945         select ARM_AMBA
 946         select ARM_VIC
 947         select CPU_ARM926T
 948         select COMMON_CLK
 949         select GENERIC_CLOCKEVENTS
 950         select PINCTRL
 951         select PINCTRL_STN8815
 952         select MIGHT_HAVE_CACHE_L2X0
 953         select ARCH_REQUIRE_GPIOLIB
 954         help
 955           Support for the Nomadik platform by ST-Ericsson
 956
 957 config ARCH_DAVINCI
 958         bool "TI DaVinci"
 959         select GENERIC_CLOCKEVENTS
 960         select ARCH_REQUIRE_GPIOLIB
 961         select ZONE_DMA
 962         select HAVE_IDE
 963         select CLKDEV_LOOKUP
 964         select GENERIC_ALLOCATOR
 965         select GENERIC_IRQ_CHIP
 966         select ARCH_HAS_HOLES_MEMORYMODEL
 967         help
 968           Support for TI's DaVinci platform.
 969
 970 config ARCH_OMAP
 971         bool "TI OMAP"
 972         depends on MMU
 973         select HAVE_CLK
 974         select ARCH_REQUIRE_GPIOLIB
 975         select ARCH_HAS_CPUFREQ
 976         select CLKSRC_MMIO
 977         select GENERIC_CLOCKEVENTS
 978         select ARCH_HAS_HOLES_MEMORYMODEL
 979         help
 980           Support for TI's OMAP platform (OMAP1/2/3/4).
 981
 982 config PLAT_SPEAR
 983         bool "ST SPEAr"
 984         select ARM_AMBA
 985         select ARCH_REQUIRE_GPIOLIB
 986         select CLKDEV_LOOKUP
 987         select COMMON_CLK
 988         select CLKSRC_MMIO
 989         select GENERIC_CLOCKEVENTS
 990         select HAVE_CLK
 991         help
 992           Support for ST's SPEAr platform (SPEAr3xx, SPEAr6xx and SPEAr13xx).
 993
 994 config ARCH_VT8500
 995         bool "VIA/WonderMedia 85xx"
 996         select CPU_ARM926T
 997         select GENERIC_GPIO
 998         select ARCH_HAS_CPUFREQ
 999         select GENERIC_CLOCKEVENTS
1000         select ARCH_REQUIRE_GPIOLIB
1001         help
1002           Support for VIA/WonderMedia VT8500/WM85xx System-on-Chip.
1003
1004 config ARCH_ZYNQ
1005         bool "Xilinx Zynq ARM Cortex A9 Platform"
1006         select CPU_V7
1007         select GENERIC_CLOCKEVENTS
1008         select CLKDEV_LOOKUP
1009         select ARM_GIC
1010         select ARM_AMBA
1011         select ICST
1012         select MIGHT_HAVE_CACHE_L2X0
1013         select USE_OF
1014         help
1015           Support for Xilinx Zynq ARM Cortex A9 Platform
1016 endchoice
1017
1018 #
1019 # This is sorted alphabetically by mach-* pathname.  However, plat-*
1020 # Kconfigs may be included either alphabetically (according to the
1021 # plat- suffix) or along side the corresponding mach-* source.
1022 #
1023 source "arch/arm/mach-mvebu/Kconfig"
1024
1025 source "arch/arm/mach-at91/Kconfig"
1026
1027 source "arch/arm/mach-bcmring/Kconfig"
1028
1029 source "arch/arm/mach-clps711x/Kconfig"
1030
1031 source "arch/arm/mach-cns3xxx/Kconfig"
1032
1033 source "arch/arm/mach-davinci/Kconfig"
1034
1035 source "arch/arm/mach-dove/Kconfig"
1036
1037 source "arch/arm/mach-ep93xx/Kconfig"
1038
1039 source "arch/arm/mach-footbridge/Kconfig"
1040
1041 source "arch/arm/mach-gemini/Kconfig"
1042
1043 source "arch/arm/mach-h720x/Kconfig"
1044
1045 source "arch/arm/mach-integrator/Kconfig"
1046
1047 source "arch/arm/mach-iop32x/Kconfig"
1048
1049 source "arch/arm/mach-iop33x/Kconfig"
1050
1051 source "arch/arm/mach-iop13xx/Kconfig"
1052
1053 source "arch/arm/mach-ixp4xx/Kconfig"
1054
1055 source "arch/arm/mach-kirkwood/Kconfig"
1056
1057 source "arch/arm/mach-ks8695/Kconfig"
1058
1059 source "arch/arm/mach-msm/Kconfig"
1060
1061 source "arch/arm/mach-mv78xx0/Kconfig"
1062
1063 source "arch/arm/plat-mxc/Kconfig"
1064
1065 source "arch/arm/mach-mxs/Kconfig"
1066
1067 source "arch/arm/mach-netx/Kconfig"
1068
1069 source "arch/arm/mach-nomadik/Kconfig"
1070 source "arch/arm/plat-nomadik/Kconfig"
1071
1072 source "arch/arm/plat-omap/Kconfig"
1073
1074 source "arch/arm/mach-omap1/Kconfig"
1075
1076 source "arch/arm/mach-omap2/Kconfig"
1077
1078 source "arch/arm/mach-orion5x/Kconfig"
1079
1080 source "arch/arm/mach-pxa/Kconfig"
1081 source "arch/arm/plat-pxa/Kconfig"
1082
1083 source "arch/arm/mach-mmp/Kconfig"
1084
1085 source "arch/arm/mach-realview/Kconfig"
1086
1087 source "arch/arm/mach-sa1100/Kconfig"
1088
1089 source "arch/arm/plat-samsung/Kconfig"
1090 source "arch/arm/plat-s3c24xx/Kconfig"
1091
1092 source "arch/arm/plat-spear/Kconfig"
1093
1094 source "arch/arm/mach-s3c24xx/Kconfig"
1095 if ARCH_S3C24XX
1096 source "arch/arm/mach-s3c2412/Kconfig"
1097 source "arch/arm/mach-s3c2440/Kconfig"
1098 endif
1099
1100 if ARCH_S3C64XX
1101 source "arch/arm/mach-s3c64xx/Kconfig"
1102 endif
1103
1104 source "arch/arm/mach-s5p64x0/Kconfig"
1105
1106 source "arch/arm/mach-s5pc100/Kconfig"
1107
1108 source "arch/arm/mach-s5pv210/Kconfig"
1109
1110 source "arch/arm/mach-exynos/Kconfig"
1111
1112 source "arch/arm/mach-shmobile/Kconfig"
1113
1114 source "arch/arm/mach-tegra/Kconfig"
1115
1116 source "arch/arm/mach-u300/Kconfig"
1117
1118 source "arch/arm/mach-ux500/Kconfig"
1119
1120 source "arch/arm/mach-versatile/Kconfig"
1121
1122 source "arch/arm/mach-vexpress/Kconfig"
1123 source "arch/arm/plat-versatile/Kconfig"
1124
1125 source "arch/arm/mach-vt8500/Kconfig"
1126
1127 source "arch/arm/mach-w90x900/Kconfig"
1128
1129 # Definitions to make life easier
1130 config ARCH_ACORN
1131         bool
1132
1133 config PLAT_IOP
1134         bool
1135         select GENERIC_CLOCKEVENTS
1136
1137 config PLAT_ORION
1138         bool
1139         select CLKSRC_MMIO
1140         select GENERIC_IRQ_CHIP
1141         select IRQ_DOMAIN
1142         select COMMON_CLK
1143
1144 config PLAT_PXA
1145         bool
1146
1147 config PLAT_VERSATILE
1148         bool
1149
1150 config ARM_TIMER_SP804
1151         bool
1152         select CLKSRC_MMIO
1153         select HAVE_SCHED_CLOCK
1154
1155 source arch/arm/mm/Kconfig
1156
1157 config ARM_NR_BANKS
1158         int
1159         default 16 if ARCH_EP93XX
1160         default 8
1161
1162 config IWMMXT
1163         bool "Enable iWMMXt support"
1164         depends on CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_PJ4
1165         default y if PXA27x || PXA3xx || PXA95x || ARCH_MMP
1166         help
1167           Enable support for iWMMXt context switching at run time if
1168           running on a CPU that supports it.
1169
1170 config XSCALE_PMU
1171         bool
1172         depends on CPU_XSCALE
1173         default y
1174
1175 config MULTI_IRQ_HANDLER
1176         bool
1177         help
1178           Allow each machine to specify it's own IRQ handler at run time.
1179
1180 if !MMU
1181 source "arch/arm/Kconfig-nommu"
1182 endif
1183
1184 config ARM_ERRATA_326103
1185         bool "ARM errata: FSR write bit incorrect on a SWP to read-only memory"
1186         depends on CPU_V6
1187         help
1188           Executing a SWP instruction to read-only memory does not set bit 11
1189           of the FSR on the ARM 1136 prior to r1p0. This causes the kernel to
1190           treat the access as a read, preventing a COW from occurring and
1191           causing the faulting task to livelock.
1192
1193 config ARM_ERRATA_411920
1194         bool "ARM errata: Invalidation of the Instruction Cache operation can fail"
1195         depends on CPU_V6 || CPU_V6K
1196         help
1197           Invalidation of the Instruction Cache operation can
1198           fail. This erratum is present in 1136 (before r1p4), 1156 and 1176.
1199           It does not affect the MPCore. This option enables the ARM Ltd.
1200           recommended workaround.
1201
1202 config ARM_ERRATA_430973
1203         bool "ARM errata: Stale prediction on replaced interworking branch"
1204         depends on CPU_V7
1205         help
1206           This option enables the workaround for the 430973 Cortex-A8
1207           (r1p0..r1p2) erratum. If a code sequence containing an ARM/Thumb
1208           interworking branch is replaced with another code sequence at the
1209           same virtual address, whether due to self-modifying code or virtual
1210           to physical address re-mapping, Cortex-A8 does not recover from the
1211           stale interworking branch prediction. This results in Cortex-A8
1212           executing the new code sequence in the incorrect ARM or Thumb state.
1213           The workaround enables the BTB/BTAC operations by setting ACTLR.IBE
1214           and also flushes the branch target cache at every context switch.
1215           Note that setting specific bits in the ACTLR register may not be
1216           available in non-secure mode.
1217
1218 config ARM_ERRATA_458693
1219         bool "ARM errata: Processor deadlock when a false hazard is created"
1220         depends on CPU_V7
1221         help
1222           This option enables the workaround for the 458693 Cortex-A8 (r2p0)
1223           erratum. For very specific sequences of memory operations, it is
1224           possible for a hazard condition intended for a cache line to instead
1225           be incorrectly associated with a different cache line. This false
1226           hazard might then cause a processor deadlock. The workaround enables
1227           the L1 caching of the NEON accesses and disables the PLD instruction
1228           in the ACTLR register. Note that setting specific bits in the ACTLR
1229           register may not be available in non-secure mode.
1230
1231 config ARM_ERRATA_460075
1232         bool "ARM errata: Data written to the L2 cache can be overwritten with stale data"
1233         depends on CPU_V7
1234         help
1235           This option enables the workaround for the 460075 Cortex-A8 (r2p0)
1236           erratum. Any asynchronous access to the L2 cache may encounter a
1237           situation in which recent store transactions to the L2 cache are lost
1238           and overwritten with stale memory contents from external memory. The
1239           workaround disables the write-allocate mode for the L2 cache via the
1240           ACTLR register. Note that setting specific bits in the ACTLR register
1241           may not be available in non-secure mode.
1242
1243 config ARM_ERRATA_742230
1244         bool "ARM errata: DMB operation may be faulty"
1245         depends on CPU_V7 && SMP
1246         help
1247           This option enables the workaround for the 742230 Cortex-A9
1248           (r1p0..r2p2) erratum. Under rare circumstances, a DMB instruction
1249           between two write operations may not ensure the correct visibility
1250           ordering of the two writes. This workaround sets a specific bit in
1251           the diagnostic register of the Cortex-A9 which causes the DMB
1252           instruction to behave as a DSB, ensuring the correct behaviour of
1253           the two writes.
1254
1255 config ARM_ERRATA_742231
1256         bool "ARM errata: Incorrect hazard handling in the SCU may lead to data corruption"
1257         depends on CPU_V7 && SMP
1258         help
1259           This option enables the workaround for the 742231 Cortex-A9
1260           (r2p0..r2p2) erratum. Under certain conditions, specific to the
1261           Cortex-A9 MPCore micro-architecture, two CPUs working in SMP mode,
1262           accessing some data located in the same cache line, may get corrupted
1263           data due to bad handling of the address hazard when the line gets
1264           replaced from one of the CPUs at the same time as another CPU is
1265           accessing it. This workaround sets specific bits in the diagnostic
1266           register of the Cortex-A9 which reduces the linefill issuing
1267           capabilities of the processor.
1268
1269 config PL310_ERRATA_588369
1270         bool "PL310 errata: Clean & Invalidate maintenance operations do not invalidate clean lines"
1271         depends on CACHE_L2X0
1272         help
1273            The PL310 L2 cache controller implements three types of Clean &
1274            Invalidate maintenance operations: by Physical Address
1275            (offset 0x7F0), by Index/Way (0x7F8) and by Way (0x7FC).
1276            They are architecturally defined to behave as the execution of a
1277            clean operation followed immediately by an invalidate operation,
1278            both performing to the same memory location. This functionality
1279            is not correctly implemented in PL310 as clean lines are not
1280            invalidated as a result of these operations.
1281
1282 config ARM_ERRATA_720789
1283         bool "ARM errata: TLBIASIDIS and TLBIMVAIS operations can broadcast a faulty ASID"
1284         depends on CPU_V7
1285         help
1286           This option enables the workaround for the 720789 Cortex-A9 (prior to
1287           r2p0) erratum. A faulty ASID can be sent to the other CPUs for the
1288           broadcasted CP15 TLB maintenance operations TLBIASIDIS and TLBIMVAIS.
1289           As a consequence of this erratum, some TLB entries which should be
1290           invalidated are not, resulting in an incoherency in the system page
1291           tables. The workaround changes the TLB flushing routines to invalidate
1292           entries regardless of the ASID.
1293
1294 config PL310_ERRATA_727915
1295         bool "PL310 errata: Background Clean & Invalidate by Way operation can cause data corruption"
1296         depends on CACHE_L2X0
1297         help
1298           PL310 implements the Clean & Invalidate by Way L2 cache maintenance
1299           operation (offset 0x7FC). This operation runs in background so that
1300           PL310 can handle normal accesses while it is in progress. Under very
1301           rare circumstances, due to this erratum, write data can be lost when
1302           PL310 treats a cacheable write transaction during a Clean &
1303           Invalidate by Way operation.
1304
1305 config ARM_ERRATA_743622
1306         bool "ARM errata: Faulty hazard checking in the Store Buffer may lead to data corruption"
1307         depends on CPU_V7
1308         help
1309           This option enables the workaround for the 743622 Cortex-A9
1310           (r2p*) erratum. Under very rare conditions, a faulty
1311           optimisation in the Cortex-A9 Store Buffer may lead to data
1312           corruption. This workaround sets a specific bit in the diagnostic
1313           register of the Cortex-A9 which disables the Store Buffer
1314           optimisation, preventing the defect from occurring. This has no
1315           visible impact on the overall performance or power consumption of the
1316           processor.
1317
1318 config ARM_ERRATA_751472
1319         bool "ARM errata: Interrupted ICIALLUIS may prevent completion of broadcasted operation"
1320         depends on CPU_V7
1321         help
1322           This option enables the workaround for the 751472 Cortex-A9 (prior
1323           to r3p0) erratum. An interrupted ICIALLUIS operation may prevent the
1324           completion of a following broadcasted operation if the second
1325           operation is received by a CPU before the ICIALLUIS has completed,
1326           potentially leading to corrupted entries in the cache or TLB.
1327
1328 config PL310_ERRATA_753970
1329         bool "PL310 errata: cache sync operation may be faulty"
1330         depends on CACHE_PL310
1331         help
1332           This option enables the workaround for the 753970 PL310 (r3p0) erratum.
1333
1334           Under some condition the effect of cache sync operation on
1335           the store buffer still remains when the operation completes.
1336           This means that the store buffer is always asked to drain and
1337           this prevents it from merging any further writes. The workaround
1338           is to replace the normal offset of cache sync operation (0x730)
1339           by another offset targeting an unmapped PL310 register 0x740.
1340           This has the same effect as the cache sync operation: store buffer
1341           drain and waiting for all buffers empty.
1342
1343 config ARM_ERRATA_754322
1344         bool "ARM errata: possible faulty MMU translations following an ASID switch"
1345         depends on CPU_V7
1346         help
1347           This option enables the workaround for the 754322 Cortex-A9 (r2p*,
1348           r3p*) erratum. A speculative memory access may cause a page table walk
1349           which starts prior to an ASID switch but completes afterwards. This
1350           can populate the micro-TLB with a stale entry which may be hit with
1351           the new ASID. This workaround places two dsb instructions in the mm
1352           switching code so that no page table walks can cross the ASID switch.
1353
1354 config ARM_ERRATA_754327
1355         bool "ARM errata: no automatic Store Buffer drain"
1356         depends on CPU_V7 && SMP
1357         help
1358           This option enables the workaround for the 754327 Cortex-A9 (prior to
1359           r2p0) erratum. The Store Buffer does not have any automatic draining
1360           mechanism and therefore a livelock may occur if an external agent
1361           continuously polls a memory location waiting to observe an update.
1362           This workaround defines cpu_relax() as smp_mb(), preventing correctly
1363           written polling loops from denying visibility of updates to memory.
1364
1365 config ARM_ERRATA_364296
1366         bool "ARM errata: Possible cache data corruption with hit-under-miss enabled"
1367         depends on CPU_V6 && !SMP
1368         help
1369           This options enables the workaround for the 364296 ARM1136
1370           r0p2 erratum (possible cache data corruption with
1371           hit-under-miss enabled). It sets the undocumented bit 31 in
1372           the auxiliary control register and the FI bit in the control
1373           register, thus disabling hit-under-miss without putting the
1374           processor into full low interrupt latency mode. ARM11MPCore
1375           is not affected.
1376
1377 config ARM_ERRATA_764369
1378         bool "ARM errata: Data cache line maintenance operation by MVA may not succeed"
1379         depends on CPU_V7 && SMP
1380         help
1381           This option enables the workaround for erratum 764369
1382           affecting Cortex-A9 MPCore with two or more processors (all
1383           current revisions). Under certain timing circumstances, a data
1384           cache line maintenance operation by MVA targeting an Inner
1385           Shareable memory region may fail to proceed up to either the
1386           Point of Coherency or to the Point of Unification of the
1387           system. This workaround adds a DSB instruction before the
1388           relevant cache maintenance functions and sets a specific bit
1389           in the diagnostic control register of the SCU.
1390
1391 config PL310_ERRATA_769419
1392         bool "PL310 errata: no automatic Store Buffer drain"
1393         depends on CACHE_L2X0
1394         help
1395           On revisions of the PL310 prior to r3p2, the Store Buffer does
1396           not automatically drain. This can cause normal, non-cacheable
1397           writes to be retained when the memory system is idle, leading
1398           to suboptimal I/O performance for drivers using coherent DMA.
1399           This option adds a write barrier to the cpu_idle loop so that,
1400           on systems with an outer cache, the store buffer is drained
1401           explicitly.
1402
1403 endmenu
1404
1405 source "arch/arm/common/Kconfig"
1406
1407 menu "Bus support"
1408
1409 config ARM_AMBA
1410         bool
1411
1412 config ISA
1413         bool
1414         help
1415           Find out whether you have ISA slots on your motherboard.  ISA is the
1416           name of a bus system, i.e. the way the CPU talks to the other stuff
1417           inside your box.  Other bus systems are PCI, EISA, MicroChannel
1418           (MCA) or VESA.  ISA is an older system, now being displaced by PCI;
1419           newer boards don't support it.  If you have ISA, say Y, otherwise N.
1420
1421 # Select ISA DMA controller support
1422 config ISA_DMA
1423         bool
1424         select ISA_DMA_API
1425
1426 # Select ISA DMA interface
1427 config ISA_DMA_API
1428         bool
1429
1430 config PCI
1431         bool "PCI support" if MIGHT_HAVE_PCI
1432         help
1433           Find out whether you have a PCI motherboard. PCI is the name of a
1434           bus system, i.e. the way the CPU talks to the other stuff inside
1435           your box. Other bus systems are ISA, EISA, MicroChannel (MCA) or
1436           VESA. If you have PCI, say Y, otherwise N.
1437
1438 config PCI_DOMAINS
1439         bool
1440         depends on PCI
1441
1442 config PCI_NANOENGINE
1443         bool "BSE nanoEngine PCI support"
1444         depends on SA1100_NANOENGINE
1445         help
1446           Enable PCI on the BSE nanoEngine board.
1447
1448 config PCI_SYSCALL
1449         def_bool PCI
1450
1451 # Select the host bridge type
1452 config PCI_HOST_VIA82C505
1453         bool
1454         depends on PCI && ARCH_SHARK
1455         default y
1456
1457 config PCI_HOST_ITE8152
1458         bool
1459         depends on PCI && MACH_ARMCORE
1460         default y
1461         select DMABOUNCE
1462
1463 source "drivers/pci/Kconfig"
1464
1465 source "drivers/pcmcia/Kconfig"
1466
1467 endmenu
1468
1469 menu "Kernel Features"
1470
1471 config HAVE_SMP
1472         bool
1473         help
1474           This option should be selected by machines which have an SMP-
1475           capable CPU.
1476
1477           The only effect of this option is to make the SMP-related
1478           options available to the user for configuration.
1479
1480 config SMP
1481         bool "Symmetric Multi-Processing"
1482         depends on CPU_V6K || CPU_V7
1483         depends on GENERIC_CLOCKEVENTS
1484         depends on HAVE_SMP
1485         depends on MMU
1486         select USE_GENERIC_SMP_HELPERS
1487         select HAVE_ARM_SCU if !ARCH_MSM_SCORPIONMP
1488         help
1489           This enables support for systems with more than one CPU. If you have
1490           a system with only one CPU, like most personal computers, say N. If
1491           you have a system with more than one CPU, say Y.
1492
1493           If you say N here, the kernel will run on single and multiprocessor
1494           machines, but will use only one CPU of a multiprocessor machine. If
1495           you say Y here, the kernel will run on many, but not all, single
1496           processor machines. On a single processor machine, the kernel will
1497           run faster if you say N here.
1498
1499           See also <file:Documentation/x86/i386/IO-APIC.txt>,
1500           <file:Documentation/nmi_watchdog.txt> and the SMP-HOWTO available at
1501           <http://tldp.org/HOWTO/SMP-HOWTO.html>.
1502
1503           If you don't know what to do here, say N.
1504
1505 config SMP_ON_UP
1506         bool "Allow booting SMP kernel on uniprocessor systems (EXPERIMENTAL)"
1507         depends on EXPERIMENTAL
1508         depends on SMP && !XIP_KERNEL
1509         default y
1510         help
1511           SMP kernels contain instructions which fail on non-SMP processors.
1512           Enabling this option allows the kernel to modify itself to make
1513           these instructions safe.  Disabling it allows about 1K of space
1514           savings.
1515
1516           If you don't know what to do here, say Y.
1517
1518 config ARM_CPU_TOPOLOGY
1519         bool "Support cpu topology definition"
1520         depends on SMP && CPU_V7
1521         default y
1522         help
1523           Support ARM cpu topology definition. The MPIDR register defines
1524           affinity between processors which is then used to describe the cpu
1525           topology of an ARM System.
1526
1527 config SCHED_MC
1528         bool "Multi-core scheduler support"
1529         depends on ARM_CPU_TOPOLOGY
1530         help
1531           Multi-core scheduler support improves the CPU scheduler's decision
1532           making when dealing with multi-core CPU chips at a cost of slightly
1533           increased overhead in some places. If unsure say N here.
1534
1535 config SCHED_SMT
1536         bool "SMT scheduler support"
1537         depends on ARM_CPU_TOPOLOGY
1538         help
1539           Improves the CPU scheduler's decision making when dealing with
1540           MultiThreading at a cost of slightly increased overhead in some
1541           places. If unsure say N here.
1542
1543 config HAVE_ARM_SCU
1544         bool
1545         help
1546           This option enables support for the ARM system coherency unit
1547
1548 config ARM_ARCH_TIMER
1549         bool "Architected timer support"
1550         depends on CPU_V7
1551         help
1552           This option enables support for the ARM architected timer
1553
1554 config HAVE_ARM_TWD
1555         bool
1556         depends on SMP
1557         help
1558           This options enables support for the ARM timer and watchdog unit
1559
1560 choice
1561         prompt "Memory split"
1562         default VMSPLIT_3G
1563         help
1564           Select the desired split between kernel and user memory.
1565
1566           If you are not absolutely sure what you are doing, leave this
1567           option alone!
1568
1569         config VMSPLIT_3G
1570                 bool "3G/1G user/kernel split"
1571         config VMSPLIT_2G
1572                 bool "2G/2G user/kernel split"
1573         config VMSPLIT_1G
1574                 bool "1G/3G user/kernel split"
1575 endchoice
1576
1577 config PAGE_OFFSET
1578         hex
1579         default 0x40000000 if VMSPLIT_1G
1580         default 0x80000000 if VMSPLIT_2G
1581         default 0xC0000000
1582
1583 config NR_CPUS
1584         int "Maximum number of CPUs (2-32)"
1585         range 2 32
1586         depends on SMP
1587         default "4"
1588
1589 config HOTPLUG_CPU
1590         bool "Support for hot-pluggable CPUs (EXPERIMENTAL)"
1591         depends on SMP && HOTPLUG && EXPERIMENTAL
1592         help
1593           Say Y here to experiment with turning CPUs off and on.  CPUs
1594           can be controlled through /sys/devices/system/cpu.
1595
1596 config LOCAL_TIMERS
1597         bool "Use local timer interrupts"
1598         depends on SMP
1599         default y
1600         select HAVE_ARM_TWD if (!ARCH_MSM_SCORPIONMP && !EXYNOS4_MCT)
1601         help
1602           Enable support for local timers on SMP platforms, rather then the
1603           legacy IPI broadcast method.  Local timers allows the system
1604           accounting to be spread across the timer interval, preventing a
1605           "thundering herd" at every timer tick.
1606
1607 config ARCH_NR_GPIO
1608         int
1609         default 1024 if ARCH_SHMOBILE || ARCH_TEGRA
1610         default 355 if ARCH_U8500
1611         default 264 if MACH_H4700
1612         default 512 if SOC_OMAP5
1613         default 0
1614         help
1615           Maximum number of GPIOs in the system.
1616
1617           If unsure, leave the default value.
1618
1619 source kernel/Kconfig.preempt
1620
1621 config HZ
1622         int
1623         default 200 if ARCH_EBSA110 || ARCH_S3C24XX || ARCH_S5P64X0 || \
1624                 ARCH_S5PV210 || ARCH_EXYNOS4
1625         default OMAP_32K_TIMER_HZ if ARCH_OMAP && OMAP_32K_TIMER
1626         default AT91_TIMER_HZ if ARCH_AT91
1627         default SHMOBILE_TIMER_HZ if ARCH_SHMOBILE
1628         default 100
1629
1630 config THUMB2_KERNEL
1631         bool "Compile the kernel in Thumb-2 mode (EXPERIMENTAL)"
1632         depends on CPU_V7 && !CPU_V6 && !CPU_V6K && EXPERIMENTAL
1633         select AEABI
1634         select ARM_ASM_UNIFIED
1635         select ARM_UNWIND
1636         help
1637           By enabling this option, the kernel will be compiled in
1638           Thumb-2 mode. A compiler/assembler that understand the unified
1639           ARM-Thumb syntax is needed.
1640
1641           If unsure, say N.
1642
1643 config THUMB2_AVOID_R_ARM_THM_JUMP11
1644         bool "Work around buggy Thumb-2 short branch relocations in gas"
1645         depends on THUMB2_KERNEL && MODULES
1646         default y
1647         help
1648           Various binutils versions can resolve Thumb-2 branches to
1649           locally-defined, preemptible global symbols as short-range "b.n"
1650           branch instructions.
1651
1652           This is a problem, because there's no guarantee the final
1653           destination of the symbol, or any candidate locations for a
1654           trampoline, are within range of the branch.  For this reason, the
1655           kernel does not support fixing up the R_ARM_THM_JUMP11 (102)
1656           relocation in modules at all, and it makes little sense to add
1657           support.
1658
1659           The symptom is that the kernel fails with an "unsupported
1660           relocation" error when loading some modules.
1661
1662           Until fixed tools are available, passing
1663           -fno-optimize-sibling-calls to gcc should prevent gcc generating
1664           code which hits this problem, at the cost of a bit of extra runtime
1665           stack usage in some cases.
1666
1667           The problem is described in more detail at:
1668               https://bugs.launchpad.net/binutils-linaro/+bug/725126
1669
1670           Only Thumb-2 kernels are affected.
1671
1672           Unless you are sure your tools don't have this problem, say Y.
1673
1674 config ARM_ASM_UNIFIED
1675         bool
1676
1677 config AEABI
1678         bool "Use the ARM EABI to compile the kernel"
1679         help
1680           This option allows for the kernel to be compiled using the latest
1681           ARM ABI (aka EABI).  This is only useful if you are using a user
1682           space environment that is also compiled with EABI.
1683
1684           Since there are major incompatibilities between the legacy ABI and
1685           EABI, especially with regard to structure member alignment, this
1686           option also changes the kernel syscall calling convention to
1687           disambiguate both ABIs and allow for backward compatibility support
1688           (selected with CONFIG_OABI_COMPAT).
1689
1690           To use this you need GCC version 4.0.0 or later.
1691
1692 config OABI_COMPAT
1693         bool "Allow old ABI binaries to run with this kernel (EXPERIMENTAL)"
1694         depends on AEABI && EXPERIMENTAL && !THUMB2_KERNEL
1695         default y
1696         help
1697           This option preserves the old syscall interface along with the
1698           new (ARM EABI) one. It also provides a compatibility layer to
1699           intercept syscalls that have structure arguments which layout
1700           in memory differs between the legacy ABI and the new ARM EABI
1701           (only for non "thumb" binaries). This option adds a tiny
1702           overhead to all syscalls and produces a slightly larger kernel.
1703           If you know you'll be using only pure EABI user space then you
1704           can say N here. If this option is not selected and you attempt
1705           to execute a legacy ABI binary then the result will be
1706           UNPREDICTABLE (in fact it can be predicted that it won't work
1707           at all). If in doubt say Y.
1708
1709 config ARCH_HAS_HOLES_MEMORYMODEL
1710         bool
1711
1712 config ARCH_SPARSEMEM_ENABLE
1713         bool
1714
1715 config ARCH_SPARSEMEM_DEFAULT
1716         def_bool ARCH_SPARSEMEM_ENABLE
1717
1718 config ARCH_SELECT_MEMORY_MODEL
1719         def_bool ARCH_SPARSEMEM_ENABLE
1720
1721 config HAVE_ARCH_PFN_VALID
1722         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
1723
1724 config HIGHMEM
1725         bool "High Memory Support"
1726         depends on MMU
1727         help
1728           The address space of ARM processors is only 4 Gigabytes large
1729           and it has to accommodate user address space, kernel address
1730           space as well as some memory mapped IO. That means that, if you
1731           have a large amount of physical memory and/or IO, not all of the
1732           memory can be "permanently mapped" by the kernel. The physical
1733           memory that is not permanently mapped is called "high memory".
1734
1735           Depending on the selected kernel/user memory split, minimum
1736           vmalloc space and actual amount of RAM, you may not need this
1737           option which should result in a slightly faster kernel.
1738
1739           If unsure, say n.
1740
1741 config HIGHPTE
1742         bool "Allocate 2nd-level pagetables from highmem"
1743         depends on HIGHMEM
1744
1745 config HW_PERF_EVENTS
1746         bool "Enable hardware performance counter support for perf events"
1747         depends on PERF_EVENTS
1748         default y
1749         help
1750           Enable hardware performance counter support for perf events. If
1751           disabled, perf events will use software events only.
1752
1753 source "mm/Kconfig"
1754
1755 config FORCE_MAX_ZONEORDER
1756         int "Maximum zone order" if ARCH_SHMOBILE
1757         range 11 64 if ARCH_SHMOBILE
1758         default "9" if SA1111
1759         default "11"
1760         help
1761           The kernel memory allocator divides physically contiguous memory
1762           blocks into "zones", where each zone is a power of two number of
1763           pages.  This option selects the largest power of two that the kernel
1764           keeps in the memory allocator.  If you need to allocate very large
1765           blocks of physically contiguous memory, then you may need to
1766           increase this value.
1767
1768           This config option is actually maximum order plus one. For example,
1769           a value of 11 means that the largest free memory block is 2^10 pages.
1770
1771 config ALIGNMENT_TRAP
1772         bool
1773         depends on CPU_CP15_MMU
1774         default y if !ARCH_EBSA110
1775         select HAVE_PROC_CPU if PROC_FS
1776         help
1777           ARM processors cannot fetch/store information which is not
1778           naturally aligned on the bus, i.e., a 4 byte fetch must start at an
1779           address divisible by 4. On 32-bit ARM processors, these non-aligned
1780           fetch/store instructions will be emulated in software if you say
1781           here, which has a severe performance impact. This is necessary for
1782           correct operation of some network protocols. With an IP-only
1783           configuration it is safe to say N, otherwise say Y.
1784
1785 config UACCESS_WITH_MEMCPY
1786         bool "Use kernel mem{cpy,set}() for {copy_to,clear}_user() (EXPERIMENTAL)"
1787         depends on MMU && EXPERIMENTAL
1788         default y if CPU_FEROCEON
1789         help
1790           Implement faster copy_to_user and clear_user methods for CPU
1791           cores where a 8-word STM instruction give significantly higher
1792           memory write throughput than a sequence of individual 32bit stores.
1793
1794           A possible side effect is a slight increase in scheduling latency
1795           between threads sharing the same address space if they invoke
1796           such copy operations with large buffers.
1797
1798           However, if the CPU data cache is using a write-allocate mode,
1799           this option is unlikely to provide any performance gain.
1800
1801 config SECCOMP
1802         bool
1803         prompt "Enable seccomp to safely compute untrusted bytecode"
1804         ---help---
1805           This kernel feature is useful for number crunching applications
1806           that may need to compute untrusted bytecode during their
1807           execution. By using pipes or other transports made available to
1808           the process as file descriptors supporting the read/write
1809           syscalls, it's possible to isolate those applications in
1810           their own address space using seccomp. Once seccomp is
1811           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
1812           and the task is only allowed to execute a few safe syscalls
1813           defined by each seccomp mode.
1814
1815 config CC_STACKPROTECTOR
1816         bool "Enable -fstack-protector buffer overflow detection (EXPERIMENTAL)"
1817         depends on EXPERIMENTAL
1818         help
1819           This option turns on the -fstack-protector GCC feature. This
1820           feature puts, at the beginning of functions, a canary value on
1821           the stack just before the return address, and validates
1822           the value just before actually returning.  Stack based buffer
1823           overflows (that need to overwrite this return address) now also
1824           overwrite the canary, which gets detected and the attack is then
1825           neutralized via a kernel panic.
1826           This feature requires gcc version 4.2 or above.
1827
1828 config DEPRECATED_PARAM_STRUCT
1829         bool "Provide old way to pass kernel parameters"
1830         help
1831           This was deprecated in 2001 and announced to live on for 5 years.
1832           Some old boot loaders still use this way.
1833
1834 endmenu
1835
1836 menu "Boot options"
1837
1838 config USE_OF
1839         bool "Flattened Device Tree support"
1840         select OF
1841         select OF_EARLY_FLATTREE
1842         select IRQ_DOMAIN
1843         help
1844           Include support for flattened device tree machine descriptions.
1845
1846 # Compressed boot loader in ROM.  Yes, we really want to ask about
1847 # TEXT and BSS so we preserve their values in the config files.
1848 config ZBOOT_ROM_TEXT
1849         hex "Compressed ROM boot loader base address"
1850         default "0"
1851         help
1852           The physical address at which the ROM-able zImage is to be
1853           placed in the target.  Platforms which normally make use of
1854           ROM-able zImage formats normally set this to a suitable
1855           value in their defconfig file.
1856
1857           If ZBOOT_ROM is not enabled, this has no effect.
1858
1859 config ZBOOT_ROM_BSS
1860         hex "Compressed ROM boot loader BSS address"
1861         default "0"
1862         help
1863           The base address of an area of read/write memory in the target
1864           for the ROM-able zImage which must be available while the
1865           decompressor is running. It must be large enough to hold the
1866           entire decompressed kernel plus an additional 128 KiB.
1867           Platforms which normally make use of ROM-able zImage formats
1868           normally set this to a suitable value in their defconfig file.
1869
1870           If ZBOOT_ROM is not enabled, this has no effect.
1871
1872 config ZBOOT_ROM
1873         bool "Compressed boot loader in ROM/flash"
1874         depends on ZBOOT_ROM_TEXT != ZBOOT_ROM_BSS
1875         help
1876           Say Y here if you intend to execute your compressed kernel image
1877           (zImage) directly from ROM or flash.  If unsure, say N.
1878
1879 choice
1880         prompt "Include SD/MMC loader in zImage (EXPERIMENTAL)"
1881         depends on ZBOOT_ROM && ARCH_SH7372 && EXPERIMENTAL
1882         default ZBOOT_ROM_NONE
1883         help
1884           Include experimental SD/MMC loading code in the ROM-able zImage.
1885           With this enabled it is possible to write the ROM-able zImage
1886           kernel image to an MMC or SD card and boot the kernel straight
1887           from the reset vector. At reset the processor Mask ROM will load
1888           the first part of the ROM-able zImage which in turn loads the
1889           rest the kernel image to RAM.
1890
1891 config ZBOOT_ROM_NONE
1892         bool "No SD/MMC loader in zImage (EXPERIMENTAL)"
1893         help
1894           Do not load image from SD or MMC
1895
1896 config ZBOOT_ROM_MMCIF
1897         bool "Include MMCIF loader in zImage (EXPERIMENTAL)"
1898         help
1899           Load image from MMCIF hardware block.
1900
1901 config ZBOOT_ROM_SH_MOBILE_SDHI
1902         bool "Include SuperH Mobile SDHI loader in zImage (EXPERIMENTAL)"
1903         help
1904           Load image from SDHI hardware block
1905
1906 endchoice
1907
1908 config ARM_APPENDED_DTB
1909         bool "Use appended device tree blob to zImage (EXPERIMENTAL)"
1910         depends on OF && !ZBOOT_ROM && EXPERIMENTAL
1911         help
1912           With this option, the boot code will look for a device tree binary
1913           (DTB) appended to zImage
1914           (e.g. cat zImage <filename>.dtb > zImage_w_dtb).
1915
1916           This is meant as a backward compatibility convenience for those
1917           systems with a bootloader that can't be upgraded to accommodate
1918           the documented boot protocol using a device tree.
1919
1920           Beware that there is very little in terms of protection against
1921           this option being confused by leftover garbage in memory that might
1922           look like a DTB header after a reboot if no actual DTB is appended
1923           to zImage.  Do not leave this option active in a production kernel
1924           if you don't intend to always append a DTB.  Proper passing of the
1925           location into r2 of a bootloader provided DTB is always preferable
1926           to this option.
1927
1928 config ARM_ATAG_DTB_COMPAT
1929         bool "Supplement the appended DTB with traditional ATAG information"
1930         depends on ARM_APPENDED_DTB
1931         help
1932           Some old bootloaders can't be updated to a DTB capable one, yet
1933           they provide ATAGs with memory configuration, the ramdisk address,
1934           the kernel cmdline string, etc.  Such information is dynamically
1935           provided by the bootloader and can't always be stored in a static
1936           DTB.  To allow a device tree enabled kernel to be used with such
1937           bootloaders, this option allows zImage to extract the information
1938           from the ATAG list and store it at run time into the appended DTB.
1939
1940 choice
1941         prompt "Kernel command line type" if ARM_ATAG_DTB_COMPAT
1942         default ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1943
1944 config ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1945         bool "Use bootloader kernel arguments if available"
1946         help
1947           Uses the command-line options passed by the boot loader instead of
1948           the device tree bootargs property. If the boot loader doesn't provide
1949           any, the device tree bootargs property will be used.
1950
1951 config ARM_ATAG_DTB_COMPAT_CMDLINE_EXTEND
1952         bool "Extend with bootloader kernel arguments"
1953         help
1954           The command-line arguments provided by the boot loader will be
1955           appended to the the device tree bootargs property.
1956
1957 endchoice
1958
1959 config CMDLINE
1960         string "Default kernel command string"
1961         default ""
1962         help
1963           On some architectures (EBSA110 and CATS), there is currently no way
1964           for the boot loader to pass arguments to the kernel. For these
1965           architectures, you should supply some command-line options at build
1966           time by entering them here. As a minimum, you should specify the
1967           memory size and the root device (e.g., mem=64M root=/dev/nfs).
1968
1969 choice
1970         prompt "Kernel command line type" if CMDLINE != ""
1971         default CMDLINE_FROM_BOOTLOADER
1972
1973 config CMDLINE_FROM_BOOTLOADER
1974         bool "Use bootloader kernel arguments if available"
1975         help
1976           Uses the command-line options passed by the boot loader. If
1977           the boot loader doesn't provide any, the default kernel command
1978           string provided in CMDLINE will be used.
1979
1980 config CMDLINE_EXTEND
1981         bool "Extend bootloader kernel arguments"
1982         help
1983           The command-line arguments provided by the boot loader will be
1984           appended to the default kernel command string.
1985
1986 config CMDLINE_FORCE
1987         bool "Always use the default kernel command string"
1988         help
1989           Always use the default kernel command string, even if the boot
1990           loader passes other arguments to the kernel.
1991           This is useful if you cannot or don't want to change the
1992           command-line options your boot loader passes to the kernel.
1993 endchoice
1994
1995 config XIP_KERNEL
1996         bool "Kernel Execute-In-Place from ROM"
1997         depends on !ZBOOT_ROM && !ARM_LPAE
1998         help
1999           Execute-In-Place allows the kernel to run from non-volatile storage
2000           directly addressable by the CPU, such as NOR flash. This saves RAM
2001           space since the text section of the kernel is not loaded from flash
2002           to RAM.  Read-write sections, such as the data section and stack,
2003           are still copied to RAM.  The XIP kernel is not compressed since
2004           it has to run directly from flash, so it will take more space to
2005           store it.  The flash address used to link the kernel object files,
2006           and for storing it, is configuration dependent. Therefore, if you
2007           say Y here, you must know the proper physical address where to
2008           store the kernel image depending on your own flash memory usage.
2009
2010           Also note that the make target becomes "make xipImage" rather than
2011           "make zImage" or "make Image".  The final kernel binary to put in
2012           ROM memory will be arch/arm/boot/xipImage.
2013
2014           If unsure, say N.
2015
2016 config XIP_PHYS_ADDR
2017         hex "XIP Kernel Physical Location"
2018         depends on XIP_KERNEL
2019         default "0x00080000"
2020         help
2021           This is the physical address in your flash memory the kernel will
2022           be linked for and stored to.  This address is dependent on your
2023           own flash usage.
2024
2025 config KEXEC
2026         bool "Kexec system call (EXPERIMENTAL)"
2027         depends on EXPERIMENTAL && (!SMP || HOTPLUG_CPU)
2028         help
2029           kexec is a system call that implements the ability to shutdown your
2030           current kernel, and to start another kernel.  It is like a reboot
2031           but it is independent of the system firmware.   And like a reboot
2032           you can start any kernel with it, not just Linux.
2033
2034           It is an ongoing process to be certain the hardware in a machine
2035           is properly shutdown, so do not be surprised if this code does not
2036           initially work for you.  It may help to enable device hotplugging
2037           support.
2038
2039 config ATAGS_PROC
2040         bool "Export atags in procfs"
2041         depends on KEXEC
2042         default y
2043         help
2044           Should the atags used to boot the kernel be exported in an "atags"
2045           file in procfs. Useful with kexec.
2046
2047 config CRASH_DUMP
2048         bool "Build kdump crash kernel (EXPERIMENTAL)"
2049         depends on EXPERIMENTAL
2050         help
2051           Generate crash dump after being started by kexec. This should
2052           be normally only set in special crash dump kernels which are
2053           loaded in the main kernel with kexec-tools into a specially
2054           reserved region and then later executed after a crash by
2055           kdump/kexec. The crash dump kernel must be compiled to a
2056           memory address not used by the main kernel
2057
2058           For more details see Documentation/kdump/kdump.txt
2059
2060 config AUTO_ZRELADDR
2061         bool "Auto calculation of the decompressed kernel image address"
2062         depends on !ZBOOT_ROM && !ARCH_U300
2063         help
2064           ZRELADDR is the physical address where the decompressed kernel
2065           image will be placed. If AUTO_ZRELADDR is selected, the address
2066           will be determined at run-time by masking the current IP with
2067           0xf8000000. This assumes the zImage being placed in the first 128MB
2068           from start of memory.
2069
2070 endmenu
2071
2072 menu "CPU Power Management"
2073
2074 if ARCH_HAS_CPUFREQ
2075
2076 source "drivers/cpufreq/Kconfig"
2077
2078 config CPU_FREQ_IMX
2079         tristate "CPUfreq driver for i.MX CPUs"
2080         depends on ARCH_MXC && CPU_FREQ
2081         select CPU_FREQ_TABLE
2082         help
2083           This enables the CPUfreq driver for i.MX CPUs.
2084
2085 config CPU_FREQ_SA1100
2086         bool
2087
2088 config CPU_FREQ_SA1110
2089         bool
2090
2091 config CPU_FREQ_INTEGRATOR
2092         tristate "CPUfreq driver for ARM Integrator CPUs"
2093         depends on ARCH_INTEGRATOR && CPU_FREQ
2094         default y
2095         help
2096           This enables the CPUfreq driver for ARM Integrator CPUs.
2097
2098           For details, take a look at <file:Documentation/cpu-freq>.
2099
2100           If in doubt, say Y.
2101
2102 config CPU_FREQ_PXA
2103         bool
2104         depends on CPU_FREQ && ARCH_PXA && PXA25x
2105         default y
2106         select CPU_FREQ_TABLE
2107         select CPU_FREQ_DEFAULT_GOV_USERSPACE
2108
2109 config CPU_FREQ_S3C
2110         bool
2111         help
2112           Internal configuration node for common cpufreq on Samsung SoC
2113
2114 config CPU_FREQ_S3C24XX
2115         bool "CPUfreq driver for Samsung S3C24XX series CPUs (EXPERIMENTAL)"
2116         depends on ARCH_S3C24XX && CPU_FREQ && EXPERIMENTAL
2117         select CPU_FREQ_S3C
2118         help
2119           This enables the CPUfreq driver for the Samsung S3C24XX family
2120           of CPUs.
2121
2122           For details, take a look at <file:Documentation/cpu-freq>.
2123
2124           If in doubt, say N.
2125
2126 config CPU_FREQ_S3C24XX_PLL
2127         bool "Support CPUfreq changing of PLL frequency (EXPERIMENTAL)"
2128         depends on CPU_FREQ_S3C24XX && EXPERIMENTAL
2129         help
2130           Compile in support for changing the PLL frequency from the
2131           S3C24XX series CPUfreq driver. The PLL takes time to settle
2132           after a frequency change, so by default it is not enabled.
2133
2134           This also means that the PLL tables for the selected CPU(s) will
2135           be built which may increase the size of the kernel image.
2136
2137 config CPU_FREQ_S3C24XX_DEBUG
2138         bool "Debug CPUfreq Samsung driver core"
2139         depends on CPU_FREQ_S3C24XX
2140         help
2141           Enable s3c_freq_dbg for the Samsung S3C CPUfreq core
2142
2143 config CPU_FREQ_S3C24XX_IODEBUG
2144         bool "Debug CPUfreq Samsung driver IO timing"
2145         depends on CPU_FREQ_S3C24XX
2146         help
2147           Enable s3c_freq_iodbg for the Samsung S3C CPUfreq core
2148
2149 config CPU_FREQ_S3C24XX_DEBUGFS
2150         bool "Export debugfs for CPUFreq"
2151         depends on CPU_FREQ_S3C24XX && DEBUG_FS
2152         help
2153           Export status information via debugfs.
2154
2155 endif
2156
2157 source "drivers/cpuidle/Kconfig"
2158
2159 endmenu
2160
2161 menu "Floating point emulation"
2162
2163 comment "At least one emulation must be selected"
2164
2165 config FPE_NWFPE
2166         bool "NWFPE math emulation"
2167         depends on (!AEABI || OABI_COMPAT) && !THUMB2_KERNEL
2168         ---help---
2169           Say Y to include the NWFPE floating point emulator in the kernel.
2170           This is necessary to run most binaries. Linux does not currently
2171           support floating point hardware so you need to say Y here even if
2172           your machine has an FPA or floating point co-processor podule.
2173
2174           You may say N here if you are going to load the Acorn FPEmulator
2175           early in the bootup.
2176
2177 config FPE_NWFPE_XP
2178         bool "Support extended precision"
2179         depends on FPE_NWFPE
2180         help
2181           Say Y to include 80-bit support in the kernel floating-point
2182           emulator.  Otherwise, only 32 and 64-bit support is compiled in.
2183           Note that gcc does not generate 80-bit operations by default,
2184           so in most cases this option only enlarges the size of the
2185           floating point emulator without any good reason.
2186
2187           You almost surely want to say N here.
2188
2189 config FPE_FASTFPE
2190         bool "FastFPE math emulation (EXPERIMENTAL)"
2191         depends on (!AEABI || OABI_COMPAT) && !CPU_32v3 && EXPERIMENTAL
2192         ---help---
2193           Say Y here to include the FAST floating point emulator in the kernel.
2194           This is an experimental much faster emulator which now also has full
2195           precision for the mantissa.  It does not support any exceptions.
2196           It is very simple, and approximately 3-6 times faster than NWFPE.
2197
2198           It should be sufficient for most programs.  It may be not suitable
2199           for scientific calculations, but you have to check this for yourself.
2200           If you do not feel you need a faster FP emulation you should better
2201           choose NWFPE.
2202
2203 config VFP
2204         bool "VFP-format floating point maths"
2205         depends on CPU_V6 || CPU_V6K || CPU_ARM926T || CPU_V7 || CPU_FEROCEON
2206         help
2207           Say Y to include VFP support code in the kernel. This is needed
2208           if your hardware includes a VFP unit.
2209
2210           Please see <file:Documentation/arm/VFP/release-notes.txt> for
2211           release notes and additional status information.
2212
2213           Say N if your target does not have VFP hardware.
2214
2215 config VFPv3
2216         bool
2217         depends on VFP
2218         default y if CPU_V7
2219
2220 config NEON
2221         bool "Advanced SIMD (NEON) Extension support"
2222         depends on VFPv3 && CPU_V7
2223         help
2224           Say Y to include support code for NEON, the ARMv7 Advanced SIMD
2225           Extension.
2226
2227 endmenu
2228
2229 menu "Userspace binary formats"
2230
2231 source "fs/Kconfig.binfmt"
2232
2233 config ARTHUR
2234         tristate "RISC OS personality"
2235         depends on !AEABI
2236         help
2237           Say Y here to include the kernel code necessary if you want to run
2238           Acorn RISC OS/Arthur binaries under Linux. This code is still very
2239           experimental; if this sounds frightening, say N and sleep in peace.
2240           You can also say M here to compile this support as a module (which
2241           will be called arthur).
2242
2243 endmenu
2244
2245 menu "Power management options"
2246
2247 source "kernel/power/Kconfig"
2248
2249 config ARCH_SUSPEND_POSSIBLE
2250         depends on !ARCH_S5PC100 && !ARCH_TEGRA
2251         depends on CPU_ARM920T || CPU_ARM926T || CPU_SA1100 || \
2252                 CPU_V6 || CPU_V6K || CPU_V7 || CPU_XSC3 || CPU_XSCALE || CPU_MOHAWK
2253         def_bool y
2254
2255 config ARM_CPU_SUSPEND
2256         def_bool PM_SLEEP
2257
2258 endmenu
2259
2260 source "net/Kconfig"
2261
2262 source "drivers/Kconfig"
2263
2264 source "fs/Kconfig"
2265
2266 source "arch/arm/Kconfig.debug"
2267
2268 source "security/Kconfig"
2269
2270 source "crypto/Kconfig"
2271
2272 source "lib/Kconfig"