arch/arm/Kconfig

   1 config ARM
   2         bool
   3         default y
   4         select ARCH_CLOCKSOURCE_DATA
   5         select ARCH_HAS_DEBUG_VIRTUAL
   6         select ARCH_HAS_DEVMEM_IS_ALLOWED
   7         select ARCH_HAS_ELF_RANDOMIZE
   8         select ARCH_HAS_SET_MEMORY
   9         select ARCH_HAS_STRICT_KERNEL_RWX if MMU && !XIP_KERNEL
  10         select ARCH_HAS_STRICT_MODULE_RWX if MMU
  11         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
  12         select ARCH_HAVE_CUSTOM_GPIO_H
  13         select ARCH_HAS_GCOV_PROFILE_ALL
  14         select ARCH_MIGHT_HAVE_PC_PARPORT
  15         select ARCH_OPTIONAL_KERNEL_RWX if ARCH_HAS_STRICT_KERNEL_RWX
  16         select ARCH_OPTIONAL_KERNEL_RWX_DEFAULT if CPU_V7
  17         select ARCH_SUPPORTS_ATOMIC_RMW
  18         select ARCH_USE_BUILTIN_BSWAP
  19         select ARCH_USE_CMPXCHG_LOCKREF
  20         select ARCH_WANT_IPC_PARSE_VERSION
  21         select BUILDTIME_EXTABLE_SORT if MMU
  22         select CLONE_BACKWARDS
  23         select CPU_PM if (SUSPEND || CPU_IDLE)
  24         select DCACHE_WORD_ACCESS if HAVE_EFFICIENT_UNALIGNED_ACCESS
  25         select EDAC_SUPPORT
  26         select EDAC_ATOMIC_SCRUB
  27         select GENERIC_ALLOCATOR
  28         select GENERIC_ATOMIC64 if (CPU_V7M || CPU_V6 || !CPU_32v6K || !AEABI)
  29         select GENERIC_CLOCKEVENTS_BROADCAST if SMP
  30         select GENERIC_EARLY_IOREMAP
  31         select GENERIC_IDLE_POLL_SETUP
  32         select GENERIC_IRQ_PROBE
  33         select GENERIC_IRQ_SHOW
  34         select GENERIC_IRQ_SHOW_LEVEL
  35         select GENERIC_PCI_IOMAP
  36         select GENERIC_SCHED_CLOCK
  37         select GENERIC_SMP_IDLE_THREAD
  38         select GENERIC_STRNCPY_FROM_USER
  39         select GENERIC_STRNLEN_USER
  40         select HANDLE_DOMAIN_IRQ
  41         select HARDIRQS_SW_RESEND
  42         select HAVE_ARCH_AUDITSYSCALL if (AEABI && !OABI_COMPAT)
  43         select HAVE_ARCH_BITREVERSE if (CPU_32v7M || CPU_32v7) && !CPU_32v6
  44         select HAVE_ARCH_HARDENED_USERCOPY
  45         select HAVE_ARCH_JUMP_LABEL if !XIP_KERNEL && !CPU_ENDIAN_BE32 && MMU
  46         select HAVE_ARCH_KGDB if !CPU_ENDIAN_BE32 && MMU
  47         select HAVE_ARCH_MMAP_RND_BITS if MMU
  48         select HAVE_ARCH_SECCOMP_FILTER if (AEABI && !OABI_COMPAT)
  49         select HAVE_ARCH_TRACEHOOK
  50         select HAVE_ARM_SMCCC if CPU_V7
  51         select HAVE_CBPF_JIT
  52         select HAVE_CC_STACKPROTECTOR
  53         select HAVE_CONTEXT_TRACKING
  54         select HAVE_C_RECORDMCOUNT
  55         select HAVE_DEBUG_KMEMLEAK
  56         select HAVE_DMA_API_DEBUG
  57         select HAVE_DMA_CONTIGUOUS if MMU
  58         select HAVE_DYNAMIC_FTRACE if (!XIP_KERNEL) && !CPU_ENDIAN_BE32 && MMU
  59         select HAVE_EFFICIENT_UNALIGNED_ACCESS if (CPU_V6 || CPU_V6K || CPU_V7) && MMU
  60         select HAVE_EXIT_THREAD
  61         select HAVE_FTRACE_MCOUNT_RECORD if (!XIP_KERNEL)
  62         select HAVE_FUNCTION_GRAPH_TRACER if (!THUMB2_KERNEL)
  63         select HAVE_FUNCTION_TRACER if (!XIP_KERNEL)
  64         select HAVE_GCC_PLUGINS
  65         select HAVE_GENERIC_DMA_COHERENT
  66         select HAVE_HW_BREAKPOINT if (PERF_EVENTS && (CPU_V6 || CPU_V6K || CPU_V7))
  67         select HAVE_IDE if PCI || ISA || PCMCIA
  68         select HAVE_IRQ_TIME_ACCOUNTING
  69         select HAVE_KERNEL_GZIP
  70         select HAVE_KERNEL_LZ4
  71         select HAVE_KERNEL_LZMA
  72         select HAVE_KERNEL_LZO
  73         select HAVE_KERNEL_XZ
  74         select HAVE_KPROBES if !XIP_KERNEL && !CPU_ENDIAN_BE32 && !CPU_V7M
  75         select HAVE_KRETPROBES if (HAVE_KPROBES)
  76         select HAVE_MEMBLOCK
  77         select HAVE_MOD_ARCH_SPECIFIC
  78         select HAVE_NMI
  79         select HAVE_OPROFILE if (HAVE_PERF_EVENTS)
  80         select HAVE_OPTPROBES if !THUMB2_KERNEL
  81         select HAVE_PERF_EVENTS
  82         select HAVE_PERF_REGS
  83         select HAVE_PERF_USER_STACK_DUMP
  84         select HAVE_RCU_TABLE_FREE if (SMP && ARM_LPAE)
  85         select HAVE_REGS_AND_STACK_ACCESS_API
  86         select HAVE_SYSCALL_TRACEPOINTS
  87         select HAVE_UID16
  88         select HAVE_VIRT_CPU_ACCOUNTING_GEN
  89         select IRQ_FORCED_THREADING
  90         select MODULES_USE_ELF_REL
  91         select NO_BOOTMEM
  92         select OF_EARLY_FLATTREE if OF
  93         select OF_RESERVED_MEM if OF
  94         select OLD_SIGACTION
  95         select OLD_SIGSUSPEND3
  96         select PERF_USE_VMALLOC
  97         select RTC_LIB
  98         select SYS_SUPPORTS_APM_EMULATION
  99         # Above selects are sorted alphabetically; please add new ones
 100         # according to that.  Thanks.
 101         help
 102           The ARM series is a line of low-power-consumption RISC chip designs
 103           licensed by ARM Ltd and targeted at embedded applications and
 104           handhelds such as the Compaq IPAQ.  ARM-based PCs are no longer
 105           manufactured, but legacy ARM-based PC hardware remains popular in
 106           Europe.  There is an ARM Linux project with a web page at
 107           <http://www.arm.linux.org.uk/>.
 108
 109 config ARM_HAS_SG_CHAIN
 110         select ARCH_HAS_SG_CHAIN
 111         bool
 112
 113 config NEED_SG_DMA_LENGTH
 114         bool
 115
 116 config ARM_DMA_USE_IOMMU
 117         bool
 118         select ARM_HAS_SG_CHAIN
 119         select NEED_SG_DMA_LENGTH
 120
 121 if ARM_DMA_USE_IOMMU
 122
 123 config ARM_DMA_IOMMU_ALIGNMENT
 124         int "Maximum PAGE_SIZE order of alignment for DMA IOMMU buffers"
 125         range 4 9
 126         default 8
 127         help
 128           DMA mapping framework by default aligns all buffers to the smallest
 129           PAGE_SIZE order which is greater than or equal to the requested buffer
 130           size. This works well for buffers up to a few hundreds kilobytes, but
 131           for larger buffers it just a waste of address space. Drivers which has
 132           relatively small addressing window (like 64Mib) might run out of
 133           virtual space with just a few allocations.
 134
 135           With this parameter you can specify the maximum PAGE_SIZE order for
 136           DMA IOMMU buffers. Larger buffers will be aligned only to this
 137           specified order. The order is expressed as a power of two multiplied
 138           by the PAGE_SIZE.
 139
 140 endif
 141
 142 config MIGHT_HAVE_PCI
 143         bool
 144
 145 config SYS_SUPPORTS_APM_EMULATION
 146         bool
 147
 148 config HAVE_TCM
 149         bool
 150         select GENERIC_ALLOCATOR
 151
 152 config HAVE_PROC_CPU
 153         bool
 154
 155 config NO_IOPORT_MAP
 156         bool
 157
 158 config EISA
 159         bool
 160         ---help---
 161           The Extended Industry Standard Architecture (EISA) bus was
 162           developed as an open alternative to the IBM MicroChannel bus.
 163
 164           The EISA bus provided some of the features of the IBM MicroChannel
 165           bus while maintaining backward compatibility with cards made for
 166           the older ISA bus.  The EISA bus saw limited use between 1988 and
 167           1995 when it was made obsolete by the PCI bus.
 168
 169           Say Y here if you are building a kernel for an EISA-based machine.
 170
 171           Otherwise, say N.
 172
 173 config SBUS
 174         bool
 175
 176 config STACKTRACE_SUPPORT
 177         bool
 178         default y
 179
 180 config LOCKDEP_SUPPORT
 181         bool
 182         default y
 183
 184 config TRACE_IRQFLAGS_SUPPORT
 185         bool
 186         default !CPU_V7M
 187
 188 config RWSEM_XCHGADD_ALGORITHM
 189         bool
 190         default y
 191
 192 config ARCH_HAS_ILOG2_U32
 193         bool
 194
 195 config ARCH_HAS_ILOG2_U64
 196         bool
 197
 198 config ARCH_HAS_BANDGAP
 199         bool
 200
 201 config FIX_EARLYCON_MEM
 202         def_bool y if MMU
 203
 204 config GENERIC_HWEIGHT
 205         bool
 206         default y
 207
 208 config GENERIC_CALIBRATE_DELAY
 209         bool
 210         default y
 211
 212 config ARCH_MAY_HAVE_PC_FDC
 213         bool
 214
 215 config ZONE_DMA
 216         bool
 217
 218 config NEED_DMA_MAP_STATE
 219        def_bool y
 220
 221 config ARCH_SUPPORTS_UPROBES
 222         def_bool y
 223
 224 config ARCH_HAS_DMA_SET_COHERENT_MASK
 225         bool
 226
 227 config GENERIC_ISA_DMA
 228         bool
 229
 230 config FIQ
 231         bool
 232
 233 config NEED_RET_TO_USER
 234         bool
 235
 236 config ARCH_MTD_XIP
 237         bool
 238
 239 config VECTORS_BASE
 240         hex
 241         default 0xffff0000 if MMU || CPU_HIGH_VECTOR
 242         default DRAM_BASE if REMAP_VECTORS_TO_RAM
 243         default 0x00000000
 244         help
 245           The base address of exception vectors.  This must be two pages
 246           in size.
 247
 248 config ARM_PATCH_PHYS_VIRT
 249         bool "Patch physical to virtual translations at runtime" if EMBEDDED
 250         default y
 251         depends on !XIP_KERNEL && MMU
 252         help
 253           Patch phys-to-virt and virt-to-phys translation functions at
 254           boot and module load time according to the position of the
 255           kernel in system memory.
 256
 257           This can only be used with non-XIP MMU kernels where the base
 258           of physical memory is at a 16MB boundary.
 259
 260           Only disable this option if you know that you do not require
 261           this feature (eg, building a kernel for a single machine) and
 262           you need to shrink the kernel to the minimal size.
 263
 264 config NEED_MACH_IO_H
 265         bool
 266         help
 267           Select this when mach/io.h is required to provide special
 268           definitions for this platform.  The need for mach/io.h should
 269           be avoided when possible.
 270
 271 config NEED_MACH_MEMORY_H
 272         bool
 273         help
 274           Select this when mach/memory.h is required to provide special
 275           definitions for this platform.  The need for mach/memory.h should
 276           be avoided when possible.
 277
 278 config PHYS_OFFSET
 279         hex "Physical address of main memory" if MMU
 280         depends on !ARM_PATCH_PHYS_VIRT
 281         default DRAM_BASE if !MMU
 282         default 0x00000000 if ARCH_EBSA110 || \
 283                         ARCH_FOOTBRIDGE || \
 284                         ARCH_INTEGRATOR || \
 285                         ARCH_IOP13XX || \
 286                         ARCH_KS8695 || \
 287                         ARCH_REALVIEW
 288         default 0x10000000 if ARCH_OMAP1 || ARCH_RPC
 289         default 0x20000000 if ARCH_S5PV210
 290         default 0xc0000000 if ARCH_SA1100
 291         help
 292           Please provide the physical address corresponding to the
 293           location of main memory in your system.
 294
 295 config GENERIC_BUG
 296         def_bool y
 297         depends on BUG
 298
 299 config PGTABLE_LEVELS
 300         int
 301         default 3 if ARM_LPAE
 302         default 2
 303
 304 source "init/Kconfig"
 305
 306 source "kernel/Kconfig.freezer"
 307
 308 menu "System Type"
 309
 310 config MMU
 311         bool "MMU-based Paged Memory Management Support"
 312         default y
 313         help
 314           Select if you want MMU-based virtualised addressing space
 315           support by paged memory management. If unsure, say 'Y'.
 316
 317 config ARCH_MMAP_RND_BITS_MIN
 318         default 8
 319
 320 config ARCH_MMAP_RND_BITS_MAX
 321         default 14 if PAGE_OFFSET=0x40000000
 322         default 15 if PAGE_OFFSET=0x80000000
 323         default 16
 324
 325 #
 326 # The "ARM system type" choice list is ordered alphabetically by option
 327 # text.  Please add new entries in the option alphabetic order.
 328 #
 329 choice
 330         prompt "ARM system type"
 331         default ARM_SINGLE_ARMV7M if !MMU
 332         default ARCH_MULTIPLATFORM if MMU
 333
 334 config ARCH_MULTIPLATFORM
 335         bool "Allow multiple platforms to be selected"
 336         depends on MMU
 337         select ARM_HAS_SG_CHAIN
 338         select ARM_PATCH_PHYS_VIRT
 339         select AUTO_ZRELADDR
 340         select CLKSRC_OF
 341         select COMMON_CLK
 342         select GENERIC_CLOCKEVENTS
 343         select MIGHT_HAVE_PCI
 344         select MULTI_IRQ_HANDLER
 345         select PCI_DOMAINS if PCI
 346         select SPARSE_IRQ
 347         select USE_OF
 348
 349 config ARM_SINGLE_ARMV7M
 350         bool "ARMv7-M based platforms (Cortex-M0/M3/M4)"
 351         depends on !MMU
 352         select ARM_NVIC
 353         select AUTO_ZRELADDR
 354         select CLKSRC_OF
 355         select COMMON_CLK
 356         select CPU_V7M
 357         select GENERIC_CLOCKEVENTS
 358         select NO_IOPORT_MAP
 359         select SPARSE_IRQ
 360         select USE_OF
 361
 362 config ARCH_EBSA110
 363         bool "EBSA-110"
 364         select ARCH_USES_GETTIMEOFFSET
 365         select CPU_SA110
 366         select ISA
 367         select NEED_MACH_IO_H
 368         select NEED_MACH_MEMORY_H
 369         select NO_IOPORT_MAP
 370         help
 371           This is an evaluation board for the StrongARM processor available
 372           from Digital. It has limited hardware on-board, including an
 373           Ethernet interface, two PCMCIA sockets, two serial ports and a
 374           parallel port.
 375
 376 config ARCH_EP93XX
 377         bool "EP93xx-based"
 378         select ARCH_HAS_HOLES_MEMORYMODEL
 379         select ARM_AMBA
 380         select ARM_PATCH_PHYS_VIRT
 381         select ARM_VIC
 382         select AUTO_ZRELADDR
 383         select CLKDEV_LOOKUP
 384         select CLKSRC_MMIO
 385         select CPU_ARM920T
 386         select GENERIC_CLOCKEVENTS
 387         select GPIOLIB
 388         help
 389           This enables support for the Cirrus EP93xx series of CPUs.
 390
 391 config ARCH_FOOTBRIDGE
 392         bool "FootBridge"
 393         select CPU_SA110
 394         select FOOTBRIDGE
 395         select GENERIC_CLOCKEVENTS
 396         select HAVE_IDE
 397         select NEED_MACH_IO_H if !MMU
 398         select NEED_MACH_MEMORY_H
 399         help
 400           Support for systems based on the DC21285 companion chip
 401           ("FootBridge"), such as the Simtec CATS and the Rebel NetWinder.
 402
 403 config ARCH_NETX
 404         bool "Hilscher NetX based"
 405         select ARM_VIC
 406         select CLKSRC_MMIO
 407         select CPU_ARM926T
 408         select GENERIC_CLOCKEVENTS
 409         help
 410           This enables support for systems based on the Hilscher NetX Soc
 411
 412 config ARCH_IOP13XX
 413         bool "IOP13xx-based"
 414         depends on MMU
 415         select CPU_XSC3
 416         select NEED_MACH_MEMORY_H
 417         select NEED_RET_TO_USER
 418         select PCI
 419         select PLAT_IOP
 420         select VMSPLIT_1G
 421         select SPARSE_IRQ
 422         help
 423           Support for Intel's IOP13XX (XScale) family of processors.
 424
 425 config ARCH_IOP32X
 426         bool "IOP32x-based"
 427         depends on MMU
 428         select CPU_XSCALE
 429         select GPIO_IOP
 430         select GPIOLIB
 431         select NEED_RET_TO_USER
 432         select PCI
 433         select PLAT_IOP
 434         help
 435           Support for Intel's 80219 and IOP32X (XScale) family of
 436           processors.
 437
 438 config ARCH_IOP33X
 439         bool "IOP33x-based"
 440         depends on MMU
 441         select CPU_XSCALE
 442         select GPIO_IOP
 443         select GPIOLIB
 444         select NEED_RET_TO_USER
 445         select PCI
 446         select PLAT_IOP
 447         help
 448           Support for Intel's IOP33X (XScale) family of processors.
 449
 450 config ARCH_IXP4XX
 451         bool "IXP4xx-based"
 452         depends on MMU
 453         select ARCH_HAS_DMA_SET_COHERENT_MASK
 454         select ARCH_SUPPORTS_BIG_ENDIAN
 455         select CLKSRC_MMIO
 456         select CPU_XSCALE
 457         select DMABOUNCE if PCI
 458         select GENERIC_CLOCKEVENTS
 459         select GPIOLIB
 460         select MIGHT_HAVE_PCI
 461         select NEED_MACH_IO_H
 462         select USB_EHCI_BIG_ENDIAN_DESC
 463         select USB_EHCI_BIG_ENDIAN_MMIO
 464         help
 465           Support for Intel's IXP4XX (XScale) family of processors.
 466
 467 config ARCH_DOVE
 468         bool "Marvell Dove"
 469         select CPU_PJ4
 470         select GENERIC_CLOCKEVENTS
 471         select GPIOLIB
 472         select MIGHT_HAVE_PCI
 473         select MULTI_IRQ_HANDLER
 474         select MVEBU_MBUS
 475         select PINCTRL
 476         select PINCTRL_DOVE
 477         select PLAT_ORION_LEGACY
 478         select SPARSE_IRQ
 479         select PM_GENERIC_DOMAINS if PM
 480         help
 481           Support for the Marvell Dove SoC 88AP510
 482
 483 config ARCH_KS8695
 484         bool "Micrel/Kendin KS8695"
 485         select CLKSRC_MMIO
 486         select CPU_ARM922T
 487         select GENERIC_CLOCKEVENTS
 488         select GPIOLIB
 489         select NEED_MACH_MEMORY_H
 490         help
 491           Support for Micrel/Kendin KS8695 "Centaur" (ARM922T) based
 492           System-on-Chip devices.
 493
 494 config ARCH_W90X900
 495         bool "Nuvoton W90X900 CPU"
 496         select CLKDEV_LOOKUP
 497         select CLKSRC_MMIO
 498         select CPU_ARM926T
 499         select GENERIC_CLOCKEVENTS
 500         select GPIOLIB
 501         help
 502           Support for Nuvoton (Winbond logic dept.) ARM9 processor,
 503           At present, the w90x900 has been renamed nuc900, regarding
 504           the ARM series product line, you can login the following
 505           link address to know more.
 506
 507           <http://www.nuvoton.com/hq/enu/ProductAndSales/ProductLines/
 508                 ConsumerElectronicsIC/ARMMicrocontroller/ARMMicrocontroller>
 509
 510 config ARCH_LPC32XX
 511         bool "NXP LPC32XX"
 512         select ARM_AMBA
 513         select CLKDEV_LOOKUP
 514         select CLKSRC_LPC32XX
 515         select COMMON_CLK
 516         select CPU_ARM926T
 517         select GENERIC_CLOCKEVENTS
 518         select GPIOLIB
 519         select MULTI_IRQ_HANDLER
 520         select SPARSE_IRQ
 521         select USE_OF
 522         help
 523           Support for the NXP LPC32XX family of processors
 524
 525 config ARCH_PXA
 526         bool "PXA2xx/PXA3xx-based"
 527         depends on MMU
 528         select ARCH_MTD_XIP
 529         select ARM_CPU_SUSPEND if PM
 530         select AUTO_ZRELADDR
 531         select COMMON_CLK
 532         select CLKDEV_LOOKUP
 533         select CLKSRC_PXA
 534         select CLKSRC_MMIO
 535         select CLKSRC_OF
 536         select CPU_XSCALE if !CPU_XSC3
 537         select GENERIC_CLOCKEVENTS
 538         select GPIO_PXA
 539         select GPIOLIB
 540         select HAVE_IDE
 541         select IRQ_DOMAIN
 542         select MULTI_IRQ_HANDLER
 543         select PLAT_PXA
 544         select SPARSE_IRQ
 545         help
 546           Support for Intel/Marvell's PXA2xx/PXA3xx processor line.
 547
 548 config ARCH_RPC
 549         bool "RiscPC"
 550         depends on MMU
 551         select ARCH_ACORN
 552         select ARCH_MAY_HAVE_PC_FDC
 553         select ARCH_SPARSEMEM_ENABLE
 554         select ARCH_USES_GETTIMEOFFSET
 555         select CPU_SA110
 556         select FIQ
 557         select HAVE_IDE
 558         select HAVE_PATA_PLATFORM
 559         select ISA_DMA_API
 560         select NEED_MACH_IO_H
 561         select NEED_MACH_MEMORY_H
 562         select NO_IOPORT_MAP
 563         help
 564           On the Acorn Risc-PC, Linux can support the internal IDE disk and
 565           CD-ROM interface, serial and parallel port, and the floppy drive.
 566
 567 config ARCH_SA1100
 568         bool "SA1100-based"
 569         select ARCH_MTD_XIP
 570         select ARCH_SPARSEMEM_ENABLE
 571         select CLKDEV_LOOKUP
 572         select CLKSRC_MMIO
 573         select CLKSRC_PXA
 574         select CLKSRC_OF if OF
 575         select CPU_FREQ
 576         select CPU_SA1100
 577         select GENERIC_CLOCKEVENTS
 578         select GPIOLIB
 579         select HAVE_IDE
 580         select IRQ_DOMAIN
 581         select ISA
 582         select MULTI_IRQ_HANDLER
 583         select NEED_MACH_MEMORY_H
 584         select SPARSE_IRQ
 585         help
 586           Support for StrongARM 11x0 based boards.
 587
 588 config ARCH_S3C24XX
 589         bool "Samsung S3C24XX SoCs"
 590         select ATAGS
 591         select CLKDEV_LOOKUP
 592         select CLKSRC_SAMSUNG_PWM
 593         select GENERIC_CLOCKEVENTS
 594         select GPIO_SAMSUNG
 595         select GPIOLIB
 596         select HAVE_S3C2410_I2C if I2C
 597         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 598         select HAVE_S3C_RTC if RTC_CLASS
 599         select MULTI_IRQ_HANDLER
 600         select NEED_MACH_IO_H
 601         select SAMSUNG_ATAGS
 602         help
 603           Samsung S3C2410, S3C2412, S3C2413, S3C2416, S3C2440, S3C2442, S3C2443
 604           and S3C2450 SoCs based systems, such as the Simtec Electronics BAST
 605           (<http://www.simtec.co.uk/products/EB110ITX/>), the IPAQ 1940 or the
 606           Samsung SMDK2410 development board (and derivatives).
 607
 608 config ARCH_DAVINCI
 609         bool "TI DaVinci"
 610         select ARCH_HAS_HOLES_MEMORYMODEL
 611         select CLKDEV_LOOKUP
 612         select CPU_ARM926T
 613         select GENERIC_ALLOCATOR
 614         select GENERIC_CLOCKEVENTS
 615         select GENERIC_IRQ_CHIP
 616         select GPIOLIB
 617         select HAVE_IDE
 618         select USE_OF
 619         select ZONE_DMA
 620         help
 621           Support for TI's DaVinci platform.
 622
 623 config ARCH_OMAP1
 624         bool "TI OMAP1"
 625         depends on MMU
 626         select ARCH_HAS_HOLES_MEMORYMODEL
 627         select ARCH_OMAP
 628         select CLKDEV_LOOKUP
 629         select CLKSRC_MMIO
 630         select GENERIC_CLOCKEVENTS
 631         select GENERIC_IRQ_CHIP
 632         select GPIOLIB
 633         select HAVE_IDE
 634         select IRQ_DOMAIN
 635         select MULTI_IRQ_HANDLER
 636         select NEED_MACH_IO_H if PCCARD
 637         select NEED_MACH_MEMORY_H
 638         select SPARSE_IRQ
 639         help
 640           Support for older TI OMAP1 (omap7xx, omap15xx or omap16xx)
 641
 642 endchoice
 643
 644 menu "Multiple platform selection"
 645         depends on ARCH_MULTIPLATFORM
 646
 647 comment "CPU Core family selection"
 648
 649 config ARCH_MULTI_V4
 650         bool "ARMv4 based platforms (FA526)"
 651         depends on !ARCH_MULTI_V6_V7
 652         select ARCH_MULTI_V4_V5
 653         select CPU_FA526
 654
 655 config ARCH_MULTI_V4T
 656         bool "ARMv4T based platforms (ARM720T, ARM920T, ...)"
 657         depends on !ARCH_MULTI_V6_V7
 658         select ARCH_MULTI_V4_V5
 659         select CPU_ARM920T if !(CPU_ARM7TDMI || CPU_ARM720T || \
 660                 CPU_ARM740T || CPU_ARM9TDMI || CPU_ARM922T || \
 661                 CPU_ARM925T || CPU_ARM940T)
 662
 663 config ARCH_MULTI_V5
 664         bool "ARMv5 based platforms (ARM926T, XSCALE, PJ1, ...)"
 665         depends on !ARCH_MULTI_V6_V7
 666         select ARCH_MULTI_V4_V5
 667         select CPU_ARM926T if !(CPU_ARM946E || CPU_ARM1020 || \
 668                 CPU_ARM1020E || CPU_ARM1022 || CPU_ARM1026 || \
 669                 CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_FEROCEON)
 670
 671 config ARCH_MULTI_V4_V5
 672         bool
 673
 674 config ARCH_MULTI_V6
 675         bool "ARMv6 based platforms (ARM11)"
 676         select ARCH_MULTI_V6_V7
 677         select CPU_V6K
 678
 679 config ARCH_MULTI_V7
 680         bool "ARMv7 based platforms (Cortex-A, PJ4, Scorpion, Krait)"
 681         default y
 682         select ARCH_MULTI_V6_V7
 683         select CPU_V7
 684         select HAVE_SMP
 685
 686 config ARCH_MULTI_V6_V7
 687         bool
 688         select MIGHT_HAVE_CACHE_L2X0
 689
 690 config ARCH_MULTI_CPU_AUTO
 691         def_bool !(ARCH_MULTI_V4 || ARCH_MULTI_V4T || ARCH_MULTI_V6_V7)
 692         select ARCH_MULTI_V5
 693
 694 endmenu
 695
 696 config ARCH_VIRT
 697         bool "Dummy Virtual Machine"
 698         depends on ARCH_MULTI_V7
 699         select ARM_AMBA
 700         select ARM_GIC
 701         select ARM_GIC_V2M if PCI
 702         select ARM_GIC_V3
 703         select ARM_GIC_V3_ITS if PCI
 704         select ARM_PSCI
 705         select HAVE_ARM_ARCH_TIMER
 706
 707 #
 708 # This is sorted alphabetically by mach-* pathname.  However, plat-*
 709 # Kconfigs may be included either alphabetically (according to the
 710 # plat- suffix) or along side the corresponding mach-* source.
 711 #
 712 source "arch/arm/mach-mvebu/Kconfig"
 713
 714 source "arch/arm/mach-alpine/Kconfig"
 715
 716 source "arch/arm/mach-artpec/Kconfig"
 717
 718 source "arch/arm/mach-asm9260/Kconfig"
 719
 720 source "arch/arm/mach-at91/Kconfig"
 721
 722 source "arch/arm/mach-axxia/Kconfig"
 723
 724 source "arch/arm/mach-bcm/Kconfig"
 725
 726 source "arch/arm/mach-berlin/Kconfig"
 727
 728 source "arch/arm/mach-clps711x/Kconfig"
 729
 730 source "arch/arm/mach-cns3xxx/Kconfig"
 731
 732 source "arch/arm/mach-davinci/Kconfig"
 733
 734 source "arch/arm/mach-digicolor/Kconfig"
 735
 736 source "arch/arm/mach-dove/Kconfig"
 737
 738 source "arch/arm/mach-ep93xx/Kconfig"
 739
 740 source "arch/arm/mach-footbridge/Kconfig"
 741
 742 source "arch/arm/mach-gemini/Kconfig"
 743
 744 source "arch/arm/mach-highbank/Kconfig"
 745
 746 source "arch/arm/mach-hisi/Kconfig"
 747
 748 source "arch/arm/mach-integrator/Kconfig"
 749
 750 source "arch/arm/mach-iop32x/Kconfig"
 751
 752 source "arch/arm/mach-iop33x/Kconfig"
 753
 754 source "arch/arm/mach-iop13xx/Kconfig"
 755
 756 source "arch/arm/mach-ixp4xx/Kconfig"
 757
 758 source "arch/arm/mach-keystone/Kconfig"
 759
 760 source "arch/arm/mach-ks8695/Kconfig"
 761
 762 source "arch/arm/mach-meson/Kconfig"
 763
 764 source "arch/arm/mach-moxart/Kconfig"
 765
 766 source "arch/arm/mach-aspeed/Kconfig"
 767
 768 source "arch/arm/mach-mv78xx0/Kconfig"
 769
 770 source "arch/arm/mach-imx/Kconfig"
 771
 772 source "arch/arm/mach-mediatek/Kconfig"
 773
 774 source "arch/arm/mach-mxs/Kconfig"
 775
 776 source "arch/arm/mach-netx/Kconfig"
 777
 778 source "arch/arm/mach-nomadik/Kconfig"
 779
 780 source "arch/arm/mach-nspire/Kconfig"
 781
 782 source "arch/arm/plat-omap/Kconfig"
 783
 784 source "arch/arm/mach-omap1/Kconfig"
 785
 786 source "arch/arm/mach-omap2/Kconfig"
 787
 788 source "arch/arm/mach-orion5x/Kconfig"
 789
 790 source "arch/arm/mach-picoxcell/Kconfig"
 791
 792 source "arch/arm/mach-pxa/Kconfig"
 793 source "arch/arm/plat-pxa/Kconfig"
 794
 795 source "arch/arm/mach-mmp/Kconfig"
 796
 797 source "arch/arm/mach-oxnas/Kconfig"
 798
 799 source "arch/arm/mach-qcom/Kconfig"
 800
 801 source "arch/arm/mach-realview/Kconfig"
 802
 803 source "arch/arm/mach-rockchip/Kconfig"
 804
 805 source "arch/arm/mach-sa1100/Kconfig"
 806
 807 source "arch/arm/mach-socfpga/Kconfig"
 808
 809 source "arch/arm/mach-spear/Kconfig"
 810
 811 source "arch/arm/mach-sti/Kconfig"
 812
 813 source "arch/arm/mach-s3c24xx/Kconfig"
 814
 815 source "arch/arm/mach-s3c64xx/Kconfig"
 816
 817 source "arch/arm/mach-s5pv210/Kconfig"
 818
 819 source "arch/arm/mach-exynos/Kconfig"
 820 source "arch/arm/plat-samsung/Kconfig"
 821
 822 source "arch/arm/mach-shmobile/Kconfig"
 823
 824 source "arch/arm/mach-sunxi/Kconfig"
 825
 826 source "arch/arm/mach-prima2/Kconfig"
 827
 828 source "arch/arm/mach-tango/Kconfig"
 829
 830 source "arch/arm/mach-tegra/Kconfig"
 831
 832 source "arch/arm/mach-u300/Kconfig"
 833
 834 source "arch/arm/mach-uniphier/Kconfig"
 835
 836 source "arch/arm/mach-ux500/Kconfig"
 837
 838 source "arch/arm/mach-versatile/Kconfig"
 839
 840 source "arch/arm/mach-vexpress/Kconfig"
 841 source "arch/arm/plat-versatile/Kconfig"
 842
 843 source "arch/arm/mach-vt8500/Kconfig"
 844
 845 source "arch/arm/mach-w90x900/Kconfig"
 846
 847 source "arch/arm/mach-zx/Kconfig"
 848
 849 source "arch/arm/mach-zynq/Kconfig"
 850
 851 # ARMv7-M architecture
 852 config ARCH_EFM32
 853         bool "Energy Micro efm32"
 854         depends on ARM_SINGLE_ARMV7M
 855         select GPIOLIB
 856         help
 857           Support for Energy Micro's (now Silicon Labs) efm32 Giant Gecko
 858           processors.
 859
 860 config ARCH_LPC18XX
 861         bool "NXP LPC18xx/LPC43xx"
 862         depends on ARM_SINGLE_ARMV7M
 863         select ARCH_HAS_RESET_CONTROLLER
 864         select ARM_AMBA
 865         select CLKSRC_LPC32XX
 866         select PINCTRL
 867         help
 868           Support for NXP's LPC18xx Cortex-M3 and LPC43xx Cortex-M4
 869           high performance microcontrollers.
 870
 871 config ARCH_STM32
 872         bool "STMicrolectronics STM32"
 873         depends on ARM_SINGLE_ARMV7M
 874         select ARCH_HAS_RESET_CONTROLLER
 875         select ARMV7M_SYSTICK
 876         select CLKSRC_STM32
 877         select PINCTRL
 878         select RESET_CONTROLLER
 879         select STM32_EXTI
 880         help
 881           Support for STMicroelectronics STM32 processors.
 882
 883 config MACH_STM32F429
 884         bool "STMicrolectronics STM32F429"
 885         depends on ARCH_STM32
 886         default y
 887
 888 config MACH_STM32F746
 889         bool "STMicrolectronics STM32F746"
 890         depends on ARCH_STM32
 891         default y
 892
 893 config ARCH_MPS2
 894         bool "ARM MPS2 platform"
 895         depends on ARM_SINGLE_ARMV7M
 896         select ARM_AMBA
 897         select CLKSRC_MPS2
 898         help
 899           Support for Cortex-M Prototyping System (or V2M-MPS2) which comes
 900           with a range of available cores like Cortex-M3/M4/M7.
 901
 902           Please, note that depends which Application Note is used memory map
 903           for the platform may vary, so adjustment of RAM base might be needed.
 904
 905 # Definitions to make life easier
 906 config ARCH_ACORN
 907         bool
 908
 909 config PLAT_IOP
 910         bool
 911         select GENERIC_CLOCKEVENTS
 912
 913 config PLAT_ORION
 914         bool
 915         select CLKSRC_MMIO
 916         select COMMON_CLK
 917         select GENERIC_IRQ_CHIP
 918         select IRQ_DOMAIN
 919
 920 config PLAT_ORION_LEGACY
 921         bool
 922         select PLAT_ORION
 923
 924 config PLAT_PXA
 925         bool
 926
 927 config PLAT_VERSATILE
 928         bool
 929
 930 source "arch/arm/firmware/Kconfig"
 931
 932 source arch/arm/mm/Kconfig
 933
 934 config IWMMXT
 935         bool "Enable iWMMXt support"
 936         depends on CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_PJ4 || CPU_PJ4B
 937         default y if PXA27x || PXA3xx || ARCH_MMP || CPU_PJ4 || CPU_PJ4B
 938         help
 939           Enable support for iWMMXt context switching at run time if
 940           running on a CPU that supports it.
 941
 942 config MULTI_IRQ_HANDLER
 943         bool
 944         help
 945           Allow each machine to specify it's own IRQ handler at run time.
 946
 947 if !MMU
 948 source "arch/arm/Kconfig-nommu"
 949 endif
 950
 951 config PJ4B_ERRATA_4742
 952         bool "PJ4B Errata 4742: IDLE Wake Up Commands can Cause the CPU Core to Cease Operation"
 953         depends on CPU_PJ4B && MACH_ARMADA_370
 954         default y
 955         help
 956           When coming out of either a Wait for Interrupt (WFI) or a Wait for
 957           Event (WFE) IDLE states, a specific timing sensitivity exists between
 958           the retiring WFI/WFE instructions and the newly issued subsequent
 959           instructions.  This sensitivity can result in a CPU hang scenario.
 960           Workaround:
 961           The software must insert either a Data Synchronization Barrier (DSB)
 962           or Data Memory Barrier (DMB) command immediately after the WFI/WFE
 963           instruction
 964
 965 config ARM_ERRATA_326103
 966         bool "ARM errata: FSR write bit incorrect on a SWP to read-only memory"
 967         depends on CPU_V6
 968         help
 969           Executing a SWP instruction to read-only memory does not set bit 11
 970           of the FSR on the ARM 1136 prior to r1p0. This causes the kernel to
 971           treat the access as a read, preventing a COW from occurring and
 972           causing the faulting task to livelock.
 973
 974 config ARM_ERRATA_411920
 975         bool "ARM errata: Invalidation of the Instruction Cache operation can fail"
 976         depends on CPU_V6 || CPU_V6K
 977         help
 978           Invalidation of the Instruction Cache operation can
 979           fail. This erratum is present in 1136 (before r1p4), 1156 and 1176.
 980           It does not affect the MPCore. This option enables the ARM Ltd.
 981           recommended workaround.
 982
 983 config ARM_ERRATA_430973
 984         bool "ARM errata: Stale prediction on replaced interworking branch"
 985         depends on CPU_V7
 986         help
 987           This option enables the workaround for the 430973 Cortex-A8
 988           r1p* erratum. If a code sequence containing an ARM/Thumb
 989           interworking branch is replaced with another code sequence at the
 990           same virtual address, whether due to self-modifying code or virtual
 991           to physical address re-mapping, Cortex-A8 does not recover from the
 992           stale interworking branch prediction. This results in Cortex-A8
 993           executing the new code sequence in the incorrect ARM or Thumb state.
 994           The workaround enables the BTB/BTAC operations by setting ACTLR.IBE
 995           and also flushes the branch target cache at every context switch.
 996           Note that setting specific bits in the ACTLR register may not be
 997           available in non-secure mode.
 998
 999 config ARM_ERRATA_458693
1000         bool "ARM errata: Processor deadlock when a false hazard is created"
1001         depends on CPU_V7
1002         depends on !ARCH_MULTIPLATFORM
1003         help
1004           This option enables the workaround for the 458693 Cortex-A8 (r2p0)
1005           erratum. For very specific sequences of memory operations, it is
1006           possible for a hazard condition intended for a cache line to instead
1007           be incorrectly associated with a different cache line. This false
1008           hazard might then cause a processor deadlock. The workaround enables
1009           the L1 caching of the NEON accesses and disables the PLD instruction
1010           in the ACTLR register. Note that setting specific bits in the ACTLR
1011           register may not be available in non-secure mode.
1012
1013 config ARM_ERRATA_460075
1014         bool "ARM errata: Data written to the L2 cache can be overwritten with stale data"
1015         depends on CPU_V7
1016         depends on !ARCH_MULTIPLATFORM
1017         help
1018           This option enables the workaround for the 460075 Cortex-A8 (r2p0)
1019           erratum. Any asynchronous access to the L2 cache may encounter a
1020           situation in which recent store transactions to the L2 cache are lost
1021           and overwritten with stale memory contents from external memory. The
1022           workaround disables the write-allocate mode for the L2 cache via the
1023           ACTLR register. Note that setting specific bits in the ACTLR register
1024           may not be available in non-secure mode.
1025
1026 config ARM_ERRATA_742230
1027         bool "ARM errata: DMB operation may be faulty"
1028         depends on CPU_V7 && SMP
1029         depends on !ARCH_MULTIPLATFORM
1030         help
1031           This option enables the workaround for the 742230 Cortex-A9
1032           (r1p0..r2p2) erratum. Under rare circumstances, a DMB instruction
1033           between two write operations may not ensure the correct visibility
1034           ordering of the two writes. This workaround sets a specific bit in
1035           the diagnostic register of the Cortex-A9 which causes the DMB
1036           instruction to behave as a DSB, ensuring the correct behaviour of
1037           the two writes.
1038
1039 config ARM_ERRATA_742231
1040         bool "ARM errata: Incorrect hazard handling in the SCU may lead to data corruption"
1041         depends on CPU_V7 && SMP
1042         depends on !ARCH_MULTIPLATFORM
1043         help
1044           This option enables the workaround for the 742231 Cortex-A9
1045           (r2p0..r2p2) erratum. Under certain conditions, specific to the
1046           Cortex-A9 MPCore micro-architecture, two CPUs working in SMP mode,
1047           accessing some data located in the same cache line, may get corrupted
1048           data due to bad handling of the address hazard when the line gets
1049           replaced from one of the CPUs at the same time as another CPU is
1050           accessing it. This workaround sets specific bits in the diagnostic
1051           register of the Cortex-A9 which reduces the linefill issuing
1052           capabilities of the processor.
1053
1054 config ARM_ERRATA_643719
1055         bool "ARM errata: LoUIS bit field in CLIDR register is incorrect"
1056         depends on CPU_V7 && SMP
1057         default y
1058         help
1059           This option enables the workaround for the 643719 Cortex-A9 (prior to
1060           r1p0) erratum. On affected cores the LoUIS bit field of the CLIDR
1061           register returns zero when it should return one. The workaround
1062           corrects this value, ensuring cache maintenance operations which use
1063           it behave as intended and avoiding data corruption.
1064
1065 config ARM_ERRATA_720789
1066         bool "ARM errata: TLBIASIDIS and TLBIMVAIS operations can broadcast a faulty ASID"
1067         depends on CPU_V7
1068         help
1069           This option enables the workaround for the 720789 Cortex-A9 (prior to
1070           r2p0) erratum. A faulty ASID can be sent to the other CPUs for the
1071           broadcasted CP15 TLB maintenance operations TLBIASIDIS and TLBIMVAIS.
1072           As a consequence of this erratum, some TLB entries which should be
1073           invalidated are not, resulting in an incoherency in the system page
1074           tables. The workaround changes the TLB flushing routines to invalidate
1075           entries regardless of the ASID.
1076
1077 config ARM_ERRATA_743622
1078         bool "ARM errata: Faulty hazard checking in the Store Buffer may lead to data corruption"
1079         depends on CPU_V7
1080         depends on !ARCH_MULTIPLATFORM
1081         help
1082           This option enables the workaround for the 743622 Cortex-A9
1083           (r2p*) erratum. Under very rare conditions, a faulty
1084           optimisation in the Cortex-A9 Store Buffer may lead to data
1085           corruption. This workaround sets a specific bit in the diagnostic
1086           register of the Cortex-A9 which disables the Store Buffer
1087           optimisation, preventing the defect from occurring. This has no
1088           visible impact on the overall performance or power consumption of the
1089           processor.
1090
1091 config ARM_ERRATA_751472
1092         bool "ARM errata: Interrupted ICIALLUIS may prevent completion of broadcasted operation"
1093         depends on CPU_V7
1094         depends on !ARCH_MULTIPLATFORM
1095         help
1096           This option enables the workaround for the 751472 Cortex-A9 (prior
1097           to r3p0) erratum. An interrupted ICIALLUIS operation may prevent the
1098           completion of a following broadcasted operation if the second
1099           operation is received by a CPU before the ICIALLUIS has completed,
1100           potentially leading to corrupted entries in the cache or TLB.
1101
1102 config ARM_ERRATA_754322
1103         bool "ARM errata: possible faulty MMU translations following an ASID switch"
1104         depends on CPU_V7
1105         help
1106           This option enables the workaround for the 754322 Cortex-A9 (r2p*,
1107           r3p*) erratum. A speculative memory access may cause a page table walk
1108           which starts prior to an ASID switch but completes afterwards. This
1109           can populate the micro-TLB with a stale entry which may be hit with
1110           the new ASID. This workaround places two dsb instructions in the mm
1111           switching code so that no page table walks can cross the ASID switch.
1112
1113 config ARM_ERRATA_754327
1114         bool "ARM errata: no automatic Store Buffer drain"
1115         depends on CPU_V7 && SMP
1116         help
1117           This option enables the workaround for the 754327 Cortex-A9 (prior to
1118           r2p0) erratum. The Store Buffer does not have any automatic draining
1119           mechanism and therefore a livelock may occur if an external agent
1120           continuously polls a memory location waiting to observe an update.
1121           This workaround defines cpu_relax() as smp_mb(), preventing correctly
1122           written polling loops from denying visibility of updates to memory.
1123
1124 config ARM_ERRATA_364296
1125         bool "ARM errata: Possible cache data corruption with hit-under-miss enabled"
1126         depends on CPU_V6
1127         help
1128           This options enables the workaround for the 364296 ARM1136
1129           r0p2 erratum (possible cache data corruption with
1130           hit-under-miss enabled). It sets the undocumented bit 31 in
1131           the auxiliary control register and the FI bit in the control
1132           register, thus disabling hit-under-miss without putting the
1133           processor into full low interrupt latency mode. ARM11MPCore
1134           is not affected.
1135
1136 config ARM_ERRATA_764369
1137         bool "ARM errata: Data cache line maintenance operation by MVA may not succeed"
1138         depends on CPU_V7 && SMP
1139         help
1140           This option enables the workaround for erratum 764369
1141           affecting Cortex-A9 MPCore with two or more processors (all
1142           current revisions). Under certain timing circumstances, a data
1143           cache line maintenance operation by MVA targeting an Inner
1144           Shareable memory region may fail to proceed up to either the
1145           Point of Coherency or to the Point of Unification of the
1146           system. This workaround adds a DSB instruction before the
1147           relevant cache maintenance functions and sets a specific bit
1148           in the diagnostic control register of the SCU.
1149
1150 config ARM_ERRATA_775420
1151        bool "ARM errata: A data cache maintenance operation which aborts, might lead to deadlock"
1152        depends on CPU_V7
1153        help
1154          This option enables the workaround for the 775420 Cortex-A9 (r2p2,
1155          r2p6,r2p8,r2p10,r3p0) erratum. In case a date cache maintenance
1156          operation aborts with MMU exception, it might cause the processor
1157          to deadlock. This workaround puts DSB before executing ISB if
1158          an abort may occur on cache maintenance.
1159
1160 config ARM_ERRATA_798181
1161         bool "ARM errata: TLBI/DSB failure on Cortex-A15"
1162         depends on CPU_V7 && SMP
1163         help
1164           On Cortex-A15 (r0p0..r3p2) the TLBI*IS/DSB operations are not
1165           adequately shooting down all use of the old entries. This
1166           option enables the Linux kernel workaround for this erratum
1167           which sends an IPI to the CPUs that are running the same ASID
1168           as the one being invalidated.
1169
1170 config ARM_ERRATA_773022
1171         bool "ARM errata: incorrect instructions may be executed from loop buffer"
1172         depends on CPU_V7
1173         help
1174           This option enables the workaround for the 773022 Cortex-A15
1175           (up to r0p4) erratum. In certain rare sequences of code, the
1176           loop buffer may deliver incorrect instructions. This
1177           workaround disables the loop buffer to avoid the erratum.
1178
1179 config ARM_ERRATA_818325_852422
1180         bool "ARM errata: A12: some seqs of opposed cond code instrs => deadlock or corruption"
1181         depends on CPU_V7
1182         help
1183           This option enables the workaround for:
1184           - Cortex-A12 818325: Execution of an UNPREDICTABLE STR or STM
1185             instruction might deadlock.  Fixed in r0p1.
1186           - Cortex-A12 852422: Execution of a sequence of instructions might
1187             lead to either a data corruption or a CPU deadlock.  Not fixed in
1188             any Cortex-A12 cores yet.
1189           This workaround for all both errata involves setting bit[12] of the
1190           Feature Register. This bit disables an optimisation applied to a
1191           sequence of 2 instructions that use opposing condition codes.
1192
1193 config ARM_ERRATA_821420
1194         bool "ARM errata: A12: sequence of VMOV to core registers might lead to a dead lock"
1195         depends on CPU_V7
1196         help
1197           This option enables the workaround for the 821420 Cortex-A12
1198           (all revs) erratum. In very rare timing conditions, a sequence
1199           of VMOV to Core registers instructions, for which the second
1200           one is in the shadow of a branch or abort, can lead to a
1201           deadlock when the VMOV instructions are issued out-of-order.
1202
1203 config ARM_ERRATA_825619
1204         bool "ARM errata: A12: DMB NSHST/ISHST mixed ... might cause deadlock"
1205         depends on CPU_V7
1206         help
1207           This option enables the workaround for the 825619 Cortex-A12
1208           (all revs) erratum. Within rare timing constraints, executing a
1209           DMB NSHST or DMB ISHST instruction followed by a mix of Cacheable
1210           and Device/Strongly-Ordered loads and stores might cause deadlock
1211
1212 config ARM_ERRATA_852421
1213         bool "ARM errata: A17: DMB ST might fail to create order between stores"
1214         depends on CPU_V7
1215         help
1216           This option enables the workaround for the 852421 Cortex-A17
1217           (r1p0, r1p1, r1p2) erratum. Under very rare timing conditions,
1218           execution of a DMB ST instruction might fail to properly order
1219           stores from GroupA and stores from GroupB.
1220
1221 config ARM_ERRATA_852423
1222         bool "ARM errata: A17: some seqs of opposed cond code instrs => deadlock or corruption"
1223         depends on CPU_V7
1224         help
1225           This option enables the workaround for:
1226           - Cortex-A17 852423: Execution of a sequence of instructions might
1227             lead to either a data corruption or a CPU deadlock.  Not fixed in
1228             any Cortex-A17 cores yet.
1229           This is identical to Cortex-A12 erratum 852422.  It is a separate
1230           config option from the A12 erratum due to the way errata are checked
1231           for and handled.
1232
1233 endmenu
1234
1235 source "arch/arm/common/Kconfig"
1236
1237 menu "Bus support"
1238
1239 config ISA
1240         bool
1241         help
1242           Find out whether you have ISA slots on your motherboard.  ISA is the
1243           name of a bus system, i.e. the way the CPU talks to the other stuff
1244           inside your box.  Other bus systems are PCI, EISA, MicroChannel
1245           (MCA) or VESA.  ISA is an older system, now being displaced by PCI;
1246           newer boards don't support it.  If you have ISA, say Y, otherwise N.
1247
1248 # Select ISA DMA controller support
1249 config ISA_DMA
1250         bool
1251         select ISA_DMA_API
1252
1253 # Select ISA DMA interface
1254 config ISA_DMA_API
1255         bool
1256
1257 config PCI
1258         bool "PCI support" if MIGHT_HAVE_PCI
1259         help
1260           Find out whether you have a PCI motherboard. PCI is the name of a
1261           bus system, i.e. the way the CPU talks to the other stuff inside
1262           your box. Other bus systems are ISA, EISA, MicroChannel (MCA) or
1263           VESA. If you have PCI, say Y, otherwise N.
1264
1265 config PCI_DOMAINS
1266         bool
1267         depends on PCI
1268
1269 config PCI_DOMAINS_GENERIC
1270         def_bool PCI_DOMAINS
1271
1272 config PCI_NANOENGINE
1273         bool "BSE nanoEngine PCI support"
1274         depends on SA1100_NANOENGINE
1275         help
1276           Enable PCI on the BSE nanoEngine board.
1277
1278 config PCI_SYSCALL
1279         def_bool PCI
1280
1281 config PCI_HOST_ITE8152
1282         bool
1283         depends on PCI && MACH_ARMCORE
1284         default y
1285         select DMABOUNCE
1286
1287 source "drivers/pci/Kconfig"
1288
1289 source "drivers/pcmcia/Kconfig"
1290
1291 endmenu
1292
1293 menu "Kernel Features"
1294
1295 config HAVE_SMP
1296         bool
1297         help
1298           This option should be selected by machines which have an SMP-
1299           capable CPU.
1300
1301           The only effect of this option is to make the SMP-related
1302           options available to the user for configuration.
1303
1304 config SMP
1305         bool "Symmetric Multi-Processing"
1306         depends on CPU_V6K || CPU_V7
1307         depends on GENERIC_CLOCKEVENTS
1308         depends on HAVE_SMP
1309         depends on MMU || ARM_MPU
1310         select IRQ_WORK
1311         help
1312           This enables support for systems with more than one CPU. If you have
1313           a system with only one CPU, say N. If you have a system with more
1314           than one CPU, say Y.
1315
1316           If you say N here, the kernel will run on uni- and multiprocessor
1317           machines, but will use only one CPU of a multiprocessor machine. If
1318           you say Y here, the kernel will run on many, but not all,
1319           uniprocessor machines. On a uniprocessor machine, the kernel
1320           will run faster if you say N here.
1321
1322           See also <file:Documentation/x86/i386/IO-APIC.txt>,
1323           <file:Documentation/nmi_watchdog.txt> and the SMP-HOWTO available at
1324           <http://tldp.org/HOWTO/SMP-HOWTO.html>.
1325
1326           If you don't know what to do here, say N.
1327
1328 config SMP_ON_UP
1329         bool "Allow booting SMP kernel on uniprocessor systems"
1330         depends on SMP && !XIP_KERNEL && MMU
1331         default y
1332         help
1333           SMP kernels contain instructions which fail on non-SMP processors.
1334           Enabling this option allows the kernel to modify itself to make
1335           these instructions safe.  Disabling it allows about 1K of space
1336           savings.
1337
1338           If you don't know what to do here, say Y.
1339
1340 config ARM_CPU_TOPOLOGY
1341         bool "Support cpu topology definition"
1342         depends on SMP && CPU_V7
1343         default y
1344         help
1345           Support ARM cpu topology definition. The MPIDR register defines
1346           affinity between processors which is then used to describe the cpu
1347           topology of an ARM System.
1348
1349 config SCHED_MC
1350         bool "Multi-core scheduler support"
1351         depends on ARM_CPU_TOPOLOGY
1352         help
1353           Multi-core scheduler support improves the CPU scheduler's decision
1354           making when dealing with multi-core CPU chips at a cost of slightly
1355           increased overhead in some places. If unsure say N here.
1356
1357 config SCHED_SMT
1358         bool "SMT scheduler support"
1359         depends on ARM_CPU_TOPOLOGY
1360         help
1361           Improves the CPU scheduler's decision making when dealing with
1362           MultiThreading at a cost of slightly increased overhead in some
1363           places. If unsure say N here.
1364
1365 config HAVE_ARM_SCU
1366         bool
1367         help
1368           This option enables support for the ARM system coherency unit
1369
1370 config HAVE_ARM_ARCH_TIMER
1371         bool "Architected timer support"
1372         depends on CPU_V7
1373         select ARM_ARCH_TIMER
1374         select GENERIC_CLOCKEVENTS
1375         help
1376           This option enables support for the ARM architected timer
1377
1378 config HAVE_ARM_TWD
1379         bool
1380         select CLKSRC_OF if OF
1381         help
1382           This options enables support for the ARM timer and watchdog unit
1383
1384 config MCPM
1385         bool "Multi-Cluster Power Management"
1386         depends on CPU_V7 && SMP
1387         help
1388           This option provides the common power management infrastructure
1389           for (multi-)cluster based systems, such as big.LITTLE based
1390           systems.
1391
1392 config MCPM_QUAD_CLUSTER
1393         bool
1394         depends on MCPM
1395         help
1396           To avoid wasting resources unnecessarily, MCPM only supports up
1397           to 2 clusters by default.
1398           Platforms with 3 or 4 clusters that use MCPM must select this
1399           option to allow the additional clusters to be managed.
1400
1401 config BIG_LITTLE
1402         bool "big.LITTLE support (Experimental)"
1403         depends on CPU_V7 && SMP
1404         select MCPM
1405         help
1406           This option enables support selections for the big.LITTLE
1407           system architecture.
1408
1409 config BL_SWITCHER
1410         bool "big.LITTLE switcher support"
1411         depends on BIG_LITTLE && MCPM && HOTPLUG_CPU && ARM_GIC
1412         select CPU_PM
1413         help
1414           The big.LITTLE "switcher" provides the core functionality to
1415           transparently handle transition between a cluster of A15's
1416           and a cluster of A7's in a big.LITTLE system.
1417
1418 config BL_SWITCHER_DUMMY_IF
1419         tristate "Simple big.LITTLE switcher user interface"
1420         depends on BL_SWITCHER && DEBUG_KERNEL
1421         help
1422           This is a simple and dummy char dev interface to control
1423           the big.LITTLE switcher core code.  It is meant for
1424           debugging purposes only.
1425
1426 choice
1427         prompt "Memory split"
1428         depends on MMU
1429         default VMSPLIT_3G
1430         help
1431           Select the desired split between kernel and user memory.
1432
1433           If you are not absolutely sure what you are doing, leave this
1434           option alone!
1435
1436         config VMSPLIT_3G
1437                 bool "3G/1G user/kernel split"
1438         config VMSPLIT_3G_OPT
1439                 bool "3G/1G user/kernel split (for full 1G low memory)"
1440         config VMSPLIT_2G
1441                 bool "2G/2G user/kernel split"
1442         config VMSPLIT_1G
1443                 bool "1G/3G user/kernel split"
1444 endchoice
1445
1446 config PAGE_OFFSET
1447         hex
1448         default PHYS_OFFSET if !MMU
1449         default 0x40000000 if VMSPLIT_1G
1450         default 0x80000000 if VMSPLIT_2G
1451         default 0xB0000000 if VMSPLIT_3G_OPT
1452         default 0xC0000000
1453
1454 config NR_CPUS
1455         int "Maximum number of CPUs (2-32)"
1456         range 2 32
1457         depends on SMP
1458         default "4"
1459
1460 config HOTPLUG_CPU
1461         bool "Support for hot-pluggable CPUs"
1462         depends on SMP
1463         help
1464           Say Y here to experiment with turning CPUs off and on.  CPUs
1465           can be controlled through /sys/devices/system/cpu.
1466
1467 config ARM_PSCI
1468         bool "Support for the ARM Power State Coordination Interface (PSCI)"
1469         depends on HAVE_ARM_SMCCC
1470         select ARM_PSCI_FW
1471         help
1472           Say Y here if you want Linux to communicate with system firmware
1473           implementing the PSCI specification for CPU-centric power
1474           management operations described in ARM document number ARM DEN
1475           0022A ("Power State Coordination Interface System Software on
1476           ARM processors").
1477
1478 # The GPIO number here must be sorted by descending number. In case of
1479 # a multiplatform kernel, we just want the highest value required by the
1480 # selected platforms.
1481 config ARCH_NR_GPIO
1482         int
1483         default 1024 if ARCH_BRCMSTB || ARCH_SHMOBILE || ARCH_TEGRA || \
1484                 ARCH_ZYNQ
1485         default 512 if ARCH_EXYNOS || ARCH_KEYSTONE || SOC_OMAP5 || \
1486                 SOC_DRA7XX || ARCH_S3C24XX || ARCH_S3C64XX || ARCH_S5PV210
1487         default 416 if ARCH_SUNXI
1488         default 392 if ARCH_U8500
1489         default 352 if ARCH_VT8500
1490         default 288 if ARCH_ROCKCHIP
1491         default 264 if MACH_H4700
1492         default 0
1493         help
1494           Maximum number of GPIOs in the system.
1495
1496           If unsure, leave the default value.
1497
1498 source kernel/Kconfig.preempt
1499
1500 config HZ_FIXED
1501         int
1502         default 200 if ARCH_EBSA110
1503         default 128 if SOC_AT91RM9200
1504         default 0
1505
1506 choice
1507         depends on HZ_FIXED = 0
1508         prompt "Timer frequency"
1509
1510 config HZ_100
1511         bool "100 Hz"
1512
1513 config HZ_200
1514         bool "200 Hz"
1515
1516 config HZ_250
1517         bool "250 Hz"
1518
1519 config HZ_300
1520         bool "300 Hz"
1521
1522 config HZ_500
1523         bool "500 Hz"
1524
1525 config HZ_1000
1526         bool "1000 Hz"
1527
1528 endchoice
1529
1530 config HZ
1531         int
1532         default HZ_FIXED if HZ_FIXED != 0
1533         default 100 if HZ_100
1534         default 200 if HZ_200
1535         default 250 if HZ_250
1536         default 300 if HZ_300
1537         default 500 if HZ_500
1538         default 1000
1539
1540 config SCHED_HRTICK
1541         def_bool HIGH_RES_TIMERS
1542
1543 config THUMB2_KERNEL
1544         bool "Compile the kernel in Thumb-2 mode" if !CPU_THUMBONLY
1545         depends on (CPU_V7 || CPU_V7M) && !CPU_V6 && !CPU_V6K
1546         default y if CPU_THUMBONLY
1547         select AEABI
1548         select ARM_ASM_UNIFIED
1549         select ARM_UNWIND
1550         help
1551           By enabling this option, the kernel will be compiled in
1552           Thumb-2 mode. A compiler/assembler that understand the unified
1553           ARM-Thumb syntax is needed.
1554
1555           If unsure, say N.
1556
1557 config THUMB2_AVOID_R_ARM_THM_JUMP11
1558         bool "Work around buggy Thumb-2 short branch relocations in gas"
1559         depends on THUMB2_KERNEL && MODULES
1560         default y
1561         help
1562           Various binutils versions can resolve Thumb-2 branches to
1563           locally-defined, preemptible global symbols as short-range "b.n"
1564           branch instructions.
1565
1566           This is a problem, because there's no guarantee the final
1567           destination of the symbol, or any candidate locations for a
1568           trampoline, are within range of the branch.  For this reason, the
1569           kernel does not support fixing up the R_ARM_THM_JUMP11 (102)
1570           relocation in modules at all, and it makes little sense to add
1571           support.
1572
1573           The symptom is that the kernel fails with an "unsupported
1574           relocation" error when loading some modules.
1575
1576           Until fixed tools are available, passing
1577           -fno-optimize-sibling-calls to gcc should prevent gcc generating
1578           code which hits this problem, at the cost of a bit of extra runtime
1579           stack usage in some cases.
1580
1581           The problem is described in more detail at:
1582               https://bugs.launchpad.net/binutils-linaro/+bug/725126
1583
1584           Only Thumb-2 kernels are affected.
1585
1586           Unless you are sure your tools don't have this problem, say Y.
1587
1588 config ARM_ASM_UNIFIED
1589         bool
1590
1591 config ARM_PATCH_IDIV
1592         bool "Runtime patch udiv/sdiv instructions into __aeabi_{u}idiv()"
1593         depends on CPU_32v7 && !XIP_KERNEL
1594         default y
1595         help
1596           The ARM compiler inserts calls to __aeabi_idiv() and
1597           __aeabi_uidiv() when it needs to perform division on signed
1598           and unsigned integers. Some v7 CPUs have support for the sdiv
1599           and udiv instructions that can be used to implement those
1600           functions.
1601
1602           Enabling this option allows the kernel to modify itself to
1603           replace the first two instructions of these library functions
1604           with the sdiv or udiv plus "bx lr" instructions when the CPU
1605           it is running on supports them. Typically this will be faster
1606           and less power intensive than running the original library
1607           code to do integer division.
1608
1609 config AEABI
1610         bool "Use the ARM EABI to compile the kernel"
1611         help
1612           This option allows for the kernel to be compiled using the latest
1613           ARM ABI (aka EABI).  This is only useful if you are using a user
1614           space environment that is also compiled with EABI.
1615
1616           Since there are major incompatibilities between the legacy ABI and
1617           EABI, especially with regard to structure member alignment, this
1618           option also changes the kernel syscall calling convention to
1619           disambiguate both ABIs and allow for backward compatibility support
1620           (selected with CONFIG_OABI_COMPAT).
1621
1622           To use this you need GCC version 4.0.0 or later.
1623
1624 config OABI_COMPAT
1625         bool "Allow old ABI binaries to run with this kernel (EXPERIMENTAL)"
1626         depends on AEABI && !THUMB2_KERNEL
1627         help
1628           This option preserves the old syscall interface along with the
1629           new (ARM EABI) one. It also provides a compatibility layer to
1630           intercept syscalls that have structure arguments which layout
1631           in memory differs between the legacy ABI and the new ARM EABI
1632           (only for non "thumb" binaries). This option adds a tiny
1633           overhead to all syscalls and produces a slightly larger kernel.
1634
1635           The seccomp filter system will not be available when this is
1636           selected, since there is no way yet to sensibly distinguish
1637           between calling conventions during filtering.
1638
1639           If you know you'll be using only pure EABI user space then you
1640           can say N here. If this option is not selected and you attempt
1641           to execute a legacy ABI binary then the result will be
1642           UNPREDICTABLE (in fact it can be predicted that it won't work
1643           at all). If in doubt say N.
1644
1645 config ARCH_HAS_HOLES_MEMORYMODEL
1646         bool
1647
1648 config ARCH_SPARSEMEM_ENABLE
1649         bool
1650
1651 config ARCH_SPARSEMEM_DEFAULT
1652         def_bool ARCH_SPARSEMEM_ENABLE
1653
1654 config ARCH_SELECT_MEMORY_MODEL
1655         def_bool ARCH_SPARSEMEM_ENABLE
1656
1657 config HAVE_ARCH_PFN_VALID
1658         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
1659
1660 config HAVE_GENERIC_RCU_GUP
1661         def_bool y
1662         depends on ARM_LPAE
1663
1664 config HIGHMEM
1665         bool "High Memory Support"
1666         depends on MMU
1667         help
1668           The address space of ARM processors is only 4 Gigabytes large
1669           and it has to accommodate user address space, kernel address
1670           space as well as some memory mapped IO. That means that, if you
1671           have a large amount of physical memory and/or IO, not all of the
1672           memory can be "permanently mapped" by the kernel. The physical
1673           memory that is not permanently mapped is called "high memory".
1674
1675           Depending on the selected kernel/user memory split, minimum
1676           vmalloc space and actual amount of RAM, you may not need this
1677           option which should result in a slightly faster kernel.
1678
1679           If unsure, say n.
1680
1681 config HIGHPTE
1682         bool "Allocate 2nd-level pagetables from highmem" if EXPERT
1683         depends on HIGHMEM
1684         default y
1685         help
1686           The VM uses one page of physical memory for each page table.
1687           For systems with a lot of processes, this can use a lot of
1688           precious low memory, eventually leading to low memory being
1689           consumed by page tables.  Setting this option will allow
1690           user-space 2nd level page tables to reside in high memory.
1691
1692 config CPU_SW_DOMAIN_PAN
1693         bool "Enable use of CPU domains to implement privileged no-access"
1694         depends on MMU && !ARM_LPAE
1695         default y
1696         help
1697           Increase kernel security by ensuring that normal kernel accesses
1698           are unable to access userspace addresses.  This can help prevent
1699           use-after-free bugs becoming an exploitable privilege escalation
1700           by ensuring that magic values (such as LIST_POISON) will always
1701           fault when dereferenced.
1702
1703           CPUs with low-vector mappings use a best-efforts implementation.
1704           Their lower 1MB needs to remain accessible for the vectors, but
1705           the remainder of userspace will become appropriately inaccessible.
1706
1707 config HW_PERF_EVENTS
1708         def_bool y
1709         depends on ARM_PMU
1710
1711 config SYS_SUPPORTS_HUGETLBFS
1712        def_bool y
1713        depends on ARM_LPAE
1714
1715 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
1716        def_bool y
1717        depends on ARM_LPAE
1718
1719 config ARCH_WANT_GENERAL_HUGETLB
1720         def_bool y
1721
1722 config ARM_MODULE_PLTS
1723         bool "Use PLTs to allow module memory to spill over into vmalloc area"
1724         depends on MODULES
1725         help
1726           Allocate PLTs when loading modules so that jumps and calls whose
1727           targets are too far away for their relative offsets to be encoded
1728           in the instructions themselves can be bounced via veneers in the
1729           module's PLT. This allows modules to be allocated in the generic
1730           vmalloc area after the dedicated module memory area has been
1731           exhausted. The modules will use slightly more memory, but after
1732           rounding up to page size, the actual memory footprint is usually
1733           the same.
1734
1735           Say y if you are getting out of memory errors while loading modules
1736
1737 source "mm/Kconfig"
1738
1739 config FORCE_MAX_ZONEORDER
1740         int "Maximum zone order"
1741         default "12" if SOC_AM33XX
1742         default "9" if SA1111 || ARCH_EFM32
1743         default "11"
1744         help
1745           The kernel memory allocator divides physically contiguous memory
1746           blocks into "zones", where each zone is a power of two number of
1747           pages.  This option selects the largest power of two that the kernel
1748           keeps in the memory allocator.  If you need to allocate very large
1749           blocks of physically contiguous memory, then you may need to
1750           increase this value.
1751
1752           This config option is actually maximum order plus one. For example,
1753           a value of 11 means that the largest free memory block is 2^10 pages.
1754
1755 config ALIGNMENT_TRAP
1756         bool
1757         depends on CPU_CP15_MMU
1758         default y if !ARCH_EBSA110
1759         select HAVE_PROC_CPU if PROC_FS
1760         help
1761           ARM processors cannot fetch/store information which is not
1762           naturally aligned on the bus, i.e., a 4 byte fetch must start at an
1763           address divisible by 4. On 32-bit ARM processors, these non-aligned
1764           fetch/store instructions will be emulated in software if you say
1765           here, which has a severe performance impact. This is necessary for
1766           correct operation of some network protocols. With an IP-only
1767           configuration it is safe to say N, otherwise say Y.
1768
1769 config UACCESS_WITH_MEMCPY
1770         bool "Use kernel mem{cpy,set}() for {copy_to,clear}_user()"
1771         depends on MMU
1772         default y if CPU_FEROCEON
1773         help
1774           Implement faster copy_to_user and clear_user methods for CPU
1775           cores where a 8-word STM instruction give significantly higher
1776           memory write throughput than a sequence of individual 32bit stores.
1777
1778           A possible side effect is a slight increase in scheduling latency
1779           between threads sharing the same address space if they invoke
1780           such copy operations with large buffers.
1781
1782           However, if the CPU data cache is using a write-allocate mode,
1783           this option is unlikely to provide any performance gain.
1784
1785 config SECCOMP
1786         bool
1787         prompt "Enable seccomp to safely compute untrusted bytecode"
1788         ---help---
1789           This kernel feature is useful for number crunching applications
1790           that may need to compute untrusted bytecode during their
1791           execution. By using pipes or other transports made available to
1792           the process as file descriptors supporting the read/write
1793           syscalls, it's possible to isolate those applications in
1794           their own address space using seccomp. Once seccomp is
1795           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
1796           and the task is only allowed to execute a few safe syscalls
1797           defined by each seccomp mode.
1798
1799 config SWIOTLB
1800         def_bool y
1801
1802 config IOMMU_HELPER
1803         def_bool SWIOTLB
1804
1805 config PARAVIRT
1806         bool "Enable paravirtualization code"
1807         help
1808           This changes the kernel so it can modify itself when it is run
1809           under a hypervisor, potentially improving performance significantly
1810           over full virtualization.
1811
1812 config PARAVIRT_TIME_ACCOUNTING
1813         bool "Paravirtual steal time accounting"
1814         select PARAVIRT
1815         default n
1816         help
1817           Select this option to enable fine granularity task steal time
1818           accounting. Time spent executing other tasks in parallel with
1819           the current vCPU is discounted from the vCPU power. To account for
1820           that, there can be a small performance impact.
1821
1822           If in doubt, say N here.
1823
1824 config XEN_DOM0
1825         def_bool y
1826         depends on XEN
1827
1828 config XEN
1829         bool "Xen guest support on ARM"
1830         depends on ARM && AEABI && OF
1831         depends on CPU_V7 && !CPU_V6
1832         depends on !GENERIC_ATOMIC64
1833         depends on MMU
1834         select ARCH_DMA_ADDR_T_64BIT
1835         select ARM_PSCI
1836         select SWIOTLB_XEN
1837         select PARAVIRT
1838         help
1839           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM.
1840
1841 endmenu
1842
1843 menu "Boot options"
1844
1845 config USE_OF
1846         bool "Flattened Device Tree support"
1847         select IRQ_DOMAIN
1848         select OF
1849         help
1850           Include support for flattened device tree machine descriptions.
1851
1852 config ATAGS
1853         bool "Support for the traditional ATAGS boot data passing" if USE_OF
1854         default y
1855         help
1856           This is the traditional way of passing data to the kernel at boot
1857           time. If you are solely relying on the flattened device tree (or
1858           the ARM_ATAG_DTB_COMPAT option) then you may unselect this option
1859           to remove ATAGS support from your kernel binary.  If unsure,
1860           leave this to y.
1861
1862 config DEPRECATED_PARAM_STRUCT
1863         bool "Provide old way to pass kernel parameters"
1864         depends on ATAGS
1865         help
1866           This was deprecated in 2001 and announced to live on for 5 years.
1867           Some old boot loaders still use this way.
1868
1869 # Compressed boot loader in ROM.  Yes, we really want to ask about
1870 # TEXT and BSS so we preserve their values in the config files.
1871 config ZBOOT_ROM_TEXT
1872         hex "Compressed ROM boot loader base address"
1873         default "0"
1874         help
1875           The physical address at which the ROM-able zImage is to be
1876           placed in the target.  Platforms which normally make use of
1877           ROM-able zImage formats normally set this to a suitable
1878           value in their defconfig file.
1879
1880           If ZBOOT_ROM is not enabled, this has no effect.
1881
1882 config ZBOOT_ROM_BSS
1883         hex "Compressed ROM boot loader BSS address"
1884         default "0"
1885         help
1886           The base address of an area of read/write memory in the target
1887           for the ROM-able zImage which must be available while the
1888           decompressor is running. It must be large enough to hold the
1889           entire decompressed kernel plus an additional 128 KiB.
1890           Platforms which normally make use of ROM-able zImage formats
1891           normally set this to a suitable value in their defconfig file.
1892
1893           If ZBOOT_ROM is not enabled, this has no effect.
1894
1895 config ZBOOT_ROM
1896         bool "Compressed boot loader in ROM/flash"
1897         depends on ZBOOT_ROM_TEXT != ZBOOT_ROM_BSS
1898         depends on !ARM_APPENDED_DTB && !XIP_KERNEL && !AUTO_ZRELADDR
1899         help
1900           Say Y here if you intend to execute your compressed kernel image
1901           (zImage) directly from ROM or flash.  If unsure, say N.
1902
1903 config ARM_APPENDED_DTB
1904         bool "Use appended device tree blob to zImage (EXPERIMENTAL)"
1905         depends on OF
1906         help
1907           With this option, the boot code will look for a device tree binary
1908           (DTB) appended to zImage
1909           (e.g. cat zImage <filename>.dtb > zImage_w_dtb).
1910
1911           This is meant as a backward compatibility convenience for those
1912           systems with a bootloader that can't be upgraded to accommodate
1913           the documented boot protocol using a device tree.
1914
1915           Beware that there is very little in terms of protection against
1916           this option being confused by leftover garbage in memory that might
1917           look like a DTB header after a reboot if no actual DTB is appended
1918           to zImage.  Do not leave this option active in a production kernel
1919           if you don't intend to always append a DTB.  Proper passing of the
1920           location into r2 of a bootloader provided DTB is always preferable
1921           to this option.
1922
1923 config ARM_ATAG_DTB_COMPAT
1924         bool "Supplement the appended DTB with traditional ATAG information"
1925         depends on ARM_APPENDED_DTB
1926         help
1927           Some old bootloaders can't be updated to a DTB capable one, yet
1928           they provide ATAGs with memory configuration, the ramdisk address,
1929           the kernel cmdline string, etc.  Such information is dynamically
1930           provided by the bootloader and can't always be stored in a static
1931           DTB.  To allow a device tree enabled kernel to be used with such
1932           bootloaders, this option allows zImage to extract the information
1933           from the ATAG list and store it at run time into the appended DTB.
1934
1935 choice
1936         prompt "Kernel command line type" if ARM_ATAG_DTB_COMPAT
1937         default ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1938
1939 config ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1940         bool "Use bootloader kernel arguments if available"
1941         help
1942           Uses the command-line options passed by the boot loader instead of
1943           the device tree bootargs property. If the boot loader doesn't provide
1944           any, the device tree bootargs property will be used.
1945
1946 config ARM_ATAG_DTB_COMPAT_CMDLINE_EXTEND
1947         bool "Extend with bootloader kernel arguments"
1948         help
1949           The command-line arguments provided by the boot loader will be
1950           appended to the the device tree bootargs property.
1951
1952 endchoice
1953
1954 config CMDLINE
1955         string "Default kernel command string"
1956         default ""
1957         help
1958           On some architectures (EBSA110 and CATS), there is currently no way
1959           for the boot loader to pass arguments to the kernel. For these
1960           architectures, you should supply some command-line options at build
1961           time by entering them here. As a minimum, you should specify the
1962           memory size and the root device (e.g., mem=64M root=/dev/nfs).
1963
1964 choice
1965         prompt "Kernel command line type" if CMDLINE != ""
1966         default CMDLINE_FROM_BOOTLOADER
1967         depends on ATAGS
1968
1969 config CMDLINE_FROM_BOOTLOADER
1970         bool "Use bootloader kernel arguments if available"
1971         help
1972           Uses the command-line options passed by the boot loader. If
1973           the boot loader doesn't provide any, the default kernel command
1974           string provided in CMDLINE will be used.
1975
1976 config CMDLINE_EXTEND
1977         bool "Extend bootloader kernel arguments"
1978         help
1979           The command-line arguments provided by the boot loader will be
1980           appended to the default kernel command string.
1981
1982 config CMDLINE_FORCE
1983         bool "Always use the default kernel command string"
1984         help
1985           Always use the default kernel command string, even if the boot
1986           loader passes other arguments to the kernel.
1987           This is useful if you cannot or don't want to change the
1988           command-line options your boot loader passes to the kernel.
1989 endchoice
1990
1991 config XIP_KERNEL
1992         bool "Kernel Execute-In-Place from ROM"
1993         depends on !ARM_LPAE && !ARCH_MULTIPLATFORM
1994         help
1995           Execute-In-Place allows the kernel to run from non-volatile storage
1996           directly addressable by the CPU, such as NOR flash. This saves RAM
1997           space since the text section of the kernel is not loaded from flash
1998           to RAM.  Read-write sections, such as the data section and stack,
1999           are still copied to RAM.  The XIP kernel is not compressed since
2000           it has to run directly from flash, so it will take more space to
2001           store it.  The flash address used to link the kernel object files,
2002           and for storing it, is configuration dependent. Therefore, if you
2003           say Y here, you must know the proper physical address where to
2004           store the kernel image depending on your own flash memory usage.
2005
2006           Also note that the make target becomes "make xipImage" rather than
2007           "make zImage" or "make Image".  The final kernel binary to put in
2008           ROM memory will be arch/arm/boot/xipImage.
2009
2010           If unsure, say N.
2011
2012 config XIP_PHYS_ADDR
2013         hex "XIP Kernel Physical Location"
2014         depends on XIP_KERNEL
2015         default "0x00080000"
2016         help
2017           This is the physical address in your flash memory the kernel will
2018           be linked for and stored to.  This address is dependent on your
2019           own flash usage.
2020
2021 config KEXEC
2022         bool "Kexec system call (EXPERIMENTAL)"
2023         depends on (!SMP || PM_SLEEP_SMP)
2024         depends on !CPU_V7M
2025         select KEXEC_CORE
2026         help
2027           kexec is a system call that implements the ability to shutdown your
2028           current kernel, and to start another kernel.  It is like a reboot
2029           but it is independent of the system firmware.   And like a reboot
2030           you can start any kernel with it, not just Linux.
2031
2032           It is an ongoing process to be certain the hardware in a machine
2033           is properly shutdown, so do not be surprised if this code does not
2034           initially work for you.
2035
2036 config ATAGS_PROC
2037         bool "Export atags in procfs"
2038         depends on ATAGS && KEXEC
2039         default y
2040         help
2041           Should the atags used to boot the kernel be exported in an "atags"
2042           file in procfs. Useful with kexec.
2043
2044 config CRASH_DUMP
2045         bool "Build kdump crash kernel (EXPERIMENTAL)"
2046         help
2047           Generate crash dump after being started by kexec. This should
2048           be normally only set in special crash dump kernels which are
2049           loaded in the main kernel with kexec-tools into a specially
2050           reserved region and then later executed after a crash by
2051           kdump/kexec. The crash dump kernel must be compiled to a
2052           memory address not used by the main kernel
2053
2054           For more details see Documentation/kdump/kdump.txt
2055
2056 config AUTO_ZRELADDR
2057         bool "Auto calculation of the decompressed kernel image address"
2058         help
2059           ZRELADDR is the physical address where the decompressed kernel
2060           image will be placed. If AUTO_ZRELADDR is selected, the address
2061           will be determined at run-time by masking the current IP with
2062           0xf8000000. This assumes the zImage being placed in the first 128MB
2063           from start of memory.
2064
2065 config EFI_STUB
2066         bool
2067
2068 config EFI
2069         bool "UEFI runtime support"
2070         depends on OF && !CPU_BIG_ENDIAN && MMU && AUTO_ZRELADDR && !XIP_KERNEL
2071         select UCS2_STRING
2072         select EFI_PARAMS_FROM_FDT
2073         select EFI_STUB
2074         select EFI_ARMSTUB
2075         select EFI_RUNTIME_WRAPPERS
2076         ---help---
2077           This option provides support for runtime services provided
2078           by UEFI firmware (such as non-volatile variables, realtime
2079           clock, and platform reset). A UEFI stub is also provided to
2080           allow the kernel to be booted as an EFI application. This
2081           is only useful for kernels that may run on systems that have
2082           UEFI firmware.
2083
2084 endmenu
2085
2086 menu "CPU Power Management"
2087
2088 source "drivers/cpufreq/Kconfig"
2089
2090 source "drivers/cpuidle/Kconfig"
2091
2092 endmenu
2093
2094 menu "Floating point emulation"
2095
2096 comment "At least one emulation must be selected"
2097
2098 config FPE_NWFPE
2099         bool "NWFPE math emulation"
2100         depends on (!AEABI || OABI_COMPAT) && !THUMB2_KERNEL
2101         ---help---
2102           Say Y to include the NWFPE floating point emulator in the kernel.
2103           This is necessary to run most binaries. Linux does not currently
2104           support floating point hardware so you need to say Y here even if
2105           your machine has an FPA or floating point co-processor podule.
2106
2107           You may say N here if you are going to load the Acorn FPEmulator
2108           early in the bootup.
2109
2110 config FPE_NWFPE_XP
2111         bool "Support extended precision"
2112         depends on FPE_NWFPE
2113         help
2114           Say Y to include 80-bit support in the kernel floating-point
2115           emulator.  Otherwise, only 32 and 64-bit support is compiled in.
2116           Note that gcc does not generate 80-bit operations by default,
2117           so in most cases this option only enlarges the size of the
2118           floating point emulator without any good reason.
2119
2120           You almost surely want to say N here.
2121
2122 config FPE_FASTFPE
2123         bool "FastFPE math emulation (EXPERIMENTAL)"
2124         depends on (!AEABI || OABI_COMPAT) && !CPU_32v3
2125         ---help---
2126           Say Y here to include the FAST floating point emulator in the kernel.
2127           This is an experimental much faster emulator which now also has full
2128           precision for the mantissa.  It does not support any exceptions.
2129           It is very simple, and approximately 3-6 times faster than NWFPE.
2130
2131           It should be sufficient for most programs.  It may be not suitable
2132           for scientific calculations, but you have to check this for yourself.
2133           If you do not feel you need a faster FP emulation you should better
2134           choose NWFPE.
2135
2136 config VFP
2137         bool "VFP-format floating point maths"
2138         depends on CPU_V6 || CPU_V6K || CPU_ARM926T || CPU_V7 || CPU_FEROCEON
2139         help
2140           Say Y to include VFP support code in the kernel. This is needed
2141           if your hardware includes a VFP unit.
2142
2143           Please see <file:Documentation/arm/VFP/release-notes.txt> for
2144           release notes and additional status information.
2145
2146           Say N if your target does not have VFP hardware.
2147
2148 config VFPv3
2149         bool
2150         depends on VFP
2151         default y if CPU_V7
2152
2153 config NEON
2154         bool "Advanced SIMD (NEON) Extension support"
2155         depends on VFPv3 && CPU_V7
2156         help
2157           Say Y to include support code for NEON, the ARMv7 Advanced SIMD
2158           Extension.
2159
2160 config KERNEL_MODE_NEON
2161         bool "Support for NEON in kernel mode"
2162         depends on NEON && AEABI
2163         help
2164           Say Y to include support for NEON in kernel mode.
2165
2166 endmenu
2167
2168 menu "Userspace binary formats"
2169
2170 source "fs/Kconfig.binfmt"
2171
2172 endmenu
2173
2174 menu "Power management options"
2175
2176 source "kernel/power/Kconfig"
2177
2178 config ARCH_SUSPEND_POSSIBLE
2179         depends on CPU_ARM920T || CPU_ARM926T || CPU_FEROCEON || CPU_SA1100 || \
2180                 CPU_V6 || CPU_V6K || CPU_V7 || CPU_V7M || CPU_XSC3 || CPU_XSCALE || CPU_MOHAWK
2181         def_bool y
2182
2183 config ARM_CPU_SUSPEND
2184         def_bool PM_SLEEP || BL_SWITCHER || ARM_PSCI_FW
2185         depends on ARCH_SUSPEND_POSSIBLE
2186
2187 config ARCH_HIBERNATION_POSSIBLE
2188         bool
2189         depends on MMU
2190         default y if ARCH_SUSPEND_POSSIBLE
2191
2192 endmenu
2193
2194 source "net/Kconfig"
2195
2196 source "drivers/Kconfig"
2197
2198 source "drivers/firmware/Kconfig"
2199
2200 source "fs/Kconfig"
2201
2202 source "arch/arm/Kconfig.debug"
2203
2204 source "security/Kconfig"
2205
2206 source "crypto/Kconfig"
2207 if CRYPTO
2208 source "arch/arm/crypto/Kconfig"
2209 endif
2210
2211 source "lib/Kconfig"
2212
2213 source "arch/arm/kvm/Kconfig"