arch/arm/Kconfig

   1 config ARM
   2         bool
   3         default y
   4         select ARCH_HAS_ATOMIC64_DEC_IF_POSITIVE
   5         select ARCH_HAS_ELF_RANDOMIZE
   6         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
   7         select ARCH_HAVE_CUSTOM_GPIO_H
   8         select ARCH_HAS_GCOV_PROFILE_ALL
   9         select ARCH_MIGHT_HAVE_PC_PARPORT
  10         select ARCH_SUPPORTS_ATOMIC_RMW
  11         select ARCH_USE_BUILTIN_BSWAP
  12         select ARCH_USE_CMPXCHG_LOCKREF
  13         select ARCH_WANT_IPC_PARSE_VERSION
  14         select BUILDTIME_EXTABLE_SORT if MMU
  15         select CLONE_BACKWARDS
  16         select CPU_PM if (SUSPEND || CPU_IDLE)
  17         select DCACHE_WORD_ACCESS if HAVE_EFFICIENT_UNALIGNED_ACCESS
  18         select EDAC_SUPPORT
  19         select EDAC_ATOMIC_SCRUB
  20         select GENERIC_ALLOCATOR
  21         select GENERIC_ATOMIC64 if (CPU_V7M || CPU_V6 || !CPU_32v6K || !AEABI)
  22         select GENERIC_CLOCKEVENTS_BROADCAST if SMP
  23         select GENERIC_IDLE_POLL_SETUP
  24         select GENERIC_IRQ_PROBE
  25         select GENERIC_IRQ_SHOW
  26         select GENERIC_IRQ_SHOW_LEVEL
  27         select GENERIC_PCI_IOMAP
  28         select GENERIC_SCHED_CLOCK
  29         select GENERIC_SMP_IDLE_THREAD
  30         select GENERIC_STRNCPY_FROM_USER
  31         select GENERIC_STRNLEN_USER
  32         select HANDLE_DOMAIN_IRQ
  33         select HARDIRQS_SW_RESEND
  34         select HAVE_ARCH_AUDITSYSCALL if (AEABI && !OABI_COMPAT)
  35         select HAVE_ARCH_BITREVERSE if (CPU_32v7M || CPU_32v7) && !CPU_32v6
  36         select HAVE_ARCH_JUMP_LABEL if !XIP_KERNEL && !CPU_ENDIAN_BE32 && MMU
  37         select HAVE_ARCH_KGDB if !CPU_ENDIAN_BE32 && MMU
  38         select HAVE_ARCH_SECCOMP_FILTER if (AEABI && !OABI_COMPAT)
  39         select HAVE_ARCH_TRACEHOOK
  40         select HAVE_ARM_SMCCC if CPU_V7
  41         select HAVE_BPF_JIT
  42         select HAVE_CC_STACKPROTECTOR
  43         select HAVE_CONTEXT_TRACKING
  44         select HAVE_C_RECORDMCOUNT
  45         select HAVE_DEBUG_KMEMLEAK
  46         select HAVE_DMA_API_DEBUG
  47         select HAVE_DMA_ATTRS
  48         select HAVE_DMA_CONTIGUOUS if MMU
  49         select HAVE_DYNAMIC_FTRACE if (!XIP_KERNEL) && !CPU_ENDIAN_BE32 && MMU
  50         select HAVE_EFFICIENT_UNALIGNED_ACCESS if (CPU_V6 || CPU_V6K || CPU_V7) && MMU
  51         select HAVE_FTRACE_MCOUNT_RECORD if (!XIP_KERNEL)
  52         select HAVE_FUNCTION_GRAPH_TRACER if (!THUMB2_KERNEL)
  53         select HAVE_FUNCTION_TRACER if (!XIP_KERNEL)
  54         select HAVE_GENERIC_DMA_COHERENT
  55         select HAVE_HW_BREAKPOINT if (PERF_EVENTS && (CPU_V6 || CPU_V6K || CPU_V7))
  56         select HAVE_IDE if PCI || ISA || PCMCIA
  57         select HAVE_IRQ_TIME_ACCOUNTING
  58         select HAVE_KERNEL_GZIP
  59         select HAVE_KERNEL_LZ4
  60         select HAVE_KERNEL_LZMA
  61         select HAVE_KERNEL_LZO
  62         select HAVE_KERNEL_XZ
  63         select HAVE_KPROBES if !XIP_KERNEL && !CPU_ENDIAN_BE32 && !CPU_V7M
  64         select HAVE_KRETPROBES if (HAVE_KPROBES)
  65         select HAVE_MEMBLOCK
  66         select HAVE_MOD_ARCH_SPECIFIC
  67         select HAVE_OPROFILE if (HAVE_PERF_EVENTS)
  68         select HAVE_OPTPROBES if !THUMB2_KERNEL
  69         select HAVE_PERF_EVENTS
  70         select HAVE_PERF_REGS
  71         select HAVE_PERF_USER_STACK_DUMP
  72         select HAVE_RCU_TABLE_FREE if (SMP && ARM_LPAE)
  73         select HAVE_REGS_AND_STACK_ACCESS_API
  74         select HAVE_SYSCALL_TRACEPOINTS
  75         select HAVE_UID16
  76         select HAVE_VIRT_CPU_ACCOUNTING_GEN
  77         select IRQ_FORCED_THREADING
  78         select MODULES_USE_ELF_REL
  79         select NO_BOOTMEM
  80         select OLD_SIGACTION
  81         select OLD_SIGSUSPEND3
  82         select PERF_USE_VMALLOC
  83         select RTC_LIB
  84         select SYS_SUPPORTS_APM_EMULATION
  85         # Above selects are sorted alphabetically; please add new ones
  86         # according to that.  Thanks.
  87         help
  88           The ARM series is a line of low-power-consumption RISC chip designs
  89           licensed by ARM Ltd and targeted at embedded applications and
  90           handhelds such as the Compaq IPAQ.  ARM-based PCs are no longer
  91           manufactured, but legacy ARM-based PC hardware remains popular in
  92           Europe.  There is an ARM Linux project with a web page at
  93           <http://www.arm.linux.org.uk/>.
  94
  95 config ARM_HAS_SG_CHAIN
  96         select ARCH_HAS_SG_CHAIN
  97         bool
  98
  99 config NEED_SG_DMA_LENGTH
 100         bool
 101
 102 config ARM_DMA_USE_IOMMU
 103         bool
 104         select ARM_HAS_SG_CHAIN
 105         select NEED_SG_DMA_LENGTH
 106
 107 if ARM_DMA_USE_IOMMU
 108
 109 config ARM_DMA_IOMMU_ALIGNMENT
 110         int "Maximum PAGE_SIZE order of alignment for DMA IOMMU buffers"
 111         range 4 9
 112         default 8
 113         help
 114           DMA mapping framework by default aligns all buffers to the smallest
 115           PAGE_SIZE order which is greater than or equal to the requested buffer
 116           size. This works well for buffers up to a few hundreds kilobytes, but
 117           for larger buffers it just a waste of address space. Drivers which has
 118           relatively small addressing window (like 64Mib) might run out of
 119           virtual space with just a few allocations.
 120
 121           With this parameter you can specify the maximum PAGE_SIZE order for
 122           DMA IOMMU buffers. Larger buffers will be aligned only to this
 123           specified order. The order is expressed as a power of two multiplied
 124           by the PAGE_SIZE.
 125
 126 endif
 127
 128 config MIGHT_HAVE_PCI
 129         bool
 130
 131 config SYS_SUPPORTS_APM_EMULATION
 132         bool
 133
 134 config HAVE_TCM
 135         bool
 136         select GENERIC_ALLOCATOR
 137
 138 config HAVE_PROC_CPU
 139         bool
 140
 141 config NO_IOPORT_MAP
 142         bool
 143
 144 config EISA
 145         bool
 146         ---help---
 147           The Extended Industry Standard Architecture (EISA) bus was
 148           developed as an open alternative to the IBM MicroChannel bus.
 149
 150           The EISA bus provided some of the features of the IBM MicroChannel
 151           bus while maintaining backward compatibility with cards made for
 152           the older ISA bus.  The EISA bus saw limited use between 1988 and
 153           1995 when it was made obsolete by the PCI bus.
 154
 155           Say Y here if you are building a kernel for an EISA-based machine.
 156
 157           Otherwise, say N.
 158
 159 config SBUS
 160         bool
 161
 162 config STACKTRACE_SUPPORT
 163         bool
 164         default y
 165
 166 config HAVE_LATENCYTOP_SUPPORT
 167         bool
 168         depends on !SMP
 169         default y
 170
 171 config LOCKDEP_SUPPORT
 172         bool
 173         default y
 174
 175 config TRACE_IRQFLAGS_SUPPORT
 176         bool
 177         default !CPU_V7M
 178
 179 config RWSEM_XCHGADD_ALGORITHM
 180         bool
 181         default y
 182
 183 config ARCH_HAS_ILOG2_U32
 184         bool
 185
 186 config ARCH_HAS_ILOG2_U64
 187         bool
 188
 189 config ARCH_HAS_BANDGAP
 190         bool
 191
 192 config FIX_EARLYCON_MEM
 193         def_bool y if MMU
 194
 195 config GENERIC_HWEIGHT
 196         bool
 197         default y
 198
 199 config GENERIC_CALIBRATE_DELAY
 200         bool
 201         default y
 202
 203 config ARCH_MAY_HAVE_PC_FDC
 204         bool
 205
 206 config ZONE_DMA
 207         bool
 208
 209 config NEED_DMA_MAP_STATE
 210        def_bool y
 211
 212 config ARCH_SUPPORTS_UPROBES
 213         def_bool y
 214
 215 config ARCH_HAS_DMA_SET_COHERENT_MASK
 216         bool
 217
 218 config GENERIC_ISA_DMA
 219         bool
 220
 221 config FIQ
 222         bool
 223
 224 config NEED_RET_TO_USER
 225         bool
 226
 227 config ARCH_MTD_XIP
 228         bool
 229
 230 config VECTORS_BASE
 231         hex
 232         default 0xffff0000 if MMU || CPU_HIGH_VECTOR
 233         default DRAM_BASE if REMAP_VECTORS_TO_RAM
 234         default 0x00000000
 235         help
 236           The base address of exception vectors.  This must be two pages
 237           in size.
 238
 239 config ARM_PATCH_PHYS_VIRT
 240         bool "Patch physical to virtual translations at runtime" if EMBEDDED
 241         default y
 242         depends on !XIP_KERNEL && MMU
 243         depends on !ARCH_REALVIEW || !SPARSEMEM
 244         help
 245           Patch phys-to-virt and virt-to-phys translation functions at
 246           boot and module load time according to the position of the
 247           kernel in system memory.
 248
 249           This can only be used with non-XIP MMU kernels where the base
 250           of physical memory is at a 16MB boundary.
 251
 252           Only disable this option if you know that you do not require
 253           this feature (eg, building a kernel for a single machine) and
 254           you need to shrink the kernel to the minimal size.
 255
 256 config NEED_MACH_IO_H
 257         bool
 258         help
 259           Select this when mach/io.h is required to provide special
 260           definitions for this platform.  The need for mach/io.h should
 261           be avoided when possible.
 262
 263 config NEED_MACH_MEMORY_H
 264         bool
 265         help
 266           Select this when mach/memory.h is required to provide special
 267           definitions for this platform.  The need for mach/memory.h should
 268           be avoided when possible.
 269
 270 config PHYS_OFFSET
 271         hex "Physical address of main memory" if MMU
 272         depends on !ARM_PATCH_PHYS_VIRT
 273         default DRAM_BASE if !MMU
 274         default 0x00000000 if ARCH_EBSA110 || \
 275                         ARCH_FOOTBRIDGE || \
 276                         ARCH_INTEGRATOR || \
 277                         ARCH_IOP13XX || \
 278                         ARCH_KS8695 || \
 279                         (ARCH_REALVIEW && !REALVIEW_HIGH_PHYS_OFFSET)
 280         default 0x10000000 if ARCH_OMAP1 || ARCH_RPC
 281         default 0x20000000 if ARCH_S5PV210
 282         default 0x70000000 if REALVIEW_HIGH_PHYS_OFFSET
 283         default 0xc0000000 if ARCH_SA1100
 284         help
 285           Please provide the physical address corresponding to the
 286           location of main memory in your system.
 287
 288 config GENERIC_BUG
 289         def_bool y
 290         depends on BUG
 291
 292 config PGTABLE_LEVELS
 293         int
 294         default 3 if ARM_LPAE
 295         default 2
 296
 297 source "init/Kconfig"
 298
 299 source "kernel/Kconfig.freezer"
 300
 301 menu "System Type"
 302
 303 config MMU
 304         bool "MMU-based Paged Memory Management Support"
 305         default y
 306         help
 307           Select if you want MMU-based virtualised addressing space
 308           support by paged memory management. If unsure, say 'Y'.
 309
 310 #
 311 # The "ARM system type" choice list is ordered alphabetically by option
 312 # text.  Please add new entries in the option alphabetic order.
 313 #
 314 choice
 315         prompt "ARM system type"
 316         default ARCH_VERSATILE if !MMU
 317         default ARCH_MULTIPLATFORM if MMU
 318
 319 config ARCH_MULTIPLATFORM
 320         bool "Allow multiple platforms to be selected"
 321         depends on MMU
 322         select ARCH_WANT_OPTIONAL_GPIOLIB
 323         select ARM_HAS_SG_CHAIN
 324         select ARM_PATCH_PHYS_VIRT
 325         select AUTO_ZRELADDR
 326         select CLKSRC_OF
 327         select COMMON_CLK
 328         select GENERIC_CLOCKEVENTS
 329         select MIGHT_HAVE_PCI
 330         select MULTI_IRQ_HANDLER
 331         select SPARSE_IRQ
 332         select USE_OF
 333
 334 config ARM_SINGLE_ARMV7M
 335         bool "ARMv7-M based platforms (Cortex-M0/M3/M4)"
 336         depends on !MMU
 337         select ARCH_WANT_OPTIONAL_GPIOLIB
 338         select ARM_NVIC
 339         select AUTO_ZRELADDR
 340         select CLKSRC_OF
 341         select COMMON_CLK
 342         select CPU_V7M
 343         select GENERIC_CLOCKEVENTS
 344         select NO_IOPORT_MAP
 345         select SPARSE_IRQ
 346         select USE_OF
 347
 348 config ARCH_REALVIEW
 349         bool "ARM Ltd. RealView family"
 350         select ARCH_WANT_OPTIONAL_GPIOLIB
 351         select ARM_AMBA
 352         select ARM_TIMER_SP804
 353         select COMMON_CLK
 354         select COMMON_CLK_VERSATILE
 355         select GENERIC_CLOCKEVENTS
 356         select GPIO_PL061 if GPIOLIB
 357         select ICST
 358         select NEED_MACH_MEMORY_H
 359         select PLAT_VERSATILE
 360         select PLAT_VERSATILE_SCHED_CLOCK
 361         help
 362           This enables support for ARM Ltd RealView boards.
 363
 364 config ARCH_VERSATILE
 365         bool "ARM Ltd. Versatile family"
 366         select ARCH_WANT_OPTIONAL_GPIOLIB
 367         select ARM_AMBA
 368         select ARM_TIMER_SP804
 369         select ARM_VIC
 370         select CLKDEV_LOOKUP
 371         select GENERIC_CLOCKEVENTS
 372         select HAVE_MACH_CLKDEV
 373         select ICST
 374         select PLAT_VERSATILE
 375         select PLAT_VERSATILE_CLOCK
 376         select PLAT_VERSATILE_SCHED_CLOCK
 377         select VERSATILE_FPGA_IRQ
 378         help
 379           This enables support for ARM Ltd Versatile board.
 380
 381 config ARCH_CLPS711X
 382         bool "Cirrus Logic CLPS711x/EP721x/EP731x-based"
 383         select ARCH_REQUIRE_GPIOLIB
 384         select AUTO_ZRELADDR
 385         select CLKSRC_MMIO
 386         select COMMON_CLK
 387         select CPU_ARM720T
 388         select GENERIC_CLOCKEVENTS
 389         select MFD_SYSCON
 390         select SOC_BUS
 391         help
 392           Support for Cirrus Logic 711x/721x/731x based boards.
 393
 394 config ARCH_GEMINI
 395         bool "Cortina Systems Gemini"
 396         select ARCH_REQUIRE_GPIOLIB
 397         select CLKSRC_MMIO
 398         select CPU_FA526
 399         select GENERIC_CLOCKEVENTS
 400         help
 401           Support for the Cortina Systems Gemini family SoCs
 402
 403 config ARCH_EBSA110
 404         bool "EBSA-110"
 405         select ARCH_USES_GETTIMEOFFSET
 406         select CPU_SA110
 407         select ISA
 408         select NEED_MACH_IO_H
 409         select NEED_MACH_MEMORY_H
 410         select NO_IOPORT_MAP
 411         help
 412           This is an evaluation board for the StrongARM processor available
 413           from Digital. It has limited hardware on-board, including an
 414           Ethernet interface, two PCMCIA sockets, two serial ports and a
 415           parallel port.
 416
 417 config ARCH_EP93XX
 418         bool "EP93xx-based"
 419         select ARCH_HAS_HOLES_MEMORYMODEL
 420         select ARCH_REQUIRE_GPIOLIB
 421         select ARM_AMBA
 422         select ARM_PATCH_PHYS_VIRT
 423         select ARM_VIC
 424         select AUTO_ZRELADDR
 425         select CLKDEV_LOOKUP
 426         select CLKSRC_MMIO
 427         select CPU_ARM920T
 428         select GENERIC_CLOCKEVENTS
 429         help
 430           This enables support for the Cirrus EP93xx series of CPUs.
 431
 432 config ARCH_FOOTBRIDGE
 433         bool "FootBridge"
 434         select CPU_SA110
 435         select FOOTBRIDGE
 436         select GENERIC_CLOCKEVENTS
 437         select HAVE_IDE
 438         select NEED_MACH_IO_H if !MMU
 439         select NEED_MACH_MEMORY_H
 440         help
 441           Support for systems based on the DC21285 companion chip
 442           ("FootBridge"), such as the Simtec CATS and the Rebel NetWinder.
 443
 444 config ARCH_NETX
 445         bool "Hilscher NetX based"
 446         select ARM_VIC
 447         select CLKSRC_MMIO
 448         select CPU_ARM926T
 449         select GENERIC_CLOCKEVENTS
 450         help
 451           This enables support for systems based on the Hilscher NetX Soc
 452
 453 config ARCH_IOP13XX
 454         bool "IOP13xx-based"
 455         depends on MMU
 456         select CPU_XSC3
 457         select NEED_MACH_MEMORY_H
 458         select NEED_RET_TO_USER
 459         select PCI
 460         select PLAT_IOP
 461         select VMSPLIT_1G
 462         select SPARSE_IRQ
 463         help
 464           Support for Intel's IOP13XX (XScale) family of processors.
 465
 466 config ARCH_IOP32X
 467         bool "IOP32x-based"
 468         depends on MMU
 469         select ARCH_REQUIRE_GPIOLIB
 470         select CPU_XSCALE
 471         select GPIO_IOP
 472         select NEED_RET_TO_USER
 473         select PCI
 474         select PLAT_IOP
 475         help
 476           Support for Intel's 80219 and IOP32X (XScale) family of
 477           processors.
 478
 479 config ARCH_IOP33X
 480         bool "IOP33x-based"
 481         depends on MMU
 482         select ARCH_REQUIRE_GPIOLIB
 483         select CPU_XSCALE
 484         select GPIO_IOP
 485         select NEED_RET_TO_USER
 486         select PCI
 487         select PLAT_IOP
 488         help
 489           Support for Intel's IOP33X (XScale) family of processors.
 490
 491 config ARCH_IXP4XX
 492         bool "IXP4xx-based"
 493         depends on MMU
 494         select ARCH_HAS_DMA_SET_COHERENT_MASK
 495         select ARCH_REQUIRE_GPIOLIB
 496         select ARCH_SUPPORTS_BIG_ENDIAN
 497         select CLKSRC_MMIO
 498         select CPU_XSCALE
 499         select DMABOUNCE if PCI
 500         select GENERIC_CLOCKEVENTS
 501         select MIGHT_HAVE_PCI
 502         select NEED_MACH_IO_H
 503         select USB_EHCI_BIG_ENDIAN_DESC
 504         select USB_EHCI_BIG_ENDIAN_MMIO
 505         help
 506           Support for Intel's IXP4XX (XScale) family of processors.
 507
 508 config ARCH_DOVE
 509         bool "Marvell Dove"
 510         select ARCH_REQUIRE_GPIOLIB
 511         select CPU_PJ4
 512         select GENERIC_CLOCKEVENTS
 513         select MIGHT_HAVE_PCI
 514         select MVEBU_MBUS
 515         select PINCTRL
 516         select PINCTRL_DOVE
 517         select PLAT_ORION_LEGACY
 518         help
 519           Support for the Marvell Dove SoC 88AP510
 520
 521 config ARCH_MV78XX0
 522         bool "Marvell MV78xx0"
 523         select ARCH_REQUIRE_GPIOLIB
 524         select CPU_FEROCEON
 525         select GENERIC_CLOCKEVENTS
 526         select MVEBU_MBUS
 527         select PCI
 528         select PLAT_ORION_LEGACY
 529         help
 530           Support for the following Marvell MV78xx0 series SoCs:
 531           MV781x0, MV782x0.
 532
 533 config ARCH_ORION5X
 534         bool "Marvell Orion"
 535         depends on MMU
 536         select ARCH_REQUIRE_GPIOLIB
 537         select CPU_FEROCEON
 538         select GENERIC_CLOCKEVENTS
 539         select MVEBU_MBUS
 540         select PCI
 541         select PLAT_ORION_LEGACY
 542         select MULTI_IRQ_HANDLER
 543         help
 544           Support for the following Marvell Orion 5x series SoCs:
 545           Orion-1 (5181), Orion-VoIP (5181L), Orion-NAS (5182),
 546           Orion-2 (5281), Orion-1-90 (6183).
 547
 548 config ARCH_MMP
 549         bool "Marvell PXA168/910/MMP2"
 550         depends on MMU
 551         select ARCH_REQUIRE_GPIOLIB
 552         select CLKDEV_LOOKUP
 553         select GENERIC_ALLOCATOR
 554         select GENERIC_CLOCKEVENTS
 555         select GPIO_PXA
 556         select IRQ_DOMAIN
 557         select MULTI_IRQ_HANDLER
 558         select PINCTRL
 559         select PLAT_PXA
 560         select SPARSE_IRQ
 561         help
 562           Support for Marvell's PXA168/PXA910(MMP) and MMP2 processor line.
 563
 564 config ARCH_KS8695
 565         bool "Micrel/Kendin KS8695"
 566         select ARCH_REQUIRE_GPIOLIB
 567         select CLKSRC_MMIO
 568         select CPU_ARM922T
 569         select GENERIC_CLOCKEVENTS
 570         select NEED_MACH_MEMORY_H
 571         help
 572           Support for Micrel/Kendin KS8695 "Centaur" (ARM922T) based
 573           System-on-Chip devices.
 574
 575 config ARCH_W90X900
 576         bool "Nuvoton W90X900 CPU"
 577         select ARCH_REQUIRE_GPIOLIB
 578         select CLKDEV_LOOKUP
 579         select CLKSRC_MMIO
 580         select CPU_ARM926T
 581         select GENERIC_CLOCKEVENTS
 582         help
 583           Support for Nuvoton (Winbond logic dept.) ARM9 processor,
 584           At present, the w90x900 has been renamed nuc900, regarding
 585           the ARM series product line, you can login the following
 586           link address to know more.
 587
 588           <http://www.nuvoton.com/hq/enu/ProductAndSales/ProductLines/
 589                 ConsumerElectronicsIC/ARMMicrocontroller/ARMMicrocontroller>
 590
 591 config ARCH_LPC32XX
 592         bool "NXP LPC32XX"
 593         select ARCH_REQUIRE_GPIOLIB
 594         select ARM_AMBA
 595         select CLKDEV_LOOKUP
 596         select CLKSRC_MMIO
 597         select CPU_ARM926T
 598         select GENERIC_CLOCKEVENTS
 599         select HAVE_IDE
 600         select USE_OF
 601         help
 602           Support for the NXP LPC32XX family of processors
 603
 604 config ARCH_PXA
 605         bool "PXA2xx/PXA3xx-based"
 606         depends on MMU
 607         select ARCH_MTD_XIP
 608         select ARCH_REQUIRE_GPIOLIB
 609         select ARM_CPU_SUSPEND if PM
 610         select AUTO_ZRELADDR
 611         select COMMON_CLK
 612         select CLKDEV_LOOKUP
 613         select CLKSRC_MMIO
 614         select CLKSRC_OF
 615         select GENERIC_CLOCKEVENTS
 616         select GPIO_PXA
 617         select HAVE_IDE
 618         select IRQ_DOMAIN
 619         select MULTI_IRQ_HANDLER
 620         select PLAT_PXA
 621         select SPARSE_IRQ
 622         help
 623           Support for Intel/Marvell's PXA2xx/PXA3xx processor line.
 624
 625 config ARCH_RPC
 626         bool "RiscPC"
 627         depends on MMU
 628         select ARCH_ACORN
 629         select ARCH_MAY_HAVE_PC_FDC
 630         select ARCH_SPARSEMEM_ENABLE
 631         select ARCH_USES_GETTIMEOFFSET
 632         select CPU_SA110
 633         select FIQ
 634         select HAVE_IDE
 635         select HAVE_PATA_PLATFORM
 636         select ISA_DMA_API
 637         select NEED_MACH_IO_H
 638         select NEED_MACH_MEMORY_H
 639         select NO_IOPORT_MAP
 640         select VIRT_TO_BUS
 641         help
 642           On the Acorn Risc-PC, Linux can support the internal IDE disk and
 643           CD-ROM interface, serial and parallel port, and the floppy drive.
 644
 645 config ARCH_SA1100
 646         bool "SA1100-based"
 647         select ARCH_MTD_XIP
 648         select ARCH_REQUIRE_GPIOLIB
 649         select ARCH_SPARSEMEM_ENABLE
 650         select CLKDEV_LOOKUP
 651         select CLKSRC_MMIO
 652         select CPU_FREQ
 653         select CPU_SA1100
 654         select GENERIC_CLOCKEVENTS
 655         select HAVE_IDE
 656         select IRQ_DOMAIN
 657         select ISA
 658         select MULTI_IRQ_HANDLER
 659         select NEED_MACH_MEMORY_H
 660         select SPARSE_IRQ
 661         help
 662           Support for StrongARM 11x0 based boards.
 663
 664 config ARCH_S3C24XX
 665         bool "Samsung S3C24XX SoCs"
 666         select ARCH_REQUIRE_GPIOLIB
 667         select ATAGS
 668         select CLKDEV_LOOKUP
 669         select CLKSRC_SAMSUNG_PWM
 670         select GENERIC_CLOCKEVENTS
 671         select GPIO_SAMSUNG
 672         select HAVE_S3C2410_I2C if I2C
 673         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 674         select HAVE_S3C_RTC if RTC_CLASS
 675         select MULTI_IRQ_HANDLER
 676         select NEED_MACH_IO_H
 677         select SAMSUNG_ATAGS
 678         help
 679           Samsung S3C2410, S3C2412, S3C2413, S3C2416, S3C2440, S3C2442, S3C2443
 680           and S3C2450 SoCs based systems, such as the Simtec Electronics BAST
 681           (<http://www.simtec.co.uk/products/EB110ITX/>), the IPAQ 1940 or the
 682           Samsung SMDK2410 development board (and derivatives).
 683
 684 config ARCH_S3C64XX
 685         bool "Samsung S3C64XX"
 686         select ARCH_REQUIRE_GPIOLIB
 687         select ARM_AMBA
 688         select ARM_VIC
 689         select ATAGS
 690         select CLKDEV_LOOKUP
 691         select CLKSRC_SAMSUNG_PWM
 692         select COMMON_CLK_SAMSUNG
 693         select CPU_V6K
 694         select GENERIC_CLOCKEVENTS
 695         select GPIO_SAMSUNG
 696         select HAVE_S3C2410_I2C if I2C
 697         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 698         select HAVE_TCM
 699         select NO_IOPORT_MAP
 700         select PLAT_SAMSUNG
 701         select PM_GENERIC_DOMAINS if PM
 702         select S3C_DEV_NAND
 703         select S3C_GPIO_TRACK
 704         select SAMSUNG_ATAGS
 705         select SAMSUNG_WAKEMASK
 706         select SAMSUNG_WDT_RESET
 707         help
 708           Samsung S3C64XX series based systems
 709
 710 config ARCH_DAVINCI
 711         bool "TI DaVinci"
 712         select ARCH_HAS_HOLES_MEMORYMODEL
 713         select ARCH_REQUIRE_GPIOLIB
 714         select CLKDEV_LOOKUP
 715         select GENERIC_ALLOCATOR
 716         select GENERIC_CLOCKEVENTS
 717         select GENERIC_IRQ_CHIP
 718         select HAVE_IDE
 719         select USE_OF
 720         select ZONE_DMA
 721         help
 722           Support for TI's DaVinci platform.
 723
 724 config ARCH_OMAP1
 725         bool "TI OMAP1"
 726         depends on MMU
 727         select ARCH_HAS_HOLES_MEMORYMODEL
 728         select ARCH_OMAP
 729         select ARCH_REQUIRE_GPIOLIB
 730         select CLKDEV_LOOKUP
 731         select CLKSRC_MMIO
 732         select GENERIC_CLOCKEVENTS
 733         select GENERIC_IRQ_CHIP
 734         select HAVE_IDE
 735         select IRQ_DOMAIN
 736         select MULTI_IRQ_HANDLER
 737         select NEED_MACH_IO_H if PCCARD
 738         select NEED_MACH_MEMORY_H
 739         select SPARSE_IRQ
 740         help
 741           Support for older TI OMAP1 (omap7xx, omap15xx or omap16xx)
 742
 743 endchoice
 744
 745 menu "Multiple platform selection"
 746         depends on ARCH_MULTIPLATFORM
 747
 748 comment "CPU Core family selection"
 749
 750 config ARCH_MULTI_V4
 751         bool "ARMv4 based platforms (FA526)"
 752         depends on !ARCH_MULTI_V6_V7
 753         select ARCH_MULTI_V4_V5
 754         select CPU_FA526
 755
 756 config ARCH_MULTI_V4T
 757         bool "ARMv4T based platforms (ARM720T, ARM920T, ...)"
 758         depends on !ARCH_MULTI_V6_V7
 759         select ARCH_MULTI_V4_V5
 760         select CPU_ARM920T if !(CPU_ARM7TDMI || CPU_ARM720T || \
 761                 CPU_ARM740T || CPU_ARM9TDMI || CPU_ARM922T || \
 762                 CPU_ARM925T || CPU_ARM940T)
 763
 764 config ARCH_MULTI_V5
 765         bool "ARMv5 based platforms (ARM926T, XSCALE, PJ1, ...)"
 766         depends on !ARCH_MULTI_V6_V7
 767         select ARCH_MULTI_V4_V5
 768         select CPU_ARM926T if !(CPU_ARM946E || CPU_ARM1020 || \
 769                 CPU_ARM1020E || CPU_ARM1022 || CPU_ARM1026 || \
 770                 CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_FEROCEON)
 771
 772 config ARCH_MULTI_V4_V5
 773         bool
 774
 775 config ARCH_MULTI_V6
 776         bool "ARMv6 based platforms (ARM11)"
 777         select ARCH_MULTI_V6_V7
 778         select CPU_V6K
 779
 780 config ARCH_MULTI_V7
 781         bool "ARMv7 based platforms (Cortex-A, PJ4, Scorpion, Krait)"
 782         default y
 783         select ARCH_MULTI_V6_V7
 784         select CPU_V7
 785         select HAVE_SMP
 786
 787 config ARCH_MULTI_V6_V7
 788         bool
 789         select MIGHT_HAVE_CACHE_L2X0
 790
 791 config ARCH_MULTI_CPU_AUTO
 792         def_bool !(ARCH_MULTI_V4 || ARCH_MULTI_V4T || ARCH_MULTI_V6_V7)
 793         select ARCH_MULTI_V5
 794
 795 endmenu
 796
 797 config ARCH_VIRT
 798         bool "Dummy Virtual Machine" if ARCH_MULTI_V7
 799         select ARM_AMBA
 800         select ARM_GIC
 801         select ARM_GIC_V2M if PCI_MSI
 802         select ARM_GIC_V3
 803         select ARM_PSCI
 804         select HAVE_ARM_ARCH_TIMER
 805
 806 #
 807 # This is sorted alphabetically by mach-* pathname.  However, plat-*
 808 # Kconfigs may be included either alphabetically (according to the
 809 # plat- suffix) or along side the corresponding mach-* source.
 810 #
 811 source "arch/arm/mach-mvebu/Kconfig"
 812
 813 source "arch/arm/mach-alpine/Kconfig"
 814
 815 source "arch/arm/mach-asm9260/Kconfig"
 816
 817 source "arch/arm/mach-at91/Kconfig"
 818
 819 source "arch/arm/mach-axxia/Kconfig"
 820
 821 source "arch/arm/mach-bcm/Kconfig"
 822
 823 source "arch/arm/mach-berlin/Kconfig"
 824
 825 source "arch/arm/mach-clps711x/Kconfig"
 826
 827 source "arch/arm/mach-cns3xxx/Kconfig"
 828
 829 source "arch/arm/mach-davinci/Kconfig"
 830
 831 source "arch/arm/mach-digicolor/Kconfig"
 832
 833 source "arch/arm/mach-dove/Kconfig"
 834
 835 source "arch/arm/mach-ep93xx/Kconfig"
 836
 837 source "arch/arm/mach-footbridge/Kconfig"
 838
 839 source "arch/arm/mach-gemini/Kconfig"
 840
 841 source "arch/arm/mach-highbank/Kconfig"
 842
 843 source "arch/arm/mach-hisi/Kconfig"
 844
 845 source "arch/arm/mach-integrator/Kconfig"
 846
 847 source "arch/arm/mach-iop32x/Kconfig"
 848
 849 source "arch/arm/mach-iop33x/Kconfig"
 850
 851 source "arch/arm/mach-iop13xx/Kconfig"
 852
 853 source "arch/arm/mach-ixp4xx/Kconfig"
 854
 855 source "arch/arm/mach-keystone/Kconfig"
 856
 857 source "arch/arm/mach-ks8695/Kconfig"
 858
 859 source "arch/arm/mach-meson/Kconfig"
 860
 861 source "arch/arm/mach-moxart/Kconfig"
 862
 863 source "arch/arm/mach-mv78xx0/Kconfig"
 864
 865 source "arch/arm/mach-imx/Kconfig"
 866
 867 source "arch/arm/mach-mediatek/Kconfig"
 868
 869 source "arch/arm/mach-mxs/Kconfig"
 870
 871 source "arch/arm/mach-netx/Kconfig"
 872
 873 source "arch/arm/mach-nomadik/Kconfig"
 874
 875 source "arch/arm/mach-nspire/Kconfig"
 876
 877 source "arch/arm/plat-omap/Kconfig"
 878
 879 source "arch/arm/mach-omap1/Kconfig"
 880
 881 source "arch/arm/mach-omap2/Kconfig"
 882
 883 source "arch/arm/mach-orion5x/Kconfig"
 884
 885 source "arch/arm/mach-picoxcell/Kconfig"
 886
 887 source "arch/arm/mach-pxa/Kconfig"
 888 source "arch/arm/plat-pxa/Kconfig"
 889
 890 source "arch/arm/mach-mmp/Kconfig"
 891
 892 source "arch/arm/mach-qcom/Kconfig"
 893
 894 source "arch/arm/mach-realview/Kconfig"
 895
 896 source "arch/arm/mach-rockchip/Kconfig"
 897
 898 source "arch/arm/mach-sa1100/Kconfig"
 899
 900 source "arch/arm/mach-socfpga/Kconfig"
 901
 902 source "arch/arm/mach-spear/Kconfig"
 903
 904 source "arch/arm/mach-sti/Kconfig"
 905
 906 source "arch/arm/mach-s3c24xx/Kconfig"
 907
 908 source "arch/arm/mach-s3c64xx/Kconfig"
 909
 910 source "arch/arm/mach-s5pv210/Kconfig"
 911
 912 source "arch/arm/mach-exynos/Kconfig"
 913 source "arch/arm/plat-samsung/Kconfig"
 914
 915 source "arch/arm/mach-shmobile/Kconfig"
 916
 917 source "arch/arm/mach-sunxi/Kconfig"
 918
 919 source "arch/arm/mach-prima2/Kconfig"
 920
 921 source "arch/arm/mach-tegra/Kconfig"
 922
 923 source "arch/arm/mach-u300/Kconfig"
 924
 925 source "arch/arm/mach-uniphier/Kconfig"
 926
 927 source "arch/arm/mach-ux500/Kconfig"
 928
 929 source "arch/arm/mach-versatile/Kconfig"
 930
 931 source "arch/arm/mach-vexpress/Kconfig"
 932 source "arch/arm/plat-versatile/Kconfig"
 933
 934 source "arch/arm/mach-vt8500/Kconfig"
 935
 936 source "arch/arm/mach-w90x900/Kconfig"
 937
 938 source "arch/arm/mach-zx/Kconfig"
 939
 940 source "arch/arm/mach-zynq/Kconfig"
 941
 942 # ARMv7-M architecture
 943 config ARCH_EFM32
 944         bool "Energy Micro efm32"
 945         depends on ARM_SINGLE_ARMV7M
 946         select ARCH_REQUIRE_GPIOLIB
 947         help
 948           Support for Energy Micro's (now Silicon Labs) efm32 Giant Gecko
 949           processors.
 950
 951 config ARCH_LPC18XX
 952         bool "NXP LPC18xx/LPC43xx"
 953         depends on ARM_SINGLE_ARMV7M
 954         select ARCH_HAS_RESET_CONTROLLER
 955         select ARM_AMBA
 956         select CLKSRC_LPC32XX
 957         select PINCTRL
 958         help
 959           Support for NXP's LPC18xx Cortex-M3 and LPC43xx Cortex-M4
 960           high performance microcontrollers.
 961
 962 config ARCH_STM32
 963         bool "STMicrolectronics STM32"
 964         depends on ARM_SINGLE_ARMV7M
 965         select ARCH_HAS_RESET_CONTROLLER
 966         select ARMV7M_SYSTICK
 967         select CLKSRC_STM32
 968         select RESET_CONTROLLER
 969         help
 970           Support for STMicroelectronics STM32 processors.
 971
 972 # Definitions to make life easier
 973 config ARCH_ACORN
 974         bool
 975
 976 config PLAT_IOP
 977         bool
 978         select GENERIC_CLOCKEVENTS
 979
 980 config PLAT_ORION
 981         bool
 982         select CLKSRC_MMIO
 983         select COMMON_CLK
 984         select GENERIC_IRQ_CHIP
 985         select IRQ_DOMAIN
 986
 987 config PLAT_ORION_LEGACY
 988         bool
 989         select PLAT_ORION
 990
 991 config PLAT_PXA
 992         bool
 993
 994 config PLAT_VERSATILE
 995         bool
 996
 997 source "arch/arm/firmware/Kconfig"
 998
 999 source arch/arm/mm/Kconfig
1000
1001 config IWMMXT
1002         bool "Enable iWMMXt support"
1003         depends on CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_PJ4 || CPU_PJ4B
1004         default y if PXA27x || PXA3xx || ARCH_MMP || CPU_PJ4 || CPU_PJ4B
1005         help
1006           Enable support for iWMMXt context switching at run time if
1007           running on a CPU that supports it.
1008
1009 config MULTI_IRQ_HANDLER
1010         bool
1011         help
1012           Allow each machine to specify it's own IRQ handler at run time.
1013
1014 if !MMU
1015 source "arch/arm/Kconfig-nommu"
1016 endif
1017
1018 config PJ4B_ERRATA_4742
1019         bool "PJ4B Errata 4742: IDLE Wake Up Commands can Cause the CPU Core to Cease Operation"
1020         depends on CPU_PJ4B && MACH_ARMADA_370
1021         default y
1022         help
1023           When coming out of either a Wait for Interrupt (WFI) or a Wait for
1024           Event (WFE) IDLE states, a specific timing sensitivity exists between
1025           the retiring WFI/WFE instructions and the newly issued subsequent
1026           instructions.  This sensitivity can result in a CPU hang scenario.
1027           Workaround:
1028           The software must insert either a Data Synchronization Barrier (DSB)
1029           or Data Memory Barrier (DMB) command immediately after the WFI/WFE
1030           instruction
1031
1032 config ARM_ERRATA_326103
1033         bool "ARM errata: FSR write bit incorrect on a SWP to read-only memory"
1034         depends on CPU_V6
1035         help
1036           Executing a SWP instruction to read-only memory does not set bit 11
1037           of the FSR on the ARM 1136 prior to r1p0. This causes the kernel to
1038           treat the access as a read, preventing a COW from occurring and
1039           causing the faulting task to livelock.
1040
1041 config ARM_ERRATA_411920
1042         bool "ARM errata: Invalidation of the Instruction Cache operation can fail"
1043         depends on CPU_V6 || CPU_V6K
1044         help
1045           Invalidation of the Instruction Cache operation can
1046           fail. This erratum is present in 1136 (before r1p4), 1156 and 1176.
1047           It does not affect the MPCore. This option enables the ARM Ltd.
1048           recommended workaround.
1049
1050 config ARM_ERRATA_430973
1051         bool "ARM errata: Stale prediction on replaced interworking branch"
1052         depends on CPU_V7
1053         help
1054           This option enables the workaround for the 430973 Cortex-A8
1055           r1p* erratum. If a code sequence containing an ARM/Thumb
1056           interworking branch is replaced with another code sequence at the
1057           same virtual address, whether due to self-modifying code or virtual
1058           to physical address re-mapping, Cortex-A8 does not recover from the
1059           stale interworking branch prediction. This results in Cortex-A8
1060           executing the new code sequence in the incorrect ARM or Thumb state.
1061           The workaround enables the BTB/BTAC operations by setting ACTLR.IBE
1062           and also flushes the branch target cache at every context switch.
1063           Note that setting specific bits in the ACTLR register may not be
1064           available in non-secure mode.
1065
1066 config ARM_ERRATA_458693
1067         bool "ARM errata: Processor deadlock when a false hazard is created"
1068         depends on CPU_V7
1069         depends on !ARCH_MULTIPLATFORM
1070         help
1071           This option enables the workaround for the 458693 Cortex-A8 (r2p0)
1072           erratum. For very specific sequences of memory operations, it is
1073           possible for a hazard condition intended for a cache line to instead
1074           be incorrectly associated with a different cache line. This false
1075           hazard might then cause a processor deadlock. The workaround enables
1076           the L1 caching of the NEON accesses and disables the PLD instruction
1077           in the ACTLR register. Note that setting specific bits in the ACTLR
1078           register may not be available in non-secure mode.
1079
1080 config ARM_ERRATA_460075
1081         bool "ARM errata: Data written to the L2 cache can be overwritten with stale data"
1082         depends on CPU_V7
1083         depends on !ARCH_MULTIPLATFORM
1084         help
1085           This option enables the workaround for the 460075 Cortex-A8 (r2p0)
1086           erratum. Any asynchronous access to the L2 cache may encounter a
1087           situation in which recent store transactions to the L2 cache are lost
1088           and overwritten with stale memory contents from external memory. The
1089           workaround disables the write-allocate mode for the L2 cache via the
1090           ACTLR register. Note that setting specific bits in the ACTLR register
1091           may not be available in non-secure mode.
1092
1093 config ARM_ERRATA_742230
1094         bool "ARM errata: DMB operation may be faulty"
1095         depends on CPU_V7 && SMP
1096         depends on !ARCH_MULTIPLATFORM
1097         help
1098           This option enables the workaround for the 742230 Cortex-A9
1099           (r1p0..r2p2) erratum. Under rare circumstances, a DMB instruction
1100           between two write operations may not ensure the correct visibility
1101           ordering of the two writes. This workaround sets a specific bit in
1102           the diagnostic register of the Cortex-A9 which causes the DMB
1103           instruction to behave as a DSB, ensuring the correct behaviour of
1104           the two writes.
1105
1106 config ARM_ERRATA_742231
1107         bool "ARM errata: Incorrect hazard handling in the SCU may lead to data corruption"
1108         depends on CPU_V7 && SMP
1109         depends on !ARCH_MULTIPLATFORM
1110         help
1111           This option enables the workaround for the 742231 Cortex-A9
1112           (r2p0..r2p2) erratum. Under certain conditions, specific to the
1113           Cortex-A9 MPCore micro-architecture, two CPUs working in SMP mode,
1114           accessing some data located in the same cache line, may get corrupted
1115           data due to bad handling of the address hazard when the line gets
1116           replaced from one of the CPUs at the same time as another CPU is
1117           accessing it. This workaround sets specific bits in the diagnostic
1118           register of the Cortex-A9 which reduces the linefill issuing
1119           capabilities of the processor.
1120
1121 config ARM_ERRATA_643719
1122         bool "ARM errata: LoUIS bit field in CLIDR register is incorrect"
1123         depends on CPU_V7 && SMP
1124         default y
1125         help
1126           This option enables the workaround for the 643719 Cortex-A9 (prior to
1127           r1p0) erratum. On affected cores the LoUIS bit field of the CLIDR
1128           register returns zero when it should return one. The workaround
1129           corrects this value, ensuring cache maintenance operations which use
1130           it behave as intended and avoiding data corruption.
1131
1132 config ARM_ERRATA_720789
1133         bool "ARM errata: TLBIASIDIS and TLBIMVAIS operations can broadcast a faulty ASID"
1134         depends on CPU_V7
1135         help
1136           This option enables the workaround for the 720789 Cortex-A9 (prior to
1137           r2p0) erratum. A faulty ASID can be sent to the other CPUs for the
1138           broadcasted CP15 TLB maintenance operations TLBIASIDIS and TLBIMVAIS.
1139           As a consequence of this erratum, some TLB entries which should be
1140           invalidated are not, resulting in an incoherency in the system page
1141           tables. The workaround changes the TLB flushing routines to invalidate
1142           entries regardless of the ASID.
1143
1144 config ARM_ERRATA_743622
1145         bool "ARM errata: Faulty hazard checking in the Store Buffer may lead to data corruption"
1146         depends on CPU_V7
1147         depends on !ARCH_MULTIPLATFORM
1148         help
1149           This option enables the workaround for the 743622 Cortex-A9
1150           (r2p*) erratum. Under very rare conditions, a faulty
1151           optimisation in the Cortex-A9 Store Buffer may lead to data
1152           corruption. This workaround sets a specific bit in the diagnostic
1153           register of the Cortex-A9 which disables the Store Buffer
1154           optimisation, preventing the defect from occurring. This has no
1155           visible impact on the overall performance or power consumption of the
1156           processor.
1157
1158 config ARM_ERRATA_751472
1159         bool "ARM errata: Interrupted ICIALLUIS may prevent completion of broadcasted operation"
1160         depends on CPU_V7
1161         depends on !ARCH_MULTIPLATFORM
1162         help
1163           This option enables the workaround for the 751472 Cortex-A9 (prior
1164           to r3p0) erratum. An interrupted ICIALLUIS operation may prevent the
1165           completion of a following broadcasted operation if the second
1166           operation is received by a CPU before the ICIALLUIS has completed,
1167           potentially leading to corrupted entries in the cache or TLB.
1168
1169 config ARM_ERRATA_754322
1170         bool "ARM errata: possible faulty MMU translations following an ASID switch"
1171         depends on CPU_V7
1172         help
1173           This option enables the workaround for the 754322 Cortex-A9 (r2p*,
1174           r3p*) erratum. A speculative memory access may cause a page table walk
1175           which starts prior to an ASID switch but completes afterwards. This
1176           can populate the micro-TLB with a stale entry which may be hit with
1177           the new ASID. This workaround places two dsb instructions in the mm
1178           switching code so that no page table walks can cross the ASID switch.
1179
1180 config ARM_ERRATA_754327
1181         bool "ARM errata: no automatic Store Buffer drain"
1182         depends on CPU_V7 && SMP
1183         help
1184           This option enables the workaround for the 754327 Cortex-A9 (prior to
1185           r2p0) erratum. The Store Buffer does not have any automatic draining
1186           mechanism and therefore a livelock may occur if an external agent
1187           continuously polls a memory location waiting to observe an update.
1188           This workaround defines cpu_relax() as smp_mb(), preventing correctly
1189           written polling loops from denying visibility of updates to memory.
1190
1191 config ARM_ERRATA_364296
1192         bool "ARM errata: Possible cache data corruption with hit-under-miss enabled"
1193         depends on CPU_V6
1194         help
1195           This options enables the workaround for the 364296 ARM1136
1196           r0p2 erratum (possible cache data corruption with
1197           hit-under-miss enabled). It sets the undocumented bit 31 in
1198           the auxiliary control register and the FI bit in the control
1199           register, thus disabling hit-under-miss without putting the
1200           processor into full low interrupt latency mode. ARM11MPCore
1201           is not affected.
1202
1203 config ARM_ERRATA_764369
1204         bool "ARM errata: Data cache line maintenance operation by MVA may not succeed"
1205         depends on CPU_V7 && SMP
1206         help
1207           This option enables the workaround for erratum 764369
1208           affecting Cortex-A9 MPCore with two or more processors (all
1209           current revisions). Under certain timing circumstances, a data
1210           cache line maintenance operation by MVA targeting an Inner
1211           Shareable memory region may fail to proceed up to either the
1212           Point of Coherency or to the Point of Unification of the
1213           system. This workaround adds a DSB instruction before the
1214           relevant cache maintenance functions and sets a specific bit
1215           in the diagnostic control register of the SCU.
1216
1217 config ARM_ERRATA_775420
1218        bool "ARM errata: A data cache maintenance operation which aborts, might lead to deadlock"
1219        depends on CPU_V7
1220        help
1221          This option enables the workaround for the 775420 Cortex-A9 (r2p2,
1222          r2p6,r2p8,r2p10,r3p0) erratum. In case a date cache maintenance
1223          operation aborts with MMU exception, it might cause the processor
1224          to deadlock. This workaround puts DSB before executing ISB if
1225          an abort may occur on cache maintenance.
1226
1227 config ARM_ERRATA_798181
1228         bool "ARM errata: TLBI/DSB failure on Cortex-A15"
1229         depends on CPU_V7 && SMP
1230         help
1231           On Cortex-A15 (r0p0..r3p2) the TLBI*IS/DSB operations are not
1232           adequately shooting down all use of the old entries. This
1233           option enables the Linux kernel workaround for this erratum
1234           which sends an IPI to the CPUs that are running the same ASID
1235           as the one being invalidated.
1236
1237 config ARM_ERRATA_773022
1238         bool "ARM errata: incorrect instructions may be executed from loop buffer"
1239         depends on CPU_V7
1240         help
1241           This option enables the workaround for the 773022 Cortex-A15
1242           (up to r0p4) erratum. In certain rare sequences of code, the
1243           loop buffer may deliver incorrect instructions. This
1244           workaround disables the loop buffer to avoid the erratum.
1245
1246 endmenu
1247
1248 source "arch/arm/common/Kconfig"
1249
1250 menu "Bus support"
1251
1252 config ISA
1253         bool
1254         help
1255           Find out whether you have ISA slots on your motherboard.  ISA is the
1256           name of a bus system, i.e. the way the CPU talks to the other stuff
1257           inside your box.  Other bus systems are PCI, EISA, MicroChannel
1258           (MCA) or VESA.  ISA is an older system, now being displaced by PCI;
1259           newer boards don't support it.  If you have ISA, say Y, otherwise N.
1260
1261 # Select ISA DMA controller support
1262 config ISA_DMA
1263         bool
1264         select ISA_DMA_API
1265
1266 # Select ISA DMA interface
1267 config ISA_DMA_API
1268         bool
1269
1270 config PCI
1271         bool "PCI support" if MIGHT_HAVE_PCI
1272         help
1273           Find out whether you have a PCI motherboard. PCI is the name of a
1274           bus system, i.e. the way the CPU talks to the other stuff inside
1275           your box. Other bus systems are ISA, EISA, MicroChannel (MCA) or
1276           VESA. If you have PCI, say Y, otherwise N.
1277
1278 config PCI_DOMAINS
1279         bool
1280         depends on PCI
1281
1282 config PCI_DOMAINS_GENERIC
1283         def_bool PCI_DOMAINS
1284
1285 config PCI_NANOENGINE
1286         bool "BSE nanoEngine PCI support"
1287         depends on SA1100_NANOENGINE
1288         help
1289           Enable PCI on the BSE nanoEngine board.
1290
1291 config PCI_SYSCALL
1292         def_bool PCI
1293
1294 config PCI_HOST_ITE8152
1295         bool
1296         depends on PCI && MACH_ARMCORE
1297         default y
1298         select DMABOUNCE
1299
1300 source "drivers/pci/Kconfig"
1301 source "drivers/pci/pcie/Kconfig"
1302
1303 source "drivers/pcmcia/Kconfig"
1304
1305 endmenu
1306
1307 menu "Kernel Features"
1308
1309 config HAVE_SMP
1310         bool
1311         help
1312           This option should be selected by machines which have an SMP-
1313           capable CPU.
1314
1315           The only effect of this option is to make the SMP-related
1316           options available to the user for configuration.
1317
1318 config SMP
1319         bool "Symmetric Multi-Processing"
1320         depends on CPU_V6K || CPU_V7
1321         depends on GENERIC_CLOCKEVENTS
1322         depends on HAVE_SMP
1323         depends on MMU || ARM_MPU
1324         select IRQ_WORK
1325         help
1326           This enables support for systems with more than one CPU. If you have
1327           a system with only one CPU, say N. If you have a system with more
1328           than one CPU, say Y.
1329
1330           If you say N here, the kernel will run on uni- and multiprocessor
1331           machines, but will use only one CPU of a multiprocessor machine. If
1332           you say Y here, the kernel will run on many, but not all,
1333           uniprocessor machines. On a uniprocessor machine, the kernel
1334           will run faster if you say N here.
1335
1336           See also <file:Documentation/x86/i386/IO-APIC.txt>,
1337           <file:Documentation/nmi_watchdog.txt> and the SMP-HOWTO available at
1338           <http://tldp.org/HOWTO/SMP-HOWTO.html>.
1339
1340           If you don't know what to do here, say N.
1341
1342 config SMP_ON_UP
1343         bool "Allow booting SMP kernel on uniprocessor systems"
1344         depends on SMP && !XIP_KERNEL && MMU
1345         default y
1346         help
1347           SMP kernels contain instructions which fail on non-SMP processors.
1348           Enabling this option allows the kernel to modify itself to make
1349           these instructions safe.  Disabling it allows about 1K of space
1350           savings.
1351
1352           If you don't know what to do here, say Y.
1353
1354 config ARM_CPU_TOPOLOGY
1355         bool "Support cpu topology definition"
1356         depends on SMP && CPU_V7
1357         default y
1358         help
1359           Support ARM cpu topology definition. The MPIDR register defines
1360           affinity between processors which is then used to describe the cpu
1361           topology of an ARM System.
1362
1363 config SCHED_MC
1364         bool "Multi-core scheduler support"
1365         depends on ARM_CPU_TOPOLOGY
1366         help
1367           Multi-core scheduler support improves the CPU scheduler's decision
1368           making when dealing with multi-core CPU chips at a cost of slightly
1369           increased overhead in some places. If unsure say N here.
1370
1371 config SCHED_SMT
1372         bool "SMT scheduler support"
1373         depends on ARM_CPU_TOPOLOGY
1374         help
1375           Improves the CPU scheduler's decision making when dealing with
1376           MultiThreading at a cost of slightly increased overhead in some
1377           places. If unsure say N here.
1378
1379 config HAVE_ARM_SCU
1380         bool
1381         help
1382           This option enables support for the ARM system coherency unit
1383
1384 config HAVE_ARM_ARCH_TIMER
1385         bool "Architected timer support"
1386         depends on CPU_V7
1387         select ARM_ARCH_TIMER
1388         select GENERIC_CLOCKEVENTS
1389         help
1390           This option enables support for the ARM architected timer
1391
1392 config HAVE_ARM_TWD
1393         bool
1394         select CLKSRC_OF if OF
1395         help
1396           This options enables support for the ARM timer and watchdog unit
1397
1398 config MCPM
1399         bool "Multi-Cluster Power Management"
1400         depends on CPU_V7 && SMP
1401         help
1402           This option provides the common power management infrastructure
1403           for (multi-)cluster based systems, such as big.LITTLE based
1404           systems.
1405
1406 config MCPM_QUAD_CLUSTER
1407         bool
1408         depends on MCPM
1409         help
1410           To avoid wasting resources unnecessarily, MCPM only supports up
1411           to 2 clusters by default.
1412           Platforms with 3 or 4 clusters that use MCPM must select this
1413           option to allow the additional clusters to be managed.
1414
1415 config BIG_LITTLE
1416         bool "big.LITTLE support (Experimental)"
1417         depends on CPU_V7 && SMP
1418         select MCPM
1419         help
1420           This option enables support selections for the big.LITTLE
1421           system architecture.
1422
1423 config BL_SWITCHER
1424         bool "big.LITTLE switcher support"
1425         depends on BIG_LITTLE && MCPM && HOTPLUG_CPU && ARM_GIC
1426         select ARM_CPU_SUSPEND
1427         select CPU_PM
1428         help
1429           The big.LITTLE "switcher" provides the core functionality to
1430           transparently handle transition between a cluster of A15's
1431           and a cluster of A7's in a big.LITTLE system.
1432
1433 config BL_SWITCHER_DUMMY_IF
1434         tristate "Simple big.LITTLE switcher user interface"
1435         depends on BL_SWITCHER && DEBUG_KERNEL
1436         help
1437           This is a simple and dummy char dev interface to control
1438           the big.LITTLE switcher core code.  It is meant for
1439           debugging purposes only.
1440
1441 choice
1442         prompt "Memory split"
1443         depends on MMU
1444         default VMSPLIT_3G
1445         help
1446           Select the desired split between kernel and user memory.
1447
1448           If you are not absolutely sure what you are doing, leave this
1449           option alone!
1450
1451         config VMSPLIT_3G
1452                 bool "3G/1G user/kernel split"
1453         config VMSPLIT_3G_OPT
1454                 bool "3G/1G user/kernel split (for full 1G low memory)"
1455         config VMSPLIT_2G
1456                 bool "2G/2G user/kernel split"
1457         config VMSPLIT_1G
1458                 bool "1G/3G user/kernel split"
1459 endchoice
1460
1461 config PAGE_OFFSET
1462         hex
1463         default PHYS_OFFSET if !MMU
1464         default 0x40000000 if VMSPLIT_1G
1465         default 0x80000000 if VMSPLIT_2G
1466         default 0xB0000000 if VMSPLIT_3G_OPT
1467         default 0xC0000000
1468
1469 config NR_CPUS
1470         int "Maximum number of CPUs (2-32)"
1471         range 2 32
1472         depends on SMP
1473         default "4"
1474
1475 config HOTPLUG_CPU
1476         bool "Support for hot-pluggable CPUs"
1477         depends on SMP
1478         help
1479           Say Y here to experiment with turning CPUs off and on.  CPUs
1480           can be controlled through /sys/devices/system/cpu.
1481
1482 config ARM_PSCI
1483         bool "Support for the ARM Power State Coordination Interface (PSCI)"
1484         depends on CPU_V7
1485         select ARM_PSCI_FW
1486         help
1487           Say Y here if you want Linux to communicate with system firmware
1488           implementing the PSCI specification for CPU-centric power
1489           management operations described in ARM document number ARM DEN
1490           0022A ("Power State Coordination Interface System Software on
1491           ARM processors").
1492
1493 # The GPIO number here must be sorted by descending number. In case of
1494 # a multiplatform kernel, we just want the highest value required by the
1495 # selected platforms.
1496 config ARCH_NR_GPIO
1497         int
1498         default 1024 if ARCH_BRCMSTB || ARCH_SHMOBILE || ARCH_TEGRA || \
1499                 ARCH_ZYNQ
1500         default 512 if ARCH_EXYNOS || ARCH_KEYSTONE || SOC_OMAP5 || \
1501                 SOC_DRA7XX || ARCH_S3C24XX || ARCH_S3C64XX || ARCH_S5PV210
1502         default 416 if ARCH_SUNXI
1503         default 392 if ARCH_U8500
1504         default 352 if ARCH_VT8500
1505         default 288 if ARCH_ROCKCHIP
1506         default 264 if MACH_H4700
1507         default 0
1508         help
1509           Maximum number of GPIOs in the system.
1510
1511           If unsure, leave the default value.
1512
1513 source kernel/Kconfig.preempt
1514
1515 config HZ_FIXED
1516         int
1517         default 200 if ARCH_EBSA110 || ARCH_S3C24XX || \
1518                 ARCH_S5PV210 || ARCH_EXYNOS4
1519         default 128 if SOC_AT91RM9200
1520         default 0
1521
1522 choice
1523         depends on HZ_FIXED = 0
1524         prompt "Timer frequency"
1525
1526 config HZ_100
1527         bool "100 Hz"
1528
1529 config HZ_200
1530         bool "200 Hz"
1531
1532 config HZ_250
1533         bool "250 Hz"
1534
1535 config HZ_300
1536         bool "300 Hz"
1537
1538 config HZ_500
1539         bool "500 Hz"
1540
1541 config HZ_1000
1542         bool "1000 Hz"
1543
1544 endchoice
1545
1546 config HZ
1547         int
1548         default HZ_FIXED if HZ_FIXED != 0
1549         default 100 if HZ_100
1550         default 200 if HZ_200
1551         default 250 if HZ_250
1552         default 300 if HZ_300
1553         default 500 if HZ_500
1554         default 1000
1555
1556 config SCHED_HRTICK
1557         def_bool HIGH_RES_TIMERS
1558
1559 config THUMB2_KERNEL
1560         bool "Compile the kernel in Thumb-2 mode" if !CPU_THUMBONLY
1561         depends on (CPU_V7 || CPU_V7M) && !CPU_V6 && !CPU_V6K
1562         default y if CPU_THUMBONLY
1563         select AEABI
1564         select ARM_ASM_UNIFIED
1565         select ARM_UNWIND
1566         help
1567           By enabling this option, the kernel will be compiled in
1568           Thumb-2 mode. A compiler/assembler that understand the unified
1569           ARM-Thumb syntax is needed.
1570
1571           If unsure, say N.
1572
1573 config THUMB2_AVOID_R_ARM_THM_JUMP11
1574         bool "Work around buggy Thumb-2 short branch relocations in gas"
1575         depends on THUMB2_KERNEL && MODULES
1576         default y
1577         help
1578           Various binutils versions can resolve Thumb-2 branches to
1579           locally-defined, preemptible global symbols as short-range "b.n"
1580           branch instructions.
1581
1582           This is a problem, because there's no guarantee the final
1583           destination of the symbol, or any candidate locations for a
1584           trampoline, are within range of the branch.  For this reason, the
1585           kernel does not support fixing up the R_ARM_THM_JUMP11 (102)
1586           relocation in modules at all, and it makes little sense to add
1587           support.
1588
1589           The symptom is that the kernel fails with an "unsupported
1590           relocation" error when loading some modules.
1591
1592           Until fixed tools are available, passing
1593           -fno-optimize-sibling-calls to gcc should prevent gcc generating
1594           code which hits this problem, at the cost of a bit of extra runtime
1595           stack usage in some cases.
1596
1597           The problem is described in more detail at:
1598               https://bugs.launchpad.net/binutils-linaro/+bug/725126
1599
1600           Only Thumb-2 kernels are affected.
1601
1602           Unless you are sure your tools don't have this problem, say Y.
1603
1604 config ARM_ASM_UNIFIED
1605         bool
1606
1607 config ARM_PATCH_IDIV
1608         bool "Runtime patch udiv/sdiv instructions into __aeabi_{u}idiv()"
1609         depends on CPU_32v7 && !XIP_KERNEL
1610         default y
1611         help
1612           The ARM compiler inserts calls to __aeabi_idiv() and
1613           __aeabi_uidiv() when it needs to perform division on signed
1614           and unsigned integers. Some v7 CPUs have support for the sdiv
1615           and udiv instructions that can be used to implement those
1616           functions.
1617
1618           Enabling this option allows the kernel to modify itself to
1619           replace the first two instructions of these library functions
1620           with the sdiv or udiv plus "bx lr" instructions when the CPU
1621           it is running on supports them. Typically this will be faster
1622           and less power intensive than running the original library
1623           code to do integer division.
1624
1625 config AEABI
1626         bool "Use the ARM EABI to compile the kernel"
1627         help
1628           This option allows for the kernel to be compiled using the latest
1629           ARM ABI (aka EABI).  This is only useful if you are using a user
1630           space environment that is also compiled with EABI.
1631
1632           Since there are major incompatibilities between the legacy ABI and
1633           EABI, especially with regard to structure member alignment, this
1634           option also changes the kernel syscall calling convention to
1635           disambiguate both ABIs and allow for backward compatibility support
1636           (selected with CONFIG_OABI_COMPAT).
1637
1638           To use this you need GCC version 4.0.0 or later.
1639
1640 config OABI_COMPAT
1641         bool "Allow old ABI binaries to run with this kernel (EXPERIMENTAL)"
1642         depends on AEABI && !THUMB2_KERNEL
1643         help
1644           This option preserves the old syscall interface along with the
1645           new (ARM EABI) one. It also provides a compatibility layer to
1646           intercept syscalls that have structure arguments which layout
1647           in memory differs between the legacy ABI and the new ARM EABI
1648           (only for non "thumb" binaries). This option adds a tiny
1649           overhead to all syscalls and produces a slightly larger kernel.
1650
1651           The seccomp filter system will not be available when this is
1652           selected, since there is no way yet to sensibly distinguish
1653           between calling conventions during filtering.
1654
1655           If you know you'll be using only pure EABI user space then you
1656           can say N here. If this option is not selected and you attempt
1657           to execute a legacy ABI binary then the result will be
1658           UNPREDICTABLE (in fact it can be predicted that it won't work
1659           at all). If in doubt say N.
1660
1661 config ARCH_HAS_HOLES_MEMORYMODEL
1662         bool
1663
1664 config ARCH_SPARSEMEM_ENABLE
1665         bool
1666
1667 config ARCH_SPARSEMEM_DEFAULT
1668         def_bool ARCH_SPARSEMEM_ENABLE
1669
1670 config ARCH_SELECT_MEMORY_MODEL
1671         def_bool ARCH_SPARSEMEM_ENABLE
1672
1673 config HAVE_ARCH_PFN_VALID
1674         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
1675
1676 config HAVE_GENERIC_RCU_GUP
1677         def_bool y
1678         depends on ARM_LPAE
1679
1680 config HIGHMEM
1681         bool "High Memory Support"
1682         depends on MMU
1683         help
1684           The address space of ARM processors is only 4 Gigabytes large
1685           and it has to accommodate user address space, kernel address
1686           space as well as some memory mapped IO. That means that, if you
1687           have a large amount of physical memory and/or IO, not all of the
1688           memory can be "permanently mapped" by the kernel. The physical
1689           memory that is not permanently mapped is called "high memory".
1690
1691           Depending on the selected kernel/user memory split, minimum
1692           vmalloc space and actual amount of RAM, you may not need this
1693           option which should result in a slightly faster kernel.
1694
1695           If unsure, say n.
1696
1697 config HIGHPTE
1698         bool "Allocate 2nd-level pagetables from highmem" if EXPERT
1699         depends on HIGHMEM
1700         default y
1701         help
1702           The VM uses one page of physical memory for each page table.
1703           For systems with a lot of processes, this can use a lot of
1704           precious low memory, eventually leading to low memory being
1705           consumed by page tables.  Setting this option will allow
1706           user-space 2nd level page tables to reside in high memory.
1707
1708 config CPU_SW_DOMAIN_PAN
1709         bool "Enable use of CPU domains to implement privileged no-access"
1710         depends on MMU && !ARM_LPAE
1711         default y
1712         help
1713           Increase kernel security by ensuring that normal kernel accesses
1714           are unable to access userspace addresses.  This can help prevent
1715           use-after-free bugs becoming an exploitable privilege escalation
1716           by ensuring that magic values (such as LIST_POISON) will always
1717           fault when dereferenced.
1718
1719           CPUs with low-vector mappings use a best-efforts implementation.
1720           Their lower 1MB needs to remain accessible for the vectors, but
1721           the remainder of userspace will become appropriately inaccessible.
1722
1723 config HW_PERF_EVENTS
1724         def_bool y
1725         depends on ARM_PMU
1726
1727 config SYS_SUPPORTS_HUGETLBFS
1728        def_bool y
1729        depends on ARM_LPAE
1730
1731 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
1732        def_bool y
1733        depends on ARM_LPAE
1734
1735 config ARCH_WANT_GENERAL_HUGETLB
1736         def_bool y
1737
1738 config ARM_MODULE_PLTS
1739         bool "Use PLTs to allow module memory to spill over into vmalloc area"
1740         depends on MODULES
1741         help
1742           Allocate PLTs when loading modules so that jumps and calls whose
1743           targets are too far away for their relative offsets to be encoded
1744           in the instructions themselves can be bounced via veneers in the
1745           module's PLT. This allows modules to be allocated in the generic
1746           vmalloc area after the dedicated module memory area has been
1747           exhausted. The modules will use slightly more memory, but after
1748           rounding up to page size, the actual memory footprint is usually
1749           the same.
1750
1751           Say y if you are getting out of memory errors while loading modules
1752
1753 source "mm/Kconfig"
1754
1755 config FORCE_MAX_ZONEORDER
1756         int "Maximum zone order"
1757         default "12" if SOC_AM33XX
1758         default "9" if SA1111 || ARCH_EFM32
1759         default "11"
1760         help
1761           The kernel memory allocator divides physically contiguous memory
1762           blocks into "zones", where each zone is a power of two number of
1763           pages.  This option selects the largest power of two that the kernel
1764           keeps in the memory allocator.  If you need to allocate very large
1765           blocks of physically contiguous memory, then you may need to
1766           increase this value.
1767
1768           This config option is actually maximum order plus one. For example,
1769           a value of 11 means that the largest free memory block is 2^10 pages.
1770
1771 config ALIGNMENT_TRAP
1772         bool
1773         depends on CPU_CP15_MMU
1774         default y if !ARCH_EBSA110
1775         select HAVE_PROC_CPU if PROC_FS
1776         help
1777           ARM processors cannot fetch/store information which is not
1778           naturally aligned on the bus, i.e., a 4 byte fetch must start at an
1779           address divisible by 4. On 32-bit ARM processors, these non-aligned
1780           fetch/store instructions will be emulated in software if you say
1781           here, which has a severe performance impact. This is necessary for
1782           correct operation of some network protocols. With an IP-only
1783           configuration it is safe to say N, otherwise say Y.
1784
1785 config UACCESS_WITH_MEMCPY
1786         bool "Use kernel mem{cpy,set}() for {copy_to,clear}_user()"
1787         depends on MMU
1788         default y if CPU_FEROCEON
1789         help
1790           Implement faster copy_to_user and clear_user methods for CPU
1791           cores where a 8-word STM instruction give significantly higher
1792           memory write throughput than a sequence of individual 32bit stores.
1793
1794           A possible side effect is a slight increase in scheduling latency
1795           between threads sharing the same address space if they invoke
1796           such copy operations with large buffers.
1797
1798           However, if the CPU data cache is using a write-allocate mode,
1799           this option is unlikely to provide any performance gain.
1800
1801 config SECCOMP
1802         bool
1803         prompt "Enable seccomp to safely compute untrusted bytecode"
1804         ---help---
1805           This kernel feature is useful for number crunching applications
1806           that may need to compute untrusted bytecode during their
1807           execution. By using pipes or other transports made available to
1808           the process as file descriptors supporting the read/write
1809           syscalls, it's possible to isolate those applications in
1810           their own address space using seccomp. Once seccomp is
1811           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
1812           and the task is only allowed to execute a few safe syscalls
1813           defined by each seccomp mode.
1814
1815 config SWIOTLB
1816         def_bool y
1817
1818 config IOMMU_HELPER
1819         def_bool SWIOTLB
1820
1821 config XEN_DOM0
1822         def_bool y
1823         depends on XEN
1824
1825 config XEN
1826         bool "Xen guest support on ARM"
1827         depends on ARM && AEABI && OF
1828         depends on CPU_V7 && !CPU_V6
1829         depends on !GENERIC_ATOMIC64
1830         depends on MMU
1831         select ARCH_DMA_ADDR_T_64BIT
1832         select ARM_PSCI
1833         select SWIOTLB_XEN
1834         help
1835           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM.
1836
1837 endmenu
1838
1839 menu "Boot options"
1840
1841 config USE_OF
1842         bool "Flattened Device Tree support"
1843         select IRQ_DOMAIN
1844         select OF
1845         select OF_EARLY_FLATTREE
1846         select OF_RESERVED_MEM
1847         help
1848           Include support for flattened device tree machine descriptions.
1849
1850 config ATAGS
1851         bool "Support for the traditional ATAGS boot data passing" if USE_OF
1852         default y
1853         help
1854           This is the traditional way of passing data to the kernel at boot
1855           time. If you are solely relying on the flattened device tree (or
1856           the ARM_ATAG_DTB_COMPAT option) then you may unselect this option
1857           to remove ATAGS support from your kernel binary.  If unsure,
1858           leave this to y.
1859
1860 config DEPRECATED_PARAM_STRUCT
1861         bool "Provide old way to pass kernel parameters"
1862         depends on ATAGS
1863         help
1864           This was deprecated in 2001 and announced to live on for 5 years.
1865           Some old boot loaders still use this way.
1866
1867 # Compressed boot loader in ROM.  Yes, we really want to ask about
1868 # TEXT and BSS so we preserve their values in the config files.
1869 config ZBOOT_ROM_TEXT
1870         hex "Compressed ROM boot loader base address"
1871         default "0"
1872         help
1873           The physical address at which the ROM-able zImage is to be
1874           placed in the target.  Platforms which normally make use of
1875           ROM-able zImage formats normally set this to a suitable
1876           value in their defconfig file.
1877
1878           If ZBOOT_ROM is not enabled, this has no effect.
1879
1880 config ZBOOT_ROM_BSS
1881         hex "Compressed ROM boot loader BSS address"
1882         default "0"
1883         help
1884           The base address of an area of read/write memory in the target
1885           for the ROM-able zImage which must be available while the
1886           decompressor is running. It must be large enough to hold the
1887           entire decompressed kernel plus an additional 128 KiB.
1888           Platforms which normally make use of ROM-able zImage formats
1889           normally set this to a suitable value in their defconfig file.
1890
1891           If ZBOOT_ROM is not enabled, this has no effect.
1892
1893 config ZBOOT_ROM
1894         bool "Compressed boot loader in ROM/flash"
1895         depends on ZBOOT_ROM_TEXT != ZBOOT_ROM_BSS
1896         depends on !ARM_APPENDED_DTB && !XIP_KERNEL && !AUTO_ZRELADDR
1897         help
1898           Say Y here if you intend to execute your compressed kernel image
1899           (zImage) directly from ROM or flash.  If unsure, say N.
1900
1901 config ARM_APPENDED_DTB
1902         bool "Use appended device tree blob to zImage (EXPERIMENTAL)"
1903         depends on OF
1904         help
1905           With this option, the boot code will look for a device tree binary
1906           (DTB) appended to zImage
1907           (e.g. cat zImage <filename>.dtb > zImage_w_dtb).
1908
1909           This is meant as a backward compatibility convenience for those
1910           systems with a bootloader that can't be upgraded to accommodate
1911           the documented boot protocol using a device tree.
1912
1913           Beware that there is very little in terms of protection against
1914           this option being confused by leftover garbage in memory that might
1915           look like a DTB header after a reboot if no actual DTB is appended
1916           to zImage.  Do not leave this option active in a production kernel
1917           if you don't intend to always append a DTB.  Proper passing of the
1918           location into r2 of a bootloader provided DTB is always preferable
1919           to this option.
1920
1921 config ARM_ATAG_DTB_COMPAT
1922         bool "Supplement the appended DTB with traditional ATAG information"
1923         depends on ARM_APPENDED_DTB
1924         help
1925           Some old bootloaders can't be updated to a DTB capable one, yet
1926           they provide ATAGs with memory configuration, the ramdisk address,
1927           the kernel cmdline string, etc.  Such information is dynamically
1928           provided by the bootloader and can't always be stored in a static
1929           DTB.  To allow a device tree enabled kernel to be used with such
1930           bootloaders, this option allows zImage to extract the information
1931           from the ATAG list and store it at run time into the appended DTB.
1932
1933 choice
1934         prompt "Kernel command line type" if ARM_ATAG_DTB_COMPAT
1935         default ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1936
1937 config ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1938         bool "Use bootloader kernel arguments if available"
1939         help
1940           Uses the command-line options passed by the boot loader instead of
1941           the device tree bootargs property. If the boot loader doesn't provide
1942           any, the device tree bootargs property will be used.
1943
1944 config ARM_ATAG_DTB_COMPAT_CMDLINE_EXTEND
1945         bool "Extend with bootloader kernel arguments"
1946         help
1947           The command-line arguments provided by the boot loader will be
1948           appended to the the device tree bootargs property.
1949
1950 endchoice
1951
1952 config CMDLINE
1953         string "Default kernel command string"
1954         default ""
1955         help
1956           On some architectures (EBSA110 and CATS), there is currently no way
1957           for the boot loader to pass arguments to the kernel. For these
1958           architectures, you should supply some command-line options at build
1959           time by entering them here. As a minimum, you should specify the
1960           memory size and the root device (e.g., mem=64M root=/dev/nfs).
1961
1962 choice
1963         prompt "Kernel command line type" if CMDLINE != ""
1964         default CMDLINE_FROM_BOOTLOADER
1965         depends on ATAGS
1966
1967 config CMDLINE_FROM_BOOTLOADER
1968         bool "Use bootloader kernel arguments if available"
1969         help
1970           Uses the command-line options passed by the boot loader. If
1971           the boot loader doesn't provide any, the default kernel command
1972           string provided in CMDLINE will be used.
1973
1974 config CMDLINE_EXTEND
1975         bool "Extend bootloader kernel arguments"
1976         help
1977           The command-line arguments provided by the boot loader will be
1978           appended to the default kernel command string.
1979
1980 config CMDLINE_FORCE
1981         bool "Always use the default kernel command string"
1982         help
1983           Always use the default kernel command string, even if the boot
1984           loader passes other arguments to the kernel.
1985           This is useful if you cannot or don't want to change the
1986           command-line options your boot loader passes to the kernel.
1987 endchoice
1988
1989 config XIP_KERNEL
1990         bool "Kernel Execute-In-Place from ROM"
1991         depends on !ARM_LPAE && !ARCH_MULTIPLATFORM
1992         help
1993           Execute-In-Place allows the kernel to run from non-volatile storage
1994           directly addressable by the CPU, such as NOR flash. This saves RAM
1995           space since the text section of the kernel is not loaded from flash
1996           to RAM.  Read-write sections, such as the data section and stack,
1997           are still copied to RAM.  The XIP kernel is not compressed since
1998           it has to run directly from flash, so it will take more space to
1999           store it.  The flash address used to link the kernel object files,
2000           and for storing it, is configuration dependent. Therefore, if you
2001           say Y here, you must know the proper physical address where to
2002           store the kernel image depending on your own flash memory usage.
2003
2004           Also note that the make target becomes "make xipImage" rather than
2005           "make zImage" or "make Image".  The final kernel binary to put in
2006           ROM memory will be arch/arm/boot/xipImage.
2007
2008           If unsure, say N.
2009
2010 config XIP_PHYS_ADDR
2011         hex "XIP Kernel Physical Location"
2012         depends on XIP_KERNEL
2013         default "0x00080000"
2014         help
2015           This is the physical address in your flash memory the kernel will
2016           be linked for and stored to.  This address is dependent on your
2017           own flash usage.
2018
2019 config KEXEC
2020         bool "Kexec system call (EXPERIMENTAL)"
2021         depends on (!SMP || PM_SLEEP_SMP)
2022         depends on !CPU_V7M
2023         select KEXEC_CORE
2024         help
2025           kexec is a system call that implements the ability to shutdown your
2026           current kernel, and to start another kernel.  It is like a reboot
2027           but it is independent of the system firmware.   And like a reboot
2028           you can start any kernel with it, not just Linux.
2029
2030           It is an ongoing process to be certain the hardware in a machine
2031           is properly shutdown, so do not be surprised if this code does not
2032           initially work for you.
2033
2034 config ATAGS_PROC
2035         bool "Export atags in procfs"
2036         depends on ATAGS && KEXEC
2037         default y
2038         help
2039           Should the atags used to boot the kernel be exported in an "atags"
2040           file in procfs. Useful with kexec.
2041
2042 config CRASH_DUMP
2043         bool "Build kdump crash kernel (EXPERIMENTAL)"
2044         help
2045           Generate crash dump after being started by kexec. This should
2046           be normally only set in special crash dump kernels which are
2047           loaded in the main kernel with kexec-tools into a specially
2048           reserved region and then later executed after a crash by
2049           kdump/kexec. The crash dump kernel must be compiled to a
2050           memory address not used by the main kernel
2051
2052           For more details see Documentation/kdump/kdump.txt
2053
2054 config AUTO_ZRELADDR
2055         bool "Auto calculation of the decompressed kernel image address"
2056         help
2057           ZRELADDR is the physical address where the decompressed kernel
2058           image will be placed. If AUTO_ZRELADDR is selected, the address
2059           will be determined at run-time by masking the current IP with
2060           0xf8000000. This assumes the zImage being placed in the first 128MB
2061           from start of memory.
2062
2063 endmenu
2064
2065 menu "CPU Power Management"
2066
2067 source "drivers/cpufreq/Kconfig"
2068
2069 source "drivers/cpuidle/Kconfig"
2070
2071 endmenu
2072
2073 menu "Floating point emulation"
2074
2075 comment "At least one emulation must be selected"
2076
2077 config FPE_NWFPE
2078         bool "NWFPE math emulation"
2079         depends on (!AEABI || OABI_COMPAT) && !THUMB2_KERNEL
2080         ---help---
2081           Say Y to include the NWFPE floating point emulator in the kernel.
2082           This is necessary to run most binaries. Linux does not currently
2083           support floating point hardware so you need to say Y here even if
2084           your machine has an FPA or floating point co-processor podule.
2085
2086           You may say N here if you are going to load the Acorn FPEmulator
2087           early in the bootup.
2088
2089 config FPE_NWFPE_XP
2090         bool "Support extended precision"
2091         depends on FPE_NWFPE
2092         help
2093           Say Y to include 80-bit support in the kernel floating-point
2094           emulator.  Otherwise, only 32 and 64-bit support is compiled in.
2095           Note that gcc does not generate 80-bit operations by default,
2096           so in most cases this option only enlarges the size of the
2097           floating point emulator without any good reason.
2098
2099           You almost surely want to say N here.
2100
2101 config FPE_FASTFPE
2102         bool "FastFPE math emulation (EXPERIMENTAL)"
2103         depends on (!AEABI || OABI_COMPAT) && !CPU_32v3
2104         ---help---
2105           Say Y here to include the FAST floating point emulator in the kernel.
2106           This is an experimental much faster emulator which now also has full
2107           precision for the mantissa.  It does not support any exceptions.
2108           It is very simple, and approximately 3-6 times faster than NWFPE.
2109
2110           It should be sufficient for most programs.  It may be not suitable
2111           for scientific calculations, but you have to check this for yourself.
2112           If you do not feel you need a faster FP emulation you should better
2113           choose NWFPE.
2114
2115 config VFP
2116         bool "VFP-format floating point maths"
2117         depends on CPU_V6 || CPU_V6K || CPU_ARM926T || CPU_V7 || CPU_FEROCEON
2118         help
2119           Say Y to include VFP support code in the kernel. This is needed
2120           if your hardware includes a VFP unit.
2121
2122           Please see <file:Documentation/arm/VFP/release-notes.txt> for
2123           release notes and additional status information.
2124
2125           Say N if your target does not have VFP hardware.
2126
2127 config VFPv3
2128         bool
2129         depends on VFP
2130         default y if CPU_V7
2131
2132 config NEON
2133         bool "Advanced SIMD (NEON) Extension support"
2134         depends on VFPv3 && CPU_V7
2135         help
2136           Say Y to include support code for NEON, the ARMv7 Advanced SIMD
2137           Extension.
2138
2139 config KERNEL_MODE_NEON
2140         bool "Support for NEON in kernel mode"
2141         depends on NEON && AEABI
2142         help
2143           Say Y to include support for NEON in kernel mode.
2144
2145 endmenu
2146
2147 menu "Userspace binary formats"
2148
2149 source "fs/Kconfig.binfmt"
2150
2151 endmenu
2152
2153 menu "Power management options"
2154
2155 source "kernel/power/Kconfig"
2156
2157 config ARCH_SUSPEND_POSSIBLE
2158         depends on CPU_ARM920T || CPU_ARM926T || CPU_FEROCEON || CPU_SA1100 || \
2159                 CPU_V6 || CPU_V6K || CPU_V7 || CPU_V7M || CPU_XSC3 || CPU_XSCALE || CPU_MOHAWK
2160         def_bool y
2161
2162 config ARM_CPU_SUSPEND
2163         def_bool PM_SLEEP
2164
2165 config ARCH_HIBERNATION_POSSIBLE
2166         bool
2167         depends on MMU
2168         default y if ARCH_SUSPEND_POSSIBLE
2169
2170 endmenu
2171
2172 source "net/Kconfig"
2173
2174 source "drivers/Kconfig"
2175
2176 source "drivers/firmware/Kconfig"
2177
2178 source "fs/Kconfig"
2179
2180 source "arch/arm/Kconfig.debug"
2181
2182 source "security/Kconfig"
2183
2184 source "crypto/Kconfig"
2185 if CRYPTO
2186 source "arch/arm/crypto/Kconfig"
2187 endif
2188
2189 source "lib/Kconfig"
2190
2191 source "arch/arm/kvm/Kconfig"