arch/arm/boot/dts/armada-38x-solidrun-microsom.dtsi

   1 /*
   2  * Device Tree file for SolidRun Armada 38x Microsom
   3  *
   4  *  Copyright (C) 2015 Russell King
   5  *
   6  * This board is in development; the contents of this file work with
   7  * the A1 rev 2.0 of the board, which does not represent final
   8  * production board.  Things will change, don't expect this file to
   9  * remain compatible info the future.
  10  *
  11  * This file is dual-licensed: you can use it either under the terms
  12  * of the GPL or the X11 license, at your option. Note that this dual
  13  * licensing only applies to this file, and not this project as a
  14  * whole.
  15  *
  16  *  a) This file is free software; you can redistribute it and/or
  17  *     modify it under the terms of the GNU General Public License
  18  *     version 2 as published by the Free Software Foundation.
  19  *
  20  *     This file is distributed in the hope that it will be useful,
  21  *     but WITHOUT ANY WARRANTY; without even the implied warranty of
  22  *     MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  23  *     GNU General Public License for more details.
  24  *
  25  * Or, alternatively,
  26  *
  27  *  b) Permission is hereby granted, free of charge, to any person
  28  *     obtaining a copy of this software and associated documentation
  29  *     files (the "Software"), to deal in the Software without
  30  *     restriction, including without limitation the rights to use,
  31  *     copy, modify, merge, publish, distribute, sublicense, and/or
  32  *     sell copies of the Software, and to permit persons to whom the
  33  *     Software is furnished to do so, subject to the following
  34  *     conditions:
  35  *
  36  *     The above copyright notice and this permission notice shall be
  37  *     included in all copies or substantial portions of the Software.
  38  *
  39  *     THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  40  *     EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES
  41  *     OF MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  42  *     NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT
  43  *     HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
  44  *     WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING
  45  *     FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  46  *     OTHER DEALINGS IN THE SOFTWARE.
  47  */
  48 #include <dt-bindings/input/input.h>
  49 #include <dt-bindings/gpio/gpio.h>
  50
  51 / {
  52         memory {
  53                 device_type = "memory";
  54                 reg = <0x00000000 0x10000000>; /* 256 MB */
  55         };
  56
  57         soc {
  58                 ranges = <MBUS_ID(0xf0, 0x01) 0 0xf1000000 0x100000
  59                           MBUS_ID(0x01, 0x1d) 0 0xfff00000 0x100000
  60                           MBUS_ID(0x09, 0x19) 0 0xf1100000 0x10000
  61                           MBUS_ID(0x09, 0x15) 0 0xf1110000 0x10000
  62                           MBUS_ID(0x0c, 0x04) 0 0xf1200000 0x100000>;
  63
  64                 internal-regs {
  65                         rtc@a3800 {
  66                                 /*
  67                                  * If the rtc doesn't work, run "date reset"
  68                                  * twice in u-boot.
  69                                  */
  70                                 status = "okay";
  71                         };
  72
  73                         serial@12000 {
  74                                 pinctrl-0 = <&uart0_pins>;
  75                                 pinctrl-names = "default";
  76                                 status = "okay";
  77                         };
  78                 };
  79         };
  80 };
  81
  82 &bm {
  83         status = "okay";
  84 };
  85
  86 &bm_bppi {
  87         status = "okay";
  88 };
  89
  90 &eth0 {
  91         /* ethernet@70000 */
  92         pinctrl-0 = <&ge0_rgmii_pins>;
  93         pinctrl-names = "default";
  94         phy = <&phy_dedicated>;
  95         phy-mode = "rgmii-id";
  96         buffer-manager = <&bm>;
  97         bm,pool-long = <0>;
  98         bm,pool-short = <1>;
  99         status = "okay";
 100 };
 101
 102 &mdio {
 103         /*
 104          * Add the phy clock here, so the phy can be accessed to read its
 105          * IDs prior to binding with the driver.
 106          */
 107         pinctrl-0 = <&mdio_pins &microsom_phy_clk_pins>;
 108         pinctrl-names = "default";
 109
 110         phy_dedicated: ethernet-phy@0 {
 111                 /*
 112                  * Annoyingly, the marvell phy driver configures the LED
 113                  * register, rather than preserving reset-loaded setting.
 114                  * We undo that rubbish here.
 115                  */
 116                 marvell,reg-init = <3 16 0 0x101e>;
 117                 reg = <0>;
 118         };
 119 };
 120
 121 &pinctrl {
 122         microsom_phy_clk_pins: microsom-phy-clk-pins {
 123                 marvell,pins = "mpp45";
 124                 marvell,function = "ref";
 125         };
 126         /* Optional eMMC */
 127         microsom_sdhci_pins: microsom-sdhci-pins {
 128                 marvell,pins = "mpp21", "mpp28", "mpp37",
 129                                "mpp38", "mpp39", "mpp40";
 130                 marvell,function = "sd0";
 131         };
 132 };
 133
 134 &spi1 {
 135         /* The microsom has an optional W25Q32 on board, connected to CS0 */
 136         pinctrl-0 = <&spi1_pins>;
 137
 138         w25q32: spi-flash@0 {
 139                 #address-cells = <1>;
 140                 #size-cells = <1>;
 141                 compatible = "w25q32", "jedec,spi-nor";
 142                 reg = <0>; /* Chip select 0 */
 143                 spi-max-frequency = <3000000>;
 144                 status = "disabled";
 145         };
 146 };