arch/arm/cpu/arm926ejs/at91/at91sam9260_devices.c

   1 /*
   2  * (C) Copyright 2007-2008
   3  * Stelian Pop <stelian@popies.net>
   4  * Lead Tech Design <www.leadtechdesign.com>
   5  *
   6  * SPDX-License-Identifier:     GPL-2.0+
   7  */
   8
   9 #include <common.h>
  10 #include <asm/io.h>
  11 #include <asm/arch/at91sam9260_matrix.h>
  12 #include <asm/arch/at91_common.h>
  13 #include <asm/arch/at91_pmc.h>
  14 #include <asm/arch/at91sam9_sdramc.h>
  15 #include <asm/arch/gpio.h>
  16
  17 /*
  18  * if CONFIG_AT91_GPIO_PULLUP ist set, keep pullups on on all
  19  * peripheral pins. Good to have if hardware is soldered optionally
  20  * or in case of SPI no slave is selected. Avoid lines to float
  21  * needlessly. Use a short local PUP define.
  22  *
  23  * Due to errata "TXD floats when CTS is inactive" pullups are always
  24  * on for TXD pins.
  25  */
  26 #ifdef CONFIG_AT91_GPIO_PULLUP
  27 # define PUP CONFIG_AT91_GPIO_PULLUP
  28 #else
  29 # define PUP 0
  30 #endif
  31
  32 void at91_serial0_hw_init(void)
  33 {
  34         at91_pmc_t      *pmc    = (at91_pmc_t *) ATMEL_BASE_PMC;
  35
  36         at91_set_a_periph(AT91_PIO_PORTB, 4, 1);                /* TXD0 */
  37         at91_set_a_periph(AT91_PIO_PORTB, 5, PUP);              /* RXD0 */
  38         writel(1 << ATMEL_ID_USART0, &pmc->pcer);
  39 }
  40
  41 void at91_serial1_hw_init(void)
  42 {
  43         at91_pmc_t      *pmc    = (at91_pmc_t *) ATMEL_BASE_PMC;
  44
  45         at91_set_a_periph(AT91_PIO_PORTB, 6, 1);                /* TXD1 */
  46         at91_set_a_periph(AT91_PIO_PORTB, 7, PUP);              /* RXD1 */
  47         writel(1 << ATMEL_ID_USART1, &pmc->pcer);
  48 }
  49
  50 void at91_serial2_hw_init(void)
  51 {
  52         at91_pmc_t      *pmc    = (at91_pmc_t *) ATMEL_BASE_PMC;
  53
  54         at91_set_a_periph(AT91_PIO_PORTB, 8, 1);                /* TXD2 */
  55         at91_set_a_periph(AT91_PIO_PORTB, 9, PUP);              /* RXD2 */
  56         writel(1 << ATMEL_ID_USART2, &pmc->pcer);
  57 }
  58
  59 void at91_seriald_hw_init(void)
  60 {
  61         at91_pmc_t      *pmc    = (at91_pmc_t *) ATMEL_BASE_PMC;
  62
  63         at91_set_a_periph(AT91_PIO_PORTB, 14, PUP);             /* DRXD */
  64         at91_set_a_periph(AT91_PIO_PORTB, 15, 1);               /* DTXD */
  65         writel(1 << ATMEL_ID_SYS, &pmc->pcer);
  66 }
  67
  68 #if defined(CONFIG_HAS_DATAFLASH) || defined(CONFIG_ATMEL_SPI)
  69 void at91_spi0_hw_init(unsigned long cs_mask)
  70 {
  71         at91_pmc_t      *pmc    = (at91_pmc_t *) ATMEL_BASE_PMC;
  72
  73         at91_set_a_periph(AT91_PIO_PORTA, 0, PUP);      /* SPI0_MISO */
  74         at91_set_a_periph(AT91_PIO_PORTA, 1, PUP);      /* SPI0_MOSI */
  75         at91_set_a_periph(AT91_PIO_PORTA, 2, PUP);      /* SPI0_SPCK */
  76
  77         /* Enable clock */
  78         writel(1 << ATMEL_ID_SPI0, &pmc->pcer);
  79
  80         if (cs_mask & (1 << 0)) {
  81                 at91_set_a_periph(AT91_PIO_PORTA, 3, 1);
  82         }
  83         if (cs_mask & (1 << 1)) {
  84                 at91_set_b_periph(AT91_PIO_PORTC, 11, 1);
  85         }
  86         if (cs_mask & (1 << 2)) {
  87                 at91_set_b_periph(AT91_PIO_PORTC, 16, 1);
  88         }
  89         if (cs_mask & (1 << 3)) {
  90                 at91_set_b_periph(AT91_PIO_PORTC, 17, 1);
  91         }
  92         if (cs_mask & (1 << 4)) {
  93                 at91_set_pio_output(AT91_PIO_PORTA, 3, 1);
  94         }
  95         if (cs_mask & (1 << 5)) {
  96                 at91_set_pio_output(AT91_PIO_PORTC, 11, 1);
  97         }
  98         if (cs_mask & (1 << 6)) {
  99                 at91_set_pio_output(AT91_PIO_PORTC, 16, 1);
 100         }
 101         if (cs_mask & (1 << 7)) {
 102                 at91_set_pio_output(AT91_PIO_PORTC, 17, 1);
 103         }
 104 }
 105
 106 void at91_spi1_hw_init(unsigned long cs_mask)
 107 {
 108         at91_pmc_t      *pmc    = (at91_pmc_t *) ATMEL_BASE_PMC;
 109
 110         at91_set_a_periph(AT91_PIO_PORTB, 0, PUP);      /* SPI1_MISO */
 111         at91_set_a_periph(AT91_PIO_PORTB, 1, PUP);      /* SPI1_MOSI */
 112         at91_set_a_periph(AT91_PIO_PORTB, 2, PUP);      /* SPI1_SPCK */
 113
 114         /* Enable clock */
 115         writel(1 << ATMEL_ID_SPI1, &pmc->pcer);
 116
 117         if (cs_mask & (1 << 0)) {
 118                 at91_set_a_periph(AT91_PIO_PORTB, 3, 1);
 119         }
 120         if (cs_mask & (1 << 1)) {
 121                 at91_set_b_periph(AT91_PIO_PORTC, 5, 1);
 122         }
 123         if (cs_mask & (1 << 2)) {
 124                 at91_set_b_periph(AT91_PIO_PORTC, 4, 1);
 125         }
 126         if (cs_mask & (1 << 3)) {
 127                 at91_set_b_periph(AT91_PIO_PORTC, 3, 1);
 128         }
 129         if (cs_mask & (1 << 4)) {
 130                 at91_set_pio_output(AT91_PIO_PORTB, 3, 1);
 131         }
 132         if (cs_mask & (1 << 5)) {
 133                 at91_set_pio_output(AT91_PIO_PORTC, 5, 1);
 134         }
 135         if (cs_mask & (1 << 6)) {
 136                 at91_set_pio_output(AT91_PIO_PORTC, 4, 1);
 137         }
 138         if (cs_mask & (1 << 7)) {
 139                 at91_set_pio_output(AT91_PIO_PORTC, 3, 1);
 140         }
 141 }
 142 #endif
 143
 144 #ifdef CONFIG_MACB
 145 void at91_macb_hw_init(void)
 146 {
 147         /* Enable EMAC clock */
 148         struct at91_pmc *pmc = (struct at91_pmc *)ATMEL_BASE_PMC;
 149         writel(1 << ATMEL_ID_EMAC0, &pmc->pcer);
 150
 151         at91_set_a_periph(AT91_PIO_PORTA, 19, 0);       /* ETXCK_EREFCK */
 152         at91_set_a_periph(AT91_PIO_PORTA, 17, 0);       /* ERXDV */
 153         at91_set_a_periph(AT91_PIO_PORTA, 14, 0);       /* ERX0 */
 154         at91_set_a_periph(AT91_PIO_PORTA, 15, 0);       /* ERX1 */
 155         at91_set_a_periph(AT91_PIO_PORTA, 18, 0);       /* ERXER */
 156         at91_set_a_periph(AT91_PIO_PORTA, 16, 0);       /* ETXEN */
 157         at91_set_a_periph(AT91_PIO_PORTA, 12, 0);       /* ETX0 */
 158         at91_set_a_periph(AT91_PIO_PORTA, 13, 0);       /* ETX1 */
 159         at91_set_a_periph(AT91_PIO_PORTA, 21, 0);       /* EMDIO */
 160         at91_set_a_periph(AT91_PIO_PORTA, 20, 0);       /* EMDC */
 161
 162 #ifndef CONFIG_RMII
 163         at91_set_b_periph(AT91_PIO_PORTA, 28, 0);       /* ECRS */
 164         at91_set_b_periph(AT91_PIO_PORTA, 29, 0);       /* ECOL */
 165         at91_set_b_periph(AT91_PIO_PORTA, 25, 0);       /* ERX2 */
 166         at91_set_b_periph(AT91_PIO_PORTA, 26, 0);       /* ERX3 */
 167         at91_set_b_periph(AT91_PIO_PORTA, 27, 0);       /* ERXCK */
 168 #if defined(CONFIG_AT91SAM9260EK) || defined(CONFIG_AFEB9260)
 169         /*
 170          * use PA10, PA11 for ETX2, ETX3.
 171          * PA23 and PA24 are for TWI EEPROM
 172          */
 173         at91_set_b_periph(AT91_PIO_PORTA, 10, 0);       /* ETX2 */
 174         at91_set_b_periph(AT91_PIO_PORTA, 11, 0);       /* ETX3 */
 175 #else
 176         at91_set_b_periph(AT91_PIO_PORTA, 23, 0);       /* ETX2 */
 177         at91_set_b_periph(AT91_PIO_PORTA, 24, 0);       /* ETX3 */
 178 #if defined(CONFIG_AT91SAM9G20)
 179         /* 9G20 BOOT ROM initializes those pins to multi-drive, undo that */
 180         at91_set_pio_multi_drive(AT91_PIO_PORTA, 23, 0);
 181         at91_set_pio_multi_drive(AT91_PIO_PORTA, 24, 0);
 182 #endif
 183 #endif
 184         at91_set_b_periph(AT91_PIO_PORTA, 22, 0);       /* ETXER */
 185 #endif
 186 }
 187 #endif
 188
 189 #if defined(CONFIG_GENERIC_ATMEL_MCI)
 190 void at91_mci_hw_init(void)
 191 {
 192         /* Enable mci clock */
 193         struct at91_pmc *pmc = (struct at91_pmc *)ATMEL_BASE_PMC;
 194         writel(1 << ATMEL_ID_MCI, &pmc->pcer);
 195
 196         at91_set_a_periph(AT91_PIO_PORTA, 8, 1);        /* MCCK */
 197 #if defined(CONFIG_ATMEL_MCI_PORTB)
 198         at91_set_b_periph(AT91_PIO_PORTA, 1, 1);        /* MCCDB */
 199         at91_set_b_periph(AT91_PIO_PORTA, 0, 1);        /* MCDB0 */
 200         at91_set_b_periph(AT91_PIO_PORTA, 5, 1);        /* MCDB1 */
 201         at91_set_b_periph(AT91_PIO_PORTA, 4, 1);        /* MCDB2 */
 202         at91_set_b_periph(AT91_PIO_PORTA, 3, 1);        /* MCDB3 */
 203 #else
 204         at91_set_a_periph(AT91_PIO_PORTA, 7, 1);        /* MCCDA */
 205         at91_set_a_periph(AT91_PIO_PORTA, 6, 1);        /* MCDA0 */
 206         at91_set_a_periph(AT91_PIO_PORTA, 9, 1);        /* MCDA1 */
 207         at91_set_a_periph(AT91_PIO_PORTA, 10, 1);       /* MCDA2 */
 208         at91_set_a_periph(AT91_PIO_PORTA, 11, 1);       /* MCDA3 */
 209 #endif
 210 }
 211 #endif
 212
 213 void at91_sdram_hw_init(void)
 214 {
 215         at91_set_a_periph(AT91_PIO_PORTC, 16, 0);
 216         at91_set_a_periph(AT91_PIO_PORTC, 17, 0);
 217         at91_set_a_periph(AT91_PIO_PORTC, 18, 0);
 218         at91_set_a_periph(AT91_PIO_PORTC, 19, 0);
 219         at91_set_a_periph(AT91_PIO_PORTC, 20, 0);
 220         at91_set_a_periph(AT91_PIO_PORTC, 21, 0);
 221         at91_set_a_periph(AT91_PIO_PORTC, 22, 0);
 222         at91_set_a_periph(AT91_PIO_PORTC, 23, 0);
 223         at91_set_a_periph(AT91_PIO_PORTC, 24, 0);
 224         at91_set_a_periph(AT91_PIO_PORTC, 25, 0);
 225         at91_set_a_periph(AT91_PIO_PORTC, 26, 0);
 226         at91_set_a_periph(AT91_PIO_PORTC, 27, 0);
 227         at91_set_a_periph(AT91_PIO_PORTC, 28, 0);
 228         at91_set_a_periph(AT91_PIO_PORTC, 29, 0);
 229         at91_set_a_periph(AT91_PIO_PORTC, 30, 0);
 230         at91_set_a_periph(AT91_PIO_PORTC, 31, 0);
 231 }