arch/arm/mach-at91/irq.c

   1 /*
   2  * linux/arch/arm/mach-at91/irq.c
   3  *
   4  *  Copyright (C) 2004 SAN People
   5  *  Copyright (C) 2004 ATMEL
   6  *  Copyright (C) Rick Bronson
   7  *
   8  * This program is free software; you can redistribute it and/or modify
   9  * it under the terms of the GNU General Public License as published by
  10  * the Free Software Foundation; either version 2 of the License, or
  11  * (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA
  21  */
  22
  23 #include <linux/init.h>
  24 #include <linux/module.h>
  25 #include <linux/mm.h>
  26 #include <linux/bitmap.h>
  27 #include <linux/types.h>
  28 #include <linux/irq.h>
  29 #include <linux/of.h>
  30 #include <linux/of_address.h>
  31 #include <linux/of_irq.h>
  32 #include <linux/irqdomain.h>
  33 #include <linux/err.h>
  34 #include <linux/slab.h>
  35
  36 #include <mach/hardware.h>
  37 #include <asm/irq.h>
  38 #include <asm/setup.h>
  39
  40 #include <asm/exception.h>
  41 #include <asm/mach/arch.h>
  42 #include <asm/mach/irq.h>
  43 #include <asm/mach/map.h>
  44
  45 #include "at91_aic.h"
  46
  47 void __iomem *at91_aic_base;
  48 static struct irq_domain *at91_aic_domain;
  49 static struct device_node *at91_aic_np;
  50 static unsigned int n_irqs = NR_AIC_IRQS;
  51 static unsigned long at91_aic_caps = 0;
  52
  53 /* AIC5 introduces a Source Select Register */
  54 #define AT91_AIC_CAP_AIC5       (1 << 0)
  55 #define has_aic5()              (at91_aic_caps & AT91_AIC_CAP_AIC5)
  56
  57 #ifdef CONFIG_PM
  58
  59 static unsigned long *wakeups;
  60 static unsigned long *backups;
  61
  62 #define set_backup(bit) set_bit(bit, backups)
  63 #define clear_backup(bit) clear_bit(bit, backups)
  64
  65 static int at91_aic_pm_init(void)
  66 {
  67         backups = kzalloc(BITS_TO_LONGS(n_irqs) * sizeof(*backups), GFP_KERNEL);
  68         if (!backups)
  69                 return -ENOMEM;
  70
  71         wakeups = kzalloc(BITS_TO_LONGS(n_irqs) * sizeof(*backups), GFP_KERNEL);
  72         if (!wakeups) {
  73                 kfree(backups);
  74                 return -ENOMEM;
  75         }
  76
  77         return 0;
  78 }
  79
  80 static int at91_aic_set_wake(struct irq_data *d, unsigned value)
  81 {
  82         if (unlikely(d->hwirq >= n_irqs))
  83                 return -EINVAL;
  84
  85         if (value)
  86                 set_bit(d->hwirq, wakeups);
  87         else
  88                 clear_bit(d->hwirq, wakeups);
  89
  90         return 0;
  91 }
  92
  93 void at91_irq_suspend(void)
  94 {
  95         int bit = -1;
  96
  97         if (has_aic5()) {
  98                 /* disable enabled irqs */
  99                 while ((bit = find_next_bit(backups, n_irqs, bit + 1)) < n_irqs) {
 100                         at91_aic_write(AT91_AIC5_SSR,
 101                                        bit & AT91_AIC5_INTSEL_MSK);
 102                         at91_aic_write(AT91_AIC5_IDCR, 1);
 103                 }
 104                 /* enable wakeup irqs */
 105                 bit = -1;
 106                 while ((bit = find_next_bit(wakeups, n_irqs, bit + 1)) < n_irqs) {
 107                         at91_aic_write(AT91_AIC5_SSR,
 108                                        bit & AT91_AIC5_INTSEL_MSK);
 109                         at91_aic_write(AT91_AIC5_IECR, 1);
 110                 }
 111         } else {
 112                 at91_aic_write(AT91_AIC_IDCR, *backups);
 113                 at91_aic_write(AT91_AIC_IECR, *wakeups);
 114         }
 115 }
 116
 117 void at91_irq_resume(void)
 118 {
 119         int bit = -1;
 120
 121         if (has_aic5()) {
 122                 /* disable wakeup irqs */
 123                 while ((bit = find_next_bit(wakeups, n_irqs, bit + 1)) < n_irqs) {
 124                         at91_aic_write(AT91_AIC5_SSR,
 125                                        bit & AT91_AIC5_INTSEL_MSK);
 126                         at91_aic_write(AT91_AIC5_IDCR, 1);
 127                 }
 128                 /* enable irqs disabled for suspend */
 129                 bit = -1;
 130                 while ((bit = find_next_bit(backups, n_irqs, bit + 1)) < n_irqs) {
 131                         at91_aic_write(AT91_AIC5_SSR,
 132                                        bit & AT91_AIC5_INTSEL_MSK);
 133                         at91_aic_write(AT91_AIC5_IECR, 1);
 134                 }
 135         } else {
 136                 at91_aic_write(AT91_AIC_IDCR, *wakeups);
 137                 at91_aic_write(AT91_AIC_IECR, *backups);
 138         }
 139 }
 140
 141 #else
 142 static inline int at91_aic_pm_init(void)
 143 {
 144         return 0;
 145 }
 146
 147 #define set_backup(bit)
 148 #define clear_backup(bit)
 149 #define at91_aic_set_wake       NULL
 150
 151 #endif /* CONFIG_PM */
 152
 153 asmlinkage void __exception_irq_entry
 154 at91_aic_handle_irq(struct pt_regs *regs)
 155 {
 156         u32 irqnr;
 157         u32 irqstat;
 158
 159         irqnr = at91_aic_read(AT91_AIC_IVR);
 160         irqstat = at91_aic_read(AT91_AIC_ISR);
 161
 162         /*
 163          * ISR value is 0 when there is no current interrupt or when there is
 164          * a spurious interrupt
 165          */
 166         if (!irqstat)
 167                 at91_aic_write(AT91_AIC_EOICR, 0);
 168         else
 169                 handle_IRQ(irqnr, regs);
 170 }
 171
 172 asmlinkage void __exception_irq_entry
 173 at91_aic5_handle_irq(struct pt_regs *regs)
 174 {
 175         u32 irqnr;
 176         u32 irqstat;
 177
 178         irqnr = at91_aic_read(AT91_AIC5_IVR);
 179         irqstat = at91_aic_read(AT91_AIC5_ISR);
 180
 181         if (!irqstat)
 182                 at91_aic_write(AT91_AIC5_EOICR, 0);
 183         else
 184                 handle_IRQ(irqnr, regs);
 185 }
 186
 187 static void at91_aic_mask_irq(struct irq_data *d)
 188 {
 189         /* Disable interrupt on AIC */
 190         at91_aic_write(AT91_AIC_IDCR, 1 << d->hwirq);
 191         /* Update ISR cache */
 192         clear_backup(d->hwirq);
 193 }
 194
 195 static void __maybe_unused at91_aic5_mask_irq(struct irq_data *d)
 196 {
 197         /* Disable interrupt on AIC5 */
 198         at91_aic_write(AT91_AIC5_SSR, d->hwirq & AT91_AIC5_INTSEL_MSK);
 199         at91_aic_write(AT91_AIC5_IDCR, 1);
 200         /* Update ISR cache */
 201         clear_backup(d->hwirq);
 202 }
 203
 204 static void at91_aic_unmask_irq(struct irq_data *d)
 205 {
 206         /* Enable interrupt on AIC */
 207         at91_aic_write(AT91_AIC_IECR, 1 << d->hwirq);
 208         /* Update ISR cache */
 209         set_backup(d->hwirq);
 210 }
 211
 212 static void __maybe_unused at91_aic5_unmask_irq(struct irq_data *d)
 213 {
 214         /* Enable interrupt on AIC5 */
 215         at91_aic_write(AT91_AIC5_SSR, d->hwirq & AT91_AIC5_INTSEL_MSK);
 216         at91_aic_write(AT91_AIC5_IECR, 1);
 217         /* Update ISR cache */
 218         set_backup(d->hwirq);
 219 }
 220
 221 static void at91_aic_eoi(struct irq_data *d)
 222 {
 223         /*
 224          * Mark end-of-interrupt on AIC, the controller doesn't care about
 225          * the value written. Moreover it's a write-only register.
 226          */
 227         at91_aic_write(AT91_AIC_EOICR, 0);
 228 }
 229
 230 static void __maybe_unused at91_aic5_eoi(struct irq_data *d)
 231 {
 232         at91_aic_write(AT91_AIC5_EOICR, 0);
 233 }
 234
 235 unsigned long *at91_extern_irq;
 236
 237 #define is_extern_irq(hwirq) test_bit(hwirq, at91_extern_irq)
 238
 239 static int at91_aic_compute_srctype(struct irq_data *d, unsigned type)
 240 {
 241         int srctype;
 242
 243         switch (type) {
 244         case IRQ_TYPE_LEVEL_HIGH:
 245                 srctype = AT91_AIC_SRCTYPE_HIGH;
 246                 break;
 247         case IRQ_TYPE_EDGE_RISING:
 248                 srctype = AT91_AIC_SRCTYPE_RISING;
 249                 break;
 250         case IRQ_TYPE_LEVEL_LOW:
 251                 if ((d->hwirq == AT91_ID_FIQ) || is_extern_irq(d->hwirq))               /* only supported on external interrupts */
 252                         srctype = AT91_AIC_SRCTYPE_LOW;
 253                 else
 254                         srctype = -EINVAL;
 255                 break;
 256         case IRQ_TYPE_EDGE_FALLING:
 257                 if ((d->hwirq == AT91_ID_FIQ) || is_extern_irq(d->hwirq))               /* only supported on external interrupts */
 258                         srctype = AT91_AIC_SRCTYPE_FALLING;
 259                 else
 260                         srctype = -EINVAL;
 261                 break;
 262         default:
 263                 srctype = -EINVAL;
 264         }
 265
 266         return srctype;
 267 }
 268
 269 static int at91_aic_set_type(struct irq_data *d, unsigned type)
 270 {
 271         unsigned int smr;
 272         int srctype;
 273
 274         srctype = at91_aic_compute_srctype(d, type);
 275         if (srctype < 0)
 276                 return srctype;
 277
 278         if (has_aic5()) {
 279                 at91_aic_write(AT91_AIC5_SSR,
 280                                d->hwirq & AT91_AIC5_INTSEL_MSK);
 281                 smr = at91_aic_read(AT91_AIC5_SMR) & ~AT91_AIC_SRCTYPE;
 282                 at91_aic_write(AT91_AIC5_SMR, smr | srctype);
 283         } else {
 284                 smr = at91_aic_read(AT91_AIC_SMR(d->hwirq))
 285                       & ~AT91_AIC_SRCTYPE;
 286                 at91_aic_write(AT91_AIC_SMR(d->hwirq), smr | srctype);
 287         }
 288
 289         return 0;
 290 }
 291
 292 static struct irq_chip at91_aic_chip = {
 293         .name           = "AIC",
 294         .irq_mask       = at91_aic_mask_irq,
 295         .irq_unmask     = at91_aic_unmask_irq,
 296         .irq_set_type   = at91_aic_set_type,
 297         .irq_set_wake   = at91_aic_set_wake,
 298         .irq_eoi        = at91_aic_eoi,
 299 };
 300
 301 static void __init at91_aic_hw_init(unsigned int spu_vector)
 302 {
 303         int i;
 304
 305         /*
 306          * Perform 8 End Of Interrupt Command to make sure AIC
 307          * will not Lock out nIRQ
 308          */
 309         for (i = 0; i < 8; i++)
 310                 at91_aic_write(AT91_AIC_EOICR, 0);
 311
 312         /*
 313          * Spurious Interrupt ID in Spurious Vector Register.
 314          * When there is no current interrupt, the IRQ Vector Register
 315          * reads the value stored in AIC_SPU
 316          */
 317         at91_aic_write(AT91_AIC_SPU, spu_vector);
 318
 319         /* No debugging in AIC: Debug (Protect) Control Register */
 320         at91_aic_write(AT91_AIC_DCR, 0);
 321
 322         /* Disable and clear all interrupts initially */
 323         at91_aic_write(AT91_AIC_IDCR, 0xFFFFFFFF);
 324         at91_aic_write(AT91_AIC_ICCR, 0xFFFFFFFF);
 325 }
 326
 327 static void __init __maybe_unused at91_aic5_hw_init(unsigned int spu_vector)
 328 {
 329         int i;
 330
 331         /*
 332          * Perform 8 End Of Interrupt Command to make sure AIC
 333          * will not Lock out nIRQ
 334          */
 335         for (i = 0; i < 8; i++)
 336                 at91_aic_write(AT91_AIC5_EOICR, 0);
 337
 338         /*
 339          * Spurious Interrupt ID in Spurious Vector Register.
 340          * When there is no current interrupt, the IRQ Vector Register
 341          * reads the value stored in AIC_SPU
 342          */
 343         at91_aic_write(AT91_AIC5_SPU, spu_vector);
 344
 345         /* No debugging in AIC: Debug (Protect) Control Register */
 346         at91_aic_write(AT91_AIC5_DCR, 0);
 347
 348         /* Disable and clear all interrupts initially */
 349         for (i = 0; i < n_irqs; i++) {
 350                 at91_aic_write(AT91_AIC5_SSR, i & AT91_AIC5_INTSEL_MSK);
 351                 at91_aic_write(AT91_AIC5_IDCR, 1);
 352                 at91_aic_write(AT91_AIC5_ICCR, 1);
 353         }
 354 }
 355
 356 #if defined(CONFIG_OF)
 357 static unsigned int *at91_aic_irq_priorities;
 358
 359 static int at91_aic_irq_map(struct irq_domain *h, unsigned int virq,
 360                                                         irq_hw_number_t hw)
 361 {
 362         /* Put virq number in Source Vector Register */
 363         at91_aic_write(AT91_AIC_SVR(hw), virq);
 364
 365         /* Active Low interrupt, with priority */
 366         at91_aic_write(AT91_AIC_SMR(hw),
 367                        AT91_AIC_SRCTYPE_LOW | at91_aic_irq_priorities[hw]);
 368
 369         irq_set_chip_and_handler(virq, &at91_aic_chip, handle_fasteoi_irq);
 370         set_irq_flags(virq, IRQF_VALID | IRQF_PROBE);
 371
 372         return 0;
 373 }
 374
 375 static int at91_aic5_irq_map(struct irq_domain *h, unsigned int virq,
 376                 irq_hw_number_t hw)
 377 {
 378         at91_aic_write(AT91_AIC5_SSR, hw & AT91_AIC5_INTSEL_MSK);
 379
 380         /* Put virq number in Source Vector Register */
 381         at91_aic_write(AT91_AIC5_SVR, virq);
 382
 383         /* Active Low interrupt, with priority */
 384         at91_aic_write(AT91_AIC5_SMR,
 385                        AT91_AIC_SRCTYPE_LOW | at91_aic_irq_priorities[hw]);
 386
 387         irq_set_chip_and_handler(virq, &at91_aic_chip, handle_fasteoi_irq);
 388         set_irq_flags(virq, IRQF_VALID | IRQF_PROBE);
 389
 390         return 0;
 391 }
 392
 393 static int at91_aic_irq_domain_xlate(struct irq_domain *d, struct device_node *ctrlr,
 394                                 const u32 *intspec, unsigned int intsize,
 395                                 irq_hw_number_t *out_hwirq, unsigned int *out_type)
 396 {
 397         if (WARN_ON(intsize < 3))
 398                 return -EINVAL;
 399         if (WARN_ON(intspec[0] >= n_irqs))
 400                 return -EINVAL;
 401         if (WARN_ON((intspec[2] < AT91_AIC_IRQ_MIN_PRIORITY)
 402                     || (intspec[2] > AT91_AIC_IRQ_MAX_PRIORITY)))
 403                 return -EINVAL;
 404
 405         *out_hwirq = intspec[0];
 406         *out_type = intspec[1] & IRQ_TYPE_SENSE_MASK;
 407         at91_aic_irq_priorities[*out_hwirq] = intspec[2];
 408
 409         return 0;
 410 }
 411
 412 static struct irq_domain_ops at91_aic_irq_ops = {
 413         .map    = at91_aic_irq_map,
 414         .xlate  = at91_aic_irq_domain_xlate,
 415 };
 416
 417 int __init at91_aic_of_common_init(struct device_node *node,
 418                                     struct device_node *parent)
 419 {
 420         struct property *prop;
 421         const __be32 *p;
 422         u32 val;
 423
 424         at91_extern_irq = kzalloc(BITS_TO_LONGS(n_irqs)
 425                                   * sizeof(*at91_extern_irq), GFP_KERNEL);
 426         if (!at91_extern_irq)
 427                 return -ENOMEM;
 428
 429         if (at91_aic_pm_init()) {
 430                 kfree(at91_extern_irq);
 431                 return -ENOMEM;
 432         }
 433
 434         at91_aic_irq_priorities = kzalloc(n_irqs
 435                                           * sizeof(*at91_aic_irq_priorities),
 436                                           GFP_KERNEL);
 437         if (!at91_aic_irq_priorities)
 438                 return -ENOMEM;
 439
 440         at91_aic_base = of_iomap(node, 0);
 441         at91_aic_np = node;
 442
 443         at91_aic_domain = irq_domain_add_linear(at91_aic_np, n_irqs,
 444                                                 &at91_aic_irq_ops, NULL);
 445         if (!at91_aic_domain)
 446                 panic("Unable to add AIC irq domain (DT)\n");
 447
 448         of_property_for_each_u32(node, "atmel,external-irqs", prop, p, val) {
 449                 if (val >= n_irqs)
 450                         pr_warn("AIC: external irq %d >= %d skip it\n",
 451                                 val, n_irqs);
 452                 else
 453                         set_bit(val, at91_extern_irq);
 454         }
 455
 456         irq_set_default_host(at91_aic_domain);
 457
 458         return 0;
 459 }
 460
 461 int __init at91_aic_of_init(struct device_node *node,
 462                                      struct device_node *parent)
 463 {
 464         int err;
 465
 466         err = at91_aic_of_common_init(node, parent);
 467         if (err)
 468                 return err;
 469
 470         at91_aic_hw_init(n_irqs);
 471
 472         return 0;
 473 }
 474
 475 int __init at91_aic5_of_init(struct device_node *node,
 476                                      struct device_node *parent)
 477 {
 478         int err;
 479
 480         at91_aic_caps |= AT91_AIC_CAP_AIC5;
 481         n_irqs = NR_AIC5_IRQS;
 482         at91_aic_chip.irq_ack           = at91_aic5_mask_irq;
 483         at91_aic_chip.irq_mask          = at91_aic5_mask_irq;
 484         at91_aic_chip.irq_unmask        = at91_aic5_unmask_irq;
 485         at91_aic_chip.irq_eoi           = at91_aic5_eoi;
 486         at91_aic_irq_ops.map            = at91_aic5_irq_map;
 487
 488         err = at91_aic_of_common_init(node, parent);
 489         if (err)
 490                 return err;
 491
 492         at91_aic5_hw_init(n_irqs);
 493
 494         return 0;
 495 }
 496 #endif
 497
 498 /*
 499  * Initialize the AIC interrupt controller.
 500  */
 501 void __init at91_aic_init(unsigned int *priority, unsigned int ext_irq_mask)
 502 {
 503         unsigned int i;
 504         int irq_base;
 505
 506         at91_extern_irq = kzalloc(BITS_TO_LONGS(n_irqs)
 507                                   * sizeof(*at91_extern_irq), GFP_KERNEL);
 508
 509         if (at91_aic_pm_init() || at91_extern_irq == NULL)
 510                 panic("Unable to allocate bit maps\n");
 511
 512         *at91_extern_irq = ext_irq_mask;
 513
 514         at91_aic_base = ioremap(AT91_AIC, 512);
 515         if (!at91_aic_base)
 516                 panic("Unable to ioremap AIC registers\n");
 517
 518         /* Add irq domain for AIC */
 519         irq_base = irq_alloc_descs(-1, 0, n_irqs, 0);
 520         if (irq_base < 0) {
 521                 WARN(1, "Cannot allocate irq_descs, assuming pre-allocated\n");
 522                 irq_base = 0;
 523         }
 524         at91_aic_domain = irq_domain_add_legacy(at91_aic_np, n_irqs,
 525                                                 irq_base, 0,
 526                                                 &irq_domain_simple_ops, NULL);
 527
 528         if (!at91_aic_domain)
 529                 panic("Unable to add AIC irq domain\n");
 530
 531         irq_set_default_host(at91_aic_domain);
 532
 533         /*
 534          * The IVR is used by macro get_irqnr_and_base to read and verify.
 535          * The irq number is NR_AIC_IRQS when a spurious interrupt has occurred.
 536          */
 537         for (i = 0; i < n_irqs; i++) {
 538                 /* Put hardware irq number in Source Vector Register: */
 539                 at91_aic_write(AT91_AIC_SVR(i), NR_IRQS_LEGACY + i);
 540                 /* Active Low interrupt, with the specified priority */
 541                 at91_aic_write(AT91_AIC_SMR(i), AT91_AIC_SRCTYPE_LOW | priority[i]);
 542                 irq_set_chip_and_handler(NR_IRQS_LEGACY + i, &at91_aic_chip, handle_fasteoi_irq);
 543                 set_irq_flags(i, IRQF_VALID | IRQF_PROBE);
 544         }
 545
 546         at91_aic_hw_init(n_irqs);
 547 }