arch/arm/plat-mxc/include/mach/iomux-mx6q.h

   1 /*
   2  * Copyright (C) 2011 Freescale Semiconductor, Inc. All Rights Reserved.
   3  *
   4  * This program is free software; you can redistribute it and/or modify
   5  * it under the terms of the GNU General Public License as published by
   6  * the Free Software Foundation; either version 2 of the License, or
   7  * (at your option) any later version.
   8
   9  * This program is distributed in the hope that it will be useful,
  10  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  11  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  12  * GNU General Public License for more details.
  13
  14  * You should have received a copy of the GNU General Public License along
  15  * with this program; if not, write to the Free Software Foundation, Inc.,
  16  * 51 Franklin Street, Fifth Floor, Boston, MA 02110-1301 USA.
  17  *
  18  * Auto Generate file, please don't edit it
  19  *
  20  */
  21
  22 #ifndef __MACH_IOMUX_MX6Q_H__
  23 #define __MACH_IOMUX_MX6Q_H__
  24
  25 #include <mach/iomux-v3.h>
  26
  27 /*
  28  * various IOMUX alternate output functions (1-7)
  29  */
  30 typedef enum iomux_config {
  31         IOMUX_CONFIG_ALT0,
  32         IOMUX_CONFIG_ALT1,
  33         IOMUX_CONFIG_ALT2,
  34         IOMUX_CONFIG_ALT3,
  35         IOMUX_CONFIG_ALT4,
  36         IOMUX_CONFIG_ALT5,
  37         IOMUX_CONFIG_ALT6,
  38         IOMUX_CONFIG_ALT7,
  39         IOMUX_CONFIG_GPIO,      /* added to help user use GPIO mode */
  40         } iomux_pin_cfg_t;
  41
  42 #define NON_MUX_I       0x3FF
  43 #define NON_PAD_I       0x7FF
  44
  45 #define MX6Q_UART_PAD_CTRL      (PAD_CTL_PKE | PAD_CTL_PUE |    \
  46                 PAD_CTL_PUS_100K_UP | PAD_CTL_SPEED_MED |       \
  47                 PAD_CTL_DSE_40ohm | PAD_CTL_SRE_FAST | PAD_CTL_HYS)
  48
  49 #define MX6Q_USDHC_PAD_CTRL     (PAD_CTL_PKE | PAD_CTL_PUE |    \
  50                 PAD_CTL_PUS_100K_UP | PAD_CTL_SPEED_MED |       \
  51                 PAD_CTL_DSE_40ohm | PAD_CTL_SRE_FAST | PAD_CTL_HYS)
  52
  53 #define MX6Q_ENET_PAD_CTRL      (PAD_CTL_PKE | PAD_CTL_PUE |    \
  54                 PAD_CTL_PUS_100K_UP | PAD_CTL_SPEED_MED |       \
  55                 PAD_CTL_DSE_40ohm | PAD_CTL_HYS)
  56
  57 #define MX6Q_I2C_PAD_CTRL      (PAD_CTL_SRE_FAST | PAD_CTL_ODE | \
  58                 PAD_CTL_PKE | PAD_CTL_PUE | PAD_CTL_DSE_40ohm | \
  59                 PAD_CTL_PUS_100K_UP | PAD_CTL_HYS | PAD_CTL_SPEED_MED)
  60
  61 #define _MX6Q_PAD_SD2_DAT1__USDHC2_DAT1                         \
  62                 IOMUX_PAD(0x0360, 0x004C, 0, 0x0000, 0, 0)
  63 #define _MX6Q_PAD_SD2_DAT1__ECSPI5_SS0                          \
  64                 IOMUX_PAD(0x0360, 0x004C, 1, 0x0834, 0, 0)
  65 #define _MX6Q_PAD_SD2_DAT1__WEIM_WEIM_CS_2                      \
  66                 IOMUX_PAD(0x0360, 0x004C, 2, 0x0000, 0, 0)
  67 #define _MX6Q_PAD_SD2_DAT1__AUDMUX_AUD4_TXFS                    \
  68                 IOMUX_PAD(0x0360, 0x004C, 3, 0x07C8, 0, 0)
  69 #define _MX6Q_PAD_SD2_DAT1__KPP_COL_7                           \
  70                 IOMUX_PAD(0x0360, 0x004C, 4, 0x08F0, 0, 0)
  71 #define _MX6Q_PAD_SD2_DAT1__GPIO_1_14                           \
  72                 IOMUX_PAD(0x0360, 0x004C, 5, 0x0000, 0, 0)
  73 #define _MX6Q_PAD_SD2_DAT1__CCM_WAIT                            \
  74                 IOMUX_PAD(0x0360, 0x004C, 6, 0x0000, 0, 0)
  75 #define _MX6Q_PAD_SD2_DAT1__ANATOP_ANATOP_TESTO_0               \
  76                 IOMUX_PAD(0x0360, 0x004C, 7, 0x0000, 0, 0)
  77
  78 #define _MX6Q_PAD_SD2_DAT2__USDHC2_DAT2                         \
  79                 IOMUX_PAD(0x0364, 0x0050, 0, 0x0000, 0, 0)
  80 #define _MX6Q_PAD_SD2_DAT2__ECSPI5_SS1                          \
  81                 IOMUX_PAD(0x0364, 0x0050, 1, 0x0838, 0, 0)
  82 #define _MX6Q_PAD_SD2_DAT2__WEIM_WEIM_CS_3                      \
  83                 IOMUX_PAD(0x0364, 0x0050, 2, 0x0000, 0, 0)
  84 #define _MX6Q_PAD_SD2_DAT2__AUDMUX_AUD4_TXD                     \
  85                 IOMUX_PAD(0x0364, 0x0050, 3, 0x07B8, 0, 0)
  86 #define _MX6Q_PAD_SD2_DAT2__KPP_ROW_6                           \
  87                 IOMUX_PAD(0x0364, 0x0050, 4, 0x08F8, 0, 0)
  88 #define _MX6Q_PAD_SD2_DAT2__GPIO_1_13                           \
  89                 IOMUX_PAD(0x0364, 0x0050, 5, 0x0000, 0, 0)
  90 #define _MX6Q_PAD_SD2_DAT2__CCM_STOP                            \
  91                 IOMUX_PAD(0x0364, 0x0050, 6, 0x0000, 0, 0)
  92 #define _MX6Q_PAD_SD2_DAT2__ANATOP_ANATOP_TESTO_1               \
  93                 IOMUX_PAD(0x0364, 0x0050, 7, 0x0000, 0, 0)
  94
  95 #define _MX6Q_PAD_SD2_DAT0__USDHC2_DAT0                         \
  96                 IOMUX_PAD(0x0368, 0x0054, 0, 0x0000, 0, 0)
  97 #define _MX6Q_PAD_SD2_DAT0__ECSPI5_MISO                         \
  98                 IOMUX_PAD(0x0368, 0x0054, 1, 0x082C, 0, 0)
  99 #define _MX6Q_PAD_SD2_DAT0__AUDMUX_AUD4_RXD                     \
 100                 IOMUX_PAD(0x0368, 0x0054, 3, 0x07B4, 0, 0)
 101 #define _MX6Q_PAD_SD2_DAT0__KPP_ROW_7                           \
 102                 IOMUX_PAD(0x0368, 0x0054, 4, 0x08FC, 0, 0)
 103 #define _MX6Q_PAD_SD2_DAT0__GPIO_1_15                           \
 104                 IOMUX_PAD(0x0368, 0x0054, 5, 0x0000, 0, 0)
 105 #define _MX6Q_PAD_SD2_DAT0__DCIC2_DCIC_OUT                      \
 106                 IOMUX_PAD(0x0368, 0x0054, 6, 0x0000, 0, 0)
 107 #define _MX6Q_PAD_SD2_DAT0__ANATOP_ANATOP_TESTO_2               \
 108                 IOMUX_PAD(0x0368, 0x0054, 7, 0x0000, 0, 0)
 109
 110 #define _MX6Q_PAD_RGMII_TXC__USBOH3_H2_DATA                     \
 111                 IOMUX_PAD(0x036C, 0x0058, 0, 0x0000, 0, 0)
 112 #define _MX6Q_PAD_RGMII_TXC__ENET_RGMII_TXC                     \
 113                 IOMUX_PAD(0x036C, 0x0058, 1, 0x0000, 0, 0)
 114 #define _MX6Q_PAD_RGMII_TXC__SPDIF_SPDIF_EXTCLK                 \
 115                 IOMUX_PAD(0x036C, 0x0058, 2, 0x0918, 0, 0)
 116 #define _MX6Q_PAD_RGMII_TXC__GPIO_6_19                          \
 117                 IOMUX_PAD(0x036C, 0x0058, 5, 0x0000, 0, 0)
 118 #define _MX6Q_PAD_RGMII_TXC__MIPI_CORE_DPHY_TEST_IN_0           \
 119                 IOMUX_PAD(0x036C, 0x0058, 6, 0x0000, 0, 0)
 120 #define _MX6Q_PAD_RGMII_TXC__ANATOP_ANATOP_24M_OUT              \
 121                 IOMUX_PAD(0x036C, 0x0058, 7, 0x0000, 0, 0)
 122
 123 #define _MX6Q_PAD_RGMII_TD0__MIPI_HSI_CTRL_TX_READY             \
 124                 IOMUX_PAD(0x0370, 0x005C, 0, 0x0000, 0, 0)
 125 #define _MX6Q_PAD_RGMII_TD0__ENET_RGMII_TD0                     \
 126                 IOMUX_PAD(0x0370, 0x005C, 1, 0x0000, 0, 0)
 127 #define _MX6Q_PAD_RGMII_TD0__GPIO_6_20                          \
 128                 IOMUX_PAD(0x0370, 0x005C, 5, 0x0000, 0, 0)
 129 #define _MX6Q_PAD_RGMII_TD0__MIPI_CORE_DPHY_TEST_IN_1           \
 130                 IOMUX_PAD(0x0370, 0x005C, 6, 0x0000, 0, 0)
 131
 132 #define _MX6Q_PAD_RGMII_TD1__MIPI_HSI_CTRL_RX_FLAG              \
 133                 IOMUX_PAD(0x0374, 0x0060, 0, 0x0000, 0, 0)
 134 #define _MX6Q_PAD_RGMII_TD1__ENET_RGMII_TD1                     \
 135                 IOMUX_PAD(0x0374, 0x0060, 1, 0x0000, 0, 0)
 136 #define _MX6Q_PAD_RGMII_TD1__GPIO_6_21                          \
 137                 IOMUX_PAD(0x0374, 0x0060, 5, 0x0000, 0, 0)
 138 #define _MX6Q_PAD_RGMII_TD1__MIPI_CORE_DPHY_TEST_IN_2           \
 139                 IOMUX_PAD(0x0374, 0x0060, 6, 0x0000, 0, 0)
 140 #define _MX6Q_PAD_RGMII_TD1__CCM_PLL3_BYP                       \
 141                 IOMUX_PAD(0x0374, 0x0060, 7, 0x0000, 0, 0)
 142
 143 #define _MX6Q_PAD_RGMII_TD2__MIPI_HSI_CTRL_RX_DATA              \
 144                 IOMUX_PAD(0x0378, 0x0064, 0, 0x0000, 0, 0)
 145 #define _MX6Q_PAD_RGMII_TD2__ENET_RGMII_TD2                     \
 146                 IOMUX_PAD(0x0378, 0x0064, 1, 0x0000, 0, 0)
 147 #define _MX6Q_PAD_RGMII_TD2__GPIO_6_22                          \
 148                 IOMUX_PAD(0x0378, 0x0064, 5, 0x0000, 0, 0)
 149 #define _MX6Q_PAD_RGMII_TD2__MIPI_CORE_DPHY_TEST_IN_3           \
 150                 IOMUX_PAD(0x0378, 0x0064, 6, 0x0000, 0, 0)
 151 #define _MX6Q_PAD_RGMII_TD2__CCM_PLL2_BYP                       \
 152                 IOMUX_PAD(0x0378, 0x0064, 7, 0x0000, 0, 0)
 153
 154 #define _MX6Q_PAD_RGMII_TD3__MIPI_HSI_CTRL_RX_WAKE              \
 155                 IOMUX_PAD(0x037C, 0x0068, 0, 0x0000, 0, 0)
 156 #define _MX6Q_PAD_RGMII_TD3__ENET_RGMII_TD3                     \
 157                 IOMUX_PAD(0x037C, 0x0068, 1, 0x0000, 0, 0)
 158 #define _MX6Q_PAD_RGMII_TD3__GPIO_6_23                          \
 159                 IOMUX_PAD(0x037C, 0x0068, 5, 0x0000, 0, 0)
 160 #define _MX6Q_PAD_RGMII_TD3__MIPI_CORE_DPHY_TEST_IN_4           \
 161                 IOMUX_PAD(0x037C, 0x0068, 6, 0x0000, 0, 0)
 162
 163 #define _MX6Q_PAD_RGMII_RX_CTL__USBOH3_H3_DATA                  \
 164                 IOMUX_PAD(0x0380, 0x006C, 0, 0x0000, 0, 0)
 165 #define _MX6Q_PAD_RGMII_RX_CTL__ENET_RGMII_RX_CTL               \
 166                 IOMUX_PAD(0x0380, 0x006C, 1, 0x0858, 0, 0)
 167 #define _MX6Q_PAD_RGMII_RX_CTL__GPIO_6_24                       \
 168                 IOMUX_PAD(0x0380, 0x006C, 5, 0x0000, 0, 0)
 169 #define _MX6Q_PAD_RGMII_RX_CTL__MIPI_CORE_DPHY_TEST_IN_5        \
 170                 IOMUX_PAD(0x0380, 0x006C, 6, 0x0000, 0, 0)
 171
 172 #define _MX6Q_PAD_RGMII_RD0__MIPI_HSI_CTRL_RX_READY             \
 173                 IOMUX_PAD(0x0384, 0x0070, 0, 0x0000, 0, 0)
 174 #define _MX6Q_PAD_RGMII_RD0__ENET_RGMII_RD0                     \
 175                 IOMUX_PAD(0x0384, 0x0070, 1, 0x0848, 0, 0)
 176 #define _MX6Q_PAD_RGMII_RD0__GPIO_6_25                          \
 177                 IOMUX_PAD(0x0384, 0x0070, 5, 0x0000, 0, 0)
 178 #define _MX6Q_PAD_RGMII_RD0__MIPI_CORE_DPHY_TEST_IN_6           \
 179                 IOMUX_PAD(0x0384, 0x0070, 6, 0x0000, 0, 0)
 180
 181 #define _MX6Q_PAD_RGMII_TX_CTL__USBOH3_H2_STROBE                \
 182                 IOMUX_PAD(0x0388, 0x0074, 0, 0x0000, 0, 0)
 183 #define _MX6Q_PAD_RGMII_TX_CTL__ENET_RGMII_TX_CTL               \
 184                 IOMUX_PAD(0x0388, 0x0074, 1, 0x0000, 0, 0)
 185 #define _MX6Q_PAD_RGMII_TX_CTL__GPIO_6_26                       \
 186                 IOMUX_PAD(0x0388, 0x0074, 5, 0x0000, 0, 0)
 187 #define _MX6Q_PAD_RGMII_TX_CTL__MIPI_CORE_DPHY_TEST_IN_7        \
 188                 IOMUX_PAD(0x0388, 0x0074, 6, 0x0000, 0, 0)
 189 #define _MX6Q_PAD_RGMII_TX_CTL__ENET_ANATOP_ETHERNET_REF_OUT    \
 190                 IOMUX_PAD(0x0388, 0x0074, 7, 0x083C, 0, 0)
 191
 192 #define _MX6Q_PAD_RGMII_RD1__MIPI_HSI_CTRL_TX_FLAG              \
 193                 IOMUX_PAD(0x038C, 0x0078, 0, 0x0000, 0, 0)
 194 #define _MX6Q_PAD_RGMII_RD1__ENET_RGMII_RD1                     \
 195                 IOMUX_PAD(0x038C, 0x0078, 1, 0x084C, 0, 0)
 196 #define _MX6Q_PAD_RGMII_RD1__GPIO_6_27                          \
 197                 IOMUX_PAD(0x038C, 0x0078, 5, 0x0000, 0, 0)
 198 #define _MX6Q_PAD_RGMII_RD1__MIPI_CORE_DPHY_TEST_IN_8           \
 199                 IOMUX_PAD(0x038C, 0x0078, 6, 0x0000, 0, 0)
 200 #define _MX6Q_PAD_RGMII_RD1__SJC_FAIL                           \
 201                 IOMUX_PAD(0x038C, 0x0078, 7, 0x0000, 0, 0)
 202
 203 #define _MX6Q_PAD_RGMII_RD2__MIPI_HSI_CTRL_TX_DATA              \
 204                 IOMUX_PAD(0x0390, 0x007C, 0, 0x0000, 0, 0)
 205 #define _MX6Q_PAD_RGMII_RD2__ENET_RGMII_RD2                     \
 206                 IOMUX_PAD(0x0390, 0x007C, 1, 0x0850, 0, 0)
 207 #define _MX6Q_PAD_RGMII_RD2__GPIO_6_28                          \
 208                 IOMUX_PAD(0x0390, 0x007C, 5, 0x0000, 0, 0)
 209 #define _MX6Q_PAD_RGMII_RD2__MIPI_CORE_DPHY_TEST_IN_9           \
 210                 IOMUX_PAD(0x0390, 0x007C, 6, 0x0000, 0, 0)
 211
 212 #define _MX6Q_PAD_RGMII_RD3__MIPI_HSI_CTRL_TX_WAKE              \
 213                 IOMUX_PAD(0x0394, 0x0080, 0, 0x0000, 0, 0)
 214 #define _MX6Q_PAD_RGMII_RD3__ENET_RGMII_RD3                     \
 215                 IOMUX_PAD(0x0394, 0x0080, 1, 0x0854, 0, 0)
 216 #define _MX6Q_PAD_RGMII_RD3__GPIO_6_29                          \
 217                 IOMUX_PAD(0x0394, 0x0080, 5, 0x0000, 0, 0)
 218 #define _MX6Q_PAD_RGMII_RD3__MIPI_CORE_DPHY_TEST_IN_10          \
 219                 IOMUX_PAD(0x0394, 0x0080, 6, 0x0000, 0, 0)
 220
 221 #define _MX6Q_PAD_RGMII_RXC__USBOH3_H3_STROBE                   \
 222                 IOMUX_PAD(0x0398, 0x0084, 0, 0x0000, 0, 0)
 223 #define _MX6Q_PAD_RGMII_RXC__ENET_RGMII_RXC                     \
 224                 IOMUX_PAD(0x0398, 0x0084, 1, 0x0844, 0, 0)
 225 #define _MX6Q_PAD_RGMII_RXC__GPIO_6_30                          \
 226                 IOMUX_PAD(0x0398, 0x0084, 5, 0x0000, 0, 0)
 227 #define _MX6Q_PAD_RGMII_RXC__MIPI_CORE_DPHY_TEST_IN_11          \
 228                 IOMUX_PAD(0x0398, 0x0084, 6, 0x0000, 0, 0)
 229
 230 #define _MX6Q_PAD_EIM_A25__WEIM_WEIM_A_25                       \
 231                 IOMUX_PAD(0x039C, 0x0088, 0, 0x0000, 0, 0)
 232 #define _MX6Q_PAD_EIM_A25__ECSPI4_SS1                           \
 233                 IOMUX_PAD(0x039C, 0x0088, 1, 0x0000, 0, 0)
 234 #define _MX6Q_PAD_EIM_A25__ECSPI2_RDY                           \
 235                 IOMUX_PAD(0x039C, 0x0088, 2, 0x0000, 0, 0)
 236 #define _MX6Q_PAD_EIM_A25__IPU1_DI1_PIN12                       \
 237                 IOMUX_PAD(0x039C, 0x0088, 3, 0x0000, 0, 0)
 238 #define _MX6Q_PAD_EIM_A25__IPU1_DI0_D1_CS                       \
 239                 IOMUX_PAD(0x039C, 0x0088, 4, 0x0000, 0, 0)
 240 #define _MX6Q_PAD_EIM_A25__GPIO_5_2                             \
 241                 IOMUX_PAD(0x039C, 0x0088, 5, 0x0000, 0, 0)
 242 #define _MX6Q_PAD_EIM_A25__HDMI_TX_CEC_LINE                     \
 243                 IOMUX_PAD(0x039C, 0x0088, 6, 0x088C, 0, 0)
 244 #define _MX6Q_PAD_EIM_A25__PL301_MX6QPER1_HBURST_0              \
 245                 IOMUX_PAD(0x039C, 0x0088, 7, 0x0000, 0, 0)
 246
 247 #define _MX6Q_PAD_EIM_EB2__WEIM_WEIM_EB_2                       \
 248                 IOMUX_PAD(0x03A0, 0x008C, 0, 0x0000, 0, 0)
 249 #define _MX6Q_PAD_EIM_EB2__ECSPI1_SS0                           \
 250                 IOMUX_PAD(0x03A0, 0x008C, 1, 0x0800, 0, 0)
 251 #define _MX6Q_PAD_EIM_EB2__CCM_DI1_EXT_CLK                      \
 252                 IOMUX_PAD(0x03A0, 0x008C, 2, 0x07EC, 0, 0)
 253 #define _MX6Q_PAD_EIM_EB2__IPU2_CSI1_D_19                       \
 254                 IOMUX_PAD(0x03A0, 0x008C, 3, 0x08D4, 0, 0)
 255 #define _MX6Q_PAD_EIM_EB2__HDMI_TX_DDC_SCL                      \
 256                 IOMUX_PAD(0x03A0, 0x008C, 4, 0x0890, 0, 0)
 257 #define _MX6Q_PAD_EIM_EB2__GPIO_2_30                            \
 258                 IOMUX_PAD(0x03A0, 0x008C, 5, 0x0000, 0, 0)
 259 #define _MX6Q_PAD_EIM_EB2__I2C2_SCL                             \
 260                 IOMUX_PAD(0x03A0, 0x008C, 6 | IOMUX_CONFIG_SION, 0x08A0, 0, 0)
 261 #define _MX6Q_PAD_EIM_EB2__SRC_BT_CFG_30                        \
 262                 IOMUX_PAD(0x03A0, 0x008C, 7, 0x0000, 0, 0)
 263
 264 #define _MX6Q_PAD_EIM_D16__WEIM_WEIM_D_16                       \
 265                 IOMUX_PAD(0x03A4, 0x0090, 0, 0x0000, 0, 0)
 266 #define _MX6Q_PAD_EIM_D16__ECSPI1_SCLK                          \
 267                 IOMUX_PAD(0x03A4, 0x0090, 1, 0x07F4, 0, 0)
 268 #define _MX6Q_PAD_EIM_D16__IPU1_DI0_PIN5                        \
 269                 IOMUX_PAD(0x03A4, 0x0090, 2, 0x0000, 0, 0)
 270 #define _MX6Q_PAD_EIM_D16__IPU2_CSI1_D_18                       \
 271                 IOMUX_PAD(0x03A4, 0x0090, 3, 0x08D0, 0, 0)
 272 #define _MX6Q_PAD_EIM_D16__HDMI_TX_DDC_SDA                      \
 273                 IOMUX_PAD(0x03A4, 0x0090, 4, 0x0894, 0, 0)
 274 #define _MX6Q_PAD_EIM_D16__GPIO_3_16                            \
 275                 IOMUX_PAD(0x03A4, 0x0090, 5, 0x0000, 0, 0)
 276 #define _MX6Q_PAD_EIM_D16__I2C2_SDA                             \
 277                 IOMUX_PAD(0x03A4, 0x0090, 6 | IOMUX_CONFIG_SION, 0x08A4, 0, 0)
 278
 279 #define _MX6Q_PAD_EIM_D17__WEIM_WEIM_D_17                       \
 280                 IOMUX_PAD(0x03A8, 0x0094, 0, 0x0000, 0, 0)
 281 #define _MX6Q_PAD_EIM_D17__ECSPI1_MISO                          \
 282                 IOMUX_PAD(0x03A8, 0x0094, 1, 0x07F8, 0, 0)
 283 #define _MX6Q_PAD_EIM_D17__IPU1_DI0_PIN6                        \
 284                 IOMUX_PAD(0x03A8, 0x0094, 2, 0x0000, 0, 0)
 285 #define _MX6Q_PAD_EIM_D17__IPU2_CSI1_PIXCLK                     \
 286                 IOMUX_PAD(0x03A8, 0x0094, 3, 0x08E0, 0, 0)
 287 #define _MX6Q_PAD_EIM_D17__DCIC1_DCIC_OUT                       \
 288                 IOMUX_PAD(0x03A8, 0x0094, 4, 0x0000, 0, 0)
 289 #define _MX6Q_PAD_EIM_D17__GPIO_3_17                            \
 290                 IOMUX_PAD(0x03A8, 0x0094, 5, 0x0000, 0, 0)
 291 #define _MX6Q_PAD_EIM_D17__I2C3_SCL                             \
 292                 IOMUX_PAD(0x03A8, 0x0094, 6 | IOMUX_CONFIG_SION, 0x08A8, 0, 0)
 293 #define _MX6Q_PAD_EIM_D17__PL301_MX6QPER1_HBURST_1              \
 294                 IOMUX_PAD(0x03A8, 0x0094, 7, 0x0000, 0, 0)
 295
 296 #define _MX6Q_PAD_EIM_D18__WEIM_WEIM_D_18                       \
 297                 IOMUX_PAD(0x03AC, 0x0098, 0, 0x0000, 0, 0)
 298 #define _MX6Q_PAD_EIM_D18__ECSPI1_MOSI                          \
 299                 IOMUX_PAD(0x03AC, 0x0098, 1, 0x07FC, 0, 0)
 300 #define _MX6Q_PAD_EIM_D18__IPU1_DI0_PIN7                        \
 301                 IOMUX_PAD(0x03AC, 0x0098, 2, 0x0000, 0, 0)
 302 #define _MX6Q_PAD_EIM_D18__IPU2_CSI1_D_17                       \
 303                 IOMUX_PAD(0x03AC, 0x0098, 3, 0x08CC, 0, 0)
 304 #define _MX6Q_PAD_EIM_D18__IPU1_DI1_D0_CS                       \
 305                 IOMUX_PAD(0x03AC, 0x0098, 4, 0x0000, 0, 0)
 306 #define _MX6Q_PAD_EIM_D18__GPIO_3_18                            \
 307                 IOMUX_PAD(0x03AC, 0x0098, 5, 0x0000, 0, 0)
 308 #define _MX6Q_PAD_EIM_D18__I2C3_SDA                             \
 309                 IOMUX_PAD(0x03AC, 0x0098, 6 | IOMUX_CONFIG_SION, 0x08AC, 0, 0)
 310 #define _MX6Q_PAD_EIM_D18__PL301_MX6QPER1_HBURST_2              \
 311                 IOMUX_PAD(0x03AC, 0x0098, 7, 0x0000, 0, 0)
 312
 313 #define _MX6Q_PAD_EIM_D19__WEIM_WEIM_D_19                       \
 314                 IOMUX_PAD(0x03B0, 0x009C, 0, 0x0000, 0, 0)
 315 #define _MX6Q_PAD_EIM_D19__ECSPI1_SS1                           \
 316                 IOMUX_PAD(0x03B0, 0x009C, 1, 0x0804, 0, 0)
 317 #define _MX6Q_PAD_EIM_D19__IPU1_DI0_PIN8                        \
 318                 IOMUX_PAD(0x03B0, 0x009C, 2, 0x0000, 0, 0)
 319 #define _MX6Q_PAD_EIM_D19__IPU2_CSI1_D_16                       \
 320                 IOMUX_PAD(0x03B0, 0x009C, 3, 0x08C8, 0, 0)
 321 #define _MX6Q_PAD_EIM_D19__UART1_CTS                            \
 322                 IOMUX_PAD(0x03B0, 0x009C, 4, 0x091C, 0, 0)
 323 #define _MX6Q_PAD_EIM_D19__GPIO_3_19                            \
 324                 IOMUX_PAD(0x03B0, 0x009C, 5, 0x0000, 0, 0)
 325 #define _MX6Q_PAD_EIM_D19__EPIT1_EPITO                          \
 326                 IOMUX_PAD(0x03B0, 0x009C, 6, 0x0000, 0, 0)
 327 #define _MX6Q_PAD_EIM_D19__PL301_MX6QPER1_HRESP                 \
 328                 IOMUX_PAD(0x03B0, 0x009C, 7, 0x0000, 0, 0)
 329
 330 #define _MX6Q_PAD_EIM_D20__WEIM_WEIM_D_20                       \
 331                 IOMUX_PAD(0x03B4, 0x00A0, 0, 0x0000, 0, 0)
 332 #define _MX6Q_PAD_EIM_D20__ECSPI4_SS0                           \
 333                 IOMUX_PAD(0x03B4, 0x00A0, 1, 0x0824, 0, 0)
 334 #define _MX6Q_PAD_EIM_D20__IPU1_DI0_PIN16                       \
 335                 IOMUX_PAD(0x03B4, 0x00A0, 2, 0x0000, 0, 0)
 336 #define _MX6Q_PAD_EIM_D20__IPU2_CSI1_D_15                       \
 337                 IOMUX_PAD(0x03B4, 0x00A0, 3, 0x08C4, 0, 0)
 338 #define _MX6Q_PAD_EIM_D20__UART1_CTS                            \
 339                 IOMUX_PAD(0x03B4, 0x00A0, 4, 0x0000, 0, 0)
 340 #define _MX6Q_PAD_EIM_D20__UART1_RTS                            \
 341                 IOMUX_PAD(0x03B4, 0x00A0, 4, 0x091C, 1, 0)
 342 #define _MX6Q_PAD_EIM_D20__GPIO_3_20                            \
 343                 IOMUX_PAD(0x03B4, 0x00A0, 5, 0x0000, 0, 0)
 344 #define _MX6Q_PAD_EIM_D20__EPIT2_EPITO                          \
 345                 IOMUX_PAD(0x03B4, 0x00A0, 6, 0x0000, 0, 0)
 346
 347 #define _MX6Q_PAD_EIM_D21__WEIM_WEIM_D_21                       \
 348                 IOMUX_PAD(0x03B8, 0x00A4, 0, 0x0000, 0, 0)
 349 #define _MX6Q_PAD_EIM_D21__ECSPI4_SCLK                          \
 350                 IOMUX_PAD(0x03B8, 0x00A4, 1, 0x0000, 0, 0)
 351 #define _MX6Q_PAD_EIM_D21__IPU1_DI0_PIN17                       \
 352                 IOMUX_PAD(0x03B8, 0x00A4, 2, 0x0000, 0, 0)
 353 #define _MX6Q_PAD_EIM_D21__IPU2_CSI1_D_11                       \
 354                 IOMUX_PAD(0x03B8, 0x00A4, 3, 0x08B4, 0, 0)
 355 #define _MX6Q_PAD_EIM_D21__USBOH3_USBOTG_OC                     \
 356                 IOMUX_PAD(0x03B8, 0x00A4, 4, 0x0944, 0, 0)
 357 #define _MX6Q_PAD_EIM_D21__GPIO_3_21                    \
 358                 IOMUX_PAD(0x03B8, 0x00A4, 5, 0x0000, 0, 0)
 359 #define _MX6Q_PAD_EIM_D21__I2C1_SCL                     \
 360                 IOMUX_PAD(0x03B8, 0x00A4, 6 | IOMUX_CONFIG_SION, 0x0898, 0, 0)
 361 #define _MX6Q_PAD_EIM_D21__SPDIF_IN1                    \
 362                 IOMUX_PAD(0x03B8, 0x00A4, 7, 0x0914, 0, 0)
 363
 364 #define _MX6Q_PAD_EIM_D22__WEIM_WEIM_D_22                       \
 365                 IOMUX_PAD(0x03BC, 0x00A8, 0, 0x0000, 0, 0)
 366 #define _MX6Q_PAD_EIM_D22__ECSPI4_MISO                          \
 367                 IOMUX_PAD(0x03BC, 0x00A8, 1, 0x0000, 0, 0)
 368 #define _MX6Q_PAD_EIM_D22__IPU1_DI0_PIN1                        \
 369                 IOMUX_PAD(0x03BC, 0x00A8, 2, 0x0000, 0, 0)
 370 #define _MX6Q_PAD_EIM_D22__IPU2_CSI1_D_10                       \
 371                 IOMUX_PAD(0x03BC, 0x00A8, 3, 0x08B0, 0, 0)
 372 #define _MX6Q_PAD_EIM_D22__USBOH3_USBOTG_PWR                    \
 373                 IOMUX_PAD(0x03BC, 0x00A8, 4, 0x0000, 0, 0)
 374 #define _MX6Q_PAD_EIM_D22__GPIO_3_22                            \
 375                 IOMUX_PAD(0x03BC, 0x00A8, 5, 0x0000, 0, 0)
 376 #define _MX6Q_PAD_EIM_D22__SPDIF_OUT1                           \
 377                 IOMUX_PAD(0x03BC, 0x00A8, 6, 0x0000, 0, 0)
 378 #define _MX6Q_PAD_EIM_D22__PL301_MX6QPER1_HWRITE                \
 379                 IOMUX_PAD(0x03BC, 0x00A8, 7, 0x0000, 0, 0)
 380
 381 #define _MX6Q_PAD_EIM_D23__WEIM_WEIM_D_23                       \
 382                 IOMUX_PAD(0x03C0, 0x00AC, 0, 0x0000, 0, 0)
 383 #define _MX6Q_PAD_EIM_D23__IPU1_DI0_D0_CS                       \
 384                 IOMUX_PAD(0x03C0, 0x00AC, 1, 0x0000, 0, 0)
 385 #define _MX6Q_PAD_EIM_D23__UART3_CTS                            \
 386                 IOMUX_PAD(0x03C0, 0x00AC, 2, 0x092C, 0, 0)
 387 #define _MX6Q_PAD_EIM_D23__UART1_DCD                            \
 388                 IOMUX_PAD(0x03C0, 0x00AC, 3, 0x0000, 0, 0)
 389 #define _MX6Q_PAD_EIM_D23__IPU2_CSI1_DATA_EN                    \
 390                 IOMUX_PAD(0x03C0, 0x00AC, 4, 0x08D8, 0, 0)
 391 #define _MX6Q_PAD_EIM_D23__GPIO_3_23                            \
 392                 IOMUX_PAD(0x03C0, 0x00AC, 5, 0x0000, 0, 0)
 393 #define _MX6Q_PAD_EIM_D23__IPU1_DI1_PIN2                        \
 394                 IOMUX_PAD(0x03C0, 0x00AC, 6, 0x0000, 0, 0)
 395 #define _MX6Q_PAD_EIM_D23__IPU1_DI1_PIN14                       \
 396                 IOMUX_PAD(0x03C0, 0x00AC, 7, 0x0000, 0, 0)
 397
 398 #define _MX6Q_PAD_EIM_EB3__WEIM_WEIM_EB_3                       \
 399                 IOMUX_PAD(0x03C4, 0x00B0, 0, 0x0000, 0, 0)
 400 #define _MX6Q_PAD_EIM_EB3__ECSPI4_RDY                   \
 401                 IOMUX_PAD(0x03C4, 0x00B0, 1, 0x0000, 0, 0)
 402 #define _MX6Q_PAD_EIM_EB3__UART3_CTS                    \
 403                 IOMUX_PAD(0x03C4, 0x00B0, 2, 0x0000, 0, 0)
 404 #define _MX6Q_PAD_EIM_EB3__UART3_RTS                    \
 405                 IOMUX_PAD(0x03C4, 0x00B0, 2, 0x092C, 1, 0)
 406 #define _MX6Q_PAD_EIM_EB3__UART1_RI                     \
 407                 IOMUX_PAD(0x03C4, 0x00B0, 3, 0x0000, 0, 0)
 408 #define _MX6Q_PAD_EIM_EB3__IPU2_CSI1_HSYNC              \
 409                 IOMUX_PAD(0x03C4, 0x00B0, 4, 0x08DC, 0, 0)
 410 #define _MX6Q_PAD_EIM_EB3__GPIO_2_31                    \
 411                 IOMUX_PAD(0x03C4, 0x00B0, 5, 0x0000, 0, 0)
 412 #define _MX6Q_PAD_EIM_EB3__IPU1_DI1_PIN3                                \
 413                 IOMUX_PAD(0x03C4, 0x00B0, 6, 0x0000, 0, 0)
 414 #define _MX6Q_PAD_EIM_EB3__SRC_BT_CFG_31                                \
 415                 IOMUX_PAD(0x03C4, 0x00B0, 7, 0x0000, 0, 0)
 416
 417 #define _MX6Q_PAD_EIM_D24__WEIM_WEIM_D_24                               \
 418                 IOMUX_PAD(0x03C8, 0x00B4, 0, 0x0000, 0, 0)
 419 #define _MX6Q_PAD_EIM_D24__ECSPI4_SS2                   \
 420                 IOMUX_PAD(0x03C8, 0x00B4, 1, 0x0000, 0, 0)
 421 #define _MX6Q_PAD_EIM_D24__UART3_TXD                    \
 422                 IOMUX_PAD(0x03C8, 0x00B4, 2, 0x0000, 0, 0)
 423 #define _MX6Q_PAD_EIM_D24__UART3_RXD                    \
 424                 IOMUX_PAD(0x03C8, 0x00B4, 2, 0x0930, 0, 0)
 425 #define _MX6Q_PAD_EIM_D24__ECSPI1_SS2                   \
 426                 IOMUX_PAD(0x03C8, 0x00B4, 3, 0x0808, 0, 0)
 427 #define _MX6Q_PAD_EIM_D24__ECSPI2_SS2                   \
 428                 IOMUX_PAD(0x03C8, 0x00B4, 4, 0x0000, 0, 0)
 429 #define _MX6Q_PAD_EIM_D24__GPIO_3_24                    \
 430                 IOMUX_PAD(0x03C8, 0x00B4, 5, 0x0000, 0, 0)
 431 #define _MX6Q_PAD_EIM_D24__AUDMUX_AUD5_RXFS                     \
 432                 IOMUX_PAD(0x03C8, 0x00B4, 6, 0x07D8, 0, 0)
 433 #define _MX6Q_PAD_EIM_D24__UART1_DTR                    \
 434                 IOMUX_PAD(0x03C8, 0x00B4, 7, 0x0000, 0, 0)
 435
 436 #define _MX6Q_PAD_EIM_D25__WEIM_WEIM_D_25               \
 437                 IOMUX_PAD(0x03CC, 0x00B8, 0, 0x0000, 0, 0)
 438 #define _MX6Q_PAD_EIM_D25__ECSPI4_SS3                   \
 439                 IOMUX_PAD(0x03CC, 0x00B8, 1, 0x0000, 0, 0)
 440 #define _MX6Q_PAD_EIM_D25__UART3_TXD                    \
 441                 IOMUX_PAD(0x03CC, 0x00B8, 2, 0x0000, 0, 0)
 442 #define _MX6Q_PAD_EIM_D25__UART3_RXD                    \
 443                 IOMUX_PAD(0x03CC, 0x00B8, 2, 0x0930, 1, 0)
 444 #define _MX6Q_PAD_EIM_D25__ECSPI1_SS3                   \
 445                 IOMUX_PAD(0x03CC, 0x00B8, 3, 0x080C, 0, 0)
 446 #define _MX6Q_PAD_EIM_D25__ECSPI2_SS3                   \
 447                 IOMUX_PAD(0x03CC, 0x00B8, 4, 0x0000, 0, 0)
 448 #define _MX6Q_PAD_EIM_D25__GPIO_3_25                    \
 449                 IOMUX_PAD(0x03CC, 0x00B8, 5, 0x0000, 0, 0)
 450 #define _MX6Q_PAD_EIM_D25__AUDMUX_AUD5_RXC              \
 451                 IOMUX_PAD(0x03CC, 0x00B8, 6, 0x07D4, 0, 0)
 452 #define _MX6Q_PAD_EIM_D25__UART1_DSR                    \
 453                 IOMUX_PAD(0x03CC, 0x00B8, 7, 0x0000, 0, 0)
 454
 455 #define _MX6Q_PAD_EIM_D26__WEIM_WEIM_D_26                               \
 456                 IOMUX_PAD(0x03D0, 0x00BC, 0, 0x0000, 0, 0)
 457 #define _MX6Q_PAD_EIM_D26__IPU1_DI1_PIN11                               \
 458                 IOMUX_PAD(0x03D0, 0x00BC, 1, 0x0000, 0, 0)
 459 #define _MX6Q_PAD_EIM_D26__IPU1_CSI0_D_1                                \
 460                 IOMUX_PAD(0x03D0, 0x00BC, 2, 0x0000, 0, 0)
 461 #define _MX6Q_PAD_EIM_D26__IPU2_CSI1_D_14                               \
 462                 IOMUX_PAD(0x03D0, 0x00BC, 3, 0x08C0, 0, 0)
 463 #define _MX6Q_PAD_EIM_D26__UART2_TXD                    \
 464                 IOMUX_PAD(0x03D0, 0x00BC, 4, 0x0000, 0, 0)
 465 #define _MX6Q_PAD_EIM_D26__UART2_RXD                    \
 466                 IOMUX_PAD(0x03D0, 0x00BC, 4, 0x0928, 0, 0)
 467 #define _MX6Q_PAD_EIM_D26__GPIO_3_26                    \
 468                 IOMUX_PAD(0x03D0, 0x00BC, 5, 0x0000, 0, 0)
 469 #define _MX6Q_PAD_EIM_D26__IPU1_SISG_2                  \
 470                 IOMUX_PAD(0x03D0, 0x00BC, 6, 0x0000, 0, 0)
 471 #define _MX6Q_PAD_EIM_D26__IPU1_DISP1_DAT_22                    \
 472                 IOMUX_PAD(0x03D0, 0x00BC, 7, 0x0000, 0, 0)
 473
 474 #define _MX6Q_PAD_EIM_D27__WEIM_WEIM_D_27                               \
 475                 IOMUX_PAD(0x03D4, 0x00C0, 0, 0x0000, 0, 0)
 476 #define _MX6Q_PAD_EIM_D27__IPU1_DI1_PIN13                               \
 477                 IOMUX_PAD(0x03D4, 0x00C0, 1, 0x0000, 0, 0)
 478 #define _MX6Q_PAD_EIM_D27__IPU1_CSI0_D_0                                \
 479                 IOMUX_PAD(0x03D4, 0x00C0, 2, 0x0000, 0, 0)
 480 #define _MX6Q_PAD_EIM_D27__IPU2_CSI1_D_13                               \
 481                 IOMUX_PAD(0x03D4, 0x00C0, 3, 0x08BC, 0, 0)
 482 #define _MX6Q_PAD_EIM_D27__UART2_TXD                    \
 483                 IOMUX_PAD(0x03D4, 0x00C0, 4, 0x0000, 0, 0)
 484 #define _MX6Q_PAD_EIM_D27__UART2_RXD                    \
 485                 IOMUX_PAD(0x03D4, 0x00C0, 4, 0x0928, 1, 0)
 486 #define _MX6Q_PAD_EIM_D27__GPIO_3_27                    \
 487                 IOMUX_PAD(0x03D4, 0x00C0, 5, 0x0000, 0, 0)
 488 #define _MX6Q_PAD_EIM_D27__IPU1_SISG_3                  \
 489                 IOMUX_PAD(0x03D4, 0x00C0, 6, 0x0000, 0, 0)
 490 #define _MX6Q_PAD_EIM_D27__IPU1_DISP1_DAT_23                    \
 491                 IOMUX_PAD(0x03D4, 0x00C0, 7, 0x0000, 0, 0)
 492
 493 #define _MX6Q_PAD_EIM_D28__WEIM_WEIM_D_28                               \
 494                 IOMUX_PAD(0x03D8, 0x00C4, 0, 0x0000, 0, 0)
 495 #define _MX6Q_PAD_EIM_D28__I2C1_SDA                     \
 496                 IOMUX_PAD(0x03D8, 0x00C4, 1 | IOMUX_CONFIG_SION, 0x089C, 0, 0)
 497 #define _MX6Q_PAD_EIM_D28__ECSPI4_MOSI                  \
 498                 IOMUX_PAD(0x03D8, 0x00C4, 2, 0x0000, 0, 0)
 499 #define _MX6Q_PAD_EIM_D28__IPU2_CSI1_D_12                               \
 500                 IOMUX_PAD(0x03D8, 0x00C4, 3, 0x08B8, 0, 0)
 501 #define _MX6Q_PAD_EIM_D28__UART2_CTS                    \
 502                 IOMUX_PAD(0x03D8, 0x00C4, 4, 0x0924, 0, 0)
 503 #define _MX6Q_PAD_EIM_D28__GPIO_3_28                    \
 504                 IOMUX_PAD(0x03D8, 0x00C4, 5, 0x0000, 0, 0)
 505 #define _MX6Q_PAD_EIM_D28__IPU1_EXT_TRIG                                \
 506                 IOMUX_PAD(0x03D8, 0x00C4, 6, 0x0000, 0, 0)
 507 #define _MX6Q_PAD_EIM_D28__IPU1_DI0_PIN13                               \
 508                 IOMUX_PAD(0x03D8, 0x00C4, 7, 0x0000, 0, 0)
 509
 510 #define _MX6Q_PAD_EIM_D29__WEIM_WEIM_D_29                               \
 511                 IOMUX_PAD(0x03DC, 0x00C8, 0, 0x0000, 0, 0)
 512 #define _MX6Q_PAD_EIM_D29__IPU1_DI1_PIN15                               \
 513                 IOMUX_PAD(0x03DC, 0x00C8, 1, 0x0000, 0, 0)
 514 #define _MX6Q_PAD_EIM_D29__ECSPI4_SS0                   \
 515                 IOMUX_PAD(0x03DC, 0x00C8, 2, 0x0824, 1, 0)
 516 #define _MX6Q_PAD_EIM_D29__UART2_CTS                    \
 517                 IOMUX_PAD(0x03DC, 0x00C8, 4, 0x0000, 0, 0)
 518 #define _MX6Q_PAD_EIM_D29__UART2_RTS                    \
 519                 IOMUX_PAD(0x03DC, 0x00C8, 4, 0x0924, 1, 0)
 520 #define _MX6Q_PAD_EIM_D29__GPIO_3_29                    \
 521                 IOMUX_PAD(0x03DC, 0x00C8, 5, 0x0000, 0, 0)
 522 #define _MX6Q_PAD_EIM_D29__IPU2_CSI1_VSYNC              \
 523                 IOMUX_PAD(0x03DC, 0x00C8, 6, 0x08E4, 0, 0)
 524 #define _MX6Q_PAD_EIM_D29__IPU1_DI0_PIN14                               \
 525                 IOMUX_PAD(0x03DC, 0x00C8, 7, 0x0000, 0, 0)
 526
 527 #define _MX6Q_PAD_EIM_D30__WEIM_WEIM_D_30                               \
 528                 IOMUX_PAD(0x03E0, 0x00CC, 0, 0x0000, 0, 0)
 529 #define _MX6Q_PAD_EIM_D30__IPU1_DISP1_DAT_21                    \
 530                 IOMUX_PAD(0x03E0, 0x00CC, 1, 0x0000, 0, 0)
 531 #define _MX6Q_PAD_EIM_D30__IPU1_DI0_PIN11                               \
 532                 IOMUX_PAD(0x03E0, 0x00CC, 2, 0x0000, 0, 0)
 533 #define _MX6Q_PAD_EIM_D30__IPU1_CSI0_D_3                                \
 534                 IOMUX_PAD(0x03E0, 0x00CC, 3, 0x0000, 0, 0)
 535 #define _MX6Q_PAD_EIM_D30__UART3_CTS                    \
 536                 IOMUX_PAD(0x03E0, 0x00CC, 4, 0x092C, 2, 0)
 537 #define _MX6Q_PAD_EIM_D30__GPIO_3_30                    \
 538                 IOMUX_PAD(0x03E0, 0x00CC, 5, 0x0000, 0, 0)
 539 #define _MX6Q_PAD_EIM_D30__USBOH3_USBH1_OC              \
 540                 IOMUX_PAD(0x03E0, 0x00CC, 6, 0x0948, 0, 0)
 541 #define _MX6Q_PAD_EIM_D30__PL301_MX6QPER1_HPROT_0               \
 542                 IOMUX_PAD(0x03E0, 0x00CC, 7, 0x0000, 0, 0)
 543
 544 #define _MX6Q_PAD_EIM_D31__WEIM_WEIM_D_31                               \
 545                 IOMUX_PAD(0x03E4, 0x00D0, 0, 0x0000, 0, 0)
 546 #define _MX6Q_PAD_EIM_D31__IPU1_DISP1_DAT_20                    \
 547                 IOMUX_PAD(0x03E4, 0x00D0, 1, 0x0000, 0, 0)
 548 #define _MX6Q_PAD_EIM_D31__IPU1_DI0_PIN12                               \
 549                 IOMUX_PAD(0x03E4, 0x00D0, 2, 0x0000, 0, 0)
 550 #define _MX6Q_PAD_EIM_D31__IPU1_CSI0_D_2                                \
 551                 IOMUX_PAD(0x03E4, 0x00D0, 3, 0x0000, 0, 0)
 552 #define _MX6Q_PAD_EIM_D31__UART3_CTS                    \
 553                 IOMUX_PAD(0x03E4, 0x00D0, 4, 0x0000, 0, 0)
 554 #define _MX6Q_PAD_EIM_D31__UART3_RTS                    \
 555                 IOMUX_PAD(0x03E4, 0x00D0, 4, 0x092C, 3, 0)
 556 #define _MX6Q_PAD_EIM_D31__GPIO_3_31                    \
 557                 IOMUX_PAD(0x03E4, 0x00D0, 5, 0x0000, 0, 0)
 558 #define _MX6Q_PAD_EIM_D31__USBOH3_USBH1_PWR                     \
 559                 IOMUX_PAD(0x03E4, 0x00D0, 6, 0x0000, 0, 0)
 560 #define _MX6Q_PAD_EIM_D31__PL301_MX6QPER1_HPROT_1               \
 561                 IOMUX_PAD(0x03E4, 0x00D0, 7, 0x0000, 0, 0)
 562
 563 #define _MX6Q_PAD_EIM_A24__WEIM_WEIM_A_24                               \
 564                 IOMUX_PAD(0x03E8, 0x00D4, 0, 0x0000, 0, 0)
 565 #define _MX6Q_PAD_EIM_A24__IPU1_DISP1_DAT_19                    \
 566                 IOMUX_PAD(0x03E8, 0x00D4, 1, 0x0000, 0, 0)
 567 #define _MX6Q_PAD_EIM_A24__IPU2_CSI1_D_19                               \
 568                 IOMUX_PAD(0x03E8, 0x00D4, 2, 0x08D4, 1, 0)
 569 #define _MX6Q_PAD_EIM_A24__IPU2_SISG_2                  \
 570                 IOMUX_PAD(0x03E8, 0x00D4, 3, 0x0000, 0, 0)
 571 #define _MX6Q_PAD_EIM_A24__IPU1_SISG_2                  \
 572                 IOMUX_PAD(0x03E8, 0x00D4, 4, 0x0000, 0, 0)
 573 #define _MX6Q_PAD_EIM_A24__GPIO_5_4                     \
 574                 IOMUX_PAD(0x03E8, 0x00D4, 5, 0x0000, 0, 0)
 575 #define _MX6Q_PAD_EIM_A24__PL301_MX6QPER1_HPROT_2               \
 576                 IOMUX_PAD(0x03E8, 0x00D4, 6, 0x0000, 0, 0)
 577 #define _MX6Q_PAD_EIM_A24__SRC_BT_CFG_24                                \
 578                 IOMUX_PAD(0x03E8, 0x00D4, 7, 0x0000, 0, 0)
 579
 580 #define _MX6Q_PAD_EIM_A23__WEIM_WEIM_A_23                               \
 581                 IOMUX_PAD(0x03EC, 0x00D8, 0, 0x0000, 0, 0)
 582 #define _MX6Q_PAD_EIM_A23__IPU1_DISP1_DAT_18                    \
 583                 IOMUX_PAD(0x03EC, 0x00D8, 1, 0x0000, 0, 0)
 584 #define _MX6Q_PAD_EIM_A23__IPU2_CSI1_D_18                               \
 585                 IOMUX_PAD(0x03EC, 0x00D8, 2, 0x08D0, 1, 0)
 586 #define _MX6Q_PAD_EIM_A23__IPU2_SISG_3                  \
 587                 IOMUX_PAD(0x03EC, 0x00D8, 3, 0x0000, 0, 0)
 588 #define _MX6Q_PAD_EIM_A23__IPU1_SISG_3                  \
 589                 IOMUX_PAD(0x03EC, 0x00D8, 4, 0x0000, 0, 0)
 590 #define _MX6Q_PAD_EIM_A23__GPIO_6_6                     \
 591                 IOMUX_PAD(0x03EC, 0x00D8, 5, 0x0000, 0, 0)
 592 #define _MX6Q_PAD_EIM_A23__PL301_MX6QPER1_HPROT_3               \
 593                 IOMUX_PAD(0x03EC, 0x00D8, 6, 0x0000, 0, 0)
 594 #define _MX6Q_PAD_EIM_A23__SRC_BT_CFG_23                                \
 595                 IOMUX_PAD(0x03EC, 0x00D8, 7, 0x0000, 0, 0)
 596
 597 #define _MX6Q_PAD_EIM_A22__WEIM_WEIM_A_22                               \
 598                 IOMUX_PAD(0x03F0, 0x00DC, 0, 0x0000, 0, 0)
 599 #define _MX6Q_PAD_EIM_A22__IPU1_DISP1_DAT_17                    \
 600                 IOMUX_PAD(0x03F0, 0x00DC, 1, 0x0000, 0, 0)
 601 #define _MX6Q_PAD_EIM_A22__IPU2_CSI1_D_17                               \
 602                 IOMUX_PAD(0x03F0, 0x00DC, 2, 0x08CC, 1, 0)
 603 #define _MX6Q_PAD_EIM_A22__GPIO_2_16                    \
 604                 IOMUX_PAD(0x03F0, 0x00DC, 5, 0x0000, 0, 0)
 605 #define _MX6Q_PAD_EIM_A22__TPSMP_HDATA_0                                \
 606                 IOMUX_PAD(0x03F0, 0x00DC, 6, 0x0000, 0, 0)
 607 #define _MX6Q_PAD_EIM_A22__SRC_BT_CFG_22                                \
 608                 IOMUX_PAD(0x03F0, 0x00DC, 7, 0x0000, 0, 0)
 609
 610 #define _MX6Q_PAD_EIM_A21__WEIM_WEIM_A_21                               \
 611                 IOMUX_PAD(0x03F4, 0x00E0, 0, 0x0000, 0, 0)
 612 #define _MX6Q_PAD_EIM_A21__IPU1_DISP1_DAT_16                    \
 613                 IOMUX_PAD(0x03F4, 0x00E0, 1, 0x0000, 0, 0)
 614 #define _MX6Q_PAD_EIM_A21__IPU2_CSI1_D_16                               \
 615                 IOMUX_PAD(0x03F4, 0x00E0, 2, 0x08C8, 1, 0)
 616 #define _MX6Q_PAD_EIM_A21__RESERVED_RESERVED                    \
 617                 IOMUX_PAD(0x03F4, 0x00E0, 3, 0x0000, 0, 0)
 618 #define _MX6Q_PAD_EIM_A21__MIPI_CORE_DPHY_TEST_OUT_18           \
 619                 IOMUX_PAD(0x03F4, 0x00E0, 4, 0x0000, 0, 0)
 620 #define _MX6Q_PAD_EIM_A21__GPIO_2_17                    \
 621                 IOMUX_PAD(0x03F4, 0x00E0, 5, 0x0000, 0, 0)
 622 #define _MX6Q_PAD_EIM_A21__TPSMP_HDATA_1                                \
 623                 IOMUX_PAD(0x03F4, 0x00E0, 6, 0x0000, 0, 0)
 624 #define _MX6Q_PAD_EIM_A21__SRC_BT_CFG_21                                \
 625                 IOMUX_PAD(0x03F4, 0x00E0, 7, 0x0000, 0, 0)
 626
 627 #define _MX6Q_PAD_EIM_A20__WEIM_WEIM_A_20                               \
 628                 IOMUX_PAD(0x03F8, 0x00E4, 0, 0x0000, 0, 0)
 629 #define _MX6Q_PAD_EIM_A20__IPU1_DISP1_DAT_15                    \
 630                 IOMUX_PAD(0x03F8, 0x00E4, 1, 0x0000, 0, 0)
 631 #define _MX6Q_PAD_EIM_A20__IPU2_CSI1_D_15                               \
 632                 IOMUX_PAD(0x03F8, 0x00E4, 2, 0x08C4, 1, 0)
 633 #define _MX6Q_PAD_EIM_A20__RESERVED_RESERVED                    \
 634                 IOMUX_PAD(0x03F8, 0x00E4, 3, 0x0000, 0, 0)
 635 #define _MX6Q_PAD_EIM_A20__MIPI_CORE_DPHY_TEST_OUT_19           \
 636                 IOMUX_PAD(0x03F8, 0x00E4, 4, 0x0000, 0, 0)
 637 #define _MX6Q_PAD_EIM_A20__GPIO_2_18                    \
 638                 IOMUX_PAD(0x03F8, 0x00E4, 5, 0x0000, 0, 0)
 639 #define _MX6Q_PAD_EIM_A20__TPSMP_HDATA_2                                \
 640                 IOMUX_PAD(0x03F8, 0x00E4, 6, 0x0000, 0, 0)
 641 #define _MX6Q_PAD_EIM_A20__SRC_BT_CFG_20                                \
 642                 IOMUX_PAD(0x03F8, 0x00E4, 7, 0x0000, 0, 0)
 643
 644 #define _MX6Q_PAD_EIM_A19__WEIM_WEIM_A_19                               \
 645                 IOMUX_PAD(0x03FC, 0x00E8, 0, 0x0000, 0, 0)
 646 #define _MX6Q_PAD_EIM_A19__IPU1_DISP1_DAT_14                    \
 647                 IOMUX_PAD(0x03FC, 0x00E8, 1, 0x0000, 0, 0)
 648 #define _MX6Q_PAD_EIM_A19__IPU2_CSI1_D_14                               \
 649                 IOMUX_PAD(0x03FC, 0x00E8, 2, 0x08C0, 1, 0)
 650 #define _MX6Q_PAD_EIM_A19__RESERVED_RESERVED                    \
 651                 IOMUX_PAD(0x03FC, 0x00E8, 3, 0x0000, 0, 0)
 652 #define _MX6Q_PAD_EIM_A19__MIPI_CORE_DPHY_TEST_OUT_20           \
 653                 IOMUX_PAD(0x03FC, 0x00E8, 4, 0x0000, 0, 0)
 654 #define _MX6Q_PAD_EIM_A19__GPIO_2_19                    \
 655                 IOMUX_PAD(0x03FC, 0x00E8, 5, 0x0000, 0, 0)
 656 #define _MX6Q_PAD_EIM_A19__TPSMP_HDATA_3                                \
 657                 IOMUX_PAD(0x03FC, 0x00E8, 6, 0x0000, 0, 0)
 658 #define _MX6Q_PAD_EIM_A19__SRC_BT_CFG_19                                \
 659                 IOMUX_PAD(0x03FC, 0x00E8, 7, 0x0000, 0, 0)
 660
 661 #define _MX6Q_PAD_EIM_A18__WEIM_WEIM_A_18                               \
 662                 IOMUX_PAD(0x0400, 0x00EC, 0, 0x0000, 0, 0)
 663 #define _MX6Q_PAD_EIM_A18__IPU1_DISP1_DAT_13                    \
 664                 IOMUX_PAD(0x0400, 0x00EC, 1, 0x0000, 0, 0)
 665 #define _MX6Q_PAD_EIM_A18__IPU2_CSI1_D_13                               \
 666                 IOMUX_PAD(0x0400, 0x00EC, 2, 0x08BC, 1, 0)
 667 #define _MX6Q_PAD_EIM_A18__RESERVED_RESERVED                    \
 668                 IOMUX_PAD(0x0400, 0x00EC, 3, 0x0000, 0, 0)
 669 #define _MX6Q_PAD_EIM_A18__MIPI_CORE_DPHY_TEST_OUT_21           \
 670                 IOMUX_PAD(0x0400, 0x00EC, 4, 0x0000, 0, 0)
 671 #define _MX6Q_PAD_EIM_A18__GPIO_2_20                    \
 672                 IOMUX_PAD(0x0400, 0x00EC, 5, 0x0000, 0, 0)
 673 #define _MX6Q_PAD_EIM_A18__TPSMP_HDATA_4                                \
 674                 IOMUX_PAD(0x0400, 0x00EC, 6, 0x0000, 0, 0)
 675 #define _MX6Q_PAD_EIM_A18__SRC_BT_CFG_18                                \
 676                 IOMUX_PAD(0x0400, 0x00EC, 7, 0x0000, 0, 0)
 677
 678 #define _MX6Q_PAD_EIM_A17__WEIM_WEIM_A_17                               \
 679                 IOMUX_PAD(0x0404, 0x00F0, 0, 0x0000, 0, 0)
 680 #define _MX6Q_PAD_EIM_A17__IPU1_DISP1_DAT_12                    \
 681                 IOMUX_PAD(0x0404, 0x00F0, 1, 0x0000, 0, 0)
 682 #define _MX6Q_PAD_EIM_A17__IPU2_CSI1_D_12                               \
 683                 IOMUX_PAD(0x0404, 0x00F0, 2, 0x08B8, 1, 0)
 684 #define _MX6Q_PAD_EIM_A17__RESERVED_RESERVED                    \
 685                 IOMUX_PAD(0x0404, 0x00F0, 3, 0x0000, 0, 0)
 686 #define _MX6Q_PAD_EIM_A17__MIPI_CORE_DPHY_TEST_OUT_22           \
 687                 IOMUX_PAD(0x0404, 0x00F0, 4, 0x0000, 0, 0)
 688 #define _MX6Q_PAD_EIM_A17__GPIO_2_21                    \
 689                 IOMUX_PAD(0x0404, 0x00F0, 5, 0x0000, 0, 0)
 690 #define _MX6Q_PAD_EIM_A17__TPSMP_HDATA_5                                \
 691                 IOMUX_PAD(0x0404, 0x00F0, 6, 0x0000, 0, 0)
 692 #define _MX6Q_PAD_EIM_A17__SRC_BT_CFG_17                                \
 693                 IOMUX_PAD(0x0404, 0x00F0, 7, 0x0000, 0, 0)
 694
 695 #define _MX6Q_PAD_EIM_A16__WEIM_WEIM_A_16                               \
 696                 IOMUX_PAD(0x0408, 0x00F4, 0, 0x0000, 0, 0)
 697 #define _MX6Q_PAD_EIM_A16__IPU1_DI1_DISP_CLK                    \
 698                 IOMUX_PAD(0x0408, 0x00F4, 1, 0x0000, 0, 0)
 699 #define _MX6Q_PAD_EIM_A16__IPU2_CSI1_PIXCLK                     \
 700                 IOMUX_PAD(0x0408, 0x00F4, 2, 0x08E0, 1, 0)
 701 #define _MX6Q_PAD_EIM_A16__MIPI_CORE_DPHY_TEST_OUT_23           \
 702                 IOMUX_PAD(0x0408, 0x00F4, 4, 0x0000, 0, 0)
 703 #define _MX6Q_PAD_EIM_A16__GPIO_2_22                    \
 704                 IOMUX_PAD(0x0408, 0x00F4, 5, 0x0000, 0, 0)
 705 #define _MX6Q_PAD_EIM_A16__TPSMP_HDATA_6                                \
 706                 IOMUX_PAD(0x0408, 0x00F4, 6, 0x0000, 0, 0)
 707 #define _MX6Q_PAD_EIM_A16__SRC_BT_CFG_16                                \
 708                 IOMUX_PAD(0x0408, 0x00F4, 7, 0x0000, 0, 0)
 709
 710 #define _MX6Q_PAD_EIM_CS0__WEIM_WEIM_CS_0                               \
 711                 IOMUX_PAD(0x040C, 0x00F8, 0, 0x0000, 0, 0)
 712 #define _MX6Q_PAD_EIM_CS0__IPU1_DI1_PIN5                                \
 713                 IOMUX_PAD(0x040C, 0x00F8, 1, 0x0000, 0, 0)
 714 #define _MX6Q_PAD_EIM_CS0__ECSPI2_SCLK                  \
 715                 IOMUX_PAD(0x040C, 0x00F8, 2, 0x0810, 0, 0)
 716 #define _MX6Q_PAD_EIM_CS0__MIPI_CORE_DPHY_TEST_OUT_24           \
 717                 IOMUX_PAD(0x040C, 0x00F8, 4, 0x0000, 0, 0)
 718 #define _MX6Q_PAD_EIM_CS0__GPIO_2_23                    \
 719                 IOMUX_PAD(0x040C, 0x00F8, 5, 0x0000, 0, 0)
 720 #define _MX6Q_PAD_EIM_CS0__TPSMP_HDATA_7                                \
 721                 IOMUX_PAD(0x040C, 0x00F8, 6, 0x0000, 0, 0)
 722
 723 #define _MX6Q_PAD_EIM_CS1__WEIM_WEIM_CS_1                               \
 724                 IOMUX_PAD(0x0410, 0x00FC, 0, 0x0000, 0, 0)
 725 #define _MX6Q_PAD_EIM_CS1__IPU1_DI1_PIN6                                \
 726                 IOMUX_PAD(0x0410, 0x00FC, 1, 0x0000, 0, 0)
 727 #define _MX6Q_PAD_EIM_CS1__ECSPI2_MOSI                  \
 728                 IOMUX_PAD(0x0410, 0x00FC, 2, 0x0818, 0, 0)
 729 #define _MX6Q_PAD_EIM_CS1__MIPI_CORE_DPHY_TEST_OUT_25           \
 730                 IOMUX_PAD(0x0410, 0x00FC, 4, 0x0000, 0, 0)
 731 #define _MX6Q_PAD_EIM_CS1__GPIO_2_24                    \
 732                 IOMUX_PAD(0x0410, 0x00FC, 5, 0x0000, 0, 0)
 733 #define _MX6Q_PAD_EIM_CS1__TPSMP_HDATA_8                                \
 734                 IOMUX_PAD(0x0410, 0x00FC, 6, 0x0000, 0, 0)
 735
 736 #define _MX6Q_PAD_EIM_OE__WEIM_WEIM_OE                  \
 737                 IOMUX_PAD(0x0414, 0x0100, 0, 0x0000, 0, 0)
 738 #define _MX6Q_PAD_EIM_OE__IPU1_DI1_PIN7                 \
 739                 IOMUX_PAD(0x0414, 0x0100, 1, 0x0000, 0, 0)
 740 #define _MX6Q_PAD_EIM_OE__ECSPI2_MISO                   \
 741                 IOMUX_PAD(0x0414, 0x0100, 2, 0x0814, 0, 0)
 742 #define _MX6Q_PAD_EIM_OE__MIPI_CORE_DPHY_TEST_OUT_26            \
 743                 IOMUX_PAD(0x0414, 0x0100, 4, 0x0000, 0, 0)
 744 #define _MX6Q_PAD_EIM_OE__GPIO_2_25                     \
 745                 IOMUX_PAD(0x0414, 0x0100, 5, 0x0000, 0, 0)
 746 #define _MX6Q_PAD_EIM_OE__TPSMP_HDATA_9                 \
 747                 IOMUX_PAD(0x0414, 0x0100, 6, 0x0000, 0, 0)
 748
 749 #define _MX6Q_PAD_EIM_RW__WEIM_WEIM_RW                  \
 750                 IOMUX_PAD(0x0418, 0x0104, 0, 0x0000, 0, 0)
 751 #define _MX6Q_PAD_EIM_RW__IPU1_DI1_PIN8                 \
 752                 IOMUX_PAD(0x0418, 0x0104, 1, 0x0000, 0, 0)
 753 #define _MX6Q_PAD_EIM_RW__ECSPI2_SS0                    \
 754                 IOMUX_PAD(0x0418, 0x0104, 2, 0x081C, 0, 0)
 755 #define _MX6Q_PAD_EIM_RW__MIPI_CORE_DPHY_TEST_OUT_27            \
 756                 IOMUX_PAD(0x0418, 0x0104, 4, 0x0000, 0, 0)
 757 #define _MX6Q_PAD_EIM_RW__GPIO_2_26                     \
 758                 IOMUX_PAD(0x0418, 0x0104, 5, 0x0000, 0, 0)
 759 #define _MX6Q_PAD_EIM_RW__TPSMP_HDATA_10                                \
 760                 IOMUX_PAD(0x0418, 0x0104, 6, 0x0000, 0, 0)
 761 #define _MX6Q_PAD_EIM_RW__SRC_BT_CFG_29                 \
 762                 IOMUX_PAD(0x0418, 0x0104, 7, 0x0000, 0, 0)
 763
 764 #define _MX6Q_PAD_EIM_LBA__WEIM_WEIM_LBA                                \
 765                 IOMUX_PAD(0x041C, 0x0108, 0, 0x0000, 0, 0)
 766 #define _MX6Q_PAD_EIM_LBA__IPU1_DI1_PIN17                               \
 767                 IOMUX_PAD(0x041C, 0x0108, 1, 0x0000, 0, 0)
 768 #define _MX6Q_PAD_EIM_LBA__ECSPI2_SS1                   \
 769                 IOMUX_PAD(0x041C, 0x0108, 2, 0x0820, 0, 0)
 770 #define _MX6Q_PAD_EIM_LBA__GPIO_2_27                    \
 771                 IOMUX_PAD(0x041C, 0x0108, 5, 0x0000, 0, 0)
 772 #define _MX6Q_PAD_EIM_LBA__TPSMP_HDATA_11                               \
 773                 IOMUX_PAD(0x041C, 0x0108, 6, 0x0000, 0, 0)
 774 #define _MX6Q_PAD_EIM_LBA__SRC_BT_CFG_26                                \
 775                 IOMUX_PAD(0x041C, 0x0108, 7, 0x0000, 0, 0)
 776
 777 #define _MX6Q_PAD_EIM_EB0__WEIM_WEIM_EB_0                               \
 778                 IOMUX_PAD(0x0420, 0x010C, 0, 0x0000, 0, 0)
 779 #define _MX6Q_PAD_EIM_EB0__IPU1_DISP1_DAT_11                    \
 780                 IOMUX_PAD(0x0420, 0x010C, 1, 0x0000, 0, 0)
 781 #define _MX6Q_PAD_EIM_EB0__IPU2_CSI1_D_11                               \
 782                 IOMUX_PAD(0x0420, 0x010C, 2, 0x08B4, 1, 0)
 783 #define _MX6Q_PAD_EIM_EB0__MIPI_CORE_DPHY_TEST_OUT_0            \
 784                 IOMUX_PAD(0x0420, 0x010C, 3, 0x0000, 0, 0)
 785 #define _MX6Q_PAD_EIM_EB0__CCM_PMIC_RDY                 \
 786                 IOMUX_PAD(0x0420, 0x010C, 4, 0x07F0, 0, 0)
 787 #define _MX6Q_PAD_EIM_EB0__GPIO_2_28                    \
 788                 IOMUX_PAD(0x0420, 0x010C, 5, 0x0000, 0, 0)
 789 #define _MX6Q_PAD_EIM_EB0__TPSMP_HDATA_12                               \
 790                 IOMUX_PAD(0x0420, 0x010C, 6, 0x0000, 0, 0)
 791 #define _MX6Q_PAD_EIM_EB0__SRC_BT_CFG_27                                \
 792                 IOMUX_PAD(0x0420, 0x010C, 7, 0x0000, 0, 0)
 793
 794 #define _MX6Q_PAD_EIM_EB1__WEIM_WEIM_EB_1                               \
 795                 IOMUX_PAD(0x0424, 0x0110, 0, 0x0000, 0, 0)
 796 #define _MX6Q_PAD_EIM_EB1__IPU1_DISP1_DAT_10                    \
 797                 IOMUX_PAD(0x0424, 0x0110, 1, 0x0000, 0, 0)
 798 #define _MX6Q_PAD_EIM_EB1__IPU2_CSI1_D_10                               \
 799                 IOMUX_PAD(0x0424, 0x0110, 2, 0x08B0, 1, 0)
 800 #define _MX6Q_PAD_EIM_EB1__MIPI_CORE_DPHY_TEST_OUT_1            \
 801                 IOMUX_PAD(0x0424, 0x0110, 3, 0x0000, 0, 0)
 802 #define _MX6Q_PAD_EIM_EB1__GPIO_2_29                    \
 803                 IOMUX_PAD(0x0424, 0x0110, 5, 0x0000, 0, 0)
 804 #define _MX6Q_PAD_EIM_EB1__TPSMP_HDATA_13                               \
 805                 IOMUX_PAD(0x0424, 0x0110, 6, 0x0000, 0, 0)
 806 #define _MX6Q_PAD_EIM_EB1__SRC_BT_CFG_28                                \
 807                 IOMUX_PAD(0x0424, 0x0110, 7, 0x0000, 0, 0)
 808
 809 #define _MX6Q_PAD_EIM_DA0__WEIM_WEIM_DA_A_0                     \
 810                 IOMUX_PAD(0x0428, 0x0114, 0, 0x0000, 0, 0)
 811 #define _MX6Q_PAD_EIM_DA0__IPU1_DISP1_DAT_9                     \
 812                 IOMUX_PAD(0x0428, 0x0114, 1, 0x0000, 0, 0)
 813 #define _MX6Q_PAD_EIM_DA0__IPU2_CSI1_D_9                                \
 814                 IOMUX_PAD(0x0428, 0x0114, 2, 0x0000, 0, 0)
 815 #define _MX6Q_PAD_EIM_DA0__MIPI_CORE_DPHY_TEST_OUT_2            \
 816                 IOMUX_PAD(0x0428, 0x0114, 3, 0x0000, 0, 0)
 817 #define _MX6Q_PAD_EIM_DA0__GPIO_3_0                     \
 818                 IOMUX_PAD(0x0428, 0x0114, 5, 0x0000, 0, 0)
 819 #define _MX6Q_PAD_EIM_DA0__TPSMP_HDATA_14                               \
 820                 IOMUX_PAD(0x0428, 0x0114, 6, 0x0000, 0, 0)
 821 #define _MX6Q_PAD_EIM_DA0__SRC_BT_CFG_0                 \
 822                 IOMUX_PAD(0x0428, 0x0114, 7, 0x0000, 0, 0)
 823
 824 #define _MX6Q_PAD_EIM_DA1__WEIM_WEIM_DA_A_1                     \
 825                 IOMUX_PAD(0x042C, 0x0118, 0, 0x0000, 0, 0)
 826 #define _MX6Q_PAD_EIM_DA1__IPU1_DISP1_DAT_8                     \
 827                 IOMUX_PAD(0x042C, 0x0118, 1, 0x0000, 0, 0)
 828 #define _MX6Q_PAD_EIM_DA1__IPU2_CSI1_D_8                                \
 829                 IOMUX_PAD(0x042C, 0x0118, 2, 0x0000, 0, 0)
 830 #define _MX6Q_PAD_EIM_DA1__MIPI_CORE_DPHY_TEST_OUT_3            \
 831                 IOMUX_PAD(0x042C, 0x0118, 3, 0x0000, 0, 0)
 832 #define _MX6Q_PAD_EIM_DA1__ANATOP_USBPHY1_TSTI_TX_LS_MODE               \
 833                 IOMUX_PAD(0x042C, 0x0118, 4, 0x0000, 0, 0)
 834 #define _MX6Q_PAD_EIM_DA1__GPIO_3_1                     \
 835                 IOMUX_PAD(0x042C, 0x0118, 5, 0x0000, 0, 0)
 836 #define _MX6Q_PAD_EIM_DA1__TPSMP_HDATA_15                               \
 837                 IOMUX_PAD(0x042C, 0x0118, 6, 0x0000, 0, 0)
 838 #define _MX6Q_PAD_EIM_DA1__SRC_BT_CFG_1                 \
 839                 IOMUX_PAD(0x042C, 0x0118, 7, 0x0000, 0, 0)
 840
 841 #define _MX6Q_PAD_EIM_DA2__WEIM_WEIM_DA_A_2                     \
 842                 IOMUX_PAD(0x0430, 0x011C, 0, 0x0000, 0, 0)
 843 #define _MX6Q_PAD_EIM_DA2__IPU1_DISP1_DAT_7                     \
 844                 IOMUX_PAD(0x0430, 0x011C, 1, 0x0000, 0, 0)
 845 #define _MX6Q_PAD_EIM_DA2__IPU2_CSI1_D_7                                \
 846                 IOMUX_PAD(0x0430, 0x011C, 2, 0x0000, 0, 0)
 847 #define _MX6Q_PAD_EIM_DA2__MIPI_CORE_DPHY_TEST_OUT_4            \
 848                 IOMUX_PAD(0x0430, 0x011C, 3, 0x0000, 0, 0)
 849 #define _MX6Q_PAD_EIM_DA2__ANATOP_USBPHY1_TSTI_TX_HS_MODE               \
 850                 IOMUX_PAD(0x0430, 0x011C, 4, 0x0000, 0, 0)
 851 #define _MX6Q_PAD_EIM_DA2__GPIO_3_2                     \
 852                 IOMUX_PAD(0x0430, 0x011C, 5, 0x0000, 0, 0)
 853 #define _MX6Q_PAD_EIM_DA2__TPSMP_HDATA_16                               \
 854                 IOMUX_PAD(0x0430, 0x011C, 6, 0x0000, 0, 0)
 855 #define _MX6Q_PAD_EIM_DA2__SRC_BT_CFG_2                 \
 856                 IOMUX_PAD(0x0430, 0x011C, 7, 0x0000, 0, 0)
 857
 858 #define _MX6Q_PAD_EIM_DA3__WEIM_WEIM_DA_A_3                     \
 859                 IOMUX_PAD(0x0434, 0x0120, 0, 0x0000, 0, 0)
 860 #define _MX6Q_PAD_EIM_DA3__IPU1_DISP1_DAT_6                     \
 861                 IOMUX_PAD(0x0434, 0x0120, 1, 0x0000, 0, 0)
 862 #define _MX6Q_PAD_EIM_DA3__IPU2_CSI1_D_6                                \
 863                 IOMUX_PAD(0x0434, 0x0120, 2, 0x0000, 0, 0)
 864 #define _MX6Q_PAD_EIM_DA3__MIPI_CORE_DPHY_TEST_OUT_5            \
 865                 IOMUX_PAD(0x0434, 0x0120, 3, 0x0000, 0, 0)
 866 #define _MX6Q_PAD_EIM_DA3__ANATOP_USBPHY1_TSTI_TX_HIZ           \
 867                 IOMUX_PAD(0x0434, 0x0120, 4, 0x0000, 0, 0)
 868 #define _MX6Q_PAD_EIM_DA3__GPIO_3_3                     \
 869                 IOMUX_PAD(0x0434, 0x0120, 5, 0x0000, 0, 0)
 870 #define _MX6Q_PAD_EIM_DA3__TPSMP_HDATA_17                               \
 871                 IOMUX_PAD(0x0434, 0x0120, 6, 0x0000, 0, 0)
 872 #define _MX6Q_PAD_EIM_DA3__SRC_BT_CFG_3                 \
 873                 IOMUX_PAD(0x0434, 0x0120, 7, 0x0000, 0, 0)
 874
 875 #define _MX6Q_PAD_EIM_DA4__WEIM_WEIM_DA_A_4                     \
 876                 IOMUX_PAD(0x0438, 0x0124, 0, 0x0000, 0, 0)
 877 #define _MX6Q_PAD_EIM_DA4__IPU1_DISP1_DAT_5                     \
 878                 IOMUX_PAD(0x0438, 0x0124, 1, 0x0000, 0, 0)
 879 #define _MX6Q_PAD_EIM_DA4__IPU2_CSI1_D_5                                \
 880                 IOMUX_PAD(0x0438, 0x0124, 2, 0x0000, 0, 0)
 881 #define _MX6Q_PAD_EIM_DA4__MIPI_CORE_DPHY_TEST_OUT_6            \
 882                 IOMUX_PAD(0x0438, 0x0124, 3, 0x0000, 0, 0)
 883 #define _MX6Q_PAD_EIM_DA4__ANATOP_USBPHY1_TSTI_TX_EN            \
 884                 IOMUX_PAD(0x0438, 0x0124, 4, 0x0000, 0, 0)
 885 #define _MX6Q_PAD_EIM_DA4__GPIO_3_4                     \
 886                 IOMUX_PAD(0x0438, 0x0124, 5, 0x0000, 0, 0)
 887 #define _MX6Q_PAD_EIM_DA4__TPSMP_HDATA_18                               \
 888                 IOMUX_PAD(0x0438, 0x0124, 6, 0x0000, 0, 0)
 889 #define _MX6Q_PAD_EIM_DA4__SRC_BT_CFG_4                 \
 890                 IOMUX_PAD(0x0438, 0x0124, 7, 0x0000, 0, 0)
 891
 892 #define _MX6Q_PAD_EIM_DA5__WEIM_WEIM_DA_A_5                     \
 893                 IOMUX_PAD(0x043C, 0x0128, 0, 0x0000, 0, 0)
 894 #define _MX6Q_PAD_EIM_DA5__IPU1_DISP1_DAT_4                     \
 895                 IOMUX_PAD(0x043C, 0x0128, 1, 0x0000, 0, 0)
 896 #define _MX6Q_PAD_EIM_DA5__IPU2_CSI1_D_4                                \
 897                 IOMUX_PAD(0x043C, 0x0128, 2, 0x0000, 0, 0)
 898 #define _MX6Q_PAD_EIM_DA5__MIPI_CORE_DPHY_TEST_OUT_7            \
 899                 IOMUX_PAD(0x043C, 0x0128, 3, 0x0000, 0, 0)
 900 #define _MX6Q_PAD_EIM_DA5__ANATOP_USBPHY1_TSTI_TX_DP            \
 901                 IOMUX_PAD(0x043C, 0x0128, 4, 0x0000, 0, 0)
 902 #define _MX6Q_PAD_EIM_DA5__GPIO_3_5                     \
 903                 IOMUX_PAD(0x043C, 0x0128, 5, 0x0000, 0, 0)
 904 #define _MX6Q_PAD_EIM_DA5__TPSMP_HDATA_19                               \
 905                 IOMUX_PAD(0x043C, 0x0128, 6, 0x0000, 0, 0)
 906 #define _MX6Q_PAD_EIM_DA5__SRC_BT_CFG_5                 \
 907                 IOMUX_PAD(0x043C, 0x0128, 7, 0x0000, 0, 0)
 908
 909 #define _MX6Q_PAD_EIM_DA6__WEIM_WEIM_DA_A_6                     \
 910                 IOMUX_PAD(0x0440, 0x012C, 0, 0x0000, 0, 0)
 911 #define _MX6Q_PAD_EIM_DA6__IPU1_DISP1_DAT_3                     \
 912                 IOMUX_PAD(0x0440, 0x012C, 1, 0x0000, 0, 0)
 913 #define _MX6Q_PAD_EIM_DA6__IPU2_CSI1_D_3                                \
 914                 IOMUX_PAD(0x0440, 0x012C, 2, 0x0000, 0, 0)
 915 #define _MX6Q_PAD_EIM_DA6__MIPI_CORE_DPHY_TEST_OUT_8            \
 916                 IOMUX_PAD(0x0440, 0x012C, 3, 0x0000, 0, 0)
 917 #define _MX6Q_PAD_EIM_DA6__ANATOP_USBPHY1_TSTI_TX_DN            \
 918                 IOMUX_PAD(0x0440, 0x012C, 4, 0x0000, 0, 0)
 919 #define _MX6Q_PAD_EIM_DA6__GPIO_3_6                     \
 920                 IOMUX_PAD(0x0440, 0x012C, 5, 0x0000, 0, 0)
 921 #define _MX6Q_PAD_EIM_DA6__TPSMP_HDATA_20                               \
 922                 IOMUX_PAD(0x0440, 0x012C, 6, 0x0000, 0, 0)
 923 #define _MX6Q_PAD_EIM_DA6__SRC_BT_CFG_6                 \
 924                 IOMUX_PAD(0x0440, 0x012C, 7, 0x0000, 0, 0)
 925
 926 #define _MX6Q_PAD_EIM_DA7__WEIM_WEIM_DA_A_7                     \
 927                 IOMUX_PAD(0x0444, 0x0130, 0, 0x0000, 0, 0)
 928 #define _MX6Q_PAD_EIM_DA7__IPU1_DISP1_DAT_2                     \
 929                 IOMUX_PAD(0x0444, 0x0130, 1, 0x0000, 0, 0)
 930 #define _MX6Q_PAD_EIM_DA7__IPU2_CSI1_D_2                                \
 931                 IOMUX_PAD(0x0444, 0x0130, 2, 0x0000, 0, 0)
 932 #define _MX6Q_PAD_EIM_DA7__MIPI_CORE_DPHY_TEST_OUT_9            \
 933                 IOMUX_PAD(0x0444, 0x0130, 3, 0x0000, 0, 0)
 934 #define _MX6Q_PAD_EIM_DA7__GPIO_3_7                     \
 935                 IOMUX_PAD(0x0444, 0x0130, 5, 0x0000, 0, 0)
 936 #define _MX6Q_PAD_EIM_DA7__TPSMP_HDATA_21                               \
 937                 IOMUX_PAD(0x0444, 0x0130, 6, 0x0000, 0, 0)
 938 #define _MX6Q_PAD_EIM_DA7__SRC_BT_CFG_7                 \
 939                 IOMUX_PAD(0x0444, 0x0130, 7, 0x0000, 0, 0)
 940
 941 #define _MX6Q_PAD_EIM_DA8__WEIM_WEIM_DA_A_8                     \
 942                 IOMUX_PAD(0x0448, 0x0134, 0, 0x0000, 0, 0)
 943 #define _MX6Q_PAD_EIM_DA8__IPU1_DISP1_DAT_1                     \
 944                 IOMUX_PAD(0x0448, 0x0134, 1, 0x0000, 0, 0)
 945 #define _MX6Q_PAD_EIM_DA8__IPU2_CSI1_D_1                                \
 946                 IOMUX_PAD(0x0448, 0x0134, 2, 0x0000, 0, 0)
 947 #define _MX6Q_PAD_EIM_DA8__MIPI_CORE_DPHY_TEST_OUT_10           \
 948                 IOMUX_PAD(0x0448, 0x0134, 3, 0x0000, 0, 0)
 949 #define _MX6Q_PAD_EIM_DA8__GPIO_3_8                     \
 950                 IOMUX_PAD(0x0448, 0x0134, 5, 0x0000, 0, 0)
 951 #define _MX6Q_PAD_EIM_DA8__TPSMP_HDATA_22                               \
 952                 IOMUX_PAD(0x0448, 0x0134, 6, 0x0000, 0, 0)
 953 #define _MX6Q_PAD_EIM_DA8__SRC_BT_CFG_8                 \
 954                 IOMUX_PAD(0x0448, 0x0134, 7, 0x0000, 0, 0)
 955
 956 #define _MX6Q_PAD_EIM_DA9__WEIM_WEIM_DA_A_9                     \
 957                 IOMUX_PAD(0x044C, 0x0138, 0, 0x0000, 0, 0)
 958 #define _MX6Q_PAD_EIM_DA9__IPU1_DISP1_DAT_0                     \
 959                 IOMUX_PAD(0x044C, 0x0138, 1, 0x0000, 0, 0)
 960 #define _MX6Q_PAD_EIM_DA9__IPU2_CSI1_D_0                                \
 961                 IOMUX_PAD(0x044C, 0x0138, 2, 0x0000, 0, 0)
 962 #define _MX6Q_PAD_EIM_DA9__MIPI_CORE_DPHY_TEST_OUT_11           \
 963                 IOMUX_PAD(0x044C, 0x0138, 3, 0x0000, 0, 0)
 964 #define _MX6Q_PAD_EIM_DA9__GPIO_3_9                     \
 965                 IOMUX_PAD(0x044C, 0x0138, 5, 0x0000, 0, 0)
 966 #define _MX6Q_PAD_EIM_DA9__TPSMP_HDATA_23                               \
 967                 IOMUX_PAD(0x044C, 0x0138, 6, 0x0000, 0, 0)
 968 #define _MX6Q_PAD_EIM_DA9__SRC_BT_CFG_9                 \
 969                 IOMUX_PAD(0x044C, 0x0138, 7, 0x0000, 0, 0)
 970
 971 #define _MX6Q_PAD_EIM_DA10__WEIM_WEIM_DA_A_10           \
 972                 IOMUX_PAD(0x0450, 0x013C, 0, 0x0000, 0, 0)
 973 #define _MX6Q_PAD_EIM_DA10__IPU1_DI1_PIN15              \
 974                 IOMUX_PAD(0x0450, 0x013C, 1, 0x0000, 0, 0)
 975 #define _MX6Q_PAD_EIM_DA10__IPU2_CSI1_DATA_EN           \
 976                 IOMUX_PAD(0x0450, 0x013C, 2, 0x08D8, 1, 0)
 977 #define _MX6Q_PAD_EIM_DA10__MIPI_CORE_DPHY_TEST_OUT_12          \
 978                 IOMUX_PAD(0x0450, 0x013C, 3, 0x0000, 0, 0)
 979 #define _MX6Q_PAD_EIM_DA10__GPIO_3_10                   \
 980                 IOMUX_PAD(0x0450, 0x013C, 5, 0x0000, 0, 0)
 981 #define _MX6Q_PAD_EIM_DA10__TPSMP_HDATA_24              \
 982                 IOMUX_PAD(0x0450, 0x013C, 6, 0x0000, 0, 0)
 983 #define _MX6Q_PAD_EIM_DA10__SRC_BT_CFG_10                               \
 984                 IOMUX_PAD(0x0450, 0x013C, 7, 0x0000, 0, 0)
 985
 986 #define _MX6Q_PAD_EIM_DA11__WEIM_WEIM_DA_A_11           \
 987                 IOMUX_PAD(0x0454, 0x0140, 0, 0x0000, 0, 0)
 988 #define _MX6Q_PAD_EIM_DA11__IPU1_DI1_PIN2                               \
 989                 IOMUX_PAD(0x0454, 0x0140, 1, 0x0000, 0, 0)
 990 #define _MX6Q_PAD_EIM_DA11__IPU2_CSI1_HSYNC                     \
 991                 IOMUX_PAD(0x0454, 0x0140, 2, 0x08DC, 1, 0)
 992 #define _MX6Q_PAD_EIM_DA11__MIPI_CORE_DPHY_TEST_OUT_13          \
 993                 IOMUX_PAD(0x0454, 0x0140, 3, 0x0000, 0, 0)
 994 #define _MX6Q_PAD_EIM_DA11__SDMA_DEBUG_EVT_CHN_LINES_6          \
 995                 IOMUX_PAD(0x0454, 0x0140, 4, 0x0000, 0, 0)
 996 #define _MX6Q_PAD_EIM_DA11__GPIO_3_11                   \
 997                 IOMUX_PAD(0x0454, 0x0140, 5, 0x0000, 0, 0)
 998 #define _MX6Q_PAD_EIM_DA11__TPSMP_HDATA_25              \
 999                 IOMUX_PAD(0x0454, 0x0140, 6, 0x0000, 0, 0)
1000 #define _MX6Q_PAD_EIM_DA11__SRC_BT_CFG_11                               \
1001                 IOMUX_PAD(0x0454, 0x0140, 7, 0x0000, 0, 0)
1002
1003 #define _MX6Q_PAD_EIM_DA12__WEIM_WEIM_DA_A_12           \
1004                 IOMUX_PAD(0x0458, 0x0144, 0, 0x0000, 0, 0)
1005 #define _MX6Q_PAD_EIM_DA12__IPU1_DI1_PIN3                               \
1006                 IOMUX_PAD(0x0458, 0x0144, 1, 0x0000, 0, 0)
1007 #define _MX6Q_PAD_EIM_DA12__IPU2_CSI1_VSYNC                     \
1008                 IOMUX_PAD(0x0458, 0x0144, 2, 0x08E4, 1, 0)
1009 #define _MX6Q_PAD_EIM_DA12__MIPI_CORE_DPHY_TEST_OUT_14          \
1010                 IOMUX_PAD(0x0458, 0x0144, 3, 0x0000, 0, 0)
1011 #define _MX6Q_PAD_EIM_DA12__SDMA_DEBUG_EVT_CHN_LINES_3          \
1012                 IOMUX_PAD(0x0458, 0x0144, 4, 0x0000, 0, 0)
1013 #define _MX6Q_PAD_EIM_DA12__GPIO_3_12                   \
1014                 IOMUX_PAD(0x0458, 0x0144, 5, 0x0000, 0, 0)
1015 #define _MX6Q_PAD_EIM_DA12__TPSMP_HDATA_26              \
1016                 IOMUX_PAD(0x0458, 0x0144, 6, 0x0000, 0, 0)
1017 #define _MX6Q_PAD_EIM_DA12__SRC_BT_CFG_12                               \
1018                 IOMUX_PAD(0x0458, 0x0144, 7, 0x0000, 0, 0)
1019
1020 #define _MX6Q_PAD_EIM_DA13__WEIM_WEIM_DA_A_13           \
1021                 IOMUX_PAD(0x045C, 0x0148, 0, 0x0000, 0, 0)
1022 #define _MX6Q_PAD_EIM_DA13__IPU1_DI1_D0_CS              \
1023                 IOMUX_PAD(0x045C, 0x0148, 1, 0x0000, 0, 0)
1024 #define _MX6Q_PAD_EIM_DA13__CCM_DI1_EXT_CLK                     \
1025                 IOMUX_PAD(0x045C, 0x0148, 2, 0x07EC, 1, 0)
1026 #define _MX6Q_PAD_EIM_DA13__MIPI_CORE_DPHY_TEST_OUT_15          \
1027                 IOMUX_PAD(0x045C, 0x0148, 3, 0x0000, 0, 0)
1028 #define _MX6Q_PAD_EIM_DA13__SDMA_DEBUG_EVT_CHN_LINES_4          \
1029                 IOMUX_PAD(0x045C, 0x0148, 4, 0x0000, 0, 0)
1030 #define _MX6Q_PAD_EIM_DA13__GPIO_3_13                           \
1031                 IOMUX_PAD(0x045C, 0x0148, 5, 0x0000, 0, 0)
1032 #define _MX6Q_PAD_EIM_DA13__TPSMP_HDATA_27                      \
1033                 IOMUX_PAD(0x045C, 0x0148, 6, 0x0000, 0, 0)
1034 #define _MX6Q_PAD_EIM_DA13__SRC_BT_CFG_13                       \
1035                 IOMUX_PAD(0x045C, 0x0148, 7, 0x0000, 0, 0)
1036
1037 #define _MX6Q_PAD_EIM_DA14__WEIM_WEIM_DA_A_14                   \
1038                 IOMUX_PAD(0x0460, 0x014C, 0, 0x0000, 0, 0)
1039 #define _MX6Q_PAD_EIM_DA14__IPU1_DI1_D1_CS                      \
1040                 IOMUX_PAD(0x0460, 0x014C, 1, 0x0000, 0, 0)
1041 #define _MX6Q_PAD_EIM_DA14__CCM_DI0_EXT_CLK                     \
1042                 IOMUX_PAD(0x0460, 0x014C, 2, 0x0000, 0, 0)
1043 #define _MX6Q_PAD_EIM_DA14__MIPI_CORE_DPHY_TEST_OUT_16          \
1044                 IOMUX_PAD(0x0460, 0x014C, 3, 0x0000, 0, 0)
1045 #define _MX6Q_PAD_EIM_DA14__SDMA_DEBUG_EVT_CHN_LINES_5          \
1046                 IOMUX_PAD(0x0460, 0x014C, 4, 0x0000, 0, 0)
1047 #define _MX6Q_PAD_EIM_DA14__GPIO_3_14                           \
1048                 IOMUX_PAD(0x0460, 0x014C, 5, 0x0000, 0, 0)
1049 #define _MX6Q_PAD_EIM_DA14__TPSMP_HDATA_28                      \
1050                 IOMUX_PAD(0x0460, 0x014C, 6, 0x0000, 0, 0)
1051 #define _MX6Q_PAD_EIM_DA14__SRC_BT_CFG_14                       \
1052                 IOMUX_PAD(0x0460, 0x014C, 7, 0x0000, 0, 0)
1053
1054 #define _MX6Q_PAD_EIM_DA15__WEIM_WEIM_DA_A_15                   \
1055                 IOMUX_PAD(0x0464, 0x0150, 0, 0x0000, 0, 0)
1056 #define _MX6Q_PAD_EIM_DA15__IPU1_DI1_PIN1                       \
1057                 IOMUX_PAD(0x0464, 0x0150, 1, 0x0000, 0, 0)
1058 #define _MX6Q_PAD_EIM_DA15__IPU1_DI1_PIN4                       \
1059                 IOMUX_PAD(0x0464, 0x0150, 2, 0x0000, 0, 0)
1060 #define _MX6Q_PAD_EIM_DA15__MIPI_CORE_DPHY_TEST_OUT_17          \
1061                 IOMUX_PAD(0x0464, 0x0150, 3, 0x0000, 0, 0)
1062 #define _MX6Q_PAD_EIM_DA15__GPIO_3_15                           \
1063                 IOMUX_PAD(0x0464, 0x0150, 5, 0x0000, 0, 0)
1064 #define _MX6Q_PAD_EIM_DA15__TPSMP_HDATA_29                      \
1065                 IOMUX_PAD(0x0464, 0x0150, 6, 0x0000, 0, 0)
1066 #define _MX6Q_PAD_EIM_DA15__SRC_BT_CFG_15                       \
1067                 IOMUX_PAD(0x0464, 0x0150, 7, 0x0000, 0, 0)
1068
1069 #define _MX6Q_PAD_EIM_WAIT__WEIM_WEIM_WAIT                      \
1070                 IOMUX_PAD(0x0468, 0x0154, 0, 0x0000, 0, 0)
1071 #define _MX6Q_PAD_EIM_WAIT__WEIM_WEIM_DTACK_B                   \
1072                 IOMUX_PAD(0x0468, 0x0154, 1, 0x0000, 0, 0)
1073 #define _MX6Q_PAD_EIM_WAIT__GPIO_5_0                            \
1074                 IOMUX_PAD(0x0468, 0x0154, 5, 0x0000, 0, 0)
1075 #define _MX6Q_PAD_EIM_WAIT__TPSMP_HDATA_30                      \
1076                 IOMUX_PAD(0x0468, 0x0154, 6, 0x0000, 0, 0)
1077 #define _MX6Q_PAD_EIM_WAIT__SRC_BT_CFG_25                       \
1078                 IOMUX_PAD(0x0468, 0x0154, 7, 0x0000, 0, 0)
1079
1080 #define _MX6Q_PAD_EIM_BCLK__WEIM_WEIM_BCLK                      \
1081                 IOMUX_PAD(0x046C, 0x0158, 0, 0x0000, 0, 0)
1082 #define _MX6Q_PAD_EIM_BCLK__IPU1_DI1_PIN16                      \
1083                 IOMUX_PAD(0x046C, 0x0158, 1, 0x0000, 0, 0)
1084 #define _MX6Q_PAD_EIM_BCLK__GPIO_6_31                           \
1085                 IOMUX_PAD(0x046C, 0x0158, 5, 0x0000, 0, 0)
1086 #define _MX6Q_PAD_EIM_BCLK__TPSMP_HDATA_31                      \
1087                 IOMUX_PAD(0x046C, 0x0158, 6, 0x0000, 0, 0)
1088
1089 #define _MX6Q_PAD_DI0_DISP_CLK__IPU1_DI0_DISP_CLK               \
1090                 IOMUX_PAD(0x0470, 0x015C, 0, 0x0000, 0, 0)
1091 #define _MX6Q_PAD_DI0_DISP_CLK__IPU2_DI0_DISP_CLK               \
1092                 IOMUX_PAD(0x0470, 0x015C, 1, 0x0000, 0, 0)
1093 #define _MX6Q_PAD_DI0_DISP_CLK__MIPI_CORE_DPHY_TEST_OUT_28      \
1094                 IOMUX_PAD(0x0470, 0x015C, 3, 0x0000, 0, 0)
1095 #define _MX6Q_PAD_DI0_DISP_CLK__SDMA_DEBUG_CORE_STATE_0         \
1096                 IOMUX_PAD(0x0470, 0x015C, 4, 0x0000, 0, 0)
1097 #define _MX6Q_PAD_DI0_DISP_CLK__GPIO_4_16                       \
1098                 IOMUX_PAD(0x0470, 0x015C, 5, 0x0000, 0, 0)
1099 #define _MX6Q_PAD_DI0_DISP_CLK__MMDC_MMDC_DEBUG_0               \
1100                 IOMUX_PAD(0x0470, 0x015C, 6, 0x0000, 0, 0)
1101
1102 #define _MX6Q_PAD_DI0_PIN15__IPU1_DI0_PIN15                     \
1103                 IOMUX_PAD(0x0474, 0x0160, 0, 0x0000, 0, 0)
1104 #define _MX6Q_PAD_DI0_PIN15__IPU2_DI0_PIN15                     \
1105                 IOMUX_PAD(0x0474, 0x0160, 1, 0x0000, 0, 0)
1106 #define _MX6Q_PAD_DI0_PIN15__AUDMUX_AUD6_TXC                    \
1107                 IOMUX_PAD(0x0474, 0x0160, 2, 0x0000, 0, 0)
1108 #define _MX6Q_PAD_DI0_PIN15__MIPI_CORE_DPHY_TEST_OUT_29         \
1109                 IOMUX_PAD(0x0474, 0x0160, 3, 0x0000, 0, 0)
1110 #define _MX6Q_PAD_DI0_PIN15__SDMA_DEBUG_CORE_STATE_1            \
1111                 IOMUX_PAD(0x0474, 0x0160, 4, 0x0000, 0, 0)
1112 #define _MX6Q_PAD_DI0_PIN15__GPIO_4_17                          \
1113                 IOMUX_PAD(0x0474, 0x0160, 5, 0x0000, 0, 0)
1114 #define _MX6Q_PAD_DI0_PIN15__MMDC_MMDC_DEBUG_1                  \
1115                 IOMUX_PAD(0x0474, 0x0160, 6, 0x0000, 0, 0)
1116
1117 #define _MX6Q_PAD_DI0_PIN2__IPU1_DI0_PIN2                       \
1118                 IOMUX_PAD(0x0478, 0x0164, 0, 0x0000, 0, 0)
1119 #define _MX6Q_PAD_DI0_PIN2__IPU2_DI0_PIN2                       \
1120                 IOMUX_PAD(0x0478, 0x0164, 1, 0x0000, 0, 0)
1121 #define _MX6Q_PAD_DI0_PIN2__AUDMUX_AUD6_TXD                     \
1122                 IOMUX_PAD(0x0478, 0x0164, 2, 0x0000, 0, 0)
1123 #define _MX6Q_PAD_DI0_PIN2__MIPI_CORE_DPHY_TEST_OUT_30          \
1124                 IOMUX_PAD(0x0478, 0x0164, 3, 0x0000, 0, 0)
1125 #define _MX6Q_PAD_DI0_PIN2__SDMA_DEBUG_CORE_STATE_2             \
1126                 IOMUX_PAD(0x0478, 0x0164, 4, 0x0000, 0, 0)
1127 #define _MX6Q_PAD_DI0_PIN2__GPIO_4_18                           \
1128                 IOMUX_PAD(0x0478, 0x0164, 5, 0x0000, 0, 0)
1129 #define _MX6Q_PAD_DI0_PIN2__MMDC_MMDC_DEBUG_2                   \
1130                 IOMUX_PAD(0x0478, 0x0164, 6, 0x0000, 0, 0)
1131 #define _MX6Q_PAD_DI0_PIN2__PL301_MX6QPER1_HADDR_9              \
1132                 IOMUX_PAD(0x0478, 0x0164, 7, 0x0000, 0, 0)
1133
1134 #define _MX6Q_PAD_DI0_PIN3__IPU1_DI0_PIN3                       \
1135                 IOMUX_PAD(0x047C, 0x0168, 0, 0x0000, 0, 0)
1136 #define _MX6Q_PAD_DI0_PIN3__IPU2_DI0_PIN3                       \
1137                 IOMUX_PAD(0x047C, 0x0168, 1, 0x0000, 0, 0)
1138 #define _MX6Q_PAD_DI0_PIN3__AUDMUX_AUD6_TXFS                    \
1139                 IOMUX_PAD(0x047C, 0x0168, 2, 0x0000, 0, 0)
1140 #define _MX6Q_PAD_DI0_PIN3__MIPI_CORE_DPHY_TEST_OUT_31          \
1141                 IOMUX_PAD(0x047C, 0x0168, 3, 0x0000, 0, 0)
1142 #define _MX6Q_PAD_DI0_PIN3__SDMA_DEBUG_CORE_STATE_3             \
1143                 IOMUX_PAD(0x047C, 0x0168, 4, 0x0000, 0, 0)
1144 #define _MX6Q_PAD_DI0_PIN3__GPIO_4_19                   \
1145                 IOMUX_PAD(0x047C, 0x0168, 5, 0x0000, 0, 0)
1146 #define _MX6Q_PAD_DI0_PIN3__MMDC_MMDC_DEBUG_3                   \
1147                 IOMUX_PAD(0x047C, 0x0168, 6, 0x0000, 0, 0)
1148 #define _MX6Q_PAD_DI0_PIN3__PL301_MX6QPER1_HADDR_10             \
1149                 IOMUX_PAD(0x047C, 0x0168, 7, 0x0000, 0, 0)
1150
1151 #define _MX6Q_PAD_DI0_PIN4__IPU1_DI0_PIN4                       \
1152                 IOMUX_PAD(0x0480, 0x016C, 0, 0x0000, 0, 0)
1153 #define _MX6Q_PAD_DI0_PIN4__IPU2_DI0_PIN4                       \
1154                 IOMUX_PAD(0x0480, 0x016C, 1, 0x0000, 0, 0)
1155 #define _MX6Q_PAD_DI0_PIN4__AUDMUX_AUD6_RXD                     \
1156                 IOMUX_PAD(0x0480, 0x016C, 2, 0x0000, 0, 0)
1157 #define _MX6Q_PAD_DI0_PIN4__USDHC1_WP                           \
1158                 IOMUX_PAD(0x0480, 0x016C, 3, 0x094C, 0, 0)
1159 #define _MX6Q_PAD_DI0_PIN4__SDMA_DEBUG_YIELD                    \
1160                 IOMUX_PAD(0x0480, 0x016C, 4, 0x0000, 0, 0)
1161 #define _MX6Q_PAD_DI0_PIN4__GPIO_4_20                           \
1162                 IOMUX_PAD(0x0480, 0x016C, 5, 0x0000, 0, 0)
1163 #define _MX6Q_PAD_DI0_PIN4__MMDC_MMDC_DEBUG_4                   \
1164                 IOMUX_PAD(0x0480, 0x016C, 6, 0x0000, 0, 0)
1165 #define _MX6Q_PAD_DI0_PIN4__PL301_MX6QPER1_HADDR_11             \
1166                 IOMUX_PAD(0x0480, 0x016C, 7, 0x0000, 0, 0)
1167
1168 #define _MX6Q_PAD_DISP0_DAT0__IPU1_DISP0_DAT_0                  \
1169                 IOMUX_PAD(0x0484, 0x0170, 0, 0x0000, 0, 0)
1170 #define _MX6Q_PAD_DISP0_DAT0__IPU2_DISP0_DAT_0                  \
1171                 IOMUX_PAD(0x0484, 0x0170, 1, 0x0000, 0, 0)
1172 #define _MX6Q_PAD_DISP0_DAT0__ECSPI3_SCLK                       \
1173                 IOMUX_PAD(0x0484, 0x0170, 2, 0x0000, 0, 0)
1174 #define _MX6Q_PAD_DISP0_DAT0__USDHC1_USDHC_DEBUG_0              \
1175                 IOMUX_PAD(0x0484, 0x0170, 3, 0x0000, 0, 0)
1176 #define _MX6Q_PAD_DISP0_DAT0__SDMA_DEBUG_CORE_RUN               \
1177                 IOMUX_PAD(0x0484, 0x0170, 4, 0x0000, 0, 0)
1178 #define _MX6Q_PAD_DISP0_DAT0__GPIO_4_21                         \
1179                 IOMUX_PAD(0x0484, 0x0170, 5, 0x0000, 0, 0)
1180 #define _MX6Q_PAD_DISP0_DAT0__MMDC_MMDC_DEBUG_5                 \
1181                 IOMUX_PAD(0x0484, 0x0170, 6, 0x0000, 0, 0)
1182
1183 #define _MX6Q_PAD_DISP0_DAT1__IPU1_DISP0_DAT_1                  \
1184                 IOMUX_PAD(0x0488, 0x0174, 0, 0x0000, 0, 0)
1185 #define _MX6Q_PAD_DISP0_DAT1__IPU2_DISP0_DAT_1                  \
1186                 IOMUX_PAD(0x0488, 0x0174, 1, 0x0000, 0, 0)
1187 #define _MX6Q_PAD_DISP0_DAT1__ECSPI3_MOSI                       \
1188                 IOMUX_PAD(0x0488, 0x0174, 2, 0x0000, 0, 0)
1189 #define _MX6Q_PAD_DISP0_DAT1__USDHC1_USDHC_DEBUG_1              \
1190                 IOMUX_PAD(0x0488, 0x0174, 3, 0x0000, 0, 0)
1191 #define _MX6Q_PAD_DISP0_DAT1__SDMA_DEBUG_EVENT_CHANNEL_SEL      \
1192                 IOMUX_PAD(0x0488, 0x0174, 4, 0x0000, 0, 0)
1193 #define _MX6Q_PAD_DISP0_DAT1__GPIO_4_22                         \
1194                 IOMUX_PAD(0x0488, 0x0174, 5, 0x0000, 0, 0)
1195 #define _MX6Q_PAD_DISP0_DAT1__MMDC_MMDC_DEBUG_6                 \
1196                 IOMUX_PAD(0x0488, 0x0174, 6, 0x0000, 0, 0)
1197 #define _MX6Q_PAD_DISP0_DAT1__PL301_MX6QPER1_HADDR_12           \
1198                 IOMUX_PAD(0x0488, 0x0174, 7, 0x0000, 0, 0)
1199
1200 #define _MX6Q_PAD_DISP0_DAT2__IPU1_DISP0_DAT_2                  \
1201                 IOMUX_PAD(0x048C, 0x0178, 0, 0x0000, 0, 0)
1202 #define _MX6Q_PAD_DISP0_DAT2__IPU2_DISP0_DAT_2                  \
1203                 IOMUX_PAD(0x048C, 0x0178, 1, 0x0000, 0, 0)
1204 #define _MX6Q_PAD_DISP0_DAT2__ECSPI3_MISO                       \
1205                 IOMUX_PAD(0x048C, 0x0178, 2, 0x0000, 0, 0)
1206 #define _MX6Q_PAD_DISP0_DAT2__USDHC1_USDHC_DEBUG_2              \
1207                 IOMUX_PAD(0x048C, 0x0178, 3, 0x0000, 0, 0)
1208 #define _MX6Q_PAD_DISP0_DAT2__SDMA_DEBUG_MODE                   \
1209                 IOMUX_PAD(0x048C, 0x0178, 4, 0x0000, 0, 0)
1210 #define _MX6Q_PAD_DISP0_DAT2__GPIO_4_23                         \
1211                 IOMUX_PAD(0x048C, 0x0178, 5, 0x0000, 0, 0)
1212 #define _MX6Q_PAD_DISP0_DAT2__MMDC_MMDC_DEBUG_7                 \
1213                 IOMUX_PAD(0x048C, 0x0178, 6, 0x0000, 0, 0)
1214 #define _MX6Q_PAD_DISP0_DAT2__PL301_MX6QPER1_HADDR_13           \
1215                 IOMUX_PAD(0x048C, 0x0178, 7, 0x0000, 0, 0)
1216
1217 #define _MX6Q_PAD_DISP0_DAT3__IPU1_DISP0_DAT_3                  \
1218                 IOMUX_PAD(0x0490, 0x017C, 0, 0x0000, 0, 0)
1219 #define _MX6Q_PAD_DISP0_DAT3__IPU2_DISP0_DAT_3                  \
1220                 IOMUX_PAD(0x0490, 0x017C, 1, 0x0000, 0, 0)
1221 #define _MX6Q_PAD_DISP0_DAT3__ECSPI3_SS0                        \
1222                 IOMUX_PAD(0x0490, 0x017C, 2, 0x0000, 0, 0)
1223 #define _MX6Q_PAD_DISP0_DAT3__USDHC1_USDHC_DEBUG_3              \
1224                 IOMUX_PAD(0x0490, 0x017C, 3, 0x0000, 0, 0)
1225 #define _MX6Q_PAD_DISP0_DAT3__SDMA_DEBUG_BUS_ERROR              \
1226                 IOMUX_PAD(0x0490, 0x017C, 4, 0x0000, 0, 0)
1227 #define _MX6Q_PAD_DISP0_DAT3__GPIO_4_24                         \
1228                 IOMUX_PAD(0x0490, 0x017C, 5, 0x0000, 0, 0)
1229 #define _MX6Q_PAD_DISP0_DAT3__MMDC_MMDC_DEBUG_8                 \
1230                 IOMUX_PAD(0x0490, 0x017C, 6, 0x0000, 0, 0)
1231 #define _MX6Q_PAD_DISP0_DAT3__PL301_MX6QPER1_HADDR_14           \
1232                 IOMUX_PAD(0x0490, 0x017C, 7, 0x0000, 0, 0)
1233
1234 #define _MX6Q_PAD_DISP0_DAT4__IPU1_DISP0_DAT_4                  \
1235                 IOMUX_PAD(0x0494, 0x0180, 0, 0x0000, 0, 0)
1236 #define _MX6Q_PAD_DISP0_DAT4__IPU2_DISP0_DAT_4                  \
1237                 IOMUX_PAD(0x0494, 0x0180, 1, 0x0000, 0, 0)
1238 #define _MX6Q_PAD_DISP0_DAT4__ECSPI3_SS1                        \
1239                 IOMUX_PAD(0x0494, 0x0180, 2, 0x0000, 0, 0)
1240 #define _MX6Q_PAD_DISP0_DAT4__USDHC1_USDHC_DEBUG_4              \
1241                 IOMUX_PAD(0x0494, 0x0180, 3, 0x0000, 0, 0)
1242 #define _MX6Q_PAD_DISP0_DAT4__SDMA_DEBUG_BUS_RWB                \
1243                 IOMUX_PAD(0x0494, 0x0180, 4, 0x0000, 0, 0)
1244 #define _MX6Q_PAD_DISP0_DAT4__GPIO_4_25                         \
1245                 IOMUX_PAD(0x0494, 0x0180, 5, 0x0000, 0, 0)
1246 #define _MX6Q_PAD_DISP0_DAT4__MMDC_MMDC_DEBUG_9                 \
1247                 IOMUX_PAD(0x0494, 0x0180, 6, 0x0000, 0, 0)
1248 #define _MX6Q_PAD_DISP0_DAT4__PL301_MX6QPER1_HADDR_15           \
1249                 IOMUX_PAD(0x0494, 0x0180, 7, 0x0000, 0, 0)
1250
1251 #define _MX6Q_PAD_DISP0_DAT5__IPU1_DISP0_DAT_5                  \
1252                 IOMUX_PAD(0x0498, 0x0184, 0, 0x0000, 0, 0)
1253 #define _MX6Q_PAD_DISP0_DAT5__IPU2_DISP0_DAT_5                  \
1254                 IOMUX_PAD(0x0498, 0x0184, 1, 0x0000, 0, 0)
1255 #define _MX6Q_PAD_DISP0_DAT5__ECSPI3_SS2                        \
1256                 IOMUX_PAD(0x0498, 0x0184, 2, 0x0000, 0, 0)
1257 #define _MX6Q_PAD_DISP0_DAT5__AUDMUX_AUD6_RXFS                  \
1258                 IOMUX_PAD(0x0498, 0x0184, 3, 0x0000, 0, 0)
1259 #define _MX6Q_PAD_DISP0_DAT5__SDMA_DEBUG_MATCHED_DMBUS          \
1260                 IOMUX_PAD(0x0498, 0x0184, 4, 0x0000, 0, 0)
1261 #define _MX6Q_PAD_DISP0_DAT5__GPIO_4_26                         \
1262                 IOMUX_PAD(0x0498, 0x0184, 5, 0x0000, 0, 0)
1263 #define _MX6Q_PAD_DISP0_DAT5__MMDC_MMDC_DEBUG_10                \
1264                 IOMUX_PAD(0x0498, 0x0184, 6, 0x0000, 0, 0)
1265 #define _MX6Q_PAD_DISP0_DAT5__PL301_MX6QPER1_HADDR_16           \
1266                 IOMUX_PAD(0x0498, 0x0184, 7, 0x0000, 0, 0)
1267
1268 #define _MX6Q_PAD_DISP0_DAT6__IPU1_DISP0_DAT_6                  \
1269                 IOMUX_PAD(0x049C, 0x0188, 0, 0x0000, 0, 0)
1270 #define _MX6Q_PAD_DISP0_DAT6__IPU2_DISP0_DAT_6                  \
1271                 IOMUX_PAD(0x049C, 0x0188, 1, 0x0000, 0, 0)
1272 #define _MX6Q_PAD_DISP0_DAT6__ECSPI3_SS3                        \
1273                 IOMUX_PAD(0x049C, 0x0188, 2, 0x0000, 0, 0)
1274 #define _MX6Q_PAD_DISP0_DAT6__AUDMUX_AUD6_RXC                   \
1275                 IOMUX_PAD(0x049C, 0x0188, 3, 0x0000, 0, 0)
1276 #define _MX6Q_PAD_DISP0_DAT6__SDMA_DEBUG_RTBUFFER_WRITE         \
1277                 IOMUX_PAD(0x049C, 0x0188, 4, 0x0000, 0, 0)
1278 #define _MX6Q_PAD_DISP0_DAT6__GPIO_4_27                         \
1279                 IOMUX_PAD(0x049C, 0x0188, 5, 0x0000, 0, 0)
1280 #define _MX6Q_PAD_DISP0_DAT6__MMDC_MMDC_DEBUG_11                \
1281                 IOMUX_PAD(0x049C, 0x0188, 6, 0x0000, 0, 0)
1282 #define _MX6Q_PAD_DISP0_DAT6__PL301_MX6QPER1_HADDR_17           \
1283                 IOMUX_PAD(0x049C, 0x0188, 7, 0x0000, 0, 0)
1284
1285 #define _MX6Q_PAD_DISP0_DAT7__IPU1_DISP0_DAT_7                  \
1286                 IOMUX_PAD(0x04A0, 0x018C, 0, 0x0000, 0, 0)
1287 #define _MX6Q_PAD_DISP0_DAT7__IPU2_DISP0_DAT_7                  \
1288                 IOMUX_PAD(0x04A0, 0x018C, 1, 0x0000, 0, 0)
1289 #define _MX6Q_PAD_DISP0_DAT7__ECSPI3_RDY                        \
1290                 IOMUX_PAD(0x04A0, 0x018C, 2, 0x0000, 0, 0)
1291 #define _MX6Q_PAD_DISP0_DAT7__USDHC1_USDHC_DEBUG_5              \
1292                 IOMUX_PAD(0x04A0, 0x018C, 3, 0x0000, 0, 0)
1293 #define _MX6Q_PAD_DISP0_DAT7__SDMA_DEBUG_EVENT_CHANNEL_0        \
1294                 IOMUX_PAD(0x04A0, 0x018C, 4, 0x0000, 0, 0)
1295 #define _MX6Q_PAD_DISP0_DAT7__GPIO_4_28                         \
1296                 IOMUX_PAD(0x04A0, 0x018C, 5, 0x0000, 0, 0)
1297 #define _MX6Q_PAD_DISP0_DAT7__MMDC_MMDC_DEBUG_12                \
1298                 IOMUX_PAD(0x04A0, 0x018C, 6, 0x0000, 0, 0)
1299 #define _MX6Q_PAD_DISP0_DAT7__PL301_MX6QPER1_HADDR_18           \
1300                 IOMUX_PAD(0x04A0, 0x018C, 7, 0x0000, 0, 0)
1301
1302 #define _MX6Q_PAD_DISP0_DAT8__IPU1_DISP0_DAT_8                  \
1303                 IOMUX_PAD(0x04A4, 0x0190, 0, 0x0000, 0, 0)
1304 #define _MX6Q_PAD_DISP0_DAT8__IPU2_DISP0_DAT_8                  \
1305                 IOMUX_PAD(0x04A4, 0x0190, 1, 0x0000, 0, 0)
1306 #define _MX6Q_PAD_DISP0_DAT8__PWM1_PWMO                         \
1307                 IOMUX_PAD(0x04A4, 0x0190, 2, 0x0000, 0, 0)
1308 #define _MX6Q_PAD_DISP0_DAT8__WDOG1_WDOG_B                      \
1309                 IOMUX_PAD(0x04A4, 0x0190, 3, 0x0000, 0, 0)
1310 #define _MX6Q_PAD_DISP0_DAT8__SDMA_DEBUG_EVENT_CHANNEL_1        \
1311                 IOMUX_PAD(0x04A4, 0x0190, 4, 0x0000, 0, 0)
1312 #define _MX6Q_PAD_DISP0_DAT8__GPIO_4_29                         \
1313                 IOMUX_PAD(0x04A4, 0x0190, 5, 0x0000, 0, 0)
1314 #define _MX6Q_PAD_DISP0_DAT8__MMDC_MMDC_DEBUG_13                \
1315                 IOMUX_PAD(0x04A4, 0x0190, 6, 0x0000, 0, 0)
1316 #define _MX6Q_PAD_DISP0_DAT8__PL301_MX6QPER1_HADDR_19           \
1317                 IOMUX_PAD(0x04A4, 0x0190, 7, 0x0000, 0, 0)
1318
1319 #define _MX6Q_PAD_DISP0_DAT9__IPU1_DISP0_DAT_9          \
1320                 IOMUX_PAD(0x04A8, 0x0194, 0, 0x0000, 0, 0)
1321 #define _MX6Q_PAD_DISP0_DAT9__IPU2_DISP0_DAT_9          \
1322                 IOMUX_PAD(0x04A8, 0x0194, 1, 0x0000, 0, 0)
1323 #define _MX6Q_PAD_DISP0_DAT9__PWM2_PWMO                 \
1324                 IOMUX_PAD(0x04A8, 0x0194, 2, 0x0000, 0, 0)
1325 #define _MX6Q_PAD_DISP0_DAT9__WDOG2_WDOG_B              \
1326                 IOMUX_PAD(0x04A8, 0x0194, 3, 0x0000, 0, 0)
1327 #define _MX6Q_PAD_DISP0_DAT9__SDMA_DEBUG_EVENT_CHANNEL_2                \
1328                 IOMUX_PAD(0x04A8, 0x0194, 4, 0x0000, 0, 0)
1329 #define _MX6Q_PAD_DISP0_DAT9__GPIO_4_30                 \
1330                 IOMUX_PAD(0x04A8, 0x0194, 5, 0x0000, 0, 0)
1331 #define _MX6Q_PAD_DISP0_DAT9__MMDC_MMDC_DEBUG_14                \
1332                 IOMUX_PAD(0x04A8, 0x0194, 6, 0x0000, 0, 0)
1333 #define _MX6Q_PAD_DISP0_DAT9__PL301_MX6QPER1_HADDR_20           \
1334                 IOMUX_PAD(0x04A8, 0x0194, 7, 0x0000, 0, 0)
1335
1336 #define _MX6Q_PAD_DISP0_DAT10__IPU1_DISP0_DAT_10                \
1337                 IOMUX_PAD(0x04AC, 0x0198, 0, 0x0000, 0, 0)
1338 #define _MX6Q_PAD_DISP0_DAT10__IPU2_DISP0_DAT_10                \
1339                 IOMUX_PAD(0x04AC, 0x0198, 1, 0x0000, 0, 0)
1340 #define _MX6Q_PAD_DISP0_DAT10__USDHC1_USDHC_DEBUG_6             \
1341                 IOMUX_PAD(0x04AC, 0x0198, 3, 0x0000, 0, 0)
1342 #define _MX6Q_PAD_DISP0_DAT10__SDMA_DEBUG_EVENT_CHANNEL_3               \
1343                 IOMUX_PAD(0x04AC, 0x0198, 4, 0x0000, 0, 0)
1344 #define _MX6Q_PAD_DISP0_DAT10__GPIO_4_31                                \
1345                 IOMUX_PAD(0x04AC, 0x0198, 5, 0x0000, 0, 0)
1346 #define _MX6Q_PAD_DISP0_DAT10__MMDC_MMDC_DEBUG_15               \
1347                 IOMUX_PAD(0x04AC, 0x0198, 6, 0x0000, 0, 0)
1348 #define _MX6Q_PAD_DISP0_DAT10__PL301_MX6QPER1_HADDR_21          \
1349                 IOMUX_PAD(0x04AC, 0x0198, 7, 0x0000, 0, 0)
1350
1351 #define _MX6Q_PAD_DISP0_DAT11__IPU1_DISP0_DAT_11                \
1352                 IOMUX_PAD(0x04B0, 0x019C, 0, 0x0000, 0, 0)
1353 #define _MX6Q_PAD_DISP0_DAT11__IPU2_DISP0_DAT_11                \
1354                 IOMUX_PAD(0x04B0, 0x019C, 1, 0x0000, 0, 0)
1355 #define _MX6Q_PAD_DISP0_DAT11__USDHC1_USDHC_DEBUG_7             \
1356                 IOMUX_PAD(0x04B0, 0x019C, 3, 0x0000, 0, 0)
1357 #define _MX6Q_PAD_DISP0_DAT11__SDMA_DEBUG_EVENT_CHANNEL_4               \
1358                 IOMUX_PAD(0x04B0, 0x019C, 4, 0x0000, 0, 0)
1359 #define _MX6Q_PAD_DISP0_DAT11__GPIO_5_5                 \
1360                 IOMUX_PAD(0x04B0, 0x019C, 5, 0x0000, 0, 0)
1361 #define _MX6Q_PAD_DISP0_DAT11__MMDC_MMDC_DEBUG_16               \
1362                 IOMUX_PAD(0x04B0, 0x019C, 6, 0x0000, 0, 0)
1363 #define _MX6Q_PAD_DISP0_DAT11__PL301_MX6QPER1_HADDR_22          \
1364                 IOMUX_PAD(0x04B0, 0x019C, 7, 0x0000, 0, 0)
1365
1366 #define _MX6Q_PAD_DISP0_DAT12__IPU1_DISP0_DAT_12                \
1367                 IOMUX_PAD(0x04B4, 0x01A0, 0, 0x0000, 0, 0)
1368 #define _MX6Q_PAD_DISP0_DAT12__IPU2_DISP0_DAT_12                \
1369                 IOMUX_PAD(0x04B4, 0x01A0, 1, 0x0000, 0, 0)
1370 #define _MX6Q_PAD_DISP0_DAT12__RESERVED_RESERVED                \
1371                 IOMUX_PAD(0x04B4, 0x01A0, 3, 0x0000, 0, 0)
1372 #define _MX6Q_PAD_DISP0_DAT12__SDMA_DEBUG_EVENT_CHANNEL_5               \
1373                 IOMUX_PAD(0x04B4, 0x01A0, 4, 0x0000, 0, 0)
1374 #define _MX6Q_PAD_DISP0_DAT12__GPIO_5_6                 \
1375                 IOMUX_PAD(0x04B4, 0x01A0, 5, 0x0000, 0, 0)
1376 #define _MX6Q_PAD_DISP0_DAT12__MMDC_MMDC_DEBUG_17               \
1377                 IOMUX_PAD(0x04B4, 0x01A0, 6, 0x0000, 0, 0)
1378 #define _MX6Q_PAD_DISP0_DAT12__PL301_MX6QPER1_HADDR_23          \
1379                 IOMUX_PAD(0x04B4, 0x01A0, 7, 0x0000, 0, 0)
1380
1381 #define _MX6Q_PAD_DISP0_DAT13__IPU1_DISP0_DAT_13                \
1382                 IOMUX_PAD(0x04B8, 0x01A4, 0, 0x0000, 0, 0)
1383 #define _MX6Q_PAD_DISP0_DAT13__IPU2_DISP0_DAT_13                \
1384                 IOMUX_PAD(0x04B8, 0x01A4, 1, 0x0000, 0, 0)
1385 #define _MX6Q_PAD_DISP0_DAT13__AUDMUX_AUD5_RXFS         \
1386                 IOMUX_PAD(0x04B8, 0x01A4, 3, 0x07D8, 1, 0)
1387 #define _MX6Q_PAD_DISP0_DAT13__SDMA_DEBUG_EVT_CHN_LINES_0               \
1388                 IOMUX_PAD(0x04B8, 0x01A4, 4, 0x0000, 0, 0)
1389 #define _MX6Q_PAD_DISP0_DAT13__GPIO_5_7                 \
1390                 IOMUX_PAD(0x04B8, 0x01A4, 5, 0x0000, 0, 0)
1391 #define _MX6Q_PAD_DISP0_DAT13__MMDC_MMDC_DEBUG_18               \
1392                 IOMUX_PAD(0x04B8, 0x01A4, 6, 0x0000, 0, 0)
1393 #define _MX6Q_PAD_DISP0_DAT13__PL301_MX6QPER1_HADDR_24          \
1394                 IOMUX_PAD(0x04B8, 0x01A4, 7, 0x0000, 0, 0)
1395
1396 #define _MX6Q_PAD_DISP0_DAT14__IPU1_DISP0_DAT_14                \
1397                 IOMUX_PAD(0x04BC, 0x01A8, 0, 0x0000, 0, 0)
1398 #define _MX6Q_PAD_DISP0_DAT14__IPU2_DISP0_DAT_14                \
1399                 IOMUX_PAD(0x04BC, 0x01A8, 1, 0x0000, 0, 0)
1400 #define _MX6Q_PAD_DISP0_DAT14__AUDMUX_AUD5_RXC          \
1401                 IOMUX_PAD(0x04BC, 0x01A8, 3, 0x07D4, 1, 0)
1402 #define _MX6Q_PAD_DISP0_DAT14__SDMA_DEBUG_EVT_CHN_LINES_1               \
1403                 IOMUX_PAD(0x04BC, 0x01A8, 4, 0x0000, 0, 0)
1404 #define _MX6Q_PAD_DISP0_DAT14__GPIO_5_8                 \
1405                 IOMUX_PAD(0x04BC, 0x01A8, 5, 0x0000, 0, 0)
1406 #define _MX6Q_PAD_DISP0_DAT14__MMDC_MMDC_DEBUG_19               \
1407                 IOMUX_PAD(0x04BC, 0x01A8, 6, 0x0000, 0, 0)
1408
1409 #define _MX6Q_PAD_DISP0_DAT15__IPU1_DISP0_DAT_15                \
1410                 IOMUX_PAD(0x04C0, 0x01AC, 0, 0x0000, 0, 0)
1411 #define _MX6Q_PAD_DISP0_DAT15__IPU2_DISP0_DAT_15                \
1412                 IOMUX_PAD(0x04C0, 0x01AC, 1, 0x0000, 0, 0)
1413 #define _MX6Q_PAD_DISP0_DAT15__ECSPI1_SS1                               \
1414                 IOMUX_PAD(0x04C0, 0x01AC, 2, 0x0804, 1, 0)
1415 #define _MX6Q_PAD_DISP0_DAT15__ECSPI2_SS1                               \
1416                 IOMUX_PAD(0x04C0, 0x01AC, 3, 0x0820, 1, 0)
1417 #define _MX6Q_PAD_DISP0_DAT15__SDMA_DEBUG_EVT_CHN_LINES_2               \
1418                 IOMUX_PAD(0x04C0, 0x01AC, 4, 0x0000, 0, 0)
1419 #define _MX6Q_PAD_DISP0_DAT15__GPIO_5_9                 \
1420                 IOMUX_PAD(0x04C0, 0x01AC, 5, 0x0000, 0, 0)
1421 #define _MX6Q_PAD_DISP0_DAT15__MMDC_MMDC_DEBUG_20               \
1422                 IOMUX_PAD(0x04C0, 0x01AC, 6, 0x0000, 0, 0)
1423 #define _MX6Q_PAD_DISP0_DAT15__PL301_MX6QPER1_HADDR_25          \
1424                 IOMUX_PAD(0x04C0, 0x01AC, 7, 0x0000, 0, 0)
1425
1426 #define _MX6Q_PAD_DISP0_DAT16__IPU1_DISP0_DAT_16                \
1427                 IOMUX_PAD(0x04C4, 0x01B0, 0, 0x0000, 0, 0)
1428 #define _MX6Q_PAD_DISP0_DAT16__IPU2_DISP0_DAT_16                \
1429                 IOMUX_PAD(0x04C4, 0x01B0, 1, 0x0000, 0, 0)
1430 #define _MX6Q_PAD_DISP0_DAT16__ECSPI2_MOSI              \
1431                 IOMUX_PAD(0x04C4, 0x01B0, 2, 0x0818, 1, 0)
1432 #define _MX6Q_PAD_DISP0_DAT16__AUDMUX_AUD5_TXC          \
1433                 IOMUX_PAD(0x04C4, 0x01B0, 3, 0x07DC, 0, 0)
1434 #define _MX6Q_PAD_DISP0_DAT16__SDMA_SDMA_EXT_EVENT_0            \
1435                 IOMUX_PAD(0x04C4, 0x01B0, 4, 0x090C, 0, 0)
1436 #define _MX6Q_PAD_DISP0_DAT16__GPIO_5_10                                \
1437                 IOMUX_PAD(0x04C4, 0x01B0, 5, 0x0000, 0, 0)
1438 #define _MX6Q_PAD_DISP0_DAT16__MMDC_MMDC_DEBUG_21               \
1439                 IOMUX_PAD(0x04C4, 0x01B0, 6, 0x0000, 0, 0)
1440 #define _MX6Q_PAD_DISP0_DAT16__PL301_MX6QPER1_HADDR_26          \
1441                 IOMUX_PAD(0x04C4, 0x01B0, 7, 0x0000, 0, 0)
1442
1443 #define _MX6Q_PAD_DISP0_DAT17__IPU1_DISP0_DAT_17                \
1444                 IOMUX_PAD(0x04C8, 0x01B4, 0, 0x0000, 0, 0)
1445 #define _MX6Q_PAD_DISP0_DAT17__IPU2_DISP0_DAT_17                \
1446                 IOMUX_PAD(0x04C8, 0x01B4, 1, 0x0000, 0, 0)
1447 #define _MX6Q_PAD_DISP0_DAT17__ECSPI2_MISO              \
1448                 IOMUX_PAD(0x04C8, 0x01B4, 2, 0x0814, 1, 0)
1449 #define _MX6Q_PAD_DISP0_DAT17__AUDMUX_AUD5_TXD          \
1450                 IOMUX_PAD(0x04C8, 0x01B4, 3, 0x07D0, 0, 0)
1451 #define _MX6Q_PAD_DISP0_DAT17__SDMA_SDMA_EXT_EVENT_1            \
1452                 IOMUX_PAD(0x04C8, 0x01B4, 4, 0x0910, 0, 0)
1453 #define _MX6Q_PAD_DISP0_DAT17__GPIO_5_11                                \
1454                 IOMUX_PAD(0x04C8, 0x01B4, 5, 0x0000, 0, 0)
1455 #define _MX6Q_PAD_DISP0_DAT17__MMDC_MMDC_DEBUG_22               \
1456                 IOMUX_PAD(0x04C8, 0x01B4, 6, 0x0000, 0, 0)
1457 #define _MX6Q_PAD_DISP0_DAT17__PL301_MX6QPER1_HADDR_27          \
1458                 IOMUX_PAD(0x04C8, 0x01B4, 7, 0x0000, 0, 0)
1459
1460 #define _MX6Q_PAD_DISP0_DAT18__IPU1_DISP0_DAT_18                \
1461                 IOMUX_PAD(0x04CC, 0x01B8, 0, 0x0000, 0, 0)
1462 #define _MX6Q_PAD_DISP0_DAT18__IPU2_DISP0_DAT_18                \
1463                 IOMUX_PAD(0x04CC, 0x01B8, 1, 0x0000, 0, 0)
1464 #define _MX6Q_PAD_DISP0_DAT18__ECSPI2_SS0                               \
1465                 IOMUX_PAD(0x04CC, 0x01B8, 2, 0x081C, 1, 0)
1466 #define _MX6Q_PAD_DISP0_DAT18__AUDMUX_AUD5_TXFS         \
1467                 IOMUX_PAD(0x04CC, 0x01B8, 3, 0x07E0, 0, 0)
1468 #define _MX6Q_PAD_DISP0_DAT18__AUDMUX_AUD4_RXFS         \
1469                 IOMUX_PAD(0x04CC, 0x01B8, 4, 0x07C0, 0, 0)
1470 #define _MX6Q_PAD_DISP0_DAT18__GPIO_5_12                                \
1471                 IOMUX_PAD(0x04CC, 0x01B8, 5, 0x0000, 0, 0)
1472 #define _MX6Q_PAD_DISP0_DAT18__MMDC_MMDC_DEBUG_23               \
1473                 IOMUX_PAD(0x04CC, 0x01B8, 6, 0x0000, 0, 0)
1474 #define _MX6Q_PAD_DISP0_DAT18__WEIM_WEIM_CS_2           \
1475                 IOMUX_PAD(0x04CC, 0x01B8, 7, 0x0000, 0, 0)
1476
1477 #define _MX6Q_PAD_DISP0_DAT19__IPU1_DISP0_DAT_19                \
1478                 IOMUX_PAD(0x04D0, 0x01BC, 0, 0x0000, 0, 0)
1479 #define _MX6Q_PAD_DISP0_DAT19__IPU2_DISP0_DAT_19                \
1480                 IOMUX_PAD(0x04D0, 0x01BC, 1, 0x0000, 0, 0)
1481 #define _MX6Q_PAD_DISP0_DAT19__ECSPI2_SCLK              \
1482                 IOMUX_PAD(0x04D0, 0x01BC, 2, 0x0810, 1, 0)
1483 #define _MX6Q_PAD_DISP0_DAT19__AUDMUX_AUD5_RXD          \
1484                 IOMUX_PAD(0x04D0, 0x01BC, 3, 0x07CC, 0, 0)
1485 #define _MX6Q_PAD_DISP0_DAT19__AUDMUX_AUD4_RXC          \
1486                 IOMUX_PAD(0x04D0, 0x01BC, 4, 0x07BC, 0, 0)
1487 #define _MX6Q_PAD_DISP0_DAT19__GPIO_5_13                                \
1488                 IOMUX_PAD(0x04D0, 0x01BC, 5, 0x0000, 0, 0)
1489 #define _MX6Q_PAD_DISP0_DAT19__MMDC_MMDC_DEBUG_24               \
1490                 IOMUX_PAD(0x04D0, 0x01BC, 6, 0x0000, 0, 0)
1491 #define _MX6Q_PAD_DISP0_DAT19__WEIM_WEIM_CS_3           \
1492                 IOMUX_PAD(0x04D0, 0x01BC, 7, 0x0000, 0, 0)
1493
1494 #define _MX6Q_PAD_DISP0_DAT20__IPU1_DISP0_DAT_20                \
1495                 IOMUX_PAD(0x04D4, 0x01C0, 0, 0x0000, 0, 0)
1496 #define _MX6Q_PAD_DISP0_DAT20__IPU2_DISP0_DAT_20                \
1497                 IOMUX_PAD(0x04D4, 0x01C0, 1, 0x0000, 0, 0)
1498 #define _MX6Q_PAD_DISP0_DAT20__ECSPI1_SCLK              \
1499                 IOMUX_PAD(0x04D4, 0x01C0, 2, 0x07F4, 1, 0)
1500 #define _MX6Q_PAD_DISP0_DAT20__AUDMUX_AUD4_TXC          \
1501                 IOMUX_PAD(0x04D4, 0x01C0, 3, 0x07C4, 0, 0)
1502 #define _MX6Q_PAD_DISP0_DAT20__SDMA_DEBUG_EVT_CHN_LINES_7               \
1503                 IOMUX_PAD(0x04D4, 0x01C0, 4, 0x0000, 0, 0)
1504 #define _MX6Q_PAD_DISP0_DAT20__GPIO_5_14                                \
1505                 IOMUX_PAD(0x04D4, 0x01C0, 5, 0x0000, 0, 0)
1506 #define _MX6Q_PAD_DISP0_DAT20__MMDC_MMDC_DEBUG_25               \
1507                 IOMUX_PAD(0x04D4, 0x01C0, 6, 0x0000, 0, 0)
1508 #define _MX6Q_PAD_DISP0_DAT20__PL301_MX6QPER1_HADDR_28          \
1509                 IOMUX_PAD(0x04D4, 0x01C0, 7, 0x0000, 0, 0)
1510
1511 #define _MX6Q_PAD_DISP0_DAT21__IPU1_DISP0_DAT_21                \
1512                 IOMUX_PAD(0x04D8, 0x01C4, 0, 0x0000, 0, 0)
1513 #define _MX6Q_PAD_DISP0_DAT21__IPU2_DISP0_DAT_21                \
1514                 IOMUX_PAD(0x04D8, 0x01C4, 1, 0x0000, 0, 0)
1515 #define _MX6Q_PAD_DISP0_DAT21__ECSPI1_MOSI              \
1516                 IOMUX_PAD(0x04D8, 0x01C4, 2, 0x07FC, 1, 0)
1517 #define _MX6Q_PAD_DISP0_DAT21__AUDMUX_AUD4_TXD          \
1518                 IOMUX_PAD(0x04D8, 0x01C4, 3, 0x07B8, 1, 0)
1519 #define _MX6Q_PAD_DISP0_DAT21__SDMA_DEBUG_BUS_DEVICE_0          \
1520                 IOMUX_PAD(0x04D8, 0x01C4, 4, 0x0000, 0, 0)
1521 #define _MX6Q_PAD_DISP0_DAT21__GPIO_5_15                                \
1522                 IOMUX_PAD(0x04D8, 0x01C4, 5, 0x0000, 0, 0)
1523 #define _MX6Q_PAD_DISP0_DAT21__MMDC_MMDC_DEBUG_26               \
1524                 IOMUX_PAD(0x04D8, 0x01C4, 6, 0x0000, 0, 0)
1525 #define _MX6Q_PAD_DISP0_DAT21__PL301_MX6QPER1_HADDR_29          \
1526                 IOMUX_PAD(0x04D8, 0x01C4, 7, 0x0000, 0, 0)
1527
1528 #define _MX6Q_PAD_DISP0_DAT22__IPU1_DISP0_DAT_22                \
1529                 IOMUX_PAD(0x04DC, 0x01C8, 0, 0x0000, 0, 0)
1530 #define _MX6Q_PAD_DISP0_DAT22__IPU2_DISP0_DAT_22                \
1531                 IOMUX_PAD(0x04DC, 0x01C8, 1, 0x0000, 0, 0)
1532 #define _MX6Q_PAD_DISP0_DAT22__ECSPI1_MISO              \
1533                 IOMUX_PAD(0x04DC, 0x01C8, 2, 0x07F8, 1, 0)
1534 #define _MX6Q_PAD_DISP0_DAT22__AUDMUX_AUD4_TXFS         \
1535                 IOMUX_PAD(0x04DC, 0x01C8, 3, 0x07C8, 1, 0)
1536 #define _MX6Q_PAD_DISP0_DAT22__SDMA_DEBUG_BUS_DEVICE_1          \
1537                 IOMUX_PAD(0x04DC, 0x01C8, 4, 0x0000, 0, 0)
1538 #define _MX6Q_PAD_DISP0_DAT22__GPIO_5_16                                \
1539                 IOMUX_PAD(0x04DC, 0x01C8, 5, 0x0000, 0, 0)
1540 #define _MX6Q_PAD_DISP0_DAT22__MMDC_MMDC_DEBUG_27               \
1541                 IOMUX_PAD(0x04DC, 0x01C8, 6, 0x0000, 0, 0)
1542 #define _MX6Q_PAD_DISP0_DAT22__PL301_MX6QPER1_HADDR_30          \
1543                 IOMUX_PAD(0x04DC, 0x01C8, 7, 0x0000, 0, 0)
1544
1545 #define _MX6Q_PAD_DISP0_DAT23__IPU1_DISP0_DAT_23                \
1546                 IOMUX_PAD(0x04E0, 0x01CC, 0, 0x0000, 0, 0)
1547 #define _MX6Q_PAD_DISP0_DAT23__IPU2_DISP0_DAT_23                \
1548                 IOMUX_PAD(0x04E0, 0x01CC, 1, 0x0000, 0, 0)
1549 #define _MX6Q_PAD_DISP0_DAT23__ECSPI1_SS0                               \
1550                 IOMUX_PAD(0x04E0, 0x01CC, 2, 0x0800, 1, 0)
1551 #define _MX6Q_PAD_DISP0_DAT23__AUDMUX_AUD4_RXD          \
1552                 IOMUX_PAD(0x04E0, 0x01CC, 3, 0x07B4, 1, 0)
1553 #define _MX6Q_PAD_DISP0_DAT23__SDMA_DEBUG_BUS_DEVICE_2          \
1554                 IOMUX_PAD(0x04E0, 0x01CC, 4, 0x0000, 0, 0)
1555 #define _MX6Q_PAD_DISP0_DAT23__GPIO_5_17                                \
1556                 IOMUX_PAD(0x04E0, 0x01CC, 5, 0x0000, 0, 0)
1557 #define _MX6Q_PAD_DISP0_DAT23__MMDC_MMDC_DEBUG_28               \
1558                 IOMUX_PAD(0x04E0, 0x01CC, 6, 0x0000, 0, 0)
1559 #define _MX6Q_PAD_DISP0_DAT23__PL301_MX6QPER1_HADDR_31          \
1560                 IOMUX_PAD(0x04E0, 0x01CC, 7, 0x0000, 0, 0)
1561
1562 #define _MX6Q_PAD_ENET_MDIO__RESERVED_RESERVED          \
1563                 IOMUX_PAD(0x04E4, 0x01D0, 0, 0x0000, 0, 0)
1564 #define _MX6Q_PAD_ENET_MDIO__ENET_MDIO                  \
1565                 IOMUX_PAD(0x04E4, 0x01D0, 1, 0x0840, 0, 0)
1566 #define _MX6Q_PAD_ENET_MDIO__ESAI1_SCKR                 \
1567                 IOMUX_PAD(0x04E4, 0x01D0, 2, 0x086C, 0, 0)
1568 #define _MX6Q_PAD_ENET_MDIO__SDMA_DEBUG_BUS_DEVICE_3            \
1569                 IOMUX_PAD(0x04E4, 0x01D0, 3, 0x0000, 0, 0)
1570 #define _MX6Q_PAD_ENET_MDIO__ENET_1588_EVENT1_OUT               \
1571                 IOMUX_PAD(0x04E4, 0x01D0, 4, 0x0000, 0, 0)
1572 #define _MX6Q_PAD_ENET_MDIO__GPIO_1_22                  \
1573                 IOMUX_PAD(0x04E4, 0x01D0, 5, 0x0000, 0, 0)
1574 #define _MX6Q_PAD_ENET_MDIO__SPDIF_PLOCK                                \
1575                 IOMUX_PAD(0x04E4, 0x01D0, 6, 0x0000, 0, 0)
1576
1577 #define _MX6Q_PAD_ENET_REF_CLK__RESERVED_RESERVED               \
1578                 IOMUX_PAD(0x04E8, 0x01D4, 0, 0x0000, 0, 0)
1579 #define _MX6Q_PAD_ENET_REF_CLK__ENET_TX_CLK                     \
1580                 IOMUX_PAD(0x04E8, 0x01D4, 1, 0x0000, 0, 0)
1581 #define _MX6Q_PAD_ENET_REF_CLK__ESAI1_FSR                               \
1582                 IOMUX_PAD(0x04E8, 0x01D4, 2, 0x085C, 0, 0)
1583 #define _MX6Q_PAD_ENET_REF_CLK__SDMA_DEBUG_BUS_DEVICE_4         \
1584                 IOMUX_PAD(0x04E8, 0x01D4, 3, 0x0000, 0, 0)
1585 #define _MX6Q_PAD_ENET_REF_CLK__GPIO_1_23                               \
1586                 IOMUX_PAD(0x04E8, 0x01D4, 5, 0x0000, 0, 0)
1587 #define _MX6Q_PAD_ENET_REF_CLK__SPDIF_SRCLK                     \
1588                 IOMUX_PAD(0x04E8, 0x01D4, 6, 0x0000, 0, 0)
1589 #define _MX6Q_PAD_ENET_REF_CLK__ANATOP_USBPHY1_TSTO_RX_SQUELCH          \
1590                 IOMUX_PAD(0x04E8, 0x01D4, 7, 0x0000, 0, 0)
1591
1592 #define _MX6Q_PAD_ENET_RX_ER__ENET_RX_ER                                \
1593                 IOMUX_PAD(0x04EC, 0x01D8, 1, 0x0000, 0, 0)
1594 #define _MX6Q_PAD_ENET_RX_ER__ESAI1_HCKR                                \
1595                 IOMUX_PAD(0x04EC, 0x01D8, 2, 0x0864, 0, 0)
1596 #define _MX6Q_PAD_ENET_RX_ER__SPDIF_IN1                 \
1597                 IOMUX_PAD(0x04EC, 0x01D8, 3, 0x0914, 1, 0)
1598 #define _MX6Q_PAD_ENET_RX_ER__ENET_1588_EVENT2_OUT              \
1599                 IOMUX_PAD(0x04EC, 0x01D8, 4, 0x0000, 0, 0)
1600 #define _MX6Q_PAD_ENET_RX_ER__GPIO_1_24                 \
1601                 IOMUX_PAD(0x04EC, 0x01D8, 5, 0x0000, 0, 0)
1602 #define _MX6Q_PAD_ENET_RX_ER__PHY_TDI                   \
1603                 IOMUX_PAD(0x04EC, 0x01D8, 6, 0x0000, 0, 0)
1604 #define _MX6Q_PAD_ENET_RX_ER__ANATOP_USBPHY1_TSTO_RX_HS_RXD             \
1605                 IOMUX_PAD(0x04EC, 0x01D8, 7, 0x0000, 0, 0)
1606
1607 #define _MX6Q_PAD_ENET_CRS_DV__RESERVED_RESERVED                \
1608                 IOMUX_PAD(0x04F0, 0x01DC, 0, 0x0000, 0, 0)
1609 #define _MX6Q_PAD_ENET_CRS_DV__ENET_RX_EN                               \
1610                 IOMUX_PAD(0x04F0, 0x01DC, 1, 0x0858, 1, 0)
1611 #define _MX6Q_PAD_ENET_CRS_DV__ESAI1_SCKT                               \
1612                 IOMUX_PAD(0x04F0, 0x01DC, 2, 0x0870, 0, 0)
1613 #define _MX6Q_PAD_ENET_CRS_DV__SPDIF_SPDIF_EXTCLK               \
1614                 IOMUX_PAD(0x04F0, 0x01DC, 3, 0x0918, 1, 0)
1615 #define _MX6Q_PAD_ENET_CRS_DV__GPIO_1_25                                \
1616                 IOMUX_PAD(0x04F0, 0x01DC, 5, 0x0000, 0, 0)
1617 #define _MX6Q_PAD_ENET_CRS_DV__PHY_TDO                  \
1618                 IOMUX_PAD(0x04F0, 0x01DC, 6, 0x0000, 0, 0)
1619 #define _MX6Q_PAD_ENET_CRS_DV__ANATOP_USBPHY1_TSTO_RX_FS_RXD            \
1620                 IOMUX_PAD(0x04F0, 0x01DC, 7, 0x0000, 0, 0)
1621
1622 #define _MX6Q_PAD_ENET_RXD1__MLB_MLBSIG                 \
1623                 IOMUX_PAD(0x04F4, 0x01E0, 0, 0x0908, 0, 0)
1624 #define _MX6Q_PAD_ENET_RXD1__ENET_RDATA_1                               \
1625                 IOMUX_PAD(0x04F4, 0x01E0, 1, 0x084C, 1, 0)
1626 #define _MX6Q_PAD_ENET_RXD1__ESAI1_FST                  \
1627                 IOMUX_PAD(0x04F4, 0x01E0, 2, 0x0860, 0, 0)
1628 #define _MX6Q_PAD_ENET_RXD1__ENET_1588_EVENT3_OUT               \
1629                 IOMUX_PAD(0x04F4, 0x01E0, 4, 0x0000, 0, 0)
1630 #define _MX6Q_PAD_ENET_RXD1__GPIO_1_26                  \
1631                 IOMUX_PAD(0x04F4, 0x01E0, 5, 0x0000, 0, 0)
1632 #define _MX6Q_PAD_ENET_RXD1__PHY_TCK                    \
1633                 IOMUX_PAD(0x04F4, 0x01E0, 6, 0x0000, 0, 0)
1634 #define _MX6Q_PAD_ENET_RXD1__ANATOP_USBPHY1_TSTO_RX_DISCON_DET          \
1635                 IOMUX_PAD(0x04F4, 0x01E0, 7, 0x0000, 0, 0)
1636
1637 #define _MX6Q_PAD_ENET_RXD0__OSC32K_32K_OUT                     \
1638                 IOMUX_PAD(0x04F8, 0x01E4, 0, 0x0000, 0, 0)
1639 #define _MX6Q_PAD_ENET_RXD0__ENET_RDATA_0                               \
1640                 IOMUX_PAD(0x04F8, 0x01E4, 1, 0x0848, 1, 0)
1641 #define _MX6Q_PAD_ENET_RXD0__ESAI1_HCKT                 \
1642                 IOMUX_PAD(0x04F8, 0x01E4, 2, 0x0868, 0, 0)
1643 #define _MX6Q_PAD_ENET_RXD0__SPDIF_OUT1                 \
1644                 IOMUX_PAD(0x04F8, 0x01E4, 3, 0x0000, 0, 0)
1645 #define _MX6Q_PAD_ENET_RXD0__GPIO_1_27                  \
1646                 IOMUX_PAD(0x04F8, 0x01E4, 5, 0x0000, 0, 0)
1647 #define _MX6Q_PAD_ENET_RXD0__PHY_TMS                    \
1648                 IOMUX_PAD(0x04F8, 0x01E4, 6, 0x0000, 0, 0)
1649 #define _MX6Q_PAD_ENET_RXD0__ANATOP_USBPHY1_TSTO_PLL_CLK20DIV           \
1650                 IOMUX_PAD(0x04F8, 0x01E4, 7, 0x0000, 0, 0)
1651
1652 #define _MX6Q_PAD_ENET_TX_EN__RESERVED_RESERVED         \
1653                 IOMUX_PAD(0x04FC, 0x01E8, 0, 0x0000, 0, 0)
1654 #define _MX6Q_PAD_ENET_TX_EN__ENET_TX_EN                                \
1655                 IOMUX_PAD(0x04FC, 0x01E8, 1, 0x0000, 0, 0)
1656 #define _MX6Q_PAD_ENET_TX_EN__ESAI1_TX3_RX2                     \
1657                 IOMUX_PAD(0x04FC, 0x01E8, 2, 0x0880, 0, 0)
1658 #define _MX6Q_PAD_ENET_TX_EN__GPIO_1_28                 \
1659                 IOMUX_PAD(0x04FC, 0x01E8, 5, 0x0000, 0, 0)
1660 #define _MX6Q_PAD_ENET_TX_EN__SATA_PHY_TDI              \
1661                 IOMUX_PAD(0x04FC, 0x01E8, 6, 0x0000, 0, 0)
1662 #define _MX6Q_PAD_ENET_TX_EN__ANATOP_USBPHY2_TSTO_RX_SQUELCH            \
1663                 IOMUX_PAD(0x04FC, 0x01E8, 7, 0x0000, 0, 0)
1664
1665 #define _MX6Q_PAD_ENET_TXD1__MLB_MLBCLK                 \
1666                 IOMUX_PAD(0x0500, 0x01EC, 0, 0x0900, 0, 0)
1667 #define _MX6Q_PAD_ENET_TXD1__ENET_TDATA_1                               \
1668                 IOMUX_PAD(0x0500, 0x01EC, 1, 0x0000, 0, 0)
1669 #define _MX6Q_PAD_ENET_TXD1__ESAI1_TX2_RX3              \
1670                 IOMUX_PAD(0x0500, 0x01EC, 2, 0x087C, 0, 0)
1671 #define _MX6Q_PAD_ENET_TXD1__ENET_1588_EVENT0_IN                \
1672                 IOMUX_PAD(0x0500, 0x01EC, 4, 0x0000, 0, 0)
1673 #define _MX6Q_PAD_ENET_TXD1__GPIO_1_29                  \
1674                 IOMUX_PAD(0x0500, 0x01EC, 5, 0x0000, 0, 0)
1675 #define _MX6Q_PAD_ENET_TXD1__SATA_PHY_TDO                               \
1676                 IOMUX_PAD(0x0500, 0x01EC, 6, 0x0000, 0, 0)
1677 #define _MX6Q_PAD_ENET_TXD1__ANATOP_USBPHY2_TSTO_RX_HS_RXD              \
1678                 IOMUX_PAD(0x0500, 0x01EC, 7, 0x0000, 0, 0)
1679
1680 #define _MX6Q_PAD_ENET_TXD0__RESERVED_RESERVED          \
1681                 IOMUX_PAD(0x0504, 0x01F0, 0, 0x0000, 0, 0)
1682 #define _MX6Q_PAD_ENET_TXD0__ENET_TDATA_0                               \
1683                 IOMUX_PAD(0x0504, 0x01F0, 1, 0x0000, 0, 0)
1684 #define _MX6Q_PAD_ENET_TXD0__ESAI1_TX4_RX1              \
1685                 IOMUX_PAD(0x0504, 0x01F0, 2, 0x0884, 0, 0)
1686 #define _MX6Q_PAD_ENET_TXD0__GPIO_1_30                  \
1687                 IOMUX_PAD(0x0504, 0x01F0, 5, 0x0000, 0, 0)
1688 #define _MX6Q_PAD_ENET_TXD0__SATA_PHY_TCK                               \
1689                 IOMUX_PAD(0x0504, 0x01F0, 6, 0x0000, 0, 0)
1690 #define _MX6Q_PAD_ENET_TXD0__ANATOP_USBPHY2_TSTO_RX_FS_RXD              \
1691                 IOMUX_PAD(0x0504, 0x01F0, 7, 0x0000, 0, 0)
1692
1693 #define _MX6Q_PAD_ENET_MDC__MLB_MLBDAT                  \
1694                 IOMUX_PAD(0x0508, 0x01F4, 0, 0x0904, 0, 0)
1695 #define _MX6Q_PAD_ENET_MDC__ENET_MDC                    \
1696                 IOMUX_PAD(0x0508, 0x01F4, 1, 0x0000, 0, 0)
1697 #define _MX6Q_PAD_ENET_MDC__ESAI1_TX5_RX0                               \
1698                 IOMUX_PAD(0x0508, 0x01F4, 2, 0x0888, 0, 0)
1699 #define _MX6Q_PAD_ENET_MDC__ENET_1588_EVENT1_IN         \
1700                 IOMUX_PAD(0x0508, 0x01F4, 4, 0x0000, 0, 0)
1701 #define _MX6Q_PAD_ENET_MDC__GPIO_1_31                   \
1702                 IOMUX_PAD(0x0508, 0x01F4, 5, 0x0000, 0, 0)
1703 #define _MX6Q_PAD_ENET_MDC__SATA_PHY_TMS                                \
1704                 IOMUX_PAD(0x0508, 0x01F4, 6, 0x0000, 0, 0)
1705 #define _MX6Q_PAD_ENET_MDC__ANATOP_USBPHY2_TSTO_RX_DISCON_DET           \
1706                 IOMUX_PAD(0x0508, 0x01F4, 7, 0x0000, 0, 0)
1707
1708 #define _MX6Q_PAD_DRAM_D40__MMDC_DRAM_D_40              \
1709                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1710
1711 #define _MX6Q_PAD_DRAM_D41__MMDC_DRAM_D_41              \
1712                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1713
1714 #define _MX6Q_PAD_DRAM_D42__MMDC_DRAM_D_42              \
1715                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1716
1717 #define _MX6Q_PAD_DRAM_D43__MMDC_DRAM_D_43              \
1718                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1719
1720 #define _MX6Q_PAD_DRAM_D44__MMDC_DRAM_D_44              \
1721                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1722
1723 #define _MX6Q_PAD_DRAM_D45__MMDC_DRAM_D_45              \
1724                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1725
1726 #define _MX6Q_PAD_DRAM_D46__MMDC_DRAM_D_46              \
1727                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1728
1729 #define _MX6Q_PAD_DRAM_D47__MMDC_DRAM_D_47              \
1730                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1731
1732 #define _MX6Q_PAD_DRAM_SDQS5__MMDC_DRAM_SDQS_5          \
1733                 IOMUX_PAD(0x050C, NO_MUX_I, 0, 0x0000, 0, 0)
1734
1735 #define _MX6Q_PAD_DRAM_DQM5__MMDC_DRAM_DQM_5                    \
1736                 IOMUX_PAD(0x0510, NO_MUX_I, 0, 0x0000, 0, 0)
1737
1738 #define _MX6Q_PAD_DRAM_D32__MMDC_DRAM_D_32              \
1739                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1740
1741 #define _MX6Q_PAD_DRAM_D33__MMDC_DRAM_D_33              \
1742                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1743
1744 #define _MX6Q_PAD_DRAM_D34__MMDC_DRAM_D_34              \
1745                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1746
1747 #define _MX6Q_PAD_DRAM_D35__MMDC_DRAM_D_35              \
1748                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1749
1750 #define _MX6Q_PAD_DRAM_D36__MMDC_DRAM_D_36              \
1751                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1752
1753 #define _MX6Q_PAD_DRAM_D37__MMDC_DRAM_D_37              \
1754                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1755
1756 #define _MX6Q_PAD_DRAM_D38__MMDC_DRAM_D_38              \
1757                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1758
1759 #define _MX6Q_PAD_DRAM_D39__MMDC_DRAM_D_39              \
1760                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1761
1762 #define _MX6Q_PAD_DRAM_DQM4__MMDC_DRAM_DQM_4                    \
1763                 IOMUX_PAD(0x0514, NO_MUX_I, 0, 0x0000, 0, 0)
1764
1765 #define _MX6Q_PAD_DRAM_SDQS4__MMDC_DRAM_SDQS_4          \
1766                 IOMUX_PAD(0x0518, NO_MUX_I, 0, 0x0000, 0, 0)
1767
1768 #define _MX6Q_PAD_DRAM_D24__MMDC_DRAM_D_24              \
1769                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1770
1771 #define _MX6Q_PAD_DRAM_D25__MMDC_DRAM_D_25              \
1772                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1773
1774 #define _MX6Q_PAD_DRAM_D26__MMDC_DRAM_D_26              \
1775                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1776
1777 #define _MX6Q_PAD_DRAM_D27__MMDC_DRAM_D_27              \
1778                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1779
1780 #define _MX6Q_PAD_DRAM_D28__MMDC_DRAM_D_28              \
1781                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1782
1783 #define _MX6Q_PAD_DRAM_D29__MMDC_DRAM_D_29              \
1784                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1785
1786 #define _MX6Q_PAD_DRAM_SDQS3__MMDC_DRAM_SDQS_3          \
1787                 IOMUX_PAD(0x051C, NO_MUX_I, 0, 0x0000, 0, 0)
1788
1789 #define _MX6Q_PAD_DRAM_D30__MMDC_DRAM_D_30              \
1790                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1791
1792 #define _MX6Q_PAD_DRAM_D31__MMDC_DRAM_D_31              \
1793                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1794
1795 #define _MX6Q_PAD_DRAM_DQM3__MMDC_DRAM_DQM_3                    \
1796                 IOMUX_PAD(0x0520, NO_MUX_I, 0, 0x0000, 0, 0)
1797
1798 #define _MX6Q_PAD_DRAM_D16__MMDC_DRAM_D_16              \
1799                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1800
1801 #define _MX6Q_PAD_DRAM_D17__MMDC_DRAM_D_17              \
1802                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1803
1804 #define _MX6Q_PAD_DRAM_D18__MMDC_DRAM_D_18              \
1805                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1806
1807 #define _MX6Q_PAD_DRAM_D19__MMDC_DRAM_D_19              \
1808                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1809
1810 #define _MX6Q_PAD_DRAM_D20__MMDC_DRAM_D_20              \
1811                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1812
1813 #define _MX6Q_PAD_DRAM_D21__MMDC_DRAM_D_21              \
1814                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1815
1816 #define _MX6Q_PAD_DRAM_D22__MMDC_DRAM_D_22              \
1817                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1818
1819 #define _MX6Q_PAD_DRAM_SDQS2__MMDC_DRAM_SDQS_2          \
1820                 IOMUX_PAD(0x0524, NO_MUX_I, 0, 0x0000, 0, 0)
1821
1822 #define _MX6Q_PAD_DRAM_D23__MMDC_DRAM_D_23              \
1823                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1824
1825 #define _MX6Q_PAD_DRAM_DQM2__MMDC_DRAM_DQM_2                    \
1826                 IOMUX_PAD(0x0528, NO_MUX_I, 0, 0x0000, 0, 0)
1827
1828 #define _MX6Q_PAD_DRAM_A0__MMDC_DRAM_A_0                                \
1829                 IOMUX_PAD(0x052C, NO_MUX_I, 0, 0x0000, 0, 0)
1830
1831 #define _MX6Q_PAD_DRAM_A1__MMDC_DRAM_A_1                                \
1832                 IOMUX_PAD(0x0530, NO_MUX_I, 0, 0x0000, 0, 0)
1833
1834 #define _MX6Q_PAD_DRAM_A2__MMDC_DRAM_A_2                                \
1835                 IOMUX_PAD(0x0534, NO_MUX_I, 0, 0x0000, 0, 0)
1836
1837 #define _MX6Q_PAD_DRAM_A3__MMDC_DRAM_A_3                                \
1838                 IOMUX_PAD(0x0538, NO_MUX_I, 0, 0x0000, 0, 0)
1839
1840 #define _MX6Q_PAD_DRAM_A4__MMDC_DRAM_A_4                                \
1841                 IOMUX_PAD(0x053C, NO_MUX_I, 0, 0x0000, 0, 0)
1842
1843 #define _MX6Q_PAD_DRAM_A5__MMDC_DRAM_A_5                                \
1844                 IOMUX_PAD(0x0540, NO_MUX_I, 0, 0x0000, 0, 0)
1845
1846 #define _MX6Q_PAD_DRAM_A6__MMDC_DRAM_A_6                                \
1847                 IOMUX_PAD(0x0544, NO_MUX_I, 0, 0x0000, 0, 0)
1848
1849 #define _MX6Q_PAD_DRAM_A7__MMDC_DRAM_A_7                                \
1850                 IOMUX_PAD(0x0548, NO_MUX_I, 0, 0x0000, 0, 0)
1851
1852 #define _MX6Q_PAD_DRAM_A8__MMDC_DRAM_A_8                                \
1853                 IOMUX_PAD(0x054C, NO_MUX_I, 0, 0x0000, 0, 0)
1854
1855 #define _MX6Q_PAD_DRAM_A9__MMDC_DRAM_A_9                                \
1856                 IOMUX_PAD(0x0550, NO_MUX_I, 0, 0x0000, 0, 0)
1857
1858 #define _MX6Q_PAD_DRAM_A10__MMDC_DRAM_A_10              \
1859                 IOMUX_PAD(0x0554, NO_MUX_I, 0, 0x0000, 0, 0)
1860
1861 #define _MX6Q_PAD_DRAM_A11__MMDC_DRAM_A_11              \
1862                 IOMUX_PAD(0x0558, NO_MUX_I, 0, 0x0000, 0, 0)
1863
1864 #define _MX6Q_PAD_DRAM_A12__MMDC_DRAM_A_12              \
1865                 IOMUX_PAD(0x055C, NO_MUX_I, 0, 0x0000, 0, 0)
1866
1867 #define _MX6Q_PAD_DRAM_A13__MMDC_DRAM_A_13              \
1868                 IOMUX_PAD(0x0560, NO_MUX_I, 0, 0x0000, 0, 0)
1869
1870 #define _MX6Q_PAD_DRAM_A14__MMDC_DRAM_A_14              \
1871                 IOMUX_PAD(0x0564, NO_MUX_I, 0, 0x0000, 0, 0)
1872
1873 #define _MX6Q_PAD_DRAM_A15__MMDC_DRAM_A_15              \
1874                 IOMUX_PAD(0x0568, NO_MUX_I, 0, 0x0000, 0, 0)
1875
1876 #define _MX6Q_PAD_DRAM_CAS__MMDC_DRAM_CAS                               \
1877                 IOMUX_PAD(0x056C, NO_MUX_I, 0, 0x0000, 0, 0)
1878
1879 #define _MX6Q_PAD_DRAM_CS0__MMDC_DRAM_CS_0              \
1880                 IOMUX_PAD(0x0570, NO_MUX_I, 0, 0x0000, 0, 0)
1881
1882 #define _MX6Q_PAD_DRAM_CS1__MMDC_DRAM_CS_1              \
1883                 IOMUX_PAD(0x0574, NO_MUX_I, 0, 0x0000, 0, 0)
1884
1885 #define _MX6Q_PAD_DRAM_RAS__MMDC_DRAM_RAS                               \
1886                 IOMUX_PAD(0x0578, NO_MUX_I, 0, 0x0000, 0, 0)
1887
1888 #define _MX6Q_PAD_DRAM_RESET__MMDC_DRAM_RESET           \
1889                 IOMUX_PAD(0x057C, NO_MUX_I, 0, 0x0000, 0, 0)
1890
1891 #define _MX6Q_PAD_DRAM_SDBA0__MMDC_DRAM_SDBA_0          \
1892                 IOMUX_PAD(0x0580, NO_MUX_I, 0, 0x0000, 0, 0)
1893
1894 #define _MX6Q_PAD_DRAM_SDBA1__MMDC_DRAM_SDBA_1          \
1895                 IOMUX_PAD(0x0584, NO_MUX_I, 0, 0x0000, 0, 0)
1896
1897 #define _MX6Q_PAD_DRAM_SDCLK_0__MMDC_DRAM_SDCLK0                \
1898                 IOMUX_PAD(0x0588, NO_MUX_I, 0, 0x0000, 0, 0)
1899
1900 #define _MX6Q_PAD_DRAM_SDBA2__MMDC_DRAM_SDBA_2          \
1901                 IOMUX_PAD(0x058C, NO_MUX_I, 0, 0x0000, 0, 0)
1902
1903 #define _MX6Q_PAD_DRAM_SDCKE0__MMDC_DRAM_SDCKE_0                \
1904                 IOMUX_PAD(0x0590, NO_MUX_I, 0, 0x0000, 0, 0)
1905
1906 #define _MX6Q_PAD_DRAM_SDCLK_1__MMDC_DRAM_SDCLK1                \
1907                 IOMUX_PAD(0x0594, NO_MUX_I, 0, 0x0000, 0, 0)
1908
1909 #define _MX6Q_PAD_DRAM_SDCKE1__MMDC_DRAM_SDCKE_1                \
1910                 IOMUX_PAD(0x0598, NO_MUX_I, 0, 0x0000, 0, 0)
1911
1912 #define _MX6Q_PAD_DRAM_SDODT0__MMDC_DRAM_ODT_0          \
1913                 IOMUX_PAD(0x059C, NO_MUX_I, 0, 0x0000, 0, 0)
1914
1915 #define _MX6Q_PAD_DRAM_SDODT1__MMDC_DRAM_ODT_1          \
1916                 IOMUX_PAD(0x05A0, NO_MUX_I, 0, 0x0000, 0, 0)
1917
1918 #define _MX6Q_PAD_DRAM_SDWE__MMDC_DRAM_SDWE                     \
1919                 IOMUX_PAD(0x05A4, NO_MUX_I, 0, 0x0000, 0, 0)
1920
1921 #define _MX6Q_PAD_DRAM_D0__MMDC_DRAM_D_0                                \
1922                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1923
1924 #define _MX6Q_PAD_DRAM_D1__MMDC_DRAM_D_1                                \
1925                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1926
1927 #define _MX6Q_PAD_DRAM_D2__MMDC_DRAM_D_2                                \
1928                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1929
1930 #define _MX6Q_PAD_DRAM_D3__MMDC_DRAM_D_3                                \
1931                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1932
1933 #define _MX6Q_PAD_DRAM_D4__MMDC_DRAM_D_4                                \
1934                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1935
1936 #define _MX6Q_PAD_DRAM_D5__MMDC_DRAM_D_5                                \
1937                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1938
1939 #define _MX6Q_PAD_DRAM_SDQS0__MMDC_DRAM_SDQS_0          \
1940                 IOMUX_PAD(0x05A8, NO_MUX_I, 0, 0x0000, 0, 0)
1941
1942 #define _MX6Q_PAD_DRAM_D6__MMDC_DRAM_D_6                                \
1943                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1944
1945 #define _MX6Q_PAD_DRAM_D7__MMDC_DRAM_D_7                                \
1946                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1947
1948 #define _MX6Q_PAD_DRAM_DQM0__MMDC_DRAM_DQM_0                    \
1949                 IOMUX_PAD(0x05AC, NO_MUX_I, 0, 0x0000, 0, 0)
1950
1951 #define _MX6Q_PAD_DRAM_D8__MMDC_DRAM_D_8                                \
1952                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1953
1954 #define _MX6Q_PAD_DRAM_D9__MMDC_DRAM_D_9                                \
1955                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1956
1957 #define _MX6Q_PAD_DRAM_D10__MMDC_DRAM_D_10              \
1958                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1959
1960 #define _MX6Q_PAD_DRAM_D11__MMDC_DRAM_D_11              \
1961                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1962
1963 #define _MX6Q_PAD_DRAM_D12__MMDC_DRAM_D_12              \
1964                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1965
1966 #define _MX6Q_PAD_DRAM_D13__MMDC_DRAM_D_13              \
1967                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1968
1969 #define _MX6Q_PAD_DRAM_D14__MMDC_DRAM_D_14              \
1970                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1971
1972 #define _MX6Q_PAD_DRAM_SDQS1__MMDC_DRAM_SDQS_1          \
1973                 IOMUX_PAD(0x05B0, NO_MUX_I, 0, 0x0000, 0, 0)
1974
1975 #define _MX6Q_PAD_DRAM_D15__MMDC_DRAM_D_15              \
1976                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1977
1978 #define _MX6Q_PAD_DRAM_DQM1__MMDC_DRAM_DQM_1                    \
1979                 IOMUX_PAD(0x05B4, NO_MUX_I, 0, 0x0000, 0, 0)
1980
1981 #define _MX6Q_PAD_DRAM_D48__MMDC_DRAM_D_48              \
1982                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1983
1984 #define _MX6Q_PAD_DRAM_D49__MMDC_DRAM_D_49              \
1985                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1986
1987 #define _MX6Q_PAD_DRAM_D50__MMDC_DRAM_D_50              \
1988                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1989
1990 #define _MX6Q_PAD_DRAM_D51__MMDC_DRAM_D_51              \
1991                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1992
1993 #define _MX6Q_PAD_DRAM_D52__MMDC_DRAM_D_52              \
1994                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1995
1996 #define _MX6Q_PAD_DRAM_D53__MMDC_DRAM_D_53              \
1997                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
1998
1999 #define _MX6Q_PAD_DRAM_D54__MMDC_DRAM_D_54              \
2000                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
2001
2002 #define _MX6Q_PAD_DRAM_D55__MMDC_DRAM_D_55              \
2003                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
2004
2005 #define _MX6Q_PAD_DRAM_SDQS6__MMDC_DRAM_SDQS_6          \
2006                 IOMUX_PAD(0x05B8, NO_MUX_I, 0, 0x0000, 0, 0)
2007
2008 #define _MX6Q_PAD_DRAM_DQM6__MMDC_DRAM_DQM_6                    \
2009                 IOMUX_PAD(0x05BC, NO_MUX_I, 0, 0x0000, 0, 0)
2010
2011 #define _MX6Q_PAD_DRAM_D56__MMDC_DRAM_D_56              \
2012                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
2013
2014 #define _MX6Q_PAD_DRAM_SDQS7__MMDC_DRAM_SDQS_7          \
2015                 IOMUX_PAD(0x05C0, NO_MUX_I, 0, 0x0000, 0, 0)
2016
2017 #define _MX6Q_PAD_DRAM_D57__MMDC_DRAM_D_57              \
2018                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
2019
2020 #define _MX6Q_PAD_DRAM_D58__MMDC_DRAM_D_58              \
2021                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
2022
2023 #define _MX6Q_PAD_DRAM_D59__MMDC_DRAM_D_59              \
2024                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
2025
2026 #define _MX6Q_PAD_DRAM_D60__MMDC_DRAM_D_60              \
2027                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
2028
2029 #define _MX6Q_PAD_DRAM_DQM7__MMDC_DRAM_DQM_7                    \
2030                 IOMUX_PAD(0x05C4, NO_MUX_I, 0, 0x0000, 0, 0)
2031
2032 #define _MX6Q_PAD_DRAM_D61__MMDC_DRAM_D_61              \
2033                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
2034
2035 #define _MX6Q_PAD_DRAM_D62__MMDC_DRAM_D_62              \
2036                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
2037
2038 #define _MX6Q_PAD_DRAM_D63__MMDC_DRAM_D_63              \
2039                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
2040
2041 #define _MX6Q_PAD_KEY_COL0__ECSPI1_SCLK                 \
2042                 IOMUX_PAD(0x05C8, 0x01F8, 0, 0x07F4, 2, 0)
2043 #define _MX6Q_PAD_KEY_COL0__ENET_RDATA_3                                \
2044                 IOMUX_PAD(0x05C8, 0x01F8, 1, 0x0854, 1, 0)
2045 #define _MX6Q_PAD_KEY_COL0__AUDMUX_AUD5_TXC                     \
2046                 IOMUX_PAD(0x05C8, 0x01F8, 2, 0x07DC, 1, 0)
2047 #define _MX6Q_PAD_KEY_COL0__KPP_COL_0                   \
2048                 IOMUX_PAD(0x05C8, 0x01F8, 3, 0x0000, 0, 0)
2049 #define _MX6Q_PAD_KEY_COL0__UART4_TXD                   \
2050                 IOMUX_PAD(0x05C8, 0x01F8, 4, 0x0000, 0, 0)
2051 #define _MX6Q_PAD_KEY_COL0__UART4_RXD                   \
2052                 IOMUX_PAD(0x05C8, 0x01F8, 4, 0x0938, 0, 0)
2053 #define _MX6Q_PAD_KEY_COL0__GPIO_4_6                    \
2054                 IOMUX_PAD(0x05C8, 0x01F8, 5, 0x0000, 0, 0)
2055 #define _MX6Q_PAD_KEY_COL0__DCIC1_DCIC_OUT              \
2056                 IOMUX_PAD(0x05C8, 0x01F8, 6, 0x0000, 0, 0)
2057 #define _MX6Q_PAD_KEY_COL0__SRC_ANY_PU_RST              \
2058                 IOMUX_PAD(0x05C8, 0x01F8, 7, 0x0000, 0, 0)
2059
2060 #define _MX6Q_PAD_KEY_ROW0__ECSPI1_MOSI                 \
2061                 IOMUX_PAD(0x05CC, 0x01FC, 0, 0x07FC, 2, 0)
2062 #define _MX6Q_PAD_KEY_ROW0__ENET_TDATA_3                                \
2063                 IOMUX_PAD(0x05CC, 0x01FC, 1, 0x0000, 0, 0)
2064 #define _MX6Q_PAD_KEY_ROW0__AUDMUX_AUD5_TXD                     \
2065                 IOMUX_PAD(0x05CC, 0x01FC, 2, 0x07D0, 1, 0)
2066 #define _MX6Q_PAD_KEY_ROW0__KPP_ROW_0                   \
2067                 IOMUX_PAD(0x05CC, 0x01FC, 3, 0x0000, 0, 0)
2068 #define _MX6Q_PAD_KEY_ROW0__UART4_TXD                   \
2069                 IOMUX_PAD(0x05CC, 0x01FC, 4, 0x0000, 0, 0)
2070 #define _MX6Q_PAD_KEY_ROW0__UART4_RXD                   \
2071                 IOMUX_PAD(0x05CC, 0x01FC, 4, 0x0938, 1, 0)
2072 #define _MX6Q_PAD_KEY_ROW0__GPIO_4_7                    \
2073                 IOMUX_PAD(0x05CC, 0x01FC, 5, 0x0000, 0, 0)
2074 #define _MX6Q_PAD_KEY_ROW0__DCIC2_DCIC_OUT              \
2075                 IOMUX_PAD(0x05CC, 0x01FC, 6, 0x0000, 0, 0)
2076 #define _MX6Q_PAD_KEY_ROW0__PL301_MX6QPER1_HADDR_0              \
2077                 IOMUX_PAD(0x05CC, 0x01FC, 7, 0x0000, 0, 0)
2078
2079 #define _MX6Q_PAD_KEY_COL1__ECSPI1_MISO                 \
2080                 IOMUX_PAD(0x05D0, 0x0200, 0, 0x07F8, 2, 0)
2081 #define _MX6Q_PAD_KEY_COL1__ENET_MDIO                   \
2082                 IOMUX_PAD(0x05D0, 0x0200, 1, 0x0840, 1, 0)
2083 #define _MX6Q_PAD_KEY_COL1__AUDMUX_AUD5_TXFS                    \
2084                 IOMUX_PAD(0x05D0, 0x0200, 2, 0x07E0, 1, 0)
2085 #define _MX6Q_PAD_KEY_COL1__KPP_COL_1                   \
2086                 IOMUX_PAD(0x05D0, 0x0200, 3, 0x0000, 0, 0)
2087 #define _MX6Q_PAD_KEY_COL1__UART5_TXD                   \
2088                 IOMUX_PAD(0x05D0, 0x0200, 4, 0x0000, 0, 0)
2089 #define _MX6Q_PAD_KEY_COL1__UART5_RXD                   \
2090                 IOMUX_PAD(0x05D0, 0x0200, 4, 0x0940, 0, 0)
2091 #define _MX6Q_PAD_KEY_COL1__GPIO_4_8                    \
2092                 IOMUX_PAD(0x05D0, 0x0200, 5, 0x0000, 0, 0)
2093 #define _MX6Q_PAD_KEY_COL1__USDHC1_VSELECT              \
2094                 IOMUX_PAD(0x05D0, 0x0200, 6, 0x0000, 0, 0)
2095 #define _MX6Q_PAD_KEY_COL1__PL301_MX6QPER1_HADDR_1              \
2096                 IOMUX_PAD(0x05D0, 0x0200, 7, 0x0000, 0, 0)
2097
2098 #define _MX6Q_PAD_KEY_ROW1__ECSPI1_SS0                  \
2099                 IOMUX_PAD(0x05D4, 0x0204, 0, 0x0800, 2, 0)
2100 #define _MX6Q_PAD_KEY_ROW1__ENET_COL                    \
2101                 IOMUX_PAD(0x05D4, 0x0204, 1, 0x0000, 0, 0)
2102 #define _MX6Q_PAD_KEY_ROW1__AUDMUX_AUD5_RXD                     \
2103                 IOMUX_PAD(0x05D4, 0x0204, 2, 0x07CC, 1, 0)
2104 #define _MX6Q_PAD_KEY_ROW1__KPP_ROW_1                   \
2105                 IOMUX_PAD(0x05D4, 0x0204, 3, 0x0000, 0, 0)
2106 #define _MX6Q_PAD_KEY_ROW1__UART5_TXD                   \
2107                 IOMUX_PAD(0x05D4, 0x0204, 4, 0x0000, 0, 0)
2108 #define _MX6Q_PAD_KEY_ROW1__UART5_RXD                   \
2109                 IOMUX_PAD(0x05D4, 0x0204, 4, 0x0940, 1, 0)
2110 #define _MX6Q_PAD_KEY_ROW1__GPIO_4_9                    \
2111                 IOMUX_PAD(0x05D4, 0x0204, 5, 0x0000, 0, 0)
2112 #define _MX6Q_PAD_KEY_ROW1__USDHC2_VSELECT              \
2113                 IOMUX_PAD(0x05D4, 0x0204, 6, 0x0000, 0, 0)
2114 #define _MX6Q_PAD_KEY_ROW1__PL301_MX6QPER1_HADDR_2              \
2115                 IOMUX_PAD(0x05D4, 0x0204, 7, 0x0000, 0, 0)
2116
2117 #define _MX6Q_PAD_KEY_COL2__ECSPI1_SS1                  \
2118                 IOMUX_PAD(0x05D8, 0x0208, 0, 0x0804, 2, 0)
2119 #define _MX6Q_PAD_KEY_COL2__ENET_RDATA_2                                \
2120                 IOMUX_PAD(0x05D8, 0x0208, 1, 0x0850, 1, 0)
2121 #define _MX6Q_PAD_KEY_COL2__CAN1_TXCAN                  \
2122                 IOMUX_PAD(0x05D8, 0x0208, 2, 0x0000, 0, 0)
2123 #define _MX6Q_PAD_KEY_COL2__KPP_COL_2                   \
2124                 IOMUX_PAD(0x05D8, 0x0208, 3, 0x0000, 0, 0)
2125 #define _MX6Q_PAD_KEY_COL2__ENET_MDC                    \
2126                 IOMUX_PAD(0x05D8, 0x0208, 4, 0x0000, 0, 0)
2127 #define _MX6Q_PAD_KEY_COL2__GPIO_4_10                   \
2128                 IOMUX_PAD(0x05D8, 0x0208, 5, 0x0000, 0, 0)
2129 #define _MX6Q_PAD_KEY_COL2__USBOH3_H1USB_PWRCTL_WAKEUP          \
2130                 IOMUX_PAD(0x05D8, 0x0208, 6, 0x0000, 0, 0)
2131 #define _MX6Q_PAD_KEY_COL2__PL301_MX6QPER1_HADDR_3              \
2132                 IOMUX_PAD(0x05D8, 0x0208, 7, 0x0000, 0, 0)
2133
2134 #define _MX6Q_PAD_KEY_ROW2__ECSPI1_SS2                  \
2135                 IOMUX_PAD(0x05DC, 0x020C, 0, 0x0808, 1, 0)
2136 #define _MX6Q_PAD_KEY_ROW2__ENET_TDATA_2                                \
2137                 IOMUX_PAD(0x05DC, 0x020C, 1, 0x0000, 0, 0)
2138 #define _MX6Q_PAD_KEY_ROW2__CAN1_RXCAN                  \
2139                 IOMUX_PAD(0x05DC, 0x020C, 2, 0x07E4, 0, 0)
2140 #define _MX6Q_PAD_KEY_ROW2__KPP_ROW_2                   \
2141                 IOMUX_PAD(0x05DC, 0x020C, 3, 0x0000, 0, 0)
2142 #define _MX6Q_PAD_KEY_ROW2__USDHC2_VSELECT              \
2143                 IOMUX_PAD(0x05DC, 0x020C, 4, 0x0000, 0, 0)
2144 #define _MX6Q_PAD_KEY_ROW2__GPIO_4_11                   \
2145                 IOMUX_PAD(0x05DC, 0x020C, 5, 0x0000, 0, 0)
2146 #define _MX6Q_PAD_KEY_ROW2__HDMI_TX_CEC_LINE                    \
2147                 IOMUX_PAD(0x05DC, 0x020C, 6, 0x088C, 1, 0)
2148 #define _MX6Q_PAD_KEY_ROW2__PL301_MX6QPER1_HADDR_4              \
2149                 IOMUX_PAD(0x05DC, 0x020C, 7, 0x0000, 0, 0)
2150
2151 #define _MX6Q_PAD_KEY_COL3__ECSPI1_SS3                  \
2152                 IOMUX_PAD(0x05E0, 0x0210, 0, 0x080C, 1, 0)
2153 #define _MX6Q_PAD_KEY_COL3__ENET_CRS                    \
2154                 IOMUX_PAD(0x05E0, 0x0210, 1, 0x0000, 0, 0)
2155 #define _MX6Q_PAD_KEY_COL3__HDMI_TX_DDC_SCL                     \
2156                 IOMUX_PAD(0x05E0, 0x0210, 2, 0x0890, 1, 0)
2157 #define _MX6Q_PAD_KEY_COL3__KPP_COL_3                   \
2158                 IOMUX_PAD(0x05E0, 0x0210, 3, 0x0000, 0, 0)
2159 #define _MX6Q_PAD_KEY_COL3__I2C2_SCL                    \
2160                 IOMUX_PAD(0x05E0, 0x0210, 4 | IOMUX_CONFIG_SION, 0x08A0, 1, 0)
2161 #define _MX6Q_PAD_KEY_COL3__GPIO_4_12                   \
2162                 IOMUX_PAD(0x05E0, 0x0210, 5, 0x0000, 0, 0)
2163 #define _MX6Q_PAD_KEY_COL3__SPDIF_IN1                   \
2164                 IOMUX_PAD(0x05E0, 0x0210, 6, 0x0914, 2, 0)
2165 #define _MX6Q_PAD_KEY_COL3__PL301_MX6QPER1_HADDR_5              \
2166                 IOMUX_PAD(0x05E0, 0x0210, 7, 0x0000, 0, 0)
2167
2168 #define _MX6Q_PAD_KEY_ROW3__OSC32K_32K_OUT              \
2169                 IOMUX_PAD(0x05E4, 0x0214, 0, 0x0000, 0, 0)
2170 #define _MX6Q_PAD_KEY_ROW3__ASRC_ASRC_EXT_CLK           \
2171                 IOMUX_PAD(0x05E4, 0x0214, 1, 0x07B0, 0, 0)
2172 #define _MX6Q_PAD_KEY_ROW3__HDMI_TX_DDC_SDA                     \
2173                 IOMUX_PAD(0x05E4, 0x0214, 2, 0x0894, 1, 0)
2174 #define _MX6Q_PAD_KEY_ROW3__KPP_ROW_3                   \
2175                 IOMUX_PAD(0x05E4, 0x0214, 3, 0x0000, 0, 0)
2176 #define _MX6Q_PAD_KEY_ROW3__I2C2_SDA                    \
2177                 IOMUX_PAD(0x05E4, 0x0214, 4 | IOMUX_CONFIG_SION, 0x08A4, 1, 0)
2178 #define _MX6Q_PAD_KEY_ROW3__GPIO_4_13                   \
2179                 IOMUX_PAD(0x05E4, 0x0214, 5, 0x0000, 0, 0)
2180 #define _MX6Q_PAD_KEY_ROW3__USDHC1_VSELECT              \
2181                 IOMUX_PAD(0x05E4, 0x0214, 6, 0x0000, 0, 0)
2182 #define _MX6Q_PAD_KEY_ROW3__PL301_MX6QPER1_HADDR_6              \
2183                 IOMUX_PAD(0x05E4, 0x0214, 7, 0x0000, 0, 0)
2184
2185 #define _MX6Q_PAD_KEY_COL4__CAN2_TXCAN                  \
2186                 IOMUX_PAD(0x05E8, 0x0218, 0, 0x0000, 0, 0)
2187 #define _MX6Q_PAD_KEY_COL4__IPU1_SISG_4                 \
2188                 IOMUX_PAD(0x05E8, 0x0218, 1, 0x0000, 0, 0)
2189 #define _MX6Q_PAD_KEY_COL4__USBOH3_USBOTG_OC                    \
2190                 IOMUX_PAD(0x05E8, 0x0218, 2, 0x0944, 1, 0)
2191 #define _MX6Q_PAD_KEY_COL4__KPP_COL_4                   \
2192                 IOMUX_PAD(0x05E8, 0x0218, 3, 0x0000, 0, 0)
2193 #define _MX6Q_PAD_KEY_COL4__UART5_CTS                   \
2194                 IOMUX_PAD(0x05E8, 0x0218, 4, 0x0000, 0, 0)
2195 #define _MX6Q_PAD_KEY_COL4__UART5_RTS                   \
2196                 IOMUX_PAD(0x05E8, 0x0218, 4, 0x093C, 0, 0)
2197 #define _MX6Q_PAD_KEY_COL4__GPIO_4_14                   \
2198                 IOMUX_PAD(0x05E8, 0x0218, 5, 0x0000, 0, 0)
2199 #define _MX6Q_PAD_KEY_COL4__MMDC_MMDC_DEBUG_49          \
2200                 IOMUX_PAD(0x05E8, 0x0218, 6, 0x0000, 0, 0)
2201 #define _MX6Q_PAD_KEY_COL4__PL301_MX6QPER1_HADDR_7              \
2202                 IOMUX_PAD(0x05E8, 0x0218, 7, 0x0000, 0, 0)
2203
2204 #define _MX6Q_PAD_KEY_ROW4__CAN2_RXCAN                  \
2205                 IOMUX_PAD(0x05EC, 0x021C, 0, 0x07E8, 0, 0)
2206 #define _MX6Q_PAD_KEY_ROW4__IPU1_SISG_5                 \
2207                 IOMUX_PAD(0x05EC, 0x021C, 1, 0x0000, 0, 0)
2208 #define _MX6Q_PAD_KEY_ROW4__USBOH3_USBOTG_PWR           \
2209                 IOMUX_PAD(0x05EC, 0x021C, 2, 0x0000, 0, 0)
2210 #define _MX6Q_PAD_KEY_ROW4__KPP_ROW_4                   \
2211                 IOMUX_PAD(0x05EC, 0x021C, 3, 0x0000, 0, 0)
2212 #define _MX6Q_PAD_KEY_ROW4__UART5_CTS                   \
2213                 IOMUX_PAD(0x05EC, 0x021C, 4, 0x093C, 1, 0)
2214 #define _MX6Q_PAD_KEY_ROW4__GPIO_4_15                   \
2215                 IOMUX_PAD(0x05EC, 0x021C, 5, 0x0000, 0, 0)
2216 #define _MX6Q_PAD_KEY_ROW4__MMDC_MMDC_DEBUG_50          \
2217                 IOMUX_PAD(0x05EC, 0x021C, 6, 0x0000, 0, 0)
2218 #define _MX6Q_PAD_KEY_ROW4__PL301_MX6QPER1_HADDR_8              \
2219                 IOMUX_PAD(0x05EC, 0x021C, 7, 0x0000, 0, 0)
2220
2221 #define _MX6Q_PAD_GPIO_0__CCM_CLKO                      \
2222                 IOMUX_PAD(0x05F0, 0x0220, 0, 0x0000, 0, 0)
2223 #define _MX6Q_PAD_GPIO_0__KPP_COL_5                     \
2224                 IOMUX_PAD(0x05F0, 0x0220, 2, 0x08E8, 0, 0)
2225 #define _MX6Q_PAD_GPIO_0__ASRC_ASRC_EXT_CLK                     \
2226                 IOMUX_PAD(0x05F0, 0x0220, 3, 0x07B0, 1, 0)
2227 #define _MX6Q_PAD_GPIO_0__EPIT1_EPITO                   \
2228                 IOMUX_PAD(0x05F0, 0x0220, 4, 0x0000, 0, 0)
2229 #define _MX6Q_PAD_GPIO_0__GPIO_1_0                      \
2230                 IOMUX_PAD(0x05F0, 0x0220, 5, 0x0000, 0, 0)
2231 #define _MX6Q_PAD_GPIO_0__USBOH3_USBH1_PWR              \
2232                 IOMUX_PAD(0x05F0, 0x0220, 6, 0x0000, 0, 0)
2233 #define _MX6Q_PAD_GPIO_0__SNVS_HP_WRAPPER_SNVS_VIO_5            \
2234                 IOMUX_PAD(0x05F0, 0x0220, 7, 0x0000, 0, 0)
2235
2236 #define _MX6Q_PAD_GPIO_1__ESAI1_SCKR                    \
2237                 IOMUX_PAD(0x05F4, 0x0224, 0, 0x086C, 1, 0)
2238 #define _MX6Q_PAD_GPIO_1__WDOG2_WDOG_B                  \
2239                 IOMUX_PAD(0x05F4, 0x0224, 1, 0x0000, 0, 0)
2240 #define _MX6Q_PAD_GPIO_1__KPP_ROW_5                     \
2241                 IOMUX_PAD(0x05F4, 0x0224, 2, 0x08F4, 0, 0)
2242 #define _MX6Q_PAD_GPIO_1__PWM2_PWMO                     \
2243                 IOMUX_PAD(0x05F4, 0x0224, 4, 0x0000, 0, 0)
2244 #define _MX6Q_PAD_GPIO_1__GPIO_1_1                      \
2245                 IOMUX_PAD(0x05F4, 0x0224, 5, 0x0000, 0, 0)
2246 #define _MX6Q_PAD_GPIO_1__USDHC1_CD                     \
2247                 IOMUX_PAD(0x05F4, 0x0224, 6, 0x0000, 0, 0)
2248 #define _MX6Q_PAD_GPIO_1__SRC_TESTER_ACK                                \
2249                 IOMUX_PAD(0x05F4, 0x0224, 7, 0x0000, 0, 0)
2250
2251 #define _MX6Q_PAD_GPIO_9__ESAI1_FSR                     \
2252                 IOMUX_PAD(0x05F8, 0x0228, 0, 0x085C, 1, 0)
2253 #define _MX6Q_PAD_GPIO_9__WDOG1_WDOG_B                  \
2254                 IOMUX_PAD(0x05F8, 0x0228, 1, 0x0000, 0, 0)
2255 #define _MX6Q_PAD_GPIO_9__KPP_COL_6                     \
2256                 IOMUX_PAD(0x05F8, 0x0228, 2, 0x08EC, 0, 0)
2257 #define _MX6Q_PAD_GPIO_9__CCM_REF_EN_B                  \
2258                 IOMUX_PAD(0x05F8, 0x0228, 3, 0x0000, 0, 0)
2259 #define _MX6Q_PAD_GPIO_9__PWM1_PWMO                     \
2260                 IOMUX_PAD(0x05F8, 0x0228, 4, 0x0000, 0, 0)
2261 #define _MX6Q_PAD_GPIO_9__GPIO_1_9                      \
2262                 IOMUX_PAD(0x05F8, 0x0228, 5, 0x0000, 0, 0)
2263 #define _MX6Q_PAD_GPIO_9__USDHC1_WP                     \
2264                 IOMUX_PAD(0x05F8, 0x0228, 6, 0x094C, 1, 0)
2265 #define _MX6Q_PAD_GPIO_9__SRC_EARLY_RST                 \
2266                 IOMUX_PAD(0x05F8, 0x0228, 7, 0x0000, 0, 0)
2267
2268 #define _MX6Q_PAD_GPIO_3__ESAI1_HCKR                    \
2269                 IOMUX_PAD(0x05FC, 0x022C, 0, 0x0864, 1, 0)
2270 #define _MX6Q_PAD_GPIO_3__OBSERVE_MUX_OBSRV_INT_OUT0            \
2271                 IOMUX_PAD(0x05FC, 0x022C, 1, 0x0000, 0, 0)
2272 #define _MX6Q_PAD_GPIO_3__I2C3_SCL                      \
2273                 IOMUX_PAD(0x05FC, 0x022C, 2 | IOMUX_CONFIG_SION, 0x08A8, 1, 0)
2274 #define _MX6Q_PAD_GPIO_3__ANATOP_ANATOP_24M_OUT         \
2275                 IOMUX_PAD(0x05FC, 0x022C, 3, 0x0000, 0, 0)
2276 #define _MX6Q_PAD_GPIO_3__CCM_CLKO2                     \
2277                 IOMUX_PAD(0x05FC, 0x022C, 4, 0x0000, 0, 0)
2278 #define _MX6Q_PAD_GPIO_3__GPIO_1_3                      \
2279                 IOMUX_PAD(0x05FC, 0x022C, 5, 0x0000, 0, 0)
2280 #define _MX6Q_PAD_GPIO_3__USBOH3_USBH1_OC                               \
2281                 IOMUX_PAD(0x05FC, 0x022C, 6, 0x0948, 1, 0)
2282 #define _MX6Q_PAD_GPIO_3__MLB_MLBCLK                    \
2283                 IOMUX_PAD(0x05FC, 0x022C, 7, 0x0900, 1, 0)
2284
2285 #define _MX6Q_PAD_GPIO_6__ESAI1_SCKT                    \
2286                 IOMUX_PAD(0x0600, 0x0230, 0, 0x0870, 1, 0)
2287 #define _MX6Q_PAD_GPIO_6__OBSERVE_MUX_OBSRV_INT_OUT1            \
2288                 IOMUX_PAD(0x0600, 0x0230, 1, 0x0000, 0, 0)
2289 #define _MX6Q_PAD_GPIO_6__I2C3_SDA                      \
2290                 IOMUX_PAD(0x0600, 0x0230, 2 | IOMUX_CONFIG_SION, 0x08AC, 1, 0)
2291 #define _MX6Q_PAD_GPIO_6__CCM_CCM_OUT_0                 \
2292                 IOMUX_PAD(0x0600, 0x0230, 3, 0x0000, 0, 0)
2293 #define _MX6Q_PAD_GPIO_6__CSU_CSU_INT_DEB                               \
2294                 IOMUX_PAD(0x0600, 0x0230, 4, 0x0000, 0, 0)
2295 #define _MX6Q_PAD_GPIO_6__GPIO_1_6                      \
2296                 IOMUX_PAD(0x0600, 0x0230, 5, 0x0000, 0, 0)
2297 #define _MX6Q_PAD_GPIO_6__USDHC2_LCTL                   \
2298                 IOMUX_PAD(0x0600, 0x0230, 6, 0x0000, 0, 0)
2299 #define _MX6Q_PAD_GPIO_6__MLB_MLBSIG                    \
2300                 IOMUX_PAD(0x0600, 0x0230, 7, 0x0908, 1, 0)
2301
2302 #define _MX6Q_PAD_GPIO_2__ESAI1_FST                     \
2303                 IOMUX_PAD(0x0604, 0x0234, 0, 0x0860, 1, 0)
2304 #define _MX6Q_PAD_GPIO_2__OBSERVE_MUX_OBSRV_INT_OUT2            \
2305                 IOMUX_PAD(0x0604, 0x0234, 1, 0x0000, 0, 0)
2306 #define _MX6Q_PAD_GPIO_2__KPP_ROW_6                     \
2307                 IOMUX_PAD(0x0604, 0x0234, 2, 0x08F8, 1, 0)
2308 #define _MX6Q_PAD_GPIO_2__CCM_CCM_OUT_1                 \
2309                 IOMUX_PAD(0x0604, 0x0234, 3, 0x0000, 0, 0)
2310 #define _MX6Q_PAD_GPIO_2__CSU_CSU_ALARM_AUT_0           \
2311                 IOMUX_PAD(0x0604, 0x0234, 4, 0x0000, 0, 0)
2312 #define _MX6Q_PAD_GPIO_2__GPIO_1_2                      \
2313                 IOMUX_PAD(0x0604, 0x0234, 5, 0x0000, 0, 0)
2314 #define _MX6Q_PAD_GPIO_2__USDHC2_WP                     \
2315                 IOMUX_PAD(0x0604, 0x0234, 6, 0x0000, 0, 0)
2316 #define _MX6Q_PAD_GPIO_2__MLB_MLBDAT                    \
2317                 IOMUX_PAD(0x0604, 0x0234, 7, 0x0904, 1, 0)
2318
2319 #define _MX6Q_PAD_GPIO_4__ESAI1_HCKT                    \
2320                 IOMUX_PAD(0x0608, 0x0238, 0, 0x0868, 1, 0)
2321 #define _MX6Q_PAD_GPIO_4__OBSERVE_MUX_OBSRV_INT_OUT3            \
2322                 IOMUX_PAD(0x0608, 0x0238, 1, 0x0000, 0, 0)
2323 #define _MX6Q_PAD_GPIO_4__KPP_COL_7                     \
2324                 IOMUX_PAD(0x0608, 0x0238, 2, 0x08F0, 1, 0)
2325 #define _MX6Q_PAD_GPIO_4__CCM_CCM_OUT_2                 \
2326                 IOMUX_PAD(0x0608, 0x0238, 3, 0x0000, 0, 0)
2327 #define _MX6Q_PAD_GPIO_4__CSU_CSU_ALARM_AUT_1           \
2328                 IOMUX_PAD(0x0608, 0x0238, 4, 0x0000, 0, 0)
2329 #define _MX6Q_PAD_GPIO_4__GPIO_1_4                      \
2330                 IOMUX_PAD(0x0608, 0x0238, 5, 0x0000, 0, 0)
2331 #define _MX6Q_PAD_GPIO_4__USDHC2_CD                     \
2332                 IOMUX_PAD(0x0608, 0x0238, 6, 0x0000, 0, 0)
2333 #define _MX6Q_PAD_GPIO_4__OCOTP_CTRL_WRAPPER_FUSE_LATCHED               \
2334                 IOMUX_PAD(0x0608, 0x0238, 7, 0x0000, 0, 0)
2335
2336 #define _MX6Q_PAD_GPIO_5__ESAI1_TX2_RX3                 \
2337                 IOMUX_PAD(0x060C, 0x023C, 0, 0x087C, 1, 0)
2338 #define _MX6Q_PAD_GPIO_5__OBSERVE_MUX_OBSRV_INT_OUT4            \
2339                 IOMUX_PAD(0x060C, 0x023C, 1, 0x0000, 0, 0)
2340 #define _MX6Q_PAD_GPIO_5__KPP_ROW_7                     \
2341                 IOMUX_PAD(0x060C, 0x023C, 2, 0x08FC, 1, 0)
2342 #define _MX6Q_PAD_GPIO_5__CCM_CLKO                      \
2343                 IOMUX_PAD(0x060C, 0x023C, 3, 0x0000, 0, 0)
2344 #define _MX6Q_PAD_GPIO_5__CSU_CSU_ALARM_AUT_2           \
2345                 IOMUX_PAD(0x060C, 0x023C, 4, 0x0000, 0, 0)
2346 #define _MX6Q_PAD_GPIO_5__GPIO_1_5                      \
2347                 IOMUX_PAD(0x060C, 0x023C, 5, 0x0000, 0, 0)
2348 #define _MX6Q_PAD_GPIO_5__I2C3_SCL                      \
2349                 IOMUX_PAD(0x060C, 0x023C, 6 | IOMUX_CONFIG_SION, 0x08A8, 2, 0)
2350 #define _MX6Q_PAD_GPIO_5__CHEETAH_EVENTI                                \
2351                 IOMUX_PAD(0x060C, 0x023C, 7, 0x0000, 0, 0)
2352
2353 #define _MX6Q_PAD_GPIO_7__ESAI1_TX4_RX1                 \
2354                 IOMUX_PAD(0x0610, 0x0240, 0, 0x0884, 1, 0)
2355 #define _MX6Q_PAD_GPIO_7__ECSPI5_RDY                    \
2356                 IOMUX_PAD(0x0610, 0x0240, 1, 0x0000, 0, 0)
2357 #define _MX6Q_PAD_GPIO_7__EPIT1_EPITO                   \
2358                 IOMUX_PAD(0x0610, 0x0240, 2, 0x0000, 0, 0)
2359 #define _MX6Q_PAD_GPIO_7__CAN1_TXCAN                    \
2360                 IOMUX_PAD(0x0610, 0x0240, 3, 0x0000, 0, 0)
2361 #define _MX6Q_PAD_GPIO_7__UART2_TXD                     \
2362                 IOMUX_PAD(0x0610, 0x0240, 4, 0x0000, 0, 0)
2363 #define _MX6Q_PAD_GPIO_7__UART2_RXD                     \
2364                 IOMUX_PAD(0x0610, 0x0240, 4, 0x0928, 2, 0)
2365 #define _MX6Q_PAD_GPIO_7__GPIO_1_7                      \
2366                 IOMUX_PAD(0x0610, 0x0240, 5, 0x0000, 0, 0)
2367 #define _MX6Q_PAD_GPIO_7__SPDIF_PLOCK                   \
2368                 IOMUX_PAD(0x0610, 0x0240, 6, 0x0000, 0, 0)
2369 #define _MX6Q_PAD_GPIO_7__USBOH3_OTGUSB_HOST_MODE               \
2370                 IOMUX_PAD(0x0610, 0x0240, 7, 0x0000, 0, 0)
2371
2372 #define _MX6Q_PAD_GPIO_8__ESAI1_TX5_RX0                 \
2373                 IOMUX_PAD(0x0614, 0x0244, 0, 0x0888, 1, 0)
2374 #define _MX6Q_PAD_GPIO_8__ANATOP_ANATOP_32K_OUT         \
2375                 IOMUX_PAD(0x0614, 0x0244, 1, 0x0000, 0, 0)
2376 #define _MX6Q_PAD_GPIO_8__EPIT2_EPITO                   \
2377                 IOMUX_PAD(0x0614, 0x0244, 2, 0x0000, 0, 0)
2378 #define _MX6Q_PAD_GPIO_8__CAN1_RXCAN                    \
2379                 IOMUX_PAD(0x0614, 0x0244, 3, 0x07E4, 1, 0)
2380 #define _MX6Q_PAD_GPIO_8__UART2_TXD                     \
2381                 IOMUX_PAD(0x0614, 0x0244, 4, 0x0000, 0, 0)
2382 #define _MX6Q_PAD_GPIO_8__UART2_RXD                     \
2383                 IOMUX_PAD(0x0614, 0x0244, 4, 0x0928, 3, 0)
2384 #define _MX6Q_PAD_GPIO_8__GPIO_1_8                      \
2385                 IOMUX_PAD(0x0614, 0x0244, 5, 0x0000, 0, 0)
2386 #define _MX6Q_PAD_GPIO_8__SPDIF_SRCLK                   \
2387                 IOMUX_PAD(0x0614, 0x0244, 6, 0x0000, 0, 0)
2388 #define _MX6Q_PAD_GPIO_8__USBOH3_OTGUSB_PWRCTL_WAKEUP           \
2389                 IOMUX_PAD(0x0614, 0x0244, 7, 0x0000, 0, 0)
2390
2391 #define _MX6Q_PAD_GPIO_16__ESAI1_TX3_RX2                                \
2392                 IOMUX_PAD(0x0618, 0x0248, 0, 0x0880, 1, 0)
2393 #define _MX6Q_PAD_GPIO_16__ENET_1588_EVENT2_IN          \
2394                 IOMUX_PAD(0x0618, 0x0248, 1, 0x0000, 0, 0)
2395 #define _MX6Q_PAD_GPIO_16__ENET_ANATOP_ETHERNET_REF_OUT         \
2396                 IOMUX_PAD(0x0618, 0x0248, 2, 0x083C, 1, 0)
2397 #define _MX6Q_PAD_GPIO_16__USDHC1_LCTL                  \
2398                 IOMUX_PAD(0x0618, 0x0248, 3, 0x0000, 0, 0)
2399 #define _MX6Q_PAD_GPIO_16__SPDIF_IN1                    \
2400                 IOMUX_PAD(0x0618, 0x0248, 4, 0x0914, 3, 0)
2401 #define _MX6Q_PAD_GPIO_16__GPIO_7_11                    \
2402                 IOMUX_PAD(0x0618, 0x0248, 5, 0x0000, 0, 0)
2403 #define _MX6Q_PAD_GPIO_16__I2C3_SDA                     \
2404                 IOMUX_PAD(0x0618, 0x0248, 6 | IOMUX_CONFIG_SION, 0x08AC, 2, 0)
2405 #define _MX6Q_PAD_GPIO_16__SJC_DE_B                     \
2406                 IOMUX_PAD(0x0618, 0x0248, 7, 0x0000, 0, 0)
2407
2408 #define _MX6Q_PAD_GPIO_17__ESAI1_TX0                    \
2409                 IOMUX_PAD(0x061C, 0x024C, 0, 0x0874, 0, 0)
2410 #define _MX6Q_PAD_GPIO_17__ENET_1588_EVENT3_IN          \
2411                 IOMUX_PAD(0x061C, 0x024C, 1, 0x0000, 0, 0)
2412 #define _MX6Q_PAD_GPIO_17__CCM_PMIC_RDY                 \
2413                 IOMUX_PAD(0x061C, 0x024C, 2, 0x07F0, 1, 0)
2414 #define _MX6Q_PAD_GPIO_17__SDMA_SDMA_EXT_EVENT_0                \
2415                 IOMUX_PAD(0x061C, 0x024C, 3, 0x090C, 1, 0)
2416 #define _MX6Q_PAD_GPIO_17__SPDIF_OUT1                   \
2417                 IOMUX_PAD(0x061C, 0x024C, 4, 0x0000, 0, 0)
2418 #define _MX6Q_PAD_GPIO_17__GPIO_7_12                    \
2419                 IOMUX_PAD(0x061C, 0x024C, 5, 0x0000, 0, 0)
2420 #define _MX6Q_PAD_GPIO_17__SJC_JTAG_ACT                 \
2421                 IOMUX_PAD(0x061C, 0x024C, 7, 0x0000, 0, 0)
2422
2423 #define _MX6Q_PAD_GPIO_18__ESAI1_TX1                    \
2424                 IOMUX_PAD(0x0620, 0x0250, 0, 0x0878, 0, 0)
2425 #define _MX6Q_PAD_GPIO_18__ENET_RX_CLK                  \
2426                 IOMUX_PAD(0x0620, 0x0250, 1, 0x0844, 1, 0)
2427 #define _MX6Q_PAD_GPIO_18__USDHC3_VSELECT                               \
2428                 IOMUX_PAD(0x0620, 0x0250, 2, 0x0000, 0, 0)
2429 #define _MX6Q_PAD_GPIO_18__SDMA_SDMA_EXT_EVENT_1                \
2430                 IOMUX_PAD(0x0620, 0x0250, 3, 0x0910, 1, 0)
2431 #define _MX6Q_PAD_GPIO_18__ASRC_ASRC_EXT_CLK                    \
2432                 IOMUX_PAD(0x0620, 0x0250, 4, 0x07B0, 2, 0)
2433 #define _MX6Q_PAD_GPIO_18__GPIO_7_13                    \
2434                 IOMUX_PAD(0x0620, 0x0250, 5, 0x0000, 0, 0)
2435 #define _MX6Q_PAD_GPIO_18__SNVS_HP_WRAPPER_SNVS_VIO_5_CTL               \
2436                 IOMUX_PAD(0x0620, 0x0250, 6, 0x0000, 0, 0)
2437 #define _MX6Q_PAD_GPIO_18__SRC_SYSTEM_RST                               \
2438                 IOMUX_PAD(0x0620, 0x0250, 7, 0x0000, 0, 0)
2439
2440 #define _MX6Q_PAD_GPIO_19__KPP_COL_5                    \
2441                 IOMUX_PAD(0x0624, 0x0254, 0, 0x08E8, 1, 0)
2442 #define _MX6Q_PAD_GPIO_19__ENET_1588_EVENT0_OUT         \
2443                 IOMUX_PAD(0x0624, 0x0254, 1, 0x0000, 0, 0)
2444 #define _MX6Q_PAD_GPIO_19__SPDIF_OUT1                   \
2445                 IOMUX_PAD(0x0624, 0x0254, 2, 0x0000, 0, 0)
2446 #define _MX6Q_PAD_GPIO_19__CCM_CLKO                     \
2447                 IOMUX_PAD(0x0624, 0x0254, 3, 0x0000, 0, 0)
2448 #define _MX6Q_PAD_GPIO_19__ECSPI1_RDY                   \
2449                 IOMUX_PAD(0x0624, 0x0254, 4, 0x0000, 0, 0)
2450 #define _MX6Q_PAD_GPIO_19__GPIO_4_5                     \
2451                 IOMUX_PAD(0x0624, 0x0254, 5, 0x0000, 0, 0)
2452 #define _MX6Q_PAD_GPIO_19__ENET_TX_ER                   \
2453                 IOMUX_PAD(0x0624, 0x0254, 6, 0x0000, 0, 0)
2454 #define _MX6Q_PAD_GPIO_19__SRC_INT_BOOT                 \
2455                 IOMUX_PAD(0x0624, 0x0254, 7, 0x0000, 0, 0)
2456
2457 #define _MX6Q_PAD_CSI0_PIXCLK__IPU1_CSI0_PIXCLK         \
2458                 IOMUX_PAD(0x0628, 0x0258, 0, 0x0000, 0, 0)
2459 #define _MX6Q_PAD_CSI0_PIXCLK__PCIE_CTRL_DIAG_STATUS_BUS_MUX_12         \
2460                 IOMUX_PAD(0x0628, 0x0258, 2, 0x0000, 0, 0)
2461 #define _MX6Q_PAD_CSI0_PIXCLK__SDMA_DEBUG_PC_0          \
2462                 IOMUX_PAD(0x0628, 0x0258, 4, 0x0000, 0, 0)
2463 #define _MX6Q_PAD_CSI0_PIXCLK__GPIO_5_18                                \
2464                 IOMUX_PAD(0x0628, 0x0258, 5, 0x0000, 0, 0)
2465 #define _MX6Q_PAD_CSI0_PIXCLK__MMDC_MMDC_DEBUG_29               \
2466                 IOMUX_PAD(0x0628, 0x0258, 6, 0x0000, 0, 0)
2467 #define _MX6Q_PAD_CSI0_PIXCLK__CHEETAH_EVENTO           \
2468                 IOMUX_PAD(0x0628, 0x0258, 7, 0x0000, 0, 0)
2469
2470 #define _MX6Q_PAD_CSI0_MCLK__IPU1_CSI0_HSYNC                    \
2471                 IOMUX_PAD(0x062C, 0x025C, 0, 0x0000, 0, 0)
2472 #define _MX6Q_PAD_CSI0_MCLK__PCIE_CTRL_DIAG_STATUS_BUS_MUX_13           \
2473                 IOMUX_PAD(0x062C, 0x025C, 2, 0x0000, 0, 0)
2474 #define _MX6Q_PAD_CSI0_MCLK__CCM_CLKO                   \
2475                 IOMUX_PAD(0x062C, 0x025C, 3, 0x0000, 0, 0)
2476 #define _MX6Q_PAD_CSI0_MCLK__SDMA_DEBUG_PC_1                    \
2477                 IOMUX_PAD(0x062C, 0x025C, 4, 0x0000, 0, 0)
2478 #define _MX6Q_PAD_CSI0_MCLK__GPIO_5_19                  \
2479                 IOMUX_PAD(0x062C, 0x025C, 5, 0x0000, 0, 0)
2480 #define _MX6Q_PAD_CSI0_MCLK__MMDC_MMDC_DEBUG_30         \
2481                 IOMUX_PAD(0x062C, 0x025C, 6, 0x0000, 0, 0)
2482 #define _MX6Q_PAD_CSI0_MCLK__CHEETAH_TRCTL              \
2483                 IOMUX_PAD(0x062C, 0x025C, 7, 0x0000, 0, 0)
2484
2485 #define _MX6Q_PAD_CSI0_DATA_EN__IPU1_CSI0_DATA_EN               \
2486                 IOMUX_PAD(0x0630, 0x0260, 0, 0x0000, 0, 0)
2487 #define _MX6Q_PAD_CSI0_DATA_EN__WEIM_WEIM_D_0           \
2488                 IOMUX_PAD(0x0630, 0x0260, 1, 0x0000, 0, 0)
2489 #define _MX6Q_PAD_CSI0_DATA_EN__PCIE_CTRL_DIAG_STATUS_BUS_MUX_14                \
2490                 IOMUX_PAD(0x0630, 0x0260, 2, 0x0000, 0, 0)
2491 #define _MX6Q_PAD_CSI0_DATA_EN__SDMA_DEBUG_PC_2         \
2492                 IOMUX_PAD(0x0630, 0x0260, 4, 0x0000, 0, 0)
2493 #define _MX6Q_PAD_CSI0_DATA_EN__GPIO_5_20                               \
2494                 IOMUX_PAD(0x0630, 0x0260, 5, 0x0000, 0, 0)
2495 #define _MX6Q_PAD_CSI0_DATA_EN__MMDC_MMDC_DEBUG_31              \
2496                 IOMUX_PAD(0x0630, 0x0260, 6, 0x0000, 0, 0)
2497 #define _MX6Q_PAD_CSI0_DATA_EN__CHEETAH_TRCLK           \
2498                 IOMUX_PAD(0x0630, 0x0260, 7, 0x0000, 0, 0)
2499
2500 #define _MX6Q_PAD_CSI0_VSYNC__IPU1_CSI0_VSYNC           \
2501                 IOMUX_PAD(0x0634, 0x0264, 0, 0x0000, 0, 0)
2502 #define _MX6Q_PAD_CSI0_VSYNC__WEIM_WEIM_D_1                     \
2503                 IOMUX_PAD(0x0634, 0x0264, 1, 0x0000, 0, 0)
2504 #define _MX6Q_PAD_CSI0_VSYNC__PCIE_CTRL_DIAG_STATUS_BUS_MUX_15          \
2505                 IOMUX_PAD(0x0634, 0x0264, 2, 0x0000, 0, 0)
2506 #define _MX6Q_PAD_CSI0_VSYNC__SDMA_DEBUG_PC_3           \
2507                 IOMUX_PAD(0x0634, 0x0264, 4, 0x0000, 0, 0)
2508 #define _MX6Q_PAD_CSI0_VSYNC__GPIO_5_21                 \
2509                 IOMUX_PAD(0x0634, 0x0264, 5, 0x0000, 0, 0)
2510 #define _MX6Q_PAD_CSI0_VSYNC__MMDC_MMDC_DEBUG_32                \
2511                 IOMUX_PAD(0x0634, 0x0264, 6, 0x0000, 0, 0)
2512 #define _MX6Q_PAD_CSI0_VSYNC__CHEETAH_TRACE_0           \
2513                 IOMUX_PAD(0x0634, 0x0264, 7, 0x0000, 0, 0)
2514
2515 #define _MX6Q_PAD_CSI0_DAT4__IPU1_CSI0_D_4              \
2516                 IOMUX_PAD(0x0638, 0x0268, 0, 0x0000, 0, 0)
2517 #define _MX6Q_PAD_CSI0_DAT4__WEIM_WEIM_D_2              \
2518                 IOMUX_PAD(0x0638, 0x0268, 1, 0x0000, 0, 0)
2519 #define _MX6Q_PAD_CSI0_DAT4__ECSPI1_SCLK                                \
2520                 IOMUX_PAD(0x0638, 0x0268, 2, 0x07F4, 3, 0)
2521 #define _MX6Q_PAD_CSI0_DAT4__KPP_COL_5                  \
2522                 IOMUX_PAD(0x0638, 0x0268, 3, 0x08E8, 2, 0)
2523 #define _MX6Q_PAD_CSI0_DAT4__AUDMUX_AUD3_TXC                    \
2524                 IOMUX_PAD(0x0638, 0x0268, 4, 0x0000, 0, 0)
2525 #define _MX6Q_PAD_CSI0_DAT4__GPIO_5_22                  \
2526                 IOMUX_PAD(0x0638, 0x0268, 5, 0x0000, 0, 0)
2527 #define _MX6Q_PAD_CSI0_DAT4__MMDC_MMDC_DEBUG_43         \
2528                 IOMUX_PAD(0x0638, 0x0268, 6, 0x0000, 0, 0)
2529 #define _MX6Q_PAD_CSI0_DAT4__CHEETAH_TRACE_1                    \
2530                 IOMUX_PAD(0x0638, 0x0268, 7, 0x0000, 0, 0)
2531
2532 #define _MX6Q_PAD_CSI0_DAT5__IPU1_CSI0_D_5              \
2533                 IOMUX_PAD(0x063C, 0x026C, 0, 0x0000, 0, 0)
2534 #define _MX6Q_PAD_CSI0_DAT5__WEIM_WEIM_D_3              \
2535                 IOMUX_PAD(0x063C, 0x026C, 1, 0x0000, 0, 0)
2536 #define _MX6Q_PAD_CSI0_DAT5__ECSPI1_MOSI                                \
2537                 IOMUX_PAD(0x063C, 0x026C, 2, 0x07FC, 3, 0)
2538 #define _MX6Q_PAD_CSI0_DAT5__KPP_ROW_5                  \
2539                 IOMUX_PAD(0x063C, 0x026C, 3, 0x08F4, 1, 0)
2540 #define _MX6Q_PAD_CSI0_DAT5__AUDMUX_AUD3_TXD                    \
2541                 IOMUX_PAD(0x063C, 0x026C, 4, 0x0000, 0, 0)
2542 #define _MX6Q_PAD_CSI0_DAT5__GPIO_5_23                  \
2543                 IOMUX_PAD(0x063C, 0x026C, 5, 0x0000, 0, 0)
2544 #define _MX6Q_PAD_CSI0_DAT5__MMDC_MMDC_DEBUG_44         \
2545                 IOMUX_PAD(0x063C, 0x026C, 6, 0x0000, 0, 0)
2546 #define _MX6Q_PAD_CSI0_DAT5__CHEETAH_TRACE_2                    \
2547                 IOMUX_PAD(0x063C, 0x026C, 7, 0x0000, 0, 0)
2548
2549 #define _MX6Q_PAD_CSI0_DAT6__IPU1_CSI0_D_6              \
2550                 IOMUX_PAD(0x0640, 0x0270, 0, 0x0000, 0, 0)
2551 #define _MX6Q_PAD_CSI0_DAT6__WEIM_WEIM_D_4              \
2552                 IOMUX_PAD(0x0640, 0x0270, 1, 0x0000, 0, 0)
2553 #define _MX6Q_PAD_CSI0_DAT6__ECSPI1_MISO                                \
2554                 IOMUX_PAD(0x0640, 0x0270, 2, 0x07F8, 3, 0)
2555 #define _MX6Q_PAD_CSI0_DAT6__KPP_COL_6                  \
2556                 IOMUX_PAD(0x0640, 0x0270, 3, 0x08EC, 1, 0)
2557 #define _MX6Q_PAD_CSI0_DAT6__AUDMUX_AUD3_TXFS           \
2558                 IOMUX_PAD(0x0640, 0x0270, 4, 0x0000, 0, 0)
2559 #define _MX6Q_PAD_CSI0_DAT6__GPIO_5_24                  \
2560                 IOMUX_PAD(0x0640, 0x0270, 5, 0x0000, 0, 0)
2561 #define _MX6Q_PAD_CSI0_DAT6__MMDC_MMDC_DEBUG_45         \
2562                 IOMUX_PAD(0x0640, 0x0270, 6, 0x0000, 0, 0)
2563 #define _MX6Q_PAD_CSI0_DAT6__CHEETAH_TRACE_3                    \
2564                 IOMUX_PAD(0x0640, 0x0270, 7, 0x0000, 0, 0)
2565
2566 #define _MX6Q_PAD_CSI0_DAT7__IPU1_CSI0_D_7              \
2567                 IOMUX_PAD(0x0644, 0x0274, 0, 0x0000, 0, 0)
2568 #define _MX6Q_PAD_CSI0_DAT7__WEIM_WEIM_D_5              \
2569                 IOMUX_PAD(0x0644, 0x0274, 1, 0x0000, 0, 0)
2570 #define _MX6Q_PAD_CSI0_DAT7__ECSPI1_SS0                 \
2571                 IOMUX_PAD(0x0644, 0x0274, 2, 0x0800, 3, 0)
2572 #define _MX6Q_PAD_CSI0_DAT7__KPP_ROW_6                  \
2573                 IOMUX_PAD(0x0644, 0x0274, 3, 0x08F8, 2, 0)
2574 #define _MX6Q_PAD_CSI0_DAT7__AUDMUX_AUD3_RXD                    \
2575                 IOMUX_PAD(0x0644, 0x0274, 4, 0x0000, 0, 0)
2576 #define _MX6Q_PAD_CSI0_DAT7__GPIO_5_25                  \
2577                 IOMUX_PAD(0x0644, 0x0274, 5, 0x0000, 0, 0)
2578 #define _MX6Q_PAD_CSI0_DAT7__MMDC_MMDC_DEBUG_46         \
2579                 IOMUX_PAD(0x0644, 0x0274, 6, 0x0000, 0, 0)
2580 #define _MX6Q_PAD_CSI0_DAT7__CHEETAH_TRACE_4                    \
2581                 IOMUX_PAD(0x0644, 0x0274, 7, 0x0000, 0, 0)
2582
2583 #define _MX6Q_PAD_CSI0_DAT8__IPU1_CSI0_D_8              \
2584                 IOMUX_PAD(0x0648, 0x0278, 0, 0x0000, 0, 0)
2585 #define _MX6Q_PAD_CSI0_DAT8__WEIM_WEIM_D_6              \
2586                 IOMUX_PAD(0x0648, 0x0278, 1, 0x0000, 0, 0)
2587 #define _MX6Q_PAD_CSI0_DAT8__ECSPI2_SCLK                                \
2588                 IOMUX_PAD(0x0648, 0x0278, 2, 0x0810, 2, 0)
2589 #define _MX6Q_PAD_CSI0_DAT8__KPP_COL_7                  \
2590                 IOMUX_PAD(0x0648, 0x0278, 3, 0x08F0, 2, 0)
2591 #define _MX6Q_PAD_CSI0_DAT8__I2C1_SDA                   \
2592                 IOMUX_PAD(0x0648, 0x0278, 4 | IOMUX_CONFIG_SION, 0x089C, 1, 0)
2593 #define _MX6Q_PAD_CSI0_DAT8__GPIO_5_26                  \
2594                 IOMUX_PAD(0x0648, 0x0278, 5, 0x0000, 0, 0)
2595 #define _MX6Q_PAD_CSI0_DAT8__MMDC_MMDC_DEBUG_47         \
2596                 IOMUX_PAD(0x0648, 0x0278, 6, 0x0000, 0, 0)
2597 #define _MX6Q_PAD_CSI0_DAT8__CHEETAH_TRACE_5                    \
2598                 IOMUX_PAD(0x0648, 0x0278, 7, 0x0000, 0, 0)
2599
2600 #define _MX6Q_PAD_CSI0_DAT9__IPU1_CSI0_D_9              \
2601                 IOMUX_PAD(0x064C, 0x027C, 0, 0x0000, 0, 0)
2602 #define _MX6Q_PAD_CSI0_DAT9__WEIM_WEIM_D_7              \
2603                 IOMUX_PAD(0x064C, 0x027C, 1, 0x0000, 0, 0)
2604 #define _MX6Q_PAD_CSI0_DAT9__ECSPI2_MOSI                                \
2605                 IOMUX_PAD(0x064C, 0x027C, 2, 0x0818, 2, 0)
2606 #define _MX6Q_PAD_CSI0_DAT9__KPP_ROW_7                  \
2607                 IOMUX_PAD(0x064C, 0x027C, 3, 0x08FC, 2, 0)
2608 #define _MX6Q_PAD_CSI0_DAT9__I2C1_SCL                   \
2609                 IOMUX_PAD(0x064C, 0x027C, 4 | IOMUX_CONFIG_SION, 0x0898, 1, 0)
2610 #define _MX6Q_PAD_CSI0_DAT9__GPIO_5_27                  \
2611                 IOMUX_PAD(0x064C, 0x027C, 5, 0x0000, 0, 0)
2612 #define _MX6Q_PAD_CSI0_DAT9__MMDC_MMDC_DEBUG_48         \
2613                 IOMUX_PAD(0x064C, 0x027C, 6, 0x0000, 0, 0)
2614 #define _MX6Q_PAD_CSI0_DAT9__CHEETAH_TRACE_6                    \
2615                 IOMUX_PAD(0x064C, 0x027C, 7, 0x0000, 0, 0)
2616
2617 #define _MX6Q_PAD_CSI0_DAT10__IPU1_CSI0_D_10                    \
2618                 IOMUX_PAD(0x0650, 0x0280, 0, 0x0000, 0, 0)
2619 #define _MX6Q_PAD_CSI0_DAT10__AUDMUX_AUD3_RXC           \
2620                 IOMUX_PAD(0x0650, 0x0280, 1, 0x0000, 0, 0)
2621 #define _MX6Q_PAD_CSI0_DAT10__ECSPI2_MISO                               \
2622                 IOMUX_PAD(0x0650, 0x0280, 2, 0x0814, 2, 0)
2623 #define _MX6Q_PAD_CSI0_DAT10__UART1_TXD                 \
2624                 IOMUX_PAD(0x0650, 0x0280, 3, 0x0000, 0, 0)
2625 #define _MX6Q_PAD_CSI0_DAT10__UART1_RXD                 \
2626                 IOMUX_PAD(0x0650, 0x0280, 3, 0x0920, 0, 0)
2627 #define _MX6Q_PAD_CSI0_DAT10__SDMA_DEBUG_PC_4           \
2628                 IOMUX_PAD(0x0650, 0x0280, 4, 0x0000, 0, 0)
2629 #define _MX6Q_PAD_CSI0_DAT10__GPIO_5_28                 \
2630                 IOMUX_PAD(0x0650, 0x0280, 5, 0x0000, 0, 0)
2631 #define _MX6Q_PAD_CSI0_DAT10__MMDC_MMDC_DEBUG_33                \
2632                 IOMUX_PAD(0x0650, 0x0280, 6, 0x0000, 0, 0)
2633 #define _MX6Q_PAD_CSI0_DAT10__CHEETAH_TRACE_7           \
2634                 IOMUX_PAD(0x0650, 0x0280, 7, 0x0000, 0, 0)
2635
2636 #define _MX6Q_PAD_CSI0_DAT11__IPU1_CSI0_D_11                    \
2637                 IOMUX_PAD(0x0654, 0x0284, 0, 0x0000, 0, 0)
2638 #define _MX6Q_PAD_CSI0_DAT11__AUDMUX_AUD3_RXFS          \
2639                 IOMUX_PAD(0x0654, 0x0284, 1, 0x0000, 0, 0)
2640 #define _MX6Q_PAD_CSI0_DAT11__ECSPI2_SS0                                \
2641                 IOMUX_PAD(0x0654, 0x0284, 2, 0x081C, 2, 0)
2642 #define _MX6Q_PAD_CSI0_DAT11__UART1_TXD                 \
2643                 IOMUX_PAD(0x0654, 0x0284, 3, 0x0000, 0, 0)
2644 #define _MX6Q_PAD_CSI0_DAT11__UART1_RXD                 \
2645                 IOMUX_PAD(0x0654, 0x0284, 3, 0x0920, 1, 0)
2646 #define _MX6Q_PAD_CSI0_DAT11__SDMA_DEBUG_PC_5           \
2647                 IOMUX_PAD(0x0654, 0x0284, 4, 0x0000, 0, 0)
2648 #define _MX6Q_PAD_CSI0_DAT11__GPIO_5_29                 \
2649                 IOMUX_PAD(0x0654, 0x0284, 5, 0x0000, 0, 0)
2650 #define _MX6Q_PAD_CSI0_DAT11__MMDC_MMDC_DEBUG_34                \
2651                 IOMUX_PAD(0x0654, 0x0284, 6, 0x0000, 0, 0)
2652 #define _MX6Q_PAD_CSI0_DAT11__CHEETAH_TRACE_8           \
2653                 IOMUX_PAD(0x0654, 0x0284, 7, 0x0000, 0, 0)
2654
2655 #define _MX6Q_PAD_CSI0_DAT12__IPU1_CSI0_D_12                    \
2656                 IOMUX_PAD(0x0658, 0x0288, 0, 0x0000, 0, 0)
2657 #define _MX6Q_PAD_CSI0_DAT12__WEIM_WEIM_D_8                     \
2658                 IOMUX_PAD(0x0658, 0x0288, 1, 0x0000, 0, 0)
2659 #define _MX6Q_PAD_CSI0_DAT12__PCIE_CTRL_DIAG_STATUS_BUS_MUX_16          \
2660                 IOMUX_PAD(0x0658, 0x0288, 2, 0x0000, 0, 0)
2661 #define _MX6Q_PAD_CSI0_DAT12__UART4_TXD                 \
2662                 IOMUX_PAD(0x0658, 0x0288, 3, 0x0000, 0, 0)
2663 #define _MX6Q_PAD_CSI0_DAT12__UART4_RXD                 \
2664                 IOMUX_PAD(0x0658, 0x0288, 3, 0x0938, 2, 0)
2665 #define _MX6Q_PAD_CSI0_DAT12__SDMA_DEBUG_PC_6           \
2666                 IOMUX_PAD(0x0658, 0x0288, 4, 0x0000, 0, 0)
2667 #define _MX6Q_PAD_CSI0_DAT12__GPIO_5_30                 \
2668                 IOMUX_PAD(0x0658, 0x0288, 5, 0x0000, 0, 0)
2669 #define _MX6Q_PAD_CSI0_DAT12__MMDC_MMDC_DEBUG_35                \
2670                 IOMUX_PAD(0x0658, 0x0288, 6, 0x0000, 0, 0)
2671 #define _MX6Q_PAD_CSI0_DAT12__CHEETAH_TRACE_9           \
2672                 IOMUX_PAD(0x0658, 0x0288, 7, 0x0000, 0, 0)
2673
2674 #define _MX6Q_PAD_CSI0_DAT13__IPU1_CSI0_D_13                    \
2675                 IOMUX_PAD(0x065C, 0x028C, 0, 0x0000, 0, 0)
2676 #define _MX6Q_PAD_CSI0_DAT13__WEIM_WEIM_D_9                     \
2677                 IOMUX_PAD(0x065C, 0x028C, 1, 0x0000, 0, 0)
2678 #define _MX6Q_PAD_CSI0_DAT13__PCIE_CTRL_DIAG_STATUS_BUS_MUX_17          \
2679                 IOMUX_PAD(0x065C, 0x028C, 2, 0x0000, 0, 0)
2680 #define _MX6Q_PAD_CSI0_DAT13__UART4_TXD                 \
2681                 IOMUX_PAD(0x065C, 0x028C, 3, 0x0000, 0, 0)
2682 #define _MX6Q_PAD_CSI0_DAT13__UART4_RXD                 \
2683                 IOMUX_PAD(0x065C, 0x028C, 3, 0x0938, 3, 0)
2684 #define _MX6Q_PAD_CSI0_DAT13__SDMA_DEBUG_PC_7           \
2685                 IOMUX_PAD(0x065C, 0x028C, 4, 0x0000, 0, 0)
2686 #define _MX6Q_PAD_CSI0_DAT13__GPIO_5_31                 \
2687                 IOMUX_PAD(0x065C, 0x028C, 5, 0x0000, 0, 0)
2688 #define _MX6Q_PAD_CSI0_DAT13__MMDC_MMDC_DEBUG_36                \
2689                 IOMUX_PAD(0x065C, 0x028C, 6, 0x0000, 0, 0)
2690 #define _MX6Q_PAD_CSI0_DAT13__CHEETAH_TRACE_10          \
2691                 IOMUX_PAD(0x065C, 0x028C, 7, 0x0000, 0, 0)
2692
2693 #define _MX6Q_PAD_CSI0_DAT14__IPU1_CSI0_D_14                    \
2694                 IOMUX_PAD(0x0660, 0x0290, 0, 0x0000, 0, 0)
2695 #define _MX6Q_PAD_CSI0_DAT14__WEIM_WEIM_D_10                    \
2696                 IOMUX_PAD(0x0660, 0x0290, 1, 0x0000, 0, 0)
2697 #define _MX6Q_PAD_CSI0_DAT14__PCIE_CTRL_DIAG_STATUS_BUS_MUX_18          \
2698                 IOMUX_PAD(0x0660, 0x0290, 2, 0x0000, 0, 0)
2699 #define _MX6Q_PAD_CSI0_DAT14__UART5_TXD                 \
2700                 IOMUX_PAD(0x0660, 0x0290, 3, 0x0000, 0, 0)
2701 #define _MX6Q_PAD_CSI0_DAT14__UART5_RXD                 \
2702                 IOMUX_PAD(0x0660, 0x0290, 3, 0x0940, 2, 0)
2703 #define _MX6Q_PAD_CSI0_DAT14__SDMA_DEBUG_PC_8           \
2704                 IOMUX_PAD(0x0660, 0x0290, 4, 0x0000, 0, 0)
2705 #define _MX6Q_PAD_CSI0_DAT14__GPIO_6_0                  \
2706                 IOMUX_PAD(0x0660, 0x0290, 5, 0x0000, 0, 0)
2707 #define _MX6Q_PAD_CSI0_DAT14__MMDC_MMDC_DEBUG_37                \
2708                 IOMUX_PAD(0x0660, 0x0290, 6, 0x0000, 0, 0)
2709 #define _MX6Q_PAD_CSI0_DAT14__CHEETAH_TRACE_11          \
2710                 IOMUX_PAD(0x0660, 0x0290, 7, 0x0000, 0, 0)
2711
2712 #define _MX6Q_PAD_CSI0_DAT15__IPU1_CSI0_D_15                    \
2713                 IOMUX_PAD(0x0664, 0x0294, 0, 0x0000, 0, 0)
2714 #define _MX6Q_PAD_CSI0_DAT15__WEIM_WEIM_D_11                    \
2715                 IOMUX_PAD(0x0664, 0x0294, 1, 0x0000, 0, 0)
2716 #define _MX6Q_PAD_CSI0_DAT15__PCIE_CTRL_DIAG_STATUS_BUS_MUX_19          \
2717                 IOMUX_PAD(0x0664, 0x0294, 2, 0x0000, 0, 0)
2718 #define _MX6Q_PAD_CSI0_DAT15__UART5_TXD                 \
2719                 IOMUX_PAD(0x0664, 0x0294, 3, 0x0000, 0, 0)
2720 #define _MX6Q_PAD_CSI0_DAT15__UART5_RXD                 \
2721                 IOMUX_PAD(0x0664, 0x0294, 3, 0x0940, 3, 0)
2722 #define _MX6Q_PAD_CSI0_DAT15__SDMA_DEBUG_PC_9           \
2723                 IOMUX_PAD(0x0664, 0x0294, 4, 0x0000, 0, 0)
2724 #define _MX6Q_PAD_CSI0_DAT15__GPIO_6_1                  \
2725                 IOMUX_PAD(0x0664, 0x0294, 5, 0x0000, 0, 0)
2726 #define _MX6Q_PAD_CSI0_DAT15__MMDC_MMDC_DEBUG_38                \
2727                 IOMUX_PAD(0x0664, 0x0294, 6, 0x0000, 0, 0)
2728 #define _MX6Q_PAD_CSI0_DAT15__CHEETAH_TRACE_12          \
2729                 IOMUX_PAD(0x0664, 0x0294, 7, 0x0000, 0, 0)
2730
2731 #define _MX6Q_PAD_CSI0_DAT16__IPU1_CSI0_D_16                    \
2732                 IOMUX_PAD(0x0668, 0x0298, 0, 0x0000, 0, 0)
2733 #define _MX6Q_PAD_CSI0_DAT16__WEIM_WEIM_D_12                    \
2734                 IOMUX_PAD(0x0668, 0x0298, 1, 0x0000, 0, 0)
2735 #define _MX6Q_PAD_CSI0_DAT16__PCIE_CTRL_DIAG_STATUS_BUS_MUX_20          \
2736                 IOMUX_PAD(0x0668, 0x0298, 2, 0x0000, 0, 0)
2737 #define _MX6Q_PAD_CSI0_DAT16__UART4_CTS                 \
2738                 IOMUX_PAD(0x0668, 0x0298, 3, 0x0000, 0, 0)
2739 #define _MX6Q_PAD_CSI0_DAT16__UART4_RTS                 \
2740                 IOMUX_PAD(0x0668, 0x0298, 3, 0x0934, 0, 0)
2741 #define _MX6Q_PAD_CSI0_DAT16__SDMA_DEBUG_PC_10          \
2742                 IOMUX_PAD(0x0668, 0x0298, 4, 0x0000, 0, 0)
2743 #define _MX6Q_PAD_CSI0_DAT16__GPIO_6_2                  \
2744                 IOMUX_PAD(0x0668, 0x0298, 5, 0x0000, 0, 0)
2745 #define _MX6Q_PAD_CSI0_DAT16__MMDC_MMDC_DEBUG_39                \
2746                 IOMUX_PAD(0x0668, 0x0298, 6, 0x0000, 0, 0)
2747 #define _MX6Q_PAD_CSI0_DAT16__CHEETAH_TRACE_13          \
2748                 IOMUX_PAD(0x0668, 0x0298, 7, 0x0000, 0, 0)
2749
2750 #define _MX6Q_PAD_CSI0_DAT17__IPU1_CSI0_D_17                    \
2751                 IOMUX_PAD(0x066C, 0x029C, 0, 0x0000, 0, 0)
2752 #define _MX6Q_PAD_CSI0_DAT17__WEIM_WEIM_D_13                    \
2753                 IOMUX_PAD(0x066C, 0x029C, 1, 0x0000, 0, 0)
2754 #define _MX6Q_PAD_CSI0_DAT17__PCIE_CTRL_DIAG_STATUS_BUS_MUX_21          \
2755                 IOMUX_PAD(0x066C, 0x029C, 2, 0x0000, 0, 0)
2756 #define _MX6Q_PAD_CSI0_DAT17__UART4_CTS                 \
2757                 IOMUX_PAD(0x066C, 0x029C, 3, 0x0934, 1, 0)
2758 #define _MX6Q_PAD_CSI0_DAT17__SDMA_DEBUG_PC_11          \
2759                 IOMUX_PAD(0x066C, 0x029C, 4, 0x0000, 0, 0)
2760 #define _MX6Q_PAD_CSI0_DAT17__GPIO_6_3                  \
2761                 IOMUX_PAD(0x066C, 0x029C, 5, 0x0000, 0, 0)
2762 #define _MX6Q_PAD_CSI0_DAT17__MMDC_MMDC_DEBUG_40                \
2763                 IOMUX_PAD(0x066C, 0x029C, 6, 0x0000, 0, 0)
2764 #define _MX6Q_PAD_CSI0_DAT17__CHEETAH_TRACE_14          \
2765                 IOMUX_PAD(0x066C, 0x029C, 7, 0x0000, 0, 0)
2766
2767 #define _MX6Q_PAD_CSI0_DAT18__IPU1_CSI0_D_18                    \
2768                 IOMUX_PAD(0x0670, 0x02A0, 0, 0x0000, 0, 0)
2769 #define _MX6Q_PAD_CSI0_DAT18__WEIM_WEIM_D_14                    \
2770                 IOMUX_PAD(0x0670, 0x02A0, 1, 0x0000, 0, 0)
2771 #define _MX6Q_PAD_CSI0_DAT18__PCIE_CTRL_DIAG_STATUS_BUS_MUX_22          \
2772                 IOMUX_PAD(0x0670, 0x02A0, 2, 0x0000, 0, 0)
2773 #define _MX6Q_PAD_CSI0_DAT18__UART5_CTS                 \
2774                 IOMUX_PAD(0x0670, 0x02A0, 3, 0x0000, 0, 0)
2775 #define _MX6Q_PAD_CSI0_DAT18__UART5_RTS                 \
2776                 IOMUX_PAD(0x0670, 0x02A0, 3, 0x093C, 2, 0)
2777 #define _MX6Q_PAD_CSI0_DAT18__SDMA_DEBUG_PC_12          \
2778                 IOMUX_PAD(0x0670, 0x02A0, 4, 0x0000, 0, 0)
2779 #define _MX6Q_PAD_CSI0_DAT18__GPIO_6_4                  \
2780                 IOMUX_PAD(0x0670, 0x02A0, 5, 0x0000, 0, 0)
2781 #define _MX6Q_PAD_CSI0_DAT18__MMDC_MMDC_DEBUG_41                \
2782                 IOMUX_PAD(0x0670, 0x02A0, 6, 0x0000, 0, 0)
2783 #define _MX6Q_PAD_CSI0_DAT18__CHEETAH_TRACE_15          \
2784                 IOMUX_PAD(0x0670, 0x02A0, 7, 0x0000, 0, 0)
2785
2786 #define _MX6Q_PAD_CSI0_DAT19__IPU1_CSI0_D_19                    \
2787                 IOMUX_PAD(0x0674, 0x02A4, 0, 0x0000, 0, 0)
2788 #define _MX6Q_PAD_CSI0_DAT19__WEIM_WEIM_D_15                    \
2789                 IOMUX_PAD(0x0674, 0x02A4, 1, 0x0000, 0, 0)
2790 #define _MX6Q_PAD_CSI0_DAT19__PCIE_CTRL_DIAG_STATUS_BUS_MUX_23          \
2791                 IOMUX_PAD(0x0674, 0x02A4, 2, 0x0000, 0, 0)
2792 #define _MX6Q_PAD_CSI0_DAT19__UART5_CTS                 \
2793                 IOMUX_PAD(0x0674, 0x02A4, 3, 0x093C, 3, 0)
2794 #define _MX6Q_PAD_CSI0_DAT19__SDMA_DEBUG_PC_13          \
2795                 IOMUX_PAD(0x0674, 0x02A4, 4, 0x0000, 0, 0)
2796 #define _MX6Q_PAD_CSI0_DAT19__GPIO_6_5                  \
2797                 IOMUX_PAD(0x0674, 0x02A4, 5, 0x0000, 0, 0)
2798 #define _MX6Q_PAD_CSI0_DAT19__MMDC_MMDC_DEBUG_42                \
2799                 IOMUX_PAD(0x0674, 0x02A4, 6, 0x0000, 0, 0)
2800 #define _MX6Q_PAD_CSI0_DAT19__ANATOP_ANATOP_TESTO_9             \
2801                 IOMUX_PAD(0x0674, 0x02A4, 7, 0x0000, 0, 0)
2802
2803 #define _MX6Q_PAD_JTAG_TMS__SJC_TMS                     \
2804                 IOMUX_PAD(0x0678, NO_MUX_I, 0, 0x0000, 0, 0)
2805
2806 #define _MX6Q_PAD_JTAG_MOD__SJC_MOD                     \
2807                 IOMUX_PAD(0x067C, NO_MUX_I, 0, 0x0000, 0, 0)
2808
2809 #define _MX6Q_PAD_JTAG_TRSTB__SJC_TRSTB                 \
2810                 IOMUX_PAD(0x0680, NO_MUX_I, 0, 0x0000, 0, 0)
2811
2812 #define _MX6Q_PAD_JTAG_TDI__SJC_TDI                     \
2813                 IOMUX_PAD(0x0684, NO_MUX_I, 0, 0x0000, 0, 0)
2814
2815 #define _MX6Q_PAD_JTAG_TCK__SJC_TCK                     \
2816                 IOMUX_PAD(0x0688, NO_MUX_I, 0, 0x0000, 0, 0)
2817
2818 #define _MX6Q_PAD_JTAG_TDO__SJC_TDO                     \
2819                 IOMUX_PAD(0x068C, NO_MUX_I, 0, 0x0000, 0, 0)
2820
2821 #define _MX6Q_PAD_LVDS1_TX3_P__LDB_LVDS1_TX3                    \
2822                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
2823
2824 #define _MX6Q_PAD_LVDS1_TX2_P__LDB_LVDS1_TX2                    \
2825                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
2826
2827 #define _MX6Q_PAD_LVDS1_CLK_P__LDB_LVDS1_CLK                    \
2828                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
2829
2830 #define _MX6Q_PAD_LVDS1_TX1_P__LDB_LVDS1_TX1                    \
2831                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
2832
2833 #define _MX6Q_PAD_LVDS1_TX0_P__LDB_LVDS1_TX0                    \
2834                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
2835
2836 #define _MX6Q_PAD_LVDS0_TX3_P__LDB_LVDS0_TX3                    \
2837                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
2838
2839 #define _MX6Q_PAD_LVDS0_CLK_P__LDB_LVDS0_CLK                    \
2840                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
2841
2842 #define _MX6Q_PAD_LVDS0_TX2_P__LDB_LVDS0_TX2                    \
2843                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
2844
2845 #define _MX6Q_PAD_LVDS0_TX1_P__LDB_LVDS0_TX1                    \
2846                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
2847
2848 #define _MX6Q_PAD_LVDS0_TX0_P__LDB_LVDS0_TX0                    \
2849                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
2850
2851 #define _MX6Q_PAD_TAMPER__SNVS_LP_WRAPPER_SNVS_TD1              \
2852                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
2853
2854 #define _MX6Q_PAD_PMIC_ON_REQ__SNVS_LP_WRAPPER_SNVS_WAKEUP_ALARM                \
2855                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
2856
2857 #define _MX6Q_PAD_PMIC_STBY_REQ__CCM_PMIC_VSTBY_REQ             \
2858                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
2859
2860 #define _MX6Q_PAD_POR_B__SRC_POR_B                      \
2861                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
2862
2863 #define _MX6Q_PAD_BOOT_MODE1__SRC_BOOT_MODE_1           \
2864                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
2865
2866 #define _MX6Q_PAD_RESET_IN_B__SRC_RESET_B                               \
2867                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
2868
2869 #define _MX6Q_PAD_BOOT_MODE0__SRC_BOOT_MODE_0           \
2870                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
2871
2872 #define _MX6Q_PAD_TEST_MODE__TCU_TEST_MODE              \
2873                 IOMUX_PAD(NO_PAD_I, NO_MUX_I, 0, 0x0000, 0, 0)
2874
2875 #define _MX6Q_PAD_SD3_DAT7__USDHC3_DAT7                 \
2876                 IOMUX_PAD(0x0690, 0x02A8, 0, 0x0000, 0, 0)
2877 #define _MX6Q_PAD_SD3_DAT7__UART1_TXD                   \
2878                 IOMUX_PAD(0x0690, 0x02A8, 1, 0x0000, 0, 0)
2879 #define _MX6Q_PAD_SD3_DAT7__UART1_RXD                   \
2880                 IOMUX_PAD(0x0690, 0x02A8, 1, 0x0920, 2, 0)
2881 #define _MX6Q_PAD_SD3_DAT7__PCIE_CTRL_DIAG_STATUS_BUS_MUX_24            \
2882                 IOMUX_PAD(0x0690, 0x02A8, 2, 0x0000, 0, 0)
2883 #define _MX6Q_PAD_SD3_DAT7__USBOH3_UH3_DFD_OUT_0                \
2884                 IOMUX_PAD(0x0690, 0x02A8, 3, 0x0000, 0, 0)
2885 #define _MX6Q_PAD_SD3_DAT7__USBOH3_UH2_DFD_OUT_0                \
2886                 IOMUX_PAD(0x0690, 0x02A8, 4, 0x0000, 0, 0)
2887 #define _MX6Q_PAD_SD3_DAT7__GPIO_6_17                   \
2888                 IOMUX_PAD(0x0690, 0x02A8, 5, 0x0000, 0, 0)
2889 #define _MX6Q_PAD_SD3_DAT7__MIPI_CORE_DPHY_TEST_IN_12           \
2890                 IOMUX_PAD(0x0690, 0x02A8, 6, 0x0000, 0, 0)
2891 #define _MX6Q_PAD_SD3_DAT7__ANATOP_USBPHY2_TSTO_PLL_CLK20DIV            \
2892                 IOMUX_PAD(0x0690, 0x02A8, 7, 0x0000, 0, 0)
2893
2894 #define _MX6Q_PAD_SD3_DAT6__USDHC3_DAT6                 \
2895                 IOMUX_PAD(0x0694, 0x02AC, 0, 0x0000, 0, 0)
2896 #define _MX6Q_PAD_SD3_DAT6__UART1_TXD                   \
2897                 IOMUX_PAD(0x0694, 0x02AC, 1, 0x0000, 0, 0)
2898 #define _MX6Q_PAD_SD3_DAT6__UART1_RXD                   \
2899                 IOMUX_PAD(0x0694, 0x02AC, 1, 0x0920, 3, 0)
2900 #define _MX6Q_PAD_SD3_DAT6__PCIE_CTRL_DIAG_STATUS_BUS_MUX_25            \
2901                 IOMUX_PAD(0x0694, 0x02AC, 2, 0x0000, 0, 0)
2902 #define _MX6Q_PAD_SD3_DAT6__USBOH3_UH3_DFD_OUT_1                \
2903                 IOMUX_PAD(0x0694, 0x02AC, 3, 0x0000, 0, 0)
2904 #define _MX6Q_PAD_SD3_DAT6__USBOH3_UH2_DFD_OUT_1                \
2905                 IOMUX_PAD(0x0694, 0x02AC, 4, 0x0000, 0, 0)
2906 #define _MX6Q_PAD_SD3_DAT6__GPIO_6_18                   \
2907                 IOMUX_PAD(0x0694, 0x02AC, 5, 0x0000, 0, 0)
2908 #define _MX6Q_PAD_SD3_DAT6__MIPI_CORE_DPHY_TEST_IN_13           \
2909                 IOMUX_PAD(0x0694, 0x02AC, 6, 0x0000, 0, 0)
2910 #define _MX6Q_PAD_SD3_DAT6__ANATOP_ANATOP_TESTO_10              \
2911                 IOMUX_PAD(0x0694, 0x02AC, 7, 0x0000, 0, 0)
2912
2913 #define _MX6Q_PAD_SD3_DAT5__USDHC3_DAT5                 \
2914                 IOMUX_PAD(0x0698, 0x02B0, 0, 0x0000, 0, 0)
2915 #define _MX6Q_PAD_SD3_DAT5__UART2_TXD                   \
2916                 IOMUX_PAD(0x0698, 0x02B0, 1, 0x0000, 0, 0)
2917 #define _MX6Q_PAD_SD3_DAT5__UART2_RXD                   \
2918                 IOMUX_PAD(0x0698, 0x02B0, 1, 0x0928, 4, 0)
2919 #define _MX6Q_PAD_SD3_DAT5__PCIE_CTRL_DIAG_STATUS_BUS_MUX_26            \
2920                 IOMUX_PAD(0x0698, 0x02B0, 2, 0x0000, 0, 0)
2921 #define _MX6Q_PAD_SD3_DAT5__USBOH3_UH3_DFD_OUT_2                \
2922                 IOMUX_PAD(0x0698, 0x02B0, 3, 0x0000, 0, 0)
2923 #define _MX6Q_PAD_SD3_DAT5__USBOH3_UH2_DFD_OUT_2                \
2924                 IOMUX_PAD(0x0698, 0x02B0, 4, 0x0000, 0, 0)
2925 #define _MX6Q_PAD_SD3_DAT5__GPIO_7_0                    \
2926                 IOMUX_PAD(0x0698, 0x02B0, 5, 0x0000, 0, 0)
2927 #define _MX6Q_PAD_SD3_DAT5__MIPI_CORE_DPHY_TEST_IN_14           \
2928                 IOMUX_PAD(0x0698, 0x02B0, 6, 0x0000, 0, 0)
2929 #define _MX6Q_PAD_SD3_DAT5__ANATOP_ANATOP_TESTO_11              \
2930                 IOMUX_PAD(0x0698, 0x02B0, 7, 0x0000, 0, 0)
2931
2932 #define _MX6Q_PAD_SD3_DAT4__USDHC3_DAT4                 \
2933                 IOMUX_PAD(0x069C, 0x02B4, 0, 0x0000, 0, 0)
2934 #define _MX6Q_PAD_SD3_DAT4__UART2_TXD                   \
2935                 IOMUX_PAD(0x069C, 0x02B4, 1, 0x0000, 0, 0)
2936 #define _MX6Q_PAD_SD3_DAT4__UART2_RXD                   \
2937                 IOMUX_PAD(0x069C, 0x02B4, 1, 0x0928, 5, 0)
2938 #define _MX6Q_PAD_SD3_DAT4__PCIE_CTRL_DIAG_STATUS_BUS_MUX_27            \
2939                 IOMUX_PAD(0x069C, 0x02B4, 2, 0x0000, 0, 0)
2940 #define _MX6Q_PAD_SD3_DAT4__USBOH3_UH3_DFD_OUT_3                \
2941                 IOMUX_PAD(0x069C, 0x02B4, 3, 0x0000, 0, 0)
2942 #define _MX6Q_PAD_SD3_DAT4__USBOH3_UH2_DFD_OUT_3                \
2943                 IOMUX_PAD(0x069C, 0x02B4, 4, 0x0000, 0, 0)
2944 #define _MX6Q_PAD_SD3_DAT4__GPIO_7_1                    \
2945                 IOMUX_PAD(0x069C, 0x02B4, 5, 0x0000, 0, 0)
2946 #define _MX6Q_PAD_SD3_DAT4__MIPI_CORE_DPHY_TEST_IN_15           \
2947                 IOMUX_PAD(0x069C, 0x02B4, 6, 0x0000, 0, 0)
2948 #define _MX6Q_PAD_SD3_DAT4__ANATOP_ANATOP_TESTO_12              \
2949                 IOMUX_PAD(0x069C, 0x02B4, 7, 0x0000, 0, 0)
2950
2951 #define _MX6Q_PAD_SD3_CMD__USDHC3_CMD                   \
2952                 IOMUX_PAD(0x06A0, 0x02B8, 0 | IOMUX_CONFIG_SION, 0x0000, 0, 0)
2953 #define _MX6Q_PAD_SD3_CMD__UART2_CTS                    \
2954                 IOMUX_PAD(0x06A0, 0x02B8, 1, 0x0924, 2, 0)
2955 #define _MX6Q_PAD_SD3_CMD__CAN1_TXCAN                   \
2956                 IOMUX_PAD(0x06A0, 0x02B8, 2, 0x0000, 0, 0)
2957 #define _MX6Q_PAD_SD3_CMD__USBOH3_UH3_DFD_OUT_4         \
2958                 IOMUX_PAD(0x06A0, 0x02B8, 3, 0x0000, 0, 0)
2959 #define _MX6Q_PAD_SD3_CMD__USBOH3_UH2_DFD_OUT_4         \
2960                 IOMUX_PAD(0x06A0, 0x02B8, 4, 0x0000, 0, 0)
2961 #define _MX6Q_PAD_SD3_CMD__GPIO_7_2                     \
2962                 IOMUX_PAD(0x06A0, 0x02B8, 5, 0x0000, 0, 0)
2963 #define _MX6Q_PAD_SD3_CMD__MIPI_CORE_DPHY_TEST_IN_16            \
2964                 IOMUX_PAD(0x06A0, 0x02B8, 6, 0x0000, 0, 0)
2965 #define _MX6Q_PAD_SD3_CMD__ANATOP_ANATOP_TESTO_13               \
2966                 IOMUX_PAD(0x06A0, 0x02B8, 7, 0x0000, 0, 0)
2967
2968 #define _MX6Q_PAD_SD3_CLK__USDHC3_CLK                   \
2969                 IOMUX_PAD(0x06A4, 0x02BC, 0, 0x0000, 0, 0)
2970 #define _MX6Q_PAD_SD3_CLK__UART2_CTS                    \
2971                 IOMUX_PAD(0x06A4, 0x02BC, 1, 0x0000, 0, 0)
2972 #define _MX6Q_PAD_SD3_CLK__UART2_RTS                    \
2973                 IOMUX_PAD(0x06A4, 0x02BC, 1, 0x0924, 3, 0)
2974 #define _MX6Q_PAD_SD3_CLK__CAN1_RXCAN                   \
2975                 IOMUX_PAD(0x06A4, 0x02BC, 2, 0x07E4, 2, 0)
2976 #define _MX6Q_PAD_SD3_CLK__USBOH3_UH3_DFD_OUT_5         \
2977                 IOMUX_PAD(0x06A4, 0x02BC, 3, 0x0000, 0, 0)
2978 #define _MX6Q_PAD_SD3_CLK__USBOH3_UH2_DFD_OUT_5         \
2979                 IOMUX_PAD(0x06A4, 0x02BC, 4, 0x0000, 0, 0)
2980 #define _MX6Q_PAD_SD3_CLK__GPIO_7_3                     \
2981                 IOMUX_PAD(0x06A4, 0x02BC, 5, 0x0000, 0, 0)
2982 #define _MX6Q_PAD_SD3_CLK__MIPI_CORE_DPHY_TEST_IN_17            \
2983                 IOMUX_PAD(0x06A4, 0x02BC, 6, 0x0000, 0, 0)
2984 #define _MX6Q_PAD_SD3_CLK__ANATOP_ANATOP_TESTO_14               \
2985                 IOMUX_PAD(0x06A4, 0x02BC, 7, 0x0000, 0, 0)
2986
2987 #define _MX6Q_PAD_SD3_DAT0__USDHC3_DAT0                 \
2988                 IOMUX_PAD(0x06A8, 0x02C0, 0, 0x0000, 0, 0)
2989 #define _MX6Q_PAD_SD3_DAT0__UART1_CTS                   \
2990                 IOMUX_PAD(0x06A8, 0x02C0, 1, 0x091C, 2, 0)
2991 #define _MX6Q_PAD_SD3_DAT0__CAN2_TXCAN                  \
2992                 IOMUX_PAD(0x06A8, 0x02C0, 2, 0x0000, 0, 0)
2993 #define _MX6Q_PAD_SD3_DAT0__USBOH3_UH3_DFD_OUT_6                \
2994                 IOMUX_PAD(0x06A8, 0x02C0, 3, 0x0000, 0, 0)
2995 #define _MX6Q_PAD_SD3_DAT0__USBOH3_UH2_DFD_OUT_6                \
2996                 IOMUX_PAD(0x06A8, 0x02C0, 4, 0x0000, 0, 0)
2997 #define _MX6Q_PAD_SD3_DAT0__GPIO_7_4                    \
2998                 IOMUX_PAD(0x06A8, 0x02C0, 5, 0x0000, 0, 0)
2999 #define _MX6Q_PAD_SD3_DAT0__MIPI_CORE_DPHY_TEST_IN_18           \
3000                 IOMUX_PAD(0x06A8, 0x02C0, 6, 0x0000, 0, 0)
3001 #define _MX6Q_PAD_SD3_DAT0__ANATOP_ANATOP_TESTO_15              \
3002                 IOMUX_PAD(0x06A8, 0x02C0, 7, 0x0000, 0, 0)
3003
3004 #define _MX6Q_PAD_SD3_DAT1__USDHC3_DAT1                 \
3005                 IOMUX_PAD(0x06AC, 0x02C4, 0, 0x0000, 0, 0)
3006 #define _MX6Q_PAD_SD3_DAT1__UART1_CTS                   \
3007                 IOMUX_PAD(0x06AC, 0x02C4, 1, 0x0000, 0, 0)
3008 #define _MX6Q_PAD_SD3_DAT1__UART1_RTS                   \
3009                 IOMUX_PAD(0x06AC, 0x02C4, 1, 0x091C, 3, 0)
3010 #define _MX6Q_PAD_SD3_DAT1__CAN2_RXCAN                  \
3011                 IOMUX_PAD(0x06AC, 0x02C4, 2, 0x07E8, 1, 0)
3012 #define _MX6Q_PAD_SD3_DAT1__USBOH3_UH3_DFD_OUT_7                \
3013                 IOMUX_PAD(0x06AC, 0x02C4, 3, 0x0000, 0, 0)
3014 #define _MX6Q_PAD_SD3_DAT1__USBOH3_UH2_DFD_OUT_7                \
3015                 IOMUX_PAD(0x06AC, 0x02C4, 4, 0x0000, 0, 0)
3016 #define _MX6Q_PAD_SD3_DAT1__GPIO_7_5                    \
3017                 IOMUX_PAD(0x06AC, 0x02C4, 5, 0x0000, 0, 0)
3018 #define _MX6Q_PAD_SD3_DAT1__MIPI_CORE_DPHY_TEST_IN_19           \
3019                 IOMUX_PAD(0x06AC, 0x02C4, 6, 0x0000, 0, 0)
3020 #define _MX6Q_PAD_SD3_DAT1__ANATOP_ANATOP_TESTI_0               \
3021                 IOMUX_PAD(0x06AC, 0x02C4, 7, 0x0000, 0, 0)
3022
3023 #define _MX6Q_PAD_SD3_DAT2__USDHC3_DAT2                 \
3024                 IOMUX_PAD(0x06B0, 0x02C8, 0, 0x0000, 0, 0)
3025 #define _MX6Q_PAD_SD3_DAT2__PCIE_CTRL_DIAG_STATUS_BUS_MUX_28            \
3026                 IOMUX_PAD(0x06B0, 0x02C8, 2, 0x0000, 0, 0)
3027 #define _MX6Q_PAD_SD3_DAT2__USBOH3_UH3_DFD_OUT_8                \
3028                 IOMUX_PAD(0x06B0, 0x02C8, 3, 0x0000, 0, 0)
3029 #define _MX6Q_PAD_SD3_DAT2__USBOH3_UH2_DFD_OUT_8                \
3030                 IOMUX_PAD(0x06B0, 0x02C8, 4, 0x0000, 0, 0)
3031 #define _MX6Q_PAD_SD3_DAT2__GPIO_7_6                    \
3032                 IOMUX_PAD(0x06B0, 0x02C8, 5, 0x0000, 0, 0)
3033 #define _MX6Q_PAD_SD3_DAT2__MIPI_CORE_DPHY_TEST_IN_20           \
3034                 IOMUX_PAD(0x06B0, 0x02C8, 6, 0x0000, 0, 0)
3035 #define _MX6Q_PAD_SD3_DAT2__ANATOP_ANATOP_TESTI_1               \
3036                 IOMUX_PAD(0x06B0, 0x02C8, 7, 0x0000, 0, 0)
3037
3038 #define _MX6Q_PAD_SD3_DAT3__USDHC3_DAT3                 \
3039                 IOMUX_PAD(0x06B4, 0x02CC, 0, 0x0000, 0, 0)
3040 #define _MX6Q_PAD_SD3_DAT3__UART3_CTS                   \
3041                 IOMUX_PAD(0x06B4, 0x02CC, 1, 0x092C, 4, 0)
3042 #define _MX6Q_PAD_SD3_DAT3__PCIE_CTRL_DIAG_STATUS_BUS_MUX_29            \
3043                 IOMUX_PAD(0x06B4, 0x02CC, 2, 0x0000, 0, 0)
3044 #define _MX6Q_PAD_SD3_DAT3__USBOH3_UH3_DFD_OUT_9                \
3045                 IOMUX_PAD(0x06B4, 0x02CC, 3, 0x0000, 0, 0)
3046 #define _MX6Q_PAD_SD3_DAT3__USBOH3_UH2_DFD_OUT_9                \
3047                 IOMUX_PAD(0x06B4, 0x02CC, 4, 0x0000, 0, 0)
3048 #define _MX6Q_PAD_SD3_DAT3__GPIO_7_7                    \
3049                 IOMUX_PAD(0x06B4, 0x02CC, 5, 0x0000, 0, 0)
3050 #define _MX6Q_PAD_SD3_DAT3__MIPI_CORE_DPHY_TEST_IN_21           \
3051                 IOMUX_PAD(0x06B4, 0x02CC, 6, 0x0000, 0, 0)
3052 #define _MX6Q_PAD_SD3_DAT3__ANATOP_ANATOP_TESTI_2               \
3053                 IOMUX_PAD(0x06B4, 0x02CC, 7, 0x0000, 0, 0)
3054
3055 #define _MX6Q_PAD_SD3_RST__USDHC3_RST                   \
3056                 IOMUX_PAD(0x06B8, 0x02D0, 0, 0x0000, 0, 0)
3057 #define _MX6Q_PAD_SD3_RST__UART3_CTS                    \
3058                 IOMUX_PAD(0x06B8, 0x02D0, 1, 0x0000, 0, 0)
3059 #define _MX6Q_PAD_SD3_RST__UART3_RTS                    \
3060                 IOMUX_PAD(0x06B8, 0x02D0, 1, 0x092C, 5, 0)
3061 #define _MX6Q_PAD_SD3_RST__PCIE_CTRL_DIAG_STATUS_BUS_MUX_30             \
3062                 IOMUX_PAD(0x06B8, 0x02D0, 2, 0x0000, 0, 0)
3063 #define _MX6Q_PAD_SD3_RST__USBOH3_UH3_DFD_OUT_10                \
3064                 IOMUX_PAD(0x06B8, 0x02D0, 3, 0x0000, 0, 0)
3065 #define _MX6Q_PAD_SD3_RST__USBOH3_UH2_DFD_OUT_10                \
3066                 IOMUX_PAD(0x06B8, 0x02D0, 4, 0x0000, 0, 0)
3067 #define _MX6Q_PAD_SD3_RST__GPIO_7_8                     \
3068                 IOMUX_PAD(0x06B8, 0x02D0, 5, 0x0000, 0, 0)
3069 #define _MX6Q_PAD_SD3_RST__MIPI_CORE_DPHY_TEST_IN_22            \
3070                 IOMUX_PAD(0x06B8, 0x02D0, 6, 0x0000, 0, 0)
3071 #define _MX6Q_PAD_SD3_RST__ANATOP_ANATOP_TESTI_3                \
3072                 IOMUX_PAD(0x06B8, 0x02D0, 7, 0x0000, 0, 0)
3073
3074 #define _MX6Q_PAD_NANDF_CLE__RAWNAND_CLE                                \
3075                 IOMUX_PAD(0x06BC, 0x02D4, 0, 0x0000, 0, 0)
3076 #define _MX6Q_PAD_NANDF_CLE__IPU2_SISG_4                                \
3077                 IOMUX_PAD(0x06BC, 0x02D4, 1, 0x0000, 0, 0)
3078 #define _MX6Q_PAD_NANDF_CLE__PCIE_CTRL_DIAG_STATUS_BUS_MUX_31           \
3079                 IOMUX_PAD(0x06BC, 0x02D4, 2, 0x0000, 0, 0)
3080 #define _MX6Q_PAD_NANDF_CLE__USBOH3_UH3_DFD_OUT_11              \
3081                 IOMUX_PAD(0x06BC, 0x02D4, 3, 0x0000, 0, 0)
3082 #define _MX6Q_PAD_NANDF_CLE__USBOH3_UH2_DFD_OUT_11              \
3083                 IOMUX_PAD(0x06BC, 0x02D4, 4, 0x0000, 0, 0)
3084 #define _MX6Q_PAD_NANDF_CLE__GPIO_6_7                   \
3085                 IOMUX_PAD(0x06BC, 0x02D4, 5, 0x0000, 0, 0)
3086 #define _MX6Q_PAD_NANDF_CLE__MIPI_CORE_DPHY_TEST_IN_23          \
3087                 IOMUX_PAD(0x06BC, 0x02D4, 6, 0x0000, 0, 0)
3088 #define _MX6Q_PAD_NANDF_CLE__TPSMP_HTRANS_0                     \
3089                 IOMUX_PAD(0x06BC, 0x02D4, 7, 0x0000, 0, 0)
3090
3091 #define _MX6Q_PAD_NANDF_ALE__RAWNAND_ALE                                \
3092                 IOMUX_PAD(0x06C0, 0x02D8, 0, 0x0000, 0, 0)
3093 #define _MX6Q_PAD_NANDF_ALE__USDHC4_RST                 \
3094                 IOMUX_PAD(0x06C0, 0x02D8, 1, 0x0000, 0, 0)
3095 #define _MX6Q_PAD_NANDF_ALE__PCIE_CTRL_DIAG_STATUS_BUS_MUX_0            \
3096                 IOMUX_PAD(0x06C0, 0x02D8, 2, 0x0000, 0, 0)
3097 #define _MX6Q_PAD_NANDF_ALE__USBOH3_UH3_DFD_OUT_12              \
3098                 IOMUX_PAD(0x06C0, 0x02D8, 3, 0x0000, 0, 0)
3099 #define _MX6Q_PAD_NANDF_ALE__USBOH3_UH2_DFD_OUT_12              \
3100                 IOMUX_PAD(0x06C0, 0x02D8, 4, 0x0000, 0, 0)
3101 #define _MX6Q_PAD_NANDF_ALE__GPIO_6_8                   \
3102                 IOMUX_PAD(0x06C0, 0x02D8, 5, 0x0000, 0, 0)
3103 #define _MX6Q_PAD_NANDF_ALE__MIPI_CORE_DPHY_TEST_IN_24          \
3104                 IOMUX_PAD(0x06C0, 0x02D8, 6, 0x0000, 0, 0)
3105 #define _MX6Q_PAD_NANDF_ALE__TPSMP_HTRANS_1                     \
3106                 IOMUX_PAD(0x06C0, 0x02D8, 7, 0x0000, 0, 0)
3107
3108 #define _MX6Q_PAD_NANDF_WP_B__RAWNAND_RESETN                    \
3109                 IOMUX_PAD(0x06C4, 0x02DC, 0, 0x0000, 0, 0)
3110 #define _MX6Q_PAD_NANDF_WP_B__IPU2_SISG_5                               \
3111                 IOMUX_PAD(0x06C4, 0x02DC, 1, 0x0000, 0, 0)
3112 #define _MX6Q_PAD_NANDF_WP_B__PCIE_CTRL_DIAG_STATUS_BUS_MUX_1           \
3113                 IOMUX_PAD(0x06C4, 0x02DC, 2, 0x0000, 0, 0)
3114 #define _MX6Q_PAD_NANDF_WP_B__USBOH3_UH3_DFD_OUT_13             \
3115                 IOMUX_PAD(0x06C4, 0x02DC, 3, 0x0000, 0, 0)
3116 #define _MX6Q_PAD_NANDF_WP_B__USBOH3_UH2_DFD_OUT_13             \
3117                 IOMUX_PAD(0x06C4, 0x02DC, 4, 0x0000, 0, 0)
3118 #define _MX6Q_PAD_NANDF_WP_B__GPIO_6_9                  \
3119                 IOMUX_PAD(0x06C4, 0x02DC, 5, 0x0000, 0, 0)
3120 #define _MX6Q_PAD_NANDF_WP_B__MIPI_CORE_DPHY_TEST_OUT_32                \
3121                 IOMUX_PAD(0x06C4, 0x02DC, 6, 0x0000, 0, 0)
3122 #define _MX6Q_PAD_NANDF_WP_B__PL301_MX6QPER1_HSIZE_0            \
3123                 IOMUX_PAD(0x06C4, 0x02DC, 7, 0x0000, 0, 0)
3124
3125 #define _MX6Q_PAD_NANDF_RB0__RAWNAND_READY0                     \
3126                 IOMUX_PAD(0x06C8, 0x02E0, 0, 0x0000, 0, 0)
3127 #define _MX6Q_PAD_NANDF_RB0__IPU2_DI0_PIN1              \
3128                 IOMUX_PAD(0x06C8, 0x02E0, 1, 0x0000, 0, 0)
3129 #define _MX6Q_PAD_NANDF_RB0__PCIE_CTRL_DIAG_STATUS_BUS_MUX_2            \
3130                 IOMUX_PAD(0x06C8, 0x02E0, 2, 0x0000, 0, 0)
3131 #define _MX6Q_PAD_NANDF_RB0__USBOH3_UH3_DFD_OUT_14              \
3132                 IOMUX_PAD(0x06C8, 0x02E0, 3, 0x0000, 0, 0)
3133 #define _MX6Q_PAD_NANDF_RB0__USBOH3_UH2_DFD_OUT_14              \
3134                 IOMUX_PAD(0x06C8, 0x02E0, 4, 0x0000, 0, 0)
3135 #define _MX6Q_PAD_NANDF_RB0__GPIO_6_10                  \
3136                 IOMUX_PAD(0x06C8, 0x02E0, 5, 0x0000, 0, 0)
3137 #define _MX6Q_PAD_NANDF_RB0__MIPI_CORE_DPHY_TEST_OUT_33         \
3138                 IOMUX_PAD(0x06C8, 0x02E0, 6, 0x0000, 0, 0)
3139 #define _MX6Q_PAD_NANDF_RB0__PL301_MX6QPER1_HSIZE_1             \
3140                 IOMUX_PAD(0x06C8, 0x02E0, 7, 0x0000, 0, 0)
3141
3142 #define _MX6Q_PAD_NANDF_CS0__RAWNAND_CE0N                               \
3143                 IOMUX_PAD(0x06CC, 0x02E4, 0, 0x0000, 0, 0)
3144 #define _MX6Q_PAD_NANDF_CS0__USBOH3_UH3_DFD_OUT_15              \
3145                 IOMUX_PAD(0x06CC, 0x02E4, 3, 0x0000, 0, 0)
3146 #define _MX6Q_PAD_NANDF_CS0__USBOH3_UH2_DFD_OUT_15              \
3147                 IOMUX_PAD(0x06CC, 0x02E4, 4, 0x0000, 0, 0)
3148 #define _MX6Q_PAD_NANDF_CS0__GPIO_6_11                  \
3149                 IOMUX_PAD(0x06CC, 0x02E4, 5, 0x0000, 0, 0)
3150 #define _MX6Q_PAD_NANDF_CS0__PL301_MX6QPER1_HSIZE_2             \
3151                 IOMUX_PAD(0x06CC, 0x02E4, 7, 0x0000, 0, 0)
3152
3153 #define _MX6Q_PAD_NANDF_CS1__RAWNAND_CE1N                               \
3154                 IOMUX_PAD(0x06D0, 0x02E8, 0, 0x0000, 0, 0)
3155 #define _MX6Q_PAD_NANDF_CS1__USDHC4_VSELECT                     \
3156                 IOMUX_PAD(0x06D0, 0x02E8, 1, 0x0000, 0, 0)
3157 #define _MX6Q_PAD_NANDF_CS1__USDHC3_VSELECT                     \
3158                 IOMUX_PAD(0x06D0, 0x02E8, 2, 0x0000, 0, 0)
3159 #define _MX6Q_PAD_NANDF_CS1__PCIE_CTRL_DIAG_STATUS_BUS_MUX_3            \
3160                 IOMUX_PAD(0x06D0, 0x02E8, 4, 0x0000, 0, 0)
3161 #define _MX6Q_PAD_NANDF_CS1__GPIO_6_14                  \
3162                 IOMUX_PAD(0x06D0, 0x02E8, 5, 0x0000, 0, 0)
3163 #define _MX6Q_PAD_NANDF_CS1__PL301_MX6QPER1_HREADYOUT           \
3164                 IOMUX_PAD(0x06D0, 0x02E8, 7, 0x0000, 0, 0)
3165
3166 #define _MX6Q_PAD_NANDF_CS2__RAWNAND_CE2N                               \
3167                 IOMUX_PAD(0x06D4, 0x02EC, 0, 0x0000, 0, 0)
3168 #define _MX6Q_PAD_NANDF_CS2__IPU1_SISG_0                                \
3169                 IOMUX_PAD(0x06D4, 0x02EC, 1, 0x0000, 0, 0)
3170 #define _MX6Q_PAD_NANDF_CS2__ESAI1_TX0                  \
3171                 IOMUX_PAD(0x06D4, 0x02EC, 2, 0x0874, 1, 0)
3172 #define _MX6Q_PAD_NANDF_CS2__WEIM_WEIM_CRE              \
3173                 IOMUX_PAD(0x06D4, 0x02EC, 3, 0x0000, 0, 0)
3174 #define _MX6Q_PAD_NANDF_CS2__CCM_CLKO2                  \
3175                 IOMUX_PAD(0x06D4, 0x02EC, 4, 0x0000, 0, 0)
3176 #define _MX6Q_PAD_NANDF_CS2__GPIO_6_15                  \
3177                 IOMUX_PAD(0x06D4, 0x02EC, 5, 0x0000, 0, 0)
3178 #define _MX6Q_PAD_NANDF_CS2__IPU2_SISG_0                                \
3179                 IOMUX_PAD(0x06D4, 0x02EC, 6, 0x0000, 0, 0)
3180
3181 #define _MX6Q_PAD_NANDF_CS3__RAWNAND_CE3N                               \
3182                 IOMUX_PAD(0x06D8, 0x02F0, 0, 0x0000, 0, 0)
3183 #define _MX6Q_PAD_NANDF_CS3__IPU1_SISG_1                                \
3184                 IOMUX_PAD(0x06D8, 0x02F0, 1, 0x0000, 0, 0)
3185 #define _MX6Q_PAD_NANDF_CS3__ESAI1_TX1                  \
3186                 IOMUX_PAD(0x06D8, 0x02F0, 2, 0x0878, 1, 0)
3187 #define _MX6Q_PAD_NANDF_CS3__WEIM_WEIM_A_26                     \
3188                 IOMUX_PAD(0x06D8, 0x02F0, 3, 0x0000, 0, 0)
3189 #define _MX6Q_PAD_NANDF_CS3__PCIE_CTRL_DIAG_STATUS_BUS_MUX_4            \
3190                 IOMUX_PAD(0x06D8, 0x02F0, 4, 0x0000, 0, 0)
3191 #define _MX6Q_PAD_NANDF_CS3__GPIO_6_16                  \
3192                 IOMUX_PAD(0x06D8, 0x02F0, 5, 0x0000, 0, 0)
3193 #define _MX6Q_PAD_NANDF_CS3__IPU2_SISG_1                                \
3194                 IOMUX_PAD(0x06D8, 0x02F0, 6, 0x0000, 0, 0)
3195 #define _MX6Q_PAD_NANDF_CS3__TPSMP_CLK                  \
3196                 IOMUX_PAD(0x06D8, 0x02F0, 7, 0x0000, 0, 0)
3197
3198 #define _MX6Q_PAD_SD4_CMD__USDHC4_CMD                   \
3199                 IOMUX_PAD(0x06DC, 0x02F4, 0 | IOMUX_CONFIG_SION, 0x0000, 0, 0)
3200 #define _MX6Q_PAD_SD4_CMD__RAWNAND_RDN                  \
3201                 IOMUX_PAD(0x06DC, 0x02F4, 1, 0x0000, 0, 0)
3202 #define _MX6Q_PAD_SD4_CMD__UART3_TXD                    \
3203                 IOMUX_PAD(0x06DC, 0x02F4, 2, 0x0000, 0, 0)
3204 #define _MX6Q_PAD_SD4_CMD__UART3_RXD                    \
3205                 IOMUX_PAD(0x06DC, 0x02F4, 2, 0x0930, 2, 0)
3206 #define _MX6Q_PAD_SD4_CMD__PCIE_CTRL_DIAG_STATUS_BUS_MUX_5              \
3207                 IOMUX_PAD(0x06DC, 0x02F4, 4, 0x0000, 0, 0)
3208 #define _MX6Q_PAD_SD4_CMD__GPIO_7_9                     \
3209                 IOMUX_PAD(0x06DC, 0x02F4, 5, 0x0000, 0, 0)
3210 #define _MX6Q_PAD_SD4_CMD__TPSMP_HDATA_DIR              \
3211                 IOMUX_PAD(0x06DC, 0x02F4, 7, 0x0000, 0, 0)
3212
3213 #define _MX6Q_PAD_SD4_CLK__USDHC4_CLK                   \
3214                 IOMUX_PAD(0x06E0, 0x02F8, 0, 0x0000, 0, 0)
3215 #define _MX6Q_PAD_SD4_CLK__RAWNAND_WRN                  \
3216                 IOMUX_PAD(0x06E0, 0x02F8, 1, 0x0000, 0, 0)
3217 #define _MX6Q_PAD_SD4_CLK__UART3_TXD                    \
3218                 IOMUX_PAD(0x06E0, 0x02F8, 2, 0x0000, 0, 0)
3219 #define _MX6Q_PAD_SD4_CLK__UART3_RXD                    \
3220                 IOMUX_PAD(0x06E0, 0x02F8, 2, 0x0930, 3, 0)
3221 #define _MX6Q_PAD_SD4_CLK__PCIE_CTRL_DIAG_STATUS_BUS_MUX_6              \
3222                 IOMUX_PAD(0x06E0, 0x02F8, 4, 0x0000, 0, 0)
3223 #define _MX6Q_PAD_SD4_CLK__GPIO_7_10                    \
3224                 IOMUX_PAD(0x06E0, 0x02F8, 5, 0x0000, 0, 0)
3225
3226 #define _MX6Q_PAD_NANDF_D0__RAWNAND_D0                  \
3227                 IOMUX_PAD(0x06E4, 0x02FC, 0, 0x0000, 0, 0)
3228 #define _MX6Q_PAD_NANDF_D0__USDHC1_DAT4                 \
3229                 IOMUX_PAD(0x06E4, 0x02FC, 1, 0x0000, 0, 0)
3230 #define _MX6Q_PAD_NANDF_D0__GPU3D_GPU_DEBUG_OUT_0               \
3231                 IOMUX_PAD(0x06E4, 0x02FC, 2, 0x0000, 0, 0)
3232 #define _MX6Q_PAD_NANDF_D0__USBOH3_UH2_DFD_OUT_16               \
3233                 IOMUX_PAD(0x06E4, 0x02FC, 3, 0x0000, 0, 0)
3234 #define _MX6Q_PAD_NANDF_D0__USBOH3_UH3_DFD_OUT_16               \
3235                 IOMUX_PAD(0x06E4, 0x02FC, 4, 0x0000, 0, 0)
3236 #define _MX6Q_PAD_NANDF_D0__GPIO_2_0                    \
3237                 IOMUX_PAD(0x06E4, 0x02FC, 5, 0x0000, 0, 0)
3238 #define _MX6Q_PAD_NANDF_D0__IPU1_IPU_DIAG_BUS_0         \
3239                 IOMUX_PAD(0x06E4, 0x02FC, 6, 0x0000, 0, 0)
3240 #define _MX6Q_PAD_NANDF_D0__IPU2_IPU_DIAG_BUS_0         \
3241                 IOMUX_PAD(0x06E4, 0x02FC, 7, 0x0000, 0, 0)
3242
3243 #define _MX6Q_PAD_NANDF_D1__RAWNAND_D1                  \
3244                 IOMUX_PAD(0x06E8, 0x0300, 0, 0x0000, 0, 0)
3245 #define _MX6Q_PAD_NANDF_D1__USDHC1_DAT5                 \
3246                 IOMUX_PAD(0x06E8, 0x0300, 1, 0x0000, 0, 0)
3247 #define _MX6Q_PAD_NANDF_D1__GPU3D_GPU_DEBUG_OUT_1               \
3248                 IOMUX_PAD(0x06E8, 0x0300, 2, 0x0000, 0, 0)
3249 #define _MX6Q_PAD_NANDF_D1__USBOH3_UH2_DFD_OUT_17               \
3250                 IOMUX_PAD(0x06E8, 0x0300, 3, 0x0000, 0, 0)
3251 #define _MX6Q_PAD_NANDF_D1__USBOH3_UH3_DFD_OUT_17               \
3252                 IOMUX_PAD(0x06E8, 0x0300, 4, 0x0000, 0, 0)
3253 #define _MX6Q_PAD_NANDF_D1__GPIO_2_1                    \
3254                 IOMUX_PAD(0x06E8, 0x0300, 5, 0x0000, 0, 0)
3255 #define _MX6Q_PAD_NANDF_D1__IPU1_IPU_DIAG_BUS_1         \
3256                 IOMUX_PAD(0x06E8, 0x0300, 6, 0x0000, 0, 0)
3257 #define _MX6Q_PAD_NANDF_D1__IPU2_IPU_DIAG_BUS_1         \
3258                 IOMUX_PAD(0x06E8, 0x0300, 7, 0x0000, 0, 0)
3259
3260 #define _MX6Q_PAD_NANDF_D2__RAWNAND_D2                  \
3261                 IOMUX_PAD(0x06EC, 0x0304, 0, 0x0000, 0, 0)
3262 #define _MX6Q_PAD_NANDF_D2__USDHC1_DAT6                 \
3263                 IOMUX_PAD(0x06EC, 0x0304, 1, 0x0000, 0, 0)
3264 #define _MX6Q_PAD_NANDF_D2__GPU3D_GPU_DEBUG_OUT_2               \
3265                 IOMUX_PAD(0x06EC, 0x0304, 2, 0x0000, 0, 0)
3266 #define _MX6Q_PAD_NANDF_D2__USBOH3_UH2_DFD_OUT_18               \
3267                 IOMUX_PAD(0x06EC, 0x0304, 3, 0x0000, 0, 0)
3268 #define _MX6Q_PAD_NANDF_D2__USBOH3_UH3_DFD_OUT_18               \
3269                 IOMUX_PAD(0x06EC, 0x0304, 4, 0x0000, 0, 0)
3270 #define _MX6Q_PAD_NANDF_D2__GPIO_2_2                    \
3271                 IOMUX_PAD(0x06EC, 0x0304, 5, 0x0000, 0, 0)
3272 #define _MX6Q_PAD_NANDF_D2__IPU1_IPU_DIAG_BUS_2         \
3273                 IOMUX_PAD(0x06EC, 0x0304, 6, 0x0000, 0, 0)
3274 #define _MX6Q_PAD_NANDF_D2__IPU2_IPU_DIAG_BUS_2         \
3275                 IOMUX_PAD(0x06EC, 0x0304, 7, 0x0000, 0, 0)
3276
3277 #define _MX6Q_PAD_NANDF_D3__RAWNAND_D3                  \
3278                 IOMUX_PAD(0x06F0, 0x0308, 0, 0x0000, 0, 0)
3279 #define _MX6Q_PAD_NANDF_D3__USDHC1_DAT7                 \
3280                 IOMUX_PAD(0x06F0, 0x0308, 1, 0x0000, 0, 0)
3281 #define _MX6Q_PAD_NANDF_D3__GPU3D_GPU_DEBUG_OUT_3               \
3282                 IOMUX_PAD(0x06F0, 0x0308, 2, 0x0000, 0, 0)
3283 #define _MX6Q_PAD_NANDF_D3__USBOH3_UH2_DFD_OUT_19               \
3284                 IOMUX_PAD(0x06F0, 0x0308, 3, 0x0000, 0, 0)
3285 #define _MX6Q_PAD_NANDF_D3__USBOH3_UH3_DFD_OUT_19               \
3286                 IOMUX_PAD(0x06F0, 0x0308, 4, 0x0000, 0, 0)
3287 #define _MX6Q_PAD_NANDF_D3__GPIO_2_3                    \
3288                 IOMUX_PAD(0x06F0, 0x0308, 5, 0x0000, 0, 0)
3289 #define _MX6Q_PAD_NANDF_D3__IPU1_IPU_DIAG_BUS_3         \
3290                 IOMUX_PAD(0x06F0, 0x0308, 6, 0x0000, 0, 0)
3291 #define _MX6Q_PAD_NANDF_D3__IPU2_IPU_DIAG_BUS_3         \
3292                 IOMUX_PAD(0x06F0, 0x0308, 7, 0x0000, 0, 0)
3293
3294 #define _MX6Q_PAD_NANDF_D4__RAWNAND_D4                  \
3295                 IOMUX_PAD(0x06F4, 0x030C, 0, 0x0000, 0, 0)
3296 #define _MX6Q_PAD_NANDF_D4__USDHC2_DAT4                 \
3297                 IOMUX_PAD(0x06F4, 0x030C, 1, 0x0000, 0, 0)
3298 #define _MX6Q_PAD_NANDF_D4__GPU3D_GPU_DEBUG_OUT_4               \
3299                 IOMUX_PAD(0x06F4, 0x030C, 2, 0x0000, 0, 0)
3300 #define _MX6Q_PAD_NANDF_D4__USBOH3_UH2_DFD_OUT_20               \
3301                 IOMUX_PAD(0x06F4, 0x030C, 3, 0x0000, 0, 0)
3302 #define _MX6Q_PAD_NANDF_D4__USBOH3_UH3_DFD_OUT_20               \
3303                 IOMUX_PAD(0x06F4, 0x030C, 4, 0x0000, 0, 0)
3304 #define _MX6Q_PAD_NANDF_D4__GPIO_2_4                    \
3305                 IOMUX_PAD(0x06F4, 0x030C, 5, 0x0000, 0, 0)
3306 #define _MX6Q_PAD_NANDF_D4__IPU1_IPU_DIAG_BUS_4         \
3307                 IOMUX_PAD(0x06F4, 0x030C, 6, 0x0000, 0, 0)
3308 #define _MX6Q_PAD_NANDF_D4__IPU2_IPU_DIAG_BUS_4         \
3309                 IOMUX_PAD(0x06F4, 0x030C, 7, 0x0000, 0, 0)
3310
3311 #define _MX6Q_PAD_NANDF_D5__RAWNAND_D5                  \
3312                 IOMUX_PAD(0x06F8, 0x0310, 0, 0x0000, 0, 0)
3313 #define _MX6Q_PAD_NANDF_D5__USDHC2_DAT5                 \
3314                 IOMUX_PAD(0x06F8, 0x0310, 1, 0x0000, 0, 0)
3315 #define _MX6Q_PAD_NANDF_D5__GPU3D_GPU_DEBUG_OUT_5               \
3316                 IOMUX_PAD(0x06F8, 0x0310, 2, 0x0000, 0, 0)
3317 #define _MX6Q_PAD_NANDF_D5__USBOH3_UH2_DFD_OUT_21               \
3318                 IOMUX_PAD(0x06F8, 0x0310, 3, 0x0000, 0, 0)
3319 #define _MX6Q_PAD_NANDF_D5__USBOH3_UH3_DFD_OUT_21               \
3320                 IOMUX_PAD(0x06F8, 0x0310, 4, 0x0000, 0, 0)
3321 #define _MX6Q_PAD_NANDF_D5__GPIO_2_5                    \
3322                 IOMUX_PAD(0x06F8, 0x0310, 5, 0x0000, 0, 0)
3323 #define _MX6Q_PAD_NANDF_D5__IPU1_IPU_DIAG_BUS_5         \
3324                 IOMUX_PAD(0x06F8, 0x0310, 6, 0x0000, 0, 0)
3325 #define _MX6Q_PAD_NANDF_D5__IPU2_IPU_DIAG_BUS_5         \
3326                 IOMUX_PAD(0x06F8, 0x0310, 7, 0x0000, 0, 0)
3327
3328 #define _MX6Q_PAD_NANDF_D6__RAWNAND_D6                  \
3329                 IOMUX_PAD(0x06FC, 0x0314, 0, 0x0000, 0, 0)
3330 #define _MX6Q_PAD_NANDF_D6__USDHC2_DAT6                 \
3331                 IOMUX_PAD(0x06FC, 0x0314, 1, 0x0000, 0, 0)
3332 #define _MX6Q_PAD_NANDF_D6__GPU3D_GPU_DEBUG_OUT_6               \
3333                 IOMUX_PAD(0x06FC, 0x0314, 2, 0x0000, 0, 0)
3334 #define _MX6Q_PAD_NANDF_D6__USBOH3_UH2_DFD_OUT_22               \
3335                 IOMUX_PAD(0x06FC, 0x0314, 3, 0x0000, 0, 0)
3336 #define _MX6Q_PAD_NANDF_D6__USBOH3_UH3_DFD_OUT_22               \
3337                 IOMUX_PAD(0x06FC, 0x0314, 4, 0x0000, 0, 0)
3338 #define _MX6Q_PAD_NANDF_D6__GPIO_2_6                    \
3339                 IOMUX_PAD(0x06FC, 0x0314, 5, 0x0000, 0, 0)
3340 #define _MX6Q_PAD_NANDF_D6__IPU1_IPU_DIAG_BUS_6         \
3341                 IOMUX_PAD(0x06FC, 0x0314, 6, 0x0000, 0, 0)
3342 #define _MX6Q_PAD_NANDF_D6__IPU2_IPU_DIAG_BUS_6         \
3343                 IOMUX_PAD(0x06FC, 0x0314, 7, 0x0000, 0, 0)
3344
3345 #define _MX6Q_PAD_NANDF_D7__RAWNAND_D7                  \
3346                 IOMUX_PAD(0x0700, 0x0318, 0, 0x0000, 0, 0)
3347 #define _MX6Q_PAD_NANDF_D7__USDHC2_DAT7                 \
3348                 IOMUX_PAD(0x0700, 0x0318, 1, 0x0000, 0, 0)
3349 #define _MX6Q_PAD_NANDF_D7__GPU3D_GPU_DEBUG_OUT_7               \
3350                 IOMUX_PAD(0x0700, 0x0318, 2, 0x0000, 0, 0)
3351 #define _MX6Q_PAD_NANDF_D7__USBOH3_UH2_DFD_OUT_23               \
3352                 IOMUX_PAD(0x0700, 0x0318, 3, 0x0000, 0, 0)
3353 #define _MX6Q_PAD_NANDF_D7__USBOH3_UH3_DFD_OUT_23               \
3354                 IOMUX_PAD(0x0700, 0x0318, 4, 0x0000, 0, 0)
3355 #define _MX6Q_PAD_NANDF_D7__GPIO_2_7                    \
3356                 IOMUX_PAD(0x0700, 0x0318, 5, 0x0000, 0, 0)
3357 #define _MX6Q_PAD_NANDF_D7__IPU1_IPU_DIAG_BUS_7         \
3358                 IOMUX_PAD(0x0700, 0x0318, 6, 0x0000, 0, 0)
3359 #define _MX6Q_PAD_NANDF_D7__IPU2_IPU_DIAG_BUS_7         \
3360                 IOMUX_PAD(0x0700, 0x0318, 7, 0x0000, 0, 0)
3361
3362 #define _MX6Q_PAD_SD4_DAT0__RAWNAND_D8                  \
3363                 IOMUX_PAD(0x0704, 0x031C, 0, 0x0000, 0, 0)
3364 #define _MX6Q_PAD_SD4_DAT0__USDHC4_DAT0                 \
3365                 IOMUX_PAD(0x0704, 0x031C, 1, 0x0000, 0, 0)
3366 #define _MX6Q_PAD_SD4_DAT0__RAWNAND_DQS                 \
3367                 IOMUX_PAD(0x0704, 0x031C, 2, 0x0000, 0, 0)
3368 #define _MX6Q_PAD_SD4_DAT0__USBOH3_UH2_DFD_OUT_24               \
3369                 IOMUX_PAD(0x0704, 0x031C, 3, 0x0000, 0, 0)
3370 #define _MX6Q_PAD_SD4_DAT0__USBOH3_UH3_DFD_OUT_24               \
3371                 IOMUX_PAD(0x0704, 0x031C, 4, 0x0000, 0, 0)
3372 #define _MX6Q_PAD_SD4_DAT0__GPIO_2_8                    \
3373                 IOMUX_PAD(0x0704, 0x031C, 5, 0x0000, 0, 0)
3374 #define _MX6Q_PAD_SD4_DAT0__IPU1_IPU_DIAG_BUS_8         \
3375                 IOMUX_PAD(0x0704, 0x031C, 6, 0x0000, 0, 0)
3376 #define _MX6Q_PAD_SD4_DAT0__IPU2_IPU_DIAG_BUS_8         \
3377                 IOMUX_PAD(0x0704, 0x031C, 7, 0x0000, 0, 0)
3378
3379 #define _MX6Q_PAD_SD4_DAT1__RAWNAND_D9                  \
3380                 IOMUX_PAD(0x0708, 0x0320, 0, 0x0000, 0, 0)
3381 #define _MX6Q_PAD_SD4_DAT1__USDHC4_DAT1                 \
3382                 IOMUX_PAD(0x0708, 0x0320, 1, 0x0000, 0, 0)
3383 #define _MX6Q_PAD_SD4_DAT1__PWM3_PWMO                   \
3384                 IOMUX_PAD(0x0708, 0x0320, 2, 0x0000, 0, 0)
3385 #define _MX6Q_PAD_SD4_DAT1__USBOH3_UH2_DFD_OUT_25               \
3386                 IOMUX_PAD(0x0708, 0x0320, 3, 0x0000, 0, 0)
3387 #define _MX6Q_PAD_SD4_DAT1__USBOH3_UH3_DFD_OUT_25               \
3388                 IOMUX_PAD(0x0708, 0x0320, 4, 0x0000, 0, 0)
3389 #define _MX6Q_PAD_SD4_DAT1__GPIO_2_9                    \
3390                 IOMUX_PAD(0x0708, 0x0320, 5, 0x0000, 0, 0)
3391 #define _MX6Q_PAD_SD4_DAT1__IPU1_IPU_DIAG_BUS_9         \
3392                 IOMUX_PAD(0x0708, 0x0320, 6, 0x0000, 0, 0)
3393 #define _MX6Q_PAD_SD4_DAT1__IPU2_IPU_DIAG_BUS_9         \
3394                 IOMUX_PAD(0x0708, 0x0320, 7, 0x0000, 0, 0)
3395
3396 #define _MX6Q_PAD_SD4_DAT2__RAWNAND_D10                 \
3397                 IOMUX_PAD(0x070C, 0x0324, 0, 0x0000, 0, 0)
3398 #define _MX6Q_PAD_SD4_DAT2__USDHC4_DAT2                 \
3399                 IOMUX_PAD(0x070C, 0x0324, 1, 0x0000, 0, 0)
3400 #define _MX6Q_PAD_SD4_DAT2__PWM4_PWMO                   \
3401                 IOMUX_PAD(0x070C, 0x0324, 2, 0x0000, 0, 0)
3402 #define _MX6Q_PAD_SD4_DAT2__USBOH3_UH2_DFD_OUT_26               \
3403                 IOMUX_PAD(0x070C, 0x0324, 3, 0x0000, 0, 0)
3404 #define _MX6Q_PAD_SD4_DAT2__USBOH3_UH3_DFD_OUT_26               \
3405                 IOMUX_PAD(0x070C, 0x0324, 4, 0x0000, 0, 0)
3406 #define _MX6Q_PAD_SD4_DAT2__GPIO_2_10                   \
3407                 IOMUX_PAD(0x070C, 0x0324, 5, 0x0000, 0, 0)
3408 #define _MX6Q_PAD_SD4_DAT2__IPU1_IPU_DIAG_BUS_10                \
3409                 IOMUX_PAD(0x070C, 0x0324, 6, 0x0000, 0, 0)
3410 #define _MX6Q_PAD_SD4_DAT2__IPU2_IPU_DIAG_BUS_10                \
3411                 IOMUX_PAD(0x070C, 0x0324, 7, 0x0000, 0, 0)
3412
3413 #define _MX6Q_PAD_SD4_DAT3__RAWNAND_D11                 \
3414                 IOMUX_PAD(0x0710, 0x0328, 0, 0x0000, 0, 0)
3415 #define _MX6Q_PAD_SD4_DAT3__USDHC4_DAT3                 \
3416                 IOMUX_PAD(0x0710, 0x0328, 1, 0x0000, 0, 0)
3417 #define _MX6Q_PAD_SD4_DAT3__USBOH3_UH2_DFD_OUT_27               \
3418                 IOMUX_PAD(0x0710, 0x0328, 3, 0x0000, 0, 0)
3419 #define _MX6Q_PAD_SD4_DAT3__USBOH3_UH3_DFD_OUT_27               \
3420                 IOMUX_PAD(0x0710, 0x0328, 4, 0x0000, 0, 0)
3421 #define _MX6Q_PAD_SD4_DAT3__GPIO_2_11                   \
3422                 IOMUX_PAD(0x0710, 0x0328, 5, 0x0000, 0, 0)
3423 #define _MX6Q_PAD_SD4_DAT3__IPU1_IPU_DIAG_BUS_11                \
3424                 IOMUX_PAD(0x0710, 0x0328, 6, 0x0000, 0, 0)
3425 #define _MX6Q_PAD_SD4_DAT3__IPU2_IPU_DIAG_BUS_11                \
3426                 IOMUX_PAD(0x0710, 0x0328, 7, 0x0000, 0, 0)
3427
3428 #define _MX6Q_PAD_SD4_DAT4__RAWNAND_D12                 \
3429                 IOMUX_PAD(0x0714, 0x032C, 0, 0x0000, 0, 0)
3430 #define _MX6Q_PAD_SD4_DAT4__USDHC4_DAT4                 \
3431                 IOMUX_PAD(0x0714, 0x032C, 1, 0x0000, 0, 0)
3432 #define _MX6Q_PAD_SD4_DAT4__UART2_TXD                   \
3433                 IOMUX_PAD(0x0714, 0x032C, 2, 0x0000, 0, 0)
3434 #define _MX6Q_PAD_SD4_DAT4__UART2_RXD                   \
3435                 IOMUX_PAD(0x0714, 0x032C, 2, 0x0928, 6, 0)
3436 #define _MX6Q_PAD_SD4_DAT4__USBOH3_UH2_DFD_OUT_28               \
3437                 IOMUX_PAD(0x0714, 0x032C, 3, 0x0000, 0, 0)
3438 #define _MX6Q_PAD_SD4_DAT4__USBOH3_UH3_DFD_OUT_28               \
3439                 IOMUX_PAD(0x0714, 0x032C, 4, 0x0000, 0, 0)
3440 #define _MX6Q_PAD_SD4_DAT4__GPIO_2_12                   \
3441                 IOMUX_PAD(0x0714, 0x032C, 5, 0x0000, 0, 0)
3442 #define _MX6Q_PAD_SD4_DAT4__IPU1_IPU_DIAG_BUS_12                \
3443                 IOMUX_PAD(0x0714, 0x032C, 6, 0x0000, 0, 0)
3444 #define _MX6Q_PAD_SD4_DAT4__IPU2_IPU_DIAG_BUS_12                \
3445                 IOMUX_PAD(0x0714, 0x032C, 7, 0x0000, 0, 0)
3446
3447 #define _MX6Q_PAD_SD4_DAT5__RAWNAND_D13                 \
3448                 IOMUX_PAD(0x0718, 0x0330, 0, 0x0000, 0, 0)
3449 #define _MX6Q_PAD_SD4_DAT5__USDHC4_DAT5                 \
3450                 IOMUX_PAD(0x0718, 0x0330, 1, 0x0000, 0, 0)
3451 #define _MX6Q_PAD_SD4_DAT5__UART2_CTS                   \
3452                 IOMUX_PAD(0x0718, 0x0330, 2, 0x0000, 0, 0)
3453 #define _MX6Q_PAD_SD4_DAT5__UART2_RTS                   \
3454                 IOMUX_PAD(0x0718, 0x0330, 2, 0x0924, 4, 0)
3455 #define _MX6Q_PAD_SD4_DAT5__USBOH3_UH2_DFD_OUT_29               \
3456                 IOMUX_PAD(0x0718, 0x0330, 3, 0x0000, 0, 0)
3457 #define _MX6Q_PAD_SD4_DAT5__USBOH3_UH3_DFD_OUT_29               \
3458                 IOMUX_PAD(0x0718, 0x0330, 4, 0x0000, 0, 0)
3459 #define _MX6Q_PAD_SD4_DAT5__GPIO_2_13                   \
3460                 IOMUX_PAD(0x0718, 0x0330, 5, 0x0000, 0, 0)
3461 #define _MX6Q_PAD_SD4_DAT5__IPU1_IPU_DIAG_BUS_13                \
3462                 IOMUX_PAD(0x0718, 0x0330, 6, 0x0000, 0, 0)
3463 #define _MX6Q_PAD_SD4_DAT5__IPU2_IPU_DIAG_BUS_13                \
3464                 IOMUX_PAD(0x0718, 0x0330, 7, 0x0000, 0, 0)
3465
3466 #define _MX6Q_PAD_SD4_DAT6__RAWNAND_D14                 \
3467                 IOMUX_PAD(0x071C, 0x0334, 0, 0x0000, 0, 0)
3468 #define _MX6Q_PAD_SD4_DAT6__USDHC4_DAT6                 \
3469                 IOMUX_PAD(0x071C, 0x0334, 1, 0x0000, 0, 0)
3470 #define _MX6Q_PAD_SD4_DAT6__UART2_CTS                   \
3471                 IOMUX_PAD(0x071C, 0x0334, 2, 0x0924, 5, 0)
3472 #define _MX6Q_PAD_SD4_DAT6__USBOH3_UH2_DFD_OUT_30               \
3473                 IOMUX_PAD(0x071C, 0x0334, 3, 0x0000, 0, 0)
3474 #define _MX6Q_PAD_SD4_DAT6__USBOH3_UH3_DFD_OUT_30               \
3475                 IOMUX_PAD(0x071C, 0x0334, 4, 0x0000, 0, 0)
3476 #define _MX6Q_PAD_SD4_DAT6__GPIO_2_14                   \
3477                 IOMUX_PAD(0x071C, 0x0334, 5, 0x0000, 0, 0)
3478 #define _MX6Q_PAD_SD4_DAT6__IPU1_IPU_DIAG_BUS_14                \
3479                 IOMUX_PAD(0x071C, 0x0334, 6, 0x0000, 0, 0)
3480 #define _MX6Q_PAD_SD4_DAT6__IPU2_IPU_DIAG_BUS_14                \
3481                 IOMUX_PAD(0x071C, 0x0334, 7, 0x0000, 0, 0)
3482
3483 #define _MX6Q_PAD_SD4_DAT7__RAWNAND_D15                 \
3484                 IOMUX_PAD(0x0720, 0x0338, 0, 0x0000, 0, 0)
3485 #define _MX6Q_PAD_SD4_DAT7__USDHC4_DAT7                 \
3486                 IOMUX_PAD(0x0720, 0x0338, 1, 0x0000, 0, 0)
3487 #define _MX6Q_PAD_SD4_DAT7__UART2_TXD                   \
3488                 IOMUX_PAD(0x0720, 0x0338, 2, 0x0000, 0, 0)
3489 #define _MX6Q_PAD_SD4_DAT7__UART2_RXD                   \
3490                 IOMUX_PAD(0x0720, 0x0338, 2, 0x0928, 7, 0)
3491 #define _MX6Q_PAD_SD4_DAT7__USBOH3_UH2_DFD_OUT_31               \
3492                 IOMUX_PAD(0x0720, 0x0338, 3, 0x0000, 0, 0)
3493 #define _MX6Q_PAD_SD4_DAT7__USBOH3_UH3_DFD_OUT_31               \
3494                 IOMUX_PAD(0x0720, 0x0338, 4, 0x0000, 0, 0)
3495 #define _MX6Q_PAD_SD4_DAT7__GPIO_2_15                   \
3496                 IOMUX_PAD(0x0720, 0x0338, 5, 0x0000, 0, 0)
3497 #define _MX6Q_PAD_SD4_DAT7__IPU1_IPU_DIAG_BUS_15                \
3498                 IOMUX_PAD(0x0720, 0x0338, 6, 0x0000, 0, 0)
3499 #define _MX6Q_PAD_SD4_DAT7__IPU2_IPU_DIAG_BUS_15                \
3500                 IOMUX_PAD(0x0720, 0x0338, 7, 0x0000, 0, 0)
3501
3502 #define _MX6Q_PAD_SD1_DAT1__USDHC1_DAT1                 \
3503                 IOMUX_PAD(0x0724, 0x033C, 0, 0x0000, 0, 0)
3504 #define _MX6Q_PAD_SD1_DAT1__ECSPI5_SS0                  \
3505                 IOMUX_PAD(0x0724, 0x033C, 1, 0x0834, 1, 0)
3506 #define _MX6Q_PAD_SD1_DAT1__PWM3_PWMO                   \
3507                 IOMUX_PAD(0x0724, 0x033C, 2, 0x0000, 0, 0)
3508 #define _MX6Q_PAD_SD1_DAT1__GPT_CAPIN2                  \
3509                 IOMUX_PAD(0x0724, 0x033C, 3, 0x0000, 0, 0)
3510 #define _MX6Q_PAD_SD1_DAT1__PCIE_CTRL_DIAG_STATUS_BUS_MUX_7             \
3511                 IOMUX_PAD(0x0724, 0x033C, 4, 0x0000, 0, 0)
3512 #define _MX6Q_PAD_SD1_DAT1__GPIO_1_17                   \
3513                 IOMUX_PAD(0x0724, 0x033C, 5, 0x0000, 0, 0)
3514 #define _MX6Q_PAD_SD1_DAT1__HDMI_TX_OPHYDTB_0           \
3515                 IOMUX_PAD(0x0724, 0x033C, 6, 0x0000, 0, 0)
3516 #define _MX6Q_PAD_SD1_DAT1__ANATOP_ANATOP_TESTO_8               \
3517                 IOMUX_PAD(0x0724, 0x033C, 7, 0x0000, 0, 0)
3518
3519 #define _MX6Q_PAD_SD1_DAT0__USDHC1_DAT0                 \
3520                 IOMUX_PAD(0x0728, 0x0340, 0, 0x0000, 0, 0)
3521 #define _MX6Q_PAD_SD1_DAT0__ECSPI5_MISO                 \
3522                 IOMUX_PAD(0x0728, 0x0340, 1, 0x082C, 1, 0)
3523 #define _MX6Q_PAD_SD1_DAT0__CAAM_WRAPPER_RNG_OSC_OBS            \
3524                 IOMUX_PAD(0x0728, 0x0340, 2, 0x0000, 0, 0)
3525 #define _MX6Q_PAD_SD1_DAT0__GPT_CAPIN1                  \
3526                 IOMUX_PAD(0x0728, 0x0340, 3, 0x0000, 0, 0)
3527 #define _MX6Q_PAD_SD1_DAT0__PCIE_CTRL_DIAG_STATUS_BUS_MUX_8             \
3528                 IOMUX_PAD(0x0728, 0x0340, 4, 0x0000, 0, 0)
3529 #define _MX6Q_PAD_SD1_DAT0__GPIO_1_16                   \
3530                 IOMUX_PAD(0x0728, 0x0340, 5, 0x0000, 0, 0)
3531 #define _MX6Q_PAD_SD1_DAT0__HDMI_TX_OPHYDTB_1           \
3532                 IOMUX_PAD(0x0728, 0x0340, 6, 0x0000, 0, 0)
3533 #define _MX6Q_PAD_SD1_DAT0__ANATOP_ANATOP_TESTO_7               \
3534                 IOMUX_PAD(0x0728, 0x0340, 7, 0x0000, 0, 0)
3535
3536 #define _MX6Q_PAD_SD1_DAT3__USDHC1_DAT3                 \
3537                 IOMUX_PAD(0x072C, 0x0344, 0, 0x0000, 0, 0)
3538 #define _MX6Q_PAD_SD1_DAT3__ECSPI5_SS2                  \
3539                 IOMUX_PAD(0x072C, 0x0344, 1, 0x0000, 0, 0)
3540 #define _MX6Q_PAD_SD1_DAT3__GPT_CMPOUT3                 \
3541                 IOMUX_PAD(0x072C, 0x0344, 2, 0x0000, 0, 0)
3542 #define _MX6Q_PAD_SD1_DAT3__PWM1_PWMO                   \
3543                 IOMUX_PAD(0x072C, 0x0344, 3, 0x0000, 0, 0)
3544 #define _MX6Q_PAD_SD1_DAT3__WDOG2_WDOG_B                                \
3545                 IOMUX_PAD(0x072C, 0x0344, 4, 0x0000, 0, 0)
3546 #define _MX6Q_PAD_SD1_DAT3__GPIO_1_21                   \
3547                 IOMUX_PAD(0x072C, 0x0344, 5, 0x0000, 0, 0)
3548 #define _MX6Q_PAD_SD1_DAT3__WDOG2_WDOG_RST_B_DEB                \
3549                 IOMUX_PAD(0x072C, 0x0344, 6, 0x0000, 0, 0)
3550 #define _MX6Q_PAD_SD1_DAT3__ANATOP_ANATOP_TESTO_6               \
3551                 IOMUX_PAD(0x072C, 0x0344, 7, 0x0000, 0, 0)
3552
3553 #define _MX6Q_PAD_SD1_CMD__USDHC1_CMD                   \
3554                 IOMUX_PAD(0x0730, 0x0348, 0 | IOMUX_CONFIG_SION, 0x0000, 0, 0)
3555 #define _MX6Q_PAD_SD1_CMD__ECSPI5_MOSI                  \
3556                 IOMUX_PAD(0x0730, 0x0348, 1, 0x0830, 0, 0)
3557 #define _MX6Q_PAD_SD1_CMD__PWM4_PWMO                    \
3558                 IOMUX_PAD(0x0730, 0x0348, 2, 0x0000, 0, 0)
3559 #define _MX6Q_PAD_SD1_CMD__GPT_CMPOUT1                  \
3560                 IOMUX_PAD(0x0730, 0x0348, 3, 0x0000, 0, 0)
3561 #define _MX6Q_PAD_SD1_CMD__GPIO_1_18                    \
3562                 IOMUX_PAD(0x0730, 0x0348, 5, 0x0000, 0, 0)
3563 #define _MX6Q_PAD_SD1_CMD__ANATOP_ANATOP_TESTO_5                \
3564                 IOMUX_PAD(0x0730, 0x0348, 7, 0x0000, 0, 0)
3565
3566 #define _MX6Q_PAD_SD1_DAT2__USDHC1_DAT2                 \
3567                 IOMUX_PAD(0x0734, 0x034C, 0, 0x0000, 0, 0)
3568 #define _MX6Q_PAD_SD1_DAT2__ECSPI5_SS1                  \
3569                 IOMUX_PAD(0x0734, 0x034C, 1, 0x0838, 1, 0)
3570 #define _MX6Q_PAD_SD1_DAT2__GPT_CMPOUT2                 \
3571                 IOMUX_PAD(0x0734, 0x034C, 2, 0x0000, 0, 0)
3572 #define _MX6Q_PAD_SD1_DAT2__PWM2_PWMO                   \
3573                 IOMUX_PAD(0x0734, 0x034C, 3, 0x0000, 0, 0)
3574 #define _MX6Q_PAD_SD1_DAT2__WDOG1_WDOG_B                                \
3575                 IOMUX_PAD(0x0734, 0x034C, 4, 0x0000, 0, 0)
3576 #define _MX6Q_PAD_SD1_DAT2__GPIO_1_19                   \
3577                 IOMUX_PAD(0x0734, 0x034C, 5, 0x0000, 0, 0)
3578 #define _MX6Q_PAD_SD1_DAT2__WDOG1_WDOG_RST_B_DEB                \
3579                 IOMUX_PAD(0x0734, 0x034C, 6, 0x0000, 0, 0)
3580 #define _MX6Q_PAD_SD1_DAT2__ANATOP_ANATOP_TESTO_4               \
3581                 IOMUX_PAD(0x0734, 0x034C, 7, 0x0000, 0, 0)
3582
3583 #define _MX6Q_PAD_SD1_CLK__USDHC1_CLK                   \
3584                 IOMUX_PAD(0x0738, 0x0350, 0, 0x0000, 0, 0)
3585 #define _MX6Q_PAD_SD1_CLK__ECSPI5_SCLK                  \
3586                 IOMUX_PAD(0x0738, 0x0350, 1, 0x0828, 0, 0)
3587 #define _MX6Q_PAD_SD1_CLK__OSC32K_32K_OUT                               \
3588                 IOMUX_PAD(0x0738, 0x0350, 2, 0x0000, 0, 0)
3589 #define _MX6Q_PAD_SD1_CLK__GPT_CLKIN                    \
3590                 IOMUX_PAD(0x0738, 0x0350, 3, 0x0000, 0, 0)
3591 #define _MX6Q_PAD_SD1_CLK__GPIO_1_20                    \
3592                 IOMUX_PAD(0x0738, 0x0350, 5, 0x0000, 0, 0)
3593 #define _MX6Q_PAD_SD1_CLK__PHY_DTB_0                    \
3594                 IOMUX_PAD(0x0738, 0x0350, 6, 0x0000, 0, 0)
3595 #define _MX6Q_PAD_SD1_CLK__SATA_PHY_DTB_0                               \
3596                 IOMUX_PAD(0x0738, 0x0350, 7, 0x0000, 0, 0)
3597
3598 #define _MX6Q_PAD_SD2_CLK__USDHC2_CLK                   \
3599                 IOMUX_PAD(0x073C, 0x0354, 0, 0x0000, 0, 0)
3600 #define _MX6Q_PAD_SD2_CLK__ECSPI5_SCLK                  \
3601                 IOMUX_PAD(0x073C, 0x0354, 1, 0x0828, 1, 0)
3602 #define _MX6Q_PAD_SD2_CLK__KPP_COL_5                    \
3603                 IOMUX_PAD(0x073C, 0x0354, 2, 0x08E8, 3, 0)
3604 #define _MX6Q_PAD_SD2_CLK__AUDMUX_AUD4_RXFS                     \
3605                 IOMUX_PAD(0x073C, 0x0354, 3, 0x07C0, 1, 0)
3606 #define _MX6Q_PAD_SD2_CLK__PCIE_CTRL_DIAG_STATUS_BUS_MUX_9              \
3607                 IOMUX_PAD(0x073C, 0x0354, 4, 0x0000, 0, 0)
3608 #define _MX6Q_PAD_SD2_CLK__GPIO_1_10                    \
3609                 IOMUX_PAD(0x073C, 0x0354, 5, 0x0000, 0, 0)
3610 #define _MX6Q_PAD_SD2_CLK__PHY_DTB_1                    \
3611                 IOMUX_PAD(0x073C, 0x0354, 6, 0x0000, 0, 0)
3612 #define _MX6Q_PAD_SD2_CLK__SATA_PHY_DTB_1                               \
3613                 IOMUX_PAD(0x073C, 0x0354, 7, 0x0000, 0, 0)
3614
3615 #define _MX6Q_PAD_SD2_CMD__USDHC2_CMD                   \
3616                 IOMUX_PAD(0x0740, 0x0358, 0 | IOMUX_CONFIG_SION, 0x0000, 0, 0)
3617 #define _MX6Q_PAD_SD2_CMD__ECSPI5_MOSI                  \
3618                 IOMUX_PAD(0x0740, 0x0358, 1, 0x0830, 1, 0)
3619 #define _MX6Q_PAD_SD2_CMD__KPP_ROW_5                    \
3620                 IOMUX_PAD(0x0740, 0x0358, 2, 0x08F4, 2, 0)
3621 #define _MX6Q_PAD_SD2_CMD__AUDMUX_AUD4_RXC              \
3622                 IOMUX_PAD(0x0740, 0x0358, 3, 0x07BC, 1, 0)
3623 #define _MX6Q_PAD_SD2_CMD__PCIE_CTRL_DIAG_STATUS_BUS_MUX_10             \
3624                 IOMUX_PAD(0x0740, 0x0358, 4, 0x0000, 0, 0)
3625 #define _MX6Q_PAD_SD2_CMD__GPIO_1_11                    \
3626                 IOMUX_PAD(0x0740, 0x0358, 5, 0x0000, 0, 0)
3627
3628 #define _MX6Q_PAD_SD2_DAT3__USDHC2_DAT3                 \
3629                 IOMUX_PAD(0x0744, 0x035C, 0, 0x0000, 0, 0)
3630 #define _MX6Q_PAD_SD2_DAT3__ECSPI5_SS3                  \
3631                 IOMUX_PAD(0x0744, 0x035C, 1, 0x0000, 0, 0)
3632 #define _MX6Q_PAD_SD2_DAT3__KPP_COL_6                   \
3633                 IOMUX_PAD(0x0744, 0x035C, 2, 0x08EC, 2, 0)
3634 #define _MX6Q_PAD_SD2_DAT3__AUDMUX_AUD4_TXC                     \
3635                 IOMUX_PAD(0x0744, 0x035C, 3, 0x07C4, 1, 0)
3636 #define _MX6Q_PAD_SD2_DAT3__PCIE_CTRL_DIAG_STATUS_BUS_MUX_11            \
3637                 IOMUX_PAD(0x0744, 0x035C, 4, 0x0000, 0, 0)
3638 #define _MX6Q_PAD_SD2_DAT3__GPIO_1_12                   \
3639                 IOMUX_PAD(0x0744, 0x035C, 5, 0x0000, 0, 0)
3640 #define _MX6Q_PAD_SD2_DAT3__SJC_DONE                    \
3641                 IOMUX_PAD(0x0744, 0x035C, 6, 0x0000, 0, 0)
3642 #define _MX6Q_PAD_SD2_DAT3__ANATOP_ANATOP_TESTO_3               \
3643                 IOMUX_PAD(0x0744, 0x035C, 7, 0x0000, 0, 0)
3644
3645
3646
3647 #define  MX6Q_PAD_SD2_DAT1__USDHC2_DAT1         \
3648                 (_MX6Q_PAD_SD2_DAT1__USDHC2_DAT1 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
3649 #define  MX6Q_PAD_SD2_DAT1__ECSPI5_SS0          \
3650                 (_MX6Q_PAD_SD2_DAT1__ECSPI5_SS0 | MUX_PAD_CTRL(NO_PAD_CTRL))
3651 #define  MX6Q_PAD_SD2_DAT1__WEIM_WEIM_CS_2              \
3652                 (_MX6Q_PAD_SD2_DAT1__WEIM_WEIM_CS_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
3653 #define  MX6Q_PAD_SD2_DAT1__AUDMUX_AUD4_TXFS            \
3654                 (_MX6Q_PAD_SD2_DAT1__AUDMUX_AUD4_TXFS | MUX_PAD_CTRL(NO_PAD_CTRL))
3655 #define  MX6Q_PAD_SD2_DAT1__KPP_COL_7           \
3656                 (_MX6Q_PAD_SD2_DAT1__KPP_COL_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
3657 #define  MX6Q_PAD_SD2_DAT1__GPIO_1_14           \
3658                 (_MX6Q_PAD_SD2_DAT1__GPIO_1_14 | MUX_PAD_CTRL(NO_PAD_CTRL))
3659 #define  MX6Q_PAD_SD2_DAT1__CCM_WAIT            \
3660                 (_MX6Q_PAD_SD2_DAT1__CCM_WAIT | MUX_PAD_CTRL(NO_PAD_CTRL))
3661 #define  MX6Q_PAD_SD2_DAT1__ANATOP_ANATOP_TESTO_0               \
3662                 (_MX6Q_PAD_SD2_DAT1__ANATOP_ANATOP_TESTO_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
3663
3664 #define  MX6Q_PAD_SD2_DAT2__USDHC2_DAT2         \
3665                 (_MX6Q_PAD_SD2_DAT2__USDHC2_DAT2 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
3666 #define  MX6Q_PAD_SD2_DAT2__ECSPI5_SS1          \
3667                 (_MX6Q_PAD_SD2_DAT2__ECSPI5_SS1 | MUX_PAD_CTRL(NO_PAD_CTRL))
3668 #define  MX6Q_PAD_SD2_DAT2__WEIM_WEIM_CS_3              \
3669                 (_MX6Q_PAD_SD2_DAT2__WEIM_WEIM_CS_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
3670 #define  MX6Q_PAD_SD2_DAT2__AUDMUX_AUD4_TXD             \
3671                 (_MX6Q_PAD_SD2_DAT2__AUDMUX_AUD4_TXD | MUX_PAD_CTRL(NO_PAD_CTRL))
3672 #define  MX6Q_PAD_SD2_DAT2__KPP_ROW_6           \
3673                 (_MX6Q_PAD_SD2_DAT2__KPP_ROW_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
3674 #define  MX6Q_PAD_SD2_DAT2__GPIO_1_13           \
3675                 (_MX6Q_PAD_SD2_DAT2__GPIO_1_13 | MUX_PAD_CTRL(NO_PAD_CTRL))
3676 #define  MX6Q_PAD_SD2_DAT2__CCM_STOP            \
3677                 (_MX6Q_PAD_SD2_DAT2__CCM_STOP | MUX_PAD_CTRL(NO_PAD_CTRL))
3678 #define  MX6Q_PAD_SD2_DAT2__ANATOP_ANATOP_TESTO_1               \
3679                 (_MX6Q_PAD_SD2_DAT2__ANATOP_ANATOP_TESTO_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
3680
3681 #define  MX6Q_PAD_SD2_DAT0__USDHC2_DAT0         \
3682                 (_MX6Q_PAD_SD2_DAT0__USDHC2_DAT0 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
3683 #define  MX6Q_PAD_SD2_DAT0__ECSPI5_MISO         \
3684                 (_MX6Q_PAD_SD2_DAT0__ECSPI5_MISO | MUX_PAD_CTRL(NO_PAD_CTRL))
3685 #define  MX6Q_PAD_SD2_DAT0__AUDMUX_AUD4_RXD             \
3686                 (_MX6Q_PAD_SD2_DAT0__AUDMUX_AUD4_RXD | MUX_PAD_CTRL(NO_PAD_CTRL))
3687 #define  MX6Q_PAD_SD2_DAT0__KPP_ROW_7           \
3688                 (_MX6Q_PAD_SD2_DAT0__KPP_ROW_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
3689 #define  MX6Q_PAD_SD2_DAT0__GPIO_1_15           \
3690                 (_MX6Q_PAD_SD2_DAT0__GPIO_1_15 | MUX_PAD_CTRL(NO_PAD_CTRL))
3691 #define  MX6Q_PAD_SD2_DAT0__DCIC2_DCIC_OUT              \
3692                 (_MX6Q_PAD_SD2_DAT0__DCIC2_DCIC_OUT | MUX_PAD_CTRL(NO_PAD_CTRL))
3693 #define  MX6Q_PAD_SD2_DAT0__ANATOP_ANATOP_TESTO_2               \
3694                 (_MX6Q_PAD_SD2_DAT0__ANATOP_ANATOP_TESTO_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
3695
3696
3697 #define  MX6Q_PAD_RGMII_TXC__USBOH3_H2_DATA             \
3698                 (_MX6Q_PAD_RGMII_TXC__USBOH3_H2_DATA | MUX_PAD_CTRL(NO_PAD_CTRL))
3699 #define  MX6Q_PAD_RGMII_TXC__ENET_RGMII_TXC             \
3700                 (_MX6Q_PAD_RGMII_TXC__ENET_RGMII_TXC | MUX_PAD_CTRL(MX6Q_ENET_PAD_CTRL))
3701 #define  MX6Q_PAD_RGMII_TXC__SPDIF_SPDIF_EXTCLK         \
3702                 (_MX6Q_PAD_RGMII_TXC__SPDIF_SPDIF_EXTCLK | MUX_PAD_CTRL(NO_PAD_CTRL))
3703 #define  MX6Q_PAD_RGMII_TXC__GPIO_6_19          \
3704                 (_MX6Q_PAD_RGMII_TXC__GPIO_6_19 | MUX_PAD_CTRL(NO_PAD_CTRL))
3705 #define  MX6Q_PAD_RGMII_TXC__MIPI_CORE_DPHY_TEST_IN_0           \
3706                 (_MX6Q_PAD_RGMII_TXC__MIPI_CORE_DPHY_TEST_IN_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
3707 #define  MX6Q_PAD_RGMII_TXC__ANATOP_ANATOP_24M_OUT              \
3708                 (_MX6Q_PAD_RGMII_TXC__ANATOP_ANATOP_24M_OUT | MUX_PAD_CTRL(NO_PAD_CTRL))
3709
3710
3711 #define  MX6Q_PAD_RGMII_TD0__MIPI_HSI_CTRL_TX_READY             \
3712                 (_MX6Q_PAD_RGMII_TD0__MIPI_HSI_CTRL_TX_READY | MUX_PAD_CTRL(NO_PAD_CTRL))
3713 #define  MX6Q_PAD_RGMII_TD0__ENET_RGMII_TD0             \
3714                 (_MX6Q_PAD_RGMII_TD0__ENET_RGMII_TD0 | MUX_PAD_CTRL(MX6Q_ENET_PAD_CTRL))
3715 #define  MX6Q_PAD_RGMII_TD0__GPIO_6_20          \
3716                 (_MX6Q_PAD_RGMII_TD0__GPIO_6_20 | MUX_PAD_CTRL(NO_PAD_CTRL))
3717 #define  MX6Q_PAD_RGMII_TD0__MIPI_CORE_DPHY_TEST_IN_1           \
3718                 (_MX6Q_PAD_RGMII_TD0__MIPI_CORE_DPHY_TEST_IN_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
3719
3720 #define  MX6Q_PAD_RGMII_TD1__MIPI_HSI_CTRL_RX_FLAG              \
3721                 (_MX6Q_PAD_RGMII_TD1__MIPI_HSI_CTRL_RX_FLAG | MUX_PAD_CTRL(NO_PAD_CTRL))
3722 #define  MX6Q_PAD_RGMII_TD1__ENET_RGMII_TD1             \
3723                 (_MX6Q_PAD_RGMII_TD1__ENET_RGMII_TD1 | MUX_PAD_CTRL(MX6Q_ENET_PAD_CTRL))
3724 #define  MX6Q_PAD_RGMII_TD1__GPIO_6_21          \
3725                 (_MX6Q_PAD_RGMII_TD1__GPIO_6_21 | MUX_PAD_CTRL(NO_PAD_CTRL))
3726 #define  MX6Q_PAD_RGMII_TD1__MIPI_CORE_DPHY_TEST_IN_2           \
3727                 (_MX6Q_PAD_RGMII_TD1__MIPI_CORE_DPHY_TEST_IN_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
3728 #define  MX6Q_PAD_RGMII_TD1__CCM_PLL3_BYP               \
3729                 (_MX6Q_PAD_RGMII_TD1__CCM_PLL3_BYP | MUX_PAD_CTRL(NO_PAD_CTRL))
3730
3731
3732 #define  MX6Q_PAD_RGMII_TD2__MIPI_HSI_CTRL_RX_DATA              \
3733                 (_MX6Q_PAD_RGMII_TD2__MIPI_HSI_CTRL_RX_DATA | MUX_PAD_CTRL(NO_PAD_CTRL))
3734 #define  MX6Q_PAD_RGMII_TD2__ENET_RGMII_TD2             \
3735                 (_MX6Q_PAD_RGMII_TD2__ENET_RGMII_TD2 | MUX_PAD_CTRL(MX6Q_ENET_PAD_CTRL))
3736 #define  MX6Q_PAD_RGMII_TD2__GPIO_6_22          \
3737                 (_MX6Q_PAD_RGMII_TD2__GPIO_6_22 | MUX_PAD_CTRL(NO_PAD_CTRL))
3738 #define  MX6Q_PAD_RGMII_TD2__MIPI_CORE_DPHY_TEST_IN_3           \
3739                 (_MX6Q_PAD_RGMII_TD2__MIPI_CORE_DPHY_TEST_IN_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
3740 #define  MX6Q_PAD_RGMII_TD2__CCM_PLL2_BYP               \
3741                 (_MX6Q_PAD_RGMII_TD2__CCM_PLL2_BYP | MUX_PAD_CTRL(NO_PAD_CTRL))
3742
3743
3744 #define  MX6Q_PAD_RGMII_TD3__MIPI_HSI_CTRL_RX_WAKE              \
3745                 (_MX6Q_PAD_RGMII_TD3__MIPI_HSI_CTRL_RX_WAKE | MUX_PAD_CTRL(NO_PAD_CTRL))
3746 #define  MX6Q_PAD_RGMII_TD3__ENET_RGMII_TD3             \
3747                 (_MX6Q_PAD_RGMII_TD3__ENET_RGMII_TD3 | MUX_PAD_CTRL(MX6Q_ENET_PAD_CTRL))
3748 #define  MX6Q_PAD_RGMII_TD3__GPIO_6_23          \
3749                 (_MX6Q_PAD_RGMII_TD3__GPIO_6_23 | MUX_PAD_CTRL(NO_PAD_CTRL))
3750 #define  MX6Q_PAD_RGMII_TD3__MIPI_CORE_DPHY_TEST_IN_4           \
3751                 (_MX6Q_PAD_RGMII_TD3__MIPI_CORE_DPHY_TEST_IN_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
3752
3753
3754 #define  MX6Q_PAD_RGMII_RX_CTL__USBOH3_H3_DATA          \
3755                 (_MX6Q_PAD_RGMII_RX_CTL__USBOH3_H3_DATA | MUX_PAD_CTRL(NO_PAD_CTRL))
3756 #define  MX6Q_PAD_RGMII_RX_CTL__ENET_RGMII_RX_CTL               \
3757                 (_MX6Q_PAD_RGMII_RX_CTL__ENET_RGMII_RX_CTL | MUX_PAD_CTRL(MX6Q_ENET_PAD_CTRL))
3758 #define  MX6Q_PAD_RGMII_RX_CTL__GPIO_6_24               \
3759                 (_MX6Q_PAD_RGMII_RX_CTL__GPIO_6_24 | MUX_PAD_CTRL(NO_PAD_CTRL))
3760 #define  MX6Q_PAD_RGMII_RX_CTL__MIPI_CORE_DPHY_TEST_IN_5                \
3761                 (_MX6Q_PAD_RGMII_RX_CTL__MIPI_CORE_DPHY_TEST_IN_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
3762
3763
3764 #define  MX6Q_PAD_RGMII_RD0__MIPI_HSI_CTRL_RX_READY             \
3765                 (_MX6Q_PAD_RGMII_RD0__MIPI_HSI_CTRL_RX_READY | MUX_PAD_CTRL(NO_PAD_CTRL))
3766 #define  MX6Q_PAD_RGMII_RD0__ENET_RGMII_RD0             \
3767                 (_MX6Q_PAD_RGMII_RD0__ENET_RGMII_RD0 | MUX_PAD_CTRL(MX6Q_ENET_PAD_CTRL))
3768 #define  MX6Q_PAD_RGMII_RD0__GPIO_6_25          \
3769                 (_MX6Q_PAD_RGMII_RD0__GPIO_6_25 | MUX_PAD_CTRL(NO_PAD_CTRL))
3770 #define  MX6Q_PAD_RGMII_RD0__MIPI_CORE_DPHY_TEST_IN_6           \
3771                 (_MX6Q_PAD_RGMII_RD0__MIPI_CORE_DPHY_TEST_IN_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
3772
3773
3774 #define  MX6Q_PAD_RGMII_TX_CTL__USBOH3_H2_STROBE                \
3775                 (_MX6Q_PAD_RGMII_TX_CTL__USBOH3_H2_STROBE | MUX_PAD_CTRL(NO_PAD_CTRL))
3776 #define  MX6Q_PAD_RGMII_TX_CTL__ENET_RGMII_TX_CTL               \
3777                 (_MX6Q_PAD_RGMII_TX_CTL__ENET_RGMII_TX_CTL | MUX_PAD_CTRL(MX6Q_ENET_PAD_CTRL))
3778 #define  MX6Q_PAD_RGMII_TX_CTL__GPIO_6_26               \
3779                 (_MX6Q_PAD_RGMII_TX_CTL__GPIO_6_26 | MUX_PAD_CTRL(NO_PAD_CTRL))
3780 #define  MX6Q_PAD_RGMII_TX_CTL__MIPI_CORE_DPHY_TEST_IN_7                \
3781                 (_MX6Q_PAD_RGMII_TX_CTL__MIPI_CORE_DPHY_TEST_IN_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
3782 #define  MX6Q_PAD_RGMII_TX_CTL__ENET_ANATOP_ETHERNET_REF_OUT            \
3783                 (_MX6Q_PAD_RGMII_TX_CTL__ENET_ANATOP_ETHERNET_REF_OUT | MUX_PAD_CTRL(NO_PAD_CTRL))
3784
3785 #define  MX6Q_PAD_RGMII_RD1__MIPI_HSI_CTRL_TX_FLAG              \
3786                 (_MX6Q_PAD_RGMII_RD1__MIPI_HSI_CTRL_TX_FLAG | MUX_PAD_CTRL(NO_PAD_CTRL))
3787 #define  MX6Q_PAD_RGMII_RD1__ENET_RGMII_RD1             \
3788                 (_MX6Q_PAD_RGMII_RD1__ENET_RGMII_RD1 | MUX_PAD_CTRL(MX6Q_ENET_PAD_CTRL))
3789 #define  MX6Q_PAD_RGMII_RD1__GPIO_6_27          \
3790                 (_MX6Q_PAD_RGMII_RD1__GPIO_6_27 | MUX_PAD_CTRL(NO_PAD_CTRL))
3791 #define  MX6Q_PAD_RGMII_RD1__MIPI_CORE_DPHY_TEST_IN_8           \
3792                 (_MX6Q_PAD_RGMII_RD1__MIPI_CORE_DPHY_TEST_IN_8 | MUX_PAD_CTRL(NO_PAD_CTRL))
3793 #define  MX6Q_PAD_RGMII_RD1__SJC_FAIL           \
3794                 (_MX6Q_PAD_RGMII_RD1__SJC_FAIL | MUX_PAD_CTRL(NO_PAD_CTRL))
3795
3796 #define  MX6Q_PAD_RGMII_RD2__MIPI_HSI_CTRL_TX_DATA              \
3797                 (_MX6Q_PAD_RGMII_RD2__MIPI_HSI_CTRL_TX_DATA | MUX_PAD_CTRL(NO_PAD_CTRL))
3798 #define  MX6Q_PAD_RGMII_RD2__ENET_RGMII_RD2             \
3799                 (_MX6Q_PAD_RGMII_RD2__ENET_RGMII_RD2 | MUX_PAD_CTRL(MX6Q_ENET_PAD_CTRL))
3800 #define  MX6Q_PAD_RGMII_RD2__GPIO_6_28          \
3801                 (_MX6Q_PAD_RGMII_RD2__GPIO_6_28 | MUX_PAD_CTRL(NO_PAD_CTRL))
3802 #define  MX6Q_PAD_RGMII_RD2__MIPI_CORE_DPHY_TEST_IN_9           \
3803                 (_MX6Q_PAD_RGMII_RD2__MIPI_CORE_DPHY_TEST_IN_9 | MUX_PAD_CTRL(NO_PAD_CTRL))
3804
3805 #define  MX6Q_PAD_RGMII_RD3__MIPI_HSI_CTRL_TX_WAKE              \
3806                 (_MX6Q_PAD_RGMII_RD3__MIPI_HSI_CTRL_TX_WAKE | MUX_PAD_CTRL(NO_PAD_CTRL))
3807 #define  MX6Q_PAD_RGMII_RD3__ENET_RGMII_RD3             \
3808                 (_MX6Q_PAD_RGMII_RD3__ENET_RGMII_RD3 | MUX_PAD_CTRL(MX6Q_ENET_PAD_CTRL))
3809 #define  MX6Q_PAD_RGMII_RD3__GPIO_6_29          \
3810                 (_MX6Q_PAD_RGMII_RD3__GPIO_6_29 | MUX_PAD_CTRL(NO_PAD_CTRL))
3811 #define  MX6Q_PAD_RGMII_RD3__MIPI_CORE_DPHY_TEST_IN_10          \
3812                 (_MX6Q_PAD_RGMII_RD3__MIPI_CORE_DPHY_TEST_IN_10 | MUX_PAD_CTRL(NO_PAD_CTRL))
3813
3814 #define  MX6Q_PAD_RGMII_RXC__USBOH3_H3_STROBE           \
3815                 (_MX6Q_PAD_RGMII_RXC__USBOH3_H3_STROBE | MUX_PAD_CTRL(NO_PAD_CTRL))
3816 #define  MX6Q_PAD_RGMII_RXC__ENET_RGMII_RXC             \
3817                 (_MX6Q_PAD_RGMII_RXC__ENET_RGMII_RXC | MUX_PAD_CTRL(MX6Q_ENET_PAD_CTRL))
3818 #define  MX6Q_PAD_RGMII_RXC__GPIO_6_30          \
3819                 (_MX6Q_PAD_RGMII_RXC__GPIO_6_30 | MUX_PAD_CTRL(NO_PAD_CTRL))
3820 #define  MX6Q_PAD_RGMII_RXC__MIPI_CORE_DPHY_TEST_IN_11          \
3821                 (_MX6Q_PAD_RGMII_RXC__MIPI_CORE_DPHY_TEST_IN_11 | MUX_PAD_CTRL(NO_PAD_CTRL))
3822
3823 #define  MX6Q_PAD_EIM_A25__WEIM_WEIM_A_25               \
3824                 (_MX6Q_PAD_EIM_A25__WEIM_WEIM_A_25 | MUX_PAD_CTRL(NO_PAD_CTRL))
3825 #define  MX6Q_PAD_EIM_A25__ECSPI4_SS1           \
3826                 (_MX6Q_PAD_EIM_A25__ECSPI4_SS1 | MUX_PAD_CTRL(NO_PAD_CTRL))
3827 #define  MX6Q_PAD_EIM_A25__ECSPI2_RDY           \
3828                 (_MX6Q_PAD_EIM_A25__ECSPI2_RDY | MUX_PAD_CTRL(NO_PAD_CTRL))
3829 #define  MX6Q_PAD_EIM_A25__IPU1_DI1_PIN12               \
3830                 (_MX6Q_PAD_EIM_A25__IPU1_DI1_PIN12 | MUX_PAD_CTRL(NO_PAD_CTRL))
3831 #define  MX6Q_PAD_EIM_A25__IPU1_DI0_D1_CS               \
3832                 (_MX6Q_PAD_EIM_A25__IPU1_DI0_D1_CS | MUX_PAD_CTRL(NO_PAD_CTRL))
3833 #define  MX6Q_PAD_EIM_A25__GPIO_5_2             \
3834                 (_MX6Q_PAD_EIM_A25__GPIO_5_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
3835 #define  MX6Q_PAD_EIM_A25__HDMI_TX_CEC_LINE             \
3836                 (_MX6Q_PAD_EIM_A25__HDMI_TX_CEC_LINE | MUX_PAD_CTRL(NO_PAD_CTRL))
3837 #define  MX6Q_PAD_EIM_A25__PL301_MX6QPER1_HBURST_0              \
3838                 (_MX6Q_PAD_EIM_A25__PL301_MX6QPER1_HBURST_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
3839
3840 #define  MX6Q_PAD_EIM_EB2__WEIM_WEIM_EB_2               \
3841                 (_MX6Q_PAD_EIM_EB2__WEIM_WEIM_EB_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
3842 #define  MX6Q_PAD_EIM_EB2__ECSPI1_SS0           \
3843                 (_MX6Q_PAD_EIM_EB2__ECSPI1_SS0 | MUX_PAD_CTRL(NO_PAD_CTRL))
3844 #define  MX6Q_PAD_EIM_EB2__CCM_DI1_EXT_CLK              \
3845                 (_MX6Q_PAD_EIM_EB2__CCM_DI1_EXT_CLK | MUX_PAD_CTRL(NO_PAD_CTRL))
3846 #define  MX6Q_PAD_EIM_EB2__IPU2_CSI1_D_19               \
3847                 (_MX6Q_PAD_EIM_EB2__IPU2_CSI1_D_19 | MUX_PAD_CTRL(NO_PAD_CTRL))
3848 #define  MX6Q_PAD_EIM_EB2__HDMI_TX_DDC_SCL              \
3849                 (_MX6Q_PAD_EIM_EB2__HDMI_TX_DDC_SCL | MUX_PAD_CTRL(NO_PAD_CTRL))
3850 #define  MX6Q_PAD_EIM_EB2__GPIO_2_30            \
3851                 (_MX6Q_PAD_EIM_EB2__GPIO_2_30 | MUX_PAD_CTRL(NO_PAD_CTRL))
3852 #define  MX6Q_PAD_EIM_EB2__I2C2_SCL             \
3853                 (_MX6Q_PAD_EIM_EB2__I2C2_SCL | MUX_PAD_CTRL(NO_PAD_CTRL))
3854 #define  MX6Q_PAD_EIM_EB2__SRC_BT_CFG_30                \
3855                 (_MX6Q_PAD_EIM_EB2__SRC_BT_CFG_30 | MUX_PAD_CTRL(NO_PAD_CTRL))
3856
3857 #define  MX6Q_PAD_EIM_D16__WEIM_WEIM_D_16               \
3858                 (_MX6Q_PAD_EIM_D16__WEIM_WEIM_D_16 | MUX_PAD_CTRL(NO_PAD_CTRL))
3859 #define  MX6Q_PAD_EIM_D16__ECSPI1_SCLK          \
3860                 (_MX6Q_PAD_EIM_D16__ECSPI1_SCLK | MUX_PAD_CTRL(NO_PAD_CTRL))
3861 #define  MX6Q_PAD_EIM_D16__IPU1_DI0_PIN5                \
3862                 (_MX6Q_PAD_EIM_D16__IPU1_DI0_PIN5 | MUX_PAD_CTRL(NO_PAD_CTRL))
3863 #define  MX6Q_PAD_EIM_D16__IPU2_CSI1_D_18               \
3864                 (_MX6Q_PAD_EIM_D16__IPU2_CSI1_D_18 | MUX_PAD_CTRL(NO_PAD_CTRL))
3865 #define  MX6Q_PAD_EIM_D16__HDMI_TX_DDC_SDA              \
3866                 (_MX6Q_PAD_EIM_D16__HDMI_TX_DDC_SDA | MUX_PAD_CTRL(NO_PAD_CTRL))
3867 #define  MX6Q_PAD_EIM_D16__GPIO_3_16            \
3868                 (_MX6Q_PAD_EIM_D16__GPIO_3_16 | MUX_PAD_CTRL(NO_PAD_CTRL))
3869 #define  MX6Q_PAD_EIM_D16__I2C2_SDA             \
3870                 (_MX6Q_PAD_EIM_D16__I2C2_SDA | MUX_PAD_CTRL(NO_PAD_CTRL))
3871
3872 #define  MX6Q_PAD_EIM_D17__WEIM_WEIM_D_17               \
3873                 (_MX6Q_PAD_EIM_D17__WEIM_WEIM_D_17 | MUX_PAD_CTRL(NO_PAD_CTRL))
3874 #define  MX6Q_PAD_EIM_D17__ECSPI1_MISO          \
3875                 (_MX6Q_PAD_EIM_D17__ECSPI1_MISO | MUX_PAD_CTRL(NO_PAD_CTRL))
3876 #define  MX6Q_PAD_EIM_D17__IPU1_DI0_PIN6                \
3877                 (_MX6Q_PAD_EIM_D17__IPU1_DI0_PIN6 | MUX_PAD_CTRL(NO_PAD_CTRL))
3878 #define  MX6Q_PAD_EIM_D17__IPU2_CSI1_PIXCLK             \
3879                 (_MX6Q_PAD_EIM_D17__IPU2_CSI1_PIXCLK | MUX_PAD_CTRL(NO_PAD_CTRL))
3880 #define  MX6Q_PAD_EIM_D17__DCIC1_DCIC_OUT               \
3881                 (_MX6Q_PAD_EIM_D17__DCIC1_DCIC_OUT | MUX_PAD_CTRL(NO_PAD_CTRL))
3882 #define  MX6Q_PAD_EIM_D17__GPIO_3_17            \
3883                 (_MX6Q_PAD_EIM_D17__GPIO_3_17 | MUX_PAD_CTRL(NO_PAD_CTRL))
3884 #define  MX6Q_PAD_EIM_D17__I2C3_SCL             \
3885                 (_MX6Q_PAD_EIM_D17__I2C3_SCL | MUX_PAD_CTRL(NO_PAD_CTRL))
3886 #define  MX6Q_PAD_EIM_D17__PL301_MX6QPER1_HBURST_1              \
3887                 (_MX6Q_PAD_EIM_D17__PL301_MX6QPER1_HBURST_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
3888
3889 #define  MX6Q_PAD_EIM_D18__WEIM_WEIM_D_18               \
3890                 (_MX6Q_PAD_EIM_D18__WEIM_WEIM_D_18 | MUX_PAD_CTRL(NO_PAD_CTRL))
3891 #define  MX6Q_PAD_EIM_D18__ECSPI1_MOSI          \
3892                 (_MX6Q_PAD_EIM_D18__ECSPI1_MOSI | MUX_PAD_CTRL(NO_PAD_CTRL))
3893 #define  MX6Q_PAD_EIM_D18__IPU1_DI0_PIN7                \
3894                 (_MX6Q_PAD_EIM_D18__IPU1_DI0_PIN7 | MUX_PAD_CTRL(NO_PAD_CTRL))
3895 #define  MX6Q_PAD_EIM_D18__IPU2_CSI1_D_17               \
3896                 (_MX6Q_PAD_EIM_D18__IPU2_CSI1_D_17 | MUX_PAD_CTRL(NO_PAD_CTRL))
3897 #define  MX6Q_PAD_EIM_D18__IPU1_DI1_D0_CS               \
3898                 (_MX6Q_PAD_EIM_D18__IPU1_DI1_D0_CS | MUX_PAD_CTRL(NO_PAD_CTRL))
3899 #define  MX6Q_PAD_EIM_D18__GPIO_3_18            \
3900                 (_MX6Q_PAD_EIM_D18__GPIO_3_18 | MUX_PAD_CTRL(NO_PAD_CTRL))
3901 #define  MX6Q_PAD_EIM_D18__I2C3_SDA             \
3902                 (_MX6Q_PAD_EIM_D18__I2C3_SDA | MUX_PAD_CTRL(NO_PAD_CTRL))
3903 #define  MX6Q_PAD_EIM_D18__PL301_MX6QPER1_HBURST_2              \
3904                 (_MX6Q_PAD_EIM_D18__PL301_MX6QPER1_HBURST_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
3905
3906 #define  MX6Q_PAD_EIM_D19__WEIM_WEIM_D_19               \
3907                 (_MX6Q_PAD_EIM_D19__WEIM_WEIM_D_19 | MUX_PAD_CTRL(NO_PAD_CTRL))
3908 #define  MX6Q_PAD_EIM_D19__ECSPI1_SS1           \
3909                 (_MX6Q_PAD_EIM_D19__ECSPI1_SS1 | MUX_PAD_CTRL(NO_PAD_CTRL))
3910 #define  MX6Q_PAD_EIM_D19__IPU1_DI0_PIN8                \
3911                 (_MX6Q_PAD_EIM_D19__IPU1_DI0_PIN8 | MUX_PAD_CTRL(NO_PAD_CTRL))
3912 #define  MX6Q_PAD_EIM_D19__IPU2_CSI1_D_16               \
3913                 (_MX6Q_PAD_EIM_D19__IPU2_CSI1_D_16 | MUX_PAD_CTRL(NO_PAD_CTRL))
3914 #define  MX6Q_PAD_EIM_D19__UART1_CTS            \
3915                 (_MX6Q_PAD_EIM_D19__UART1_CTS | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
3916 #define  MX6Q_PAD_EIM_D19__GPIO_3_19            \
3917                 (_MX6Q_PAD_EIM_D19__GPIO_3_19 | MUX_PAD_CTRL(NO_PAD_CTRL))
3918 #define  MX6Q_PAD_EIM_D19__EPIT1_EPITO          \
3919                 (_MX6Q_PAD_EIM_D19__EPIT1_EPITO | MUX_PAD_CTRL(NO_PAD_CTRL))
3920 #define  MX6Q_PAD_EIM_D19__PL301_MX6QPER1_HRESP         \
3921                 (_MX6Q_PAD_EIM_D19__PL301_MX6QPER1_HRESP | MUX_PAD_CTRL(NO_PAD_CTRL))
3922
3923 #define  MX6Q_PAD_EIM_D20__WEIM_WEIM_D_20               \
3924                 (_MX6Q_PAD_EIM_D20__WEIM_WEIM_D_20 | MUX_PAD_CTRL(NO_PAD_CTRL))
3925 #define  MX6Q_PAD_EIM_D20__ECSPI4_SS0           \
3926                 (_MX6Q_PAD_EIM_D20__ECSPI4_SS0 | MUX_PAD_CTRL(NO_PAD_CTRL))
3927 #define  MX6Q_PAD_EIM_D20__IPU1_DI0_PIN16               \
3928                 (_MX6Q_PAD_EIM_D20__IPU1_DI0_PIN16 | MUX_PAD_CTRL(NO_PAD_CTRL))
3929 #define  MX6Q_PAD_EIM_D20__IPU2_CSI1_D_15               \
3930                 (_MX6Q_PAD_EIM_D20__IPU2_CSI1_D_15 | MUX_PAD_CTRL(NO_PAD_CTRL))
3931 #define  MX6Q_PAD_EIM_D20__UART1_CTS            \
3932                 (_MX6Q_PAD_EIM_D20__UART1_CTS | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
3933 #define  MX6Q_PAD_EIM_D20__UART1_RTS            \
3934                 (_MX6Q_PAD_EIM_D20__UART1_RTS | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
3935 #define  MX6Q_PAD_EIM_D20__GPIO_3_20            \
3936                 (_MX6Q_PAD_EIM_D20__GPIO_3_20 | MUX_PAD_CTRL(NO_PAD_CTRL))
3937 #define  MX6Q_PAD_EIM_D20__EPIT2_EPITO          \
3938                 (_MX6Q_PAD_EIM_D20__EPIT2_EPITO | MUX_PAD_CTRL(NO_PAD_CTRL))
3939
3940 #define  MX6Q_PAD_EIM_D21__WEIM_WEIM_D_21               \
3941                 (_MX6Q_PAD_EIM_D21__WEIM_WEIM_D_21 | MUX_PAD_CTRL(NO_PAD_CTRL))
3942 #define  MX6Q_PAD_EIM_D21__ECSPI4_SCLK          \
3943                 (_MX6Q_PAD_EIM_D21__ECSPI4_SCLK | MUX_PAD_CTRL(NO_PAD_CTRL))
3944 #define  MX6Q_PAD_EIM_D21__IPU1_DI0_PIN17               \
3945                 (_MX6Q_PAD_EIM_D21__IPU1_DI0_PIN17 | MUX_PAD_CTRL(NO_PAD_CTRL))
3946 #define  MX6Q_PAD_EIM_D21__IPU2_CSI1_D_11               \
3947                 (_MX6Q_PAD_EIM_D21__IPU2_CSI1_D_11 | MUX_PAD_CTRL(NO_PAD_CTRL))
3948 #define  MX6Q_PAD_EIM_D21__USBOH3_USBOTG_OC             \
3949                 (_MX6Q_PAD_EIM_D21__USBOH3_USBOTG_OC | MUX_PAD_CTRL(NO_PAD_CTRL))
3950 #define  MX6Q_PAD_EIM_D21__GPIO_3_21            \
3951                 (_MX6Q_PAD_EIM_D21__GPIO_3_21 | MUX_PAD_CTRL(NO_PAD_CTRL))
3952 #define  MX6Q_PAD_EIM_D21__I2C1_SCL             \
3953                 (_MX6Q_PAD_EIM_D21__I2C1_SCL | MUX_PAD_CTRL(NO_PAD_CTRL))
3954 #define  MX6Q_PAD_EIM_D21__SPDIF_IN1            \
3955                 (_MX6Q_PAD_EIM_D21__SPDIF_IN1 | MUX_PAD_CTRL(NO_PAD_CTRL))
3956
3957 #define  MX6Q_PAD_EIM_D22__WEIM_WEIM_D_22               \
3958                 (_MX6Q_PAD_EIM_D22__WEIM_WEIM_D_22 | MUX_PAD_CTRL(NO_PAD_CTRL))
3959 #define  MX6Q_PAD_EIM_D22__ECSPI4_MISO          \
3960                 (_MX6Q_PAD_EIM_D22__ECSPI4_MISO | MUX_PAD_CTRL(NO_PAD_CTRL))
3961 #define  MX6Q_PAD_EIM_D22__IPU1_DI0_PIN1                \
3962                 (_MX6Q_PAD_EIM_D22__IPU1_DI0_PIN1 | MUX_PAD_CTRL(NO_PAD_CTRL))
3963 #define  MX6Q_PAD_EIM_D22__IPU2_CSI1_D_10               \
3964                 (_MX6Q_PAD_EIM_D22__IPU2_CSI1_D_10 | MUX_PAD_CTRL(NO_PAD_CTRL))
3965 #define  MX6Q_PAD_EIM_D22__USBOH3_USBOTG_PWR            \
3966                 (_MX6Q_PAD_EIM_D22__USBOH3_USBOTG_PWR | MUX_PAD_CTRL(NO_PAD_CTRL))
3967 #define  MX6Q_PAD_EIM_D22__GPIO_3_22            \
3968                 (_MX6Q_PAD_EIM_D22__GPIO_3_22 | MUX_PAD_CTRL(NO_PAD_CTRL))
3969 #define  MX6Q_PAD_EIM_D22__SPDIF_OUT1           \
3970                 (_MX6Q_PAD_EIM_D22__SPDIF_OUT1 | MUX_PAD_CTRL(NO_PAD_CTRL))
3971 #define  MX6Q_PAD_EIM_D22__PL301_MX6QPER1_HWRITE                \
3972                 (_MX6Q_PAD_EIM_D22__PL301_MX6QPER1_HWRITE | MUX_PAD_CTRL(NO_PAD_CTRL))
3973
3974 #define  MX6Q_PAD_EIM_D23__WEIM_WEIM_D_23               \
3975                 (_MX6Q_PAD_EIM_D23__WEIM_WEIM_D_23 | MUX_PAD_CTRL(NO_PAD_CTRL))
3976 #define  MX6Q_PAD_EIM_D23__IPU1_DI0_D0_CS               \
3977                 (_MX6Q_PAD_EIM_D23__IPU1_DI0_D0_CS | MUX_PAD_CTRL(NO_PAD_CTRL))
3978 #define  MX6Q_PAD_EIM_D23__UART3_CTS            \
3979                 (_MX6Q_PAD_EIM_D23__UART3_CTS | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
3980 #define  MX6Q_PAD_EIM_D23__UART1_DCD            \
3981                 (_MX6Q_PAD_EIM_D23__UART1_DCD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
3982 #define  MX6Q_PAD_EIM_D23__IPU2_CSI1_DATA_EN            \
3983                 (_MX6Q_PAD_EIM_D23__IPU2_CSI1_DATA_EN | MUX_PAD_CTRL(NO_PAD_CTRL))
3984 #define  MX6Q_PAD_EIM_D23__GPIO_3_23            \
3985                 (_MX6Q_PAD_EIM_D23__GPIO_3_23 | MUX_PAD_CTRL(NO_PAD_CTRL))
3986 #define  MX6Q_PAD_EIM_D23__IPU1_DI1_PIN2                \
3987                 (_MX6Q_PAD_EIM_D23__IPU1_DI1_PIN2 | MUX_PAD_CTRL(NO_PAD_CTRL))
3988 #define  MX6Q_PAD_EIM_D23__IPU1_DI1_PIN14               \
3989                 (_MX6Q_PAD_EIM_D23__IPU1_DI1_PIN14 | MUX_PAD_CTRL(NO_PAD_CTRL))
3990
3991 #define  MX6Q_PAD_EIM_EB3__WEIM_WEIM_EB_3               \
3992                 (_MX6Q_PAD_EIM_EB3__WEIM_WEIM_EB_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
3993 #define  MX6Q_PAD_EIM_EB3__ECSPI4_RDY           \
3994                 (_MX6Q_PAD_EIM_EB3__ECSPI4_RDY | MUX_PAD_CTRL(NO_PAD_CTRL))
3995 #define  MX6Q_PAD_EIM_EB3__UART3_CTS            \
3996                 (_MX6Q_PAD_EIM_EB3__UART3_CTS | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
3997 #define  MX6Q_PAD_EIM_EB3__UART3_RTS            \
3998                 (_MX6Q_PAD_EIM_EB3__UART3_RTS | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
3999 #define  MX6Q_PAD_EIM_EB3__UART1_RI             \
4000                 (_MX6Q_PAD_EIM_EB3__UART1_RI | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
4001 #define  MX6Q_PAD_EIM_EB3__IPU2_CSI1_HSYNC              \
4002                 (_MX6Q_PAD_EIM_EB3__IPU2_CSI1_HSYNC | MUX_PAD_CTRL(NO_PAD_CTRL))
4003 #define  MX6Q_PAD_EIM_EB3__GPIO_2_31            \
4004                 (_MX6Q_PAD_EIM_EB3__GPIO_2_31 | MUX_PAD_CTRL(NO_PAD_CTRL))
4005 #define  MX6Q_PAD_EIM_EB3__IPU1_DI1_PIN3                \
4006                 (_MX6Q_PAD_EIM_EB3__IPU1_DI1_PIN3 | MUX_PAD_CTRL(NO_PAD_CTRL))
4007 #define  MX6Q_PAD_EIM_EB3__SRC_BT_CFG_31                \
4008                 (_MX6Q_PAD_EIM_EB3__SRC_BT_CFG_31 | MUX_PAD_CTRL(NO_PAD_CTRL))
4009
4010 #define  MX6Q_PAD_EIM_D24__WEIM_WEIM_D_24               \
4011                 (_MX6Q_PAD_EIM_D24__WEIM_WEIM_D_24 | MUX_PAD_CTRL(NO_PAD_CTRL))
4012 #define  MX6Q_PAD_EIM_D24__ECSPI4_SS2           \
4013                 (_MX6Q_PAD_EIM_D24__ECSPI4_SS2 | MUX_PAD_CTRL(NO_PAD_CTRL))
4014 #define  MX6Q_PAD_EIM_D24__UART3_TXD            \
4015                 (_MX6Q_PAD_EIM_D24__UART3_TXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
4016 #define  MX6Q_PAD_EIM_D24__UART3_RXD            \
4017                 (_MX6Q_PAD_EIM_D24__UART3_RXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
4018 #define  MX6Q_PAD_EIM_D24__ECSPI1_SS2           \
4019                 (_MX6Q_PAD_EIM_D24__ECSPI1_SS2 | MUX_PAD_CTRL(NO_PAD_CTRL))
4020 #define  MX6Q_PAD_EIM_D24__ECSPI2_SS2           \
4021                 (_MX6Q_PAD_EIM_D24__ECSPI2_SS2 | MUX_PAD_CTRL(NO_PAD_CTRL))
4022 #define  MX6Q_PAD_EIM_D24__GPIO_3_24            \
4023                 (_MX6Q_PAD_EIM_D24__GPIO_3_24 | MUX_PAD_CTRL(NO_PAD_CTRL))
4024 #define  MX6Q_PAD_EIM_D24__AUDMUX_AUD5_RXFS             \
4025                 (_MX6Q_PAD_EIM_D24__AUDMUX_AUD5_RXFS | MUX_PAD_CTRL(NO_PAD_CTRL))
4026 #define  MX6Q_PAD_EIM_D24__UART1_DTR            \
4027                 (_MX6Q_PAD_EIM_D24__UART1_DTR | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
4028
4029 #define  MX6Q_PAD_EIM_D25__WEIM_WEIM_D_25               \
4030                 (_MX6Q_PAD_EIM_D25__WEIM_WEIM_D_25 | MUX_PAD_CTRL(NO_PAD_CTRL))
4031 #define  MX6Q_PAD_EIM_D25__ECSPI4_SS3           \
4032                 (_MX6Q_PAD_EIM_D25__ECSPI4_SS3 | MUX_PAD_CTRL(NO_PAD_CTRL))
4033 #define  MX6Q_PAD_EIM_D25__UART3_TXD            \
4034                 (_MX6Q_PAD_EIM_D25__UART3_TXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
4035 #define  MX6Q_PAD_EIM_D25__UART3_RXD            \
4036                 (_MX6Q_PAD_EIM_D25__UART3_RXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
4037 #define  MX6Q_PAD_EIM_D25__ECSPI1_SS3           \
4038                 (_MX6Q_PAD_EIM_D25__ECSPI1_SS3 | MUX_PAD_CTRL(NO_PAD_CTRL))
4039 #define  MX6Q_PAD_EIM_D25__ECSPI2_SS3           \
4040                 (_MX6Q_PAD_EIM_D25__ECSPI2_SS3 | MUX_PAD_CTRL(NO_PAD_CTRL))
4041 #define  MX6Q_PAD_EIM_D25__GPIO_3_25            \
4042                 (_MX6Q_PAD_EIM_D25__GPIO_3_25 | MUX_PAD_CTRL(NO_PAD_CTRL))
4043 #define  MX6Q_PAD_EIM_D25__AUDMUX_AUD5_RXC              \
4044                 (_MX6Q_PAD_EIM_D25__AUDMUX_AUD5_RXC | MUX_PAD_CTRL(NO_PAD_CTRL))
4045 #define  MX6Q_PAD_EIM_D25__UART1_DSR            \
4046                 (_MX6Q_PAD_EIM_D25__UART1_DSR | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
4047
4048 #define  MX6Q_PAD_EIM_D26__WEIM_WEIM_D_26               \
4049                 (_MX6Q_PAD_EIM_D26__WEIM_WEIM_D_26 | MUX_PAD_CTRL(NO_PAD_CTRL))
4050 #define  MX6Q_PAD_EIM_D26__IPU1_DI1_PIN11               \
4051                 (_MX6Q_PAD_EIM_D26__IPU1_DI1_PIN11 | MUX_PAD_CTRL(NO_PAD_CTRL))
4052 #define  MX6Q_PAD_EIM_D26__IPU1_CSI0_D_1                \
4053                 (_MX6Q_PAD_EIM_D26__IPU1_CSI0_D_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
4054 #define  MX6Q_PAD_EIM_D26__IPU2_CSI1_D_14               \
4055                 (_MX6Q_PAD_EIM_D26__IPU2_CSI1_D_14 | MUX_PAD_CTRL(NO_PAD_CTRL))
4056 #define  MX6Q_PAD_EIM_D26__UART2_TXD            \
4057                 (_MX6Q_PAD_EIM_D26__UART2_TXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
4058 #define  MX6Q_PAD_EIM_D26__UART2_RXD            \
4059                 (_MX6Q_PAD_EIM_D26__UART2_RXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
4060 #define  MX6Q_PAD_EIM_D26__GPIO_3_26            \
4061                 (_MX6Q_PAD_EIM_D26__GPIO_3_26 | MUX_PAD_CTRL(NO_PAD_CTRL))
4062 #define  MX6Q_PAD_EIM_D26__IPU1_SISG_2          \
4063                 (_MX6Q_PAD_EIM_D26__IPU1_SISG_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
4064 #define  MX6Q_PAD_EIM_D26__IPU1_DISP1_DAT_22            \
4065                 (_MX6Q_PAD_EIM_D26__IPU1_DISP1_DAT_22 | MUX_PAD_CTRL(NO_PAD_CTRL))
4066
4067 #define  MX6Q_PAD_EIM_D27__WEIM_WEIM_D_27               \
4068                 (_MX6Q_PAD_EIM_D27__WEIM_WEIM_D_27 | MUX_PAD_CTRL(NO_PAD_CTRL))
4069 #define  MX6Q_PAD_EIM_D27__IPU1_DI1_PIN13               \
4070                 (_MX6Q_PAD_EIM_D27__IPU1_DI1_PIN13 | MUX_PAD_CTRL(NO_PAD_CTRL))
4071 #define  MX6Q_PAD_EIM_D27__IPU1_CSI0_D_0                \
4072                 (_MX6Q_PAD_EIM_D27__IPU1_CSI0_D_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
4073 #define  MX6Q_PAD_EIM_D27__IPU2_CSI1_D_13               \
4074                 (_MX6Q_PAD_EIM_D27__IPU2_CSI1_D_13 | MUX_PAD_CTRL(NO_PAD_CTRL))
4075 #define  MX6Q_PAD_EIM_D27__UART2_TXD            \
4076                 (_MX6Q_PAD_EIM_D27__UART2_TXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
4077 #define  MX6Q_PAD_EIM_D27__UART2_RXD            \
4078                 (_MX6Q_PAD_EIM_D27__UART2_RXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
4079 #define  MX6Q_PAD_EIM_D27__GPIO_3_27            \
4080                 (_MX6Q_PAD_EIM_D27__GPIO_3_27 | MUX_PAD_CTRL(NO_PAD_CTRL))
4081 #define  MX6Q_PAD_EIM_D27__IPU1_SISG_3          \
4082                 (_MX6Q_PAD_EIM_D27__IPU1_SISG_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
4083 #define  MX6Q_PAD_EIM_D27__IPU1_DISP1_DAT_23            \
4084                 (_MX6Q_PAD_EIM_D27__IPU1_DISP1_DAT_23 | MUX_PAD_CTRL(NO_PAD_CTRL))
4085
4086 #define  MX6Q_PAD_EIM_D28__WEIM_WEIM_D_28               \
4087                 (_MX6Q_PAD_EIM_D28__WEIM_WEIM_D_28 | MUX_PAD_CTRL(NO_PAD_CTRL))
4088 #define  MX6Q_PAD_EIM_D28__I2C1_SDA             \
4089                 (_MX6Q_PAD_EIM_D28__I2C1_SDA | MUX_PAD_CTRL(NO_PAD_CTRL))
4090 #define  MX6Q_PAD_EIM_D28__ECSPI4_MOSI          \
4091                 (_MX6Q_PAD_EIM_D28__ECSPI4_MOSI | MUX_PAD_CTRL(NO_PAD_CTRL))
4092 #define  MX6Q_PAD_EIM_D28__IPU2_CSI1_D_12               \
4093                 (_MX6Q_PAD_EIM_D28__IPU2_CSI1_D_12 | MUX_PAD_CTRL(NO_PAD_CTRL))
4094 #define  MX6Q_PAD_EIM_D28__UART2_CTS            \
4095                 (_MX6Q_PAD_EIM_D28__UART2_CTS | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
4096 #define  MX6Q_PAD_EIM_D28__GPIO_3_28            \
4097                 (_MX6Q_PAD_EIM_D28__GPIO_3_28 | MUX_PAD_CTRL(NO_PAD_CTRL))
4098 #define  MX6Q_PAD_EIM_D28__IPU1_EXT_TRIG                \
4099                 (_MX6Q_PAD_EIM_D28__IPU1_EXT_TRIG | MUX_PAD_CTRL(NO_PAD_CTRL))
4100 #define  MX6Q_PAD_EIM_D28__IPU1_DI0_PIN13               \
4101                 (_MX6Q_PAD_EIM_D28__IPU1_DI0_PIN13 | MUX_PAD_CTRL(NO_PAD_CTRL))
4102
4103 #define  MX6Q_PAD_EIM_D29__WEIM_WEIM_D_29               \
4104                 (_MX6Q_PAD_EIM_D29__WEIM_WEIM_D_29 | MUX_PAD_CTRL(NO_PAD_CTRL))
4105 #define  MX6Q_PAD_EIM_D29__IPU1_DI1_PIN15               \
4106                 (_MX6Q_PAD_EIM_D29__IPU1_DI1_PIN15 | MUX_PAD_CTRL(NO_PAD_CTRL))
4107 #define  MX6Q_PAD_EIM_D29__ECSPI4_SS0           \
4108                 (_MX6Q_PAD_EIM_D29__ECSPI4_SS0 | MUX_PAD_CTRL(NO_PAD_CTRL))
4109 #define  MX6Q_PAD_EIM_D29__UART2_CTS            \
4110                 (_MX6Q_PAD_EIM_D29__UART2_CTS | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
4111 #define  MX6Q_PAD_EIM_D29__UART2_RTS            \
4112                 (_MX6Q_PAD_EIM_D29__UART2_RTS | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
4113 #define  MX6Q_PAD_EIM_D29__GPIO_3_29            \
4114                 (_MX6Q_PAD_EIM_D29__GPIO_3_29 | MUX_PAD_CTRL(NO_PAD_CTRL))
4115 #define  MX6Q_PAD_EIM_D29__IPU2_CSI1_VSYNC              \
4116                 (_MX6Q_PAD_EIM_D29__IPU2_CSI1_VSYNC | MUX_PAD_CTRL(NO_PAD_CTRL))
4117 #define  MX6Q_PAD_EIM_D29__IPU1_DI0_PIN14               \
4118                 (_MX6Q_PAD_EIM_D29__IPU1_DI0_PIN14 | MUX_PAD_CTRL(NO_PAD_CTRL))
4119
4120 #define  MX6Q_PAD_EIM_D30__WEIM_WEIM_D_30               \
4121                 (_MX6Q_PAD_EIM_D30__WEIM_WEIM_D_30 | MUX_PAD_CTRL(NO_PAD_CTRL))
4122 #define  MX6Q_PAD_EIM_D30__IPU1_DISP1_DAT_21            \
4123                 (_MX6Q_PAD_EIM_D30__IPU1_DISP1_DAT_21 | MUX_PAD_CTRL(NO_PAD_CTRL))
4124 #define  MX6Q_PAD_EIM_D30__IPU1_DI0_PIN11               \
4125                 (_MX6Q_PAD_EIM_D30__IPU1_DI0_PIN11 | MUX_PAD_CTRL(NO_PAD_CTRL))
4126 #define  MX6Q_PAD_EIM_D30__IPU1_CSI0_D_3                \
4127                 (_MX6Q_PAD_EIM_D30__IPU1_CSI0_D_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
4128 #define  MX6Q_PAD_EIM_D30__UART3_CTS            \
4129                 (_MX6Q_PAD_EIM_D30__UART3_CTS | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
4130 #define  MX6Q_PAD_EIM_D30__GPIO_3_30            \
4131                 (_MX6Q_PAD_EIM_D30__GPIO_3_30 | MUX_PAD_CTRL(NO_PAD_CTRL))
4132 #define  MX6Q_PAD_EIM_D30__USBOH3_USBH1_OC              \
4133                 (_MX6Q_PAD_EIM_D30__USBOH3_USBH1_OC | MUX_PAD_CTRL(NO_PAD_CTRL))
4134 #define  MX6Q_PAD_EIM_D30__PL301_MX6QPER1_HPROT_0               \
4135                 (_MX6Q_PAD_EIM_D30__PL301_MX6QPER1_HPROT_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
4136
4137 #define  MX6Q_PAD_EIM_D31__WEIM_WEIM_D_31               \
4138                 (_MX6Q_PAD_EIM_D31__WEIM_WEIM_D_31 | MUX_PAD_CTRL(NO_PAD_CTRL))
4139 #define  MX6Q_PAD_EIM_D31__IPU1_DISP1_DAT_20            \
4140                 (_MX6Q_PAD_EIM_D31__IPU1_DISP1_DAT_20 | MUX_PAD_CTRL(NO_PAD_CTRL))
4141 #define  MX6Q_PAD_EIM_D31__IPU1_DI0_PIN12               \
4142                 (_MX6Q_PAD_EIM_D31__IPU1_DI0_PIN12 | MUX_PAD_CTRL(NO_PAD_CTRL))
4143 #define  MX6Q_PAD_EIM_D31__IPU1_CSI0_D_2                \
4144                 (_MX6Q_PAD_EIM_D31__IPU1_CSI0_D_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
4145 #define  MX6Q_PAD_EIM_D31__UART3_CTS            \
4146                 (_MX6Q_PAD_EIM_D31__UART3_CTS | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
4147 #define  MX6Q_PAD_EIM_D31__UART3_RTS            \
4148                 (_MX6Q_PAD_EIM_D31__UART3_RTS | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
4149 #define  MX6Q_PAD_EIM_D31__GPIO_3_31            \
4150                 (_MX6Q_PAD_EIM_D31__GPIO_3_31 | MUX_PAD_CTRL(NO_PAD_CTRL))
4151 #define  MX6Q_PAD_EIM_D31__USBOH3_USBH1_PWR             \
4152                 (_MX6Q_PAD_EIM_D31__USBOH3_USBH1_PWR | MUX_PAD_CTRL(NO_PAD_CTRL))
4153 #define  MX6Q_PAD_EIM_D31__PL301_MX6QPER1_HPROT_1               \
4154                 (_MX6Q_PAD_EIM_D31__PL301_MX6QPER1_HPROT_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
4155
4156 #define  MX6Q_PAD_EIM_A24__WEIM_WEIM_A_24               \
4157                 (_MX6Q_PAD_EIM_A24__WEIM_WEIM_A_24 | MUX_PAD_CTRL(NO_PAD_CTRL))
4158 #define  MX6Q_PAD_EIM_A24__IPU1_DISP1_DAT_19            \
4159                 (_MX6Q_PAD_EIM_A24__IPU1_DISP1_DAT_19 | MUX_PAD_CTRL(NO_PAD_CTRL))
4160 #define  MX6Q_PAD_EIM_A24__IPU2_CSI1_D_19               \
4161                 (_MX6Q_PAD_EIM_A24__IPU2_CSI1_D_19 | MUX_PAD_CTRL(NO_PAD_CTRL))
4162 #define  MX6Q_PAD_EIM_A24__IPU2_SISG_2          \
4163                 (_MX6Q_PAD_EIM_A24__IPU2_SISG_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
4164 #define  MX6Q_PAD_EIM_A24__IPU1_SISG_2          \
4165                 (_MX6Q_PAD_EIM_A24__IPU1_SISG_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
4166 #define  MX6Q_PAD_EIM_A24__GPIO_5_4             \
4167                 (_MX6Q_PAD_EIM_A24__GPIO_5_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
4168 #define  MX6Q_PAD_EIM_A24__PL301_MX6QPER1_HPROT_2               \
4169                 (_MX6Q_PAD_EIM_A24__PL301_MX6QPER1_HPROT_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
4170 #define  MX6Q_PAD_EIM_A24__SRC_BT_CFG_24                \
4171                 (_MX6Q_PAD_EIM_A24__SRC_BT_CFG_24 | MUX_PAD_CTRL(NO_PAD_CTRL))
4172
4173 #define  MX6Q_PAD_EIM_A23__WEIM_WEIM_A_23               \
4174                 (_MX6Q_PAD_EIM_A23__WEIM_WEIM_A_23 | MUX_PAD_CTRL(NO_PAD_CTRL))
4175 #define  MX6Q_PAD_EIM_A23__IPU1_DISP1_DAT_18            \
4176                 (_MX6Q_PAD_EIM_A23__IPU1_DISP1_DAT_18 | MUX_PAD_CTRL(NO_PAD_CTRL))
4177 #define  MX6Q_PAD_EIM_A23__IPU2_CSI1_D_18               \
4178                 (_MX6Q_PAD_EIM_A23__IPU2_CSI1_D_18 | MUX_PAD_CTRL(NO_PAD_CTRL))
4179 #define  MX6Q_PAD_EIM_A23__IPU2_SISG_3          \
4180                 (_MX6Q_PAD_EIM_A23__IPU2_SISG_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
4181 #define  MX6Q_PAD_EIM_A23__IPU1_SISG_3          \
4182                 (_MX6Q_PAD_EIM_A23__IPU1_SISG_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
4183 #define  MX6Q_PAD_EIM_A23__GPIO_6_6             \
4184                 (_MX6Q_PAD_EIM_A23__GPIO_6_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
4185 #define  MX6Q_PAD_EIM_A23__PL301_MX6QPER1_HPROT_3               \
4186                 (_MX6Q_PAD_EIM_A23__PL301_MX6QPER1_HPROT_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
4187 #define  MX6Q_PAD_EIM_A23__SRC_BT_CFG_23                \
4188                 (_MX6Q_PAD_EIM_A23__SRC_BT_CFG_23 | MUX_PAD_CTRL(NO_PAD_CTRL))
4189
4190 #define  MX6Q_PAD_EIM_A22__WEIM_WEIM_A_22               \
4191                 (_MX6Q_PAD_EIM_A22__WEIM_WEIM_A_22 | MUX_PAD_CTRL(NO_PAD_CTRL))
4192 #define  MX6Q_PAD_EIM_A22__IPU1_DISP1_DAT_17            \
4193                 (_MX6Q_PAD_EIM_A22__IPU1_DISP1_DAT_17 | MUX_PAD_CTRL(NO_PAD_CTRL))
4194 #define  MX6Q_PAD_EIM_A22__IPU2_CSI1_D_17               \
4195                 (_MX6Q_PAD_EIM_A22__IPU2_CSI1_D_17 | MUX_PAD_CTRL(NO_PAD_CTRL))
4196 #define  MX6Q_PAD_EIM_A22__GPIO_2_16            \
4197                 (_MX6Q_PAD_EIM_A22__GPIO_2_16 | MUX_PAD_CTRL(NO_PAD_CTRL))
4198 #define  MX6Q_PAD_EIM_A22__TPSMP_HDATA_0                \
4199                 (_MX6Q_PAD_EIM_A22__TPSMP_HDATA_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
4200 #define  MX6Q_PAD_EIM_A22__SRC_BT_CFG_22                \
4201                 (_MX6Q_PAD_EIM_A22__SRC_BT_CFG_22 | MUX_PAD_CTRL(NO_PAD_CTRL))
4202
4203 #define  MX6Q_PAD_EIM_A21__WEIM_WEIM_A_21               \
4204                 (_MX6Q_PAD_EIM_A21__WEIM_WEIM_A_21 | MUX_PAD_CTRL(NO_PAD_CTRL))
4205 #define  MX6Q_PAD_EIM_A21__IPU1_DISP1_DAT_16            \
4206                 (_MX6Q_PAD_EIM_A21__IPU1_DISP1_DAT_16 | MUX_PAD_CTRL(NO_PAD_CTRL))
4207 #define  MX6Q_PAD_EIM_A21__IPU2_CSI1_D_16               \
4208                 (_MX6Q_PAD_EIM_A21__IPU2_CSI1_D_16 | MUX_PAD_CTRL(NO_PAD_CTRL))
4209 #define  MX6Q_PAD_EIM_A21__RESERVED_RESERVED            \
4210                 (_MX6Q_PAD_EIM_A21__RESERVED_RESERVED | MUX_PAD_CTRL(NO_PAD_CTRL))
4211 #define  MX6Q_PAD_EIM_A21__MIPI_CORE_DPHY_TEST_OUT_18           \
4212                 (_MX6Q_PAD_EIM_A21__MIPI_CORE_DPHY_TEST_OUT_18 | MUX_PAD_CTRL(NO_PAD_CTRL))
4213 #define  MX6Q_PAD_EIM_A21__GPIO_2_17            \
4214                 (_MX6Q_PAD_EIM_A21__GPIO_2_17 | MUX_PAD_CTRL(NO_PAD_CTRL))
4215 #define  MX6Q_PAD_EIM_A21__TPSMP_HDATA_1                \
4216                 (_MX6Q_PAD_EIM_A21__TPSMP_HDATA_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
4217 #define  MX6Q_PAD_EIM_A21__SRC_BT_CFG_21                \
4218                 (_MX6Q_PAD_EIM_A21__SRC_BT_CFG_21 | MUX_PAD_CTRL(NO_PAD_CTRL))
4219
4220 #define  MX6Q_PAD_EIM_A20__WEIM_WEIM_A_20               \
4221                 (_MX6Q_PAD_EIM_A20__WEIM_WEIM_A_20 | MUX_PAD_CTRL(NO_PAD_CTRL))
4222 #define  MX6Q_PAD_EIM_A20__IPU1_DISP1_DAT_15            \
4223                 (_MX6Q_PAD_EIM_A20__IPU1_DISP1_DAT_15 | MUX_PAD_CTRL(NO_PAD_CTRL))
4224 #define  MX6Q_PAD_EIM_A20__IPU2_CSI1_D_15               \
4225                 (_MX6Q_PAD_EIM_A20__IPU2_CSI1_D_15 | MUX_PAD_CTRL(NO_PAD_CTRL))
4226 #define  MX6Q_PAD_EIM_A20__RESERVED_RESERVED            \
4227                 (_MX6Q_PAD_EIM_A20__RESERVED_RESERVED | MUX_PAD_CTRL(NO_PAD_CTRL))
4228 #define  MX6Q_PAD_EIM_A20__MIPI_CORE_DPHY_TEST_OUT_19           \
4229                 (_MX6Q_PAD_EIM_A20__MIPI_CORE_DPHY_TEST_OUT_19 | MUX_PAD_CTRL(NO_PAD_CTRL))
4230 #define  MX6Q_PAD_EIM_A20__GPIO_2_18            \
4231                 (_MX6Q_PAD_EIM_A20__GPIO_2_18 | MUX_PAD_CTRL(NO_PAD_CTRL))
4232 #define  MX6Q_PAD_EIM_A20__TPSMP_HDATA_2                \
4233                 (_MX6Q_PAD_EIM_A20__TPSMP_HDATA_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
4234 #define  MX6Q_PAD_EIM_A20__SRC_BT_CFG_20                \
4235                 (_MX6Q_PAD_EIM_A20__SRC_BT_CFG_20 | MUX_PAD_CTRL(NO_PAD_CTRL))
4236
4237 #define  MX6Q_PAD_EIM_A19__WEIM_WEIM_A_19               \
4238                 (_MX6Q_PAD_EIM_A19__WEIM_WEIM_A_19 | MUX_PAD_CTRL(NO_PAD_CTRL))
4239 #define  MX6Q_PAD_EIM_A19__IPU1_DISP1_DAT_14            \
4240                 (_MX6Q_PAD_EIM_A19__IPU1_DISP1_DAT_14 | MUX_PAD_CTRL(NO_PAD_CTRL))
4241 #define  MX6Q_PAD_EIM_A19__IPU2_CSI1_D_14               \
4242                 (_MX6Q_PAD_EIM_A19__IPU2_CSI1_D_14 | MUX_PAD_CTRL(NO_PAD_CTRL))
4243 #define  MX6Q_PAD_EIM_A19__RESERVED_RESERVED            \
4244                 (_MX6Q_PAD_EIM_A19__RESERVED_RESERVED | MUX_PAD_CTRL(NO_PAD_CTRL))
4245 #define  MX6Q_PAD_EIM_A19__MIPI_CORE_DPHY_TEST_OUT_20           \
4246                 (_MX6Q_PAD_EIM_A19__MIPI_CORE_DPHY_TEST_OUT_20 | MUX_PAD_CTRL(NO_PAD_CTRL))
4247 #define  MX6Q_PAD_EIM_A19__GPIO_2_19            \
4248                 (_MX6Q_PAD_EIM_A19__GPIO_2_19 | MUX_PAD_CTRL(NO_PAD_CTRL))
4249 #define  MX6Q_PAD_EIM_A19__TPSMP_HDATA_3                \
4250                 (_MX6Q_PAD_EIM_A19__TPSMP_HDATA_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
4251 #define  MX6Q_PAD_EIM_A19__SRC_BT_CFG_19                \
4252                 (_MX6Q_PAD_EIM_A19__SRC_BT_CFG_19 | MUX_PAD_CTRL(NO_PAD_CTRL))
4253
4254 #define  MX6Q_PAD_EIM_A18__WEIM_WEIM_A_18               \
4255                 (_MX6Q_PAD_EIM_A18__WEIM_WEIM_A_18 | MUX_PAD_CTRL(NO_PAD_CTRL))
4256 #define  MX6Q_PAD_EIM_A18__IPU1_DISP1_DAT_13            \
4257                 (_MX6Q_PAD_EIM_A18__IPU1_DISP1_DAT_13 | MUX_PAD_CTRL(NO_PAD_CTRL))
4258 #define  MX6Q_PAD_EIM_A18__IPU2_CSI1_D_13               \
4259                 (_MX6Q_PAD_EIM_A18__IPU2_CSI1_D_13 | MUX_PAD_CTRL(NO_PAD_CTRL))
4260 #define  MX6Q_PAD_EIM_A18__RESERVED_RESERVED            \
4261                 (_MX6Q_PAD_EIM_A18__RESERVED_RESERVED | MUX_PAD_CTRL(NO_PAD_CTRL))
4262 #define  MX6Q_PAD_EIM_A18__MIPI_CORE_DPHY_TEST_OUT_21           \
4263                 (_MX6Q_PAD_EIM_A18__MIPI_CORE_DPHY_TEST_OUT_21 | MUX_PAD_CTRL(NO_PAD_CTRL))
4264 #define  MX6Q_PAD_EIM_A18__GPIO_2_20            \
4265                 (_MX6Q_PAD_EIM_A18__GPIO_2_20 | MUX_PAD_CTRL(NO_PAD_CTRL))
4266 #define  MX6Q_PAD_EIM_A18__TPSMP_HDATA_4                \
4267                 (_MX6Q_PAD_EIM_A18__TPSMP_HDATA_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
4268 #define  MX6Q_PAD_EIM_A18__SRC_BT_CFG_18                \
4269                 (_MX6Q_PAD_EIM_A18__SRC_BT_CFG_18 | MUX_PAD_CTRL(NO_PAD_CTRL))
4270
4271 #define  MX6Q_PAD_EIM_A17__WEIM_WEIM_A_17               \
4272                 (_MX6Q_PAD_EIM_A17__WEIM_WEIM_A_17 | MUX_PAD_CTRL(NO_PAD_CTRL))
4273 #define  MX6Q_PAD_EIM_A17__IPU1_DISP1_DAT_12            \
4274                 (_MX6Q_PAD_EIM_A17__IPU1_DISP1_DAT_12 | MUX_PAD_CTRL(NO_PAD_CTRL))
4275 #define  MX6Q_PAD_EIM_A17__IPU2_CSI1_D_12               \
4276                 (_MX6Q_PAD_EIM_A17__IPU2_CSI1_D_12 | MUX_PAD_CTRL(NO_PAD_CTRL))
4277 #define  MX6Q_PAD_EIM_A17__RESERVED_RESERVED            \
4278                 (_MX6Q_PAD_EIM_A17__RESERVED_RESERVED | MUX_PAD_CTRL(NO_PAD_CTRL))
4279 #define  MX6Q_PAD_EIM_A17__MIPI_CORE_DPHY_TEST_OUT_22           \
4280                 (_MX6Q_PAD_EIM_A17__MIPI_CORE_DPHY_TEST_OUT_22 | MUX_PAD_CTRL(NO_PAD_CTRL))
4281 #define  MX6Q_PAD_EIM_A17__GPIO_2_21            \
4282                 (_MX6Q_PAD_EIM_A17__GPIO_2_21 | MUX_PAD_CTRL(NO_PAD_CTRL))
4283 #define  MX6Q_PAD_EIM_A17__TPSMP_HDATA_5                \
4284                 (_MX6Q_PAD_EIM_A17__TPSMP_HDATA_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
4285 #define  MX6Q_PAD_EIM_A17__SRC_BT_CFG_17                \
4286                 (_MX6Q_PAD_EIM_A17__SRC_BT_CFG_17 | MUX_PAD_CTRL(NO_PAD_CTRL))
4287
4288 #define  MX6Q_PAD_EIM_A16__WEIM_WEIM_A_16               \
4289                 (_MX6Q_PAD_EIM_A16__WEIM_WEIM_A_16 | MUX_PAD_CTRL(NO_PAD_CTRL))
4290 #define  MX6Q_PAD_EIM_A16__IPU1_DI1_DISP_CLK            \
4291                 (_MX6Q_PAD_EIM_A16__IPU1_DI1_DISP_CLK | MUX_PAD_CTRL(NO_PAD_CTRL))
4292 #define  MX6Q_PAD_EIM_A16__IPU2_CSI1_PIXCLK             \
4293                 (_MX6Q_PAD_EIM_A16__IPU2_CSI1_PIXCLK | MUX_PAD_CTRL(NO_PAD_CTRL))
4294 #define  MX6Q_PAD_EIM_A16__MIPI_CORE_DPHY_TEST_OUT_23           \
4295                 (_MX6Q_PAD_EIM_A16__MIPI_CORE_DPHY_TEST_OUT_23 | MUX_PAD_CTRL(NO_PAD_CTRL))
4296 #define  MX6Q_PAD_EIM_A16__GPIO_2_22            \
4297                 (_MX6Q_PAD_EIM_A16__GPIO_2_22 | MUX_PAD_CTRL(NO_PAD_CTRL))
4298 #define  MX6Q_PAD_EIM_A16__TPSMP_HDATA_6                \
4299                 (_MX6Q_PAD_EIM_A16__TPSMP_HDATA_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
4300 #define  MX6Q_PAD_EIM_A16__SRC_BT_CFG_16                \
4301                 (_MX6Q_PAD_EIM_A16__SRC_BT_CFG_16 | MUX_PAD_CTRL(NO_PAD_CTRL))
4302
4303 #define  MX6Q_PAD_EIM_CS0__WEIM_WEIM_CS_0               \
4304                 (_MX6Q_PAD_EIM_CS0__WEIM_WEIM_CS_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
4305 #define  MX6Q_PAD_EIM_CS0__IPU1_DI1_PIN5                \
4306                 (_MX6Q_PAD_EIM_CS0__IPU1_DI1_PIN5 | MUX_PAD_CTRL(NO_PAD_CTRL))
4307 #define  MX6Q_PAD_EIM_CS0__ECSPI2_SCLK          \
4308                 (_MX6Q_PAD_EIM_CS0__ECSPI2_SCLK | MUX_PAD_CTRL(NO_PAD_CTRL))
4309 #define  MX6Q_PAD_EIM_CS0__MIPI_CORE_DPHY_TEST_OUT_24           \
4310                 (_MX6Q_PAD_EIM_CS0__MIPI_CORE_DPHY_TEST_OUT_24 | MUX_PAD_CTRL(NO_PAD_CTRL))
4311 #define  MX6Q_PAD_EIM_CS0__GPIO_2_23            \
4312                 (_MX6Q_PAD_EIM_CS0__GPIO_2_23 | MUX_PAD_CTRL(NO_PAD_CTRL))
4313 #define  MX6Q_PAD_EIM_CS0__TPSMP_HDATA_7                \
4314                 (_MX6Q_PAD_EIM_CS0__TPSMP_HDATA_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
4315
4316 #define  MX6Q_PAD_EIM_CS1__WEIM_WEIM_CS_1               \
4317                 (_MX6Q_PAD_EIM_CS1__WEIM_WEIM_CS_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
4318 #define  MX6Q_PAD_EIM_CS1__IPU1_DI1_PIN6                \
4319                 (_MX6Q_PAD_EIM_CS1__IPU1_DI1_PIN6 | MUX_PAD_CTRL(NO_PAD_CTRL))
4320 #define  MX6Q_PAD_EIM_CS1__ECSPI2_MOSI          \
4321                 (_MX6Q_PAD_EIM_CS1__ECSPI2_MOSI | MUX_PAD_CTRL(NO_PAD_CTRL))
4322 #define  MX6Q_PAD_EIM_CS1__MIPI_CORE_DPHY_TEST_OUT_25           \
4323                 (_MX6Q_PAD_EIM_CS1__MIPI_CORE_DPHY_TEST_OUT_25 | MUX_PAD_CTRL(NO_PAD_CTRL))
4324 #define  MX6Q_PAD_EIM_CS1__GPIO_2_24            \
4325                 (_MX6Q_PAD_EIM_CS1__GPIO_2_24 | MUX_PAD_CTRL(NO_PAD_CTRL))
4326 #define  MX6Q_PAD_EIM_CS1__TPSMP_HDATA_8                \
4327                 (_MX6Q_PAD_EIM_CS1__TPSMP_HDATA_8 | MUX_PAD_CTRL(NO_PAD_CTRL))
4328
4329 #define  MX6Q_PAD_EIM_OE__WEIM_WEIM_OE          \
4330                 (_MX6Q_PAD_EIM_OE__WEIM_WEIM_OE | MUX_PAD_CTRL(NO_PAD_CTRL))
4331 #define  MX6Q_PAD_EIM_OE__IPU1_DI1_PIN7         \
4332                 (_MX6Q_PAD_EIM_OE__IPU1_DI1_PIN7 | MUX_PAD_CTRL(NO_PAD_CTRL))
4333 #define  MX6Q_PAD_EIM_OE__ECSPI2_MISO           \
4334                 (_MX6Q_PAD_EIM_OE__ECSPI2_MISO | MUX_PAD_CTRL(NO_PAD_CTRL))
4335 #define  MX6Q_PAD_EIM_OE__MIPI_CORE_DPHY_TEST_OUT_26            \
4336                 (_MX6Q_PAD_EIM_OE__MIPI_CORE_DPHY_TEST_OUT_26 | MUX_PAD_CTRL(NO_PAD_CTRL))
4337 #define  MX6Q_PAD_EIM_OE__GPIO_2_25             \
4338                 (_MX6Q_PAD_EIM_OE__GPIO_2_25 | MUX_PAD_CTRL(NO_PAD_CTRL))
4339 #define  MX6Q_PAD_EIM_OE__TPSMP_HDATA_9         \
4340                 (_MX6Q_PAD_EIM_OE__TPSMP_HDATA_9 | MUX_PAD_CTRL(NO_PAD_CTRL))
4341
4342 #define  MX6Q_PAD_EIM_RW__WEIM_WEIM_RW          \
4343                 (_MX6Q_PAD_EIM_RW__WEIM_WEIM_RW | MUX_PAD_CTRL(NO_PAD_CTRL))
4344 #define  MX6Q_PAD_EIM_RW__IPU1_DI1_PIN8         \
4345                 (_MX6Q_PAD_EIM_RW__IPU1_DI1_PIN8 | MUX_PAD_CTRL(NO_PAD_CTRL))
4346 #define  MX6Q_PAD_EIM_RW__ECSPI2_SS0            \
4347                 (_MX6Q_PAD_EIM_RW__ECSPI2_SS0 | MUX_PAD_CTRL(NO_PAD_CTRL))
4348 #define  MX6Q_PAD_EIM_RW__MIPI_CORE_DPHY_TEST_OUT_27            \
4349                 (_MX6Q_PAD_EIM_RW__MIPI_CORE_DPHY_TEST_OUT_27 | MUX_PAD_CTRL(NO_PAD_CTRL))
4350 #define  MX6Q_PAD_EIM_RW__GPIO_2_26             \
4351                 (_MX6Q_PAD_EIM_RW__GPIO_2_26 | MUX_PAD_CTRL(NO_PAD_CTRL))
4352 #define  MX6Q_PAD_EIM_RW__TPSMP_HDATA_10                \
4353                 (_MX6Q_PAD_EIM_RW__TPSMP_HDATA_10 | MUX_PAD_CTRL(NO_PAD_CTRL))
4354 #define  MX6Q_PAD_EIM_RW__SRC_BT_CFG_29         \
4355                 (_MX6Q_PAD_EIM_RW__SRC_BT_CFG_29 | MUX_PAD_CTRL(NO_PAD_CTRL))
4356
4357 #define  MX6Q_PAD_EIM_LBA__WEIM_WEIM_LBA                \
4358                 (_MX6Q_PAD_EIM_LBA__WEIM_WEIM_LBA | MUX_PAD_CTRL(NO_PAD_CTRL))
4359 #define  MX6Q_PAD_EIM_LBA__IPU1_DI1_PIN17               \
4360                 (_MX6Q_PAD_EIM_LBA__IPU1_DI1_PIN17 | MUX_PAD_CTRL(NO_PAD_CTRL))
4361 #define  MX6Q_PAD_EIM_LBA__ECSPI2_SS1           \
4362                 (_MX6Q_PAD_EIM_LBA__ECSPI2_SS1 | MUX_PAD_CTRL(NO_PAD_CTRL))
4363 #define  MX6Q_PAD_EIM_LBA__GPIO_2_27            \
4364                 (_MX6Q_PAD_EIM_LBA__GPIO_2_27 | MUX_PAD_CTRL(NO_PAD_CTRL))
4365 #define  MX6Q_PAD_EIM_LBA__TPSMP_HDATA_11               \
4366                 (_MX6Q_PAD_EIM_LBA__TPSMP_HDATA_11 | MUX_PAD_CTRL(NO_PAD_CTRL))
4367 #define  MX6Q_PAD_EIM_LBA__SRC_BT_CFG_26                \
4368                 (_MX6Q_PAD_EIM_LBA__SRC_BT_CFG_26 | MUX_PAD_CTRL(NO_PAD_CTRL))
4369
4370 #define  MX6Q_PAD_EIM_EB0__WEIM_WEIM_EB_0               \
4371                 (_MX6Q_PAD_EIM_EB0__WEIM_WEIM_EB_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
4372 #define  MX6Q_PAD_EIM_EB0__IPU1_DISP1_DAT_11            \
4373                 (_MX6Q_PAD_EIM_EB0__IPU1_DISP1_DAT_11 | MUX_PAD_CTRL(NO_PAD_CTRL))
4374 #define  MX6Q_PAD_EIM_EB0__IPU2_CSI1_D_11               \
4375                 (_MX6Q_PAD_EIM_EB0__IPU2_CSI1_D_11 | MUX_PAD_CTRL(NO_PAD_CTRL))
4376 #define  MX6Q_PAD_EIM_EB0__MIPI_CORE_DPHY_TEST_OUT_0            \
4377                 (_MX6Q_PAD_EIM_EB0__MIPI_CORE_DPHY_TEST_OUT_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
4378 #define  MX6Q_PAD_EIM_EB0__CCM_PMIC_RDY         \
4379                 (_MX6Q_PAD_EIM_EB0__CCM_PMIC_RDY | MUX_PAD_CTRL(NO_PAD_CTRL))
4380 #define  MX6Q_PAD_EIM_EB0__GPIO_2_28            \
4381                 (_MX6Q_PAD_EIM_EB0__GPIO_2_28 | MUX_PAD_CTRL(NO_PAD_CTRL))
4382 #define  MX6Q_PAD_EIM_EB0__TPSMP_HDATA_12               \
4383                 (_MX6Q_PAD_EIM_EB0__TPSMP_HDATA_12 | MUX_PAD_CTRL(NO_PAD_CTRL))
4384 #define  MX6Q_PAD_EIM_EB0__SRC_BT_CFG_27                \
4385                 (_MX6Q_PAD_EIM_EB0__SRC_BT_CFG_27 | MUX_PAD_CTRL(NO_PAD_CTRL))
4386
4387 #define  MX6Q_PAD_EIM_EB1__WEIM_WEIM_EB_1               \
4388                 (_MX6Q_PAD_EIM_EB1__WEIM_WEIM_EB_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
4389 #define  MX6Q_PAD_EIM_EB1__IPU1_DISP1_DAT_10            \
4390                 (_MX6Q_PAD_EIM_EB1__IPU1_DISP1_DAT_10 | MUX_PAD_CTRL(NO_PAD_CTRL))
4391 #define  MX6Q_PAD_EIM_EB1__IPU2_CSI1_D_10               \
4392                 (_MX6Q_PAD_EIM_EB1__IPU2_CSI1_D_10 | MUX_PAD_CTRL(NO_PAD_CTRL))
4393 #define  MX6Q_PAD_EIM_EB1__MIPI_CORE_DPHY_TEST_OUT_1            \
4394                 (_MX6Q_PAD_EIM_EB1__MIPI_CORE_DPHY_TEST_OUT_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
4395 #define  MX6Q_PAD_EIM_EB1__GPIO_2_29            \
4396                 (_MX6Q_PAD_EIM_EB1__GPIO_2_29 | MUX_PAD_CTRL(NO_PAD_CTRL))
4397 #define  MX6Q_PAD_EIM_EB1__TPSMP_HDATA_13               \
4398                 (_MX6Q_PAD_EIM_EB1__TPSMP_HDATA_13 | MUX_PAD_CTRL(NO_PAD_CTRL))
4399 #define  MX6Q_PAD_EIM_EB1__SRC_BT_CFG_28                \
4400                 (_MX6Q_PAD_EIM_EB1__SRC_BT_CFG_28 | MUX_PAD_CTRL(NO_PAD_CTRL))
4401
4402 #define  MX6Q_PAD_EIM_DA0__WEIM_WEIM_DA_A_0             \
4403                 (_MX6Q_PAD_EIM_DA0__WEIM_WEIM_DA_A_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
4404 #define  MX6Q_PAD_EIM_DA0__IPU1_DISP1_DAT_9             \
4405                 (_MX6Q_PAD_EIM_DA0__IPU1_DISP1_DAT_9 | MUX_PAD_CTRL(NO_PAD_CTRL))
4406 #define  MX6Q_PAD_EIM_DA0__IPU2_CSI1_D_9                \
4407                 (_MX6Q_PAD_EIM_DA0__IPU2_CSI1_D_9 | MUX_PAD_CTRL(NO_PAD_CTRL))
4408 #define  MX6Q_PAD_EIM_DA0__MIPI_CORE_DPHY_TEST_OUT_2            \
4409                 (_MX6Q_PAD_EIM_DA0__MIPI_CORE_DPHY_TEST_OUT_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
4410 #define  MX6Q_PAD_EIM_DA0__GPIO_3_0             \
4411                 (_MX6Q_PAD_EIM_DA0__GPIO_3_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
4412 #define  MX6Q_PAD_EIM_DA0__TPSMP_HDATA_14               \
4413                 (_MX6Q_PAD_EIM_DA0__TPSMP_HDATA_14 | MUX_PAD_CTRL(NO_PAD_CTRL))
4414 #define  MX6Q_PAD_EIM_DA0__SRC_BT_CFG_0         \
4415                 (_MX6Q_PAD_EIM_DA0__SRC_BT_CFG_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
4416
4417 #define  MX6Q_PAD_EIM_DA1__WEIM_WEIM_DA_A_1             \
4418                 (_MX6Q_PAD_EIM_DA1__WEIM_WEIM_DA_A_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
4419 #define  MX6Q_PAD_EIM_DA1__IPU1_DISP1_DAT_8             \
4420                 (_MX6Q_PAD_EIM_DA1__IPU1_DISP1_DAT_8 | MUX_PAD_CTRL(NO_PAD_CTRL))
4421 #define  MX6Q_PAD_EIM_DA1__IPU2_CSI1_D_8                \
4422                 (_MX6Q_PAD_EIM_DA1__IPU2_CSI1_D_8 | MUX_PAD_CTRL(NO_PAD_CTRL))
4423 #define  MX6Q_PAD_EIM_DA1__MIPI_CORE_DPHY_TEST_OUT_3            \
4424                 (_MX6Q_PAD_EIM_DA1__MIPI_CORE_DPHY_TEST_OUT_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
4425 #define  MX6Q_PAD_EIM_DA1__ANATOP_USBPHY1_TSTI_TX_LS_MODE               \
4426                 (_MX6Q_PAD_EIM_DA1__ANATOP_USBPHY1_TSTI_TX_LS_MODE | MUX_PAD_CTRL(NO_PAD_CTRL))
4427 #define  MX6Q_PAD_EIM_DA1__GPIO_3_1             \
4428                 (_MX6Q_PAD_EIM_DA1__GPIO_3_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
4429 #define  MX6Q_PAD_EIM_DA1__TPSMP_HDATA_15               \
4430                 (_MX6Q_PAD_EIM_DA1__TPSMP_HDATA_15 | MUX_PAD_CTRL(NO_PAD_CTRL))
4431 #define  MX6Q_PAD_EIM_DA1__SRC_BT_CFG_1         \
4432                 (_MX6Q_PAD_EIM_DA1__SRC_BT_CFG_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
4433
4434 #define  MX6Q_PAD_EIM_DA2__WEIM_WEIM_DA_A_2             \
4435                 (_MX6Q_PAD_EIM_DA2__WEIM_WEIM_DA_A_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
4436 #define  MX6Q_PAD_EIM_DA2__IPU1_DISP1_DAT_7             \
4437                 (_MX6Q_PAD_EIM_DA2__IPU1_DISP1_DAT_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
4438 #define  MX6Q_PAD_EIM_DA2__IPU2_CSI1_D_7                \
4439                 (_MX6Q_PAD_EIM_DA2__IPU2_CSI1_D_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
4440 #define  MX6Q_PAD_EIM_DA2__MIPI_CORE_DPHY_TEST_OUT_4            \
4441                 (_MX6Q_PAD_EIM_DA2__MIPI_CORE_DPHY_TEST_OUT_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
4442 #define  MX6Q_PAD_EIM_DA2__ANATOP_USBPHY1_TSTI_TX_HS_MODE               \
4443                 (_MX6Q_PAD_EIM_DA2__ANATOP_USBPHY1_TSTI_TX_HS_MODE | MUX_PAD_CTRL(NO_PAD_CTRL))
4444 #define  MX6Q_PAD_EIM_DA2__GPIO_3_2             \
4445                 (_MX6Q_PAD_EIM_DA2__GPIO_3_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
4446 #define  MX6Q_PAD_EIM_DA2__TPSMP_HDATA_16               \
4447                 (_MX6Q_PAD_EIM_DA2__TPSMP_HDATA_16 | MUX_PAD_CTRL(NO_PAD_CTRL))
4448 #define  MX6Q_PAD_EIM_DA2__SRC_BT_CFG_2         \
4449                 (_MX6Q_PAD_EIM_DA2__SRC_BT_CFG_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
4450
4451 #define  MX6Q_PAD_EIM_DA3__WEIM_WEIM_DA_A_3             \
4452                 (_MX6Q_PAD_EIM_DA3__WEIM_WEIM_DA_A_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
4453 #define  MX6Q_PAD_EIM_DA3__IPU1_DISP1_DAT_6             \
4454                 (_MX6Q_PAD_EIM_DA3__IPU1_DISP1_DAT_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
4455 #define  MX6Q_PAD_EIM_DA3__IPU2_CSI1_D_6                \
4456                 (_MX6Q_PAD_EIM_DA3__IPU2_CSI1_D_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
4457 #define  MX6Q_PAD_EIM_DA3__MIPI_CORE_DPHY_TEST_OUT_5            \
4458                 (_MX6Q_PAD_EIM_DA3__MIPI_CORE_DPHY_TEST_OUT_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
4459 #define  MX6Q_PAD_EIM_DA3__ANATOP_USBPHY1_TSTI_TX_HIZ           \
4460                 (_MX6Q_PAD_EIM_DA3__ANATOP_USBPHY1_TSTI_TX_HIZ | MUX_PAD_CTRL(NO_PAD_CTRL))
4461 #define  MX6Q_PAD_EIM_DA3__GPIO_3_3             \
4462                 (_MX6Q_PAD_EIM_DA3__GPIO_3_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
4463 #define  MX6Q_PAD_EIM_DA3__TPSMP_HDATA_17               \
4464                 (_MX6Q_PAD_EIM_DA3__TPSMP_HDATA_17 | MUX_PAD_CTRL(NO_PAD_CTRL))
4465 #define  MX6Q_PAD_EIM_DA3__SRC_BT_CFG_3         \
4466                 (_MX6Q_PAD_EIM_DA3__SRC_BT_CFG_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
4467
4468 #define  MX6Q_PAD_EIM_DA4__WEIM_WEIM_DA_A_4             \
4469                 (_MX6Q_PAD_EIM_DA4__WEIM_WEIM_DA_A_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
4470 #define  MX6Q_PAD_EIM_DA4__IPU1_DISP1_DAT_5             \
4471                 (_MX6Q_PAD_EIM_DA4__IPU1_DISP1_DAT_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
4472 #define  MX6Q_PAD_EIM_DA4__IPU2_CSI1_D_5                \
4473                 (_MX6Q_PAD_EIM_DA4__IPU2_CSI1_D_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
4474 #define  MX6Q_PAD_EIM_DA4__MIPI_CORE_DPHY_TEST_OUT_6            \
4475                 (_MX6Q_PAD_EIM_DA4__MIPI_CORE_DPHY_TEST_OUT_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
4476 #define  MX6Q_PAD_EIM_DA4__ANATOP_USBPHY1_TSTI_TX_EN            \
4477                 (_MX6Q_PAD_EIM_DA4__ANATOP_USBPHY1_TSTI_TX_EN | MUX_PAD_CTRL(NO_PAD_CTRL))
4478 #define  MX6Q_PAD_EIM_DA4__GPIO_3_4             \
4479                 (_MX6Q_PAD_EIM_DA4__GPIO_3_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
4480 #define  MX6Q_PAD_EIM_DA4__TPSMP_HDATA_18               \
4481                 (_MX6Q_PAD_EIM_DA4__TPSMP_HDATA_18 | MUX_PAD_CTRL(NO_PAD_CTRL))
4482 #define  MX6Q_PAD_EIM_DA4__SRC_BT_CFG_4         \
4483                 (_MX6Q_PAD_EIM_DA4__SRC_BT_CFG_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
4484
4485 #define  MX6Q_PAD_EIM_DA5__WEIM_WEIM_DA_A_5             \
4486                 (_MX6Q_PAD_EIM_DA5__WEIM_WEIM_DA_A_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
4487 #define  MX6Q_PAD_EIM_DA5__IPU1_DISP1_DAT_4             \
4488                 (_MX6Q_PAD_EIM_DA5__IPU1_DISP1_DAT_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
4489 #define  MX6Q_PAD_EIM_DA5__IPU2_CSI1_D_4                \
4490                 (_MX6Q_PAD_EIM_DA5__IPU2_CSI1_D_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
4491 #define  MX6Q_PAD_EIM_DA5__MIPI_CORE_DPHY_TEST_OUT_7            \
4492                 (_MX6Q_PAD_EIM_DA5__MIPI_CORE_DPHY_TEST_OUT_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
4493 #define  MX6Q_PAD_EIM_DA5__ANATOP_USBPHY1_TSTI_TX_DP            \
4494                 (_MX6Q_PAD_EIM_DA5__ANATOP_USBPHY1_TSTI_TX_DP | MUX_PAD_CTRL(NO_PAD_CTRL))
4495 #define  MX6Q_PAD_EIM_DA5__GPIO_3_5             \
4496                 (_MX6Q_PAD_EIM_DA5__GPIO_3_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
4497 #define  MX6Q_PAD_EIM_DA5__TPSMP_HDATA_19               \
4498                 (_MX6Q_PAD_EIM_DA5__TPSMP_HDATA_19 | MUX_PAD_CTRL(NO_PAD_CTRL))
4499 #define  MX6Q_PAD_EIM_DA5__SRC_BT_CFG_5         \
4500                 (_MX6Q_PAD_EIM_DA5__SRC_BT_CFG_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
4501
4502 #define  MX6Q_PAD_EIM_DA6__WEIM_WEIM_DA_A_6             \
4503                 (_MX6Q_PAD_EIM_DA6__WEIM_WEIM_DA_A_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
4504 #define  MX6Q_PAD_EIM_DA6__IPU1_DISP1_DAT_3             \
4505                 (_MX6Q_PAD_EIM_DA6__IPU1_DISP1_DAT_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
4506 #define  MX6Q_PAD_EIM_DA6__IPU2_CSI1_D_3                \
4507                 (_MX6Q_PAD_EIM_DA6__IPU2_CSI1_D_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
4508 #define  MX6Q_PAD_EIM_DA6__MIPI_CORE_DPHY_TEST_OUT_8            \
4509                 (_MX6Q_PAD_EIM_DA6__MIPI_CORE_DPHY_TEST_OUT_8 | MUX_PAD_CTRL(NO_PAD_CTRL))
4510 #define  MX6Q_PAD_EIM_DA6__ANATOP_USBPHY1_TSTI_TX_DN            \
4511                 (_MX6Q_PAD_EIM_DA6__ANATOP_USBPHY1_TSTI_TX_DN | MUX_PAD_CTRL(NO_PAD_CTRL))
4512 #define  MX6Q_PAD_EIM_DA6__GPIO_3_6             \
4513                 (_MX6Q_PAD_EIM_DA6__GPIO_3_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
4514 #define  MX6Q_PAD_EIM_DA6__TPSMP_HDATA_20               \
4515                 (_MX6Q_PAD_EIM_DA6__TPSMP_HDATA_20 | MUX_PAD_CTRL(NO_PAD_CTRL))
4516 #define  MX6Q_PAD_EIM_DA6__SRC_BT_CFG_6         \
4517                 (_MX6Q_PAD_EIM_DA6__SRC_BT_CFG_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
4518
4519 #define  MX6Q_PAD_EIM_DA7__WEIM_WEIM_DA_A_7             \
4520                 (_MX6Q_PAD_EIM_DA7__WEIM_WEIM_DA_A_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
4521 #define  MX6Q_PAD_EIM_DA7__IPU1_DISP1_DAT_2             \
4522                 (_MX6Q_PAD_EIM_DA7__IPU1_DISP1_DAT_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
4523 #define  MX6Q_PAD_EIM_DA7__IPU2_CSI1_D_2                \
4524                 (_MX6Q_PAD_EIM_DA7__IPU2_CSI1_D_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
4525 #define  MX6Q_PAD_EIM_DA7__MIPI_CORE_DPHY_TEST_OUT_9            \
4526                 (_MX6Q_PAD_EIM_DA7__MIPI_CORE_DPHY_TEST_OUT_9 | MUX_PAD_CTRL(NO_PAD_CTRL))
4527 #define  MX6Q_PAD_EIM_DA7__GPIO_3_7             \
4528                 (_MX6Q_PAD_EIM_DA7__GPIO_3_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
4529 #define  MX6Q_PAD_EIM_DA7__TPSMP_HDATA_21               \
4530                 (_MX6Q_PAD_EIM_DA7__TPSMP_HDATA_21 | MUX_PAD_CTRL(NO_PAD_CTRL))
4531 #define  MX6Q_PAD_EIM_DA7__SRC_BT_CFG_7         \
4532                 (_MX6Q_PAD_EIM_DA7__SRC_BT_CFG_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
4533
4534 #define  MX6Q_PAD_EIM_DA8__WEIM_WEIM_DA_A_8             \
4535                 (_MX6Q_PAD_EIM_DA8__WEIM_WEIM_DA_A_8 | MUX_PAD_CTRL(NO_PAD_CTRL))
4536 #define  MX6Q_PAD_EIM_DA8__IPU1_DISP1_DAT_1             \
4537                 (_MX6Q_PAD_EIM_DA8__IPU1_DISP1_DAT_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
4538 #define  MX6Q_PAD_EIM_DA8__IPU2_CSI1_D_1                \
4539                 (_MX6Q_PAD_EIM_DA8__IPU2_CSI1_D_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
4540 #define  MX6Q_PAD_EIM_DA8__MIPI_CORE_DPHY_TEST_OUT_10           \
4541                 (_MX6Q_PAD_EIM_DA8__MIPI_CORE_DPHY_TEST_OUT_10 | MUX_PAD_CTRL(NO_PAD_CTRL))
4542 #define  MX6Q_PAD_EIM_DA8__GPIO_3_8             \
4543                 (_MX6Q_PAD_EIM_DA8__GPIO_3_8 | MUX_PAD_CTRL(NO_PAD_CTRL))
4544 #define  MX6Q_PAD_EIM_DA8__TPSMP_HDATA_22               \
4545                 (_MX6Q_PAD_EIM_DA8__TPSMP_HDATA_22 | MUX_PAD_CTRL(NO_PAD_CTRL))
4546 #define  MX6Q_PAD_EIM_DA8__SRC_BT_CFG_8         \
4547                 (_MX6Q_PAD_EIM_DA8__SRC_BT_CFG_8 | MUX_PAD_CTRL(NO_PAD_CTRL))
4548
4549 #define  MX6Q_PAD_EIM_DA9__WEIM_WEIM_DA_A_9             \
4550                 (_MX6Q_PAD_EIM_DA9__WEIM_WEIM_DA_A_9 | MUX_PAD_CTRL(NO_PAD_CTRL))
4551 #define  MX6Q_PAD_EIM_DA9__IPU1_DISP1_DAT_0             \
4552                 (_MX6Q_PAD_EIM_DA9__IPU1_DISP1_DAT_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
4553 #define  MX6Q_PAD_EIM_DA9__IPU2_CSI1_D_0                \
4554                 (_MX6Q_PAD_EIM_DA9__IPU2_CSI1_D_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
4555 #define  MX6Q_PAD_EIM_DA9__MIPI_CORE_DPHY_TEST_OUT_11           \
4556                 (_MX6Q_PAD_EIM_DA9__MIPI_CORE_DPHY_TEST_OUT_11 | MUX_PAD_CTRL(NO_PAD_CTRL))
4557 #define  MX6Q_PAD_EIM_DA9__GPIO_3_9             \
4558                 (_MX6Q_PAD_EIM_DA9__GPIO_3_9 | MUX_PAD_CTRL(NO_PAD_CTRL))
4559 #define  MX6Q_PAD_EIM_DA9__TPSMP_HDATA_23               \
4560                 (_MX6Q_PAD_EIM_DA9__TPSMP_HDATA_23 | MUX_PAD_CTRL(NO_PAD_CTRL))
4561 #define  MX6Q_PAD_EIM_DA9__SRC_BT_CFG_9         \
4562                 (_MX6Q_PAD_EIM_DA9__SRC_BT_CFG_9 | MUX_PAD_CTRL(NO_PAD_CTRL))
4563
4564 #define  MX6Q_PAD_EIM_DA10__WEIM_WEIM_DA_A_10           \
4565                 (_MX6Q_PAD_EIM_DA10__WEIM_WEIM_DA_A_10 | MUX_PAD_CTRL(NO_PAD_CTRL))
4566 #define  MX6Q_PAD_EIM_DA10__IPU1_DI1_PIN15              \
4567                 (_MX6Q_PAD_EIM_DA10__IPU1_DI1_PIN15 | MUX_PAD_CTRL(NO_PAD_CTRL))
4568 #define  MX6Q_PAD_EIM_DA10__IPU2_CSI1_DATA_EN           \
4569                 (_MX6Q_PAD_EIM_DA10__IPU2_CSI1_DATA_EN | MUX_PAD_CTRL(NO_PAD_CTRL))
4570 #define  MX6Q_PAD_EIM_DA10__MIPI_CORE_DPHY_TEST_OUT_12          \
4571                 (_MX6Q_PAD_EIM_DA10__MIPI_CORE_DPHY_TEST_OUT_12 | MUX_PAD_CTRL(NO_PAD_CTRL))
4572 #define  MX6Q_PAD_EIM_DA10__GPIO_3_10           \
4573                 (_MX6Q_PAD_EIM_DA10__GPIO_3_10 | MUX_PAD_CTRL(NO_PAD_CTRL))
4574 #define  MX6Q_PAD_EIM_DA10__TPSMP_HDATA_24              \
4575                 (_MX6Q_PAD_EIM_DA10__TPSMP_HDATA_24 | MUX_PAD_CTRL(NO_PAD_CTRL))
4576 #define  MX6Q_PAD_EIM_DA10__SRC_BT_CFG_10               \
4577                 (_MX6Q_PAD_EIM_DA10__SRC_BT_CFG_10 | MUX_PAD_CTRL(NO_PAD_CTRL))
4578
4579 #define  MX6Q_PAD_EIM_DA11__WEIM_WEIM_DA_A_11           \
4580                 (_MX6Q_PAD_EIM_DA11__WEIM_WEIM_DA_A_11 | MUX_PAD_CTRL(NO_PAD_CTRL))
4581 #define  MX6Q_PAD_EIM_DA11__IPU1_DI1_PIN2               \
4582                 (_MX6Q_PAD_EIM_DA11__IPU1_DI1_PIN2 | MUX_PAD_CTRL(NO_PAD_CTRL))
4583 #define  MX6Q_PAD_EIM_DA11__IPU2_CSI1_HSYNC             \
4584                 (_MX6Q_PAD_EIM_DA11__IPU2_CSI1_HSYNC | MUX_PAD_CTRL(NO_PAD_CTRL))
4585 #define  MX6Q_PAD_EIM_DA11__MIPI_CORE_DPHY_TEST_OUT_13          \
4586                 (_MX6Q_PAD_EIM_DA11__MIPI_CORE_DPHY_TEST_OUT_13 | MUX_PAD_CTRL(NO_PAD_CTRL))
4587 #define  MX6Q_PAD_EIM_DA11__SDMA_DEBUG_EVT_CHN_LINES_6          \
4588                 (_MX6Q_PAD_EIM_DA11__SDMA_DEBUG_EVT_CHN_LINES_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
4589 #define  MX6Q_PAD_EIM_DA11__GPIO_3_11           \
4590                 (_MX6Q_PAD_EIM_DA11__GPIO_3_11 | MUX_PAD_CTRL(NO_PAD_CTRL))
4591 #define  MX6Q_PAD_EIM_DA11__TPSMP_HDATA_25              \
4592                 (_MX6Q_PAD_EIM_DA11__TPSMP_HDATA_25 | MUX_PAD_CTRL(NO_PAD_CTRL))
4593 #define  MX6Q_PAD_EIM_DA11__SRC_BT_CFG_11               \
4594                 (_MX6Q_PAD_EIM_DA11__SRC_BT_CFG_11 | MUX_PAD_CTRL(NO_PAD_CTRL))
4595
4596 #define  MX6Q_PAD_EIM_DA12__WEIM_WEIM_DA_A_12           \
4597                 (_MX6Q_PAD_EIM_DA12__WEIM_WEIM_DA_A_12 | MUX_PAD_CTRL(NO_PAD_CTRL))
4598 #define  MX6Q_PAD_EIM_DA12__IPU1_DI1_PIN3               \
4599                 (_MX6Q_PAD_EIM_DA12__IPU1_DI1_PIN3 | MUX_PAD_CTRL(NO_PAD_CTRL))
4600 #define  MX6Q_PAD_EIM_DA12__IPU2_CSI1_VSYNC             \
4601                 (_MX6Q_PAD_EIM_DA12__IPU2_CSI1_VSYNC | MUX_PAD_CTRL(NO_PAD_CTRL))
4602 #define  MX6Q_PAD_EIM_DA12__MIPI_CORE_DPHY_TEST_OUT_14          \
4603                 (_MX6Q_PAD_EIM_DA12__MIPI_CORE_DPHY_TEST_OUT_14 | MUX_PAD_CTRL(NO_PAD_CTRL))
4604 #define  MX6Q_PAD_EIM_DA12__SDMA_DEBUG_EVT_CHN_LINES_3          \
4605                 (_MX6Q_PAD_EIM_DA12__SDMA_DEBUG_EVT_CHN_LINES_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
4606 #define  MX6Q_PAD_EIM_DA12__GPIO_3_12           \
4607                 (_MX6Q_PAD_EIM_DA12__GPIO_3_12 | MUX_PAD_CTRL(NO_PAD_CTRL))
4608 #define  MX6Q_PAD_EIM_DA12__TPSMP_HDATA_26              \
4609                 (_MX6Q_PAD_EIM_DA12__TPSMP_HDATA_26 | MUX_PAD_CTRL(NO_PAD_CTRL))
4610 #define  MX6Q_PAD_EIM_DA12__SRC_BT_CFG_12               \
4611                 (_MX6Q_PAD_EIM_DA12__SRC_BT_CFG_12 | MUX_PAD_CTRL(NO_PAD_CTRL))
4612
4613 #define  MX6Q_PAD_EIM_DA13__WEIM_WEIM_DA_A_13           \
4614                 (_MX6Q_PAD_EIM_DA13__WEIM_WEIM_DA_A_13 | MUX_PAD_CTRL(NO_PAD_CTRL))
4615 #define  MX6Q_PAD_EIM_DA13__IPU1_DI1_D0_CS              \
4616                 (_MX6Q_PAD_EIM_DA13__IPU1_DI1_D0_CS | MUX_PAD_CTRL(NO_PAD_CTRL))
4617 #define  MX6Q_PAD_EIM_DA13__CCM_DI1_EXT_CLK             \
4618                 (_MX6Q_PAD_EIM_DA13__CCM_DI1_EXT_CLK | MUX_PAD_CTRL(NO_PAD_CTRL))
4619 #define  MX6Q_PAD_EIM_DA13__MIPI_CORE_DPHY_TEST_OUT_15          \
4620                 (_MX6Q_PAD_EIM_DA13__MIPI_CORE_DPHY_TEST_OUT_15 | MUX_PAD_CTRL(NO_PAD_CTRL))
4621 #define  MX6Q_PAD_EIM_DA13__SDMA_DEBUG_EVT_CHN_LINES_4          \
4622                 (_MX6Q_PAD_EIM_DA13__SDMA_DEBUG_EVT_CHN_LINES_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
4623 #define  MX6Q_PAD_EIM_DA13__GPIO_3_13           \
4624                 (_MX6Q_PAD_EIM_DA13__GPIO_3_13 | MUX_PAD_CTRL(NO_PAD_CTRL))
4625 #define  MX6Q_PAD_EIM_DA13__TPSMP_HDATA_27              \
4626                 (_MX6Q_PAD_EIM_DA13__TPSMP_HDATA_27 | MUX_PAD_CTRL(NO_PAD_CTRL))
4627 #define  MX6Q_PAD_EIM_DA13__SRC_BT_CFG_13               \
4628                 (_MX6Q_PAD_EIM_DA13__SRC_BT_CFG_13 | MUX_PAD_CTRL(NO_PAD_CTRL))
4629
4630 #define  MX6Q_PAD_EIM_DA14__WEIM_WEIM_DA_A_14           \
4631                 (_MX6Q_PAD_EIM_DA14__WEIM_WEIM_DA_A_14 | MUX_PAD_CTRL(NO_PAD_CTRL))
4632 #define  MX6Q_PAD_EIM_DA14__IPU1_DI1_D1_CS              \
4633                 (_MX6Q_PAD_EIM_DA14__IPU1_DI1_D1_CS | MUX_PAD_CTRL(NO_PAD_CTRL))
4634 #define  MX6Q_PAD_EIM_DA14__CCM_DI0_EXT_CLK             \
4635                 (_MX6Q_PAD_EIM_DA14__CCM_DI0_EXT_CLK | MUX_PAD_CTRL(NO_PAD_CTRL))
4636 #define  MX6Q_PAD_EIM_DA14__MIPI_CORE_DPHY_TEST_OUT_16          \
4637                 (_MX6Q_PAD_EIM_DA14__MIPI_CORE_DPHY_TEST_OUT_16 | MUX_PAD_CTRL(NO_PAD_CTRL))
4638 #define  MX6Q_PAD_EIM_DA14__SDMA_DEBUG_EVT_CHN_LINES_5          \
4639                 (_MX6Q_PAD_EIM_DA14__SDMA_DEBUG_EVT_CHN_LINES_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
4640 #define  MX6Q_PAD_EIM_DA14__GPIO_3_14           \
4641                 (_MX6Q_PAD_EIM_DA14__GPIO_3_14 | MUX_PAD_CTRL(NO_PAD_CTRL))
4642 #define  MX6Q_PAD_EIM_DA14__TPSMP_HDATA_28              \
4643                 (_MX6Q_PAD_EIM_DA14__TPSMP_HDATA_28 | MUX_PAD_CTRL(NO_PAD_CTRL))
4644 #define  MX6Q_PAD_EIM_DA14__SRC_BT_CFG_14               \
4645                 (_MX6Q_PAD_EIM_DA14__SRC_BT_CFG_14 | MUX_PAD_CTRL(NO_PAD_CTRL))
4646
4647 #define  MX6Q_PAD_EIM_DA15__WEIM_WEIM_DA_A_15           \
4648                 (_MX6Q_PAD_EIM_DA15__WEIM_WEIM_DA_A_15 | MUX_PAD_CTRL(NO_PAD_CTRL))
4649 #define  MX6Q_PAD_EIM_DA15__IPU1_DI1_PIN1               \
4650                 (_MX6Q_PAD_EIM_DA15__IPU1_DI1_PIN1 | MUX_PAD_CTRL(NO_PAD_CTRL))
4651 #define  MX6Q_PAD_EIM_DA15__IPU1_DI1_PIN4               \
4652                 (_MX6Q_PAD_EIM_DA15__IPU1_DI1_PIN4 | MUX_PAD_CTRL(NO_PAD_CTRL))
4653 #define  MX6Q_PAD_EIM_DA15__MIPI_CORE_DPHY_TEST_OUT_17          \
4654                 (_MX6Q_PAD_EIM_DA15__MIPI_CORE_DPHY_TEST_OUT_17 | MUX_PAD_CTRL(NO_PAD_CTRL))
4655 #define  MX6Q_PAD_EIM_DA15__GPIO_3_15           \
4656                 (_MX6Q_PAD_EIM_DA15__GPIO_3_15 | MUX_PAD_CTRL(NO_PAD_CTRL))
4657 #define  MX6Q_PAD_EIM_DA15__TPSMP_HDATA_29              \
4658                 (_MX6Q_PAD_EIM_DA15__TPSMP_HDATA_29 | MUX_PAD_CTRL(NO_PAD_CTRL))
4659 #define  MX6Q_PAD_EIM_DA15__SRC_BT_CFG_15               \
4660                 (_MX6Q_PAD_EIM_DA15__SRC_BT_CFG_15 | MUX_PAD_CTRL(NO_PAD_CTRL))
4661
4662 #define  MX6Q_PAD_EIM_WAIT__WEIM_WEIM_WAIT              \
4663                 (_MX6Q_PAD_EIM_WAIT__WEIM_WEIM_WAIT | MUX_PAD_CTRL(NO_PAD_CTRL))
4664 #define  MX6Q_PAD_EIM_WAIT__WEIM_WEIM_DTACK_B           \
4665                 (_MX6Q_PAD_EIM_WAIT__WEIM_WEIM_DTACK_B | MUX_PAD_CTRL(NO_PAD_CTRL))
4666 #define  MX6Q_PAD_EIM_WAIT__GPIO_5_0            \
4667                 (_MX6Q_PAD_EIM_WAIT__GPIO_5_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
4668 #define  MX6Q_PAD_EIM_WAIT__TPSMP_HDATA_30              \
4669                 (_MX6Q_PAD_EIM_WAIT__TPSMP_HDATA_30 | MUX_PAD_CTRL(NO_PAD_CTRL))
4670 #define  MX6Q_PAD_EIM_WAIT__SRC_BT_CFG_25               \
4671                 (_MX6Q_PAD_EIM_WAIT__SRC_BT_CFG_25 | MUX_PAD_CTRL(NO_PAD_CTRL))
4672
4673 #define  MX6Q_PAD_EIM_BCLK__WEIM_WEIM_BCLK              \
4674                 (_MX6Q_PAD_EIM_BCLK__WEIM_WEIM_BCLK | MUX_PAD_CTRL(NO_PAD_CTRL))
4675 #define  MX6Q_PAD_EIM_BCLK__IPU1_DI1_PIN16              \
4676                 (_MX6Q_PAD_EIM_BCLK__IPU1_DI1_PIN16 | MUX_PAD_CTRL(NO_PAD_CTRL))
4677 #define  MX6Q_PAD_EIM_BCLK__GPIO_6_31           \
4678                 (_MX6Q_PAD_EIM_BCLK__GPIO_6_31 | MUX_PAD_CTRL(NO_PAD_CTRL))
4679 #define  MX6Q_PAD_EIM_BCLK__TPSMP_HDATA_31              \
4680                 (_MX6Q_PAD_EIM_BCLK__TPSMP_HDATA_31 | MUX_PAD_CTRL(NO_PAD_CTRL))
4681
4682 #define  MX6Q_PAD_DI0_DISP_CLK__IPU1_DI0_DISP_CLK               \
4683                 (_MX6Q_PAD_DI0_DISP_CLK__IPU1_DI0_DISP_CLK | MUX_PAD_CTRL(NO_PAD_CTRL))
4684 #define  MX6Q_PAD_DI0_DISP_CLK__IPU2_DI0_DISP_CLK               \
4685                 (_MX6Q_PAD_DI0_DISP_CLK__IPU2_DI0_DISP_CLK | MUX_PAD_CTRL(NO_PAD_CTRL))
4686 #define  MX6Q_PAD_DI0_DISP_CLK__MIPI_CORE_DPHY_TEST_OUT_28              \
4687                 (_MX6Q_PAD_DI0_DISP_CLK__MIPI_CORE_DPHY_TEST_OUT_28 | MUX_PAD_CTRL(NO_PAD_CTRL))
4688 #define  MX6Q_PAD_DI0_DISP_CLK__SDMA_DEBUG_CORE_STATE_0         \
4689                 (_MX6Q_PAD_DI0_DISP_CLK__SDMA_DEBUG_CORE_STATE_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
4690 #define  MX6Q_PAD_DI0_DISP_CLK__GPIO_4_16               \
4691                 (_MX6Q_PAD_DI0_DISP_CLK__GPIO_4_16 | MUX_PAD_CTRL(NO_PAD_CTRL))
4692 #define  MX6Q_PAD_DI0_DISP_CLK__MMDC_MMDC_DEBUG_0               \
4693                 (_MX6Q_PAD_DI0_DISP_CLK__MMDC_MMDC_DEBUG_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
4694
4695 #define  MX6Q_PAD_DI0_PIN15__IPU1_DI0_PIN15             \
4696                 (_MX6Q_PAD_DI0_PIN15__IPU1_DI0_PIN15 | MUX_PAD_CTRL(NO_PAD_CTRL))
4697 #define  MX6Q_PAD_DI0_PIN15__IPU2_DI0_PIN15             \
4698                 (_MX6Q_PAD_DI0_PIN15__IPU2_DI0_PIN15 | MUX_PAD_CTRL(NO_PAD_CTRL))
4699 #define  MX6Q_PAD_DI0_PIN15__AUDMUX_AUD6_TXC            \
4700                 (_MX6Q_PAD_DI0_PIN15__AUDMUX_AUD6_TXC | MUX_PAD_CTRL(NO_PAD_CTRL))
4701 #define  MX6Q_PAD_DI0_PIN15__MIPI_CORE_DPHY_TEST_OUT_29         \
4702                 (_MX6Q_PAD_DI0_PIN15__MIPI_CORE_DPHY_TEST_OUT_29 | MUX_PAD_CTRL(NO_PAD_CTRL))
4703 #define  MX6Q_PAD_DI0_PIN15__SDMA_DEBUG_CORE_STATE_1            \
4704                 (_MX6Q_PAD_DI0_PIN15__SDMA_DEBUG_CORE_STATE_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
4705 #define  MX6Q_PAD_DI0_PIN15__GPIO_4_17          \
4706                 (_MX6Q_PAD_DI0_PIN15__GPIO_4_17 | MUX_PAD_CTRL(NO_PAD_CTRL))
4707 #define  MX6Q_PAD_DI0_PIN15__MMDC_MMDC_DEBUG_1          \
4708                 (_MX6Q_PAD_DI0_PIN15__MMDC_MMDC_DEBUG_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
4709
4710 #define  MX6Q_PAD_DI0_PIN2__IPU1_DI0_PIN2               \
4711                 (_MX6Q_PAD_DI0_PIN2__IPU1_DI0_PIN2 | MUX_PAD_CTRL(NO_PAD_CTRL))
4712 #define  MX6Q_PAD_DI0_PIN2__IPU2_DI0_PIN2               \
4713                 (_MX6Q_PAD_DI0_PIN2__IPU2_DI0_PIN2 | MUX_PAD_CTRL(NO_PAD_CTRL))
4714 #define  MX6Q_PAD_DI0_PIN2__AUDMUX_AUD6_TXD             \
4715                 (_MX6Q_PAD_DI0_PIN2__AUDMUX_AUD6_TXD | MUX_PAD_CTRL(NO_PAD_CTRL))
4716 #define  MX6Q_PAD_DI0_PIN2__MIPI_CORE_DPHY_TEST_OUT_30          \
4717                 (_MX6Q_PAD_DI0_PIN2__MIPI_CORE_DPHY_TEST_OUT_30 | MUX_PAD_CTRL(NO_PAD_CTRL))
4718 #define  MX6Q_PAD_DI0_PIN2__SDMA_DEBUG_CORE_STATE_2             \
4719                 (_MX6Q_PAD_DI0_PIN2__SDMA_DEBUG_CORE_STATE_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
4720 #define  MX6Q_PAD_DI0_PIN2__GPIO_4_18           \
4721                 (_MX6Q_PAD_DI0_PIN2__GPIO_4_18 | MUX_PAD_CTRL(NO_PAD_CTRL))
4722 #define  MX6Q_PAD_DI0_PIN2__MMDC_MMDC_DEBUG_2           \
4723                 (_MX6Q_PAD_DI0_PIN2__MMDC_MMDC_DEBUG_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
4724 #define  MX6Q_PAD_DI0_PIN2__PL301_MX6QPER1_HADDR_9              \
4725                 (_MX6Q_PAD_DI0_PIN2__PL301_MX6QPER1_HADDR_9 | MUX_PAD_CTRL(NO_PAD_CTRL))
4726
4727 #define  MX6Q_PAD_DI0_PIN3__IPU1_DI0_PIN3               \
4728                 (_MX6Q_PAD_DI0_PIN3__IPU1_DI0_PIN3 | MUX_PAD_CTRL(NO_PAD_CTRL))
4729 #define  MX6Q_PAD_DI0_PIN3__IPU2_DI0_PIN3               \
4730                 (_MX6Q_PAD_DI0_PIN3__IPU2_DI0_PIN3 | MUX_PAD_CTRL(NO_PAD_CTRL))
4731 #define  MX6Q_PAD_DI0_PIN3__AUDMUX_AUD6_TXFS            \
4732                 (_MX6Q_PAD_DI0_PIN3__AUDMUX_AUD6_TXFS | MUX_PAD_CTRL(NO_PAD_CTRL))
4733 #define  MX6Q_PAD_DI0_PIN3__MIPI_CORE_DPHY_TEST_OUT_31          \
4734                 (_MX6Q_PAD_DI0_PIN3__MIPI_CORE_DPHY_TEST_OUT_31 | MUX_PAD_CTRL(NO_PAD_CTRL))
4735 #define  MX6Q_PAD_DI0_PIN3__SDMA_DEBUG_CORE_STATE_3             \
4736                 (_MX6Q_PAD_DI0_PIN3__SDMA_DEBUG_CORE_STATE_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
4737 #define  MX6Q_PAD_DI0_PIN3__GPIO_4_19           \
4738                 (_MX6Q_PAD_DI0_PIN3__GPIO_4_19 | MUX_PAD_CTRL(NO_PAD_CTRL))
4739 #define  MX6Q_PAD_DI0_PIN3__MMDC_MMDC_DEBUG_3           \
4740                 (_MX6Q_PAD_DI0_PIN3__MMDC_MMDC_DEBUG_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
4741 #define  MX6Q_PAD_DI0_PIN3__PL301_MX6QPER1_HADDR_10             \
4742                 (_MX6Q_PAD_DI0_PIN3__PL301_MX6QPER1_HADDR_10 | MUX_PAD_CTRL(NO_PAD_CTRL))
4743
4744 #define  MX6Q_PAD_DI0_PIN4__IPU1_DI0_PIN4               \
4745                 (_MX6Q_PAD_DI0_PIN4__IPU1_DI0_PIN4 | MUX_PAD_CTRL(NO_PAD_CTRL))
4746 #define  MX6Q_PAD_DI0_PIN4__IPU2_DI0_PIN4               \
4747                 (_MX6Q_PAD_DI0_PIN4__IPU2_DI0_PIN4 | MUX_PAD_CTRL(NO_PAD_CTRL))
4748 #define  MX6Q_PAD_DI0_PIN4__AUDMUX_AUD6_RXD             \
4749                 (_MX6Q_PAD_DI0_PIN4__AUDMUX_AUD6_RXD | MUX_PAD_CTRL(NO_PAD_CTRL))
4750 #define  MX6Q_PAD_DI0_PIN4__USDHC1_WP           \
4751                 (_MX6Q_PAD_DI0_PIN4__USDHC1_WP | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
4752 #define  MX6Q_PAD_DI0_PIN4__SDMA_DEBUG_YIELD            \
4753                 (_MX6Q_PAD_DI0_PIN4__SDMA_DEBUG_YIELD | MUX_PAD_CTRL(NO_PAD_CTRL))
4754 #define  MX6Q_PAD_DI0_PIN4__GPIO_4_20           \
4755                 (_MX6Q_PAD_DI0_PIN4__GPIO_4_20 | MUX_PAD_CTRL(NO_PAD_CTRL))
4756 #define  MX6Q_PAD_DI0_PIN4__MMDC_MMDC_DEBUG_4           \
4757                 (_MX6Q_PAD_DI0_PIN4__MMDC_MMDC_DEBUG_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
4758 #define  MX6Q_PAD_DI0_PIN4__PL301_MX6QPER1_HADDR_11             \
4759                 (_MX6Q_PAD_DI0_PIN4__PL301_MX6QPER1_HADDR_11 | MUX_PAD_CTRL(NO_PAD_CTRL))
4760
4761 #define  MX6Q_PAD_DISP0_DAT0__IPU1_DISP0_DAT_0          \
4762                 (_MX6Q_PAD_DISP0_DAT0__IPU1_DISP0_DAT_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
4763 #define  MX6Q_PAD_DISP0_DAT0__IPU2_DISP0_DAT_0          \
4764                 (_MX6Q_PAD_DISP0_DAT0__IPU2_DISP0_DAT_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
4765 #define  MX6Q_PAD_DISP0_DAT0__ECSPI3_SCLK               \
4766                 (_MX6Q_PAD_DISP0_DAT0__ECSPI3_SCLK | MUX_PAD_CTRL(NO_PAD_CTRL))
4767 #define  MX6Q_PAD_DISP0_DAT0__USDHC1_USDHC_DEBUG_0              \
4768                 (_MX6Q_PAD_DISP0_DAT0__USDHC1_USDHC_DEBUG_0 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
4769 #define  MX6Q_PAD_DISP0_DAT0__SDMA_DEBUG_CORE_RUN               \
4770                 (_MX6Q_PAD_DISP0_DAT0__SDMA_DEBUG_CORE_RUN | MUX_PAD_CTRL(NO_PAD_CTRL))
4771 #define  MX6Q_PAD_DISP0_DAT0__GPIO_4_21         \
4772                 (_MX6Q_PAD_DISP0_DAT0__GPIO_4_21 | MUX_PAD_CTRL(NO_PAD_CTRL))
4773 #define  MX6Q_PAD_DISP0_DAT0__MMDC_MMDC_DEBUG_5         \
4774                 (_MX6Q_PAD_DISP0_DAT0__MMDC_MMDC_DEBUG_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
4775
4776 #define  MX6Q_PAD_DISP0_DAT1__IPU1_DISP0_DAT_1          \
4777                 (_MX6Q_PAD_DISP0_DAT1__IPU1_DISP0_DAT_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
4778 #define  MX6Q_PAD_DISP0_DAT1__IPU2_DISP0_DAT_1          \
4779                 (_MX6Q_PAD_DISP0_DAT1__IPU2_DISP0_DAT_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
4780 #define  MX6Q_PAD_DISP0_DAT1__ECSPI3_MOSI               \
4781                 (_MX6Q_PAD_DISP0_DAT1__ECSPI3_MOSI | MUX_PAD_CTRL(NO_PAD_CTRL))
4782 #define  MX6Q_PAD_DISP0_DAT1__USDHC1_USDHC_DEBUG_1              \
4783                 (_MX6Q_PAD_DISP0_DAT1__USDHC1_USDHC_DEBUG_1 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
4784 #define  MX6Q_PAD_DISP0_DAT1__SDMA_DEBUG_EVENT_CHANNEL_SEL              \
4785                 (_MX6Q_PAD_DISP0_DAT1__SDMA_DEBUG_EVENT_CHANNEL_SEL | MUX_PAD_CTRL(NO_PAD_CTRL))
4786 #define  MX6Q_PAD_DISP0_DAT1__GPIO_4_22         \
4787                 (_MX6Q_PAD_DISP0_DAT1__GPIO_4_22 | MUX_PAD_CTRL(NO_PAD_CTRL))
4788 #define  MX6Q_PAD_DISP0_DAT1__MMDC_MMDC_DEBUG_6         \
4789                 (_MX6Q_PAD_DISP0_DAT1__MMDC_MMDC_DEBUG_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
4790 #define  MX6Q_PAD_DISP0_DAT1__PL301_MX6QPER1_HADDR_12           \
4791                 (_MX6Q_PAD_DISP0_DAT1__PL301_MX6QPER1_HADDR_12 | MUX_PAD_CTRL(NO_PAD_CTRL))
4792
4793 #define  MX6Q_PAD_DISP0_DAT2__IPU1_DISP0_DAT_2          \
4794                 (_MX6Q_PAD_DISP0_DAT2__IPU1_DISP0_DAT_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
4795 #define  MX6Q_PAD_DISP0_DAT2__IPU2_DISP0_DAT_2          \
4796                 (_MX6Q_PAD_DISP0_DAT2__IPU2_DISP0_DAT_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
4797 #define  MX6Q_PAD_DISP0_DAT2__ECSPI3_MISO               \
4798                 (_MX6Q_PAD_DISP0_DAT2__ECSPI3_MISO | MUX_PAD_CTRL(NO_PAD_CTRL))
4799 #define  MX6Q_PAD_DISP0_DAT2__USDHC1_USDHC_DEBUG_2              \
4800                 (_MX6Q_PAD_DISP0_DAT2__USDHC1_USDHC_DEBUG_2 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
4801 #define  MX6Q_PAD_DISP0_DAT2__SDMA_DEBUG_MODE           \
4802                 (_MX6Q_PAD_DISP0_DAT2__SDMA_DEBUG_MODE | MUX_PAD_CTRL(NO_PAD_CTRL))
4803 #define  MX6Q_PAD_DISP0_DAT2__GPIO_4_23         \
4804                 (_MX6Q_PAD_DISP0_DAT2__GPIO_4_23 | MUX_PAD_CTRL(NO_PAD_CTRL))
4805 #define  MX6Q_PAD_DISP0_DAT2__MMDC_MMDC_DEBUG_7         \
4806                 (_MX6Q_PAD_DISP0_DAT2__MMDC_MMDC_DEBUG_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
4807 #define  MX6Q_PAD_DISP0_DAT2__PL301_MX6QPER1_HADDR_13           \
4808                 (_MX6Q_PAD_DISP0_DAT2__PL301_MX6QPER1_HADDR_13 | MUX_PAD_CTRL(NO_PAD_CTRL))
4809
4810 #define  MX6Q_PAD_DISP0_DAT3__IPU1_DISP0_DAT_3          \
4811                 (_MX6Q_PAD_DISP0_DAT3__IPU1_DISP0_DAT_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
4812 #define  MX6Q_PAD_DISP0_DAT3__IPU2_DISP0_DAT_3          \
4813                 (_MX6Q_PAD_DISP0_DAT3__IPU2_DISP0_DAT_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
4814 #define  MX6Q_PAD_DISP0_DAT3__ECSPI3_SS0                \
4815                 (_MX6Q_PAD_DISP0_DAT3__ECSPI3_SS0 | MUX_PAD_CTRL(NO_PAD_CTRL))
4816 #define  MX6Q_PAD_DISP0_DAT3__USDHC1_USDHC_DEBUG_3              \
4817                 (_MX6Q_PAD_DISP0_DAT3__USDHC1_USDHC_DEBUG_3 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
4818 #define  MX6Q_PAD_DISP0_DAT3__SDMA_DEBUG_BUS_ERROR              \
4819                 (_MX6Q_PAD_DISP0_DAT3__SDMA_DEBUG_BUS_ERROR | MUX_PAD_CTRL(NO_PAD_CTRL))
4820 #define  MX6Q_PAD_DISP0_DAT3__GPIO_4_24         \
4821                 (_MX6Q_PAD_DISP0_DAT3__GPIO_4_24 | MUX_PAD_CTRL(NO_PAD_CTRL))
4822 #define  MX6Q_PAD_DISP0_DAT3__MMDC_MMDC_DEBUG_8         \
4823                 (_MX6Q_PAD_DISP0_DAT3__MMDC_MMDC_DEBUG_8 | MUX_PAD_CTRL(NO_PAD_CTRL))
4824 #define  MX6Q_PAD_DISP0_DAT3__PL301_MX6QPER1_HADDR_14           \
4825                 (_MX6Q_PAD_DISP0_DAT3__PL301_MX6QPER1_HADDR_14 | MUX_PAD_CTRL(NO_PAD_CTRL))
4826
4827 #define  MX6Q_PAD_DISP0_DAT4__IPU1_DISP0_DAT_4          \
4828                 (_MX6Q_PAD_DISP0_DAT4__IPU1_DISP0_DAT_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
4829 #define  MX6Q_PAD_DISP0_DAT4__IPU2_DISP0_DAT_4          \
4830                 (_MX6Q_PAD_DISP0_DAT4__IPU2_DISP0_DAT_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
4831 #define  MX6Q_PAD_DISP0_DAT4__ECSPI3_SS1                \
4832                 (_MX6Q_PAD_DISP0_DAT4__ECSPI3_SS1 | MUX_PAD_CTRL(NO_PAD_CTRL))
4833 #define  MX6Q_PAD_DISP0_DAT4__USDHC1_USDHC_DEBUG_4              \
4834                 (_MX6Q_PAD_DISP0_DAT4__USDHC1_USDHC_DEBUG_4 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
4835 #define  MX6Q_PAD_DISP0_DAT4__SDMA_DEBUG_BUS_RWB                \
4836                 (_MX6Q_PAD_DISP0_DAT4__SDMA_DEBUG_BUS_RWB | MUX_PAD_CTRL(NO_PAD_CTRL))
4837 #define  MX6Q_PAD_DISP0_DAT4__GPIO_4_25         \
4838                 (_MX6Q_PAD_DISP0_DAT4__GPIO_4_25 | MUX_PAD_CTRL(NO_PAD_CTRL))
4839 #define  MX6Q_PAD_DISP0_DAT4__MMDC_MMDC_DEBUG_9         \
4840                 (_MX6Q_PAD_DISP0_DAT4__MMDC_MMDC_DEBUG_9 | MUX_PAD_CTRL(NO_PAD_CTRL))
4841 #define  MX6Q_PAD_DISP0_DAT4__PL301_MX6QPER1_HADDR_15           \
4842                 (_MX6Q_PAD_DISP0_DAT4__PL301_MX6QPER1_HADDR_15 | MUX_PAD_CTRL(NO_PAD_CTRL))
4843
4844 #define  MX6Q_PAD_DISP0_DAT5__IPU1_DISP0_DAT_5          \
4845                 (_MX6Q_PAD_DISP0_DAT5__IPU1_DISP0_DAT_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
4846 #define  MX6Q_PAD_DISP0_DAT5__IPU2_DISP0_DAT_5          \
4847                 (_MX6Q_PAD_DISP0_DAT5__IPU2_DISP0_DAT_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
4848 #define  MX6Q_PAD_DISP0_DAT5__ECSPI3_SS2                \
4849                 (_MX6Q_PAD_DISP0_DAT5__ECSPI3_SS2 | MUX_PAD_CTRL(NO_PAD_CTRL))
4850 #define  MX6Q_PAD_DISP0_DAT5__AUDMUX_AUD6_RXFS          \
4851                 (_MX6Q_PAD_DISP0_DAT5__AUDMUX_AUD6_RXFS | MUX_PAD_CTRL(NO_PAD_CTRL))
4852 #define  MX6Q_PAD_DISP0_DAT5__SDMA_DEBUG_MATCHED_DMBUS          \
4853                 (_MX6Q_PAD_DISP0_DAT5__SDMA_DEBUG_MATCHED_DMBUS | MUX_PAD_CTRL(NO_PAD_CTRL))
4854 #define  MX6Q_PAD_DISP0_DAT5__GPIO_4_26         \
4855                 (_MX6Q_PAD_DISP0_DAT5__GPIO_4_26 | MUX_PAD_CTRL(NO_PAD_CTRL))
4856 #define  MX6Q_PAD_DISP0_DAT5__MMDC_MMDC_DEBUG_10                \
4857                 (_MX6Q_PAD_DISP0_DAT5__MMDC_MMDC_DEBUG_10 | MUX_PAD_CTRL(NO_PAD_CTRL))
4858 #define  MX6Q_PAD_DISP0_DAT5__PL301_MX6QPER1_HADDR_16           \
4859                 (_MX6Q_PAD_DISP0_DAT5__PL301_MX6QPER1_HADDR_16 | MUX_PAD_CTRL(NO_PAD_CTRL))
4860
4861 #define  MX6Q_PAD_DISP0_DAT6__IPU1_DISP0_DAT_6          \
4862                 (_MX6Q_PAD_DISP0_DAT6__IPU1_DISP0_DAT_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
4863 #define  MX6Q_PAD_DISP0_DAT6__IPU2_DISP0_DAT_6          \
4864                 (_MX6Q_PAD_DISP0_DAT6__IPU2_DISP0_DAT_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
4865 #define  MX6Q_PAD_DISP0_DAT6__ECSPI3_SS3                \
4866                 (_MX6Q_PAD_DISP0_DAT6__ECSPI3_SS3 | MUX_PAD_CTRL(NO_PAD_CTRL))
4867 #define  MX6Q_PAD_DISP0_DAT6__AUDMUX_AUD6_RXC           \
4868                 (_MX6Q_PAD_DISP0_DAT6__AUDMUX_AUD6_RXC | MUX_PAD_CTRL(NO_PAD_CTRL))
4869 #define  MX6Q_PAD_DISP0_DAT6__SDMA_DEBUG_RTBUFFER_WRITE         \
4870                 (_MX6Q_PAD_DISP0_DAT6__SDMA_DEBUG_RTBUFFER_WRITE | MUX_PAD_CTRL(NO_PAD_CTRL))
4871 #define  MX6Q_PAD_DISP0_DAT6__GPIO_4_27         \
4872                 (_MX6Q_PAD_DISP0_DAT6__GPIO_4_27 | MUX_PAD_CTRL(NO_PAD_CTRL))
4873 #define  MX6Q_PAD_DISP0_DAT6__MMDC_MMDC_DEBUG_11                \
4874                 (_MX6Q_PAD_DISP0_DAT6__MMDC_MMDC_DEBUG_11 | MUX_PAD_CTRL(NO_PAD_CTRL))
4875 #define  MX6Q_PAD_DISP0_DAT6__PL301_MX6QPER1_HADDR_17           \
4876                 (_MX6Q_PAD_DISP0_DAT6__PL301_MX6QPER1_HADDR_17 | MUX_PAD_CTRL(NO_PAD_CTRL))
4877
4878 #define  MX6Q_PAD_DISP0_DAT7__IPU1_DISP0_DAT_7          \
4879                 (_MX6Q_PAD_DISP0_DAT7__IPU1_DISP0_DAT_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
4880 #define  MX6Q_PAD_DISP0_DAT7__IPU2_DISP0_DAT_7          \
4881                 (_MX6Q_PAD_DISP0_DAT7__IPU2_DISP0_DAT_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
4882 #define  MX6Q_PAD_DISP0_DAT7__ECSPI3_RDY                \
4883                 (_MX6Q_PAD_DISP0_DAT7__ECSPI3_RDY | MUX_PAD_CTRL(NO_PAD_CTRL))
4884 #define  MX6Q_PAD_DISP0_DAT7__USDHC1_USDHC_DEBUG_5              \
4885                 (_MX6Q_PAD_DISP0_DAT7__USDHC1_USDHC_DEBUG_5 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
4886 #define  MX6Q_PAD_DISP0_DAT7__SDMA_DEBUG_EVENT_CHANNEL_0                \
4887                 (_MX6Q_PAD_DISP0_DAT7__SDMA_DEBUG_EVENT_CHANNEL_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
4888 #define  MX6Q_PAD_DISP0_DAT7__GPIO_4_28         \
4889                 (_MX6Q_PAD_DISP0_DAT7__GPIO_4_28 | MUX_PAD_CTRL(NO_PAD_CTRL))
4890 #define  MX6Q_PAD_DISP0_DAT7__MMDC_MMDC_DEBUG_12                \
4891                 (_MX6Q_PAD_DISP0_DAT7__MMDC_MMDC_DEBUG_12 | MUX_PAD_CTRL(NO_PAD_CTRL))
4892 #define  MX6Q_PAD_DISP0_DAT7__PL301_MX6QPER1_HADDR_18           \
4893                 (_MX6Q_PAD_DISP0_DAT7__PL301_MX6QPER1_HADDR_18 | MUX_PAD_CTRL(NO_PAD_CTRL))
4894
4895 #define  MX6Q_PAD_DISP0_DAT8__IPU1_DISP0_DAT_8          \
4896                 (_MX6Q_PAD_DISP0_DAT8__IPU1_DISP0_DAT_8 | MUX_PAD_CTRL(NO_PAD_CTRL))
4897 #define  MX6Q_PAD_DISP0_DAT8__IPU2_DISP0_DAT_8          \
4898                 (_MX6Q_PAD_DISP0_DAT8__IPU2_DISP0_DAT_8 | MUX_PAD_CTRL(NO_PAD_CTRL))
4899 #define  MX6Q_PAD_DISP0_DAT8__PWM1_PWMO         \
4900                 (_MX6Q_PAD_DISP0_DAT8__PWM1_PWMO | MUX_PAD_CTRL(NO_PAD_CTRL))
4901 #define  MX6Q_PAD_DISP0_DAT8__WDOG1_WDOG_B              \
4902                 (_MX6Q_PAD_DISP0_DAT8__WDOG1_WDOG_B | MUX_PAD_CTRL(NO_PAD_CTRL))
4903 #define  MX6Q_PAD_DISP0_DAT8__SDMA_DEBUG_EVENT_CHANNEL_1                \
4904                 (_MX6Q_PAD_DISP0_DAT8__SDMA_DEBUG_EVENT_CHANNEL_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
4905 #define  MX6Q_PAD_DISP0_DAT8__GPIO_4_29         \
4906                 (_MX6Q_PAD_DISP0_DAT8__GPIO_4_29 | MUX_PAD_CTRL(NO_PAD_CTRL))
4907 #define  MX6Q_PAD_DISP0_DAT8__MMDC_MMDC_DEBUG_13                \
4908                 (_MX6Q_PAD_DISP0_DAT8__MMDC_MMDC_DEBUG_13 | MUX_PAD_CTRL(NO_PAD_CTRL))
4909 #define  MX6Q_PAD_DISP0_DAT8__PL301_MX6QPER1_HADDR_19           \
4910                 (_MX6Q_PAD_DISP0_DAT8__PL301_MX6QPER1_HADDR_19 | MUX_PAD_CTRL(NO_PAD_CTRL))
4911
4912 #define  MX6Q_PAD_DISP0_DAT9__IPU1_DISP0_DAT_9          \
4913                 (_MX6Q_PAD_DISP0_DAT9__IPU1_DISP0_DAT_9 | MUX_PAD_CTRL(NO_PAD_CTRL))
4914 #define  MX6Q_PAD_DISP0_DAT9__IPU2_DISP0_DAT_9          \
4915                 (_MX6Q_PAD_DISP0_DAT9__IPU2_DISP0_DAT_9 | MUX_PAD_CTRL(NO_PAD_CTRL))
4916 #define  MX6Q_PAD_DISP0_DAT9__PWM2_PWMO         \
4917                 (_MX6Q_PAD_DISP0_DAT9__PWM2_PWMO | MUX_PAD_CTRL(NO_PAD_CTRL))
4918 #define  MX6Q_PAD_DISP0_DAT9__WDOG2_WDOG_B              \
4919                 (_MX6Q_PAD_DISP0_DAT9__WDOG2_WDOG_B | MUX_PAD_CTRL(NO_PAD_CTRL))
4920 #define  MX6Q_PAD_DISP0_DAT9__SDMA_DEBUG_EVENT_CHANNEL_2                \
4921                 (_MX6Q_PAD_DISP0_DAT9__SDMA_DEBUG_EVENT_CHANNEL_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
4922 #define  MX6Q_PAD_DISP0_DAT9__GPIO_4_30         \
4923                 (_MX6Q_PAD_DISP0_DAT9__GPIO_4_30 | MUX_PAD_CTRL(NO_PAD_CTRL))
4924 #define  MX6Q_PAD_DISP0_DAT9__MMDC_MMDC_DEBUG_14                \
4925                 (_MX6Q_PAD_DISP0_DAT9__MMDC_MMDC_DEBUG_14 | MUX_PAD_CTRL(NO_PAD_CTRL))
4926 #define  MX6Q_PAD_DISP0_DAT9__PL301_MX6QPER1_HADDR_20           \
4927                 (_MX6Q_PAD_DISP0_DAT9__PL301_MX6QPER1_HADDR_20 | MUX_PAD_CTRL(NO_PAD_CTRL))
4928
4929 #define  MX6Q_PAD_DISP0_DAT10__IPU1_DISP0_DAT_10                \
4930                 (_MX6Q_PAD_DISP0_DAT10__IPU1_DISP0_DAT_10 | MUX_PAD_CTRL(NO_PAD_CTRL))
4931 #define  MX6Q_PAD_DISP0_DAT10__IPU2_DISP0_DAT_10                \
4932                 (_MX6Q_PAD_DISP0_DAT10__IPU2_DISP0_DAT_10 | MUX_PAD_CTRL(NO_PAD_CTRL))
4933 #define  MX6Q_PAD_DISP0_DAT10__USDHC1_USDHC_DEBUG_6             \
4934                 (_MX6Q_PAD_DISP0_DAT10__USDHC1_USDHC_DEBUG_6 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
4935 #define  MX6Q_PAD_DISP0_DAT10__SDMA_DEBUG_EVENT_CHANNEL_3               \
4936                 (_MX6Q_PAD_DISP0_DAT10__SDMA_DEBUG_EVENT_CHANNEL_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
4937 #define  MX6Q_PAD_DISP0_DAT10__GPIO_4_31                \
4938                 (_MX6Q_PAD_DISP0_DAT10__GPIO_4_31 | MUX_PAD_CTRL(NO_PAD_CTRL))
4939 #define  MX6Q_PAD_DISP0_DAT10__MMDC_MMDC_DEBUG_15               \
4940                 (_MX6Q_PAD_DISP0_DAT10__MMDC_MMDC_DEBUG_15 | MUX_PAD_CTRL(NO_PAD_CTRL))
4941 #define  MX6Q_PAD_DISP0_DAT10__PL301_MX6QPER1_HADDR_21          \
4942                 (_MX6Q_PAD_DISP0_DAT10__PL301_MX6QPER1_HADDR_21 | MUX_PAD_CTRL(NO_PAD_CTRL))
4943
4944 #define  MX6Q_PAD_DISP0_DAT11__IPU1_DISP0_DAT_11                \
4945                 (_MX6Q_PAD_DISP0_DAT11__IPU1_DISP0_DAT_11 | MUX_PAD_CTRL(NO_PAD_CTRL))
4946 #define  MX6Q_PAD_DISP0_DAT11__IPU2_DISP0_DAT_11                \
4947                 (_MX6Q_PAD_DISP0_DAT11__IPU2_DISP0_DAT_11 | MUX_PAD_CTRL(NO_PAD_CTRL))
4948 #define  MX6Q_PAD_DISP0_DAT11__USDHC1_USDHC_DEBUG_7             \
4949                 (_MX6Q_PAD_DISP0_DAT11__USDHC1_USDHC_DEBUG_7 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
4950 #define  MX6Q_PAD_DISP0_DAT11__SDMA_DEBUG_EVENT_CHANNEL_4               \
4951                 (_MX6Q_PAD_DISP0_DAT11__SDMA_DEBUG_EVENT_CHANNEL_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
4952 #define  MX6Q_PAD_DISP0_DAT11__GPIO_5_5         \
4953                 (_MX6Q_PAD_DISP0_DAT11__GPIO_5_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
4954 #define  MX6Q_PAD_DISP0_DAT11__MMDC_MMDC_DEBUG_16               \
4955                 (_MX6Q_PAD_DISP0_DAT11__MMDC_MMDC_DEBUG_16 | MUX_PAD_CTRL(NO_PAD_CTRL))
4956 #define  MX6Q_PAD_DISP0_DAT11__PL301_MX6QPER1_HADDR_22          \
4957                 (_MX6Q_PAD_DISP0_DAT11__PL301_MX6QPER1_HADDR_22 | MUX_PAD_CTRL(NO_PAD_CTRL))
4958
4959 #define  MX6Q_PAD_DISP0_DAT12__IPU1_DISP0_DAT_12                \
4960                 (_MX6Q_PAD_DISP0_DAT12__IPU1_DISP0_DAT_12 | MUX_PAD_CTRL(NO_PAD_CTRL))
4961 #define  MX6Q_PAD_DISP0_DAT12__IPU2_DISP0_DAT_12                \
4962                 (_MX6Q_PAD_DISP0_DAT12__IPU2_DISP0_DAT_12 | MUX_PAD_CTRL(NO_PAD_CTRL))
4963 #define  MX6Q_PAD_DISP0_DAT12__RESERVED_RESERVED                \
4964                 (_MX6Q_PAD_DISP0_DAT12__RESERVED_RESERVED | MUX_PAD_CTRL(NO_PAD_CTRL))
4965 #define  MX6Q_PAD_DISP0_DAT12__SDMA_DEBUG_EVENT_CHANNEL_5               \
4966                 (_MX6Q_PAD_DISP0_DAT12__SDMA_DEBUG_EVENT_CHANNEL_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
4967 #define  MX6Q_PAD_DISP0_DAT12__GPIO_5_6         \
4968                 (_MX6Q_PAD_DISP0_DAT12__GPIO_5_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
4969 #define  MX6Q_PAD_DISP0_DAT12__MMDC_MMDC_DEBUG_17               \
4970                 (_MX6Q_PAD_DISP0_DAT12__MMDC_MMDC_DEBUG_17 | MUX_PAD_CTRL(NO_PAD_CTRL))
4971 #define  MX6Q_PAD_DISP0_DAT12__PL301_MX6QPER1_HADDR_23          \
4972                 (_MX6Q_PAD_DISP0_DAT12__PL301_MX6QPER1_HADDR_23 | MUX_PAD_CTRL(NO_PAD_CTRL))
4973
4974 #define  MX6Q_PAD_DISP0_DAT13__IPU1_DISP0_DAT_13                \
4975                 (_MX6Q_PAD_DISP0_DAT13__IPU1_DISP0_DAT_13 | MUX_PAD_CTRL(NO_PAD_CTRL))
4976 #define  MX6Q_PAD_DISP0_DAT13__IPU2_DISP0_DAT_13                \
4977                 (_MX6Q_PAD_DISP0_DAT13__IPU2_DISP0_DAT_13 | MUX_PAD_CTRL(NO_PAD_CTRL))
4978 #define  MX6Q_PAD_DISP0_DAT13__AUDMUX_AUD5_RXFS         \
4979                 (_MX6Q_PAD_DISP0_DAT13__AUDMUX_AUD5_RXFS | MUX_PAD_CTRL(NO_PAD_CTRL))
4980 #define  MX6Q_PAD_DISP0_DAT13__SDMA_DEBUG_EVT_CHN_LINES_0               \
4981                 (_MX6Q_PAD_DISP0_DAT13__SDMA_DEBUG_EVT_CHN_LINES_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
4982 #define  MX6Q_PAD_DISP0_DAT13__GPIO_5_7         \
4983                 (_MX6Q_PAD_DISP0_DAT13__GPIO_5_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
4984 #define  MX6Q_PAD_DISP0_DAT13__MMDC_MMDC_DEBUG_18               \
4985                 (_MX6Q_PAD_DISP0_DAT13__MMDC_MMDC_DEBUG_18 | MUX_PAD_CTRL(NO_PAD_CTRL))
4986 #define  MX6Q_PAD_DISP0_DAT13__PL301_MX6QPER1_HADDR_24          \
4987                 (_MX6Q_PAD_DISP0_DAT13__PL301_MX6QPER1_HADDR_24 | MUX_PAD_CTRL(NO_PAD_CTRL))
4988
4989 #define  MX6Q_PAD_DISP0_DAT14__IPU1_DISP0_DAT_14                \
4990                 (_MX6Q_PAD_DISP0_DAT14__IPU1_DISP0_DAT_14 | MUX_PAD_CTRL(NO_PAD_CTRL))
4991 #define  MX6Q_PAD_DISP0_DAT14__IPU2_DISP0_DAT_14                \
4992                 (_MX6Q_PAD_DISP0_DAT14__IPU2_DISP0_DAT_14 | MUX_PAD_CTRL(NO_PAD_CTRL))
4993 #define  MX6Q_PAD_DISP0_DAT14__AUDMUX_AUD5_RXC          \
4994                 (_MX6Q_PAD_DISP0_DAT14__AUDMUX_AUD5_RXC | MUX_PAD_CTRL(NO_PAD_CTRL))
4995 #define  MX6Q_PAD_DISP0_DAT14__SDMA_DEBUG_EVT_CHN_LINES_1               \
4996                 (_MX6Q_PAD_DISP0_DAT14__SDMA_DEBUG_EVT_CHN_LINES_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
4997 #define  MX6Q_PAD_DISP0_DAT14__GPIO_5_8         \
4998                 (_MX6Q_PAD_DISP0_DAT14__GPIO_5_8 | MUX_PAD_CTRL(NO_PAD_CTRL))
4999 #define  MX6Q_PAD_DISP0_DAT14__MMDC_MMDC_DEBUG_19               \
5000                 (_MX6Q_PAD_DISP0_DAT14__MMDC_MMDC_DEBUG_19 | MUX_PAD_CTRL(NO_PAD_CTRL))
5001
5002 #define  MX6Q_PAD_DISP0_DAT15__IPU1_DISP0_DAT_15                \
5003                 (_MX6Q_PAD_DISP0_DAT15__IPU1_DISP0_DAT_15 | MUX_PAD_CTRL(NO_PAD_CTRL))
5004 #define  MX6Q_PAD_DISP0_DAT15__IPU2_DISP0_DAT_15                \
5005                 (_MX6Q_PAD_DISP0_DAT15__IPU2_DISP0_DAT_15 | MUX_PAD_CTRL(NO_PAD_CTRL))
5006 #define  MX6Q_PAD_DISP0_DAT15__ECSPI1_SS1               \
5007                 (_MX6Q_PAD_DISP0_DAT15__ECSPI1_SS1 | MUX_PAD_CTRL(NO_PAD_CTRL))
5008 #define  MX6Q_PAD_DISP0_DAT15__ECSPI2_SS1               \
5009                 (_MX6Q_PAD_DISP0_DAT15__ECSPI2_SS1 | MUX_PAD_CTRL(NO_PAD_CTRL))
5010 #define  MX6Q_PAD_DISP0_DAT15__SDMA_DEBUG_EVT_CHN_LINES_2               \
5011                 (_MX6Q_PAD_DISP0_DAT15__SDMA_DEBUG_EVT_CHN_LINES_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
5012 #define  MX6Q_PAD_DISP0_DAT15__GPIO_5_9         \
5013                 (_MX6Q_PAD_DISP0_DAT15__GPIO_5_9 | MUX_PAD_CTRL(NO_PAD_CTRL))
5014 #define  MX6Q_PAD_DISP0_DAT15__MMDC_MMDC_DEBUG_20               \
5015                 (_MX6Q_PAD_DISP0_DAT15__MMDC_MMDC_DEBUG_20 | MUX_PAD_CTRL(NO_PAD_CTRL))
5016 #define  MX6Q_PAD_DISP0_DAT15__PL301_MX6QPER1_HADDR_25          \
5017                 (_MX6Q_PAD_DISP0_DAT15__PL301_MX6QPER1_HADDR_25 | MUX_PAD_CTRL(NO_PAD_CTRL))
5018
5019 #define  MX6Q_PAD_DISP0_DAT16__IPU1_DISP0_DAT_16                \
5020                 (_MX6Q_PAD_DISP0_DAT16__IPU1_DISP0_DAT_16 | MUX_PAD_CTRL(NO_PAD_CTRL))
5021 #define  MX6Q_PAD_DISP0_DAT16__IPU2_DISP0_DAT_16                \
5022                 (_MX6Q_PAD_DISP0_DAT16__IPU2_DISP0_DAT_16 | MUX_PAD_CTRL(NO_PAD_CTRL))
5023 #define  MX6Q_PAD_DISP0_DAT16__ECSPI2_MOSI              \
5024                 (_MX6Q_PAD_DISP0_DAT16__ECSPI2_MOSI | MUX_PAD_CTRL(NO_PAD_CTRL))
5025 #define  MX6Q_PAD_DISP0_DAT16__AUDMUX_AUD5_TXC          \
5026                 (_MX6Q_PAD_DISP0_DAT16__AUDMUX_AUD5_TXC | MUX_PAD_CTRL(NO_PAD_CTRL))
5027 #define  MX6Q_PAD_DISP0_DAT16__SDMA_SDMA_EXT_EVENT_0            \
5028                 (_MX6Q_PAD_DISP0_DAT16__SDMA_SDMA_EXT_EVENT_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
5029 #define  MX6Q_PAD_DISP0_DAT16__GPIO_5_10                \
5030                 (_MX6Q_PAD_DISP0_DAT16__GPIO_5_10 | MUX_PAD_CTRL(NO_PAD_CTRL))
5031 #define  MX6Q_PAD_DISP0_DAT16__MMDC_MMDC_DEBUG_21               \
5032                 (_MX6Q_PAD_DISP0_DAT16__MMDC_MMDC_DEBUG_21 | MUX_PAD_CTRL(NO_PAD_CTRL))
5033 #define  MX6Q_PAD_DISP0_DAT16__PL301_MX6QPER1_HADDR_26          \
5034                 (_MX6Q_PAD_DISP0_DAT16__PL301_MX6QPER1_HADDR_26 | MUX_PAD_CTRL(NO_PAD_CTRL))
5035
5036 #define  MX6Q_PAD_DISP0_DAT17__IPU1_DISP0_DAT_17                \
5037                 (_MX6Q_PAD_DISP0_DAT17__IPU1_DISP0_DAT_17 | MUX_PAD_CTRL(NO_PAD_CTRL))
5038 #define  MX6Q_PAD_DISP0_DAT17__IPU2_DISP0_DAT_17                \
5039                 (_MX6Q_PAD_DISP0_DAT17__IPU2_DISP0_DAT_17 | MUX_PAD_CTRL(NO_PAD_CTRL))
5040 #define  MX6Q_PAD_DISP0_DAT17__ECSPI2_MISO              \
5041                 (_MX6Q_PAD_DISP0_DAT17__ECSPI2_MISO | MUX_PAD_CTRL(NO_PAD_CTRL))
5042 #define  MX6Q_PAD_DISP0_DAT17__AUDMUX_AUD5_TXD          \
5043                 (_MX6Q_PAD_DISP0_DAT17__AUDMUX_AUD5_TXD | MUX_PAD_CTRL(NO_PAD_CTRL))
5044 #define  MX6Q_PAD_DISP0_DAT17__SDMA_SDMA_EXT_EVENT_1            \
5045                 (_MX6Q_PAD_DISP0_DAT17__SDMA_SDMA_EXT_EVENT_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
5046 #define  MX6Q_PAD_DISP0_DAT17__GPIO_5_11                \
5047                 (_MX6Q_PAD_DISP0_DAT17__GPIO_5_11 | MUX_PAD_CTRL(NO_PAD_CTRL))
5048 #define  MX6Q_PAD_DISP0_DAT17__MMDC_MMDC_DEBUG_22               \
5049                 (_MX6Q_PAD_DISP0_DAT17__MMDC_MMDC_DEBUG_22 | MUX_PAD_CTRL(NO_PAD_CTRL))
5050 #define  MX6Q_PAD_DISP0_DAT17__PL301_MX6QPER1_HADDR_27          \
5051                 (_MX6Q_PAD_DISP0_DAT17__PL301_MX6QPER1_HADDR_27 | MUX_PAD_CTRL(NO_PAD_CTRL))
5052
5053 #define  MX6Q_PAD_DISP0_DAT18__IPU1_DISP0_DAT_18                \
5054                 (_MX6Q_PAD_DISP0_DAT18__IPU1_DISP0_DAT_18 | MUX_PAD_CTRL(NO_PAD_CTRL))
5055 #define  MX6Q_PAD_DISP0_DAT18__IPU2_DISP0_DAT_18                \
5056                 (_MX6Q_PAD_DISP0_DAT18__IPU2_DISP0_DAT_18 | MUX_PAD_CTRL(NO_PAD_CTRL))
5057 #define  MX6Q_PAD_DISP0_DAT18__ECSPI2_SS0               \
5058                 (_MX6Q_PAD_DISP0_DAT18__ECSPI2_SS0 | MUX_PAD_CTRL(NO_PAD_CTRL))
5059 #define  MX6Q_PAD_DISP0_DAT18__AUDMUX_AUD5_TXFS         \
5060                 (_MX6Q_PAD_DISP0_DAT18__AUDMUX_AUD5_TXFS | MUX_PAD_CTRL(NO_PAD_CTRL))
5061 #define  MX6Q_PAD_DISP0_DAT18__AUDMUX_AUD4_RXFS         \
5062                 (_MX6Q_PAD_DISP0_DAT18__AUDMUX_AUD4_RXFS | MUX_PAD_CTRL(NO_PAD_CTRL))
5063 #define  MX6Q_PAD_DISP0_DAT18__GPIO_5_12                \
5064                 (_MX6Q_PAD_DISP0_DAT18__GPIO_5_12 | MUX_PAD_CTRL(NO_PAD_CTRL))
5065 #define  MX6Q_PAD_DISP0_DAT18__MMDC_MMDC_DEBUG_23               \
5066                 (_MX6Q_PAD_DISP0_DAT18__MMDC_MMDC_DEBUG_23 | MUX_PAD_CTRL(NO_PAD_CTRL))
5067 #define  MX6Q_PAD_DISP0_DAT18__WEIM_WEIM_CS_2           \
5068                 (_MX6Q_PAD_DISP0_DAT18__WEIM_WEIM_CS_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
5069
5070 #define  MX6Q_PAD_DISP0_DAT19__IPU1_DISP0_DAT_19                \
5071                 (_MX6Q_PAD_DISP0_DAT19__IPU1_DISP0_DAT_19 | MUX_PAD_CTRL(NO_PAD_CTRL))
5072 #define  MX6Q_PAD_DISP0_DAT19__IPU2_DISP0_DAT_19                \
5073                 (_MX6Q_PAD_DISP0_DAT19__IPU2_DISP0_DAT_19 | MUX_PAD_CTRL(NO_PAD_CTRL))
5074 #define  MX6Q_PAD_DISP0_DAT19__ECSPI2_SCLK              \
5075                 (_MX6Q_PAD_DISP0_DAT19__ECSPI2_SCLK | MUX_PAD_CTRL(NO_PAD_CTRL))
5076 #define  MX6Q_PAD_DISP0_DAT19__AUDMUX_AUD5_RXD          \
5077                 (_MX6Q_PAD_DISP0_DAT19__AUDMUX_AUD5_RXD | MUX_PAD_CTRL(NO_PAD_CTRL))
5078 #define  MX6Q_PAD_DISP0_DAT19__AUDMUX_AUD4_RXC          \
5079                 (_MX6Q_PAD_DISP0_DAT19__AUDMUX_AUD4_RXC | MUX_PAD_CTRL(NO_PAD_CTRL))
5080 #define  MX6Q_PAD_DISP0_DAT19__GPIO_5_13                \
5081                 (_MX6Q_PAD_DISP0_DAT19__GPIO_5_13 | MUX_PAD_CTRL(NO_PAD_CTRL))
5082 #define  MX6Q_PAD_DISP0_DAT19__MMDC_MMDC_DEBUG_24               \
5083                 (_MX6Q_PAD_DISP0_DAT19__MMDC_MMDC_DEBUG_24 | MUX_PAD_CTRL(NO_PAD_CTRL))
5084 #define  MX6Q_PAD_DISP0_DAT19__WEIM_WEIM_CS_3           \
5085                 (_MX6Q_PAD_DISP0_DAT19__WEIM_WEIM_CS_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
5086
5087 #define  MX6Q_PAD_DISP0_DAT20__IPU1_DISP0_DAT_20                \
5088                 (_MX6Q_PAD_DISP0_DAT20__IPU1_DISP0_DAT_20 | MUX_PAD_CTRL(NO_PAD_CTRL))
5089 #define  MX6Q_PAD_DISP0_DAT20__IPU2_DISP0_DAT_20                \
5090                 (_MX6Q_PAD_DISP0_DAT20__IPU2_DISP0_DAT_20 | MUX_PAD_CTRL(NO_PAD_CTRL))
5091 #define  MX6Q_PAD_DISP0_DAT20__ECSPI1_SCLK              \
5092                 (_MX6Q_PAD_DISP0_DAT20__ECSPI1_SCLK | MUX_PAD_CTRL(NO_PAD_CTRL))
5093 #define  MX6Q_PAD_DISP0_DAT20__AUDMUX_AUD4_TXC          \
5094                 (_MX6Q_PAD_DISP0_DAT20__AUDMUX_AUD4_TXC | MUX_PAD_CTRL(NO_PAD_CTRL))
5095 #define  MX6Q_PAD_DISP0_DAT20__SDMA_DEBUG_EVT_CHN_LINES_7               \
5096                 (_MX6Q_PAD_DISP0_DAT20__SDMA_DEBUG_EVT_CHN_LINES_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
5097 #define  MX6Q_PAD_DISP0_DAT20__GPIO_5_14                \
5098                 (_MX6Q_PAD_DISP0_DAT20__GPIO_5_14 | MUX_PAD_CTRL(NO_PAD_CTRL))
5099 #define  MX6Q_PAD_DISP0_DAT20__MMDC_MMDC_DEBUG_25               \
5100                 (_MX6Q_PAD_DISP0_DAT20__MMDC_MMDC_DEBUG_25 | MUX_PAD_CTRL(NO_PAD_CTRL))
5101 #define  MX6Q_PAD_DISP0_DAT20__PL301_MX6QPER1_HADDR_28          \
5102                 (_MX6Q_PAD_DISP0_DAT20__PL301_MX6QPER1_HADDR_28 | MUX_PAD_CTRL(NO_PAD_CTRL))
5103
5104 #define  MX6Q_PAD_DISP0_DAT21__IPU1_DISP0_DAT_21                \
5105                 (_MX6Q_PAD_DISP0_DAT21__IPU1_DISP0_DAT_21 | MUX_PAD_CTRL(NO_PAD_CTRL))
5106 #define  MX6Q_PAD_DISP0_DAT21__IPU2_DISP0_DAT_21                \
5107                 (_MX6Q_PAD_DISP0_DAT21__IPU2_DISP0_DAT_21 | MUX_PAD_CTRL(NO_PAD_CTRL))
5108 #define  MX6Q_PAD_DISP0_DAT21__ECSPI1_MOSI              \
5109                 (_MX6Q_PAD_DISP0_DAT21__ECSPI1_MOSI | MUX_PAD_CTRL(NO_PAD_CTRL))
5110 #define  MX6Q_PAD_DISP0_DAT21__AUDMUX_AUD4_TXD          \
5111                 (_MX6Q_PAD_DISP0_DAT21__AUDMUX_AUD4_TXD | MUX_PAD_CTRL(NO_PAD_CTRL))
5112 #define  MX6Q_PAD_DISP0_DAT21__SDMA_DEBUG_BUS_DEVICE_0          \
5113                 (_MX6Q_PAD_DISP0_DAT21__SDMA_DEBUG_BUS_DEVICE_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
5114 #define  MX6Q_PAD_DISP0_DAT21__GPIO_5_15                \
5115                 (_MX6Q_PAD_DISP0_DAT21__GPIO_5_15 | MUX_PAD_CTRL(NO_PAD_CTRL))
5116 #define  MX6Q_PAD_DISP0_DAT21__MMDC_MMDC_DEBUG_26               \
5117                 (_MX6Q_PAD_DISP0_DAT21__MMDC_MMDC_DEBUG_26 | MUX_PAD_CTRL(NO_PAD_CTRL))
5118 #define  MX6Q_PAD_DISP0_DAT21__PL301_MX6QPER1_HADDR_29          \
5119                 (_MX6Q_PAD_DISP0_DAT21__PL301_MX6QPER1_HADDR_29 | MUX_PAD_CTRL(NO_PAD_CTRL))
5120
5121 #define  MX6Q_PAD_DISP0_DAT22__IPU1_DISP0_DAT_22                \
5122                 (_MX6Q_PAD_DISP0_DAT22__IPU1_DISP0_DAT_22 | MUX_PAD_CTRL(NO_PAD_CTRL))
5123 #define  MX6Q_PAD_DISP0_DAT22__IPU2_DISP0_DAT_22                \
5124                 (_MX6Q_PAD_DISP0_DAT22__IPU2_DISP0_DAT_22 | MUX_PAD_CTRL(NO_PAD_CTRL))
5125 #define  MX6Q_PAD_DISP0_DAT22__ECSPI1_MISO              \
5126                 (_MX6Q_PAD_DISP0_DAT22__ECSPI1_MISO | MUX_PAD_CTRL(NO_PAD_CTRL))
5127 #define  MX6Q_PAD_DISP0_DAT22__AUDMUX_AUD4_TXFS         \
5128                 (_MX6Q_PAD_DISP0_DAT22__AUDMUX_AUD4_TXFS | MUX_PAD_CTRL(NO_PAD_CTRL))
5129 #define  MX6Q_PAD_DISP0_DAT22__SDMA_DEBUG_BUS_DEVICE_1          \
5130                 (_MX6Q_PAD_DISP0_DAT22__SDMA_DEBUG_BUS_DEVICE_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
5131 #define  MX6Q_PAD_DISP0_DAT22__GPIO_5_16                \
5132                 (_MX6Q_PAD_DISP0_DAT22__GPIO_5_16 | MUX_PAD_CTRL(NO_PAD_CTRL))
5133 #define  MX6Q_PAD_DISP0_DAT22__MMDC_MMDC_DEBUG_27               \
5134                 (_MX6Q_PAD_DISP0_DAT22__MMDC_MMDC_DEBUG_27 | MUX_PAD_CTRL(NO_PAD_CTRL))
5135 #define  MX6Q_PAD_DISP0_DAT22__PL301_MX6QPER1_HADDR_30          \
5136                 (_MX6Q_PAD_DISP0_DAT22__PL301_MX6QPER1_HADDR_30 | MUX_PAD_CTRL(NO_PAD_CTRL))
5137
5138 #define  MX6Q_PAD_DISP0_DAT23__IPU1_DISP0_DAT_23                \
5139                 (_MX6Q_PAD_DISP0_DAT23__IPU1_DISP0_DAT_23 | MUX_PAD_CTRL(NO_PAD_CTRL))
5140 #define  MX6Q_PAD_DISP0_DAT23__IPU2_DISP0_DAT_23                \
5141                 (_MX6Q_PAD_DISP0_DAT23__IPU2_DISP0_DAT_23 | MUX_PAD_CTRL(NO_PAD_CTRL))
5142 #define  MX6Q_PAD_DISP0_DAT23__ECSPI1_SS0               \
5143                 (_MX6Q_PAD_DISP0_DAT23__ECSPI1_SS0 | MUX_PAD_CTRL(NO_PAD_CTRL))
5144 #define  MX6Q_PAD_DISP0_DAT23__AUDMUX_AUD4_RXD          \
5145                 (_MX6Q_PAD_DISP0_DAT23__AUDMUX_AUD4_RXD | MUX_PAD_CTRL(NO_PAD_CTRL))
5146 #define  MX6Q_PAD_DISP0_DAT23__SDMA_DEBUG_BUS_DEVICE_2          \
5147                 (_MX6Q_PAD_DISP0_DAT23__SDMA_DEBUG_BUS_DEVICE_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
5148 #define  MX6Q_PAD_DISP0_DAT23__GPIO_5_17                \
5149                 (_MX6Q_PAD_DISP0_DAT23__GPIO_5_17 | MUX_PAD_CTRL(NO_PAD_CTRL))
5150 #define  MX6Q_PAD_DISP0_DAT23__MMDC_MMDC_DEBUG_28               \
5151                 (_MX6Q_PAD_DISP0_DAT23__MMDC_MMDC_DEBUG_28 | MUX_PAD_CTRL(NO_PAD_CTRL))
5152 #define  MX6Q_PAD_DISP0_DAT23__PL301_MX6QPER1_HADDR_31          \
5153                 (_MX6Q_PAD_DISP0_DAT23__PL301_MX6QPER1_HADDR_31 | MUX_PAD_CTRL(NO_PAD_CTRL))
5154
5155 #define  MX6Q_PAD_ENET_MDIO__RESERVED_RESERVED          \
5156                 (_MX6Q_PAD_ENET_MDIO__RESERVED_RESERVED | MUX_PAD_CTRL(NO_PAD_CTRL))
5157 #define  MX6Q_PAD_ENET_MDIO__ENET_MDIO          \
5158                 (_MX6Q_PAD_ENET_MDIO__ENET_MDIO | MUX_PAD_CTRL(NO_PAD_CTRL))
5159 #define  MX6Q_PAD_ENET_MDIO__ESAI1_SCKR         \
5160                 (_MX6Q_PAD_ENET_MDIO__ESAI1_SCKR | MUX_PAD_CTRL(NO_PAD_CTRL))
5161 #define  MX6Q_PAD_ENET_MDIO__SDMA_DEBUG_BUS_DEVICE_3            \
5162                 (_MX6Q_PAD_ENET_MDIO__SDMA_DEBUG_BUS_DEVICE_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
5163 #define  MX6Q_PAD_ENET_MDIO__ENET_1588_EVENT1_OUT               \
5164                 (_MX6Q_PAD_ENET_MDIO__ENET_1588_EVENT1_OUT | MUX_PAD_CTRL(NO_PAD_CTRL))
5165 #define  MX6Q_PAD_ENET_MDIO__GPIO_1_22          \
5166                 (_MX6Q_PAD_ENET_MDIO__GPIO_1_22 | MUX_PAD_CTRL(NO_PAD_CTRL))
5167 #define  MX6Q_PAD_ENET_MDIO__SPDIF_PLOCK                \
5168                 (_MX6Q_PAD_ENET_MDIO__SPDIF_PLOCK | MUX_PAD_CTRL(NO_PAD_CTRL))
5169
5170 #define  MX6Q_PAD_ENET_REF_CLK__RESERVED_RESERVED               \
5171                 (_MX6Q_PAD_ENET_REF_CLK__RESERVED_RESERVED | MUX_PAD_CTRL(NO_PAD_CTRL))
5172 #define  MX6Q_PAD_ENET_REF_CLK__ENET_TX_CLK             \
5173                 (_MX6Q_PAD_ENET_REF_CLK__ENET_TX_CLK | MUX_PAD_CTRL(MX6Q_ENET_PAD_CTRL))
5174 #define  MX6Q_PAD_ENET_REF_CLK__ESAI1_FSR               \
5175                 (_MX6Q_PAD_ENET_REF_CLK__ESAI1_FSR | MUX_PAD_CTRL(NO_PAD_CTRL))
5176 #define  MX6Q_PAD_ENET_REF_CLK__SDMA_DEBUG_BUS_DEVICE_4         \
5177                 (_MX6Q_PAD_ENET_REF_CLK__SDMA_DEBUG_BUS_DEVICE_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
5178 #define  MX6Q_PAD_ENET_REF_CLK__GPIO_1_23               \
5179                 (_MX6Q_PAD_ENET_REF_CLK__GPIO_1_23 | MUX_PAD_CTRL(NO_PAD_CTRL))
5180 #define  MX6Q_PAD_ENET_REF_CLK__SPDIF_SRCLK             \
5181                 (_MX6Q_PAD_ENET_REF_CLK__SPDIF_SRCLK | MUX_PAD_CTRL(NO_PAD_CTRL))
5182 #define  MX6Q_PAD_ENET_REF_CLK__ANATOP_USBPHY1_TSTO_RX_SQUELCH          \
5183                 (_MX6Q_PAD_ENET_REF_CLK__ANATOP_USBPHY1_TSTO_RX_SQUELCH | MUX_PAD_CTRL(NO_PAD_CTRL))
5184
5185 #define  MX6Q_PAD_ENET_RX_ER__ENET_RX_ER                \
5186                 (_MX6Q_PAD_ENET_RX_ER__ENET_RX_ER | MUX_PAD_CTRL(NO_PAD_CTRL))
5187 #define  MX6Q_PAD_ENET_RX_ER__ESAI1_HCKR                \
5188                 (_MX6Q_PAD_ENET_RX_ER__ESAI1_HCKR | MUX_PAD_CTRL(NO_PAD_CTRL))
5189 #define  MX6Q_PAD_ENET_RX_ER__SPDIF_IN1         \
5190                 (_MX6Q_PAD_ENET_RX_ER__SPDIF_IN1 | MUX_PAD_CTRL(NO_PAD_CTRL))
5191 #define  MX6Q_PAD_ENET_RX_ER__ENET_1588_EVENT2_OUT              \
5192                 (_MX6Q_PAD_ENET_RX_ER__ENET_1588_EVENT2_OUT | MUX_PAD_CTRL(NO_PAD_CTRL))
5193 #define  MX6Q_PAD_ENET_RX_ER__GPIO_1_24         \
5194                 (_MX6Q_PAD_ENET_RX_ER__GPIO_1_24 | MUX_PAD_CTRL(NO_PAD_CTRL))
5195 #define  MX6Q_PAD_ENET_RX_ER__PHY_TDI           \
5196                 (_MX6Q_PAD_ENET_RX_ER__PHY_TDI | MUX_PAD_CTRL(NO_PAD_CTRL))
5197 #define  MX6Q_PAD_ENET_RX_ER__ANATOP_USBPHY1_TSTO_RX_HS_RXD             \
5198                 (_MX6Q_PAD_ENET_RX_ER__ANATOP_USBPHY1_TSTO_RX_HS_RXD | MUX_PAD_CTRL(NO_PAD_CTRL))
5199
5200 #define  MX6Q_PAD_ENET_CRS_DV__RESERVED_RESERVED                \
5201                 (_MX6Q_PAD_ENET_CRS_DV__RESERVED_RESERVED | MUX_PAD_CTRL(NO_PAD_CTRL))
5202 #define  MX6Q_PAD_ENET_CRS_DV__ENET_RX_EN               \
5203                 (_MX6Q_PAD_ENET_CRS_DV__ENET_RX_EN | MUX_PAD_CTRL(NO_PAD_CTRL))
5204 #define  MX6Q_PAD_ENET_CRS_DV__ESAI1_SCKT               \
5205                 (_MX6Q_PAD_ENET_CRS_DV__ESAI1_SCKT | MUX_PAD_CTRL(NO_PAD_CTRL))
5206 #define  MX6Q_PAD_ENET_CRS_DV__SPDIF_SPDIF_EXTCLK               \
5207                 (_MX6Q_PAD_ENET_CRS_DV__SPDIF_SPDIF_EXTCLK | MUX_PAD_CTRL(NO_PAD_CTRL))
5208 #define  MX6Q_PAD_ENET_CRS_DV__GPIO_1_25                \
5209                 (_MX6Q_PAD_ENET_CRS_DV__GPIO_1_25 | MUX_PAD_CTRL(NO_PAD_CTRL))
5210 #define  MX6Q_PAD_ENET_CRS_DV__PHY_TDO          \
5211                 (_MX6Q_PAD_ENET_CRS_DV__PHY_TDO | MUX_PAD_CTRL(NO_PAD_CTRL))
5212 #define  MX6Q_PAD_ENET_CRS_DV__ANATOP_USBPHY1_TSTO_RX_FS_RXD            \
5213                 (_MX6Q_PAD_ENET_CRS_DV__ANATOP_USBPHY1_TSTO_RX_FS_RXD | MUX_PAD_CTRL(NO_PAD_CTRL))
5214
5215 #define  MX6Q_PAD_ENET_RXD1__MLB_MLBSIG         \
5216                 (_MX6Q_PAD_ENET_RXD1__MLB_MLBSIG | MUX_PAD_CTRL(NO_PAD_CTRL))
5217 #define  MX6Q_PAD_ENET_RXD1__ENET_RDATA_1               \
5218                 (_MX6Q_PAD_ENET_RXD1__ENET_RDATA_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
5219 #define  MX6Q_PAD_ENET_RXD1__ESAI1_FST          \
5220                 (_MX6Q_PAD_ENET_RXD1__ESAI1_FST | MUX_PAD_CTRL(NO_PAD_CTRL))
5221 #define  MX6Q_PAD_ENET_RXD1__ENET_1588_EVENT3_OUT               \
5222                 (_MX6Q_PAD_ENET_RXD1__ENET_1588_EVENT3_OUT | MUX_PAD_CTRL(NO_PAD_CTRL))
5223 #define  MX6Q_PAD_ENET_RXD1__GPIO_1_26          \
5224                 (_MX6Q_PAD_ENET_RXD1__GPIO_1_26 | MUX_PAD_CTRL(NO_PAD_CTRL))
5225 #define  MX6Q_PAD_ENET_RXD1__PHY_TCK            \
5226                 (_MX6Q_PAD_ENET_RXD1__PHY_TCK | MUX_PAD_CTRL(NO_PAD_CTRL))
5227 #define  MX6Q_PAD_ENET_RXD1__ANATOP_USBPHY1_TSTO_RX_DISCON_DET          \
5228                 (_MX6Q_PAD_ENET_RXD1__ANATOP_USBPHY1_TSTO_RX_DISCON_DET | MUX_PAD_CTRL(NO_PAD_CTRL))
5229
5230 #define  MX6Q_PAD_ENET_RXD0__OSC32K_32K_OUT             \
5231                 (_MX6Q_PAD_ENET_RXD0__OSC32K_32K_OUT | MUX_PAD_CTRL(NO_PAD_CTRL))
5232 #define  MX6Q_PAD_ENET_RXD0__ENET_RDATA_0               \
5233                 (_MX6Q_PAD_ENET_RXD0__ENET_RDATA_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
5234 #define  MX6Q_PAD_ENET_RXD0__ESAI1_HCKT         \
5235                 (_MX6Q_PAD_ENET_RXD0__ESAI1_HCKT | MUX_PAD_CTRL(NO_PAD_CTRL))
5236 #define  MX6Q_PAD_ENET_RXD0__SPDIF_OUT1         \
5237                 (_MX6Q_PAD_ENET_RXD0__SPDIF_OUT1 | MUX_PAD_CTRL(NO_PAD_CTRL))
5238 #define  MX6Q_PAD_ENET_RXD0__GPIO_1_27          \
5239                 (_MX6Q_PAD_ENET_RXD0__GPIO_1_27 | MUX_PAD_CTRL(NO_PAD_CTRL))
5240 #define  MX6Q_PAD_ENET_RXD0__PHY_TMS            \
5241                 (_MX6Q_PAD_ENET_RXD0__PHY_TMS | MUX_PAD_CTRL(NO_PAD_CTRL))
5242 #define  MX6Q_PAD_ENET_RXD0__ANATOP_USBPHY1_TSTO_PLL_CLK20DIV           \
5243                 (_MX6Q_PAD_ENET_RXD0__ANATOP_USBPHY1_TSTO_PLL_CLK20DIV | MUX_PAD_CTRL(NO_PAD_CTRL))
5244
5245 #define  MX6Q_PAD_ENET_TX_EN__RESERVED_RESERVED         \
5246                 (_MX6Q_PAD_ENET_TX_EN__RESERVED_RESERVED | MUX_PAD_CTRL(NO_PAD_CTRL))
5247 #define  MX6Q_PAD_ENET_TX_EN__ENET_TX_EN                \
5248                 (_MX6Q_PAD_ENET_TX_EN__ENET_TX_EN | MUX_PAD_CTRL(NO_PAD_CTRL))
5249 #define  MX6Q_PAD_ENET_TX_EN__ESAI1_TX3_RX2             \
5250                 (_MX6Q_PAD_ENET_TX_EN__ESAI1_TX3_RX2 | MUX_PAD_CTRL(NO_PAD_CTRL))
5251 #define  MX6Q_PAD_ENET_TX_EN__GPIO_1_28         \
5252                 (_MX6Q_PAD_ENET_TX_EN__GPIO_1_28 | MUX_PAD_CTRL(NO_PAD_CTRL))
5253 #define  MX6Q_PAD_ENET_TX_EN__SATA_PHY_TDI              \
5254                 (_MX6Q_PAD_ENET_TX_EN__SATA_PHY_TDI | MUX_PAD_CTRL(NO_PAD_CTRL))
5255 #define  MX6Q_PAD_ENET_TX_EN__ANATOP_USBPHY2_TSTO_RX_SQUELCH            \
5256                 (_MX6Q_PAD_ENET_TX_EN__ANATOP_USBPHY2_TSTO_RX_SQUELCH | MUX_PAD_CTRL(NO_PAD_CTRL))
5257
5258 #define  MX6Q_PAD_ENET_TXD1__MLB_MLBCLK         \
5259                 (_MX6Q_PAD_ENET_TXD1__MLB_MLBCLK | MUX_PAD_CTRL(NO_PAD_CTRL))
5260 #define  MX6Q_PAD_ENET_TXD1__ENET_TDATA_1               \
5261                 (_MX6Q_PAD_ENET_TXD1__ENET_TDATA_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
5262 #define  MX6Q_PAD_ENET_TXD1__ESAI1_TX2_RX3              \
5263                 (_MX6Q_PAD_ENET_TXD1__ESAI1_TX2_RX3 | MUX_PAD_CTRL(NO_PAD_CTRL))
5264 #define  MX6Q_PAD_ENET_TXD1__ENET_1588_EVENT0_IN                \
5265                 (_MX6Q_PAD_ENET_TXD1__ENET_1588_EVENT0_IN | MUX_PAD_CTRL(NO_PAD_CTRL))
5266 #define  MX6Q_PAD_ENET_TXD1__GPIO_1_29          \
5267                 (_MX6Q_PAD_ENET_TXD1__GPIO_1_29 | MUX_PAD_CTRL(NO_PAD_CTRL))
5268 #define  MX6Q_PAD_ENET_TXD1__SATA_PHY_TDO               \
5269                 (_MX6Q_PAD_ENET_TXD1__SATA_PHY_TDO | MUX_PAD_CTRL(NO_PAD_CTRL))
5270 #define  MX6Q_PAD_ENET_TXD1__ANATOP_USBPHY2_TSTO_RX_HS_RXD              \
5271                 (_MX6Q_PAD_ENET_TXD1__ANATOP_USBPHY2_TSTO_RX_HS_RXD | MUX_PAD_CTRL(NO_PAD_CTRL))
5272
5273 #define  MX6Q_PAD_ENET_TXD0__RESERVED_RESERVED          \
5274                 (_MX6Q_PAD_ENET_TXD0__RESERVED_RESERVED | MUX_PAD_CTRL(NO_PAD_CTRL))
5275 #define  MX6Q_PAD_ENET_TXD0__ENET_TDATA_0               \
5276                 (_MX6Q_PAD_ENET_TXD0__ENET_TDATA_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
5277 #define  MX6Q_PAD_ENET_TXD0__ESAI1_TX4_RX1              \
5278                 (_MX6Q_PAD_ENET_TXD0__ESAI1_TX4_RX1 | MUX_PAD_CTRL(NO_PAD_CTRL))
5279 #define  MX6Q_PAD_ENET_TXD0__GPIO_1_30          \
5280                 (_MX6Q_PAD_ENET_TXD0__GPIO_1_30 | MUX_PAD_CTRL(NO_PAD_CTRL))
5281 #define  MX6Q_PAD_ENET_TXD0__SATA_PHY_TCK               \
5282                 (_MX6Q_PAD_ENET_TXD0__SATA_PHY_TCK | MUX_PAD_CTRL(NO_PAD_CTRL))
5283 #define  MX6Q_PAD_ENET_TXD0__ANATOP_USBPHY2_TSTO_RX_FS_RXD              \
5284                 (_MX6Q_PAD_ENET_TXD0__ANATOP_USBPHY2_TSTO_RX_FS_RXD | MUX_PAD_CTRL(NO_PAD_CTRL))
5285
5286 #define  MX6Q_PAD_ENET_MDC__MLB_MLBDAT          \
5287                 (_MX6Q_PAD_ENET_MDC__MLB_MLBDAT | MUX_PAD_CTRL(NO_PAD_CTRL))
5288 #define  MX6Q_PAD_ENET_MDC__ENET_MDC            \
5289                 (_MX6Q_PAD_ENET_MDC__ENET_MDC | MUX_PAD_CTRL(NO_PAD_CTRL))
5290 #define  MX6Q_PAD_ENET_MDC__ESAI1_TX5_RX0               \
5291                 (_MX6Q_PAD_ENET_MDC__ESAI1_TX5_RX0 | MUX_PAD_CTRL(NO_PAD_CTRL))
5292 #define  MX6Q_PAD_ENET_MDC__ENET_1588_EVENT1_IN         \
5293                 (_MX6Q_PAD_ENET_MDC__ENET_1588_EVENT1_IN | MUX_PAD_CTRL(NO_PAD_CTRL))
5294 #define  MX6Q_PAD_ENET_MDC__GPIO_1_31           \
5295                 (_MX6Q_PAD_ENET_MDC__GPIO_1_31 | MUX_PAD_CTRL(NO_PAD_CTRL))
5296 #define  MX6Q_PAD_ENET_MDC__SATA_PHY_TMS                \
5297                 (_MX6Q_PAD_ENET_MDC__SATA_PHY_TMS | MUX_PAD_CTRL(NO_PAD_CTRL))
5298 #define  MX6Q_PAD_ENET_MDC__ANATOP_USBPHY2_TSTO_RX_DISCON_DET           \
5299                 (_MX6Q_PAD_ENET_MDC__ANATOP_USBPHY2_TSTO_RX_DISCON_DET | MUX_PAD_CTRL(NO_PAD_CTRL))
5300
5301 #define  MX6Q_PAD_DRAM_D40__MMDC_DRAM_D_40              \
5302                 (_MX6Q_PAD_DRAM_D40__MMDC_DRAM_D_40 | MUX_PAD_CTRL(NO_PAD_CTRL))
5303
5304 #define  MX6Q_PAD_DRAM_D41__MMDC_DRAM_D_41              \
5305                 (_MX6Q_PAD_DRAM_D41__MMDC_DRAM_D_41 | MUX_PAD_CTRL(NO_PAD_CTRL))
5306
5307 #define  MX6Q_PAD_DRAM_D42__MMDC_DRAM_D_42              \
5308                 (_MX6Q_PAD_DRAM_D42__MMDC_DRAM_D_42 | MUX_PAD_CTRL(NO_PAD_CTRL))
5309
5310 #define  MX6Q_PAD_DRAM_D43__MMDC_DRAM_D_43              \
5311                 (_MX6Q_PAD_DRAM_D43__MMDC_DRAM_D_43 | MUX_PAD_CTRL(NO_PAD_CTRL))
5312
5313 #define  MX6Q_PAD_DRAM_D44__MMDC_DRAM_D_44              \
5314                 (_MX6Q_PAD_DRAM_D44__MMDC_DRAM_D_44 | MUX_PAD_CTRL(NO_PAD_CTRL))
5315
5316 #define  MX6Q_PAD_DRAM_D45__MMDC_DRAM_D_45              \
5317                 (_MX6Q_PAD_DRAM_D45__MMDC_DRAM_D_45 | MUX_PAD_CTRL(NO_PAD_CTRL))
5318
5319 #define  MX6Q_PAD_DRAM_D46__MMDC_DRAM_D_46              \
5320                 (_MX6Q_PAD_DRAM_D46__MMDC_DRAM_D_46 | MUX_PAD_CTRL(NO_PAD_CTRL))
5321
5322 #define  MX6Q_PAD_DRAM_D47__MMDC_DRAM_D_47              \
5323                 (_MX6Q_PAD_DRAM_D47__MMDC_DRAM_D_47 | MUX_PAD_CTRL(NO_PAD_CTRL))
5324
5325 #define  MX6Q_PAD_DRAM_SDQS5__MMDC_DRAM_SDQS_5          \
5326                 (_MX6Q_PAD_DRAM_SDQS5__MMDC_DRAM_SDQS_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
5327
5328 #define  MX6Q_PAD_DRAM_DQM5__MMDC_DRAM_DQM_5            \
5329                 (_MX6Q_PAD_DRAM_DQM5__MMDC_DRAM_DQM_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
5330
5331 #define  MX6Q_PAD_DRAM_D32__MMDC_DRAM_D_32              \
5332                 (_MX6Q_PAD_DRAM_D32__MMDC_DRAM_D_32 | MUX_PAD_CTRL(NO_PAD_CTRL))
5333
5334 #define  MX6Q_PAD_DRAM_D33__MMDC_DRAM_D_33              \
5335                 (_MX6Q_PAD_DRAM_D33__MMDC_DRAM_D_33 | MUX_PAD_CTRL(NO_PAD_CTRL))
5336
5337 #define  MX6Q_PAD_DRAM_D34__MMDC_DRAM_D_34              \
5338                 (_MX6Q_PAD_DRAM_D34__MMDC_DRAM_D_34 | MUX_PAD_CTRL(NO_PAD_CTRL))
5339
5340 #define  MX6Q_PAD_DRAM_D35__MMDC_DRAM_D_35              \
5341                 (_MX6Q_PAD_DRAM_D35__MMDC_DRAM_D_35 | MUX_PAD_CTRL(NO_PAD_CTRL))
5342
5343 #define  MX6Q_PAD_DRAM_D36__MMDC_DRAM_D_36              \
5344                 (_MX6Q_PAD_DRAM_D36__MMDC_DRAM_D_36 | MUX_PAD_CTRL(NO_PAD_CTRL))
5345
5346 #define  MX6Q_PAD_DRAM_D37__MMDC_DRAM_D_37              \
5347                 (_MX6Q_PAD_DRAM_D37__MMDC_DRAM_D_37 | MUX_PAD_CTRL(NO_PAD_CTRL))
5348
5349 #define  MX6Q_PAD_DRAM_D38__MMDC_DRAM_D_38              \
5350                 (_MX6Q_PAD_DRAM_D38__MMDC_DRAM_D_38 | MUX_PAD_CTRL(NO_PAD_CTRL))
5351
5352 #define  MX6Q_PAD_DRAM_D39__MMDC_DRAM_D_39              \
5353                 (_MX6Q_PAD_DRAM_D39__MMDC_DRAM_D_39 | MUX_PAD_CTRL(NO_PAD_CTRL))
5354
5355 #define  MX6Q_PAD_DRAM_DQM4__MMDC_DRAM_DQM_4            \
5356                 (_MX6Q_PAD_DRAM_DQM4__MMDC_DRAM_DQM_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
5357
5358 #define  MX6Q_PAD_DRAM_SDQS4__MMDC_DRAM_SDQS_4          \
5359                 (_MX6Q_PAD_DRAM_SDQS4__MMDC_DRAM_SDQS_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
5360
5361 #define  MX6Q_PAD_DRAM_D24__MMDC_DRAM_D_24              \
5362                 (_MX6Q_PAD_DRAM_D24__MMDC_DRAM_D_24 | MUX_PAD_CTRL(NO_PAD_CTRL))
5363
5364 #define  MX6Q_PAD_DRAM_D25__MMDC_DRAM_D_25              \
5365                 (_MX6Q_PAD_DRAM_D25__MMDC_DRAM_D_25 | MUX_PAD_CTRL(NO_PAD_CTRL))
5366
5367 #define  MX6Q_PAD_DRAM_D26__MMDC_DRAM_D_26              \
5368                 (_MX6Q_PAD_DRAM_D26__MMDC_DRAM_D_26 | MUX_PAD_CTRL(NO_PAD_CTRL))
5369
5370 #define  MX6Q_PAD_DRAM_D27__MMDC_DRAM_D_27              \
5371                 (_MX6Q_PAD_DRAM_D27__MMDC_DRAM_D_27 | MUX_PAD_CTRL(NO_PAD_CTRL))
5372
5373 #define  MX6Q_PAD_DRAM_D28__MMDC_DRAM_D_28              \
5374                 (_MX6Q_PAD_DRAM_D28__MMDC_DRAM_D_28 | MUX_PAD_CTRL(NO_PAD_CTRL))
5375
5376 #define  MX6Q_PAD_DRAM_D29__MMDC_DRAM_D_29              \
5377                 (_MX6Q_PAD_DRAM_D29__MMDC_DRAM_D_29 | MUX_PAD_CTRL(NO_PAD_CTRL))
5378
5379 #define  MX6Q_PAD_DRAM_SDQS3__MMDC_DRAM_SDQS_3          \
5380                 (_MX6Q_PAD_DRAM_SDQS3__MMDC_DRAM_SDQS_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
5381
5382 #define  MX6Q_PAD_DRAM_D30__MMDC_DRAM_D_30              \
5383                 (_MX6Q_PAD_DRAM_D30__MMDC_DRAM_D_30 | MUX_PAD_CTRL(NO_PAD_CTRL))
5384
5385 #define  MX6Q_PAD_DRAM_D31__MMDC_DRAM_D_31              \
5386                 (_MX6Q_PAD_DRAM_D31__MMDC_DRAM_D_31 | MUX_PAD_CTRL(NO_PAD_CTRL))
5387
5388 #define  MX6Q_PAD_DRAM_DQM3__MMDC_DRAM_DQM_3            \
5389                 (_MX6Q_PAD_DRAM_DQM3__MMDC_DRAM_DQM_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
5390
5391 #define  MX6Q_PAD_DRAM_D16__MMDC_DRAM_D_16              \
5392                 (_MX6Q_PAD_DRAM_D16__MMDC_DRAM_D_16 | MUX_PAD_CTRL(NO_PAD_CTRL))
5393
5394 #define  MX6Q_PAD_DRAM_D17__MMDC_DRAM_D_17              \
5395                 (_MX6Q_PAD_DRAM_D17__MMDC_DRAM_D_17 | MUX_PAD_CTRL(NO_PAD_CTRL))
5396
5397 #define  MX6Q_PAD_DRAM_D18__MMDC_DRAM_D_18              \
5398                 (_MX6Q_PAD_DRAM_D18__MMDC_DRAM_D_18 | MUX_PAD_CTRL(NO_PAD_CTRL))
5399
5400 #define  MX6Q_PAD_DRAM_D19__MMDC_DRAM_D_19              \
5401                 (_MX6Q_PAD_DRAM_D19__MMDC_DRAM_D_19 | MUX_PAD_CTRL(NO_PAD_CTRL))
5402
5403 #define  MX6Q_PAD_DRAM_D20__MMDC_DRAM_D_20              \
5404                 (_MX6Q_PAD_DRAM_D20__MMDC_DRAM_D_20 | MUX_PAD_CTRL(NO_PAD_CTRL))
5405
5406 #define  MX6Q_PAD_DRAM_D21__MMDC_DRAM_D_21              \
5407                 (_MX6Q_PAD_DRAM_D21__MMDC_DRAM_D_21 | MUX_PAD_CTRL(NO_PAD_CTRL))
5408
5409 #define  MX6Q_PAD_DRAM_D22__MMDC_DRAM_D_22              \
5410                 (_MX6Q_PAD_DRAM_D22__MMDC_DRAM_D_22 | MUX_PAD_CTRL(NO_PAD_CTRL))
5411
5412 #define  MX6Q_PAD_DRAM_SDQS2__MMDC_DRAM_SDQS_2          \
5413                 (_MX6Q_PAD_DRAM_SDQS2__MMDC_DRAM_SDQS_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
5414
5415 #define  MX6Q_PAD_DRAM_D23__MMDC_DRAM_D_23              \
5416                 (_MX6Q_PAD_DRAM_D23__MMDC_DRAM_D_23 | MUX_PAD_CTRL(NO_PAD_CTRL))
5417
5418 #define  MX6Q_PAD_DRAM_DQM2__MMDC_DRAM_DQM_2            \
5419                 (_MX6Q_PAD_DRAM_DQM2__MMDC_DRAM_DQM_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
5420
5421 #define  MX6Q_PAD_DRAM_A0__MMDC_DRAM_A_0                \
5422                 (_MX6Q_PAD_DRAM_A0__MMDC_DRAM_A_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
5423
5424 #define  MX6Q_PAD_DRAM_A1__MMDC_DRAM_A_1                \
5425                 (_MX6Q_PAD_DRAM_A1__MMDC_DRAM_A_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
5426
5427 #define  MX6Q_PAD_DRAM_A2__MMDC_DRAM_A_2                \
5428                 (_MX6Q_PAD_DRAM_A2__MMDC_DRAM_A_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
5429
5430 #define  MX6Q_PAD_DRAM_A3__MMDC_DRAM_A_3                \
5431                 (_MX6Q_PAD_DRAM_A3__MMDC_DRAM_A_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
5432
5433 #define  MX6Q_PAD_DRAM_A4__MMDC_DRAM_A_4                \
5434                 (_MX6Q_PAD_DRAM_A4__MMDC_DRAM_A_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
5435
5436 #define  MX6Q_PAD_DRAM_A5__MMDC_DRAM_A_5                \
5437                 (_MX6Q_PAD_DRAM_A5__MMDC_DRAM_A_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
5438
5439 #define  MX6Q_PAD_DRAM_A6__MMDC_DRAM_A_6                \
5440                 (_MX6Q_PAD_DRAM_A6__MMDC_DRAM_A_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
5441
5442 #define  MX6Q_PAD_DRAM_A7__MMDC_DRAM_A_7                \
5443                 (_MX6Q_PAD_DRAM_A7__MMDC_DRAM_A_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
5444
5445 #define  MX6Q_PAD_DRAM_A8__MMDC_DRAM_A_8                \
5446                 (_MX6Q_PAD_DRAM_A8__MMDC_DRAM_A_8 | MUX_PAD_CTRL(NO_PAD_CTRL))
5447
5448 #define  MX6Q_PAD_DRAM_A9__MMDC_DRAM_A_9                \
5449                 (_MX6Q_PAD_DRAM_A9__MMDC_DRAM_A_9 | MUX_PAD_CTRL(NO_PAD_CTRL))
5450
5451 #define  MX6Q_PAD_DRAM_A10__MMDC_DRAM_A_10              \
5452                 (_MX6Q_PAD_DRAM_A10__MMDC_DRAM_A_10 | MUX_PAD_CTRL(NO_PAD_CTRL))
5453
5454 #define  MX6Q_PAD_DRAM_A11__MMDC_DRAM_A_11              \
5455                 (_MX6Q_PAD_DRAM_A11__MMDC_DRAM_A_11 | MUX_PAD_CTRL(NO_PAD_CTRL))
5456
5457 #define  MX6Q_PAD_DRAM_A12__MMDC_DRAM_A_12              \
5458                 (_MX6Q_PAD_DRAM_A12__MMDC_DRAM_A_12 | MUX_PAD_CTRL(NO_PAD_CTRL))
5459
5460 #define  MX6Q_PAD_DRAM_A13__MMDC_DRAM_A_13              \
5461                 (_MX6Q_PAD_DRAM_A13__MMDC_DRAM_A_13 | MUX_PAD_CTRL(NO_PAD_CTRL))
5462
5463 #define  MX6Q_PAD_DRAM_A14__MMDC_DRAM_A_14              \
5464                 (_MX6Q_PAD_DRAM_A14__MMDC_DRAM_A_14 | MUX_PAD_CTRL(NO_PAD_CTRL))
5465
5466 #define  MX6Q_PAD_DRAM_A15__MMDC_DRAM_A_15              \
5467                 (_MX6Q_PAD_DRAM_A15__MMDC_DRAM_A_15 | MUX_PAD_CTRL(NO_PAD_CTRL))
5468
5469 #define  MX6Q_PAD_DRAM_CAS__MMDC_DRAM_CAS               \
5470                 (_MX6Q_PAD_DRAM_CAS__MMDC_DRAM_CAS | MUX_PAD_CTRL(NO_PAD_CTRL))
5471
5472 #define  MX6Q_PAD_DRAM_CS0__MMDC_DRAM_CS_0              \
5473                 (_MX6Q_PAD_DRAM_CS0__MMDC_DRAM_CS_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
5474
5475 #define  MX6Q_PAD_DRAM_CS1__MMDC_DRAM_CS_1              \
5476                 (_MX6Q_PAD_DRAM_CS1__MMDC_DRAM_CS_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
5477
5478 #define  MX6Q_PAD_DRAM_RAS__MMDC_DRAM_RAS               \
5479                 (_MX6Q_PAD_DRAM_RAS__MMDC_DRAM_RAS | MUX_PAD_CTRL(NO_PAD_CTRL))
5480
5481 #define  MX6Q_PAD_DRAM_RESET__MMDC_DRAM_RESET           \
5482                 (_MX6Q_PAD_DRAM_RESET__MMDC_DRAM_RESET | MUX_PAD_CTRL(NO_PAD_CTRL))
5483
5484 #define  MX6Q_PAD_DRAM_SDBA0__MMDC_DRAM_SDBA_0          \
5485                 (_MX6Q_PAD_DRAM_SDBA0__MMDC_DRAM_SDBA_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
5486
5487 #define  MX6Q_PAD_DRAM_SDBA1__MMDC_DRAM_SDBA_1          \
5488                 (_MX6Q_PAD_DRAM_SDBA1__MMDC_DRAM_SDBA_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
5489
5490 #define  MX6Q_PAD_DRAM_SDCLK_0__MMDC_DRAM_SDCLK0                \
5491                 (_MX6Q_PAD_DRAM_SDCLK_0__MMDC_DRAM_SDCLK0 | MUX_PAD_CTRL(NO_PAD_CTRL))
5492
5493 #define  MX6Q_PAD_DRAM_SDBA2__MMDC_DRAM_SDBA_2          \
5494                 (_MX6Q_PAD_DRAM_SDBA2__MMDC_DRAM_SDBA_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
5495
5496 #define  MX6Q_PAD_DRAM_SDCKE0__MMDC_DRAM_SDCKE_0                \
5497                 (_MX6Q_PAD_DRAM_SDCKE0__MMDC_DRAM_SDCKE_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
5498
5499 #define  MX6Q_PAD_DRAM_SDCLK_1__MMDC_DRAM_SDCLK1                \
5500                 (_MX6Q_PAD_DRAM_SDCLK_1__MMDC_DRAM_SDCLK1 | MUX_PAD_CTRL(NO_PAD_CTRL))
5501
5502 #define  MX6Q_PAD_DRAM_SDCKE1__MMDC_DRAM_SDCKE_1                \
5503                 (_MX6Q_PAD_DRAM_SDCKE1__MMDC_DRAM_SDCKE_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
5504
5505 #define  MX6Q_PAD_DRAM_SDODT0__MMDC_DRAM_ODT_0          \
5506                 (_MX6Q_PAD_DRAM_SDODT0__MMDC_DRAM_ODT_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
5507
5508 #define  MX6Q_PAD_DRAM_SDODT1__MMDC_DRAM_ODT_1          \
5509                 (_MX6Q_PAD_DRAM_SDODT1__MMDC_DRAM_ODT_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
5510
5511 #define  MX6Q_PAD_DRAM_SDWE__MMDC_DRAM_SDWE             \
5512                 (_MX6Q_PAD_DRAM_SDWE__MMDC_DRAM_SDWE | MUX_PAD_CTRL(NO_PAD_CTRL))
5513
5514 #define  MX6Q_PAD_DRAM_D0__MMDC_DRAM_D_0                \
5515                 (_MX6Q_PAD_DRAM_D0__MMDC_DRAM_D_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
5516
5517 #define  MX6Q_PAD_DRAM_D1__MMDC_DRAM_D_1                \
5518                 (_MX6Q_PAD_DRAM_D1__MMDC_DRAM_D_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
5519
5520 #define  MX6Q_PAD_DRAM_D2__MMDC_DRAM_D_2                \
5521                 (_MX6Q_PAD_DRAM_D2__MMDC_DRAM_D_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
5522
5523 #define  MX6Q_PAD_DRAM_D3__MMDC_DRAM_D_3                \
5524                 (_MX6Q_PAD_DRAM_D3__MMDC_DRAM_D_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
5525
5526 #define  MX6Q_PAD_DRAM_D4__MMDC_DRAM_D_4                \
5527                 (_MX6Q_PAD_DRAM_D4__MMDC_DRAM_D_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
5528
5529 #define  MX6Q_PAD_DRAM_D5__MMDC_DRAM_D_5                \
5530                 (_MX6Q_PAD_DRAM_D5__MMDC_DRAM_D_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
5531
5532 #define  MX6Q_PAD_DRAM_SDQS0__MMDC_DRAM_SDQS_0          \
5533                 (_MX6Q_PAD_DRAM_SDQS0__MMDC_DRAM_SDQS_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
5534
5535 #define  MX6Q_PAD_DRAM_D6__MMDC_DRAM_D_6                \
5536                 (_MX6Q_PAD_DRAM_D6__MMDC_DRAM_D_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
5537
5538 #define  MX6Q_PAD_DRAM_D7__MMDC_DRAM_D_7                \
5539                 (_MX6Q_PAD_DRAM_D7__MMDC_DRAM_D_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
5540
5541 #define  MX6Q_PAD_DRAM_DQM0__MMDC_DRAM_DQM_0            \
5542                 (_MX6Q_PAD_DRAM_DQM0__MMDC_DRAM_DQM_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
5543
5544 #define  MX6Q_PAD_DRAM_D8__MMDC_DRAM_D_8                \
5545                 (_MX6Q_PAD_DRAM_D8__MMDC_DRAM_D_8 | MUX_PAD_CTRL(NO_PAD_CTRL))
5546
5547 #define  MX6Q_PAD_DRAM_D9__MMDC_DRAM_D_9                \
5548                 (_MX6Q_PAD_DRAM_D9__MMDC_DRAM_D_9 | MUX_PAD_CTRL(NO_PAD_CTRL))
5549
5550 #define  MX6Q_PAD_DRAM_D10__MMDC_DRAM_D_10              \
5551                 (_MX6Q_PAD_DRAM_D10__MMDC_DRAM_D_10 | MUX_PAD_CTRL(NO_PAD_CTRL))
5552
5553 #define  MX6Q_PAD_DRAM_D11__MMDC_DRAM_D_11              \
5554                 (_MX6Q_PAD_DRAM_D11__MMDC_DRAM_D_11 | MUX_PAD_CTRL(NO_PAD_CTRL))
5555
5556 #define  MX6Q_PAD_DRAM_D12__MMDC_DRAM_D_12              \
5557                 (_MX6Q_PAD_DRAM_D12__MMDC_DRAM_D_12 | MUX_PAD_CTRL(NO_PAD_CTRL))
5558
5559 #define  MX6Q_PAD_DRAM_D13__MMDC_DRAM_D_13              \
5560                 (_MX6Q_PAD_DRAM_D13__MMDC_DRAM_D_13 | MUX_PAD_CTRL(NO_PAD_CTRL))
5561
5562 #define  MX6Q_PAD_DRAM_D14__MMDC_DRAM_D_14              \
5563                 (_MX6Q_PAD_DRAM_D14__MMDC_DRAM_D_14 | MUX_PAD_CTRL(NO_PAD_CTRL))
5564
5565 #define  MX6Q_PAD_DRAM_SDQS1__MMDC_DRAM_SDQS_1          \
5566                 (_MX6Q_PAD_DRAM_SDQS1__MMDC_DRAM_SDQS_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
5567
5568 #define  MX6Q_PAD_DRAM_D15__MMDC_DRAM_D_15              \
5569                 (_MX6Q_PAD_DRAM_D15__MMDC_DRAM_D_15 | MUX_PAD_CTRL(NO_PAD_CTRL))
5570
5571 #define  MX6Q_PAD_DRAM_DQM1__MMDC_DRAM_DQM_1            \
5572                 (_MX6Q_PAD_DRAM_DQM1__MMDC_DRAM_DQM_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
5573
5574 #define  MX6Q_PAD_DRAM_D48__MMDC_DRAM_D_48              \
5575                 (_MX6Q_PAD_DRAM_D48__MMDC_DRAM_D_48 | MUX_PAD_CTRL(NO_PAD_CTRL))
5576
5577 #define  MX6Q_PAD_DRAM_D49__MMDC_DRAM_D_49              \
5578                 (_MX6Q_PAD_DRAM_D49__MMDC_DRAM_D_49 | MUX_PAD_CTRL(NO_PAD_CTRL))
5579
5580 #define  MX6Q_PAD_DRAM_D50__MMDC_DRAM_D_50              \
5581                 (_MX6Q_PAD_DRAM_D50__MMDC_DRAM_D_50 | MUX_PAD_CTRL(NO_PAD_CTRL))
5582
5583 #define  MX6Q_PAD_DRAM_D51__MMDC_DRAM_D_51              \
5584                 (_MX6Q_PAD_DRAM_D51__MMDC_DRAM_D_51 | MUX_PAD_CTRL(NO_PAD_CTRL))
5585
5586 #define  MX6Q_PAD_DRAM_D52__MMDC_DRAM_D_52              \
5587                 (_MX6Q_PAD_DRAM_D52__MMDC_DRAM_D_52 | MUX_PAD_CTRL(NO_PAD_CTRL))
5588
5589 #define  MX6Q_PAD_DRAM_D53__MMDC_DRAM_D_53              \
5590                 (_MX6Q_PAD_DRAM_D53__MMDC_DRAM_D_53 | MUX_PAD_CTRL(NO_PAD_CTRL))
5591
5592 #define  MX6Q_PAD_DRAM_D54__MMDC_DRAM_D_54              \
5593                 (_MX6Q_PAD_DRAM_D54__MMDC_DRAM_D_54 | MUX_PAD_CTRL(NO_PAD_CTRL))
5594
5595 #define  MX6Q_PAD_DRAM_D55__MMDC_DRAM_D_55              \
5596                 (_MX6Q_PAD_DRAM_D55__MMDC_DRAM_D_55 | MUX_PAD_CTRL(NO_PAD_CTRL))
5597
5598 #define  MX6Q_PAD_DRAM_SDQS6__MMDC_DRAM_SDQS_6          \
5599                 (_MX6Q_PAD_DRAM_SDQS6__MMDC_DRAM_SDQS_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
5600
5601 #define  MX6Q_PAD_DRAM_DQM6__MMDC_DRAM_DQM_6            \
5602                 (_MX6Q_PAD_DRAM_DQM6__MMDC_DRAM_DQM_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
5603
5604 #define  MX6Q_PAD_DRAM_D56__MMDC_DRAM_D_56              \
5605                 (_MX6Q_PAD_DRAM_D56__MMDC_DRAM_D_56 | MUX_PAD_CTRL(NO_PAD_CTRL))
5606
5607 #define  MX6Q_PAD_DRAM_SDQS7__MMDC_DRAM_SDQS_7          \
5608                 (_MX6Q_PAD_DRAM_SDQS7__MMDC_DRAM_SDQS_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
5609
5610 #define  MX6Q_PAD_DRAM_D57__MMDC_DRAM_D_57              \
5611                 (_MX6Q_PAD_DRAM_D57__MMDC_DRAM_D_57 | MUX_PAD_CTRL(NO_PAD_CTRL))
5612
5613 #define  MX6Q_PAD_DRAM_D58__MMDC_DRAM_D_58              \
5614                 (_MX6Q_PAD_DRAM_D58__MMDC_DRAM_D_58 | MUX_PAD_CTRL(NO_PAD_CTRL))
5615
5616 #define  MX6Q_PAD_DRAM_D59__MMDC_DRAM_D_59              \
5617                 (_MX6Q_PAD_DRAM_D59__MMDC_DRAM_D_59 | MUX_PAD_CTRL(NO_PAD_CTRL))
5618
5619 #define  MX6Q_PAD_DRAM_D60__MMDC_DRAM_D_60              \
5620                 (_MX6Q_PAD_DRAM_D60__MMDC_DRAM_D_60 | MUX_PAD_CTRL(NO_PAD_CTRL))
5621
5622 #define  MX6Q_PAD_DRAM_DQM7__MMDC_DRAM_DQM_7            \
5623                 (_MX6Q_PAD_DRAM_DQM7__MMDC_DRAM_DQM_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
5624
5625 #define  MX6Q_PAD_DRAM_D61__MMDC_DRAM_D_61              \
5626                 (_MX6Q_PAD_DRAM_D61__MMDC_DRAM_D_61 | MUX_PAD_CTRL(NO_PAD_CTRL))
5627
5628 #define  MX6Q_PAD_DRAM_D62__MMDC_DRAM_D_62              \
5629                 (_MX6Q_PAD_DRAM_D62__MMDC_DRAM_D_62 | MUX_PAD_CTRL(NO_PAD_CTRL))
5630
5631 #define  MX6Q_PAD_DRAM_D63__MMDC_DRAM_D_63              \
5632                 (_MX6Q_PAD_DRAM_D63__MMDC_DRAM_D_63 | MUX_PAD_CTRL(NO_PAD_CTRL))
5633
5634 #define  MX6Q_PAD_KEY_COL0__ECSPI1_SCLK         \
5635                 (_MX6Q_PAD_KEY_COL0__ECSPI1_SCLK | MUX_PAD_CTRL(NO_PAD_CTRL))
5636 #define  MX6Q_PAD_KEY_COL0__ENET_RDATA_3                \
5637                 (_MX6Q_PAD_KEY_COL0__ENET_RDATA_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
5638 #define  MX6Q_PAD_KEY_COL0__AUDMUX_AUD5_TXC             \
5639                 (_MX6Q_PAD_KEY_COL0__AUDMUX_AUD5_TXC | MUX_PAD_CTRL(NO_PAD_CTRL))
5640 #define  MX6Q_PAD_KEY_COL0__KPP_COL_0           \
5641                 (_MX6Q_PAD_KEY_COL0__KPP_COL_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
5642 #define  MX6Q_PAD_KEY_COL0__UART4_TXD           \
5643                 (_MX6Q_PAD_KEY_COL0__UART4_TXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
5644 #define  MX6Q_PAD_KEY_COL0__UART4_RXD           \
5645                 (_MX6Q_PAD_KEY_COL0__UART4_RXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
5646 #define  MX6Q_PAD_KEY_COL0__GPIO_4_6            \
5647                 (_MX6Q_PAD_KEY_COL0__GPIO_4_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
5648 #define  MX6Q_PAD_KEY_COL0__DCIC1_DCIC_OUT              \
5649                 (_MX6Q_PAD_KEY_COL0__DCIC1_DCIC_OUT | MUX_PAD_CTRL(NO_PAD_CTRL))
5650 #define  MX6Q_PAD_KEY_COL0__SRC_ANY_PU_RST              \
5651                 (_MX6Q_PAD_KEY_COL0__SRC_ANY_PU_RST | MUX_PAD_CTRL(NO_PAD_CTRL))
5652
5653 #define  MX6Q_PAD_KEY_ROW0__ECSPI1_MOSI         \
5654                 (_MX6Q_PAD_KEY_ROW0__ECSPI1_MOSI | MUX_PAD_CTRL(NO_PAD_CTRL))
5655 #define  MX6Q_PAD_KEY_ROW0__ENET_TDATA_3                \
5656                 (_MX6Q_PAD_KEY_ROW0__ENET_TDATA_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
5657 #define  MX6Q_PAD_KEY_ROW0__AUDMUX_AUD5_TXD             \
5658                 (_MX6Q_PAD_KEY_ROW0__AUDMUX_AUD5_TXD | MUX_PAD_CTRL(NO_PAD_CTRL))
5659 #define  MX6Q_PAD_KEY_ROW0__KPP_ROW_0           \
5660                 (_MX6Q_PAD_KEY_ROW0__KPP_ROW_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
5661 #define  MX6Q_PAD_KEY_ROW0__UART4_TXD           \
5662                 (_MX6Q_PAD_KEY_ROW0__UART4_TXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
5663 #define  MX6Q_PAD_KEY_ROW0__UART4_RXD           \
5664                 (_MX6Q_PAD_KEY_ROW0__UART4_RXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
5665 #define  MX6Q_PAD_KEY_ROW0__GPIO_4_7            \
5666                 (_MX6Q_PAD_KEY_ROW0__GPIO_4_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
5667 #define  MX6Q_PAD_KEY_ROW0__DCIC2_DCIC_OUT              \
5668                 (_MX6Q_PAD_KEY_ROW0__DCIC2_DCIC_OUT | MUX_PAD_CTRL(NO_PAD_CTRL))
5669 #define  MX6Q_PAD_KEY_ROW0__PL301_MX6QPER1_HADDR_0              \
5670                 (_MX6Q_PAD_KEY_ROW0__PL301_MX6QPER1_HADDR_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
5671
5672 #define  MX6Q_PAD_KEY_COL1__ECSPI1_MISO         \
5673                 (_MX6Q_PAD_KEY_COL1__ECSPI1_MISO | MUX_PAD_CTRL(NO_PAD_CTRL))
5674 #define  MX6Q_PAD_KEY_COL1__ENET_MDIO           \
5675                 (_MX6Q_PAD_KEY_COL1__ENET_MDIO | MUX_PAD_CTRL(MX6Q_ENET_PAD_CTRL))
5676 #define  MX6Q_PAD_KEY_COL1__AUDMUX_AUD5_TXFS            \
5677                 (_MX6Q_PAD_KEY_COL1__AUDMUX_AUD5_TXFS | MUX_PAD_CTRL(NO_PAD_CTRL))
5678 #define  MX6Q_PAD_KEY_COL1__KPP_COL_1           \
5679                 (_MX6Q_PAD_KEY_COL1__KPP_COL_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
5680 #define  MX6Q_PAD_KEY_COL1__UART5_TXD           \
5681                 (_MX6Q_PAD_KEY_COL1__UART5_TXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
5682 #define  MX6Q_PAD_KEY_COL1__UART5_RXD           \
5683                 (_MX6Q_PAD_KEY_COL1__UART5_RXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
5684 #define  MX6Q_PAD_KEY_COL1__GPIO_4_8            \
5685                 (_MX6Q_PAD_KEY_COL1__GPIO_4_8 | MUX_PAD_CTRL(NO_PAD_CTRL))
5686 #define  MX6Q_PAD_KEY_COL1__USDHC1_VSELECT              \
5687                 (_MX6Q_PAD_KEY_COL1__USDHC1_VSELECT | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
5688 #define  MX6Q_PAD_KEY_COL1__PL301_MX6QPER1_HADDR_1              \
5689                 (_MX6Q_PAD_KEY_COL1__PL301_MX6QPER1_HADDR_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
5690
5691 #define  MX6Q_PAD_KEY_ROW1__ECSPI1_SS0          \
5692                 (_MX6Q_PAD_KEY_ROW1__ECSPI1_SS0 | MUX_PAD_CTRL(NO_PAD_CTRL))
5693 #define  MX6Q_PAD_KEY_ROW1__ENET_COL            \
5694                 (_MX6Q_PAD_KEY_ROW1__ENET_COL | MUX_PAD_CTRL(NO_PAD_CTRL))
5695 #define  MX6Q_PAD_KEY_ROW1__AUDMUX_AUD5_RXD             \
5696                 (_MX6Q_PAD_KEY_ROW1__AUDMUX_AUD5_RXD | MUX_PAD_CTRL(NO_PAD_CTRL))
5697 #define  MX6Q_PAD_KEY_ROW1__KPP_ROW_1           \
5698                 (_MX6Q_PAD_KEY_ROW1__KPP_ROW_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
5699 #define  MX6Q_PAD_KEY_ROW1__UART5_TXD           \
5700                 (_MX6Q_PAD_KEY_ROW1__UART5_TXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
5701 #define  MX6Q_PAD_KEY_ROW1__UART5_RXD           \
5702                 (_MX6Q_PAD_KEY_ROW1__UART5_RXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
5703 #define  MX6Q_PAD_KEY_ROW1__GPIO_4_9            \
5704                 (_MX6Q_PAD_KEY_ROW1__GPIO_4_9 | MUX_PAD_CTRL(NO_PAD_CTRL))
5705 #define  MX6Q_PAD_KEY_ROW1__USDHC2_VSELECT              \
5706                 (_MX6Q_PAD_KEY_ROW1__USDHC2_VSELECT | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
5707 #define  MX6Q_PAD_KEY_ROW1__PL301_MX6QPER1_HADDR_2              \
5708                 (_MX6Q_PAD_KEY_ROW1__PL301_MX6QPER1_HADDR_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
5709
5710 #define  MX6Q_PAD_KEY_COL2__ECSPI1_SS1          \
5711                 (_MX6Q_PAD_KEY_COL2__ECSPI1_SS1 | MUX_PAD_CTRL(NO_PAD_CTRL))
5712 #define  MX6Q_PAD_KEY_COL2__ENET_RDATA_2                \
5713                 (_MX6Q_PAD_KEY_COL2__ENET_RDATA_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
5714 #define  MX6Q_PAD_KEY_COL2__CAN1_TXCAN          \
5715                 (_MX6Q_PAD_KEY_COL2__CAN1_TXCAN | MUX_PAD_CTRL(NO_PAD_CTRL))
5716 #define  MX6Q_PAD_KEY_COL2__KPP_COL_2           \
5717                 (_MX6Q_PAD_KEY_COL2__KPP_COL_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
5718 #define  MX6Q_PAD_KEY_COL2__ENET_MDC            \
5719                 (_MX6Q_PAD_KEY_COL2__ENET_MDC | MUX_PAD_CTRL(MX6Q_ENET_PAD_CTRL))
5720 #define  MX6Q_PAD_KEY_COL2__GPIO_4_10           \
5721                 (_MX6Q_PAD_KEY_COL2__GPIO_4_10 | MUX_PAD_CTRL(NO_PAD_CTRL))
5722 #define  MX6Q_PAD_KEY_COL2__USBOH3_H1USB_PWRCTL_WAKEUP          \
5723                 (_MX6Q_PAD_KEY_COL2__USBOH3_H1USB_PWRCTL_WAKEUP | MUX_PAD_CTRL(NO_PAD_CTRL))
5724 #define  MX6Q_PAD_KEY_COL2__PL301_MX6QPER1_HADDR_3              \
5725                 (_MX6Q_PAD_KEY_COL2__PL301_MX6QPER1_HADDR_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
5726
5727 #define  MX6Q_PAD_KEY_ROW2__ECSPI1_SS2          \
5728                 (_MX6Q_PAD_KEY_ROW2__ECSPI1_SS2 | MUX_PAD_CTRL(NO_PAD_CTRL))
5729 #define  MX6Q_PAD_KEY_ROW2__ENET_TDATA_2                \
5730                 (_MX6Q_PAD_KEY_ROW2__ENET_TDATA_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
5731 #define  MX6Q_PAD_KEY_ROW2__CAN1_RXCAN          \
5732                 (_MX6Q_PAD_KEY_ROW2__CAN1_RXCAN | MUX_PAD_CTRL(NO_PAD_CTRL))
5733 #define  MX6Q_PAD_KEY_ROW2__KPP_ROW_2           \
5734                 (_MX6Q_PAD_KEY_ROW2__KPP_ROW_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
5735 #define  MX6Q_PAD_KEY_ROW2__USDHC2_VSELECT              \
5736                 (_MX6Q_PAD_KEY_ROW2__USDHC2_VSELECT | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
5737 #define  MX6Q_PAD_KEY_ROW2__GPIO_4_11           \
5738                 (_MX6Q_PAD_KEY_ROW2__GPIO_4_11 | MUX_PAD_CTRL(NO_PAD_CTRL))
5739 #define  MX6Q_PAD_KEY_ROW2__HDMI_TX_CEC_LINE            \
5740                 (_MX6Q_PAD_KEY_ROW2__HDMI_TX_CEC_LINE | MUX_PAD_CTRL(NO_PAD_CTRL))
5741 #define  MX6Q_PAD_KEY_ROW2__PL301_MX6QPER1_HADDR_4              \
5742                 (_MX6Q_PAD_KEY_ROW2__PL301_MX6QPER1_HADDR_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
5743
5744 #define  MX6Q_PAD_KEY_COL3__ECSPI1_SS3          \
5745                 (_MX6Q_PAD_KEY_COL3__ECSPI1_SS3 | MUX_PAD_CTRL(NO_PAD_CTRL))
5746 #define  MX6Q_PAD_KEY_COL3__ENET_CRS            \
5747                 (_MX6Q_PAD_KEY_COL3__ENET_CRS | MUX_PAD_CTRL(NO_PAD_CTRL))
5748 #define  MX6Q_PAD_KEY_COL3__HDMI_TX_DDC_SCL             \
5749                 (_MX6Q_PAD_KEY_COL3__HDMI_TX_DDC_SCL | MUX_PAD_CTRL(NO_PAD_CTRL))
5750 #define  MX6Q_PAD_KEY_COL3__KPP_COL_3           \
5751                 (_MX6Q_PAD_KEY_COL3__KPP_COL_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
5752 #define  MX6Q_PAD_KEY_COL3__I2C2_SCL            \
5753                 (_MX6Q_PAD_KEY_COL3__I2C2_SCL | MUX_PAD_CTRL(MX6Q_I2C_PAD_CTRL))
5754 #define  MX6Q_PAD_KEY_COL3__GPIO_4_12           \
5755                 (_MX6Q_PAD_KEY_COL3__GPIO_4_12 | MUX_PAD_CTRL(NO_PAD_CTRL))
5756 #define  MX6Q_PAD_KEY_COL3__SPDIF_IN1           \
5757                 (_MX6Q_PAD_KEY_COL3__SPDIF_IN1 | MUX_PAD_CTRL(NO_PAD_CTRL))
5758 #define  MX6Q_PAD_KEY_COL3__PL301_MX6QPER1_HADDR_5              \
5759                 (_MX6Q_PAD_KEY_COL3__PL301_MX6QPER1_HADDR_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
5760
5761 #define  MX6Q_PAD_KEY_ROW3__OSC32K_32K_OUT              \
5762                 (_MX6Q_PAD_KEY_ROW3__OSC32K_32K_OUT | MUX_PAD_CTRL(NO_PAD_CTRL))
5763 #define  MX6Q_PAD_KEY_ROW3__ASRC_ASRC_EXT_CLK           \
5764                 (_MX6Q_PAD_KEY_ROW3__ASRC_ASRC_EXT_CLK | MUX_PAD_CTRL(NO_PAD_CTRL))
5765 #define  MX6Q_PAD_KEY_ROW3__HDMI_TX_DDC_SDA             \
5766                 (_MX6Q_PAD_KEY_ROW3__HDMI_TX_DDC_SDA | MUX_PAD_CTRL(NO_PAD_CTRL))
5767 #define  MX6Q_PAD_KEY_ROW3__KPP_ROW_3           \
5768                 (_MX6Q_PAD_KEY_ROW3__KPP_ROW_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
5769 #define  MX6Q_PAD_KEY_ROW3__I2C2_SDA            \
5770                 (_MX6Q_PAD_KEY_ROW3__I2C2_SDA | MUX_PAD_CTRL(MX6Q_I2C_PAD_CTRL))
5771 #define  MX6Q_PAD_KEY_ROW3__GPIO_4_13           \
5772                 (_MX6Q_PAD_KEY_ROW3__GPIO_4_13 | MUX_PAD_CTRL(NO_PAD_CTRL))
5773 #define  MX6Q_PAD_KEY_ROW3__USDHC1_VSELECT              \
5774                 (_MX6Q_PAD_KEY_ROW3__USDHC1_VSELECT | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
5775 #define  MX6Q_PAD_KEY_ROW3__PL301_MX6QPER1_HADDR_6              \
5776                 (_MX6Q_PAD_KEY_ROW3__PL301_MX6QPER1_HADDR_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
5777
5778 #define  MX6Q_PAD_KEY_COL4__CAN2_TXCAN          \
5779                 (_MX6Q_PAD_KEY_COL4__CAN2_TXCAN | MUX_PAD_CTRL(NO_PAD_CTRL))
5780 #define  MX6Q_PAD_KEY_COL4__IPU1_SISG_4         \
5781                 (_MX6Q_PAD_KEY_COL4__IPU1_SISG_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
5782 #define  MX6Q_PAD_KEY_COL4__USBOH3_USBOTG_OC            \
5783                 (_MX6Q_PAD_KEY_COL4__USBOH3_USBOTG_OC | MUX_PAD_CTRL(NO_PAD_CTRL))
5784 #define  MX6Q_PAD_KEY_COL4__KPP_COL_4           \
5785                 (_MX6Q_PAD_KEY_COL4__KPP_COL_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
5786 #define  MX6Q_PAD_KEY_COL4__UART5_CTS           \
5787                 (_MX6Q_PAD_KEY_COL4__UART5_CTS | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
5788 #define  MX6Q_PAD_KEY_COL4__UART5_RTS           \
5789                 (_MX6Q_PAD_KEY_COL4__UART5_RTS | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
5790 #define  MX6Q_PAD_KEY_COL4__GPIO_4_14           \
5791                 (_MX6Q_PAD_KEY_COL4__GPIO_4_14 | MUX_PAD_CTRL(NO_PAD_CTRL))
5792 #define  MX6Q_PAD_KEY_COL4__MMDC_MMDC_DEBUG_49          \
5793                 (_MX6Q_PAD_KEY_COL4__MMDC_MMDC_DEBUG_49 | MUX_PAD_CTRL(NO_PAD_CTRL))
5794 #define  MX6Q_PAD_KEY_COL4__PL301_MX6QPER1_HADDR_7              \
5795                 (_MX6Q_PAD_KEY_COL4__PL301_MX6QPER1_HADDR_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
5796
5797 #define  MX6Q_PAD_KEY_ROW4__CAN2_RXCAN          \
5798                 (_MX6Q_PAD_KEY_ROW4__CAN2_RXCAN | MUX_PAD_CTRL(NO_PAD_CTRL))
5799 #define  MX6Q_PAD_KEY_ROW4__IPU1_SISG_5         \
5800                 (_MX6Q_PAD_KEY_ROW4__IPU1_SISG_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
5801 #define  MX6Q_PAD_KEY_ROW4__USBOH3_USBOTG_PWR           \
5802                 (_MX6Q_PAD_KEY_ROW4__USBOH3_USBOTG_PWR | MUX_PAD_CTRL(NO_PAD_CTRL))
5803 #define  MX6Q_PAD_KEY_ROW4__KPP_ROW_4           \
5804                 (_MX6Q_PAD_KEY_ROW4__KPP_ROW_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
5805 #define  MX6Q_PAD_KEY_ROW4__UART5_CTS           \
5806                 (_MX6Q_PAD_KEY_ROW4__UART5_CTS | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
5807 #define  MX6Q_PAD_KEY_ROW4__GPIO_4_15           \
5808                 (_MX6Q_PAD_KEY_ROW4__GPIO_4_15 | MUX_PAD_CTRL(NO_PAD_CTRL))
5809 #define  MX6Q_PAD_KEY_ROW4__MMDC_MMDC_DEBUG_50          \
5810                 (_MX6Q_PAD_KEY_ROW4__MMDC_MMDC_DEBUG_50 | MUX_PAD_CTRL(NO_PAD_CTRL))
5811 #define  MX6Q_PAD_KEY_ROW4__PL301_MX6QPER1_HADDR_8              \
5812                 (_MX6Q_PAD_KEY_ROW4__PL301_MX6QPER1_HADDR_8 | MUX_PAD_CTRL(NO_PAD_CTRL))
5813
5814 #define  MX6Q_PAD_GPIO_0__CCM_CLKO              \
5815                 (_MX6Q_PAD_GPIO_0__CCM_CLKO | MUX_PAD_CTRL(NO_PAD_CTRL))
5816 #define  MX6Q_PAD_GPIO_0__KPP_COL_5             \
5817                 (_MX6Q_PAD_GPIO_0__KPP_COL_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
5818 #define  MX6Q_PAD_GPIO_0__ASRC_ASRC_EXT_CLK             \
5819                 (_MX6Q_PAD_GPIO_0__ASRC_ASRC_EXT_CLK | MUX_PAD_CTRL(NO_PAD_CTRL))
5820 #define  MX6Q_PAD_GPIO_0__EPIT1_EPITO           \
5821                 (_MX6Q_PAD_GPIO_0__EPIT1_EPITO | MUX_PAD_CTRL(NO_PAD_CTRL))
5822 #define  MX6Q_PAD_GPIO_0__GPIO_1_0              \
5823                 (_MX6Q_PAD_GPIO_0__GPIO_1_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
5824 #define  MX6Q_PAD_GPIO_0__USBOH3_USBH1_PWR              \
5825                 (_MX6Q_PAD_GPIO_0__USBOH3_USBH1_PWR | MUX_PAD_CTRL(NO_PAD_CTRL))
5826 #define  MX6Q_PAD_GPIO_0__SNVS_HP_WRAPPER_SNVS_VIO_5            \
5827                 (_MX6Q_PAD_GPIO_0__SNVS_HP_WRAPPER_SNVS_VIO_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
5828
5829 #define  MX6Q_PAD_GPIO_1__ESAI1_SCKR            \
5830                 (_MX6Q_PAD_GPIO_1__ESAI1_SCKR | MUX_PAD_CTRL(NO_PAD_CTRL))
5831 #define  MX6Q_PAD_GPIO_1__WDOG2_WDOG_B          \
5832                 (_MX6Q_PAD_GPIO_1__WDOG2_WDOG_B | MUX_PAD_CTRL(NO_PAD_CTRL))
5833 #define  MX6Q_PAD_GPIO_1__KPP_ROW_5             \
5834                 (_MX6Q_PAD_GPIO_1__KPP_ROW_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
5835 #define  MX6Q_PAD_GPIO_1__PWM2_PWMO             \
5836                 (_MX6Q_PAD_GPIO_1__PWM2_PWMO | MUX_PAD_CTRL(NO_PAD_CTRL))
5837 #define  MX6Q_PAD_GPIO_1__GPIO_1_1              \
5838                 (_MX6Q_PAD_GPIO_1__GPIO_1_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
5839 #define  MX6Q_PAD_GPIO_1__USDHC1_CD             \
5840                 (_MX6Q_PAD_GPIO_1__USDHC1_CD | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
5841 #define  MX6Q_PAD_GPIO_1__SRC_TESTER_ACK                \
5842                 (_MX6Q_PAD_GPIO_1__SRC_TESTER_ACK | MUX_PAD_CTRL(NO_PAD_CTRL))
5843
5844 #define  MX6Q_PAD_GPIO_9__ESAI1_FSR             \
5845                 (_MX6Q_PAD_GPIO_9__ESAI1_FSR | MUX_PAD_CTRL(NO_PAD_CTRL))
5846 #define  MX6Q_PAD_GPIO_9__WDOG1_WDOG_B          \
5847                 (_MX6Q_PAD_GPIO_9__WDOG1_WDOG_B | MUX_PAD_CTRL(NO_PAD_CTRL))
5848 #define  MX6Q_PAD_GPIO_9__KPP_COL_6             \
5849                 (_MX6Q_PAD_GPIO_9__KPP_COL_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
5850 #define  MX6Q_PAD_GPIO_9__CCM_REF_EN_B          \
5851                 (_MX6Q_PAD_GPIO_9__CCM_REF_EN_B | MUX_PAD_CTRL(NO_PAD_CTRL))
5852 #define  MX6Q_PAD_GPIO_9__PWM1_PWMO             \
5853                 (_MX6Q_PAD_GPIO_9__PWM1_PWMO | MUX_PAD_CTRL(NO_PAD_CTRL))
5854 #define  MX6Q_PAD_GPIO_9__GPIO_1_9              \
5855                 (_MX6Q_PAD_GPIO_9__GPIO_1_9 | MUX_PAD_CTRL(NO_PAD_CTRL))
5856 #define  MX6Q_PAD_GPIO_9__USDHC1_WP             \
5857                 (_MX6Q_PAD_GPIO_9__USDHC1_WP | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
5858 #define  MX6Q_PAD_GPIO_9__SRC_EARLY_RST         \
5859                 (_MX6Q_PAD_GPIO_9__SRC_EARLY_RST | MUX_PAD_CTRL(NO_PAD_CTRL))
5860
5861 #define  MX6Q_PAD_GPIO_3__ESAI1_HCKR            \
5862                 (_MX6Q_PAD_GPIO_3__ESAI1_HCKR | MUX_PAD_CTRL(NO_PAD_CTRL))
5863 #define  MX6Q_PAD_GPIO_3__OBSERVE_MUX_OBSRV_INT_OUT0            \
5864                 (_MX6Q_PAD_GPIO_3__OBSERVE_MUX_OBSRV_INT_OUT0 | MUX_PAD_CTRL(NO_PAD_CTRL))
5865 #define  MX6Q_PAD_GPIO_3__I2C3_SCL              \
5866                 (_MX6Q_PAD_GPIO_3__I2C3_SCL | MUX_PAD_CTRL(NO_PAD_CTRL))
5867 #define  MX6Q_PAD_GPIO_3__ANATOP_ANATOP_24M_OUT         \
5868                 (_MX6Q_PAD_GPIO_3__ANATOP_ANATOP_24M_OUT | MUX_PAD_CTRL(NO_PAD_CTRL))
5869 #define  MX6Q_PAD_GPIO_3__CCM_CLKO2             \
5870                 (_MX6Q_PAD_GPIO_3__CCM_CLKO2 | MUX_PAD_CTRL(NO_PAD_CTRL))
5871 #define  MX6Q_PAD_GPIO_3__GPIO_1_3              \
5872                 (_MX6Q_PAD_GPIO_3__GPIO_1_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
5873 #define  MX6Q_PAD_GPIO_3__USBOH3_USBH1_OC               \
5874                 (_MX6Q_PAD_GPIO_3__USBOH3_USBH1_OC | MUX_PAD_CTRL(NO_PAD_CTRL))
5875 #define  MX6Q_PAD_GPIO_3__MLB_MLBCLK            \
5876                 (_MX6Q_PAD_GPIO_3__MLB_MLBCLK | MUX_PAD_CTRL(NO_PAD_CTRL))
5877
5878 #define  MX6Q_PAD_GPIO_6__ESAI1_SCKT            \
5879                 (_MX6Q_PAD_GPIO_6__ESAI1_SCKT | MUX_PAD_CTRL(NO_PAD_CTRL))
5880 #define  MX6Q_PAD_GPIO_6__OBSERVE_MUX_OBSRV_INT_OUT1            \
5881                 (_MX6Q_PAD_GPIO_6__OBSERVE_MUX_OBSRV_INT_OUT1 | MUX_PAD_CTRL(NO_PAD_CTRL))
5882 #define  MX6Q_PAD_GPIO_6__I2C3_SDA              \
5883                 (_MX6Q_PAD_GPIO_6__I2C3_SDA | MUX_PAD_CTRL(NO_PAD_CTRL))
5884 #define  MX6Q_PAD_GPIO_6__CCM_CCM_OUT_0         \
5885                 (_MX6Q_PAD_GPIO_6__CCM_CCM_OUT_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
5886 #define  MX6Q_PAD_GPIO_6__CSU_CSU_INT_DEB               \
5887                 (_MX6Q_PAD_GPIO_6__CSU_CSU_INT_DEB | MUX_PAD_CTRL(NO_PAD_CTRL))
5888 #define  MX6Q_PAD_GPIO_6__GPIO_1_6              \
5889                 (_MX6Q_PAD_GPIO_6__GPIO_1_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
5890 #define  MX6Q_PAD_GPIO_6__USDHC2_LCTL           \
5891                 (_MX6Q_PAD_GPIO_6__USDHC2_LCTL | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
5892 #define  MX6Q_PAD_GPIO_6__MLB_MLBSIG            \
5893                 (_MX6Q_PAD_GPIO_6__MLB_MLBSIG | MUX_PAD_CTRL(NO_PAD_CTRL))
5894
5895 #define  MX6Q_PAD_GPIO_2__ESAI1_FST             \
5896                 (_MX6Q_PAD_GPIO_2__ESAI1_FST | MUX_PAD_CTRL(NO_PAD_CTRL))
5897 #define  MX6Q_PAD_GPIO_2__OBSERVE_MUX_OBSRV_INT_OUT2            \
5898                 (_MX6Q_PAD_GPIO_2__OBSERVE_MUX_OBSRV_INT_OUT2 | MUX_PAD_CTRL(NO_PAD_CTRL))
5899 #define  MX6Q_PAD_GPIO_2__KPP_ROW_6             \
5900                 (_MX6Q_PAD_GPIO_2__KPP_ROW_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
5901 #define  MX6Q_PAD_GPIO_2__CCM_CCM_OUT_1         \
5902                 (_MX6Q_PAD_GPIO_2__CCM_CCM_OUT_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
5903 #define  MX6Q_PAD_GPIO_2__CSU_CSU_ALARM_AUT_0           \
5904                 (_MX6Q_PAD_GPIO_2__CSU_CSU_ALARM_AUT_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
5905 #define  MX6Q_PAD_GPIO_2__GPIO_1_2              \
5906                 (_MX6Q_PAD_GPIO_2__GPIO_1_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
5907 #define  MX6Q_PAD_GPIO_2__USDHC2_WP             \
5908                 (_MX6Q_PAD_GPIO_2__USDHC2_WP | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
5909 #define  MX6Q_PAD_GPIO_2__MLB_MLBDAT            \
5910                 (_MX6Q_PAD_GPIO_2__MLB_MLBDAT | MUX_PAD_CTRL(NO_PAD_CTRL))
5911
5912 #define  MX6Q_PAD_GPIO_4__ESAI1_HCKT            \
5913                 (_MX6Q_PAD_GPIO_4__ESAI1_HCKT | MUX_PAD_CTRL(NO_PAD_CTRL))
5914 #define  MX6Q_PAD_GPIO_4__OBSERVE_MUX_OBSRV_INT_OUT3            \
5915                 (_MX6Q_PAD_GPIO_4__OBSERVE_MUX_OBSRV_INT_OUT3 | MUX_PAD_CTRL(NO_PAD_CTRL))
5916 #define  MX6Q_PAD_GPIO_4__KPP_COL_7             \
5917                 (_MX6Q_PAD_GPIO_4__KPP_COL_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
5918 #define  MX6Q_PAD_GPIO_4__CCM_CCM_OUT_2         \
5919                 (_MX6Q_PAD_GPIO_4__CCM_CCM_OUT_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
5920 #define  MX6Q_PAD_GPIO_4__CSU_CSU_ALARM_AUT_1           \
5921                 (_MX6Q_PAD_GPIO_4__CSU_CSU_ALARM_AUT_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
5922 #define  MX6Q_PAD_GPIO_4__GPIO_1_4              \
5923                 (_MX6Q_PAD_GPIO_4__GPIO_1_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
5924 #define  MX6Q_PAD_GPIO_4__USDHC2_CD             \
5925                 (_MX6Q_PAD_GPIO_4__USDHC2_CD | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
5926 #define  MX6Q_PAD_GPIO_4__OCOTP_CTRL_WRAPPER_FUSE_LATCHED               \
5927                 (_MX6Q_PAD_GPIO_4__OCOTP_CTRL_WRAPPER_FUSE_LATCHED | MUX_PAD_CTRL(NO_PAD_CTRL))
5928
5929 #define  MX6Q_PAD_GPIO_5__ESAI1_TX2_RX3         \
5930                 (_MX6Q_PAD_GPIO_5__ESAI1_TX2_RX3 | MUX_PAD_CTRL(NO_PAD_CTRL))
5931 #define  MX6Q_PAD_GPIO_5__OBSERVE_MUX_OBSRV_INT_OUT4            \
5932                 (_MX6Q_PAD_GPIO_5__OBSERVE_MUX_OBSRV_INT_OUT4 | MUX_PAD_CTRL(NO_PAD_CTRL))
5933 #define  MX6Q_PAD_GPIO_5__KPP_ROW_7             \
5934                 (_MX6Q_PAD_GPIO_5__KPP_ROW_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
5935 #define  MX6Q_PAD_GPIO_5__CCM_CLKO              \
5936                 (_MX6Q_PAD_GPIO_5__CCM_CLKO | MUX_PAD_CTRL(NO_PAD_CTRL))
5937 #define  MX6Q_PAD_GPIO_5__CSU_CSU_ALARM_AUT_2           \
5938                 (_MX6Q_PAD_GPIO_5__CSU_CSU_ALARM_AUT_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
5939 #define  MX6Q_PAD_GPIO_5__GPIO_1_5              \
5940                 (_MX6Q_PAD_GPIO_5__GPIO_1_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
5941 #define  MX6Q_PAD_GPIO_5__I2C3_SCL              \
5942                 (_MX6Q_PAD_GPIO_5__I2C3_SCL |  MUX_PAD_CTRL(MX6Q_I2C_PAD_CTRL))
5943 #define  MX6Q_PAD_GPIO_5__CHEETAH_EVENTI                \
5944                 (_MX6Q_PAD_GPIO_5__CHEETAH_EVENTI | MUX_PAD_CTRL(NO_PAD_CTRL))
5945
5946 #define  MX6Q_PAD_GPIO_7__ESAI1_TX4_RX1         \
5947                 (_MX6Q_PAD_GPIO_7__ESAI1_TX4_RX1 | MUX_PAD_CTRL(NO_PAD_CTRL))
5948 #define  MX6Q_PAD_GPIO_7__ECSPI5_RDY            \
5949                 (_MX6Q_PAD_GPIO_7__ECSPI5_RDY | MUX_PAD_CTRL(NO_PAD_CTRL))
5950 #define  MX6Q_PAD_GPIO_7__EPIT1_EPITO           \
5951                 (_MX6Q_PAD_GPIO_7__EPIT1_EPITO | MUX_PAD_CTRL(NO_PAD_CTRL))
5952 #define  MX6Q_PAD_GPIO_7__CAN1_TXCAN            \
5953                 (_MX6Q_PAD_GPIO_7__CAN1_TXCAN | MUX_PAD_CTRL(NO_PAD_CTRL))
5954 #define  MX6Q_PAD_GPIO_7__UART2_TXD             \
5955                 (_MX6Q_PAD_GPIO_7__UART2_TXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
5956 #define  MX6Q_PAD_GPIO_7__UART2_RXD             \
5957                 (_MX6Q_PAD_GPIO_7__UART2_RXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
5958 #define  MX6Q_PAD_GPIO_7__GPIO_1_7              \
5959                 (_MX6Q_PAD_GPIO_7__GPIO_1_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
5960 #define  MX6Q_PAD_GPIO_7__SPDIF_PLOCK           \
5961                 (_MX6Q_PAD_GPIO_7__SPDIF_PLOCK | MUX_PAD_CTRL(NO_PAD_CTRL))
5962 #define  MX6Q_PAD_GPIO_7__USBOH3_OTGUSB_HOST_MODE               \
5963                 (_MX6Q_PAD_GPIO_7__USBOH3_OTGUSB_HOST_MODE | MUX_PAD_CTRL(NO_PAD_CTRL))
5964
5965 #define  MX6Q_PAD_GPIO_8__ESAI1_TX5_RX0         \
5966                 (_MX6Q_PAD_GPIO_8__ESAI1_TX5_RX0 | MUX_PAD_CTRL(NO_PAD_CTRL))
5967 #define  MX6Q_PAD_GPIO_8__ANATOP_ANATOP_32K_OUT         \
5968                 (_MX6Q_PAD_GPIO_8__ANATOP_ANATOP_32K_OUT | MUX_PAD_CTRL(NO_PAD_CTRL))
5969 #define  MX6Q_PAD_GPIO_8__EPIT2_EPITO           \
5970                 (_MX6Q_PAD_GPIO_8__EPIT2_EPITO | MUX_PAD_CTRL(NO_PAD_CTRL))
5971 #define  MX6Q_PAD_GPIO_8__CAN1_RXCAN            \
5972                 (_MX6Q_PAD_GPIO_8__CAN1_RXCAN | MUX_PAD_CTRL(NO_PAD_CTRL))
5973 #define  MX6Q_PAD_GPIO_8__UART2_TXD             \
5974                 (_MX6Q_PAD_GPIO_8__UART2_TXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
5975 #define  MX6Q_PAD_GPIO_8__UART2_RXD             \
5976                 (_MX6Q_PAD_GPIO_8__UART2_RXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
5977 #define  MX6Q_PAD_GPIO_8__GPIO_1_8              \
5978                 (_MX6Q_PAD_GPIO_8__GPIO_1_8 | MUX_PAD_CTRL(NO_PAD_CTRL))
5979 #define  MX6Q_PAD_GPIO_8__SPDIF_SRCLK           \
5980                 (_MX6Q_PAD_GPIO_8__SPDIF_SRCLK | MUX_PAD_CTRL(NO_PAD_CTRL))
5981 #define  MX6Q_PAD_GPIO_8__USBOH3_OTGUSB_PWRCTL_WAKEUP           \
5982                 (_MX6Q_PAD_GPIO_8__USBOH3_OTGUSB_PWRCTL_WAKEUP | MUX_PAD_CTRL(NO_PAD_CTRL))
5983
5984 #define  MX6Q_PAD_GPIO_16__ESAI1_TX3_RX2                \
5985                 (_MX6Q_PAD_GPIO_16__ESAI1_TX3_RX2 | MUX_PAD_CTRL(NO_PAD_CTRL))
5986 #define  MX6Q_PAD_GPIO_16__ENET_1588_EVENT2_IN          \
5987                 (_MX6Q_PAD_GPIO_16__ENET_1588_EVENT2_IN | MUX_PAD_CTRL(NO_PAD_CTRL))
5988 #define  MX6Q_PAD_GPIO_16__ENET_ANATOP_ETHERNET_REF_OUT         \
5989                 (_MX6Q_PAD_GPIO_16__ENET_ANATOP_ETHERNET_REF_OUT | MUX_PAD_CTRL(NO_PAD_CTRL))
5990 #define  MX6Q_PAD_GPIO_16__USDHC1_LCTL          \
5991                 (_MX6Q_PAD_GPIO_16__USDHC1_LCTL | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
5992 #define  MX6Q_PAD_GPIO_16__SPDIF_IN1            \
5993                 (_MX6Q_PAD_GPIO_16__SPDIF_IN1 | MUX_PAD_CTRL(NO_PAD_CTRL))
5994 #define  MX6Q_PAD_GPIO_16__GPIO_7_11            \
5995                 (_MX6Q_PAD_GPIO_16__GPIO_7_11 | MUX_PAD_CTRL(NO_PAD_CTRL))
5996 #define  MX6Q_PAD_GPIO_16__I2C3_SDA             \
5997                 (_MX6Q_PAD_GPIO_16__I2C3_SDA | MUX_PAD_CTRL(MX6Q_I2C_PAD_CTRL))
5998 #define  MX6Q_PAD_GPIO_16__SJC_DE_B             \
5999                 (_MX6Q_PAD_GPIO_16__SJC_DE_B | MUX_PAD_CTRL(NO_PAD_CTRL))
6000
6001 #define  MX6Q_PAD_GPIO_17__ESAI1_TX0            \
6002                 (_MX6Q_PAD_GPIO_17__ESAI1_TX0 | MUX_PAD_CTRL(NO_PAD_CTRL))
6003 #define  MX6Q_PAD_GPIO_17__ENET_1588_EVENT3_IN          \
6004                 (_MX6Q_PAD_GPIO_17__ENET_1588_EVENT3_IN | MUX_PAD_CTRL(NO_PAD_CTRL))
6005 #define  MX6Q_PAD_GPIO_17__CCM_PMIC_RDY         \
6006                 (_MX6Q_PAD_GPIO_17__CCM_PMIC_RDY | MUX_PAD_CTRL(NO_PAD_CTRL))
6007 #define  MX6Q_PAD_GPIO_17__SDMA_SDMA_EXT_EVENT_0                \
6008                 (_MX6Q_PAD_GPIO_17__SDMA_SDMA_EXT_EVENT_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
6009 #define  MX6Q_PAD_GPIO_17__SPDIF_OUT1           \
6010                 (_MX6Q_PAD_GPIO_17__SPDIF_OUT1 | MUX_PAD_CTRL(NO_PAD_CTRL))
6011 #define  MX6Q_PAD_GPIO_17__GPIO_7_12            \
6012                 (_MX6Q_PAD_GPIO_17__GPIO_7_12 | MUX_PAD_CTRL(NO_PAD_CTRL))
6013 #define  MX6Q_PAD_GPIO_17__SJC_JTAG_ACT         \
6014                 (_MX6Q_PAD_GPIO_17__SJC_JTAG_ACT | MUX_PAD_CTRL(NO_PAD_CTRL))
6015
6016 #define  MX6Q_PAD_GPIO_18__ESAI1_TX1            \
6017                 (_MX6Q_PAD_GPIO_18__ESAI1_TX1 | MUX_PAD_CTRL(NO_PAD_CTRL))
6018 #define  MX6Q_PAD_GPIO_18__ENET_RX_CLK          \
6019                 (_MX6Q_PAD_GPIO_18__ENET_RX_CLK | MUX_PAD_CTRL(NO_PAD_CTRL))
6020 #define  MX6Q_PAD_GPIO_18__USDHC3_VSELECT               \
6021                 (_MX6Q_PAD_GPIO_18__USDHC3_VSELECT | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
6022 #define  MX6Q_PAD_GPIO_18__SDMA_SDMA_EXT_EVENT_1                \
6023                 (_MX6Q_PAD_GPIO_18__SDMA_SDMA_EXT_EVENT_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
6024 #define  MX6Q_PAD_GPIO_18__ASRC_ASRC_EXT_CLK            \
6025                 (_MX6Q_PAD_GPIO_18__ASRC_ASRC_EXT_CLK | MUX_PAD_CTRL(NO_PAD_CTRL))
6026 #define  MX6Q_PAD_GPIO_18__GPIO_7_13            \
6027                 (_MX6Q_PAD_GPIO_18__GPIO_7_13 | MUX_PAD_CTRL(NO_PAD_CTRL))
6028 #define  MX6Q_PAD_GPIO_18__SNVS_HP_WRAPPER_SNVS_VIO_5_CTL               \
6029                 (_MX6Q_PAD_GPIO_18__SNVS_HP_WRAPPER_SNVS_VIO_5_CTL | MUX_PAD_CTRL(NO_PAD_CTRL))
6030 #define  MX6Q_PAD_GPIO_18__SRC_SYSTEM_RST               \
6031                 (_MX6Q_PAD_GPIO_18__SRC_SYSTEM_RST | MUX_PAD_CTRL(NO_PAD_CTRL))
6032
6033 #define  MX6Q_PAD_GPIO_19__KPP_COL_5            \
6034                 (_MX6Q_PAD_GPIO_19__KPP_COL_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
6035 #define  MX6Q_PAD_GPIO_19__ENET_1588_EVENT0_OUT         \
6036                 (_MX6Q_PAD_GPIO_19__ENET_1588_EVENT0_OUT | MUX_PAD_CTRL(NO_PAD_CTRL))
6037 #define  MX6Q_PAD_GPIO_19__SPDIF_OUT1           \
6038                 (_MX6Q_PAD_GPIO_19__SPDIF_OUT1 | MUX_PAD_CTRL(NO_PAD_CTRL))
6039 #define  MX6Q_PAD_GPIO_19__CCM_CLKO             \
6040                 (_MX6Q_PAD_GPIO_19__CCM_CLKO | MUX_PAD_CTRL(NO_PAD_CTRL))
6041 #define  MX6Q_PAD_GPIO_19__ECSPI1_RDY           \
6042                 (_MX6Q_PAD_GPIO_19__ECSPI1_RDY | MUX_PAD_CTRL(NO_PAD_CTRL))
6043 #define  MX6Q_PAD_GPIO_19__GPIO_4_5             \
6044                 (_MX6Q_PAD_GPIO_19__GPIO_4_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
6045 #define  MX6Q_PAD_GPIO_19__ENET_TX_ER           \
6046                 (_MX6Q_PAD_GPIO_19__ENET_TX_ER | MUX_PAD_CTRL(NO_PAD_CTRL))
6047 #define  MX6Q_PAD_GPIO_19__SRC_INT_BOOT         \
6048                 (_MX6Q_PAD_GPIO_19__SRC_INT_BOOT | MUX_PAD_CTRL(NO_PAD_CTRL))
6049
6050 #define  MX6Q_PAD_CSI0_PIXCLK__IPU1_CSI0_PIXCLK         \
6051                 (_MX6Q_PAD_CSI0_PIXCLK__IPU1_CSI0_PIXCLK | MUX_PAD_CTRL(NO_PAD_CTRL))
6052 #define  MX6Q_PAD_CSI0_PIXCLK__PCIE_CTRL_DIAG_STATUS_BUS_MUX_12         \
6053                 (_MX6Q_PAD_CSI0_PIXCLK__PCIE_CTRL_DIAG_STATUS_BUS_MUX_12 | MUX_PAD_CTRL(NO_PAD_CTRL))
6054 #define  MX6Q_PAD_CSI0_PIXCLK__SDMA_DEBUG_PC_0          \
6055                 (_MX6Q_PAD_CSI0_PIXCLK__SDMA_DEBUG_PC_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
6056 #define  MX6Q_PAD_CSI0_PIXCLK__GPIO_5_18                \
6057                 (_MX6Q_PAD_CSI0_PIXCLK__GPIO_5_18 | MUX_PAD_CTRL(NO_PAD_CTRL))
6058 #define  MX6Q_PAD_CSI0_PIXCLK__MMDC_MMDC_DEBUG_29               \
6059                 (_MX6Q_PAD_CSI0_PIXCLK__MMDC_MMDC_DEBUG_29 | MUX_PAD_CTRL(NO_PAD_CTRL))
6060 #define  MX6Q_PAD_CSI0_PIXCLK__CHEETAH_EVENTO           \
6061                 (_MX6Q_PAD_CSI0_PIXCLK__CHEETAH_EVENTO | MUX_PAD_CTRL(NO_PAD_CTRL))
6062
6063 #define  MX6Q_PAD_CSI0_MCLK__IPU1_CSI0_HSYNC            \
6064                 (_MX6Q_PAD_CSI0_MCLK__IPU1_CSI0_HSYNC | MUX_PAD_CTRL(NO_PAD_CTRL))
6065 #define  MX6Q_PAD_CSI0_MCLK__PCIE_CTRL_DIAG_STATUS_BUS_MUX_13           \
6066                 (_MX6Q_PAD_CSI0_MCLK__PCIE_CTRL_DIAG_STATUS_BUS_MUX_13 | MUX_PAD_CTRL(NO_PAD_CTRL))
6067 #define  MX6Q_PAD_CSI0_MCLK__CCM_CLKO           \
6068                 (_MX6Q_PAD_CSI0_MCLK__CCM_CLKO | MUX_PAD_CTRL(NO_PAD_CTRL))
6069 #define  MX6Q_PAD_CSI0_MCLK__SDMA_DEBUG_PC_1            \
6070                 (_MX6Q_PAD_CSI0_MCLK__SDMA_DEBUG_PC_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
6071 #define  MX6Q_PAD_CSI0_MCLK__GPIO_5_19          \
6072                 (_MX6Q_PAD_CSI0_MCLK__GPIO_5_19 | MUX_PAD_CTRL(NO_PAD_CTRL))
6073 #define  MX6Q_PAD_CSI0_MCLK__MMDC_MMDC_DEBUG_30         \
6074                 (_MX6Q_PAD_CSI0_MCLK__MMDC_MMDC_DEBUG_30 | MUX_PAD_CTRL(NO_PAD_CTRL))
6075 #define  MX6Q_PAD_CSI0_MCLK__CHEETAH_TRCTL              \
6076                 (_MX6Q_PAD_CSI0_MCLK__CHEETAH_TRCTL | MUX_PAD_CTRL(NO_PAD_CTRL))
6077
6078 #define  MX6Q_PAD_CSI0_DATA_EN__IPU1_CSI0_DATA_EN               \
6079                 (_MX6Q_PAD_CSI0_DATA_EN__IPU1_CSI0_DATA_EN | MUX_PAD_CTRL(NO_PAD_CTRL))
6080 #define  MX6Q_PAD_CSI0_DATA_EN__WEIM_WEIM_D_0           \
6081                 (_MX6Q_PAD_CSI0_DATA_EN__WEIM_WEIM_D_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
6082 #define  MX6Q_PAD_CSI0_DATA_EN__PCIE_CTRL_DIAG_STATUS_BUS_MUX_14                \
6083                 (_MX6Q_PAD_CSI0_DATA_EN__PCIE_CTRL_DIAG_STATUS_BUS_MUX_14 | MUX_PAD_CTRL(NO_PAD_CTRL))
6084 #define  MX6Q_PAD_CSI0_DATA_EN__SDMA_DEBUG_PC_2         \
6085                 (_MX6Q_PAD_CSI0_DATA_EN__SDMA_DEBUG_PC_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
6086 #define  MX6Q_PAD_CSI0_DATA_EN__GPIO_5_20               \
6087                 (_MX6Q_PAD_CSI0_DATA_EN__GPIO_5_20 | MUX_PAD_CTRL(NO_PAD_CTRL))
6088 #define  MX6Q_PAD_CSI0_DATA_EN__MMDC_MMDC_DEBUG_31              \
6089                 (_MX6Q_PAD_CSI0_DATA_EN__MMDC_MMDC_DEBUG_31 | MUX_PAD_CTRL(NO_PAD_CTRL))
6090 #define  MX6Q_PAD_CSI0_DATA_EN__CHEETAH_TRCLK           \
6091                 (_MX6Q_PAD_CSI0_DATA_EN__CHEETAH_TRCLK | MUX_PAD_CTRL(NO_PAD_CTRL))
6092
6093 #define  MX6Q_PAD_CSI0_VSYNC__IPU1_CSI0_VSYNC           \
6094                 (_MX6Q_PAD_CSI0_VSYNC__IPU1_CSI0_VSYNC | MUX_PAD_CTRL(NO_PAD_CTRL))
6095 #define  MX6Q_PAD_CSI0_VSYNC__WEIM_WEIM_D_1             \
6096                 (_MX6Q_PAD_CSI0_VSYNC__WEIM_WEIM_D_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
6097 #define  MX6Q_PAD_CSI0_VSYNC__PCIE_CTRL_DIAG_STATUS_BUS_MUX_15          \
6098                 (_MX6Q_PAD_CSI0_VSYNC__PCIE_CTRL_DIAG_STATUS_BUS_MUX_15 | MUX_PAD_CTRL(NO_PAD_CTRL))
6099 #define  MX6Q_PAD_CSI0_VSYNC__SDMA_DEBUG_PC_3           \
6100                 (_MX6Q_PAD_CSI0_VSYNC__SDMA_DEBUG_PC_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
6101 #define  MX6Q_PAD_CSI0_VSYNC__GPIO_5_21         \
6102                 (_MX6Q_PAD_CSI0_VSYNC__GPIO_5_21 | MUX_PAD_CTRL(NO_PAD_CTRL))
6103 #define  MX6Q_PAD_CSI0_VSYNC__MMDC_MMDC_DEBUG_32                \
6104                 (_MX6Q_PAD_CSI0_VSYNC__MMDC_MMDC_DEBUG_32 | MUX_PAD_CTRL(NO_PAD_CTRL))
6105 #define  MX6Q_PAD_CSI0_VSYNC__CHEETAH_TRACE_0           \
6106                 (_MX6Q_PAD_CSI0_VSYNC__CHEETAH_TRACE_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
6107
6108 #define  MX6Q_PAD_CSI0_DAT4__IPU1_CSI0_D_4              \
6109                 (_MX6Q_PAD_CSI0_DAT4__IPU1_CSI0_D_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
6110 #define  MX6Q_PAD_CSI0_DAT4__WEIM_WEIM_D_2              \
6111                 (_MX6Q_PAD_CSI0_DAT4__WEIM_WEIM_D_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
6112 #define  MX6Q_PAD_CSI0_DAT4__ECSPI1_SCLK                \
6113                 (_MX6Q_PAD_CSI0_DAT4__ECSPI1_SCLK | MUX_PAD_CTRL(NO_PAD_CTRL))
6114 #define  MX6Q_PAD_CSI0_DAT4__KPP_COL_5          \
6115                 (_MX6Q_PAD_CSI0_DAT4__KPP_COL_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
6116 #define  MX6Q_PAD_CSI0_DAT4__AUDMUX_AUD3_TXC            \
6117                 (_MX6Q_PAD_CSI0_DAT4__AUDMUX_AUD3_TXC | MUX_PAD_CTRL(NO_PAD_CTRL))
6118 #define  MX6Q_PAD_CSI0_DAT4__GPIO_5_22          \
6119                 (_MX6Q_PAD_CSI0_DAT4__GPIO_5_22 | MUX_PAD_CTRL(NO_PAD_CTRL))
6120 #define  MX6Q_PAD_CSI0_DAT4__MMDC_MMDC_DEBUG_43         \
6121                 (_MX6Q_PAD_CSI0_DAT4__MMDC_MMDC_DEBUG_43 | MUX_PAD_CTRL(NO_PAD_CTRL))
6122 #define  MX6Q_PAD_CSI0_DAT4__CHEETAH_TRACE_1            \
6123                 (_MX6Q_PAD_CSI0_DAT4__CHEETAH_TRACE_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
6124
6125 #define  MX6Q_PAD_CSI0_DAT5__IPU1_CSI0_D_5              \
6126                 (_MX6Q_PAD_CSI0_DAT5__IPU1_CSI0_D_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
6127 #define  MX6Q_PAD_CSI0_DAT5__WEIM_WEIM_D_3              \
6128                 (_MX6Q_PAD_CSI0_DAT5__WEIM_WEIM_D_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
6129 #define  MX6Q_PAD_CSI0_DAT5__ECSPI1_MOSI                \
6130                 (_MX6Q_PAD_CSI0_DAT5__ECSPI1_MOSI | MUX_PAD_CTRL(NO_PAD_CTRL))
6131 #define  MX6Q_PAD_CSI0_DAT5__KPP_ROW_5          \
6132                 (_MX6Q_PAD_CSI0_DAT5__KPP_ROW_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
6133 #define  MX6Q_PAD_CSI0_DAT5__AUDMUX_AUD3_TXD            \
6134                 (_MX6Q_PAD_CSI0_DAT5__AUDMUX_AUD3_TXD | MUX_PAD_CTRL(NO_PAD_CTRL))
6135 #define  MX6Q_PAD_CSI0_DAT5__GPIO_5_23          \
6136                 (_MX6Q_PAD_CSI0_DAT5__GPIO_5_23 | MUX_PAD_CTRL(NO_PAD_CTRL))
6137 #define  MX6Q_PAD_CSI0_DAT5__MMDC_MMDC_DEBUG_44         \
6138                 (_MX6Q_PAD_CSI0_DAT5__MMDC_MMDC_DEBUG_44 | MUX_PAD_CTRL(NO_PAD_CTRL))
6139 #define  MX6Q_PAD_CSI0_DAT5__CHEETAH_TRACE_2            \
6140                 (_MX6Q_PAD_CSI0_DAT5__CHEETAH_TRACE_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
6141
6142 #define  MX6Q_PAD_CSI0_DAT6__IPU1_CSI0_D_6              \
6143                 (_MX6Q_PAD_CSI0_DAT6__IPU1_CSI0_D_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
6144 #define  MX6Q_PAD_CSI0_DAT6__WEIM_WEIM_D_4              \
6145                 (_MX6Q_PAD_CSI0_DAT6__WEIM_WEIM_D_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
6146 #define  MX6Q_PAD_CSI0_DAT6__ECSPI1_MISO                \
6147                 (_MX6Q_PAD_CSI0_DAT6__ECSPI1_MISO | MUX_PAD_CTRL(NO_PAD_CTRL))
6148 #define  MX6Q_PAD_CSI0_DAT6__KPP_COL_6          \
6149                 (_MX6Q_PAD_CSI0_DAT6__KPP_COL_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
6150 #define  MX6Q_PAD_CSI0_DAT6__AUDMUX_AUD3_TXFS           \
6151                 (_MX6Q_PAD_CSI0_DAT6__AUDMUX_AUD3_TXFS | MUX_PAD_CTRL(NO_PAD_CTRL))
6152 #define  MX6Q_PAD_CSI0_DAT6__GPIO_5_24          \
6153                 (_MX6Q_PAD_CSI0_DAT6__GPIO_5_24 | MUX_PAD_CTRL(NO_PAD_CTRL))
6154 #define  MX6Q_PAD_CSI0_DAT6__MMDC_MMDC_DEBUG_45         \
6155                 (_MX6Q_PAD_CSI0_DAT6__MMDC_MMDC_DEBUG_45 | MUX_PAD_CTRL(NO_PAD_CTRL))
6156 #define  MX6Q_PAD_CSI0_DAT6__CHEETAH_TRACE_3            \
6157                 (_MX6Q_PAD_CSI0_DAT6__CHEETAH_TRACE_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
6158
6159 #define  MX6Q_PAD_CSI0_DAT7__IPU1_CSI0_D_7              \
6160                 (_MX6Q_PAD_CSI0_DAT7__IPU1_CSI0_D_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
6161 #define  MX6Q_PAD_CSI0_DAT7__WEIM_WEIM_D_5              \
6162                 (_MX6Q_PAD_CSI0_DAT7__WEIM_WEIM_D_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
6163 #define  MX6Q_PAD_CSI0_DAT7__ECSPI1_SS0         \
6164                 (_MX6Q_PAD_CSI0_DAT7__ECSPI1_SS0 | MUX_PAD_CTRL(NO_PAD_CTRL))
6165 #define  MX6Q_PAD_CSI0_DAT7__KPP_ROW_6          \
6166                 (_MX6Q_PAD_CSI0_DAT7__KPP_ROW_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
6167 #define  MX6Q_PAD_CSI0_DAT7__AUDMUX_AUD3_RXD            \
6168                 (_MX6Q_PAD_CSI0_DAT7__AUDMUX_AUD3_RXD | MUX_PAD_CTRL(NO_PAD_CTRL))
6169 #define  MX6Q_PAD_CSI0_DAT7__GPIO_5_25          \
6170                 (_MX6Q_PAD_CSI0_DAT7__GPIO_5_25 | MUX_PAD_CTRL(NO_PAD_CTRL))
6171 #define  MX6Q_PAD_CSI0_DAT7__MMDC_MMDC_DEBUG_46         \
6172                 (_MX6Q_PAD_CSI0_DAT7__MMDC_MMDC_DEBUG_46 | MUX_PAD_CTRL(NO_PAD_CTRL))
6173 #define  MX6Q_PAD_CSI0_DAT7__CHEETAH_TRACE_4            \
6174                 (_MX6Q_PAD_CSI0_DAT7__CHEETAH_TRACE_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
6175
6176 #define  MX6Q_PAD_CSI0_DAT8__IPU1_CSI0_D_8              \
6177                 (_MX6Q_PAD_CSI0_DAT8__IPU1_CSI0_D_8 | MUX_PAD_CTRL(NO_PAD_CTRL))
6178 #define  MX6Q_PAD_CSI0_DAT8__WEIM_WEIM_D_6              \
6179                 (_MX6Q_PAD_CSI0_DAT8__WEIM_WEIM_D_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
6180 #define  MX6Q_PAD_CSI0_DAT8__ECSPI2_SCLK                \
6181                 (_MX6Q_PAD_CSI0_DAT8__ECSPI2_SCLK | MUX_PAD_CTRL(NO_PAD_CTRL))
6182 #define  MX6Q_PAD_CSI0_DAT8__KPP_COL_7          \
6183                 (_MX6Q_PAD_CSI0_DAT8__KPP_COL_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
6184 #define  MX6Q_PAD_CSI0_DAT8__I2C1_SDA           \
6185                 (_MX6Q_PAD_CSI0_DAT8__I2C1_SDA | MUX_PAD_CTRL(NO_PAD_CTRL))
6186 #define  MX6Q_PAD_CSI0_DAT8__GPIO_5_26          \
6187                 (_MX6Q_PAD_CSI0_DAT8__GPIO_5_26 | MUX_PAD_CTRL(NO_PAD_CTRL))
6188 #define  MX6Q_PAD_CSI0_DAT8__MMDC_MMDC_DEBUG_47         \
6189                 (_MX6Q_PAD_CSI0_DAT8__MMDC_MMDC_DEBUG_47 | MUX_PAD_CTRL(NO_PAD_CTRL))
6190 #define  MX6Q_PAD_CSI0_DAT8__CHEETAH_TRACE_5            \
6191                 (_MX6Q_PAD_CSI0_DAT8__CHEETAH_TRACE_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
6192
6193 #define  MX6Q_PAD_CSI0_DAT9__IPU1_CSI0_D_9              \
6194                 (_MX6Q_PAD_CSI0_DAT9__IPU1_CSI0_D_9 | MUX_PAD_CTRL(NO_PAD_CTRL))
6195 #define  MX6Q_PAD_CSI0_DAT9__WEIM_WEIM_D_7              \
6196                 (_MX6Q_PAD_CSI0_DAT9__WEIM_WEIM_D_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
6197 #define  MX6Q_PAD_CSI0_DAT9__ECSPI2_MOSI                \
6198                 (_MX6Q_PAD_CSI0_DAT9__ECSPI2_MOSI | MUX_PAD_CTRL(NO_PAD_CTRL))
6199 #define  MX6Q_PAD_CSI0_DAT9__KPP_ROW_7          \
6200                 (_MX6Q_PAD_CSI0_DAT9__KPP_ROW_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
6201 #define  MX6Q_PAD_CSI0_DAT9__I2C1_SCL           \
6202                 (_MX6Q_PAD_CSI0_DAT9__I2C1_SCL | MUX_PAD_CTRL(NO_PAD_CTRL))
6203 #define  MX6Q_PAD_CSI0_DAT9__GPIO_5_27          \
6204                 (_MX6Q_PAD_CSI0_DAT9__GPIO_5_27 | MUX_PAD_CTRL(NO_PAD_CTRL))
6205 #define  MX6Q_PAD_CSI0_DAT9__MMDC_MMDC_DEBUG_48         \
6206                 (_MX6Q_PAD_CSI0_DAT9__MMDC_MMDC_DEBUG_48 | MUX_PAD_CTRL(NO_PAD_CTRL))
6207 #define  MX6Q_PAD_CSI0_DAT9__CHEETAH_TRACE_6            \
6208                 (_MX6Q_PAD_CSI0_DAT9__CHEETAH_TRACE_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
6209
6210 #define  MX6Q_PAD_CSI0_DAT10__IPU1_CSI0_D_10            \
6211                 (_MX6Q_PAD_CSI0_DAT10__IPU1_CSI0_D_10 | MUX_PAD_CTRL(NO_PAD_CTRL))
6212 #define  MX6Q_PAD_CSI0_DAT10__AUDMUX_AUD3_RXC           \
6213                 (_MX6Q_PAD_CSI0_DAT10__AUDMUX_AUD3_RXC | MUX_PAD_CTRL(NO_PAD_CTRL))
6214 #define  MX6Q_PAD_CSI0_DAT10__ECSPI2_MISO               \
6215                 (_MX6Q_PAD_CSI0_DAT10__ECSPI2_MISO | MUX_PAD_CTRL(NO_PAD_CTRL))
6216 #define  MX6Q_PAD_CSI0_DAT10__UART1_TXD         \
6217                 (_MX6Q_PAD_CSI0_DAT10__UART1_TXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6218 #define  MX6Q_PAD_CSI0_DAT10__UART1_RXD         \
6219                 (_MX6Q_PAD_CSI0_DAT10__UART1_RXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6220 #define  MX6Q_PAD_CSI0_DAT10__SDMA_DEBUG_PC_4           \
6221                 (_MX6Q_PAD_CSI0_DAT10__SDMA_DEBUG_PC_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
6222 #define  MX6Q_PAD_CSI0_DAT10__GPIO_5_28         \
6223                 (_MX6Q_PAD_CSI0_DAT10__GPIO_5_28 | MUX_PAD_CTRL(NO_PAD_CTRL))
6224 #define  MX6Q_PAD_CSI0_DAT10__MMDC_MMDC_DEBUG_33                \
6225                 (_MX6Q_PAD_CSI0_DAT10__MMDC_MMDC_DEBUG_33 | MUX_PAD_CTRL(NO_PAD_CTRL))
6226 #define  MX6Q_PAD_CSI0_DAT10__CHEETAH_TRACE_7           \
6227                 (_MX6Q_PAD_CSI0_DAT10__CHEETAH_TRACE_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
6228
6229 #define  MX6Q_PAD_CSI0_DAT11__IPU1_CSI0_D_11            \
6230                 (_MX6Q_PAD_CSI0_DAT11__IPU1_CSI0_D_11 | MUX_PAD_CTRL(NO_PAD_CTRL))
6231 #define  MX6Q_PAD_CSI0_DAT11__AUDMUX_AUD3_RXFS          \
6232                 (_MX6Q_PAD_CSI0_DAT11__AUDMUX_AUD3_RXFS | MUX_PAD_CTRL(NO_PAD_CTRL))
6233 #define  MX6Q_PAD_CSI0_DAT11__ECSPI2_SS0                \
6234                 (_MX6Q_PAD_CSI0_DAT11__ECSPI2_SS0 | MUX_PAD_CTRL(NO_PAD_CTRL))
6235 #define  MX6Q_PAD_CSI0_DAT11__UART1_TXD         \
6236                 (_MX6Q_PAD_CSI0_DAT11__UART1_TXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6237 #define  MX6Q_PAD_CSI0_DAT11__UART1_RXD         \
6238                 (_MX6Q_PAD_CSI0_DAT11__UART1_RXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6239 #define  MX6Q_PAD_CSI0_DAT11__SDMA_DEBUG_PC_5           \
6240                 (_MX6Q_PAD_CSI0_DAT11__SDMA_DEBUG_PC_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
6241 #define  MX6Q_PAD_CSI0_DAT11__GPIO_5_29         \
6242                 (_MX6Q_PAD_CSI0_DAT11__GPIO_5_29 | MUX_PAD_CTRL(NO_PAD_CTRL))
6243 #define  MX6Q_PAD_CSI0_DAT11__MMDC_MMDC_DEBUG_34                \
6244                 (_MX6Q_PAD_CSI0_DAT11__MMDC_MMDC_DEBUG_34 | MUX_PAD_CTRL(NO_PAD_CTRL))
6245 #define  MX6Q_PAD_CSI0_DAT11__CHEETAH_TRACE_8           \
6246                 (_MX6Q_PAD_CSI0_DAT11__CHEETAH_TRACE_8 | MUX_PAD_CTRL(NO_PAD_CTRL))
6247
6248 #define  MX6Q_PAD_CSI0_DAT12__IPU1_CSI0_D_12            \
6249                 (_MX6Q_PAD_CSI0_DAT12__IPU1_CSI0_D_12 | MUX_PAD_CTRL(NO_PAD_CTRL))
6250 #define  MX6Q_PAD_CSI0_DAT12__WEIM_WEIM_D_8             \
6251                 (_MX6Q_PAD_CSI0_DAT12__WEIM_WEIM_D_8 | MUX_PAD_CTRL(NO_PAD_CTRL))
6252 #define  MX6Q_PAD_CSI0_DAT12__PCIE_CTRL_DIAG_STATUS_BUS_MUX_16          \
6253                 (_MX6Q_PAD_CSI0_DAT12__PCIE_CTRL_DIAG_STATUS_BUS_MUX_16 | MUX_PAD_CTRL(NO_PAD_CTRL))
6254 #define  MX6Q_PAD_CSI0_DAT12__UART4_TXD         \
6255                 (_MX6Q_PAD_CSI0_DAT12__UART4_TXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6256 #define  MX6Q_PAD_CSI0_DAT12__UART4_RXD         \
6257                 (_MX6Q_PAD_CSI0_DAT12__UART4_RXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6258 #define  MX6Q_PAD_CSI0_DAT12__SDMA_DEBUG_PC_6           \
6259                 (_MX6Q_PAD_CSI0_DAT12__SDMA_DEBUG_PC_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
6260 #define  MX6Q_PAD_CSI0_DAT12__GPIO_5_30         \
6261                 (_MX6Q_PAD_CSI0_DAT12__GPIO_5_30 | MUX_PAD_CTRL(NO_PAD_CTRL))
6262 #define  MX6Q_PAD_CSI0_DAT12__MMDC_MMDC_DEBUG_35                \
6263                 (_MX6Q_PAD_CSI0_DAT12__MMDC_MMDC_DEBUG_35 | MUX_PAD_CTRL(NO_PAD_CTRL))
6264 #define  MX6Q_PAD_CSI0_DAT12__CHEETAH_TRACE_9           \
6265                 (_MX6Q_PAD_CSI0_DAT12__CHEETAH_TRACE_9 | MUX_PAD_CTRL(NO_PAD_CTRL))
6266
6267 #define  MX6Q_PAD_CSI0_DAT13__IPU1_CSI0_D_13            \
6268                 (_MX6Q_PAD_CSI0_DAT13__IPU1_CSI0_D_13 | MUX_PAD_CTRL(NO_PAD_CTRL))
6269 #define  MX6Q_PAD_CSI0_DAT13__WEIM_WEIM_D_9             \
6270                 (_MX6Q_PAD_CSI0_DAT13__WEIM_WEIM_D_9 | MUX_PAD_CTRL(NO_PAD_CTRL))
6271 #define  MX6Q_PAD_CSI0_DAT13__PCIE_CTRL_DIAG_STATUS_BUS_MUX_17          \
6272                 (_MX6Q_PAD_CSI0_DAT13__PCIE_CTRL_DIAG_STATUS_BUS_MUX_17 | MUX_PAD_CTRL(NO_PAD_CTRL))
6273 #define  MX6Q_PAD_CSI0_DAT13__UART4_TXD         \
6274                 (_MX6Q_PAD_CSI0_DAT13__UART4_TXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6275 #define  MX6Q_PAD_CSI0_DAT13__UART4_RXD         \
6276                 (_MX6Q_PAD_CSI0_DAT13__UART4_RXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6277 #define  MX6Q_PAD_CSI0_DAT13__SDMA_DEBUG_PC_7           \
6278                 (_MX6Q_PAD_CSI0_DAT13__SDMA_DEBUG_PC_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
6279 #define  MX6Q_PAD_CSI0_DAT13__GPIO_5_31         \
6280                 (_MX6Q_PAD_CSI0_DAT13__GPIO_5_31 | MUX_PAD_CTRL(NO_PAD_CTRL))
6281 #define  MX6Q_PAD_CSI0_DAT13__MMDC_MMDC_DEBUG_36                \
6282                 (_MX6Q_PAD_CSI0_DAT13__MMDC_MMDC_DEBUG_36 | MUX_PAD_CTRL(NO_PAD_CTRL))
6283 #define  MX6Q_PAD_CSI0_DAT13__CHEETAH_TRACE_10          \
6284                 (_MX6Q_PAD_CSI0_DAT13__CHEETAH_TRACE_10 | MUX_PAD_CTRL(NO_PAD_CTRL))
6285
6286 #define  MX6Q_PAD_CSI0_DAT14__IPU1_CSI0_D_14            \
6287                 (_MX6Q_PAD_CSI0_DAT14__IPU1_CSI0_D_14 | MUX_PAD_CTRL(NO_PAD_CTRL))
6288 #define  MX6Q_PAD_CSI0_DAT14__WEIM_WEIM_D_10            \
6289                 (_MX6Q_PAD_CSI0_DAT14__WEIM_WEIM_D_10 | MUX_PAD_CTRL(NO_PAD_CTRL))
6290 #define  MX6Q_PAD_CSI0_DAT14__PCIE_CTRL_DIAG_STATUS_BUS_MUX_18          \
6291                 (_MX6Q_PAD_CSI0_DAT14__PCIE_CTRL_DIAG_STATUS_BUS_MUX_18 | MUX_PAD_CTRL(NO_PAD_CTRL))
6292 #define  MX6Q_PAD_CSI0_DAT14__UART5_TXD         \
6293                 (_MX6Q_PAD_CSI0_DAT14__UART5_TXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6294 #define  MX6Q_PAD_CSI0_DAT14__UART5_RXD         \
6295                 (_MX6Q_PAD_CSI0_DAT14__UART5_RXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6296 #define  MX6Q_PAD_CSI0_DAT14__SDMA_DEBUG_PC_8           \
6297                 (_MX6Q_PAD_CSI0_DAT14__SDMA_DEBUG_PC_8 | MUX_PAD_CTRL(NO_PAD_CTRL))
6298 #define  MX6Q_PAD_CSI0_DAT14__GPIO_6_0          \
6299                 (_MX6Q_PAD_CSI0_DAT14__GPIO_6_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
6300 #define  MX6Q_PAD_CSI0_DAT14__MMDC_MMDC_DEBUG_37                \
6301                 (_MX6Q_PAD_CSI0_DAT14__MMDC_MMDC_DEBUG_37 | MUX_PAD_CTRL(NO_PAD_CTRL))
6302 #define  MX6Q_PAD_CSI0_DAT14__CHEETAH_TRACE_11          \
6303                 (_MX6Q_PAD_CSI0_DAT14__CHEETAH_TRACE_11 | MUX_PAD_CTRL(NO_PAD_CTRL))
6304
6305 #define  MX6Q_PAD_CSI0_DAT15__IPU1_CSI0_D_15            \
6306                 (_MX6Q_PAD_CSI0_DAT15__IPU1_CSI0_D_15 | MUX_PAD_CTRL(NO_PAD_CTRL))
6307 #define  MX6Q_PAD_CSI0_DAT15__WEIM_WEIM_D_11            \
6308                 (_MX6Q_PAD_CSI0_DAT15__WEIM_WEIM_D_11 | MUX_PAD_CTRL(NO_PAD_CTRL))
6309 #define  MX6Q_PAD_CSI0_DAT15__PCIE_CTRL_DIAG_STATUS_BUS_MUX_19          \
6310                 (_MX6Q_PAD_CSI0_DAT15__PCIE_CTRL_DIAG_STATUS_BUS_MUX_19 | MUX_PAD_CTRL(NO_PAD_CTRL))
6311 #define  MX6Q_PAD_CSI0_DAT15__UART5_TXD         \
6312                 (_MX6Q_PAD_CSI0_DAT15__UART5_TXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6313 #define  MX6Q_PAD_CSI0_DAT15__UART5_RXD         \
6314                 (_MX6Q_PAD_CSI0_DAT15__UART5_RXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6315 #define  MX6Q_PAD_CSI0_DAT15__SDMA_DEBUG_PC_9           \
6316                 (_MX6Q_PAD_CSI0_DAT15__SDMA_DEBUG_PC_9 | MUX_PAD_CTRL(NO_PAD_CTRL))
6317 #define  MX6Q_PAD_CSI0_DAT15__GPIO_6_1          \
6318                 (_MX6Q_PAD_CSI0_DAT15__GPIO_6_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
6319 #define  MX6Q_PAD_CSI0_DAT15__MMDC_MMDC_DEBUG_38                \
6320                 (_MX6Q_PAD_CSI0_DAT15__MMDC_MMDC_DEBUG_38 | MUX_PAD_CTRL(NO_PAD_CTRL))
6321 #define  MX6Q_PAD_CSI0_DAT15__CHEETAH_TRACE_12          \
6322                 (_MX6Q_PAD_CSI0_DAT15__CHEETAH_TRACE_12 | MUX_PAD_CTRL(NO_PAD_CTRL))
6323
6324 #define  MX6Q_PAD_CSI0_DAT16__IPU1_CSI0_D_16            \
6325                 (_MX6Q_PAD_CSI0_DAT16__IPU1_CSI0_D_16 | MUX_PAD_CTRL(NO_PAD_CTRL))
6326 #define  MX6Q_PAD_CSI0_DAT16__WEIM_WEIM_D_12            \
6327                 (_MX6Q_PAD_CSI0_DAT16__WEIM_WEIM_D_12 | MUX_PAD_CTRL(NO_PAD_CTRL))
6328 #define  MX6Q_PAD_CSI0_DAT16__PCIE_CTRL_DIAG_STATUS_BUS_MUX_20          \
6329                 (_MX6Q_PAD_CSI0_DAT16__PCIE_CTRL_DIAG_STATUS_BUS_MUX_20 | MUX_PAD_CTRL(NO_PAD_CTRL))
6330 #define  MX6Q_PAD_CSI0_DAT16__UART4_CTS         \
6331                 (_MX6Q_PAD_CSI0_DAT16__UART4_CTS | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6332 #define  MX6Q_PAD_CSI0_DAT16__UART4_RTS         \
6333                 (_MX6Q_PAD_CSI0_DAT16__UART4_RTS | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6334 #define  MX6Q_PAD_CSI0_DAT16__SDMA_DEBUG_PC_10          \
6335                 (_MX6Q_PAD_CSI0_DAT16__SDMA_DEBUG_PC_10 | MUX_PAD_CTRL(NO_PAD_CTRL))
6336 #define  MX6Q_PAD_CSI0_DAT16__GPIO_6_2          \
6337                 (_MX6Q_PAD_CSI0_DAT16__GPIO_6_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
6338 #define  MX6Q_PAD_CSI0_DAT16__MMDC_MMDC_DEBUG_39                \
6339                 (_MX6Q_PAD_CSI0_DAT16__MMDC_MMDC_DEBUG_39 | MUX_PAD_CTRL(NO_PAD_CTRL))
6340 #define  MX6Q_PAD_CSI0_DAT16__CHEETAH_TRACE_13          \
6341                 (_MX6Q_PAD_CSI0_DAT16__CHEETAH_TRACE_13 | MUX_PAD_CTRL(NO_PAD_CTRL))
6342
6343 #define  MX6Q_PAD_CSI0_DAT17__IPU1_CSI0_D_17            \
6344                 (_MX6Q_PAD_CSI0_DAT17__IPU1_CSI0_D_17 | MUX_PAD_CTRL(NO_PAD_CTRL))
6345 #define  MX6Q_PAD_CSI0_DAT17__WEIM_WEIM_D_13            \
6346                 (_MX6Q_PAD_CSI0_DAT17__WEIM_WEIM_D_13 | MUX_PAD_CTRL(NO_PAD_CTRL))
6347 #define  MX6Q_PAD_CSI0_DAT17__PCIE_CTRL_DIAG_STATUS_BUS_MUX_21          \
6348                 (_MX6Q_PAD_CSI0_DAT17__PCIE_CTRL_DIAG_STATUS_BUS_MUX_21 | MUX_PAD_CTRL(NO_PAD_CTRL))
6349 #define  MX6Q_PAD_CSI0_DAT17__UART4_CTS         \
6350                 (_MX6Q_PAD_CSI0_DAT17__UART4_CTS | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6351 #define  MX6Q_PAD_CSI0_DAT17__SDMA_DEBUG_PC_11          \
6352                 (_MX6Q_PAD_CSI0_DAT17__SDMA_DEBUG_PC_11 | MUX_PAD_CTRL(NO_PAD_CTRL))
6353 #define  MX6Q_PAD_CSI0_DAT17__GPIO_6_3          \
6354                 (_MX6Q_PAD_CSI0_DAT17__GPIO_6_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
6355 #define  MX6Q_PAD_CSI0_DAT17__MMDC_MMDC_DEBUG_40                \
6356                 (_MX6Q_PAD_CSI0_DAT17__MMDC_MMDC_DEBUG_40 | MUX_PAD_CTRL(NO_PAD_CTRL))
6357 #define  MX6Q_PAD_CSI0_DAT17__CHEETAH_TRACE_14          \
6358                 (_MX6Q_PAD_CSI0_DAT17__CHEETAH_TRACE_14 | MUX_PAD_CTRL(NO_PAD_CTRL))
6359
6360 #define  MX6Q_PAD_CSI0_DAT18__IPU1_CSI0_D_18            \
6361                 (_MX6Q_PAD_CSI0_DAT18__IPU1_CSI0_D_18 | MUX_PAD_CTRL(NO_PAD_CTRL))
6362 #define  MX6Q_PAD_CSI0_DAT18__WEIM_WEIM_D_14            \
6363                 (_MX6Q_PAD_CSI0_DAT18__WEIM_WEIM_D_14 | MUX_PAD_CTRL(NO_PAD_CTRL))
6364 #define  MX6Q_PAD_CSI0_DAT18__PCIE_CTRL_DIAG_STATUS_BUS_MUX_22          \
6365                 (_MX6Q_PAD_CSI0_DAT18__PCIE_CTRL_DIAG_STATUS_BUS_MUX_22 | MUX_PAD_CTRL(NO_PAD_CTRL))
6366 #define  MX6Q_PAD_CSI0_DAT18__UART5_CTS         \
6367                 (_MX6Q_PAD_CSI0_DAT18__UART5_CTS | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6368 #define  MX6Q_PAD_CSI0_DAT18__UART5_RTS         \
6369                 (_MX6Q_PAD_CSI0_DAT18__UART5_RTS | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6370 #define  MX6Q_PAD_CSI0_DAT18__SDMA_DEBUG_PC_12          \
6371                 (_MX6Q_PAD_CSI0_DAT18__SDMA_DEBUG_PC_12 | MUX_PAD_CTRL(NO_PAD_CTRL))
6372 #define  MX6Q_PAD_CSI0_DAT18__GPIO_6_4          \
6373                 (_MX6Q_PAD_CSI0_DAT18__GPIO_6_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
6374 #define  MX6Q_PAD_CSI0_DAT18__MMDC_MMDC_DEBUG_41                \
6375                 (_MX6Q_PAD_CSI0_DAT18__MMDC_MMDC_DEBUG_41 | MUX_PAD_CTRL(NO_PAD_CTRL))
6376 #define  MX6Q_PAD_CSI0_DAT18__CHEETAH_TRACE_15          \
6377                 (_MX6Q_PAD_CSI0_DAT18__CHEETAH_TRACE_15 | MUX_PAD_CTRL(NO_PAD_CTRL))
6378
6379 #define  MX6Q_PAD_CSI0_DAT19__IPU1_CSI0_D_19            \
6380                 (_MX6Q_PAD_CSI0_DAT19__IPU1_CSI0_D_19 | MUX_PAD_CTRL(NO_PAD_CTRL))
6381 #define  MX6Q_PAD_CSI0_DAT19__WEIM_WEIM_D_15            \
6382                 (_MX6Q_PAD_CSI0_DAT19__WEIM_WEIM_D_15 | MUX_PAD_CTRL(NO_PAD_CTRL))
6383 #define  MX6Q_PAD_CSI0_DAT19__PCIE_CTRL_DIAG_STATUS_BUS_MUX_23          \
6384                 (_MX6Q_PAD_CSI0_DAT19__PCIE_CTRL_DIAG_STATUS_BUS_MUX_23 | MUX_PAD_CTRL(NO_PAD_CTRL))
6385 #define  MX6Q_PAD_CSI0_DAT19__UART5_CTS         \
6386                 (_MX6Q_PAD_CSI0_DAT19__UART5_CTS | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6387 #define  MX6Q_PAD_CSI0_DAT19__SDMA_DEBUG_PC_13          \
6388                 (_MX6Q_PAD_CSI0_DAT19__SDMA_DEBUG_PC_13 | MUX_PAD_CTRL(NO_PAD_CTRL))
6389 #define  MX6Q_PAD_CSI0_DAT19__GPIO_6_5          \
6390                 (_MX6Q_PAD_CSI0_DAT19__GPIO_6_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
6391 #define  MX6Q_PAD_CSI0_DAT19__MMDC_MMDC_DEBUG_42                \
6392                 (_MX6Q_PAD_CSI0_DAT19__MMDC_MMDC_DEBUG_42 | MUX_PAD_CTRL(NO_PAD_CTRL))
6393 #define  MX6Q_PAD_CSI0_DAT19__ANATOP_ANATOP_TESTO_9             \
6394                 (_MX6Q_PAD_CSI0_DAT19__ANATOP_ANATOP_TESTO_9 | MUX_PAD_CTRL(NO_PAD_CTRL))
6395
6396 #define  MX6Q_PAD_JTAG_TMS__SJC_TMS             \
6397                 (_MX6Q_PAD_JTAG_TMS__SJC_TMS | MUX_PAD_CTRL(NO_PAD_CTRL))
6398
6399 #define  MX6Q_PAD_JTAG_MOD__SJC_MOD             \
6400                 (_MX6Q_PAD_JTAG_MOD__SJC_MOD | MUX_PAD_CTRL(NO_PAD_CTRL))
6401
6402 #define  MX6Q_PAD_JTAG_TRSTB__SJC_TRSTB         \
6403                 (_MX6Q_PAD_JTAG_TRSTB__SJC_TRSTB | MUX_PAD_CTRL(NO_PAD_CTRL))
6404
6405 #define  MX6Q_PAD_JTAG_TDI__SJC_TDI             \
6406                 (_MX6Q_PAD_JTAG_TDI__SJC_TDI | MUX_PAD_CTRL(NO_PAD_CTRL))
6407
6408 #define  MX6Q_PAD_JTAG_TCK__SJC_TCK             \
6409                 (_MX6Q_PAD_JTAG_TCK__SJC_TCK | MUX_PAD_CTRL(NO_PAD_CTRL))
6410
6411 #define  MX6Q_PAD_JTAG_TDO__SJC_TDO             \
6412                 (_MX6Q_PAD_JTAG_TDO__SJC_TDO | MUX_PAD_CTRL(NO_PAD_CTRL))
6413
6414 #define  MX6Q_PAD_LVDS1_TX3_P__LDB_LVDS1_TX3            \
6415                 (_MX6Q_PAD_LVDS1_TX3_P__LDB_LVDS1_TX3 | MUX_PAD_CTRL(NO_PAD_CTRL))
6416
6417 #define  MX6Q_PAD_LVDS1_TX2_P__LDB_LVDS1_TX2            \
6418                 (_MX6Q_PAD_LVDS1_TX2_P__LDB_LVDS1_TX2 | MUX_PAD_CTRL(NO_PAD_CTRL))
6419
6420 #define  MX6Q_PAD_LVDS1_CLK_P__LDB_LVDS1_CLK            \
6421                 (_MX6Q_PAD_LVDS1_CLK_P__LDB_LVDS1_CLK | MUX_PAD_CTRL(NO_PAD_CTRL))
6422
6423 #define  MX6Q_PAD_LVDS1_TX1_P__LDB_LVDS1_TX1            \
6424                 (_MX6Q_PAD_LVDS1_TX1_P__LDB_LVDS1_TX1 | MUX_PAD_CTRL(NO_PAD_CTRL))
6425
6426 #define  MX6Q_PAD_LVDS1_TX0_P__LDB_LVDS1_TX0            \
6427                 (_MX6Q_PAD_LVDS1_TX0_P__LDB_LVDS1_TX0 | MUX_PAD_CTRL(NO_PAD_CTRL))
6428
6429 #define  MX6Q_PAD_LVDS0_TX3_P__LDB_LVDS0_TX3            \
6430                 (_MX6Q_PAD_LVDS0_TX3_P__LDB_LVDS0_TX3 | MUX_PAD_CTRL(NO_PAD_CTRL))
6431
6432 #define  MX6Q_PAD_LVDS0_CLK_P__LDB_LVDS0_CLK            \
6433                 (_MX6Q_PAD_LVDS0_CLK_P__LDB_LVDS0_CLK | MUX_PAD_CTRL(NO_PAD_CTRL))
6434
6435 #define  MX6Q_PAD_LVDS0_TX2_P__LDB_LVDS0_TX2            \
6436                 (_MX6Q_PAD_LVDS0_TX2_P__LDB_LVDS0_TX2 | MUX_PAD_CTRL(NO_PAD_CTRL))
6437
6438 #define  MX6Q_PAD_LVDS0_TX1_P__LDB_LVDS0_TX1            \
6439                 (_MX6Q_PAD_LVDS0_TX1_P__LDB_LVDS0_TX1 | MUX_PAD_CTRL(NO_PAD_CTRL))
6440
6441 #define  MX6Q_PAD_LVDS0_TX0_P__LDB_LVDS0_TX0            \
6442                 (_MX6Q_PAD_LVDS0_TX0_P__LDB_LVDS0_TX0 | MUX_PAD_CTRL(NO_PAD_CTRL))
6443
6444 #define  MX6Q_PAD_TAMPER__SNVS_LP_WRAPPER_SNVS_TD1              \
6445                 (_MX6Q_PAD_TAMPER__SNVS_LP_WRAPPER_SNVS_TD1 | MUX_PAD_CTRL(NO_PAD_CTRL))
6446
6447 #define  MX6Q_PAD_PMIC_ON_REQ__SNVS_LP_WRAPPER_SNVS_WAKEUP_ALARM                \
6448                 (_MX6Q_PAD_PMIC_ON_REQ__SNVS_LP_WRAPPER_SNVS_WAKEUP_ALARM | MUX_PAD_CTRL(NO_PAD_CTRL))
6449
6450 #define  MX6Q_PAD_PMIC_STBY_REQ__CCM_PMIC_VSTBY_REQ             \
6451                 (_MX6Q_PAD_PMIC_STBY_REQ__CCM_PMIC_VSTBY_REQ | MUX_PAD_CTRL(NO_PAD_CTRL))
6452
6453 #define  MX6Q_PAD_POR_B__SRC_POR_B              \
6454                 (_MX6Q_PAD_POR_B__SRC_POR_B | MUX_PAD_CTRL(NO_PAD_CTRL))
6455
6456 #define  MX6Q_PAD_BOOT_MODE1__SRC_BOOT_MODE_1           \
6457                 (_MX6Q_PAD_BOOT_MODE1__SRC_BOOT_MODE_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
6458
6459 #define  MX6Q_PAD_RESET_IN_B__SRC_RESET_B               \
6460                 (_MX6Q_PAD_RESET_IN_B__SRC_RESET_B | MUX_PAD_CTRL(NO_PAD_CTRL))
6461
6462 #define  MX6Q_PAD_BOOT_MODE0__SRC_BOOT_MODE_0           \
6463                 (_MX6Q_PAD_BOOT_MODE0__SRC_BOOT_MODE_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
6464
6465 #define  MX6Q_PAD_TEST_MODE__TCU_TEST_MODE              \
6466                 (_MX6Q_PAD_TEST_MODE__TCU_TEST_MODE | MUX_PAD_CTRL(NO_PAD_CTRL))
6467
6468 #define  MX6Q_PAD_SD3_DAT7__USDHC3_DAT7         \
6469                 (_MX6Q_PAD_SD3_DAT7__USDHC3_DAT7 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
6470 #define  MX6Q_PAD_SD3_DAT7__UART1_TXD           \
6471                 (_MX6Q_PAD_SD3_DAT7__UART1_TXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6472 #define  MX6Q_PAD_SD3_DAT7__UART1_RXD           \
6473                 (_MX6Q_PAD_SD3_DAT7__UART1_RXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6474 #define  MX6Q_PAD_SD3_DAT7__PCIE_CTRL_DIAG_STATUS_BUS_MUX_24            \
6475                 (_MX6Q_PAD_SD3_DAT7__PCIE_CTRL_DIAG_STATUS_BUS_MUX_24 | MUX_PAD_CTRL(NO_PAD_CTRL))
6476 #define  MX6Q_PAD_SD3_DAT7__USBOH3_UH3_DFD_OUT_0                \
6477                 (_MX6Q_PAD_SD3_DAT7__USBOH3_UH3_DFD_OUT_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
6478 #define  MX6Q_PAD_SD3_DAT7__USBOH3_UH2_DFD_OUT_0                \
6479                 (_MX6Q_PAD_SD3_DAT7__USBOH3_UH2_DFD_OUT_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
6480 #define  MX6Q_PAD_SD3_DAT7__GPIO_6_17           \
6481                 (_MX6Q_PAD_SD3_DAT7__GPIO_6_17 | MUX_PAD_CTRL(NO_PAD_CTRL))
6482 #define  MX6Q_PAD_SD3_DAT7__MIPI_CORE_DPHY_TEST_IN_12           \
6483                 (_MX6Q_PAD_SD3_DAT7__MIPI_CORE_DPHY_TEST_IN_12 | MUX_PAD_CTRL(NO_PAD_CTRL))
6484 #define  MX6Q_PAD_SD3_DAT7__ANATOP_USBPHY2_TSTO_PLL_CLK20DIV            \
6485                 (_MX6Q_PAD_SD3_DAT7__ANATOP_USBPHY2_TSTO_PLL_CLK20DIV | MUX_PAD_CTRL(NO_PAD_CTRL))
6486
6487 #define  MX6Q_PAD_SD3_DAT6__USDHC3_DAT6         \
6488                 (_MX6Q_PAD_SD3_DAT6__USDHC3_DAT6 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
6489 #define  MX6Q_PAD_SD3_DAT6__UART1_TXD           \
6490                 (_MX6Q_PAD_SD3_DAT6__UART1_TXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6491 #define  MX6Q_PAD_SD3_DAT6__UART1_RXD           \
6492                 (_MX6Q_PAD_SD3_DAT6__UART1_RXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6493 #define  MX6Q_PAD_SD3_DAT6__PCIE_CTRL_DIAG_STATUS_BUS_MUX_25            \
6494                 (_MX6Q_PAD_SD3_DAT6__PCIE_CTRL_DIAG_STATUS_BUS_MUX_25 | MUX_PAD_CTRL(NO_PAD_CTRL))
6495 #define  MX6Q_PAD_SD3_DAT6__USBOH3_UH3_DFD_OUT_1                \
6496                 (_MX6Q_PAD_SD3_DAT6__USBOH3_UH3_DFD_OUT_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
6497 #define  MX6Q_PAD_SD3_DAT6__USBOH3_UH2_DFD_OUT_1                \
6498                 (_MX6Q_PAD_SD3_DAT6__USBOH3_UH2_DFD_OUT_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
6499 #define  MX6Q_PAD_SD3_DAT6__GPIO_6_18           \
6500                 (_MX6Q_PAD_SD3_DAT6__GPIO_6_18 | MUX_PAD_CTRL(NO_PAD_CTRL))
6501 #define  MX6Q_PAD_SD3_DAT6__MIPI_CORE_DPHY_TEST_IN_13           \
6502                 (_MX6Q_PAD_SD3_DAT6__MIPI_CORE_DPHY_TEST_IN_13 | MUX_PAD_CTRL(NO_PAD_CTRL))
6503 #define  MX6Q_PAD_SD3_DAT6__ANATOP_ANATOP_TESTO_10              \
6504                 (_MX6Q_PAD_SD3_DAT6__ANATOP_ANATOP_TESTO_10 | MUX_PAD_CTRL(NO_PAD_CTRL))
6505
6506 #define  MX6Q_PAD_SD3_DAT5__USDHC3_DAT5         \
6507                 (_MX6Q_PAD_SD3_DAT5__USDHC3_DAT5 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
6508 #define  MX6Q_PAD_SD3_DAT5__UART2_TXD           \
6509                 (_MX6Q_PAD_SD3_DAT5__UART2_TXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6510 #define  MX6Q_PAD_SD3_DAT5__UART2_RXD           \
6511                 (_MX6Q_PAD_SD3_DAT5__UART2_RXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6512 #define  MX6Q_PAD_SD3_DAT5__PCIE_CTRL_DIAG_STATUS_BUS_MUX_26            \
6513                 (_MX6Q_PAD_SD3_DAT5__PCIE_CTRL_DIAG_STATUS_BUS_MUX_26 | MUX_PAD_CTRL(NO_PAD_CTRL))
6514 #define  MX6Q_PAD_SD3_DAT5__USBOH3_UH3_DFD_OUT_2                \
6515                 (_MX6Q_PAD_SD3_DAT5__USBOH3_UH3_DFD_OUT_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
6516 #define  MX6Q_PAD_SD3_DAT5__USBOH3_UH2_DFD_OUT_2                \
6517                 (_MX6Q_PAD_SD3_DAT5__USBOH3_UH2_DFD_OUT_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
6518 #define  MX6Q_PAD_SD3_DAT5__GPIO_7_0            \
6519                 (_MX6Q_PAD_SD3_DAT5__GPIO_7_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
6520 #define  MX6Q_PAD_SD3_DAT5__MIPI_CORE_DPHY_TEST_IN_14           \
6521                 (_MX6Q_PAD_SD3_DAT5__MIPI_CORE_DPHY_TEST_IN_14 | MUX_PAD_CTRL(NO_PAD_CTRL))
6522 #define  MX6Q_PAD_SD3_DAT5__ANATOP_ANATOP_TESTO_11              \
6523                 (_MX6Q_PAD_SD3_DAT5__ANATOP_ANATOP_TESTO_11 | MUX_PAD_CTRL(NO_PAD_CTRL))
6524
6525 #define  MX6Q_PAD_SD3_DAT4__USDHC3_DAT4         \
6526                 (_MX6Q_PAD_SD3_DAT4__USDHC3_DAT4 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
6527 #define  MX6Q_PAD_SD3_DAT4__UART2_TXD           \
6528                 (_MX6Q_PAD_SD3_DAT4__UART2_TXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6529 #define  MX6Q_PAD_SD3_DAT4__UART2_RXD           \
6530                 (_MX6Q_PAD_SD3_DAT4__UART2_RXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6531 #define  MX6Q_PAD_SD3_DAT4__PCIE_CTRL_DIAG_STATUS_BUS_MUX_27            \
6532                 (_MX6Q_PAD_SD3_DAT4__PCIE_CTRL_DIAG_STATUS_BUS_MUX_27 | MUX_PAD_CTRL(NO_PAD_CTRL))
6533 #define  MX6Q_PAD_SD3_DAT4__USBOH3_UH3_DFD_OUT_3                \
6534                 (_MX6Q_PAD_SD3_DAT4__USBOH3_UH3_DFD_OUT_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
6535 #define  MX6Q_PAD_SD3_DAT4__USBOH3_UH2_DFD_OUT_3                \
6536                 (_MX6Q_PAD_SD3_DAT4__USBOH3_UH2_DFD_OUT_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
6537 #define  MX6Q_PAD_SD3_DAT4__GPIO_7_1            \
6538                 (_MX6Q_PAD_SD3_DAT4__GPIO_7_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
6539 #define  MX6Q_PAD_SD3_DAT4__MIPI_CORE_DPHY_TEST_IN_15           \
6540                 (_MX6Q_PAD_SD3_DAT4__MIPI_CORE_DPHY_TEST_IN_15 | MUX_PAD_CTRL(NO_PAD_CTRL))
6541 #define  MX6Q_PAD_SD3_DAT4__ANATOP_ANATOP_TESTO_12              \
6542                 (_MX6Q_PAD_SD3_DAT4__ANATOP_ANATOP_TESTO_12 | MUX_PAD_CTRL(NO_PAD_CTRL))
6543
6544 #define  MX6Q_PAD_SD3_CMD__USDHC3_CMD           \
6545                 (_MX6Q_PAD_SD3_CMD__USDHC3_CMD | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
6546 #define  MX6Q_PAD_SD3_CMD__UART2_CTS            \
6547                 (_MX6Q_PAD_SD3_CMD__UART2_CTS | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6548 #define  MX6Q_PAD_SD3_CMD__CAN1_TXCAN           \
6549                 (_MX6Q_PAD_SD3_CMD__CAN1_TXCAN | MUX_PAD_CTRL(NO_PAD_CTRL))
6550 #define  MX6Q_PAD_SD3_CMD__USBOH3_UH3_DFD_OUT_4         \
6551                 (_MX6Q_PAD_SD3_CMD__USBOH3_UH3_DFD_OUT_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
6552 #define  MX6Q_PAD_SD3_CMD__USBOH3_UH2_DFD_OUT_4         \
6553                 (_MX6Q_PAD_SD3_CMD__USBOH3_UH2_DFD_OUT_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
6554 #define  MX6Q_PAD_SD3_CMD__GPIO_7_2             \
6555                 (_MX6Q_PAD_SD3_CMD__GPIO_7_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
6556 #define  MX6Q_PAD_SD3_CMD__MIPI_CORE_DPHY_TEST_IN_16            \
6557                 (_MX6Q_PAD_SD3_CMD__MIPI_CORE_DPHY_TEST_IN_16 | MUX_PAD_CTRL(NO_PAD_CTRL))
6558 #define  MX6Q_PAD_SD3_CMD__ANATOP_ANATOP_TESTO_13               \
6559                 (_MX6Q_PAD_SD3_CMD__ANATOP_ANATOP_TESTO_13 | MUX_PAD_CTRL(NO_PAD_CTRL))
6560
6561 #define  MX6Q_PAD_SD3_CLK__USDHC3_CLK           \
6562                 (_MX6Q_PAD_SD3_CLK__USDHC3_CLK | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
6563 #define  MX6Q_PAD_SD3_CLK__UART2_CTS            \
6564                 (_MX6Q_PAD_SD3_CLK__UART2_CTS | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6565 #define  MX6Q_PAD_SD3_CLK__UART2_RTS            \
6566                 (_MX6Q_PAD_SD3_CLK__UART2_RTS | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6567 #define  MX6Q_PAD_SD3_CLK__CAN1_RXCAN           \
6568                 (_MX6Q_PAD_SD3_CLK__CAN1_RXCAN | MUX_PAD_CTRL(NO_PAD_CTRL))
6569 #define  MX6Q_PAD_SD3_CLK__USBOH3_UH3_DFD_OUT_5         \
6570                 (_MX6Q_PAD_SD3_CLK__USBOH3_UH3_DFD_OUT_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
6571 #define  MX6Q_PAD_SD3_CLK__USBOH3_UH2_DFD_OUT_5         \
6572                 (_MX6Q_PAD_SD3_CLK__USBOH3_UH2_DFD_OUT_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
6573 #define  MX6Q_PAD_SD3_CLK__GPIO_7_3             \
6574                 (_MX6Q_PAD_SD3_CLK__GPIO_7_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
6575 #define  MX6Q_PAD_SD3_CLK__MIPI_CORE_DPHY_TEST_IN_17            \
6576                 (_MX6Q_PAD_SD3_CLK__MIPI_CORE_DPHY_TEST_IN_17 | MUX_PAD_CTRL(NO_PAD_CTRL))
6577 #define  MX6Q_PAD_SD3_CLK__ANATOP_ANATOP_TESTO_14               \
6578                 (_MX6Q_PAD_SD3_CLK__ANATOP_ANATOP_TESTO_14 | MUX_PAD_CTRL(NO_PAD_CTRL))
6579
6580 #define  MX6Q_PAD_SD3_DAT0__USDHC3_DAT0         \
6581                 (_MX6Q_PAD_SD3_DAT0__USDHC3_DAT0 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
6582 #define  MX6Q_PAD_SD3_DAT0__UART1_CTS           \
6583                 (_MX6Q_PAD_SD3_DAT0__UART1_CTS | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6584 #define  MX6Q_PAD_SD3_DAT0__CAN2_TXCAN          \
6585                 (_MX6Q_PAD_SD3_DAT0__CAN2_TXCAN | MUX_PAD_CTRL(NO_PAD_CTRL))
6586 #define  MX6Q_PAD_SD3_DAT0__USBOH3_UH3_DFD_OUT_6                \
6587                 (_MX6Q_PAD_SD3_DAT0__USBOH3_UH3_DFD_OUT_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
6588 #define  MX6Q_PAD_SD3_DAT0__USBOH3_UH2_DFD_OUT_6                \
6589                 (_MX6Q_PAD_SD3_DAT0__USBOH3_UH2_DFD_OUT_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
6590 #define  MX6Q_PAD_SD3_DAT0__GPIO_7_4            \
6591                 (_MX6Q_PAD_SD3_DAT0__GPIO_7_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
6592 #define  MX6Q_PAD_SD3_DAT0__MIPI_CORE_DPHY_TEST_IN_18           \
6593                 (_MX6Q_PAD_SD3_DAT0__MIPI_CORE_DPHY_TEST_IN_18 | MUX_PAD_CTRL(NO_PAD_CTRL))
6594 #define  MX6Q_PAD_SD3_DAT0__ANATOP_ANATOP_TESTO_15              \
6595                 (_MX6Q_PAD_SD3_DAT0__ANATOP_ANATOP_TESTO_15 | MUX_PAD_CTRL(NO_PAD_CTRL))
6596
6597 #define  MX6Q_PAD_SD3_DAT1__USDHC3_DAT1         \
6598                 (_MX6Q_PAD_SD3_DAT1__USDHC3_DAT1 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
6599 #define  MX6Q_PAD_SD3_DAT1__UART1_CTS           \
6600                 (_MX6Q_PAD_SD3_DAT1__UART1_CTS | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6601 #define  MX6Q_PAD_SD3_DAT1__UART1_RTS           \
6602                 (_MX6Q_PAD_SD3_DAT1__UART1_RTS | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6603 #define  MX6Q_PAD_SD3_DAT1__CAN2_RXCAN          \
6604                 (_MX6Q_PAD_SD3_DAT1__CAN2_RXCAN | MUX_PAD_CTRL(NO_PAD_CTRL))
6605 #define  MX6Q_PAD_SD3_DAT1__USBOH3_UH3_DFD_OUT_7                \
6606                 (_MX6Q_PAD_SD3_DAT1__USBOH3_UH3_DFD_OUT_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
6607 #define  MX6Q_PAD_SD3_DAT1__USBOH3_UH2_DFD_OUT_7                \
6608                 (_MX6Q_PAD_SD3_DAT1__USBOH3_UH2_DFD_OUT_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
6609 #define  MX6Q_PAD_SD3_DAT1__GPIO_7_5            \
6610                 (_MX6Q_PAD_SD3_DAT1__GPIO_7_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
6611 #define  MX6Q_PAD_SD3_DAT1__MIPI_CORE_DPHY_TEST_IN_19           \
6612                 (_MX6Q_PAD_SD3_DAT1__MIPI_CORE_DPHY_TEST_IN_19 | MUX_PAD_CTRL(NO_PAD_CTRL))
6613 #define  MX6Q_PAD_SD3_DAT1__ANATOP_ANATOP_TESTI_0               \
6614                 (_MX6Q_PAD_SD3_DAT1__ANATOP_ANATOP_TESTI_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
6615
6616 #define  MX6Q_PAD_SD3_DAT2__USDHC3_DAT2         \
6617                 (_MX6Q_PAD_SD3_DAT2__USDHC3_DAT2 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
6618 #define  MX6Q_PAD_SD3_DAT2__PCIE_CTRL_DIAG_STATUS_BUS_MUX_28            \
6619                 (_MX6Q_PAD_SD3_DAT2__PCIE_CTRL_DIAG_STATUS_BUS_MUX_28 | MUX_PAD_CTRL(NO_PAD_CTRL))
6620 #define  MX6Q_PAD_SD3_DAT2__USBOH3_UH3_DFD_OUT_8                \
6621                 (_MX6Q_PAD_SD3_DAT2__USBOH3_UH3_DFD_OUT_8 | MUX_PAD_CTRL(NO_PAD_CTRL))
6622 #define  MX6Q_PAD_SD3_DAT2__USBOH3_UH2_DFD_OUT_8                \
6623                 (_MX6Q_PAD_SD3_DAT2__USBOH3_UH2_DFD_OUT_8 | MUX_PAD_CTRL(NO_PAD_CTRL))
6624 #define  MX6Q_PAD_SD3_DAT2__GPIO_7_6            \
6625                 (_MX6Q_PAD_SD3_DAT2__GPIO_7_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
6626 #define  MX6Q_PAD_SD3_DAT2__MIPI_CORE_DPHY_TEST_IN_20           \
6627                 (_MX6Q_PAD_SD3_DAT2__MIPI_CORE_DPHY_TEST_IN_20 | MUX_PAD_CTRL(NO_PAD_CTRL))
6628 #define  MX6Q_PAD_SD3_DAT2__ANATOP_ANATOP_TESTI_1               \
6629                 (_MX6Q_PAD_SD3_DAT2__ANATOP_ANATOP_TESTI_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
6630
6631 #define  MX6Q_PAD_SD3_DAT3__USDHC3_DAT3         \
6632                 (_MX6Q_PAD_SD3_DAT3__USDHC3_DAT3 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
6633 #define  MX6Q_PAD_SD3_DAT3__UART3_CTS           \
6634                 (_MX6Q_PAD_SD3_DAT3__UART3_CTS | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6635 #define  MX6Q_PAD_SD3_DAT3__PCIE_CTRL_DIAG_STATUS_BUS_MUX_29            \
6636                 (_MX6Q_PAD_SD3_DAT3__PCIE_CTRL_DIAG_STATUS_BUS_MUX_29 | MUX_PAD_CTRL(NO_PAD_CTRL))
6637 #define  MX6Q_PAD_SD3_DAT3__USBOH3_UH3_DFD_OUT_9                \
6638                 (_MX6Q_PAD_SD3_DAT3__USBOH3_UH3_DFD_OUT_9 | MUX_PAD_CTRL(NO_PAD_CTRL))
6639 #define  MX6Q_PAD_SD3_DAT3__USBOH3_UH2_DFD_OUT_9                \
6640                 (_MX6Q_PAD_SD3_DAT3__USBOH3_UH2_DFD_OUT_9 | MUX_PAD_CTRL(NO_PAD_CTRL))
6641 #define  MX6Q_PAD_SD3_DAT3__GPIO_7_7            \
6642                 (_MX6Q_PAD_SD3_DAT3__GPIO_7_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
6643 #define  MX6Q_PAD_SD3_DAT3__MIPI_CORE_DPHY_TEST_IN_21           \
6644                 (_MX6Q_PAD_SD3_DAT3__MIPI_CORE_DPHY_TEST_IN_21 | MUX_PAD_CTRL(NO_PAD_CTRL))
6645 #define  MX6Q_PAD_SD3_DAT3__ANATOP_ANATOP_TESTI_2               \
6646                 (_MX6Q_PAD_SD3_DAT3__ANATOP_ANATOP_TESTI_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
6647
6648 #define  MX6Q_PAD_SD3_RST__USDHC3_RST           \
6649                 (_MX6Q_PAD_SD3_RST__USDHC3_RST | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
6650 #define  MX6Q_PAD_SD3_RST__UART3_CTS            \
6651                 (_MX6Q_PAD_SD3_RST__UART3_CTS | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6652 #define  MX6Q_PAD_SD3_RST__UART3_RTS            \
6653                 (_MX6Q_PAD_SD3_RST__UART3_RTS | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6654 #define  MX6Q_PAD_SD3_RST__PCIE_CTRL_DIAG_STATUS_BUS_MUX_30             \
6655                 (_MX6Q_PAD_SD3_RST__PCIE_CTRL_DIAG_STATUS_BUS_MUX_30 | MUX_PAD_CTRL(NO_PAD_CTRL))
6656 #define  MX6Q_PAD_SD3_RST__USBOH3_UH3_DFD_OUT_10                \
6657                 (_MX6Q_PAD_SD3_RST__USBOH3_UH3_DFD_OUT_10 | MUX_PAD_CTRL(NO_PAD_CTRL))
6658 #define  MX6Q_PAD_SD3_RST__USBOH3_UH2_DFD_OUT_10                \
6659                 (_MX6Q_PAD_SD3_RST__USBOH3_UH2_DFD_OUT_10 | MUX_PAD_CTRL(NO_PAD_CTRL))
6660 #define  MX6Q_PAD_SD3_RST__GPIO_7_8             \
6661                 (_MX6Q_PAD_SD3_RST__GPIO_7_8 | MUX_PAD_CTRL(NO_PAD_CTRL))
6662 #define  MX6Q_PAD_SD3_RST__MIPI_CORE_DPHY_TEST_IN_22            \
6663                 (_MX6Q_PAD_SD3_RST__MIPI_CORE_DPHY_TEST_IN_22 | MUX_PAD_CTRL(NO_PAD_CTRL))
6664 #define  MX6Q_PAD_SD3_RST__ANATOP_ANATOP_TESTI_3                \
6665                 (_MX6Q_PAD_SD3_RST__ANATOP_ANATOP_TESTI_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
6666
6667 #define  MX6Q_PAD_NANDF_CLE__RAWNAND_CLE                \
6668                 (_MX6Q_PAD_NANDF_CLE__RAWNAND_CLE | MUX_PAD_CTRL(NO_PAD_CTRL))
6669 #define  MX6Q_PAD_NANDF_CLE__IPU2_SISG_4                \
6670                 (_MX6Q_PAD_NANDF_CLE__IPU2_SISG_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
6671 #define  MX6Q_PAD_NANDF_CLE__PCIE_CTRL_DIAG_STATUS_BUS_MUX_31           \
6672                 (_MX6Q_PAD_NANDF_CLE__PCIE_CTRL_DIAG_STATUS_BUS_MUX_31 | MUX_PAD_CTRL(NO_PAD_CTRL))
6673 #define  MX6Q_PAD_NANDF_CLE__USBOH3_UH3_DFD_OUT_11              \
6674                 (_MX6Q_PAD_NANDF_CLE__USBOH3_UH3_DFD_OUT_11 | MUX_PAD_CTRL(NO_PAD_CTRL))
6675 #define  MX6Q_PAD_NANDF_CLE__USBOH3_UH2_DFD_OUT_11              \
6676                 (_MX6Q_PAD_NANDF_CLE__USBOH3_UH2_DFD_OUT_11 | MUX_PAD_CTRL(NO_PAD_CTRL))
6677 #define  MX6Q_PAD_NANDF_CLE__GPIO_6_7           \
6678                 (_MX6Q_PAD_NANDF_CLE__GPIO_6_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
6679 #define  MX6Q_PAD_NANDF_CLE__MIPI_CORE_DPHY_TEST_IN_23          \
6680                 (_MX6Q_PAD_NANDF_CLE__MIPI_CORE_DPHY_TEST_IN_23 | MUX_PAD_CTRL(NO_PAD_CTRL))
6681 #define  MX6Q_PAD_NANDF_CLE__TPSMP_HTRANS_0             \
6682                 (_MX6Q_PAD_NANDF_CLE__TPSMP_HTRANS_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
6683
6684 #define  MX6Q_PAD_NANDF_ALE__RAWNAND_ALE                \
6685                 (_MX6Q_PAD_NANDF_ALE__RAWNAND_ALE | MUX_PAD_CTRL(NO_PAD_CTRL))
6686 #define  MX6Q_PAD_NANDF_ALE__USDHC4_RST         \
6687                 (_MX6Q_PAD_NANDF_ALE__USDHC4_RST | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
6688 #define  MX6Q_PAD_NANDF_ALE__PCIE_CTRL_DIAG_STATUS_BUS_MUX_0            \
6689                 (_MX6Q_PAD_NANDF_ALE__PCIE_CTRL_DIAG_STATUS_BUS_MUX_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
6690 #define  MX6Q_PAD_NANDF_ALE__USBOH3_UH3_DFD_OUT_12              \
6691                 (_MX6Q_PAD_NANDF_ALE__USBOH3_UH3_DFD_OUT_12 | MUX_PAD_CTRL(NO_PAD_CTRL))
6692 #define  MX6Q_PAD_NANDF_ALE__USBOH3_UH2_DFD_OUT_12              \
6693                 (_MX6Q_PAD_NANDF_ALE__USBOH3_UH2_DFD_OUT_12 | MUX_PAD_CTRL(NO_PAD_CTRL))
6694 #define  MX6Q_PAD_NANDF_ALE__GPIO_6_8           \
6695                 (_MX6Q_PAD_NANDF_ALE__GPIO_6_8 | MUX_PAD_CTRL(NO_PAD_CTRL))
6696 #define  MX6Q_PAD_NANDF_ALE__MIPI_CORE_DPHY_TEST_IN_24          \
6697                 (_MX6Q_PAD_NANDF_ALE__MIPI_CORE_DPHY_TEST_IN_24 | MUX_PAD_CTRL(NO_PAD_CTRL))
6698 #define  MX6Q_PAD_NANDF_ALE__TPSMP_HTRANS_1             \
6699                 (_MX6Q_PAD_NANDF_ALE__TPSMP_HTRANS_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
6700
6701 #define  MX6Q_PAD_NANDF_WP_B__RAWNAND_RESETN            \
6702                 (_MX6Q_PAD_NANDF_WP_B__RAWNAND_RESETN | MUX_PAD_CTRL(NO_PAD_CTRL))
6703 #define  MX6Q_PAD_NANDF_WP_B__IPU2_SISG_5               \
6704                 (_MX6Q_PAD_NANDF_WP_B__IPU2_SISG_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
6705 #define  MX6Q_PAD_NANDF_WP_B__PCIE_CTRL_DIAG_STATUS_BUS_MUX_1           \
6706                 (_MX6Q_PAD_NANDF_WP_B__PCIE_CTRL_DIAG_STATUS_BUS_MUX_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
6707 #define  MX6Q_PAD_NANDF_WP_B__USBOH3_UH3_DFD_OUT_13             \
6708                 (_MX6Q_PAD_NANDF_WP_B__USBOH3_UH3_DFD_OUT_13 | MUX_PAD_CTRL(NO_PAD_CTRL))
6709 #define  MX6Q_PAD_NANDF_WP_B__USBOH3_UH2_DFD_OUT_13             \
6710                 (_MX6Q_PAD_NANDF_WP_B__USBOH3_UH2_DFD_OUT_13 | MUX_PAD_CTRL(NO_PAD_CTRL))
6711 #define  MX6Q_PAD_NANDF_WP_B__GPIO_6_9          \
6712                 (_MX6Q_PAD_NANDF_WP_B__GPIO_6_9 | MUX_PAD_CTRL(NO_PAD_CTRL))
6713 #define  MX6Q_PAD_NANDF_WP_B__MIPI_CORE_DPHY_TEST_OUT_32                \
6714                 (_MX6Q_PAD_NANDF_WP_B__MIPI_CORE_DPHY_TEST_OUT_32 | MUX_PAD_CTRL(NO_PAD_CTRL))
6715 #define  MX6Q_PAD_NANDF_WP_B__PL301_MX6QPER1_HSIZE_0            \
6716                 (_MX6Q_PAD_NANDF_WP_B__PL301_MX6QPER1_HSIZE_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
6717
6718 #define  MX6Q_PAD_NANDF_RB0__RAWNAND_READY0             \
6719                 (_MX6Q_PAD_NANDF_RB0__RAWNAND_READY0 | MUX_PAD_CTRL(NO_PAD_CTRL))
6720 #define  MX6Q_PAD_NANDF_RB0__IPU2_DI0_PIN1              \
6721                 (_MX6Q_PAD_NANDF_RB0__IPU2_DI0_PIN1 | MUX_PAD_CTRL(NO_PAD_CTRL))
6722 #define  MX6Q_PAD_NANDF_RB0__PCIE_CTRL_DIAG_STATUS_BUS_MUX_2            \
6723                 (_MX6Q_PAD_NANDF_RB0__PCIE_CTRL_DIAG_STATUS_BUS_MUX_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
6724 #define  MX6Q_PAD_NANDF_RB0__USBOH3_UH3_DFD_OUT_14              \
6725                 (_MX6Q_PAD_NANDF_RB0__USBOH3_UH3_DFD_OUT_14 | MUX_PAD_CTRL(NO_PAD_CTRL))
6726 #define  MX6Q_PAD_NANDF_RB0__USBOH3_UH2_DFD_OUT_14              \
6727                 (_MX6Q_PAD_NANDF_RB0__USBOH3_UH2_DFD_OUT_14 | MUX_PAD_CTRL(NO_PAD_CTRL))
6728 #define  MX6Q_PAD_NANDF_RB0__GPIO_6_10          \
6729                 (_MX6Q_PAD_NANDF_RB0__GPIO_6_10 | MUX_PAD_CTRL(NO_PAD_CTRL))
6730 #define  MX6Q_PAD_NANDF_RB0__MIPI_CORE_DPHY_TEST_OUT_33         \
6731                 (_MX6Q_PAD_NANDF_RB0__MIPI_CORE_DPHY_TEST_OUT_33 | MUX_PAD_CTRL(NO_PAD_CTRL))
6732 #define  MX6Q_PAD_NANDF_RB0__PL301_MX6QPER1_HSIZE_1             \
6733                 (_MX6Q_PAD_NANDF_RB0__PL301_MX6QPER1_HSIZE_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
6734
6735 #define  MX6Q_PAD_NANDF_CS0__RAWNAND_CE0N               \
6736                 (_MX6Q_PAD_NANDF_CS0__RAWNAND_CE0N | MUX_PAD_CTRL(NO_PAD_CTRL))
6737 #define  MX6Q_PAD_NANDF_CS0__USBOH3_UH3_DFD_OUT_15              \
6738                 (_MX6Q_PAD_NANDF_CS0__USBOH3_UH3_DFD_OUT_15 | MUX_PAD_CTRL(NO_PAD_CTRL))
6739 #define  MX6Q_PAD_NANDF_CS0__USBOH3_UH2_DFD_OUT_15              \
6740                 (_MX6Q_PAD_NANDF_CS0__USBOH3_UH2_DFD_OUT_15 | MUX_PAD_CTRL(NO_PAD_CTRL))
6741 #define  MX6Q_PAD_NANDF_CS0__GPIO_6_11          \
6742                 (_MX6Q_PAD_NANDF_CS0__GPIO_6_11 | MUX_PAD_CTRL(NO_PAD_CTRL))
6743 #define  MX6Q_PAD_NANDF_CS0__PL301_MX6QPER1_HSIZE_2             \
6744                 (_MX6Q_PAD_NANDF_CS0__PL301_MX6QPER1_HSIZE_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
6745
6746 #define  MX6Q_PAD_NANDF_CS1__RAWNAND_CE1N               \
6747                 (_MX6Q_PAD_NANDF_CS1__RAWNAND_CE1N | MUX_PAD_CTRL(NO_PAD_CTRL))
6748 #define  MX6Q_PAD_NANDF_CS1__USDHC4_VSELECT             \
6749                 (_MX6Q_PAD_NANDF_CS1__USDHC4_VSELECT | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
6750 #define  MX6Q_PAD_NANDF_CS1__USDHC3_VSELECT             \
6751                 (_MX6Q_PAD_NANDF_CS1__USDHC3_VSELECT | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
6752 #define  MX6Q_PAD_NANDF_CS1__PCIE_CTRL_DIAG_STATUS_BUS_MUX_3            \
6753                 (_MX6Q_PAD_NANDF_CS1__PCIE_CTRL_DIAG_STATUS_BUS_MUX_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
6754 #define  MX6Q_PAD_NANDF_CS1__GPIO_6_14          \
6755                 (_MX6Q_PAD_NANDF_CS1__GPIO_6_14 | MUX_PAD_CTRL(NO_PAD_CTRL))
6756 #define  MX6Q_PAD_NANDF_CS1__PL301_MX6QPER1_HREADYOUT           \
6757                 (_MX6Q_PAD_NANDF_CS1__PL301_MX6QPER1_HREADYOUT | MUX_PAD_CTRL(NO_PAD_CTRL))
6758
6759 #define  MX6Q_PAD_NANDF_CS2__RAWNAND_CE2N               \
6760                 (_MX6Q_PAD_NANDF_CS2__RAWNAND_CE2N | MUX_PAD_CTRL(NO_PAD_CTRL))
6761 #define  MX6Q_PAD_NANDF_CS2__IPU1_SISG_0                \
6762                 (_MX6Q_PAD_NANDF_CS2__IPU1_SISG_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
6763 #define  MX6Q_PAD_NANDF_CS2__ESAI1_TX0          \
6764                 (_MX6Q_PAD_NANDF_CS2__ESAI1_TX0 | MUX_PAD_CTRL(NO_PAD_CTRL))
6765 #define  MX6Q_PAD_NANDF_CS2__WEIM_WEIM_CRE              \
6766                 (_MX6Q_PAD_NANDF_CS2__WEIM_WEIM_CRE | MUX_PAD_CTRL(NO_PAD_CTRL))
6767 #define  MX6Q_PAD_NANDF_CS2__CCM_CLKO2          \
6768                 (_MX6Q_PAD_NANDF_CS2__CCM_CLKO2 | MUX_PAD_CTRL(NO_PAD_CTRL))
6769 #define  MX6Q_PAD_NANDF_CS2__GPIO_6_15          \
6770                 (_MX6Q_PAD_NANDF_CS2__GPIO_6_15 | MUX_PAD_CTRL(NO_PAD_CTRL))
6771 #define  MX6Q_PAD_NANDF_CS2__IPU2_SISG_0                \
6772                 (_MX6Q_PAD_NANDF_CS2__IPU2_SISG_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
6773
6774 #define  MX6Q_PAD_NANDF_CS3__RAWNAND_CE3N               \
6775                 (_MX6Q_PAD_NANDF_CS3__RAWNAND_CE3N | MUX_PAD_CTRL(NO_PAD_CTRL))
6776 #define  MX6Q_PAD_NANDF_CS3__IPU1_SISG_1                \
6777                 (_MX6Q_PAD_NANDF_CS3__IPU1_SISG_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
6778 #define  MX6Q_PAD_NANDF_CS3__ESAI1_TX1          \
6779                 (_MX6Q_PAD_NANDF_CS3__ESAI1_TX1 | MUX_PAD_CTRL(NO_PAD_CTRL))
6780 #define  MX6Q_PAD_NANDF_CS3__WEIM_WEIM_A_26             \
6781                 (_MX6Q_PAD_NANDF_CS3__WEIM_WEIM_A_26 | MUX_PAD_CTRL(NO_PAD_CTRL))
6782 #define  MX6Q_PAD_NANDF_CS3__PCIE_CTRL_DIAG_STATUS_BUS_MUX_4            \
6783                 (_MX6Q_PAD_NANDF_CS3__PCIE_CTRL_DIAG_STATUS_BUS_MUX_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
6784 #define  MX6Q_PAD_NANDF_CS3__GPIO_6_16          \
6785                 (_MX6Q_PAD_NANDF_CS3__GPIO_6_16 | MUX_PAD_CTRL(NO_PAD_CTRL))
6786 #define  MX6Q_PAD_NANDF_CS3__IPU2_SISG_1                \
6787                 (_MX6Q_PAD_NANDF_CS3__IPU2_SISG_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
6788 #define  MX6Q_PAD_NANDF_CS3__TPSMP_CLK          \
6789                 (_MX6Q_PAD_NANDF_CS3__TPSMP_CLK | MUX_PAD_CTRL(NO_PAD_CTRL))
6790
6791 #define  MX6Q_PAD_SD4_CMD__USDHC4_CMD           \
6792                 (_MX6Q_PAD_SD4_CMD__USDHC4_CMD | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
6793 #define  MX6Q_PAD_SD4_CMD__RAWNAND_RDN          \
6794                 (_MX6Q_PAD_SD4_CMD__RAWNAND_RDN | MUX_PAD_CTRL(NO_PAD_CTRL))
6795 #define  MX6Q_PAD_SD4_CMD__UART3_TXD            \
6796                 (_MX6Q_PAD_SD4_CMD__UART3_TXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6797 #define  MX6Q_PAD_SD4_CMD__UART3_RXD            \
6798                 (_MX6Q_PAD_SD4_CMD__UART3_RXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6799 #define  MX6Q_PAD_SD4_CMD__PCIE_CTRL_DIAG_STATUS_BUS_MUX_5              \
6800                 (_MX6Q_PAD_SD4_CMD__PCIE_CTRL_DIAG_STATUS_BUS_MUX_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
6801 #define  MX6Q_PAD_SD4_CMD__GPIO_7_9             \
6802                 (_MX6Q_PAD_SD4_CMD__GPIO_7_9 | MUX_PAD_CTRL(NO_PAD_CTRL))
6803 #define  MX6Q_PAD_SD4_CMD__TPSMP_HDATA_DIR              \
6804                 (_MX6Q_PAD_SD4_CMD__TPSMP_HDATA_DIR | MUX_PAD_CTRL(NO_PAD_CTRL))
6805
6806 #define  MX6Q_PAD_SD4_CLK__USDHC4_CLK           \
6807                 (_MX6Q_PAD_SD4_CLK__USDHC4_CLK | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
6808 #define  MX6Q_PAD_SD4_CLK__RAWNAND_WRN          \
6809                 (_MX6Q_PAD_SD4_CLK__RAWNAND_WRN | MUX_PAD_CTRL(NO_PAD_CTRL))
6810 #define  MX6Q_PAD_SD4_CLK__UART3_TXD            \
6811                 (_MX6Q_PAD_SD4_CLK__UART3_TXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6812 #define  MX6Q_PAD_SD4_CLK__UART3_RXD            \
6813                 (_MX6Q_PAD_SD4_CLK__UART3_RXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
6814 #define  MX6Q_PAD_SD4_CLK__PCIE_CTRL_DIAG_STATUS_BUS_MUX_6              \
6815                 (_MX6Q_PAD_SD4_CLK__PCIE_CTRL_DIAG_STATUS_BUS_MUX_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
6816 #define  MX6Q_PAD_SD4_CLK__GPIO_7_10            \
6817                 (_MX6Q_PAD_SD4_CLK__GPIO_7_10 | MUX_PAD_CTRL(NO_PAD_CTRL))
6818
6819 #define  MX6Q_PAD_NANDF_D0__RAWNAND_D0          \
6820                 (_MX6Q_PAD_NANDF_D0__RAWNAND_D0 | MUX_PAD_CTRL(NO_PAD_CTRL))
6821 #define  MX6Q_PAD_NANDF_D0__USDHC1_DAT4         \
6822                 (_MX6Q_PAD_NANDF_D0__USDHC1_DAT4 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
6823 #define  MX6Q_PAD_NANDF_D0__GPU3D_GPU_DEBUG_OUT_0               \
6824                 (_MX6Q_PAD_NANDF_D0__GPU3D_GPU_DEBUG_OUT_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
6825 #define  MX6Q_PAD_NANDF_D0__USBOH3_UH2_DFD_OUT_16               \
6826                 (_MX6Q_PAD_NANDF_D0__USBOH3_UH2_DFD_OUT_16 | MUX_PAD_CTRL(NO_PAD_CTRL))
6827 #define  MX6Q_PAD_NANDF_D0__USBOH3_UH3_DFD_OUT_16               \
6828                 (_MX6Q_PAD_NANDF_D0__USBOH3_UH3_DFD_OUT_16 | MUX_PAD_CTRL(NO_PAD_CTRL))
6829 #define  MX6Q_PAD_NANDF_D0__GPIO_2_0            \
6830                 (_MX6Q_PAD_NANDF_D0__GPIO_2_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
6831 #define  MX6Q_PAD_NANDF_D0__IPU1_IPU_DIAG_BUS_0         \
6832                 (_MX6Q_PAD_NANDF_D0__IPU1_IPU_DIAG_BUS_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
6833 #define  MX6Q_PAD_NANDF_D0__IPU2_IPU_DIAG_BUS_0         \
6834                 (_MX6Q_PAD_NANDF_D0__IPU2_IPU_DIAG_BUS_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
6835
6836 #define  MX6Q_PAD_NANDF_D1__RAWNAND_D1          \
6837                 (_MX6Q_PAD_NANDF_D1__RAWNAND_D1 | MUX_PAD_CTRL(NO_PAD_CTRL))
6838 #define  MX6Q_PAD_NANDF_D1__USDHC1_DAT5         \
6839                 (_MX6Q_PAD_NANDF_D1__USDHC1_DAT5 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
6840 #define  MX6Q_PAD_NANDF_D1__GPU3D_GPU_DEBUG_OUT_1               \
6841                 (_MX6Q_PAD_NANDF_D1__GPU3D_GPU_DEBUG_OUT_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
6842 #define  MX6Q_PAD_NANDF_D1__USBOH3_UH2_DFD_OUT_17               \
6843                 (_MX6Q_PAD_NANDF_D1__USBOH3_UH2_DFD_OUT_17 | MUX_PAD_CTRL(NO_PAD_CTRL))
6844 #define  MX6Q_PAD_NANDF_D1__USBOH3_UH3_DFD_OUT_17               \
6845                 (_MX6Q_PAD_NANDF_D1__USBOH3_UH3_DFD_OUT_17 | MUX_PAD_CTRL(NO_PAD_CTRL))
6846 #define  MX6Q_PAD_NANDF_D1__GPIO_2_1            \
6847                 (_MX6Q_PAD_NANDF_D1__GPIO_2_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
6848 #define  MX6Q_PAD_NANDF_D1__IPU1_IPU_DIAG_BUS_1         \
6849                 (_MX6Q_PAD_NANDF_D1__IPU1_IPU_DIAG_BUS_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
6850 #define  MX6Q_PAD_NANDF_D1__IPU2_IPU_DIAG_BUS_1         \
6851                 (_MX6Q_PAD_NANDF_D1__IPU2_IPU_DIAG_BUS_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
6852
6853 #define  MX6Q_PAD_NANDF_D2__RAWNAND_D2          \
6854                 (_MX6Q_PAD_NANDF_D2__RAWNAND_D2 | MUX_PAD_CTRL(NO_PAD_CTRL))
6855 #define  MX6Q_PAD_NANDF_D2__USDHC1_DAT6         \
6856                 (_MX6Q_PAD_NANDF_D2__USDHC1_DAT6 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
6857 #define  MX6Q_PAD_NANDF_D2__GPU3D_GPU_DEBUG_OUT_2               \
6858                 (_MX6Q_PAD_NANDF_D2__GPU3D_GPU_DEBUG_OUT_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
6859 #define  MX6Q_PAD_NANDF_D2__USBOH3_UH2_DFD_OUT_18               \
6860                 (_MX6Q_PAD_NANDF_D2__USBOH3_UH2_DFD_OUT_18 | MUX_PAD_CTRL(NO_PAD_CTRL))
6861 #define  MX6Q_PAD_NANDF_D2__USBOH3_UH3_DFD_OUT_18               \
6862                 (_MX6Q_PAD_NANDF_D2__USBOH3_UH3_DFD_OUT_18 | MUX_PAD_CTRL(NO_PAD_CTRL))
6863 #define  MX6Q_PAD_NANDF_D2__GPIO_2_2            \
6864                 (_MX6Q_PAD_NANDF_D2__GPIO_2_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
6865 #define  MX6Q_PAD_NANDF_D2__IPU1_IPU_DIAG_BUS_2         \
6866                 (_MX6Q_PAD_NANDF_D2__IPU1_IPU_DIAG_BUS_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
6867 #define  MX6Q_PAD_NANDF_D2__IPU2_IPU_DIAG_BUS_2         \
6868                 (_MX6Q_PAD_NANDF_D2__IPU2_IPU_DIAG_BUS_2 | MUX_PAD_CTRL(NO_PAD_CTRL))
6869
6870 #define  MX6Q_PAD_NANDF_D3__RAWNAND_D3          \
6871                 (_MX6Q_PAD_NANDF_D3__RAWNAND_D3 | MUX_PAD_CTRL(NO_PAD_CTRL))
6872 #define  MX6Q_PAD_NANDF_D3__USDHC1_DAT7         \
6873                 (_MX6Q_PAD_NANDF_D3__USDHC1_DAT7 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
6874 #define  MX6Q_PAD_NANDF_D3__GPU3D_GPU_DEBUG_OUT_3               \
6875                 (_MX6Q_PAD_NANDF_D3__GPU3D_GPU_DEBUG_OUT_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
6876 #define  MX6Q_PAD_NANDF_D3__USBOH3_UH2_DFD_OUT_19               \
6877                 (_MX6Q_PAD_NANDF_D3__USBOH3_UH2_DFD_OUT_19 | MUX_PAD_CTRL(NO_PAD_CTRL))
6878 #define  MX6Q_PAD_NANDF_D3__USBOH3_UH3_DFD_OUT_19               \
6879                 (_MX6Q_PAD_NANDF_D3__USBOH3_UH3_DFD_OUT_19 | MUX_PAD_CTRL(NO_PAD_CTRL))
6880 #define  MX6Q_PAD_NANDF_D3__GPIO_2_3            \
6881                 (_MX6Q_PAD_NANDF_D3__GPIO_2_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
6882 #define  MX6Q_PAD_NANDF_D3__IPU1_IPU_DIAG_BUS_3         \
6883                 (_MX6Q_PAD_NANDF_D3__IPU1_IPU_DIAG_BUS_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
6884 #define  MX6Q_PAD_NANDF_D3__IPU2_IPU_DIAG_BUS_3         \
6885                 (_MX6Q_PAD_NANDF_D3__IPU2_IPU_DIAG_BUS_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
6886
6887 #define  MX6Q_PAD_NANDF_D4__RAWNAND_D4          \
6888                 (_MX6Q_PAD_NANDF_D4__RAWNAND_D4 | MUX_PAD_CTRL(NO_PAD_CTRL))
6889 #define  MX6Q_PAD_NANDF_D4__USDHC2_DAT4         \
6890                 (_MX6Q_PAD_NANDF_D4__USDHC2_DAT4 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
6891 #define  MX6Q_PAD_NANDF_D4__GPU3D_GPU_DEBUG_OUT_4               \
6892                 (_MX6Q_PAD_NANDF_D4__GPU3D_GPU_DEBUG_OUT_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
6893 #define  MX6Q_PAD_NANDF_D4__USBOH3_UH2_DFD_OUT_20               \
6894                 (_MX6Q_PAD_NANDF_D4__USBOH3_UH2_DFD_OUT_20 | MUX_PAD_CTRL(NO_PAD_CTRL))
6895 #define  MX6Q_PAD_NANDF_D4__USBOH3_UH3_DFD_OUT_20               \
6896                 (_MX6Q_PAD_NANDF_D4__USBOH3_UH3_DFD_OUT_20 | MUX_PAD_CTRL(NO_PAD_CTRL))
6897 #define  MX6Q_PAD_NANDF_D4__GPIO_2_4            \
6898                 (_MX6Q_PAD_NANDF_D4__GPIO_2_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
6899 #define  MX6Q_PAD_NANDF_D4__IPU1_IPU_DIAG_BUS_4         \
6900                 (_MX6Q_PAD_NANDF_D4__IPU1_IPU_DIAG_BUS_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
6901 #define  MX6Q_PAD_NANDF_D4__IPU2_IPU_DIAG_BUS_4         \
6902                 (_MX6Q_PAD_NANDF_D4__IPU2_IPU_DIAG_BUS_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
6903
6904 #define  MX6Q_PAD_NANDF_D5__RAWNAND_D5          \
6905                 (_MX6Q_PAD_NANDF_D5__RAWNAND_D5 | MUX_PAD_CTRL(NO_PAD_CTRL))
6906 #define  MX6Q_PAD_NANDF_D5__USDHC2_DAT5         \
6907                 (_MX6Q_PAD_NANDF_D5__USDHC2_DAT5 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
6908 #define  MX6Q_PAD_NANDF_D5__GPU3D_GPU_DEBUG_OUT_5               \
6909                 (_MX6Q_PAD_NANDF_D5__GPU3D_GPU_DEBUG_OUT_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
6910 #define  MX6Q_PAD_NANDF_D5__USBOH3_UH2_DFD_OUT_21               \
6911                 (_MX6Q_PAD_NANDF_D5__USBOH3_UH2_DFD_OUT_21 | MUX_PAD_CTRL(NO_PAD_CTRL))
6912 #define  MX6Q_PAD_NANDF_D5__USBOH3_UH3_DFD_OUT_21               \
6913                 (_MX6Q_PAD_NANDF_D5__USBOH3_UH3_DFD_OUT_21 | MUX_PAD_CTRL(NO_PAD_CTRL))
6914 #define  MX6Q_PAD_NANDF_D5__GPIO_2_5            \
6915                 (_MX6Q_PAD_NANDF_D5__GPIO_2_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
6916 #define  MX6Q_PAD_NANDF_D5__IPU1_IPU_DIAG_BUS_5         \
6917                 (_MX6Q_PAD_NANDF_D5__IPU1_IPU_DIAG_BUS_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
6918 #define  MX6Q_PAD_NANDF_D5__IPU2_IPU_DIAG_BUS_5         \
6919                 (_MX6Q_PAD_NANDF_D5__IPU2_IPU_DIAG_BUS_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
6920
6921 #define  MX6Q_PAD_NANDF_D6__RAWNAND_D6          \
6922                 (_MX6Q_PAD_NANDF_D6__RAWNAND_D6 | MUX_PAD_CTRL(NO_PAD_CTRL))
6923 #define  MX6Q_PAD_NANDF_D6__USDHC2_DAT6         \
6924                 (_MX6Q_PAD_NANDF_D6__USDHC2_DAT6 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
6925 #define  MX6Q_PAD_NANDF_D6__GPU3D_GPU_DEBUG_OUT_6               \
6926                 (_MX6Q_PAD_NANDF_D6__GPU3D_GPU_DEBUG_OUT_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
6927 #define  MX6Q_PAD_NANDF_D6__USBOH3_UH2_DFD_OUT_22               \
6928                 (_MX6Q_PAD_NANDF_D6__USBOH3_UH2_DFD_OUT_22 | MUX_PAD_CTRL(NO_PAD_CTRL))
6929 #define  MX6Q_PAD_NANDF_D6__USBOH3_UH3_DFD_OUT_22               \
6930                 (_MX6Q_PAD_NANDF_D6__USBOH3_UH3_DFD_OUT_22 | MUX_PAD_CTRL(NO_PAD_CTRL))
6931 #define  MX6Q_PAD_NANDF_D6__GPIO_2_6            \
6932                 (_MX6Q_PAD_NANDF_D6__GPIO_2_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
6933 #define  MX6Q_PAD_NANDF_D6__IPU1_IPU_DIAG_BUS_6         \
6934                 (_MX6Q_PAD_NANDF_D6__IPU1_IPU_DIAG_BUS_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
6935 #define  MX6Q_PAD_NANDF_D6__IPU2_IPU_DIAG_BUS_6         \
6936                 (_MX6Q_PAD_NANDF_D6__IPU2_IPU_DIAG_BUS_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
6937
6938 #define  MX6Q_PAD_NANDF_D7__RAWNAND_D7          \
6939                 (_MX6Q_PAD_NANDF_D7__RAWNAND_D7 | MUX_PAD_CTRL(NO_PAD_CTRL))
6940 #define  MX6Q_PAD_NANDF_D7__USDHC2_DAT7         \
6941                 (_MX6Q_PAD_NANDF_D7__USDHC2_DAT7 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
6942 #define  MX6Q_PAD_NANDF_D7__GPU3D_GPU_DEBUG_OUT_7               \
6943                 (_MX6Q_PAD_NANDF_D7__GPU3D_GPU_DEBUG_OUT_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
6944 #define  MX6Q_PAD_NANDF_D7__USBOH3_UH2_DFD_OUT_23               \
6945                 (_MX6Q_PAD_NANDF_D7__USBOH3_UH2_DFD_OUT_23 | MUX_PAD_CTRL(NO_PAD_CTRL))
6946 #define  MX6Q_PAD_NANDF_D7__USBOH3_UH3_DFD_OUT_23               \
6947                 (_MX6Q_PAD_NANDF_D7__USBOH3_UH3_DFD_OUT_23 | MUX_PAD_CTRL(NO_PAD_CTRL))
6948 #define  MX6Q_PAD_NANDF_D7__GPIO_2_7            \
6949                 (_MX6Q_PAD_NANDF_D7__GPIO_2_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
6950 #define  MX6Q_PAD_NANDF_D7__IPU1_IPU_DIAG_BUS_7         \
6951                 (_MX6Q_PAD_NANDF_D7__IPU1_IPU_DIAG_BUS_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
6952 #define  MX6Q_PAD_NANDF_D7__IPU2_IPU_DIAG_BUS_7         \
6953                 (_MX6Q_PAD_NANDF_D7__IPU2_IPU_DIAG_BUS_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
6954
6955 #define  MX6Q_PAD_SD4_DAT0__RAWNAND_D8          \
6956                 (_MX6Q_PAD_SD4_DAT0__RAWNAND_D8 | MUX_PAD_CTRL(NO_PAD_CTRL))
6957 #define  MX6Q_PAD_SD4_DAT0__USDHC4_DAT0         \
6958                 (_MX6Q_PAD_SD4_DAT0__USDHC4_DAT0 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
6959 #define  MX6Q_PAD_SD4_DAT0__RAWNAND_DQS         \
6960                 (_MX6Q_PAD_SD4_DAT0__RAWNAND_DQS | MUX_PAD_CTRL(NO_PAD_CTRL))
6961 #define  MX6Q_PAD_SD4_DAT0__USBOH3_UH2_DFD_OUT_24               \
6962                 (_MX6Q_PAD_SD4_DAT0__USBOH3_UH2_DFD_OUT_24 | MUX_PAD_CTRL(NO_PAD_CTRL))
6963 #define  MX6Q_PAD_SD4_DAT0__USBOH3_UH3_DFD_OUT_24               \
6964                 (_MX6Q_PAD_SD4_DAT0__USBOH3_UH3_DFD_OUT_24 | MUX_PAD_CTRL(NO_PAD_CTRL))
6965 #define  MX6Q_PAD_SD4_DAT0__GPIO_2_8            \
6966                 (_MX6Q_PAD_SD4_DAT0__GPIO_2_8 | MUX_PAD_CTRL(NO_PAD_CTRL))
6967 #define  MX6Q_PAD_SD4_DAT0__IPU1_IPU_DIAG_BUS_8         \
6968                 (_MX6Q_PAD_SD4_DAT0__IPU1_IPU_DIAG_BUS_8 | MUX_PAD_CTRL(NO_PAD_CTRL))
6969 #define  MX6Q_PAD_SD4_DAT0__IPU2_IPU_DIAG_BUS_8         \
6970                 (_MX6Q_PAD_SD4_DAT0__IPU2_IPU_DIAG_BUS_8 | MUX_PAD_CTRL(NO_PAD_CTRL))
6971
6972 #define  MX6Q_PAD_SD4_DAT1__RAWNAND_D9          \
6973                 (_MX6Q_PAD_SD4_DAT1__RAWNAND_D9 | MUX_PAD_CTRL(NO_PAD_CTRL))
6974 #define  MX6Q_PAD_SD4_DAT1__USDHC4_DAT1         \
6975                 (_MX6Q_PAD_SD4_DAT1__USDHC4_DAT1 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
6976 #define  MX6Q_PAD_SD4_DAT1__PWM3_PWMO           \
6977                 (_MX6Q_PAD_SD4_DAT1__PWM3_PWMO | MUX_PAD_CTRL(NO_PAD_CTRL))
6978 #define  MX6Q_PAD_SD4_DAT1__USBOH3_UH2_DFD_OUT_25               \
6979                 (_MX6Q_PAD_SD4_DAT1__USBOH3_UH2_DFD_OUT_25 | MUX_PAD_CTRL(NO_PAD_CTRL))
6980 #define  MX6Q_PAD_SD4_DAT1__USBOH3_UH3_DFD_OUT_25               \
6981                 (_MX6Q_PAD_SD4_DAT1__USBOH3_UH3_DFD_OUT_25 | MUX_PAD_CTRL(NO_PAD_CTRL))
6982 #define  MX6Q_PAD_SD4_DAT1__GPIO_2_9            \
6983                 (_MX6Q_PAD_SD4_DAT1__GPIO_2_9 | MUX_PAD_CTRL(NO_PAD_CTRL))
6984 #define  MX6Q_PAD_SD4_DAT1__IPU1_IPU_DIAG_BUS_9         \
6985                 (_MX6Q_PAD_SD4_DAT1__IPU1_IPU_DIAG_BUS_9 | MUX_PAD_CTRL(NO_PAD_CTRL))
6986 #define  MX6Q_PAD_SD4_DAT1__IPU2_IPU_DIAG_BUS_9         \
6987                 (_MX6Q_PAD_SD4_DAT1__IPU2_IPU_DIAG_BUS_9 | MUX_PAD_CTRL(NO_PAD_CTRL))
6988
6989 #define  MX6Q_PAD_SD4_DAT2__RAWNAND_D10         \
6990                 (_MX6Q_PAD_SD4_DAT2__RAWNAND_D10 | MUX_PAD_CTRL(NO_PAD_CTRL))
6991 #define  MX6Q_PAD_SD4_DAT2__USDHC4_DAT2         \
6992                 (_MX6Q_PAD_SD4_DAT2__USDHC4_DAT2 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
6993 #define  MX6Q_PAD_SD4_DAT2__PWM4_PWMO           \
6994                 (_MX6Q_PAD_SD4_DAT2__PWM4_PWMO | MUX_PAD_CTRL(NO_PAD_CTRL))
6995 #define  MX6Q_PAD_SD4_DAT2__USBOH3_UH2_DFD_OUT_26               \
6996                 (_MX6Q_PAD_SD4_DAT2__USBOH3_UH2_DFD_OUT_26 | MUX_PAD_CTRL(NO_PAD_CTRL))
6997 #define  MX6Q_PAD_SD4_DAT2__USBOH3_UH3_DFD_OUT_26               \
6998                 (_MX6Q_PAD_SD4_DAT2__USBOH3_UH3_DFD_OUT_26 | MUX_PAD_CTRL(NO_PAD_CTRL))
6999 #define  MX6Q_PAD_SD4_DAT2__GPIO_2_10           \
7000                 (_MX6Q_PAD_SD4_DAT2__GPIO_2_10 | MUX_PAD_CTRL(NO_PAD_CTRL))
7001 #define  MX6Q_PAD_SD4_DAT2__IPU1_IPU_DIAG_BUS_10                \
7002                 (_MX6Q_PAD_SD4_DAT2__IPU1_IPU_DIAG_BUS_10 | MUX_PAD_CTRL(NO_PAD_CTRL))
7003 #define  MX6Q_PAD_SD4_DAT2__IPU2_IPU_DIAG_BUS_10                \
7004                 (_MX6Q_PAD_SD4_DAT2__IPU2_IPU_DIAG_BUS_10 | MUX_PAD_CTRL(NO_PAD_CTRL))
7005
7006 #define  MX6Q_PAD_SD4_DAT3__RAWNAND_D11         \
7007                 (_MX6Q_PAD_SD4_DAT3__RAWNAND_D11 | MUX_PAD_CTRL(NO_PAD_CTRL))
7008 #define  MX6Q_PAD_SD4_DAT3__USDHC4_DAT3         \
7009                 (_MX6Q_PAD_SD4_DAT3__USDHC4_DAT3 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
7010 #define  MX6Q_PAD_SD4_DAT3__USBOH3_UH2_DFD_OUT_27               \
7011                 (_MX6Q_PAD_SD4_DAT3__USBOH3_UH2_DFD_OUT_27 | MUX_PAD_CTRL(NO_PAD_CTRL))
7012 #define  MX6Q_PAD_SD4_DAT3__USBOH3_UH3_DFD_OUT_27               \
7013                 (_MX6Q_PAD_SD4_DAT3__USBOH3_UH3_DFD_OUT_27 | MUX_PAD_CTRL(NO_PAD_CTRL))
7014 #define  MX6Q_PAD_SD4_DAT3__GPIO_2_11           \
7015                 (_MX6Q_PAD_SD4_DAT3__GPIO_2_11 | MUX_PAD_CTRL(NO_PAD_CTRL))
7016 #define  MX6Q_PAD_SD4_DAT3__IPU1_IPU_DIAG_BUS_11                \
7017                 (_MX6Q_PAD_SD4_DAT3__IPU1_IPU_DIAG_BUS_11 | MUX_PAD_CTRL(NO_PAD_CTRL))
7018 #define  MX6Q_PAD_SD4_DAT3__IPU2_IPU_DIAG_BUS_11                \
7019                 (_MX6Q_PAD_SD4_DAT3__IPU2_IPU_DIAG_BUS_11 | MUX_PAD_CTRL(NO_PAD_CTRL))
7020
7021 #define  MX6Q_PAD_SD4_DAT4__RAWNAND_D12         \
7022                 (_MX6Q_PAD_SD4_DAT4__RAWNAND_D12 | MUX_PAD_CTRL(NO_PAD_CTRL))
7023 #define  MX6Q_PAD_SD4_DAT4__USDHC4_DAT4         \
7024                 (_MX6Q_PAD_SD4_DAT4__USDHC4_DAT4 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
7025 #define  MX6Q_PAD_SD4_DAT4__UART2_TXD           \
7026                 (_MX6Q_PAD_SD4_DAT4__UART2_TXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
7027 #define  MX6Q_PAD_SD4_DAT4__UART2_RXD           \
7028                 (_MX6Q_PAD_SD4_DAT4__UART2_RXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
7029 #define  MX6Q_PAD_SD4_DAT4__USBOH3_UH2_DFD_OUT_28               \
7030                 (_MX6Q_PAD_SD4_DAT4__USBOH3_UH2_DFD_OUT_28 | MUX_PAD_CTRL(NO_PAD_CTRL))
7031 #define  MX6Q_PAD_SD4_DAT4__USBOH3_UH3_DFD_OUT_28               \
7032                 (_MX6Q_PAD_SD4_DAT4__USBOH3_UH3_DFD_OUT_28 | MUX_PAD_CTRL(NO_PAD_CTRL))
7033 #define  MX6Q_PAD_SD4_DAT4__GPIO_2_12           \
7034                 (_MX6Q_PAD_SD4_DAT4__GPIO_2_12 | MUX_PAD_CTRL(NO_PAD_CTRL))
7035 #define  MX6Q_PAD_SD4_DAT4__IPU1_IPU_DIAG_BUS_12                \
7036                 (_MX6Q_PAD_SD4_DAT4__IPU1_IPU_DIAG_BUS_12 | MUX_PAD_CTRL(NO_PAD_CTRL))
7037 #define  MX6Q_PAD_SD4_DAT4__IPU2_IPU_DIAG_BUS_12                \
7038                 (_MX6Q_PAD_SD4_DAT4__IPU2_IPU_DIAG_BUS_12 | MUX_PAD_CTRL(NO_PAD_CTRL))
7039
7040 #define  MX6Q_PAD_SD4_DAT5__RAWNAND_D13         \
7041                 (_MX6Q_PAD_SD4_DAT5__RAWNAND_D13 | MUX_PAD_CTRL(NO_PAD_CTRL))
7042 #define  MX6Q_PAD_SD4_DAT5__USDHC4_DAT5         \
7043                 (_MX6Q_PAD_SD4_DAT5__USDHC4_DAT5 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
7044 #define  MX6Q_PAD_SD4_DAT5__UART2_CTS           \
7045                 (_MX6Q_PAD_SD4_DAT5__UART2_CTS | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
7046 #define  MX6Q_PAD_SD4_DAT5__UART2_RTS           \
7047                 (_MX6Q_PAD_SD4_DAT5__UART2_RTS | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
7048 #define  MX6Q_PAD_SD4_DAT5__USBOH3_UH2_DFD_OUT_29               \
7049                 (_MX6Q_PAD_SD4_DAT5__USBOH3_UH2_DFD_OUT_29 | MUX_PAD_CTRL(NO_PAD_CTRL))
7050 #define  MX6Q_PAD_SD4_DAT5__USBOH3_UH3_DFD_OUT_29               \
7051                 (_MX6Q_PAD_SD4_DAT5__USBOH3_UH3_DFD_OUT_29 | MUX_PAD_CTRL(NO_PAD_CTRL))
7052 #define  MX6Q_PAD_SD4_DAT5__GPIO_2_13           \
7053                 (_MX6Q_PAD_SD4_DAT5__GPIO_2_13 | MUX_PAD_CTRL(NO_PAD_CTRL))
7054 #define  MX6Q_PAD_SD4_DAT5__IPU1_IPU_DIAG_BUS_13                \
7055                 (_MX6Q_PAD_SD4_DAT5__IPU1_IPU_DIAG_BUS_13 | MUX_PAD_CTRL(NO_PAD_CTRL))
7056 #define  MX6Q_PAD_SD4_DAT5__IPU2_IPU_DIAG_BUS_13                \
7057                 (_MX6Q_PAD_SD4_DAT5__IPU2_IPU_DIAG_BUS_13 | MUX_PAD_CTRL(NO_PAD_CTRL))
7058
7059 #define  MX6Q_PAD_SD4_DAT6__RAWNAND_D14         \
7060                 (_MX6Q_PAD_SD4_DAT6__RAWNAND_D14 | MUX_PAD_CTRL(NO_PAD_CTRL))
7061 #define  MX6Q_PAD_SD4_DAT6__USDHC4_DAT6         \
7062                 (_MX6Q_PAD_SD4_DAT6__USDHC4_DAT6 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
7063 #define  MX6Q_PAD_SD4_DAT6__UART2_CTS           \
7064                 (_MX6Q_PAD_SD4_DAT6__UART2_CTS | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
7065 #define  MX6Q_PAD_SD4_DAT6__USBOH3_UH2_DFD_OUT_30               \
7066                 (_MX6Q_PAD_SD4_DAT6__USBOH3_UH2_DFD_OUT_30 | MUX_PAD_CTRL(NO_PAD_CTRL))
7067 #define  MX6Q_PAD_SD4_DAT6__USBOH3_UH3_DFD_OUT_30               \
7068                 (_MX6Q_PAD_SD4_DAT6__USBOH3_UH3_DFD_OUT_30 | MUX_PAD_CTRL(NO_PAD_CTRL))
7069 #define  MX6Q_PAD_SD4_DAT6__GPIO_2_14           \
7070                 (_MX6Q_PAD_SD4_DAT6__GPIO_2_14 | MUX_PAD_CTRL(NO_PAD_CTRL))
7071 #define  MX6Q_PAD_SD4_DAT6__IPU1_IPU_DIAG_BUS_14                \
7072                 (_MX6Q_PAD_SD4_DAT6__IPU1_IPU_DIAG_BUS_14 | MUX_PAD_CTRL(NO_PAD_CTRL))
7073 #define  MX6Q_PAD_SD4_DAT6__IPU2_IPU_DIAG_BUS_14                \
7074                 (_MX6Q_PAD_SD4_DAT6__IPU2_IPU_DIAG_BUS_14 | MUX_PAD_CTRL(NO_PAD_CTRL))
7075
7076 #define  MX6Q_PAD_SD4_DAT7__RAWNAND_D15         \
7077                 (_MX6Q_PAD_SD4_DAT7__RAWNAND_D15 | MUX_PAD_CTRL(NO_PAD_CTRL))
7078 #define  MX6Q_PAD_SD4_DAT7__USDHC4_DAT7         \
7079                 (_MX6Q_PAD_SD4_DAT7__USDHC4_DAT7 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
7080 #define  MX6Q_PAD_SD4_DAT7__UART2_TXD           \
7081                 (_MX6Q_PAD_SD4_DAT7__UART2_TXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
7082 #define  MX6Q_PAD_SD4_DAT7__UART2_RXD           \
7083                 (_MX6Q_PAD_SD4_DAT7__UART2_RXD | MUX_PAD_CTRL(MX6Q_UART_PAD_CTRL))
7084 #define  MX6Q_PAD_SD4_DAT7__USBOH3_UH2_DFD_OUT_31               \
7085                 (_MX6Q_PAD_SD4_DAT7__USBOH3_UH2_DFD_OUT_31 | MUX_PAD_CTRL(NO_PAD_CTRL))
7086 #define  MX6Q_PAD_SD4_DAT7__USBOH3_UH3_DFD_OUT_31               \
7087                 (_MX6Q_PAD_SD4_DAT7__USBOH3_UH3_DFD_OUT_31 | MUX_PAD_CTRL(NO_PAD_CTRL))
7088 #define  MX6Q_PAD_SD4_DAT7__GPIO_2_15           \
7089                 (_MX6Q_PAD_SD4_DAT7__GPIO_2_15 | MUX_PAD_CTRL(NO_PAD_CTRL))
7090 #define  MX6Q_PAD_SD4_DAT7__IPU1_IPU_DIAG_BUS_15                \
7091                 (_MX6Q_PAD_SD4_DAT7__IPU1_IPU_DIAG_BUS_15 | MUX_PAD_CTRL(NO_PAD_CTRL))
7092 #define  MX6Q_PAD_SD4_DAT7__IPU2_IPU_DIAG_BUS_15                \
7093                 (_MX6Q_PAD_SD4_DAT7__IPU2_IPU_DIAG_BUS_15 | MUX_PAD_CTRL(NO_PAD_CTRL))
7094
7095 #define  MX6Q_PAD_SD1_DAT1__USDHC1_DAT1         \
7096                 (_MX6Q_PAD_SD1_DAT1__USDHC1_DAT1 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
7097 #define  MX6Q_PAD_SD1_DAT1__ECSPI5_SS0          \
7098                 (_MX6Q_PAD_SD1_DAT1__ECSPI5_SS0 | MUX_PAD_CTRL(NO_PAD_CTRL))
7099 #define  MX6Q_PAD_SD1_DAT1__PWM3_PWMO           \
7100                 (_MX6Q_PAD_SD1_DAT1__PWM3_PWMO | MUX_PAD_CTRL(NO_PAD_CTRL))
7101 #define  MX6Q_PAD_SD1_DAT1__GPT_CAPIN2          \
7102                 (_MX6Q_PAD_SD1_DAT1__GPT_CAPIN2 | MUX_PAD_CTRL(NO_PAD_CTRL))
7103 #define  MX6Q_PAD_SD1_DAT1__PCIE_CTRL_DIAG_STATUS_BUS_MUX_7             \
7104                 (_MX6Q_PAD_SD1_DAT1__PCIE_CTRL_DIAG_STATUS_BUS_MUX_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
7105 #define  MX6Q_PAD_SD1_DAT1__GPIO_1_17           \
7106                 (_MX6Q_PAD_SD1_DAT1__GPIO_1_17 | MUX_PAD_CTRL(NO_PAD_CTRL))
7107 #define  MX6Q_PAD_SD1_DAT1__HDMI_TX_OPHYDTB_0           \
7108                 (_MX6Q_PAD_SD1_DAT1__HDMI_TX_OPHYDTB_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
7109 #define  MX6Q_PAD_SD1_DAT1__ANATOP_ANATOP_TESTO_8               \
7110                 (_MX6Q_PAD_SD1_DAT1__ANATOP_ANATOP_TESTO_8 | MUX_PAD_CTRL(NO_PAD_CTRL))
7111
7112 #define  MX6Q_PAD_SD1_DAT0__USDHC1_DAT0         \
7113                 (_MX6Q_PAD_SD1_DAT0__USDHC1_DAT0 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
7114 #define  MX6Q_PAD_SD1_DAT0__ECSPI5_MISO         \
7115                 (_MX6Q_PAD_SD1_DAT0__ECSPI5_MISO | MUX_PAD_CTRL(NO_PAD_CTRL))
7116 #define  MX6Q_PAD_SD1_DAT0__CAAM_WRAPPER_RNG_OSC_OBS            \
7117                 (_MX6Q_PAD_SD1_DAT0__CAAM_WRAPPER_RNG_OSC_OBS | MUX_PAD_CTRL(NO_PAD_CTRL))
7118 #define  MX6Q_PAD_SD1_DAT0__GPT_CAPIN1          \
7119                 (_MX6Q_PAD_SD1_DAT0__GPT_CAPIN1 | MUX_PAD_CTRL(NO_PAD_CTRL))
7120 #define  MX6Q_PAD_SD1_DAT0__PCIE_CTRL_DIAG_STATUS_BUS_MUX_8             \
7121                 (_MX6Q_PAD_SD1_DAT0__PCIE_CTRL_DIAG_STATUS_BUS_MUX_8 | MUX_PAD_CTRL(NO_PAD_CTRL))
7122 #define  MX6Q_PAD_SD1_DAT0__GPIO_1_16           \
7123                 (_MX6Q_PAD_SD1_DAT0__GPIO_1_16 | MUX_PAD_CTRL(NO_PAD_CTRL))
7124 #define  MX6Q_PAD_SD1_DAT0__HDMI_TX_OPHYDTB_1           \
7125                 (_MX6Q_PAD_SD1_DAT0__HDMI_TX_OPHYDTB_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
7126 #define  MX6Q_PAD_SD1_DAT0__ANATOP_ANATOP_TESTO_7               \
7127                 (_MX6Q_PAD_SD1_DAT0__ANATOP_ANATOP_TESTO_7 | MUX_PAD_CTRL(NO_PAD_CTRL))
7128
7129 #define  MX6Q_PAD_SD1_DAT3__USDHC1_DAT3         \
7130                 (_MX6Q_PAD_SD1_DAT3__USDHC1_DAT3 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
7131 #define  MX6Q_PAD_SD1_DAT3__ECSPI5_SS2          \
7132                 (_MX6Q_PAD_SD1_DAT3__ECSPI5_SS2 | MUX_PAD_CTRL(NO_PAD_CTRL))
7133 #define  MX6Q_PAD_SD1_DAT3__GPT_CMPOUT3         \
7134                 (_MX6Q_PAD_SD1_DAT3__GPT_CMPOUT3 | MUX_PAD_CTRL(NO_PAD_CTRL))
7135 #define  MX6Q_PAD_SD1_DAT3__PWM1_PWMO           \
7136                 (_MX6Q_PAD_SD1_DAT3__PWM1_PWMO | MUX_PAD_CTRL(NO_PAD_CTRL))
7137 #define  MX6Q_PAD_SD1_DAT3__WDOG2_WDOG_B                \
7138                 (_MX6Q_PAD_SD1_DAT3__WDOG2_WDOG_B | MUX_PAD_CTRL(NO_PAD_CTRL))
7139 #define  MX6Q_PAD_SD1_DAT3__GPIO_1_21           \
7140                 (_MX6Q_PAD_SD1_DAT3__GPIO_1_21 | MUX_PAD_CTRL(NO_PAD_CTRL))
7141 #define  MX6Q_PAD_SD1_DAT3__WDOG2_WDOG_RST_B_DEB                \
7142                 (_MX6Q_PAD_SD1_DAT3__WDOG2_WDOG_RST_B_DEB | MUX_PAD_CTRL(NO_PAD_CTRL))
7143 #define  MX6Q_PAD_SD1_DAT3__ANATOP_ANATOP_TESTO_6               \
7144                 (_MX6Q_PAD_SD1_DAT3__ANATOP_ANATOP_TESTO_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
7145
7146 #define  MX6Q_PAD_SD1_CMD__USDHC1_CMD           \
7147                 (_MX6Q_PAD_SD1_CMD__USDHC1_CMD | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
7148 #define  MX6Q_PAD_SD1_CMD__ECSPI5_MOSI          \
7149                 (_MX6Q_PAD_SD1_CMD__ECSPI5_MOSI | MUX_PAD_CTRL(NO_PAD_CTRL))
7150 #define  MX6Q_PAD_SD1_CMD__PWM4_PWMO            \
7151                 (_MX6Q_PAD_SD1_CMD__PWM4_PWMO | MUX_PAD_CTRL(NO_PAD_CTRL))
7152 #define  MX6Q_PAD_SD1_CMD__GPT_CMPOUT1          \
7153                 (_MX6Q_PAD_SD1_CMD__GPT_CMPOUT1 | MUX_PAD_CTRL(NO_PAD_CTRL))
7154 #define  MX6Q_PAD_SD1_CMD__GPIO_1_18            \
7155                 (_MX6Q_PAD_SD1_CMD__GPIO_1_18 | MUX_PAD_CTRL(NO_PAD_CTRL))
7156 #define  MX6Q_PAD_SD1_CMD__ANATOP_ANATOP_TESTO_5                \
7157                 (_MX6Q_PAD_SD1_CMD__ANATOP_ANATOP_TESTO_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
7158
7159 #define  MX6Q_PAD_SD1_DAT2__USDHC1_DAT2         \
7160                 (_MX6Q_PAD_SD1_DAT2__USDHC1_DAT2 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
7161 #define  MX6Q_PAD_SD1_DAT2__ECSPI5_SS1          \
7162                 (_MX6Q_PAD_SD1_DAT2__ECSPI5_SS1 | MUX_PAD_CTRL(NO_PAD_CTRL))
7163 #define  MX6Q_PAD_SD1_DAT2__GPT_CMPOUT2         \
7164                 (_MX6Q_PAD_SD1_DAT2__GPT_CMPOUT2 | MUX_PAD_CTRL(NO_PAD_CTRL))
7165 #define  MX6Q_PAD_SD1_DAT2__PWM2_PWMO           \
7166                 (_MX6Q_PAD_SD1_DAT2__PWM2_PWMO | MUX_PAD_CTRL(NO_PAD_CTRL))
7167 #define  MX6Q_PAD_SD1_DAT2__WDOG1_WDOG_B                \
7168                 (_MX6Q_PAD_SD1_DAT2__WDOG1_WDOG_B | MUX_PAD_CTRL(NO_PAD_CTRL))
7169 #define  MX6Q_PAD_SD1_DAT2__GPIO_1_19           \
7170                 (_MX6Q_PAD_SD1_DAT2__GPIO_1_19 | MUX_PAD_CTRL(NO_PAD_CTRL))
7171 #define  MX6Q_PAD_SD1_DAT2__WDOG1_WDOG_RST_B_DEB                \
7172                 (_MX6Q_PAD_SD1_DAT2__WDOG1_WDOG_RST_B_DEB | MUX_PAD_CTRL(NO_PAD_CTRL))
7173 #define  MX6Q_PAD_SD1_DAT2__ANATOP_ANATOP_TESTO_4               \
7174                 (_MX6Q_PAD_SD1_DAT2__ANATOP_ANATOP_TESTO_4 | MUX_PAD_CTRL(NO_PAD_CTRL))
7175
7176 #define  MX6Q_PAD_SD1_CLK__USDHC1_CLK           \
7177                 (_MX6Q_PAD_SD1_CLK__USDHC1_CLK | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
7178 #define  MX6Q_PAD_SD1_CLK__ECSPI5_SCLK          \
7179                 (_MX6Q_PAD_SD1_CLK__ECSPI5_SCLK | MUX_PAD_CTRL(NO_PAD_CTRL))
7180 #define  MX6Q_PAD_SD1_CLK__OSC32K_32K_OUT               \
7181                 (_MX6Q_PAD_SD1_CLK__OSC32K_32K_OUT | MUX_PAD_CTRL(NO_PAD_CTRL))
7182 #define  MX6Q_PAD_SD1_CLK__GPT_CLKIN            \
7183                 (_MX6Q_PAD_SD1_CLK__GPT_CLKIN | MUX_PAD_CTRL(NO_PAD_CTRL))
7184 #define  MX6Q_PAD_SD1_CLK__GPIO_1_20            \
7185                 (_MX6Q_PAD_SD1_CLK__GPIO_1_20 | MUX_PAD_CTRL(NO_PAD_CTRL))
7186 #define  MX6Q_PAD_SD1_CLK__PHY_DTB_0            \
7187                 (_MX6Q_PAD_SD1_CLK__PHY_DTB_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
7188 #define  MX6Q_PAD_SD1_CLK__SATA_PHY_DTB_0               \
7189                 (_MX6Q_PAD_SD1_CLK__SATA_PHY_DTB_0 | MUX_PAD_CTRL(NO_PAD_CTRL))
7190
7191 #define  MX6Q_PAD_SD2_CLK__USDHC2_CLK           \
7192                 (_MX6Q_PAD_SD2_CLK__USDHC2_CLK | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
7193 #define  MX6Q_PAD_SD2_CLK__ECSPI5_SCLK          \
7194                 (_MX6Q_PAD_SD2_CLK__ECSPI5_SCLK | MUX_PAD_CTRL(NO_PAD_CTRL))
7195 #define  MX6Q_PAD_SD2_CLK__KPP_COL_5            \
7196                 (_MX6Q_PAD_SD2_CLK__KPP_COL_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
7197 #define  MX6Q_PAD_SD2_CLK__AUDMUX_AUD4_RXFS             \
7198                 (_MX6Q_PAD_SD2_CLK__AUDMUX_AUD4_RXFS | MUX_PAD_CTRL(NO_PAD_CTRL))
7199 #define  MX6Q_PAD_SD2_CLK__PCIE_CTRL_DIAG_STATUS_BUS_MUX_9              \
7200                 (_MX6Q_PAD_SD2_CLK__PCIE_CTRL_DIAG_STATUS_BUS_MUX_9 | MUX_PAD_CTRL(NO_PAD_CTRL))
7201 #define  MX6Q_PAD_SD2_CLK__GPIO_1_10            \
7202                 (_MX6Q_PAD_SD2_CLK__GPIO_1_10 | MUX_PAD_CTRL(NO_PAD_CTRL))
7203 #define  MX6Q_PAD_SD2_CLK__PHY_DTB_1            \
7204                 (_MX6Q_PAD_SD2_CLK__PHY_DTB_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
7205 #define  MX6Q_PAD_SD2_CLK__SATA_PHY_DTB_1               \
7206                 (_MX6Q_PAD_SD2_CLK__SATA_PHY_DTB_1 | MUX_PAD_CTRL(NO_PAD_CTRL))
7207
7208 #define  MX6Q_PAD_SD2_CMD__USDHC2_CMD           \
7209                 (_MX6Q_PAD_SD2_CMD__USDHC2_CMD | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
7210 #define  MX6Q_PAD_SD2_CMD__ECSPI5_MOSI          \
7211                 (_MX6Q_PAD_SD2_CMD__ECSPI5_MOSI | MUX_PAD_CTRL(NO_PAD_CTRL))
7212 #define  MX6Q_PAD_SD2_CMD__KPP_ROW_5            \
7213                 (_MX6Q_PAD_SD2_CMD__KPP_ROW_5 | MUX_PAD_CTRL(NO_PAD_CTRL))
7214 #define  MX6Q_PAD_SD2_CMD__AUDMUX_AUD4_RXC              \
7215                 (_MX6Q_PAD_SD2_CMD__AUDMUX_AUD4_RXC | MUX_PAD_CTRL(NO_PAD_CTRL))
7216 #define  MX6Q_PAD_SD2_CMD__PCIE_CTRL_DIAG_STATUS_BUS_MUX_10             \
7217                 (_MX6Q_PAD_SD2_CMD__PCIE_CTRL_DIAG_STATUS_BUS_MUX_10 | MUX_PAD_CTRL(NO_PAD_CTRL))
7218 #define  MX6Q_PAD_SD2_CMD__GPIO_1_11            \
7219                 (_MX6Q_PAD_SD2_CMD__GPIO_1_11 | MUX_PAD_CTRL(NO_PAD_CTRL))
7220
7221 #define  MX6Q_PAD_SD2_DAT3__USDHC2_DAT3         \
7222                 (_MX6Q_PAD_SD2_DAT3__USDHC2_DAT3 | MUX_PAD_CTRL(MX6Q_USDHC_PAD_CTRL))
7223 #define  MX6Q_PAD_SD2_DAT3__ECSPI5_SS3          \
7224                 (_MX6Q_PAD_SD2_DAT3__ECSPI5_SS3 | MUX_PAD_CTRL(NO_PAD_CTRL))
7225 #define  MX6Q_PAD_SD2_DAT3__KPP_COL_6           \
7226                 (_MX6Q_PAD_SD2_DAT3__KPP_COL_6 | MUX_PAD_CTRL(NO_PAD_CTRL))
7227 #define  MX6Q_PAD_SD2_DAT3__AUDMUX_AUD4_TXC             \
7228                 (_MX6Q_PAD_SD2_DAT3__AUDMUX_AUD4_TXC | MUX_PAD_CTRL(NO_PAD_CTRL))
7229 #define  MX6Q_PAD_SD2_DAT3__PCIE_CTRL_DIAG_STATUS_BUS_MUX_11            \
7230                 (_MX6Q_PAD_SD2_DAT3__PCIE_CTRL_DIAG_STATUS_BUS_MUX_11 | MUX_PAD_CTRL(NO_PAD_CTRL))
7231 #define  MX6Q_PAD_SD2_DAT3__GPIO_1_12           \
7232                 (_MX6Q_PAD_SD2_DAT3__GPIO_1_12 | MUX_PAD_CTRL(NO_PAD_CTRL))
7233 #define  MX6Q_PAD_SD2_DAT3__SJC_DONE            \
7234                 (_MX6Q_PAD_SD2_DAT3__SJC_DONE | MUX_PAD_CTRL(NO_PAD_CTRL))
7235 #define  MX6Q_PAD_SD2_DAT3__ANATOP_ANATOP_TESTO_3               \
7236                 (_MX6Q_PAD_SD2_DAT3__ANATOP_ANATOP_TESTO_3 | MUX_PAD_CTRL(NO_PAD_CTRL))
7237
7238 #endif