arch/mips/pci/pci.c

   1 /*
   2  * This program is free software; you can redistribute  it and/or modify it
   3  * under  the terms of  the GNU General  Public License as published by the
   4  * Free Software Foundation;  either version 2 of the  License, or (at your
   5  * option) any later version.
   6  *
   7  * Copyright (C) 2003, 04, 11 Ralf Baechle (ralf@linux-mips.org)
   8  * Copyright (C) 2011 Wind River Systems,
   9  *   written by Ralf Baechle (ralf@linux-mips.org)
  10  */
  11 #include <linux/bug.h>
  12 #include <linux/kernel.h>
  13 #include <linux/mm.h>
  14 #include <linux/bootmem.h>
  15 #include <linux/export.h>
  16 #include <linux/init.h>
  17 #include <linux/types.h>
  18 #include <linux/pci.h>
  19
  20 #include <asm/cpu-info.h>
  21
  22 /*
  23  * If PCI_PROBE_ONLY in pci_flags is set, we don't change any PCI resource
  24  * assignments.
  25  */
  26
  27 /*
  28  * The PCI controller list.
  29  */
  30
  31 static struct pci_controller *hose_head, **hose_tail = &hose_head;
  32
  33 unsigned long PCIBIOS_MIN_IO;
  34 unsigned long PCIBIOS_MIN_MEM;
  35
  36 static int pci_initialized;
  37
  38 /*
  39  * We need to avoid collisions with `mirrored' VGA ports
  40  * and other strange ISA hardware, so we always want the
  41  * addresses to be allocated in the 0x000-0x0ff region
  42  * modulo 0x400.
  43  *
  44  * Why? Because some silly external IO cards only decode
  45  * the low 10 bits of the IO address. The 0x00-0xff region
  46  * is reserved for motherboard devices that decode all 16
  47  * bits, so it's ok to allocate at, say, 0x2800-0x28ff,
  48  * but we want to try to avoid allocating at 0x2900-0x2bff
  49  * which might have be mirrored at 0x0100-0x03ff..
  50  */
  51 resource_size_t
  52 pcibios_align_resource(void *data, const struct resource *res,
  53                        resource_size_t size, resource_size_t align)
  54 {
  55         struct pci_dev *dev = data;
  56         struct pci_controller *hose = dev->sysdata;
  57         resource_size_t start = res->start;
  58
  59         if (res->flags & IORESOURCE_IO) {
  60                 /* Make sure we start at our min on all hoses */
  61                 if (start < PCIBIOS_MIN_IO + hose->io_resource->start)
  62                         start = PCIBIOS_MIN_IO + hose->io_resource->start;
  63
  64                 /*
  65                  * Put everything into 0x00-0xff region modulo 0x400
  66                  */
  67                 if (start & 0x300)
  68                         start = (start + 0x3ff) & ~0x3ff;
  69         } else if (res->flags & IORESOURCE_MEM) {
  70                 /* Make sure we start at our min on all hoses */
  71                 if (start < PCIBIOS_MIN_MEM + hose->mem_resource->start)
  72                         start = PCIBIOS_MIN_MEM + hose->mem_resource->start;
  73         }
  74
  75         return start;
  76 }
  77
  78 static void __devinit pcibios_scanbus(struct pci_controller *hose)
  79 {
  80         static int next_busno;
  81         static int need_domain_info;
  82         LIST_HEAD(resources);
  83         struct pci_bus *bus;
  84
  85         if (!hose->iommu)
  86                 PCI_DMA_BUS_IS_PHYS = 1;
  87
  88         if (hose->get_busno && pci_has_flag(PCI_PROBE_ONLY))
  89                 next_busno = (*hose->get_busno)();
  90
  91         pci_add_resource_offset(&resources,
  92                                 hose->mem_resource, hose->mem_offset);
  93         pci_add_resource_offset(&resources, hose->io_resource, hose->io_offset);
  94         bus = pci_scan_root_bus(NULL, next_busno, hose->pci_ops, hose,
  95                                 &resources);
  96         if (!bus)
  97                 pci_free_resource_list(&resources);
  98
  99         hose->bus = bus;
 100
 101         need_domain_info = need_domain_info || hose->index;
 102         hose->need_domain_info = need_domain_info;
 103         if (bus) {
 104                 next_busno = bus->subordinate + 1;
 105                 /* Don't allow 8-bit bus number overflow inside the hose -
 106                    reserve some space for bridges. */
 107                 if (next_busno > 224) {
 108                         next_busno = 0;
 109                         need_domain_info = 1;
 110                 }
 111
 112                 if (!pci_has_flag(PCI_PROBE_ONLY)) {
 113                         pci_bus_size_bridges(bus);
 114                         pci_bus_assign_resources(bus);
 115                         pci_enable_bridges(bus);
 116                 }
 117         }
 118 }
 119
 120 static DEFINE_MUTEX(pci_scan_mutex);
 121
 122 void __devinit register_pci_controller(struct pci_controller *hose)
 123 {
 124         if (request_resource(&iomem_resource, hose->mem_resource) < 0)
 125                 goto out;
 126         if (request_resource(&ioport_resource, hose->io_resource) < 0) {
 127                 release_resource(hose->mem_resource);
 128                 goto out;
 129         }
 130
 131         *hose_tail = hose;
 132         hose_tail = &hose->next;
 133
 134         /*
 135          * Do not panic here but later - this might happen before console init.
 136          */
 137         if (!hose->io_map_base) {
 138                 printk(KERN_WARNING
 139                        "registering PCI controller with io_map_base unset\n");
 140         }
 141
 142         /*
 143          * Scan the bus if it is register after the PCI subsystem
 144          * initialization.
 145          */
 146         if (pci_initialized) {
 147                 mutex_lock(&pci_scan_mutex);
 148                 pcibios_scanbus(hose);
 149                 mutex_unlock(&pci_scan_mutex);
 150         }
 151
 152         return;
 153
 154 out:
 155         printk(KERN_WARNING
 156                "Skipping PCI bus scan due to resource conflict\n");
 157 }
 158
 159 static void __init pcibios_set_cache_line_size(void)
 160 {
 161         struct cpuinfo_mips *c = &current_cpu_data;
 162         unsigned int lsize;
 163
 164         /*
 165          * Set PCI cacheline size to that of the highest level in the
 166          * cache hierarchy.
 167          */
 168         lsize = c->dcache.linesz;
 169         lsize = c->scache.linesz ? : lsize;
 170         lsize = c->tcache.linesz ? : lsize;
 171
 172         BUG_ON(!lsize);
 173
 174         pci_dfl_cache_line_size = lsize >> 2;
 175
 176         pr_debug("PCI: pci_cache_line_size set to %d bytes\n", lsize);
 177 }
 178
 179 static int __init pcibios_init(void)
 180 {
 181         struct pci_controller *hose;
 182
 183         pcibios_set_cache_line_size();
 184
 185         /* Scan all of the recorded PCI controllers.  */
 186         for (hose = hose_head; hose; hose = hose->next)
 187                 pcibios_scanbus(hose);
 188
 189         pci_fixup_irqs(pci_common_swizzle, pcibios_map_irq);
 190
 191         pci_initialized = 1;
 192
 193         return 0;
 194 }
 195
 196 subsys_initcall(pcibios_init);
 197
 198 static int pcibios_enable_resources(struct pci_dev *dev, int mask)
 199 {
 200         u16 cmd, old_cmd;
 201         int idx;
 202         struct resource *r;
 203
 204         pci_read_config_word(dev, PCI_COMMAND, &cmd);
 205         old_cmd = cmd;
 206         for (idx=0; idx < PCI_NUM_RESOURCES; idx++) {
 207                 /* Only set up the requested stuff */
 208                 if (!(mask & (1<<idx)))
 209                         continue;
 210
 211                 r = &dev->resource[idx];
 212                 if (!(r->flags & (IORESOURCE_IO | IORESOURCE_MEM)))
 213                         continue;
 214                 if ((idx == PCI_ROM_RESOURCE) &&
 215                                 (!(r->flags & IORESOURCE_ROM_ENABLE)))
 216                         continue;
 217                 if (!r->start && r->end) {
 218                         printk(KERN_ERR "PCI: Device %s not available "
 219                                "because of resource collisions\n",
 220                                pci_name(dev));
 221                         return -EINVAL;
 222                 }
 223                 if (r->flags & IORESOURCE_IO)
 224                         cmd |= PCI_COMMAND_IO;
 225                 if (r->flags & IORESOURCE_MEM)
 226                         cmd |= PCI_COMMAND_MEMORY;
 227         }
 228         if (cmd != old_cmd) {
 229                 printk("PCI: Enabling device %s (%04x -> %04x)\n",
 230                        pci_name(dev), old_cmd, cmd);
 231                 pci_write_config_word(dev, PCI_COMMAND, cmd);
 232         }
 233         return 0;
 234 }
 235
 236 unsigned int pcibios_assign_all_busses(void)
 237 {
 238         return 1;
 239 }
 240
 241 int pcibios_enable_device(struct pci_dev *dev, int mask)
 242 {
 243         int err;
 244
 245         if ((err = pcibios_enable_resources(dev, mask)) < 0)
 246                 return err;
 247
 248         return pcibios_plat_dev_init(dev);
 249 }
 250
 251 void __devinit pcibios_fixup_bus(struct pci_bus *bus)
 252 {
 253         struct pci_dev *dev = bus->self;
 254
 255         if (pci_has_flag(PCI_PROBE_ONLY) && dev &&
 256             (dev->class >> 8) == PCI_CLASS_BRIDGE_PCI) {
 257                 pci_read_bridge_bases(bus);
 258         }
 259 }
 260
 261 void __init
 262 pcibios_update_irq(struct pci_dev *dev, int irq)
 263 {
 264         pci_write_config_byte(dev, PCI_INTERRUPT_LINE, irq);
 265 }
 266
 267 #ifdef CONFIG_HOTPLUG
 268 EXPORT_SYMBOL(PCIBIOS_MIN_IO);
 269 EXPORT_SYMBOL(PCIBIOS_MIN_MEM);
 270 #endif
 271
 272 int pci_mmap_page_range(struct pci_dev *dev, struct vm_area_struct *vma,
 273                         enum pci_mmap_state mmap_state, int write_combine)
 274 {
 275         unsigned long prot;
 276
 277         /*
 278          * I/O space can be accessed via normal processor loads and stores on
 279          * this platform but for now we elect not to do this and portable
 280          * drivers should not do this anyway.
 281          */
 282         if (mmap_state == pci_mmap_io)
 283                 return -EINVAL;
 284
 285         /*
 286          * Ignore write-combine; for now only return uncached mappings.
 287          */
 288         prot = pgprot_val(vma->vm_page_prot);
 289         prot = (prot & ~_CACHE_MASK) | _CACHE_UNCACHED;
 290         vma->vm_page_prot = __pgprot(prot);
 291
 292         return remap_pfn_range(vma, vma->vm_start, vma->vm_pgoff,
 293                 vma->vm_end - vma->vm_start, vma->vm_page_prot);
 294 }
 295
 296 char * (*pcibios_plat_setup)(char *str) __devinitdata;
 297
 298 char *__devinit pcibios_setup(char *str)
 299 {
 300         if (pcibios_plat_setup)
 301                 return pcibios_plat_setup(str);
 302         return str;
 303 }