]> git.karo-electronics.de Git - karo-tx-linux.git/blob - arch/powerpc/kernel/pci-common.c
powerpc/powernv: Reserve additional space for IOV BAR according to the number of...
[karo-tx-linux.git] / arch / powerpc / kernel / pci-common.c
1 /*
2  * Contains common pci routines for ALL ppc platform
3  * (based on pci_32.c and pci_64.c)
4  *
5  * Port for PPC64 David Engebretsen, IBM Corp.
6  * Contains common pci routines for ppc64 platform, pSeries and iSeries brands.
7  *
8  * Copyright (C) 2003 Anton Blanchard <anton@au.ibm.com>, IBM
9  *   Rework, based on alpha PCI code.
10  *
11  * Common pmac/prep/chrp pci routines. -- Cort
12  *
13  * This program is free software; you can redistribute it and/or
14  * modify it under the terms of the GNU General Public License
15  * as published by the Free Software Foundation; either version
16  * 2 of the License, or (at your option) any later version.
17  */
18
19 #include <linux/kernel.h>
20 #include <linux/pci.h>
21 #include <linux/string.h>
22 #include <linux/init.h>
23 #include <linux/delay.h>
24 #include <linux/export.h>
25 #include <linux/of_address.h>
26 #include <linux/of_pci.h>
27 #include <linux/mm.h>
28 #include <linux/list.h>
29 #include <linux/syscalls.h>
30 #include <linux/irq.h>
31 #include <linux/vmalloc.h>
32 #include <linux/slab.h>
33 #include <linux/vgaarb.h>
34
35 #include <asm/processor.h>
36 #include <asm/io.h>
37 #include <asm/prom.h>
38 #include <asm/pci-bridge.h>
39 #include <asm/byteorder.h>
40 #include <asm/machdep.h>
41 #include <asm/ppc-pci.h>
42 #include <asm/eeh.h>
43
44 static DEFINE_SPINLOCK(hose_spinlock);
45 LIST_HEAD(hose_list);
46
47 /* XXX kill that some day ... */
48 static int global_phb_number;           /* Global phb counter */
49
50 /* ISA Memory physical address */
51 resource_size_t isa_mem_base;
52
53
54 static struct dma_map_ops *pci_dma_ops = &dma_direct_ops;
55
56 void set_pci_dma_ops(struct dma_map_ops *dma_ops)
57 {
58         pci_dma_ops = dma_ops;
59 }
60
61 struct dma_map_ops *get_pci_dma_ops(void)
62 {
63         return pci_dma_ops;
64 }
65 EXPORT_SYMBOL(get_pci_dma_ops);
66
67 struct pci_controller *pcibios_alloc_controller(struct device_node *dev)
68 {
69         struct pci_controller *phb;
70
71         phb = zalloc_maybe_bootmem(sizeof(struct pci_controller), GFP_KERNEL);
72         if (phb == NULL)
73                 return NULL;
74         spin_lock(&hose_spinlock);
75         phb->global_number = global_phb_number++;
76         list_add_tail(&phb->list_node, &hose_list);
77         spin_unlock(&hose_spinlock);
78         phb->dn = dev;
79         phb->is_dynamic = mem_init_done;
80 #ifdef CONFIG_PPC64
81         if (dev) {
82                 int nid = of_node_to_nid(dev);
83
84                 if (nid < 0 || !node_online(nid))
85                         nid = -1;
86
87                 PHB_SET_NODE(phb, nid);
88         }
89 #endif
90         return phb;
91 }
92
93 void pcibios_free_controller(struct pci_controller *phb)
94 {
95         spin_lock(&hose_spinlock);
96         list_del(&phb->list_node);
97         spin_unlock(&hose_spinlock);
98
99         if (phb->is_dynamic)
100                 kfree(phb);
101 }
102
103 /*
104  * The function is used to return the minimal alignment
105  * for memory or I/O windows of the associated P2P bridge.
106  * By default, 4KiB alignment for I/O windows and 1MiB for
107  * memory windows.
108  */
109 resource_size_t pcibios_window_alignment(struct pci_bus *bus,
110                                          unsigned long type)
111 {
112         if (ppc_md.pcibios_window_alignment)
113                 return ppc_md.pcibios_window_alignment(bus, type);
114
115         /*
116          * PCI core will figure out the default
117          * alignment: 4KiB for I/O and 1MiB for
118          * memory window.
119          */
120         return 1;
121 }
122
123 void pcibios_reset_secondary_bus(struct pci_dev *dev)
124 {
125         if (ppc_md.pcibios_reset_secondary_bus) {
126                 ppc_md.pcibios_reset_secondary_bus(dev);
127                 return;
128         }
129
130         pci_reset_secondary_bus(dev);
131 }
132
133 static resource_size_t pcibios_io_size(const struct pci_controller *hose)
134 {
135 #ifdef CONFIG_PPC64
136         return hose->pci_io_size;
137 #else
138         return resource_size(&hose->io_resource);
139 #endif
140 }
141
142 int pcibios_vaddr_is_ioport(void __iomem *address)
143 {
144         int ret = 0;
145         struct pci_controller *hose;
146         resource_size_t size;
147
148         spin_lock(&hose_spinlock);
149         list_for_each_entry(hose, &hose_list, list_node) {
150                 size = pcibios_io_size(hose);
151                 if (address >= hose->io_base_virt &&
152                     address < (hose->io_base_virt + size)) {
153                         ret = 1;
154                         break;
155                 }
156         }
157         spin_unlock(&hose_spinlock);
158         return ret;
159 }
160
161 unsigned long pci_address_to_pio(phys_addr_t address)
162 {
163         struct pci_controller *hose;
164         resource_size_t size;
165         unsigned long ret = ~0;
166
167         spin_lock(&hose_spinlock);
168         list_for_each_entry(hose, &hose_list, list_node) {
169                 size = pcibios_io_size(hose);
170                 if (address >= hose->io_base_phys &&
171                     address < (hose->io_base_phys + size)) {
172                         unsigned long base =
173                                 (unsigned long)hose->io_base_virt - _IO_BASE;
174                         ret = base + (address - hose->io_base_phys);
175                         break;
176                 }
177         }
178         spin_unlock(&hose_spinlock);
179
180         return ret;
181 }
182 EXPORT_SYMBOL_GPL(pci_address_to_pio);
183
184 /*
185  * Return the domain number for this bus.
186  */
187 int pci_domain_nr(struct pci_bus *bus)
188 {
189         struct pci_controller *hose = pci_bus_to_host(bus);
190
191         return hose->global_number;
192 }
193 EXPORT_SYMBOL(pci_domain_nr);
194
195 /* This routine is meant to be used early during boot, when the
196  * PCI bus numbers have not yet been assigned, and you need to
197  * issue PCI config cycles to an OF device.
198  * It could also be used to "fix" RTAS config cycles if you want
199  * to set pci_assign_all_buses to 1 and still use RTAS for PCI
200  * config cycles.
201  */
202 struct pci_controller* pci_find_hose_for_OF_device(struct device_node* node)
203 {
204         while(node) {
205                 struct pci_controller *hose, *tmp;
206                 list_for_each_entry_safe(hose, tmp, &hose_list, list_node)
207                         if (hose->dn == node)
208                                 return hose;
209                 node = node->parent;
210         }
211         return NULL;
212 }
213
214 /*
215  * Reads the interrupt pin to determine if interrupt is use by card.
216  * If the interrupt is used, then gets the interrupt line from the
217  * openfirmware and sets it in the pci_dev and pci_config line.
218  */
219 static int pci_read_irq_line(struct pci_dev *pci_dev)
220 {
221         struct of_phandle_args oirq;
222         unsigned int virq;
223
224         pr_debug("PCI: Try to map irq for %s...\n", pci_name(pci_dev));
225
226 #ifdef DEBUG
227         memset(&oirq, 0xff, sizeof(oirq));
228 #endif
229         /* Try to get a mapping from the device-tree */
230         if (of_irq_parse_pci(pci_dev, &oirq)) {
231                 u8 line, pin;
232
233                 /* If that fails, lets fallback to what is in the config
234                  * space and map that through the default controller. We
235                  * also set the type to level low since that's what PCI
236                  * interrupts are. If your platform does differently, then
237                  * either provide a proper interrupt tree or don't use this
238                  * function.
239                  */
240                 if (pci_read_config_byte(pci_dev, PCI_INTERRUPT_PIN, &pin))
241                         return -1;
242                 if (pin == 0)
243                         return -1;
244                 if (pci_read_config_byte(pci_dev, PCI_INTERRUPT_LINE, &line) ||
245                     line == 0xff || line == 0) {
246                         return -1;
247                 }
248                 pr_debug(" No map ! Using line %d (pin %d) from PCI config\n",
249                          line, pin);
250
251                 virq = irq_create_mapping(NULL, line);
252                 if (virq != NO_IRQ)
253                         irq_set_irq_type(virq, IRQ_TYPE_LEVEL_LOW);
254         } else {
255                 pr_debug(" Got one, spec %d cells (0x%08x 0x%08x...) on %s\n",
256                          oirq.args_count, oirq.args[0], oirq.args[1],
257                          of_node_full_name(oirq.np));
258
259                 virq = irq_create_of_mapping(&oirq);
260         }
261         if(virq == NO_IRQ) {
262                 pr_debug(" Failed to map !\n");
263                 return -1;
264         }
265
266         pr_debug(" Mapped to linux irq %d\n", virq);
267
268         pci_dev->irq = virq;
269
270         return 0;
271 }
272
273 /*
274  * Platform support for /proc/bus/pci/X/Y mmap()s,
275  * modelled on the sparc64 implementation by Dave Miller.
276  *  -- paulus.
277  */
278
279 /*
280  * Adjust vm_pgoff of VMA such that it is the physical page offset
281  * corresponding to the 32-bit pci bus offset for DEV requested by the user.
282  *
283  * Basically, the user finds the base address for his device which he wishes
284  * to mmap.  They read the 32-bit value from the config space base register,
285  * add whatever PAGE_SIZE multiple offset they wish, and feed this into the
286  * offset parameter of mmap on /proc/bus/pci/XXX for that device.
287  *
288  * Returns negative error code on failure, zero on success.
289  */
290 static struct resource *__pci_mmap_make_offset(struct pci_dev *dev,
291                                                resource_size_t *offset,
292                                                enum pci_mmap_state mmap_state)
293 {
294         struct pci_controller *hose = pci_bus_to_host(dev->bus);
295         unsigned long io_offset = 0;
296         int i, res_bit;
297
298         if (hose == NULL)
299                 return NULL;            /* should never happen */
300
301         /* If memory, add on the PCI bridge address offset */
302         if (mmap_state == pci_mmap_mem) {
303 #if 0 /* See comment in pci_resource_to_user() for why this is disabled */
304                 *offset += hose->pci_mem_offset;
305 #endif
306                 res_bit = IORESOURCE_MEM;
307         } else {
308                 io_offset = (unsigned long)hose->io_base_virt - _IO_BASE;
309                 *offset += io_offset;
310                 res_bit = IORESOURCE_IO;
311         }
312
313         /*
314          * Check that the offset requested corresponds to one of the
315          * resources of the device.
316          */
317         for (i = 0; i <= PCI_ROM_RESOURCE; i++) {
318                 struct resource *rp = &dev->resource[i];
319                 int flags = rp->flags;
320
321                 /* treat ROM as memory (should be already) */
322                 if (i == PCI_ROM_RESOURCE)
323                         flags |= IORESOURCE_MEM;
324
325                 /* Active and same type? */
326                 if ((flags & res_bit) == 0)
327                         continue;
328
329                 /* In the range of this resource? */
330                 if (*offset < (rp->start & PAGE_MASK) || *offset > rp->end)
331                         continue;
332
333                 /* found it! construct the final physical address */
334                 if (mmap_state == pci_mmap_io)
335                         *offset += hose->io_base_phys - io_offset;
336                 return rp;
337         }
338
339         return NULL;
340 }
341
342 /*
343  * Set vm_page_prot of VMA, as appropriate for this architecture, for a pci
344  * device mapping.
345  */
346 static pgprot_t __pci_mmap_set_pgprot(struct pci_dev *dev, struct resource *rp,
347                                       pgprot_t protection,
348                                       enum pci_mmap_state mmap_state,
349                                       int write_combine)
350 {
351
352         /* Write combine is always 0 on non-memory space mappings. On
353          * memory space, if the user didn't pass 1, we check for a
354          * "prefetchable" resource. This is a bit hackish, but we use
355          * this to workaround the inability of /sysfs to provide a write
356          * combine bit
357          */
358         if (mmap_state != pci_mmap_mem)
359                 write_combine = 0;
360         else if (write_combine == 0) {
361                 if (rp->flags & IORESOURCE_PREFETCH)
362                         write_combine = 1;
363         }
364
365         /* XXX would be nice to have a way to ask for write-through */
366         if (write_combine)
367                 return pgprot_noncached_wc(protection);
368         else
369                 return pgprot_noncached(protection);
370 }
371
372 /*
373  * This one is used by /dev/mem and fbdev who have no clue about the
374  * PCI device, it tries to find the PCI device first and calls the
375  * above routine
376  */
377 pgprot_t pci_phys_mem_access_prot(struct file *file,
378                                   unsigned long pfn,
379                                   unsigned long size,
380                                   pgprot_t prot)
381 {
382         struct pci_dev *pdev = NULL;
383         struct resource *found = NULL;
384         resource_size_t offset = ((resource_size_t)pfn) << PAGE_SHIFT;
385         int i;
386
387         if (page_is_ram(pfn))
388                 return prot;
389
390         prot = pgprot_noncached(prot);
391         for_each_pci_dev(pdev) {
392                 for (i = 0; i <= PCI_ROM_RESOURCE; i++) {
393                         struct resource *rp = &pdev->resource[i];
394                         int flags = rp->flags;
395
396                         /* Active and same type? */
397                         if ((flags & IORESOURCE_MEM) == 0)
398                                 continue;
399                         /* In the range of this resource? */
400                         if (offset < (rp->start & PAGE_MASK) ||
401                             offset > rp->end)
402                                 continue;
403                         found = rp;
404                         break;
405                 }
406                 if (found)
407                         break;
408         }
409         if (found) {
410                 if (found->flags & IORESOURCE_PREFETCH)
411                         prot = pgprot_noncached_wc(prot);
412                 pci_dev_put(pdev);
413         }
414
415         pr_debug("PCI: Non-PCI map for %llx, prot: %lx\n",
416                  (unsigned long long)offset, pgprot_val(prot));
417
418         return prot;
419 }
420
421
422 /*
423  * Perform the actual remap of the pages for a PCI device mapping, as
424  * appropriate for this architecture.  The region in the process to map
425  * is described by vm_start and vm_end members of VMA, the base physical
426  * address is found in vm_pgoff.
427  * The pci device structure is provided so that architectures may make mapping
428  * decisions on a per-device or per-bus basis.
429  *
430  * Returns a negative error code on failure, zero on success.
431  */
432 int pci_mmap_page_range(struct pci_dev *dev, struct vm_area_struct *vma,
433                         enum pci_mmap_state mmap_state, int write_combine)
434 {
435         resource_size_t offset =
436                 ((resource_size_t)vma->vm_pgoff) << PAGE_SHIFT;
437         struct resource *rp;
438         int ret;
439
440         rp = __pci_mmap_make_offset(dev, &offset, mmap_state);
441         if (rp == NULL)
442                 return -EINVAL;
443
444         vma->vm_pgoff = offset >> PAGE_SHIFT;
445         vma->vm_page_prot = __pci_mmap_set_pgprot(dev, rp,
446                                                   vma->vm_page_prot,
447                                                   mmap_state, write_combine);
448
449         ret = remap_pfn_range(vma, vma->vm_start, vma->vm_pgoff,
450                                vma->vm_end - vma->vm_start, vma->vm_page_prot);
451
452         return ret;
453 }
454
455 /* This provides legacy IO read access on a bus */
456 int pci_legacy_read(struct pci_bus *bus, loff_t port, u32 *val, size_t size)
457 {
458         unsigned long offset;
459         struct pci_controller *hose = pci_bus_to_host(bus);
460         struct resource *rp = &hose->io_resource;
461         void __iomem *addr;
462
463         /* Check if port can be supported by that bus. We only check
464          * the ranges of the PHB though, not the bus itself as the rules
465          * for forwarding legacy cycles down bridges are not our problem
466          * here. So if the host bridge supports it, we do it.
467          */
468         offset = (unsigned long)hose->io_base_virt - _IO_BASE;
469         offset += port;
470
471         if (!(rp->flags & IORESOURCE_IO))
472                 return -ENXIO;
473         if (offset < rp->start || (offset + size) > rp->end)
474                 return -ENXIO;
475         addr = hose->io_base_virt + port;
476
477         switch(size) {
478         case 1:
479                 *((u8 *)val) = in_8(addr);
480                 return 1;
481         case 2:
482                 if (port & 1)
483                         return -EINVAL;
484                 *((u16 *)val) = in_le16(addr);
485                 return 2;
486         case 4:
487                 if (port & 3)
488                         return -EINVAL;
489                 *((u32 *)val) = in_le32(addr);
490                 return 4;
491         }
492         return -EINVAL;
493 }
494
495 /* This provides legacy IO write access on a bus */
496 int pci_legacy_write(struct pci_bus *bus, loff_t port, u32 val, size_t size)
497 {
498         unsigned long offset;
499         struct pci_controller *hose = pci_bus_to_host(bus);
500         struct resource *rp = &hose->io_resource;
501         void __iomem *addr;
502
503         /* Check if port can be supported by that bus. We only check
504          * the ranges of the PHB though, not the bus itself as the rules
505          * for forwarding legacy cycles down bridges are not our problem
506          * here. So if the host bridge supports it, we do it.
507          */
508         offset = (unsigned long)hose->io_base_virt - _IO_BASE;
509         offset += port;
510
511         if (!(rp->flags & IORESOURCE_IO))
512                 return -ENXIO;
513         if (offset < rp->start || (offset + size) > rp->end)
514                 return -ENXIO;
515         addr = hose->io_base_virt + port;
516
517         /* WARNING: The generic code is idiotic. It gets passed a pointer
518          * to what can be a 1, 2 or 4 byte quantity and always reads that
519          * as a u32, which means that we have to correct the location of
520          * the data read within those 32 bits for size 1 and 2
521          */
522         switch(size) {
523         case 1:
524                 out_8(addr, val >> 24);
525                 return 1;
526         case 2:
527                 if (port & 1)
528                         return -EINVAL;
529                 out_le16(addr, val >> 16);
530                 return 2;
531         case 4:
532                 if (port & 3)
533                         return -EINVAL;
534                 out_le32(addr, val);
535                 return 4;
536         }
537         return -EINVAL;
538 }
539
540 /* This provides legacy IO or memory mmap access on a bus */
541 int pci_mmap_legacy_page_range(struct pci_bus *bus,
542                                struct vm_area_struct *vma,
543                                enum pci_mmap_state mmap_state)
544 {
545         struct pci_controller *hose = pci_bus_to_host(bus);
546         resource_size_t offset =
547                 ((resource_size_t)vma->vm_pgoff) << PAGE_SHIFT;
548         resource_size_t size = vma->vm_end - vma->vm_start;
549         struct resource *rp;
550
551         pr_debug("pci_mmap_legacy_page_range(%04x:%02x, %s @%llx..%llx)\n",
552                  pci_domain_nr(bus), bus->number,
553                  mmap_state == pci_mmap_mem ? "MEM" : "IO",
554                  (unsigned long long)offset,
555                  (unsigned long long)(offset + size - 1));
556
557         if (mmap_state == pci_mmap_mem) {
558                 /* Hack alert !
559                  *
560                  * Because X is lame and can fail starting if it gets an error trying
561                  * to mmap legacy_mem (instead of just moving on without legacy memory
562                  * access) we fake it here by giving it anonymous memory, effectively
563                  * behaving just like /dev/zero
564                  */
565                 if ((offset + size) > hose->isa_mem_size) {
566                         printk(KERN_DEBUG
567                                "Process %s (pid:%d) mapped non-existing PCI legacy memory for 0%04x:%02x\n",
568                                current->comm, current->pid, pci_domain_nr(bus), bus->number);
569                         if (vma->vm_flags & VM_SHARED)
570                                 return shmem_zero_setup(vma);
571                         return 0;
572                 }
573                 offset += hose->isa_mem_phys;
574         } else {
575                 unsigned long io_offset = (unsigned long)hose->io_base_virt - _IO_BASE;
576                 unsigned long roffset = offset + io_offset;
577                 rp = &hose->io_resource;
578                 if (!(rp->flags & IORESOURCE_IO))
579                         return -ENXIO;
580                 if (roffset < rp->start || (roffset + size) > rp->end)
581                         return -ENXIO;
582                 offset += hose->io_base_phys;
583         }
584         pr_debug(" -> mapping phys %llx\n", (unsigned long long)offset);
585
586         vma->vm_pgoff = offset >> PAGE_SHIFT;
587         vma->vm_page_prot = pgprot_noncached(vma->vm_page_prot);
588         return remap_pfn_range(vma, vma->vm_start, vma->vm_pgoff,
589                                vma->vm_end - vma->vm_start,
590                                vma->vm_page_prot);
591 }
592
593 void pci_resource_to_user(const struct pci_dev *dev, int bar,
594                           const struct resource *rsrc,
595                           resource_size_t *start, resource_size_t *end)
596 {
597         struct pci_controller *hose = pci_bus_to_host(dev->bus);
598         resource_size_t offset = 0;
599
600         if (hose == NULL)
601                 return;
602
603         if (rsrc->flags & IORESOURCE_IO)
604                 offset = (unsigned long)hose->io_base_virt - _IO_BASE;
605
606         /* We pass a fully fixed up address to userland for MMIO instead of
607          * a BAR value because X is lame and expects to be able to use that
608          * to pass to /dev/mem !
609          *
610          * That means that we'll have potentially 64 bits values where some
611          * userland apps only expect 32 (like X itself since it thinks only
612          * Sparc has 64 bits MMIO) but if we don't do that, we break it on
613          * 32 bits CHRPs :-(
614          *
615          * Hopefully, the sysfs insterface is immune to that gunk. Once X
616          * has been fixed (and the fix spread enough), we can re-enable the
617          * 2 lines below and pass down a BAR value to userland. In that case
618          * we'll also have to re-enable the matching code in
619          * __pci_mmap_make_offset().
620          *
621          * BenH.
622          */
623 #if 0
624         else if (rsrc->flags & IORESOURCE_MEM)
625                 offset = hose->pci_mem_offset;
626 #endif
627
628         *start = rsrc->start - offset;
629         *end = rsrc->end - offset;
630 }
631
632 /**
633  * pci_process_bridge_OF_ranges - Parse PCI bridge resources from device tree
634  * @hose: newly allocated pci_controller to be setup
635  * @dev: device node of the host bridge
636  * @primary: set if primary bus (32 bits only, soon to be deprecated)
637  *
638  * This function will parse the "ranges" property of a PCI host bridge device
639  * node and setup the resource mapping of a pci controller based on its
640  * content.
641  *
642  * Life would be boring if it wasn't for a few issues that we have to deal
643  * with here:
644  *
645  *   - We can only cope with one IO space range and up to 3 Memory space
646  *     ranges. However, some machines (thanks Apple !) tend to split their
647  *     space into lots of small contiguous ranges. So we have to coalesce.
648  *
649  *   - Some busses have IO space not starting at 0, which causes trouble with
650  *     the way we do our IO resource renumbering. The code somewhat deals with
651  *     it for 64 bits but I would expect problems on 32 bits.
652  *
653  *   - Some 32 bits platforms such as 4xx can have physical space larger than
654  *     32 bits so we need to use 64 bits values for the parsing
655  */
656 void pci_process_bridge_OF_ranges(struct pci_controller *hose,
657                                   struct device_node *dev, int primary)
658 {
659         int memno = 0;
660         struct resource *res;
661         struct of_pci_range range;
662         struct of_pci_range_parser parser;
663
664         printk(KERN_INFO "PCI host bridge %s %s ranges:\n",
665                dev->full_name, primary ? "(primary)" : "");
666
667         /* Check for ranges property */
668         if (of_pci_range_parser_init(&parser, dev))
669                 return;
670
671         /* Parse it */
672         for_each_of_pci_range(&parser, &range) {
673                 /* If we failed translation or got a zero-sized region
674                  * (some FW try to feed us with non sensical zero sized regions
675                  * such as power3 which look like some kind of attempt at exposing
676                  * the VGA memory hole)
677                  */
678                 if (range.cpu_addr == OF_BAD_ADDR || range.size == 0)
679                         continue;
680
681                 /* Act based on address space type */
682                 res = NULL;
683                 switch (range.flags & IORESOURCE_TYPE_BITS) {
684                 case IORESOURCE_IO:
685                         printk(KERN_INFO
686                                "  IO 0x%016llx..0x%016llx -> 0x%016llx\n",
687                                range.cpu_addr, range.cpu_addr + range.size - 1,
688                                range.pci_addr);
689
690                         /* We support only one IO range */
691                         if (hose->pci_io_size) {
692                                 printk(KERN_INFO
693                                        " \\--> Skipped (too many) !\n");
694                                 continue;
695                         }
696 #ifdef CONFIG_PPC32
697                         /* On 32 bits, limit I/O space to 16MB */
698                         if (range.size > 0x01000000)
699                                 range.size = 0x01000000;
700
701                         /* 32 bits needs to map IOs here */
702                         hose->io_base_virt = ioremap(range.cpu_addr,
703                                                 range.size);
704
705                         /* Expect trouble if pci_addr is not 0 */
706                         if (primary)
707                                 isa_io_base =
708                                         (unsigned long)hose->io_base_virt;
709 #endif /* CONFIG_PPC32 */
710                         /* pci_io_size and io_base_phys always represent IO
711                          * space starting at 0 so we factor in pci_addr
712                          */
713                         hose->pci_io_size = range.pci_addr + range.size;
714                         hose->io_base_phys = range.cpu_addr - range.pci_addr;
715
716                         /* Build resource */
717                         res = &hose->io_resource;
718                         range.cpu_addr = range.pci_addr;
719                         break;
720                 case IORESOURCE_MEM:
721                         printk(KERN_INFO
722                                " MEM 0x%016llx..0x%016llx -> 0x%016llx %s\n",
723                                range.cpu_addr, range.cpu_addr + range.size - 1,
724                                range.pci_addr,
725                                (range.pci_space & 0x40000000) ?
726                                "Prefetch" : "");
727
728                         /* We support only 3 memory ranges */
729                         if (memno >= 3) {
730                                 printk(KERN_INFO
731                                        " \\--> Skipped (too many) !\n");
732                                 continue;
733                         }
734                         /* Handles ISA memory hole space here */
735                         if (range.pci_addr == 0) {
736                                 if (primary || isa_mem_base == 0)
737                                         isa_mem_base = range.cpu_addr;
738                                 hose->isa_mem_phys = range.cpu_addr;
739                                 hose->isa_mem_size = range.size;
740                         }
741
742                         /* Build resource */
743                         hose->mem_offset[memno] = range.cpu_addr -
744                                                         range.pci_addr;
745                         res = &hose->mem_resources[memno++];
746                         break;
747                 }
748                 if (res != NULL) {
749                         res->name = dev->full_name;
750                         res->flags = range.flags;
751                         res->start = range.cpu_addr;
752                         res->end = range.cpu_addr + range.size - 1;
753                         res->parent = res->child = res->sibling = NULL;
754                 }
755         }
756 }
757
758 /* Decide whether to display the domain number in /proc */
759 int pci_proc_domain(struct pci_bus *bus)
760 {
761         struct pci_controller *hose = pci_bus_to_host(bus);
762
763         if (!pci_has_flag(PCI_ENABLE_PROC_DOMAINS))
764                 return 0;
765         if (pci_has_flag(PCI_COMPAT_DOMAIN_0))
766                 return hose->global_number != 0;
767         return 1;
768 }
769
770 int pcibios_root_bridge_prepare(struct pci_host_bridge *bridge)
771 {
772         if (ppc_md.pcibios_root_bridge_prepare)
773                 return ppc_md.pcibios_root_bridge_prepare(bridge);
774
775         return 0;
776 }
777
778 /* This header fixup will do the resource fixup for all devices as they are
779  * probed, but not for bridge ranges
780  */
781 static void pcibios_fixup_resources(struct pci_dev *dev)
782 {
783         struct pci_controller *hose = pci_bus_to_host(dev->bus);
784         int i;
785
786         if (!hose) {
787                 printk(KERN_ERR "No host bridge for PCI dev %s !\n",
788                        pci_name(dev));
789                 return;
790         }
791
792         if (dev->is_virtfn)
793                 return;
794
795         for (i = 0; i < DEVICE_COUNT_RESOURCE; i++) {
796                 struct resource *res = dev->resource + i;
797                 struct pci_bus_region reg;
798                 if (!res->flags)
799                         continue;
800
801                 /* If we're going to re-assign everything, we mark all resources
802                  * as unset (and 0-base them). In addition, we mark BARs starting
803                  * at 0 as unset as well, except if PCI_PROBE_ONLY is also set
804                  * since in that case, we don't want to re-assign anything
805                  */
806                 pcibios_resource_to_bus(dev->bus, &reg, res);
807                 if (pci_has_flag(PCI_REASSIGN_ALL_RSRC) ||
808                     (reg.start == 0 && !pci_has_flag(PCI_PROBE_ONLY))) {
809                         /* Only print message if not re-assigning */
810                         if (!pci_has_flag(PCI_REASSIGN_ALL_RSRC))
811                                 pr_debug("PCI:%s Resource %d %016llx-%016llx [%x] "
812                                          "is unassigned\n",
813                                          pci_name(dev), i,
814                                          (unsigned long long)res->start,
815                                          (unsigned long long)res->end,
816                                          (unsigned int)res->flags);
817                         res->end -= res->start;
818                         res->start = 0;
819                         res->flags |= IORESOURCE_UNSET;
820                         continue;
821                 }
822
823                 pr_debug("PCI:%s Resource %d %016llx-%016llx [%x]\n",
824                          pci_name(dev), i,
825                          (unsigned long long)res->start,\
826                          (unsigned long long)res->end,
827                          (unsigned int)res->flags);
828         }
829
830         /* Call machine specific resource fixup */
831         if (ppc_md.pcibios_fixup_resources)
832                 ppc_md.pcibios_fixup_resources(dev);
833 }
834 DECLARE_PCI_FIXUP_HEADER(PCI_ANY_ID, PCI_ANY_ID, pcibios_fixup_resources);
835
836 /* This function tries to figure out if a bridge resource has been initialized
837  * by the firmware or not. It doesn't have to be absolutely bullet proof, but
838  * things go more smoothly when it gets it right. It should covers cases such
839  * as Apple "closed" bridge resources and bare-metal pSeries unassigned bridges
840  */
841 static int pcibios_uninitialized_bridge_resource(struct pci_bus *bus,
842                                                  struct resource *res)
843 {
844         struct pci_controller *hose = pci_bus_to_host(bus);
845         struct pci_dev *dev = bus->self;
846         resource_size_t offset;
847         struct pci_bus_region region;
848         u16 command;
849         int i;
850
851         /* We don't do anything if PCI_PROBE_ONLY is set */
852         if (pci_has_flag(PCI_PROBE_ONLY))
853                 return 0;
854
855         /* Job is a bit different between memory and IO */
856         if (res->flags & IORESOURCE_MEM) {
857                 pcibios_resource_to_bus(dev->bus, &region, res);
858
859                 /* If the BAR is non-0 then it's probably been initialized */
860                 if (region.start != 0)
861                         return 0;
862
863                 /* The BAR is 0, let's check if memory decoding is enabled on
864                  * the bridge. If not, we consider it unassigned
865                  */
866                 pci_read_config_word(dev, PCI_COMMAND, &command);
867                 if ((command & PCI_COMMAND_MEMORY) == 0)
868                         return 1;
869
870                 /* Memory decoding is enabled and the BAR is 0. If any of the bridge
871                  * resources covers that starting address (0 then it's good enough for
872                  * us for memory space)
873                  */
874                 for (i = 0; i < 3; i++) {
875                         if ((hose->mem_resources[i].flags & IORESOURCE_MEM) &&
876                             hose->mem_resources[i].start == hose->mem_offset[i])
877                                 return 0;
878                 }
879
880                 /* Well, it starts at 0 and we know it will collide so we may as
881                  * well consider it as unassigned. That covers the Apple case.
882                  */
883                 return 1;
884         } else {
885                 /* If the BAR is non-0, then we consider it assigned */
886                 offset = (unsigned long)hose->io_base_virt - _IO_BASE;
887                 if (((res->start - offset) & 0xfffffffful) != 0)
888                         return 0;
889
890                 /* Here, we are a bit different than memory as typically IO space
891                  * starting at low addresses -is- valid. What we do instead if that
892                  * we consider as unassigned anything that doesn't have IO enabled
893                  * in the PCI command register, and that's it.
894                  */
895                 pci_read_config_word(dev, PCI_COMMAND, &command);
896                 if (command & PCI_COMMAND_IO)
897                         return 0;
898
899                 /* It's starting at 0 and IO is disabled in the bridge, consider
900                  * it unassigned
901                  */
902                 return 1;
903         }
904 }
905
906 /* Fixup resources of a PCI<->PCI bridge */
907 static void pcibios_fixup_bridge(struct pci_bus *bus)
908 {
909         struct resource *res;
910         int i;
911
912         struct pci_dev *dev = bus->self;
913
914         pci_bus_for_each_resource(bus, res, i) {
915                 if (!res || !res->flags)
916                         continue;
917                 if (i >= 3 && bus->self->transparent)
918                         continue;
919
920                 /* If we're going to reassign everything, we can
921                  * shrink the P2P resource to have size as being
922                  * of 0 in order to save space.
923                  */
924                 if (pci_has_flag(PCI_REASSIGN_ALL_RSRC)) {
925                         res->flags |= IORESOURCE_UNSET;
926                         res->start = 0;
927                         res->end = -1;
928                         continue;
929                 }
930
931                 pr_debug("PCI:%s Bus rsrc %d %016llx-%016llx [%x]\n",
932                          pci_name(dev), i,
933                          (unsigned long long)res->start,\
934                          (unsigned long long)res->end,
935                          (unsigned int)res->flags);
936
937                 /* Try to detect uninitialized P2P bridge resources,
938                  * and clear them out so they get re-assigned later
939                  */
940                 if (pcibios_uninitialized_bridge_resource(bus, res)) {
941                         res->flags = 0;
942                         pr_debug("PCI:%s            (unassigned)\n", pci_name(dev));
943                 }
944         }
945 }
946
947 void pcibios_setup_bus_self(struct pci_bus *bus)
948 {
949         /* Fix up the bus resources for P2P bridges */
950         if (bus->self != NULL)
951                 pcibios_fixup_bridge(bus);
952
953         /* Platform specific bus fixups. This is currently only used
954          * by fsl_pci and I'm hoping to get rid of it at some point
955          */
956         if (ppc_md.pcibios_fixup_bus)
957                 ppc_md.pcibios_fixup_bus(bus);
958
959         /* Setup bus DMA mappings */
960         if (ppc_md.pci_dma_bus_setup)
961                 ppc_md.pci_dma_bus_setup(bus);
962 }
963
964 static void pcibios_setup_device(struct pci_dev *dev)
965 {
966         /* Fixup NUMA node as it may not be setup yet by the generic
967          * code and is needed by the DMA init
968          */
969         set_dev_node(&dev->dev, pcibus_to_node(dev->bus));
970
971         /* Hook up default DMA ops */
972         set_dma_ops(&dev->dev, pci_dma_ops);
973         set_dma_offset(&dev->dev, PCI_DRAM_OFFSET);
974
975         /* Additional platform DMA/iommu setup */
976         if (ppc_md.pci_dma_dev_setup)
977                 ppc_md.pci_dma_dev_setup(dev);
978
979         /* Read default IRQs and fixup if necessary */
980         pci_read_irq_line(dev);
981         if (ppc_md.pci_irq_fixup)
982                 ppc_md.pci_irq_fixup(dev);
983 }
984
985 int pcibios_add_device(struct pci_dev *dev)
986 {
987         /*
988          * We can only call pcibios_setup_device() after bus setup is complete,
989          * since some of the platform specific DMA setup code depends on it.
990          */
991         if (dev->bus->is_added)
992                 pcibios_setup_device(dev);
993
994 #ifdef CONFIG_PCI_IOV
995         if (ppc_md.pcibios_fixup_sriov)
996                 ppc_md.pcibios_fixup_sriov(dev);
997 #endif /* CONFIG_PCI_IOV */
998
999         return 0;
1000 }
1001
1002 void pcibios_setup_bus_devices(struct pci_bus *bus)
1003 {
1004         struct pci_dev *dev;
1005
1006         pr_debug("PCI: Fixup bus devices %d (%s)\n",
1007                  bus->number, bus->self ? pci_name(bus->self) : "PHB");
1008
1009         list_for_each_entry(dev, &bus->devices, bus_list) {
1010                 /* Cardbus can call us to add new devices to a bus, so ignore
1011                  * those who are already fully discovered
1012                  */
1013                 if (dev->is_added)
1014                         continue;
1015
1016                 pcibios_setup_device(dev);
1017         }
1018 }
1019
1020 void pcibios_set_master(struct pci_dev *dev)
1021 {
1022         /* No special bus mastering setup handling */
1023 }
1024
1025 void pcibios_fixup_bus(struct pci_bus *bus)
1026 {
1027         /* When called from the generic PCI probe, read PCI<->PCI bridge
1028          * bases. This is -not- called when generating the PCI tree from
1029          * the OF device-tree.
1030          */
1031         pci_read_bridge_bases(bus);
1032
1033         /* Now fixup the bus bus */
1034         pcibios_setup_bus_self(bus);
1035
1036         /* Now fixup devices on that bus */
1037         pcibios_setup_bus_devices(bus);
1038 }
1039 EXPORT_SYMBOL(pcibios_fixup_bus);
1040
1041 void pci_fixup_cardbus(struct pci_bus *bus)
1042 {
1043         /* Now fixup devices on that bus */
1044         pcibios_setup_bus_devices(bus);
1045 }
1046
1047
1048 static int skip_isa_ioresource_align(struct pci_dev *dev)
1049 {
1050         if (pci_has_flag(PCI_CAN_SKIP_ISA_ALIGN) &&
1051             !(dev->bus->bridge_ctl & PCI_BRIDGE_CTL_ISA))
1052                 return 1;
1053         return 0;
1054 }
1055
1056 /*
1057  * We need to avoid collisions with `mirrored' VGA ports
1058  * and other strange ISA hardware, so we always want the
1059  * addresses to be allocated in the 0x000-0x0ff region
1060  * modulo 0x400.
1061  *
1062  * Why? Because some silly external IO cards only decode
1063  * the low 10 bits of the IO address. The 0x00-0xff region
1064  * is reserved for motherboard devices that decode all 16
1065  * bits, so it's ok to allocate at, say, 0x2800-0x28ff,
1066  * but we want to try to avoid allocating at 0x2900-0x2bff
1067  * which might have be mirrored at 0x0100-0x03ff..
1068  */
1069 resource_size_t pcibios_align_resource(void *data, const struct resource *res,
1070                                 resource_size_t size, resource_size_t align)
1071 {
1072         struct pci_dev *dev = data;
1073         resource_size_t start = res->start;
1074
1075         if (res->flags & IORESOURCE_IO) {
1076                 if (skip_isa_ioresource_align(dev))
1077                         return start;
1078                 if (start & 0x300)
1079                         start = (start + 0x3ff) & ~0x3ff;
1080         }
1081
1082         return start;
1083 }
1084 EXPORT_SYMBOL(pcibios_align_resource);
1085
1086 /*
1087  * Reparent resource children of pr that conflict with res
1088  * under res, and make res replace those children.
1089  */
1090 static int reparent_resources(struct resource *parent,
1091                                      struct resource *res)
1092 {
1093         struct resource *p, **pp;
1094         struct resource **firstpp = NULL;
1095
1096         for (pp = &parent->child; (p = *pp) != NULL; pp = &p->sibling) {
1097                 if (p->end < res->start)
1098                         continue;
1099                 if (res->end < p->start)
1100                         break;
1101                 if (p->start < res->start || p->end > res->end)
1102                         return -1;      /* not completely contained */
1103                 if (firstpp == NULL)
1104                         firstpp = pp;
1105         }
1106         if (firstpp == NULL)
1107                 return -1;      /* didn't find any conflicting entries? */
1108         res->parent = parent;
1109         res->child = *firstpp;
1110         res->sibling = *pp;
1111         *firstpp = res;
1112         *pp = NULL;
1113         for (p = res->child; p != NULL; p = p->sibling) {
1114                 p->parent = res;
1115                 pr_debug("PCI: Reparented %s [%llx..%llx] under %s\n",
1116                          p->name,
1117                          (unsigned long long)p->start,
1118                          (unsigned long long)p->end, res->name);
1119         }
1120         return 0;
1121 }
1122
1123 /*
1124  *  Handle resources of PCI devices.  If the world were perfect, we could
1125  *  just allocate all the resource regions and do nothing more.  It isn't.
1126  *  On the other hand, we cannot just re-allocate all devices, as it would
1127  *  require us to know lots of host bridge internals.  So we attempt to
1128  *  keep as much of the original configuration as possible, but tweak it
1129  *  when it's found to be wrong.
1130  *
1131  *  Known BIOS problems we have to work around:
1132  *      - I/O or memory regions not configured
1133  *      - regions configured, but not enabled in the command register
1134  *      - bogus I/O addresses above 64K used
1135  *      - expansion ROMs left enabled (this may sound harmless, but given
1136  *        the fact the PCI specs explicitly allow address decoders to be
1137  *        shared between expansion ROMs and other resource regions, it's
1138  *        at least dangerous)
1139  *
1140  *  Our solution:
1141  *      (1) Allocate resources for all buses behind PCI-to-PCI bridges.
1142  *          This gives us fixed barriers on where we can allocate.
1143  *      (2) Allocate resources for all enabled devices.  If there is
1144  *          a collision, just mark the resource as unallocated. Also
1145  *          disable expansion ROMs during this step.
1146  *      (3) Try to allocate resources for disabled devices.  If the
1147  *          resources were assigned correctly, everything goes well,
1148  *          if they weren't, they won't disturb allocation of other
1149  *          resources.
1150  *      (4) Assign new addresses to resources which were either
1151  *          not configured at all or misconfigured.  If explicitly
1152  *          requested by the user, configure expansion ROM address
1153  *          as well.
1154  */
1155
1156 static void pcibios_allocate_bus_resources(struct pci_bus *bus)
1157 {
1158         struct pci_bus *b;
1159         int i;
1160         struct resource *res, *pr;
1161
1162         pr_debug("PCI: Allocating bus resources for %04x:%02x...\n",
1163                  pci_domain_nr(bus), bus->number);
1164
1165         pci_bus_for_each_resource(bus, res, i) {
1166                 if (!res || !res->flags || res->start > res->end || res->parent)
1167                         continue;
1168
1169                 /* If the resource was left unset at this point, we clear it */
1170                 if (res->flags & IORESOURCE_UNSET)
1171                         goto clear_resource;
1172
1173                 if (bus->parent == NULL)
1174                         pr = (res->flags & IORESOURCE_IO) ?
1175                                 &ioport_resource : &iomem_resource;
1176                 else {
1177                         pr = pci_find_parent_resource(bus->self, res);
1178                         if (pr == res) {
1179                                 /* this happens when the generic PCI
1180                                  * code (wrongly) decides that this
1181                                  * bridge is transparent  -- paulus
1182                                  */
1183                                 continue;
1184                         }
1185                 }
1186
1187                 pr_debug("PCI: %s (bus %d) bridge rsrc %d: %016llx-%016llx "
1188                          "[0x%x], parent %p (%s)\n",
1189                          bus->self ? pci_name(bus->self) : "PHB",
1190                          bus->number, i,
1191                          (unsigned long long)res->start,
1192                          (unsigned long long)res->end,
1193                          (unsigned int)res->flags,
1194                          pr, (pr && pr->name) ? pr->name : "nil");
1195
1196                 if (pr && !(pr->flags & IORESOURCE_UNSET)) {
1197                         struct pci_dev *dev = bus->self;
1198
1199                         if (request_resource(pr, res) == 0)
1200                                 continue;
1201                         /*
1202                          * Must be a conflict with an existing entry.
1203                          * Move that entry (or entries) under the
1204                          * bridge resource and try again.
1205                          */
1206                         if (reparent_resources(pr, res) == 0)
1207                                 continue;
1208
1209                         if (dev && i < PCI_BRIDGE_RESOURCE_NUM &&
1210                             pci_claim_bridge_resource(dev,
1211                                                 i + PCI_BRIDGE_RESOURCES) == 0)
1212                                 continue;
1213                 }
1214                 pr_warning("PCI: Cannot allocate resource region "
1215                            "%d of PCI bridge %d, will remap\n", i, bus->number);
1216         clear_resource:
1217                 /* The resource might be figured out when doing
1218                  * reassignment based on the resources required
1219                  * by the downstream PCI devices. Here we set
1220                  * the size of the resource to be 0 in order to
1221                  * save more space.
1222                  */
1223                 res->start = 0;
1224                 res->end = -1;
1225                 res->flags = 0;
1226         }
1227
1228         list_for_each_entry(b, &bus->children, node)
1229                 pcibios_allocate_bus_resources(b);
1230 }
1231
1232 static inline void alloc_resource(struct pci_dev *dev, int idx)
1233 {
1234         struct resource *pr, *r = &dev->resource[idx];
1235
1236         pr_debug("PCI: Allocating %s: Resource %d: %016llx..%016llx [%x]\n",
1237                  pci_name(dev), idx,
1238                  (unsigned long long)r->start,
1239                  (unsigned long long)r->end,
1240                  (unsigned int)r->flags);
1241
1242         pr = pci_find_parent_resource(dev, r);
1243         if (!pr || (pr->flags & IORESOURCE_UNSET) ||
1244             request_resource(pr, r) < 0) {
1245                 printk(KERN_WARNING "PCI: Cannot allocate resource region %d"
1246                        " of device %s, will remap\n", idx, pci_name(dev));
1247                 if (pr)
1248                         pr_debug("PCI:  parent is %p: %016llx-%016llx [%x]\n",
1249                                  pr,
1250                                  (unsigned long long)pr->start,
1251                                  (unsigned long long)pr->end,
1252                                  (unsigned int)pr->flags);
1253                 /* We'll assign a new address later */
1254                 r->flags |= IORESOURCE_UNSET;
1255                 r->end -= r->start;
1256                 r->start = 0;
1257         }
1258 }
1259
1260 static void __init pcibios_allocate_resources(int pass)
1261 {
1262         struct pci_dev *dev = NULL;
1263         int idx, disabled;
1264         u16 command;
1265         struct resource *r;
1266
1267         for_each_pci_dev(dev) {
1268                 pci_read_config_word(dev, PCI_COMMAND, &command);
1269                 for (idx = 0; idx <= PCI_ROM_RESOURCE; idx++) {
1270                         r = &dev->resource[idx];
1271                         if (r->parent)          /* Already allocated */
1272                                 continue;
1273                         if (!r->flags || (r->flags & IORESOURCE_UNSET))
1274                                 continue;       /* Not assigned at all */
1275                         /* We only allocate ROMs on pass 1 just in case they
1276                          * have been screwed up by firmware
1277                          */
1278                         if (idx == PCI_ROM_RESOURCE )
1279                                 disabled = 1;
1280                         if (r->flags & IORESOURCE_IO)
1281                                 disabled = !(command & PCI_COMMAND_IO);
1282                         else
1283                                 disabled = !(command & PCI_COMMAND_MEMORY);
1284                         if (pass == disabled)
1285                                 alloc_resource(dev, idx);
1286                 }
1287                 if (pass)
1288                         continue;
1289                 r = &dev->resource[PCI_ROM_RESOURCE];
1290                 if (r->flags) {
1291                         /* Turn the ROM off, leave the resource region,
1292                          * but keep it unregistered.
1293                          */
1294                         u32 reg;
1295                         pci_read_config_dword(dev, dev->rom_base_reg, &reg);
1296                         if (reg & PCI_ROM_ADDRESS_ENABLE) {
1297                                 pr_debug("PCI: Switching off ROM of %s\n",
1298                                          pci_name(dev));
1299                                 r->flags &= ~IORESOURCE_ROM_ENABLE;
1300                                 pci_write_config_dword(dev, dev->rom_base_reg,
1301                                                        reg & ~PCI_ROM_ADDRESS_ENABLE);
1302                         }
1303                 }
1304         }
1305 }
1306
1307 static void __init pcibios_reserve_legacy_regions(struct pci_bus *bus)
1308 {
1309         struct pci_controller *hose = pci_bus_to_host(bus);
1310         resource_size_t offset;
1311         struct resource *res, *pres;
1312         int i;
1313
1314         pr_debug("Reserving legacy ranges for domain %04x\n", pci_domain_nr(bus));
1315
1316         /* Check for IO */
1317         if (!(hose->io_resource.flags & IORESOURCE_IO))
1318                 goto no_io;
1319         offset = (unsigned long)hose->io_base_virt - _IO_BASE;
1320         res = kzalloc(sizeof(struct resource), GFP_KERNEL);
1321         BUG_ON(res == NULL);
1322         res->name = "Legacy IO";
1323         res->flags = IORESOURCE_IO;
1324         res->start = offset;
1325         res->end = (offset + 0xfff) & 0xfffffffful;
1326         pr_debug("Candidate legacy IO: %pR\n", res);
1327         if (request_resource(&hose->io_resource, res)) {
1328                 printk(KERN_DEBUG
1329                        "PCI %04x:%02x Cannot reserve Legacy IO %pR\n",
1330                        pci_domain_nr(bus), bus->number, res);
1331                 kfree(res);
1332         }
1333
1334  no_io:
1335         /* Check for memory */
1336         for (i = 0; i < 3; i++) {
1337                 pres = &hose->mem_resources[i];
1338                 offset = hose->mem_offset[i];
1339                 if (!(pres->flags & IORESOURCE_MEM))
1340                         continue;
1341                 pr_debug("hose mem res: %pR\n", pres);
1342                 if ((pres->start - offset) <= 0xa0000 &&
1343                     (pres->end - offset) >= 0xbffff)
1344                         break;
1345         }
1346         if (i >= 3)
1347                 return;
1348         res = kzalloc(sizeof(struct resource), GFP_KERNEL);
1349         BUG_ON(res == NULL);
1350         res->name = "Legacy VGA memory";
1351         res->flags = IORESOURCE_MEM;
1352         res->start = 0xa0000 + offset;
1353         res->end = 0xbffff + offset;
1354         pr_debug("Candidate VGA memory: %pR\n", res);
1355         if (request_resource(pres, res)) {
1356                 printk(KERN_DEBUG
1357                        "PCI %04x:%02x Cannot reserve VGA memory %pR\n",
1358                        pci_domain_nr(bus), bus->number, res);
1359                 kfree(res);
1360         }
1361 }
1362
1363 void __init pcibios_resource_survey(void)
1364 {
1365         struct pci_bus *b;
1366
1367         /* Allocate and assign resources */
1368         list_for_each_entry(b, &pci_root_buses, node)
1369                 pcibios_allocate_bus_resources(b);
1370         pcibios_allocate_resources(0);
1371         pcibios_allocate_resources(1);
1372
1373         /* Before we start assigning unassigned resource, we try to reserve
1374          * the low IO area and the VGA memory area if they intersect the
1375          * bus available resources to avoid allocating things on top of them
1376          */
1377         if (!pci_has_flag(PCI_PROBE_ONLY)) {
1378                 list_for_each_entry(b, &pci_root_buses, node)
1379                         pcibios_reserve_legacy_regions(b);
1380         }
1381
1382         /* Now, if the platform didn't decide to blindly trust the firmware,
1383          * we proceed to assigning things that were left unassigned
1384          */
1385         if (!pci_has_flag(PCI_PROBE_ONLY)) {
1386                 pr_debug("PCI: Assigning unassigned resources...\n");
1387                 pci_assign_unassigned_resources();
1388         }
1389
1390         /* Call machine dependent fixup */
1391         if (ppc_md.pcibios_fixup)
1392                 ppc_md.pcibios_fixup();
1393 }
1394
1395 /* This is used by the PCI hotplug driver to allocate resource
1396  * of newly plugged busses. We can try to consolidate with the
1397  * rest of the code later, for now, keep it as-is as our main
1398  * resource allocation function doesn't deal with sub-trees yet.
1399  */
1400 void pcibios_claim_one_bus(struct pci_bus *bus)
1401 {
1402         struct pci_dev *dev;
1403         struct pci_bus *child_bus;
1404
1405         list_for_each_entry(dev, &bus->devices, bus_list) {
1406                 int i;
1407
1408                 for (i = 0; i < PCI_NUM_RESOURCES; i++) {
1409                         struct resource *r = &dev->resource[i];
1410
1411                         if (r->parent || !r->start || !r->flags)
1412                                 continue;
1413
1414                         pr_debug("PCI: Claiming %s: "
1415                                  "Resource %d: %016llx..%016llx [%x]\n",
1416                                  pci_name(dev), i,
1417                                  (unsigned long long)r->start,
1418                                  (unsigned long long)r->end,
1419                                  (unsigned int)r->flags);
1420
1421                         if (pci_claim_resource(dev, i) == 0)
1422                                 continue;
1423
1424                         pci_claim_bridge_resource(dev, i);
1425                 }
1426         }
1427
1428         list_for_each_entry(child_bus, &bus->children, node)
1429                 pcibios_claim_one_bus(child_bus);
1430 }
1431
1432
1433 /* pcibios_finish_adding_to_bus
1434  *
1435  * This is to be called by the hotplug code after devices have been
1436  * added to a bus, this include calling it for a PHB that is just
1437  * being added
1438  */
1439 void pcibios_finish_adding_to_bus(struct pci_bus *bus)
1440 {
1441         pr_debug("PCI: Finishing adding to hotplug bus %04x:%02x\n",
1442                  pci_domain_nr(bus), bus->number);
1443
1444         /* Allocate bus and devices resources */
1445         pcibios_allocate_bus_resources(bus);
1446         pcibios_claim_one_bus(bus);
1447         if (!pci_has_flag(PCI_PROBE_ONLY))
1448                 pci_assign_unassigned_bus_resources(bus);
1449
1450         /* Fixup EEH */
1451         eeh_add_device_tree_late(bus);
1452
1453         /* Add new devices to global lists.  Register in proc, sysfs. */
1454         pci_bus_add_devices(bus);
1455
1456         /* sysfs files should only be added after devices are added */
1457         eeh_add_sysfs_files(bus);
1458 }
1459 EXPORT_SYMBOL_GPL(pcibios_finish_adding_to_bus);
1460
1461 int pcibios_enable_device(struct pci_dev *dev, int mask)
1462 {
1463         if (ppc_md.pcibios_enable_device_hook)
1464                 if (ppc_md.pcibios_enable_device_hook(dev))
1465                         return -EINVAL;
1466
1467         return pci_enable_resources(dev, mask);
1468 }
1469
1470 resource_size_t pcibios_io_space_offset(struct pci_controller *hose)
1471 {
1472         return (unsigned long) hose->io_base_virt - _IO_BASE;
1473 }
1474
1475 static void pcibios_setup_phb_resources(struct pci_controller *hose,
1476                                         struct list_head *resources)
1477 {
1478         struct resource *res;
1479         resource_size_t offset;
1480         int i;
1481
1482         /* Hookup PHB IO resource */
1483         res = &hose->io_resource;
1484
1485         if (!res->flags) {
1486                 pr_info("PCI: I/O resource not set for host"
1487                        " bridge %s (domain %d)\n",
1488                        hose->dn->full_name, hose->global_number);
1489         } else {
1490                 offset = pcibios_io_space_offset(hose);
1491
1492                 pr_debug("PCI: PHB IO resource    = %08llx-%08llx [%lx] off 0x%08llx\n",
1493                          (unsigned long long)res->start,
1494                          (unsigned long long)res->end,
1495                          (unsigned long)res->flags,
1496                          (unsigned long long)offset);
1497                 pci_add_resource_offset(resources, res, offset);
1498         }
1499
1500         /* Hookup PHB Memory resources */
1501         for (i = 0; i < 3; ++i) {
1502                 res = &hose->mem_resources[i];
1503                 if (!res->flags) {
1504                         if (i == 0)
1505                                 printk(KERN_ERR "PCI: Memory resource 0 not set for "
1506                                        "host bridge %s (domain %d)\n",
1507                                        hose->dn->full_name, hose->global_number);
1508                         continue;
1509                 }
1510                 offset = hose->mem_offset[i];
1511
1512
1513                 pr_debug("PCI: PHB MEM resource %d = %08llx-%08llx [%lx] off 0x%08llx\n", i,
1514                          (unsigned long long)res->start,
1515                          (unsigned long long)res->end,
1516                          (unsigned long)res->flags,
1517                          (unsigned long long)offset);
1518
1519                 pci_add_resource_offset(resources, res, offset);
1520         }
1521 }
1522
1523 /*
1524  * Null PCI config access functions, for the case when we can't
1525  * find a hose.
1526  */
1527 #define NULL_PCI_OP(rw, size, type)                                     \
1528 static int                                                              \
1529 null_##rw##_config_##size(struct pci_dev *dev, int offset, type val)    \
1530 {                                                                       \
1531         return PCIBIOS_DEVICE_NOT_FOUND;                                \
1532 }
1533
1534 static int
1535 null_read_config(struct pci_bus *bus, unsigned int devfn, int offset,
1536                  int len, u32 *val)
1537 {
1538         return PCIBIOS_DEVICE_NOT_FOUND;
1539 }
1540
1541 static int
1542 null_write_config(struct pci_bus *bus, unsigned int devfn, int offset,
1543                   int len, u32 val)
1544 {
1545         return PCIBIOS_DEVICE_NOT_FOUND;
1546 }
1547
1548 static struct pci_ops null_pci_ops =
1549 {
1550         .read = null_read_config,
1551         .write = null_write_config,
1552 };
1553
1554 /*
1555  * These functions are used early on before PCI scanning is done
1556  * and all of the pci_dev and pci_bus structures have been created.
1557  */
1558 static struct pci_bus *
1559 fake_pci_bus(struct pci_controller *hose, int busnr)
1560 {
1561         static struct pci_bus bus;
1562
1563         if (hose == NULL) {
1564                 printk(KERN_ERR "Can't find hose for PCI bus %d!\n", busnr);
1565         }
1566         bus.number = busnr;
1567         bus.sysdata = hose;
1568         bus.ops = hose? hose->ops: &null_pci_ops;
1569         return &bus;
1570 }
1571
1572 #define EARLY_PCI_OP(rw, size, type)                                    \
1573 int early_##rw##_config_##size(struct pci_controller *hose, int bus,    \
1574                                int devfn, int offset, type value)       \
1575 {                                                                       \
1576         return pci_bus_##rw##_config_##size(fake_pci_bus(hose, bus),    \
1577                                             devfn, offset, value);      \
1578 }
1579
1580 EARLY_PCI_OP(read, byte, u8 *)
1581 EARLY_PCI_OP(read, word, u16 *)
1582 EARLY_PCI_OP(read, dword, u32 *)
1583 EARLY_PCI_OP(write, byte, u8)
1584 EARLY_PCI_OP(write, word, u16)
1585 EARLY_PCI_OP(write, dword, u32)
1586
1587 int early_find_capability(struct pci_controller *hose, int bus, int devfn,
1588                           int cap)
1589 {
1590         return pci_bus_find_capability(fake_pci_bus(hose, bus), devfn, cap);
1591 }
1592
1593 struct device_node *pcibios_get_phb_of_node(struct pci_bus *bus)
1594 {
1595         struct pci_controller *hose = bus->sysdata;
1596
1597         return of_node_get(hose->dn);
1598 }
1599
1600 /**
1601  * pci_scan_phb - Given a pci_controller, setup and scan the PCI bus
1602  * @hose: Pointer to the PCI host controller instance structure
1603  */
1604 void pcibios_scan_phb(struct pci_controller *hose)
1605 {
1606         LIST_HEAD(resources);
1607         struct pci_bus *bus;
1608         struct device_node *node = hose->dn;
1609         int mode;
1610
1611         pr_debug("PCI: Scanning PHB %s\n", of_node_full_name(node));
1612
1613         /* Get some IO space for the new PHB */
1614         pcibios_setup_phb_io_space(hose);
1615
1616         /* Wire up PHB bus resources */
1617         pcibios_setup_phb_resources(hose, &resources);
1618
1619         hose->busn.start = hose->first_busno;
1620         hose->busn.end   = hose->last_busno;
1621         hose->busn.flags = IORESOURCE_BUS;
1622         pci_add_resource(&resources, &hose->busn);
1623
1624         /* Create an empty bus for the toplevel */
1625         bus = pci_create_root_bus(hose->parent, hose->first_busno,
1626                                   hose->ops, hose, &resources);
1627         if (bus == NULL) {
1628                 pr_err("Failed to create bus for PCI domain %04x\n",
1629                         hose->global_number);
1630                 pci_free_resource_list(&resources);
1631                 return;
1632         }
1633         hose->bus = bus;
1634
1635         /* Get probe mode and perform scan */
1636         mode = PCI_PROBE_NORMAL;
1637         if (node && ppc_md.pci_probe_mode)
1638                 mode = ppc_md.pci_probe_mode(bus);
1639         pr_debug("    probe mode: %d\n", mode);
1640         if (mode == PCI_PROBE_DEVTREE)
1641                 of_scan_bus(node, bus);
1642
1643         if (mode == PCI_PROBE_NORMAL) {
1644                 pci_bus_update_busn_res_end(bus, 255);
1645                 hose->last_busno = pci_scan_child_bus(bus);
1646                 pci_bus_update_busn_res_end(bus, hose->last_busno);
1647         }
1648
1649         /* Platform gets a chance to do some global fixups before
1650          * we proceed to resource allocation
1651          */
1652         if (ppc_md.pcibios_fixup_phb)
1653                 ppc_md.pcibios_fixup_phb(hose);
1654
1655         /* Configure PCI Express settings */
1656         if (bus && !pci_has_flag(PCI_PROBE_ONLY)) {
1657                 struct pci_bus *child;
1658                 list_for_each_entry(child, &bus->children, node)
1659                         pcie_bus_configure_settings(child);
1660         }
1661 }
1662
1663 static void fixup_hide_host_resource_fsl(struct pci_dev *dev)
1664 {
1665         int i, class = dev->class >> 8;
1666         /* When configured as agent, programing interface = 1 */
1667         int prog_if = dev->class & 0xf;
1668
1669         if ((class == PCI_CLASS_PROCESSOR_POWERPC ||
1670              class == PCI_CLASS_BRIDGE_OTHER) &&
1671                 (dev->hdr_type == PCI_HEADER_TYPE_NORMAL) &&
1672                 (prog_if == 0) &&
1673                 (dev->bus->parent == NULL)) {
1674                 for (i = 0; i < DEVICE_COUNT_RESOURCE; i++) {
1675                         dev->resource[i].start = 0;
1676                         dev->resource[i].end = 0;
1677                         dev->resource[i].flags = 0;
1678                 }
1679         }
1680 }
1681 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_MOTOROLA, PCI_ANY_ID, fixup_hide_host_resource_fsl);
1682 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_FREESCALE, PCI_ANY_ID, fixup_hide_host_resource_fsl);
1683
1684 static void fixup_vga(struct pci_dev *pdev)
1685 {
1686         u16 cmd;
1687
1688         pci_read_config_word(pdev, PCI_COMMAND, &cmd);
1689         if ((cmd & (PCI_COMMAND_IO | PCI_COMMAND_MEMORY)) || !vga_default_device())
1690                 vga_set_default_device(pdev);
1691
1692 }
1693 DECLARE_PCI_FIXUP_CLASS_FINAL(PCI_ANY_ID, PCI_ANY_ID,
1694                               PCI_CLASS_DISPLAY_VGA, 8, fixup_vga);