]> git.karo-electronics.de Git - mv-sheeva.git/blob - arch/powerpc/kvm/book3s_hv_rmhandlers.S
bc6ade9330890ed8f3cb1cc331488f285c463862
[mv-sheeva.git] / arch / powerpc / kvm / book3s_hv_rmhandlers.S
1 /*
2  * This program is free software; you can redistribute it and/or modify
3  * it under the terms of the GNU General Public License, version 2, as
4  * published by the Free Software Foundation.
5  *
6  * This program is distributed in the hope that it will be useful,
7  * but WITHOUT ANY WARRANTY; without even the implied warranty of
8  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
9  * GNU General Public License for more details.
10  *
11  * Copyright 2011 Paul Mackerras, IBM Corp. <paulus@au1.ibm.com>
12  *
13  * Derived from book3s_rmhandlers.S and other files, which are:
14  *
15  * Copyright SUSE Linux Products GmbH 2009
16  *
17  * Authors: Alexander Graf <agraf@suse.de>
18  */
19
20 #include <asm/ppc_asm.h>
21 #include <asm/kvm_asm.h>
22 #include <asm/reg.h>
23 #include <asm/mmu.h>
24 #include <asm/page.h>
25 #include <asm/ptrace.h>
26 #include <asm/hvcall.h>
27 #include <asm/asm-offsets.h>
28 #include <asm/exception-64s.h>
29
30 /*****************************************************************************
31  *                                                                           *
32  *        Real Mode handlers that need to be in the linear mapping           *
33  *                                                                           *
34  ****************************************************************************/
35
36         .globl  kvmppc_skip_interrupt
37 kvmppc_skip_interrupt:
38         mfspr   r13,SPRN_SRR0
39         addi    r13,r13,4
40         mtspr   SPRN_SRR0,r13
41         GET_SCRATCH0(r13)
42         rfid
43         b       .
44
45         .globl  kvmppc_skip_Hinterrupt
46 kvmppc_skip_Hinterrupt:
47         mfspr   r13,SPRN_HSRR0
48         addi    r13,r13,4
49         mtspr   SPRN_HSRR0,r13
50         GET_SCRATCH0(r13)
51         hrfid
52         b       .
53
54 /*
55  * Call kvmppc_handler_trampoline_enter in real mode.
56  * Must be called with interrupts hard-disabled.
57  *
58  * Input Registers:
59  *
60  * LR = return address to continue at after eventually re-enabling MMU
61  */
62 _GLOBAL(kvmppc_hv_entry_trampoline)
63         mfmsr   r10
64         LOAD_REG_ADDR(r5, kvmppc_hv_entry)
65         li      r0,MSR_RI
66         andc    r0,r10,r0
67         li      r6,MSR_IR | MSR_DR
68         andc    r6,r10,r6
69         mtmsrd  r0,1            /* clear RI in MSR */
70         mtsrr0  r5
71         mtsrr1  r6
72         RFI
73
74 #define ULONG_SIZE              8
75 #define VCPU_GPR(n)             (VCPU_GPRS + (n * ULONG_SIZE))
76
77 /******************************************************************************
78  *                                                                            *
79  *                               Entry code                                   *
80  *                                                                            *
81  *****************************************************************************/
82
83 #define XICS_XIRR               4
84 #define XICS_QIRR               0xc
85
86 /*
87  * We come in here when wakened from nap mode on a secondary hw thread.
88  * Relocation is off and most register values are lost.
89  * r13 points to the PACA.
90  */
91         .globl  kvm_start_guest
92 kvm_start_guest:
93         ld      r1,PACAEMERGSP(r13)
94         subi    r1,r1,STACK_FRAME_OVERHEAD
95
96         /* get vcpu pointer */
97         ld      r4, HSTATE_KVM_VCPU(r13)
98
99         /* We got here with an IPI; clear it */
100         ld      r5, HSTATE_XICS_PHYS(r13)
101         li      r0, 0xff
102         li      r6, XICS_QIRR
103         li      r7, XICS_XIRR
104         lwzcix  r8, r5, r7              /* ack the interrupt */
105         sync
106         stbcix  r0, r5, r6              /* clear it */
107         stwcix  r8, r5, r7              /* EOI it */
108
109 .global kvmppc_hv_entry
110 kvmppc_hv_entry:
111
112         /* Required state:
113          *
114          * R4 = vcpu pointer
115          * MSR = ~IR|DR
116          * R13 = PACA
117          * R1 = host R1
118          * all other volatile GPRS = free
119          */
120         mflr    r0
121         std     r0, HSTATE_VMHANDLER(r13)
122
123         ld      r14, VCPU_GPR(r14)(r4)
124         ld      r15, VCPU_GPR(r15)(r4)
125         ld      r16, VCPU_GPR(r16)(r4)
126         ld      r17, VCPU_GPR(r17)(r4)
127         ld      r18, VCPU_GPR(r18)(r4)
128         ld      r19, VCPU_GPR(r19)(r4)
129         ld      r20, VCPU_GPR(r20)(r4)
130         ld      r21, VCPU_GPR(r21)(r4)
131         ld      r22, VCPU_GPR(r22)(r4)
132         ld      r23, VCPU_GPR(r23)(r4)
133         ld      r24, VCPU_GPR(r24)(r4)
134         ld      r25, VCPU_GPR(r25)(r4)
135         ld      r26, VCPU_GPR(r26)(r4)
136         ld      r27, VCPU_GPR(r27)(r4)
137         ld      r28, VCPU_GPR(r28)(r4)
138         ld      r29, VCPU_GPR(r29)(r4)
139         ld      r30, VCPU_GPR(r30)(r4)
140         ld      r31, VCPU_GPR(r31)(r4)
141
142         /* Load guest PMU registers */
143         /* R4 is live here (vcpu pointer) */
144         li      r3, 1
145         sldi    r3, r3, 31              /* MMCR0_FC (freeze counters) bit */
146         mtspr   SPRN_MMCR0, r3          /* freeze all counters, disable ints */
147         isync
148         lwz     r3, VCPU_PMC(r4)        /* always load up guest PMU registers */
149         lwz     r5, VCPU_PMC + 4(r4)    /* to prevent information leak */
150         lwz     r6, VCPU_PMC + 8(r4)
151         lwz     r7, VCPU_PMC + 12(r4)
152         lwz     r8, VCPU_PMC + 16(r4)
153         lwz     r9, VCPU_PMC + 20(r4)
154 BEGIN_FTR_SECTION
155         lwz     r10, VCPU_PMC + 24(r4)
156         lwz     r11, VCPU_PMC + 28(r4)
157 END_FTR_SECTION_IFSET(CPU_FTR_ARCH_201)
158         mtspr   SPRN_PMC1, r3
159         mtspr   SPRN_PMC2, r5
160         mtspr   SPRN_PMC3, r6
161         mtspr   SPRN_PMC4, r7
162         mtspr   SPRN_PMC5, r8
163         mtspr   SPRN_PMC6, r9
164 BEGIN_FTR_SECTION
165         mtspr   SPRN_PMC7, r10
166         mtspr   SPRN_PMC8, r11
167 END_FTR_SECTION_IFSET(CPU_FTR_ARCH_201)
168         ld      r3, VCPU_MMCR(r4)
169         ld      r5, VCPU_MMCR + 8(r4)
170         ld      r6, VCPU_MMCR + 16(r4)
171         mtspr   SPRN_MMCR1, r5
172         mtspr   SPRN_MMCRA, r6
173         mtspr   SPRN_MMCR0, r3
174         isync
175
176         /* Load up FP, VMX and VSX registers */
177         bl      kvmppc_load_fp
178
179 BEGIN_FTR_SECTION
180         /* Switch DSCR to guest value */
181         ld      r5, VCPU_DSCR(r4)
182         mtspr   SPRN_DSCR, r5
183 END_FTR_SECTION_IFSET(CPU_FTR_ARCH_206)
184
185         /*
186          * Set the decrementer to the guest decrementer.
187          */
188         ld      r8,VCPU_DEC_EXPIRES(r4)
189         mftb    r7
190         subf    r3,r7,r8
191         mtspr   SPRN_DEC,r3
192         stw     r3,VCPU_DEC(r4)
193
194         ld      r5, VCPU_SPRG0(r4)
195         ld      r6, VCPU_SPRG1(r4)
196         ld      r7, VCPU_SPRG2(r4)
197         ld      r8, VCPU_SPRG3(r4)
198         mtspr   SPRN_SPRG0, r5
199         mtspr   SPRN_SPRG1, r6
200         mtspr   SPRN_SPRG2, r7
201         mtspr   SPRN_SPRG3, r8
202
203         /* Save R1 in the PACA */
204         std     r1, HSTATE_HOST_R1(r13)
205
206         /* Increment yield count if they have a VPA */
207         ld      r3, VCPU_VPA(r4)
208         cmpdi   r3, 0
209         beq     25f
210         lwz     r5, LPPACA_YIELDCOUNT(r3)
211         addi    r5, r5, 1
212         stw     r5, LPPACA_YIELDCOUNT(r3)
213 25:
214         /* Load up DAR and DSISR */
215         ld      r5, VCPU_DAR(r4)
216         lwz     r6, VCPU_DSISR(r4)
217         mtspr   SPRN_DAR, r5
218         mtspr   SPRN_DSISR, r6
219
220         /* Set partition DABR */
221         li      r5,3
222         ld      r6,VCPU_DABR(r4)
223         mtspr   SPRN_DABRX,r5
224         mtspr   SPRN_DABR,r6
225
226 BEGIN_FTR_SECTION
227         /* Restore AMR and UAMOR, set AMOR to all 1s */
228         ld      r5,VCPU_AMR(r4)
229         ld      r6,VCPU_UAMOR(r4)
230         li      r7,-1
231         mtspr   SPRN_AMR,r5
232         mtspr   SPRN_UAMOR,r6
233         mtspr   SPRN_AMOR,r7
234 END_FTR_SECTION_IFSET(CPU_FTR_ARCH_206)
235
236         /* Clear out SLB */
237         li      r6,0
238         slbmte  r6,r6
239         slbia
240         ptesync
241
242 BEGIN_FTR_SECTION
243         b       30f
244 END_FTR_SECTION_IFSET(CPU_FTR_ARCH_201)
245         /*
246          * POWER7 host -> guest partition switch code.
247          * We don't have to lock against concurrent tlbies,
248          * but we do have to coordinate across hardware threads.
249          */
250         /* Increment entry count iff exit count is zero. */
251         ld      r5,HSTATE_KVM_VCORE(r13)
252         addi    r9,r5,VCORE_ENTRY_EXIT
253 21:     lwarx   r3,0,r9
254         cmpwi   r3,0x100                /* any threads starting to exit? */
255         bge     secondary_too_late      /* if so we're too late to the party */
256         addi    r3,r3,1
257         stwcx.  r3,0,r9
258         bne     21b
259
260         /* Primary thread switches to guest partition. */
261         ld      r9,VCPU_KVM(r4)         /* pointer to struct kvm */
262         lwz     r6,VCPU_PTID(r4)
263         cmpwi   r6,0
264         bne     20f
265         ld      r6,KVM_SDR1(r9)
266         lwz     r7,KVM_LPID(r9)
267         li      r0,LPID_RSVD            /* switch to reserved LPID */
268         mtspr   SPRN_LPID,r0
269         ptesync
270         mtspr   SPRN_SDR1,r6            /* switch to partition page table */
271         mtspr   SPRN_LPID,r7
272         isync
273         li      r0,1
274         stb     r0,VCORE_IN_GUEST(r5)   /* signal secondaries to continue */
275         b       10f
276
277         /* Secondary threads wait for primary to have done partition switch */
278 20:     lbz     r0,VCORE_IN_GUEST(r5)
279         cmpwi   r0,0
280         beq     20b
281
282         /* Set LPCR.  Set the MER bit if there is a pending external irq. */
283 10:     ld      r8,KVM_LPCR(r9)
284         ld      r0,VCPU_PENDING_EXC(r4)
285         li      r7,(1 << BOOK3S_IRQPRIO_EXTERNAL)
286         oris    r7,r7,(1 << BOOK3S_IRQPRIO_EXTERNAL_LEVEL)@h
287         and.    r0,r0,r7
288         beq     11f
289         ori     r8,r8,LPCR_MER
290 11:     mtspr   SPRN_LPCR,r8
291         ld      r8,KVM_RMOR(r9)
292         mtspr   SPRN_RMOR,r8
293         isync
294
295         /* Check if HDEC expires soon */
296         mfspr   r3,SPRN_HDEC
297         cmpwi   r3,10
298         li      r12,BOOK3S_INTERRUPT_HV_DECREMENTER
299         mr      r9,r4
300         blt     hdec_soon
301
302         /*
303          * Invalidate the TLB if we could possibly have stale TLB
304          * entries for this partition on this core due to the use
305          * of tlbiel.
306          * XXX maybe only need this on primary thread?
307          */
308         ld      r9,VCPU_KVM(r4)         /* pointer to struct kvm */
309         lwz     r5,VCPU_VCPUID(r4)
310         lhz     r6,PACAPACAINDEX(r13)
311         rldimi  r6,r5,0,62              /* XXX map as if threads 1:1 p:v */
312         lhz     r8,VCPU_LAST_CPU(r4)
313         sldi    r7,r6,1                 /* see if this is the same vcpu */
314         add     r7,r7,r9                /* as last ran on this pcpu */
315         lhz     r0,KVM_LAST_VCPU(r7)
316         cmpw    r6,r8                   /* on the same cpu core as last time? */
317         bne     3f
318         cmpw    r0,r5                   /* same vcpu as this core last ran? */
319         beq     1f
320 3:      sth     r6,VCPU_LAST_CPU(r4)    /* if not, invalidate partition TLB */
321         sth     r5,KVM_LAST_VCPU(r7)
322         li      r6,128
323         mtctr   r6
324         li      r7,0x800                /* IS field = 0b10 */
325         ptesync
326 2:      tlbiel  r7
327         addi    r7,r7,0x1000
328         bdnz    2b
329         ptesync
330 1:
331
332         /* Save purr/spurr */
333         mfspr   r5,SPRN_PURR
334         mfspr   r6,SPRN_SPURR
335         std     r5,HSTATE_PURR(r13)
336         std     r6,HSTATE_SPURR(r13)
337         ld      r7,VCPU_PURR(r4)
338         ld      r8,VCPU_SPURR(r4)
339         mtspr   SPRN_PURR,r7
340         mtspr   SPRN_SPURR,r8
341         b       31f
342
343         /*
344          * PPC970 host -> guest partition switch code.
345          * We have to lock against concurrent tlbies,
346          * using native_tlbie_lock to lock against host tlbies
347          * and kvm->arch.tlbie_lock to lock against guest tlbies.
348          * We also have to invalidate the TLB since its
349          * entries aren't tagged with the LPID.
350          */
351 30:     ld      r9,VCPU_KVM(r4)         /* pointer to struct kvm */
352
353         /* first take native_tlbie_lock */
354         .section ".toc","aw"
355 toc_tlbie_lock:
356         .tc     native_tlbie_lock[TC],native_tlbie_lock
357         .previous
358         ld      r3,toc_tlbie_lock@toc(2)
359         lwz     r8,PACA_LOCK_TOKEN(r13)
360 24:     lwarx   r0,0,r3
361         cmpwi   r0,0
362         bne     24b
363         stwcx.  r8,0,r3
364         bne     24b
365         isync
366
367         ld      r7,KVM_LPCR(r9)         /* use kvm->arch.lpcr to store HID4 */
368         li      r0,0x18f
369         rotldi  r0,r0,HID4_LPID5_SH     /* all lpid bits in HID4 = 1 */
370         or      r0,r7,r0
371         ptesync
372         sync
373         mtspr   SPRN_HID4,r0            /* switch to reserved LPID */
374         isync
375         li      r0,0
376         stw     r0,0(r3)                /* drop native_tlbie_lock */
377
378         /* invalidate the whole TLB */
379         li      r0,256
380         mtctr   r0
381         li      r6,0
382 25:     tlbiel  r6
383         addi    r6,r6,0x1000
384         bdnz    25b
385         ptesync
386
387         /* Take the guest's tlbie_lock */
388         addi    r3,r9,KVM_TLBIE_LOCK
389 24:     lwarx   r0,0,r3
390         cmpwi   r0,0
391         bne     24b
392         stwcx.  r8,0,r3
393         bne     24b
394         isync
395         ld      r6,KVM_SDR1(r9)
396         mtspr   SPRN_SDR1,r6            /* switch to partition page table */
397
398         /* Set up HID4 with the guest's LPID etc. */
399         sync
400         mtspr   SPRN_HID4,r7
401         isync
402
403         /* drop the guest's tlbie_lock */
404         li      r0,0
405         stw     r0,0(r3)
406
407         /* Check if HDEC expires soon */
408         mfspr   r3,SPRN_HDEC
409         cmpwi   r3,10
410         li      r12,BOOK3S_INTERRUPT_HV_DECREMENTER
411         mr      r9,r4
412         blt     hdec_soon
413
414         /* Enable HDEC interrupts */
415         mfspr   r0,SPRN_HID0
416         li      r3,1
417         rldimi  r0,r3, HID0_HDICE_SH, 64-HID0_HDICE_SH-1
418         sync
419         mtspr   SPRN_HID0,r0
420         mfspr   r0,SPRN_HID0
421         mfspr   r0,SPRN_HID0
422         mfspr   r0,SPRN_HID0
423         mfspr   r0,SPRN_HID0
424         mfspr   r0,SPRN_HID0
425         mfspr   r0,SPRN_HID0
426
427         /* Load up guest SLB entries */
428 31:     lwz     r5,VCPU_SLB_MAX(r4)
429         cmpwi   r5,0
430         beq     9f
431         mtctr   r5
432         addi    r6,r4,VCPU_SLB
433 1:      ld      r8,VCPU_SLB_E(r6)
434         ld      r9,VCPU_SLB_V(r6)
435         slbmte  r9,r8
436         addi    r6,r6,VCPU_SLB_SIZE
437         bdnz    1b
438 9:
439
440         /* Restore state of CTRL run bit; assume 1 on entry */
441         lwz     r5,VCPU_CTRL(r4)
442         andi.   r5,r5,1
443         bne     4f
444         mfspr   r6,SPRN_CTRLF
445         clrrdi  r6,r6,1
446         mtspr   SPRN_CTRLT,r6
447 4:
448         ld      r6, VCPU_CTR(r4)
449         lwz     r7, VCPU_XER(r4)
450
451         mtctr   r6
452         mtxer   r7
453
454         /* Move SRR0 and SRR1 into the respective regs */
455         ld      r6, VCPU_SRR0(r4)
456         ld      r7, VCPU_SRR1(r4)
457         mtspr   SPRN_SRR0, r6
458         mtspr   SPRN_SRR1, r7
459
460         ld      r10, VCPU_PC(r4)
461
462         ld      r11, VCPU_MSR(r4)       /* r10 = vcpu->arch.msr & ~MSR_HV */
463         rldicl  r11, r11, 63 - MSR_HV_LG, 1
464         rotldi  r11, r11, 1 + MSR_HV_LG
465         ori     r11, r11, MSR_ME
466
467 fast_guest_return:
468         mtspr   SPRN_HSRR0,r10
469         mtspr   SPRN_HSRR1,r11
470
471         /* Activate guest mode, so faults get handled by KVM */
472         li      r9, KVM_GUEST_MODE_GUEST
473         stb     r9, HSTATE_IN_GUEST(r13)
474
475         /* Enter guest */
476
477         ld      r5, VCPU_LR(r4)
478         lwz     r6, VCPU_CR(r4)
479         mtlr    r5
480         mtcr    r6
481
482         ld      r0, VCPU_GPR(r0)(r4)
483         ld      r1, VCPU_GPR(r1)(r4)
484         ld      r2, VCPU_GPR(r2)(r4)
485         ld      r3, VCPU_GPR(r3)(r4)
486         ld      r5, VCPU_GPR(r5)(r4)
487         ld      r6, VCPU_GPR(r6)(r4)
488         ld      r7, VCPU_GPR(r7)(r4)
489         ld      r8, VCPU_GPR(r8)(r4)
490         ld      r9, VCPU_GPR(r9)(r4)
491         ld      r10, VCPU_GPR(r10)(r4)
492         ld      r11, VCPU_GPR(r11)(r4)
493         ld      r12, VCPU_GPR(r12)(r4)
494         ld      r13, VCPU_GPR(r13)(r4)
495
496         ld      r4, VCPU_GPR(r4)(r4)
497
498         hrfid
499         b       .
500
501 /******************************************************************************
502  *                                                                            *
503  *                               Exit code                                    *
504  *                                                                            *
505  *****************************************************************************/
506
507 /*
508  * We come here from the first-level interrupt handlers.
509  */
510         .globl  kvmppc_interrupt
511 kvmppc_interrupt:
512         /*
513          * Register contents:
514          * R12          = interrupt vector
515          * R13          = PACA
516          * guest CR, R12 saved in shadow VCPU SCRATCH1/0
517          * guest R13 saved in SPRN_SCRATCH0
518          */
519         /* abuse host_r2 as third scratch area; we get r2 from PACATOC(r13) */
520         std     r9, HSTATE_HOST_R2(r13)
521         ld      r9, HSTATE_KVM_VCPU(r13)
522
523         /* Save registers */
524
525         std     r0, VCPU_GPR(r0)(r9)
526         std     r1, VCPU_GPR(r1)(r9)
527         std     r2, VCPU_GPR(r2)(r9)
528         std     r3, VCPU_GPR(r3)(r9)
529         std     r4, VCPU_GPR(r4)(r9)
530         std     r5, VCPU_GPR(r5)(r9)
531         std     r6, VCPU_GPR(r6)(r9)
532         std     r7, VCPU_GPR(r7)(r9)
533         std     r8, VCPU_GPR(r8)(r9)
534         ld      r0, HSTATE_HOST_R2(r13)
535         std     r0, VCPU_GPR(r9)(r9)
536         std     r10, VCPU_GPR(r10)(r9)
537         std     r11, VCPU_GPR(r11)(r9)
538         ld      r3, HSTATE_SCRATCH0(r13)
539         lwz     r4, HSTATE_SCRATCH1(r13)
540         std     r3, VCPU_GPR(r12)(r9)
541         stw     r4, VCPU_CR(r9)
542
543         /* Restore R1/R2 so we can handle faults */
544         ld      r1, HSTATE_HOST_R1(r13)
545         ld      r2, PACATOC(r13)
546
547         mfspr   r10, SPRN_SRR0
548         mfspr   r11, SPRN_SRR1
549         std     r10, VCPU_SRR0(r9)
550         std     r11, VCPU_SRR1(r9)
551         andi.   r0, r12, 2              /* need to read HSRR0/1? */
552         beq     1f
553         mfspr   r10, SPRN_HSRR0
554         mfspr   r11, SPRN_HSRR1
555         clrrdi  r12, r12, 2
556 1:      std     r10, VCPU_PC(r9)
557         std     r11, VCPU_MSR(r9)
558
559         GET_SCRATCH0(r3)
560         mflr    r4
561         std     r3, VCPU_GPR(r13)(r9)
562         std     r4, VCPU_LR(r9)
563
564         /* Unset guest mode */
565         li      r0, KVM_GUEST_MODE_NONE
566         stb     r0, HSTATE_IN_GUEST(r13)
567
568         stw     r12,VCPU_TRAP(r9)
569
570         /* See if this is a leftover HDEC interrupt */
571         cmpwi   r12,BOOK3S_INTERRUPT_HV_DECREMENTER
572         bne     2f
573         mfspr   r3,SPRN_HDEC
574         cmpwi   r3,0
575         bge     ignore_hdec
576 2:
577         /* See if this is something we can handle in real mode */
578         cmpwi   r12,BOOK3S_INTERRUPT_SYSCALL
579         beq     hcall_try_real_mode
580 hcall_real_cont:
581
582         /* Check for mediated interrupts (could be done earlier really ...) */
583 BEGIN_FTR_SECTION
584         cmpwi   r12,BOOK3S_INTERRUPT_EXTERNAL
585         bne+    1f
586         ld      r5,VCPU_KVM(r9)
587         ld      r5,KVM_LPCR(r5)
588         andi.   r0,r11,MSR_EE
589         beq     1f
590         andi.   r0,r5,LPCR_MER
591         bne     bounce_ext_interrupt
592 1:
593 END_FTR_SECTION_IFSET(CPU_FTR_ARCH_206)
594
595         /* Save DEC */
596         mfspr   r5,SPRN_DEC
597         mftb    r6
598         extsw   r5,r5
599         add     r5,r5,r6
600         std     r5,VCPU_DEC_EXPIRES(r9)
601
602         /* Save HEIR (HV emulation assist reg) in last_inst
603            if this is an HEI (HV emulation interrupt, e40) */
604         li      r3,-1
605 BEGIN_FTR_SECTION
606         cmpwi   r12,BOOK3S_INTERRUPT_H_EMUL_ASSIST
607         bne     11f
608         mfspr   r3,SPRN_HEIR
609 END_FTR_SECTION_IFSET(CPU_FTR_ARCH_206)
610 11:     stw     r3,VCPU_LAST_INST(r9)
611
612         /* Save more register state  */
613         mfxer   r5
614         mfdar   r6
615         mfdsisr r7
616         mfctr   r8
617
618         stw     r5, VCPU_XER(r9)
619         std     r6, VCPU_DAR(r9)
620         stw     r7, VCPU_DSISR(r9)
621         std     r8, VCPU_CTR(r9)
622         /* grab HDAR & HDSISR if HV data storage interrupt (HDSI) */
623 BEGIN_FTR_SECTION
624         cmpwi   r12,BOOK3S_INTERRUPT_H_DATA_STORAGE
625         beq     6f
626 END_FTR_SECTION_IFSET(CPU_FTR_ARCH_206)
627 7:      std     r6, VCPU_FAULT_DAR(r9)
628         stw     r7, VCPU_FAULT_DSISR(r9)
629
630         /* Save guest CTRL register, set runlatch to 1 */
631         mfspr   r6,SPRN_CTRLF
632         stw     r6,VCPU_CTRL(r9)
633         andi.   r0,r6,1
634         bne     4f
635         ori     r6,r6,1
636         mtspr   SPRN_CTRLT,r6
637 4:
638         /* Read the guest SLB and save it away */
639         lwz     r0,VCPU_SLB_NR(r9)      /* number of entries in SLB */
640         mtctr   r0
641         li      r6,0
642         addi    r7,r9,VCPU_SLB
643         li      r5,0
644 1:      slbmfee r8,r6
645         andis.  r0,r8,SLB_ESID_V@h
646         beq     2f
647         add     r8,r8,r6                /* put index in */
648         slbmfev r3,r6
649         std     r8,VCPU_SLB_E(r7)
650         std     r3,VCPU_SLB_V(r7)
651         addi    r7,r7,VCPU_SLB_SIZE
652         addi    r5,r5,1
653 2:      addi    r6,r6,1
654         bdnz    1b
655         stw     r5,VCPU_SLB_MAX(r9)
656
657         /*
658          * Save the guest PURR/SPURR
659          */
660 BEGIN_FTR_SECTION
661         mfspr   r5,SPRN_PURR
662         mfspr   r6,SPRN_SPURR
663         ld      r7,VCPU_PURR(r9)
664         ld      r8,VCPU_SPURR(r9)
665         std     r5,VCPU_PURR(r9)
666         std     r6,VCPU_SPURR(r9)
667         subf    r5,r7,r5
668         subf    r6,r8,r6
669
670         /*
671          * Restore host PURR/SPURR and add guest times
672          * so that the time in the guest gets accounted.
673          */
674         ld      r3,HSTATE_PURR(r13)
675         ld      r4,HSTATE_SPURR(r13)
676         add     r3,r3,r5
677         add     r4,r4,r6
678         mtspr   SPRN_PURR,r3
679         mtspr   SPRN_SPURR,r4
680 END_FTR_SECTION_IFCLR(CPU_FTR_ARCH_201)
681
682         /* Clear out SLB */
683         li      r5,0
684         slbmte  r5,r5
685         slbia
686         ptesync
687
688 hdec_soon:
689 BEGIN_FTR_SECTION
690         b       32f
691 END_FTR_SECTION_IFSET(CPU_FTR_ARCH_201)
692         /*
693          * POWER7 guest -> host partition switch code.
694          * We don't have to lock against tlbies but we do
695          * have to coordinate the hardware threads.
696          */
697         /* Increment the threads-exiting-guest count in the 0xff00
698            bits of vcore->entry_exit_count */
699         lwsync
700         ld      r5,HSTATE_KVM_VCORE(r13)
701         addi    r6,r5,VCORE_ENTRY_EXIT
702 41:     lwarx   r3,0,r6
703         addi    r0,r3,0x100
704         stwcx.  r0,0,r6
705         bne     41b
706
707         /*
708          * At this point we have an interrupt that we have to pass
709          * up to the kernel or qemu; we can't handle it in real mode.
710          * Thus we have to do a partition switch, so we have to
711          * collect the other threads, if we are the first thread
712          * to take an interrupt.  To do this, we set the HDEC to 0,
713          * which causes an HDEC interrupt in all threads within 2ns
714          * because the HDEC register is shared between all 4 threads.
715          * However, we don't need to bother if this is an HDEC
716          * interrupt, since the other threads will already be on their
717          * way here in that case.
718          */
719         cmpwi   r12,BOOK3S_INTERRUPT_HV_DECREMENTER
720         beq     40f
721         cmpwi   r3,0x100        /* Are we the first here? */
722         bge     40f
723         cmpwi   r3,1
724         ble     40f
725         li      r0,0
726         mtspr   SPRN_HDEC,r0
727 40:
728
729         /* Secondary threads wait for primary to do partition switch */
730         ld      r4,VCPU_KVM(r9)         /* pointer to struct kvm */
731         ld      r5,HSTATE_KVM_VCORE(r13)
732         lwz     r3,VCPU_PTID(r9)
733         cmpwi   r3,0
734         beq     15f
735         HMT_LOW
736 13:     lbz     r3,VCORE_IN_GUEST(r5)
737         cmpwi   r3,0
738         bne     13b
739         HMT_MEDIUM
740         b       16f
741
742         /* Primary thread waits for all the secondaries to exit guest */
743 15:     lwz     r3,VCORE_ENTRY_EXIT(r5)
744         srwi    r0,r3,8
745         clrldi  r3,r3,56
746         cmpw    r3,r0
747         bne     15b
748         isync
749
750         /* Primary thread switches back to host partition */
751         ld      r6,KVM_HOST_SDR1(r4)
752         lwz     r7,KVM_HOST_LPID(r4)
753         li      r8,LPID_RSVD            /* switch to reserved LPID */
754         mtspr   SPRN_LPID,r8
755         ptesync
756         mtspr   SPRN_SDR1,r6            /* switch to partition page table */
757         mtspr   SPRN_LPID,r7
758         isync
759         li      r0,0
760         stb     r0,VCORE_IN_GUEST(r5)
761         lis     r8,0x7fff               /* MAX_INT@h */
762         mtspr   SPRN_HDEC,r8
763
764 16:     ld      r8,KVM_HOST_LPCR(r4)
765         mtspr   SPRN_LPCR,r8
766         isync
767         b       33f
768
769         /*
770          * PPC970 guest -> host partition switch code.
771          * We have to lock against concurrent tlbies, and
772          * we have to flush the whole TLB.
773          */
774 32:     ld      r4,VCPU_KVM(r9)         /* pointer to struct kvm */
775
776         /* Take the guest's tlbie_lock */
777         lwz     r8,PACA_LOCK_TOKEN(r13)
778         addi    r3,r4,KVM_TLBIE_LOCK
779 24:     lwarx   r0,0,r3
780         cmpwi   r0,0
781         bne     24b
782         stwcx.  r8,0,r3
783         bne     24b
784         isync
785
786         ld      r7,KVM_HOST_LPCR(r4)    /* use kvm->arch.host_lpcr for HID4 */
787         li      r0,0x18f
788         rotldi  r0,r0,HID4_LPID5_SH     /* all lpid bits in HID4 = 1 */
789         or      r0,r7,r0
790         ptesync
791         sync
792         mtspr   SPRN_HID4,r0            /* switch to reserved LPID */
793         isync
794         li      r0,0
795         stw     r0,0(r3)                /* drop guest tlbie_lock */
796
797         /* invalidate the whole TLB */
798         li      r0,256
799         mtctr   r0
800         li      r6,0
801 25:     tlbiel  r6
802         addi    r6,r6,0x1000
803         bdnz    25b
804         ptesync
805
806         /* take native_tlbie_lock */
807         ld      r3,toc_tlbie_lock@toc(2)
808 24:     lwarx   r0,0,r3
809         cmpwi   r0,0
810         bne     24b
811         stwcx.  r8,0,r3
812         bne     24b
813         isync
814
815         ld      r6,KVM_HOST_SDR1(r4)
816         mtspr   SPRN_SDR1,r6            /* switch to host page table */
817
818         /* Set up host HID4 value */
819         sync
820         mtspr   SPRN_HID4,r7
821         isync
822         li      r0,0
823         stw     r0,0(r3)                /* drop native_tlbie_lock */
824
825         lis     r8,0x7fff               /* MAX_INT@h */
826         mtspr   SPRN_HDEC,r8
827
828         /* Disable HDEC interrupts */
829         mfspr   r0,SPRN_HID0
830         li      r3,0
831         rldimi  r0,r3, HID0_HDICE_SH, 64-HID0_HDICE_SH-1
832         sync
833         mtspr   SPRN_HID0,r0
834         mfspr   r0,SPRN_HID0
835         mfspr   r0,SPRN_HID0
836         mfspr   r0,SPRN_HID0
837         mfspr   r0,SPRN_HID0
838         mfspr   r0,SPRN_HID0
839         mfspr   r0,SPRN_HID0
840
841         /* load host SLB entries */
842 33:     ld      r8,PACA_SLBSHADOWPTR(r13)
843
844         .rept   SLB_NUM_BOLTED
845         ld      r5,SLBSHADOW_SAVEAREA(r8)
846         ld      r6,SLBSHADOW_SAVEAREA+8(r8)
847         andis.  r7,r5,SLB_ESID_V@h
848         beq     1f
849         slbmte  r6,r5
850 1:      addi    r8,r8,16
851         .endr
852
853         /* Save and reset AMR and UAMOR before turning on the MMU */
854 BEGIN_FTR_SECTION
855         mfspr   r5,SPRN_AMR
856         mfspr   r6,SPRN_UAMOR
857         std     r5,VCPU_AMR(r9)
858         std     r6,VCPU_UAMOR(r9)
859         li      r6,0
860         mtspr   SPRN_AMR,r6
861 END_FTR_SECTION_IFSET(CPU_FTR_ARCH_206)
862
863         /* Restore host DABR and DABRX */
864         ld      r5,HSTATE_DABR(r13)
865         li      r6,7
866         mtspr   SPRN_DABR,r5
867         mtspr   SPRN_DABRX,r6
868
869         /* Switch DSCR back to host value */
870 BEGIN_FTR_SECTION
871         mfspr   r8, SPRN_DSCR
872         ld      r7, HSTATE_DSCR(r13)
873         std     r8, VCPU_DSCR(r7)
874         mtspr   SPRN_DSCR, r7
875 END_FTR_SECTION_IFSET(CPU_FTR_ARCH_206)
876
877         /* Save non-volatile GPRs */
878         std     r14, VCPU_GPR(r14)(r9)
879         std     r15, VCPU_GPR(r15)(r9)
880         std     r16, VCPU_GPR(r16)(r9)
881         std     r17, VCPU_GPR(r17)(r9)
882         std     r18, VCPU_GPR(r18)(r9)
883         std     r19, VCPU_GPR(r19)(r9)
884         std     r20, VCPU_GPR(r20)(r9)
885         std     r21, VCPU_GPR(r21)(r9)
886         std     r22, VCPU_GPR(r22)(r9)
887         std     r23, VCPU_GPR(r23)(r9)
888         std     r24, VCPU_GPR(r24)(r9)
889         std     r25, VCPU_GPR(r25)(r9)
890         std     r26, VCPU_GPR(r26)(r9)
891         std     r27, VCPU_GPR(r27)(r9)
892         std     r28, VCPU_GPR(r28)(r9)
893         std     r29, VCPU_GPR(r29)(r9)
894         std     r30, VCPU_GPR(r30)(r9)
895         std     r31, VCPU_GPR(r31)(r9)
896
897         /* Save SPRGs */
898         mfspr   r3, SPRN_SPRG0
899         mfspr   r4, SPRN_SPRG1
900         mfspr   r5, SPRN_SPRG2
901         mfspr   r6, SPRN_SPRG3
902         std     r3, VCPU_SPRG0(r9)
903         std     r4, VCPU_SPRG1(r9)
904         std     r5, VCPU_SPRG2(r9)
905         std     r6, VCPU_SPRG3(r9)
906
907         /* Increment yield count if they have a VPA */
908         ld      r8, VCPU_VPA(r9)        /* do they have a VPA? */
909         cmpdi   r8, 0
910         beq     25f
911         lwz     r3, LPPACA_YIELDCOUNT(r8)
912         addi    r3, r3, 1
913         stw     r3, LPPACA_YIELDCOUNT(r8)
914 25:
915         /* Save PMU registers if requested */
916         /* r8 and cr0.eq are live here */
917         li      r3, 1
918         sldi    r3, r3, 31              /* MMCR0_FC (freeze counters) bit */
919         mfspr   r4, SPRN_MMCR0          /* save MMCR0 */
920         mtspr   SPRN_MMCR0, r3          /* freeze all counters, disable ints */
921         isync
922         beq     21f                     /* if no VPA, save PMU stuff anyway */
923         lbz     r7, LPPACA_PMCINUSE(r8)
924         cmpwi   r7, 0                   /* did they ask for PMU stuff to be saved? */
925         bne     21f
926         std     r3, VCPU_MMCR(r9)       /* if not, set saved MMCR0 to FC */
927         b       22f
928 21:     mfspr   r5, SPRN_MMCR1
929         mfspr   r6, SPRN_MMCRA
930         std     r4, VCPU_MMCR(r9)
931         std     r5, VCPU_MMCR + 8(r9)
932         std     r6, VCPU_MMCR + 16(r9)
933         mfspr   r3, SPRN_PMC1
934         mfspr   r4, SPRN_PMC2
935         mfspr   r5, SPRN_PMC3
936         mfspr   r6, SPRN_PMC4
937         mfspr   r7, SPRN_PMC5
938         mfspr   r8, SPRN_PMC6
939 BEGIN_FTR_SECTION
940         mfspr   r10, SPRN_PMC7
941         mfspr   r11, SPRN_PMC8
942 END_FTR_SECTION_IFSET(CPU_FTR_ARCH_201)
943         stw     r3, VCPU_PMC(r9)
944         stw     r4, VCPU_PMC + 4(r9)
945         stw     r5, VCPU_PMC + 8(r9)
946         stw     r6, VCPU_PMC + 12(r9)
947         stw     r7, VCPU_PMC + 16(r9)
948         stw     r8, VCPU_PMC + 20(r9)
949 BEGIN_FTR_SECTION
950         stw     r10, VCPU_PMC + 24(r9)
951         stw     r11, VCPU_PMC + 28(r9)
952 END_FTR_SECTION_IFSET(CPU_FTR_ARCH_201)
953 22:
954         /* save FP state */
955         mr      r3, r9
956         bl      .kvmppc_save_fp
957
958         /* Secondary threads go off to take a nap on POWER7 */
959 BEGIN_FTR_SECTION
960         lwz     r0,VCPU_PTID(r3)
961         cmpwi   r0,0
962         bne     secondary_nap
963 END_FTR_SECTION_IFSET(CPU_FTR_ARCH_206)
964
965         /*
966          * Reload DEC.  HDEC interrupts were disabled when
967          * we reloaded the host's LPCR value.
968          */
969         ld      r3, HSTATE_DECEXP(r13)
970         mftb    r4
971         subf    r4, r4, r3
972         mtspr   SPRN_DEC, r4
973
974         /* Reload the host's PMU registers */
975         ld      r3, PACALPPACAPTR(r13)  /* is the host using the PMU? */
976         lbz     r4, LPPACA_PMCINUSE(r3)
977         cmpwi   r4, 0
978         beq     23f                     /* skip if not */
979         lwz     r3, HSTATE_PMC(r13)
980         lwz     r4, HSTATE_PMC + 4(r13)
981         lwz     r5, HSTATE_PMC + 8(r13)
982         lwz     r6, HSTATE_PMC + 12(r13)
983         lwz     r8, HSTATE_PMC + 16(r13)
984         lwz     r9, HSTATE_PMC + 20(r13)
985 BEGIN_FTR_SECTION
986         lwz     r10, HSTATE_PMC + 24(r13)
987         lwz     r11, HSTATE_PMC + 28(r13)
988 END_FTR_SECTION_IFSET(CPU_FTR_ARCH_201)
989         mtspr   SPRN_PMC1, r3
990         mtspr   SPRN_PMC2, r4
991         mtspr   SPRN_PMC3, r5
992         mtspr   SPRN_PMC4, r6
993         mtspr   SPRN_PMC5, r8
994         mtspr   SPRN_PMC6, r9
995 BEGIN_FTR_SECTION
996         mtspr   SPRN_PMC7, r10
997         mtspr   SPRN_PMC8, r11
998 END_FTR_SECTION_IFSET(CPU_FTR_ARCH_201)
999         ld      r3, HSTATE_MMCR(r13)
1000         ld      r4, HSTATE_MMCR + 8(r13)
1001         ld      r5, HSTATE_MMCR + 16(r13)
1002         mtspr   SPRN_MMCR1, r4
1003         mtspr   SPRN_MMCRA, r5
1004         mtspr   SPRN_MMCR0, r3
1005         isync
1006 23:
1007         /*
1008          * For external and machine check interrupts, we need
1009          * to call the Linux handler to process the interrupt.
1010          * We do that by jumping to the interrupt vector address
1011          * which we have in r12.  The [h]rfid at the end of the
1012          * handler will return to the book3s_hv_interrupts.S code.
1013          * For other interrupts we do the rfid to get back
1014          * to the book3s_interrupts.S code here.
1015          */
1016         ld      r8, HSTATE_VMHANDLER(r13)
1017         ld      r7, HSTATE_HOST_MSR(r13)
1018
1019         cmpwi   r12, BOOK3S_INTERRUPT_EXTERNAL
1020         beq     11f
1021         cmpwi   r12, BOOK3S_INTERRUPT_MACHINE_CHECK
1022
1023         /* RFI into the highmem handler, or branch to interrupt handler */
1024 12:     mfmsr   r6
1025         mtctr   r12
1026         li      r0, MSR_RI
1027         andc    r6, r6, r0
1028         mtmsrd  r6, 1                   /* Clear RI in MSR */
1029         mtsrr0  r8
1030         mtsrr1  r7
1031         beqctr
1032         RFI
1033
1034 11:
1035 BEGIN_FTR_SECTION
1036         b       12b
1037 END_FTR_SECTION_IFSET(CPU_FTR_ARCH_201)
1038         mtspr   SPRN_HSRR0, r8
1039         mtspr   SPRN_HSRR1, r7
1040         ba      0x500
1041
1042 6:      mfspr   r6,SPRN_HDAR
1043         mfspr   r7,SPRN_HDSISR
1044         b       7b
1045
1046 /*
1047  * Try to handle an hcall in real mode.
1048  * Returns to the guest if we handle it, or continues on up to
1049  * the kernel if we can't (i.e. if we don't have a handler for
1050  * it, or if the handler returns H_TOO_HARD).
1051  */
1052         .globl  hcall_try_real_mode
1053 hcall_try_real_mode:
1054         ld      r3,VCPU_GPR(r3)(r9)
1055         andi.   r0,r11,MSR_PR
1056         bne     hcall_real_cont
1057         clrrdi  r3,r3,2
1058         cmpldi  r3,hcall_real_table_end - hcall_real_table
1059         bge     hcall_real_cont
1060         LOAD_REG_ADDR(r4, hcall_real_table)
1061         lwzx    r3,r3,r4
1062         cmpwi   r3,0
1063         beq     hcall_real_cont
1064         add     r3,r3,r4
1065         mtctr   r3
1066         mr      r3,r9           /* get vcpu pointer */
1067         ld      r4,VCPU_GPR(r4)(r9)
1068         bctrl
1069         cmpdi   r3,H_TOO_HARD
1070         beq     hcall_real_fallback
1071         ld      r4,HSTATE_KVM_VCPU(r13)
1072         std     r3,VCPU_GPR(r3)(r4)
1073         ld      r10,VCPU_PC(r4)
1074         ld      r11,VCPU_MSR(r4)
1075         b       fast_guest_return
1076
1077         /* We've attempted a real mode hcall, but it's punted it back
1078          * to userspace.  We need to restore some clobbered volatiles
1079          * before resuming the pass-it-to-qemu path */
1080 hcall_real_fallback:
1081         li      r12,BOOK3S_INTERRUPT_SYSCALL
1082         ld      r9, HSTATE_KVM_VCPU(r13)
1083         ld      r11, VCPU_MSR(r9)
1084
1085         b       hcall_real_cont
1086
1087         .globl  hcall_real_table
1088 hcall_real_table:
1089         .long   0               /* 0 - unused */
1090         .long   .kvmppc_h_remove - hcall_real_table
1091         .long   .kvmppc_h_enter - hcall_real_table
1092         .long   .kvmppc_h_read - hcall_real_table
1093         .long   0               /* 0x10 - H_CLEAR_MOD */
1094         .long   0               /* 0x14 - H_CLEAR_REF */
1095         .long   .kvmppc_h_protect - hcall_real_table
1096         .long   0               /* 0x1c - H_GET_TCE */
1097         .long   .kvmppc_h_put_tce - hcall_real_table
1098         .long   0               /* 0x24 - H_SET_SPRG0 */
1099         .long   .kvmppc_h_set_dabr - hcall_real_table
1100         .long   0               /* 0x2c */
1101         .long   0               /* 0x30 */
1102         .long   0               /* 0x34 */
1103         .long   0               /* 0x38 */
1104         .long   0               /* 0x3c */
1105         .long   0               /* 0x40 */
1106         .long   0               /* 0x44 */
1107         .long   0               /* 0x48 */
1108         .long   0               /* 0x4c */
1109         .long   0               /* 0x50 */
1110         .long   0               /* 0x54 */
1111         .long   0               /* 0x58 */
1112         .long   0               /* 0x5c */
1113         .long   0               /* 0x60 */
1114         .long   0               /* 0x64 */
1115         .long   0               /* 0x68 */
1116         .long   0               /* 0x6c */
1117         .long   0               /* 0x70 */
1118         .long   0               /* 0x74 */
1119         .long   0               /* 0x78 */
1120         .long   0               /* 0x7c */
1121         .long   0               /* 0x80 */
1122         .long   0               /* 0x84 */
1123         .long   0               /* 0x88 */
1124         .long   0               /* 0x8c */
1125         .long   0               /* 0x90 */
1126         .long   0               /* 0x94 */
1127         .long   0               /* 0x98 */
1128         .long   0               /* 0x9c */
1129         .long   0               /* 0xa0 */
1130         .long   0               /* 0xa4 */
1131         .long   0               /* 0xa8 */
1132         .long   0               /* 0xac */
1133         .long   0               /* 0xb0 */
1134         .long   0               /* 0xb4 */
1135         .long   0               /* 0xb8 */
1136         .long   0               /* 0xbc */
1137         .long   0               /* 0xc0 */
1138         .long   0               /* 0xc4 */
1139         .long   0               /* 0xc8 */
1140         .long   0               /* 0xcc */
1141         .long   0               /* 0xd0 */
1142         .long   0               /* 0xd4 */
1143         .long   0               /* 0xd8 */
1144         .long   0               /* 0xdc */
1145         .long   0               /* 0xe0 */
1146         .long   0               /* 0xe4 */
1147         .long   0               /* 0xe8 */
1148         .long   0               /* 0xec */
1149         .long   0               /* 0xf0 */
1150         .long   0               /* 0xf4 */
1151         .long   0               /* 0xf8 */
1152         .long   0               /* 0xfc */
1153         .long   0               /* 0x100 */
1154         .long   0               /* 0x104 */
1155         .long   0               /* 0x108 */
1156         .long   0               /* 0x10c */
1157         .long   0               /* 0x110 */
1158         .long   0               /* 0x114 */
1159         .long   0               /* 0x118 */
1160         .long   0               /* 0x11c */
1161         .long   0               /* 0x120 */
1162         .long   .kvmppc_h_bulk_remove - hcall_real_table
1163 hcall_real_table_end:
1164
1165 ignore_hdec:
1166         mr      r4,r9
1167         b       fast_guest_return
1168
1169 bounce_ext_interrupt:
1170         mr      r4,r9
1171         mtspr   SPRN_SRR0,r10
1172         mtspr   SPRN_SRR1,r11
1173         li      r10,BOOK3S_INTERRUPT_EXTERNAL
1174         LOAD_REG_IMMEDIATE(r11,MSR_SF | MSR_ME);
1175         b       fast_guest_return
1176
1177 _GLOBAL(kvmppc_h_set_dabr)
1178         std     r4,VCPU_DABR(r3)
1179         mtspr   SPRN_DABR,r4
1180         li      r3,0
1181         blr
1182
1183 secondary_too_late:
1184         ld      r5,HSTATE_KVM_VCORE(r13)
1185         HMT_LOW
1186 13:     lbz     r3,VCORE_IN_GUEST(r5)
1187         cmpwi   r3,0
1188         bne     13b
1189         HMT_MEDIUM
1190         ld      r11,PACA_SLBSHADOWPTR(r13)
1191
1192         .rept   SLB_NUM_BOLTED
1193         ld      r5,SLBSHADOW_SAVEAREA(r11)
1194         ld      r6,SLBSHADOW_SAVEAREA+8(r11)
1195         andis.  r7,r5,SLB_ESID_V@h
1196         beq     1f
1197         slbmte  r6,r5
1198 1:      addi    r11,r11,16
1199         .endr
1200         b       50f
1201
1202 secondary_nap:
1203         /* Clear any pending IPI */
1204 50:     ld      r5, HSTATE_XICS_PHYS(r13)
1205         li      r0, 0xff
1206         li      r6, XICS_QIRR
1207         stbcix  r0, r5, r6
1208
1209         /* increment the nap count and then go to nap mode */
1210         ld      r4, HSTATE_KVM_VCORE(r13)
1211         addi    r4, r4, VCORE_NAP_COUNT
1212         lwsync                          /* make previous updates visible */
1213 51:     lwarx   r3, 0, r4
1214         addi    r3, r3, 1
1215         stwcx.  r3, 0, r4
1216         bne     51b
1217         isync
1218
1219         mfspr   r4, SPRN_LPCR
1220         li      r0, LPCR_PECE
1221         andc    r4, r4, r0
1222         ori     r4, r4, LPCR_PECE0      /* exit nap on interrupt */
1223         mtspr   SPRN_LPCR, r4
1224         li      r0, 0
1225         std     r0, HSTATE_SCRATCH0(r13)
1226         ptesync
1227         ld      r0, HSTATE_SCRATCH0(r13)
1228 1:      cmpd    r0, r0
1229         bne     1b
1230         nap
1231         b       .
1232
1233 /*
1234  * Save away FP, VMX and VSX registers.
1235  * r3 = vcpu pointer
1236  */
1237 _GLOBAL(kvmppc_save_fp)
1238         mfmsr   r9
1239         ori     r8,r9,MSR_FP
1240 #ifdef CONFIG_ALTIVEC
1241 BEGIN_FTR_SECTION
1242         oris    r8,r8,MSR_VEC@h
1243 END_FTR_SECTION_IFSET(CPU_FTR_ALTIVEC)
1244 #endif
1245 #ifdef CONFIG_VSX
1246 BEGIN_FTR_SECTION
1247         oris    r8,r8,MSR_VSX@h
1248 END_FTR_SECTION_IFSET(CPU_FTR_VSX)
1249 #endif
1250         mtmsrd  r8
1251         isync
1252 #ifdef CONFIG_VSX
1253 BEGIN_FTR_SECTION
1254         reg = 0
1255         .rept   32
1256         li      r6,reg*16+VCPU_VSRS
1257         STXVD2X(reg,r6,r3)
1258         reg = reg + 1
1259         .endr
1260 FTR_SECTION_ELSE
1261 #endif
1262         reg = 0
1263         .rept   32
1264         stfd    reg,reg*8+VCPU_FPRS(r3)
1265         reg = reg + 1
1266         .endr
1267 #ifdef CONFIG_VSX
1268 ALT_FTR_SECTION_END_IFSET(CPU_FTR_VSX)
1269 #endif
1270         mffs    fr0
1271         stfd    fr0,VCPU_FPSCR(r3)
1272
1273 #ifdef CONFIG_ALTIVEC
1274 BEGIN_FTR_SECTION
1275         reg = 0
1276         .rept   32
1277         li      r6,reg*16+VCPU_VRS
1278         stvx    reg,r6,r3
1279         reg = reg + 1
1280         .endr
1281         mfvscr  vr0
1282         li      r6,VCPU_VSCR
1283         stvx    vr0,r6,r3
1284 END_FTR_SECTION_IFSET(CPU_FTR_ALTIVEC)
1285 #endif
1286         mfspr   r6,SPRN_VRSAVE
1287         stw     r6,VCPU_VRSAVE(r3)
1288         mtmsrd  r9
1289         isync
1290         blr
1291
1292 /*
1293  * Load up FP, VMX and VSX registers
1294  * r4 = vcpu pointer
1295  */
1296         .globl  kvmppc_load_fp
1297 kvmppc_load_fp:
1298         mfmsr   r9
1299         ori     r8,r9,MSR_FP
1300 #ifdef CONFIG_ALTIVEC
1301 BEGIN_FTR_SECTION
1302         oris    r8,r8,MSR_VEC@h
1303 END_FTR_SECTION_IFSET(CPU_FTR_ALTIVEC)
1304 #endif
1305 #ifdef CONFIG_VSX
1306 BEGIN_FTR_SECTION
1307         oris    r8,r8,MSR_VSX@h
1308 END_FTR_SECTION_IFSET(CPU_FTR_VSX)
1309 #endif
1310         mtmsrd  r8
1311         isync
1312         lfd     fr0,VCPU_FPSCR(r4)
1313         MTFSF_L(fr0)
1314 #ifdef CONFIG_VSX
1315 BEGIN_FTR_SECTION
1316         reg = 0
1317         .rept   32
1318         li      r7,reg*16+VCPU_VSRS
1319         LXVD2X(reg,r7,r4)
1320         reg = reg + 1
1321         .endr
1322 FTR_SECTION_ELSE
1323 #endif
1324         reg = 0
1325         .rept   32
1326         lfd     reg,reg*8+VCPU_FPRS(r4)
1327         reg = reg + 1
1328         .endr
1329 #ifdef CONFIG_VSX
1330 ALT_FTR_SECTION_END_IFSET(CPU_FTR_VSX)
1331 #endif
1332
1333 #ifdef CONFIG_ALTIVEC
1334 BEGIN_FTR_SECTION
1335         li      r7,VCPU_VSCR
1336         lvx     vr0,r7,r4
1337         mtvscr  vr0
1338         reg = 0
1339         .rept   32
1340         li      r7,reg*16+VCPU_VRS
1341         lvx     reg,r7,r4
1342         reg = reg + 1
1343         .endr
1344 END_FTR_SECTION_IFSET(CPU_FTR_ALTIVEC)
1345 #endif
1346         lwz     r7,VCPU_VRSAVE(r4)
1347         mtspr   SPRN_VRSAVE,r7
1348         blr