arch/s390/include/asm/pgtable.h

   1 /*
   2  *  S390 version
   3  *    Copyright IBM Corp. 1999, 2000
   4  *    Author(s): Hartmut Penner (hp@de.ibm.com)
   5  *               Ulrich Weigand (weigand@de.ibm.com)
   6  *               Martin Schwidefsky (schwidefsky@de.ibm.com)
   7  *
   8  *  Derived from "include/asm-i386/pgtable.h"
   9  */
  10
  11 #ifndef _ASM_S390_PGTABLE_H
  12 #define _ASM_S390_PGTABLE_H
  13
  14 /*
  15  * The Linux memory management assumes a three-level page table setup. For
  16  * s390 31 bit we "fold" the mid level into the top-level page table, so
  17  * that we physically have the same two-level page table as the s390 mmu
  18  * expects in 31 bit mode. For s390 64 bit we use three of the five levels
  19  * the hardware provides (region first and region second tables are not
  20  * used).
  21  *
  22  * The "pgd_xxx()" functions are trivial for a folded two-level
  23  * setup: the pgd is never bad, and a pmd always exists (as it's folded
  24  * into the pgd entry)
  25  *
  26  * This file contains the functions and defines necessary to modify and use
  27  * the S390 page table tree.
  28  */
  29 #ifndef __ASSEMBLY__
  30 #include <linux/sched.h>
  31 #include <linux/mm_types.h>
  32 #include <linux/page-flags.h>
  33 #include <asm/bug.h>
  34 #include <asm/page.h>
  35
  36 extern pgd_t swapper_pg_dir[] __attribute__ ((aligned (4096)));
  37 extern void paging_init(void);
  38 extern void vmem_map_init(void);
  39
  40 /*
  41  * The S390 doesn't have any external MMU info: the kernel page
  42  * tables contain all the necessary information.
  43  */
  44 #define update_mmu_cache(vma, address, ptep)     do { } while (0)
  45 #define update_mmu_cache_pmd(vma, address, ptep) do { } while (0)
  46
  47 /*
  48  * ZERO_PAGE is a global shared page that is always zero; used
  49  * for zero-mapped memory areas etc..
  50  */
  51
  52 extern unsigned long empty_zero_page;
  53 extern unsigned long zero_page_mask;
  54
  55 #define ZERO_PAGE(vaddr) \
  56         (virt_to_page((void *)(empty_zero_page + \
  57          (((unsigned long)(vaddr)) &zero_page_mask))))
  58 #define __HAVE_COLOR_ZERO_PAGE
  59
  60 #endif /* !__ASSEMBLY__ */
  61
  62 /*
  63  * PMD_SHIFT determines the size of the area a second-level page
  64  * table can map
  65  * PGDIR_SHIFT determines what a third-level page table entry can map
  66  */
  67 #ifndef CONFIG_64BIT
  68 # define PMD_SHIFT      20
  69 # define PUD_SHIFT      20
  70 # define PGDIR_SHIFT    20
  71 #else /* CONFIG_64BIT */
  72 # define PMD_SHIFT      20
  73 # define PUD_SHIFT      31
  74 # define PGDIR_SHIFT    42
  75 #endif /* CONFIG_64BIT */
  76
  77 #define PMD_SIZE        (1UL << PMD_SHIFT)
  78 #define PMD_MASK        (~(PMD_SIZE-1))
  79 #define PUD_SIZE        (1UL << PUD_SHIFT)
  80 #define PUD_MASK        (~(PUD_SIZE-1))
  81 #define PGDIR_SIZE      (1UL << PGDIR_SHIFT)
  82 #define PGDIR_MASK      (~(PGDIR_SIZE-1))
  83
  84 /*
  85  * entries per page directory level: the S390 is two-level, so
  86  * we don't really have any PMD directory physically.
  87  * for S390 segment-table entries are combined to one PGD
  88  * that leads to 1024 pte per pgd
  89  */
  90 #define PTRS_PER_PTE    256
  91 #ifndef CONFIG_64BIT
  92 #define PTRS_PER_PMD    1
  93 #define PTRS_PER_PUD    1
  94 #else /* CONFIG_64BIT */
  95 #define PTRS_PER_PMD    2048
  96 #define PTRS_PER_PUD    2048
  97 #endif /* CONFIG_64BIT */
  98 #define PTRS_PER_PGD    2048
  99
 100 #define FIRST_USER_ADDRESS  0
 101
 102 #define pte_ERROR(e) \
 103         printk("%s:%d: bad pte %p.\n", __FILE__, __LINE__, (void *) pte_val(e))
 104 #define pmd_ERROR(e) \
 105         printk("%s:%d: bad pmd %p.\n", __FILE__, __LINE__, (void *) pmd_val(e))
 106 #define pud_ERROR(e) \
 107         printk("%s:%d: bad pud %p.\n", __FILE__, __LINE__, (void *) pud_val(e))
 108 #define pgd_ERROR(e) \
 109         printk("%s:%d: bad pgd %p.\n", __FILE__, __LINE__, (void *) pgd_val(e))
 110
 111 #ifndef __ASSEMBLY__
 112 /*
 113  * The vmalloc and module area will always be on the topmost area of the kernel
 114  * mapping. We reserve 96MB (31bit) / 128GB (64bit) for vmalloc and modules.
 115  * On 64 bit kernels we have a 2GB area at the top of the vmalloc area where
 116  * modules will reside. That makes sure that inter module branches always
 117  * happen without trampolines and in addition the placement within a 2GB frame
 118  * is branch prediction unit friendly.
 119  */
 120 extern unsigned long VMALLOC_START;
 121 extern unsigned long VMALLOC_END;
 122 extern struct page *vmemmap;
 123
 124 #define VMEM_MAX_PHYS ((unsigned long) vmemmap)
 125
 126 #ifdef CONFIG_64BIT
 127 extern unsigned long MODULES_VADDR;
 128 extern unsigned long MODULES_END;
 129 #define MODULES_VADDR   MODULES_VADDR
 130 #define MODULES_END     MODULES_END
 131 #define MODULES_LEN     (1UL << 31)
 132 #endif
 133
 134 /*
 135  * A 31 bit pagetable entry of S390 has following format:
 136  *  |   PFRA          |    |  OS  |
 137  * 0                   0IP0
 138  * 00000000001111111111222222222233
 139  * 01234567890123456789012345678901
 140  *
 141  * I Page-Invalid Bit:    Page is not available for address-translation
 142  * P Page-Protection Bit: Store access not possible for page
 143  *
 144  * A 31 bit segmenttable entry of S390 has following format:
 145  *  |   P-table origin      |  |PTL
 146  * 0                         IC
 147  * 00000000001111111111222222222233
 148  * 01234567890123456789012345678901
 149  *
 150  * I Segment-Invalid Bit:    Segment is not available for address-translation
 151  * C Common-Segment Bit:     Segment is not private (PoP 3-30)
 152  * PTL Page-Table-Length:    Page-table length (PTL+1*16 entries -> up to 256)
 153  *
 154  * The 31 bit segmenttable origin of S390 has following format:
 155  *
 156  *  |S-table origin   |     | STL |
 157  * X                   **GPS
 158  * 00000000001111111111222222222233
 159  * 01234567890123456789012345678901
 160  *
 161  * X Space-Switch event:
 162  * G Segment-Invalid Bit:     *
 163  * P Private-Space Bit:       Segment is not private (PoP 3-30)
 164  * S Storage-Alteration:
 165  * STL Segment-Table-Length:  Segment-table length (STL+1*16 entries -> up to 2048)
 166  *
 167  * A 64 bit pagetable entry of S390 has following format:
 168  * |                     PFRA                         |0IPC|  OS  |
 169  * 0000000000111111111122222222223333333333444444444455555555556666
 170  * 0123456789012345678901234567890123456789012345678901234567890123
 171  *
 172  * I Page-Invalid Bit:    Page is not available for address-translation
 173  * P Page-Protection Bit: Store access not possible for page
 174  * C Change-bit override: HW is not required to set change bit
 175  *
 176  * A 64 bit segmenttable entry of S390 has following format:
 177  * |        P-table origin                              |      TT
 178  * 0000000000111111111122222222223333333333444444444455555555556666
 179  * 0123456789012345678901234567890123456789012345678901234567890123
 180  *
 181  * I Segment-Invalid Bit:    Segment is not available for address-translation
 182  * C Common-Segment Bit:     Segment is not private (PoP 3-30)
 183  * P Page-Protection Bit: Store access not possible for page
 184  * TT Type 00
 185  *
 186  * A 64 bit region table entry of S390 has following format:
 187  * |        S-table origin                             |   TF  TTTL
 188  * 0000000000111111111122222222223333333333444444444455555555556666
 189  * 0123456789012345678901234567890123456789012345678901234567890123
 190  *
 191  * I Segment-Invalid Bit:    Segment is not available for address-translation
 192  * TT Type 01
 193  * TF
 194  * TL Table length
 195  *
 196  * The 64 bit regiontable origin of S390 has following format:
 197  * |      region table origon                          |       DTTL
 198  * 0000000000111111111122222222223333333333444444444455555555556666
 199  * 0123456789012345678901234567890123456789012345678901234567890123
 200  *
 201  * X Space-Switch event:
 202  * G Segment-Invalid Bit:
 203  * P Private-Space Bit:
 204  * S Storage-Alteration:
 205  * R Real space
 206  * TL Table-Length:
 207  *
 208  * A storage key has the following format:
 209  * | ACC |F|R|C|0|
 210  *  0   3 4 5 6 7
 211  * ACC: access key
 212  * F  : fetch protection bit
 213  * R  : referenced bit
 214  * C  : changed bit
 215  */
 216
 217 /* Hardware bits in the page table entry */
 218 #define _PAGE_CO        0x100           /* HW Change-bit override */
 219 #define _PAGE_RO        0x200           /* HW read-only bit  */
 220 #define _PAGE_INVALID   0x400           /* HW invalid bit    */
 221
 222 /* Software bits in the page table entry */
 223 #define _PAGE_SWT       0x001           /* SW pte type bit t */
 224 #define _PAGE_SWX       0x002           /* SW pte type bit x */
 225 #define _PAGE_SWC       0x004           /* SW pte changed bit */
 226 #define _PAGE_SWR       0x008           /* SW pte referenced bit */
 227 #define _PAGE_SWW       0x010           /* SW pte write bit */
 228 #define _PAGE_SPECIAL   0x020           /* SW associated with special page */
 229 #define __HAVE_ARCH_PTE_SPECIAL
 230
 231 /* Set of bits not changed in pte_modify */
 232 #define _PAGE_CHG_MASK          (PAGE_MASK | _PAGE_SPECIAL | _PAGE_CO | \
 233                                  _PAGE_SWC | _PAGE_SWR)
 234
 235 /* Six different types of pages. */
 236 #define _PAGE_TYPE_EMPTY        0x400
 237 #define _PAGE_TYPE_NONE         0x401
 238 #define _PAGE_TYPE_SWAP         0x403
 239 #define _PAGE_TYPE_FILE         0x601   /* bit 0x002 is used for offset !! */
 240 #define _PAGE_TYPE_RO           0x200
 241 #define _PAGE_TYPE_RW           0x000
 242
 243 /*
 244  * Only four types for huge pages, using the invalid bit and protection bit
 245  * of a segment table entry.
 246  */
 247 #define _HPAGE_TYPE_EMPTY       0x020   /* _SEGMENT_ENTRY_INV */
 248 #define _HPAGE_TYPE_NONE        0x220
 249 #define _HPAGE_TYPE_RO          0x200   /* _SEGMENT_ENTRY_RO  */
 250 #define _HPAGE_TYPE_RW          0x000
 251
 252 /*
 253  * PTE type bits are rather complicated. handle_pte_fault uses pte_present,
 254  * pte_none and pte_file to find out the pte type WITHOUT holding the page
 255  * table lock. ptep_clear_flush on the other hand uses ptep_clear_flush to
 256  * invalidate a given pte. ipte sets the hw invalid bit and clears all tlbs
 257  * for the page. The page table entry is set to _PAGE_TYPE_EMPTY afterwards.
 258  * This change is done while holding the lock, but the intermediate step
 259  * of a previously valid pte with the hw invalid bit set can be observed by
 260  * handle_pte_fault. That makes it necessary that all valid pte types with
 261  * the hw invalid bit set must be distinguishable from the four pte types
 262  * empty, none, swap and file.
 263  *
 264  *                      irxt  ipte  irxt
 265  * _PAGE_TYPE_EMPTY     1000   ->   1000
 266  * _PAGE_TYPE_NONE      1001   ->   1001
 267  * _PAGE_TYPE_SWAP      1011   ->   1011
 268  * _PAGE_TYPE_FILE      11?1   ->   11?1
 269  * _PAGE_TYPE_RO        0100   ->   1100
 270  * _PAGE_TYPE_RW        0000   ->   1000
 271  *
 272  * pte_none is true for bits combinations 1000, 1010, 1100, 1110
 273  * pte_present is true for bits combinations 0000, 0010, 0100, 0110, 1001
 274  * pte_file is true for bits combinations 1101, 1111
 275  * swap pte is 1011 and 0001, 0011, 0101, 0111 are invalid.
 276  */
 277
 278 #ifndef CONFIG_64BIT
 279
 280 /* Bits in the segment table address-space-control-element */
 281 #define _ASCE_SPACE_SWITCH      0x80000000UL    /* space switch event       */
 282 #define _ASCE_ORIGIN_MASK       0x7ffff000UL    /* segment table origin     */
 283 #define _ASCE_PRIVATE_SPACE     0x100   /* private space control            */
 284 #define _ASCE_ALT_EVENT         0x80    /* storage alteration event control */
 285 #define _ASCE_TABLE_LENGTH      0x7f    /* 128 x 64 entries = 8k            */
 286
 287 /* Bits in the segment table entry */
 288 #define _SEGMENT_ENTRY_ORIGIN   0x7fffffc0UL    /* page table origin        */
 289 #define _SEGMENT_ENTRY_RO       0x200   /* page protection bit              */
 290 #define _SEGMENT_ENTRY_INV      0x20    /* invalid segment table entry      */
 291 #define _SEGMENT_ENTRY_COMMON   0x10    /* common segment bit               */
 292 #define _SEGMENT_ENTRY_PTL      0x0f    /* page table length                */
 293
 294 #define _SEGMENT_ENTRY          (_SEGMENT_ENTRY_PTL)
 295 #define _SEGMENT_ENTRY_EMPTY    (_SEGMENT_ENTRY_INV)
 296
 297 /* Page status table bits for virtualization */
 298 #define RCP_ACC_BITS    0xf0000000UL
 299 #define RCP_FP_BIT      0x08000000UL
 300 #define RCP_PCL_BIT     0x00800000UL
 301 #define RCP_HR_BIT      0x00400000UL
 302 #define RCP_HC_BIT      0x00200000UL
 303 #define RCP_GR_BIT      0x00040000UL
 304 #define RCP_GC_BIT      0x00020000UL
 305
 306 /* User dirty / referenced bit for KVM's migration feature */
 307 #define KVM_UR_BIT      0x00008000UL
 308 #define KVM_UC_BIT      0x00004000UL
 309
 310 #else /* CONFIG_64BIT */
 311
 312 /* Bits in the segment/region table address-space-control-element */
 313 #define _ASCE_ORIGIN            ~0xfffUL/* segment table origin             */
 314 #define _ASCE_PRIVATE_SPACE     0x100   /* private space control            */
 315 #define _ASCE_ALT_EVENT         0x80    /* storage alteration event control */
 316 #define _ASCE_SPACE_SWITCH      0x40    /* space switch event               */
 317 #define _ASCE_REAL_SPACE        0x20    /* real space control               */
 318 #define _ASCE_TYPE_MASK         0x0c    /* asce table type mask             */
 319 #define _ASCE_TYPE_REGION1      0x0c    /* region first table type          */
 320 #define _ASCE_TYPE_REGION2      0x08    /* region second table type         */
 321 #define _ASCE_TYPE_REGION3      0x04    /* region third table type          */
 322 #define _ASCE_TYPE_SEGMENT      0x00    /* segment table type               */
 323 #define _ASCE_TABLE_LENGTH      0x03    /* region table length              */
 324
 325 /* Bits in the region table entry */
 326 #define _REGION_ENTRY_ORIGIN    ~0xfffUL/* region/segment table origin      */
 327 #define _REGION_ENTRY_RO        0x200   /* region protection bit            */
 328 #define _REGION_ENTRY_INV       0x20    /* invalid region table entry       */
 329 #define _REGION_ENTRY_TYPE_MASK 0x0c    /* region/segment table type mask   */
 330 #define _REGION_ENTRY_TYPE_R1   0x0c    /* region first table type          */
 331 #define _REGION_ENTRY_TYPE_R2   0x08    /* region second table type         */
 332 #define _REGION_ENTRY_TYPE_R3   0x04    /* region third table type          */
 333 #define _REGION_ENTRY_LENGTH    0x03    /* region third length              */
 334
 335 #define _REGION1_ENTRY          (_REGION_ENTRY_TYPE_R1 | _REGION_ENTRY_LENGTH)
 336 #define _REGION1_ENTRY_EMPTY    (_REGION_ENTRY_TYPE_R1 | _REGION_ENTRY_INV)
 337 #define _REGION2_ENTRY          (_REGION_ENTRY_TYPE_R2 | _REGION_ENTRY_LENGTH)
 338 #define _REGION2_ENTRY_EMPTY    (_REGION_ENTRY_TYPE_R2 | _REGION_ENTRY_INV)
 339 #define _REGION3_ENTRY          (_REGION_ENTRY_TYPE_R3 | _REGION_ENTRY_LENGTH)
 340 #define _REGION3_ENTRY_EMPTY    (_REGION_ENTRY_TYPE_R3 | _REGION_ENTRY_INV)
 341
 342 #define _REGION3_ENTRY_LARGE    0x400   /* RTTE-format control, large page  */
 343 #define _REGION3_ENTRY_RO       0x200   /* page protection bit              */
 344 #define _REGION3_ENTRY_CO       0x100   /* change-recording override        */
 345
 346 /* Bits in the segment table entry */
 347 #define _SEGMENT_ENTRY_ORIGIN_LARGE ~0xfffffUL /* large page address        */
 348 #define _SEGMENT_ENTRY_ORIGIN   ~0x7ffUL/* segment table origin             */
 349 #define _SEGMENT_ENTRY_RO       0x200   /* page protection bit              */
 350 #define _SEGMENT_ENTRY_INV      0x20    /* invalid segment table entry      */
 351
 352 #define _SEGMENT_ENTRY          (0)
 353 #define _SEGMENT_ENTRY_EMPTY    (_SEGMENT_ENTRY_INV)
 354
 355 #define _SEGMENT_ENTRY_LARGE    0x400   /* STE-format control, large page   */
 356 #define _SEGMENT_ENTRY_CO       0x100   /* change-recording override   */
 357 #define _SEGMENT_ENTRY_SPLIT_BIT 0      /* THP splitting bit number */
 358 #define _SEGMENT_ENTRY_SPLIT    (1UL << _SEGMENT_ENTRY_SPLIT_BIT)
 359
 360 /* Set of bits not changed in pmd_modify */
 361 #define _SEGMENT_CHG_MASK       (_SEGMENT_ENTRY_ORIGIN | _SEGMENT_ENTRY_LARGE \
 362                                  | _SEGMENT_ENTRY_SPLIT | _SEGMENT_ENTRY_CO)
 363
 364 /* Page status table bits for virtualization */
 365 #define RCP_ACC_BITS    0xf000000000000000UL
 366 #define RCP_FP_BIT      0x0800000000000000UL
 367 #define RCP_PCL_BIT     0x0080000000000000UL
 368 #define RCP_HR_BIT      0x0040000000000000UL
 369 #define RCP_HC_BIT      0x0020000000000000UL
 370 #define RCP_GR_BIT      0x0004000000000000UL
 371 #define RCP_GC_BIT      0x0002000000000000UL
 372
 373 /* User dirty / referenced bit for KVM's migration feature */
 374 #define KVM_UR_BIT      0x0000800000000000UL
 375 #define KVM_UC_BIT      0x0000400000000000UL
 376
 377 #endif /* CONFIG_64BIT */
 378
 379 /*
 380  * A user page table pointer has the space-switch-event bit, the
 381  * private-space-control bit and the storage-alteration-event-control
 382  * bit set. A kernel page table pointer doesn't need them.
 383  */
 384 #define _ASCE_USER_BITS         (_ASCE_SPACE_SWITCH | _ASCE_PRIVATE_SPACE | \
 385                                  _ASCE_ALT_EVENT)
 386
 387 /*
 388  * Page protection definitions.
 389  */
 390 #define PAGE_NONE       __pgprot(_PAGE_TYPE_NONE)
 391 #define PAGE_RO         __pgprot(_PAGE_TYPE_RO)
 392 #define PAGE_RW         __pgprot(_PAGE_TYPE_RO | _PAGE_SWW)
 393 #define PAGE_RWC        __pgprot(_PAGE_TYPE_RW | _PAGE_SWW | _PAGE_SWC)
 394
 395 #define PAGE_KERNEL     PAGE_RWC
 396 #define PAGE_SHARED     PAGE_KERNEL
 397 #define PAGE_COPY       PAGE_RO
 398
 399 /*
 400  * On s390 the page table entry has an invalid bit and a read-only bit.
 401  * Read permission implies execute permission and write permission
 402  * implies read permission.
 403  */
 404          /*xwr*/
 405 #define __P000  PAGE_NONE
 406 #define __P001  PAGE_RO
 407 #define __P010  PAGE_RO
 408 #define __P011  PAGE_RO
 409 #define __P100  PAGE_RO
 410 #define __P101  PAGE_RO
 411 #define __P110  PAGE_RO
 412 #define __P111  PAGE_RO
 413
 414 #define __S000  PAGE_NONE
 415 #define __S001  PAGE_RO
 416 #define __S010  PAGE_RW
 417 #define __S011  PAGE_RW
 418 #define __S100  PAGE_RO
 419 #define __S101  PAGE_RO
 420 #define __S110  PAGE_RW
 421 #define __S111  PAGE_RW
 422
 423 static inline int mm_exclusive(struct mm_struct *mm)
 424 {
 425         return likely(mm == current->active_mm &&
 426                       atomic_read(&mm->context.attach_count) <= 1);
 427 }
 428
 429 static inline int mm_has_pgste(struct mm_struct *mm)
 430 {
 431 #ifdef CONFIG_PGSTE
 432         if (unlikely(mm->context.has_pgste))
 433                 return 1;
 434 #endif
 435         return 0;
 436 }
 437 /*
 438  * pgd/pmd/pte query functions
 439  */
 440 #ifndef CONFIG_64BIT
 441
 442 static inline int pgd_present(pgd_t pgd) { return 1; }
 443 static inline int pgd_none(pgd_t pgd)    { return 0; }
 444 static inline int pgd_bad(pgd_t pgd)     { return 0; }
 445
 446 static inline int pud_present(pud_t pud) { return 1; }
 447 static inline int pud_none(pud_t pud)    { return 0; }
 448 static inline int pud_large(pud_t pud)   { return 0; }
 449 static inline int pud_bad(pud_t pud)     { return 0; }
 450
 451 #else /* CONFIG_64BIT */
 452
 453 static inline int pgd_present(pgd_t pgd)
 454 {
 455         if ((pgd_val(pgd) & _REGION_ENTRY_TYPE_MASK) < _REGION_ENTRY_TYPE_R2)
 456                 return 1;
 457         return (pgd_val(pgd) & _REGION_ENTRY_ORIGIN) != 0UL;
 458 }
 459
 460 static inline int pgd_none(pgd_t pgd)
 461 {
 462         if ((pgd_val(pgd) & _REGION_ENTRY_TYPE_MASK) < _REGION_ENTRY_TYPE_R2)
 463                 return 0;
 464         return (pgd_val(pgd) & _REGION_ENTRY_INV) != 0UL;
 465 }
 466
 467 static inline int pgd_bad(pgd_t pgd)
 468 {
 469         /*
 470          * With dynamic page table levels the pgd can be a region table
 471          * entry or a segment table entry. Check for the bit that are
 472          * invalid for either table entry.
 473          */
 474         unsigned long mask =
 475                 ~_SEGMENT_ENTRY_ORIGIN & ~_REGION_ENTRY_INV &
 476                 ~_REGION_ENTRY_TYPE_MASK & ~_REGION_ENTRY_LENGTH;
 477         return (pgd_val(pgd) & mask) != 0;
 478 }
 479
 480 static inline int pud_present(pud_t pud)
 481 {
 482         if ((pud_val(pud) & _REGION_ENTRY_TYPE_MASK) < _REGION_ENTRY_TYPE_R3)
 483                 return 1;
 484         return (pud_val(pud) & _REGION_ENTRY_ORIGIN) != 0UL;
 485 }
 486
 487 static inline int pud_none(pud_t pud)
 488 {
 489         if ((pud_val(pud) & _REGION_ENTRY_TYPE_MASK) < _REGION_ENTRY_TYPE_R3)
 490                 return 0;
 491         return (pud_val(pud) & _REGION_ENTRY_INV) != 0UL;
 492 }
 493
 494 static inline int pud_large(pud_t pud)
 495 {
 496         if ((pud_val(pud) & _REGION_ENTRY_TYPE_MASK) != _REGION_ENTRY_TYPE_R3)
 497                 return 0;
 498         return !!(pud_val(pud) & _REGION3_ENTRY_LARGE);
 499 }
 500
 501 static inline int pud_bad(pud_t pud)
 502 {
 503         /*
 504          * With dynamic page table levels the pud can be a region table
 505          * entry or a segment table entry. Check for the bit that are
 506          * invalid for either table entry.
 507          */
 508         unsigned long mask =
 509                 ~_SEGMENT_ENTRY_ORIGIN & ~_REGION_ENTRY_INV &
 510                 ~_REGION_ENTRY_TYPE_MASK & ~_REGION_ENTRY_LENGTH;
 511         return (pud_val(pud) & mask) != 0;
 512 }
 513
 514 #endif /* CONFIG_64BIT */
 515
 516 static inline int pmd_present(pmd_t pmd)
 517 {
 518         unsigned long mask = _SEGMENT_ENTRY_INV | _SEGMENT_ENTRY_RO;
 519         return (pmd_val(pmd) & mask) == _HPAGE_TYPE_NONE ||
 520                !(pmd_val(pmd) & _SEGMENT_ENTRY_INV);
 521 }
 522
 523 static inline int pmd_none(pmd_t pmd)
 524 {
 525         return (pmd_val(pmd) & _SEGMENT_ENTRY_INV) &&
 526                !(pmd_val(pmd) & _SEGMENT_ENTRY_RO);
 527 }
 528
 529 static inline int pmd_large(pmd_t pmd)
 530 {
 531 #ifdef CONFIG_64BIT
 532         return !!(pmd_val(pmd) & _SEGMENT_ENTRY_LARGE);
 533 #else
 534         return 0;
 535 #endif
 536 }
 537
 538 static inline int pmd_bad(pmd_t pmd)
 539 {
 540         unsigned long mask = ~_SEGMENT_ENTRY_ORIGIN & ~_SEGMENT_ENTRY_INV;
 541         return (pmd_val(pmd) & mask) != _SEGMENT_ENTRY;
 542 }
 543
 544 #define __HAVE_ARCH_PMDP_SPLITTING_FLUSH
 545 extern void pmdp_splitting_flush(struct vm_area_struct *vma,
 546                                  unsigned long addr, pmd_t *pmdp);
 547
 548 #define  __HAVE_ARCH_PMDP_SET_ACCESS_FLAGS
 549 extern int pmdp_set_access_flags(struct vm_area_struct *vma,
 550                                  unsigned long address, pmd_t *pmdp,
 551                                  pmd_t entry, int dirty);
 552
 553 #define __HAVE_ARCH_PMDP_CLEAR_YOUNG_FLUSH
 554 extern int pmdp_clear_flush_young(struct vm_area_struct *vma,
 555                                   unsigned long address, pmd_t *pmdp);
 556
 557 #define __HAVE_ARCH_PMD_WRITE
 558 static inline int pmd_write(pmd_t pmd)
 559 {
 560         return (pmd_val(pmd) & _SEGMENT_ENTRY_RO) == 0;
 561 }
 562
 563 static inline int pmd_young(pmd_t pmd)
 564 {
 565         return 0;
 566 }
 567
 568 static inline int pte_none(pte_t pte)
 569 {
 570         return (pte_val(pte) & _PAGE_INVALID) && !(pte_val(pte) & _PAGE_SWT);
 571 }
 572
 573 static inline int pte_present(pte_t pte)
 574 {
 575         unsigned long mask = _PAGE_RO | _PAGE_INVALID | _PAGE_SWT | _PAGE_SWX;
 576         return (pte_val(pte) & mask) == _PAGE_TYPE_NONE ||
 577                 (!(pte_val(pte) & _PAGE_INVALID) &&
 578                  !(pte_val(pte) & _PAGE_SWT));
 579 }
 580
 581 static inline int pte_file(pte_t pte)
 582 {
 583         unsigned long mask = _PAGE_RO | _PAGE_INVALID | _PAGE_SWT;
 584         return (pte_val(pte) & mask) == _PAGE_TYPE_FILE;
 585 }
 586
 587 static inline int pte_special(pte_t pte)
 588 {
 589         return (pte_val(pte) & _PAGE_SPECIAL);
 590 }
 591
 592 #define __HAVE_ARCH_PTE_SAME
 593 static inline int pte_same(pte_t a, pte_t b)
 594 {
 595         return pte_val(a) == pte_val(b);
 596 }
 597
 598 static inline pgste_t pgste_get_lock(pte_t *ptep)
 599 {
 600         unsigned long new = 0;
 601 #ifdef CONFIG_PGSTE
 602         unsigned long old;
 603
 604         preempt_disable();
 605         asm(
 606                 "       lg      %0,%2\n"
 607                 "0:     lgr     %1,%0\n"
 608                 "       nihh    %0,0xff7f\n"    /* clear RCP_PCL_BIT in old */
 609                 "       oihh    %1,0x0080\n"    /* set RCP_PCL_BIT in new */
 610                 "       csg     %0,%1,%2\n"
 611                 "       jl      0b\n"
 612                 : "=&d" (old), "=&d" (new), "=Q" (ptep[PTRS_PER_PTE])
 613                 : "Q" (ptep[PTRS_PER_PTE]) : "cc");
 614 #endif
 615         return __pgste(new);
 616 }
 617
 618 static inline void pgste_set_unlock(pte_t *ptep, pgste_t pgste)
 619 {
 620 #ifdef CONFIG_PGSTE
 621         asm(
 622                 "       nihh    %1,0xff7f\n"    /* clear RCP_PCL_BIT */
 623                 "       stg     %1,%0\n"
 624                 : "=Q" (ptep[PTRS_PER_PTE])
 625                 : "d" (pgste_val(pgste)), "Q" (ptep[PTRS_PER_PTE]) : "cc");
 626         preempt_enable();
 627 #endif
 628 }
 629
 630 static inline pgste_t pgste_update_all(pte_t *ptep, pgste_t pgste)
 631 {
 632 #ifdef CONFIG_PGSTE
 633         unsigned long address, bits;
 634         unsigned char skey;
 635
 636         if (!pte_present(*ptep))
 637                 return pgste;
 638         address = pte_val(*ptep) & PAGE_MASK;
 639         skey = page_get_storage_key(address);
 640         bits = skey & (_PAGE_CHANGED | _PAGE_REFERENCED);
 641         /* Clear page changed & referenced bit in the storage key */
 642         if (bits & _PAGE_CHANGED)
 643                 page_set_storage_key(address, skey ^ bits, 0);
 644         else if (bits)
 645                 page_reset_referenced(address);
 646         /* Transfer page changed & referenced bit to guest bits in pgste */
 647         pgste_val(pgste) |= bits << 48;         /* RCP_GR_BIT & RCP_GC_BIT */
 648         /* Get host changed & referenced bits from pgste */
 649         bits |= (pgste_val(pgste) & (RCP_HR_BIT | RCP_HC_BIT)) >> 52;
 650         /* Transfer page changed & referenced bit to kvm user bits */
 651         pgste_val(pgste) |= bits << 45;         /* KVM_UR_BIT & KVM_UC_BIT */
 652         /* Clear relevant host bits in pgste. */
 653         pgste_val(pgste) &= ~(RCP_HR_BIT | RCP_HC_BIT);
 654         pgste_val(pgste) &= ~(RCP_ACC_BITS | RCP_FP_BIT);
 655         /* Copy page access key and fetch protection bit to pgste */
 656         pgste_val(pgste) |=
 657                 (unsigned long) (skey & (_PAGE_ACC_BITS | _PAGE_FP_BIT)) << 56;
 658         /* Transfer referenced bit to pte */
 659         pte_val(*ptep) |= (bits & _PAGE_REFERENCED) << 1;
 660 #endif
 661         return pgste;
 662
 663 }
 664
 665 static inline pgste_t pgste_update_young(pte_t *ptep, pgste_t pgste)
 666 {
 667 #ifdef CONFIG_PGSTE
 668         int young;
 669
 670         if (!pte_present(*ptep))
 671                 return pgste;
 672         /* Get referenced bit from storage key */
 673         young = page_reset_referenced(pte_val(*ptep) & PAGE_MASK);
 674         if (young)
 675                 pgste_val(pgste) |= RCP_GR_BIT;
 676         /* Get host referenced bit from pgste */
 677         if (pgste_val(pgste) & RCP_HR_BIT) {
 678                 pgste_val(pgste) &= ~RCP_HR_BIT;
 679                 young = 1;
 680         }
 681         /* Transfer referenced bit to kvm user bits and pte */
 682         if (young) {
 683                 pgste_val(pgste) |= KVM_UR_BIT;
 684                 pte_val(*ptep) |= _PAGE_SWR;
 685         }
 686 #endif
 687         return pgste;
 688 }
 689
 690 static inline void pgste_set_key(pte_t *ptep, pgste_t pgste, pte_t entry)
 691 {
 692 #ifdef CONFIG_PGSTE
 693         unsigned long address;
 694         unsigned long okey, nkey;
 695
 696         if (!pte_present(entry))
 697                 return;
 698         address = pte_val(entry) & PAGE_MASK;
 699         okey = nkey = page_get_storage_key(address);
 700         nkey &= ~(_PAGE_ACC_BITS | _PAGE_FP_BIT);
 701         /* Set page access key and fetch protection bit from pgste */
 702         nkey |= (pgste_val(pgste) & (RCP_ACC_BITS | RCP_FP_BIT)) >> 56;
 703         if (okey != nkey)
 704                 page_set_storage_key(address, nkey, 0);
 705 #endif
 706 }
 707
 708 static inline void pgste_set_pte(pte_t *ptep, pte_t entry)
 709 {
 710         if (!MACHINE_HAS_ESOP && (pte_val(entry) & _PAGE_SWW)) {
 711                 /*
 712                  * Without enhanced suppression-on-protection force
 713                  * the dirty bit on for all writable ptes.
 714                  */
 715                 pte_val(entry) |= _PAGE_SWC;
 716                 pte_val(entry) &= ~_PAGE_RO;
 717         }
 718         *ptep = entry;
 719 }
 720
 721 /**
 722  * struct gmap_struct - guest address space
 723  * @mm: pointer to the parent mm_struct
 724  * @table: pointer to the page directory
 725  * @asce: address space control element for gmap page table
 726  * @crst_list: list of all crst tables used in the guest address space
 727  */
 728 struct gmap {
 729         struct list_head list;
 730         struct mm_struct *mm;
 731         unsigned long *table;
 732         unsigned long asce;
 733         struct list_head crst_list;
 734 };
 735
 736 /**
 737  * struct gmap_rmap - reverse mapping for segment table entries
 738  * @next: pointer to the next gmap_rmap structure in the list
 739  * @entry: pointer to a segment table entry
 740  */
 741 struct gmap_rmap {
 742         struct list_head list;
 743         unsigned long *entry;
 744 };
 745
 746 /**
 747  * struct gmap_pgtable - gmap information attached to a page table
 748  * @vmaddr: address of the 1MB segment in the process virtual memory
 749  * @mapper: list of segment table entries maping a page table
 750  */
 751 struct gmap_pgtable {
 752         unsigned long vmaddr;
 753         struct list_head mapper;
 754 };
 755
 756 struct gmap *gmap_alloc(struct mm_struct *mm);
 757 void gmap_free(struct gmap *gmap);
 758 void gmap_enable(struct gmap *gmap);
 759 void gmap_disable(struct gmap *gmap);
 760 int gmap_map_segment(struct gmap *gmap, unsigned long from,
 761                      unsigned long to, unsigned long length);
 762 int gmap_unmap_segment(struct gmap *gmap, unsigned long to, unsigned long len);
 763 unsigned long __gmap_translate(unsigned long address, struct gmap *);
 764 unsigned long gmap_translate(unsigned long address, struct gmap *);
 765 unsigned long __gmap_fault(unsigned long address, struct gmap *);
 766 unsigned long gmap_fault(unsigned long address, struct gmap *);
 767 void gmap_discard(unsigned long from, unsigned long to, struct gmap *);
 768
 769 /*
 770  * Certain architectures need to do special things when PTEs
 771  * within a page table are directly modified.  Thus, the following
 772  * hook is made available.
 773  */
 774 static inline void set_pte_at(struct mm_struct *mm, unsigned long addr,
 775                               pte_t *ptep, pte_t entry)
 776 {
 777         pgste_t pgste;
 778
 779         if (mm_has_pgste(mm)) {
 780                 pgste = pgste_get_lock(ptep);
 781                 pgste_set_key(ptep, pgste, entry);
 782                 pgste_set_pte(ptep, entry);
 783                 pgste_set_unlock(ptep, pgste);
 784         } else {
 785                 if (!(pte_val(entry) & _PAGE_INVALID) && MACHINE_HAS_EDAT1)
 786                         pte_val(entry) |= _PAGE_CO;
 787                 *ptep = entry;
 788         }
 789 }
 790
 791 /*
 792  * query functions pte_write/pte_dirty/pte_young only work if
 793  * pte_present() is true. Undefined behaviour if not..
 794  */
 795 static inline int pte_write(pte_t pte)
 796 {
 797         return (pte_val(pte) & _PAGE_SWW) != 0;
 798 }
 799
 800 static inline int pte_dirty(pte_t pte)
 801 {
 802         return (pte_val(pte) & _PAGE_SWC) != 0;
 803 }
 804
 805 static inline int pte_young(pte_t pte)
 806 {
 807 #ifdef CONFIG_PGSTE
 808         if (pte_val(pte) & _PAGE_SWR)
 809                 return 1;
 810 #endif
 811         return 0;
 812 }
 813
 814 /*
 815  * pgd/pmd/pte modification functions
 816  */
 817
 818 static inline void pgd_clear(pgd_t *pgd)
 819 {
 820 #ifdef CONFIG_64BIT
 821         if ((pgd_val(*pgd) & _REGION_ENTRY_TYPE_MASK) == _REGION_ENTRY_TYPE_R2)
 822                 pgd_val(*pgd) = _REGION2_ENTRY_EMPTY;
 823 #endif
 824 }
 825
 826 static inline void pud_clear(pud_t *pud)
 827 {
 828 #ifdef CONFIG_64BIT
 829         if ((pud_val(*pud) & _REGION_ENTRY_TYPE_MASK) == _REGION_ENTRY_TYPE_R3)
 830                 pud_val(*pud) = _REGION3_ENTRY_EMPTY;
 831 #endif
 832 }
 833
 834 static inline void pmd_clear(pmd_t *pmdp)
 835 {
 836         pmd_val(*pmdp) = _SEGMENT_ENTRY_EMPTY;
 837 }
 838
 839 static inline void pte_clear(struct mm_struct *mm, unsigned long addr, pte_t *ptep)
 840 {
 841         pte_val(*ptep) = _PAGE_TYPE_EMPTY;
 842 }
 843
 844 /*
 845  * The following pte modification functions only work if
 846  * pte_present() is true. Undefined behaviour if not..
 847  */
 848 static inline pte_t pte_modify(pte_t pte, pgprot_t newprot)
 849 {
 850         pte_val(pte) &= _PAGE_CHG_MASK;
 851         pte_val(pte) |= pgprot_val(newprot);
 852         if ((pte_val(pte) & _PAGE_SWC) && (pte_val(pte) & _PAGE_SWW))
 853                 pte_val(pte) &= ~_PAGE_RO;
 854         return pte;
 855 }
 856
 857 static inline pte_t pte_wrprotect(pte_t pte)
 858 {
 859         pte_val(pte) &= ~_PAGE_SWW;
 860         /* Do not clobber _PAGE_TYPE_NONE pages!  */
 861         if (!(pte_val(pte) & _PAGE_INVALID))
 862                 pte_val(pte) |= _PAGE_RO;
 863         return pte;
 864 }
 865
 866 static inline pte_t pte_mkwrite(pte_t pte)
 867 {
 868         pte_val(pte) |= _PAGE_SWW;
 869         if (pte_val(pte) & _PAGE_SWC)
 870                 pte_val(pte) &= ~_PAGE_RO;
 871         return pte;
 872 }
 873
 874 static inline pte_t pte_mkclean(pte_t pte)
 875 {
 876         pte_val(pte) &= ~_PAGE_SWC;
 877         /* Do not clobber _PAGE_TYPE_NONE pages!  */
 878         if (!(pte_val(pte) & _PAGE_INVALID))
 879                 pte_val(pte) |= _PAGE_RO;
 880         return pte;
 881 }
 882
 883 static inline pte_t pte_mkdirty(pte_t pte)
 884 {
 885         pte_val(pte) |= _PAGE_SWC;
 886         if (pte_val(pte) & _PAGE_SWW)
 887                 pte_val(pte) &= ~_PAGE_RO;
 888         return pte;
 889 }
 890
 891 static inline pte_t pte_mkold(pte_t pte)
 892 {
 893 #ifdef CONFIG_PGSTE
 894         pte_val(pte) &= ~_PAGE_SWR;
 895 #endif
 896         return pte;
 897 }
 898
 899 static inline pte_t pte_mkyoung(pte_t pte)
 900 {
 901         return pte;
 902 }
 903
 904 static inline pte_t pte_mkspecial(pte_t pte)
 905 {
 906         pte_val(pte) |= _PAGE_SPECIAL;
 907         return pte;
 908 }
 909
 910 #ifdef CONFIG_HUGETLB_PAGE
 911 static inline pte_t pte_mkhuge(pte_t pte)
 912 {
 913         /*
 914          * PROT_NONE needs to be remapped from the pte type to the ste type.
 915          * The HW invalid bit is also different for pte and ste. The pte
 916          * invalid bit happens to be the same as the ste _SEGMENT_ENTRY_LARGE
 917          * bit, so we don't have to clear it.
 918          */
 919         if (pte_val(pte) & _PAGE_INVALID) {
 920                 if (pte_val(pte) & _PAGE_SWT)
 921                         pte_val(pte) |= _HPAGE_TYPE_NONE;
 922                 pte_val(pte) |= _SEGMENT_ENTRY_INV;
 923         }
 924         /*
 925          * Clear SW pte bits, there are no SW bits in a segment table entry.
 926          */
 927         pte_val(pte) &= ~(_PAGE_SWT | _PAGE_SWX | _PAGE_SWC |
 928                           _PAGE_SWR | _PAGE_SWW);
 929         /*
 930          * Also set the change-override bit because we don't need dirty bit
 931          * tracking for hugetlbfs pages.
 932          */
 933         pte_val(pte) |= (_SEGMENT_ENTRY_LARGE | _SEGMENT_ENTRY_CO);
 934         return pte;
 935 }
 936 #endif
 937
 938 /*
 939  * Get (and clear) the user dirty bit for a pte.
 940  */
 941 static inline int ptep_test_and_clear_user_dirty(struct mm_struct *mm,
 942                                                  pte_t *ptep)
 943 {
 944         pgste_t pgste;
 945         int dirty = 0;
 946
 947         if (mm_has_pgste(mm)) {
 948                 pgste = pgste_get_lock(ptep);
 949                 pgste = pgste_update_all(ptep, pgste);
 950                 dirty = !!(pgste_val(pgste) & KVM_UC_BIT);
 951                 pgste_val(pgste) &= ~KVM_UC_BIT;
 952                 pgste_set_unlock(ptep, pgste);
 953                 return dirty;
 954         }
 955         return dirty;
 956 }
 957
 958 /*
 959  * Get (and clear) the user referenced bit for a pte.
 960  */
 961 static inline int ptep_test_and_clear_user_young(struct mm_struct *mm,
 962                                                  pte_t *ptep)
 963 {
 964         pgste_t pgste;
 965         int young = 0;
 966
 967         if (mm_has_pgste(mm)) {
 968                 pgste = pgste_get_lock(ptep);
 969                 pgste = pgste_update_young(ptep, pgste);
 970                 young = !!(pgste_val(pgste) & KVM_UR_BIT);
 971                 pgste_val(pgste) &= ~KVM_UR_BIT;
 972                 pgste_set_unlock(ptep, pgste);
 973         }
 974         return young;
 975 }
 976
 977 #define __HAVE_ARCH_PTEP_TEST_AND_CLEAR_YOUNG
 978 static inline int ptep_test_and_clear_young(struct vm_area_struct *vma,
 979                                             unsigned long addr, pte_t *ptep)
 980 {
 981         pgste_t pgste;
 982         pte_t pte;
 983
 984         if (mm_has_pgste(vma->vm_mm)) {
 985                 pgste = pgste_get_lock(ptep);
 986                 pgste = pgste_update_young(ptep, pgste);
 987                 pte = *ptep;
 988                 *ptep = pte_mkold(pte);
 989                 pgste_set_unlock(ptep, pgste);
 990                 return pte_young(pte);
 991         }
 992         return 0;
 993 }
 994
 995 #define __HAVE_ARCH_PTEP_CLEAR_YOUNG_FLUSH
 996 static inline int ptep_clear_flush_young(struct vm_area_struct *vma,
 997                                          unsigned long address, pte_t *ptep)
 998 {
 999         /* No need to flush TLB
1000          * On s390 reference bits are in storage key and never in TLB
1001          * With virtualization we handle the reference bit, without we
1002          * we can simply return */
1003         return ptep_test_and_clear_young(vma, address, ptep);
1004 }
1005
1006 static inline void __ptep_ipte(unsigned long address, pte_t *ptep)
1007 {
1008         if (!(pte_val(*ptep) & _PAGE_INVALID)) {
1009 #ifndef CONFIG_64BIT
1010                 /* pto must point to the start of the segment table */
1011                 pte_t *pto = (pte_t *) (((unsigned long) ptep) & 0x7ffffc00);
1012 #else
1013                 /* ipte in zarch mode can do the math */
1014                 pte_t *pto = ptep;
1015 #endif
1016                 asm volatile(
1017                         "       ipte    %2,%3"
1018                         : "=m" (*ptep) : "m" (*ptep),
1019                           "a" (pto), "a" (address));
1020         }
1021 }
1022
1023 /*
1024  * This is hard to understand. ptep_get_and_clear and ptep_clear_flush
1025  * both clear the TLB for the unmapped pte. The reason is that
1026  * ptep_get_and_clear is used in common code (e.g. change_pte_range)
1027  * to modify an active pte. The sequence is
1028  *   1) ptep_get_and_clear
1029  *   2) set_pte_at
1030  *   3) flush_tlb_range
1031  * On s390 the tlb needs to get flushed with the modification of the pte
1032  * if the pte is active. The only way how this can be implemented is to
1033  * have ptep_get_and_clear do the tlb flush. In exchange flush_tlb_range
1034  * is a nop.
1035  */
1036 #define __HAVE_ARCH_PTEP_GET_AND_CLEAR
1037 static inline pte_t ptep_get_and_clear(struct mm_struct *mm,
1038                                        unsigned long address, pte_t *ptep)
1039 {
1040         pgste_t pgste;
1041         pte_t pte;
1042
1043         mm->context.flush_mm = 1;
1044         if (mm_has_pgste(mm))
1045                 pgste = pgste_get_lock(ptep);
1046
1047         pte = *ptep;
1048         if (!mm_exclusive(mm))
1049                 __ptep_ipte(address, ptep);
1050         pte_val(*ptep) = _PAGE_TYPE_EMPTY;
1051
1052         if (mm_has_pgste(mm)) {
1053                 pgste = pgste_update_all(&pte, pgste);
1054                 pgste_set_unlock(ptep, pgste);
1055         }
1056         return pte;
1057 }
1058
1059 #define __HAVE_ARCH_PTEP_MODIFY_PROT_TRANSACTION
1060 static inline pte_t ptep_modify_prot_start(struct mm_struct *mm,
1061                                            unsigned long address,
1062                                            pte_t *ptep)
1063 {
1064         pte_t pte;
1065
1066         mm->context.flush_mm = 1;
1067         if (mm_has_pgste(mm))
1068                 pgste_get_lock(ptep);
1069
1070         pte = *ptep;
1071         if (!mm_exclusive(mm))
1072                 __ptep_ipte(address, ptep);
1073         return pte;
1074 }
1075
1076 static inline void ptep_modify_prot_commit(struct mm_struct *mm,
1077                                            unsigned long address,
1078                                            pte_t *ptep, pte_t pte)
1079 {
1080         if (mm_has_pgste(mm)) {
1081                 pgste_set_pte(ptep, pte);
1082                 pgste_set_unlock(ptep, *(pgste_t *)(ptep + PTRS_PER_PTE));
1083         } else
1084                 *ptep = pte;
1085 }
1086
1087 #define __HAVE_ARCH_PTEP_CLEAR_FLUSH
1088 static inline pte_t ptep_clear_flush(struct vm_area_struct *vma,
1089                                      unsigned long address, pte_t *ptep)
1090 {
1091         pgste_t pgste;
1092         pte_t pte;
1093
1094         if (mm_has_pgste(vma->vm_mm))
1095                 pgste = pgste_get_lock(ptep);
1096
1097         pte = *ptep;
1098         __ptep_ipte(address, ptep);
1099         pte_val(*ptep) = _PAGE_TYPE_EMPTY;
1100
1101         if (mm_has_pgste(vma->vm_mm)) {
1102                 pgste = pgste_update_all(&pte, pgste);
1103                 pgste_set_unlock(ptep, pgste);
1104         }
1105         return pte;
1106 }
1107
1108 /*
1109  * The batched pte unmap code uses ptep_get_and_clear_full to clear the
1110  * ptes. Here an optimization is possible. tlb_gather_mmu flushes all
1111  * tlbs of an mm if it can guarantee that the ptes of the mm_struct
1112  * cannot be accessed while the batched unmap is running. In this case
1113  * full==1 and a simple pte_clear is enough. See tlb.h.
1114  */
1115 #define __HAVE_ARCH_PTEP_GET_AND_CLEAR_FULL
1116 static inline pte_t ptep_get_and_clear_full(struct mm_struct *mm,
1117                                             unsigned long address,
1118                                             pte_t *ptep, int full)
1119 {
1120         pgste_t pgste;
1121         pte_t pte;
1122
1123         if (mm_has_pgste(mm))
1124                 pgste = pgste_get_lock(ptep);
1125
1126         pte = *ptep;
1127         if (!full)
1128                 __ptep_ipte(address, ptep);
1129         pte_val(*ptep) = _PAGE_TYPE_EMPTY;
1130
1131         if (mm_has_pgste(mm)) {
1132                 pgste = pgste_update_all(&pte, pgste);
1133                 pgste_set_unlock(ptep, pgste);
1134         }
1135         return pte;
1136 }
1137
1138 #define __HAVE_ARCH_PTEP_SET_WRPROTECT
1139 static inline pte_t ptep_set_wrprotect(struct mm_struct *mm,
1140                                        unsigned long address, pte_t *ptep)
1141 {
1142         pgste_t pgste;
1143         pte_t pte = *ptep;
1144
1145         if (pte_write(pte)) {
1146                 mm->context.flush_mm = 1;
1147                 if (mm_has_pgste(mm))
1148                         pgste = pgste_get_lock(ptep);
1149
1150                 if (!mm_exclusive(mm))
1151                         __ptep_ipte(address, ptep);
1152                 pte = pte_wrprotect(pte);
1153
1154                 if (mm_has_pgste(mm)) {
1155                         pgste_set_pte(ptep, pte);
1156                         pgste_set_unlock(ptep, pgste);
1157                 } else
1158                         *ptep = pte;
1159         }
1160         return pte;
1161 }
1162
1163 #define __HAVE_ARCH_PTEP_SET_ACCESS_FLAGS
1164 static inline int ptep_set_access_flags(struct vm_area_struct *vma,
1165                                         unsigned long address, pte_t *ptep,
1166                                         pte_t entry, int dirty)
1167 {
1168         pgste_t pgste;
1169
1170         if (pte_same(*ptep, entry))
1171                 return 0;
1172         if (mm_has_pgste(vma->vm_mm))
1173                 pgste = pgste_get_lock(ptep);
1174
1175         __ptep_ipte(address, ptep);
1176
1177         if (mm_has_pgste(vma->vm_mm)) {
1178                 pgste_set_pte(ptep, entry);
1179                 pgste_set_unlock(ptep, pgste);
1180         } else
1181                 *ptep = entry;
1182         return 1;
1183 }
1184
1185 /*
1186  * Conversion functions: convert a page and protection to a page entry,
1187  * and a page entry and page directory to the page they refer to.
1188  */
1189 static inline pte_t mk_pte_phys(unsigned long physpage, pgprot_t pgprot)
1190 {
1191         pte_t __pte;
1192         pte_val(__pte) = physpage + pgprot_val(pgprot);
1193         return __pte;
1194 }
1195
1196 static inline pte_t mk_pte(struct page *page, pgprot_t pgprot)
1197 {
1198         unsigned long physpage = page_to_phys(page);
1199         pte_t __pte = mk_pte_phys(physpage, pgprot);
1200
1201         if ((pte_val(__pte) & _PAGE_SWW) && PageDirty(page)) {
1202                 pte_val(__pte) |= _PAGE_SWC;
1203                 pte_val(__pte) &= ~_PAGE_RO;
1204         }
1205         return __pte;
1206 }
1207
1208 #define pgd_index(address) (((address) >> PGDIR_SHIFT) & (PTRS_PER_PGD-1))
1209 #define pud_index(address) (((address) >> PUD_SHIFT) & (PTRS_PER_PUD-1))
1210 #define pmd_index(address) (((address) >> PMD_SHIFT) & (PTRS_PER_PMD-1))
1211 #define pte_index(address) (((address) >> PAGE_SHIFT) & (PTRS_PER_PTE-1))
1212
1213 #define pgd_offset(mm, address) ((mm)->pgd + pgd_index(address))
1214 #define pgd_offset_k(address) pgd_offset(&init_mm, address)
1215
1216 #ifndef CONFIG_64BIT
1217
1218 #define pmd_deref(pmd) (pmd_val(pmd) & _SEGMENT_ENTRY_ORIGIN)
1219 #define pud_deref(pmd) ({ BUG(); 0UL; })
1220 #define pgd_deref(pmd) ({ BUG(); 0UL; })
1221
1222 #define pud_offset(pgd, address) ((pud_t *) pgd)
1223 #define pmd_offset(pud, address) ((pmd_t *) pud + pmd_index(address))
1224
1225 #else /* CONFIG_64BIT */
1226
1227 #define pmd_deref(pmd) (pmd_val(pmd) & _SEGMENT_ENTRY_ORIGIN)
1228 #define pud_deref(pud) (pud_val(pud) & _REGION_ENTRY_ORIGIN)
1229 #define pgd_deref(pgd) (pgd_val(pgd) & _REGION_ENTRY_ORIGIN)
1230
1231 static inline pud_t *pud_offset(pgd_t *pgd, unsigned long address)
1232 {
1233         pud_t *pud = (pud_t *) pgd;
1234         if ((pgd_val(*pgd) & _REGION_ENTRY_TYPE_MASK) == _REGION_ENTRY_TYPE_R2)
1235                 pud = (pud_t *) pgd_deref(*pgd);
1236         return pud  + pud_index(address);
1237 }
1238
1239 static inline pmd_t *pmd_offset(pud_t *pud, unsigned long address)
1240 {
1241         pmd_t *pmd = (pmd_t *) pud;
1242         if ((pud_val(*pud) & _REGION_ENTRY_TYPE_MASK) == _REGION_ENTRY_TYPE_R3)
1243                 pmd = (pmd_t *) pud_deref(*pud);
1244         return pmd + pmd_index(address);
1245 }
1246
1247 #endif /* CONFIG_64BIT */
1248
1249 #define pfn_pte(pfn,pgprot) mk_pte_phys(__pa((pfn) << PAGE_SHIFT),(pgprot))
1250 #define pte_pfn(x) (pte_val(x) >> PAGE_SHIFT)
1251 #define pte_page(x) pfn_to_page(pte_pfn(x))
1252
1253 #define pmd_page(pmd) pfn_to_page(pmd_val(pmd) >> PAGE_SHIFT)
1254
1255 /* Find an entry in the lowest level page table.. */
1256 #define pte_offset(pmd, addr) ((pte_t *) pmd_deref(*(pmd)) + pte_index(addr))
1257 #define pte_offset_kernel(pmd, address) pte_offset(pmd,address)
1258 #define pte_offset_map(pmd, address) pte_offset_kernel(pmd, address)
1259 #define pte_unmap(pte) do { } while (0)
1260
1261 static inline void __pmd_idte(unsigned long address, pmd_t *pmdp)
1262 {
1263         unsigned long sto = (unsigned long) pmdp -
1264                             pmd_index(address) * sizeof(pmd_t);
1265
1266         if (!(pmd_val(*pmdp) & _SEGMENT_ENTRY_INV)) {
1267                 asm volatile(
1268                         "       .insn   rrf,0xb98e0000,%2,%3,0,0"
1269                         : "=m" (*pmdp)
1270                         : "m" (*pmdp), "a" (sto),
1271                           "a" ((address & HPAGE_MASK))
1272                         : "cc"
1273                 );
1274         }
1275 }
1276
1277 #ifdef CONFIG_TRANSPARENT_HUGEPAGE
1278
1279 #define SEGMENT_NONE    __pgprot(_HPAGE_TYPE_NONE)
1280 #define SEGMENT_RO      __pgprot(_HPAGE_TYPE_RO)
1281 #define SEGMENT_RW      __pgprot(_HPAGE_TYPE_RW)
1282
1283 #define __HAVE_ARCH_PGTABLE_DEPOSIT
1284 extern void pgtable_trans_huge_deposit(struct mm_struct *mm, pgtable_t pgtable);
1285
1286 #define __HAVE_ARCH_PGTABLE_WITHDRAW
1287 extern pgtable_t pgtable_trans_huge_withdraw(struct mm_struct *mm);
1288
1289 static inline int pmd_trans_splitting(pmd_t pmd)
1290 {
1291         return pmd_val(pmd) & _SEGMENT_ENTRY_SPLIT;
1292 }
1293
1294 static inline void set_pmd_at(struct mm_struct *mm, unsigned long addr,
1295                               pmd_t *pmdp, pmd_t entry)
1296 {
1297         if (!(pmd_val(entry) & _SEGMENT_ENTRY_INV) && MACHINE_HAS_EDAT1)
1298                 pmd_val(entry) |= _SEGMENT_ENTRY_CO;
1299         *pmdp = entry;
1300 }
1301
1302 static inline unsigned long massage_pgprot_pmd(pgprot_t pgprot)
1303 {
1304         /*
1305          * pgprot is PAGE_NONE, PAGE_RO, or PAGE_RW (see __Pxxx / __Sxxx)
1306          * Convert to segment table entry format.
1307          */
1308         if (pgprot_val(pgprot) == pgprot_val(PAGE_NONE))
1309                 return pgprot_val(SEGMENT_NONE);
1310         if (pgprot_val(pgprot) == pgprot_val(PAGE_RO))
1311                 return pgprot_val(SEGMENT_RO);
1312         return pgprot_val(SEGMENT_RW);
1313 }
1314
1315 static inline pmd_t pmd_modify(pmd_t pmd, pgprot_t newprot)
1316 {
1317         pmd_val(pmd) &= _SEGMENT_CHG_MASK;
1318         pmd_val(pmd) |= massage_pgprot_pmd(newprot);
1319         return pmd;
1320 }
1321
1322 static inline pmd_t pmd_mkhuge(pmd_t pmd)
1323 {
1324         pmd_val(pmd) |= _SEGMENT_ENTRY_LARGE;
1325         return pmd;
1326 }
1327
1328 static inline pmd_t pmd_mkwrite(pmd_t pmd)
1329 {
1330         /* Do not clobber _HPAGE_TYPE_NONE pages! */
1331         if (!(pmd_val(pmd) & _SEGMENT_ENTRY_INV))
1332                 pmd_val(pmd) &= ~_SEGMENT_ENTRY_RO;
1333         return pmd;
1334 }
1335
1336 static inline pmd_t pmd_wrprotect(pmd_t pmd)
1337 {
1338         pmd_val(pmd) |= _SEGMENT_ENTRY_RO;
1339         return pmd;
1340 }
1341
1342 static inline pmd_t pmd_mkdirty(pmd_t pmd)
1343 {
1344         /* No dirty bit in the segment table entry. */
1345         return pmd;
1346 }
1347
1348 static inline pmd_t pmd_mkold(pmd_t pmd)
1349 {
1350         /* No referenced bit in the segment table entry. */
1351         return pmd;
1352 }
1353
1354 static inline pmd_t pmd_mkyoung(pmd_t pmd)
1355 {
1356         /* No referenced bit in the segment table entry. */
1357         return pmd;
1358 }
1359
1360 #define __HAVE_ARCH_PMDP_TEST_AND_CLEAR_YOUNG
1361 static inline int pmdp_test_and_clear_young(struct vm_area_struct *vma,
1362                                             unsigned long address, pmd_t *pmdp)
1363 {
1364         unsigned long pmd_addr = pmd_val(*pmdp) & HPAGE_MASK;
1365         long tmp, rc;
1366         int counter;
1367
1368         rc = 0;
1369         if (MACHINE_HAS_RRBM) {
1370                 counter = PTRS_PER_PTE >> 6;
1371                 asm volatile(
1372                         "0:     .insn   rre,0xb9ae0000,%0,%3\n" /* rrbm */
1373                         "       ogr     %1,%0\n"
1374                         "       la      %3,0(%4,%3)\n"
1375                         "       brct    %2,0b\n"
1376                         : "=&d" (tmp), "+&d" (rc), "+d" (counter),
1377                           "+a" (pmd_addr)
1378                         : "a" (64 * 4096UL) : "cc");
1379                 rc = !!rc;
1380         } else {
1381                 counter = PTRS_PER_PTE;
1382                 asm volatile(
1383                         "0:     rrbe    0,%2\n"
1384                         "       la      %2,0(%3,%2)\n"
1385                         "       brc     12,1f\n"
1386                         "       lhi     %0,1\n"
1387                         "1:     brct    %1,0b\n"
1388                         : "+d" (rc), "+d" (counter), "+a" (pmd_addr)
1389                         : "a" (4096UL) : "cc");
1390         }
1391         return rc;
1392 }
1393
1394 #define __HAVE_ARCH_PMDP_GET_AND_CLEAR
1395 static inline pmd_t pmdp_get_and_clear(struct mm_struct *mm,
1396                                        unsigned long address, pmd_t *pmdp)
1397 {
1398         pmd_t pmd = *pmdp;
1399
1400         __pmd_idte(address, pmdp);
1401         pmd_clear(pmdp);
1402         return pmd;
1403 }
1404
1405 #define __HAVE_ARCH_PMDP_CLEAR_FLUSH
1406 static inline pmd_t pmdp_clear_flush(struct vm_area_struct *vma,
1407                                      unsigned long address, pmd_t *pmdp)
1408 {
1409         return pmdp_get_and_clear(vma->vm_mm, address, pmdp);
1410 }
1411
1412 #define __HAVE_ARCH_PMDP_INVALIDATE
1413 static inline void pmdp_invalidate(struct vm_area_struct *vma,
1414                                    unsigned long address, pmd_t *pmdp)
1415 {
1416         __pmd_idte(address, pmdp);
1417 }
1418
1419 #define __HAVE_ARCH_PMDP_SET_WRPROTECT
1420 static inline void pmdp_set_wrprotect(struct mm_struct *mm,
1421                                       unsigned long address, pmd_t *pmdp)
1422 {
1423         pmd_t pmd = *pmdp;
1424
1425         if (pmd_write(pmd)) {
1426                 __pmd_idte(address, pmdp);
1427                 set_pmd_at(mm, address, pmdp, pmd_wrprotect(pmd));
1428         }
1429 }
1430
1431 static inline pmd_t mk_pmd_phys(unsigned long physpage, pgprot_t pgprot)
1432 {
1433         pmd_t __pmd;
1434         pmd_val(__pmd) = physpage + massage_pgprot_pmd(pgprot);
1435         return __pmd;
1436 }
1437
1438 #define pfn_pmd(pfn, pgprot)    mk_pmd_phys(__pa((pfn) << PAGE_SHIFT), (pgprot))
1439 #define mk_pmd(page, pgprot)    pfn_pmd(page_to_pfn(page), (pgprot))
1440
1441 static inline int pmd_trans_huge(pmd_t pmd)
1442 {
1443         return pmd_val(pmd) & _SEGMENT_ENTRY_LARGE;
1444 }
1445
1446 static inline int has_transparent_hugepage(void)
1447 {
1448         return MACHINE_HAS_HPAGE ? 1 : 0;
1449 }
1450
1451 static inline unsigned long pmd_pfn(pmd_t pmd)
1452 {
1453         return pmd_val(pmd) >> PAGE_SHIFT;
1454 }
1455 #endif /* CONFIG_TRANSPARENT_HUGEPAGE */
1456
1457 /*
1458  * 31 bit swap entry format:
1459  * A page-table entry has some bits we have to treat in a special way.
1460  * Bits 0, 20 and bit 23 have to be zero, otherwise an specification
1461  * exception will occur instead of a page translation exception. The
1462  * specifiation exception has the bad habit not to store necessary
1463  * information in the lowcore.
1464  * Bit 21 and bit 22 are the page invalid bit and the page protection
1465  * bit. We set both to indicate a swapped page.
1466  * Bit 30 and 31 are used to distinguish the different page types. For
1467  * a swapped page these bits need to be zero.
1468  * This leaves the bits 1-19 and bits 24-29 to store type and offset.
1469  * We use the 5 bits from 25-29 for the type and the 20 bits from 1-19
1470  * plus 24 for the offset.
1471  * 0|     offset        |0110|o|type |00|
1472  * 0 0000000001111111111 2222 2 22222 33
1473  * 0 1234567890123456789 0123 4 56789 01
1474  *
1475  * 64 bit swap entry format:
1476  * A page-table entry has some bits we have to treat in a special way.
1477  * Bits 52 and bit 55 have to be zero, otherwise an specification
1478  * exception will occur instead of a page translation exception. The
1479  * specifiation exception has the bad habit not to store necessary
1480  * information in the lowcore.
1481  * Bit 53 and bit 54 are the page invalid bit and the page protection
1482  * bit. We set both to indicate a swapped page.
1483  * Bit 62 and 63 are used to distinguish the different page types. For
1484  * a swapped page these bits need to be zero.
1485  * This leaves the bits 0-51 and bits 56-61 to store type and offset.
1486  * We use the 5 bits from 57-61 for the type and the 53 bits from 0-51
1487  * plus 56 for the offset.
1488  * |                      offset                        |0110|o|type |00|
1489  *  0000000000111111111122222222223333333333444444444455 5555 5 55566 66
1490  *  0123456789012345678901234567890123456789012345678901 2345 6 78901 23
1491  */
1492 #ifndef CONFIG_64BIT
1493 #define __SWP_OFFSET_MASK (~0UL >> 12)
1494 #else
1495 #define __SWP_OFFSET_MASK (~0UL >> 11)
1496 #endif
1497 static inline pte_t mk_swap_pte(unsigned long type, unsigned long offset)
1498 {
1499         pte_t pte;
1500         offset &= __SWP_OFFSET_MASK;
1501         pte_val(pte) = _PAGE_TYPE_SWAP | ((type & 0x1f) << 2) |
1502                 ((offset & 1UL) << 7) | ((offset & ~1UL) << 11);
1503         return pte;
1504 }
1505
1506 #define __swp_type(entry)       (((entry).val >> 2) & 0x1f)
1507 #define __swp_offset(entry)     (((entry).val >> 11) | (((entry).val >> 7) & 1))
1508 #define __swp_entry(type,offset) ((swp_entry_t) { pte_val(mk_swap_pte((type),(offset))) })
1509
1510 #define __pte_to_swp_entry(pte) ((swp_entry_t) { pte_val(pte) })
1511 #define __swp_entry_to_pte(x)   ((pte_t) { (x).val })
1512
1513 #ifndef CONFIG_64BIT
1514 # define PTE_FILE_MAX_BITS      26
1515 #else /* CONFIG_64BIT */
1516 # define PTE_FILE_MAX_BITS      59
1517 #endif /* CONFIG_64BIT */
1518
1519 #define pte_to_pgoff(__pte) \
1520         ((((__pte).pte >> 12) << 7) + (((__pte).pte >> 1) & 0x7f))
1521
1522 #define pgoff_to_pte(__off) \
1523         ((pte_t) { ((((__off) & 0x7f) << 1) + (((__off) >> 7) << 12)) \
1524                    | _PAGE_TYPE_FILE })
1525
1526 #endif /* !__ASSEMBLY__ */
1527
1528 #define kern_addr_valid(addr)   (1)
1529
1530 extern int vmem_add_mapping(unsigned long start, unsigned long size);
1531 extern int vmem_remove_mapping(unsigned long start, unsigned long size);
1532 extern int s390_enable_sie(void);
1533
1534 /*
1535  * No page table caches to initialise
1536  */
1537 static inline void pgtable_cache_init(void) { }
1538 static inline void check_pgt_cache(void) { }
1539
1540 #include <asm-generic/pgtable.h>
1541
1542 #endif /* _S390_PAGE_H */