arch/sh/mm/tlb-sh4.c

   1 /*
   2  * arch/sh/mm/tlb-sh4.c
   3  *
   4  * SH-4 specific TLB operations
   5  *
   6  * Copyright (C) 1999  Niibe Yutaka
   7  * Copyright (C) 2002 - 2007 Paul Mundt
   8  *
   9  * Released under the terms of the GNU GPL v2.0.
  10  */
  11 #include <linux/kernel.h>
  12 #include <linux/mm.h>
  13 #include <linux/io.h>
  14 #include <asm/system.h>
  15 #include <asm/mmu_context.h>
  16 #include <asm/cacheflush.h>
  17
  18 void update_mmu_cache(struct vm_area_struct * vma,
  19                       unsigned long address, pte_t pte)
  20 {
  21         unsigned long flags;
  22         unsigned long pteval;
  23         unsigned long vpn;
  24         unsigned long pfn = pte_pfn(pte);
  25         struct page *page;
  26
  27         /* Ptrace may call this routine. */
  28         if (vma && current->active_mm != vma->vm_mm)
  29                 return;
  30
  31         page = pfn_to_page(pfn);
  32         if (pfn_valid(pfn) && page_mapping(page)) {
  33 #ifndef CONFIG_SMP
  34                 int dirty = test_and_clear_bit(PG_dcache_dirty, &page->flags);
  35                 if (dirty) {
  36
  37                         unsigned long addr = (unsigned long)page_address(page);
  38
  39                         if (pages_do_alias(addr, address & PAGE_MASK))
  40                                 __flush_wback_region((void *)addr, PAGE_SIZE);
  41                 }
  42 #endif
  43         }
  44
  45         local_irq_save(flags);
  46
  47         /* Set PTEH register */
  48         vpn = (address & MMU_VPN_MASK) | get_asid();
  49         ctrl_outl(vpn, MMU_PTEH);
  50
  51         pteval = pte.pte_low;
  52
  53         /* Set PTEA register */
  54 #ifdef CONFIG_X2TLB
  55         /*
  56          * For the extended mode TLB this is trivial, only the ESZ and
  57          * EPR bits need to be written out to PTEA, with the remainder of
  58          * the protection bits (with the exception of the compat-mode SZ
  59          * and PR bits, which are cleared) being written out in PTEL.
  60          */
  61         ctrl_outl(pte.pte_high, MMU_PTEA);
  62 #else
  63         if (cpu_data->flags & CPU_HAS_PTEA)
  64                 /* TODO: make this look less hacky */
  65                 ctrl_outl(((pteval >> 28) & 0xe) | (pteval & 0x1), MMU_PTEA);
  66 #endif
  67
  68         /* Set PTEL register */
  69         pteval &= _PAGE_FLAGS_HARDWARE_MASK; /* drop software flags */
  70 #ifdef CONFIG_CACHE_WRITETHROUGH
  71         pteval |= _PAGE_WT;
  72 #endif
  73         /* conveniently, we want all the software flags to be 0 anyway */
  74         ctrl_outl(pteval, MMU_PTEL);
  75
  76         /* Load the TLB */
  77         asm volatile("ldtlb": /* no output */ : /* no input */ : "memory");
  78         local_irq_restore(flags);
  79 }
  80
  81 void __uses_jump_to_uncached local_flush_tlb_one(unsigned long asid,
  82                                                  unsigned long page)
  83 {
  84         unsigned long addr, data;
  85
  86         /*
  87          * NOTE: PTEH.ASID should be set to this MM
  88          *       _AND_ we need to write ASID to the array.
  89          *
  90          * It would be simple if we didn't need to set PTEH.ASID...
  91          */
  92         addr = MMU_UTLB_ADDRESS_ARRAY | MMU_PAGE_ASSOC_BIT;
  93         data = page | asid; /* VALID bit is off */
  94         jump_to_uncached();
  95         ctrl_outl(data, addr);
  96         back_to_cached();
  97 }