arch/x86/kernel/amd_iommu.c

   1 /*
   2  * Copyright (C) 2007-2010 Advanced Micro Devices, Inc.
   3  * Author: Joerg Roedel <joerg.roedel@amd.com>
   4  *         Leo Duran <leo.duran@amd.com>
   5  *
   6  * This program is free software; you can redistribute it and/or modify it
   7  * under the terms of the GNU General Public License version 2 as published
   8  * by the Free Software Foundation.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
  18  */
  19
  20 #include <linux/pci.h>
  21 #include <linux/bitmap.h>
  22 #include <linux/slab.h>
  23 #include <linux/debugfs.h>
  24 #include <linux/scatterlist.h>
  25 #include <linux/dma-mapping.h>
  26 #include <linux/iommu-helper.h>
  27 #include <linux/iommu.h>
  28 #include <linux/delay.h>
  29 #include <asm/proto.h>
  30 #include <asm/iommu.h>
  31 #include <asm/gart.h>
  32 #include <asm/amd_iommu_proto.h>
  33 #include <asm/amd_iommu_types.h>
  34 #include <asm/amd_iommu.h>
  35
  36 #define CMD_SET_TYPE(cmd, t) ((cmd)->data[1] |= ((t) << 28))
  37
  38 #define LOOP_TIMEOUT    100000
  39
  40 static DEFINE_RWLOCK(amd_iommu_devtable_lock);
  41
  42 /* A list of preallocated protection domains */
  43 static LIST_HEAD(iommu_pd_list);
  44 static DEFINE_SPINLOCK(iommu_pd_list_lock);
  45
  46 /*
  47  * Domain for untranslated devices - only allocated
  48  * if iommu=pt passed on kernel cmd line.
  49  */
  50 static struct protection_domain *pt_domain;
  51
  52 static struct iommu_ops amd_iommu_ops;
  53
  54 /*
  55  * general struct to manage commands send to an IOMMU
  56  */
  57 struct iommu_cmd {
  58         u32 data[4];
  59 };
  60
  61 static void update_domain(struct protection_domain *domain);
  62
  63 /****************************************************************************
  64  *
  65  * Helper functions
  66  *
  67  ****************************************************************************/
  68
  69 static inline u16 get_device_id(struct device *dev)
  70 {
  71         struct pci_dev *pdev = to_pci_dev(dev);
  72
  73         return calc_devid(pdev->bus->number, pdev->devfn);
  74 }
  75
  76 static struct iommu_dev_data *get_dev_data(struct device *dev)
  77 {
  78         return dev->archdata.iommu;
  79 }
  80
  81 /*
  82  * In this function the list of preallocated protection domains is traversed to
  83  * find the domain for a specific device
  84  */
  85 static struct dma_ops_domain *find_protection_domain(u16 devid)
  86 {
  87         struct dma_ops_domain *entry, *ret = NULL;
  88         unsigned long flags;
  89         u16 alias = amd_iommu_alias_table[devid];
  90
  91         if (list_empty(&iommu_pd_list))
  92                 return NULL;
  93
  94         spin_lock_irqsave(&iommu_pd_list_lock, flags);
  95
  96         list_for_each_entry(entry, &iommu_pd_list, list) {
  97                 if (entry->target_dev == devid ||
  98                     entry->target_dev == alias) {
  99                         ret = entry;
 100                         break;
 101                 }
 102         }
 103
 104         spin_unlock_irqrestore(&iommu_pd_list_lock, flags);
 105
 106         return ret;
 107 }
 108
 109 /*
 110  * This function checks if the driver got a valid device from the caller to
 111  * avoid dereferencing invalid pointers.
 112  */
 113 static bool check_device(struct device *dev)
 114 {
 115         u16 devid;
 116
 117         if (!dev || !dev->dma_mask)
 118                 return false;
 119
 120         /* No device or no PCI device */
 121         if (dev->bus != &pci_bus_type)
 122                 return false;
 123
 124         devid = get_device_id(dev);
 125
 126         /* Out of our scope? */
 127         if (devid > amd_iommu_last_bdf)
 128                 return false;
 129
 130         if (amd_iommu_rlookup_table[devid] == NULL)
 131                 return false;
 132
 133         return true;
 134 }
 135
 136 static int iommu_init_device(struct device *dev)
 137 {
 138         struct iommu_dev_data *dev_data;
 139         struct pci_dev *pdev;
 140         u16 devid, alias;
 141
 142         if (dev->archdata.iommu)
 143                 return 0;
 144
 145         dev_data = kzalloc(sizeof(*dev_data), GFP_KERNEL);
 146         if (!dev_data)
 147                 return -ENOMEM;
 148
 149         dev_data->dev = dev;
 150
 151         devid = get_device_id(dev);
 152         alias = amd_iommu_alias_table[devid];
 153         pdev = pci_get_bus_and_slot(PCI_BUS(alias), alias & 0xff);
 154         if (pdev)
 155                 dev_data->alias = &pdev->dev;
 156
 157         atomic_set(&dev_data->bind, 0);
 158
 159         dev->archdata.iommu = dev_data;
 160
 161
 162         return 0;
 163 }
 164
 165 static void iommu_uninit_device(struct device *dev)
 166 {
 167         kfree(dev->archdata.iommu);
 168 }
 169
 170 void __init amd_iommu_uninit_devices(void)
 171 {
 172         struct pci_dev *pdev = NULL;
 173
 174         for_each_pci_dev(pdev) {
 175
 176                 if (!check_device(&pdev->dev))
 177                         continue;
 178
 179                 iommu_uninit_device(&pdev->dev);
 180         }
 181 }
 182
 183 int __init amd_iommu_init_devices(void)
 184 {
 185         struct pci_dev *pdev = NULL;
 186         int ret = 0;
 187
 188         for_each_pci_dev(pdev) {
 189
 190                 if (!check_device(&pdev->dev))
 191                         continue;
 192
 193                 ret = iommu_init_device(&pdev->dev);
 194                 if (ret)
 195                         goto out_free;
 196         }
 197
 198         return 0;
 199
 200 out_free:
 201
 202         amd_iommu_uninit_devices();
 203
 204         return ret;
 205 }
 206 #ifdef CONFIG_AMD_IOMMU_STATS
 207
 208 /*
 209  * Initialization code for statistics collection
 210  */
 211
 212 DECLARE_STATS_COUNTER(compl_wait);
 213 DECLARE_STATS_COUNTER(cnt_map_single);
 214 DECLARE_STATS_COUNTER(cnt_unmap_single);
 215 DECLARE_STATS_COUNTER(cnt_map_sg);
 216 DECLARE_STATS_COUNTER(cnt_unmap_sg);
 217 DECLARE_STATS_COUNTER(cnt_alloc_coherent);
 218 DECLARE_STATS_COUNTER(cnt_free_coherent);
 219 DECLARE_STATS_COUNTER(cross_page);
 220 DECLARE_STATS_COUNTER(domain_flush_single);
 221 DECLARE_STATS_COUNTER(domain_flush_all);
 222 DECLARE_STATS_COUNTER(alloced_io_mem);
 223 DECLARE_STATS_COUNTER(total_map_requests);
 224
 225 static struct dentry *stats_dir;
 226 static struct dentry *de_fflush;
 227
 228 static void amd_iommu_stats_add(struct __iommu_counter *cnt)
 229 {
 230         if (stats_dir == NULL)
 231                 return;
 232
 233         cnt->dent = debugfs_create_u64(cnt->name, 0444, stats_dir,
 234                                        &cnt->value);
 235 }
 236
 237 static void amd_iommu_stats_init(void)
 238 {
 239         stats_dir = debugfs_create_dir("amd-iommu", NULL);
 240         if (stats_dir == NULL)
 241                 return;
 242
 243         de_fflush  = debugfs_create_bool("fullflush", 0444, stats_dir,
 244                                          (u32 *)&amd_iommu_unmap_flush);
 245
 246         amd_iommu_stats_add(&compl_wait);
 247         amd_iommu_stats_add(&cnt_map_single);
 248         amd_iommu_stats_add(&cnt_unmap_single);
 249         amd_iommu_stats_add(&cnt_map_sg);
 250         amd_iommu_stats_add(&cnt_unmap_sg);
 251         amd_iommu_stats_add(&cnt_alloc_coherent);
 252         amd_iommu_stats_add(&cnt_free_coherent);
 253         amd_iommu_stats_add(&cross_page);
 254         amd_iommu_stats_add(&domain_flush_single);
 255         amd_iommu_stats_add(&domain_flush_all);
 256         amd_iommu_stats_add(&alloced_io_mem);
 257         amd_iommu_stats_add(&total_map_requests);
 258 }
 259
 260 #endif
 261
 262 /****************************************************************************
 263  *
 264  * Interrupt handling functions
 265  *
 266  ****************************************************************************/
 267
 268 static void dump_dte_entry(u16 devid)
 269 {
 270         int i;
 271
 272         for (i = 0; i < 8; ++i)
 273                 pr_err("AMD-Vi: DTE[%d]: %08x\n", i,
 274                         amd_iommu_dev_table[devid].data[i]);
 275 }
 276
 277 static void dump_command(unsigned long phys_addr)
 278 {
 279         struct iommu_cmd *cmd = phys_to_virt(phys_addr);
 280         int i;
 281
 282         for (i = 0; i < 4; ++i)
 283                 pr_err("AMD-Vi: CMD[%d]: %08x\n", i, cmd->data[i]);
 284 }
 285
 286 static void iommu_print_event(struct amd_iommu *iommu, void *__evt)
 287 {
 288         u32 *event = __evt;
 289         int type  = (event[1] >> EVENT_TYPE_SHIFT)  & EVENT_TYPE_MASK;
 290         int devid = (event[0] >> EVENT_DEVID_SHIFT) & EVENT_DEVID_MASK;
 291         int domid = (event[1] >> EVENT_DOMID_SHIFT) & EVENT_DOMID_MASK;
 292         int flags = (event[1] >> EVENT_FLAGS_SHIFT) & EVENT_FLAGS_MASK;
 293         u64 address = (u64)(((u64)event[3]) << 32) | event[2];
 294
 295         printk(KERN_ERR "AMD-Vi: Event logged [");
 296
 297         switch (type) {
 298         case EVENT_TYPE_ILL_DEV:
 299                 printk("ILLEGAL_DEV_TABLE_ENTRY device=%02x:%02x.%x "
 300                        "address=0x%016llx flags=0x%04x]\n",
 301                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 302                        address, flags);
 303                 dump_dte_entry(devid);
 304                 break;
 305         case EVENT_TYPE_IO_FAULT:
 306                 printk("IO_PAGE_FAULT device=%02x:%02x.%x "
 307                        "domain=0x%04x address=0x%016llx flags=0x%04x]\n",
 308                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 309                        domid, address, flags);
 310                 break;
 311         case EVENT_TYPE_DEV_TAB_ERR:
 312                 printk("DEV_TAB_HARDWARE_ERROR device=%02x:%02x.%x "
 313                        "address=0x%016llx flags=0x%04x]\n",
 314                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 315                        address, flags);
 316                 break;
 317         case EVENT_TYPE_PAGE_TAB_ERR:
 318                 printk("PAGE_TAB_HARDWARE_ERROR device=%02x:%02x.%x "
 319                        "domain=0x%04x address=0x%016llx flags=0x%04x]\n",
 320                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 321                        domid, address, flags);
 322                 break;
 323         case EVENT_TYPE_ILL_CMD:
 324                 printk("ILLEGAL_COMMAND_ERROR address=0x%016llx]\n", address);
 325                 dump_command(address);
 326                 break;
 327         case EVENT_TYPE_CMD_HARD_ERR:
 328                 printk("COMMAND_HARDWARE_ERROR address=0x%016llx "
 329                        "flags=0x%04x]\n", address, flags);
 330                 break;
 331         case EVENT_TYPE_IOTLB_INV_TO:
 332                 printk("IOTLB_INV_TIMEOUT device=%02x:%02x.%x "
 333                        "address=0x%016llx]\n",
 334                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 335                        address);
 336                 break;
 337         case EVENT_TYPE_INV_DEV_REQ:
 338                 printk("INVALID_DEVICE_REQUEST device=%02x:%02x.%x "
 339                        "address=0x%016llx flags=0x%04x]\n",
 340                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 341                        address, flags);
 342                 break;
 343         default:
 344                 printk(KERN_ERR "UNKNOWN type=0x%02x]\n", type);
 345         }
 346 }
 347
 348 static void iommu_poll_events(struct amd_iommu *iommu)
 349 {
 350         u32 head, tail;
 351         unsigned long flags;
 352
 353         spin_lock_irqsave(&iommu->lock, flags);
 354
 355         head = readl(iommu->mmio_base + MMIO_EVT_HEAD_OFFSET);
 356         tail = readl(iommu->mmio_base + MMIO_EVT_TAIL_OFFSET);
 357
 358         while (head != tail) {
 359                 iommu_print_event(iommu, iommu->evt_buf + head);
 360                 head = (head + EVENT_ENTRY_SIZE) % iommu->evt_buf_size;
 361         }
 362
 363         writel(head, iommu->mmio_base + MMIO_EVT_HEAD_OFFSET);
 364
 365         spin_unlock_irqrestore(&iommu->lock, flags);
 366 }
 367
 368 irqreturn_t amd_iommu_int_handler(int irq, void *data)
 369 {
 370         struct amd_iommu *iommu;
 371
 372         for_each_iommu(iommu)
 373                 iommu_poll_events(iommu);
 374
 375         return IRQ_HANDLED;
 376 }
 377
 378 /****************************************************************************
 379  *
 380  * IOMMU command queuing functions
 381  *
 382  ****************************************************************************/
 383
 384 static int wait_on_sem(volatile u64 *sem)
 385 {
 386         int i = 0;
 387
 388         while (*sem == 0 && i < LOOP_TIMEOUT) {
 389                 udelay(1);
 390                 i += 1;
 391         }
 392
 393         if (i == LOOP_TIMEOUT) {
 394                 pr_alert("AMD-Vi: Completion-Wait loop timed out\n");
 395                 return -EIO;
 396         }
 397
 398         return 0;
 399 }
 400
 401 static void copy_cmd_to_buffer(struct amd_iommu *iommu,
 402                                struct iommu_cmd *cmd,
 403                                u32 tail)
 404 {
 405         u8 *target;
 406
 407         target = iommu->cmd_buf + tail;
 408         tail   = (tail + sizeof(*cmd)) % iommu->cmd_buf_size;
 409
 410         /* Copy command to buffer */
 411         memcpy(target, cmd, sizeof(*cmd));
 412
 413         /* Tell the IOMMU about it */
 414         writel(tail, iommu->mmio_base + MMIO_CMD_TAIL_OFFSET);
 415 }
 416
 417 static void build_completion_wait(struct iommu_cmd *cmd, u64 address)
 418 {
 419         WARN_ON(address & 0x7ULL);
 420
 421         memset(cmd, 0, sizeof(*cmd));
 422         cmd->data[0] = lower_32_bits(__pa(address)) | CMD_COMPL_WAIT_STORE_MASK;
 423         cmd->data[1] = upper_32_bits(__pa(address));
 424         cmd->data[2] = 1;
 425         CMD_SET_TYPE(cmd, CMD_COMPL_WAIT);
 426 }
 427
 428 static void build_inv_dte(struct iommu_cmd *cmd, u16 devid)
 429 {
 430         memset(cmd, 0, sizeof(*cmd));
 431         cmd->data[0] = devid;
 432         CMD_SET_TYPE(cmd, CMD_INV_DEV_ENTRY);
 433 }
 434
 435 static void build_inv_iommu_pages(struct iommu_cmd *cmd, u64 address,
 436                                   size_t size, u16 domid, int pde)
 437 {
 438         u64 pages;
 439         int s;
 440
 441         pages = iommu_num_pages(address, size, PAGE_SIZE);
 442         s     = 0;
 443
 444         if (pages > 1) {
 445                 /*
 446                  * If we have to flush more than one page, flush all
 447                  * TLB entries for this domain
 448                  */
 449                 address = CMD_INV_IOMMU_ALL_PAGES_ADDRESS;
 450                 s = 1;
 451         }
 452
 453         address &= PAGE_MASK;
 454
 455         memset(cmd, 0, sizeof(*cmd));
 456         cmd->data[1] |= domid;
 457         cmd->data[2]  = lower_32_bits(address);
 458         cmd->data[3]  = upper_32_bits(address);
 459         CMD_SET_TYPE(cmd, CMD_INV_IOMMU_PAGES);
 460         if (s) /* size bit - we flush more than one 4kb page */
 461                 cmd->data[2] |= CMD_INV_IOMMU_PAGES_SIZE_MASK;
 462         if (pde) /* PDE bit - we wan't flush everything not only the PTEs */
 463                 cmd->data[2] |= CMD_INV_IOMMU_PAGES_PDE_MASK;
 464 }
 465
 466 /*
 467  * Writes the command to the IOMMUs command buffer and informs the
 468  * hardware about the new command.
 469  */
 470 static int iommu_queue_command(struct amd_iommu *iommu, struct iommu_cmd *cmd)
 471 {
 472         u32 left, tail, head, next_tail;
 473         unsigned long flags;
 474
 475         WARN_ON(iommu->cmd_buf_size & CMD_BUFFER_UNINITIALIZED);
 476
 477 again:
 478         spin_lock_irqsave(&iommu->lock, flags);
 479
 480         head      = readl(iommu->mmio_base + MMIO_CMD_HEAD_OFFSET);
 481         tail      = readl(iommu->mmio_base + MMIO_CMD_TAIL_OFFSET);
 482         next_tail = (tail + sizeof(*cmd)) % iommu->cmd_buf_size;
 483         left      = (head - next_tail) % iommu->cmd_buf_size;
 484
 485         if (left <= 2) {
 486                 struct iommu_cmd sync_cmd;
 487                 volatile u64 sem = 0;
 488                 int ret;
 489
 490                 build_completion_wait(&sync_cmd, (u64)&sem);
 491                 copy_cmd_to_buffer(iommu, &sync_cmd, tail);
 492
 493                 spin_unlock_irqrestore(&iommu->lock, flags);
 494
 495                 if ((ret = wait_on_sem(&sem)) != 0)
 496                         return ret;
 497
 498                 goto again;
 499         }
 500
 501         copy_cmd_to_buffer(iommu, cmd, tail);
 502
 503         /* We need to sync now to make sure all commands are processed */
 504         iommu->need_sync = true;
 505
 506         spin_unlock_irqrestore(&iommu->lock, flags);
 507
 508         return 0;
 509 }
 510
 511 /*
 512  * This function queues a completion wait command into the command
 513  * buffer of an IOMMU
 514  */
 515 static int iommu_completion_wait(struct amd_iommu *iommu)
 516 {
 517         struct iommu_cmd cmd;
 518         volatile u64 sem = 0;
 519         int ret;
 520
 521         if (!iommu->need_sync)
 522                 return 0;
 523
 524         build_completion_wait(&cmd, (u64)&sem);
 525
 526         ret = iommu_queue_command(iommu, &cmd);
 527         if (ret)
 528                 return ret;
 529
 530         return wait_on_sem(&sem);
 531 }
 532
 533 static int iommu_flush_dte(struct amd_iommu *iommu, u16 devid)
 534 {
 535         struct iommu_cmd cmd;
 536
 537         build_inv_dte(&cmd, devid);
 538
 539         return iommu_queue_command(iommu, &cmd);
 540 }
 541
 542 /*
 543  * Command send function for invalidating a device table entry
 544  */
 545 static int device_flush_dte(struct device *dev)
 546 {
 547         struct amd_iommu *iommu;
 548         u16 devid;
 549
 550         devid = get_device_id(dev);
 551         iommu = amd_iommu_rlookup_table[devid];
 552
 553         return iommu_flush_dte(iommu, devid);
 554 }
 555
 556 /*
 557  * TLB invalidation function which is called from the mapping functions.
 558  * It invalidates a single PTE if the range to flush is within a single
 559  * page. Otherwise it flushes the whole TLB of the IOMMU.
 560  */
 561 static void __domain_flush_pages(struct protection_domain *domain,
 562                                  u64 address, size_t size, int pde)
 563 {
 564         struct iommu_cmd cmd;
 565         int ret = 0, i;
 566
 567         build_inv_iommu_pages(&cmd, address, size, domain->id, pde);
 568
 569         for (i = 0; i < amd_iommus_present; ++i) {
 570                 if (!domain->dev_iommu[i])
 571                         continue;
 572
 573                 /*
 574                  * Devices of this domain are behind this IOMMU
 575                  * We need a TLB flush
 576                  */
 577                 ret |= iommu_queue_command(amd_iommus[i], &cmd);
 578         }
 579
 580         WARN_ON(ret);
 581 }
 582
 583 static void domain_flush_pages(struct protection_domain *domain,
 584                                u64 address, size_t size)
 585 {
 586         __domain_flush_pages(domain, address, size, 0);
 587 }
 588
 589 /* Flush the whole IO/TLB for a given protection domain */
 590 static void domain_flush_tlb(struct protection_domain *domain)
 591 {
 592         __domain_flush_pages(domain, 0, CMD_INV_IOMMU_ALL_PAGES_ADDRESS, 0);
 593 }
 594
 595 /* Flush the whole IO/TLB for a given protection domain - including PDE */
 596 static void domain_flush_tlb_pde(struct protection_domain *domain)
 597 {
 598         __domain_flush_pages(domain, 0, CMD_INV_IOMMU_ALL_PAGES_ADDRESS, 1);
 599 }
 600
 601 static void domain_flush_complete(struct protection_domain *domain)
 602 {
 603         int i;
 604
 605         for (i = 0; i < amd_iommus_present; ++i) {
 606                 if (!domain->dev_iommu[i])
 607                         continue;
 608
 609                 /*
 610                  * Devices of this domain are behind this IOMMU
 611                  * We need to wait for completion of all commands.
 612                  */
 613                 iommu_completion_wait(amd_iommus[i]);
 614         }
 615 }
 616
 617
 618 /*
 619  * This function flushes the DTEs for all devices in domain
 620  */
 621 static void domain_flush_devices(struct protection_domain *domain)
 622 {
 623         struct iommu_dev_data *dev_data;
 624         unsigned long flags;
 625
 626         spin_lock_irqsave(&domain->lock, flags);
 627
 628         list_for_each_entry(dev_data, &domain->dev_list, list)
 629                 device_flush_dte(dev_data->dev);
 630
 631         spin_unlock_irqrestore(&domain->lock, flags);
 632 }
 633
 634 static void iommu_flush_all_domain_devices(void)
 635 {
 636         struct protection_domain *domain;
 637         unsigned long flags;
 638
 639         spin_lock_irqsave(&amd_iommu_pd_lock, flags);
 640
 641         list_for_each_entry(domain, &amd_iommu_pd_list, list) {
 642                 domain_flush_devices(domain);
 643                 domain_flush_complete(domain);
 644         }
 645
 646         spin_unlock_irqrestore(&amd_iommu_pd_lock, flags);
 647 }
 648
 649 void amd_iommu_flush_all_devices(void)
 650 {
 651         iommu_flush_all_domain_devices();
 652 }
 653
 654 /*
 655  * This function uses heavy locking and may disable irqs for some time. But
 656  * this is no issue because it is only called during resume.
 657  */
 658 void amd_iommu_flush_all_domains(void)
 659 {
 660         struct protection_domain *domain;
 661         unsigned long flags;
 662
 663         spin_lock_irqsave(&amd_iommu_pd_lock, flags);
 664
 665         list_for_each_entry(domain, &amd_iommu_pd_list, list) {
 666                 spin_lock(&domain->lock);
 667                 domain_flush_tlb_pde(domain);
 668                 domain_flush_complete(domain);
 669                 spin_unlock(&domain->lock);
 670         }
 671
 672         spin_unlock_irqrestore(&amd_iommu_pd_lock, flags);
 673 }
 674
 675 /****************************************************************************
 676  *
 677  * The functions below are used the create the page table mappings for
 678  * unity mapped regions.
 679  *
 680  ****************************************************************************/
 681
 682 /*
 683  * This function is used to add another level to an IO page table. Adding
 684  * another level increases the size of the address space by 9 bits to a size up
 685  * to 64 bits.
 686  */
 687 static bool increase_address_space(struct protection_domain *domain,
 688                                    gfp_t gfp)
 689 {
 690         u64 *pte;
 691
 692         if (domain->mode == PAGE_MODE_6_LEVEL)
 693                 /* address space already 64 bit large */
 694                 return false;
 695
 696         pte = (void *)get_zeroed_page(gfp);
 697         if (!pte)
 698                 return false;
 699
 700         *pte             = PM_LEVEL_PDE(domain->mode,
 701                                         virt_to_phys(domain->pt_root));
 702         domain->pt_root  = pte;
 703         domain->mode    += 1;
 704         domain->updated  = true;
 705
 706         return true;
 707 }
 708
 709 static u64 *alloc_pte(struct protection_domain *domain,
 710                       unsigned long address,
 711                       unsigned long page_size,
 712                       u64 **pte_page,
 713                       gfp_t gfp)
 714 {
 715         int level, end_lvl;
 716         u64 *pte, *page;
 717
 718         BUG_ON(!is_power_of_2(page_size));
 719
 720         while (address > PM_LEVEL_SIZE(domain->mode))
 721                 increase_address_space(domain, gfp);
 722
 723         level   = domain->mode - 1;
 724         pte     = &domain->pt_root[PM_LEVEL_INDEX(level, address)];
 725         address = PAGE_SIZE_ALIGN(address, page_size);
 726         end_lvl = PAGE_SIZE_LEVEL(page_size);
 727
 728         while (level > end_lvl) {
 729                 if (!IOMMU_PTE_PRESENT(*pte)) {
 730                         page = (u64 *)get_zeroed_page(gfp);
 731                         if (!page)
 732                                 return NULL;
 733                         *pte = PM_LEVEL_PDE(level, virt_to_phys(page));
 734                 }
 735
 736                 /* No level skipping support yet */
 737                 if (PM_PTE_LEVEL(*pte) != level)
 738                         return NULL;
 739
 740                 level -= 1;
 741
 742                 pte = IOMMU_PTE_PAGE(*pte);
 743
 744                 if (pte_page && level == end_lvl)
 745                         *pte_page = pte;
 746
 747                 pte = &pte[PM_LEVEL_INDEX(level, address)];
 748         }
 749
 750         return pte;
 751 }
 752
 753 /*
 754  * This function checks if there is a PTE for a given dma address. If
 755  * there is one, it returns the pointer to it.
 756  */
 757 static u64 *fetch_pte(struct protection_domain *domain, unsigned long address)
 758 {
 759         int level;
 760         u64 *pte;
 761
 762         if (address > PM_LEVEL_SIZE(domain->mode))
 763                 return NULL;
 764
 765         level   =  domain->mode - 1;
 766         pte     = &domain->pt_root[PM_LEVEL_INDEX(level, address)];
 767
 768         while (level > 0) {
 769
 770                 /* Not Present */
 771                 if (!IOMMU_PTE_PRESENT(*pte))
 772                         return NULL;
 773
 774                 /* Large PTE */
 775                 if (PM_PTE_LEVEL(*pte) == 0x07) {
 776                         unsigned long pte_mask, __pte;
 777
 778                         /*
 779                          * If we have a series of large PTEs, make
 780                          * sure to return a pointer to the first one.
 781                          */
 782                         pte_mask = PTE_PAGE_SIZE(*pte);
 783                         pte_mask = ~((PAGE_SIZE_PTE_COUNT(pte_mask) << 3) - 1);
 784                         __pte    = ((unsigned long)pte) & pte_mask;
 785
 786                         return (u64 *)__pte;
 787                 }
 788
 789                 /* No level skipping support yet */
 790                 if (PM_PTE_LEVEL(*pte) != level)
 791                         return NULL;
 792
 793                 level -= 1;
 794
 795                 /* Walk to the next level */
 796                 pte = IOMMU_PTE_PAGE(*pte);
 797                 pte = &pte[PM_LEVEL_INDEX(level, address)];
 798         }
 799
 800         return pte;
 801 }
 802
 803 /*
 804  * Generic mapping functions. It maps a physical address into a DMA
 805  * address space. It allocates the page table pages if necessary.
 806  * In the future it can be extended to a generic mapping function
 807  * supporting all features of AMD IOMMU page tables like level skipping
 808  * and full 64 bit address spaces.
 809  */
 810 static int iommu_map_page(struct protection_domain *dom,
 811                           unsigned long bus_addr,
 812                           unsigned long phys_addr,
 813                           int prot,
 814                           unsigned long page_size)
 815 {
 816         u64 __pte, *pte;
 817         int i, count;
 818
 819         if (!(prot & IOMMU_PROT_MASK))
 820                 return -EINVAL;
 821
 822         bus_addr  = PAGE_ALIGN(bus_addr);
 823         phys_addr = PAGE_ALIGN(phys_addr);
 824         count     = PAGE_SIZE_PTE_COUNT(page_size);
 825         pte       = alloc_pte(dom, bus_addr, page_size, NULL, GFP_KERNEL);
 826
 827         for (i = 0; i < count; ++i)
 828                 if (IOMMU_PTE_PRESENT(pte[i]))
 829                         return -EBUSY;
 830
 831         if (page_size > PAGE_SIZE) {
 832                 __pte = PAGE_SIZE_PTE(phys_addr, page_size);
 833                 __pte |= PM_LEVEL_ENC(7) | IOMMU_PTE_P | IOMMU_PTE_FC;
 834         } else
 835                 __pte = phys_addr | IOMMU_PTE_P | IOMMU_PTE_FC;
 836
 837         if (prot & IOMMU_PROT_IR)
 838                 __pte |= IOMMU_PTE_IR;
 839         if (prot & IOMMU_PROT_IW)
 840                 __pte |= IOMMU_PTE_IW;
 841
 842         for (i = 0; i < count; ++i)
 843                 pte[i] = __pte;
 844
 845         update_domain(dom);
 846
 847         return 0;
 848 }
 849
 850 static unsigned long iommu_unmap_page(struct protection_domain *dom,
 851                                       unsigned long bus_addr,
 852                                       unsigned long page_size)
 853 {
 854         unsigned long long unmap_size, unmapped;
 855         u64 *pte;
 856
 857         BUG_ON(!is_power_of_2(page_size));
 858
 859         unmapped = 0;
 860
 861         while (unmapped < page_size) {
 862
 863                 pte = fetch_pte(dom, bus_addr);
 864
 865                 if (!pte) {
 866                         /*
 867                          * No PTE for this address
 868                          * move forward in 4kb steps
 869                          */
 870                         unmap_size = PAGE_SIZE;
 871                 } else if (PM_PTE_LEVEL(*pte) == 0) {
 872                         /* 4kb PTE found for this address */
 873                         unmap_size = PAGE_SIZE;
 874                         *pte       = 0ULL;
 875                 } else {
 876                         int count, i;
 877
 878                         /* Large PTE found which maps this address */
 879                         unmap_size = PTE_PAGE_SIZE(*pte);
 880                         count      = PAGE_SIZE_PTE_COUNT(unmap_size);
 881                         for (i = 0; i < count; i++)
 882                                 pte[i] = 0ULL;
 883                 }
 884
 885                 bus_addr  = (bus_addr & ~(unmap_size - 1)) + unmap_size;
 886                 unmapped += unmap_size;
 887         }
 888
 889         BUG_ON(!is_power_of_2(unmapped));
 890
 891         return unmapped;
 892 }
 893
 894 /*
 895  * This function checks if a specific unity mapping entry is needed for
 896  * this specific IOMMU.
 897  */
 898 static int iommu_for_unity_map(struct amd_iommu *iommu,
 899                                struct unity_map_entry *entry)
 900 {
 901         u16 bdf, i;
 902
 903         for (i = entry->devid_start; i <= entry->devid_end; ++i) {
 904                 bdf = amd_iommu_alias_table[i];
 905                 if (amd_iommu_rlookup_table[bdf] == iommu)
 906                         return 1;
 907         }
 908
 909         return 0;
 910 }
 911
 912 /*
 913  * This function actually applies the mapping to the page table of the
 914  * dma_ops domain.
 915  */
 916 static int dma_ops_unity_map(struct dma_ops_domain *dma_dom,
 917                              struct unity_map_entry *e)
 918 {
 919         u64 addr;
 920         int ret;
 921
 922         for (addr = e->address_start; addr < e->address_end;
 923              addr += PAGE_SIZE) {
 924                 ret = iommu_map_page(&dma_dom->domain, addr, addr, e->prot,
 925                                      PAGE_SIZE);
 926                 if (ret)
 927                         return ret;
 928                 /*
 929                  * if unity mapping is in aperture range mark the page
 930                  * as allocated in the aperture
 931                  */
 932                 if (addr < dma_dom->aperture_size)
 933                         __set_bit(addr >> PAGE_SHIFT,
 934                                   dma_dom->aperture[0]->bitmap);
 935         }
 936
 937         return 0;
 938 }
 939
 940 /*
 941  * Init the unity mappings for a specific IOMMU in the system
 942  *
 943  * Basically iterates over all unity mapping entries and applies them to
 944  * the default domain DMA of that IOMMU if necessary.
 945  */
 946 static int iommu_init_unity_mappings(struct amd_iommu *iommu)
 947 {
 948         struct unity_map_entry *entry;
 949         int ret;
 950
 951         list_for_each_entry(entry, &amd_iommu_unity_map, list) {
 952                 if (!iommu_for_unity_map(iommu, entry))
 953                         continue;
 954                 ret = dma_ops_unity_map(iommu->default_dom, entry);
 955                 if (ret)
 956                         return ret;
 957         }
 958
 959         return 0;
 960 }
 961
 962 /*
 963  * Inits the unity mappings required for a specific device
 964  */
 965 static int init_unity_mappings_for_device(struct dma_ops_domain *dma_dom,
 966                                           u16 devid)
 967 {
 968         struct unity_map_entry *e;
 969         int ret;
 970
 971         list_for_each_entry(e, &amd_iommu_unity_map, list) {
 972                 if (!(devid >= e->devid_start && devid <= e->devid_end))
 973                         continue;
 974                 ret = dma_ops_unity_map(dma_dom, e);
 975                 if (ret)
 976                         return ret;
 977         }
 978
 979         return 0;
 980 }
 981
 982 /****************************************************************************
 983  *
 984  * The next functions belong to the address allocator for the dma_ops
 985  * interface functions. They work like the allocators in the other IOMMU
 986  * drivers. Its basically a bitmap which marks the allocated pages in
 987  * the aperture. Maybe it could be enhanced in the future to a more
 988  * efficient allocator.
 989  *
 990  ****************************************************************************/
 991
 992 /*
 993  * The address allocator core functions.
 994  *
 995  * called with domain->lock held
 996  */
 997
 998 /*
 999  * Used to reserve address ranges in the aperture (e.g. for exclusion
1000  * ranges.
1001  */
1002 static void dma_ops_reserve_addresses(struct dma_ops_domain *dom,
1003                                       unsigned long start_page,
1004                                       unsigned int pages)
1005 {
1006         unsigned int i, last_page = dom->aperture_size >> PAGE_SHIFT;
1007
1008         if (start_page + pages > last_page)
1009                 pages = last_page - start_page;
1010
1011         for (i = start_page; i < start_page + pages; ++i) {
1012                 int index = i / APERTURE_RANGE_PAGES;
1013                 int page  = i % APERTURE_RANGE_PAGES;
1014                 __set_bit(page, dom->aperture[index]->bitmap);
1015         }
1016 }
1017
1018 /*
1019  * This function is used to add a new aperture range to an existing
1020  * aperture in case of dma_ops domain allocation or address allocation
1021  * failure.
1022  */
1023 static int alloc_new_range(struct dma_ops_domain *dma_dom,
1024                            bool populate, gfp_t gfp)
1025 {
1026         int index = dma_dom->aperture_size >> APERTURE_RANGE_SHIFT;
1027         struct amd_iommu *iommu;
1028         unsigned long i;
1029
1030 #ifdef CONFIG_IOMMU_STRESS
1031         populate = false;
1032 #endif
1033
1034         if (index >= APERTURE_MAX_RANGES)
1035                 return -ENOMEM;
1036
1037         dma_dom->aperture[index] = kzalloc(sizeof(struct aperture_range), gfp);
1038         if (!dma_dom->aperture[index])
1039                 return -ENOMEM;
1040
1041         dma_dom->aperture[index]->bitmap = (void *)get_zeroed_page(gfp);
1042         if (!dma_dom->aperture[index]->bitmap)
1043                 goto out_free;
1044
1045         dma_dom->aperture[index]->offset = dma_dom->aperture_size;
1046
1047         if (populate) {
1048                 unsigned long address = dma_dom->aperture_size;
1049                 int i, num_ptes = APERTURE_RANGE_PAGES / 512;
1050                 u64 *pte, *pte_page;
1051
1052                 for (i = 0; i < num_ptes; ++i) {
1053                         pte = alloc_pte(&dma_dom->domain, address, PAGE_SIZE,
1054                                         &pte_page, gfp);
1055                         if (!pte)
1056                                 goto out_free;
1057
1058                         dma_dom->aperture[index]->pte_pages[i] = pte_page;
1059
1060                         address += APERTURE_RANGE_SIZE / 64;
1061                 }
1062         }
1063
1064         dma_dom->aperture_size += APERTURE_RANGE_SIZE;
1065
1066         /* Initialize the exclusion range if necessary */
1067         for_each_iommu(iommu) {
1068                 if (iommu->exclusion_start &&
1069                     iommu->exclusion_start >= dma_dom->aperture[index]->offset
1070                     && iommu->exclusion_start < dma_dom->aperture_size) {
1071                         unsigned long startpage;
1072                         int pages = iommu_num_pages(iommu->exclusion_start,
1073                                                     iommu->exclusion_length,
1074                                                     PAGE_SIZE);
1075                         startpage = iommu->exclusion_start >> PAGE_SHIFT;
1076                         dma_ops_reserve_addresses(dma_dom, startpage, pages);
1077                 }
1078         }
1079
1080         /*
1081          * Check for areas already mapped as present in the new aperture
1082          * range and mark those pages as reserved in the allocator. Such
1083          * mappings may already exist as a result of requested unity
1084          * mappings for devices.
1085          */
1086         for (i = dma_dom->aperture[index]->offset;
1087              i < dma_dom->aperture_size;
1088              i += PAGE_SIZE) {
1089                 u64 *pte = fetch_pte(&dma_dom->domain, i);
1090                 if (!pte || !IOMMU_PTE_PRESENT(*pte))
1091                         continue;
1092
1093                 dma_ops_reserve_addresses(dma_dom, i << PAGE_SHIFT, 1);
1094         }
1095
1096         update_domain(&dma_dom->domain);
1097
1098         return 0;
1099
1100 out_free:
1101         update_domain(&dma_dom->domain);
1102
1103         free_page((unsigned long)dma_dom->aperture[index]->bitmap);
1104
1105         kfree(dma_dom->aperture[index]);
1106         dma_dom->aperture[index] = NULL;
1107
1108         return -ENOMEM;
1109 }
1110
1111 static unsigned long dma_ops_area_alloc(struct device *dev,
1112                                         struct dma_ops_domain *dom,
1113                                         unsigned int pages,
1114                                         unsigned long align_mask,
1115                                         u64 dma_mask,
1116                                         unsigned long start)
1117 {
1118         unsigned long next_bit = dom->next_address % APERTURE_RANGE_SIZE;
1119         int max_index = dom->aperture_size >> APERTURE_RANGE_SHIFT;
1120         int i = start >> APERTURE_RANGE_SHIFT;
1121         unsigned long boundary_size;
1122         unsigned long address = -1;
1123         unsigned long limit;
1124
1125         next_bit >>= PAGE_SHIFT;
1126
1127         boundary_size = ALIGN(dma_get_seg_boundary(dev) + 1,
1128                         PAGE_SIZE) >> PAGE_SHIFT;
1129
1130         for (;i < max_index; ++i) {
1131                 unsigned long offset = dom->aperture[i]->offset >> PAGE_SHIFT;
1132
1133                 if (dom->aperture[i]->offset >= dma_mask)
1134                         break;
1135
1136                 limit = iommu_device_max_index(APERTURE_RANGE_PAGES, offset,
1137                                                dma_mask >> PAGE_SHIFT);
1138
1139                 address = iommu_area_alloc(dom->aperture[i]->bitmap,
1140                                            limit, next_bit, pages, 0,
1141                                             boundary_size, align_mask);
1142                 if (address != -1) {
1143                         address = dom->aperture[i]->offset +
1144                                   (address << PAGE_SHIFT);
1145                         dom->next_address = address + (pages << PAGE_SHIFT);
1146                         break;
1147                 }
1148
1149                 next_bit = 0;
1150         }
1151
1152         return address;
1153 }
1154
1155 static unsigned long dma_ops_alloc_addresses(struct device *dev,
1156                                              struct dma_ops_domain *dom,
1157                                              unsigned int pages,
1158                                              unsigned long align_mask,
1159                                              u64 dma_mask)
1160 {
1161         unsigned long address;
1162
1163 #ifdef CONFIG_IOMMU_STRESS
1164         dom->next_address = 0;
1165         dom->need_flush = true;
1166 #endif
1167
1168         address = dma_ops_area_alloc(dev, dom, pages, align_mask,
1169                                      dma_mask, dom->next_address);
1170
1171         if (address == -1) {
1172                 dom->next_address = 0;
1173                 address = dma_ops_area_alloc(dev, dom, pages, align_mask,
1174                                              dma_mask, 0);
1175                 dom->need_flush = true;
1176         }
1177
1178         if (unlikely(address == -1))
1179                 address = DMA_ERROR_CODE;
1180
1181         WARN_ON((address + (PAGE_SIZE*pages)) > dom->aperture_size);
1182
1183         return address;
1184 }
1185
1186 /*
1187  * The address free function.
1188  *
1189  * called with domain->lock held
1190  */
1191 static void dma_ops_free_addresses(struct dma_ops_domain *dom,
1192                                    unsigned long address,
1193                                    unsigned int pages)
1194 {
1195         unsigned i = address >> APERTURE_RANGE_SHIFT;
1196         struct aperture_range *range = dom->aperture[i];
1197
1198         BUG_ON(i >= APERTURE_MAX_RANGES || range == NULL);
1199
1200 #ifdef CONFIG_IOMMU_STRESS
1201         if (i < 4)
1202                 return;
1203 #endif
1204
1205         if (address >= dom->next_address)
1206                 dom->need_flush = true;
1207
1208         address = (address % APERTURE_RANGE_SIZE) >> PAGE_SHIFT;
1209
1210         bitmap_clear(range->bitmap, address, pages);
1211
1212 }
1213
1214 /****************************************************************************
1215  *
1216  * The next functions belong to the domain allocation. A domain is
1217  * allocated for every IOMMU as the default domain. If device isolation
1218  * is enabled, every device get its own domain. The most important thing
1219  * about domains is the page table mapping the DMA address space they
1220  * contain.
1221  *
1222  ****************************************************************************/
1223
1224 /*
1225  * This function adds a protection domain to the global protection domain list
1226  */
1227 static void add_domain_to_list(struct protection_domain *domain)
1228 {
1229         unsigned long flags;
1230
1231         spin_lock_irqsave(&amd_iommu_pd_lock, flags);
1232         list_add(&domain->list, &amd_iommu_pd_list);
1233         spin_unlock_irqrestore(&amd_iommu_pd_lock, flags);
1234 }
1235
1236 /*
1237  * This function removes a protection domain to the global
1238  * protection domain list
1239  */
1240 static void del_domain_from_list(struct protection_domain *domain)
1241 {
1242         unsigned long flags;
1243
1244         spin_lock_irqsave(&amd_iommu_pd_lock, flags);
1245         list_del(&domain->list);
1246         spin_unlock_irqrestore(&amd_iommu_pd_lock, flags);
1247 }
1248
1249 static u16 domain_id_alloc(void)
1250 {
1251         unsigned long flags;
1252         int id;
1253
1254         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
1255         id = find_first_zero_bit(amd_iommu_pd_alloc_bitmap, MAX_DOMAIN_ID);
1256         BUG_ON(id == 0);
1257         if (id > 0 && id < MAX_DOMAIN_ID)
1258                 __set_bit(id, amd_iommu_pd_alloc_bitmap);
1259         else
1260                 id = 0;
1261         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
1262
1263         return id;
1264 }
1265
1266 static void domain_id_free(int id)
1267 {
1268         unsigned long flags;
1269
1270         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
1271         if (id > 0 && id < MAX_DOMAIN_ID)
1272                 __clear_bit(id, amd_iommu_pd_alloc_bitmap);
1273         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
1274 }
1275
1276 static void free_pagetable(struct protection_domain *domain)
1277 {
1278         int i, j;
1279         u64 *p1, *p2, *p3;
1280
1281         p1 = domain->pt_root;
1282
1283         if (!p1)
1284                 return;
1285
1286         for (i = 0; i < 512; ++i) {
1287                 if (!IOMMU_PTE_PRESENT(p1[i]))
1288                         continue;
1289
1290                 p2 = IOMMU_PTE_PAGE(p1[i]);
1291                 for (j = 0; j < 512; ++j) {
1292                         if (!IOMMU_PTE_PRESENT(p2[j]))
1293                                 continue;
1294                         p3 = IOMMU_PTE_PAGE(p2[j]);
1295                         free_page((unsigned long)p3);
1296                 }
1297
1298                 free_page((unsigned long)p2);
1299         }
1300
1301         free_page((unsigned long)p1);
1302
1303         domain->pt_root = NULL;
1304 }
1305
1306 /*
1307  * Free a domain, only used if something went wrong in the
1308  * allocation path and we need to free an already allocated page table
1309  */
1310 static void dma_ops_domain_free(struct dma_ops_domain *dom)
1311 {
1312         int i;
1313
1314         if (!dom)
1315                 return;
1316
1317         del_domain_from_list(&dom->domain);
1318
1319         free_pagetable(&dom->domain);
1320
1321         for (i = 0; i < APERTURE_MAX_RANGES; ++i) {
1322                 if (!dom->aperture[i])
1323                         continue;
1324                 free_page((unsigned long)dom->aperture[i]->bitmap);
1325                 kfree(dom->aperture[i]);
1326         }
1327
1328         kfree(dom);
1329 }
1330
1331 /*
1332  * Allocates a new protection domain usable for the dma_ops functions.
1333  * It also initializes the page table and the address allocator data
1334  * structures required for the dma_ops interface
1335  */
1336 static struct dma_ops_domain *dma_ops_domain_alloc(void)
1337 {
1338         struct dma_ops_domain *dma_dom;
1339
1340         dma_dom = kzalloc(sizeof(struct dma_ops_domain), GFP_KERNEL);
1341         if (!dma_dom)
1342                 return NULL;
1343
1344         spin_lock_init(&dma_dom->domain.lock);
1345
1346         dma_dom->domain.id = domain_id_alloc();
1347         if (dma_dom->domain.id == 0)
1348                 goto free_dma_dom;
1349         INIT_LIST_HEAD(&dma_dom->domain.dev_list);
1350         dma_dom->domain.mode = PAGE_MODE_2_LEVEL;
1351         dma_dom->domain.pt_root = (void *)get_zeroed_page(GFP_KERNEL);
1352         dma_dom->domain.flags = PD_DMA_OPS_MASK;
1353         dma_dom->domain.priv = dma_dom;
1354         if (!dma_dom->domain.pt_root)
1355                 goto free_dma_dom;
1356
1357         dma_dom->need_flush = false;
1358         dma_dom->target_dev = 0xffff;
1359
1360         add_domain_to_list(&dma_dom->domain);
1361
1362         if (alloc_new_range(dma_dom, true, GFP_KERNEL))
1363                 goto free_dma_dom;
1364
1365         /*
1366          * mark the first page as allocated so we never return 0 as
1367          * a valid dma-address. So we can use 0 as error value
1368          */
1369         dma_dom->aperture[0]->bitmap[0] = 1;
1370         dma_dom->next_address = 0;
1371
1372
1373         return dma_dom;
1374
1375 free_dma_dom:
1376         dma_ops_domain_free(dma_dom);
1377
1378         return NULL;
1379 }
1380
1381 /*
1382  * little helper function to check whether a given protection domain is a
1383  * dma_ops domain
1384  */
1385 static bool dma_ops_domain(struct protection_domain *domain)
1386 {
1387         return domain->flags & PD_DMA_OPS_MASK;
1388 }
1389
1390 static void set_dte_entry(u16 devid, struct protection_domain *domain)
1391 {
1392         u64 pte_root = virt_to_phys(domain->pt_root);
1393
1394         pte_root |= (domain->mode & DEV_ENTRY_MODE_MASK)
1395                     << DEV_ENTRY_MODE_SHIFT;
1396         pte_root |= IOMMU_PTE_IR | IOMMU_PTE_IW | IOMMU_PTE_P | IOMMU_PTE_TV;
1397
1398         amd_iommu_dev_table[devid].data[2] = domain->id;
1399         amd_iommu_dev_table[devid].data[1] = upper_32_bits(pte_root);
1400         amd_iommu_dev_table[devid].data[0] = lower_32_bits(pte_root);
1401 }
1402
1403 static void clear_dte_entry(u16 devid)
1404 {
1405         /* remove entry from the device table seen by the hardware */
1406         amd_iommu_dev_table[devid].data[0] = IOMMU_PTE_P | IOMMU_PTE_TV;
1407         amd_iommu_dev_table[devid].data[1] = 0;
1408         amd_iommu_dev_table[devid].data[2] = 0;
1409
1410         amd_iommu_apply_erratum_63(devid);
1411 }
1412
1413 static void do_attach(struct device *dev, struct protection_domain *domain)
1414 {
1415         struct iommu_dev_data *dev_data;
1416         struct amd_iommu *iommu;
1417         u16 devid;
1418
1419         devid    = get_device_id(dev);
1420         iommu    = amd_iommu_rlookup_table[devid];
1421         dev_data = get_dev_data(dev);
1422
1423         /* Update data structures */
1424         dev_data->domain = domain;
1425         list_add(&dev_data->list, &domain->dev_list);
1426         set_dte_entry(devid, domain);
1427
1428         /* Do reference counting */
1429         domain->dev_iommu[iommu->index] += 1;
1430         domain->dev_cnt                 += 1;
1431
1432         /* Flush the DTE entry */
1433         device_flush_dte(dev);
1434 }
1435
1436 static void do_detach(struct device *dev)
1437 {
1438         struct iommu_dev_data *dev_data;
1439         struct amd_iommu *iommu;
1440         u16 devid;
1441
1442         devid    = get_device_id(dev);
1443         iommu    = amd_iommu_rlookup_table[devid];
1444         dev_data = get_dev_data(dev);
1445
1446         /* decrease reference counters */
1447         dev_data->domain->dev_iommu[iommu->index] -= 1;
1448         dev_data->domain->dev_cnt                 -= 1;
1449
1450         /* Update data structures */
1451         dev_data->domain = NULL;
1452         list_del(&dev_data->list);
1453         clear_dte_entry(devid);
1454
1455         /* Flush the DTE entry */
1456         device_flush_dte(dev);
1457 }
1458
1459 /*
1460  * If a device is not yet associated with a domain, this function does
1461  * assigns it visible for the hardware
1462  */
1463 static int __attach_device(struct device *dev,
1464                            struct protection_domain *domain)
1465 {
1466         struct iommu_dev_data *dev_data, *alias_data;
1467         int ret;
1468
1469         dev_data   = get_dev_data(dev);
1470         alias_data = get_dev_data(dev_data->alias);
1471
1472         if (!alias_data)
1473                 return -EINVAL;
1474
1475         /* lock domain */
1476         spin_lock(&domain->lock);
1477
1478         /* Some sanity checks */
1479         ret = -EBUSY;
1480         if (alias_data->domain != NULL &&
1481             alias_data->domain != domain)
1482                 goto out_unlock;
1483
1484         if (dev_data->domain != NULL &&
1485             dev_data->domain != domain)
1486                 goto out_unlock;
1487
1488         /* Do real assignment */
1489         if (dev_data->alias != dev) {
1490                 alias_data = get_dev_data(dev_data->alias);
1491                 if (alias_data->domain == NULL)
1492                         do_attach(dev_data->alias, domain);
1493
1494                 atomic_inc(&alias_data->bind);
1495         }
1496
1497         if (dev_data->domain == NULL)
1498                 do_attach(dev, domain);
1499
1500         atomic_inc(&dev_data->bind);
1501
1502         ret = 0;
1503
1504 out_unlock:
1505
1506         /* ready */
1507         spin_unlock(&domain->lock);
1508
1509         return ret;
1510 }
1511
1512 /*
1513  * If a device is not yet associated with a domain, this function does
1514  * assigns it visible for the hardware
1515  */
1516 static int attach_device(struct device *dev,
1517                          struct protection_domain *domain)
1518 {
1519         unsigned long flags;
1520         int ret;
1521
1522         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
1523         ret = __attach_device(dev, domain);
1524         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
1525
1526         /*
1527          * We might boot into a crash-kernel here. The crashed kernel
1528          * left the caches in the IOMMU dirty. So we have to flush
1529          * here to evict all dirty stuff.
1530          */
1531         domain_flush_tlb_pde(domain);
1532
1533         return ret;
1534 }
1535
1536 /*
1537  * Removes a device from a protection domain (unlocked)
1538  */
1539 static void __detach_device(struct device *dev)
1540 {
1541         struct iommu_dev_data *dev_data = get_dev_data(dev);
1542         struct iommu_dev_data *alias_data;
1543         struct protection_domain *domain;
1544         unsigned long flags;
1545
1546         BUG_ON(!dev_data->domain);
1547
1548         domain = dev_data->domain;
1549
1550         spin_lock_irqsave(&domain->lock, flags);
1551
1552         if (dev_data->alias != dev) {
1553                 alias_data = get_dev_data(dev_data->alias);
1554                 if (atomic_dec_and_test(&alias_data->bind))
1555                         do_detach(dev_data->alias);
1556         }
1557
1558         if (atomic_dec_and_test(&dev_data->bind))
1559                 do_detach(dev);
1560
1561         spin_unlock_irqrestore(&domain->lock, flags);
1562
1563         /*
1564          * If we run in passthrough mode the device must be assigned to the
1565          * passthrough domain if it is detached from any other domain.
1566          * Make sure we can deassign from the pt_domain itself.
1567          */
1568         if (iommu_pass_through &&
1569             (dev_data->domain == NULL && domain != pt_domain))
1570                 __attach_device(dev, pt_domain);
1571 }
1572
1573 /*
1574  * Removes a device from a protection domain (with devtable_lock held)
1575  */
1576 static void detach_device(struct device *dev)
1577 {
1578         unsigned long flags;
1579
1580         /* lock device table */
1581         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
1582         __detach_device(dev);
1583         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
1584 }
1585
1586 /*
1587  * Find out the protection domain structure for a given PCI device. This
1588  * will give us the pointer to the page table root for example.
1589  */
1590 static struct protection_domain *domain_for_device(struct device *dev)
1591 {
1592         struct protection_domain *dom;
1593         struct iommu_dev_data *dev_data, *alias_data;
1594         unsigned long flags;
1595         u16 devid, alias;
1596
1597         devid      = get_device_id(dev);
1598         alias      = amd_iommu_alias_table[devid];
1599         dev_data   = get_dev_data(dev);
1600         alias_data = get_dev_data(dev_data->alias);
1601         if (!alias_data)
1602                 return NULL;
1603
1604         read_lock_irqsave(&amd_iommu_devtable_lock, flags);
1605         dom = dev_data->domain;
1606         if (dom == NULL &&
1607             alias_data->domain != NULL) {
1608                 __attach_device(dev, alias_data->domain);
1609                 dom = alias_data->domain;
1610         }
1611
1612         read_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
1613
1614         return dom;
1615 }
1616
1617 static int device_change_notifier(struct notifier_block *nb,
1618                                   unsigned long action, void *data)
1619 {
1620         struct device *dev = data;
1621         u16 devid;
1622         struct protection_domain *domain;
1623         struct dma_ops_domain *dma_domain;
1624         struct amd_iommu *iommu;
1625         unsigned long flags;
1626
1627         if (!check_device(dev))
1628                 return 0;
1629
1630         devid  = get_device_id(dev);
1631         iommu  = amd_iommu_rlookup_table[devid];
1632
1633         switch (action) {
1634         case BUS_NOTIFY_UNBOUND_DRIVER:
1635
1636                 domain = domain_for_device(dev);
1637
1638                 if (!domain)
1639                         goto out;
1640                 if (iommu_pass_through)
1641                         break;
1642                 detach_device(dev);
1643                 break;
1644         case BUS_NOTIFY_ADD_DEVICE:
1645
1646                 iommu_init_device(dev);
1647
1648                 domain = domain_for_device(dev);
1649
1650                 /* allocate a protection domain if a device is added */
1651                 dma_domain = find_protection_domain(devid);
1652                 if (dma_domain)
1653                         goto out;
1654                 dma_domain = dma_ops_domain_alloc();
1655                 if (!dma_domain)
1656                         goto out;
1657                 dma_domain->target_dev = devid;
1658
1659                 spin_lock_irqsave(&iommu_pd_list_lock, flags);
1660                 list_add_tail(&dma_domain->list, &iommu_pd_list);
1661                 spin_unlock_irqrestore(&iommu_pd_list_lock, flags);
1662
1663                 break;
1664         case BUS_NOTIFY_DEL_DEVICE:
1665
1666                 iommu_uninit_device(dev);
1667
1668         default:
1669                 goto out;
1670         }
1671
1672         device_flush_dte(dev);
1673         iommu_completion_wait(iommu);
1674
1675 out:
1676         return 0;
1677 }
1678
1679 static struct notifier_block device_nb = {
1680         .notifier_call = device_change_notifier,
1681 };
1682
1683 void amd_iommu_init_notifier(void)
1684 {
1685         bus_register_notifier(&pci_bus_type, &device_nb);
1686 }
1687
1688 /*****************************************************************************
1689  *
1690  * The next functions belong to the dma_ops mapping/unmapping code.
1691  *
1692  *****************************************************************************/
1693
1694 /*
1695  * In the dma_ops path we only have the struct device. This function
1696  * finds the corresponding IOMMU, the protection domain and the
1697  * requestor id for a given device.
1698  * If the device is not yet associated with a domain this is also done
1699  * in this function.
1700  */
1701 static struct protection_domain *get_domain(struct device *dev)
1702 {
1703         struct protection_domain *domain;
1704         struct dma_ops_domain *dma_dom;
1705         u16 devid = get_device_id(dev);
1706
1707         if (!check_device(dev))
1708                 return ERR_PTR(-EINVAL);
1709
1710         domain = domain_for_device(dev);
1711         if (domain != NULL && !dma_ops_domain(domain))
1712                 return ERR_PTR(-EBUSY);
1713
1714         if (domain != NULL)
1715                 return domain;
1716
1717         /* Device not bount yet - bind it */
1718         dma_dom = find_protection_domain(devid);
1719         if (!dma_dom)
1720                 dma_dom = amd_iommu_rlookup_table[devid]->default_dom;
1721         attach_device(dev, &dma_dom->domain);
1722         DUMP_printk("Using protection domain %d for device %s\n",
1723                     dma_dom->domain.id, dev_name(dev));
1724
1725         return &dma_dom->domain;
1726 }
1727
1728 static void update_device_table(struct protection_domain *domain)
1729 {
1730         struct iommu_dev_data *dev_data;
1731
1732         list_for_each_entry(dev_data, &domain->dev_list, list) {
1733                 u16 devid = get_device_id(dev_data->dev);
1734                 set_dte_entry(devid, domain);
1735         }
1736 }
1737
1738 static void update_domain(struct protection_domain *domain)
1739 {
1740         if (!domain->updated)
1741                 return;
1742
1743         update_device_table(domain);
1744
1745         domain_flush_devices(domain);
1746         domain_flush_tlb_pde(domain);
1747
1748         domain->updated = false;
1749 }
1750
1751 /*
1752  * This function fetches the PTE for a given address in the aperture
1753  */
1754 static u64* dma_ops_get_pte(struct dma_ops_domain *dom,
1755                             unsigned long address)
1756 {
1757         struct aperture_range *aperture;
1758         u64 *pte, *pte_page;
1759
1760         aperture = dom->aperture[APERTURE_RANGE_INDEX(address)];
1761         if (!aperture)
1762                 return NULL;
1763
1764         pte = aperture->pte_pages[APERTURE_PAGE_INDEX(address)];
1765         if (!pte) {
1766                 pte = alloc_pte(&dom->domain, address, PAGE_SIZE, &pte_page,
1767                                 GFP_ATOMIC);
1768                 aperture->pte_pages[APERTURE_PAGE_INDEX(address)] = pte_page;
1769         } else
1770                 pte += PM_LEVEL_INDEX(0, address);
1771
1772         update_domain(&dom->domain);
1773
1774         return pte;
1775 }
1776
1777 /*
1778  * This is the generic map function. It maps one 4kb page at paddr to
1779  * the given address in the DMA address space for the domain.
1780  */
1781 static dma_addr_t dma_ops_domain_map(struct dma_ops_domain *dom,
1782                                      unsigned long address,
1783                                      phys_addr_t paddr,
1784                                      int direction)
1785 {
1786         u64 *pte, __pte;
1787
1788         WARN_ON(address > dom->aperture_size);
1789
1790         paddr &= PAGE_MASK;
1791
1792         pte  = dma_ops_get_pte(dom, address);
1793         if (!pte)
1794                 return DMA_ERROR_CODE;
1795
1796         __pte = paddr | IOMMU_PTE_P | IOMMU_PTE_FC;
1797
1798         if (direction == DMA_TO_DEVICE)
1799                 __pte |= IOMMU_PTE_IR;
1800         else if (direction == DMA_FROM_DEVICE)
1801                 __pte |= IOMMU_PTE_IW;
1802         else if (direction == DMA_BIDIRECTIONAL)
1803                 __pte |= IOMMU_PTE_IR | IOMMU_PTE_IW;
1804
1805         WARN_ON(*pte);
1806
1807         *pte = __pte;
1808
1809         return (dma_addr_t)address;
1810 }
1811
1812 /*
1813  * The generic unmapping function for on page in the DMA address space.
1814  */
1815 static void dma_ops_domain_unmap(struct dma_ops_domain *dom,
1816                                  unsigned long address)
1817 {
1818         struct aperture_range *aperture;
1819         u64 *pte;
1820
1821         if (address >= dom->aperture_size)
1822                 return;
1823
1824         aperture = dom->aperture[APERTURE_RANGE_INDEX(address)];
1825         if (!aperture)
1826                 return;
1827
1828         pte  = aperture->pte_pages[APERTURE_PAGE_INDEX(address)];
1829         if (!pte)
1830                 return;
1831
1832         pte += PM_LEVEL_INDEX(0, address);
1833
1834         WARN_ON(!*pte);
1835
1836         *pte = 0ULL;
1837 }
1838
1839 /*
1840  * This function contains common code for mapping of a physically
1841  * contiguous memory region into DMA address space. It is used by all
1842  * mapping functions provided with this IOMMU driver.
1843  * Must be called with the domain lock held.
1844  */
1845 static dma_addr_t __map_single(struct device *dev,
1846                                struct dma_ops_domain *dma_dom,
1847                                phys_addr_t paddr,
1848                                size_t size,
1849                                int dir,
1850                                bool align,
1851                                u64 dma_mask)
1852 {
1853         dma_addr_t offset = paddr & ~PAGE_MASK;
1854         dma_addr_t address, start, ret;
1855         unsigned int pages;
1856         unsigned long align_mask = 0;
1857         int i;
1858
1859         pages = iommu_num_pages(paddr, size, PAGE_SIZE);
1860         paddr &= PAGE_MASK;
1861
1862         INC_STATS_COUNTER(total_map_requests);
1863
1864         if (pages > 1)
1865                 INC_STATS_COUNTER(cross_page);
1866
1867         if (align)
1868                 align_mask = (1UL << get_order(size)) - 1;
1869
1870 retry:
1871         address = dma_ops_alloc_addresses(dev, dma_dom, pages, align_mask,
1872                                           dma_mask);
1873         if (unlikely(address == DMA_ERROR_CODE)) {
1874                 /*
1875                  * setting next_address here will let the address
1876                  * allocator only scan the new allocated range in the
1877                  * first run. This is a small optimization.
1878                  */
1879                 dma_dom->next_address = dma_dom->aperture_size;
1880
1881                 if (alloc_new_range(dma_dom, false, GFP_ATOMIC))
1882                         goto out;
1883
1884                 /*
1885                  * aperture was successfully enlarged by 128 MB, try
1886                  * allocation again
1887                  */
1888                 goto retry;
1889         }
1890
1891         start = address;
1892         for (i = 0; i < pages; ++i) {
1893                 ret = dma_ops_domain_map(dma_dom, start, paddr, dir);
1894                 if (ret == DMA_ERROR_CODE)
1895                         goto out_unmap;
1896
1897                 paddr += PAGE_SIZE;
1898                 start += PAGE_SIZE;
1899         }
1900         address += offset;
1901
1902         ADD_STATS_COUNTER(alloced_io_mem, size);
1903
1904         if (unlikely(dma_dom->need_flush && !amd_iommu_unmap_flush)) {
1905                 domain_flush_tlb(&dma_dom->domain);
1906                 dma_dom->need_flush = false;
1907         } else if (unlikely(amd_iommu_np_cache))
1908                 domain_flush_pages(&dma_dom->domain, address, size);
1909
1910 out:
1911         return address;
1912
1913 out_unmap:
1914
1915         for (--i; i >= 0; --i) {
1916                 start -= PAGE_SIZE;
1917                 dma_ops_domain_unmap(dma_dom, start);
1918         }
1919
1920         dma_ops_free_addresses(dma_dom, address, pages);
1921
1922         return DMA_ERROR_CODE;
1923 }
1924
1925 /*
1926  * Does the reverse of the __map_single function. Must be called with
1927  * the domain lock held too
1928  */
1929 static void __unmap_single(struct dma_ops_domain *dma_dom,
1930                            dma_addr_t dma_addr,
1931                            size_t size,
1932                            int dir)
1933 {
1934         dma_addr_t flush_addr;
1935         dma_addr_t i, start;
1936         unsigned int pages;
1937
1938         if ((dma_addr == DMA_ERROR_CODE) ||
1939             (dma_addr + size > dma_dom->aperture_size))
1940                 return;
1941
1942         flush_addr = dma_addr;
1943         pages = iommu_num_pages(dma_addr, size, PAGE_SIZE);
1944         dma_addr &= PAGE_MASK;
1945         start = dma_addr;
1946
1947         for (i = 0; i < pages; ++i) {
1948                 dma_ops_domain_unmap(dma_dom, start);
1949                 start += PAGE_SIZE;
1950         }
1951
1952         SUB_STATS_COUNTER(alloced_io_mem, size);
1953
1954         dma_ops_free_addresses(dma_dom, dma_addr, pages);
1955
1956         if (amd_iommu_unmap_flush || dma_dom->need_flush) {
1957                 domain_flush_pages(&dma_dom->domain, flush_addr, size);
1958                 dma_dom->need_flush = false;
1959         }
1960 }
1961
1962 /*
1963  * The exported map_single function for dma_ops.
1964  */
1965 static dma_addr_t map_page(struct device *dev, struct page *page,
1966                            unsigned long offset, size_t size,
1967                            enum dma_data_direction dir,
1968                            struct dma_attrs *attrs)
1969 {
1970         unsigned long flags;
1971         struct protection_domain *domain;
1972         dma_addr_t addr;
1973         u64 dma_mask;
1974         phys_addr_t paddr = page_to_phys(page) + offset;
1975
1976         INC_STATS_COUNTER(cnt_map_single);
1977
1978         domain = get_domain(dev);
1979         if (PTR_ERR(domain) == -EINVAL)
1980                 return (dma_addr_t)paddr;
1981         else if (IS_ERR(domain))
1982                 return DMA_ERROR_CODE;
1983
1984         dma_mask = *dev->dma_mask;
1985
1986         spin_lock_irqsave(&domain->lock, flags);
1987
1988         addr = __map_single(dev, domain->priv, paddr, size, dir, false,
1989                             dma_mask);
1990         if (addr == DMA_ERROR_CODE)
1991                 goto out;
1992
1993         domain_flush_complete(domain);
1994
1995 out:
1996         spin_unlock_irqrestore(&domain->lock, flags);
1997
1998         return addr;
1999 }
2000
2001 /*
2002  * The exported unmap_single function for dma_ops.
2003  */
2004 static void unmap_page(struct device *dev, dma_addr_t dma_addr, size_t size,
2005                        enum dma_data_direction dir, struct dma_attrs *attrs)
2006 {
2007         unsigned long flags;
2008         struct protection_domain *domain;
2009
2010         INC_STATS_COUNTER(cnt_unmap_single);
2011
2012         domain = get_domain(dev);
2013         if (IS_ERR(domain))
2014                 return;
2015
2016         spin_lock_irqsave(&domain->lock, flags);
2017
2018         __unmap_single(domain->priv, dma_addr, size, dir);
2019
2020         domain_flush_complete(domain);
2021
2022         spin_unlock_irqrestore(&domain->lock, flags);
2023 }
2024
2025 /*
2026  * This is a special map_sg function which is used if we should map a
2027  * device which is not handled by an AMD IOMMU in the system.
2028  */
2029 static int map_sg_no_iommu(struct device *dev, struct scatterlist *sglist,
2030                            int nelems, int dir)
2031 {
2032         struct scatterlist *s;
2033         int i;
2034
2035         for_each_sg(sglist, s, nelems, i) {
2036                 s->dma_address = (dma_addr_t)sg_phys(s);
2037                 s->dma_length  = s->length;
2038         }
2039
2040         return nelems;
2041 }
2042
2043 /*
2044  * The exported map_sg function for dma_ops (handles scatter-gather
2045  * lists).
2046  */
2047 static int map_sg(struct device *dev, struct scatterlist *sglist,
2048                   int nelems, enum dma_data_direction dir,
2049                   struct dma_attrs *attrs)
2050 {
2051         unsigned long flags;
2052         struct protection_domain *domain;
2053         int i;
2054         struct scatterlist *s;
2055         phys_addr_t paddr;
2056         int mapped_elems = 0;
2057         u64 dma_mask;
2058
2059         INC_STATS_COUNTER(cnt_map_sg);
2060
2061         domain = get_domain(dev);
2062         if (PTR_ERR(domain) == -EINVAL)
2063                 return map_sg_no_iommu(dev, sglist, nelems, dir);
2064         else if (IS_ERR(domain))
2065                 return 0;
2066
2067         dma_mask = *dev->dma_mask;
2068
2069         spin_lock_irqsave(&domain->lock, flags);
2070
2071         for_each_sg(sglist, s, nelems, i) {
2072                 paddr = sg_phys(s);
2073
2074                 s->dma_address = __map_single(dev, domain->priv,
2075                                               paddr, s->length, dir, false,
2076                                               dma_mask);
2077
2078                 if (s->dma_address) {
2079                         s->dma_length = s->length;
2080                         mapped_elems++;
2081                 } else
2082                         goto unmap;
2083         }
2084
2085         domain_flush_complete(domain);
2086
2087 out:
2088         spin_unlock_irqrestore(&domain->lock, flags);
2089
2090         return mapped_elems;
2091 unmap:
2092         for_each_sg(sglist, s, mapped_elems, i) {
2093                 if (s->dma_address)
2094                         __unmap_single(domain->priv, s->dma_address,
2095                                        s->dma_length, dir);
2096                 s->dma_address = s->dma_length = 0;
2097         }
2098
2099         mapped_elems = 0;
2100
2101         goto out;
2102 }
2103
2104 /*
2105  * The exported map_sg function for dma_ops (handles scatter-gather
2106  * lists).
2107  */
2108 static void unmap_sg(struct device *dev, struct scatterlist *sglist,
2109                      int nelems, enum dma_data_direction dir,
2110                      struct dma_attrs *attrs)
2111 {
2112         unsigned long flags;
2113         struct protection_domain *domain;
2114         struct scatterlist *s;
2115         int i;
2116
2117         INC_STATS_COUNTER(cnt_unmap_sg);
2118
2119         domain = get_domain(dev);
2120         if (IS_ERR(domain))
2121                 return;
2122
2123         spin_lock_irqsave(&domain->lock, flags);
2124
2125         for_each_sg(sglist, s, nelems, i) {
2126                 __unmap_single(domain->priv, s->dma_address,
2127                                s->dma_length, dir);
2128                 s->dma_address = s->dma_length = 0;
2129         }
2130
2131         domain_flush_complete(domain);
2132
2133         spin_unlock_irqrestore(&domain->lock, flags);
2134 }
2135
2136 /*
2137  * The exported alloc_coherent function for dma_ops.
2138  */
2139 static void *alloc_coherent(struct device *dev, size_t size,
2140                             dma_addr_t *dma_addr, gfp_t flag)
2141 {
2142         unsigned long flags;
2143         void *virt_addr;
2144         struct protection_domain *domain;
2145         phys_addr_t paddr;
2146         u64 dma_mask = dev->coherent_dma_mask;
2147
2148         INC_STATS_COUNTER(cnt_alloc_coherent);
2149
2150         domain = get_domain(dev);
2151         if (PTR_ERR(domain) == -EINVAL) {
2152                 virt_addr = (void *)__get_free_pages(flag, get_order(size));
2153                 *dma_addr = __pa(virt_addr);
2154                 return virt_addr;
2155         } else if (IS_ERR(domain))
2156                 return NULL;
2157
2158         dma_mask  = dev->coherent_dma_mask;
2159         flag     &= ~(__GFP_DMA | __GFP_HIGHMEM | __GFP_DMA32);
2160         flag     |= __GFP_ZERO;
2161
2162         virt_addr = (void *)__get_free_pages(flag, get_order(size));
2163         if (!virt_addr)
2164                 return NULL;
2165
2166         paddr = virt_to_phys(virt_addr);
2167
2168         if (!dma_mask)
2169                 dma_mask = *dev->dma_mask;
2170
2171         spin_lock_irqsave(&domain->lock, flags);
2172
2173         *dma_addr = __map_single(dev, domain->priv, paddr,
2174                                  size, DMA_BIDIRECTIONAL, true, dma_mask);
2175
2176         if (*dma_addr == DMA_ERROR_CODE) {
2177                 spin_unlock_irqrestore(&domain->lock, flags);
2178                 goto out_free;
2179         }
2180
2181         domain_flush_complete(domain);
2182
2183         spin_unlock_irqrestore(&domain->lock, flags);
2184
2185         return virt_addr;
2186
2187 out_free:
2188
2189         free_pages((unsigned long)virt_addr, get_order(size));
2190
2191         return NULL;
2192 }
2193
2194 /*
2195  * The exported free_coherent function for dma_ops.
2196  */
2197 static void free_coherent(struct device *dev, size_t size,
2198                           void *virt_addr, dma_addr_t dma_addr)
2199 {
2200         unsigned long flags;
2201         struct protection_domain *domain;
2202
2203         INC_STATS_COUNTER(cnt_free_coherent);
2204
2205         domain = get_domain(dev);
2206         if (IS_ERR(domain))
2207                 goto free_mem;
2208
2209         spin_lock_irqsave(&domain->lock, flags);
2210
2211         __unmap_single(domain->priv, dma_addr, size, DMA_BIDIRECTIONAL);
2212
2213         domain_flush_complete(domain);
2214
2215         spin_unlock_irqrestore(&domain->lock, flags);
2216
2217 free_mem:
2218         free_pages((unsigned long)virt_addr, get_order(size));
2219 }
2220
2221 /*
2222  * This function is called by the DMA layer to find out if we can handle a
2223  * particular device. It is part of the dma_ops.
2224  */
2225 static int amd_iommu_dma_supported(struct device *dev, u64 mask)
2226 {
2227         return check_device(dev);
2228 }
2229
2230 /*
2231  * The function for pre-allocating protection domains.
2232  *
2233  * If the driver core informs the DMA layer if a driver grabs a device
2234  * we don't need to preallocate the protection domains anymore.
2235  * For now we have to.
2236  */
2237 static void prealloc_protection_domains(void)
2238 {
2239         struct pci_dev *dev = NULL;
2240         struct dma_ops_domain *dma_dom;
2241         u16 devid;
2242
2243         for_each_pci_dev(dev) {
2244
2245                 /* Do we handle this device? */
2246                 if (!check_device(&dev->dev))
2247                         continue;
2248
2249                 /* Is there already any domain for it? */
2250                 if (domain_for_device(&dev->dev))
2251                         continue;
2252
2253                 devid = get_device_id(&dev->dev);
2254
2255                 dma_dom = dma_ops_domain_alloc();
2256                 if (!dma_dom)
2257                         continue;
2258                 init_unity_mappings_for_device(dma_dom, devid);
2259                 dma_dom->target_dev = devid;
2260
2261                 attach_device(&dev->dev, &dma_dom->domain);
2262
2263                 list_add_tail(&dma_dom->list, &iommu_pd_list);
2264         }
2265 }
2266
2267 static struct dma_map_ops amd_iommu_dma_ops = {
2268         .alloc_coherent = alloc_coherent,
2269         .free_coherent = free_coherent,
2270         .map_page = map_page,
2271         .unmap_page = unmap_page,
2272         .map_sg = map_sg,
2273         .unmap_sg = unmap_sg,
2274         .dma_supported = amd_iommu_dma_supported,
2275 };
2276
2277 /*
2278  * The function which clues the AMD IOMMU driver into dma_ops.
2279  */
2280
2281 void __init amd_iommu_init_api(void)
2282 {
2283         register_iommu(&amd_iommu_ops);
2284 }
2285
2286 int __init amd_iommu_init_dma_ops(void)
2287 {
2288         struct amd_iommu *iommu;
2289         int ret;
2290
2291         /*
2292          * first allocate a default protection domain for every IOMMU we
2293          * found in the system. Devices not assigned to any other
2294          * protection domain will be assigned to the default one.
2295          */
2296         for_each_iommu(iommu) {
2297                 iommu->default_dom = dma_ops_domain_alloc();
2298                 if (iommu->default_dom == NULL)
2299                         return -ENOMEM;
2300                 iommu->default_dom->domain.flags |= PD_DEFAULT_MASK;
2301                 ret = iommu_init_unity_mappings(iommu);
2302                 if (ret)
2303                         goto free_domains;
2304         }
2305
2306         /*
2307          * Pre-allocate the protection domains for each device.
2308          */
2309         prealloc_protection_domains();
2310
2311         iommu_detected = 1;
2312         swiotlb = 0;
2313
2314         /* Make the driver finally visible to the drivers */
2315         dma_ops = &amd_iommu_dma_ops;
2316
2317         amd_iommu_stats_init();
2318
2319         return 0;
2320
2321 free_domains:
2322
2323         for_each_iommu(iommu) {
2324                 if (iommu->default_dom)
2325                         dma_ops_domain_free(iommu->default_dom);
2326         }
2327
2328         return ret;
2329 }
2330
2331 /*****************************************************************************
2332  *
2333  * The following functions belong to the exported interface of AMD IOMMU
2334  *
2335  * This interface allows access to lower level functions of the IOMMU
2336  * like protection domain handling and assignement of devices to domains
2337  * which is not possible with the dma_ops interface.
2338  *
2339  *****************************************************************************/
2340
2341 static void cleanup_domain(struct protection_domain *domain)
2342 {
2343         struct iommu_dev_data *dev_data, *next;
2344         unsigned long flags;
2345
2346         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
2347
2348         list_for_each_entry_safe(dev_data, next, &domain->dev_list, list) {
2349                 struct device *dev = dev_data->dev;
2350
2351                 __detach_device(dev);
2352                 atomic_set(&dev_data->bind, 0);
2353         }
2354
2355         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
2356 }
2357
2358 static void protection_domain_free(struct protection_domain *domain)
2359 {
2360         if (!domain)
2361                 return;
2362
2363         del_domain_from_list(domain);
2364
2365         if (domain->id)
2366                 domain_id_free(domain->id);
2367
2368         kfree(domain);
2369 }
2370
2371 static struct protection_domain *protection_domain_alloc(void)
2372 {
2373         struct protection_domain *domain;
2374
2375         domain = kzalloc(sizeof(*domain), GFP_KERNEL);
2376         if (!domain)
2377                 return NULL;
2378
2379         spin_lock_init(&domain->lock);
2380         mutex_init(&domain->api_lock);
2381         domain->id = domain_id_alloc();
2382         if (!domain->id)
2383                 goto out_err;
2384         INIT_LIST_HEAD(&domain->dev_list);
2385
2386         add_domain_to_list(domain);
2387
2388         return domain;
2389
2390 out_err:
2391         kfree(domain);
2392
2393         return NULL;
2394 }
2395
2396 static int amd_iommu_domain_init(struct iommu_domain *dom)
2397 {
2398         struct protection_domain *domain;
2399
2400         domain = protection_domain_alloc();
2401         if (!domain)
2402                 goto out_free;
2403
2404         domain->mode    = PAGE_MODE_3_LEVEL;
2405         domain->pt_root = (void *)get_zeroed_page(GFP_KERNEL);
2406         if (!domain->pt_root)
2407                 goto out_free;
2408
2409         dom->priv = domain;
2410
2411         return 0;
2412
2413 out_free:
2414         protection_domain_free(domain);
2415
2416         return -ENOMEM;
2417 }
2418
2419 static void amd_iommu_domain_destroy(struct iommu_domain *dom)
2420 {
2421         struct protection_domain *domain = dom->priv;
2422
2423         if (!domain)
2424                 return;
2425
2426         if (domain->dev_cnt > 0)
2427                 cleanup_domain(domain);
2428
2429         BUG_ON(domain->dev_cnt != 0);
2430
2431         free_pagetable(domain);
2432
2433         protection_domain_free(domain);
2434
2435         dom->priv = NULL;
2436 }
2437
2438 static void amd_iommu_detach_device(struct iommu_domain *dom,
2439                                     struct device *dev)
2440 {
2441         struct iommu_dev_data *dev_data = dev->archdata.iommu;
2442         struct amd_iommu *iommu;
2443         u16 devid;
2444
2445         if (!check_device(dev))
2446                 return;
2447
2448         devid = get_device_id(dev);
2449
2450         if (dev_data->domain != NULL)
2451                 detach_device(dev);
2452
2453         iommu = amd_iommu_rlookup_table[devid];
2454         if (!iommu)
2455                 return;
2456
2457         device_flush_dte(dev);
2458         iommu_completion_wait(iommu);
2459 }
2460
2461 static int amd_iommu_attach_device(struct iommu_domain *dom,
2462                                    struct device *dev)
2463 {
2464         struct protection_domain *domain = dom->priv;
2465         struct iommu_dev_data *dev_data;
2466         struct amd_iommu *iommu;
2467         int ret;
2468         u16 devid;
2469
2470         if (!check_device(dev))
2471                 return -EINVAL;
2472
2473         dev_data = dev->archdata.iommu;
2474
2475         devid = get_device_id(dev);
2476
2477         iommu = amd_iommu_rlookup_table[devid];
2478         if (!iommu)
2479                 return -EINVAL;
2480
2481         if (dev_data->domain)
2482                 detach_device(dev);
2483
2484         ret = attach_device(dev, domain);
2485
2486         iommu_completion_wait(iommu);
2487
2488         return ret;
2489 }
2490
2491 static int amd_iommu_map(struct iommu_domain *dom, unsigned long iova,
2492                          phys_addr_t paddr, int gfp_order, int iommu_prot)
2493 {
2494         unsigned long page_size = 0x1000UL << gfp_order;
2495         struct protection_domain *domain = dom->priv;
2496         int prot = 0;
2497         int ret;
2498
2499         if (iommu_prot & IOMMU_READ)
2500                 prot |= IOMMU_PROT_IR;
2501         if (iommu_prot & IOMMU_WRITE)
2502                 prot |= IOMMU_PROT_IW;
2503
2504         mutex_lock(&domain->api_lock);
2505         ret = iommu_map_page(domain, iova, paddr, prot, page_size);
2506         mutex_unlock(&domain->api_lock);
2507
2508         return ret;
2509 }
2510
2511 static int amd_iommu_unmap(struct iommu_domain *dom, unsigned long iova,
2512                            int gfp_order)
2513 {
2514         struct protection_domain *domain = dom->priv;
2515         unsigned long page_size, unmap_size;
2516
2517         page_size  = 0x1000UL << gfp_order;
2518
2519         mutex_lock(&domain->api_lock);
2520         unmap_size = iommu_unmap_page(domain, iova, page_size);
2521         mutex_unlock(&domain->api_lock);
2522
2523         domain_flush_tlb_pde(domain);
2524
2525         return get_order(unmap_size);
2526 }
2527
2528 static phys_addr_t amd_iommu_iova_to_phys(struct iommu_domain *dom,
2529                                           unsigned long iova)
2530 {
2531         struct protection_domain *domain = dom->priv;
2532         unsigned long offset_mask;
2533         phys_addr_t paddr;
2534         u64 *pte, __pte;
2535
2536         pte = fetch_pte(domain, iova);
2537
2538         if (!pte || !IOMMU_PTE_PRESENT(*pte))
2539                 return 0;
2540
2541         if (PM_PTE_LEVEL(*pte) == 0)
2542                 offset_mask = PAGE_SIZE - 1;
2543         else
2544                 offset_mask = PTE_PAGE_SIZE(*pte) - 1;
2545
2546         __pte = *pte & PM_ADDR_MASK;
2547         paddr = (__pte & ~offset_mask) | (iova & offset_mask);
2548
2549         return paddr;
2550 }
2551
2552 static int amd_iommu_domain_has_cap(struct iommu_domain *domain,
2553                                     unsigned long cap)
2554 {
2555         switch (cap) {
2556         case IOMMU_CAP_CACHE_COHERENCY:
2557                 return 1;
2558         }
2559
2560         return 0;
2561 }
2562
2563 static struct iommu_ops amd_iommu_ops = {
2564         .domain_init = amd_iommu_domain_init,
2565         .domain_destroy = amd_iommu_domain_destroy,
2566         .attach_dev = amd_iommu_attach_device,
2567         .detach_dev = amd_iommu_detach_device,
2568         .map = amd_iommu_map,
2569         .unmap = amd_iommu_unmap,
2570         .iova_to_phys = amd_iommu_iova_to_phys,
2571         .domain_has_cap = amd_iommu_domain_has_cap,
2572 };
2573
2574 /*****************************************************************************
2575  *
2576  * The next functions do a basic initialization of IOMMU for pass through
2577  * mode
2578  *
2579  * In passthrough mode the IOMMU is initialized and enabled but not used for
2580  * DMA-API translation.
2581  *
2582  *****************************************************************************/
2583
2584 int __init amd_iommu_init_passthrough(void)
2585 {
2586         struct amd_iommu *iommu;
2587         struct pci_dev *dev = NULL;
2588         u16 devid;
2589
2590         /* allocate passthrough domain */
2591         pt_domain = protection_domain_alloc();
2592         if (!pt_domain)
2593                 return -ENOMEM;
2594
2595         pt_domain->mode |= PAGE_MODE_NONE;
2596
2597         for_each_pci_dev(dev) {
2598                 if (!check_device(&dev->dev))
2599                         continue;
2600
2601                 devid = get_device_id(&dev->dev);
2602
2603                 iommu = amd_iommu_rlookup_table[devid];
2604                 if (!iommu)
2605                         continue;
2606
2607                 attach_device(&dev->dev, pt_domain);
2608         }
2609
2610         pr_info("AMD-Vi: Initialized for Passthrough Mode\n");
2611
2612         return 0;
2613 }