arch/x86/kernel/apic/vector.c

   1 /*
   2  * Local APIC related interfaces to support IOAPIC, MSI, HT_IRQ etc.
   3  *
   4  * Copyright (C) 1997, 1998, 1999, 2000, 2009 Ingo Molnar, Hajnalka Szabo
   5  *      Moved from arch/x86/kernel/apic/io_apic.c.
   6  * Jiang Liu <jiang.liu@linux.intel.com>
   7  *      Enable support of hierarchical irqdomains
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License version 2 as
  11  * published by the Free Software Foundation.
  12  */
  13 #include <linux/interrupt.h>
  14 #include <linux/init.h>
  15 #include <linux/compiler.h>
  16 #include <linux/slab.h>
  17 #include <asm/irqdomain.h>
  18 #include <asm/hw_irq.h>
  19 #include <asm/apic.h>
  20 #include <asm/i8259.h>
  21 #include <asm/desc.h>
  22 #include <asm/irq_remapping.h>
  23
  24 struct apic_chip_data {
  25         struct irq_cfg          cfg;
  26         cpumask_var_t           domain;
  27         cpumask_var_t           old_domain;
  28         u8                      move_in_progress : 1;
  29 };
  30
  31 struct irq_domain *x86_vector_domain;
  32 EXPORT_SYMBOL_GPL(x86_vector_domain);
  33 static DEFINE_RAW_SPINLOCK(vector_lock);
  34 static cpumask_var_t vector_cpumask, searched_cpumask;
  35 static struct irq_chip lapic_controller;
  36 #ifdef  CONFIG_X86_IO_APIC
  37 static struct apic_chip_data *legacy_irq_data[NR_IRQS_LEGACY];
  38 #endif
  39
  40 void lock_vector_lock(void)
  41 {
  42         /* Used to the online set of cpus does not change
  43          * during assign_irq_vector.
  44          */
  45         raw_spin_lock(&vector_lock);
  46 }
  47
  48 void unlock_vector_lock(void)
  49 {
  50         raw_spin_unlock(&vector_lock);
  51 }
  52
  53 static struct apic_chip_data *apic_chip_data(struct irq_data *irq_data)
  54 {
  55         if (!irq_data)
  56                 return NULL;
  57
  58         while (irq_data->parent_data)
  59                 irq_data = irq_data->parent_data;
  60
  61         return irq_data->chip_data;
  62 }
  63
  64 struct irq_cfg *irqd_cfg(struct irq_data *irq_data)
  65 {
  66         struct apic_chip_data *data = apic_chip_data(irq_data);
  67
  68         return data ? &data->cfg : NULL;
  69 }
  70 EXPORT_SYMBOL_GPL(irqd_cfg);
  71
  72 struct irq_cfg *irq_cfg(unsigned int irq)
  73 {
  74         return irqd_cfg(irq_get_irq_data(irq));
  75 }
  76
  77 static struct apic_chip_data *alloc_apic_chip_data(int node)
  78 {
  79         struct apic_chip_data *data;
  80
  81         data = kzalloc_node(sizeof(*data), GFP_KERNEL, node);
  82         if (!data)
  83                 return NULL;
  84         if (!zalloc_cpumask_var_node(&data->domain, GFP_KERNEL, node))
  85                 goto out_data;
  86         if (!zalloc_cpumask_var_node(&data->old_domain, GFP_KERNEL, node))
  87                 goto out_domain;
  88         return data;
  89 out_domain:
  90         free_cpumask_var(data->domain);
  91 out_data:
  92         kfree(data);
  93         return NULL;
  94 }
  95
  96 static void free_apic_chip_data(struct apic_chip_data *data)
  97 {
  98         if (data) {
  99                 free_cpumask_var(data->domain);
 100                 free_cpumask_var(data->old_domain);
 101                 kfree(data);
 102         }
 103 }
 104
 105 static int __assign_irq_vector(int irq, struct apic_chip_data *d,
 106                                const struct cpumask *mask)
 107 {
 108         /*
 109          * NOTE! The local APIC isn't very good at handling
 110          * multiple interrupts at the same interrupt level.
 111          * As the interrupt level is determined by taking the
 112          * vector number and shifting that right by 4, we
 113          * want to spread these out a bit so that they don't
 114          * all fall in the same interrupt level.
 115          *
 116          * Also, we've got to be careful not to trash gate
 117          * 0x80, because int 0x80 is hm, kind of importantish. ;)
 118          */
 119         static int current_vector = FIRST_EXTERNAL_VECTOR + VECTOR_OFFSET_START;
 120         static int current_offset = VECTOR_OFFSET_START % 16;
 121         int cpu;
 122
 123         if (d->move_in_progress)
 124                 return -EBUSY;
 125
 126         /* Only try and allocate irqs on cpus that are present */
 127         cpumask_clear(d->old_domain);
 128         cpumask_clear(searched_cpumask);
 129         cpu = cpumask_first_and(mask, cpu_online_mask);
 130         while (cpu < nr_cpu_ids) {
 131                 int new_cpu, vector, offset;
 132
 133                 apic->vector_allocation_domain(cpu, vector_cpumask, mask);
 134
 135                 if (cpumask_subset(vector_cpumask, d->domain)) {
 136                         if (cpumask_equal(vector_cpumask, d->domain))
 137                                 goto success;
 138                         /*
 139                          * New cpumask using the vector is a proper subset of
 140                          * the current in use mask. So cleanup the vector
 141                          * allocation for the members that are not used anymore.
 142                          */
 143                         cpumask_andnot(d->old_domain, d->domain,
 144                                        vector_cpumask);
 145                         d->move_in_progress =
 146                            cpumask_intersects(d->old_domain, cpu_online_mask);
 147                         cpumask_and(d->domain, d->domain, vector_cpumask);
 148                         goto success;
 149                 }
 150
 151                 vector = current_vector;
 152                 offset = current_offset;
 153 next:
 154                 vector += 16;
 155                 if (vector >= first_system_vector) {
 156                         offset = (offset + 1) % 16;
 157                         vector = FIRST_EXTERNAL_VECTOR + offset;
 158                 }
 159
 160                 /* If the search wrapped around, try the next cpu */
 161                 if (unlikely(current_vector == vector))
 162                         goto next_cpu;
 163
 164                 if (test_bit(vector, used_vectors))
 165                         goto next;
 166
 167                 for_each_cpu_and(new_cpu, vector_cpumask, cpu_online_mask) {
 168                         if (!IS_ERR_OR_NULL(per_cpu(vector_irq, new_cpu)[vector]))
 169                                 goto next;
 170                 }
 171                 /* Found one! */
 172                 current_vector = vector;
 173                 current_offset = offset;
 174                 if (d->cfg.vector) {
 175                         cpumask_copy(d->old_domain, d->domain);
 176                         d->move_in_progress =
 177                            cpumask_intersects(d->old_domain, cpu_online_mask);
 178                 }
 179                 for_each_cpu_and(new_cpu, vector_cpumask, cpu_online_mask)
 180                         per_cpu(vector_irq, new_cpu)[vector] = irq_to_desc(irq);
 181                 d->cfg.vector = vector;
 182                 cpumask_copy(d->domain, vector_cpumask);
 183                 goto success;
 184
 185 next_cpu:
 186                 /*
 187                  * We exclude the current @vector_cpumask from the requested
 188                  * @mask and try again with the next online cpu in the
 189                  * result. We cannot modify @mask, so we use @vector_cpumask
 190                  * as a temporary buffer here as it will be reassigned when
 191                  * calling apic->vector_allocation_domain() above.
 192                  */
 193                 cpumask_or(searched_cpumask, searched_cpumask, vector_cpumask);
 194                 cpumask_andnot(vector_cpumask, mask, searched_cpumask);
 195                 cpu = cpumask_first_and(vector_cpumask, cpu_online_mask);
 196                 continue;
 197         }
 198         return -ENOSPC;
 199
 200 success:
 201         /* cache destination APIC IDs into cfg->dest_apicid */
 202         return apic->cpu_mask_to_apicid_and(mask, d->domain, &d->cfg.dest_apicid);
 203 }
 204
 205 static int assign_irq_vector(int irq, struct apic_chip_data *data,
 206                              const struct cpumask *mask)
 207 {
 208         int err;
 209         unsigned long flags;
 210
 211         raw_spin_lock_irqsave(&vector_lock, flags);
 212         err = __assign_irq_vector(irq, data, mask);
 213         raw_spin_unlock_irqrestore(&vector_lock, flags);
 214         return err;
 215 }
 216
 217 static int assign_irq_vector_policy(int irq, int node,
 218                                     struct apic_chip_data *data,
 219                                     struct irq_alloc_info *info)
 220 {
 221         if (info && info->mask)
 222                 return assign_irq_vector(irq, data, info->mask);
 223         if (node != NUMA_NO_NODE &&
 224             assign_irq_vector(irq, data, cpumask_of_node(node)) == 0)
 225                 return 0;
 226         return assign_irq_vector(irq, data, apic->target_cpus());
 227 }
 228
 229 static void clear_irq_vector(int irq, struct apic_chip_data *data)
 230 {
 231         struct irq_desc *desc;
 232         int cpu, vector;
 233
 234         BUG_ON(!data->cfg.vector);
 235
 236         vector = data->cfg.vector;
 237         for_each_cpu_and(cpu, data->domain, cpu_online_mask)
 238                 per_cpu(vector_irq, cpu)[vector] = VECTOR_UNUSED;
 239
 240         data->cfg.vector = 0;
 241         cpumask_clear(data->domain);
 242
 243         if (likely(!data->move_in_progress))
 244                 return;
 245
 246         desc = irq_to_desc(irq);
 247         for_each_cpu_and(cpu, data->old_domain, cpu_online_mask) {
 248                 for (vector = FIRST_EXTERNAL_VECTOR; vector < NR_VECTORS;
 249                      vector++) {
 250                         if (per_cpu(vector_irq, cpu)[vector] != desc)
 251                                 continue;
 252                         per_cpu(vector_irq, cpu)[vector] = VECTOR_UNUSED;
 253                         break;
 254                 }
 255         }
 256         data->move_in_progress = 0;
 257 }
 258
 259 void init_irq_alloc_info(struct irq_alloc_info *info,
 260                          const struct cpumask *mask)
 261 {
 262         memset(info, 0, sizeof(*info));
 263         info->mask = mask;
 264 }
 265
 266 void copy_irq_alloc_info(struct irq_alloc_info *dst, struct irq_alloc_info *src)
 267 {
 268         if (src)
 269                 *dst = *src;
 270         else
 271                 memset(dst, 0, sizeof(*dst));
 272 }
 273
 274 static void x86_vector_free_irqs(struct irq_domain *domain,
 275                                  unsigned int virq, unsigned int nr_irqs)
 276 {
 277         struct apic_chip_data *apic_data;
 278         struct irq_data *irq_data;
 279         unsigned long flags;
 280         int i;
 281
 282         for (i = 0; i < nr_irqs; i++) {
 283                 irq_data = irq_domain_get_irq_data(x86_vector_domain, virq + i);
 284                 if (irq_data && irq_data->chip_data) {
 285                         raw_spin_lock_irqsave(&vector_lock, flags);
 286                         clear_irq_vector(virq + i, irq_data->chip_data);
 287                         apic_data = irq_data->chip_data;
 288                         irq_domain_reset_irq_data(irq_data);
 289                         raw_spin_unlock_irqrestore(&vector_lock, flags);
 290                         free_apic_chip_data(apic_data);
 291 #ifdef  CONFIG_X86_IO_APIC
 292                         if (virq + i < nr_legacy_irqs())
 293                                 legacy_irq_data[virq + i] = NULL;
 294 #endif
 295                 }
 296         }
 297 }
 298
 299 static int x86_vector_alloc_irqs(struct irq_domain *domain, unsigned int virq,
 300                                  unsigned int nr_irqs, void *arg)
 301 {
 302         struct irq_alloc_info *info = arg;
 303         struct apic_chip_data *data;
 304         struct irq_data *irq_data;
 305         int i, err, node;
 306
 307         if (disable_apic)
 308                 return -ENXIO;
 309
 310         /* Currently vector allocator can't guarantee contiguous allocations */
 311         if ((info->flags & X86_IRQ_ALLOC_CONTIGUOUS_VECTORS) && nr_irqs > 1)
 312                 return -ENOSYS;
 313
 314         for (i = 0; i < nr_irqs; i++) {
 315                 irq_data = irq_domain_get_irq_data(domain, virq + i);
 316                 BUG_ON(!irq_data);
 317                 node = irq_data_get_node(irq_data);
 318 #ifdef  CONFIG_X86_IO_APIC
 319                 if (virq + i < nr_legacy_irqs() && legacy_irq_data[virq + i])
 320                         data = legacy_irq_data[virq + i];
 321                 else
 322 #endif
 323                         data = alloc_apic_chip_data(node);
 324                 if (!data) {
 325                         err = -ENOMEM;
 326                         goto error;
 327                 }
 328
 329                 irq_data->chip = &lapic_controller;
 330                 irq_data->chip_data = data;
 331                 irq_data->hwirq = virq + i;
 332                 err = assign_irq_vector_policy(virq + i, node, data, info);
 333                 if (err)
 334                         goto error;
 335         }
 336
 337         return 0;
 338
 339 error:
 340         x86_vector_free_irqs(domain, virq, i + 1);
 341         return err;
 342 }
 343
 344 static const struct irq_domain_ops x86_vector_domain_ops = {
 345         .alloc  = x86_vector_alloc_irqs,
 346         .free   = x86_vector_free_irqs,
 347 };
 348
 349 int __init arch_probe_nr_irqs(void)
 350 {
 351         int nr;
 352
 353         if (nr_irqs > (NR_VECTORS * nr_cpu_ids))
 354                 nr_irqs = NR_VECTORS * nr_cpu_ids;
 355
 356         nr = (gsi_top + nr_legacy_irqs()) + 8 * nr_cpu_ids;
 357 #if defined(CONFIG_PCI_MSI) || defined(CONFIG_HT_IRQ)
 358         /*
 359          * for MSI and HT dyn irq
 360          */
 361         if (gsi_top <= NR_IRQS_LEGACY)
 362                 nr +=  8 * nr_cpu_ids;
 363         else
 364                 nr += gsi_top * 16;
 365 #endif
 366         if (nr < nr_irqs)
 367                 nr_irqs = nr;
 368
 369         /*
 370          * We don't know if PIC is present at this point so we need to do
 371          * probe() to get the right number of legacy IRQs.
 372          */
 373         return legacy_pic->probe();
 374 }
 375
 376 #ifdef  CONFIG_X86_IO_APIC
 377 static void init_legacy_irqs(void)
 378 {
 379         int i, node = cpu_to_node(0);
 380         struct apic_chip_data *data;
 381
 382         /*
 383          * For legacy IRQ's, start with assigning irq0 to irq15 to
 384          * ISA_IRQ_VECTOR(i) for all cpu's.
 385          */
 386         for (i = 0; i < nr_legacy_irqs(); i++) {
 387                 data = legacy_irq_data[i] = alloc_apic_chip_data(node);
 388                 BUG_ON(!data);
 389
 390                 data->cfg.vector = ISA_IRQ_VECTOR(i);
 391                 cpumask_setall(data->domain);
 392                 irq_set_chip_data(i, data);
 393         }
 394 }
 395 #else
 396 static void init_legacy_irqs(void) { }
 397 #endif
 398
 399 int __init arch_early_irq_init(void)
 400 {
 401         init_legacy_irqs();
 402
 403         x86_vector_domain = irq_domain_add_tree(NULL, &x86_vector_domain_ops,
 404                                                 NULL);
 405         BUG_ON(x86_vector_domain == NULL);
 406         irq_set_default_host(x86_vector_domain);
 407
 408         arch_init_msi_domain(x86_vector_domain);
 409         arch_init_htirq_domain(x86_vector_domain);
 410
 411         BUG_ON(!alloc_cpumask_var(&vector_cpumask, GFP_KERNEL));
 412         BUG_ON(!alloc_cpumask_var(&searched_cpumask, GFP_KERNEL));
 413
 414         return arch_early_ioapic_init();
 415 }
 416
 417 /* Initialize vector_irq on a new cpu */
 418 static void __setup_vector_irq(int cpu)
 419 {
 420         struct apic_chip_data *data;
 421         struct irq_desc *desc;
 422         int irq, vector;
 423
 424         /* Mark the inuse vectors */
 425         for_each_irq_desc(irq, desc) {
 426                 struct irq_data *idata = irq_desc_get_irq_data(desc);
 427
 428                 data = apic_chip_data(idata);
 429                 if (!data || !cpumask_test_cpu(cpu, data->domain))
 430                         continue;
 431                 vector = data->cfg.vector;
 432                 per_cpu(vector_irq, cpu)[vector] = desc;
 433         }
 434         /* Mark the free vectors */
 435         for (vector = 0; vector < NR_VECTORS; ++vector) {
 436                 desc = per_cpu(vector_irq, cpu)[vector];
 437                 if (IS_ERR_OR_NULL(desc))
 438                         continue;
 439
 440                 data = apic_chip_data(irq_desc_get_irq_data(desc));
 441                 if (!cpumask_test_cpu(cpu, data->domain))
 442                         per_cpu(vector_irq, cpu)[vector] = VECTOR_UNUSED;
 443         }
 444 }
 445
 446 /*
 447  * Setup the vector to irq mappings. Must be called with vector_lock held.
 448  */
 449 void setup_vector_irq(int cpu)
 450 {
 451         int irq;
 452
 453         lockdep_assert_held(&vector_lock);
 454         /*
 455          * On most of the platforms, legacy PIC delivers the interrupts on the
 456          * boot cpu. But there are certain platforms where PIC interrupts are
 457          * delivered to multiple cpu's. If the legacy IRQ is handled by the
 458          * legacy PIC, for the new cpu that is coming online, setup the static
 459          * legacy vector to irq mapping:
 460          */
 461         for (irq = 0; irq < nr_legacy_irqs(); irq++)
 462                 per_cpu(vector_irq, cpu)[ISA_IRQ_VECTOR(irq)] = irq_to_desc(irq);
 463
 464         __setup_vector_irq(cpu);
 465 }
 466
 467 static int apic_retrigger_irq(struct irq_data *irq_data)
 468 {
 469         struct apic_chip_data *data = apic_chip_data(irq_data);
 470         unsigned long flags;
 471         int cpu;
 472
 473         raw_spin_lock_irqsave(&vector_lock, flags);
 474         cpu = cpumask_first_and(data->domain, cpu_online_mask);
 475         apic->send_IPI_mask(cpumask_of(cpu), data->cfg.vector);
 476         raw_spin_unlock_irqrestore(&vector_lock, flags);
 477
 478         return 1;
 479 }
 480
 481 void apic_ack_edge(struct irq_data *data)
 482 {
 483         irq_complete_move(irqd_cfg(data));
 484         irq_move_irq(data);
 485         ack_APIC_irq();
 486 }
 487
 488 static int apic_set_affinity(struct irq_data *irq_data,
 489                              const struct cpumask *dest, bool force)
 490 {
 491         struct apic_chip_data *data = irq_data->chip_data;
 492         int err, irq = irq_data->irq;
 493
 494         if (!config_enabled(CONFIG_SMP))
 495                 return -EPERM;
 496
 497         if (!cpumask_intersects(dest, cpu_online_mask))
 498                 return -EINVAL;
 499
 500         err = assign_irq_vector(irq, data, dest);
 501         if (err) {
 502                 if (assign_irq_vector(irq, data,
 503                                       irq_data_get_affinity_mask(irq_data)))
 504                         pr_err("Failed to recover vector for irq %d\n", irq);
 505                 return err;
 506         }
 507
 508         return IRQ_SET_MASK_OK;
 509 }
 510
 511 static struct irq_chip lapic_controller = {
 512         .irq_ack                = apic_ack_edge,
 513         .irq_set_affinity       = apic_set_affinity,
 514         .irq_retrigger          = apic_retrigger_irq,
 515 };
 516
 517 #ifdef CONFIG_SMP
 518 static void __send_cleanup_vector(struct apic_chip_data *data)
 519 {
 520         cpumask_var_t cleanup_mask;
 521
 522         if (unlikely(!alloc_cpumask_var(&cleanup_mask, GFP_ATOMIC))) {
 523                 unsigned int i;
 524
 525                 for_each_cpu_and(i, data->old_domain, cpu_online_mask)
 526                         apic->send_IPI_mask(cpumask_of(i),
 527                                             IRQ_MOVE_CLEANUP_VECTOR);
 528         } else {
 529                 cpumask_and(cleanup_mask, data->old_domain, cpu_online_mask);
 530                 apic->send_IPI_mask(cleanup_mask, IRQ_MOVE_CLEANUP_VECTOR);
 531                 free_cpumask_var(cleanup_mask);
 532         }
 533         data->move_in_progress = 0;
 534 }
 535
 536 void send_cleanup_vector(struct irq_cfg *cfg)
 537 {
 538         struct apic_chip_data *data;
 539
 540         data = container_of(cfg, struct apic_chip_data, cfg);
 541         if (data->move_in_progress)
 542                 __send_cleanup_vector(data);
 543 }
 544
 545 asmlinkage __visible void smp_irq_move_cleanup_interrupt(void)
 546 {
 547         unsigned vector, me;
 548
 549         entering_ack_irq();
 550
 551         /* Prevent vectors vanishing under us */
 552         raw_spin_lock(&vector_lock);
 553
 554         me = smp_processor_id();
 555         for (vector = FIRST_EXTERNAL_VECTOR; vector < NR_VECTORS; vector++) {
 556                 struct apic_chip_data *data;
 557                 struct irq_desc *desc;
 558                 unsigned int irr;
 559
 560         retry:
 561                 desc = __this_cpu_read(vector_irq[vector]);
 562                 if (IS_ERR_OR_NULL(desc))
 563                         continue;
 564
 565                 if (!raw_spin_trylock(&desc->lock)) {
 566                         raw_spin_unlock(&vector_lock);
 567                         cpu_relax();
 568                         raw_spin_lock(&vector_lock);
 569                         goto retry;
 570                 }
 571
 572                 data = apic_chip_data(irq_desc_get_irq_data(desc));
 573                 if (!data)
 574                         goto unlock;
 575
 576                 /*
 577                  * Check if the irq migration is in progress. If so, we
 578                  * haven't received the cleanup request yet for this irq.
 579                  */
 580                 if (data->move_in_progress)
 581                         goto unlock;
 582
 583                 if (vector == data->cfg.vector &&
 584                     cpumask_test_cpu(me, data->domain))
 585                         goto unlock;
 586
 587                 irr = apic_read(APIC_IRR + (vector / 32 * 0x10));
 588                 /*
 589                  * Check if the vector that needs to be cleanedup is
 590                  * registered at the cpu's IRR. If so, then this is not
 591                  * the best time to clean it up. Lets clean it up in the
 592                  * next attempt by sending another IRQ_MOVE_CLEANUP_VECTOR
 593                  * to myself.
 594                  */
 595                 if (irr  & (1 << (vector % 32))) {
 596                         apic->send_IPI_self(IRQ_MOVE_CLEANUP_VECTOR);
 597                         goto unlock;
 598                 }
 599                 __this_cpu_write(vector_irq[vector], VECTOR_UNUSED);
 600 unlock:
 601                 raw_spin_unlock(&desc->lock);
 602         }
 603
 604         raw_spin_unlock(&vector_lock);
 605
 606         exiting_irq();
 607 }
 608
 609 static void __irq_complete_move(struct irq_cfg *cfg, unsigned vector)
 610 {
 611         unsigned me;
 612         struct apic_chip_data *data;
 613
 614         data = container_of(cfg, struct apic_chip_data, cfg);
 615         if (likely(!data->move_in_progress))
 616                 return;
 617
 618         me = smp_processor_id();
 619         if (vector == data->cfg.vector && cpumask_test_cpu(me, data->domain))
 620                 __send_cleanup_vector(data);
 621 }
 622
 623 void irq_complete_move(struct irq_cfg *cfg)
 624 {
 625         __irq_complete_move(cfg, ~get_irq_regs()->orig_ax);
 626 }
 627
 628 void irq_force_complete_move(int irq)
 629 {
 630         struct irq_cfg *cfg = irq_cfg(irq);
 631
 632         if (cfg)
 633                 __irq_complete_move(cfg, cfg->vector);
 634 }
 635 #endif
 636
 637 static void __init print_APIC_field(int base)
 638 {
 639         int i;
 640
 641         printk(KERN_DEBUG);
 642
 643         for (i = 0; i < 8; i++)
 644                 pr_cont("%08x", apic_read(base + i*0x10));
 645
 646         pr_cont("\n");
 647 }
 648
 649 static void __init print_local_APIC(void *dummy)
 650 {
 651         unsigned int i, v, ver, maxlvt;
 652         u64 icr;
 653
 654         pr_debug("printing local APIC contents on CPU#%d/%d:\n",
 655                  smp_processor_id(), hard_smp_processor_id());
 656         v = apic_read(APIC_ID);
 657         pr_info("... APIC ID:      %08x (%01x)\n", v, read_apic_id());
 658         v = apic_read(APIC_LVR);
 659         pr_info("... APIC VERSION: %08x\n", v);
 660         ver = GET_APIC_VERSION(v);
 661         maxlvt = lapic_get_maxlvt();
 662
 663         v = apic_read(APIC_TASKPRI);
 664         pr_debug("... APIC TASKPRI: %08x (%02x)\n", v, v & APIC_TPRI_MASK);
 665
 666         /* !82489DX */
 667         if (APIC_INTEGRATED(ver)) {
 668                 if (!APIC_XAPIC(ver)) {
 669                         v = apic_read(APIC_ARBPRI);
 670                         pr_debug("... APIC ARBPRI: %08x (%02x)\n",
 671                                  v, v & APIC_ARBPRI_MASK);
 672                 }
 673                 v = apic_read(APIC_PROCPRI);
 674                 pr_debug("... APIC PROCPRI: %08x\n", v);
 675         }
 676
 677         /*
 678          * Remote read supported only in the 82489DX and local APIC for
 679          * Pentium processors.
 680          */
 681         if (!APIC_INTEGRATED(ver) || maxlvt == 3) {
 682                 v = apic_read(APIC_RRR);
 683                 pr_debug("... APIC RRR: %08x\n", v);
 684         }
 685
 686         v = apic_read(APIC_LDR);
 687         pr_debug("... APIC LDR: %08x\n", v);
 688         if (!x2apic_enabled()) {
 689                 v = apic_read(APIC_DFR);
 690                 pr_debug("... APIC DFR: %08x\n", v);
 691         }
 692         v = apic_read(APIC_SPIV);
 693         pr_debug("... APIC SPIV: %08x\n", v);
 694
 695         pr_debug("... APIC ISR field:\n");
 696         print_APIC_field(APIC_ISR);
 697         pr_debug("... APIC TMR field:\n");
 698         print_APIC_field(APIC_TMR);
 699         pr_debug("... APIC IRR field:\n");
 700         print_APIC_field(APIC_IRR);
 701
 702         /* !82489DX */
 703         if (APIC_INTEGRATED(ver)) {
 704                 /* Due to the Pentium erratum 3AP. */
 705                 if (maxlvt > 3)
 706                         apic_write(APIC_ESR, 0);
 707
 708                 v = apic_read(APIC_ESR);
 709                 pr_debug("... APIC ESR: %08x\n", v);
 710         }
 711
 712         icr = apic_icr_read();
 713         pr_debug("... APIC ICR: %08x\n", (u32)icr);
 714         pr_debug("... APIC ICR2: %08x\n", (u32)(icr >> 32));
 715
 716         v = apic_read(APIC_LVTT);
 717         pr_debug("... APIC LVTT: %08x\n", v);
 718
 719         if (maxlvt > 3) {
 720                 /* PC is LVT#4. */
 721                 v = apic_read(APIC_LVTPC);
 722                 pr_debug("... APIC LVTPC: %08x\n", v);
 723         }
 724         v = apic_read(APIC_LVT0);
 725         pr_debug("... APIC LVT0: %08x\n", v);
 726         v = apic_read(APIC_LVT1);
 727         pr_debug("... APIC LVT1: %08x\n", v);
 728
 729         if (maxlvt > 2) {
 730                 /* ERR is LVT#3. */
 731                 v = apic_read(APIC_LVTERR);
 732                 pr_debug("... APIC LVTERR: %08x\n", v);
 733         }
 734
 735         v = apic_read(APIC_TMICT);
 736         pr_debug("... APIC TMICT: %08x\n", v);
 737         v = apic_read(APIC_TMCCT);
 738         pr_debug("... APIC TMCCT: %08x\n", v);
 739         v = apic_read(APIC_TDCR);
 740         pr_debug("... APIC TDCR: %08x\n", v);
 741
 742         if (boot_cpu_has(X86_FEATURE_EXTAPIC)) {
 743                 v = apic_read(APIC_EFEAT);
 744                 maxlvt = (v >> 16) & 0xff;
 745                 pr_debug("... APIC EFEAT: %08x\n", v);
 746                 v = apic_read(APIC_ECTRL);
 747                 pr_debug("... APIC ECTRL: %08x\n", v);
 748                 for (i = 0; i < maxlvt; i++) {
 749                         v = apic_read(APIC_EILVTn(i));
 750                         pr_debug("... APIC EILVT%d: %08x\n", i, v);
 751                 }
 752         }
 753         pr_cont("\n");
 754 }
 755
 756 static void __init print_local_APICs(int maxcpu)
 757 {
 758         int cpu;
 759
 760         if (!maxcpu)
 761                 return;
 762
 763         preempt_disable();
 764         for_each_online_cpu(cpu) {
 765                 if (cpu >= maxcpu)
 766                         break;
 767                 smp_call_function_single(cpu, print_local_APIC, NULL, 1);
 768         }
 769         preempt_enable();
 770 }
 771
 772 static void __init print_PIC(void)
 773 {
 774         unsigned int v;
 775         unsigned long flags;
 776
 777         if (!nr_legacy_irqs())
 778                 return;
 779
 780         pr_debug("\nprinting PIC contents\n");
 781
 782         raw_spin_lock_irqsave(&i8259A_lock, flags);
 783
 784         v = inb(0xa1) << 8 | inb(0x21);
 785         pr_debug("... PIC  IMR: %04x\n", v);
 786
 787         v = inb(0xa0) << 8 | inb(0x20);
 788         pr_debug("... PIC  IRR: %04x\n", v);
 789
 790         outb(0x0b, 0xa0);
 791         outb(0x0b, 0x20);
 792         v = inb(0xa0) << 8 | inb(0x20);
 793         outb(0x0a, 0xa0);
 794         outb(0x0a, 0x20);
 795
 796         raw_spin_unlock_irqrestore(&i8259A_lock, flags);
 797
 798         pr_debug("... PIC  ISR: %04x\n", v);
 799
 800         v = inb(0x4d1) << 8 | inb(0x4d0);
 801         pr_debug("... PIC ELCR: %04x\n", v);
 802 }
 803
 804 static int show_lapic __initdata = 1;
 805 static __init int setup_show_lapic(char *arg)
 806 {
 807         int num = -1;
 808
 809         if (strcmp(arg, "all") == 0) {
 810                 show_lapic = CONFIG_NR_CPUS;
 811         } else {
 812                 get_option(&arg, &num);
 813                 if (num >= 0)
 814                         show_lapic = num;
 815         }
 816
 817         return 1;
 818 }
 819 __setup("show_lapic=", setup_show_lapic);
 820
 821 static int __init print_ICs(void)
 822 {
 823         if (apic_verbosity == APIC_QUIET)
 824                 return 0;
 825
 826         print_PIC();
 827
 828         /* don't print out if apic is not there */
 829         if (!cpu_has_apic && !apic_from_smp_config())
 830                 return 0;
 831
 832         print_local_APICs(show_lapic);
 833         print_IO_APICs();
 834
 835         return 0;
 836 }
 837
 838 late_initcall(print_ICs);