arch/x86/kernel/cpu/common.c

   1 #include <linux/init.h>
   2 #include <linux/kernel.h>
   3 #include <linux/sched.h>
   4 #include <linux/string.h>
   5 #include <linux/bootmem.h>
   6 #include <linux/bitops.h>
   7 #include <linux/module.h>
   8 #include <linux/kgdb.h>
   9 #include <linux/topology.h>
  10 #include <linux/delay.h>
  11 #include <linux/smp.h>
  12 #include <linux/percpu.h>
  13 #include <asm/i387.h>
  14 #include <asm/msr.h>
  15 #include <asm/io.h>
  16 #include <asm/linkage.h>
  17 #include <asm/mmu_context.h>
  18 #include <asm/mtrr.h>
  19 #include <asm/mce.h>
  20 #include <asm/perf_counter.h>
  21 #include <asm/pat.h>
  22 #include <asm/asm.h>
  23 #include <asm/numa.h>
  24 #include <asm/smp.h>
  25 #ifdef CONFIG_X86_LOCAL_APIC
  26 #include <asm/mpspec.h>
  27 #include <asm/apic.h>
  28 #include <mach_apic.h>
  29 #include <asm/genapic.h>
  30 #endif
  31
  32 #include <asm/pda.h>
  33 #include <asm/pgtable.h>
  34 #include <asm/processor.h>
  35 #include <asm/desc.h>
  36 #include <asm/atomic.h>
  37 #include <asm/proto.h>
  38 #include <asm/sections.h>
  39 #include <asm/setup.h>
  40 #include <asm/hypervisor.h>
  41
  42 #include "cpu.h"
  43
  44 static struct cpu_dev *this_cpu __cpuinitdata;
  45
  46 #ifdef CONFIG_X86_64
  47 /* We need valid kernel segments for data and code in long mode too
  48  * IRET will check the segment types  kkeil 2000/10/28
  49  * Also sysret mandates a special GDT layout
  50  */
  51 /* The TLS descriptors are currently at a different place compared to i386.
  52    Hopefully nobody expects them at a fixed place (Wine?) */
  53 DEFINE_PER_CPU(struct gdt_page, gdt_page) = { .gdt = {
  54         [GDT_ENTRY_KERNEL32_CS] = { { { 0x0000ffff, 0x00cf9b00 } } },
  55         [GDT_ENTRY_KERNEL_CS] = { { { 0x0000ffff, 0x00af9b00 } } },
  56         [GDT_ENTRY_KERNEL_DS] = { { { 0x0000ffff, 0x00cf9300 } } },
  57         [GDT_ENTRY_DEFAULT_USER32_CS] = { { { 0x0000ffff, 0x00cffb00 } } },
  58         [GDT_ENTRY_DEFAULT_USER_DS] = { { { 0x0000ffff, 0x00cff300 } } },
  59         [GDT_ENTRY_DEFAULT_USER_CS] = { { { 0x0000ffff, 0x00affb00 } } },
  60 } };
  61 #else
  62 DEFINE_PER_CPU_PAGE_ALIGNED(struct gdt_page, gdt_page) = { .gdt = {
  63         [GDT_ENTRY_KERNEL_CS] = { { { 0x0000ffff, 0x00cf9a00 } } },
  64         [GDT_ENTRY_KERNEL_DS] = { { { 0x0000ffff, 0x00cf9200 } } },
  65         [GDT_ENTRY_DEFAULT_USER_CS] = { { { 0x0000ffff, 0x00cffa00 } } },
  66         [GDT_ENTRY_DEFAULT_USER_DS] = { { { 0x0000ffff, 0x00cff200 } } },
  67         /*
  68          * Segments used for calling PnP BIOS have byte granularity.
  69          * They code segments and data segments have fixed 64k limits,
  70          * the transfer segment sizes are set at run time.
  71          */
  72         /* 32-bit code */
  73         [GDT_ENTRY_PNPBIOS_CS32] = { { { 0x0000ffff, 0x00409a00 } } },
  74         /* 16-bit code */
  75         [GDT_ENTRY_PNPBIOS_CS16] = { { { 0x0000ffff, 0x00009a00 } } },
  76         /* 16-bit data */
  77         [GDT_ENTRY_PNPBIOS_DS] = { { { 0x0000ffff, 0x00009200 } } },
  78         /* 16-bit data */
  79         [GDT_ENTRY_PNPBIOS_TS1] = { { { 0x00000000, 0x00009200 } } },
  80         /* 16-bit data */
  81         [GDT_ENTRY_PNPBIOS_TS2] = { { { 0x00000000, 0x00009200 } } },
  82         /*
  83          * The APM segments have byte granularity and their bases
  84          * are set at run time.  All have 64k limits.
  85          */
  86         /* 32-bit code */
  87         [GDT_ENTRY_APMBIOS_BASE] = { { { 0x0000ffff, 0x00409a00 } } },
  88         /* 16-bit code */
  89         [GDT_ENTRY_APMBIOS_BASE+1] = { { { 0x0000ffff, 0x00009a00 } } },
  90         /* data */
  91         [GDT_ENTRY_APMBIOS_BASE+2] = { { { 0x0000ffff, 0x00409200 } } },
  92
  93         [GDT_ENTRY_ESPFIX_SS] = { { { 0x00000000, 0x00c09200 } } },
  94         [GDT_ENTRY_PERCPU] = { { { 0x00000000, 0x00000000 } } },
  95 } };
  96 #endif
  97 EXPORT_PER_CPU_SYMBOL_GPL(gdt_page);
  98
  99 #ifdef CONFIG_X86_32
 100 static int cachesize_override __cpuinitdata = -1;
 101 static int disable_x86_serial_nr __cpuinitdata = 1;
 102
 103 static int __init cachesize_setup(char *str)
 104 {
 105         get_option(&str, &cachesize_override);
 106         return 1;
 107 }
 108 __setup("cachesize=", cachesize_setup);
 109
 110 static int __init x86_fxsr_setup(char *s)
 111 {
 112         setup_clear_cpu_cap(X86_FEATURE_FXSR);
 113         setup_clear_cpu_cap(X86_FEATURE_XMM);
 114         return 1;
 115 }
 116 __setup("nofxsr", x86_fxsr_setup);
 117
 118 static int __init x86_sep_setup(char *s)
 119 {
 120         setup_clear_cpu_cap(X86_FEATURE_SEP);
 121         return 1;
 122 }
 123 __setup("nosep", x86_sep_setup);
 124
 125 /* Standard macro to see if a specific flag is changeable */
 126 static inline int flag_is_changeable_p(u32 flag)
 127 {
 128         u32 f1, f2;
 129
 130         /*
 131          * Cyrix and IDT cpus allow disabling of CPUID
 132          * so the code below may return different results
 133          * when it is executed before and after enabling
 134          * the CPUID. Add "volatile" to not allow gcc to
 135          * optimize the subsequent calls to this function.
 136          */
 137         asm volatile ("pushfl\n\t"
 138                       "pushfl\n\t"
 139                       "popl %0\n\t"
 140                       "movl %0,%1\n\t"
 141                       "xorl %2,%0\n\t"
 142                       "pushl %0\n\t"
 143                       "popfl\n\t"
 144                       "pushfl\n\t"
 145                       "popl %0\n\t"
 146                       "popfl\n\t"
 147                       : "=&r" (f1), "=&r" (f2)
 148                       : "ir" (flag));
 149
 150         return ((f1^f2) & flag) != 0;
 151 }
 152
 153 /* Probe for the CPUID instruction */
 154 static int __cpuinit have_cpuid_p(void)
 155 {
 156         return flag_is_changeable_p(X86_EFLAGS_ID);
 157 }
 158
 159 static void __cpuinit squash_the_stupid_serial_number(struct cpuinfo_x86 *c)
 160 {
 161         if (cpu_has(c, X86_FEATURE_PN) && disable_x86_serial_nr) {
 162                 /* Disable processor serial number */
 163                 unsigned long lo, hi;
 164                 rdmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
 165                 lo |= 0x200000;
 166                 wrmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
 167                 printk(KERN_NOTICE "CPU serial number disabled.\n");
 168                 clear_cpu_cap(c, X86_FEATURE_PN);
 169
 170                 /* Disabling the serial number may affect the cpuid level */
 171                 c->cpuid_level = cpuid_eax(0);
 172         }
 173 }
 174
 175 static int __init x86_serial_nr_setup(char *s)
 176 {
 177         disable_x86_serial_nr = 0;
 178         return 1;
 179 }
 180 __setup("serialnumber", x86_serial_nr_setup);
 181 #else
 182 static inline int flag_is_changeable_p(u32 flag)
 183 {
 184         return 1;
 185 }
 186 /* Probe for the CPUID instruction */
 187 static inline int have_cpuid_p(void)
 188 {
 189         return 1;
 190 }
 191 static inline void squash_the_stupid_serial_number(struct cpuinfo_x86 *c)
 192 {
 193 }
 194 #endif
 195
 196 /*
 197  * Naming convention should be: <Name> [(<Codename>)]
 198  * This table only is used unless init_<vendor>() below doesn't set it;
 199  * in particular, if CPUID levels 0x80000002..4 are supported, this isn't used
 200  *
 201  */
 202
 203 /* Look up CPU names by table lookup. */
 204 static char __cpuinit *table_lookup_model(struct cpuinfo_x86 *c)
 205 {
 206         struct cpu_model_info *info;
 207
 208         if (c->x86_model >= 16)
 209                 return NULL;    /* Range check */
 210
 211         if (!this_cpu)
 212                 return NULL;
 213
 214         info = this_cpu->c_models;
 215
 216         while (info && info->family) {
 217                 if (info->family == c->x86)
 218                         return info->model_names[c->x86_model];
 219                 info++;
 220         }
 221         return NULL;            /* Not found */
 222 }
 223
 224 __u32 cleared_cpu_caps[NCAPINTS] __cpuinitdata;
 225
 226 /* Current gdt points %fs at the "master" per-cpu area: after this,
 227  * it's on the real one. */
 228 void switch_to_new_gdt(void)
 229 {
 230         struct desc_ptr gdt_descr;
 231
 232         gdt_descr.address = (long)get_cpu_gdt_table(smp_processor_id());
 233         gdt_descr.size = GDT_SIZE - 1;
 234         load_gdt(&gdt_descr);
 235 #ifdef CONFIG_X86_32
 236         asm("mov %0, %%fs" : : "r" (__KERNEL_PERCPU) : "memory");
 237 #endif
 238 }
 239
 240 static struct cpu_dev *cpu_devs[X86_VENDOR_NUM] = {};
 241
 242 static void __cpuinit default_init(struct cpuinfo_x86 *c)
 243 {
 244 #ifdef CONFIG_X86_64
 245         display_cacheinfo(c);
 246 #else
 247         /* Not much we can do here... */
 248         /* Check if at least it has cpuid */
 249         if (c->cpuid_level == -1) {
 250                 /* No cpuid. It must be an ancient CPU */
 251                 if (c->x86 == 4)
 252                         strcpy(c->x86_model_id, "486");
 253                 else if (c->x86 == 3)
 254                         strcpy(c->x86_model_id, "386");
 255         }
 256 #endif
 257 }
 258
 259 static struct cpu_dev __cpuinitdata default_cpu = {
 260         .c_init = default_init,
 261         .c_vendor = "Unknown",
 262         .c_x86_vendor = X86_VENDOR_UNKNOWN,
 263 };
 264
 265 static void __cpuinit get_model_name(struct cpuinfo_x86 *c)
 266 {
 267         unsigned int *v;
 268         char *p, *q;
 269
 270         if (c->extended_cpuid_level < 0x80000004)
 271                 return;
 272
 273         v = (unsigned int *) c->x86_model_id;
 274         cpuid(0x80000002, &v[0], &v[1], &v[2], &v[3]);
 275         cpuid(0x80000003, &v[4], &v[5], &v[6], &v[7]);
 276         cpuid(0x80000004, &v[8], &v[9], &v[10], &v[11]);
 277         c->x86_model_id[48] = 0;
 278
 279         /* Intel chips right-justify this string for some dumb reason;
 280            undo that brain damage */
 281         p = q = &c->x86_model_id[0];
 282         while (*p == ' ')
 283              p++;
 284         if (p != q) {
 285              while (*p)
 286                   *q++ = *p++;
 287              while (q <= &c->x86_model_id[48])
 288                   *q++ = '\0';  /* Zero-pad the rest */
 289         }
 290 }
 291
 292 void __cpuinit display_cacheinfo(struct cpuinfo_x86 *c)
 293 {
 294         unsigned int n, dummy, ebx, ecx, edx, l2size;
 295
 296         n = c->extended_cpuid_level;
 297
 298         if (n >= 0x80000005) {
 299                 cpuid(0x80000005, &dummy, &ebx, &ecx, &edx);
 300                 printk(KERN_INFO "CPU: L1 I Cache: %dK (%d bytes/line), D cache %dK (%d bytes/line)\n",
 301                                 edx>>24, edx&0xFF, ecx>>24, ecx&0xFF);
 302                 c->x86_cache_size = (ecx>>24) + (edx>>24);
 303 #ifdef CONFIG_X86_64
 304                 /* On K8 L1 TLB is inclusive, so don't count it */
 305                 c->x86_tlbsize = 0;
 306 #endif
 307         }
 308
 309         if (n < 0x80000006)     /* Some chips just has a large L1. */
 310                 return;
 311
 312         cpuid(0x80000006, &dummy, &ebx, &ecx, &edx);
 313         l2size = ecx >> 16;
 314
 315 #ifdef CONFIG_X86_64
 316         c->x86_tlbsize += ((ebx >> 16) & 0xfff) + (ebx & 0xfff);
 317 #else
 318         /* do processor-specific cache resizing */
 319         if (this_cpu->c_size_cache)
 320                 l2size = this_cpu->c_size_cache(c, l2size);
 321
 322         /* Allow user to override all this if necessary. */
 323         if (cachesize_override != -1)
 324                 l2size = cachesize_override;
 325
 326         if (l2size == 0)
 327                 return;         /* Again, no L2 cache is possible */
 328 #endif
 329
 330         c->x86_cache_size = l2size;
 331
 332         printk(KERN_INFO "CPU: L2 Cache: %dK (%d bytes/line)\n",
 333                         l2size, ecx & 0xFF);
 334 }
 335
 336 void __cpuinit detect_ht(struct cpuinfo_x86 *c)
 337 {
 338 #ifdef CONFIG_X86_HT
 339         u32 eax, ebx, ecx, edx;
 340         int index_msb, core_bits;
 341
 342         if (!cpu_has(c, X86_FEATURE_HT))
 343                 return;
 344
 345         if (cpu_has(c, X86_FEATURE_CMP_LEGACY))
 346                 goto out;
 347
 348         if (cpu_has(c, X86_FEATURE_XTOPOLOGY))
 349                 return;
 350
 351         cpuid(1, &eax, &ebx, &ecx, &edx);
 352
 353         smp_num_siblings = (ebx & 0xff0000) >> 16;
 354
 355         if (smp_num_siblings == 1) {
 356                 printk(KERN_INFO  "CPU: Hyper-Threading is disabled\n");
 357         } else if (smp_num_siblings > 1) {
 358
 359                 if (smp_num_siblings > NR_CPUS) {
 360                         printk(KERN_WARNING "CPU: Unsupported number of siblings %d",
 361                                         smp_num_siblings);
 362                         smp_num_siblings = 1;
 363                         return;
 364                 }
 365
 366                 index_msb = get_count_order(smp_num_siblings);
 367 #ifdef CONFIG_X86_64
 368                 c->phys_proc_id = phys_pkg_id(index_msb);
 369 #else
 370                 c->phys_proc_id = phys_pkg_id(c->initial_apicid, index_msb);
 371 #endif
 372
 373                 smp_num_siblings = smp_num_siblings / c->x86_max_cores;
 374
 375                 index_msb = get_count_order(smp_num_siblings);
 376
 377                 core_bits = get_count_order(c->x86_max_cores);
 378
 379 #ifdef CONFIG_X86_64
 380                 c->cpu_core_id = phys_pkg_id(index_msb) &
 381                                                ((1 << core_bits) - 1);
 382 #else
 383                 c->cpu_core_id = phys_pkg_id(c->initial_apicid, index_msb) &
 384                                                ((1 << core_bits) - 1);
 385 #endif
 386         }
 387
 388 out:
 389         if ((c->x86_max_cores * smp_num_siblings) > 1) {
 390                 printk(KERN_INFO  "CPU: Physical Processor ID: %d\n",
 391                        c->phys_proc_id);
 392                 printk(KERN_INFO  "CPU: Processor Core ID: %d\n",
 393                        c->cpu_core_id);
 394         }
 395 #endif
 396 }
 397
 398 static void __cpuinit get_cpu_vendor(struct cpuinfo_x86 *c)
 399 {
 400         char *v = c->x86_vendor_id;
 401         int i;
 402         static int printed;
 403
 404         for (i = 0; i < X86_VENDOR_NUM; i++) {
 405                 if (!cpu_devs[i])
 406                         break;
 407
 408                 if (!strcmp(v, cpu_devs[i]->c_ident[0]) ||
 409                     (cpu_devs[i]->c_ident[1] &&
 410                      !strcmp(v, cpu_devs[i]->c_ident[1]))) {
 411                         this_cpu = cpu_devs[i];
 412                         c->x86_vendor = this_cpu->c_x86_vendor;
 413                         return;
 414                 }
 415         }
 416
 417         if (!printed) {
 418                 printed++;
 419                 printk(KERN_ERR "CPU: vendor_id '%s' unknown, using generic init.\n", v);
 420                 printk(KERN_ERR "CPU: Your system may be unstable.\n");
 421         }
 422
 423         c->x86_vendor = X86_VENDOR_UNKNOWN;
 424         this_cpu = &default_cpu;
 425 }
 426
 427 void __cpuinit cpu_detect(struct cpuinfo_x86 *c)
 428 {
 429         /* Get vendor name */
 430         cpuid(0x00000000, (unsigned int *)&c->cpuid_level,
 431               (unsigned int *)&c->x86_vendor_id[0],
 432               (unsigned int *)&c->x86_vendor_id[8],
 433               (unsigned int *)&c->x86_vendor_id[4]);
 434
 435         c->x86 = 4;
 436         /* Intel-defined flags: level 0x00000001 */
 437         if (c->cpuid_level >= 0x00000001) {
 438                 u32 junk, tfms, cap0, misc;
 439                 cpuid(0x00000001, &tfms, &misc, &junk, &cap0);
 440                 c->x86 = (tfms >> 8) & 0xf;
 441                 c->x86_model = (tfms >> 4) & 0xf;
 442                 c->x86_mask = tfms & 0xf;
 443                 if (c->x86 == 0xf)
 444                         c->x86 += (tfms >> 20) & 0xff;
 445                 if (c->x86 >= 0x6)
 446                         c->x86_model += ((tfms >> 16) & 0xf) << 4;
 447                 if (cap0 & (1<<19)) {
 448                         c->x86_clflush_size = ((misc >> 8) & 0xff) * 8;
 449                         c->x86_cache_alignment = c->x86_clflush_size;
 450                 }
 451         }
 452 }
 453
 454 static void __cpuinit get_cpu_cap(struct cpuinfo_x86 *c)
 455 {
 456         u32 tfms, xlvl;
 457         u32 ebx;
 458
 459         /* Intel-defined flags: level 0x00000001 */
 460         if (c->cpuid_level >= 0x00000001) {
 461                 u32 capability, excap;
 462                 cpuid(0x00000001, &tfms, &ebx, &excap, &capability);
 463                 c->x86_capability[0] = capability;
 464                 c->x86_capability[4] = excap;
 465         }
 466
 467         /* AMD-defined flags: level 0x80000001 */
 468         xlvl = cpuid_eax(0x80000000);
 469         c->extended_cpuid_level = xlvl;
 470         if ((xlvl & 0xffff0000) == 0x80000000) {
 471                 if (xlvl >= 0x80000001) {
 472                         c->x86_capability[1] = cpuid_edx(0x80000001);
 473                         c->x86_capability[6] = cpuid_ecx(0x80000001);
 474                 }
 475         }
 476
 477 #ifdef CONFIG_X86_64
 478         if (c->extended_cpuid_level >= 0x80000008) {
 479                 u32 eax = cpuid_eax(0x80000008);
 480
 481                 c->x86_virt_bits = (eax >> 8) & 0xff;
 482                 c->x86_phys_bits = eax & 0xff;
 483         }
 484 #endif
 485
 486         if (c->extended_cpuid_level >= 0x80000007)
 487                 c->x86_power = cpuid_edx(0x80000007);
 488
 489 }
 490
 491 static void __cpuinit identify_cpu_without_cpuid(struct cpuinfo_x86 *c)
 492 {
 493 #ifdef CONFIG_X86_32
 494         int i;
 495
 496         /*
 497          * First of all, decide if this is a 486 or higher
 498          * It's a 486 if we can modify the AC flag
 499          */
 500         if (flag_is_changeable_p(X86_EFLAGS_AC))
 501                 c->x86 = 4;
 502         else
 503                 c->x86 = 3;
 504
 505         for (i = 0; i < X86_VENDOR_NUM; i++)
 506                 if (cpu_devs[i] && cpu_devs[i]->c_identify) {
 507                         c->x86_vendor_id[0] = 0;
 508                         cpu_devs[i]->c_identify(c);
 509                         if (c->x86_vendor_id[0]) {
 510                                 get_cpu_vendor(c);
 511                                 break;
 512                         }
 513                 }
 514 #endif
 515 }
 516
 517 /*
 518  * Do minimum CPU detection early.
 519  * Fields really needed: vendor, cpuid_level, family, model, mask,
 520  * cache alignment.
 521  * The others are not touched to avoid unwanted side effects.
 522  *
 523  * WARNING: this function is only called on the BP.  Don't add code here
 524  * that is supposed to run on all CPUs.
 525  */
 526 static void __init early_identify_cpu(struct cpuinfo_x86 *c)
 527 {
 528 #ifdef CONFIG_X86_64
 529         c->x86_clflush_size = 64;
 530 #else
 531         c->x86_clflush_size = 32;
 532 #endif
 533         c->x86_cache_alignment = c->x86_clflush_size;
 534
 535         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 536         c->extended_cpuid_level = 0;
 537
 538         if (!have_cpuid_p())
 539                 identify_cpu_without_cpuid(c);
 540
 541         /* cyrix could have cpuid enabled via c_identify()*/
 542         if (!have_cpuid_p())
 543                 return;
 544
 545         cpu_detect(c);
 546
 547         get_cpu_vendor(c);
 548
 549         get_cpu_cap(c);
 550
 551         if (this_cpu->c_early_init)
 552                 this_cpu->c_early_init(c);
 553
 554         validate_pat_support(c);
 555
 556 #ifdef CONFIG_SMP
 557         c->cpu_index = boot_cpu_id;
 558 #endif
 559 }
 560
 561 void __init early_cpu_init(void)
 562 {
 563         struct cpu_dev **cdev;
 564         int count = 0;
 565
 566         printk("KERNEL supported cpus:\n");
 567         for (cdev = __x86_cpu_dev_start; cdev < __x86_cpu_dev_end; cdev++) {
 568                 struct cpu_dev *cpudev = *cdev;
 569                 unsigned int j;
 570
 571                 if (count >= X86_VENDOR_NUM)
 572                         break;
 573                 cpu_devs[count] = cpudev;
 574                 count++;
 575
 576                 for (j = 0; j < 2; j++) {
 577                         if (!cpudev->c_ident[j])
 578                                 continue;
 579                         printk("  %s %s\n", cpudev->c_vendor,
 580                                 cpudev->c_ident[j]);
 581                 }
 582         }
 583
 584         early_identify_cpu(&boot_cpu_data);
 585 }
 586
 587 /*
 588  * The NOPL instruction is supposed to exist on all CPUs with
 589  * family >= 6; unfortunately, that's not true in practice because
 590  * of early VIA chips and (more importantly) broken virtualizers that
 591  * are not easy to detect.  In the latter case it doesn't even *fail*
 592  * reliably, so probing for it doesn't even work.  Disable it completely
 593  * unless we can find a reliable way to detect all the broken cases.
 594  */
 595 static void __cpuinit detect_nopl(struct cpuinfo_x86 *c)
 596 {
 597         clear_cpu_cap(c, X86_FEATURE_NOPL);
 598 }
 599
 600 static void __cpuinit generic_identify(struct cpuinfo_x86 *c)
 601 {
 602         c->extended_cpuid_level = 0;
 603
 604         if (!have_cpuid_p())
 605                 identify_cpu_without_cpuid(c);
 606
 607         /* cyrix could have cpuid enabled via c_identify()*/
 608         if (!have_cpuid_p())
 609                 return;
 610
 611         cpu_detect(c);
 612
 613         get_cpu_vendor(c);
 614
 615         get_cpu_cap(c);
 616
 617         if (c->cpuid_level >= 0x00000001) {
 618                 c->initial_apicid = (cpuid_ebx(1) >> 24) & 0xFF;
 619 #ifdef CONFIG_X86_32
 620 # ifdef CONFIG_X86_HT
 621                 c->apicid = phys_pkg_id(c->initial_apicid, 0);
 622 # else
 623                 c->apicid = c->initial_apicid;
 624 # endif
 625 #endif
 626
 627 #ifdef CONFIG_X86_HT
 628                 c->phys_proc_id = c->initial_apicid;
 629 #endif
 630         }
 631
 632         get_model_name(c); /* Default name */
 633
 634         init_scattered_cpuid_features(c);
 635         detect_nopl(c);
 636 }
 637
 638 /*
 639  * This does the hard work of actually picking apart the CPU stuff...
 640  */
 641 static void __cpuinit identify_cpu(struct cpuinfo_x86 *c)
 642 {
 643         int i;
 644
 645         c->loops_per_jiffy = loops_per_jiffy;
 646         c->x86_cache_size = -1;
 647         c->x86_vendor = X86_VENDOR_UNKNOWN;
 648         c->x86_model = c->x86_mask = 0; /* So far unknown... */
 649         c->x86_vendor_id[0] = '\0'; /* Unset */
 650         c->x86_model_id[0] = '\0';  /* Unset */
 651         c->x86_max_cores = 1;
 652         c->x86_coreid_bits = 0;
 653 #ifdef CONFIG_X86_64
 654         c->x86_clflush_size = 64;
 655 #else
 656         c->cpuid_level = -1;    /* CPUID not detected */
 657         c->x86_clflush_size = 32;
 658 #endif
 659         c->x86_cache_alignment = c->x86_clflush_size;
 660         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 661
 662         generic_identify(c);
 663
 664         if (this_cpu->c_identify)
 665                 this_cpu->c_identify(c);
 666
 667 #ifdef CONFIG_X86_64
 668         c->apicid = phys_pkg_id(0);
 669 #endif
 670
 671         /*
 672          * Vendor-specific initialization.  In this section we
 673          * canonicalize the feature flags, meaning if there are
 674          * features a certain CPU supports which CPUID doesn't
 675          * tell us, CPUID claiming incorrect flags, or other bugs,
 676          * we handle them here.
 677          *
 678          * At the end of this section, c->x86_capability better
 679          * indicate the features this CPU genuinely supports!
 680          */
 681         if (this_cpu->c_init)
 682                 this_cpu->c_init(c);
 683
 684         /* Disable the PN if appropriate */
 685         squash_the_stupid_serial_number(c);
 686
 687         /*
 688          * The vendor-specific functions might have changed features.  Now
 689          * we do "generic changes."
 690          */
 691
 692         /* If the model name is still unset, do table lookup. */
 693         if (!c->x86_model_id[0]) {
 694                 char *p;
 695                 p = table_lookup_model(c);
 696                 if (p)
 697                         strcpy(c->x86_model_id, p);
 698                 else
 699                         /* Last resort... */
 700                         sprintf(c->x86_model_id, "%02x/%02x",
 701                                 c->x86, c->x86_model);
 702         }
 703
 704 #ifdef CONFIG_X86_64
 705         detect_ht(c);
 706 #endif
 707
 708         init_hypervisor(c);
 709         /*
 710          * On SMP, boot_cpu_data holds the common feature set between
 711          * all CPUs; so make sure that we indicate which features are
 712          * common between the CPUs.  The first time this routine gets
 713          * executed, c == &boot_cpu_data.
 714          */
 715         if (c != &boot_cpu_data) {
 716                 /* AND the already accumulated flags with these */
 717                 for (i = 0; i < NCAPINTS; i++)
 718                         boot_cpu_data.x86_capability[i] &= c->x86_capability[i];
 719         }
 720
 721         /* Clear all flags overriden by options */
 722         for (i = 0; i < NCAPINTS; i++)
 723                 c->x86_capability[i] &= ~cleared_cpu_caps[i];
 724
 725 #ifdef CONFIG_X86_MCE
 726         /* Init Machine Check Exception if available. */
 727         mcheck_init(c);
 728 #endif
 729
 730         select_idle_routine(c);
 731
 732 #if defined(CONFIG_NUMA) && defined(CONFIG_X86_64)
 733         numa_add_cpu(smp_processor_id());
 734 #endif
 735 }
 736
 737 #ifdef CONFIG_X86_64
 738 static void vgetcpu_set_mode(void)
 739 {
 740         if (cpu_has(&boot_cpu_data, X86_FEATURE_RDTSCP))
 741                 vgetcpu_mode = VGETCPU_RDTSCP;
 742         else
 743                 vgetcpu_mode = VGETCPU_LSL;
 744 }
 745 #endif
 746
 747 void __init identify_boot_cpu(void)
 748 {
 749         identify_cpu(&boot_cpu_data);
 750 #ifdef CONFIG_X86_32
 751         sysenter_setup();
 752         enable_sep_cpu();
 753 #else
 754         vgetcpu_set_mode();
 755 #endif
 756         init_hw_perf_counters();
 757 }
 758
 759 void __cpuinit identify_secondary_cpu(struct cpuinfo_x86 *c)
 760 {
 761         BUG_ON(c == &boot_cpu_data);
 762         identify_cpu(c);
 763 #ifdef CONFIG_X86_32
 764         enable_sep_cpu();
 765 #endif
 766         mtrr_ap_init();
 767 }
 768
 769 struct msr_range {
 770         unsigned min;
 771         unsigned max;
 772 };
 773
 774 static struct msr_range msr_range_array[] __cpuinitdata = {
 775         { 0x00000000, 0x00000418},
 776         { 0xc0000000, 0xc000040b},
 777         { 0xc0010000, 0xc0010142},
 778         { 0xc0011000, 0xc001103b},
 779 };
 780
 781 static void __cpuinit print_cpu_msr(void)
 782 {
 783         unsigned index;
 784         u64 val;
 785         int i;
 786         unsigned index_min, index_max;
 787
 788         for (i = 0; i < ARRAY_SIZE(msr_range_array); i++) {
 789                 index_min = msr_range_array[i].min;
 790                 index_max = msr_range_array[i].max;
 791                 for (index = index_min; index < index_max; index++) {
 792                         if (rdmsrl_amd_safe(index, &val))
 793                                 continue;
 794                         printk(KERN_INFO " MSR%08x: %016llx\n", index, val);
 795                 }
 796         }
 797 }
 798
 799 static int show_msr __cpuinitdata;
 800 static __init int setup_show_msr(char *arg)
 801 {
 802         int num;
 803
 804         get_option(&arg, &num);
 805
 806         if (num > 0)
 807                 show_msr = num;
 808         return 1;
 809 }
 810 __setup("show_msr=", setup_show_msr);
 811
 812 static __init int setup_noclflush(char *arg)
 813 {
 814         setup_clear_cpu_cap(X86_FEATURE_CLFLSH);
 815         return 1;
 816 }
 817 __setup("noclflush", setup_noclflush);
 818
 819 void __cpuinit print_cpu_info(struct cpuinfo_x86 *c)
 820 {
 821         char *vendor = NULL;
 822
 823         if (c->x86_vendor < X86_VENDOR_NUM)
 824                 vendor = this_cpu->c_vendor;
 825         else if (c->cpuid_level >= 0)
 826                 vendor = c->x86_vendor_id;
 827
 828         if (vendor && !strstr(c->x86_model_id, vendor))
 829                 printk(KERN_CONT "%s ", vendor);
 830
 831         if (c->x86_model_id[0])
 832                 printk(KERN_CONT "%s", c->x86_model_id);
 833         else
 834                 printk(KERN_CONT "%d86", c->x86);
 835
 836         if (c->x86_mask || c->cpuid_level >= 0)
 837                 printk(KERN_CONT " stepping %02x\n", c->x86_mask);
 838         else
 839                 printk(KERN_CONT "\n");
 840
 841 #ifdef CONFIG_SMP
 842         if (c->cpu_index < show_msr)
 843                 print_cpu_msr();
 844 #else
 845         if (show_msr)
 846                 print_cpu_msr();
 847 #endif
 848 }
 849
 850 static __init int setup_disablecpuid(char *arg)
 851 {
 852         int bit;
 853         if (get_option(&arg, &bit) && bit < NCAPINTS*32)
 854                 setup_clear_cpu_cap(bit);
 855         else
 856                 return 0;
 857         return 1;
 858 }
 859 __setup("clearcpuid=", setup_disablecpuid);
 860
 861 cpumask_t cpu_initialized __cpuinitdata = CPU_MASK_NONE;
 862
 863 #ifdef CONFIG_X86_64
 864 struct x8664_pda **_cpu_pda __read_mostly;
 865 EXPORT_SYMBOL(_cpu_pda);
 866
 867 struct desc_ptr idt_descr = { 256 * 16 - 1, (unsigned long) idt_table };
 868
 869 static char boot_cpu_stack[IRQSTACKSIZE] __page_aligned_bss;
 870
 871 void __cpuinit pda_init(int cpu)
 872 {
 873         struct x8664_pda *pda = cpu_pda(cpu);
 874
 875         /* Setup up data that may be needed in __get_free_pages early */
 876         loadsegment(fs, 0);
 877         loadsegment(gs, 0);
 878         /* Memory clobbers used to order PDA accessed */
 879         mb();
 880         wrmsrl(MSR_GS_BASE, pda);
 881         mb();
 882
 883         pda->cpunumber = cpu;
 884         pda->irqcount = -1;
 885         pda->kernelstack = (unsigned long)stack_thread_info() -
 886                                  PDA_STACKOFFSET + THREAD_SIZE;
 887         pda->active_mm = &init_mm;
 888         pda->mmu_state = 0;
 889
 890         if (cpu == 0) {
 891                 /* others are initialized in smpboot.c */
 892                 pda->pcurrent = &init_task;
 893                 pda->irqstackptr = boot_cpu_stack;
 894                 pda->irqstackptr += IRQSTACKSIZE - 64;
 895         } else {
 896                 if (!pda->irqstackptr) {
 897                         pda->irqstackptr = (char *)
 898                                 __get_free_pages(GFP_ATOMIC, IRQSTACK_ORDER);
 899                         if (!pda->irqstackptr)
 900                                 panic("cannot allocate irqstack for cpu %d",
 901                                       cpu);
 902                         pda->irqstackptr += IRQSTACKSIZE - 64;
 903                 }
 904
 905                 if (pda->nodenumber == 0 && cpu_to_node(cpu) != NUMA_NO_NODE)
 906                         pda->nodenumber = cpu_to_node(cpu);
 907         }
 908 }
 909
 910 static char boot_exception_stacks[(N_EXCEPTION_STACKS - 1) * EXCEPTION_STKSZ +
 911                                   DEBUG_STKSZ] __page_aligned_bss;
 912
 913 extern asmlinkage void ignore_sysret(void);
 914
 915 /* May not be marked __init: used by software suspend */
 916 void syscall_init(void)
 917 {
 918         /*
 919          * LSTAR and STAR live in a bit strange symbiosis.
 920          * They both write to the same internal register. STAR allows to
 921          * set CS/DS but only a 32bit target. LSTAR sets the 64bit rip.
 922          */
 923         wrmsrl(MSR_STAR,  ((u64)__USER32_CS)<<48  | ((u64)__KERNEL_CS)<<32);
 924         wrmsrl(MSR_LSTAR, system_call);
 925         wrmsrl(MSR_CSTAR, ignore_sysret);
 926
 927 #ifdef CONFIG_IA32_EMULATION
 928         syscall32_cpu_init();
 929 #endif
 930
 931         /* Flags to clear on syscall */
 932         wrmsrl(MSR_SYSCALL_MASK,
 933                X86_EFLAGS_TF|X86_EFLAGS_DF|X86_EFLAGS_IF|X86_EFLAGS_IOPL);
 934 }
 935
 936 unsigned long kernel_eflags;
 937
 938 /*
 939  * Copies of the original ist values from the tss are only accessed during
 940  * debugging, no special alignment required.
 941  */
 942 DEFINE_PER_CPU(struct orig_ist, orig_ist);
 943
 944 #else
 945
 946 /* Make sure %fs is initialized properly in idle threads */
 947 struct pt_regs * __cpuinit idle_regs(struct pt_regs *regs)
 948 {
 949         memset(regs, 0, sizeof(struct pt_regs));
 950         regs->fs = __KERNEL_PERCPU;
 951         return regs;
 952 }
 953 #endif
 954
 955 /*
 956  * cpu_init() initializes state that is per-CPU. Some data is already
 957  * initialized (naturally) in the bootstrap process, such as the GDT
 958  * and IDT. We reload them nevertheless, this function acts as a
 959  * 'CPU state barrier', nothing should get across.
 960  * A lot of state is already set up in PDA init for 64 bit
 961  */
 962 #ifdef CONFIG_X86_64
 963 void __cpuinit cpu_init(void)
 964 {
 965         int cpu = stack_smp_processor_id();
 966         struct tss_struct *t = &per_cpu(init_tss, cpu);
 967         struct orig_ist *orig_ist = &per_cpu(orig_ist, cpu);
 968         unsigned long v;
 969         char *estacks = NULL;
 970         struct task_struct *me;
 971         int i;
 972
 973         /* CPU 0 is initialised in head64.c */
 974         if (cpu != 0)
 975                 pda_init(cpu);
 976         else
 977                 estacks = boot_exception_stacks;
 978
 979         me = current;
 980
 981         if (cpu_test_and_set(cpu, cpu_initialized))
 982                 panic("CPU#%d already initialized!\n", cpu);
 983
 984         printk(KERN_INFO "Initializing CPU#%d\n", cpu);
 985
 986         clear_in_cr4(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
 987
 988         /*
 989          * Initialize the per-CPU GDT with the boot GDT,
 990          * and set up the GDT descriptor:
 991          */
 992
 993         switch_to_new_gdt();
 994         load_idt((const struct desc_ptr *)&idt_descr);
 995
 996         memset(me->thread.tls_array, 0, GDT_ENTRY_TLS_ENTRIES * 8);
 997         syscall_init();
 998
 999         wrmsrl(MSR_FS_BASE, 0);
1000         wrmsrl(MSR_KERNEL_GS_BASE, 0);
1001         barrier();
1002
1003         check_efer();
1004         if (cpu != 0 && x2apic)
1005                 enable_x2apic();
1006
1007         /*
1008          * set up and load the per-CPU TSS
1009          */
1010         if (!orig_ist->ist[0]) {
1011                 static const unsigned int order[N_EXCEPTION_STACKS] = {
1012                   [0 ... N_EXCEPTION_STACKS - 1] = EXCEPTION_STACK_ORDER,
1013                   [DEBUG_STACK - 1] = DEBUG_STACK_ORDER
1014                 };
1015                 for (v = 0; v < N_EXCEPTION_STACKS; v++) {
1016                         if (cpu) {
1017                                 estacks = (char *)__get_free_pages(GFP_ATOMIC, order[v]);
1018                                 if (!estacks)
1019                                         panic("Cannot allocate exception "
1020                                               "stack %ld %d\n", v, cpu);
1021                         }
1022                         estacks += PAGE_SIZE << order[v];
1023                         orig_ist->ist[v] = t->x86_tss.ist[v] =
1024                                         (unsigned long)estacks;
1025                 }
1026         }
1027
1028         t->x86_tss.io_bitmap_base = offsetof(struct tss_struct, io_bitmap);
1029         /*
1030          * <= is required because the CPU will access up to
1031          * 8 bits beyond the end of the IO permission bitmap.
1032          */
1033         for (i = 0; i <= IO_BITMAP_LONGS; i++)
1034                 t->io_bitmap[i] = ~0UL;
1035
1036         atomic_inc(&init_mm.mm_count);
1037         me->active_mm = &init_mm;
1038         if (me->mm)
1039                 BUG();
1040         enter_lazy_tlb(&init_mm, me);
1041
1042         load_sp0(t, &current->thread);
1043         set_tss_desc(cpu, t);
1044         load_TR_desc();
1045         load_LDT(&init_mm.context);
1046
1047 #ifdef CONFIG_KGDB
1048         /*
1049          * If the kgdb is connected no debug regs should be altered.  This
1050          * is only applicable when KGDB and a KGDB I/O module are built
1051          * into the kernel and you are using early debugging with
1052          * kgdbwait. KGDB will control the kernel HW breakpoint registers.
1053          */
1054         if (kgdb_connected && arch_kgdb_ops.correct_hw_break)
1055                 arch_kgdb_ops.correct_hw_break();
1056         else {
1057 #endif
1058         /*
1059          * Clear all 6 debug registers:
1060          */
1061
1062         set_debugreg(0UL, 0);
1063         set_debugreg(0UL, 1);
1064         set_debugreg(0UL, 2);
1065         set_debugreg(0UL, 3);
1066         set_debugreg(0UL, 6);
1067         set_debugreg(0UL, 7);
1068 #ifdef CONFIG_KGDB
1069         /* If the kgdb is connected no debug regs should be altered. */
1070         }
1071 #endif
1072
1073         fpu_init();
1074
1075         raw_local_save_flags(kernel_eflags);
1076
1077         if (is_uv_system())
1078                 uv_cpu_init();
1079 }
1080
1081 #else
1082
1083 void __cpuinit cpu_init(void)
1084 {
1085         int cpu = smp_processor_id();
1086         struct task_struct *curr = current;
1087         struct tss_struct *t = &per_cpu(init_tss, cpu);
1088         struct thread_struct *thread = &curr->thread;
1089
1090         if (cpu_test_and_set(cpu, cpu_initialized)) {
1091                 printk(KERN_WARNING "CPU#%d already initialized!\n", cpu);
1092                 for (;;) local_irq_enable();
1093         }
1094
1095         printk(KERN_INFO "Initializing CPU#%d\n", cpu);
1096
1097         if (cpu_has_vme || cpu_has_tsc || cpu_has_de)
1098                 clear_in_cr4(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
1099
1100         load_idt(&idt_descr);
1101         switch_to_new_gdt();
1102
1103         /*
1104          * Set up and load the per-CPU TSS and LDT
1105          */
1106         atomic_inc(&init_mm.mm_count);
1107         curr->active_mm = &init_mm;
1108         if (curr->mm)
1109                 BUG();
1110         enter_lazy_tlb(&init_mm, curr);
1111
1112         load_sp0(t, thread);
1113         set_tss_desc(cpu, t);
1114         load_TR_desc();
1115         load_LDT(&init_mm.context);
1116
1117 #ifdef CONFIG_DOUBLEFAULT
1118         /* Set up doublefault TSS pointer in the GDT */
1119         __set_tss_desc(cpu, GDT_ENTRY_DOUBLEFAULT_TSS, &doublefault_tss);
1120 #endif
1121
1122         /* Clear %gs. */
1123         asm volatile ("mov %0, %%gs" : : "r" (0));
1124
1125         /* Clear all 6 debug registers: */
1126         set_debugreg(0, 0);
1127         set_debugreg(0, 1);
1128         set_debugreg(0, 2);
1129         set_debugreg(0, 3);
1130         set_debugreg(0, 6);
1131         set_debugreg(0, 7);
1132
1133         /*
1134          * Force FPU initialization:
1135          */
1136         if (cpu_has_xsave)
1137                 current_thread_info()->status = TS_XSAVE;
1138         else
1139                 current_thread_info()->status = 0;
1140         clear_used_math();
1141         mxcsr_feature_mask_init();
1142
1143         /*
1144          * Boot processor to setup the FP and extended state context info.
1145          */
1146         if (smp_processor_id() == boot_cpu_id)
1147                 init_thread_xstate();
1148
1149         xsave_init();
1150 }
1151
1152
1153 #endif