arch/x86/kernel/cpu/perf_event_intel_lbr.c

   1 #include <linux/perf_event.h>
   2 #include <linux/types.h>
   3
   4 #include <asm/perf_event.h>
   5 #include <asm/msr.h>
   6 #include <asm/insn.h>
   7
   8 #include "perf_event.h"
   9
  10 enum {
  11         LBR_FORMAT_32           = 0x00,
  12         LBR_FORMAT_LIP          = 0x01,
  13         LBR_FORMAT_EIP          = 0x02,
  14         LBR_FORMAT_EIP_FLAGS    = 0x03,
  15 };
  16
  17 /*
  18  * Intel LBR_SELECT bits
  19  * Intel Vol3a, April 2011, Section 16.7 Table 16-10
  20  *
  21  * Hardware branch filter (not available on all CPUs)
  22  */
  23 #define LBR_KERNEL_BIT          0 /* do not capture at ring0 */
  24 #define LBR_USER_BIT            1 /* do not capture at ring > 0 */
  25 #define LBR_JCC_BIT             2 /* do not capture conditional branches */
  26 #define LBR_REL_CALL_BIT        3 /* do not capture relative calls */
  27 #define LBR_IND_CALL_BIT        4 /* do not capture indirect calls */
  28 #define LBR_RETURN_BIT          5 /* do not capture near returns */
  29 #define LBR_IND_JMP_BIT         6 /* do not capture indirect jumps */
  30 #define LBR_REL_JMP_BIT         7 /* do not capture relative jumps */
  31 #define LBR_FAR_BIT             8 /* do not capture far branches */
  32
  33 #define LBR_KERNEL      (1 << LBR_KERNEL_BIT)
  34 #define LBR_USER        (1 << LBR_USER_BIT)
  35 #define LBR_JCC         (1 << LBR_JCC_BIT)
  36 #define LBR_REL_CALL    (1 << LBR_REL_CALL_BIT)
  37 #define LBR_IND_CALL    (1 << LBR_IND_CALL_BIT)
  38 #define LBR_RETURN      (1 << LBR_RETURN_BIT)
  39 #define LBR_REL_JMP     (1 << LBR_REL_JMP_BIT)
  40 #define LBR_IND_JMP     (1 << LBR_IND_JMP_BIT)
  41 #define LBR_FAR         (1 << LBR_FAR_BIT)
  42
  43 #define LBR_PLM (LBR_KERNEL | LBR_USER)
  44
  45 #define LBR_SEL_MASK    0x1ff   /* valid bits in LBR_SELECT */
  46 #define LBR_NOT_SUPP    -1      /* LBR filter not supported */
  47 #define LBR_IGN         0       /* ignored */
  48
  49 #define LBR_ANY          \
  50         (LBR_JCC        |\
  51          LBR_REL_CALL   |\
  52          LBR_IND_CALL   |\
  53          LBR_RETURN     |\
  54          LBR_REL_JMP    |\
  55          LBR_IND_JMP    |\
  56          LBR_FAR)
  57
  58 #define LBR_FROM_FLAG_MISPRED  (1ULL << 63)
  59
  60 #define for_each_branch_sample_type(x) \
  61         for ((x) = PERF_SAMPLE_BRANCH_USER; \
  62              (x) < PERF_SAMPLE_BRANCH_MAX; (x) <<= 1)
  63
  64 /*
  65  * x86control flow change classification
  66  * x86control flow changes include branches, interrupts, traps, faults
  67  */
  68 enum {
  69         X86_BR_NONE     = 0,      /* unknown */
  70
  71         X86_BR_USER     = 1 << 0, /* branch target is user */
  72         X86_BR_KERNEL   = 1 << 1, /* branch target is kernel */
  73
  74         X86_BR_CALL     = 1 << 2, /* call */
  75         X86_BR_RET      = 1 << 3, /* return */
  76         X86_BR_SYSCALL  = 1 << 4, /* syscall */
  77         X86_BR_SYSRET   = 1 << 5, /* syscall return */
  78         X86_BR_INT      = 1 << 6, /* sw interrupt */
  79         X86_BR_IRET     = 1 << 7, /* return from interrupt */
  80         X86_BR_JCC      = 1 << 8, /* conditional */
  81         X86_BR_JMP      = 1 << 9, /* jump */
  82         X86_BR_IRQ      = 1 << 10,/* hw interrupt or trap or fault */
  83         X86_BR_IND_CALL = 1 << 11,/* indirect calls */
  84 };
  85
  86 #define X86_BR_PLM (X86_BR_USER | X86_BR_KERNEL)
  87
  88 #define X86_BR_ANY       \
  89         (X86_BR_CALL    |\
  90          X86_BR_RET     |\
  91          X86_BR_SYSCALL |\
  92          X86_BR_SYSRET  |\
  93          X86_BR_INT     |\
  94          X86_BR_IRET    |\
  95          X86_BR_JCC     |\
  96          X86_BR_JMP      |\
  97          X86_BR_IRQ      |\
  98          X86_BR_IND_CALL)
  99
 100 #define X86_BR_ALL (X86_BR_PLM | X86_BR_ANY)
 101
 102 #define X86_BR_ANY_CALL          \
 103         (X86_BR_CALL            |\
 104          X86_BR_IND_CALL        |\
 105          X86_BR_SYSCALL         |\
 106          X86_BR_IRQ             |\
 107          X86_BR_INT)
 108
 109 static void intel_pmu_lbr_filter(struct cpu_hw_events *cpuc);
 110
 111 /*
 112  * We only support LBR implementations that have FREEZE_LBRS_ON_PMI
 113  * otherwise it becomes near impossible to get a reliable stack.
 114  */
 115
 116 static void __intel_pmu_lbr_enable(void)
 117 {
 118         u64 debugctl;
 119         struct cpu_hw_events *cpuc = &__get_cpu_var(cpu_hw_events);
 120
 121         if (cpuc->lbr_sel)
 122                 wrmsrl(MSR_LBR_SELECT, cpuc->lbr_sel->config);
 123
 124         rdmsrl(MSR_IA32_DEBUGCTLMSR, debugctl);
 125         debugctl |= (DEBUGCTLMSR_LBR | DEBUGCTLMSR_FREEZE_LBRS_ON_PMI);
 126         wrmsrl(MSR_IA32_DEBUGCTLMSR, debugctl);
 127 }
 128
 129 static void __intel_pmu_lbr_disable(void)
 130 {
 131         u64 debugctl;
 132
 133         rdmsrl(MSR_IA32_DEBUGCTLMSR, debugctl);
 134         debugctl &= ~(DEBUGCTLMSR_LBR | DEBUGCTLMSR_FREEZE_LBRS_ON_PMI);
 135         wrmsrl(MSR_IA32_DEBUGCTLMSR, debugctl);
 136 }
 137
 138 static void intel_pmu_lbr_reset_32(void)
 139 {
 140         int i;
 141
 142         for (i = 0; i < x86_pmu.lbr_nr; i++)
 143                 wrmsrl(x86_pmu.lbr_from + i, 0);
 144 }
 145
 146 static void intel_pmu_lbr_reset_64(void)
 147 {
 148         int i;
 149
 150         for (i = 0; i < x86_pmu.lbr_nr; i++) {
 151                 wrmsrl(x86_pmu.lbr_from + i, 0);
 152                 wrmsrl(x86_pmu.lbr_to   + i, 0);
 153         }
 154 }
 155
 156 void intel_pmu_lbr_reset(void)
 157 {
 158         if (!x86_pmu.lbr_nr)
 159                 return;
 160
 161         if (x86_pmu.intel_cap.lbr_format == LBR_FORMAT_32)
 162                 intel_pmu_lbr_reset_32();
 163         else
 164                 intel_pmu_lbr_reset_64();
 165 }
 166
 167 void intel_pmu_lbr_enable(struct perf_event *event)
 168 {
 169         struct cpu_hw_events *cpuc = &__get_cpu_var(cpu_hw_events);
 170
 171         if (!x86_pmu.lbr_nr)
 172                 return;
 173
 174         /*
 175          * Reset the LBR stack if we changed task context to
 176          * avoid data leaks.
 177          */
 178         if (event->ctx->task && cpuc->lbr_context != event->ctx) {
 179                 intel_pmu_lbr_reset();
 180                 cpuc->lbr_context = event->ctx;
 181         }
 182         cpuc->br_sel = event->hw.branch_reg.reg;
 183
 184         cpuc->lbr_users++;
 185 }
 186
 187 void intel_pmu_lbr_disable(struct perf_event *event)
 188 {
 189         struct cpu_hw_events *cpuc = &__get_cpu_var(cpu_hw_events);
 190
 191         if (!x86_pmu.lbr_nr)
 192                 return;
 193
 194         cpuc->lbr_users--;
 195         WARN_ON_ONCE(cpuc->lbr_users < 0);
 196
 197         if (cpuc->enabled && !cpuc->lbr_users) {
 198                 __intel_pmu_lbr_disable();
 199                 /* avoid stale pointer */
 200                 cpuc->lbr_context = NULL;
 201         }
 202 }
 203
 204 void intel_pmu_lbr_enable_all(void)
 205 {
 206         struct cpu_hw_events *cpuc = &__get_cpu_var(cpu_hw_events);
 207
 208         if (cpuc->lbr_users)
 209                 __intel_pmu_lbr_enable();
 210 }
 211
 212 void intel_pmu_lbr_disable_all(void)
 213 {
 214         struct cpu_hw_events *cpuc = &__get_cpu_var(cpu_hw_events);
 215
 216         if (cpuc->lbr_users)
 217                 __intel_pmu_lbr_disable();
 218 }
 219
 220 /*
 221  * TOS = most recently recorded branch
 222  */
 223 static inline u64 intel_pmu_lbr_tos(void)
 224 {
 225         u64 tos;
 226
 227         rdmsrl(x86_pmu.lbr_tos, tos);
 228
 229         return tos;
 230 }
 231
 232 static void intel_pmu_lbr_read_32(struct cpu_hw_events *cpuc)
 233 {
 234         unsigned long mask = x86_pmu.lbr_nr - 1;
 235         u64 tos = intel_pmu_lbr_tos();
 236         int i;
 237
 238         for (i = 0; i < x86_pmu.lbr_nr; i++) {
 239                 unsigned long lbr_idx = (tos - i) & mask;
 240                 union {
 241                         struct {
 242                                 u32 from;
 243                                 u32 to;
 244                         };
 245                         u64     lbr;
 246                 } msr_lastbranch;
 247
 248                 rdmsrl(x86_pmu.lbr_from + lbr_idx, msr_lastbranch.lbr);
 249
 250                 cpuc->lbr_entries[i].from       = msr_lastbranch.from;
 251                 cpuc->lbr_entries[i].to         = msr_lastbranch.to;
 252                 cpuc->lbr_entries[i].mispred    = 0;
 253                 cpuc->lbr_entries[i].predicted  = 0;
 254                 cpuc->lbr_entries[i].reserved   = 0;
 255         }
 256         cpuc->lbr_stack.nr = i;
 257 }
 258
 259 /*
 260  * Due to lack of segmentation in Linux the effective address (offset)
 261  * is the same as the linear address, allowing us to merge the LIP and EIP
 262  * LBR formats.
 263  */
 264 static void intel_pmu_lbr_read_64(struct cpu_hw_events *cpuc)
 265 {
 266         unsigned long mask = x86_pmu.lbr_nr - 1;
 267         int lbr_format = x86_pmu.intel_cap.lbr_format;
 268         u64 tos = intel_pmu_lbr_tos();
 269         int i;
 270
 271         for (i = 0; i < x86_pmu.lbr_nr; i++) {
 272                 unsigned long lbr_idx = (tos - i) & mask;
 273                 u64 from, to, mis = 0, pred = 0;
 274
 275                 rdmsrl(x86_pmu.lbr_from + lbr_idx, from);
 276                 rdmsrl(x86_pmu.lbr_to   + lbr_idx, to);
 277
 278                 if (lbr_format == LBR_FORMAT_EIP_FLAGS) {
 279                         mis = !!(from & LBR_FROM_FLAG_MISPRED);
 280                         pred = !mis;
 281                         from = (u64)((((s64)from) << 1) >> 1);
 282                 }
 283
 284                 cpuc->lbr_entries[i].from       = from;
 285                 cpuc->lbr_entries[i].to         = to;
 286                 cpuc->lbr_entries[i].mispred    = mis;
 287                 cpuc->lbr_entries[i].predicted  = pred;
 288                 cpuc->lbr_entries[i].reserved   = 0;
 289         }
 290         cpuc->lbr_stack.nr = i;
 291 }
 292
 293 void intel_pmu_lbr_read(void)
 294 {
 295         struct cpu_hw_events *cpuc = &__get_cpu_var(cpu_hw_events);
 296
 297         if (!cpuc->lbr_users)
 298                 return;
 299
 300         if (x86_pmu.intel_cap.lbr_format == LBR_FORMAT_32)
 301                 intel_pmu_lbr_read_32(cpuc);
 302         else
 303                 intel_pmu_lbr_read_64(cpuc);
 304
 305         intel_pmu_lbr_filter(cpuc);
 306 }
 307
 308 /*
 309  * SW filter is used:
 310  * - in case there is no HW filter
 311  * - in case the HW filter has errata or limitations
 312  */
 313 static void intel_pmu_setup_sw_lbr_filter(struct perf_event *event)
 314 {
 315         u64 br_type = event->attr.branch_sample_type;
 316         int mask = 0;
 317
 318         if (br_type & PERF_SAMPLE_BRANCH_USER)
 319                 mask |= X86_BR_USER;
 320
 321         if (br_type & PERF_SAMPLE_BRANCH_KERNEL)
 322                 mask |= X86_BR_KERNEL;
 323
 324         /* we ignore BRANCH_HV here */
 325
 326         if (br_type & PERF_SAMPLE_BRANCH_ANY)
 327                 mask |= X86_BR_ANY;
 328
 329         if (br_type & PERF_SAMPLE_BRANCH_ANY_CALL)
 330                 mask |= X86_BR_ANY_CALL;
 331
 332         if (br_type & PERF_SAMPLE_BRANCH_ANY_RETURN)
 333                 mask |= X86_BR_RET | X86_BR_IRET | X86_BR_SYSRET;
 334
 335         if (br_type & PERF_SAMPLE_BRANCH_IND_CALL)
 336                 mask |= X86_BR_IND_CALL;
 337         /*
 338          * stash actual user request into reg, it may
 339          * be used by fixup code for some CPU
 340          */
 341         event->hw.branch_reg.reg = mask;
 342 }
 343
 344 /*
 345  * setup the HW LBR filter
 346  * Used only when available, may not be enough to disambiguate
 347  * all branches, may need the help of the SW filter
 348  */
 349 static int intel_pmu_setup_hw_lbr_filter(struct perf_event *event)
 350 {
 351         struct hw_perf_event_extra *reg;
 352         u64 br_type = event->attr.branch_sample_type;
 353         u64 mask = 0, m;
 354         u64 v;
 355
 356         for_each_branch_sample_type(m) {
 357                 if (!(br_type & m))
 358                         continue;
 359
 360                 v = x86_pmu.lbr_sel_map[m];
 361                 if (v == LBR_NOT_SUPP)
 362                         return -EOPNOTSUPP;
 363
 364                 if (v != LBR_IGN)
 365                         mask |= v;
 366         }
 367         reg = &event->hw.branch_reg;
 368         reg->idx = EXTRA_REG_LBR;
 369
 370         /* LBR_SELECT operates in suppress mode so invert mask */
 371         reg->config = ~mask & x86_pmu.lbr_sel_mask;
 372
 373         return 0;
 374 }
 375
 376 int intel_pmu_setup_lbr_filter(struct perf_event *event)
 377 {
 378         int ret = 0;
 379
 380         /*
 381          * no LBR on this PMU
 382          */
 383         if (!x86_pmu.lbr_nr)
 384                 return -EOPNOTSUPP;
 385
 386         /*
 387          * setup SW LBR filter
 388          */
 389         intel_pmu_setup_sw_lbr_filter(event);
 390
 391         /*
 392          * setup HW LBR filter, if any
 393          */
 394         if (x86_pmu.lbr_sel_map)
 395                 ret = intel_pmu_setup_hw_lbr_filter(event);
 396
 397         return ret;
 398 }
 399
 400 /*
 401  * return the type of control flow change at address "from"
 402  * intruction is not necessarily a branch (in case of interrupt).
 403  *
 404  * The branch type returned also includes the priv level of the
 405  * target of the control flow change (X86_BR_USER, X86_BR_KERNEL).
 406  *
 407  * If a branch type is unknown OR the instruction cannot be
 408  * decoded (e.g., text page not present), then X86_BR_NONE is
 409  * returned.
 410  */
 411 static int branch_type(unsigned long from, unsigned long to)
 412 {
 413         struct insn insn;
 414         void *addr;
 415         int bytes, size = MAX_INSN_SIZE;
 416         int ret = X86_BR_NONE;
 417         int ext, to_plm, from_plm;
 418         u8 buf[MAX_INSN_SIZE];
 419         int is64 = 0;
 420
 421         to_plm = kernel_ip(to) ? X86_BR_KERNEL : X86_BR_USER;
 422         from_plm = kernel_ip(from) ? X86_BR_KERNEL : X86_BR_USER;
 423
 424         /*
 425          * maybe zero if lbr did not fill up after a reset by the time
 426          * we get a PMU interrupt
 427          */
 428         if (from == 0 || to == 0)
 429                 return X86_BR_NONE;
 430
 431         if (from_plm == X86_BR_USER) {
 432                 /*
 433                  * can happen if measuring at the user level only
 434                  * and we interrupt in a kernel thread, e.g., idle.
 435                  */
 436                 if (!current->mm)
 437                         return X86_BR_NONE;
 438
 439                 /* may fail if text not present */
 440                 bytes = copy_from_user_nmi(buf, (void __user *)from, size);
 441                 if (bytes != size)
 442                         return X86_BR_NONE;
 443
 444                 addr = buf;
 445         } else {
 446                 /*
 447                  * The LBR logs any address in the IP, even if the IP just
 448                  * faulted. This means userspace can control the from address.
 449                  * Ensure we don't blindy read any address by validating it is
 450                  * a known text address.
 451                  */
 452                 if (kernel_text_address(from))
 453                         addr = (void *)from;
 454                 else
 455                         return X86_BR_NONE;
 456         }
 457
 458         /*
 459          * decoder needs to know the ABI especially
 460          * on 64-bit systems running 32-bit apps
 461          */
 462 #ifdef CONFIG_X86_64
 463         is64 = kernel_ip((unsigned long)addr) || !test_thread_flag(TIF_IA32);
 464 #endif
 465         insn_init(&insn, addr, is64);
 466         insn_get_opcode(&insn);
 467
 468         switch (insn.opcode.bytes[0]) {
 469         case 0xf:
 470                 switch (insn.opcode.bytes[1]) {
 471                 case 0x05: /* syscall */
 472                 case 0x34: /* sysenter */
 473                         ret = X86_BR_SYSCALL;
 474                         break;
 475                 case 0x07: /* sysret */
 476                 case 0x35: /* sysexit */
 477                         ret = X86_BR_SYSRET;
 478                         break;
 479                 case 0x80 ... 0x8f: /* conditional */
 480                         ret = X86_BR_JCC;
 481                         break;
 482                 default:
 483                         ret = X86_BR_NONE;
 484                 }
 485                 break;
 486         case 0x70 ... 0x7f: /* conditional */
 487                 ret = X86_BR_JCC;
 488                 break;
 489         case 0xc2: /* near ret */
 490         case 0xc3: /* near ret */
 491         case 0xca: /* far ret */
 492         case 0xcb: /* far ret */
 493                 ret = X86_BR_RET;
 494                 break;
 495         case 0xcf: /* iret */
 496                 ret = X86_BR_IRET;
 497                 break;
 498         case 0xcc ... 0xce: /* int */
 499                 ret = X86_BR_INT;
 500                 break;
 501         case 0xe8: /* call near rel */
 502         case 0x9a: /* call far absolute */
 503                 ret = X86_BR_CALL;
 504                 break;
 505         case 0xe0 ... 0xe3: /* loop jmp */
 506                 ret = X86_BR_JCC;
 507                 break;
 508         case 0xe9 ... 0xeb: /* jmp */
 509                 ret = X86_BR_JMP;
 510                 break;
 511         case 0xff: /* call near absolute, call far absolute ind */
 512                 insn_get_modrm(&insn);
 513                 ext = (insn.modrm.bytes[0] >> 3) & 0x7;
 514                 switch (ext) {
 515                 case 2: /* near ind call */
 516                 case 3: /* far ind call */
 517                         ret = X86_BR_IND_CALL;
 518                         break;
 519                 case 4:
 520                 case 5:
 521                         ret = X86_BR_JMP;
 522                         break;
 523                 }
 524                 break;
 525         default:
 526                 ret = X86_BR_NONE;
 527         }
 528         /*
 529          * interrupts, traps, faults (and thus ring transition) may
 530          * occur on any instructions. Thus, to classify them correctly,
 531          * we need to first look at the from and to priv levels. If they
 532          * are different and to is in the kernel, then it indicates
 533          * a ring transition. If the from instruction is not a ring
 534          * transition instr (syscall, systenter, int), then it means
 535          * it was a irq, trap or fault.
 536          *
 537          * we have no way of detecting kernel to kernel faults.
 538          */
 539         if (from_plm == X86_BR_USER && to_plm == X86_BR_KERNEL
 540             && ret != X86_BR_SYSCALL && ret != X86_BR_INT)
 541                 ret = X86_BR_IRQ;
 542
 543         /*
 544          * branch priv level determined by target as
 545          * is done by HW when LBR_SELECT is implemented
 546          */
 547         if (ret != X86_BR_NONE)
 548                 ret |= to_plm;
 549
 550         return ret;
 551 }
 552
 553 /*
 554  * implement actual branch filter based on user demand.
 555  * Hardware may not exactly satisfy that request, thus
 556  * we need to inspect opcodes. Mismatched branches are
 557  * discarded. Therefore, the number of branches returned
 558  * in PERF_SAMPLE_BRANCH_STACK sample may vary.
 559  */
 560 static void
 561 intel_pmu_lbr_filter(struct cpu_hw_events *cpuc)
 562 {
 563         u64 from, to;
 564         int br_sel = cpuc->br_sel;
 565         int i, j, type;
 566         bool compress = false;
 567
 568         /* if sampling all branches, then nothing to filter */
 569         if ((br_sel & X86_BR_ALL) == X86_BR_ALL)
 570                 return;
 571
 572         for (i = 0; i < cpuc->lbr_stack.nr; i++) {
 573
 574                 from = cpuc->lbr_entries[i].from;
 575                 to = cpuc->lbr_entries[i].to;
 576
 577                 type = branch_type(from, to);
 578
 579                 /* if type does not correspond, then discard */
 580                 if (type == X86_BR_NONE || (br_sel & type) != type) {
 581                         cpuc->lbr_entries[i].from = 0;
 582                         compress = true;
 583                 }
 584         }
 585
 586         if (!compress)
 587                 return;
 588
 589         /* remove all entries with from=0 */
 590         for (i = 0; i < cpuc->lbr_stack.nr; ) {
 591                 if (!cpuc->lbr_entries[i].from) {
 592                         j = i;
 593                         while (++j < cpuc->lbr_stack.nr)
 594                                 cpuc->lbr_entries[j-1] = cpuc->lbr_entries[j];
 595                         cpuc->lbr_stack.nr--;
 596                         if (!cpuc->lbr_entries[i].from)
 597                                 continue;
 598                 }
 599                 i++;
 600         }
 601 }
 602
 603 /*
 604  * Map interface branch filters onto LBR filters
 605  */
 606 static const int nhm_lbr_sel_map[PERF_SAMPLE_BRANCH_MAX] = {
 607         [PERF_SAMPLE_BRANCH_ANY]        = LBR_ANY,
 608         [PERF_SAMPLE_BRANCH_USER]       = LBR_USER,
 609         [PERF_SAMPLE_BRANCH_KERNEL]     = LBR_KERNEL,
 610         [PERF_SAMPLE_BRANCH_HV]         = LBR_IGN,
 611         [PERF_SAMPLE_BRANCH_ANY_RETURN] = LBR_RETURN | LBR_REL_JMP
 612                                         | LBR_IND_JMP | LBR_FAR,
 613         /*
 614          * NHM/WSM erratum: must include REL_JMP+IND_JMP to get CALL branches
 615          */
 616         [PERF_SAMPLE_BRANCH_ANY_CALL] =
 617          LBR_REL_CALL | LBR_IND_CALL | LBR_REL_JMP | LBR_IND_JMP | LBR_FAR,
 618         /*
 619          * NHM/WSM erratum: must include IND_JMP to capture IND_CALL
 620          */
 621         [PERF_SAMPLE_BRANCH_IND_CALL] = LBR_IND_CALL | LBR_IND_JMP,
 622 };
 623
 624 static const int snb_lbr_sel_map[PERF_SAMPLE_BRANCH_MAX] = {
 625         [PERF_SAMPLE_BRANCH_ANY]        = LBR_ANY,
 626         [PERF_SAMPLE_BRANCH_USER]       = LBR_USER,
 627         [PERF_SAMPLE_BRANCH_KERNEL]     = LBR_KERNEL,
 628         [PERF_SAMPLE_BRANCH_HV]         = LBR_IGN,
 629         [PERF_SAMPLE_BRANCH_ANY_RETURN] = LBR_RETURN | LBR_FAR,
 630         [PERF_SAMPLE_BRANCH_ANY_CALL]   = LBR_REL_CALL | LBR_IND_CALL
 631                                         | LBR_FAR,
 632         [PERF_SAMPLE_BRANCH_IND_CALL]   = LBR_IND_CALL,
 633 };
 634
 635 /* core */
 636 void intel_pmu_lbr_init_core(void)
 637 {
 638         x86_pmu.lbr_nr     = 4;
 639         x86_pmu.lbr_tos    = MSR_LBR_TOS;
 640         x86_pmu.lbr_from   = MSR_LBR_CORE_FROM;
 641         x86_pmu.lbr_to     = MSR_LBR_CORE_TO;
 642
 643         /*
 644          * SW branch filter usage:
 645          * - compensate for lack of HW filter
 646          */
 647         pr_cont("4-deep LBR, ");
 648 }
 649
 650 /* nehalem/westmere */
 651 void intel_pmu_lbr_init_nhm(void)
 652 {
 653         x86_pmu.lbr_nr     = 16;
 654         x86_pmu.lbr_tos    = MSR_LBR_TOS;
 655         x86_pmu.lbr_from   = MSR_LBR_NHM_FROM;
 656         x86_pmu.lbr_to     = MSR_LBR_NHM_TO;
 657
 658         x86_pmu.lbr_sel_mask = LBR_SEL_MASK;
 659         x86_pmu.lbr_sel_map  = nhm_lbr_sel_map;
 660
 661         /*
 662          * SW branch filter usage:
 663          * - workaround LBR_SEL errata (see above)
 664          * - support syscall, sysret capture.
 665          *   That requires LBR_FAR but that means far
 666          *   jmp need to be filtered out
 667          */
 668         pr_cont("16-deep LBR, ");
 669 }
 670
 671 /* sandy bridge */
 672 void intel_pmu_lbr_init_snb(void)
 673 {
 674         x86_pmu.lbr_nr   = 16;
 675         x86_pmu.lbr_tos  = MSR_LBR_TOS;
 676         x86_pmu.lbr_from = MSR_LBR_NHM_FROM;
 677         x86_pmu.lbr_to   = MSR_LBR_NHM_TO;
 678
 679         x86_pmu.lbr_sel_mask = LBR_SEL_MASK;
 680         x86_pmu.lbr_sel_map  = snb_lbr_sel_map;
 681
 682         /*
 683          * SW branch filter usage:
 684          * - support syscall, sysret capture.
 685          *   That requires LBR_FAR but that means far
 686          *   jmp need to be filtered out
 687          */
 688         pr_cont("16-deep LBR, ");
 689 }
 690
 691 /* atom */
 692 void intel_pmu_lbr_init_atom(void)
 693 {
 694         /*
 695          * only models starting at stepping 10 seems
 696          * to have an operational LBR which can freeze
 697          * on PMU interrupt
 698          */
 699         if (boot_cpu_data.x86_model == 28
 700             && boot_cpu_data.x86_mask < 10) {
 701                 pr_cont("LBR disabled due to erratum");
 702                 return;
 703         }
 704
 705         x86_pmu.lbr_nr     = 8;
 706         x86_pmu.lbr_tos    = MSR_LBR_TOS;
 707         x86_pmu.lbr_from   = MSR_LBR_CORE_FROM;
 708         x86_pmu.lbr_to     = MSR_LBR_CORE_TO;
 709
 710         /*
 711          * SW branch filter usage:
 712          * - compensate for lack of HW filter
 713          */
 714         pr_cont("8-deep LBR, ");
 715 }