arch/x86/kernel/mpparse_32.c

   1 /*
   2  *      Intel Multiprocessor Specification 1.1 and 1.4
   3  *      compliant MP-table parsing routines.
   4  *
   5  *      (c) 1995 Alan Cox, Building #3 <alan@redhat.com>
   6  *      (c) 1998, 1999, 2000 Ingo Molnar <mingo@redhat.com>
   7  *
   8  *      Fixes
   9  *              Erich Boleyn    :       MP v1.4 and additional changes.
  10  *              Alan Cox        :       Added EBDA scanning
  11  *              Ingo Molnar     :       various cleanups and rewrites
  12  *              Maciej W. Rozycki:      Bits for default MP configurations
  13  *              Paul Diefenbaugh:       Added full ACPI support
  14  */
  15
  16 #include <linux/mm.h>
  17 #include <linux/init.h>
  18 #include <linux/acpi.h>
  19 #include <linux/delay.h>
  20 #include <linux/bootmem.h>
  21 #include <linux/kernel_stat.h>
  22 #include <linux/mc146818rtc.h>
  23 #include <linux/bitops.h>
  24
  25 #include <asm/smp.h>
  26 #include <asm/acpi.h>
  27 #include <asm/mtrr.h>
  28 #include <asm/mpspec.h>
  29 #include <asm/io_apic.h>
  30 #include <asm/bios_ebda.h>
  31
  32 #include <mach_apic.h>
  33 #include <mach_apicdef.h>
  34 #include <mach_mpparse.h>
  35
  36 /* Have we found an MP table */
  37 int smp_found_config;
  38
  39 /*
  40  * Various Linux-internal data structures created from the
  41  * MP-table.
  42  */
  43 #if defined (CONFIG_MCA) || defined (CONFIG_EISA)
  44 int mp_bus_id_to_type [MAX_MP_BUSSES];
  45 #endif
  46 DECLARE_BITMAP(mp_bus_not_pci, MAX_MP_BUSSES);
  47 int mp_bus_id_to_pci_bus [MAX_MP_BUSSES] = { [0 ... MAX_MP_BUSSES-1] = -1 };
  48 static int mp_current_pci_id;
  49
  50 /* # of MP IRQ source entries */
  51 struct mpc_config_intsrc mp_irqs[MAX_IRQ_SOURCES];
  52
  53 /* MP IRQ source entries */
  54 int mp_irq_entries;
  55
  56 int pic_mode;
  57
  58 /* Make it easy to share the UP and SMP code: */
  59 #ifndef CONFIG_X86_SMP
  60 unsigned int num_processors;
  61 unsigned disabled_cpus __cpuinitdata;
  62 #ifndef CONFIG_X86_LOCAL_APIC
  63 unsigned int boot_cpu_physical_apicid = -1U;
  64 #endif
  65 #endif
  66
  67 /*
  68  * Intel MP BIOS table parsing routines:
  69  */
  70
  71
  72 /*
  73  * Checksum an MP configuration block.
  74  */
  75
  76 static int __init mpf_checksum(unsigned char *mp, int len)
  77 {
  78         int sum = 0;
  79
  80         while (len--)
  81                 sum += *mp++;
  82
  83         return sum & 0xFF;
  84 }
  85
  86 #ifdef CONFIG_X86_NUMAQ
  87 /*
  88  * Have to match translation table entries to main table entries by counter
  89  * hence the mpc_record variable .... can't see a less disgusting way of
  90  * doing this ....
  91  */
  92
  93 static int mpc_record;
  94 static struct mpc_config_translation *translation_table[MAX_MPC_ENTRY] __cpuinitdata;
  95 #endif
  96
  97 static void __cpuinit MP_processor_info(struct mpc_config_processor *m)
  98 {
  99         int apicid;
 100
 101         if (!(m->mpc_cpuflag & CPU_ENABLED)) {
 102 #ifdef CONFIG_X86_SMP
 103                 disabled_cpus++;
 104 #endif
 105                 return;
 106         }
 107
 108 #ifdef CONFIG_X86_NUMAQ
 109         apicid = mpc_apic_id(m, translation_table[mpc_record]);
 110 #else
 111         Dprintk("Processor #%d %u:%u APIC version %d\n",
 112                 m->mpc_apicid,
 113                 (m->mpc_cpufeature & CPU_FAMILY_MASK) >> 8,
 114                 (m->mpc_cpufeature & CPU_MODEL_MASK) >> 4,
 115                 m->mpc_apicver);
 116         apicid = m->mpc_apicid;
 117 #endif
 118
 119         if (m->mpc_featureflag&(1<<0))
 120                 Dprintk("    Floating point unit present.\n");
 121         if (m->mpc_featureflag&(1<<7))
 122                 Dprintk("    Machine Exception supported.\n");
 123         if (m->mpc_featureflag&(1<<8))
 124                 Dprintk("    64 bit compare & exchange supported.\n");
 125         if (m->mpc_featureflag&(1<<9))
 126                 Dprintk("    Internal APIC present.\n");
 127         if (m->mpc_featureflag&(1<<11))
 128                 Dprintk("    SEP present.\n");
 129         if (m->mpc_featureflag&(1<<12))
 130                 Dprintk("    MTRR  present.\n");
 131         if (m->mpc_featureflag&(1<<13))
 132                 Dprintk("    PGE  present.\n");
 133         if (m->mpc_featureflag&(1<<14))
 134                 Dprintk("    MCA  present.\n");
 135         if (m->mpc_featureflag&(1<<15))
 136                 Dprintk("    CMOV  present.\n");
 137         if (m->mpc_featureflag&(1<<16))
 138                 Dprintk("    PAT  present.\n");
 139         if (m->mpc_featureflag&(1<<17))
 140                 Dprintk("    PSE  present.\n");
 141         if (m->mpc_featureflag&(1<<18))
 142                 Dprintk("    PSN  present.\n");
 143         if (m->mpc_featureflag&(1<<19))
 144                 Dprintk("    Cache Line Flush Instruction present.\n");
 145         /* 20 Reserved */
 146         if (m->mpc_featureflag&(1<<21))
 147                 Dprintk("    Debug Trace and EMON Store present.\n");
 148         if (m->mpc_featureflag&(1<<22))
 149                 Dprintk("    ACPI Thermal Throttle Registers  present.\n");
 150         if (m->mpc_featureflag&(1<<23))
 151                 Dprintk("    MMX  present.\n");
 152         if (m->mpc_featureflag&(1<<24))
 153                 Dprintk("    FXSR  present.\n");
 154         if (m->mpc_featureflag&(1<<25))
 155                 Dprintk("    XMM  present.\n");
 156         if (m->mpc_featureflag&(1<<26))
 157                 Dprintk("    Willamette New Instructions  present.\n");
 158         if (m->mpc_featureflag&(1<<27))
 159                 Dprintk("    Self Snoop  present.\n");
 160         if (m->mpc_featureflag&(1<<28))
 161                 Dprintk("    HT  present.\n");
 162         if (m->mpc_featureflag&(1<<29))
 163                 Dprintk("    Thermal Monitor present.\n");
 164         /* 30, 31 Reserved */
 165
 166
 167         if (m->mpc_cpuflag & CPU_BOOTPROCESSOR) {
 168                 Dprintk("    Bootup CPU\n");
 169                 boot_cpu_physical_apicid = m->mpc_apicid;
 170         }
 171
 172         generic_processor_info(apicid, m->mpc_apicver);
 173 }
 174
 175 static void __init MP_bus_info (struct mpc_config_bus *m)
 176 {
 177         char str[7];
 178
 179         memcpy(str, m->mpc_bustype, 6);
 180         str[6] = 0;
 181
 182 #ifdef CONFIG_X86_NUMAQ
 183         mpc_oem_bus_info(m, str, translation_table[mpc_record]);
 184 #else
 185         Dprintk("Bus #%d is %s\n", m->mpc_busid, str);
 186 #endif
 187
 188 #if MAX_MP_BUSSES < 256
 189         if (m->mpc_busid >= MAX_MP_BUSSES) {
 190                 printk(KERN_WARNING "MP table busid value (%d) for bustype %s "
 191                         " is too large, max. supported is %d\n",
 192                         m->mpc_busid, str, MAX_MP_BUSSES - 1);
 193                 return;
 194         }
 195 #endif
 196
 197         set_bit(m->mpc_busid, mp_bus_not_pci);
 198         if (strncmp(str, BUSTYPE_PCI, sizeof(BUSTYPE_PCI)-1) == 0) {
 199 #ifdef CONFIG_X86_NUMAQ
 200                 mpc_oem_pci_bus(m, translation_table[mpc_record]);
 201 #endif
 202                 clear_bit(m->mpc_busid, mp_bus_not_pci);
 203                 mp_bus_id_to_pci_bus[m->mpc_busid] = mp_current_pci_id;
 204                 mp_current_pci_id++;
 205 #if defined(CONFIG_EISA) || defined (CONFIG_MCA)
 206                 mp_bus_id_to_type[m->mpc_busid] = MP_BUS_PCI;
 207         } else if (strncmp(str, BUSTYPE_ISA, sizeof(BUSTYPE_ISA)-1) == 0) {
 208                 mp_bus_id_to_type[m->mpc_busid] = MP_BUS_ISA;
 209         } else if (strncmp(str, BUSTYPE_EISA, sizeof(BUSTYPE_EISA)-1) == 0) {
 210                 mp_bus_id_to_type[m->mpc_busid] = MP_BUS_EISA;
 211         } else if (strncmp(str, BUSTYPE_MCA, sizeof(BUSTYPE_MCA)-1) == 0) {
 212                 mp_bus_id_to_type[m->mpc_busid] = MP_BUS_MCA;
 213         } else {
 214                 printk(KERN_WARNING "Unknown bustype %s - ignoring\n", str);
 215 #endif
 216         }
 217 }
 218
 219 #ifdef CONFIG_X86_IO_APIC
 220
 221 static int bad_ioapic(unsigned long address)
 222 {
 223         if (nr_ioapics >= MAX_IO_APICS) {
 224                 printk(KERN_ERR "ERROR: Max # of I/O APICs (%d) exceeded "
 225                        "(found %d)\n", MAX_IO_APICS, nr_ioapics);
 226                 panic("Recompile kernel with bigger MAX_IO_APICS!\n");
 227         }
 228         if (!address) {
 229                 printk(KERN_ERR "WARNING: Bogus (zero) I/O APIC address"
 230                        " found in table, skipping!\n");
 231                 return 1;
 232         }
 233         return 0;
 234 }
 235
 236 static void __init MP_ioapic_info (struct mpc_config_ioapic *m)
 237 {
 238         if (!(m->mpc_flags & MPC_APIC_USABLE))
 239                 return;
 240
 241         printk(KERN_INFO "I/O APIC #%d Version %d at 0x%X.\n",
 242                 m->mpc_apicid, m->mpc_apicver, m->mpc_apicaddr);
 243
 244         if (bad_ioapic(m->mpc_apicaddr))
 245                 return;
 246
 247         mp_ioapics[nr_ioapics] = *m;
 248         nr_ioapics++;
 249 }
 250
 251 static void __init MP_intsrc_info (struct mpc_config_intsrc *m)
 252 {
 253         mp_irqs [mp_irq_entries] = *m;
 254         Dprintk("Int: type %d, pol %d, trig %d, bus %d,"
 255                 " IRQ %02x, APIC ID %x, APIC INT %02x\n",
 256                         m->mpc_irqtype, m->mpc_irqflag & 3,
 257                         (m->mpc_irqflag >> 2) & 3, m->mpc_srcbus,
 258                         m->mpc_srcbusirq, m->mpc_dstapic, m->mpc_dstirq);
 259         if (++mp_irq_entries == MAX_IRQ_SOURCES)
 260                 panic("Max # of irq sources exceeded!!\n");
 261 }
 262
 263 #endif
 264
 265 static void __init MP_lintsrc_info (struct mpc_config_lintsrc *m)
 266 {
 267         Dprintk("Lint: type %d, pol %d, trig %d, bus %d,"
 268                 " IRQ %02x, APIC ID %x, APIC LINT %02x\n",
 269                         m->mpc_irqtype, m->mpc_irqflag & 3,
 270                         (m->mpc_irqflag >> 2) &3, m->mpc_srcbusid,
 271                         m->mpc_srcbusirq, m->mpc_destapic, m->mpc_destapiclint);
 272 }
 273
 274 #ifdef CONFIG_X86_NUMAQ
 275 static void __init MP_translation_info (struct mpc_config_translation *m)
 276 {
 277         printk(KERN_INFO "Translation: record %d, type %d, quad %d, global %d, local %d\n", mpc_record, m->trans_type, m->trans_quad, m->trans_global, m->trans_local);
 278
 279         if (mpc_record >= MAX_MPC_ENTRY)
 280                 printk(KERN_ERR "MAX_MPC_ENTRY exceeded!\n");
 281         else
 282                 translation_table[mpc_record] = m; /* stash this for later */
 283         if (m->trans_quad < MAX_NUMNODES && !node_online(m->trans_quad))
 284                 node_set_online(m->trans_quad);
 285 }
 286
 287 /*
 288  * Read/parse the MPC oem tables
 289  */
 290
 291 static void __init smp_read_mpc_oem(struct mp_config_oemtable *oemtable, \
 292         unsigned short oemsize)
 293 {
 294         int count = sizeof (*oemtable); /* the header size */
 295         unsigned char *oemptr = ((unsigned char *)oemtable)+count;
 296
 297         mpc_record = 0;
 298         printk(KERN_INFO "Found an OEM MPC table at %8p - parsing it ... \n", oemtable);
 299         if (memcmp(oemtable->oem_signature,MPC_OEM_SIGNATURE,4))
 300         {
 301                 printk(KERN_WARNING "SMP mpc oemtable: bad signature [%c%c%c%c]!\n",
 302                         oemtable->oem_signature[0],
 303                         oemtable->oem_signature[1],
 304                         oemtable->oem_signature[2],
 305                         oemtable->oem_signature[3]);
 306                 return;
 307         }
 308         if (mpf_checksum((unsigned char *)oemtable,oemtable->oem_length))
 309         {
 310                 printk(KERN_WARNING "SMP oem mptable: checksum error!\n");
 311                 return;
 312         }
 313         while (count < oemtable->oem_length) {
 314                 switch (*oemptr) {
 315                         case MP_TRANSLATION:
 316                         {
 317                                 struct mpc_config_translation *m=
 318                                         (struct mpc_config_translation *)oemptr;
 319                                 MP_translation_info(m);
 320                                 oemptr += sizeof(*m);
 321                                 count += sizeof(*m);
 322                                 ++mpc_record;
 323                                 break;
 324                         }
 325                         default:
 326                         {
 327                                 printk(KERN_WARNING "Unrecognised OEM table entry type! - %d\n", (int) *oemptr);
 328                                 return;
 329                         }
 330                 }
 331        }
 332 }
 333
 334 static inline void mps_oem_check(struct mp_config_table *mpc, char *oem,
 335                 char *productid)
 336 {
 337         if (strncmp(oem, "IBM NUMA", 8))
 338                 printk("Warning!  May not be a NUMA-Q system!\n");
 339         if (mpc->mpc_oemptr)
 340                 smp_read_mpc_oem((struct mp_config_oemtable *) mpc->mpc_oemptr,
 341                                 mpc->mpc_oemsize);
 342 }
 343 #endif  /* CONFIG_X86_NUMAQ */
 344
 345 /*
 346  * Read/parse the MPC
 347  */
 348
 349 static int __init smp_read_mpc(struct mp_config_table *mpc)
 350 {
 351         char str[16];
 352         char oem[10];
 353         int count=sizeof(*mpc);
 354         unsigned char *mpt=((unsigned char *)mpc)+count;
 355
 356         if (memcmp(mpc->mpc_signature,MPC_SIGNATURE,4)) {
 357                 printk(KERN_ERR "SMP mptable: bad signature [0x%x]!\n",
 358                         *(u32 *)mpc->mpc_signature);
 359                 return 0;
 360         }
 361         if (mpf_checksum((unsigned char *)mpc,mpc->mpc_length)) {
 362                 printk(KERN_ERR "SMP mptable: checksum error!\n");
 363                 return 0;
 364         }
 365         if (mpc->mpc_spec!=0x01 && mpc->mpc_spec!=0x04) {
 366                 printk(KERN_ERR "SMP mptable: bad table version (%d)!!\n",
 367                         mpc->mpc_spec);
 368                 return 0;
 369         }
 370         if (!mpc->mpc_lapic) {
 371                 printk(KERN_ERR "SMP mptable: null local APIC address!\n");
 372                 return 0;
 373         }
 374         memcpy(oem,mpc->mpc_oem,8);
 375         oem[8]=0;
 376         printk(KERN_INFO "OEM ID: %s ",oem);
 377
 378         memcpy(str,mpc->mpc_productid,12);
 379         str[12]=0;
 380         printk("Product ID: %s ",str);
 381
 382         mps_oem_check(mpc, oem, str);
 383
 384         printk("APIC at: 0x%X\n", mpc->mpc_lapic);
 385
 386         /*
 387          * Save the local APIC address (it might be non-default) -- but only
 388          * if we're not using ACPI.
 389          */
 390         if (!acpi_lapic)
 391                 mp_lapic_addr = mpc->mpc_lapic;
 392
 393         /*
 394          *      Now process the configuration blocks.
 395          */
 396 #ifdef CONFIG_X86_NUMAQ
 397         mpc_record = 0;
 398 #endif
 399         while (count < mpc->mpc_length) {
 400                 switch(*mpt) {
 401                         case MP_PROCESSOR:
 402                         {
 403                                 struct mpc_config_processor *m=
 404                                         (struct mpc_config_processor *)mpt;
 405                                 /* ACPI may have already provided this data */
 406                                 if (!acpi_lapic)
 407                                         MP_processor_info(m);
 408                                 mpt += sizeof(*m);
 409                                 count += sizeof(*m);
 410                                 break;
 411                         }
 412                         case MP_BUS:
 413                         {
 414                                 struct mpc_config_bus *m=
 415                                         (struct mpc_config_bus *)mpt;
 416                                 MP_bus_info(m);
 417                                 mpt += sizeof(*m);
 418                                 count += sizeof(*m);
 419                                 break;
 420                         }
 421                         case MP_IOAPIC:
 422                         {
 423 #ifdef CONFIG_X86_IO_APIC
 424                                 struct mpc_config_ioapic *m=
 425                                         (struct mpc_config_ioapic *)mpt;
 426                                 MP_ioapic_info(m);
 427 #endif
 428                                 mpt+=sizeof(struct mpc_config_ioapic);
 429                                 count+=sizeof(struct mpc_config_ioapic);
 430                                 break;
 431                         }
 432                         case MP_INTSRC:
 433                         {
 434 #ifdef CONFIG_X86_IO_APIC
 435                                 struct mpc_config_intsrc *m=
 436                                         (struct mpc_config_intsrc *)mpt;
 437
 438                                 MP_intsrc_info(m);
 439 #endif
 440                                 mpt+=sizeof(struct mpc_config_intsrc);
 441                                 count+=sizeof(struct mpc_config_intsrc);
 442                                 break;
 443                         }
 444                         case MP_LINTSRC:
 445                         {
 446                                 struct mpc_config_lintsrc *m=
 447                                         (struct mpc_config_lintsrc *)mpt;
 448                                 MP_lintsrc_info(m);
 449                                 mpt+=sizeof(*m);
 450                                 count+=sizeof(*m);
 451                                 break;
 452                         }
 453                         default:
 454                         {
 455                                 count = mpc->mpc_length;
 456                                 break;
 457                         }
 458                 }
 459 #ifdef CONFIG_X86_NUMAQ
 460                 ++mpc_record;
 461 #endif
 462         }
 463         setup_apic_routing();
 464         if (!num_processors)
 465                 printk(KERN_ERR "SMP mptable: no processors registered!\n");
 466         return num_processors;
 467 }
 468
 469 #ifdef CONFIG_X86_IO_APIC
 470
 471 static int __init ELCR_trigger(unsigned int irq)
 472 {
 473         unsigned int port;
 474
 475         port = 0x4d0 + (irq >> 3);
 476         return (inb(port) >> (irq & 7)) & 1;
 477 }
 478
 479 static void __init construct_default_ioirq_mptable(int mpc_default_type)
 480 {
 481         struct mpc_config_intsrc intsrc;
 482         int i;
 483         int ELCR_fallback = 0;
 484
 485         intsrc.mpc_type = MP_INTSRC;
 486         intsrc.mpc_irqflag = 0;                 /* conforming */
 487         intsrc.mpc_srcbus = 0;
 488         intsrc.mpc_dstapic = mp_ioapics[0].mpc_apicid;
 489
 490         intsrc.mpc_irqtype = mp_INT;
 491
 492         /*
 493          *  If true, we have an ISA/PCI system with no IRQ entries
 494          *  in the MP table. To prevent the PCI interrupts from being set up
 495          *  incorrectly, we try to use the ELCR. The sanity check to see if
 496          *  there is good ELCR data is very simple - IRQ0, 1, 2 and 13 can
 497          *  never be level sensitive, so we simply see if the ELCR agrees.
 498          *  If it does, we assume it's valid.
 499          */
 500         if (mpc_default_type == 5) {
 501                 printk(KERN_INFO "ISA/PCI bus type with no IRQ information... falling back to ELCR\n");
 502
 503                 if (ELCR_trigger(0) || ELCR_trigger(1) || ELCR_trigger(2) || ELCR_trigger(13))
 504                         printk(KERN_WARNING "ELCR contains invalid data... not using ELCR\n");
 505                 else {
 506                         printk(KERN_INFO "Using ELCR to identify PCI interrupts\n");
 507                         ELCR_fallback = 1;
 508                 }
 509         }
 510
 511         for (i = 0; i < 16; i++) {
 512                 switch (mpc_default_type) {
 513                 case 2:
 514                         if (i == 0 || i == 13)
 515                                 continue;       /* IRQ0 & IRQ13 not connected */
 516                         /* fall through */
 517                 default:
 518                         if (i == 2)
 519                                 continue;       /* IRQ2 is never connected */
 520                 }
 521
 522                 if (ELCR_fallback) {
 523                         /*
 524                          *  If the ELCR indicates a level-sensitive interrupt, we
 525                          *  copy that information over to the MP table in the
 526                          *  irqflag field (level sensitive, active high polarity).
 527                          */
 528                         if (ELCR_trigger(i))
 529                                 intsrc.mpc_irqflag = 13;
 530                         else
 531                                 intsrc.mpc_irqflag = 0;
 532                 }
 533
 534                 intsrc.mpc_srcbusirq = i;
 535                 intsrc.mpc_dstirq = i ? i : 2;          /* IRQ0 to INTIN2 */
 536                 MP_intsrc_info(&intsrc);
 537         }
 538
 539         intsrc.mpc_irqtype = mp_ExtINT;
 540         intsrc.mpc_srcbusirq = 0;
 541         intsrc.mpc_dstirq = 0;                          /* 8259A to INTIN0 */
 542         MP_intsrc_info(&intsrc);
 543 }
 544
 545 #endif
 546
 547 static inline void __init construct_default_ISA_mptable(int mpc_default_type)
 548 {
 549         struct mpc_config_processor processor;
 550         struct mpc_config_bus bus;
 551 #ifdef CONFIG_X86_IO_APIC
 552         struct mpc_config_ioapic ioapic;
 553 #endif
 554         struct mpc_config_lintsrc lintsrc;
 555         int linttypes[2] = { mp_ExtINT, mp_NMI };
 556         int i;
 557
 558         /*
 559          * local APIC has default address
 560          */
 561         mp_lapic_addr = APIC_DEFAULT_PHYS_BASE;
 562
 563         /*
 564          * 2 CPUs, numbered 0 & 1.
 565          */
 566         processor.mpc_type = MP_PROCESSOR;
 567         /* Either an integrated APIC or a discrete 82489DX. */
 568         processor.mpc_apicver = mpc_default_type > 4 ? 0x10 : 0x01;
 569         processor.mpc_cpuflag = CPU_ENABLED;
 570         processor.mpc_cpufeature = (boot_cpu_data.x86 << 8) |
 571                                    (boot_cpu_data.x86_model << 4) |
 572                                    boot_cpu_data.x86_mask;
 573         processor.mpc_featureflag = boot_cpu_data.x86_capability[0];
 574         processor.mpc_reserved[0] = 0;
 575         processor.mpc_reserved[1] = 0;
 576         for (i = 0; i < 2; i++) {
 577                 processor.mpc_apicid = i;
 578                 MP_processor_info(&processor);
 579         }
 580
 581         bus.mpc_type = MP_BUS;
 582         bus.mpc_busid = 0;
 583         switch (mpc_default_type) {
 584                 default:
 585                         printk("???\n");
 586                         printk(KERN_ERR "Unknown standard configuration %d\n",
 587                                 mpc_default_type);
 588                         /* fall through */
 589                 case 1:
 590                 case 5:
 591                         memcpy(bus.mpc_bustype, "ISA   ", 6);
 592                         break;
 593                 case 2:
 594                 case 6:
 595                 case 3:
 596                         memcpy(bus.mpc_bustype, "EISA  ", 6);
 597                         break;
 598                 case 4:
 599                 case 7:
 600                         memcpy(bus.mpc_bustype, "MCA   ", 6);
 601         }
 602         MP_bus_info(&bus);
 603         if (mpc_default_type > 4) {
 604                 bus.mpc_busid = 1;
 605                 memcpy(bus.mpc_bustype, "PCI   ", 6);
 606                 MP_bus_info(&bus);
 607         }
 608
 609 #ifdef CONFIG_X86_IO_APIC
 610         ioapic.mpc_type = MP_IOAPIC;
 611         ioapic.mpc_apicid = 2;
 612         ioapic.mpc_apicver = mpc_default_type > 4 ? 0x10 : 0x01;
 613         ioapic.mpc_flags = MPC_APIC_USABLE;
 614         ioapic.mpc_apicaddr = 0xFEC00000;
 615         MP_ioapic_info(&ioapic);
 616
 617         /*
 618          * We set up most of the low 16 IO-APIC pins according to MPS rules.
 619          */
 620         construct_default_ioirq_mptable(mpc_default_type);
 621 #endif
 622         lintsrc.mpc_type = MP_LINTSRC;
 623         lintsrc.mpc_irqflag = 0;                /* conforming */
 624         lintsrc.mpc_srcbusid = 0;
 625         lintsrc.mpc_srcbusirq = 0;
 626         lintsrc.mpc_destapic = MP_APIC_ALL;
 627         for (i = 0; i < 2; i++) {
 628                 lintsrc.mpc_irqtype = linttypes[i];
 629                 lintsrc.mpc_destapiclint = i;
 630                 MP_lintsrc_info(&lintsrc);
 631         }
 632 }
 633
 634 static struct intel_mp_floating *mpf_found;
 635
 636 /*
 637  * Scan the memory blocks for an SMP configuration block.
 638  */
 639 void __init get_smp_config (void)
 640 {
 641         struct intel_mp_floating *mpf = mpf_found;
 642
 643         /*
 644          * ACPI supports both logical (e.g. Hyper-Threading) and physical
 645          * processors, where MPS only supports physical.
 646          */
 647         if (acpi_lapic && acpi_ioapic) {
 648                 printk(KERN_INFO "Using ACPI (MADT) for SMP configuration information\n");
 649                 return;
 650         }
 651         else if (acpi_lapic)
 652                 printk(KERN_INFO "Using ACPI for processor (LAPIC) configuration information\n");
 653
 654         printk(KERN_INFO "Intel MultiProcessor Specification v1.%d\n", mpf->mpf_specification);
 655         if (mpf->mpf_feature2 & (1<<7)) {
 656                 printk(KERN_INFO "    IMCR and PIC compatibility mode.\n");
 657                 pic_mode = 1;
 658         } else {
 659                 printk(KERN_INFO "    Virtual Wire compatibility mode.\n");
 660                 pic_mode = 0;
 661         }
 662
 663         /*
 664          * Now see if we need to read further.
 665          */
 666         if (mpf->mpf_feature1 != 0) {
 667
 668                 printk(KERN_INFO "Default MP configuration #%d\n", mpf->mpf_feature1);
 669                 construct_default_ISA_mptable(mpf->mpf_feature1);
 670
 671         } else if (mpf->mpf_physptr) {
 672
 673                 /*
 674                  * Read the physical hardware table.  Anything here will
 675                  * override the defaults.
 676                  */
 677                 if (!smp_read_mpc(phys_to_virt(mpf->mpf_physptr))) {
 678                         smp_found_config = 0;
 679                         printk(KERN_ERR "BIOS bug, MP table errors detected!...\n");
 680                         printk(KERN_ERR "... disabling SMP support. (tell your hw vendor)\n");
 681                         return;
 682                 }
 683
 684 #ifdef CONFIG_X86_IO_APIC
 685                 /*
 686                  * If there are no explicit MP IRQ entries, then we are
 687                  * broken.  We set up most of the low 16 IO-APIC pins to
 688                  * ISA defaults and hope it will work.
 689                  */
 690                 if (!mp_irq_entries) {
 691                         struct mpc_config_bus bus;
 692
 693                         printk(KERN_ERR "BIOS bug, no explicit IRQ entries, using default mptable. (tell your hw vendor)\n");
 694
 695                         bus.mpc_type = MP_BUS;
 696                         bus.mpc_busid = 0;
 697                         memcpy(bus.mpc_bustype, "ISA   ", 6);
 698                         MP_bus_info(&bus);
 699
 700                         construct_default_ioirq_mptable(0);
 701                 }
 702 #endif
 703         } else
 704                 BUG();
 705
 706         printk(KERN_INFO "Processors: %d\n", num_processors);
 707         /*
 708          * Only use the first configuration found.
 709          */
 710 }
 711
 712 static int __init smp_scan_config (unsigned long base, unsigned long length)
 713 {
 714         unsigned long *bp = phys_to_virt(base);
 715         struct intel_mp_floating *mpf;
 716
 717         printk(KERN_INFO "Scan SMP from %p for %ld bytes.\n", bp,length);
 718         if (sizeof(*mpf) != 16)
 719                 printk("Error: MPF size\n");
 720
 721         while (length > 0) {
 722                 mpf = (struct intel_mp_floating *)bp;
 723                 if ((*bp == SMP_MAGIC_IDENT) &&
 724                         (mpf->mpf_length == 1) &&
 725                         !mpf_checksum((unsigned char *)bp, 16) &&
 726                         ((mpf->mpf_specification == 1)
 727                                 || (mpf->mpf_specification == 4)) ) {
 728
 729                         smp_found_config = 1;
 730                         printk(KERN_INFO "found SMP MP-table at [%p] %08lx\n",
 731                                 mpf, virt_to_phys(mpf));
 732                         reserve_bootmem(virt_to_phys(mpf), PAGE_SIZE,
 733                                         BOOTMEM_DEFAULT);
 734                         if (mpf->mpf_physptr) {
 735                                 /*
 736                                  * We cannot access to MPC table to compute
 737                                  * table size yet, as only few megabytes from
 738                                  * the bottom is mapped now.
 739                                  * PC-9800's MPC table places on the very last
 740                                  * of physical memory; so that simply reserving
 741                                  * PAGE_SIZE from mpg->mpf_physptr yields BUG()
 742                                  * in reserve_bootmem.
 743                                  */
 744                                 unsigned long size = PAGE_SIZE;
 745                                 unsigned long end = max_low_pfn * PAGE_SIZE;
 746                                 if (mpf->mpf_physptr + size > end)
 747                                         size = end - mpf->mpf_physptr;
 748                                 reserve_bootmem(mpf->mpf_physptr, size,
 749                                                 BOOTMEM_DEFAULT);
 750                         }
 751
 752                         mpf_found = mpf;
 753                         return 1;
 754                 }
 755                 bp += 4;
 756                 length -= 16;
 757         }
 758         return 0;
 759 }
 760
 761 void __init find_smp_config (void)
 762 {
 763         unsigned int address;
 764
 765         /*
 766          * FIXME: Linux assumes you have 640K of base ram..
 767          * this continues the error...
 768          *
 769          * 1) Scan the bottom 1K for a signature
 770          * 2) Scan the top 1K of base RAM
 771          * 3) Scan the 64K of bios
 772          */
 773         if (smp_scan_config(0x0,0x400) ||
 774                 smp_scan_config(639*0x400,0x400) ||
 775                         smp_scan_config(0xF0000,0x10000))
 776                 return;
 777         /*
 778          * If it is an SMP machine we should know now, unless the
 779          * configuration is in an EISA/MCA bus machine with an
 780          * extended bios data area.
 781          *
 782          * there is a real-mode segmented pointer pointing to the
 783          * 4K EBDA area at 0x40E, calculate and scan it here.
 784          *
 785          * NOTE! There are Linux loaders that will corrupt the EBDA
 786          * area, and as such this kind of SMP config may be less
 787          * trustworthy, simply because the SMP table may have been
 788          * stomped on during early boot. These loaders are buggy and
 789          * should be fixed.
 790          *
 791          * MP1.4 SPEC states to only scan first 1K of 4K EBDA.
 792          */
 793
 794         address = get_bios_ebda();
 795         if (address)
 796                 smp_scan_config(address, 0x400);
 797 }
 798
 799 /* --------------------------------------------------------------------------
 800                             ACPI-based MP Configuration
 801    -------------------------------------------------------------------------- */
 802
 803 #ifdef CONFIG_ACPI
 804
 805 void __init mp_register_lapic_address(u64 address)
 806 {
 807         mp_lapic_addr = (unsigned long) address;
 808
 809         set_fixmap_nocache(FIX_APIC_BASE, mp_lapic_addr);
 810
 811         if (boot_cpu_physical_apicid == -1U)
 812                 boot_cpu_physical_apicid = GET_APIC_ID(read_apic_id());
 813
 814         Dprintk("Boot CPU = %d\n", boot_cpu_physical_apicid);
 815 }
 816
 817 void __cpuinit mp_register_lapic (int id, u8 enabled)
 818 {
 819         if (MAX_APICS - id <= 0) {
 820                 printk(KERN_WARNING "Processor #%d invalid (max %d)\n",
 821                         id, MAX_APICS);
 822                 return;
 823         }
 824
 825         if (!enabled) {
 826 #ifdef CONFIG_X86_SMP
 827                 ++disabled_cpus;
 828 #endif
 829                 return;
 830         }
 831
 832         generic_processor_info(id, GET_APIC_VERSION(apic_read(APIC_LVR)));
 833 }
 834
 835 #ifdef  CONFIG_X86_IO_APIC
 836
 837 #define MP_ISA_BUS              0
 838 #define MP_MAX_IOAPIC_PIN       127
 839
 840 static struct mp_ioapic_routing {
 841         int                     apic_id;
 842         int                     gsi_base;
 843         int                     gsi_end;
 844         u32                     pin_programmed[4];
 845 } mp_ioapic_routing[MAX_IO_APICS];
 846
 847 static int mp_find_ioapic (int gsi)
 848 {
 849         int i = 0;
 850
 851         /* Find the IOAPIC that manages this GSI. */
 852         for (i = 0; i < nr_ioapics; i++) {
 853                 if ((gsi >= mp_ioapic_routing[i].gsi_base)
 854                         && (gsi <= mp_ioapic_routing[i].gsi_end))
 855                         return i;
 856         }
 857
 858         printk(KERN_ERR "ERROR: Unable to locate IOAPIC for GSI %d\n", gsi);
 859
 860         return -1;
 861 }
 862
 863 static u8 uniq_ioapic_id(u8 id)
 864 {
 865         if ((boot_cpu_data.x86_vendor == X86_VENDOR_INTEL) &&
 866             !APIC_XAPIC(apic_version[boot_cpu_physical_apicid]))
 867                 return io_apic_get_unique_id(nr_ioapics, id);
 868         else
 869                 return id;
 870 }
 871
 872 void __init mp_register_ioapic(int id, u32 address, u32 gsi_base)
 873 {
 874         int idx = 0;
 875
 876         if (bad_ioapic(address))
 877                 return;
 878
 879         idx = nr_ioapics;
 880
 881         mp_ioapics[idx].mpc_type = MP_IOAPIC;
 882         mp_ioapics[idx].mpc_flags = MPC_APIC_USABLE;
 883         mp_ioapics[idx].mpc_apicaddr = address;
 884
 885         set_fixmap_nocache(FIX_IO_APIC_BASE_0 + idx, address);
 886         mp_ioapics[idx].mpc_apicid = uniq_ioapic_id(id);
 887         mp_ioapics[idx].mpc_apicver = io_apic_get_version(idx);
 888
 889         /*
 890          * Build basic GSI lookup table to facilitate gsi->io_apic lookups
 891          * and to prevent reprogramming of IOAPIC pins (PCI GSIs).
 892          */
 893         mp_ioapic_routing[idx].apic_id = mp_ioapics[idx].mpc_apicid;
 894         mp_ioapic_routing[idx].gsi_base = gsi_base;
 895         mp_ioapic_routing[idx].gsi_end = gsi_base +
 896                 io_apic_get_redir_entries(idx);
 897
 898         printk("IOAPIC[%d]: apic_id %d, version %d, address 0x%x, "
 899                "GSI %d-%d\n", idx, mp_ioapics[idx].mpc_apicid,
 900                mp_ioapics[idx].mpc_apicver,
 901                mp_ioapics[idx].mpc_apicaddr,
 902                mp_ioapic_routing[idx].gsi_base,
 903                mp_ioapic_routing[idx].gsi_end);
 904
 905         nr_ioapics++;
 906 }
 907
 908 void __init
 909 mp_override_legacy_irq(u8 bus_irq, u8 polarity, u8 trigger, u32 gsi)
 910 {
 911         struct mpc_config_intsrc intsrc;
 912         int                     ioapic = -1;
 913         int                     pin = -1;
 914
 915         /*
 916          * Convert 'gsi' to 'ioapic.pin'.
 917          */
 918         ioapic = mp_find_ioapic(gsi);
 919         if (ioapic < 0)
 920                 return;
 921         pin = gsi - mp_ioapic_routing[ioapic].gsi_base;
 922
 923         /*
 924          * TBD: This check is for faulty timer entries, where the override
 925          *      erroneously sets the trigger to level, resulting in a HUGE
 926          *      increase of timer interrupts!
 927          */
 928         if ((bus_irq == 0) && (trigger == 3))
 929                 trigger = 1;
 930
 931         intsrc.mpc_type = MP_INTSRC;
 932         intsrc.mpc_irqtype = mp_INT;
 933         intsrc.mpc_irqflag = (trigger << 2) | polarity;
 934         intsrc.mpc_srcbus = MP_ISA_BUS;
 935         intsrc.mpc_srcbusirq = bus_irq;                                /* IRQ */
 936         intsrc.mpc_dstapic = mp_ioapics[ioapic].mpc_apicid;        /* APIC ID */
 937         intsrc.mpc_dstirq = pin;                                    /* INTIN# */
 938
 939         Dprintk("Int: type %d, pol %d, trig %d, bus %d, irq %d, %d-%d\n",
 940                 intsrc.mpc_irqtype, intsrc.mpc_irqflag & 3,
 941                 (intsrc.mpc_irqflag >> 2) & 3, intsrc.mpc_srcbus,
 942                 intsrc.mpc_srcbusirq, intsrc.mpc_dstapic, intsrc.mpc_dstirq);
 943
 944         mp_irqs[mp_irq_entries] = intsrc;
 945         if (++mp_irq_entries == MAX_IRQ_SOURCES)
 946                 panic("Max # of irq sources exceeded!\n");
 947 }
 948
 949 int es7000_plat;
 950
 951 void __init mp_config_acpi_legacy_irqs (void)
 952 {
 953         struct mpc_config_intsrc intsrc;
 954         int i = 0;
 955         int ioapic = -1;
 956
 957 #if defined (CONFIG_MCA) || defined (CONFIG_EISA)
 958         /*
 959          * Fabricate the legacy ISA bus (bus #31).
 960          */
 961         mp_bus_id_to_type[MP_ISA_BUS] = MP_BUS_ISA;
 962 #endif
 963         set_bit(MP_ISA_BUS, mp_bus_not_pci);
 964         Dprintk("Bus #%d is ISA\n", MP_ISA_BUS);
 965
 966         /*
 967          * Older generations of ES7000 have no legacy identity mappings
 968          */
 969         if (es7000_plat == 1)
 970                 return;
 971
 972         /*
 973          * Locate the IOAPIC that manages the ISA IRQs (0-15).
 974          */
 975         ioapic = mp_find_ioapic(0);
 976         if (ioapic < 0)
 977                 return;
 978
 979         intsrc.mpc_type = MP_INTSRC;
 980         intsrc.mpc_irqflag = 0;                                 /* Conforming */
 981         intsrc.mpc_srcbus = MP_ISA_BUS;
 982 #ifdef CONFIG_X86_IO_APIC
 983         intsrc.mpc_dstapic = mp_ioapics[ioapic].mpc_apicid;
 984 #endif
 985         /*
 986          * Use the default configuration for the IRQs 0-15.  Unless
 987          * overridden by (MADT) interrupt source override entries.
 988          */
 989         for (i = 0; i < 16; i++) {
 990                 int idx;
 991
 992                 for (idx = 0; idx < mp_irq_entries; idx++) {
 993                         struct mpc_config_intsrc *irq = mp_irqs + idx;
 994
 995                         /* Do we already have a mapping for this ISA IRQ? */
 996                         if (irq->mpc_srcbus == MP_ISA_BUS && irq->mpc_srcbusirq == i)
 997                                 break;
 998
 999                         /* Do we already have a mapping for this IOAPIC pin */
1000                         if ((irq->mpc_dstapic == intsrc.mpc_dstapic) &&
1001                                 (irq->mpc_dstirq == i))
1002                                 break;
1003                 }
1004
1005                 if (idx != mp_irq_entries) {
1006                         printk(KERN_DEBUG "ACPI: IRQ%d used by override.\n", i);
1007                         continue;                       /* IRQ already used */
1008                 }
1009
1010                 intsrc.mpc_irqtype = mp_INT;
1011                 intsrc.mpc_srcbusirq = i;                  /* Identity mapped */
1012                 intsrc.mpc_dstirq = i;
1013
1014                 Dprintk("Int: type %d, pol %d, trig %d, bus %d, irq %d, "
1015                         "%d-%d\n", intsrc.mpc_irqtype, intsrc.mpc_irqflag & 3,
1016                         (intsrc.mpc_irqflag >> 2) & 3, intsrc.mpc_srcbus,
1017                         intsrc.mpc_srcbusirq, intsrc.mpc_dstapic,
1018                         intsrc.mpc_dstirq);
1019
1020                 mp_irqs[mp_irq_entries] = intsrc;
1021                 if (++mp_irq_entries == MAX_IRQ_SOURCES)
1022                         panic("Max # of irq sources exceeded!\n");
1023         }
1024 }
1025
1026 #define MAX_GSI_NUM     4096
1027 #define IRQ_COMPRESSION_START   64
1028
1029 int mp_register_gsi(u32 gsi, int triggering, int polarity)
1030 {
1031         int ioapic = -1;
1032         int ioapic_pin = 0;
1033         int idx, bit = 0;
1034         static int pci_irq = IRQ_COMPRESSION_START;
1035         /*
1036          * Mapping between Global System Interrupts, which
1037          * represent all possible interrupts, and IRQs
1038          * assigned to actual devices.
1039          */
1040         static int              gsi_to_irq[MAX_GSI_NUM];
1041
1042         /* Don't set up the ACPI SCI because it's already set up */
1043         if (acpi_gbl_FADT.sci_interrupt == gsi)
1044                 return gsi;
1045
1046         ioapic = mp_find_ioapic(gsi);
1047         if (ioapic < 0) {
1048                 printk(KERN_WARNING "No IOAPIC for GSI %u\n", gsi);
1049                 return gsi;
1050         }
1051
1052         ioapic_pin = gsi - mp_ioapic_routing[ioapic].gsi_base;
1053
1054         if (ioapic_renumber_irq)
1055                 gsi = ioapic_renumber_irq(ioapic, gsi);
1056
1057         /*
1058          * Avoid pin reprogramming.  PRTs typically include entries
1059          * with redundant pin->gsi mappings (but unique PCI devices);
1060          * we only program the IOAPIC on the first.
1061          */
1062         bit = ioapic_pin % 32;
1063         idx = (ioapic_pin < 32) ? 0 : (ioapic_pin / 32);
1064         if (idx > 3) {
1065                 printk(KERN_ERR "Invalid reference to IOAPIC pin "
1066                         "%d-%d\n", mp_ioapic_routing[ioapic].apic_id,
1067                         ioapic_pin);
1068                 return gsi;
1069         }
1070         if ((1<<bit) & mp_ioapic_routing[ioapic].pin_programmed[idx]) {
1071                 Dprintk(KERN_DEBUG "Pin %d-%d already programmed\n",
1072                         mp_ioapic_routing[ioapic].apic_id, ioapic_pin);
1073                 return (gsi < IRQ_COMPRESSION_START ? gsi : gsi_to_irq[gsi]);
1074         }
1075
1076         mp_ioapic_routing[ioapic].pin_programmed[idx] |= (1<<bit);
1077
1078         /*
1079          * For GSI >= 64, use IRQ compression
1080          */
1081         if ((gsi >= IRQ_COMPRESSION_START)
1082                 && (triggering == ACPI_LEVEL_SENSITIVE)) {
1083                 /*
1084                  * For PCI devices assign IRQs in order, avoiding gaps
1085                  * due to unused I/O APIC pins.
1086                  */
1087                 int irq = gsi;
1088                 if (gsi < MAX_GSI_NUM) {
1089                         /*
1090                          * Retain the VIA chipset work-around (gsi > 15), but
1091                          * avoid a problem where the 8254 timer (IRQ0) is setup
1092                          * via an override (so it's not on pin 0 of the ioapic),
1093                          * and at the same time, the pin 0 interrupt is a PCI
1094                          * type.  The gsi > 15 test could cause these two pins
1095                          * to be shared as IRQ0, and they are not shareable.
1096                          * So test for this condition, and if necessary, avoid
1097                          * the pin collision.
1098                          */
1099                         gsi = pci_irq++;
1100                         /*
1101                          * Don't assign IRQ used by ACPI SCI
1102                          */
1103                         if (gsi == acpi_gbl_FADT.sci_interrupt)
1104                                 gsi = pci_irq++;
1105                         gsi_to_irq[irq] = gsi;
1106                 } else {
1107                         printk(KERN_ERR "GSI %u is too high\n", gsi);
1108                         return gsi;
1109                 }
1110         }
1111
1112         io_apic_set_pci_routing(ioapic, ioapic_pin, gsi,
1113                     triggering == ACPI_EDGE_SENSITIVE ? 0 : 1,
1114                     polarity == ACPI_ACTIVE_HIGH ? 0 : 1);
1115         return gsi;
1116 }
1117
1118 #endif /* CONFIG_X86_IO_APIC */
1119 #endif /* CONFIG_ACPI */