arch/x86/kernel/smpboot.c

   1 /*
   2  *      x86 SMP booting functions
   3  *
   4  *      (c) 1995 Alan Cox, Building #3 <alan@lxorguk.ukuu.org.uk>
   5  *      (c) 1998, 1999, 2000, 2009 Ingo Molnar <mingo@redhat.com>
   6  *      Copyright 2001 Andi Kleen, SuSE Labs.
   7  *
   8  *      Much of the core SMP work is based on previous work by Thomas Radke, to
   9  *      whom a great many thanks are extended.
  10  *
  11  *      Thanks to Intel for making available several different Pentium,
  12  *      Pentium Pro and Pentium-II/Xeon MP machines.
  13  *      Original development of Linux SMP code supported by Caldera.
  14  *
  15  *      This code is released under the GNU General Public License version 2 or
  16  *      later.
  17  *
  18  *      Fixes
  19  *              Felix Koop      :       NR_CPUS used properly
  20  *              Jose Renau      :       Handle single CPU case.
  21  *              Alan Cox        :       By repeated request 8) - Total BogoMIPS report.
  22  *              Greg Wright     :       Fix for kernel stacks panic.
  23  *              Erich Boleyn    :       MP v1.4 and additional changes.
  24  *      Matthias Sattler        :       Changes for 2.1 kernel map.
  25  *      Michel Lespinasse       :       Changes for 2.1 kernel map.
  26  *      Michael Chastain        :       Change trampoline.S to gnu as.
  27  *              Alan Cox        :       Dumb bug: 'B' step PPro's are fine
  28  *              Ingo Molnar     :       Added APIC timers, based on code
  29  *                                      from Jose Renau
  30  *              Ingo Molnar     :       various cleanups and rewrites
  31  *              Tigran Aivazian :       fixed "0.00 in /proc/uptime on SMP" bug.
  32  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs
  33  *      Andi Kleen              :       Changed for SMP boot into long mode.
  34  *              Martin J. Bligh :       Added support for multi-quad systems
  35  *              Dave Jones      :       Report invalid combinations of Athlon CPUs.
  36  *              Rusty Russell   :       Hacked into shape for new "hotplug" boot process.
  37  *      Andi Kleen              :       Converted to new state machine.
  38  *      Ashok Raj               :       CPU hotplug support
  39  *      Glauber Costa           :       i386 and x86_64 integration
  40  */
  41
  42 #include <linux/init.h>
  43 #include <linux/smp.h>
  44 #include <linux/module.h>
  45 #include <linux/sched.h>
  46 #include <linux/percpu.h>
  47 #include <linux/bootmem.h>
  48 #include <linux/err.h>
  49 #include <linux/nmi.h>
  50 #include <linux/tboot.h>
  51 #include <linux/stackprotector.h>
  52 #include <linux/gfp.h>
  53 #include <linux/cpuidle.h>
  54
  55 #include <asm/acpi.h>
  56 #include <asm/desc.h>
  57 #include <asm/nmi.h>
  58 #include <asm/irq.h>
  59 #include <asm/idle.h>
  60 #include <asm/trampoline.h>
  61 #include <asm/cpu.h>
  62 #include <asm/numa.h>
  63 #include <asm/pgtable.h>
  64 #include <asm/tlbflush.h>
  65 #include <asm/mtrr.h>
  66 #include <asm/mwait.h>
  67 #include <asm/apic.h>
  68 #include <asm/io_apic.h>
  69 #include <asm/setup.h>
  70 #include <asm/uv/uv.h>
  71 #include <linux/mc146818rtc.h>
  72
  73 #include <asm/smpboot_hooks.h>
  74 #include <asm/i8259.h>
  75
  76 /* State of each CPU */
  77 DEFINE_PER_CPU(int, cpu_state) = { 0 };
  78
  79 /* Store all idle threads, this can be reused instead of creating
  80 * a new thread. Also avoids complicated thread destroy functionality
  81 * for idle threads.
  82 */
  83 #ifdef CONFIG_HOTPLUG_CPU
  84 /*
  85  * Needed only for CONFIG_HOTPLUG_CPU because __cpuinitdata is
  86  * removed after init for !CONFIG_HOTPLUG_CPU.
  87  */
  88 static DEFINE_PER_CPU(struct task_struct *, idle_thread_array);
  89 #define get_idle_for_cpu(x)      (per_cpu(idle_thread_array, x))
  90 #define set_idle_for_cpu(x, p)   (per_cpu(idle_thread_array, x) = (p))
  91
  92 /*
  93  * We need this for trampoline_base protection from concurrent accesses when
  94  * off- and onlining cores wildly.
  95  */
  96 static DEFINE_MUTEX(x86_cpu_hotplug_driver_mutex);
  97
  98 void cpu_hotplug_driver_lock(void)
  99 {
 100         mutex_lock(&x86_cpu_hotplug_driver_mutex);
 101 }
 102
 103 void cpu_hotplug_driver_unlock(void)
 104 {
 105         mutex_unlock(&x86_cpu_hotplug_driver_mutex);
 106 }
 107
 108 ssize_t arch_cpu_probe(const char *buf, size_t count) { return -1; }
 109 ssize_t arch_cpu_release(const char *buf, size_t count) { return -1; }
 110 #else
 111 static struct task_struct *idle_thread_array[NR_CPUS] __cpuinitdata ;
 112 #define get_idle_for_cpu(x)      (idle_thread_array[(x)])
 113 #define set_idle_for_cpu(x, p)   (idle_thread_array[(x)] = (p))
 114 #endif
 115
 116 /* Number of siblings per CPU package */
 117 int smp_num_siblings = 1;
 118 EXPORT_SYMBOL(smp_num_siblings);
 119
 120 /* Last level cache ID of each logical CPU */
 121 DEFINE_PER_CPU(u16, cpu_llc_id) = BAD_APICID;
 122
 123 /* representing HT siblings of each logical CPU */
 124 DEFINE_PER_CPU(cpumask_var_t, cpu_sibling_map);
 125 EXPORT_PER_CPU_SYMBOL(cpu_sibling_map);
 126
 127 /* representing HT and core siblings of each logical CPU */
 128 DEFINE_PER_CPU(cpumask_var_t, cpu_core_map);
 129 EXPORT_PER_CPU_SYMBOL(cpu_core_map);
 130
 131 DEFINE_PER_CPU(cpumask_var_t, cpu_llc_shared_map);
 132
 133 /* Per CPU bogomips and other parameters */
 134 DEFINE_PER_CPU_SHARED_ALIGNED(struct cpuinfo_x86, cpu_info);
 135 EXPORT_PER_CPU_SYMBOL(cpu_info);
 136
 137 atomic_t init_deasserted;
 138
 139 /*
 140  * Report back to the Boot Processor.
 141  * Running on AP.
 142  */
 143 static void __cpuinit smp_callin(void)
 144 {
 145         int cpuid, phys_id;
 146         unsigned long timeout;
 147
 148         /*
 149          * If waken up by an INIT in an 82489DX configuration
 150          * we may get here before an INIT-deassert IPI reaches
 151          * our local APIC.  We have to wait for the IPI or we'll
 152          * lock up on an APIC access.
 153          */
 154         if (apic->wait_for_init_deassert)
 155                 apic->wait_for_init_deassert(&init_deasserted);
 156
 157         /*
 158          * (This works even if the APIC is not enabled.)
 159          */
 160         phys_id = read_apic_id();
 161         cpuid = smp_processor_id();
 162         if (cpumask_test_cpu(cpuid, cpu_callin_mask)) {
 163                 panic("%s: phys CPU#%d, CPU#%d already present??\n", __func__,
 164                                         phys_id, cpuid);
 165         }
 166         pr_debug("CPU#%d (phys ID: %d) waiting for CALLOUT\n", cpuid, phys_id);
 167
 168         /*
 169          * STARTUP IPIs are fragile beasts as they might sometimes
 170          * trigger some glue motherboard logic. Complete APIC bus
 171          * silence for 1 second, this overestimates the time the
 172          * boot CPU is spending to send the up to 2 STARTUP IPIs
 173          * by a factor of two. This should be enough.
 174          */
 175
 176         /*
 177          * Waiting 2s total for startup (udelay is not yet working)
 178          */
 179         timeout = jiffies + 2*HZ;
 180         while (time_before(jiffies, timeout)) {
 181                 /*
 182                  * Has the boot CPU finished it's STARTUP sequence?
 183                  */
 184                 if (cpumask_test_cpu(cpuid, cpu_callout_mask))
 185                         break;
 186                 cpu_relax();
 187         }
 188
 189         if (!time_before(jiffies, timeout)) {
 190                 panic("%s: CPU%d started up but did not get a callout!\n",
 191                       __func__, cpuid);
 192         }
 193
 194         /*
 195          * the boot CPU has finished the init stage and is spinning
 196          * on callin_map until we finish. We are free to set up this
 197          * CPU, first the APIC. (this is probably redundant on most
 198          * boards)
 199          */
 200
 201         pr_debug("CALLIN, before setup_local_APIC().\n");
 202         if (apic->smp_callin_clear_local_apic)
 203                 apic->smp_callin_clear_local_apic();
 204         setup_local_APIC();
 205         end_local_APIC_setup();
 206
 207         /*
 208          * Need to setup vector mappings before we enable interrupts.
 209          */
 210         setup_vector_irq(smp_processor_id());
 211
 212         /*
 213          * Save our processor parameters. Note: this information
 214          * is needed for clock calibration.
 215          */
 216         smp_store_cpu_info(cpuid);
 217
 218         /*
 219          * Get our bogomips.
 220          * Update loops_per_jiffy in cpu_data. Previous call to
 221          * smp_store_cpu_info() stored a value that is close but not as
 222          * accurate as the value just calculated.
 223          */
 224         calibrate_delay();
 225         cpu_data(cpuid).loops_per_jiffy = loops_per_jiffy;
 226         pr_debug("Stack at about %p\n", &cpuid);
 227
 228         /*
 229          * This must be done before setting cpu_online_mask
 230          * or calling notify_cpu_starting.
 231          */
 232         set_cpu_sibling_map(raw_smp_processor_id());
 233         wmb();
 234
 235         notify_cpu_starting(cpuid);
 236
 237         /*
 238          * Allow the master to continue.
 239          */
 240         cpumask_set_cpu(cpuid, cpu_callin_mask);
 241 }
 242
 243 /*
 244  * Activate a secondary processor.
 245  */
 246 notrace static void __cpuinit start_secondary(void *unused)
 247 {
 248         /*
 249          * Don't put *anything* before cpu_init(), SMP booting is too
 250          * fragile that we want to limit the things done here to the
 251          * most necessary things.
 252          */
 253         cpu_init();
 254         x86_cpuinit.early_percpu_clock_init();
 255         preempt_disable();
 256         smp_callin();
 257
 258 #ifdef CONFIG_X86_32
 259         /* switch away from the initial page table */
 260         load_cr3(swapper_pg_dir);
 261         __flush_tlb_all();
 262 #endif
 263
 264         /* otherwise gcc will move up smp_processor_id before the cpu_init */
 265         barrier();
 266         /*
 267          * Check TSC synchronization with the BP:
 268          */
 269         check_tsc_sync_target();
 270
 271         /*
 272          * We need to hold call_lock, so there is no inconsistency
 273          * between the time smp_call_function() determines number of
 274          * IPI recipients, and the time when the determination is made
 275          * for which cpus receive the IPI. Holding this
 276          * lock helps us to not include this cpu in a currently in progress
 277          * smp_call_function().
 278          *
 279          * We need to hold vector_lock so there the set of online cpus
 280          * does not change while we are assigning vectors to cpus.  Holding
 281          * this lock ensures we don't half assign or remove an irq from a cpu.
 282          */
 283         ipi_call_lock();
 284         lock_vector_lock();
 285         set_cpu_online(smp_processor_id(), true);
 286         unlock_vector_lock();
 287         ipi_call_unlock();
 288         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
 289         x86_platform.nmi_init();
 290
 291         /* enable local interrupts */
 292         local_irq_enable();
 293
 294         /* to prevent fake stack check failure in clock setup */
 295         boot_init_stack_canary();
 296
 297         x86_cpuinit.setup_percpu_clockev();
 298
 299         wmb();
 300         cpu_idle();
 301 }
 302
 303 /*
 304  * The bootstrap kernel entry code has set these up. Save them for
 305  * a given CPU
 306  */
 307
 308 void __cpuinit smp_store_cpu_info(int id)
 309 {
 310         struct cpuinfo_x86 *c = &cpu_data(id);
 311
 312         *c = boot_cpu_data;
 313         c->cpu_index = id;
 314         if (id != 0)
 315                 identify_secondary_cpu(c);
 316 }
 317
 318 static bool __cpuinit
 319 topology_sane(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o, const char *name)
 320 {
 321         int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 322
 323         return !WARN_ONCE(cpu_to_node(cpu1) != cpu_to_node(cpu2),
 324                 "sched: CPU #%d's %s-sibling CPU #%d is not on the same node! "
 325                 "[node: %d != %d]. Ignoring dependency.\n",
 326                 cpu1, name, cpu2, cpu_to_node(cpu1), cpu_to_node(cpu2));
 327 }
 328
 329 #define link_mask(_m, c1, c2)                                           \
 330 do {                                                                    \
 331         cpumask_set_cpu((c1), cpu_##_m##_mask(c2));                     \
 332         cpumask_set_cpu((c2), cpu_##_m##_mask(c1));                     \
 333 } while (0)
 334
 335 static bool __cpuinit match_smt(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 336 {
 337         if (cpu_has(c, X86_FEATURE_TOPOEXT)) {
 338                 int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 339
 340                 if (c->phys_proc_id == o->phys_proc_id &&
 341                     per_cpu(cpu_llc_id, cpu1) == per_cpu(cpu_llc_id, cpu2) &&
 342                     c->compute_unit_id == o->compute_unit_id)
 343                         return topology_sane(c, o, "smt");
 344
 345         } else if (c->phys_proc_id == o->phys_proc_id &&
 346                    c->cpu_core_id == o->cpu_core_id) {
 347                 return topology_sane(c, o, "smt");
 348         }
 349
 350         return false;
 351 }
 352
 353 static bool __cpuinit match_llc(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 354 {
 355         int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 356
 357         if (per_cpu(cpu_llc_id, cpu1) != BAD_APICID &&
 358             per_cpu(cpu_llc_id, cpu1) == per_cpu(cpu_llc_id, cpu2))
 359                 return topology_sane(c, o, "llc");
 360
 361         return false;
 362 }
 363
 364 static bool __cpuinit match_mc(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 365 {
 366         if (c->phys_proc_id == o->phys_proc_id)
 367                 return topology_sane(c, o, "mc");
 368
 369         return false;
 370 }
 371
 372 void __cpuinit set_cpu_sibling_map(int cpu)
 373 {
 374         bool has_mc = boot_cpu_data.x86_max_cores > 1;
 375         bool has_smt = smp_num_siblings > 1;
 376         struct cpuinfo_x86 *c = &cpu_data(cpu);
 377         struct cpuinfo_x86 *o;
 378         int i;
 379
 380         cpumask_set_cpu(cpu, cpu_sibling_setup_mask);
 381
 382         if (!has_smt && !has_mc) {
 383                 cpumask_set_cpu(cpu, cpu_sibling_mask(cpu));
 384                 cpumask_set_cpu(cpu, cpu_llc_shared_mask(cpu));
 385                 cpumask_set_cpu(cpu, cpu_core_mask(cpu));
 386                 c->booted_cores = 1;
 387                 return;
 388         }
 389
 390         for_each_cpu(i, cpu_sibling_setup_mask) {
 391                 o = &cpu_data(i);
 392
 393                 if ((i == cpu) || (has_smt && match_smt(c, o)))
 394                         link_mask(sibling, cpu, i);
 395
 396                 if ((i == cpu) || (has_mc && match_llc(c, o)))
 397                         link_mask(llc_shared, cpu, i);
 398
 399                 if ((i == cpu) || (has_mc && match_mc(c, o))) {
 400                         link_mask(core, cpu, i);
 401
 402                         /*
 403                          *  Does this new cpu bringup a new core?
 404                          */
 405                         if (cpumask_weight(cpu_sibling_mask(cpu)) == 1) {
 406                                 /*
 407                                  * for each core in package, increment
 408                                  * the booted_cores for this new cpu
 409                                  */
 410                                 if (cpumask_first(cpu_sibling_mask(i)) == i)
 411                                         c->booted_cores++;
 412                                 /*
 413                                  * increment the core count for all
 414                                  * the other cpus in this package
 415                                  */
 416                                 if (i != cpu)
 417                                         cpu_data(i).booted_cores++;
 418                         } else if (i != cpu && !c->booted_cores)
 419                                 c->booted_cores = cpu_data(i).booted_cores;
 420                 }
 421         }
 422 }
 423
 424 /* maps the cpu to the sched domain representing multi-core */
 425 const struct cpumask *cpu_coregroup_mask(int cpu)
 426 {
 427         struct cpuinfo_x86 *c = &cpu_data(cpu);
 428         /*
 429          * For perf, we return last level cache shared map.
 430          * And for power savings, we return cpu_core_map
 431          */
 432         if (!(cpu_has(c, X86_FEATURE_AMD_DCM)))
 433                 return cpu_core_mask(cpu);
 434         else
 435                 return cpu_llc_shared_mask(cpu);
 436 }
 437
 438 static void impress_friends(void)
 439 {
 440         int cpu;
 441         unsigned long bogosum = 0;
 442         /*
 443          * Allow the user to impress friends.
 444          */
 445         pr_debug("Before bogomips.\n");
 446         for_each_possible_cpu(cpu)
 447                 if (cpumask_test_cpu(cpu, cpu_callout_mask))
 448                         bogosum += cpu_data(cpu).loops_per_jiffy;
 449         printk(KERN_INFO
 450                 "Total of %d processors activated (%lu.%02lu BogoMIPS).\n",
 451                 num_online_cpus(),
 452                 bogosum/(500000/HZ),
 453                 (bogosum/(5000/HZ))%100);
 454
 455         pr_debug("Before bogocount - setting activated=1.\n");
 456 }
 457
 458 void __inquire_remote_apic(int apicid)
 459 {
 460         unsigned i, regs[] = { APIC_ID >> 4, APIC_LVR >> 4, APIC_SPIV >> 4 };
 461         const char * const names[] = { "ID", "VERSION", "SPIV" };
 462         int timeout;
 463         u32 status;
 464
 465         printk(KERN_INFO "Inquiring remote APIC 0x%x...\n", apicid);
 466
 467         for (i = 0; i < ARRAY_SIZE(regs); i++) {
 468                 printk(KERN_INFO "... APIC 0x%x %s: ", apicid, names[i]);
 469
 470                 /*
 471                  * Wait for idle.
 472                  */
 473                 status = safe_apic_wait_icr_idle();
 474                 if (status)
 475                         printk(KERN_CONT
 476                                "a previous APIC delivery may have failed\n");
 477
 478                 apic_icr_write(APIC_DM_REMRD | regs[i], apicid);
 479
 480                 timeout = 0;
 481                 do {
 482                         udelay(100);
 483                         status = apic_read(APIC_ICR) & APIC_ICR_RR_MASK;
 484                 } while (status == APIC_ICR_RR_INPROG && timeout++ < 1000);
 485
 486                 switch (status) {
 487                 case APIC_ICR_RR_VALID:
 488                         status = apic_read(APIC_RRR);
 489                         printk(KERN_CONT "%08x\n", status);
 490                         break;
 491                 default:
 492                         printk(KERN_CONT "failed\n");
 493                 }
 494         }
 495 }
 496
 497 /*
 498  * Poke the other CPU in the eye via NMI to wake it up. Remember that the normal
 499  * INIT, INIT, STARTUP sequence will reset the chip hard for us, and this
 500  * won't ... remember to clear down the APIC, etc later.
 501  */
 502 int __cpuinit
 503 wakeup_secondary_cpu_via_nmi(int logical_apicid, unsigned long start_eip)
 504 {
 505         unsigned long send_status, accept_status = 0;
 506         int maxlvt;
 507
 508         /* Target chip */
 509         /* Boot on the stack */
 510         /* Kick the second */
 511         apic_icr_write(APIC_DM_NMI | apic->dest_logical, logical_apicid);
 512
 513         pr_debug("Waiting for send to finish...\n");
 514         send_status = safe_apic_wait_icr_idle();
 515
 516         /*
 517          * Give the other CPU some time to accept the IPI.
 518          */
 519         udelay(200);
 520         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
 521                 maxlvt = lapic_get_maxlvt();
 522                 if (maxlvt > 3)                 /* Due to the Pentium erratum 3AP.  */
 523                         apic_write(APIC_ESR, 0);
 524                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 525         }
 526         pr_debug("NMI sent.\n");
 527
 528         if (send_status)
 529                 printk(KERN_ERR "APIC never delivered???\n");
 530         if (accept_status)
 531                 printk(KERN_ERR "APIC delivery error (%lx).\n", accept_status);
 532
 533         return (send_status | accept_status);
 534 }
 535
 536 static int __cpuinit
 537 wakeup_secondary_cpu_via_init(int phys_apicid, unsigned long start_eip)
 538 {
 539         unsigned long send_status, accept_status = 0;
 540         int maxlvt, num_starts, j;
 541
 542         maxlvt = lapic_get_maxlvt();
 543
 544         /*
 545          * Be paranoid about clearing APIC errors.
 546          */
 547         if (APIC_INTEGRATED(apic_version[phys_apicid])) {
 548                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 549                         apic_write(APIC_ESR, 0);
 550                 apic_read(APIC_ESR);
 551         }
 552
 553         pr_debug("Asserting INIT.\n");
 554
 555         /*
 556          * Turn INIT on target chip
 557          */
 558         /*
 559          * Send IPI
 560          */
 561         apic_icr_write(APIC_INT_LEVELTRIG | APIC_INT_ASSERT | APIC_DM_INIT,
 562                        phys_apicid);
 563
 564         pr_debug("Waiting for send to finish...\n");
 565         send_status = safe_apic_wait_icr_idle();
 566
 567         mdelay(10);
 568
 569         pr_debug("Deasserting INIT.\n");
 570
 571         /* Target chip */
 572         /* Send IPI */
 573         apic_icr_write(APIC_INT_LEVELTRIG | APIC_DM_INIT, phys_apicid);
 574
 575         pr_debug("Waiting for send to finish...\n");
 576         send_status = safe_apic_wait_icr_idle();
 577
 578         mb();
 579         atomic_set(&init_deasserted, 1);
 580
 581         /*
 582          * Should we send STARTUP IPIs ?
 583          *
 584          * Determine this based on the APIC version.
 585          * If we don't have an integrated APIC, don't send the STARTUP IPIs.
 586          */
 587         if (APIC_INTEGRATED(apic_version[phys_apicid]))
 588                 num_starts = 2;
 589         else
 590                 num_starts = 0;
 591
 592         /*
 593          * Paravirt / VMI wants a startup IPI hook here to set up the
 594          * target processor state.
 595          */
 596         startup_ipi_hook(phys_apicid, (unsigned long) start_secondary,
 597                          stack_start);
 598
 599         /*
 600          * Run STARTUP IPI loop.
 601          */
 602         pr_debug("#startup loops: %d.\n", num_starts);
 603
 604         for (j = 1; j <= num_starts; j++) {
 605                 pr_debug("Sending STARTUP #%d.\n", j);
 606                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 607                         apic_write(APIC_ESR, 0);
 608                 apic_read(APIC_ESR);
 609                 pr_debug("After apic_write.\n");
 610
 611                 /*
 612                  * STARTUP IPI
 613                  */
 614
 615                 /* Target chip */
 616                 /* Boot on the stack */
 617                 /* Kick the second */
 618                 apic_icr_write(APIC_DM_STARTUP | (start_eip >> 12),
 619                                phys_apicid);
 620
 621                 /*
 622                  * Give the other CPU some time to accept the IPI.
 623                  */
 624                 udelay(300);
 625
 626                 pr_debug("Startup point 1.\n");
 627
 628                 pr_debug("Waiting for send to finish...\n");
 629                 send_status = safe_apic_wait_icr_idle();
 630
 631                 /*
 632                  * Give the other CPU some time to accept the IPI.
 633                  */
 634                 udelay(200);
 635                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 636                         apic_write(APIC_ESR, 0);
 637                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 638                 if (send_status || accept_status)
 639                         break;
 640         }
 641         pr_debug("After Startup.\n");
 642
 643         if (send_status)
 644                 printk(KERN_ERR "APIC never delivered???\n");
 645         if (accept_status)
 646                 printk(KERN_ERR "APIC delivery error (%lx).\n", accept_status);
 647
 648         return (send_status | accept_status);
 649 }
 650
 651 struct create_idle {
 652         struct work_struct work;
 653         struct task_struct *idle;
 654         struct completion done;
 655         int cpu;
 656 };
 657
 658 static void __cpuinit do_fork_idle(struct work_struct *work)
 659 {
 660         struct create_idle *c_idle =
 661                 container_of(work, struct create_idle, work);
 662
 663         c_idle->idle = fork_idle(c_idle->cpu);
 664         complete(&c_idle->done);
 665 }
 666
 667 /* reduce the number of lines printed when booting a large cpu count system */
 668 static void __cpuinit announce_cpu(int cpu, int apicid)
 669 {
 670         static int current_node = -1;
 671         int node = early_cpu_to_node(cpu);
 672
 673         if (system_state == SYSTEM_BOOTING) {
 674                 if (node != current_node) {
 675                         if (current_node > (-1))
 676                                 pr_cont(" Ok.\n");
 677                         current_node = node;
 678                         pr_info("Booting Node %3d, Processors ", node);
 679                 }
 680                 pr_cont(" #%d%s", cpu, cpu == (nr_cpu_ids - 1) ? " Ok.\n" : "");
 681                 return;
 682         } else
 683                 pr_info("Booting Node %d Processor %d APIC 0x%x\n",
 684                         node, cpu, apicid);
 685 }
 686
 687 /*
 688  * NOTE - on most systems this is a PHYSICAL apic ID, but on multiquad
 689  * (ie clustered apic addressing mode), this is a LOGICAL apic ID.
 690  * Returns zero if CPU booted OK, else error code from
 691  * ->wakeup_secondary_cpu.
 692  */
 693 static int __cpuinit do_boot_cpu(int apicid, int cpu)
 694 {
 695         unsigned long boot_error = 0;
 696         unsigned long start_ip;
 697         int timeout;
 698         struct create_idle c_idle = {
 699                 .cpu    = cpu,
 700                 .done   = COMPLETION_INITIALIZER_ONSTACK(c_idle.done),
 701         };
 702
 703         INIT_WORK_ONSTACK(&c_idle.work, do_fork_idle);
 704
 705         alternatives_smp_switch(1);
 706
 707         c_idle.idle = get_idle_for_cpu(cpu);
 708
 709         /*
 710          * We can't use kernel_thread since we must avoid to
 711          * reschedule the child.
 712          */
 713         if (c_idle.idle) {
 714                 c_idle.idle->thread.sp = (unsigned long) (((struct pt_regs *)
 715                         (THREAD_SIZE +  task_stack_page(c_idle.idle))) - 1);
 716                 init_idle(c_idle.idle, cpu);
 717                 goto do_rest;
 718         }
 719
 720         schedule_work(&c_idle.work);
 721         wait_for_completion(&c_idle.done);
 722
 723         if (IS_ERR(c_idle.idle)) {
 724                 printk("failed fork for CPU %d\n", cpu);
 725                 destroy_work_on_stack(&c_idle.work);
 726                 return PTR_ERR(c_idle.idle);
 727         }
 728
 729         set_idle_for_cpu(cpu, c_idle.idle);
 730 do_rest:
 731         per_cpu(current_task, cpu) = c_idle.idle;
 732 #ifdef CONFIG_X86_32
 733         /* Stack for startup_32 can be just as for start_secondary onwards */
 734         irq_ctx_init(cpu);
 735 #else
 736         clear_tsk_thread_flag(c_idle.idle, TIF_FORK);
 737         initial_gs = per_cpu_offset(cpu);
 738         per_cpu(kernel_stack, cpu) =
 739                 (unsigned long)task_stack_page(c_idle.idle) -
 740                 KERNEL_STACK_OFFSET + THREAD_SIZE;
 741 #endif
 742         early_gdt_descr.address = (unsigned long)get_cpu_gdt_table(cpu);
 743         initial_code = (unsigned long)start_secondary;
 744         stack_start  = c_idle.idle->thread.sp;
 745
 746         /* start_ip had better be page-aligned! */
 747         start_ip = trampoline_address();
 748
 749         /* So we see what's up */
 750         announce_cpu(cpu, apicid);
 751
 752         /*
 753          * This grunge runs the startup process for
 754          * the targeted processor.
 755          */
 756
 757         atomic_set(&init_deasserted, 0);
 758
 759         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
 760
 761                 pr_debug("Setting warm reset code and vector.\n");
 762
 763                 smpboot_setup_warm_reset_vector(start_ip);
 764                 /*
 765                  * Be paranoid about clearing APIC errors.
 766                 */
 767                 if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
 768                         apic_write(APIC_ESR, 0);
 769                         apic_read(APIC_ESR);
 770                 }
 771         }
 772
 773         /*
 774          * Kick the secondary CPU. Use the method in the APIC driver
 775          * if it's defined - or use an INIT boot APIC message otherwise:
 776          */
 777         if (apic->wakeup_secondary_cpu)
 778                 boot_error = apic->wakeup_secondary_cpu(apicid, start_ip);
 779         else
 780                 boot_error = wakeup_secondary_cpu_via_init(apicid, start_ip);
 781
 782         if (!boot_error) {
 783                 /*
 784                  * allow APs to start initializing.
 785                  */
 786                 pr_debug("Before Callout %d.\n", cpu);
 787                 cpumask_set_cpu(cpu, cpu_callout_mask);
 788                 pr_debug("After Callout %d.\n", cpu);
 789
 790                 /*
 791                  * Wait 5s total for a response
 792                  */
 793                 for (timeout = 0; timeout < 50000; timeout++) {
 794                         if (cpumask_test_cpu(cpu, cpu_callin_mask))
 795                                 break;  /* It has booted */
 796                         udelay(100);
 797                         /*
 798                          * Allow other tasks to run while we wait for the
 799                          * AP to come online. This also gives a chance
 800                          * for the MTRR work(triggered by the AP coming online)
 801                          * to be completed in the stop machine context.
 802                          */
 803                         schedule();
 804                 }
 805
 806                 if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
 807                         print_cpu_msr(&cpu_data(cpu));
 808                         pr_debug("CPU%d: has booted.\n", cpu);
 809                 } else {
 810                         boot_error = 1;
 811                         if (*(volatile u32 *)TRAMPOLINE_SYM(trampoline_status)
 812                             == 0xA5A5A5A5)
 813                                 /* trampoline started but...? */
 814                                 pr_err("CPU%d: Stuck ??\n", cpu);
 815                         else
 816                                 /* trampoline code not run */
 817                                 pr_err("CPU%d: Not responding.\n", cpu);
 818                         if (apic->inquire_remote_apic)
 819                                 apic->inquire_remote_apic(apicid);
 820                 }
 821         }
 822
 823         if (boot_error) {
 824                 /* Try to put things back the way they were before ... */
 825                 numa_remove_cpu(cpu); /* was set by numa_add_cpu */
 826
 827                 /* was set by do_boot_cpu() */
 828                 cpumask_clear_cpu(cpu, cpu_callout_mask);
 829
 830                 /* was set by cpu_init() */
 831                 cpumask_clear_cpu(cpu, cpu_initialized_mask);
 832
 833                 set_cpu_present(cpu, false);
 834                 per_cpu(x86_cpu_to_apicid, cpu) = BAD_APICID;
 835         }
 836
 837         /* mark "stuck" area as not stuck */
 838         *(volatile u32 *)TRAMPOLINE_SYM(trampoline_status) = 0;
 839
 840         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
 841                 /*
 842                  * Cleanup possible dangling ends...
 843                  */
 844                 smpboot_restore_warm_reset_vector();
 845         }
 846
 847         destroy_work_on_stack(&c_idle.work);
 848         return boot_error;
 849 }
 850
 851 int __cpuinit native_cpu_up(unsigned int cpu)
 852 {
 853         int apicid = apic->cpu_present_to_apicid(cpu);
 854         unsigned long flags;
 855         int err;
 856
 857         WARN_ON(irqs_disabled());
 858
 859         pr_debug("++++++++++++++++++++=_---CPU UP  %u\n", cpu);
 860
 861         if (apicid == BAD_APICID || apicid == boot_cpu_physical_apicid ||
 862             !physid_isset(apicid, phys_cpu_present_map) ||
 863             !apic->apic_id_valid(apicid)) {
 864                 printk(KERN_ERR "%s: bad cpu %d\n", __func__, cpu);
 865                 return -EINVAL;
 866         }
 867
 868         /*
 869          * Already booted CPU?
 870          */
 871         if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
 872                 pr_debug("do_boot_cpu %d Already started\n", cpu);
 873                 return -ENOSYS;
 874         }
 875
 876         /*
 877          * Save current MTRR state in case it was changed since early boot
 878          * (e.g. by the ACPI SMI) to initialize new CPUs with MTRRs in sync:
 879          */
 880         mtrr_save_state();
 881
 882         per_cpu(cpu_state, cpu) = CPU_UP_PREPARE;
 883
 884         err = do_boot_cpu(apicid, cpu);
 885         if (err) {
 886                 pr_debug("do_boot_cpu failed %d\n", err);
 887                 return -EIO;
 888         }
 889
 890         /*
 891          * Check TSC synchronization with the AP (keep irqs disabled
 892          * while doing so):
 893          */
 894         local_irq_save(flags);
 895         check_tsc_sync_source(cpu);
 896         local_irq_restore(flags);
 897
 898         while (!cpu_online(cpu)) {
 899                 cpu_relax();
 900                 touch_nmi_watchdog();
 901         }
 902
 903         return 0;
 904 }
 905
 906 /**
 907  * arch_disable_smp_support() - disables SMP support for x86 at runtime
 908  */
 909 void arch_disable_smp_support(void)
 910 {
 911         disable_ioapic_support();
 912 }
 913
 914 /*
 915  * Fall back to non SMP mode after errors.
 916  *
 917  * RED-PEN audit/test this more. I bet there is more state messed up here.
 918  */
 919 static __init void disable_smp(void)
 920 {
 921         init_cpu_present(cpumask_of(0));
 922         init_cpu_possible(cpumask_of(0));
 923         smpboot_clear_io_apic_irqs();
 924
 925         if (smp_found_config)
 926                 physid_set_mask_of_physid(boot_cpu_physical_apicid, &phys_cpu_present_map);
 927         else
 928                 physid_set_mask_of_physid(0, &phys_cpu_present_map);
 929         cpumask_set_cpu(0, cpu_sibling_mask(0));
 930         cpumask_set_cpu(0, cpu_core_mask(0));
 931 }
 932
 933 /*
 934  * Various sanity checks.
 935  */
 936 static int __init smp_sanity_check(unsigned max_cpus)
 937 {
 938         preempt_disable();
 939
 940 #if !defined(CONFIG_X86_BIGSMP) && defined(CONFIG_X86_32)
 941         if (def_to_bigsmp && nr_cpu_ids > 8) {
 942                 unsigned int cpu;
 943                 unsigned nr;
 944
 945                 printk(KERN_WARNING
 946                        "More than 8 CPUs detected - skipping them.\n"
 947                        "Use CONFIG_X86_BIGSMP.\n");
 948
 949                 nr = 0;
 950                 for_each_present_cpu(cpu) {
 951                         if (nr >= 8)
 952                                 set_cpu_present(cpu, false);
 953                         nr++;
 954                 }
 955
 956                 nr = 0;
 957                 for_each_possible_cpu(cpu) {
 958                         if (nr >= 8)
 959                                 set_cpu_possible(cpu, false);
 960                         nr++;
 961                 }
 962
 963                 nr_cpu_ids = 8;
 964         }
 965 #endif
 966
 967         if (!physid_isset(hard_smp_processor_id(), phys_cpu_present_map)) {
 968                 printk(KERN_WARNING
 969                         "weird, boot CPU (#%d) not listed by the BIOS.\n",
 970                         hard_smp_processor_id());
 971
 972                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
 973         }
 974
 975         /*
 976          * If we couldn't find an SMP configuration at boot time,
 977          * get out of here now!
 978          */
 979         if (!smp_found_config && !acpi_lapic) {
 980                 preempt_enable();
 981                 printk(KERN_NOTICE "SMP motherboard not detected.\n");
 982                 disable_smp();
 983                 if (APIC_init_uniprocessor())
 984                         printk(KERN_NOTICE "Local APIC not detected."
 985                                            " Using dummy APIC emulation.\n");
 986                 return -1;
 987         }
 988
 989         /*
 990          * Should not be necessary because the MP table should list the boot
 991          * CPU too, but we do it for the sake of robustness anyway.
 992          */
 993         if (!apic->check_phys_apicid_present(boot_cpu_physical_apicid)) {
 994                 printk(KERN_NOTICE
 995                         "weird, boot CPU (#%d) not listed by the BIOS.\n",
 996                         boot_cpu_physical_apicid);
 997                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
 998         }
 999         preempt_enable();
1000
1001         /*
1002          * If we couldn't find a local APIC, then get out of here now!
1003          */
1004         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid]) &&
1005             !cpu_has_apic) {
1006                 if (!disable_apic) {
1007                         pr_err("BIOS bug, local APIC #%d not detected!...\n",
1008                                 boot_cpu_physical_apicid);
1009                         pr_err("... forcing use of dummy APIC emulation."
1010                                 "(tell your hw vendor)\n");
1011                 }
1012                 smpboot_clear_io_apic();
1013                 disable_ioapic_support();
1014                 return -1;
1015         }
1016
1017         verify_local_APIC();
1018
1019         /*
1020          * If SMP should be disabled, then really disable it!
1021          */
1022         if (!max_cpus) {
1023                 printk(KERN_INFO "SMP mode deactivated.\n");
1024                 smpboot_clear_io_apic();
1025
1026                 connect_bsp_APIC();
1027                 setup_local_APIC();
1028                 bsp_end_local_APIC_setup();
1029                 return -1;
1030         }
1031
1032         return 0;
1033 }
1034
1035 static void __init smp_cpu_index_default(void)
1036 {
1037         int i;
1038         struct cpuinfo_x86 *c;
1039
1040         for_each_possible_cpu(i) {
1041                 c = &cpu_data(i);
1042                 /* mark all to hotplug */
1043                 c->cpu_index = nr_cpu_ids;
1044         }
1045 }
1046
1047 /*
1048  * Prepare for SMP bootup.  The MP table or ACPI has been read
1049  * earlier.  Just do some sanity checking here and enable APIC mode.
1050  */
1051 void __init native_smp_prepare_cpus(unsigned int max_cpus)
1052 {
1053         unsigned int i;
1054
1055         preempt_disable();
1056         smp_cpu_index_default();
1057
1058         /*
1059          * Setup boot CPU information
1060          */
1061         smp_store_cpu_info(0); /* Final full version of the data */
1062         cpumask_copy(cpu_callin_mask, cpumask_of(0));
1063         mb();
1064
1065         current_thread_info()->cpu = 0;  /* needed? */
1066         for_each_possible_cpu(i) {
1067                 zalloc_cpumask_var(&per_cpu(cpu_sibling_map, i), GFP_KERNEL);
1068                 zalloc_cpumask_var(&per_cpu(cpu_core_map, i), GFP_KERNEL);
1069                 zalloc_cpumask_var(&per_cpu(cpu_llc_shared_map, i), GFP_KERNEL);
1070         }
1071         set_cpu_sibling_map(0);
1072
1073
1074         if (smp_sanity_check(max_cpus) < 0) {
1075                 printk(KERN_INFO "SMP disabled\n");
1076                 disable_smp();
1077                 goto out;
1078         }
1079
1080         default_setup_apic_routing();
1081
1082         preempt_disable();
1083         if (read_apic_id() != boot_cpu_physical_apicid) {
1084                 panic("Boot APIC ID in local APIC unexpected (%d vs %d)",
1085                      read_apic_id(), boot_cpu_physical_apicid);
1086                 /* Or can we switch back to PIC here? */
1087         }
1088         preempt_enable();
1089
1090         connect_bsp_APIC();
1091
1092         /*
1093          * Switch from PIC to APIC mode.
1094          */
1095         setup_local_APIC();
1096
1097         /*
1098          * Enable IO APIC before setting up error vector
1099          */
1100         if (!skip_ioapic_setup && nr_ioapics)
1101                 enable_IO_APIC();
1102
1103         bsp_end_local_APIC_setup();
1104
1105         if (apic->setup_portio_remap)
1106                 apic->setup_portio_remap();
1107
1108         smpboot_setup_io_apic();
1109         /*
1110          * Set up local APIC timer on boot CPU.
1111          */
1112
1113         printk(KERN_INFO "CPU%d: ", 0);
1114         print_cpu_info(&cpu_data(0));
1115         x86_init.timers.setup_percpu_clockev();
1116
1117         if (is_uv_system())
1118                 uv_system_init();
1119
1120         set_mtrr_aps_delayed_init();
1121 out:
1122         preempt_enable();
1123 }
1124
1125 void arch_disable_nonboot_cpus_begin(void)
1126 {
1127         /*
1128          * Avoid the smp alternatives switch during the disable_nonboot_cpus().
1129          * In the suspend path, we will be back in the SMP mode shortly anyways.
1130          */
1131         skip_smp_alternatives = true;
1132 }
1133
1134 void arch_disable_nonboot_cpus_end(void)
1135 {
1136         skip_smp_alternatives = false;
1137 }
1138
1139 void arch_enable_nonboot_cpus_begin(void)
1140 {
1141         set_mtrr_aps_delayed_init();
1142 }
1143
1144 void arch_enable_nonboot_cpus_end(void)
1145 {
1146         mtrr_aps_init();
1147 }
1148
1149 /*
1150  * Early setup to make printk work.
1151  */
1152 void __init native_smp_prepare_boot_cpu(void)
1153 {
1154         int me = smp_processor_id();
1155         switch_to_new_gdt(me);
1156         /* already set me in cpu_online_mask in boot_cpu_init() */
1157         cpumask_set_cpu(me, cpu_callout_mask);
1158         per_cpu(cpu_state, me) = CPU_ONLINE;
1159 }
1160
1161 void __init native_smp_cpus_done(unsigned int max_cpus)
1162 {
1163         pr_debug("Boot done.\n");
1164
1165         nmi_selftest();
1166         impress_friends();
1167 #ifdef CONFIG_X86_IO_APIC
1168         setup_ioapic_dest();
1169 #endif
1170         mtrr_aps_init();
1171 }
1172
1173 static int __initdata setup_possible_cpus = -1;
1174 static int __init _setup_possible_cpus(char *str)
1175 {
1176         get_option(&str, &setup_possible_cpus);
1177         return 0;
1178 }
1179 early_param("possible_cpus", _setup_possible_cpus);
1180
1181
1182 /*
1183  * cpu_possible_mask should be static, it cannot change as cpu's
1184  * are onlined, or offlined. The reason is per-cpu data-structures
1185  * are allocated by some modules at init time, and dont expect to
1186  * do this dynamically on cpu arrival/departure.
1187  * cpu_present_mask on the other hand can change dynamically.
1188  * In case when cpu_hotplug is not compiled, then we resort to current
1189  * behaviour, which is cpu_possible == cpu_present.
1190  * - Ashok Raj
1191  *
1192  * Three ways to find out the number of additional hotplug CPUs:
1193  * - If the BIOS specified disabled CPUs in ACPI/mptables use that.
1194  * - The user can overwrite it with possible_cpus=NUM
1195  * - Otherwise don't reserve additional CPUs.
1196  * We do this because additional CPUs waste a lot of memory.
1197  * -AK
1198  */
1199 __init void prefill_possible_map(void)
1200 {
1201         int i, possible;
1202
1203         /* no processor from mptable or madt */
1204         if (!num_processors)
1205                 num_processors = 1;
1206
1207         i = setup_max_cpus ?: 1;
1208         if (setup_possible_cpus == -1) {
1209                 possible = num_processors;
1210 #ifdef CONFIG_HOTPLUG_CPU
1211                 if (setup_max_cpus)
1212                         possible += disabled_cpus;
1213 #else
1214                 if (possible > i)
1215                         possible = i;
1216 #endif
1217         } else
1218                 possible = setup_possible_cpus;
1219
1220         total_cpus = max_t(int, possible, num_processors + disabled_cpus);
1221
1222         /* nr_cpu_ids could be reduced via nr_cpus= */
1223         if (possible > nr_cpu_ids) {
1224                 printk(KERN_WARNING
1225                         "%d Processors exceeds NR_CPUS limit of %d\n",
1226                         possible, nr_cpu_ids);
1227                 possible = nr_cpu_ids;
1228         }
1229
1230 #ifdef CONFIG_HOTPLUG_CPU
1231         if (!setup_max_cpus)
1232 #endif
1233         if (possible > i) {
1234                 printk(KERN_WARNING
1235                         "%d Processors exceeds max_cpus limit of %u\n",
1236                         possible, setup_max_cpus);
1237                 possible = i;
1238         }
1239
1240         printk(KERN_INFO "SMP: Allowing %d CPUs, %d hotplug CPUs\n",
1241                 possible, max_t(int, possible - num_processors, 0));
1242
1243         for (i = 0; i < possible; i++)
1244                 set_cpu_possible(i, true);
1245         for (; i < NR_CPUS; i++)
1246                 set_cpu_possible(i, false);
1247
1248         nr_cpu_ids = possible;
1249 }
1250
1251 #ifdef CONFIG_HOTPLUG_CPU
1252
1253 static void remove_siblinginfo(int cpu)
1254 {
1255         int sibling;
1256         struct cpuinfo_x86 *c = &cpu_data(cpu);
1257
1258         for_each_cpu(sibling, cpu_core_mask(cpu)) {
1259                 cpumask_clear_cpu(cpu, cpu_core_mask(sibling));
1260                 /*/
1261                  * last thread sibling in this cpu core going down
1262                  */
1263                 if (cpumask_weight(cpu_sibling_mask(cpu)) == 1)
1264                         cpu_data(sibling).booted_cores--;
1265         }
1266
1267         for_each_cpu(sibling, cpu_sibling_mask(cpu))
1268                 cpumask_clear_cpu(cpu, cpu_sibling_mask(sibling));
1269         cpumask_clear(cpu_sibling_mask(cpu));
1270         cpumask_clear(cpu_core_mask(cpu));
1271         c->phys_proc_id = 0;
1272         c->cpu_core_id = 0;
1273         cpumask_clear_cpu(cpu, cpu_sibling_setup_mask);
1274 }
1275
1276 static void __ref remove_cpu_from_maps(int cpu)
1277 {
1278         set_cpu_online(cpu, false);
1279         cpumask_clear_cpu(cpu, cpu_callout_mask);
1280         cpumask_clear_cpu(cpu, cpu_callin_mask);
1281         /* was set by cpu_init() */
1282         cpumask_clear_cpu(cpu, cpu_initialized_mask);
1283         numa_remove_cpu(cpu);
1284 }
1285
1286 void cpu_disable_common(void)
1287 {
1288         int cpu = smp_processor_id();
1289
1290         remove_siblinginfo(cpu);
1291
1292         /* It's now safe to remove this processor from the online map */
1293         lock_vector_lock();
1294         remove_cpu_from_maps(cpu);
1295         unlock_vector_lock();
1296         fixup_irqs();
1297 }
1298
1299 int native_cpu_disable(void)
1300 {
1301         int cpu = smp_processor_id();
1302
1303         /*
1304          * Perhaps use cpufreq to drop frequency, but that could go
1305          * into generic code.
1306          *
1307          * We won't take down the boot processor on i386 due to some
1308          * interrupts only being able to be serviced by the BSP.
1309          * Especially so if we're not using an IOAPIC   -zwane
1310          */
1311         if (cpu == 0)
1312                 return -EBUSY;
1313
1314         clear_local_APIC();
1315
1316         cpu_disable_common();
1317         return 0;
1318 }
1319
1320 void native_cpu_die(unsigned int cpu)
1321 {
1322         /* We don't do anything here: idle task is faking death itself. */
1323         unsigned int i;
1324
1325         for (i = 0; i < 10; i++) {
1326                 /* They ack this in play_dead by setting CPU_DEAD */
1327                 if (per_cpu(cpu_state, cpu) == CPU_DEAD) {
1328                         if (system_state == SYSTEM_RUNNING)
1329                                 pr_info("CPU %u is now offline\n", cpu);
1330
1331                         if (1 == num_online_cpus())
1332                                 alternatives_smp_switch(0);
1333                         return;
1334                 }
1335                 msleep(100);
1336         }
1337         pr_err("CPU %u didn't die...\n", cpu);
1338 }
1339
1340 void play_dead_common(void)
1341 {
1342         idle_task_exit();
1343         reset_lazy_tlbstate();
1344         amd_e400_remove_cpu(raw_smp_processor_id());
1345
1346         mb();
1347         /* Ack it */
1348         __this_cpu_write(cpu_state, CPU_DEAD);
1349
1350         /*
1351          * With physical CPU hotplug, we should halt the cpu
1352          */
1353         local_irq_disable();
1354 }
1355
1356 /*
1357  * We need to flush the caches before going to sleep, lest we have
1358  * dirty data in our caches when we come back up.
1359  */
1360 static inline void mwait_play_dead(void)
1361 {
1362         unsigned int eax, ebx, ecx, edx;
1363         unsigned int highest_cstate = 0;
1364         unsigned int highest_subcstate = 0;
1365         int i;
1366         void *mwait_ptr;
1367         struct cpuinfo_x86 *c = __this_cpu_ptr(&cpu_info);
1368
1369         if (!(this_cpu_has(X86_FEATURE_MWAIT) && mwait_usable(c)))
1370                 return;
1371         if (!this_cpu_has(X86_FEATURE_CLFLSH))
1372                 return;
1373         if (__this_cpu_read(cpu_info.cpuid_level) < CPUID_MWAIT_LEAF)
1374                 return;
1375
1376         eax = CPUID_MWAIT_LEAF;
1377         ecx = 0;
1378         native_cpuid(&eax, &ebx, &ecx, &edx);
1379
1380         /*
1381          * eax will be 0 if EDX enumeration is not valid.
1382          * Initialized below to cstate, sub_cstate value when EDX is valid.
1383          */
1384         if (!(ecx & CPUID5_ECX_EXTENSIONS_SUPPORTED)) {
1385                 eax = 0;
1386         } else {
1387                 edx >>= MWAIT_SUBSTATE_SIZE;
1388                 for (i = 0; i < 7 && edx; i++, edx >>= MWAIT_SUBSTATE_SIZE) {
1389                         if (edx & MWAIT_SUBSTATE_MASK) {
1390                                 highest_cstate = i;
1391                                 highest_subcstate = edx & MWAIT_SUBSTATE_MASK;
1392                         }
1393                 }
1394                 eax = (highest_cstate << MWAIT_SUBSTATE_SIZE) |
1395                         (highest_subcstate - 1);
1396         }
1397
1398         /*
1399          * This should be a memory location in a cache line which is
1400          * unlikely to be touched by other processors.  The actual
1401          * content is immaterial as it is not actually modified in any way.
1402          */
1403         mwait_ptr = &current_thread_info()->flags;
1404
1405         wbinvd();
1406
1407         while (1) {
1408                 /*
1409                  * The CLFLUSH is a workaround for erratum AAI65 for
1410                  * the Xeon 7400 series.  It's not clear it is actually
1411                  * needed, but it should be harmless in either case.
1412                  * The WBINVD is insufficient due to the spurious-wakeup
1413                  * case where we return around the loop.
1414                  */
1415                 clflush(mwait_ptr);
1416                 __monitor(mwait_ptr, 0, 0);
1417                 mb();
1418                 __mwait(eax, 0);
1419         }
1420 }
1421
1422 static inline void hlt_play_dead(void)
1423 {
1424         if (__this_cpu_read(cpu_info.x86) >= 4)
1425                 wbinvd();
1426
1427         while (1) {
1428                 native_halt();
1429         }
1430 }
1431
1432 void native_play_dead(void)
1433 {
1434         play_dead_common();
1435         tboot_shutdown(TB_SHUTDOWN_WFS);
1436
1437         mwait_play_dead();      /* Only returns on failure */
1438         if (cpuidle_play_dead())
1439                 hlt_play_dead();
1440 }
1441
1442 #else /* ... !CONFIG_HOTPLUG_CPU */
1443 int native_cpu_disable(void)
1444 {
1445         return -ENOSYS;
1446 }
1447
1448 void native_cpu_die(unsigned int cpu)
1449 {
1450         /* We said "no" in __cpu_disable */
1451         BUG();
1452 }
1453
1454 void native_play_dead(void)
1455 {
1456         BUG();
1457 }
1458
1459 #endif