arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affilates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #ifndef __KERNEL__
  24 #include <stdio.h>
  25 #include <stdint.h>
  26 #include <public/xen.h>
  27 #define DPRINTF(_f, _a ...) printf(_f , ## _a)
  28 #else
  29 #include <linux/kvm_host.h>
  30 #include "kvm_cache_regs.h"
  31 #define DPRINTF(x...) do {} while (0)
  32 #endif
  33 #include <linux/module.h>
  34 #include <asm/kvm_emulate.h>
  35
  36 #include "x86.h"
  37 #include "tss.h"
  38
  39 /*
  40  * Opcode effective-address decode tables.
  41  * Note that we only emulate instructions that have at least one memory
  42  * operand (excluding implicit stack references). We assume that stack
  43  * references and instruction fetches will never occur in special memory
  44  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  45  * not be handled.
  46  */
  47
  48 /* Operand sizes: 8-bit operands or specified/overridden size. */
  49 #define ByteOp      (1<<0)      /* 8-bit operands. */
  50 /* Destination operand type. */
  51 #define ImplicitOps (1<<1)      /* Implicit in opcode. No generic decode. */
  52 #define DstReg      (2<<1)      /* Register operand. */
  53 #define DstMem      (3<<1)      /* Memory operand. */
  54 #define DstAcc      (4<<1)      /* Destination Accumulator */
  55 #define DstDI       (5<<1)      /* Destination is in ES:(E)DI */
  56 #define DstMem64    (6<<1)      /* 64bit memory operand */
  57 #define DstImmUByte (7<<1)      /* 8-bit unsigned immediate operand */
  58 #define DstMask     (7<<1)
  59 /* Source operand type. */
  60 #define SrcNone     (0<<4)      /* No source operand. */
  61 #define SrcReg      (1<<4)      /* Register operand. */
  62 #define SrcMem      (2<<4)      /* Memory operand. */
  63 #define SrcMem16    (3<<4)      /* Memory operand (16-bit). */
  64 #define SrcMem32    (4<<4)      /* Memory operand (32-bit). */
  65 #define SrcImm      (5<<4)      /* Immediate operand. */
  66 #define SrcImmByte  (6<<4)      /* 8-bit sign-extended immediate operand. */
  67 #define SrcOne      (7<<4)      /* Implied '1' */
  68 #define SrcImmUByte (8<<4)      /* 8-bit unsigned immediate operand. */
  69 #define SrcImmU     (9<<4)      /* Immediate operand, unsigned */
  70 #define SrcSI       (0xa<<4)    /* Source is in the DS:RSI */
  71 #define SrcImmFAddr (0xb<<4)    /* Source is immediate far address */
  72 #define SrcMemFAddr (0xc<<4)    /* Source is far address in memory */
  73 #define SrcAcc      (0xd<<4)    /* Source Accumulator */
  74 #define SrcImmU16   (0xe<<4)    /* Immediate operand, unsigned, 16 bits */
  75 #define SrcMask     (0xf<<4)
  76 /* Generic ModRM decode. */
  77 #define ModRM       (1<<8)
  78 /* Destination is only written; never read. */
  79 #define Mov         (1<<9)
  80 #define BitOp       (1<<10)
  81 #define MemAbs      (1<<11)      /* Memory operand is absolute displacement */
  82 #define String      (1<<12)     /* String instruction (rep capable) */
  83 #define Stack       (1<<13)     /* Stack instruction (push/pop) */
  84 #define Group       (1<<14)     /* Bits 3:5 of modrm byte extend opcode */
  85 #define GroupDual   (1<<15)     /* Alternate decoding of mod == 3 */
  86 /* Misc flags */
  87 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
  88 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
  89 #define Undefined   (1<<25) /* No Such Instruction */
  90 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
  91 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
  92 #define No64        (1<<28)
  93 /* Source 2 operand type */
  94 #define Src2None    (0<<29)
  95 #define Src2CL      (1<<29)
  96 #define Src2ImmByte (2<<29)
  97 #define Src2One     (3<<29)
  98 #define Src2Imm     (4<<29)
  99 #define Src2Mask    (7<<29)
 100
 101 #define X2(x...) x, x
 102 #define X3(x...) X2(x), x
 103 #define X4(x...) X2(x), X2(x)
 104 #define X5(x...) X4(x), x
 105 #define X6(x...) X4(x), X2(x)
 106 #define X7(x...) X4(x), X3(x)
 107 #define X8(x...) X4(x), X4(x)
 108 #define X16(x...) X8(x), X8(x)
 109
 110 struct opcode {
 111         u32 flags;
 112         union {
 113                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 114                 struct opcode *group;
 115                 struct group_dual *gdual;
 116         } u;
 117 };
 118
 119 struct group_dual {
 120         struct opcode mod012[8];
 121         struct opcode mod3[8];
 122 };
 123
 124 /* EFLAGS bit definitions. */
 125 #define EFLG_ID (1<<21)
 126 #define EFLG_VIP (1<<20)
 127 #define EFLG_VIF (1<<19)
 128 #define EFLG_AC (1<<18)
 129 #define EFLG_VM (1<<17)
 130 #define EFLG_RF (1<<16)
 131 #define EFLG_IOPL (3<<12)
 132 #define EFLG_NT (1<<14)
 133 #define EFLG_OF (1<<11)
 134 #define EFLG_DF (1<<10)
 135 #define EFLG_IF (1<<9)
 136 #define EFLG_TF (1<<8)
 137 #define EFLG_SF (1<<7)
 138 #define EFLG_ZF (1<<6)
 139 #define EFLG_AF (1<<4)
 140 #define EFLG_PF (1<<2)
 141 #define EFLG_CF (1<<0)
 142
 143 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 144 #define EFLG_RESERVED_ONE_MASK 2
 145
 146 /*
 147  * Instruction emulation:
 148  * Most instructions are emulated directly via a fragment of inline assembly
 149  * code. This allows us to save/restore EFLAGS and thus very easily pick up
 150  * any modified flags.
 151  */
 152
 153 #if defined(CONFIG_X86_64)
 154 #define _LO32 "k"               /* force 32-bit operand */
 155 #define _STK  "%%rsp"           /* stack pointer */
 156 #elif defined(__i386__)
 157 #define _LO32 ""                /* force 32-bit operand */
 158 #define _STK  "%%esp"           /* stack pointer */
 159 #endif
 160
 161 /*
 162  * These EFLAGS bits are restored from saved value during emulation, and
 163  * any changes are written back to the saved value after emulation.
 164  */
 165 #define EFLAGS_MASK (EFLG_OF|EFLG_SF|EFLG_ZF|EFLG_AF|EFLG_PF|EFLG_CF)
 166
 167 /* Before executing instruction: restore necessary bits in EFLAGS. */
 168 #define _PRE_EFLAGS(_sav, _msk, _tmp)                                   \
 169         /* EFLAGS = (_sav & _msk) | (EFLAGS & ~_msk); _sav &= ~_msk; */ \
 170         "movl %"_sav",%"_LO32 _tmp"; "                                  \
 171         "push %"_tmp"; "                                                \
 172         "push %"_tmp"; "                                                \
 173         "movl %"_msk",%"_LO32 _tmp"; "                                  \
 174         "andl %"_LO32 _tmp",("_STK"); "                                 \
 175         "pushf; "                                                       \
 176         "notl %"_LO32 _tmp"; "                                          \
 177         "andl %"_LO32 _tmp",("_STK"); "                                 \
 178         "andl %"_LO32 _tmp","__stringify(BITS_PER_LONG/4)"("_STK"); "   \
 179         "pop  %"_tmp"; "                                                \
 180         "orl  %"_LO32 _tmp",("_STK"); "                                 \
 181         "popf; "                                                        \
 182         "pop  %"_sav"; "
 183
 184 /* After executing instruction: write-back necessary bits in EFLAGS. */
 185 #define _POST_EFLAGS(_sav, _msk, _tmp) \
 186         /* _sav |= EFLAGS & _msk; */            \
 187         "pushf; "                               \
 188         "pop  %"_tmp"; "                        \
 189         "andl %"_msk",%"_LO32 _tmp"; "          \
 190         "orl  %"_LO32 _tmp",%"_sav"; "
 191
 192 #ifdef CONFIG_X86_64
 193 #define ON64(x) x
 194 #else
 195 #define ON64(x)
 196 #endif
 197
 198 #define ____emulate_2op(_op, _src, _dst, _eflags, _x, _y, _suffix, _dsttype) \
 199         do {                                                            \
 200                 __asm__ __volatile__ (                                  \
 201                         _PRE_EFLAGS("0", "4", "2")                      \
 202                         _op _suffix " %"_x"3,%1; "                      \
 203                         _POST_EFLAGS("0", "4", "2")                     \
 204                         : "=m" (_eflags), "+q" (*(_dsttype*)&(_dst).val),\
 205                           "=&r" (_tmp)                                  \
 206                         : _y ((_src).val), "i" (EFLAGS_MASK));          \
 207         } while (0)
 208
 209
 210 /* Raw emulation: instruction has two explicit operands. */
 211 #define __emulate_2op_nobyte(_op,_src,_dst,_eflags,_wx,_wy,_lx,_ly,_qx,_qy) \
 212         do {                                                            \
 213                 unsigned long _tmp;                                     \
 214                                                                         \
 215                 switch ((_dst).bytes) {                                 \
 216                 case 2:                                                 \
 217                         ____emulate_2op(_op,_src,_dst,_eflags,_wx,_wy,"w",u16);\
 218                         break;                                          \
 219                 case 4:                                                 \
 220                         ____emulate_2op(_op,_src,_dst,_eflags,_lx,_ly,"l",u32);\
 221                         break;                                          \
 222                 case 8:                                                 \
 223                         ON64(____emulate_2op(_op,_src,_dst,_eflags,_qx,_qy,"q",u64)); \
 224                         break;                                          \
 225                 }                                                       \
 226         } while (0)
 227
 228 #define __emulate_2op(_op,_src,_dst,_eflags,_bx,_by,_wx,_wy,_lx,_ly,_qx,_qy) \
 229         do {                                                                 \
 230                 unsigned long _tmp;                                          \
 231                 switch ((_dst).bytes) {                                      \
 232                 case 1:                                                      \
 233                         ____emulate_2op(_op,_src,_dst,_eflags,_bx,_by,"b",u8); \
 234                         break;                                               \
 235                 default:                                                     \
 236                         __emulate_2op_nobyte(_op, _src, _dst, _eflags,       \
 237                                              _wx, _wy, _lx, _ly, _qx, _qy);  \
 238                         break;                                               \
 239                 }                                                            \
 240         } while (0)
 241
 242 /* Source operand is byte-sized and may be restricted to just %cl. */
 243 #define emulate_2op_SrcB(_op, _src, _dst, _eflags)                      \
 244         __emulate_2op(_op, _src, _dst, _eflags,                         \
 245                       "b", "c", "b", "c", "b", "c", "b", "c")
 246
 247 /* Source operand is byte, word, long or quad sized. */
 248 #define emulate_2op_SrcV(_op, _src, _dst, _eflags)                      \
 249         __emulate_2op(_op, _src, _dst, _eflags,                         \
 250                       "b", "q", "w", "r", _LO32, "r", "", "r")
 251
 252 /* Source operand is word, long or quad sized. */
 253 #define emulate_2op_SrcV_nobyte(_op, _src, _dst, _eflags)               \
 254         __emulate_2op_nobyte(_op, _src, _dst, _eflags,                  \
 255                              "w", "r", _LO32, "r", "", "r")
 256
 257 /* Instruction has three operands and one operand is stored in ECX register */
 258 #define __emulate_2op_cl(_op, _cl, _src, _dst, _eflags, _suffix, _type)         \
 259         do {                                                                    \
 260                 unsigned long _tmp;                                             \
 261                 _type _clv  = (_cl).val;                                        \
 262                 _type _srcv = (_src).val;                                       \
 263                 _type _dstv = (_dst).val;                                       \
 264                                                                                 \
 265                 __asm__ __volatile__ (                                          \
 266                         _PRE_EFLAGS("0", "5", "2")                              \
 267                         _op _suffix " %4,%1 \n"                                 \
 268                         _POST_EFLAGS("0", "5", "2")                             \
 269                         : "=m" (_eflags), "+r" (_dstv), "=&r" (_tmp)            \
 270                         : "c" (_clv) , "r" (_srcv), "i" (EFLAGS_MASK)           \
 271                         );                                                      \
 272                                                                                 \
 273                 (_cl).val  = (unsigned long) _clv;                              \
 274                 (_src).val = (unsigned long) _srcv;                             \
 275                 (_dst).val = (unsigned long) _dstv;                             \
 276         } while (0)
 277
 278 #define emulate_2op_cl(_op, _cl, _src, _dst, _eflags)                           \
 279         do {                                                                    \
 280                 switch ((_dst).bytes) {                                         \
 281                 case 2:                                                         \
 282                         __emulate_2op_cl(_op, _cl, _src, _dst, _eflags,         \
 283                                                 "w", unsigned short);           \
 284                         break;                                                  \
 285                 case 4:                                                         \
 286                         __emulate_2op_cl(_op, _cl, _src, _dst, _eflags,         \
 287                                                 "l", unsigned int);             \
 288                         break;                                                  \
 289                 case 8:                                                         \
 290                         ON64(__emulate_2op_cl(_op, _cl, _src, _dst, _eflags,    \
 291                                                 "q", unsigned long));           \
 292                         break;                                                  \
 293                 }                                                               \
 294         } while (0)
 295
 296 #define __emulate_1op(_op, _dst, _eflags, _suffix)                      \
 297         do {                                                            \
 298                 unsigned long _tmp;                                     \
 299                                                                         \
 300                 __asm__ __volatile__ (                                  \
 301                         _PRE_EFLAGS("0", "3", "2")                      \
 302                         _op _suffix " %1; "                             \
 303                         _POST_EFLAGS("0", "3", "2")                     \
 304                         : "=m" (_eflags), "+m" ((_dst).val),            \
 305                           "=&r" (_tmp)                                  \
 306                         : "i" (EFLAGS_MASK));                           \
 307         } while (0)
 308
 309 /* Instruction has only one explicit operand (no source operand). */
 310 #define emulate_1op(_op, _dst, _eflags)                                    \
 311         do {                                                            \
 312                 switch ((_dst).bytes) {                                 \
 313                 case 1: __emulate_1op(_op, _dst, _eflags, "b"); break;  \
 314                 case 2: __emulate_1op(_op, _dst, _eflags, "w"); break;  \
 315                 case 4: __emulate_1op(_op, _dst, _eflags, "l"); break;  \
 316                 case 8: ON64(__emulate_1op(_op, _dst, _eflags, "q")); break; \
 317                 }                                                       \
 318         } while (0)
 319
 320 #define __emulate_1op_rax_rdx(_op, _src, _rax, _rdx, _eflags, _suffix)          \
 321         do {                                                            \
 322                 unsigned long _tmp;                                     \
 323                                                                         \
 324                 __asm__ __volatile__ (                                  \
 325                         _PRE_EFLAGS("0", "4", "1")                      \
 326                         _op _suffix " %5; "                             \
 327                         _POST_EFLAGS("0", "4", "1")                     \
 328                         : "=m" (_eflags), "=&r" (_tmp),                 \
 329                           "+a" (_rax), "+d" (_rdx)                      \
 330                         : "i" (EFLAGS_MASK), "m" ((_src).val),          \
 331                           "a" (_rax), "d" (_rdx));                      \
 332         } while (0)
 333
 334 /* instruction has only one source operand, destination is implicit (e.g. mul, div, imul, idiv) */
 335 #define emulate_1op_rax_rdx(_op, _src, _rax, _rdx, _eflags)                     \
 336         do {                                                                    \
 337                 switch((_src).bytes) {                                          \
 338                 case 1: __emulate_1op_rax_rdx(_op, _src, _rax, _rdx, _eflags, "b"); break; \
 339                 case 2: __emulate_1op_rax_rdx(_op, _src, _rax, _rdx,  _eflags, "w"); break; \
 340                 case 4: __emulate_1op_rax_rdx(_op, _src, _rax, _rdx, _eflags, "l"); break; \
 341                 case 8: ON64(__emulate_1op_rax_rdx(_op, _src, _rax, _rdx, _eflags, "q")); break; \
 342                 }                                                       \
 343         } while (0)
 344
 345 /* Fetch next part of the instruction being emulated. */
 346 #define insn_fetch(_type, _size, _eip)                                  \
 347 ({      unsigned long _x;                                               \
 348         rc = do_insn_fetch(ctxt, ops, (_eip), &_x, (_size));            \
 349         if (rc != X86EMUL_CONTINUE)                                     \
 350                 goto done;                                              \
 351         (_eip) += (_size);                                              \
 352         (_type)_x;                                                      \
 353 })
 354
 355 #define insn_fetch_arr(_arr, _size, _eip)                                \
 356 ({      rc = do_insn_fetch(ctxt, ops, (_eip), _arr, (_size));           \
 357         if (rc != X86EMUL_CONTINUE)                                     \
 358                 goto done;                                              \
 359         (_eip) += (_size);                                              \
 360 })
 361
 362 static inline unsigned long ad_mask(struct decode_cache *c)
 363 {
 364         return (1UL << (c->ad_bytes << 3)) - 1;
 365 }
 366
 367 /* Access/update address held in a register, based on addressing mode. */
 368 static inline unsigned long
 369 address_mask(struct decode_cache *c, unsigned long reg)
 370 {
 371         if (c->ad_bytes == sizeof(unsigned long))
 372                 return reg;
 373         else
 374                 return reg & ad_mask(c);
 375 }
 376
 377 static inline unsigned long
 378 register_address(struct decode_cache *c, unsigned long base, unsigned long reg)
 379 {
 380         return base + address_mask(c, reg);
 381 }
 382
 383 static inline void
 384 register_address_increment(struct decode_cache *c, unsigned long *reg, int inc)
 385 {
 386         if (c->ad_bytes == sizeof(unsigned long))
 387                 *reg += inc;
 388         else
 389                 *reg = (*reg & ~ad_mask(c)) | ((*reg + inc) & ad_mask(c));
 390 }
 391
 392 static inline void jmp_rel(struct decode_cache *c, int rel)
 393 {
 394         register_address_increment(c, &c->eip, rel);
 395 }
 396
 397 static void set_seg_override(struct decode_cache *c, int seg)
 398 {
 399         c->has_seg_override = true;
 400         c->seg_override = seg;
 401 }
 402
 403 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt,
 404                               struct x86_emulate_ops *ops, int seg)
 405 {
 406         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 407                 return 0;
 408
 409         return ops->get_cached_segment_base(seg, ctxt->vcpu);
 410 }
 411
 412 static unsigned long seg_override_base(struct x86_emulate_ctxt *ctxt,
 413                                        struct x86_emulate_ops *ops,
 414                                        struct decode_cache *c)
 415 {
 416         if (!c->has_seg_override)
 417                 return 0;
 418
 419         return seg_base(ctxt, ops, c->seg_override);
 420 }
 421
 422 static unsigned long es_base(struct x86_emulate_ctxt *ctxt,
 423                              struct x86_emulate_ops *ops)
 424 {
 425         return seg_base(ctxt, ops, VCPU_SREG_ES);
 426 }
 427
 428 static unsigned long ss_base(struct x86_emulate_ctxt *ctxt,
 429                              struct x86_emulate_ops *ops)
 430 {
 431         return seg_base(ctxt, ops, VCPU_SREG_SS);
 432 }
 433
 434 static void emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 435                                       u32 error, bool valid)
 436 {
 437         ctxt->exception = vec;
 438         ctxt->error_code = error;
 439         ctxt->error_code_valid = valid;
 440 }
 441
 442 static void emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 443 {
 444         emulate_exception(ctxt, GP_VECTOR, err, true);
 445 }
 446
 447 static void emulate_pf(struct x86_emulate_ctxt *ctxt, unsigned long addr,
 448                        int err)
 449 {
 450         ctxt->cr2 = addr;
 451         emulate_exception(ctxt, PF_VECTOR, err, true);
 452 }
 453
 454 static void emulate_ud(struct x86_emulate_ctxt *ctxt)
 455 {
 456         emulate_exception(ctxt, UD_VECTOR, 0, false);
 457 }
 458
 459 static void emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 460 {
 461         emulate_exception(ctxt, TS_VECTOR, err, true);
 462 }
 463
 464 static int do_fetch_insn_byte(struct x86_emulate_ctxt *ctxt,
 465                               struct x86_emulate_ops *ops,
 466                               unsigned long eip, u8 *dest)
 467 {
 468         struct fetch_cache *fc = &ctxt->decode.fetch;
 469         int rc;
 470         int size, cur_size;
 471
 472         if (eip == fc->end) {
 473                 cur_size = fc->end - fc->start;
 474                 size = min(15UL - cur_size, PAGE_SIZE - offset_in_page(eip));
 475                 rc = ops->fetch(ctxt->cs_base + eip, fc->data + cur_size,
 476                                 size, ctxt->vcpu, NULL);
 477                 if (rc != X86EMUL_CONTINUE)
 478                         return rc;
 479                 fc->end += size;
 480         }
 481         *dest = fc->data[eip - fc->start];
 482         return X86EMUL_CONTINUE;
 483 }
 484
 485 static int do_insn_fetch(struct x86_emulate_ctxt *ctxt,
 486                          struct x86_emulate_ops *ops,
 487                          unsigned long eip, void *dest, unsigned size)
 488 {
 489         int rc;
 490
 491         /* x86 instructions are limited to 15 bytes. */
 492         if (eip + size - ctxt->eip > 15)
 493                 return X86EMUL_UNHANDLEABLE;
 494         while (size--) {
 495                 rc = do_fetch_insn_byte(ctxt, ops, eip++, dest++);
 496                 if (rc != X86EMUL_CONTINUE)
 497                         return rc;
 498         }
 499         return X86EMUL_CONTINUE;
 500 }
 501
 502 /*
 503  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 504  * pointer into the block that addresses the relevant register.
 505  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 506  */
 507 static void *decode_register(u8 modrm_reg, unsigned long *regs,
 508                              int highbyte_regs)
 509 {
 510         void *p;
 511
 512         p = &regs[modrm_reg];
 513         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 514                 p = (unsigned char *)&regs[modrm_reg & 3] + 1;
 515         return p;
 516 }
 517
 518 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 519                            struct x86_emulate_ops *ops,
 520                            ulong addr,
 521                            u16 *size, unsigned long *address, int op_bytes)
 522 {
 523         int rc;
 524
 525         if (op_bytes == 2)
 526                 op_bytes = 3;
 527         *address = 0;
 528         rc = ops->read_std(addr, (unsigned long *)size, 2, ctxt->vcpu, NULL);
 529         if (rc != X86EMUL_CONTINUE)
 530                 return rc;
 531         rc = ops->read_std(addr + 2, address, op_bytes, ctxt->vcpu, NULL);
 532         return rc;
 533 }
 534
 535 static int test_cc(unsigned int condition, unsigned int flags)
 536 {
 537         int rc = 0;
 538
 539         switch ((condition & 15) >> 1) {
 540         case 0: /* o */
 541                 rc |= (flags & EFLG_OF);
 542                 break;
 543         case 1: /* b/c/nae */
 544                 rc |= (flags & EFLG_CF);
 545                 break;
 546         case 2: /* z/e */
 547                 rc |= (flags & EFLG_ZF);
 548                 break;
 549         case 3: /* be/na */
 550                 rc |= (flags & (EFLG_CF|EFLG_ZF));
 551                 break;
 552         case 4: /* s */
 553                 rc |= (flags & EFLG_SF);
 554                 break;
 555         case 5: /* p/pe */
 556                 rc |= (flags & EFLG_PF);
 557                 break;
 558         case 7: /* le/ng */
 559                 rc |= (flags & EFLG_ZF);
 560                 /* fall through */
 561         case 6: /* l/nge */
 562                 rc |= (!(flags & EFLG_SF) != !(flags & EFLG_OF));
 563                 break;
 564         }
 565
 566         /* Odd condition identifiers (lsb == 1) have inverted sense. */
 567         return (!!rc ^ (condition & 1));
 568 }
 569
 570 static void fetch_register_operand(struct operand *op)
 571 {
 572         switch (op->bytes) {
 573         case 1:
 574                 op->val = *(u8 *)op->addr.reg;
 575                 break;
 576         case 2:
 577                 op->val = *(u16 *)op->addr.reg;
 578                 break;
 579         case 4:
 580                 op->val = *(u32 *)op->addr.reg;
 581                 break;
 582         case 8:
 583                 op->val = *(u64 *)op->addr.reg;
 584                 break;
 585         }
 586 }
 587
 588 static void decode_register_operand(struct operand *op,
 589                                     struct decode_cache *c,
 590                                     int inhibit_bytereg)
 591 {
 592         unsigned reg = c->modrm_reg;
 593         int highbyte_regs = c->rex_prefix == 0;
 594
 595         if (!(c->d & ModRM))
 596                 reg = (c->b & 7) | ((c->rex_prefix & 1) << 3);
 597         op->type = OP_REG;
 598         if ((c->d & ByteOp) && !inhibit_bytereg) {
 599                 op->addr.reg = decode_register(reg, c->regs, highbyte_regs);
 600                 op->bytes = 1;
 601         } else {
 602                 op->addr.reg = decode_register(reg, c->regs, 0);
 603                 op->bytes = c->op_bytes;
 604         }
 605         fetch_register_operand(op);
 606         op->orig_val = op->val;
 607 }
 608
 609 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
 610                         struct x86_emulate_ops *ops,
 611                         struct operand *op)
 612 {
 613         struct decode_cache *c = &ctxt->decode;
 614         u8 sib;
 615         int index_reg = 0, base_reg = 0, scale;
 616         int rc = X86EMUL_CONTINUE;
 617         ulong modrm_ea = 0;
 618
 619         if (c->rex_prefix) {
 620                 c->modrm_reg = (c->rex_prefix & 4) << 1;        /* REX.R */
 621                 index_reg = (c->rex_prefix & 2) << 2; /* REX.X */
 622                 c->modrm_rm = base_reg = (c->rex_prefix & 1) << 3; /* REG.B */
 623         }
 624
 625         c->modrm = insn_fetch(u8, 1, c->eip);
 626         c->modrm_mod |= (c->modrm & 0xc0) >> 6;
 627         c->modrm_reg |= (c->modrm & 0x38) >> 3;
 628         c->modrm_rm |= (c->modrm & 0x07);
 629         c->modrm_seg = VCPU_SREG_DS;
 630
 631         if (c->modrm_mod == 3) {
 632                 op->type = OP_REG;
 633                 op->bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
 634                 op->addr.reg = decode_register(c->modrm_rm,
 635                                                c->regs, c->d & ByteOp);
 636                 fetch_register_operand(op);
 637                 return rc;
 638         }
 639
 640         op->type = OP_MEM;
 641
 642         if (c->ad_bytes == 2) {
 643                 unsigned bx = c->regs[VCPU_REGS_RBX];
 644                 unsigned bp = c->regs[VCPU_REGS_RBP];
 645                 unsigned si = c->regs[VCPU_REGS_RSI];
 646                 unsigned di = c->regs[VCPU_REGS_RDI];
 647
 648                 /* 16-bit ModR/M decode. */
 649                 switch (c->modrm_mod) {
 650                 case 0:
 651                         if (c->modrm_rm == 6)
 652                                 modrm_ea += insn_fetch(u16, 2, c->eip);
 653                         break;
 654                 case 1:
 655                         modrm_ea += insn_fetch(s8, 1, c->eip);
 656                         break;
 657                 case 2:
 658                         modrm_ea += insn_fetch(u16, 2, c->eip);
 659                         break;
 660                 }
 661                 switch (c->modrm_rm) {
 662                 case 0:
 663                         modrm_ea += bx + si;
 664                         break;
 665                 case 1:
 666                         modrm_ea += bx + di;
 667                         break;
 668                 case 2:
 669                         modrm_ea += bp + si;
 670                         break;
 671                 case 3:
 672                         modrm_ea += bp + di;
 673                         break;
 674                 case 4:
 675                         modrm_ea += si;
 676                         break;
 677                 case 5:
 678                         modrm_ea += di;
 679                         break;
 680                 case 6:
 681                         if (c->modrm_mod != 0)
 682                                 modrm_ea += bp;
 683                         break;
 684                 case 7:
 685                         modrm_ea += bx;
 686                         break;
 687                 }
 688                 if (c->modrm_rm == 2 || c->modrm_rm == 3 ||
 689                     (c->modrm_rm == 6 && c->modrm_mod != 0))
 690                         c->modrm_seg = VCPU_SREG_SS;
 691                 modrm_ea = (u16)modrm_ea;
 692         } else {
 693                 /* 32/64-bit ModR/M decode. */
 694                 if ((c->modrm_rm & 7) == 4) {
 695                         sib = insn_fetch(u8, 1, c->eip);
 696                         index_reg |= (sib >> 3) & 7;
 697                         base_reg |= sib & 7;
 698                         scale = sib >> 6;
 699
 700                         if ((base_reg & 7) == 5 && c->modrm_mod == 0)
 701                                 modrm_ea += insn_fetch(s32, 4, c->eip);
 702                         else
 703                                 modrm_ea += c->regs[base_reg];
 704                         if (index_reg != 4)
 705                                 modrm_ea += c->regs[index_reg] << scale;
 706                 } else if ((c->modrm_rm & 7) == 5 && c->modrm_mod == 0) {
 707                         if (ctxt->mode == X86EMUL_MODE_PROT64)
 708                                 c->rip_relative = 1;
 709                 } else
 710                         modrm_ea += c->regs[c->modrm_rm];
 711                 switch (c->modrm_mod) {
 712                 case 0:
 713                         if (c->modrm_rm == 5)
 714                                 modrm_ea += insn_fetch(s32, 4, c->eip);
 715                         break;
 716                 case 1:
 717                         modrm_ea += insn_fetch(s8, 1, c->eip);
 718                         break;
 719                 case 2:
 720                         modrm_ea += insn_fetch(s32, 4, c->eip);
 721                         break;
 722                 }
 723         }
 724         op->addr.mem = modrm_ea;
 725 done:
 726         return rc;
 727 }
 728
 729 static int decode_abs(struct x86_emulate_ctxt *ctxt,
 730                       struct x86_emulate_ops *ops,
 731                       struct operand *op)
 732 {
 733         struct decode_cache *c = &ctxt->decode;
 734         int rc = X86EMUL_CONTINUE;
 735
 736         op->type = OP_MEM;
 737         switch (c->ad_bytes) {
 738         case 2:
 739                 op->addr.mem = insn_fetch(u16, 2, c->eip);
 740                 break;
 741         case 4:
 742                 op->addr.mem = insn_fetch(u32, 4, c->eip);
 743                 break;
 744         case 8:
 745                 op->addr.mem = insn_fetch(u64, 8, c->eip);
 746                 break;
 747         }
 748 done:
 749         return rc;
 750 }
 751
 752 static void fetch_bit_operand(struct decode_cache *c)
 753 {
 754         long sv, mask;
 755
 756         if (c->dst.type == OP_MEM && c->src.type == OP_REG) {
 757                 mask = ~(c->dst.bytes * 8 - 1);
 758
 759                 if (c->src.bytes == 2)
 760                         sv = (s16)c->src.val & (s16)mask;
 761                 else if (c->src.bytes == 4)
 762                         sv = (s32)c->src.val & (s32)mask;
 763
 764                 c->dst.addr.mem += (sv >> 3);
 765         }
 766
 767         /* only subword offset */
 768         c->src.val &= (c->dst.bytes << 3) - 1;
 769 }
 770
 771 static int read_emulated(struct x86_emulate_ctxt *ctxt,
 772                          struct x86_emulate_ops *ops,
 773                          unsigned long addr, void *dest, unsigned size)
 774 {
 775         int rc;
 776         struct read_cache *mc = &ctxt->decode.mem_read;
 777         u32 err;
 778
 779         while (size) {
 780                 int n = min(size, 8u);
 781                 size -= n;
 782                 if (mc->pos < mc->end)
 783                         goto read_cached;
 784
 785                 rc = ops->read_emulated(addr, mc->data + mc->end, n, &err,
 786                                         ctxt->vcpu);
 787                 if (rc == X86EMUL_PROPAGATE_FAULT)
 788                         emulate_pf(ctxt, addr, err);
 789                 if (rc != X86EMUL_CONTINUE)
 790                         return rc;
 791                 mc->end += n;
 792
 793         read_cached:
 794                 memcpy(dest, mc->data + mc->pos, n);
 795                 mc->pos += n;
 796                 dest += n;
 797                 addr += n;
 798         }
 799         return X86EMUL_CONTINUE;
 800 }
 801
 802 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
 803                            struct x86_emulate_ops *ops,
 804                            unsigned int size, unsigned short port,
 805                            void *dest)
 806 {
 807         struct read_cache *rc = &ctxt->decode.io_read;
 808
 809         if (rc->pos == rc->end) { /* refill pio read ahead */
 810                 struct decode_cache *c = &ctxt->decode;
 811                 unsigned int in_page, n;
 812                 unsigned int count = c->rep_prefix ?
 813                         address_mask(c, c->regs[VCPU_REGS_RCX]) : 1;
 814                 in_page = (ctxt->eflags & EFLG_DF) ?
 815                         offset_in_page(c->regs[VCPU_REGS_RDI]) :
 816                         PAGE_SIZE - offset_in_page(c->regs[VCPU_REGS_RDI]);
 817                 n = min(min(in_page, (unsigned int)sizeof(rc->data)) / size,
 818                         count);
 819                 if (n == 0)
 820                         n = 1;
 821                 rc->pos = rc->end = 0;
 822                 if (!ops->pio_in_emulated(size, port, rc->data, n, ctxt->vcpu))
 823                         return 0;
 824                 rc->end = n * size;
 825         }
 826
 827         memcpy(dest, rc->data + rc->pos, size);
 828         rc->pos += size;
 829         return 1;
 830 }
 831
 832 static u32 desc_limit_scaled(struct desc_struct *desc)
 833 {
 834         u32 limit = get_desc_limit(desc);
 835
 836         return desc->g ? (limit << 12) | 0xfff : limit;
 837 }
 838
 839 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
 840                                      struct x86_emulate_ops *ops,
 841                                      u16 selector, struct desc_ptr *dt)
 842 {
 843         if (selector & 1 << 2) {
 844                 struct desc_struct desc;
 845                 memset (dt, 0, sizeof *dt);
 846                 if (!ops->get_cached_descriptor(&desc, VCPU_SREG_LDTR, ctxt->vcpu))
 847                         return;
 848
 849                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
 850                 dt->address = get_desc_base(&desc);
 851         } else
 852                 ops->get_gdt(dt, ctxt->vcpu);
 853 }
 854
 855 /* allowed just for 8 bytes segments */
 856 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
 857                                    struct x86_emulate_ops *ops,
 858                                    u16 selector, struct desc_struct *desc)
 859 {
 860         struct desc_ptr dt;
 861         u16 index = selector >> 3;
 862         int ret;
 863         u32 err;
 864         ulong addr;
 865
 866         get_descriptor_table_ptr(ctxt, ops, selector, &dt);
 867
 868         if (dt.size < index * 8 + 7) {
 869                 emulate_gp(ctxt, selector & 0xfffc);
 870                 return X86EMUL_PROPAGATE_FAULT;
 871         }
 872         addr = dt.address + index * 8;
 873         ret = ops->read_std(addr, desc, sizeof *desc, ctxt->vcpu,  &err);
 874         if (ret == X86EMUL_PROPAGATE_FAULT)
 875                 emulate_pf(ctxt, addr, err);
 876
 877        return ret;
 878 }
 879
 880 /* allowed just for 8 bytes segments */
 881 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
 882                                     struct x86_emulate_ops *ops,
 883                                     u16 selector, struct desc_struct *desc)
 884 {
 885         struct desc_ptr dt;
 886         u16 index = selector >> 3;
 887         u32 err;
 888         ulong addr;
 889         int ret;
 890
 891         get_descriptor_table_ptr(ctxt, ops, selector, &dt);
 892
 893         if (dt.size < index * 8 + 7) {
 894                 emulate_gp(ctxt, selector & 0xfffc);
 895                 return X86EMUL_PROPAGATE_FAULT;
 896         }
 897
 898         addr = dt.address + index * 8;
 899         ret = ops->write_std(addr, desc, sizeof *desc, ctxt->vcpu, &err);
 900         if (ret == X86EMUL_PROPAGATE_FAULT)
 901                 emulate_pf(ctxt, addr, err);
 902
 903         return ret;
 904 }
 905
 906 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
 907                                    struct x86_emulate_ops *ops,
 908                                    u16 selector, int seg)
 909 {
 910         struct desc_struct seg_desc;
 911         u8 dpl, rpl, cpl;
 912         unsigned err_vec = GP_VECTOR;
 913         u32 err_code = 0;
 914         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
 915         int ret;
 916
 917         memset(&seg_desc, 0, sizeof seg_desc);
 918
 919         if ((seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86)
 920             || ctxt->mode == X86EMUL_MODE_REAL) {
 921                 /* set real mode segment descriptor */
 922                 set_desc_base(&seg_desc, selector << 4);
 923                 set_desc_limit(&seg_desc, 0xffff);
 924                 seg_desc.type = 3;
 925                 seg_desc.p = 1;
 926                 seg_desc.s = 1;
 927                 goto load;
 928         }
 929
 930         /* NULL selector is not valid for TR, CS and SS */
 931         if ((seg == VCPU_SREG_CS || seg == VCPU_SREG_SS || seg == VCPU_SREG_TR)
 932             && null_selector)
 933                 goto exception;
 934
 935         /* TR should be in GDT only */
 936         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
 937                 goto exception;
 938
 939         if (null_selector) /* for NULL selector skip all following checks */
 940                 goto load;
 941
 942         ret = read_segment_descriptor(ctxt, ops, selector, &seg_desc);
 943         if (ret != X86EMUL_CONTINUE)
 944                 return ret;
 945
 946         err_code = selector & 0xfffc;
 947         err_vec = GP_VECTOR;
 948
 949         /* can't load system descriptor into segment selecor */
 950         if (seg <= VCPU_SREG_GS && !seg_desc.s)
 951                 goto exception;
 952
 953         if (!seg_desc.p) {
 954                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
 955                 goto exception;
 956         }
 957
 958         rpl = selector & 3;
 959         dpl = seg_desc.dpl;
 960         cpl = ops->cpl(ctxt->vcpu);
 961
 962         switch (seg) {
 963         case VCPU_SREG_SS:
 964                 /*
 965                  * segment is not a writable data segment or segment
 966                  * selector's RPL != CPL or segment selector's RPL != CPL
 967                  */
 968                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
 969                         goto exception;
 970                 break;
 971         case VCPU_SREG_CS:
 972                 if (!(seg_desc.type & 8))
 973                         goto exception;
 974
 975                 if (seg_desc.type & 4) {
 976                         /* conforming */
 977                         if (dpl > cpl)
 978                                 goto exception;
 979                 } else {
 980                         /* nonconforming */
 981                         if (rpl > cpl || dpl != cpl)
 982                                 goto exception;
 983                 }
 984                 /* CS(RPL) <- CPL */
 985                 selector = (selector & 0xfffc) | cpl;
 986                 break;
 987         case VCPU_SREG_TR:
 988                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
 989                         goto exception;
 990                 break;
 991         case VCPU_SREG_LDTR:
 992                 if (seg_desc.s || seg_desc.type != 2)
 993                         goto exception;
 994                 break;
 995         default: /*  DS, ES, FS, or GS */
 996                 /*
 997                  * segment is not a data or readable code segment or
 998                  * ((segment is a data or nonconforming code segment)
 999                  * and (both RPL and CPL > DPL))
1000                  */
1001                 if ((seg_desc.type & 0xa) == 0x8 ||
1002                     (((seg_desc.type & 0xc) != 0xc) &&
1003                      (rpl > dpl && cpl > dpl)))
1004                         goto exception;
1005                 break;
1006         }
1007
1008         if (seg_desc.s) {
1009                 /* mark segment as accessed */
1010                 seg_desc.type |= 1;
1011                 ret = write_segment_descriptor(ctxt, ops, selector, &seg_desc);
1012                 if (ret != X86EMUL_CONTINUE)
1013                         return ret;
1014         }
1015 load:
1016         ops->set_segment_selector(selector, seg, ctxt->vcpu);
1017         ops->set_cached_descriptor(&seg_desc, seg, ctxt->vcpu);
1018         return X86EMUL_CONTINUE;
1019 exception:
1020         emulate_exception(ctxt, err_vec, err_code, true);
1021         return X86EMUL_PROPAGATE_FAULT;
1022 }
1023
1024 static void write_register_operand(struct operand *op)
1025 {
1026         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
1027         switch (op->bytes) {
1028         case 1:
1029                 *(u8 *)op->addr.reg = (u8)op->val;
1030                 break;
1031         case 2:
1032                 *(u16 *)op->addr.reg = (u16)op->val;
1033                 break;
1034         case 4:
1035                 *op->addr.reg = (u32)op->val;
1036                 break;  /* 64b: zero-extend */
1037         case 8:
1038                 *op->addr.reg = op->val;
1039                 break;
1040         }
1041 }
1042
1043 static inline int writeback(struct x86_emulate_ctxt *ctxt,
1044                             struct x86_emulate_ops *ops)
1045 {
1046         int rc;
1047         struct decode_cache *c = &ctxt->decode;
1048         u32 err;
1049
1050         switch (c->dst.type) {
1051         case OP_REG:
1052                 write_register_operand(&c->dst);
1053                 break;
1054         case OP_MEM:
1055                 if (c->lock_prefix)
1056                         rc = ops->cmpxchg_emulated(
1057                                         c->dst.addr.mem,
1058                                         &c->dst.orig_val,
1059                                         &c->dst.val,
1060                                         c->dst.bytes,
1061                                         &err,
1062                                         ctxt->vcpu);
1063                 else
1064                         rc = ops->write_emulated(
1065                                         c->dst.addr.mem,
1066                                         &c->dst.val,
1067                                         c->dst.bytes,
1068                                         &err,
1069                                         ctxt->vcpu);
1070                 if (rc == X86EMUL_PROPAGATE_FAULT)
1071                         emulate_pf(ctxt, c->dst.addr.mem, err);
1072                 if (rc != X86EMUL_CONTINUE)
1073                         return rc;
1074                 break;
1075         case OP_NONE:
1076                 /* no writeback */
1077                 break;
1078         default:
1079                 break;
1080         }
1081         return X86EMUL_CONTINUE;
1082 }
1083
1084 static inline void emulate_push(struct x86_emulate_ctxt *ctxt,
1085                                 struct x86_emulate_ops *ops)
1086 {
1087         struct decode_cache *c = &ctxt->decode;
1088
1089         c->dst.type  = OP_MEM;
1090         c->dst.bytes = c->op_bytes;
1091         c->dst.val = c->src.val;
1092         register_address_increment(c, &c->regs[VCPU_REGS_RSP], -c->op_bytes);
1093         c->dst.addr.mem = register_address(c, ss_base(ctxt, ops),
1094                                            c->regs[VCPU_REGS_RSP]);
1095 }
1096
1097 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1098                        struct x86_emulate_ops *ops,
1099                        void *dest, int len)
1100 {
1101         struct decode_cache *c = &ctxt->decode;
1102         int rc;
1103
1104         rc = read_emulated(ctxt, ops, register_address(c, ss_base(ctxt, ops),
1105                                                        c->regs[VCPU_REGS_RSP]),
1106                            dest, len);
1107         if (rc != X86EMUL_CONTINUE)
1108                 return rc;
1109
1110         register_address_increment(c, &c->regs[VCPU_REGS_RSP], len);
1111         return rc;
1112 }
1113
1114 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1115                        struct x86_emulate_ops *ops,
1116                        void *dest, int len)
1117 {
1118         int rc;
1119         unsigned long val, change_mask;
1120         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1121         int cpl = ops->cpl(ctxt->vcpu);
1122
1123         rc = emulate_pop(ctxt, ops, &val, len);
1124         if (rc != X86EMUL_CONTINUE)
1125                 return rc;
1126
1127         change_mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_OF
1128                 | EFLG_TF | EFLG_DF | EFLG_NT | EFLG_RF | EFLG_AC | EFLG_ID;
1129
1130         switch(ctxt->mode) {
1131         case X86EMUL_MODE_PROT64:
1132         case X86EMUL_MODE_PROT32:
1133         case X86EMUL_MODE_PROT16:
1134                 if (cpl == 0)
1135                         change_mask |= EFLG_IOPL;
1136                 if (cpl <= iopl)
1137                         change_mask |= EFLG_IF;
1138                 break;
1139         case X86EMUL_MODE_VM86:
1140                 if (iopl < 3) {
1141                         emulate_gp(ctxt, 0);
1142                         return X86EMUL_PROPAGATE_FAULT;
1143                 }
1144                 change_mask |= EFLG_IF;
1145                 break;
1146         default: /* real mode */
1147                 change_mask |= (EFLG_IOPL | EFLG_IF);
1148                 break;
1149         }
1150
1151         *(unsigned long *)dest =
1152                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1153
1154         return rc;
1155 }
1156
1157 static void emulate_push_sreg(struct x86_emulate_ctxt *ctxt,
1158                               struct x86_emulate_ops *ops, int seg)
1159 {
1160         struct decode_cache *c = &ctxt->decode;
1161
1162         c->src.val = ops->get_segment_selector(seg, ctxt->vcpu);
1163
1164         emulate_push(ctxt, ops);
1165 }
1166
1167 static int emulate_pop_sreg(struct x86_emulate_ctxt *ctxt,
1168                              struct x86_emulate_ops *ops, int seg)
1169 {
1170         struct decode_cache *c = &ctxt->decode;
1171         unsigned long selector;
1172         int rc;
1173
1174         rc = emulate_pop(ctxt, ops, &selector, c->op_bytes);
1175         if (rc != X86EMUL_CONTINUE)
1176                 return rc;
1177
1178         rc = load_segment_descriptor(ctxt, ops, (u16)selector, seg);
1179         return rc;
1180 }
1181
1182 static int emulate_pusha(struct x86_emulate_ctxt *ctxt,
1183                           struct x86_emulate_ops *ops)
1184 {
1185         struct decode_cache *c = &ctxt->decode;
1186         unsigned long old_esp = c->regs[VCPU_REGS_RSP];
1187         int rc = X86EMUL_CONTINUE;
1188         int reg = VCPU_REGS_RAX;
1189
1190         while (reg <= VCPU_REGS_RDI) {
1191                 (reg == VCPU_REGS_RSP) ?
1192                 (c->src.val = old_esp) : (c->src.val = c->regs[reg]);
1193
1194                 emulate_push(ctxt, ops);
1195
1196                 rc = writeback(ctxt, ops);
1197                 if (rc != X86EMUL_CONTINUE)
1198                         return rc;
1199
1200                 ++reg;
1201         }
1202
1203         /* Disable writeback. */
1204         c->dst.type = OP_NONE;
1205
1206         return rc;
1207 }
1208
1209 static int emulate_popa(struct x86_emulate_ctxt *ctxt,
1210                         struct x86_emulate_ops *ops)
1211 {
1212         struct decode_cache *c = &ctxt->decode;
1213         int rc = X86EMUL_CONTINUE;
1214         int reg = VCPU_REGS_RDI;
1215
1216         while (reg >= VCPU_REGS_RAX) {
1217                 if (reg == VCPU_REGS_RSP) {
1218                         register_address_increment(c, &c->regs[VCPU_REGS_RSP],
1219                                                         c->op_bytes);
1220                         --reg;
1221                 }
1222
1223                 rc = emulate_pop(ctxt, ops, &c->regs[reg], c->op_bytes);
1224                 if (rc != X86EMUL_CONTINUE)
1225                         break;
1226                 --reg;
1227         }
1228         return rc;
1229 }
1230
1231 int emulate_int_real(struct x86_emulate_ctxt *ctxt,
1232                                struct x86_emulate_ops *ops, int irq)
1233 {
1234         struct decode_cache *c = &ctxt->decode;
1235         int rc;
1236         struct desc_ptr dt;
1237         gva_t cs_addr;
1238         gva_t eip_addr;
1239         u16 cs, eip;
1240         u32 err;
1241
1242         /* TODO: Add limit checks */
1243         c->src.val = ctxt->eflags;
1244         emulate_push(ctxt, ops);
1245         rc = writeback(ctxt, ops);
1246         if (rc != X86EMUL_CONTINUE)
1247                 return rc;
1248
1249         ctxt->eflags &= ~(EFLG_IF | EFLG_TF | EFLG_AC);
1250
1251         c->src.val = ops->get_segment_selector(VCPU_SREG_CS, ctxt->vcpu);
1252         emulate_push(ctxt, ops);
1253         rc = writeback(ctxt, ops);
1254         if (rc != X86EMUL_CONTINUE)
1255                 return rc;
1256
1257         c->src.val = c->eip;
1258         emulate_push(ctxt, ops);
1259         rc = writeback(ctxt, ops);
1260         if (rc != X86EMUL_CONTINUE)
1261                 return rc;
1262
1263         c->dst.type = OP_NONE;
1264
1265         ops->get_idt(&dt, ctxt->vcpu);
1266
1267         eip_addr = dt.address + (irq << 2);
1268         cs_addr = dt.address + (irq << 2) + 2;
1269
1270         rc = ops->read_std(cs_addr, &cs, 2, ctxt->vcpu, &err);
1271         if (rc != X86EMUL_CONTINUE)
1272                 return rc;
1273
1274         rc = ops->read_std(eip_addr, &eip, 2, ctxt->vcpu, &err);
1275         if (rc != X86EMUL_CONTINUE)
1276                 return rc;
1277
1278         rc = load_segment_descriptor(ctxt, ops, cs, VCPU_SREG_CS);
1279         if (rc != X86EMUL_CONTINUE)
1280                 return rc;
1281
1282         c->eip = eip;
1283
1284         return rc;
1285 }
1286
1287 static int emulate_int(struct x86_emulate_ctxt *ctxt,
1288                        struct x86_emulate_ops *ops, int irq)
1289 {
1290         switch(ctxt->mode) {
1291         case X86EMUL_MODE_REAL:
1292                 return emulate_int_real(ctxt, ops, irq);
1293         case X86EMUL_MODE_VM86:
1294         case X86EMUL_MODE_PROT16:
1295         case X86EMUL_MODE_PROT32:
1296         case X86EMUL_MODE_PROT64:
1297         default:
1298                 /* Protected mode interrupts unimplemented yet */
1299                 return X86EMUL_UNHANDLEABLE;
1300         }
1301 }
1302
1303 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt,
1304                              struct x86_emulate_ops *ops)
1305 {
1306         struct decode_cache *c = &ctxt->decode;
1307         int rc = X86EMUL_CONTINUE;
1308         unsigned long temp_eip = 0;
1309         unsigned long temp_eflags = 0;
1310         unsigned long cs = 0;
1311         unsigned long mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_TF |
1312                              EFLG_IF | EFLG_DF | EFLG_OF | EFLG_IOPL | EFLG_NT | EFLG_RF |
1313                              EFLG_AC | EFLG_ID | (1 << 1); /* Last one is the reserved bit */
1314         unsigned long vm86_mask = EFLG_VM | EFLG_VIF | EFLG_VIP;
1315
1316         /* TODO: Add stack limit check */
1317
1318         rc = emulate_pop(ctxt, ops, &temp_eip, c->op_bytes);
1319
1320         if (rc != X86EMUL_CONTINUE)
1321                 return rc;
1322
1323         if (temp_eip & ~0xffff) {
1324                 emulate_gp(ctxt, 0);
1325                 return X86EMUL_PROPAGATE_FAULT;
1326         }
1327
1328         rc = emulate_pop(ctxt, ops, &cs, c->op_bytes);
1329
1330         if (rc != X86EMUL_CONTINUE)
1331                 return rc;
1332
1333         rc = emulate_pop(ctxt, ops, &temp_eflags, c->op_bytes);
1334
1335         if (rc != X86EMUL_CONTINUE)
1336                 return rc;
1337
1338         rc = load_segment_descriptor(ctxt, ops, (u16)cs, VCPU_SREG_CS);
1339
1340         if (rc != X86EMUL_CONTINUE)
1341                 return rc;
1342
1343         c->eip = temp_eip;
1344
1345
1346         if (c->op_bytes == 4)
1347                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
1348         else if (c->op_bytes == 2) {
1349                 ctxt->eflags &= ~0xffff;
1350                 ctxt->eflags |= temp_eflags;
1351         }
1352
1353         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
1354         ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
1355
1356         return rc;
1357 }
1358
1359 static inline int emulate_iret(struct x86_emulate_ctxt *ctxt,
1360                                     struct x86_emulate_ops* ops)
1361 {
1362         switch(ctxt->mode) {
1363         case X86EMUL_MODE_REAL:
1364                 return emulate_iret_real(ctxt, ops);
1365         case X86EMUL_MODE_VM86:
1366         case X86EMUL_MODE_PROT16:
1367         case X86EMUL_MODE_PROT32:
1368         case X86EMUL_MODE_PROT64:
1369         default:
1370                 /* iret from protected mode unimplemented yet */
1371                 return X86EMUL_UNHANDLEABLE;
1372         }
1373 }
1374
1375 static inline int emulate_grp1a(struct x86_emulate_ctxt *ctxt,
1376                                 struct x86_emulate_ops *ops)
1377 {
1378         struct decode_cache *c = &ctxt->decode;
1379
1380         return emulate_pop(ctxt, ops, &c->dst.val, c->dst.bytes);
1381 }
1382
1383 static inline void emulate_grp2(struct x86_emulate_ctxt *ctxt)
1384 {
1385         struct decode_cache *c = &ctxt->decode;
1386         switch (c->modrm_reg) {
1387         case 0: /* rol */
1388                 emulate_2op_SrcB("rol", c->src, c->dst, ctxt->eflags);
1389                 break;
1390         case 1: /* ror */
1391                 emulate_2op_SrcB("ror", c->src, c->dst, ctxt->eflags);
1392                 break;
1393         case 2: /* rcl */
1394                 emulate_2op_SrcB("rcl", c->src, c->dst, ctxt->eflags);
1395                 break;
1396         case 3: /* rcr */
1397                 emulate_2op_SrcB("rcr", c->src, c->dst, ctxt->eflags);
1398                 break;
1399         case 4: /* sal/shl */
1400         case 6: /* sal/shl */
1401                 emulate_2op_SrcB("sal", c->src, c->dst, ctxt->eflags);
1402                 break;
1403         case 5: /* shr */
1404                 emulate_2op_SrcB("shr", c->src, c->dst, ctxt->eflags);
1405                 break;
1406         case 7: /* sar */
1407                 emulate_2op_SrcB("sar", c->src, c->dst, ctxt->eflags);
1408                 break;
1409         }
1410 }
1411
1412 static inline int emulate_grp3(struct x86_emulate_ctxt *ctxt,
1413                                struct x86_emulate_ops *ops)
1414 {
1415         struct decode_cache *c = &ctxt->decode;
1416         unsigned long *rax = &c->regs[VCPU_REGS_RAX];
1417         unsigned long *rdx = &c->regs[VCPU_REGS_RDX];
1418
1419         switch (c->modrm_reg) {
1420         case 0 ... 1:   /* test */
1421                 emulate_2op_SrcV("test", c->src, c->dst, ctxt->eflags);
1422                 break;
1423         case 2: /* not */
1424                 c->dst.val = ~c->dst.val;
1425                 break;
1426         case 3: /* neg */
1427                 emulate_1op("neg", c->dst, ctxt->eflags);
1428                 break;
1429         case 4: /* mul */
1430                 emulate_1op_rax_rdx("mul", c->src, *rax, *rdx, ctxt->eflags);
1431                 break;
1432         case 5: /* imul */
1433                 emulate_1op_rax_rdx("imul", c->src, *rax, *rdx, ctxt->eflags);
1434                 break;
1435         case 6: /* div */
1436                 emulate_1op_rax_rdx("div", c->src, *rax, *rdx, ctxt->eflags);
1437                 break;
1438         case 7: /* idiv */
1439                 emulate_1op_rax_rdx("idiv", c->src, *rax, *rdx, ctxt->eflags);
1440                 break;
1441         default:
1442                 return X86EMUL_UNHANDLEABLE;
1443         }
1444         return X86EMUL_CONTINUE;
1445 }
1446
1447 static inline int emulate_grp45(struct x86_emulate_ctxt *ctxt,
1448                                struct x86_emulate_ops *ops)
1449 {
1450         struct decode_cache *c = &ctxt->decode;
1451
1452         switch (c->modrm_reg) {
1453         case 0: /* inc */
1454                 emulate_1op("inc", c->dst, ctxt->eflags);
1455                 break;
1456         case 1: /* dec */
1457                 emulate_1op("dec", c->dst, ctxt->eflags);
1458                 break;
1459         case 2: /* call near abs */ {
1460                 long int old_eip;
1461                 old_eip = c->eip;
1462                 c->eip = c->src.val;
1463                 c->src.val = old_eip;
1464                 emulate_push(ctxt, ops);
1465                 break;
1466         }
1467         case 4: /* jmp abs */
1468                 c->eip = c->src.val;
1469                 break;
1470         case 6: /* push */
1471                 emulate_push(ctxt, ops);
1472                 break;
1473         }
1474         return X86EMUL_CONTINUE;
1475 }
1476
1477 static inline int emulate_grp9(struct x86_emulate_ctxt *ctxt,
1478                                struct x86_emulate_ops *ops)
1479 {
1480         struct decode_cache *c = &ctxt->decode;
1481         u64 old = c->dst.orig_val64;
1482
1483         if (((u32) (old >> 0) != (u32) c->regs[VCPU_REGS_RAX]) ||
1484             ((u32) (old >> 32) != (u32) c->regs[VCPU_REGS_RDX])) {
1485                 c->regs[VCPU_REGS_RAX] = (u32) (old >> 0);
1486                 c->regs[VCPU_REGS_RDX] = (u32) (old >> 32);
1487                 ctxt->eflags &= ~EFLG_ZF;
1488         } else {
1489                 c->dst.val64 = ((u64)c->regs[VCPU_REGS_RCX] << 32) |
1490                         (u32) c->regs[VCPU_REGS_RBX];
1491
1492                 ctxt->eflags |= EFLG_ZF;
1493         }
1494         return X86EMUL_CONTINUE;
1495 }
1496
1497 static int emulate_ret_far(struct x86_emulate_ctxt *ctxt,
1498                            struct x86_emulate_ops *ops)
1499 {
1500         struct decode_cache *c = &ctxt->decode;
1501         int rc;
1502         unsigned long cs;
1503
1504         rc = emulate_pop(ctxt, ops, &c->eip, c->op_bytes);
1505         if (rc != X86EMUL_CONTINUE)
1506                 return rc;
1507         if (c->op_bytes == 4)
1508                 c->eip = (u32)c->eip;
1509         rc = emulate_pop(ctxt, ops, &cs, c->op_bytes);
1510         if (rc != X86EMUL_CONTINUE)
1511                 return rc;
1512         rc = load_segment_descriptor(ctxt, ops, (u16)cs, VCPU_SREG_CS);
1513         return rc;
1514 }
1515
1516 static int emulate_load_segment(struct x86_emulate_ctxt *ctxt,
1517                            struct x86_emulate_ops *ops, int seg)
1518 {
1519         struct decode_cache *c = &ctxt->decode;
1520         unsigned short sel;
1521         int rc;
1522
1523         memcpy(&sel, c->src.valptr + c->op_bytes, 2);
1524
1525         rc = load_segment_descriptor(ctxt, ops, sel, seg);
1526         if (rc != X86EMUL_CONTINUE)
1527                 return rc;
1528
1529         c->dst.val = c->src.val;
1530         return rc;
1531 }
1532
1533 static inline void
1534 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
1535                         struct x86_emulate_ops *ops, struct desc_struct *cs,
1536                         struct desc_struct *ss)
1537 {
1538         memset(cs, 0, sizeof(struct desc_struct));
1539         ops->get_cached_descriptor(cs, VCPU_SREG_CS, ctxt->vcpu);
1540         memset(ss, 0, sizeof(struct desc_struct));
1541
1542         cs->l = 0;              /* will be adjusted later */
1543         set_desc_base(cs, 0);   /* flat segment */
1544         cs->g = 1;              /* 4kb granularity */
1545         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
1546         cs->type = 0x0b;        /* Read, Execute, Accessed */
1547         cs->s = 1;
1548         cs->dpl = 0;            /* will be adjusted later */
1549         cs->p = 1;
1550         cs->d = 1;
1551
1552         set_desc_base(ss, 0);   /* flat segment */
1553         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
1554         ss->g = 1;              /* 4kb granularity */
1555         ss->s = 1;
1556         ss->type = 0x03;        /* Read/Write, Accessed */
1557         ss->d = 1;              /* 32bit stack segment */
1558         ss->dpl = 0;
1559         ss->p = 1;
1560 }
1561
1562 static int
1563 emulate_syscall(struct x86_emulate_ctxt *ctxt, struct x86_emulate_ops *ops)
1564 {
1565         struct decode_cache *c = &ctxt->decode;
1566         struct desc_struct cs, ss;
1567         u64 msr_data;
1568         u16 cs_sel, ss_sel;
1569
1570         /* syscall is not available in real mode */
1571         if (ctxt->mode == X86EMUL_MODE_REAL ||
1572             ctxt->mode == X86EMUL_MODE_VM86) {
1573                 emulate_ud(ctxt);
1574                 return X86EMUL_PROPAGATE_FAULT;
1575         }
1576
1577         setup_syscalls_segments(ctxt, ops, &cs, &ss);
1578
1579         ops->get_msr(ctxt->vcpu, MSR_STAR, &msr_data);
1580         msr_data >>= 32;
1581         cs_sel = (u16)(msr_data & 0xfffc);
1582         ss_sel = (u16)(msr_data + 8);
1583
1584         if (is_long_mode(ctxt->vcpu)) {
1585                 cs.d = 0;
1586                 cs.l = 1;
1587         }
1588         ops->set_cached_descriptor(&cs, VCPU_SREG_CS, ctxt->vcpu);
1589         ops->set_segment_selector(cs_sel, VCPU_SREG_CS, ctxt->vcpu);
1590         ops->set_cached_descriptor(&ss, VCPU_SREG_SS, ctxt->vcpu);
1591         ops->set_segment_selector(ss_sel, VCPU_SREG_SS, ctxt->vcpu);
1592
1593         c->regs[VCPU_REGS_RCX] = c->eip;
1594         if (is_long_mode(ctxt->vcpu)) {
1595 #ifdef CONFIG_X86_64
1596                 c->regs[VCPU_REGS_R11] = ctxt->eflags & ~EFLG_RF;
1597
1598                 ops->get_msr(ctxt->vcpu,
1599                              ctxt->mode == X86EMUL_MODE_PROT64 ?
1600                              MSR_LSTAR : MSR_CSTAR, &msr_data);
1601                 c->eip = msr_data;
1602
1603                 ops->get_msr(ctxt->vcpu, MSR_SYSCALL_MASK, &msr_data);
1604                 ctxt->eflags &= ~(msr_data | EFLG_RF);
1605 #endif
1606         } else {
1607                 /* legacy mode */
1608                 ops->get_msr(ctxt->vcpu, MSR_STAR, &msr_data);
1609                 c->eip = (u32)msr_data;
1610
1611                 ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
1612         }
1613
1614         return X86EMUL_CONTINUE;
1615 }
1616
1617 static int
1618 emulate_sysenter(struct x86_emulate_ctxt *ctxt, struct x86_emulate_ops *ops)
1619 {
1620         struct decode_cache *c = &ctxt->decode;
1621         struct desc_struct cs, ss;
1622         u64 msr_data;
1623         u16 cs_sel, ss_sel;
1624
1625         /* inject #GP if in real mode */
1626         if (ctxt->mode == X86EMUL_MODE_REAL) {
1627                 emulate_gp(ctxt, 0);
1628                 return X86EMUL_PROPAGATE_FAULT;
1629         }
1630
1631         /* XXX sysenter/sysexit have not been tested in 64bit mode.
1632         * Therefore, we inject an #UD.
1633         */
1634         if (ctxt->mode == X86EMUL_MODE_PROT64) {
1635                 emulate_ud(ctxt);
1636                 return X86EMUL_PROPAGATE_FAULT;
1637         }
1638
1639         setup_syscalls_segments(ctxt, ops, &cs, &ss);
1640
1641         ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_CS, &msr_data);
1642         switch (ctxt->mode) {
1643         case X86EMUL_MODE_PROT32:
1644                 if ((msr_data & 0xfffc) == 0x0) {
1645                         emulate_gp(ctxt, 0);
1646                         return X86EMUL_PROPAGATE_FAULT;
1647                 }
1648                 break;
1649         case X86EMUL_MODE_PROT64:
1650                 if (msr_data == 0x0) {
1651                         emulate_gp(ctxt, 0);
1652                         return X86EMUL_PROPAGATE_FAULT;
1653                 }
1654                 break;
1655         }
1656
1657         ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
1658         cs_sel = (u16)msr_data;
1659         cs_sel &= ~SELECTOR_RPL_MASK;
1660         ss_sel = cs_sel + 8;
1661         ss_sel &= ~SELECTOR_RPL_MASK;
1662         if (ctxt->mode == X86EMUL_MODE_PROT64
1663                 || is_long_mode(ctxt->vcpu)) {
1664                 cs.d = 0;
1665                 cs.l = 1;
1666         }
1667
1668         ops->set_cached_descriptor(&cs, VCPU_SREG_CS, ctxt->vcpu);
1669         ops->set_segment_selector(cs_sel, VCPU_SREG_CS, ctxt->vcpu);
1670         ops->set_cached_descriptor(&ss, VCPU_SREG_SS, ctxt->vcpu);
1671         ops->set_segment_selector(ss_sel, VCPU_SREG_SS, ctxt->vcpu);
1672
1673         ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_EIP, &msr_data);
1674         c->eip = msr_data;
1675
1676         ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_ESP, &msr_data);
1677         c->regs[VCPU_REGS_RSP] = msr_data;
1678
1679         return X86EMUL_CONTINUE;
1680 }
1681
1682 static int
1683 emulate_sysexit(struct x86_emulate_ctxt *ctxt, struct x86_emulate_ops *ops)
1684 {
1685         struct decode_cache *c = &ctxt->decode;
1686         struct desc_struct cs, ss;
1687         u64 msr_data;
1688         int usermode;
1689         u16 cs_sel, ss_sel;
1690
1691         /* inject #GP if in real mode or Virtual 8086 mode */
1692         if (ctxt->mode == X86EMUL_MODE_REAL ||
1693             ctxt->mode == X86EMUL_MODE_VM86) {
1694                 emulate_gp(ctxt, 0);
1695                 return X86EMUL_PROPAGATE_FAULT;
1696         }
1697
1698         setup_syscalls_segments(ctxt, ops, &cs, &ss);
1699
1700         if ((c->rex_prefix & 0x8) != 0x0)
1701                 usermode = X86EMUL_MODE_PROT64;
1702         else
1703                 usermode = X86EMUL_MODE_PROT32;
1704
1705         cs.dpl = 3;
1706         ss.dpl = 3;
1707         ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_CS, &msr_data);
1708         switch (usermode) {
1709         case X86EMUL_MODE_PROT32:
1710                 cs_sel = (u16)(msr_data + 16);
1711                 if ((msr_data & 0xfffc) == 0x0) {
1712                         emulate_gp(ctxt, 0);
1713                         return X86EMUL_PROPAGATE_FAULT;
1714                 }
1715                 ss_sel = (u16)(msr_data + 24);
1716                 break;
1717         case X86EMUL_MODE_PROT64:
1718                 cs_sel = (u16)(msr_data + 32);
1719                 if (msr_data == 0x0) {
1720                         emulate_gp(ctxt, 0);
1721                         return X86EMUL_PROPAGATE_FAULT;
1722                 }
1723                 ss_sel = cs_sel + 8;
1724                 cs.d = 0;
1725                 cs.l = 1;
1726                 break;
1727         }
1728         cs_sel |= SELECTOR_RPL_MASK;
1729         ss_sel |= SELECTOR_RPL_MASK;
1730
1731         ops->set_cached_descriptor(&cs, VCPU_SREG_CS, ctxt->vcpu);
1732         ops->set_segment_selector(cs_sel, VCPU_SREG_CS, ctxt->vcpu);
1733         ops->set_cached_descriptor(&ss, VCPU_SREG_SS, ctxt->vcpu);
1734         ops->set_segment_selector(ss_sel, VCPU_SREG_SS, ctxt->vcpu);
1735
1736         c->eip = c->regs[VCPU_REGS_RDX];
1737         c->regs[VCPU_REGS_RSP] = c->regs[VCPU_REGS_RCX];
1738
1739         return X86EMUL_CONTINUE;
1740 }
1741
1742 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt,
1743                               struct x86_emulate_ops *ops)
1744 {
1745         int iopl;
1746         if (ctxt->mode == X86EMUL_MODE_REAL)
1747                 return false;
1748         if (ctxt->mode == X86EMUL_MODE_VM86)
1749                 return true;
1750         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1751         return ops->cpl(ctxt->vcpu) > iopl;
1752 }
1753
1754 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
1755                                             struct x86_emulate_ops *ops,
1756                                             u16 port, u16 len)
1757 {
1758         struct desc_struct tr_seg;
1759         int r;
1760         u16 io_bitmap_ptr;
1761         u8 perm, bit_idx = port & 0x7;
1762         unsigned mask = (1 << len) - 1;
1763
1764         ops->get_cached_descriptor(&tr_seg, VCPU_SREG_TR, ctxt->vcpu);
1765         if (!tr_seg.p)
1766                 return false;
1767         if (desc_limit_scaled(&tr_seg) < 103)
1768                 return false;
1769         r = ops->read_std(get_desc_base(&tr_seg) + 102, &io_bitmap_ptr, 2,
1770                           ctxt->vcpu, NULL);
1771         if (r != X86EMUL_CONTINUE)
1772                 return false;
1773         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
1774                 return false;
1775         r = ops->read_std(get_desc_base(&tr_seg) + io_bitmap_ptr + port/8,
1776                           &perm, 1, ctxt->vcpu, NULL);
1777         if (r != X86EMUL_CONTINUE)
1778                 return false;
1779         if ((perm >> bit_idx) & mask)
1780                 return false;
1781         return true;
1782 }
1783
1784 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
1785                                  struct x86_emulate_ops *ops,
1786                                  u16 port, u16 len)
1787 {
1788         if (ctxt->perm_ok)
1789                 return true;
1790
1791         if (emulator_bad_iopl(ctxt, ops))
1792                 if (!emulator_io_port_access_allowed(ctxt, ops, port, len))
1793                         return false;
1794
1795         ctxt->perm_ok = true;
1796
1797         return true;
1798 }
1799
1800 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
1801                                 struct x86_emulate_ops *ops,
1802                                 struct tss_segment_16 *tss)
1803 {
1804         struct decode_cache *c = &ctxt->decode;
1805
1806         tss->ip = c->eip;
1807         tss->flag = ctxt->eflags;
1808         tss->ax = c->regs[VCPU_REGS_RAX];
1809         tss->cx = c->regs[VCPU_REGS_RCX];
1810         tss->dx = c->regs[VCPU_REGS_RDX];
1811         tss->bx = c->regs[VCPU_REGS_RBX];
1812         tss->sp = c->regs[VCPU_REGS_RSP];
1813         tss->bp = c->regs[VCPU_REGS_RBP];
1814         tss->si = c->regs[VCPU_REGS_RSI];
1815         tss->di = c->regs[VCPU_REGS_RDI];
1816
1817         tss->es = ops->get_segment_selector(VCPU_SREG_ES, ctxt->vcpu);
1818         tss->cs = ops->get_segment_selector(VCPU_SREG_CS, ctxt->vcpu);
1819         tss->ss = ops->get_segment_selector(VCPU_SREG_SS, ctxt->vcpu);
1820         tss->ds = ops->get_segment_selector(VCPU_SREG_DS, ctxt->vcpu);
1821         tss->ldt = ops->get_segment_selector(VCPU_SREG_LDTR, ctxt->vcpu);
1822 }
1823
1824 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
1825                                  struct x86_emulate_ops *ops,
1826                                  struct tss_segment_16 *tss)
1827 {
1828         struct decode_cache *c = &ctxt->decode;
1829         int ret;
1830
1831         c->eip = tss->ip;
1832         ctxt->eflags = tss->flag | 2;
1833         c->regs[VCPU_REGS_RAX] = tss->ax;
1834         c->regs[VCPU_REGS_RCX] = tss->cx;
1835         c->regs[VCPU_REGS_RDX] = tss->dx;
1836         c->regs[VCPU_REGS_RBX] = tss->bx;
1837         c->regs[VCPU_REGS_RSP] = tss->sp;
1838         c->regs[VCPU_REGS_RBP] = tss->bp;
1839         c->regs[VCPU_REGS_RSI] = tss->si;
1840         c->regs[VCPU_REGS_RDI] = tss->di;
1841
1842         /*
1843          * SDM says that segment selectors are loaded before segment
1844          * descriptors
1845          */
1846         ops->set_segment_selector(tss->ldt, VCPU_SREG_LDTR, ctxt->vcpu);
1847         ops->set_segment_selector(tss->es, VCPU_SREG_ES, ctxt->vcpu);
1848         ops->set_segment_selector(tss->cs, VCPU_SREG_CS, ctxt->vcpu);
1849         ops->set_segment_selector(tss->ss, VCPU_SREG_SS, ctxt->vcpu);
1850         ops->set_segment_selector(tss->ds, VCPU_SREG_DS, ctxt->vcpu);
1851
1852         /*
1853          * Now load segment descriptors. If fault happenes at this stage
1854          * it is handled in a context of new task
1855          */
1856         ret = load_segment_descriptor(ctxt, ops, tss->ldt, VCPU_SREG_LDTR);
1857         if (ret != X86EMUL_CONTINUE)
1858                 return ret;
1859         ret = load_segment_descriptor(ctxt, ops, tss->es, VCPU_SREG_ES);
1860         if (ret != X86EMUL_CONTINUE)
1861                 return ret;
1862         ret = load_segment_descriptor(ctxt, ops, tss->cs, VCPU_SREG_CS);
1863         if (ret != X86EMUL_CONTINUE)
1864                 return ret;
1865         ret = load_segment_descriptor(ctxt, ops, tss->ss, VCPU_SREG_SS);
1866         if (ret != X86EMUL_CONTINUE)
1867                 return ret;
1868         ret = load_segment_descriptor(ctxt, ops, tss->ds, VCPU_SREG_DS);
1869         if (ret != X86EMUL_CONTINUE)
1870                 return ret;
1871
1872         return X86EMUL_CONTINUE;
1873 }
1874
1875 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
1876                           struct x86_emulate_ops *ops,
1877                           u16 tss_selector, u16 old_tss_sel,
1878                           ulong old_tss_base, struct desc_struct *new_desc)
1879 {
1880         struct tss_segment_16 tss_seg;
1881         int ret;
1882         u32 err, new_tss_base = get_desc_base(new_desc);
1883
1884         ret = ops->read_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
1885                             &err);
1886         if (ret == X86EMUL_PROPAGATE_FAULT) {
1887                 /* FIXME: need to provide precise fault address */
1888                 emulate_pf(ctxt, old_tss_base, err);
1889                 return ret;
1890         }
1891
1892         save_state_to_tss16(ctxt, ops, &tss_seg);
1893
1894         ret = ops->write_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
1895                              &err);
1896         if (ret == X86EMUL_PROPAGATE_FAULT) {
1897                 /* FIXME: need to provide precise fault address */
1898                 emulate_pf(ctxt, old_tss_base, err);
1899                 return ret;
1900         }
1901
1902         ret = ops->read_std(new_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
1903                             &err);
1904         if (ret == X86EMUL_PROPAGATE_FAULT) {
1905                 /* FIXME: need to provide precise fault address */
1906                 emulate_pf(ctxt, new_tss_base, err);
1907                 return ret;
1908         }
1909
1910         if (old_tss_sel != 0xffff) {
1911                 tss_seg.prev_task_link = old_tss_sel;
1912
1913                 ret = ops->write_std(new_tss_base,
1914                                      &tss_seg.prev_task_link,
1915                                      sizeof tss_seg.prev_task_link,
1916                                      ctxt->vcpu, &err);
1917                 if (ret == X86EMUL_PROPAGATE_FAULT) {
1918                         /* FIXME: need to provide precise fault address */
1919                         emulate_pf(ctxt, new_tss_base, err);
1920                         return ret;
1921                 }
1922         }
1923
1924         return load_state_from_tss16(ctxt, ops, &tss_seg);
1925 }
1926
1927 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
1928                                 struct x86_emulate_ops *ops,
1929                                 struct tss_segment_32 *tss)
1930 {
1931         struct decode_cache *c = &ctxt->decode;
1932
1933         tss->cr3 = ops->get_cr(3, ctxt->vcpu);
1934         tss->eip = c->eip;
1935         tss->eflags = ctxt->eflags;
1936         tss->eax = c->regs[VCPU_REGS_RAX];
1937         tss->ecx = c->regs[VCPU_REGS_RCX];
1938         tss->edx = c->regs[VCPU_REGS_RDX];
1939         tss->ebx = c->regs[VCPU_REGS_RBX];
1940         tss->esp = c->regs[VCPU_REGS_RSP];
1941         tss->ebp = c->regs[VCPU_REGS_RBP];
1942         tss->esi = c->regs[VCPU_REGS_RSI];
1943         tss->edi = c->regs[VCPU_REGS_RDI];
1944
1945         tss->es = ops->get_segment_selector(VCPU_SREG_ES, ctxt->vcpu);
1946         tss->cs = ops->get_segment_selector(VCPU_SREG_CS, ctxt->vcpu);
1947         tss->ss = ops->get_segment_selector(VCPU_SREG_SS, ctxt->vcpu);
1948         tss->ds = ops->get_segment_selector(VCPU_SREG_DS, ctxt->vcpu);
1949         tss->fs = ops->get_segment_selector(VCPU_SREG_FS, ctxt->vcpu);
1950         tss->gs = ops->get_segment_selector(VCPU_SREG_GS, ctxt->vcpu);
1951         tss->ldt_selector = ops->get_segment_selector(VCPU_SREG_LDTR, ctxt->vcpu);
1952 }
1953
1954 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
1955                                  struct x86_emulate_ops *ops,
1956                                  struct tss_segment_32 *tss)
1957 {
1958         struct decode_cache *c = &ctxt->decode;
1959         int ret;
1960
1961         if (ops->set_cr(3, tss->cr3, ctxt->vcpu)) {
1962                 emulate_gp(ctxt, 0);
1963                 return X86EMUL_PROPAGATE_FAULT;
1964         }
1965         c->eip = tss->eip;
1966         ctxt->eflags = tss->eflags | 2;
1967         c->regs[VCPU_REGS_RAX] = tss->eax;
1968         c->regs[VCPU_REGS_RCX] = tss->ecx;
1969         c->regs[VCPU_REGS_RDX] = tss->edx;
1970         c->regs[VCPU_REGS_RBX] = tss->ebx;
1971         c->regs[VCPU_REGS_RSP] = tss->esp;
1972         c->regs[VCPU_REGS_RBP] = tss->ebp;
1973         c->regs[VCPU_REGS_RSI] = tss->esi;
1974         c->regs[VCPU_REGS_RDI] = tss->edi;
1975
1976         /*
1977          * SDM says that segment selectors are loaded before segment
1978          * descriptors
1979          */
1980         ops->set_segment_selector(tss->ldt_selector, VCPU_SREG_LDTR, ctxt->vcpu);
1981         ops->set_segment_selector(tss->es, VCPU_SREG_ES, ctxt->vcpu);
1982         ops->set_segment_selector(tss->cs, VCPU_SREG_CS, ctxt->vcpu);
1983         ops->set_segment_selector(tss->ss, VCPU_SREG_SS, ctxt->vcpu);
1984         ops->set_segment_selector(tss->ds, VCPU_SREG_DS, ctxt->vcpu);
1985         ops->set_segment_selector(tss->fs, VCPU_SREG_FS, ctxt->vcpu);
1986         ops->set_segment_selector(tss->gs, VCPU_SREG_GS, ctxt->vcpu);
1987
1988         /*
1989          * Now load segment descriptors. If fault happenes at this stage
1990          * it is handled in a context of new task
1991          */
1992         ret = load_segment_descriptor(ctxt, ops, tss->ldt_selector, VCPU_SREG_LDTR);
1993         if (ret != X86EMUL_CONTINUE)
1994                 return ret;
1995         ret = load_segment_descriptor(ctxt, ops, tss->es, VCPU_SREG_ES);
1996         if (ret != X86EMUL_CONTINUE)
1997                 return ret;
1998         ret = load_segment_descriptor(ctxt, ops, tss->cs, VCPU_SREG_CS);
1999         if (ret != X86EMUL_CONTINUE)
2000                 return ret;
2001         ret = load_segment_descriptor(ctxt, ops, tss->ss, VCPU_SREG_SS);
2002         if (ret != X86EMUL_CONTINUE)
2003                 return ret;
2004         ret = load_segment_descriptor(ctxt, ops, tss->ds, VCPU_SREG_DS);
2005         if (ret != X86EMUL_CONTINUE)
2006                 return ret;
2007         ret = load_segment_descriptor(ctxt, ops, tss->fs, VCPU_SREG_FS);
2008         if (ret != X86EMUL_CONTINUE)
2009                 return ret;
2010         ret = load_segment_descriptor(ctxt, ops, tss->gs, VCPU_SREG_GS);
2011         if (ret != X86EMUL_CONTINUE)
2012                 return ret;
2013
2014         return X86EMUL_CONTINUE;
2015 }
2016
2017 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
2018                           struct x86_emulate_ops *ops,
2019                           u16 tss_selector, u16 old_tss_sel,
2020                           ulong old_tss_base, struct desc_struct *new_desc)
2021 {
2022         struct tss_segment_32 tss_seg;
2023         int ret;
2024         u32 err, new_tss_base = get_desc_base(new_desc);
2025
2026         ret = ops->read_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2027                             &err);
2028         if (ret == X86EMUL_PROPAGATE_FAULT) {
2029                 /* FIXME: need to provide precise fault address */
2030                 emulate_pf(ctxt, old_tss_base, err);
2031                 return ret;
2032         }
2033
2034         save_state_to_tss32(ctxt, ops, &tss_seg);
2035
2036         ret = ops->write_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2037                              &err);
2038         if (ret == X86EMUL_PROPAGATE_FAULT) {
2039                 /* FIXME: need to provide precise fault address */
2040                 emulate_pf(ctxt, old_tss_base, err);
2041                 return ret;
2042         }
2043
2044         ret = ops->read_std(new_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2045                             &err);
2046         if (ret == X86EMUL_PROPAGATE_FAULT) {
2047                 /* FIXME: need to provide precise fault address */
2048                 emulate_pf(ctxt, new_tss_base, err);
2049                 return ret;
2050         }
2051
2052         if (old_tss_sel != 0xffff) {
2053                 tss_seg.prev_task_link = old_tss_sel;
2054
2055                 ret = ops->write_std(new_tss_base,
2056                                      &tss_seg.prev_task_link,
2057                                      sizeof tss_seg.prev_task_link,
2058                                      ctxt->vcpu, &err);
2059                 if (ret == X86EMUL_PROPAGATE_FAULT) {
2060                         /* FIXME: need to provide precise fault address */
2061                         emulate_pf(ctxt, new_tss_base, err);
2062                         return ret;
2063                 }
2064         }
2065
2066         return load_state_from_tss32(ctxt, ops, &tss_seg);
2067 }
2068
2069 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
2070                                    struct x86_emulate_ops *ops,
2071                                    u16 tss_selector, int reason,
2072                                    bool has_error_code, u32 error_code)
2073 {
2074         struct desc_struct curr_tss_desc, next_tss_desc;
2075         int ret;
2076         u16 old_tss_sel = ops->get_segment_selector(VCPU_SREG_TR, ctxt->vcpu);
2077         ulong old_tss_base =
2078                 ops->get_cached_segment_base(VCPU_SREG_TR, ctxt->vcpu);
2079         u32 desc_limit;
2080
2081         /* FIXME: old_tss_base == ~0 ? */
2082
2083         ret = read_segment_descriptor(ctxt, ops, tss_selector, &next_tss_desc);
2084         if (ret != X86EMUL_CONTINUE)
2085                 return ret;
2086         ret = read_segment_descriptor(ctxt, ops, old_tss_sel, &curr_tss_desc);
2087         if (ret != X86EMUL_CONTINUE)
2088                 return ret;
2089
2090         /* FIXME: check that next_tss_desc is tss */
2091
2092         if (reason != TASK_SWITCH_IRET) {
2093                 if ((tss_selector & 3) > next_tss_desc.dpl ||
2094                     ops->cpl(ctxt->vcpu) > next_tss_desc.dpl) {
2095                         emulate_gp(ctxt, 0);
2096                         return X86EMUL_PROPAGATE_FAULT;
2097                 }
2098         }
2099
2100         desc_limit = desc_limit_scaled(&next_tss_desc);
2101         if (!next_tss_desc.p ||
2102             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
2103              desc_limit < 0x2b)) {
2104                 emulate_ts(ctxt, tss_selector & 0xfffc);
2105                 return X86EMUL_PROPAGATE_FAULT;
2106         }
2107
2108         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
2109                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
2110                 write_segment_descriptor(ctxt, ops, old_tss_sel,
2111                                          &curr_tss_desc);
2112         }
2113
2114         if (reason == TASK_SWITCH_IRET)
2115                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
2116
2117         /* set back link to prev task only if NT bit is set in eflags
2118            note that old_tss_sel is not used afetr this point */
2119         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
2120                 old_tss_sel = 0xffff;
2121
2122         if (next_tss_desc.type & 8)
2123                 ret = task_switch_32(ctxt, ops, tss_selector, old_tss_sel,
2124                                      old_tss_base, &next_tss_desc);
2125         else
2126                 ret = task_switch_16(ctxt, ops, tss_selector, old_tss_sel,
2127                                      old_tss_base, &next_tss_desc);
2128         if (ret != X86EMUL_CONTINUE)
2129                 return ret;
2130
2131         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
2132                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
2133
2134         if (reason != TASK_SWITCH_IRET) {
2135                 next_tss_desc.type |= (1 << 1); /* set busy flag */
2136                 write_segment_descriptor(ctxt, ops, tss_selector,
2137                                          &next_tss_desc);
2138         }
2139
2140         ops->set_cr(0,  ops->get_cr(0, ctxt->vcpu) | X86_CR0_TS, ctxt->vcpu);
2141         ops->set_cached_descriptor(&next_tss_desc, VCPU_SREG_TR, ctxt->vcpu);
2142         ops->set_segment_selector(tss_selector, VCPU_SREG_TR, ctxt->vcpu);
2143
2144         if (has_error_code) {
2145                 struct decode_cache *c = &ctxt->decode;
2146
2147                 c->op_bytes = c->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
2148                 c->lock_prefix = 0;
2149                 c->src.val = (unsigned long) error_code;
2150                 emulate_push(ctxt, ops);
2151         }
2152
2153         return ret;
2154 }
2155
2156 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
2157                          u16 tss_selector, int reason,
2158                          bool has_error_code, u32 error_code)
2159 {
2160         struct x86_emulate_ops *ops = ctxt->ops;
2161         struct decode_cache *c = &ctxt->decode;
2162         int rc;
2163
2164         c->eip = ctxt->eip;
2165         c->dst.type = OP_NONE;
2166
2167         rc = emulator_do_task_switch(ctxt, ops, tss_selector, reason,
2168                                      has_error_code, error_code);
2169
2170         if (rc == X86EMUL_CONTINUE) {
2171                 rc = writeback(ctxt, ops);
2172                 if (rc == X86EMUL_CONTINUE)
2173                         ctxt->eip = c->eip;
2174         }
2175
2176         return (rc == X86EMUL_UNHANDLEABLE) ? -1 : 0;
2177 }
2178
2179 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, unsigned long base,
2180                             int reg, struct operand *op)
2181 {
2182         struct decode_cache *c = &ctxt->decode;
2183         int df = (ctxt->eflags & EFLG_DF) ? -1 : 1;
2184
2185         register_address_increment(c, &c->regs[reg], df * op->bytes);
2186         op->addr.mem = register_address(c,  base, c->regs[reg]);
2187 }
2188
2189 static int em_push(struct x86_emulate_ctxt *ctxt)
2190 {
2191         emulate_push(ctxt, ctxt->ops);
2192         return X86EMUL_CONTINUE;
2193 }
2194
2195 static int em_das(struct x86_emulate_ctxt *ctxt)
2196 {
2197         struct decode_cache *c = &ctxt->decode;
2198         u8 al, old_al;
2199         bool af, cf, old_cf;
2200
2201         cf = ctxt->eflags & X86_EFLAGS_CF;
2202         al = c->dst.val;
2203
2204         old_al = al;
2205         old_cf = cf;
2206         cf = false;
2207         af = ctxt->eflags & X86_EFLAGS_AF;
2208         if ((al & 0x0f) > 9 || af) {
2209                 al -= 6;
2210                 cf = old_cf | (al >= 250);
2211                 af = true;
2212         } else {
2213                 af = false;
2214         }
2215         if (old_al > 0x99 || old_cf) {
2216                 al -= 0x60;
2217                 cf = true;
2218         }
2219
2220         c->dst.val = al;
2221         /* Set PF, ZF, SF */
2222         c->src.type = OP_IMM;
2223         c->src.val = 0;
2224         c->src.bytes = 1;
2225         emulate_2op_SrcV("or", c->src, c->dst, ctxt->eflags);
2226         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
2227         if (cf)
2228                 ctxt->eflags |= X86_EFLAGS_CF;
2229         if (af)
2230                 ctxt->eflags |= X86_EFLAGS_AF;
2231         return X86EMUL_CONTINUE;
2232 }
2233
2234 static int em_call_far(struct x86_emulate_ctxt *ctxt)
2235 {
2236         struct decode_cache *c = &ctxt->decode;
2237         u16 sel, old_cs;
2238         ulong old_eip;
2239         int rc;
2240
2241         old_cs = ctxt->ops->get_segment_selector(VCPU_SREG_CS, ctxt->vcpu);
2242         old_eip = c->eip;
2243
2244         memcpy(&sel, c->src.valptr + c->op_bytes, 2);
2245         if (load_segment_descriptor(ctxt, ctxt->ops, sel, VCPU_SREG_CS))
2246                 return X86EMUL_CONTINUE;
2247
2248         c->eip = 0;
2249         memcpy(&c->eip, c->src.valptr, c->op_bytes);
2250
2251         c->src.val = old_cs;
2252         emulate_push(ctxt, ctxt->ops);
2253         rc = writeback(ctxt, ctxt->ops);
2254         if (rc != X86EMUL_CONTINUE)
2255                 return rc;
2256
2257         c->src.val = old_eip;
2258         emulate_push(ctxt, ctxt->ops);
2259         rc = writeback(ctxt, ctxt->ops);
2260         if (rc != X86EMUL_CONTINUE)
2261                 return rc;
2262
2263         c->dst.type = OP_NONE;
2264
2265         return X86EMUL_CONTINUE;
2266 }
2267
2268 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
2269 {
2270         struct decode_cache *c = &ctxt->decode;
2271         int rc;
2272
2273         c->dst.type = OP_REG;
2274         c->dst.addr.reg = &c->eip;
2275         c->dst.bytes = c->op_bytes;
2276         rc = emulate_pop(ctxt, ctxt->ops, &c->dst.val, c->op_bytes);
2277         if (rc != X86EMUL_CONTINUE)
2278                 return rc;
2279         register_address_increment(c, &c->regs[VCPU_REGS_RSP], c->src.val);
2280         return X86EMUL_CONTINUE;
2281 }
2282
2283 static int em_imul(struct x86_emulate_ctxt *ctxt)
2284 {
2285         struct decode_cache *c = &ctxt->decode;
2286
2287         emulate_2op_SrcV_nobyte("imul", c->src, c->dst, ctxt->eflags);
2288         return X86EMUL_CONTINUE;
2289 }
2290
2291 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
2292 {
2293         struct decode_cache *c = &ctxt->decode;
2294
2295         c->dst.val = c->src2.val;
2296         return em_imul(ctxt);
2297 }
2298
2299 static int em_cwd(struct x86_emulate_ctxt *ctxt)
2300 {
2301         struct decode_cache *c = &ctxt->decode;
2302
2303         c->dst.type = OP_REG;
2304         c->dst.bytes = c->src.bytes;
2305         c->dst.addr.reg = &c->regs[VCPU_REGS_RDX];
2306         c->dst.val = ~((c->src.val >> (c->src.bytes * 8 - 1)) - 1);
2307
2308         return X86EMUL_CONTINUE;
2309 }
2310
2311 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
2312 {
2313         unsigned cpl = ctxt->ops->cpl(ctxt->vcpu);
2314         struct decode_cache *c = &ctxt->decode;
2315         u64 tsc = 0;
2316
2317         if (cpl > 0 && (ctxt->ops->get_cr(4, ctxt->vcpu) & X86_CR4_TSD)) {
2318                 emulate_gp(ctxt, 0);
2319                 return X86EMUL_PROPAGATE_FAULT;
2320         }
2321         ctxt->ops->get_msr(ctxt->vcpu, MSR_IA32_TSC, &tsc);
2322         c->regs[VCPU_REGS_RAX] = (u32)tsc;
2323         c->regs[VCPU_REGS_RDX] = tsc >> 32;
2324         return X86EMUL_CONTINUE;
2325 }
2326
2327 #define D(_y) { .flags = (_y) }
2328 #define N    D(0)
2329 #define G(_f, _g) { .flags = ((_f) | Group), .u.group = (_g) }
2330 #define GD(_f, _g) { .flags = ((_f) | Group | GroupDual), .u.gdual = (_g) }
2331 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
2332
2333 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
2334 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
2335
2336 static struct opcode group1[] = {
2337         X7(D(Lock)), N
2338 };
2339
2340 static struct opcode group1A[] = {
2341         D(DstMem | SrcNone | ModRM | Mov | Stack), N, N, N, N, N, N, N,
2342 };
2343
2344 static struct opcode group3[] = {
2345         D(DstMem | SrcImm | ModRM), D(DstMem | SrcImm | ModRM),
2346         D(DstMem | SrcNone | ModRM | Lock), D(DstMem | SrcNone | ModRM | Lock),
2347         X4(D(SrcMem | ModRM)),
2348 };
2349
2350 static struct opcode group4[] = {
2351         D(ByteOp | DstMem | SrcNone | ModRM | Lock), D(ByteOp | DstMem | SrcNone | ModRM | Lock),
2352         N, N, N, N, N, N,
2353 };
2354
2355 static struct opcode group5[] = {
2356         D(DstMem | SrcNone | ModRM | Lock), D(DstMem | SrcNone | ModRM | Lock),
2357         D(SrcMem | ModRM | Stack),
2358         I(SrcMemFAddr | ModRM | ImplicitOps | Stack, em_call_far),
2359         D(SrcMem | ModRM | Stack), D(SrcMemFAddr | ModRM | ImplicitOps),
2360         D(SrcMem | ModRM | Stack), N,
2361 };
2362
2363 static struct group_dual group7 = { {
2364         N, N, D(ModRM | SrcMem | Priv), D(ModRM | SrcMem | Priv),
2365         D(SrcNone | ModRM | DstMem | Mov), N,
2366         D(SrcMem16 | ModRM | Mov | Priv),
2367         D(SrcMem | ModRM | ByteOp | Priv | NoAccess),
2368 }, {
2369         D(SrcNone | ModRM | Priv), N, N, D(SrcNone | ModRM | Priv),
2370         D(SrcNone | ModRM | DstMem | Mov), N,
2371         D(SrcMem16 | ModRM | Mov | Priv), N,
2372 } };
2373
2374 static struct opcode group8[] = {
2375         N, N, N, N,
2376         D(DstMem | SrcImmByte | ModRM), D(DstMem | SrcImmByte | ModRM | Lock),
2377         D(DstMem | SrcImmByte | ModRM | Lock), D(DstMem | SrcImmByte | ModRM | Lock),
2378 };
2379
2380 static struct group_dual group9 = { {
2381         N, D(DstMem64 | ModRM | Lock), N, N, N, N, N, N,
2382 }, {
2383         N, N, N, N, N, N, N, N,
2384 } };
2385
2386 static struct opcode opcode_table[256] = {
2387         /* 0x00 - 0x07 */
2388         D2bv(DstMem | SrcReg | ModRM | Lock), D2bv(DstReg | SrcMem | ModRM),
2389         D2bv(DstAcc | SrcImm),
2390         D(ImplicitOps | Stack | No64), D(ImplicitOps | Stack | No64),
2391         /* 0x08 - 0x0F */
2392         D2bv(DstMem | SrcReg | ModRM | Lock), D2bv(DstReg | SrcMem | ModRM),
2393         D2bv(DstAcc | SrcImm),
2394         D(ImplicitOps | Stack | No64), N,
2395         /* 0x10 - 0x17 */
2396         D2bv(DstMem | SrcReg | ModRM | Lock), D2bv(DstReg | SrcMem | ModRM),
2397         D2bv(DstAcc | SrcImm),
2398         D(ImplicitOps | Stack | No64), D(ImplicitOps | Stack | No64),
2399         /* 0x18 - 0x1F */
2400         D2bv(DstMem | SrcReg | ModRM | Lock), D2bv(DstReg | SrcMem | ModRM),
2401         D2bv(DstAcc | SrcImm),
2402         D(ImplicitOps | Stack | No64), D(ImplicitOps | Stack | No64),
2403         /* 0x20 - 0x27 */
2404         D2bv(DstMem | SrcReg | ModRM | Lock), D2bv(DstReg | SrcMem | ModRM),
2405         D2bv(DstAcc | SrcImm), N, N,
2406         /* 0x28 - 0x2F */
2407         D2bv(DstMem | SrcReg | ModRM | Lock), D2bv(DstReg | SrcMem | ModRM),
2408         D2bv(DstAcc | SrcImm),
2409         N, I(ByteOp | DstAcc | No64, em_das),
2410         /* 0x30 - 0x37 */
2411         D2bv(DstMem | SrcReg | ModRM | Lock), D2bv(DstReg | SrcMem | ModRM),
2412         D2bv(DstAcc | SrcImm), N, N,
2413         /* 0x38 - 0x3F */
2414         D2bv(DstMem | SrcReg | ModRM), D2bv(DstReg | SrcMem | ModRM),
2415         D2bv(DstAcc | SrcImm),
2416         N, N,
2417         /* 0x40 - 0x4F */
2418         X16(D(DstReg)),
2419         /* 0x50 - 0x57 */
2420         X8(I(SrcReg | Stack, em_push)),
2421         /* 0x58 - 0x5F */
2422         X8(D(DstReg | Stack)),
2423         /* 0x60 - 0x67 */
2424         D(ImplicitOps | Stack | No64), D(ImplicitOps | Stack | No64),
2425         N, D(DstReg | SrcMem32 | ModRM | Mov) /* movsxd (x86/64) */ ,
2426         N, N, N, N,
2427         /* 0x68 - 0x6F */
2428         I(SrcImm | Mov | Stack, em_push),
2429         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
2430         I(SrcImmByte | Mov | Stack, em_push),
2431         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
2432         D(DstDI | ByteOp | Mov | String), D(DstDI | Mov | String), /* insb, insw/insd */
2433         D(SrcSI | ByteOp | ImplicitOps | String), D(SrcSI | ImplicitOps | String), /* outsb, outsw/outsd */
2434         /* 0x70 - 0x7F */
2435         X16(D(SrcImmByte)),
2436         /* 0x80 - 0x87 */
2437         G(ByteOp | DstMem | SrcImm | ModRM | Group, group1),
2438         G(DstMem | SrcImm | ModRM | Group, group1),
2439         G(ByteOp | DstMem | SrcImm | ModRM | No64 | Group, group1),
2440         G(DstMem | SrcImmByte | ModRM | Group, group1),
2441         D(ByteOp | DstMem | SrcReg | ModRM), D(DstMem | SrcReg | ModRM),
2442         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
2443         /* 0x88 - 0x8F */
2444         D(ByteOp | DstMem | SrcReg | ModRM | Mov), D(DstMem | SrcReg | ModRM | Mov),
2445         D(ByteOp | DstReg | SrcMem | ModRM | Mov), D(DstReg | SrcMem | ModRM | Mov),
2446         D(DstMem | SrcNone | ModRM | Mov), D(ModRM | SrcMem | NoAccess | DstReg),
2447         D(ImplicitOps | SrcMem16 | ModRM), G(0, group1A),
2448         /* 0x90 - 0x97 */
2449         X8(D(SrcAcc | DstReg)),
2450         /* 0x98 - 0x9F */
2451         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
2452         I(SrcImmFAddr | No64, em_call_far), N,
2453         D(ImplicitOps | Stack), D(ImplicitOps | Stack), N, N,
2454         /* 0xA0 - 0xA7 */
2455         D(ByteOp | DstAcc | SrcMem | Mov | MemAbs), D(DstAcc | SrcMem | Mov | MemAbs),
2456         D(ByteOp | DstMem | SrcAcc | Mov | MemAbs), D(DstMem | SrcAcc | Mov | MemAbs),
2457         D(ByteOp | SrcSI | DstDI | Mov | String), D(SrcSI | DstDI | Mov | String),
2458         D(ByteOp | SrcSI | DstDI | String), D(SrcSI | DstDI | String),
2459         /* 0xA8 - 0xAF */
2460         D(DstAcc | SrcImmByte | ByteOp), D(DstAcc | SrcImm),
2461         D(ByteOp | SrcAcc | DstDI | Mov | String), D(SrcAcc | DstDI | Mov | String),
2462         D(ByteOp | SrcSI | DstAcc | Mov | String), D(SrcSI | DstAcc | Mov | String),
2463         D(ByteOp | SrcAcc | DstDI | String), D(SrcAcc | DstDI | String),
2464         /* 0xB0 - 0xB7 */
2465         X8(D(ByteOp | DstReg | SrcImm | Mov)),
2466         /* 0xB8 - 0xBF */
2467         X8(D(DstReg | SrcImm | Mov)),
2468         /* 0xC0 - 0xC7 */
2469         D(ByteOp | DstMem | SrcImm | ModRM), D(DstMem | SrcImmByte | ModRM),
2470         I(ImplicitOps | Stack | SrcImmU16, em_ret_near_imm),
2471         D(ImplicitOps | Stack),
2472         D(DstReg | SrcMemFAddr | ModRM | No64), D(DstReg | SrcMemFAddr | ModRM | No64),
2473         D(ByteOp | DstMem | SrcImm | ModRM | Mov), D(DstMem | SrcImm | ModRM | Mov),
2474         /* 0xC8 - 0xCF */
2475         N, N, N, D(ImplicitOps | Stack),
2476         D(ImplicitOps), D(SrcImmByte), D(ImplicitOps | No64), D(ImplicitOps),
2477         /* 0xD0 - 0xD7 */
2478         D(ByteOp | DstMem | SrcOne | ModRM), D(DstMem | SrcOne | ModRM),
2479         D(ByteOp | DstMem | ModRM), D(DstMem | ModRM),
2480         N, N, N, N,
2481         /* 0xD8 - 0xDF */
2482         N, N, N, N, N, N, N, N,
2483         /* 0xE0 - 0xE7 */
2484         X4(D(SrcImmByte)),
2485         D(ByteOp | SrcImmUByte | DstAcc), D(SrcImmUByte | DstAcc),
2486         D(ByteOp | SrcAcc | DstImmUByte), D(SrcAcc | DstImmUByte),
2487         /* 0xE8 - 0xEF */
2488         D(SrcImm | Stack), D(SrcImm | ImplicitOps),
2489         D(SrcImmFAddr | No64), D(SrcImmByte | ImplicitOps),
2490         D(SrcNone | ByteOp | DstAcc), D(SrcNone | DstAcc),
2491         D(ByteOp | SrcAcc | ImplicitOps), D(SrcAcc | ImplicitOps),
2492         /* 0xF0 - 0xF7 */
2493         N, N, N, N,
2494         D(ImplicitOps | Priv), D(ImplicitOps), G(ByteOp, group3), G(0, group3),
2495         /* 0xF8 - 0xFF */
2496         D(ImplicitOps), D(ImplicitOps), D(ImplicitOps), D(ImplicitOps),
2497         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
2498 };
2499
2500 static struct opcode twobyte_table[256] = {
2501         /* 0x00 - 0x0F */
2502         N, GD(0, &group7), N, N,
2503         N, D(ImplicitOps), D(ImplicitOps | Priv), N,
2504         D(ImplicitOps | Priv), D(ImplicitOps | Priv), N, N,
2505         N, D(ImplicitOps | ModRM), N, N,
2506         /* 0x10 - 0x1F */
2507         N, N, N, N, N, N, N, N, D(ImplicitOps | ModRM), N, N, N, N, N, N, N,
2508         /* 0x20 - 0x2F */
2509         D(ModRM | DstMem | Priv | Op3264), D(ModRM | DstMem | Priv | Op3264),
2510         D(ModRM | SrcMem | Priv | Op3264), D(ModRM | SrcMem | Priv | Op3264),
2511         N, N, N, N,
2512         N, N, N, N, N, N, N, N,
2513         /* 0x30 - 0x3F */
2514         D(ImplicitOps | Priv), I(ImplicitOps, em_rdtsc),
2515         D(ImplicitOps | Priv), N,
2516         D(ImplicitOps), D(ImplicitOps | Priv), N, N,
2517         N, N, N, N, N, N, N, N,
2518         /* 0x40 - 0x4F */
2519         X16(D(DstReg | SrcMem | ModRM | Mov)),
2520         /* 0x50 - 0x5F */
2521         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
2522         /* 0x60 - 0x6F */
2523         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
2524         /* 0x70 - 0x7F */
2525         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
2526         /* 0x80 - 0x8F */
2527         X16(D(SrcImm)),
2528         /* 0x90 - 0x9F */
2529         X16(D(ByteOp | DstMem | SrcNone | ModRM| Mov)),
2530         /* 0xA0 - 0xA7 */
2531         D(ImplicitOps | Stack), D(ImplicitOps | Stack),
2532         N, D(DstMem | SrcReg | ModRM | BitOp),
2533         D(DstMem | SrcReg | Src2ImmByte | ModRM),
2534         D(DstMem | SrcReg | Src2CL | ModRM), N, N,
2535         /* 0xA8 - 0xAF */
2536         D(ImplicitOps | Stack), D(ImplicitOps | Stack),
2537         N, D(DstMem | SrcReg | ModRM | BitOp | Lock),
2538         D(DstMem | SrcReg | Src2ImmByte | ModRM),
2539         D(DstMem | SrcReg | Src2CL | ModRM),
2540         D(ModRM), I(DstReg | SrcMem | ModRM, em_imul),
2541         /* 0xB0 - 0xB7 */
2542         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
2543         D(DstReg | SrcMemFAddr | ModRM), D(DstMem | SrcReg | ModRM | BitOp | Lock),
2544         D(DstReg | SrcMemFAddr | ModRM), D(DstReg | SrcMemFAddr | ModRM),
2545         D(ByteOp | DstReg | SrcMem | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
2546         /* 0xB8 - 0xBF */
2547         N, N,
2548         G(BitOp, group8), D(DstMem | SrcReg | ModRM | BitOp | Lock),
2549         D(DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
2550         D(ByteOp | DstReg | SrcMem | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
2551         /* 0xC0 - 0xCF */
2552         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
2553         N, D(DstMem | SrcReg | ModRM | Mov),
2554         N, N, N, GD(0, &group9),
2555         N, N, N, N, N, N, N, N,
2556         /* 0xD0 - 0xDF */
2557         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
2558         /* 0xE0 - 0xEF */
2559         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
2560         /* 0xF0 - 0xFF */
2561         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
2562 };
2563
2564 #undef D
2565 #undef N
2566 #undef G
2567 #undef GD
2568 #undef I
2569
2570 #undef D2bv
2571 #undef I2bv
2572
2573 static unsigned imm_size(struct decode_cache *c)
2574 {
2575         unsigned size;
2576
2577         size = (c->d & ByteOp) ? 1 : c->op_bytes;
2578         if (size == 8)
2579                 size = 4;
2580         return size;
2581 }
2582
2583 static int decode_imm(struct x86_emulate_ctxt *ctxt, struct operand *op,
2584                       unsigned size, bool sign_extension)
2585 {
2586         struct decode_cache *c = &ctxt->decode;
2587         struct x86_emulate_ops *ops = ctxt->ops;
2588         int rc = X86EMUL_CONTINUE;
2589
2590         op->type = OP_IMM;
2591         op->bytes = size;
2592         op->addr.mem = c->eip;
2593         /* NB. Immediates are sign-extended as necessary. */
2594         switch (op->bytes) {
2595         case 1:
2596                 op->val = insn_fetch(s8, 1, c->eip);
2597                 break;
2598         case 2:
2599                 op->val = insn_fetch(s16, 2, c->eip);
2600                 break;
2601         case 4:
2602                 op->val = insn_fetch(s32, 4, c->eip);
2603                 break;
2604         }
2605         if (!sign_extension) {
2606                 switch (op->bytes) {
2607                 case 1:
2608                         op->val &= 0xff;
2609                         break;
2610                 case 2:
2611                         op->val &= 0xffff;
2612                         break;
2613                 case 4:
2614                         op->val &= 0xffffffff;
2615                         break;
2616                 }
2617         }
2618 done:
2619         return rc;
2620 }
2621
2622 int
2623 x86_decode_insn(struct x86_emulate_ctxt *ctxt)
2624 {
2625         struct x86_emulate_ops *ops = ctxt->ops;
2626         struct decode_cache *c = &ctxt->decode;
2627         int rc = X86EMUL_CONTINUE;
2628         int mode = ctxt->mode;
2629         int def_op_bytes, def_ad_bytes, dual, goffset;
2630         struct opcode opcode, *g_mod012, *g_mod3;
2631         struct operand memop = { .type = OP_NONE };
2632
2633         c->eip = ctxt->eip;
2634         c->fetch.start = c->fetch.end = c->eip;
2635         ctxt->cs_base = seg_base(ctxt, ops, VCPU_SREG_CS);
2636
2637         switch (mode) {
2638         case X86EMUL_MODE_REAL:
2639         case X86EMUL_MODE_VM86:
2640         case X86EMUL_MODE_PROT16:
2641                 def_op_bytes = def_ad_bytes = 2;
2642                 break;
2643         case X86EMUL_MODE_PROT32:
2644                 def_op_bytes = def_ad_bytes = 4;
2645                 break;
2646 #ifdef CONFIG_X86_64
2647         case X86EMUL_MODE_PROT64:
2648                 def_op_bytes = 4;
2649                 def_ad_bytes = 8;
2650                 break;
2651 #endif
2652         default:
2653                 return -1;
2654         }
2655
2656         c->op_bytes = def_op_bytes;
2657         c->ad_bytes = def_ad_bytes;
2658
2659         /* Legacy prefixes. */
2660         for (;;) {
2661                 switch (c->b = insn_fetch(u8, 1, c->eip)) {
2662                 case 0x66:      /* operand-size override */
2663                         /* switch between 2/4 bytes */
2664                         c->op_bytes = def_op_bytes ^ 6;
2665                         break;
2666                 case 0x67:      /* address-size override */
2667                         if (mode == X86EMUL_MODE_PROT64)
2668                                 /* switch between 4/8 bytes */
2669                                 c->ad_bytes = def_ad_bytes ^ 12;
2670                         else
2671                                 /* switch between 2/4 bytes */
2672                                 c->ad_bytes = def_ad_bytes ^ 6;
2673                         break;
2674                 case 0x26:      /* ES override */
2675                 case 0x2e:      /* CS override */
2676                 case 0x36:      /* SS override */
2677                 case 0x3e:      /* DS override */
2678                         set_seg_override(c, (c->b >> 3) & 3);
2679                         break;
2680                 case 0x64:      /* FS override */
2681                 case 0x65:      /* GS override */
2682                         set_seg_override(c, c->b & 7);
2683                         break;
2684                 case 0x40 ... 0x4f: /* REX */
2685                         if (mode != X86EMUL_MODE_PROT64)
2686                                 goto done_prefixes;
2687                         c->rex_prefix = c->b;
2688                         continue;
2689                 case 0xf0:      /* LOCK */
2690                         c->lock_prefix = 1;
2691                         break;
2692                 case 0xf2:      /* REPNE/REPNZ */
2693                         c->rep_prefix = REPNE_PREFIX;
2694                         break;
2695                 case 0xf3:      /* REP/REPE/REPZ */
2696                         c->rep_prefix = REPE_PREFIX;
2697                         break;
2698                 default:
2699                         goto done_prefixes;
2700                 }
2701
2702                 /* Any legacy prefix after a REX prefix nullifies its effect. */
2703
2704                 c->rex_prefix = 0;
2705         }
2706
2707 done_prefixes:
2708
2709         /* REX prefix. */
2710         if (c->rex_prefix & 8)
2711                 c->op_bytes = 8;        /* REX.W */
2712
2713         /* Opcode byte(s). */
2714         opcode = opcode_table[c->b];
2715         /* Two-byte opcode? */
2716         if (c->b == 0x0f) {
2717                 c->twobyte = 1;
2718                 c->b = insn_fetch(u8, 1, c->eip);
2719                 opcode = twobyte_table[c->b];
2720         }
2721         c->d = opcode.flags;
2722
2723         if (c->d & Group) {
2724                 dual = c->d & GroupDual;
2725                 c->modrm = insn_fetch(u8, 1, c->eip);
2726                 --c->eip;
2727
2728                 if (c->d & GroupDual) {
2729                         g_mod012 = opcode.u.gdual->mod012;
2730                         g_mod3 = opcode.u.gdual->mod3;
2731                 } else
2732                         g_mod012 = g_mod3 = opcode.u.group;
2733
2734                 c->d &= ~(Group | GroupDual);
2735
2736                 goffset = (c->modrm >> 3) & 7;
2737
2738                 if ((c->modrm >> 6) == 3)
2739                         opcode = g_mod3[goffset];
2740                 else
2741                         opcode = g_mod012[goffset];
2742                 c->d |= opcode.flags;
2743         }
2744
2745         c->execute = opcode.u.execute;
2746
2747         /* Unrecognised? */
2748         if (c->d == 0 || (c->d & Undefined)) {
2749                 DPRINTF("Cannot emulate %02x\n", c->b);
2750                 return -1;
2751         }
2752
2753         if (mode == X86EMUL_MODE_PROT64 && (c->d & Stack))
2754                 c->op_bytes = 8;
2755
2756         if (c->d & Op3264) {
2757                 if (mode == X86EMUL_MODE_PROT64)
2758                         c->op_bytes = 8;
2759                 else
2760                         c->op_bytes = 4;
2761         }
2762
2763         /* ModRM and SIB bytes. */
2764         if (c->d & ModRM) {
2765                 rc = decode_modrm(ctxt, ops, &memop);
2766                 if (!c->has_seg_override)
2767                         set_seg_override(c, c->modrm_seg);
2768         } else if (c->d & MemAbs)
2769                 rc = decode_abs(ctxt, ops, &memop);
2770         if (rc != X86EMUL_CONTINUE)
2771                 goto done;
2772
2773         if (!c->has_seg_override)
2774                 set_seg_override(c, VCPU_SREG_DS);
2775
2776         if (memop.type == OP_MEM && !(!c->twobyte && c->b == 0x8d))
2777                 memop.addr.mem += seg_override_base(ctxt, ops, c);
2778
2779         if (memop.type == OP_MEM && c->ad_bytes != 8)
2780                 memop.addr.mem = (u32)memop.addr.mem;
2781
2782         if (memop.type == OP_MEM && c->rip_relative)
2783                 memop.addr.mem += c->eip;
2784
2785         /*
2786          * Decode and fetch the source operand: register, memory
2787          * or immediate.
2788          */
2789         switch (c->d & SrcMask) {
2790         case SrcNone:
2791                 break;
2792         case SrcReg:
2793                 decode_register_operand(&c->src, c, 0);
2794                 break;
2795         case SrcMem16:
2796                 memop.bytes = 2;
2797                 goto srcmem_common;
2798         case SrcMem32:
2799                 memop.bytes = 4;
2800                 goto srcmem_common;
2801         case SrcMem:
2802                 memop.bytes = (c->d & ByteOp) ? 1 :
2803                                                            c->op_bytes;
2804         srcmem_common:
2805                 c->src = memop;
2806                 break;
2807         case SrcImmU16:
2808                 rc = decode_imm(ctxt, &c->src, 2, false);
2809                 break;
2810         case SrcImm:
2811                 rc = decode_imm(ctxt, &c->src, imm_size(c), true);
2812                 break;
2813         case SrcImmU:
2814                 rc = decode_imm(ctxt, &c->src, imm_size(c), false);
2815                 break;
2816         case SrcImmByte:
2817                 rc = decode_imm(ctxt, &c->src, 1, true);
2818                 break;
2819         case SrcImmUByte:
2820                 rc = decode_imm(ctxt, &c->src, 1, false);
2821                 break;
2822         case SrcAcc:
2823                 c->src.type = OP_REG;
2824                 c->src.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
2825                 c->src.addr.reg = &c->regs[VCPU_REGS_RAX];
2826                 fetch_register_operand(&c->src);
2827                 break;
2828         case SrcOne:
2829                 c->src.bytes = 1;
2830                 c->src.val = 1;
2831                 break;
2832         case SrcSI:
2833                 c->src.type = OP_MEM;
2834                 c->src.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
2835                 c->src.addr.mem =
2836                         register_address(c,  seg_override_base(ctxt, ops, c),
2837                                          c->regs[VCPU_REGS_RSI]);
2838                 c->src.val = 0;
2839                 break;
2840         case SrcImmFAddr:
2841                 c->src.type = OP_IMM;
2842                 c->src.addr.mem = c->eip;
2843                 c->src.bytes = c->op_bytes + 2;
2844                 insn_fetch_arr(c->src.valptr, c->src.bytes, c->eip);
2845                 break;
2846         case SrcMemFAddr:
2847                 memop.bytes = c->op_bytes + 2;
2848                 goto srcmem_common;
2849                 break;
2850         }
2851
2852         if (rc != X86EMUL_CONTINUE)
2853                 goto done;
2854
2855         /*
2856          * Decode and fetch the second source operand: register, memory
2857          * or immediate.
2858          */
2859         switch (c->d & Src2Mask) {
2860         case Src2None:
2861                 break;
2862         case Src2CL:
2863                 c->src2.bytes = 1;
2864                 c->src2.val = c->regs[VCPU_REGS_RCX] & 0x8;
2865                 break;
2866         case Src2ImmByte:
2867                 rc = decode_imm(ctxt, &c->src2, 1, true);
2868                 break;
2869         case Src2One:
2870                 c->src2.bytes = 1;
2871                 c->src2.val = 1;
2872                 break;
2873         case Src2Imm:
2874                 rc = decode_imm(ctxt, &c->src2, imm_size(c), true);
2875                 break;
2876         }
2877
2878         if (rc != X86EMUL_CONTINUE)
2879                 goto done;
2880
2881         /* Decode and fetch the destination operand: register or memory. */
2882         switch (c->d & DstMask) {
2883         case DstReg:
2884                 decode_register_operand(&c->dst, c,
2885                          c->twobyte && (c->b == 0xb6 || c->b == 0xb7));
2886                 break;
2887         case DstImmUByte:
2888                 c->dst.type = OP_IMM;
2889                 c->dst.addr.mem = c->eip;
2890                 c->dst.bytes = 1;
2891                 c->dst.val = insn_fetch(u8, 1, c->eip);
2892                 break;
2893         case DstMem:
2894         case DstMem64:
2895                 c->dst = memop;
2896                 if ((c->d & DstMask) == DstMem64)
2897                         c->dst.bytes = 8;
2898                 else
2899                         c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
2900                 if (c->d & BitOp)
2901                         fetch_bit_operand(c);
2902                 c->dst.orig_val = c->dst.val;
2903                 break;
2904         case DstAcc:
2905                 c->dst.type = OP_REG;
2906                 c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
2907                 c->dst.addr.reg = &c->regs[VCPU_REGS_RAX];
2908                 fetch_register_operand(&c->dst);
2909                 c->dst.orig_val = c->dst.val;
2910                 break;
2911         case DstDI:
2912                 c->dst.type = OP_MEM;
2913                 c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
2914                 c->dst.addr.mem =
2915                         register_address(c, es_base(ctxt, ops),
2916                                          c->regs[VCPU_REGS_RDI]);
2917                 c->dst.val = 0;
2918                 break;
2919         case ImplicitOps:
2920                 /* Special instructions do their own operand decoding. */
2921         default:
2922                 c->dst.type = OP_NONE; /* Disable writeback. */
2923                 return 0;
2924         }
2925
2926 done:
2927         return (rc == X86EMUL_UNHANDLEABLE) ? -1 : 0;
2928 }
2929
2930 static bool string_insn_completed(struct x86_emulate_ctxt *ctxt)
2931 {
2932         struct decode_cache *c = &ctxt->decode;
2933
2934         /* The second termination condition only applies for REPE
2935          * and REPNE. Test if the repeat string operation prefix is
2936          * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
2937          * corresponding termination condition according to:
2938          *      - if REPE/REPZ and ZF = 0 then done
2939          *      - if REPNE/REPNZ and ZF = 1 then done
2940          */
2941         if (((c->b == 0xa6) || (c->b == 0xa7) ||
2942              (c->b == 0xae) || (c->b == 0xaf))
2943             && (((c->rep_prefix == REPE_PREFIX) &&
2944                  ((ctxt->eflags & EFLG_ZF) == 0))
2945                 || ((c->rep_prefix == REPNE_PREFIX) &&
2946                     ((ctxt->eflags & EFLG_ZF) == EFLG_ZF))))
2947                 return true;
2948
2949         return false;
2950 }
2951
2952 int
2953 x86_emulate_insn(struct x86_emulate_ctxt *ctxt)
2954 {
2955         struct x86_emulate_ops *ops = ctxt->ops;
2956         u64 msr_data;
2957         struct decode_cache *c = &ctxt->decode;
2958         int rc = X86EMUL_CONTINUE;
2959         int saved_dst_type = c->dst.type;
2960         int irq; /* Used for int 3, int, and into */
2961
2962         ctxt->decode.mem_read.pos = 0;
2963
2964         if (ctxt->mode == X86EMUL_MODE_PROT64 && (c->d & No64)) {
2965                 emulate_ud(ctxt);
2966                 goto done;
2967         }
2968
2969         /* LOCK prefix is allowed only with some instructions */
2970         if (c->lock_prefix && (!(c->d & Lock) || c->dst.type != OP_MEM)) {
2971                 emulate_ud(ctxt);
2972                 goto done;
2973         }
2974
2975         if ((c->d & SrcMask) == SrcMemFAddr && c->src.type != OP_MEM) {
2976                 emulate_ud(ctxt);
2977                 goto done;
2978         }
2979
2980         /* Privileged instruction can be executed only in CPL=0 */
2981         if ((c->d & Priv) && ops->cpl(ctxt->vcpu)) {
2982                 emulate_gp(ctxt, 0);
2983                 goto done;
2984         }
2985
2986         if (c->rep_prefix && (c->d & String)) {
2987                 /* All REP prefixes have the same first termination condition */
2988                 if (address_mask(c, c->regs[VCPU_REGS_RCX]) == 0) {
2989                         ctxt->eip = c->eip;
2990                         goto done;
2991                 }
2992         }
2993
2994         if ((c->src.type == OP_MEM) && !(c->d & NoAccess)) {
2995                 rc = read_emulated(ctxt, ops, c->src.addr.mem,
2996                                         c->src.valptr, c->src.bytes);
2997                 if (rc != X86EMUL_CONTINUE)
2998                         goto done;
2999                 c->src.orig_val64 = c->src.val64;
3000         }
3001
3002         if (c->src2.type == OP_MEM) {
3003                 rc = read_emulated(ctxt, ops, c->src2.addr.mem,
3004                                         &c->src2.val, c->src2.bytes);
3005                 if (rc != X86EMUL_CONTINUE)
3006                         goto done;
3007         }
3008
3009         if ((c->d & DstMask) == ImplicitOps)
3010                 goto special_insn;
3011
3012
3013         if ((c->dst.type == OP_MEM) && !(c->d & Mov)) {
3014                 /* optimisation - avoid slow emulated read if Mov */
3015                 rc = read_emulated(ctxt, ops, c->dst.addr.mem,
3016                                    &c->dst.val, c->dst.bytes);
3017                 if (rc != X86EMUL_CONTINUE)
3018                         goto done;
3019         }
3020         c->dst.orig_val = c->dst.val;
3021
3022 special_insn:
3023
3024         if (c->execute) {
3025                 rc = c->execute(ctxt);
3026                 if (rc != X86EMUL_CONTINUE)
3027                         goto done;
3028                 goto writeback;
3029         }
3030
3031         if (c->twobyte)
3032                 goto twobyte_insn;
3033
3034         switch (c->b) {
3035         case 0x00 ... 0x05:
3036               add:              /* add */
3037                 emulate_2op_SrcV("add", c->src, c->dst, ctxt->eflags);
3038                 break;
3039         case 0x06:              /* push es */
3040                 emulate_push_sreg(ctxt, ops, VCPU_SREG_ES);
3041                 break;
3042         case 0x07:              /* pop es */
3043                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_ES);
3044                 if (rc != X86EMUL_CONTINUE)
3045                         goto done;
3046                 break;
3047         case 0x08 ... 0x0d:
3048               or:               /* or */
3049                 emulate_2op_SrcV("or", c->src, c->dst, ctxt->eflags);
3050                 break;
3051         case 0x0e:              /* push cs */
3052                 emulate_push_sreg(ctxt, ops, VCPU_SREG_CS);
3053                 break;
3054         case 0x10 ... 0x15:
3055               adc:              /* adc */
3056                 emulate_2op_SrcV("adc", c->src, c->dst, ctxt->eflags);
3057                 break;
3058         case 0x16:              /* push ss */
3059                 emulate_push_sreg(ctxt, ops, VCPU_SREG_SS);
3060                 break;
3061         case 0x17:              /* pop ss */
3062                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_SS);
3063                 if (rc != X86EMUL_CONTINUE)
3064                         goto done;
3065                 break;
3066         case 0x18 ... 0x1d:
3067               sbb:              /* sbb */
3068                 emulate_2op_SrcV("sbb", c->src, c->dst, ctxt->eflags);
3069                 break;
3070         case 0x1e:              /* push ds */
3071                 emulate_push_sreg(ctxt, ops, VCPU_SREG_DS);
3072                 break;
3073         case 0x1f:              /* pop ds */
3074                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_DS);
3075                 if (rc != X86EMUL_CONTINUE)
3076                         goto done;
3077                 break;
3078         case 0x20 ... 0x25:
3079               and:              /* and */
3080                 emulate_2op_SrcV("and", c->src, c->dst, ctxt->eflags);
3081                 break;
3082         case 0x28 ... 0x2d:
3083               sub:              /* sub */
3084                 emulate_2op_SrcV("sub", c->src, c->dst, ctxt->eflags);
3085                 break;
3086         case 0x30 ... 0x35:
3087               xor:              /* xor */
3088                 emulate_2op_SrcV("xor", c->src, c->dst, ctxt->eflags);
3089                 break;
3090         case 0x38 ... 0x3d:
3091               cmp:              /* cmp */
3092                 emulate_2op_SrcV("cmp", c->src, c->dst, ctxt->eflags);
3093                 break;
3094         case 0x40 ... 0x47: /* inc r16/r32 */
3095                 emulate_1op("inc", c->dst, ctxt->eflags);
3096                 break;
3097         case 0x48 ... 0x4f: /* dec r16/r32 */
3098                 emulate_1op("dec", c->dst, ctxt->eflags);
3099                 break;
3100         case 0x58 ... 0x5f: /* pop reg */
3101         pop_instruction:
3102                 rc = emulate_pop(ctxt, ops, &c->dst.val, c->op_bytes);
3103                 if (rc != X86EMUL_CONTINUE)
3104                         goto done;
3105                 break;
3106         case 0x60:      /* pusha */
3107                 rc = emulate_pusha(ctxt, ops);
3108                 if (rc != X86EMUL_CONTINUE)
3109                         goto done;
3110                 break;
3111         case 0x61:      /* popa */
3112                 rc = emulate_popa(ctxt, ops);
3113                 if (rc != X86EMUL_CONTINUE)
3114                         goto done;
3115                 break;
3116         case 0x63:              /* movsxd */
3117                 if (ctxt->mode != X86EMUL_MODE_PROT64)
3118                         goto cannot_emulate;
3119                 c->dst.val = (s32) c->src.val;
3120                 break;
3121         case 0x6c:              /* insb */
3122         case 0x6d:              /* insw/insd */
3123                 c->src.val = c->regs[VCPU_REGS_RDX];
3124                 goto do_io_in;
3125         case 0x6e:              /* outsb */
3126         case 0x6f:              /* outsw/outsd */
3127                 c->dst.val = c->regs[VCPU_REGS_RDX];
3128                 goto do_io_out;
3129                 break;
3130         case 0x70 ... 0x7f: /* jcc (short) */
3131                 if (test_cc(c->b, ctxt->eflags))
3132                         jmp_rel(c, c->src.val);
3133                 break;
3134         case 0x80 ... 0x83:     /* Grp1 */
3135                 switch (c->modrm_reg) {
3136                 case 0:
3137                         goto add;
3138                 case 1:
3139                         goto or;
3140                 case 2:
3141                         goto adc;
3142                 case 3:
3143                         goto sbb;
3144                 case 4:
3145                         goto and;
3146                 case 5:
3147                         goto sub;
3148                 case 6:
3149                         goto xor;
3150                 case 7:
3151                         goto cmp;
3152                 }
3153                 break;
3154         case 0x84 ... 0x85:
3155         test:
3156                 emulate_2op_SrcV("test", c->src, c->dst, ctxt->eflags);
3157                 break;
3158         case 0x86 ... 0x87:     /* xchg */
3159         xchg:
3160                 /* Write back the register source. */
3161                 c->src.val = c->dst.val;
3162                 write_register_operand(&c->src);
3163                 /*
3164                  * Write back the memory destination with implicit LOCK
3165                  * prefix.
3166                  */
3167                 c->dst.val = c->src.orig_val;
3168                 c->lock_prefix = 1;
3169                 break;
3170         case 0x88 ... 0x8b:     /* mov */
3171                 goto mov;
3172         case 0x8c:  /* mov r/m, sreg */
3173                 if (c->modrm_reg > VCPU_SREG_GS) {
3174                         emulate_ud(ctxt);
3175                         goto done;
3176                 }
3177                 c->dst.val = ops->get_segment_selector(c->modrm_reg, ctxt->vcpu);
3178                 break;
3179         case 0x8d: /* lea r16/r32, m */
3180                 c->dst.val = c->src.addr.mem;
3181                 break;
3182         case 0x8e: { /* mov seg, r/m16 */
3183                 uint16_t sel;
3184
3185                 sel = c->src.val;
3186
3187                 if (c->modrm_reg == VCPU_SREG_CS ||
3188                     c->modrm_reg > VCPU_SREG_GS) {
3189                         emulate_ud(ctxt);
3190                         goto done;
3191                 }
3192
3193                 if (c->modrm_reg == VCPU_SREG_SS)
3194                         ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
3195
3196                 rc = load_segment_descriptor(ctxt, ops, sel, c->modrm_reg);
3197
3198                 c->dst.type = OP_NONE;  /* Disable writeback. */
3199                 break;
3200         }
3201         case 0x8f:              /* pop (sole member of Grp1a) */
3202                 rc = emulate_grp1a(ctxt, ops);
3203                 if (rc != X86EMUL_CONTINUE)
3204                         goto done;
3205                 break;
3206         case 0x90 ... 0x97: /* nop / xchg reg, rax */
3207                 if (c->dst.addr.reg == &c->regs[VCPU_REGS_RAX])
3208                         break;
3209                 goto xchg;
3210         case 0x98: /* cbw/cwde/cdqe */
3211                 switch (c->op_bytes) {
3212                 case 2: c->dst.val = (s8)c->dst.val; break;
3213                 case 4: c->dst.val = (s16)c->dst.val; break;
3214                 case 8: c->dst.val = (s32)c->dst.val; break;
3215                 }
3216                 break;
3217         case 0x9c: /* pushf */
3218                 c->src.val =  (unsigned long) ctxt->eflags;
3219                 emulate_push(ctxt, ops);
3220                 break;
3221         case 0x9d: /* popf */
3222                 c->dst.type = OP_REG;
3223                 c->dst.addr.reg = &ctxt->eflags;
3224                 c->dst.bytes = c->op_bytes;
3225                 rc = emulate_popf(ctxt, ops, &c->dst.val, c->op_bytes);
3226                 if (rc != X86EMUL_CONTINUE)
3227                         goto done;
3228                 break;
3229         case 0xa0 ... 0xa3:     /* mov */
3230         case 0xa4 ... 0xa5:     /* movs */
3231                 goto mov;
3232         case 0xa6 ... 0xa7:     /* cmps */
3233                 c->dst.type = OP_NONE; /* Disable writeback. */
3234                 DPRINTF("cmps: mem1=0x%p mem2=0x%p\n", c->src.addr.mem, c->dst.addr.mem);
3235                 goto cmp;
3236         case 0xa8 ... 0xa9:     /* test ax, imm */
3237                 goto test;
3238         case 0xaa ... 0xab:     /* stos */
3239         case 0xac ... 0xad:     /* lods */
3240                 goto mov;
3241         case 0xae ... 0xaf:     /* scas */
3242                 goto cmp;
3243         case 0xb0 ... 0xbf: /* mov r, imm */
3244                 goto mov;
3245         case 0xc0 ... 0xc1:
3246                 emulate_grp2(ctxt);
3247                 break;
3248         case 0xc3: /* ret */
3249                 c->dst.type = OP_REG;
3250                 c->dst.addr.reg = &c->eip;
3251                 c->dst.bytes = c->op_bytes;
3252                 goto pop_instruction;
3253         case 0xc4:              /* les */
3254                 rc = emulate_load_segment(ctxt, ops, VCPU_SREG_ES);
3255                 if (rc != X86EMUL_CONTINUE)
3256                         goto done;
3257                 break;
3258         case 0xc5:              /* lds */
3259                 rc = emulate_load_segment(ctxt, ops, VCPU_SREG_DS);
3260                 if (rc != X86EMUL_CONTINUE)
3261                         goto done;
3262                 break;
3263         case 0xc6 ... 0xc7:     /* mov (sole member of Grp11) */
3264         mov:
3265                 c->dst.val = c->src.val;
3266                 break;
3267         case 0xcb:              /* ret far */
3268                 rc = emulate_ret_far(ctxt, ops);
3269                 if (rc != X86EMUL_CONTINUE)
3270                         goto done;
3271                 break;
3272         case 0xcc:              /* int3 */
3273                 irq = 3;
3274                 goto do_interrupt;
3275         case 0xcd:              /* int n */
3276                 irq = c->src.val;
3277         do_interrupt:
3278                 rc = emulate_int(ctxt, ops, irq);
3279                 if (rc != X86EMUL_CONTINUE)
3280                         goto done;
3281                 break;
3282         case 0xce:              /* into */
3283                 if (ctxt->eflags & EFLG_OF) {
3284                         irq = 4;
3285                         goto do_interrupt;
3286                 }
3287                 break;
3288         case 0xcf:              /* iret */
3289                 rc = emulate_iret(ctxt, ops);
3290
3291                 if (rc != X86EMUL_CONTINUE)
3292                         goto done;
3293                 break;
3294         case 0xd0 ... 0xd1:     /* Grp2 */
3295                 emulate_grp2(ctxt);
3296                 break;
3297         case 0xd2 ... 0xd3:     /* Grp2 */
3298                 c->src.val = c->regs[VCPU_REGS_RCX];
3299                 emulate_grp2(ctxt);
3300                 break;
3301         case 0xe0 ... 0xe2:     /* loop/loopz/loopnz */
3302                 register_address_increment(c, &c->regs[VCPU_REGS_RCX], -1);
3303                 if (address_mask(c, c->regs[VCPU_REGS_RCX]) != 0 &&
3304                     (c->b == 0xe2 || test_cc(c->b ^ 0x5, ctxt->eflags)))
3305                         jmp_rel(c, c->src.val);
3306                 break;
3307         case 0xe3:      /* jcxz/jecxz/jrcxz */
3308                 if (address_mask(c, c->regs[VCPU_REGS_RCX]) == 0)
3309                         jmp_rel(c, c->src.val);
3310                 break;
3311         case 0xe4:      /* inb */
3312         case 0xe5:      /* in */
3313                 goto do_io_in;
3314         case 0xe6: /* outb */
3315         case 0xe7: /* out */
3316                 goto do_io_out;
3317         case 0xe8: /* call (near) */ {
3318                 long int rel = c->src.val;
3319                 c->src.val = (unsigned long) c->eip;
3320                 jmp_rel(c, rel);
3321                 emulate_push(ctxt, ops);
3322                 break;
3323         }
3324         case 0xe9: /* jmp rel */
3325                 goto jmp;
3326         case 0xea: { /* jmp far */
3327                 unsigned short sel;
3328         jump_far:
3329                 memcpy(&sel, c->src.valptr + c->op_bytes, 2);
3330
3331                 if (load_segment_descriptor(ctxt, ops, sel, VCPU_SREG_CS))
3332                         goto done;
3333
3334                 c->eip = 0;
3335                 memcpy(&c->eip, c->src.valptr, c->op_bytes);
3336                 break;
3337         }
3338         case 0xeb:
3339               jmp:              /* jmp rel short */
3340                 jmp_rel(c, c->src.val);
3341                 c->dst.type = OP_NONE; /* Disable writeback. */
3342                 break;
3343         case 0xec: /* in al,dx */
3344         case 0xed: /* in (e/r)ax,dx */
3345                 c->src.val = c->regs[VCPU_REGS_RDX];
3346         do_io_in:
3347                 c->dst.bytes = min(c->dst.bytes, 4u);
3348                 if (!emulator_io_permited(ctxt, ops, c->src.val, c->dst.bytes)) {
3349                         emulate_gp(ctxt, 0);
3350                         goto done;
3351                 }
3352                 if (!pio_in_emulated(ctxt, ops, c->dst.bytes, c->src.val,
3353                                      &c->dst.val))
3354                         goto done; /* IO is needed */
3355                 break;
3356         case 0xee: /* out dx,al */
3357         case 0xef: /* out dx,(e/r)ax */
3358                 c->dst.val = c->regs[VCPU_REGS_RDX];
3359         do_io_out:
3360                 c->src.bytes = min(c->src.bytes, 4u);
3361                 if (!emulator_io_permited(ctxt, ops, c->dst.val,
3362                                           c->src.bytes)) {
3363                         emulate_gp(ctxt, 0);
3364                         goto done;
3365                 }
3366                 ops->pio_out_emulated(c->src.bytes, c->dst.val,
3367                                       &c->src.val, 1, ctxt->vcpu);
3368                 c->dst.type = OP_NONE;  /* Disable writeback. */
3369                 break;
3370         case 0xf4:              /* hlt */
3371                 ctxt->vcpu->arch.halt_request = 1;
3372                 break;
3373         case 0xf5:      /* cmc */
3374                 /* complement carry flag from eflags reg */
3375                 ctxt->eflags ^= EFLG_CF;
3376                 break;
3377         case 0xf6 ... 0xf7:     /* Grp3 */
3378                 if (emulate_grp3(ctxt, ops) != X86EMUL_CONTINUE)
3379                         goto cannot_emulate;
3380                 break;
3381         case 0xf8: /* clc */
3382                 ctxt->eflags &= ~EFLG_CF;
3383                 break;
3384         case 0xf9: /* stc */
3385                 ctxt->eflags |= EFLG_CF;
3386                 break;
3387         case 0xfa: /* cli */
3388                 if (emulator_bad_iopl(ctxt, ops)) {
3389                         emulate_gp(ctxt, 0);
3390                         goto done;
3391                 } else
3392                         ctxt->eflags &= ~X86_EFLAGS_IF;
3393                 break;
3394         case 0xfb: /* sti */
3395                 if (emulator_bad_iopl(ctxt, ops)) {
3396                         emulate_gp(ctxt, 0);
3397                         goto done;
3398                 } else {
3399                         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3400                         ctxt->eflags |= X86_EFLAGS_IF;
3401                 }
3402                 break;
3403         case 0xfc: /* cld */
3404                 ctxt->eflags &= ~EFLG_DF;
3405                 break;
3406         case 0xfd: /* std */
3407                 ctxt->eflags |= EFLG_DF;
3408                 break;
3409         case 0xfe: /* Grp4 */
3410         grp45:
3411                 rc = emulate_grp45(ctxt, ops);
3412                 if (rc != X86EMUL_CONTINUE)
3413                         goto done;
3414                 break;
3415         case 0xff: /* Grp5 */
3416                 if (c->modrm_reg == 5)
3417                         goto jump_far;
3418                 goto grp45;
3419         default:
3420                 goto cannot_emulate;
3421         }
3422
3423 writeback:
3424         rc = writeback(ctxt, ops);
3425         if (rc != X86EMUL_CONTINUE)
3426                 goto done;
3427
3428         /*
3429          * restore dst type in case the decoding will be reused
3430          * (happens for string instruction )
3431          */
3432         c->dst.type = saved_dst_type;
3433
3434         if ((c->d & SrcMask) == SrcSI)
3435                 string_addr_inc(ctxt, seg_override_base(ctxt, ops, c),
3436                                 VCPU_REGS_RSI, &c->src);
3437
3438         if ((c->d & DstMask) == DstDI)
3439                 string_addr_inc(ctxt, es_base(ctxt, ops), VCPU_REGS_RDI,
3440                                 &c->dst);
3441
3442         if (c->rep_prefix && (c->d & String)) {
3443                 struct read_cache *r = &ctxt->decode.io_read;
3444                 register_address_increment(c, &c->regs[VCPU_REGS_RCX], -1);
3445
3446                 if (!string_insn_completed(ctxt)) {
3447                         /*
3448                          * Re-enter guest when pio read ahead buffer is empty
3449                          * or, if it is not used, after each 1024 iteration.
3450                          */
3451                         if ((r->end != 0 || c->regs[VCPU_REGS_RCX] & 0x3ff) &&
3452                             (r->end == 0 || r->end != r->pos)) {
3453                                 /*
3454                                  * Reset read cache. Usually happens before
3455                                  * decode, but since instruction is restarted
3456                                  * we have to do it here.
3457                                  */
3458                                 ctxt->decode.mem_read.end = 0;
3459                                 return EMULATION_RESTART;
3460                         }
3461                         goto done; /* skip rip writeback */
3462                 }
3463         }
3464
3465         ctxt->eip = c->eip;
3466
3467 done:
3468         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
3469
3470 twobyte_insn:
3471         switch (c->b) {
3472         case 0x01: /* lgdt, lidt, lmsw */
3473                 switch (c->modrm_reg) {
3474                         u16 size;
3475                         unsigned long address;
3476
3477                 case 0: /* vmcall */
3478                         if (c->modrm_mod != 3 || c->modrm_rm != 1)
3479                                 goto cannot_emulate;
3480
3481                         rc = kvm_fix_hypercall(ctxt->vcpu);
3482                         if (rc != X86EMUL_CONTINUE)
3483                                 goto done;
3484
3485                         /* Let the processor re-execute the fixed hypercall */
3486                         c->eip = ctxt->eip;
3487                         /* Disable writeback. */
3488                         c->dst.type = OP_NONE;
3489                         break;
3490                 case 2: /* lgdt */
3491                         rc = read_descriptor(ctxt, ops, c->src.addr.mem,
3492                                              &size, &address, c->op_bytes);
3493                         if (rc != X86EMUL_CONTINUE)
3494                                 goto done;
3495                         realmode_lgdt(ctxt->vcpu, size, address);
3496                         /* Disable writeback. */
3497                         c->dst.type = OP_NONE;
3498                         break;
3499                 case 3: /* lidt/vmmcall */
3500                         if (c->modrm_mod == 3) {
3501                                 switch (c->modrm_rm) {
3502                                 case 1:
3503                                         rc = kvm_fix_hypercall(ctxt->vcpu);
3504                                         if (rc != X86EMUL_CONTINUE)
3505                                                 goto done;
3506                                         break;
3507                                 default:
3508                                         goto cannot_emulate;
3509                                 }
3510                         } else {
3511                                 rc = read_descriptor(ctxt, ops, c->src.addr.mem,
3512                                                      &size, &address,
3513                                                      c->op_bytes);
3514                                 if (rc != X86EMUL_CONTINUE)
3515                                         goto done;
3516                                 realmode_lidt(ctxt->vcpu, size, address);
3517                         }
3518                         /* Disable writeback. */
3519                         c->dst.type = OP_NONE;
3520                         break;
3521                 case 4: /* smsw */
3522                         c->dst.bytes = 2;
3523                         c->dst.val = ops->get_cr(0, ctxt->vcpu);
3524                         break;
3525                 case 6: /* lmsw */
3526                         ops->set_cr(0, (ops->get_cr(0, ctxt->vcpu) & ~0x0eul) |
3527                                     (c->src.val & 0x0f), ctxt->vcpu);
3528                         c->dst.type = OP_NONE;
3529                         break;
3530                 case 5: /* not defined */
3531                         emulate_ud(ctxt);
3532                         goto done;
3533                 case 7: /* invlpg*/
3534                         emulate_invlpg(ctxt->vcpu, c->src.addr.mem);
3535                         /* Disable writeback. */
3536                         c->dst.type = OP_NONE;
3537                         break;
3538                 default:
3539                         goto cannot_emulate;
3540                 }
3541                 break;
3542         case 0x05:              /* syscall */
3543                 rc = emulate_syscall(ctxt, ops);
3544                 if (rc != X86EMUL_CONTINUE)
3545                         goto done;
3546                 else
3547                         goto writeback;
3548                 break;
3549         case 0x06:
3550                 emulate_clts(ctxt->vcpu);
3551                 break;
3552         case 0x09:              /* wbinvd */
3553                 kvm_emulate_wbinvd(ctxt->vcpu);
3554                 break;
3555         case 0x08:              /* invd */
3556         case 0x0d:              /* GrpP (prefetch) */
3557         case 0x18:              /* Grp16 (prefetch/nop) */
3558                 break;
3559         case 0x20: /* mov cr, reg */
3560                 switch (c->modrm_reg) {
3561                 case 1:
3562                 case 5 ... 7:
3563                 case 9 ... 15:
3564                         emulate_ud(ctxt);
3565                         goto done;
3566                 }
3567                 c->dst.val = ops->get_cr(c->modrm_reg, ctxt->vcpu);
3568                 break;
3569         case 0x21: /* mov from dr to reg */
3570                 if ((ops->get_cr(4, ctxt->vcpu) & X86_CR4_DE) &&
3571                     (c->modrm_reg == 4 || c->modrm_reg == 5)) {
3572                         emulate_ud(ctxt);
3573                         goto done;
3574                 }
3575                 ops->get_dr(c->modrm_reg, &c->dst.val, ctxt->vcpu);
3576                 break;
3577         case 0x22: /* mov reg, cr */
3578                 if (ops->set_cr(c->modrm_reg, c->src.val, ctxt->vcpu)) {
3579                         emulate_gp(ctxt, 0);
3580                         goto done;
3581                 }
3582                 c->dst.type = OP_NONE;
3583                 break;
3584         case 0x23: /* mov from reg to dr */
3585                 if ((ops->get_cr(4, ctxt->vcpu) & X86_CR4_DE) &&
3586                     (c->modrm_reg == 4 || c->modrm_reg == 5)) {
3587                         emulate_ud(ctxt);
3588                         goto done;
3589                 }
3590
3591                 if (ops->set_dr(c->modrm_reg, c->src.val &
3592                                 ((ctxt->mode == X86EMUL_MODE_PROT64) ?
3593                                  ~0ULL : ~0U), ctxt->vcpu) < 0) {
3594                         /* #UD condition is already handled by the code above */
3595                         emulate_gp(ctxt, 0);
3596                         goto done;
3597                 }
3598
3599                 c->dst.type = OP_NONE;  /* no writeback */
3600                 break;
3601         case 0x30:
3602                 /* wrmsr */
3603                 msr_data = (u32)c->regs[VCPU_REGS_RAX]
3604                         | ((u64)c->regs[VCPU_REGS_RDX] << 32);
3605                 if (ops->set_msr(ctxt->vcpu, c->regs[VCPU_REGS_RCX], msr_data)) {
3606                         emulate_gp(ctxt, 0);
3607                         goto done;
3608                 }
3609                 rc = X86EMUL_CONTINUE;
3610                 break;
3611         case 0x32:
3612                 /* rdmsr */
3613                 if (ops->get_msr(ctxt->vcpu, c->regs[VCPU_REGS_RCX], &msr_data)) {
3614                         emulate_gp(ctxt, 0);
3615                         goto done;
3616                 } else {
3617                         c->regs[VCPU_REGS_RAX] = (u32)msr_data;
3618                         c->regs[VCPU_REGS_RDX] = msr_data >> 32;
3619                 }
3620                 rc = X86EMUL_CONTINUE;
3621                 break;
3622         case 0x34:              /* sysenter */
3623                 rc = emulate_sysenter(ctxt, ops);
3624                 if (rc != X86EMUL_CONTINUE)
3625                         goto done;
3626                 else
3627                         goto writeback;
3628                 break;
3629         case 0x35:              /* sysexit */
3630                 rc = emulate_sysexit(ctxt, ops);
3631                 if (rc != X86EMUL_CONTINUE)
3632                         goto done;
3633                 else
3634                         goto writeback;
3635                 break;
3636         case 0x40 ... 0x4f:     /* cmov */
3637                 c->dst.val = c->dst.orig_val = c->src.val;
3638                 if (!test_cc(c->b, ctxt->eflags))
3639                         c->dst.type = OP_NONE; /* no writeback */
3640                 break;
3641         case 0x80 ... 0x8f: /* jnz rel, etc*/
3642                 if (test_cc(c->b, ctxt->eflags))
3643                         jmp_rel(c, c->src.val);
3644                 break;
3645         case 0x90 ... 0x9f:     /* setcc r/m8 */
3646                 c->dst.val = test_cc(c->b, ctxt->eflags);
3647                 break;
3648         case 0xa0:        /* push fs */
3649                 emulate_push_sreg(ctxt, ops, VCPU_SREG_FS);
3650                 break;
3651         case 0xa1:       /* pop fs */
3652                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_FS);
3653                 if (rc != X86EMUL_CONTINUE)
3654                         goto done;
3655                 break;
3656         case 0xa3:
3657               bt:               /* bt */
3658                 c->dst.type = OP_NONE;
3659                 /* only subword offset */
3660                 c->src.val &= (c->dst.bytes << 3) - 1;
3661                 emulate_2op_SrcV_nobyte("bt", c->src, c->dst, ctxt->eflags);
3662                 break;
3663         case 0xa4: /* shld imm8, r, r/m */
3664         case 0xa5: /* shld cl, r, r/m */
3665                 emulate_2op_cl("shld", c->src2, c->src, c->dst, ctxt->eflags);
3666                 break;
3667         case 0xa8:      /* push gs */
3668                 emulate_push_sreg(ctxt, ops, VCPU_SREG_GS);
3669                 break;
3670         case 0xa9:      /* pop gs */
3671                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_GS);
3672                 if (rc != X86EMUL_CONTINUE)
3673                         goto done;
3674                 break;
3675         case 0xab:
3676               bts:              /* bts */
3677                 emulate_2op_SrcV_nobyte("bts", c->src, c->dst, ctxt->eflags);
3678                 break;
3679         case 0xac: /* shrd imm8, r, r/m */
3680         case 0xad: /* shrd cl, r, r/m */
3681                 emulate_2op_cl("shrd", c->src2, c->src, c->dst, ctxt->eflags);
3682                 break;
3683         case 0xae:              /* clflush */
3684                 break;
3685         case 0xb0 ... 0xb1:     /* cmpxchg */
3686                 /*
3687                  * Save real source value, then compare EAX against
3688                  * destination.
3689                  */
3690                 c->src.orig_val = c->src.val;
3691                 c->src.val = c->regs[VCPU_REGS_RAX];
3692                 emulate_2op_SrcV("cmp", c->src, c->dst, ctxt->eflags);
3693                 if (ctxt->eflags & EFLG_ZF) {
3694                         /* Success: write back to memory. */
3695                         c->dst.val = c->src.orig_val;
3696                 } else {
3697                         /* Failure: write the value we saw to EAX. */
3698                         c->dst.type = OP_REG;
3699                         c->dst.addr.reg = (unsigned long *)&c->regs[VCPU_REGS_RAX];
3700                 }
3701                 break;
3702         case 0xb2:              /* lss */
3703                 rc = emulate_load_segment(ctxt, ops, VCPU_SREG_SS);
3704                 if (rc != X86EMUL_CONTINUE)
3705                         goto done;
3706                 break;
3707         case 0xb3:
3708               btr:              /* btr */
3709                 emulate_2op_SrcV_nobyte("btr", c->src, c->dst, ctxt->eflags);
3710                 break;
3711         case 0xb4:              /* lfs */
3712                 rc = emulate_load_segment(ctxt, ops, VCPU_SREG_FS);
3713                 if (rc != X86EMUL_CONTINUE)
3714                         goto done;
3715                 break;
3716         case 0xb5:              /* lgs */
3717                 rc = emulate_load_segment(ctxt, ops, VCPU_SREG_GS);
3718                 if (rc != X86EMUL_CONTINUE)
3719                         goto done;
3720                 break;
3721         case 0xb6 ... 0xb7:     /* movzx */
3722                 c->dst.bytes = c->op_bytes;
3723                 c->dst.val = (c->d & ByteOp) ? (u8) c->src.val
3724                                                        : (u16) c->src.val;
3725                 break;
3726         case 0xba:              /* Grp8 */
3727                 switch (c->modrm_reg & 3) {
3728                 case 0:
3729                         goto bt;
3730                 case 1:
3731                         goto bts;
3732                 case 2:
3733                         goto btr;
3734                 case 3:
3735                         goto btc;
3736                 }
3737                 break;
3738         case 0xbb:
3739               btc:              /* btc */
3740                 emulate_2op_SrcV_nobyte("btc", c->src, c->dst, ctxt->eflags);
3741                 break;
3742         case 0xbc: {            /* bsf */
3743                 u8 zf;
3744                 __asm__ ("bsf %2, %0; setz %1"
3745                          : "=r"(c->dst.val), "=q"(zf)
3746                          : "r"(c->src.val));
3747                 ctxt->eflags &= ~X86_EFLAGS_ZF;
3748                 if (zf) {
3749                         ctxt->eflags |= X86_EFLAGS_ZF;
3750                         c->dst.type = OP_NONE;  /* Disable writeback. */
3751                 }
3752                 break;
3753         }
3754         case 0xbd: {            /* bsr */
3755                 u8 zf;
3756                 __asm__ ("bsr %2, %0; setz %1"
3757                          : "=r"(c->dst.val), "=q"(zf)
3758                          : "r"(c->src.val));
3759                 ctxt->eflags &= ~X86_EFLAGS_ZF;
3760                 if (zf) {
3761                         ctxt->eflags |= X86_EFLAGS_ZF;
3762                         c->dst.type = OP_NONE;  /* Disable writeback. */
3763                 }
3764                 break;
3765         }
3766         case 0xbe ... 0xbf:     /* movsx */
3767                 c->dst.bytes = c->op_bytes;
3768                 c->dst.val = (c->d & ByteOp) ? (s8) c->src.val :
3769                                                         (s16) c->src.val;
3770                 break;
3771         case 0xc0 ... 0xc1:     /* xadd */
3772                 emulate_2op_SrcV("add", c->src, c->dst, ctxt->eflags);
3773                 /* Write back the register source. */
3774                 c->src.val = c->dst.orig_val;
3775                 write_register_operand(&c->src);
3776                 break;
3777         case 0xc3:              /* movnti */
3778                 c->dst.bytes = c->op_bytes;
3779                 c->dst.val = (c->op_bytes == 4) ? (u32) c->src.val :
3780                                                         (u64) c->src.val;
3781                 break;
3782         case 0xc7:              /* Grp9 (cmpxchg8b) */
3783                 rc = emulate_grp9(ctxt, ops);
3784                 if (rc != X86EMUL_CONTINUE)
3785                         goto done;
3786                 break;
3787         default:
3788                 goto cannot_emulate;
3789         }
3790         goto writeback;
3791
3792 cannot_emulate:
3793         DPRINTF("Cannot emulate %02x\n", c->b);
3794         return -1;
3795 }