arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #include <linux/kvm_host.h>
  24 #include "kvm_cache_regs.h"
  25 #include <linux/module.h>
  26 #include <asm/kvm_emulate.h>
  27
  28 #include "x86.h"
  29 #include "tss.h"
  30
  31 /*
  32  * Opcode effective-address decode tables.
  33  * Note that we only emulate instructions that have at least one memory
  34  * operand (excluding implicit stack references). We assume that stack
  35  * references and instruction fetches will never occur in special memory
  36  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  37  * not be handled.
  38  */
  39
  40 /* Operand sizes: 8-bit operands or specified/overridden size. */
  41 #define ByteOp      (1<<0)      /* 8-bit operands. */
  42 /* Destination operand type. */
  43 #define ImplicitOps (1<<1)      /* Implicit in opcode. No generic decode. */
  44 #define DstReg      (2<<1)      /* Register operand. */
  45 #define DstMem      (3<<1)      /* Memory operand. */
  46 #define DstAcc      (4<<1)      /* Destination Accumulator */
  47 #define DstDI       (5<<1)      /* Destination is in ES:(E)DI */
  48 #define DstMem64    (6<<1)      /* 64bit memory operand */
  49 #define DstImmUByte (7<<1)      /* 8-bit unsigned immediate operand */
  50 #define DstMask     (7<<1)
  51 /* Source operand type. */
  52 #define SrcNone     (0<<4)      /* No source operand. */
  53 #define SrcReg      (1<<4)      /* Register operand. */
  54 #define SrcMem      (2<<4)      /* Memory operand. */
  55 #define SrcMem16    (3<<4)      /* Memory operand (16-bit). */
  56 #define SrcMem32    (4<<4)      /* Memory operand (32-bit). */
  57 #define SrcImm      (5<<4)      /* Immediate operand. */
  58 #define SrcImmByte  (6<<4)      /* 8-bit sign-extended immediate operand. */
  59 #define SrcOne      (7<<4)      /* Implied '1' */
  60 #define SrcImmUByte (8<<4)      /* 8-bit unsigned immediate operand. */
  61 #define SrcImmU     (9<<4)      /* Immediate operand, unsigned */
  62 #define SrcSI       (0xa<<4)    /* Source is in the DS:RSI */
  63 #define SrcImmFAddr (0xb<<4)    /* Source is immediate far address */
  64 #define SrcMemFAddr (0xc<<4)    /* Source is far address in memory */
  65 #define SrcAcc      (0xd<<4)    /* Source Accumulator */
  66 #define SrcImmU16   (0xe<<4)    /* Immediate operand, unsigned, 16 bits */
  67 #define SrcMask     (0xf<<4)
  68 /* Generic ModRM decode. */
  69 #define ModRM       (1<<8)
  70 /* Destination is only written; never read. */
  71 #define Mov         (1<<9)
  72 #define BitOp       (1<<10)
  73 #define MemAbs      (1<<11)      /* Memory operand is absolute displacement */
  74 #define String      (1<<12)     /* String instruction (rep capable) */
  75 #define Stack       (1<<13)     /* Stack instruction (push/pop) */
  76 #define Group       (1<<14)     /* Bits 3:5 of modrm byte extend opcode */
  77 #define GroupDual   (1<<15)     /* Alternate decoding of mod == 3 */
  78 #define Prefix      (1<<16)     /* Instruction varies with 66/f2/f3 prefix */
  79 #define Sse         (1<<17)     /* SSE Vector instruction */
  80 #define RMExt       (1<<18)     /* Opcode extension in ModRM r/m if mod == 3 */
  81 /* Misc flags */
  82 #define Prot        (1<<21) /* instruction generates #UD if not in prot-mode */
  83 #define VendorSpecific (1<<22) /* Vendor specific instruction */
  84 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
  85 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
  86 #define Undefined   (1<<25) /* No Such Instruction */
  87 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
  88 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
  89 #define No64        (1<<28)
  90 /* Source 2 operand type */
  91 #define Src2None    (0<<29)
  92 #define Src2CL      (1<<29)
  93 #define Src2ImmByte (2<<29)
  94 #define Src2One     (3<<29)
  95 #define Src2Imm     (4<<29)
  96 #define Src2Mask    (7<<29)
  97
  98 #define X2(x...) x, x
  99 #define X3(x...) X2(x), x
 100 #define X4(x...) X2(x), X2(x)
 101 #define X5(x...) X4(x), x
 102 #define X6(x...) X4(x), X2(x)
 103 #define X7(x...) X4(x), X3(x)
 104 #define X8(x...) X4(x), X4(x)
 105 #define X16(x...) X8(x), X8(x)
 106
 107 struct opcode {
 108         u32 flags;
 109         u8 intercept;
 110         union {
 111                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 112                 struct opcode *group;
 113                 struct group_dual *gdual;
 114                 struct gprefix *gprefix;
 115         } u;
 116         int (*check_perm)(struct x86_emulate_ctxt *ctxt);
 117 };
 118
 119 struct group_dual {
 120         struct opcode mod012[8];
 121         struct opcode mod3[8];
 122 };
 123
 124 struct gprefix {
 125         struct opcode pfx_no;
 126         struct opcode pfx_66;
 127         struct opcode pfx_f2;
 128         struct opcode pfx_f3;
 129 };
 130
 131 /* EFLAGS bit definitions. */
 132 #define EFLG_ID (1<<21)
 133 #define EFLG_VIP (1<<20)
 134 #define EFLG_VIF (1<<19)
 135 #define EFLG_AC (1<<18)
 136 #define EFLG_VM (1<<17)
 137 #define EFLG_RF (1<<16)
 138 #define EFLG_IOPL (3<<12)
 139 #define EFLG_NT (1<<14)
 140 #define EFLG_OF (1<<11)
 141 #define EFLG_DF (1<<10)
 142 #define EFLG_IF (1<<9)
 143 #define EFLG_TF (1<<8)
 144 #define EFLG_SF (1<<7)
 145 #define EFLG_ZF (1<<6)
 146 #define EFLG_AF (1<<4)
 147 #define EFLG_PF (1<<2)
 148 #define EFLG_CF (1<<0)
 149
 150 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 151 #define EFLG_RESERVED_ONE_MASK 2
 152
 153 /*
 154  * Instruction emulation:
 155  * Most instructions are emulated directly via a fragment of inline assembly
 156  * code. This allows us to save/restore EFLAGS and thus very easily pick up
 157  * any modified flags.
 158  */
 159
 160 #if defined(CONFIG_X86_64)
 161 #define _LO32 "k"               /* force 32-bit operand */
 162 #define _STK  "%%rsp"           /* stack pointer */
 163 #elif defined(__i386__)
 164 #define _LO32 ""                /* force 32-bit operand */
 165 #define _STK  "%%esp"           /* stack pointer */
 166 #endif
 167
 168 /*
 169  * These EFLAGS bits are restored from saved value during emulation, and
 170  * any changes are written back to the saved value after emulation.
 171  */
 172 #define EFLAGS_MASK (EFLG_OF|EFLG_SF|EFLG_ZF|EFLG_AF|EFLG_PF|EFLG_CF)
 173
 174 /* Before executing instruction: restore necessary bits in EFLAGS. */
 175 #define _PRE_EFLAGS(_sav, _msk, _tmp)                                   \
 176         /* EFLAGS = (_sav & _msk) | (EFLAGS & ~_msk); _sav &= ~_msk; */ \
 177         "movl %"_sav",%"_LO32 _tmp"; "                                  \
 178         "push %"_tmp"; "                                                \
 179         "push %"_tmp"; "                                                \
 180         "movl %"_msk",%"_LO32 _tmp"; "                                  \
 181         "andl %"_LO32 _tmp",("_STK"); "                                 \
 182         "pushf; "                                                       \
 183         "notl %"_LO32 _tmp"; "                                          \
 184         "andl %"_LO32 _tmp",("_STK"); "                                 \
 185         "andl %"_LO32 _tmp","__stringify(BITS_PER_LONG/4)"("_STK"); "   \
 186         "pop  %"_tmp"; "                                                \
 187         "orl  %"_LO32 _tmp",("_STK"); "                                 \
 188         "popf; "                                                        \
 189         "pop  %"_sav"; "
 190
 191 /* After executing instruction: write-back necessary bits in EFLAGS. */
 192 #define _POST_EFLAGS(_sav, _msk, _tmp) \
 193         /* _sav |= EFLAGS & _msk; */            \
 194         "pushf; "                               \
 195         "pop  %"_tmp"; "                        \
 196         "andl %"_msk",%"_LO32 _tmp"; "          \
 197         "orl  %"_LO32 _tmp",%"_sav"; "
 198
 199 #ifdef CONFIG_X86_64
 200 #define ON64(x) x
 201 #else
 202 #define ON64(x)
 203 #endif
 204
 205 #define ____emulate_2op(_op, _src, _dst, _eflags, _x, _y, _suffix, _dsttype) \
 206         do {                                                            \
 207                 __asm__ __volatile__ (                                  \
 208                         _PRE_EFLAGS("0", "4", "2")                      \
 209                         _op _suffix " %"_x"3,%1; "                      \
 210                         _POST_EFLAGS("0", "4", "2")                     \
 211                         : "=m" (_eflags), "+q" (*(_dsttype*)&(_dst).val),\
 212                           "=&r" (_tmp)                                  \
 213                         : _y ((_src).val), "i" (EFLAGS_MASK));          \
 214         } while (0)
 215
 216
 217 /* Raw emulation: instruction has two explicit operands. */
 218 #define __emulate_2op_nobyte(_op,_src,_dst,_eflags,_wx,_wy,_lx,_ly,_qx,_qy) \
 219         do {                                                            \
 220                 unsigned long _tmp;                                     \
 221                                                                         \
 222                 switch ((_dst).bytes) {                                 \
 223                 case 2:                                                 \
 224                         ____emulate_2op(_op,_src,_dst,_eflags,_wx,_wy,"w",u16);\
 225                         break;                                          \
 226                 case 4:                                                 \
 227                         ____emulate_2op(_op,_src,_dst,_eflags,_lx,_ly,"l",u32);\
 228                         break;                                          \
 229                 case 8:                                                 \
 230                         ON64(____emulate_2op(_op,_src,_dst,_eflags,_qx,_qy,"q",u64)); \
 231                         break;                                          \
 232                 }                                                       \
 233         } while (0)
 234
 235 #define __emulate_2op(_op,_src,_dst,_eflags,_bx,_by,_wx,_wy,_lx,_ly,_qx,_qy) \
 236         do {                                                                 \
 237                 unsigned long _tmp;                                          \
 238                 switch ((_dst).bytes) {                                      \
 239                 case 1:                                                      \
 240                         ____emulate_2op(_op,_src,_dst,_eflags,_bx,_by,"b",u8); \
 241                         break;                                               \
 242                 default:                                                     \
 243                         __emulate_2op_nobyte(_op, _src, _dst, _eflags,       \
 244                                              _wx, _wy, _lx, _ly, _qx, _qy);  \
 245                         break;                                               \
 246                 }                                                            \
 247         } while (0)
 248
 249 /* Source operand is byte-sized and may be restricted to just %cl. */
 250 #define emulate_2op_SrcB(_op, _src, _dst, _eflags)                      \
 251         __emulate_2op(_op, _src, _dst, _eflags,                         \
 252                       "b", "c", "b", "c", "b", "c", "b", "c")
 253
 254 /* Source operand is byte, word, long or quad sized. */
 255 #define emulate_2op_SrcV(_op, _src, _dst, _eflags)                      \
 256         __emulate_2op(_op, _src, _dst, _eflags,                         \
 257                       "b", "q", "w", "r", _LO32, "r", "", "r")
 258
 259 /* Source operand is word, long or quad sized. */
 260 #define emulate_2op_SrcV_nobyte(_op, _src, _dst, _eflags)               \
 261         __emulate_2op_nobyte(_op, _src, _dst, _eflags,                  \
 262                              "w", "r", _LO32, "r", "", "r")
 263
 264 /* Instruction has three operands and one operand is stored in ECX register */
 265 #define __emulate_2op_cl(_op, _cl, _src, _dst, _eflags, _suffix, _type)         \
 266         do {                                                                    \
 267                 unsigned long _tmp;                                             \
 268                 _type _clv  = (_cl).val;                                        \
 269                 _type _srcv = (_src).val;                                       \
 270                 _type _dstv = (_dst).val;                                       \
 271                                                                                 \
 272                 __asm__ __volatile__ (                                          \
 273                         _PRE_EFLAGS("0", "5", "2")                              \
 274                         _op _suffix " %4,%1 \n"                                 \
 275                         _POST_EFLAGS("0", "5", "2")                             \
 276                         : "=m" (_eflags), "+r" (_dstv), "=&r" (_tmp)            \
 277                         : "c" (_clv) , "r" (_srcv), "i" (EFLAGS_MASK)           \
 278                         );                                                      \
 279                                                                                 \
 280                 (_cl).val  = (unsigned long) _clv;                              \
 281                 (_src).val = (unsigned long) _srcv;                             \
 282                 (_dst).val = (unsigned long) _dstv;                             \
 283         } while (0)
 284
 285 #define emulate_2op_cl(_op, _cl, _src, _dst, _eflags)                           \
 286         do {                                                                    \
 287                 switch ((_dst).bytes) {                                         \
 288                 case 2:                                                         \
 289                         __emulate_2op_cl(_op, _cl, _src, _dst, _eflags,         \
 290                                                 "w", unsigned short);           \
 291                         break;                                                  \
 292                 case 4:                                                         \
 293                         __emulate_2op_cl(_op, _cl, _src, _dst, _eflags,         \
 294                                                 "l", unsigned int);             \
 295                         break;                                                  \
 296                 case 8:                                                         \
 297                         ON64(__emulate_2op_cl(_op, _cl, _src, _dst, _eflags,    \
 298                                                 "q", unsigned long));           \
 299                         break;                                                  \
 300                 }                                                               \
 301         } while (0)
 302
 303 #define __emulate_1op(_op, _dst, _eflags, _suffix)                      \
 304         do {                                                            \
 305                 unsigned long _tmp;                                     \
 306                                                                         \
 307                 __asm__ __volatile__ (                                  \
 308                         _PRE_EFLAGS("0", "3", "2")                      \
 309                         _op _suffix " %1; "                             \
 310                         _POST_EFLAGS("0", "3", "2")                     \
 311                         : "=m" (_eflags), "+m" ((_dst).val),            \
 312                           "=&r" (_tmp)                                  \
 313                         : "i" (EFLAGS_MASK));                           \
 314         } while (0)
 315
 316 /* Instruction has only one explicit operand (no source operand). */
 317 #define emulate_1op(_op, _dst, _eflags)                                    \
 318         do {                                                            \
 319                 switch ((_dst).bytes) {                                 \
 320                 case 1: __emulate_1op(_op, _dst, _eflags, "b"); break;  \
 321                 case 2: __emulate_1op(_op, _dst, _eflags, "w"); break;  \
 322                 case 4: __emulate_1op(_op, _dst, _eflags, "l"); break;  \
 323                 case 8: ON64(__emulate_1op(_op, _dst, _eflags, "q")); break; \
 324                 }                                                       \
 325         } while (0)
 326
 327 #define __emulate_1op_rax_rdx(_op, _src, _rax, _rdx, _eflags, _suffix)          \
 328         do {                                                            \
 329                 unsigned long _tmp;                                     \
 330                                                                         \
 331                 __asm__ __volatile__ (                                  \
 332                         _PRE_EFLAGS("0", "4", "1")                      \
 333                         _op _suffix " %5; "                             \
 334                         _POST_EFLAGS("0", "4", "1")                     \
 335                         : "=m" (_eflags), "=&r" (_tmp),                 \
 336                           "+a" (_rax), "+d" (_rdx)                      \
 337                         : "i" (EFLAGS_MASK), "m" ((_src).val),          \
 338                           "a" (_rax), "d" (_rdx));                      \
 339         } while (0)
 340
 341 #define __emulate_1op_rax_rdx_ex(_op, _src, _rax, _rdx, _eflags, _suffix, _ex) \
 342         do {                                                            \
 343                 unsigned long _tmp;                                     \
 344                                                                         \
 345                 __asm__ __volatile__ (                                  \
 346                         _PRE_EFLAGS("0", "5", "1")                      \
 347                         "1: \n\t"                                       \
 348                         _op _suffix " %6; "                             \
 349                         "2: \n\t"                                       \
 350                         _POST_EFLAGS("0", "5", "1")                     \
 351                         ".pushsection .fixup,\"ax\" \n\t"               \
 352                         "3: movb $1, %4 \n\t"                           \
 353                         "jmp 2b \n\t"                                   \
 354                         ".popsection \n\t"                              \
 355                         _ASM_EXTABLE(1b, 3b)                            \
 356                         : "=m" (_eflags), "=&r" (_tmp),                 \
 357                           "+a" (_rax), "+d" (_rdx), "+qm"(_ex)          \
 358                         : "i" (EFLAGS_MASK), "m" ((_src).val),          \
 359                           "a" (_rax), "d" (_rdx));                      \
 360         } while (0)
 361
 362 /* instruction has only one source operand, destination is implicit (e.g. mul, div, imul, idiv) */
 363 #define emulate_1op_rax_rdx(_op, _src, _rax, _rdx, _eflags)                     \
 364         do {                                                                    \
 365                 switch((_src).bytes) {                                          \
 366                 case 1: __emulate_1op_rax_rdx(_op, _src, _rax, _rdx, _eflags, "b"); break; \
 367                 case 2: __emulate_1op_rax_rdx(_op, _src, _rax, _rdx,  _eflags, "w"); break; \
 368                 case 4: __emulate_1op_rax_rdx(_op, _src, _rax, _rdx, _eflags, "l"); break; \
 369                 case 8: ON64(__emulate_1op_rax_rdx(_op, _src, _rax, _rdx, _eflags, "q")); break; \
 370                 }                                                       \
 371         } while (0)
 372
 373 #define emulate_1op_rax_rdx_ex(_op, _src, _rax, _rdx, _eflags, _ex)     \
 374         do {                                                            \
 375                 switch((_src).bytes) {                                  \
 376                 case 1:                                                 \
 377                         __emulate_1op_rax_rdx_ex(_op, _src, _rax, _rdx, \
 378                                                  _eflags, "b", _ex);    \
 379                         break;                                          \
 380                 case 2:                                                 \
 381                         __emulate_1op_rax_rdx_ex(_op, _src, _rax, _rdx, \
 382                                                  _eflags, "w", _ex);    \
 383                         break;                                          \
 384                 case 4:                                                 \
 385                         __emulate_1op_rax_rdx_ex(_op, _src, _rax, _rdx, \
 386                                                  _eflags, "l", _ex);    \
 387                         break;                                          \
 388                 case 8: ON64(                                           \
 389                         __emulate_1op_rax_rdx_ex(_op, _src, _rax, _rdx, \
 390                                                  _eflags, "q", _ex));   \
 391                         break;                                          \
 392                 }                                                       \
 393         } while (0)
 394
 395 /* Fetch next part of the instruction being emulated. */
 396 #define insn_fetch(_type, _size, _eip)                                  \
 397 ({      unsigned long _x;                                               \
 398         rc = do_insn_fetch(ctxt, ops, (_eip), &_x, (_size));            \
 399         if (rc != X86EMUL_CONTINUE)                                     \
 400                 goto done;                                              \
 401         (_eip) += (_size);                                              \
 402         (_type)_x;                                                      \
 403 })
 404
 405 #define insn_fetch_arr(_arr, _size, _eip)                                \
 406 ({      rc = do_insn_fetch(ctxt, ops, (_eip), _arr, (_size));           \
 407         if (rc != X86EMUL_CONTINUE)                                     \
 408                 goto done;                                              \
 409         (_eip) += (_size);                                              \
 410 })
 411
 412 static int emulator_check_intercept(struct x86_emulate_ctxt *ctxt,
 413                                     enum x86_intercept intercept,
 414                                     enum x86_intercept_stage stage)
 415 {
 416         struct x86_instruction_info info = {
 417                 .intercept  = intercept,
 418                 .rep_prefix = ctxt->decode.rep_prefix,
 419                 .modrm_mod  = ctxt->decode.modrm_mod,
 420                 .modrm_reg  = ctxt->decode.modrm_reg,
 421                 .modrm_rm   = ctxt->decode.modrm_rm,
 422                 .src_val    = ctxt->decode.src.val64,
 423                 .src_bytes  = ctxt->decode.src.bytes,
 424                 .dst_bytes  = ctxt->decode.dst.bytes,
 425                 .ad_bytes   = ctxt->decode.ad_bytes,
 426                 .next_rip   = ctxt->eip,
 427         };
 428
 429         return ctxt->ops->intercept(ctxt->vcpu, &info, stage);
 430 }
 431
 432 static inline unsigned long ad_mask(struct decode_cache *c)
 433 {
 434         return (1UL << (c->ad_bytes << 3)) - 1;
 435 }
 436
 437 /* Access/update address held in a register, based on addressing mode. */
 438 static inline unsigned long
 439 address_mask(struct decode_cache *c, unsigned long reg)
 440 {
 441         if (c->ad_bytes == sizeof(unsigned long))
 442                 return reg;
 443         else
 444                 return reg & ad_mask(c);
 445 }
 446
 447 static inline unsigned long
 448 register_address(struct decode_cache *c, unsigned long reg)
 449 {
 450         return address_mask(c, reg);
 451 }
 452
 453 static inline void
 454 register_address_increment(struct decode_cache *c, unsigned long *reg, int inc)
 455 {
 456         if (c->ad_bytes == sizeof(unsigned long))
 457                 *reg += inc;
 458         else
 459                 *reg = (*reg & ~ad_mask(c)) | ((*reg + inc) & ad_mask(c));
 460 }
 461
 462 static inline void jmp_rel(struct decode_cache *c, int rel)
 463 {
 464         register_address_increment(c, &c->eip, rel);
 465 }
 466
 467 static void set_seg_override(struct decode_cache *c, int seg)
 468 {
 469         c->has_seg_override = true;
 470         c->seg_override = seg;
 471 }
 472
 473 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt,
 474                               struct x86_emulate_ops *ops, int seg)
 475 {
 476         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 477                 return 0;
 478
 479         return ops->get_cached_segment_base(seg, ctxt->vcpu);
 480 }
 481
 482 static unsigned seg_override(struct x86_emulate_ctxt *ctxt,
 483                              struct x86_emulate_ops *ops,
 484                              struct decode_cache *c)
 485 {
 486         if (!c->has_seg_override)
 487                 return 0;
 488
 489         return c->seg_override;
 490 }
 491
 492 static ulong linear(struct x86_emulate_ctxt *ctxt,
 493                     struct segmented_address addr)
 494 {
 495         struct decode_cache *c = &ctxt->decode;
 496         ulong la;
 497
 498         la = seg_base(ctxt, ctxt->ops, addr.seg) + addr.ea;
 499         if (c->ad_bytes != 8)
 500                 la &= (u32)-1;
 501         return la;
 502 }
 503
 504 static int emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 505                              u32 error, bool valid)
 506 {
 507         ctxt->exception.vector = vec;
 508         ctxt->exception.error_code = error;
 509         ctxt->exception.error_code_valid = valid;
 510         return X86EMUL_PROPAGATE_FAULT;
 511 }
 512
 513 static int emulate_db(struct x86_emulate_ctxt *ctxt)
 514 {
 515         return emulate_exception(ctxt, DB_VECTOR, 0, false);
 516 }
 517
 518 static int emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 519 {
 520         return emulate_exception(ctxt, GP_VECTOR, err, true);
 521 }
 522
 523 static int emulate_ud(struct x86_emulate_ctxt *ctxt)
 524 {
 525         return emulate_exception(ctxt, UD_VECTOR, 0, false);
 526 }
 527
 528 static int emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 529 {
 530         return emulate_exception(ctxt, TS_VECTOR, err, true);
 531 }
 532
 533 static int emulate_de(struct x86_emulate_ctxt *ctxt)
 534 {
 535         return emulate_exception(ctxt, DE_VECTOR, 0, false);
 536 }
 537
 538 static int emulate_nm(struct x86_emulate_ctxt *ctxt)
 539 {
 540         return emulate_exception(ctxt, NM_VECTOR, 0, false);
 541 }
 542
 543 static int do_fetch_insn_byte(struct x86_emulate_ctxt *ctxt,
 544                               struct x86_emulate_ops *ops,
 545                               unsigned long eip, u8 *dest)
 546 {
 547         struct fetch_cache *fc = &ctxt->decode.fetch;
 548         int rc;
 549         int size, cur_size;
 550
 551         if (eip == fc->end) {
 552                 cur_size = fc->end - fc->start;
 553                 size = min(15UL - cur_size, PAGE_SIZE - offset_in_page(eip));
 554                 rc = ops->fetch(ctxt->cs_base + eip, fc->data + cur_size,
 555                                 size, ctxt->vcpu, &ctxt->exception);
 556                 if (rc != X86EMUL_CONTINUE)
 557                         return rc;
 558                 fc->end += size;
 559         }
 560         *dest = fc->data[eip - fc->start];
 561         return X86EMUL_CONTINUE;
 562 }
 563
 564 static int do_insn_fetch(struct x86_emulate_ctxt *ctxt,
 565                          struct x86_emulate_ops *ops,
 566                          unsigned long eip, void *dest, unsigned size)
 567 {
 568         int rc;
 569
 570         /* x86 instructions are limited to 15 bytes. */
 571         if (eip + size - ctxt->eip > 15)
 572                 return X86EMUL_UNHANDLEABLE;
 573         while (size--) {
 574                 rc = do_fetch_insn_byte(ctxt, ops, eip++, dest++);
 575                 if (rc != X86EMUL_CONTINUE)
 576                         return rc;
 577         }
 578         return X86EMUL_CONTINUE;
 579 }
 580
 581 /*
 582  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 583  * pointer into the block that addresses the relevant register.
 584  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 585  */
 586 static void *decode_register(u8 modrm_reg, unsigned long *regs,
 587                              int highbyte_regs)
 588 {
 589         void *p;
 590
 591         p = &regs[modrm_reg];
 592         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 593                 p = (unsigned char *)&regs[modrm_reg & 3] + 1;
 594         return p;
 595 }
 596
 597 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 598                            struct x86_emulate_ops *ops,
 599                            struct segmented_address addr,
 600                            u16 *size, unsigned long *address, int op_bytes)
 601 {
 602         int rc;
 603
 604         if (op_bytes == 2)
 605                 op_bytes = 3;
 606         *address = 0;
 607         rc = ops->read_std(linear(ctxt, addr), (unsigned long *)size, 2,
 608                            ctxt->vcpu, &ctxt->exception);
 609         if (rc != X86EMUL_CONTINUE)
 610                 return rc;
 611         addr.ea += 2;
 612         rc = ops->read_std(linear(ctxt, addr), address, op_bytes,
 613                            ctxt->vcpu, &ctxt->exception);
 614         return rc;
 615 }
 616
 617 static int test_cc(unsigned int condition, unsigned int flags)
 618 {
 619         int rc = 0;
 620
 621         switch ((condition & 15) >> 1) {
 622         case 0: /* o */
 623                 rc |= (flags & EFLG_OF);
 624                 break;
 625         case 1: /* b/c/nae */
 626                 rc |= (flags & EFLG_CF);
 627                 break;
 628         case 2: /* z/e */
 629                 rc |= (flags & EFLG_ZF);
 630                 break;
 631         case 3: /* be/na */
 632                 rc |= (flags & (EFLG_CF|EFLG_ZF));
 633                 break;
 634         case 4: /* s */
 635                 rc |= (flags & EFLG_SF);
 636                 break;
 637         case 5: /* p/pe */
 638                 rc |= (flags & EFLG_PF);
 639                 break;
 640         case 7: /* le/ng */
 641                 rc |= (flags & EFLG_ZF);
 642                 /* fall through */
 643         case 6: /* l/nge */
 644                 rc |= (!(flags & EFLG_SF) != !(flags & EFLG_OF));
 645                 break;
 646         }
 647
 648         /* Odd condition identifiers (lsb == 1) have inverted sense. */
 649         return (!!rc ^ (condition & 1));
 650 }
 651
 652 static void fetch_register_operand(struct operand *op)
 653 {
 654         switch (op->bytes) {
 655         case 1:
 656                 op->val = *(u8 *)op->addr.reg;
 657                 break;
 658         case 2:
 659                 op->val = *(u16 *)op->addr.reg;
 660                 break;
 661         case 4:
 662                 op->val = *(u32 *)op->addr.reg;
 663                 break;
 664         case 8:
 665                 op->val = *(u64 *)op->addr.reg;
 666                 break;
 667         }
 668 }
 669
 670 static void read_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data, int reg)
 671 {
 672         ctxt->ops->get_fpu(ctxt);
 673         switch (reg) {
 674         case 0: asm("movdqu %%xmm0, %0" : "=m"(*data)); break;
 675         case 1: asm("movdqu %%xmm1, %0" : "=m"(*data)); break;
 676         case 2: asm("movdqu %%xmm2, %0" : "=m"(*data)); break;
 677         case 3: asm("movdqu %%xmm3, %0" : "=m"(*data)); break;
 678         case 4: asm("movdqu %%xmm4, %0" : "=m"(*data)); break;
 679         case 5: asm("movdqu %%xmm5, %0" : "=m"(*data)); break;
 680         case 6: asm("movdqu %%xmm6, %0" : "=m"(*data)); break;
 681         case 7: asm("movdqu %%xmm7, %0" : "=m"(*data)); break;
 682 #ifdef CONFIG_X86_64
 683         case 8: asm("movdqu %%xmm8, %0" : "=m"(*data)); break;
 684         case 9: asm("movdqu %%xmm9, %0" : "=m"(*data)); break;
 685         case 10: asm("movdqu %%xmm10, %0" : "=m"(*data)); break;
 686         case 11: asm("movdqu %%xmm11, %0" : "=m"(*data)); break;
 687         case 12: asm("movdqu %%xmm12, %0" : "=m"(*data)); break;
 688         case 13: asm("movdqu %%xmm13, %0" : "=m"(*data)); break;
 689         case 14: asm("movdqu %%xmm14, %0" : "=m"(*data)); break;
 690         case 15: asm("movdqu %%xmm15, %0" : "=m"(*data)); break;
 691 #endif
 692         default: BUG();
 693         }
 694         ctxt->ops->put_fpu(ctxt);
 695 }
 696
 697 static void write_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data,
 698                           int reg)
 699 {
 700         ctxt->ops->get_fpu(ctxt);
 701         switch (reg) {
 702         case 0: asm("movdqu %0, %%xmm0" : : "m"(*data)); break;
 703         case 1: asm("movdqu %0, %%xmm1" : : "m"(*data)); break;
 704         case 2: asm("movdqu %0, %%xmm2" : : "m"(*data)); break;
 705         case 3: asm("movdqu %0, %%xmm3" : : "m"(*data)); break;
 706         case 4: asm("movdqu %0, %%xmm4" : : "m"(*data)); break;
 707         case 5: asm("movdqu %0, %%xmm5" : : "m"(*data)); break;
 708         case 6: asm("movdqu %0, %%xmm6" : : "m"(*data)); break;
 709         case 7: asm("movdqu %0, %%xmm7" : : "m"(*data)); break;
 710 #ifdef CONFIG_X86_64
 711         case 8: asm("movdqu %0, %%xmm8" : : "m"(*data)); break;
 712         case 9: asm("movdqu %0, %%xmm9" : : "m"(*data)); break;
 713         case 10: asm("movdqu %0, %%xmm10" : : "m"(*data)); break;
 714         case 11: asm("movdqu %0, %%xmm11" : : "m"(*data)); break;
 715         case 12: asm("movdqu %0, %%xmm12" : : "m"(*data)); break;
 716         case 13: asm("movdqu %0, %%xmm13" : : "m"(*data)); break;
 717         case 14: asm("movdqu %0, %%xmm14" : : "m"(*data)); break;
 718         case 15: asm("movdqu %0, %%xmm15" : : "m"(*data)); break;
 719 #endif
 720         default: BUG();
 721         }
 722         ctxt->ops->put_fpu(ctxt);
 723 }
 724
 725 static void decode_register_operand(struct x86_emulate_ctxt *ctxt,
 726                                     struct operand *op,
 727                                     struct decode_cache *c,
 728                                     int inhibit_bytereg)
 729 {
 730         unsigned reg = c->modrm_reg;
 731         int highbyte_regs = c->rex_prefix == 0;
 732
 733         if (!(c->d & ModRM))
 734                 reg = (c->b & 7) | ((c->rex_prefix & 1) << 3);
 735
 736         if (c->d & Sse) {
 737                 op->type = OP_XMM;
 738                 op->bytes = 16;
 739                 op->addr.xmm = reg;
 740                 read_sse_reg(ctxt, &op->vec_val, reg);
 741                 return;
 742         }
 743
 744         op->type = OP_REG;
 745         if ((c->d & ByteOp) && !inhibit_bytereg) {
 746                 op->addr.reg = decode_register(reg, c->regs, highbyte_regs);
 747                 op->bytes = 1;
 748         } else {
 749                 op->addr.reg = decode_register(reg, c->regs, 0);
 750                 op->bytes = c->op_bytes;
 751         }
 752         fetch_register_operand(op);
 753         op->orig_val = op->val;
 754 }
 755
 756 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
 757                         struct x86_emulate_ops *ops,
 758                         struct operand *op)
 759 {
 760         struct decode_cache *c = &ctxt->decode;
 761         u8 sib;
 762         int index_reg = 0, base_reg = 0, scale;
 763         int rc = X86EMUL_CONTINUE;
 764         ulong modrm_ea = 0;
 765
 766         if (c->rex_prefix) {
 767                 c->modrm_reg = (c->rex_prefix & 4) << 1;        /* REX.R */
 768                 index_reg = (c->rex_prefix & 2) << 2; /* REX.X */
 769                 c->modrm_rm = base_reg = (c->rex_prefix & 1) << 3; /* REG.B */
 770         }
 771
 772         c->modrm = insn_fetch(u8, 1, c->eip);
 773         c->modrm_mod |= (c->modrm & 0xc0) >> 6;
 774         c->modrm_reg |= (c->modrm & 0x38) >> 3;
 775         c->modrm_rm |= (c->modrm & 0x07);
 776         c->modrm_seg = VCPU_SREG_DS;
 777
 778         if (c->modrm_mod == 3) {
 779                 op->type = OP_REG;
 780                 op->bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
 781                 op->addr.reg = decode_register(c->modrm_rm,
 782                                                c->regs, c->d & ByteOp);
 783                 if (c->d & Sse) {
 784                         op->type = OP_XMM;
 785                         op->bytes = 16;
 786                         op->addr.xmm = c->modrm_rm;
 787                         read_sse_reg(ctxt, &op->vec_val, c->modrm_rm);
 788                         return rc;
 789                 }
 790                 fetch_register_operand(op);
 791                 return rc;
 792         }
 793
 794         op->type = OP_MEM;
 795
 796         if (c->ad_bytes == 2) {
 797                 unsigned bx = c->regs[VCPU_REGS_RBX];
 798                 unsigned bp = c->regs[VCPU_REGS_RBP];
 799                 unsigned si = c->regs[VCPU_REGS_RSI];
 800                 unsigned di = c->regs[VCPU_REGS_RDI];
 801
 802                 /* 16-bit ModR/M decode. */
 803                 switch (c->modrm_mod) {
 804                 case 0:
 805                         if (c->modrm_rm == 6)
 806                                 modrm_ea += insn_fetch(u16, 2, c->eip);
 807                         break;
 808                 case 1:
 809                         modrm_ea += insn_fetch(s8, 1, c->eip);
 810                         break;
 811                 case 2:
 812                         modrm_ea += insn_fetch(u16, 2, c->eip);
 813                         break;
 814                 }
 815                 switch (c->modrm_rm) {
 816                 case 0:
 817                         modrm_ea += bx + si;
 818                         break;
 819                 case 1:
 820                         modrm_ea += bx + di;
 821                         break;
 822                 case 2:
 823                         modrm_ea += bp + si;
 824                         break;
 825                 case 3:
 826                         modrm_ea += bp + di;
 827                         break;
 828                 case 4:
 829                         modrm_ea += si;
 830                         break;
 831                 case 5:
 832                         modrm_ea += di;
 833                         break;
 834                 case 6:
 835                         if (c->modrm_mod != 0)
 836                                 modrm_ea += bp;
 837                         break;
 838                 case 7:
 839                         modrm_ea += bx;
 840                         break;
 841                 }
 842                 if (c->modrm_rm == 2 || c->modrm_rm == 3 ||
 843                     (c->modrm_rm == 6 && c->modrm_mod != 0))
 844                         c->modrm_seg = VCPU_SREG_SS;
 845                 modrm_ea = (u16)modrm_ea;
 846         } else {
 847                 /* 32/64-bit ModR/M decode. */
 848                 if ((c->modrm_rm & 7) == 4) {
 849                         sib = insn_fetch(u8, 1, c->eip);
 850                         index_reg |= (sib >> 3) & 7;
 851                         base_reg |= sib & 7;
 852                         scale = sib >> 6;
 853
 854                         if ((base_reg & 7) == 5 && c->modrm_mod == 0)
 855                                 modrm_ea += insn_fetch(s32, 4, c->eip);
 856                         else
 857                                 modrm_ea += c->regs[base_reg];
 858                         if (index_reg != 4)
 859                                 modrm_ea += c->regs[index_reg] << scale;
 860                 } else if ((c->modrm_rm & 7) == 5 && c->modrm_mod == 0) {
 861                         if (ctxt->mode == X86EMUL_MODE_PROT64)
 862                                 c->rip_relative = 1;
 863                 } else
 864                         modrm_ea += c->regs[c->modrm_rm];
 865                 switch (c->modrm_mod) {
 866                 case 0:
 867                         if (c->modrm_rm == 5)
 868                                 modrm_ea += insn_fetch(s32, 4, c->eip);
 869                         break;
 870                 case 1:
 871                         modrm_ea += insn_fetch(s8, 1, c->eip);
 872                         break;
 873                 case 2:
 874                         modrm_ea += insn_fetch(s32, 4, c->eip);
 875                         break;
 876                 }
 877         }
 878         op->addr.mem.ea = modrm_ea;
 879 done:
 880         return rc;
 881 }
 882
 883 static int decode_abs(struct x86_emulate_ctxt *ctxt,
 884                       struct x86_emulate_ops *ops,
 885                       struct operand *op)
 886 {
 887         struct decode_cache *c = &ctxt->decode;
 888         int rc = X86EMUL_CONTINUE;
 889
 890         op->type = OP_MEM;
 891         switch (c->ad_bytes) {
 892         case 2:
 893                 op->addr.mem.ea = insn_fetch(u16, 2, c->eip);
 894                 break;
 895         case 4:
 896                 op->addr.mem.ea = insn_fetch(u32, 4, c->eip);
 897                 break;
 898         case 8:
 899                 op->addr.mem.ea = insn_fetch(u64, 8, c->eip);
 900                 break;
 901         }
 902 done:
 903         return rc;
 904 }
 905
 906 static void fetch_bit_operand(struct decode_cache *c)
 907 {
 908         long sv = 0, mask;
 909
 910         if (c->dst.type == OP_MEM && c->src.type == OP_REG) {
 911                 mask = ~(c->dst.bytes * 8 - 1);
 912
 913                 if (c->src.bytes == 2)
 914                         sv = (s16)c->src.val & (s16)mask;
 915                 else if (c->src.bytes == 4)
 916                         sv = (s32)c->src.val & (s32)mask;
 917
 918                 c->dst.addr.mem.ea += (sv >> 3);
 919         }
 920
 921         /* only subword offset */
 922         c->src.val &= (c->dst.bytes << 3) - 1;
 923 }
 924
 925 static int read_emulated(struct x86_emulate_ctxt *ctxt,
 926                          struct x86_emulate_ops *ops,
 927                          unsigned long addr, void *dest, unsigned size)
 928 {
 929         int rc;
 930         struct read_cache *mc = &ctxt->decode.mem_read;
 931
 932         while (size) {
 933                 int n = min(size, 8u);
 934                 size -= n;
 935                 if (mc->pos < mc->end)
 936                         goto read_cached;
 937
 938                 rc = ops->read_emulated(addr, mc->data + mc->end, n,
 939                                         &ctxt->exception, ctxt->vcpu);
 940                 if (rc != X86EMUL_CONTINUE)
 941                         return rc;
 942                 mc->end += n;
 943
 944         read_cached:
 945                 memcpy(dest, mc->data + mc->pos, n);
 946                 mc->pos += n;
 947                 dest += n;
 948                 addr += n;
 949         }
 950         return X86EMUL_CONTINUE;
 951 }
 952
 953 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
 954                            struct x86_emulate_ops *ops,
 955                            unsigned int size, unsigned short port,
 956                            void *dest)
 957 {
 958         struct read_cache *rc = &ctxt->decode.io_read;
 959
 960         if (rc->pos == rc->end) { /* refill pio read ahead */
 961                 struct decode_cache *c = &ctxt->decode;
 962                 unsigned int in_page, n;
 963                 unsigned int count = c->rep_prefix ?
 964                         address_mask(c, c->regs[VCPU_REGS_RCX]) : 1;
 965                 in_page = (ctxt->eflags & EFLG_DF) ?
 966                         offset_in_page(c->regs[VCPU_REGS_RDI]) :
 967                         PAGE_SIZE - offset_in_page(c->regs[VCPU_REGS_RDI]);
 968                 n = min(min(in_page, (unsigned int)sizeof(rc->data)) / size,
 969                         count);
 970                 if (n == 0)
 971                         n = 1;
 972                 rc->pos = rc->end = 0;
 973                 if (!ops->pio_in_emulated(size, port, rc->data, n, ctxt->vcpu))
 974                         return 0;
 975                 rc->end = n * size;
 976         }
 977
 978         memcpy(dest, rc->data + rc->pos, size);
 979         rc->pos += size;
 980         return 1;
 981 }
 982
 983 static u32 desc_limit_scaled(struct desc_struct *desc)
 984 {
 985         u32 limit = get_desc_limit(desc);
 986
 987         return desc->g ? (limit << 12) | 0xfff : limit;
 988 }
 989
 990 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
 991                                      struct x86_emulate_ops *ops,
 992                                      u16 selector, struct desc_ptr *dt)
 993 {
 994         if (selector & 1 << 2) {
 995                 struct desc_struct desc;
 996                 memset (dt, 0, sizeof *dt);
 997                 if (!ops->get_cached_descriptor(&desc, NULL, VCPU_SREG_LDTR,
 998                                                 ctxt->vcpu))
 999                         return;
1000
1001                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1002                 dt->address = get_desc_base(&desc);
1003         } else
1004                 ops->get_gdt(dt, ctxt->vcpu);
1005 }
1006
1007 /* allowed just for 8 bytes segments */
1008 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1009                                    struct x86_emulate_ops *ops,
1010                                    u16 selector, struct desc_struct *desc)
1011 {
1012         struct desc_ptr dt;
1013         u16 index = selector >> 3;
1014         int ret;
1015         ulong addr;
1016
1017         get_descriptor_table_ptr(ctxt, ops, selector, &dt);
1018
1019         if (dt.size < index * 8 + 7)
1020                 return emulate_gp(ctxt, selector & 0xfffc);
1021         addr = dt.address + index * 8;
1022         ret = ops->read_std(addr, desc, sizeof *desc, ctxt->vcpu,
1023                             &ctxt->exception);
1024
1025        return ret;
1026 }
1027
1028 /* allowed just for 8 bytes segments */
1029 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1030                                     struct x86_emulate_ops *ops,
1031                                     u16 selector, struct desc_struct *desc)
1032 {
1033         struct desc_ptr dt;
1034         u16 index = selector >> 3;
1035         ulong addr;
1036         int ret;
1037
1038         get_descriptor_table_ptr(ctxt, ops, selector, &dt);
1039
1040         if (dt.size < index * 8 + 7)
1041                 return emulate_gp(ctxt, selector & 0xfffc);
1042
1043         addr = dt.address + index * 8;
1044         ret = ops->write_std(addr, desc, sizeof *desc, ctxt->vcpu,
1045                              &ctxt->exception);
1046
1047         return ret;
1048 }
1049
1050 /* Does not support long mode */
1051 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1052                                    struct x86_emulate_ops *ops,
1053                                    u16 selector, int seg)
1054 {
1055         struct desc_struct seg_desc;
1056         u8 dpl, rpl, cpl;
1057         unsigned err_vec = GP_VECTOR;
1058         u32 err_code = 0;
1059         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1060         int ret;
1061
1062         memset(&seg_desc, 0, sizeof seg_desc);
1063
1064         if ((seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86)
1065             || ctxt->mode == X86EMUL_MODE_REAL) {
1066                 /* set real mode segment descriptor */
1067                 set_desc_base(&seg_desc, selector << 4);
1068                 set_desc_limit(&seg_desc, 0xffff);
1069                 seg_desc.type = 3;
1070                 seg_desc.p = 1;
1071                 seg_desc.s = 1;
1072                 goto load;
1073         }
1074
1075         /* NULL selector is not valid for TR, CS and SS */
1076         if ((seg == VCPU_SREG_CS || seg == VCPU_SREG_SS || seg == VCPU_SREG_TR)
1077             && null_selector)
1078                 goto exception;
1079
1080         /* TR should be in GDT only */
1081         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1082                 goto exception;
1083
1084         if (null_selector) /* for NULL selector skip all following checks */
1085                 goto load;
1086
1087         ret = read_segment_descriptor(ctxt, ops, selector, &seg_desc);
1088         if (ret != X86EMUL_CONTINUE)
1089                 return ret;
1090
1091         err_code = selector & 0xfffc;
1092         err_vec = GP_VECTOR;
1093
1094         /* can't load system descriptor into segment selecor */
1095         if (seg <= VCPU_SREG_GS && !seg_desc.s)
1096                 goto exception;
1097
1098         if (!seg_desc.p) {
1099                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1100                 goto exception;
1101         }
1102
1103         rpl = selector & 3;
1104         dpl = seg_desc.dpl;
1105         cpl = ops->cpl(ctxt->vcpu);
1106
1107         switch (seg) {
1108         case VCPU_SREG_SS:
1109                 /*
1110                  * segment is not a writable data segment or segment
1111                  * selector's RPL != CPL or segment selector's RPL != CPL
1112                  */
1113                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1114                         goto exception;
1115                 break;
1116         case VCPU_SREG_CS:
1117                 if (!(seg_desc.type & 8))
1118                         goto exception;
1119
1120                 if (seg_desc.type & 4) {
1121                         /* conforming */
1122                         if (dpl > cpl)
1123                                 goto exception;
1124                 } else {
1125                         /* nonconforming */
1126                         if (rpl > cpl || dpl != cpl)
1127                                 goto exception;
1128                 }
1129                 /* CS(RPL) <- CPL */
1130                 selector = (selector & 0xfffc) | cpl;
1131                 break;
1132         case VCPU_SREG_TR:
1133                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1134                         goto exception;
1135                 break;
1136         case VCPU_SREG_LDTR:
1137                 if (seg_desc.s || seg_desc.type != 2)
1138                         goto exception;
1139                 break;
1140         default: /*  DS, ES, FS, or GS */
1141                 /*
1142                  * segment is not a data or readable code segment or
1143                  * ((segment is a data or nonconforming code segment)
1144                  * and (both RPL and CPL > DPL))
1145                  */
1146                 if ((seg_desc.type & 0xa) == 0x8 ||
1147                     (((seg_desc.type & 0xc) != 0xc) &&
1148                      (rpl > dpl && cpl > dpl)))
1149                         goto exception;
1150                 break;
1151         }
1152
1153         if (seg_desc.s) {
1154                 /* mark segment as accessed */
1155                 seg_desc.type |= 1;
1156                 ret = write_segment_descriptor(ctxt, ops, selector, &seg_desc);
1157                 if (ret != X86EMUL_CONTINUE)
1158                         return ret;
1159         }
1160 load:
1161         ops->set_segment_selector(selector, seg, ctxt->vcpu);
1162         ops->set_cached_descriptor(&seg_desc, 0, seg, ctxt->vcpu);
1163         return X86EMUL_CONTINUE;
1164 exception:
1165         emulate_exception(ctxt, err_vec, err_code, true);
1166         return X86EMUL_PROPAGATE_FAULT;
1167 }
1168
1169 static void write_register_operand(struct operand *op)
1170 {
1171         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
1172         switch (op->bytes) {
1173         case 1:
1174                 *(u8 *)op->addr.reg = (u8)op->val;
1175                 break;
1176         case 2:
1177                 *(u16 *)op->addr.reg = (u16)op->val;
1178                 break;
1179         case 4:
1180                 *op->addr.reg = (u32)op->val;
1181                 break;  /* 64b: zero-extend */
1182         case 8:
1183                 *op->addr.reg = op->val;
1184                 break;
1185         }
1186 }
1187
1188 static inline int writeback(struct x86_emulate_ctxt *ctxt,
1189                             struct x86_emulate_ops *ops)
1190 {
1191         int rc;
1192         struct decode_cache *c = &ctxt->decode;
1193
1194         switch (c->dst.type) {
1195         case OP_REG:
1196                 write_register_operand(&c->dst);
1197                 break;
1198         case OP_MEM:
1199                 if (c->lock_prefix)
1200                         rc = ops->cmpxchg_emulated(
1201                                         linear(ctxt, c->dst.addr.mem),
1202                                         &c->dst.orig_val,
1203                                         &c->dst.val,
1204                                         c->dst.bytes,
1205                                         &ctxt->exception,
1206                                         ctxt->vcpu);
1207                 else
1208                         rc = ops->write_emulated(
1209                                         linear(ctxt, c->dst.addr.mem),
1210                                         &c->dst.val,
1211                                         c->dst.bytes,
1212                                         &ctxt->exception,
1213                                         ctxt->vcpu);
1214                 if (rc != X86EMUL_CONTINUE)
1215                         return rc;
1216                 break;
1217         case OP_XMM:
1218                 write_sse_reg(ctxt, &c->dst.vec_val, c->dst.addr.xmm);
1219                 break;
1220         case OP_NONE:
1221                 /* no writeback */
1222                 break;
1223         default:
1224                 break;
1225         }
1226         return X86EMUL_CONTINUE;
1227 }
1228
1229 static inline void emulate_push(struct x86_emulate_ctxt *ctxt,
1230                                 struct x86_emulate_ops *ops)
1231 {
1232         struct decode_cache *c = &ctxt->decode;
1233
1234         c->dst.type  = OP_MEM;
1235         c->dst.bytes = c->op_bytes;
1236         c->dst.val = c->src.val;
1237         register_address_increment(c, &c->regs[VCPU_REGS_RSP], -c->op_bytes);
1238         c->dst.addr.mem.ea = register_address(c, c->regs[VCPU_REGS_RSP]);
1239         c->dst.addr.mem.seg = VCPU_SREG_SS;
1240 }
1241
1242 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1243                        struct x86_emulate_ops *ops,
1244                        void *dest, int len)
1245 {
1246         struct decode_cache *c = &ctxt->decode;
1247         int rc;
1248         struct segmented_address addr;
1249
1250         addr.ea = register_address(c, c->regs[VCPU_REGS_RSP]);
1251         addr.seg = VCPU_SREG_SS;
1252         rc = read_emulated(ctxt, ops, linear(ctxt, addr), dest, len);
1253         if (rc != X86EMUL_CONTINUE)
1254                 return rc;
1255
1256         register_address_increment(c, &c->regs[VCPU_REGS_RSP], len);
1257         return rc;
1258 }
1259
1260 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1261                        struct x86_emulate_ops *ops,
1262                        void *dest, int len)
1263 {
1264         int rc;
1265         unsigned long val, change_mask;
1266         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1267         int cpl = ops->cpl(ctxt->vcpu);
1268
1269         rc = emulate_pop(ctxt, ops, &val, len);
1270         if (rc != X86EMUL_CONTINUE)
1271                 return rc;
1272
1273         change_mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_OF
1274                 | EFLG_TF | EFLG_DF | EFLG_NT | EFLG_RF | EFLG_AC | EFLG_ID;
1275
1276         switch(ctxt->mode) {
1277         case X86EMUL_MODE_PROT64:
1278         case X86EMUL_MODE_PROT32:
1279         case X86EMUL_MODE_PROT16:
1280                 if (cpl == 0)
1281                         change_mask |= EFLG_IOPL;
1282                 if (cpl <= iopl)
1283                         change_mask |= EFLG_IF;
1284                 break;
1285         case X86EMUL_MODE_VM86:
1286                 if (iopl < 3)
1287                         return emulate_gp(ctxt, 0);
1288                 change_mask |= EFLG_IF;
1289                 break;
1290         default: /* real mode */
1291                 change_mask |= (EFLG_IOPL | EFLG_IF);
1292                 break;
1293         }
1294
1295         *(unsigned long *)dest =
1296                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1297
1298         return rc;
1299 }
1300
1301 static void emulate_push_sreg(struct x86_emulate_ctxt *ctxt,
1302                               struct x86_emulate_ops *ops, int seg)
1303 {
1304         struct decode_cache *c = &ctxt->decode;
1305
1306         c->src.val = ops->get_segment_selector(seg, ctxt->vcpu);
1307
1308         emulate_push(ctxt, ops);
1309 }
1310
1311 static int emulate_pop_sreg(struct x86_emulate_ctxt *ctxt,
1312                              struct x86_emulate_ops *ops, int seg)
1313 {
1314         struct decode_cache *c = &ctxt->decode;
1315         unsigned long selector;
1316         int rc;
1317
1318         rc = emulate_pop(ctxt, ops, &selector, c->op_bytes);
1319         if (rc != X86EMUL_CONTINUE)
1320                 return rc;
1321
1322         rc = load_segment_descriptor(ctxt, ops, (u16)selector, seg);
1323         return rc;
1324 }
1325
1326 static int emulate_pusha(struct x86_emulate_ctxt *ctxt,
1327                           struct x86_emulate_ops *ops)
1328 {
1329         struct decode_cache *c = &ctxt->decode;
1330         unsigned long old_esp = c->regs[VCPU_REGS_RSP];
1331         int rc = X86EMUL_CONTINUE;
1332         int reg = VCPU_REGS_RAX;
1333
1334         while (reg <= VCPU_REGS_RDI) {
1335                 (reg == VCPU_REGS_RSP) ?
1336                 (c->src.val = old_esp) : (c->src.val = c->regs[reg]);
1337
1338                 emulate_push(ctxt, ops);
1339
1340                 rc = writeback(ctxt, ops);
1341                 if (rc != X86EMUL_CONTINUE)
1342                         return rc;
1343
1344                 ++reg;
1345         }
1346
1347         /* Disable writeback. */
1348         c->dst.type = OP_NONE;
1349
1350         return rc;
1351 }
1352
1353 static int emulate_popa(struct x86_emulate_ctxt *ctxt,
1354                         struct x86_emulate_ops *ops)
1355 {
1356         struct decode_cache *c = &ctxt->decode;
1357         int rc = X86EMUL_CONTINUE;
1358         int reg = VCPU_REGS_RDI;
1359
1360         while (reg >= VCPU_REGS_RAX) {
1361                 if (reg == VCPU_REGS_RSP) {
1362                         register_address_increment(c, &c->regs[VCPU_REGS_RSP],
1363                                                         c->op_bytes);
1364                         --reg;
1365                 }
1366
1367                 rc = emulate_pop(ctxt, ops, &c->regs[reg], c->op_bytes);
1368                 if (rc != X86EMUL_CONTINUE)
1369                         break;
1370                 --reg;
1371         }
1372         return rc;
1373 }
1374
1375 int emulate_int_real(struct x86_emulate_ctxt *ctxt,
1376                                struct x86_emulate_ops *ops, int irq)
1377 {
1378         struct decode_cache *c = &ctxt->decode;
1379         int rc;
1380         struct desc_ptr dt;
1381         gva_t cs_addr;
1382         gva_t eip_addr;
1383         u16 cs, eip;
1384
1385         /* TODO: Add limit checks */
1386         c->src.val = ctxt->eflags;
1387         emulate_push(ctxt, ops);
1388         rc = writeback(ctxt, ops);
1389         if (rc != X86EMUL_CONTINUE)
1390                 return rc;
1391
1392         ctxt->eflags &= ~(EFLG_IF | EFLG_TF | EFLG_AC);
1393
1394         c->src.val = ops->get_segment_selector(VCPU_SREG_CS, ctxt->vcpu);
1395         emulate_push(ctxt, ops);
1396         rc = writeback(ctxt, ops);
1397         if (rc != X86EMUL_CONTINUE)
1398                 return rc;
1399
1400         c->src.val = c->eip;
1401         emulate_push(ctxt, ops);
1402         rc = writeback(ctxt, ops);
1403         if (rc != X86EMUL_CONTINUE)
1404                 return rc;
1405
1406         c->dst.type = OP_NONE;
1407
1408         ops->get_idt(&dt, ctxt->vcpu);
1409
1410         eip_addr = dt.address + (irq << 2);
1411         cs_addr = dt.address + (irq << 2) + 2;
1412
1413         rc = ops->read_std(cs_addr, &cs, 2, ctxt->vcpu, &ctxt->exception);
1414         if (rc != X86EMUL_CONTINUE)
1415                 return rc;
1416
1417         rc = ops->read_std(eip_addr, &eip, 2, ctxt->vcpu, &ctxt->exception);
1418         if (rc != X86EMUL_CONTINUE)
1419                 return rc;
1420
1421         rc = load_segment_descriptor(ctxt, ops, cs, VCPU_SREG_CS);
1422         if (rc != X86EMUL_CONTINUE)
1423                 return rc;
1424
1425         c->eip = eip;
1426
1427         return rc;
1428 }
1429
1430 static int emulate_int(struct x86_emulate_ctxt *ctxt,
1431                        struct x86_emulate_ops *ops, int irq)
1432 {
1433         switch(ctxt->mode) {
1434         case X86EMUL_MODE_REAL:
1435                 return emulate_int_real(ctxt, ops, irq);
1436         case X86EMUL_MODE_VM86:
1437         case X86EMUL_MODE_PROT16:
1438         case X86EMUL_MODE_PROT32:
1439         case X86EMUL_MODE_PROT64:
1440         default:
1441                 /* Protected mode interrupts unimplemented yet */
1442                 return X86EMUL_UNHANDLEABLE;
1443         }
1444 }
1445
1446 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt,
1447                              struct x86_emulate_ops *ops)
1448 {
1449         struct decode_cache *c = &ctxt->decode;
1450         int rc = X86EMUL_CONTINUE;
1451         unsigned long temp_eip = 0;
1452         unsigned long temp_eflags = 0;
1453         unsigned long cs = 0;
1454         unsigned long mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_TF |
1455                              EFLG_IF | EFLG_DF | EFLG_OF | EFLG_IOPL | EFLG_NT | EFLG_RF |
1456                              EFLG_AC | EFLG_ID | (1 << 1); /* Last one is the reserved bit */
1457         unsigned long vm86_mask = EFLG_VM | EFLG_VIF | EFLG_VIP;
1458
1459         /* TODO: Add stack limit check */
1460
1461         rc = emulate_pop(ctxt, ops, &temp_eip, c->op_bytes);
1462
1463         if (rc != X86EMUL_CONTINUE)
1464                 return rc;
1465
1466         if (temp_eip & ~0xffff)
1467                 return emulate_gp(ctxt, 0);
1468
1469         rc = emulate_pop(ctxt, ops, &cs, c->op_bytes);
1470
1471         if (rc != X86EMUL_CONTINUE)
1472                 return rc;
1473
1474         rc = emulate_pop(ctxt, ops, &temp_eflags, c->op_bytes);
1475
1476         if (rc != X86EMUL_CONTINUE)
1477                 return rc;
1478
1479         rc = load_segment_descriptor(ctxt, ops, (u16)cs, VCPU_SREG_CS);
1480
1481         if (rc != X86EMUL_CONTINUE)
1482                 return rc;
1483
1484         c->eip = temp_eip;
1485
1486
1487         if (c->op_bytes == 4)
1488                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
1489         else if (c->op_bytes == 2) {
1490                 ctxt->eflags &= ~0xffff;
1491                 ctxt->eflags |= temp_eflags;
1492         }
1493
1494         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
1495         ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
1496
1497         return rc;
1498 }
1499
1500 static inline int emulate_iret(struct x86_emulate_ctxt *ctxt,
1501                                     struct x86_emulate_ops* ops)
1502 {
1503         switch(ctxt->mode) {
1504         case X86EMUL_MODE_REAL:
1505                 return emulate_iret_real(ctxt, ops);
1506         case X86EMUL_MODE_VM86:
1507         case X86EMUL_MODE_PROT16:
1508         case X86EMUL_MODE_PROT32:
1509         case X86EMUL_MODE_PROT64:
1510         default:
1511                 /* iret from protected mode unimplemented yet */
1512                 return X86EMUL_UNHANDLEABLE;
1513         }
1514 }
1515
1516 static inline int emulate_grp1a(struct x86_emulate_ctxt *ctxt,
1517                                 struct x86_emulate_ops *ops)
1518 {
1519         struct decode_cache *c = &ctxt->decode;
1520
1521         return emulate_pop(ctxt, ops, &c->dst.val, c->dst.bytes);
1522 }
1523
1524 static inline void emulate_grp2(struct x86_emulate_ctxt *ctxt)
1525 {
1526         struct decode_cache *c = &ctxt->decode;
1527         switch (c->modrm_reg) {
1528         case 0: /* rol */
1529                 emulate_2op_SrcB("rol", c->src, c->dst, ctxt->eflags);
1530                 break;
1531         case 1: /* ror */
1532                 emulate_2op_SrcB("ror", c->src, c->dst, ctxt->eflags);
1533                 break;
1534         case 2: /* rcl */
1535                 emulate_2op_SrcB("rcl", c->src, c->dst, ctxt->eflags);
1536                 break;
1537         case 3: /* rcr */
1538                 emulate_2op_SrcB("rcr", c->src, c->dst, ctxt->eflags);
1539                 break;
1540         case 4: /* sal/shl */
1541         case 6: /* sal/shl */
1542                 emulate_2op_SrcB("sal", c->src, c->dst, ctxt->eflags);
1543                 break;
1544         case 5: /* shr */
1545                 emulate_2op_SrcB("shr", c->src, c->dst, ctxt->eflags);
1546                 break;
1547         case 7: /* sar */
1548                 emulate_2op_SrcB("sar", c->src, c->dst, ctxt->eflags);
1549                 break;
1550         }
1551 }
1552
1553 static inline int emulate_grp3(struct x86_emulate_ctxt *ctxt,
1554                                struct x86_emulate_ops *ops)
1555 {
1556         struct decode_cache *c = &ctxt->decode;
1557         unsigned long *rax = &c->regs[VCPU_REGS_RAX];
1558         unsigned long *rdx = &c->regs[VCPU_REGS_RDX];
1559         u8 de = 0;
1560
1561         switch (c->modrm_reg) {
1562         case 0 ... 1:   /* test */
1563                 emulate_2op_SrcV("test", c->src, c->dst, ctxt->eflags);
1564                 break;
1565         case 2: /* not */
1566                 c->dst.val = ~c->dst.val;
1567                 break;
1568         case 3: /* neg */
1569                 emulate_1op("neg", c->dst, ctxt->eflags);
1570                 break;
1571         case 4: /* mul */
1572                 emulate_1op_rax_rdx("mul", c->src, *rax, *rdx, ctxt->eflags);
1573                 break;
1574         case 5: /* imul */
1575                 emulate_1op_rax_rdx("imul", c->src, *rax, *rdx, ctxt->eflags);
1576                 break;
1577         case 6: /* div */
1578                 emulate_1op_rax_rdx_ex("div", c->src, *rax, *rdx,
1579                                        ctxt->eflags, de);
1580                 break;
1581         case 7: /* idiv */
1582                 emulate_1op_rax_rdx_ex("idiv", c->src, *rax, *rdx,
1583                                        ctxt->eflags, de);
1584                 break;
1585         default:
1586                 return X86EMUL_UNHANDLEABLE;
1587         }
1588         if (de)
1589                 return emulate_de(ctxt);
1590         return X86EMUL_CONTINUE;
1591 }
1592
1593 static inline int emulate_grp45(struct x86_emulate_ctxt *ctxt,
1594                                struct x86_emulate_ops *ops)
1595 {
1596         struct decode_cache *c = &ctxt->decode;
1597
1598         switch (c->modrm_reg) {
1599         case 0: /* inc */
1600                 emulate_1op("inc", c->dst, ctxt->eflags);
1601                 break;
1602         case 1: /* dec */
1603                 emulate_1op("dec", c->dst, ctxt->eflags);
1604                 break;
1605         case 2: /* call near abs */ {
1606                 long int old_eip;
1607                 old_eip = c->eip;
1608                 c->eip = c->src.val;
1609                 c->src.val = old_eip;
1610                 emulate_push(ctxt, ops);
1611                 break;
1612         }
1613         case 4: /* jmp abs */
1614                 c->eip = c->src.val;
1615                 break;
1616         case 6: /* push */
1617                 emulate_push(ctxt, ops);
1618                 break;
1619         }
1620         return X86EMUL_CONTINUE;
1621 }
1622
1623 static inline int emulate_grp9(struct x86_emulate_ctxt *ctxt,
1624                                struct x86_emulate_ops *ops)
1625 {
1626         struct decode_cache *c = &ctxt->decode;
1627         u64 old = c->dst.orig_val64;
1628
1629         if (((u32) (old >> 0) != (u32) c->regs[VCPU_REGS_RAX]) ||
1630             ((u32) (old >> 32) != (u32) c->regs[VCPU_REGS_RDX])) {
1631                 c->regs[VCPU_REGS_RAX] = (u32) (old >> 0);
1632                 c->regs[VCPU_REGS_RDX] = (u32) (old >> 32);
1633                 ctxt->eflags &= ~EFLG_ZF;
1634         } else {
1635                 c->dst.val64 = ((u64)c->regs[VCPU_REGS_RCX] << 32) |
1636                         (u32) c->regs[VCPU_REGS_RBX];
1637
1638                 ctxt->eflags |= EFLG_ZF;
1639         }
1640         return X86EMUL_CONTINUE;
1641 }
1642
1643 static int emulate_ret_far(struct x86_emulate_ctxt *ctxt,
1644                            struct x86_emulate_ops *ops)
1645 {
1646         struct decode_cache *c = &ctxt->decode;
1647         int rc;
1648         unsigned long cs;
1649
1650         rc = emulate_pop(ctxt, ops, &c->eip, c->op_bytes);
1651         if (rc != X86EMUL_CONTINUE)
1652                 return rc;
1653         if (c->op_bytes == 4)
1654                 c->eip = (u32)c->eip;
1655         rc = emulate_pop(ctxt, ops, &cs, c->op_bytes);
1656         if (rc != X86EMUL_CONTINUE)
1657                 return rc;
1658         rc = load_segment_descriptor(ctxt, ops, (u16)cs, VCPU_SREG_CS);
1659         return rc;
1660 }
1661
1662 static int emulate_load_segment(struct x86_emulate_ctxt *ctxt,
1663                            struct x86_emulate_ops *ops, int seg)
1664 {
1665         struct decode_cache *c = &ctxt->decode;
1666         unsigned short sel;
1667         int rc;
1668
1669         memcpy(&sel, c->src.valptr + c->op_bytes, 2);
1670
1671         rc = load_segment_descriptor(ctxt, ops, sel, seg);
1672         if (rc != X86EMUL_CONTINUE)
1673                 return rc;
1674
1675         c->dst.val = c->src.val;
1676         return rc;
1677 }
1678
1679 static inline void
1680 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
1681                         struct x86_emulate_ops *ops, struct desc_struct *cs,
1682                         struct desc_struct *ss)
1683 {
1684         memset(cs, 0, sizeof(struct desc_struct));
1685         ops->get_cached_descriptor(cs, NULL, VCPU_SREG_CS, ctxt->vcpu);
1686         memset(ss, 0, sizeof(struct desc_struct));
1687
1688         cs->l = 0;              /* will be adjusted later */
1689         set_desc_base(cs, 0);   /* flat segment */
1690         cs->g = 1;              /* 4kb granularity */
1691         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
1692         cs->type = 0x0b;        /* Read, Execute, Accessed */
1693         cs->s = 1;
1694         cs->dpl = 0;            /* will be adjusted later */
1695         cs->p = 1;
1696         cs->d = 1;
1697
1698         set_desc_base(ss, 0);   /* flat segment */
1699         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
1700         ss->g = 1;              /* 4kb granularity */
1701         ss->s = 1;
1702         ss->type = 0x03;        /* Read/Write, Accessed */
1703         ss->d = 1;              /* 32bit stack segment */
1704         ss->dpl = 0;
1705         ss->p = 1;
1706 }
1707
1708 static int
1709 emulate_syscall(struct x86_emulate_ctxt *ctxt, struct x86_emulate_ops *ops)
1710 {
1711         struct decode_cache *c = &ctxt->decode;
1712         struct desc_struct cs, ss;
1713         u64 msr_data;
1714         u16 cs_sel, ss_sel;
1715
1716         /* syscall is not available in real mode */
1717         if (ctxt->mode == X86EMUL_MODE_REAL ||
1718             ctxt->mode == X86EMUL_MODE_VM86)
1719                 return emulate_ud(ctxt);
1720
1721         setup_syscalls_segments(ctxt, ops, &cs, &ss);
1722
1723         ops->get_msr(ctxt->vcpu, MSR_STAR, &msr_data);
1724         msr_data >>= 32;
1725         cs_sel = (u16)(msr_data & 0xfffc);
1726         ss_sel = (u16)(msr_data + 8);
1727
1728         if (is_long_mode(ctxt->vcpu)) {
1729                 cs.d = 0;
1730                 cs.l = 1;
1731         }
1732         ops->set_cached_descriptor(&cs, 0, VCPU_SREG_CS, ctxt->vcpu);
1733         ops->set_segment_selector(cs_sel, VCPU_SREG_CS, ctxt->vcpu);
1734         ops->set_cached_descriptor(&ss, 0, VCPU_SREG_SS, ctxt->vcpu);
1735         ops->set_segment_selector(ss_sel, VCPU_SREG_SS, ctxt->vcpu);
1736
1737         c->regs[VCPU_REGS_RCX] = c->eip;
1738         if (is_long_mode(ctxt->vcpu)) {
1739 #ifdef CONFIG_X86_64
1740                 c->regs[VCPU_REGS_R11] = ctxt->eflags & ~EFLG_RF;
1741
1742                 ops->get_msr(ctxt->vcpu,
1743                              ctxt->mode == X86EMUL_MODE_PROT64 ?
1744                              MSR_LSTAR : MSR_CSTAR, &msr_data);
1745                 c->eip = msr_data;
1746
1747                 ops->get_msr(ctxt->vcpu, MSR_SYSCALL_MASK, &msr_data);
1748                 ctxt->eflags &= ~(msr_data | EFLG_RF);
1749 #endif
1750         } else {
1751                 /* legacy mode */
1752                 ops->get_msr(ctxt->vcpu, MSR_STAR, &msr_data);
1753                 c->eip = (u32)msr_data;
1754
1755                 ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
1756         }
1757
1758         return X86EMUL_CONTINUE;
1759 }
1760
1761 static int
1762 emulate_sysenter(struct x86_emulate_ctxt *ctxt, struct x86_emulate_ops *ops)
1763 {
1764         struct decode_cache *c = &ctxt->decode;
1765         struct desc_struct cs, ss;
1766         u64 msr_data;
1767         u16 cs_sel, ss_sel;
1768
1769         /* inject #GP if in real mode */
1770         if (ctxt->mode == X86EMUL_MODE_REAL)
1771                 return emulate_gp(ctxt, 0);
1772
1773         /* XXX sysenter/sysexit have not been tested in 64bit mode.
1774         * Therefore, we inject an #UD.
1775         */
1776         if (ctxt->mode == X86EMUL_MODE_PROT64)
1777                 return emulate_ud(ctxt);
1778
1779         setup_syscalls_segments(ctxt, ops, &cs, &ss);
1780
1781         ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_CS, &msr_data);
1782         switch (ctxt->mode) {
1783         case X86EMUL_MODE_PROT32:
1784                 if ((msr_data & 0xfffc) == 0x0)
1785                         return emulate_gp(ctxt, 0);
1786                 break;
1787         case X86EMUL_MODE_PROT64:
1788                 if (msr_data == 0x0)
1789                         return emulate_gp(ctxt, 0);
1790                 break;
1791         }
1792
1793         ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
1794         cs_sel = (u16)msr_data;
1795         cs_sel &= ~SELECTOR_RPL_MASK;
1796         ss_sel = cs_sel + 8;
1797         ss_sel &= ~SELECTOR_RPL_MASK;
1798         if (ctxt->mode == X86EMUL_MODE_PROT64
1799                 || is_long_mode(ctxt->vcpu)) {
1800                 cs.d = 0;
1801                 cs.l = 1;
1802         }
1803
1804         ops->set_cached_descriptor(&cs, 0, VCPU_SREG_CS, ctxt->vcpu);
1805         ops->set_segment_selector(cs_sel, VCPU_SREG_CS, ctxt->vcpu);
1806         ops->set_cached_descriptor(&ss, 0, VCPU_SREG_SS, ctxt->vcpu);
1807         ops->set_segment_selector(ss_sel, VCPU_SREG_SS, ctxt->vcpu);
1808
1809         ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_EIP, &msr_data);
1810         c->eip = msr_data;
1811
1812         ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_ESP, &msr_data);
1813         c->regs[VCPU_REGS_RSP] = msr_data;
1814
1815         return X86EMUL_CONTINUE;
1816 }
1817
1818 static int
1819 emulate_sysexit(struct x86_emulate_ctxt *ctxt, struct x86_emulate_ops *ops)
1820 {
1821         struct decode_cache *c = &ctxt->decode;
1822         struct desc_struct cs, ss;
1823         u64 msr_data;
1824         int usermode;
1825         u16 cs_sel, ss_sel;
1826
1827         /* inject #GP if in real mode or Virtual 8086 mode */
1828         if (ctxt->mode == X86EMUL_MODE_REAL ||
1829             ctxt->mode == X86EMUL_MODE_VM86)
1830                 return emulate_gp(ctxt, 0);
1831
1832         setup_syscalls_segments(ctxt, ops, &cs, &ss);
1833
1834         if ((c->rex_prefix & 0x8) != 0x0)
1835                 usermode = X86EMUL_MODE_PROT64;
1836         else
1837                 usermode = X86EMUL_MODE_PROT32;
1838
1839         cs.dpl = 3;
1840         ss.dpl = 3;
1841         ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_CS, &msr_data);
1842         switch (usermode) {
1843         case X86EMUL_MODE_PROT32:
1844                 cs_sel = (u16)(msr_data + 16);
1845                 if ((msr_data & 0xfffc) == 0x0)
1846                         return emulate_gp(ctxt, 0);
1847                 ss_sel = (u16)(msr_data + 24);
1848                 break;
1849         case X86EMUL_MODE_PROT64:
1850                 cs_sel = (u16)(msr_data + 32);
1851                 if (msr_data == 0x0)
1852                         return emulate_gp(ctxt, 0);
1853                 ss_sel = cs_sel + 8;
1854                 cs.d = 0;
1855                 cs.l = 1;
1856                 break;
1857         }
1858         cs_sel |= SELECTOR_RPL_MASK;
1859         ss_sel |= SELECTOR_RPL_MASK;
1860
1861         ops->set_cached_descriptor(&cs, 0, VCPU_SREG_CS, ctxt->vcpu);
1862         ops->set_segment_selector(cs_sel, VCPU_SREG_CS, ctxt->vcpu);
1863         ops->set_cached_descriptor(&ss, 0, VCPU_SREG_SS, ctxt->vcpu);
1864         ops->set_segment_selector(ss_sel, VCPU_SREG_SS, ctxt->vcpu);
1865
1866         c->eip = c->regs[VCPU_REGS_RDX];
1867         c->regs[VCPU_REGS_RSP] = c->regs[VCPU_REGS_RCX];
1868
1869         return X86EMUL_CONTINUE;
1870 }
1871
1872 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt,
1873                               struct x86_emulate_ops *ops)
1874 {
1875         int iopl;
1876         if (ctxt->mode == X86EMUL_MODE_REAL)
1877                 return false;
1878         if (ctxt->mode == X86EMUL_MODE_VM86)
1879                 return true;
1880         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1881         return ops->cpl(ctxt->vcpu) > iopl;
1882 }
1883
1884 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
1885                                             struct x86_emulate_ops *ops,
1886                                             u16 port, u16 len)
1887 {
1888         struct desc_struct tr_seg;
1889         u32 base3;
1890         int r;
1891         u16 io_bitmap_ptr, perm, bit_idx = port & 0x7;
1892         unsigned mask = (1 << len) - 1;
1893         unsigned long base;
1894
1895         ops->get_cached_descriptor(&tr_seg, &base3, VCPU_SREG_TR, ctxt->vcpu);
1896         if (!tr_seg.p)
1897                 return false;
1898         if (desc_limit_scaled(&tr_seg) < 103)
1899                 return false;
1900         base = get_desc_base(&tr_seg);
1901 #ifdef CONFIG_X86_64
1902         base |= ((u64)base3) << 32;
1903 #endif
1904         r = ops->read_std(base + 102, &io_bitmap_ptr, 2, ctxt->vcpu, NULL);
1905         if (r != X86EMUL_CONTINUE)
1906                 return false;
1907         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
1908                 return false;
1909         r = ops->read_std(base + io_bitmap_ptr + port/8, &perm, 2, ctxt->vcpu,
1910                           NULL);
1911         if (r != X86EMUL_CONTINUE)
1912                 return false;
1913         if ((perm >> bit_idx) & mask)
1914                 return false;
1915         return true;
1916 }
1917
1918 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
1919                                  struct x86_emulate_ops *ops,
1920                                  u16 port, u16 len)
1921 {
1922         if (ctxt->perm_ok)
1923                 return true;
1924
1925         if (emulator_bad_iopl(ctxt, ops))
1926                 if (!emulator_io_port_access_allowed(ctxt, ops, port, len))
1927                         return false;
1928
1929         ctxt->perm_ok = true;
1930
1931         return true;
1932 }
1933
1934 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
1935                                 struct x86_emulate_ops *ops,
1936                                 struct tss_segment_16 *tss)
1937 {
1938         struct decode_cache *c = &ctxt->decode;
1939
1940         tss->ip = c->eip;
1941         tss->flag = ctxt->eflags;
1942         tss->ax = c->regs[VCPU_REGS_RAX];
1943         tss->cx = c->regs[VCPU_REGS_RCX];
1944         tss->dx = c->regs[VCPU_REGS_RDX];
1945         tss->bx = c->regs[VCPU_REGS_RBX];
1946         tss->sp = c->regs[VCPU_REGS_RSP];
1947         tss->bp = c->regs[VCPU_REGS_RBP];
1948         tss->si = c->regs[VCPU_REGS_RSI];
1949         tss->di = c->regs[VCPU_REGS_RDI];
1950
1951         tss->es = ops->get_segment_selector(VCPU_SREG_ES, ctxt->vcpu);
1952         tss->cs = ops->get_segment_selector(VCPU_SREG_CS, ctxt->vcpu);
1953         tss->ss = ops->get_segment_selector(VCPU_SREG_SS, ctxt->vcpu);
1954         tss->ds = ops->get_segment_selector(VCPU_SREG_DS, ctxt->vcpu);
1955         tss->ldt = ops->get_segment_selector(VCPU_SREG_LDTR, ctxt->vcpu);
1956 }
1957
1958 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
1959                                  struct x86_emulate_ops *ops,
1960                                  struct tss_segment_16 *tss)
1961 {
1962         struct decode_cache *c = &ctxt->decode;
1963         int ret;
1964
1965         c->eip = tss->ip;
1966         ctxt->eflags = tss->flag | 2;
1967         c->regs[VCPU_REGS_RAX] = tss->ax;
1968         c->regs[VCPU_REGS_RCX] = tss->cx;
1969         c->regs[VCPU_REGS_RDX] = tss->dx;
1970         c->regs[VCPU_REGS_RBX] = tss->bx;
1971         c->regs[VCPU_REGS_RSP] = tss->sp;
1972         c->regs[VCPU_REGS_RBP] = tss->bp;
1973         c->regs[VCPU_REGS_RSI] = tss->si;
1974         c->regs[VCPU_REGS_RDI] = tss->di;
1975
1976         /*
1977          * SDM says that segment selectors are loaded before segment
1978          * descriptors
1979          */
1980         ops->set_segment_selector(tss->ldt, VCPU_SREG_LDTR, ctxt->vcpu);
1981         ops->set_segment_selector(tss->es, VCPU_SREG_ES, ctxt->vcpu);
1982         ops->set_segment_selector(tss->cs, VCPU_SREG_CS, ctxt->vcpu);
1983         ops->set_segment_selector(tss->ss, VCPU_SREG_SS, ctxt->vcpu);
1984         ops->set_segment_selector(tss->ds, VCPU_SREG_DS, ctxt->vcpu);
1985
1986         /*
1987          * Now load segment descriptors. If fault happenes at this stage
1988          * it is handled in a context of new task
1989          */
1990         ret = load_segment_descriptor(ctxt, ops, tss->ldt, VCPU_SREG_LDTR);
1991         if (ret != X86EMUL_CONTINUE)
1992                 return ret;
1993         ret = load_segment_descriptor(ctxt, ops, tss->es, VCPU_SREG_ES);
1994         if (ret != X86EMUL_CONTINUE)
1995                 return ret;
1996         ret = load_segment_descriptor(ctxt, ops, tss->cs, VCPU_SREG_CS);
1997         if (ret != X86EMUL_CONTINUE)
1998                 return ret;
1999         ret = load_segment_descriptor(ctxt, ops, tss->ss, VCPU_SREG_SS);
2000         if (ret != X86EMUL_CONTINUE)
2001                 return ret;
2002         ret = load_segment_descriptor(ctxt, ops, tss->ds, VCPU_SREG_DS);
2003         if (ret != X86EMUL_CONTINUE)
2004                 return ret;
2005
2006         return X86EMUL_CONTINUE;
2007 }
2008
2009 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
2010                           struct x86_emulate_ops *ops,
2011                           u16 tss_selector, u16 old_tss_sel,
2012                           ulong old_tss_base, struct desc_struct *new_desc)
2013 {
2014         struct tss_segment_16 tss_seg;
2015         int ret;
2016         u32 new_tss_base = get_desc_base(new_desc);
2017
2018         ret = ops->read_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2019                             &ctxt->exception);
2020         if (ret != X86EMUL_CONTINUE)
2021                 /* FIXME: need to provide precise fault address */
2022                 return ret;
2023
2024         save_state_to_tss16(ctxt, ops, &tss_seg);
2025
2026         ret = ops->write_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2027                              &ctxt->exception);
2028         if (ret != X86EMUL_CONTINUE)
2029                 /* FIXME: need to provide precise fault address */
2030                 return ret;
2031
2032         ret = ops->read_std(new_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2033                             &ctxt->exception);
2034         if (ret != X86EMUL_CONTINUE)
2035                 /* FIXME: need to provide precise fault address */
2036                 return ret;
2037
2038         if (old_tss_sel != 0xffff) {
2039                 tss_seg.prev_task_link = old_tss_sel;
2040
2041                 ret = ops->write_std(new_tss_base,
2042                                      &tss_seg.prev_task_link,
2043                                      sizeof tss_seg.prev_task_link,
2044                                      ctxt->vcpu, &ctxt->exception);
2045                 if (ret != X86EMUL_CONTINUE)
2046                         /* FIXME: need to provide precise fault address */
2047                         return ret;
2048         }
2049
2050         return load_state_from_tss16(ctxt, ops, &tss_seg);
2051 }
2052
2053 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
2054                                 struct x86_emulate_ops *ops,
2055                                 struct tss_segment_32 *tss)
2056 {
2057         struct decode_cache *c = &ctxt->decode;
2058
2059         tss->cr3 = ops->get_cr(3, ctxt->vcpu);
2060         tss->eip = c->eip;
2061         tss->eflags = ctxt->eflags;
2062         tss->eax = c->regs[VCPU_REGS_RAX];
2063         tss->ecx = c->regs[VCPU_REGS_RCX];
2064         tss->edx = c->regs[VCPU_REGS_RDX];
2065         tss->ebx = c->regs[VCPU_REGS_RBX];
2066         tss->esp = c->regs[VCPU_REGS_RSP];
2067         tss->ebp = c->regs[VCPU_REGS_RBP];
2068         tss->esi = c->regs[VCPU_REGS_RSI];
2069         tss->edi = c->regs[VCPU_REGS_RDI];
2070
2071         tss->es = ops->get_segment_selector(VCPU_SREG_ES, ctxt->vcpu);
2072         tss->cs = ops->get_segment_selector(VCPU_SREG_CS, ctxt->vcpu);
2073         tss->ss = ops->get_segment_selector(VCPU_SREG_SS, ctxt->vcpu);
2074         tss->ds = ops->get_segment_selector(VCPU_SREG_DS, ctxt->vcpu);
2075         tss->fs = ops->get_segment_selector(VCPU_SREG_FS, ctxt->vcpu);
2076         tss->gs = ops->get_segment_selector(VCPU_SREG_GS, ctxt->vcpu);
2077         tss->ldt_selector = ops->get_segment_selector(VCPU_SREG_LDTR, ctxt->vcpu);
2078 }
2079
2080 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
2081                                  struct x86_emulate_ops *ops,
2082                                  struct tss_segment_32 *tss)
2083 {
2084         struct decode_cache *c = &ctxt->decode;
2085         int ret;
2086
2087         if (ops->set_cr(3, tss->cr3, ctxt->vcpu))
2088                 return emulate_gp(ctxt, 0);
2089         c->eip = tss->eip;
2090         ctxt->eflags = tss->eflags | 2;
2091         c->regs[VCPU_REGS_RAX] = tss->eax;
2092         c->regs[VCPU_REGS_RCX] = tss->ecx;
2093         c->regs[VCPU_REGS_RDX] = tss->edx;
2094         c->regs[VCPU_REGS_RBX] = tss->ebx;
2095         c->regs[VCPU_REGS_RSP] = tss->esp;
2096         c->regs[VCPU_REGS_RBP] = tss->ebp;
2097         c->regs[VCPU_REGS_RSI] = tss->esi;
2098         c->regs[VCPU_REGS_RDI] = tss->edi;
2099
2100         /*
2101          * SDM says that segment selectors are loaded before segment
2102          * descriptors
2103          */
2104         ops->set_segment_selector(tss->ldt_selector, VCPU_SREG_LDTR, ctxt->vcpu);
2105         ops->set_segment_selector(tss->es, VCPU_SREG_ES, ctxt->vcpu);
2106         ops->set_segment_selector(tss->cs, VCPU_SREG_CS, ctxt->vcpu);
2107         ops->set_segment_selector(tss->ss, VCPU_SREG_SS, ctxt->vcpu);
2108         ops->set_segment_selector(tss->ds, VCPU_SREG_DS, ctxt->vcpu);
2109         ops->set_segment_selector(tss->fs, VCPU_SREG_FS, ctxt->vcpu);
2110         ops->set_segment_selector(tss->gs, VCPU_SREG_GS, ctxt->vcpu);
2111
2112         /*
2113          * Now load segment descriptors. If fault happenes at this stage
2114          * it is handled in a context of new task
2115          */
2116         ret = load_segment_descriptor(ctxt, ops, tss->ldt_selector, VCPU_SREG_LDTR);
2117         if (ret != X86EMUL_CONTINUE)
2118                 return ret;
2119         ret = load_segment_descriptor(ctxt, ops, tss->es, VCPU_SREG_ES);
2120         if (ret != X86EMUL_CONTINUE)
2121                 return ret;
2122         ret = load_segment_descriptor(ctxt, ops, tss->cs, VCPU_SREG_CS);
2123         if (ret != X86EMUL_CONTINUE)
2124                 return ret;
2125         ret = load_segment_descriptor(ctxt, ops, tss->ss, VCPU_SREG_SS);
2126         if (ret != X86EMUL_CONTINUE)
2127                 return ret;
2128         ret = load_segment_descriptor(ctxt, ops, tss->ds, VCPU_SREG_DS);
2129         if (ret != X86EMUL_CONTINUE)
2130                 return ret;
2131         ret = load_segment_descriptor(ctxt, ops, tss->fs, VCPU_SREG_FS);
2132         if (ret != X86EMUL_CONTINUE)
2133                 return ret;
2134         ret = load_segment_descriptor(ctxt, ops, tss->gs, VCPU_SREG_GS);
2135         if (ret != X86EMUL_CONTINUE)
2136                 return ret;
2137
2138         return X86EMUL_CONTINUE;
2139 }
2140
2141 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
2142                           struct x86_emulate_ops *ops,
2143                           u16 tss_selector, u16 old_tss_sel,
2144                           ulong old_tss_base, struct desc_struct *new_desc)
2145 {
2146         struct tss_segment_32 tss_seg;
2147         int ret;
2148         u32 new_tss_base = get_desc_base(new_desc);
2149
2150         ret = ops->read_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2151                             &ctxt->exception);
2152         if (ret != X86EMUL_CONTINUE)
2153                 /* FIXME: need to provide precise fault address */
2154                 return ret;
2155
2156         save_state_to_tss32(ctxt, ops, &tss_seg);
2157
2158         ret = ops->write_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2159                              &ctxt->exception);
2160         if (ret != X86EMUL_CONTINUE)
2161                 /* FIXME: need to provide precise fault address */
2162                 return ret;
2163
2164         ret = ops->read_std(new_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2165                             &ctxt->exception);
2166         if (ret != X86EMUL_CONTINUE)
2167                 /* FIXME: need to provide precise fault address */
2168                 return ret;
2169
2170         if (old_tss_sel != 0xffff) {
2171                 tss_seg.prev_task_link = old_tss_sel;
2172
2173                 ret = ops->write_std(new_tss_base,
2174                                      &tss_seg.prev_task_link,
2175                                      sizeof tss_seg.prev_task_link,
2176                                      ctxt->vcpu, &ctxt->exception);
2177                 if (ret != X86EMUL_CONTINUE)
2178                         /* FIXME: need to provide precise fault address */
2179                         return ret;
2180         }
2181
2182         return load_state_from_tss32(ctxt, ops, &tss_seg);
2183 }
2184
2185 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
2186                                    struct x86_emulate_ops *ops,
2187                                    u16 tss_selector, int reason,
2188                                    bool has_error_code, u32 error_code)
2189 {
2190         struct desc_struct curr_tss_desc, next_tss_desc;
2191         int ret;
2192         u16 old_tss_sel = ops->get_segment_selector(VCPU_SREG_TR, ctxt->vcpu);
2193         ulong old_tss_base =
2194                 ops->get_cached_segment_base(VCPU_SREG_TR, ctxt->vcpu);
2195         u32 desc_limit;
2196
2197         /* FIXME: old_tss_base == ~0 ? */
2198
2199         ret = read_segment_descriptor(ctxt, ops, tss_selector, &next_tss_desc);
2200         if (ret != X86EMUL_CONTINUE)
2201                 return ret;
2202         ret = read_segment_descriptor(ctxt, ops, old_tss_sel, &curr_tss_desc);
2203         if (ret != X86EMUL_CONTINUE)
2204                 return ret;
2205
2206         /* FIXME: check that next_tss_desc is tss */
2207
2208         if (reason != TASK_SWITCH_IRET) {
2209                 if ((tss_selector & 3) > next_tss_desc.dpl ||
2210                     ops->cpl(ctxt->vcpu) > next_tss_desc.dpl)
2211                         return emulate_gp(ctxt, 0);
2212         }
2213
2214         desc_limit = desc_limit_scaled(&next_tss_desc);
2215         if (!next_tss_desc.p ||
2216             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
2217              desc_limit < 0x2b)) {
2218                 emulate_ts(ctxt, tss_selector & 0xfffc);
2219                 return X86EMUL_PROPAGATE_FAULT;
2220         }
2221
2222         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
2223                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
2224                 write_segment_descriptor(ctxt, ops, old_tss_sel,
2225                                          &curr_tss_desc);
2226         }
2227
2228         if (reason == TASK_SWITCH_IRET)
2229                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
2230
2231         /* set back link to prev task only if NT bit is set in eflags
2232            note that old_tss_sel is not used afetr this point */
2233         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
2234                 old_tss_sel = 0xffff;
2235
2236         if (next_tss_desc.type & 8)
2237                 ret = task_switch_32(ctxt, ops, tss_selector, old_tss_sel,
2238                                      old_tss_base, &next_tss_desc);
2239         else
2240                 ret = task_switch_16(ctxt, ops, tss_selector, old_tss_sel,
2241                                      old_tss_base, &next_tss_desc);
2242         if (ret != X86EMUL_CONTINUE)
2243                 return ret;
2244
2245         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
2246                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
2247
2248         if (reason != TASK_SWITCH_IRET) {
2249                 next_tss_desc.type |= (1 << 1); /* set busy flag */
2250                 write_segment_descriptor(ctxt, ops, tss_selector,
2251                                          &next_tss_desc);
2252         }
2253
2254         ops->set_cr(0,  ops->get_cr(0, ctxt->vcpu) | X86_CR0_TS, ctxt->vcpu);
2255         ops->set_cached_descriptor(&next_tss_desc, 0, VCPU_SREG_TR, ctxt->vcpu);
2256         ops->set_segment_selector(tss_selector, VCPU_SREG_TR, ctxt->vcpu);
2257
2258         if (has_error_code) {
2259                 struct decode_cache *c = &ctxt->decode;
2260
2261                 c->op_bytes = c->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
2262                 c->lock_prefix = 0;
2263                 c->src.val = (unsigned long) error_code;
2264                 emulate_push(ctxt, ops);
2265         }
2266
2267         return ret;
2268 }
2269
2270 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
2271                          u16 tss_selector, int reason,
2272                          bool has_error_code, u32 error_code)
2273 {
2274         struct x86_emulate_ops *ops = ctxt->ops;
2275         struct decode_cache *c = &ctxt->decode;
2276         int rc;
2277
2278         c->eip = ctxt->eip;
2279         c->dst.type = OP_NONE;
2280
2281         rc = emulator_do_task_switch(ctxt, ops, tss_selector, reason,
2282                                      has_error_code, error_code);
2283
2284         if (rc == X86EMUL_CONTINUE) {
2285                 rc = writeback(ctxt, ops);
2286                 if (rc == X86EMUL_CONTINUE)
2287                         ctxt->eip = c->eip;
2288         }
2289
2290         return (rc == X86EMUL_UNHANDLEABLE) ? -1 : 0;
2291 }
2292
2293 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, unsigned seg,
2294                             int reg, struct operand *op)
2295 {
2296         struct decode_cache *c = &ctxt->decode;
2297         int df = (ctxt->eflags & EFLG_DF) ? -1 : 1;
2298
2299         register_address_increment(c, &c->regs[reg], df * op->bytes);
2300         op->addr.mem.ea = register_address(c, c->regs[reg]);
2301         op->addr.mem.seg = seg;
2302 }
2303
2304 static int em_push(struct x86_emulate_ctxt *ctxt)
2305 {
2306         emulate_push(ctxt, ctxt->ops);
2307         return X86EMUL_CONTINUE;
2308 }
2309
2310 static int em_das(struct x86_emulate_ctxt *ctxt)
2311 {
2312         struct decode_cache *c = &ctxt->decode;
2313         u8 al, old_al;
2314         bool af, cf, old_cf;
2315
2316         cf = ctxt->eflags & X86_EFLAGS_CF;
2317         al = c->dst.val;
2318
2319         old_al = al;
2320         old_cf = cf;
2321         cf = false;
2322         af = ctxt->eflags & X86_EFLAGS_AF;
2323         if ((al & 0x0f) > 9 || af) {
2324                 al -= 6;
2325                 cf = old_cf | (al >= 250);
2326                 af = true;
2327         } else {
2328                 af = false;
2329         }
2330         if (old_al > 0x99 || old_cf) {
2331                 al -= 0x60;
2332                 cf = true;
2333         }
2334
2335         c->dst.val = al;
2336         /* Set PF, ZF, SF */
2337         c->src.type = OP_IMM;
2338         c->src.val = 0;
2339         c->src.bytes = 1;
2340         emulate_2op_SrcV("or", c->src, c->dst, ctxt->eflags);
2341         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
2342         if (cf)
2343                 ctxt->eflags |= X86_EFLAGS_CF;
2344         if (af)
2345                 ctxt->eflags |= X86_EFLAGS_AF;
2346         return X86EMUL_CONTINUE;
2347 }
2348
2349 static int em_call_far(struct x86_emulate_ctxt *ctxt)
2350 {
2351         struct decode_cache *c = &ctxt->decode;
2352         u16 sel, old_cs;
2353         ulong old_eip;
2354         int rc;
2355
2356         old_cs = ctxt->ops->get_segment_selector(VCPU_SREG_CS, ctxt->vcpu);
2357         old_eip = c->eip;
2358
2359         memcpy(&sel, c->src.valptr + c->op_bytes, 2);
2360         if (load_segment_descriptor(ctxt, ctxt->ops, sel, VCPU_SREG_CS))
2361                 return X86EMUL_CONTINUE;
2362
2363         c->eip = 0;
2364         memcpy(&c->eip, c->src.valptr, c->op_bytes);
2365
2366         c->src.val = old_cs;
2367         emulate_push(ctxt, ctxt->ops);
2368         rc = writeback(ctxt, ctxt->ops);
2369         if (rc != X86EMUL_CONTINUE)
2370                 return rc;
2371
2372         c->src.val = old_eip;
2373         emulate_push(ctxt, ctxt->ops);
2374         rc = writeback(ctxt, ctxt->ops);
2375         if (rc != X86EMUL_CONTINUE)
2376                 return rc;
2377
2378         c->dst.type = OP_NONE;
2379
2380         return X86EMUL_CONTINUE;
2381 }
2382
2383 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
2384 {
2385         struct decode_cache *c = &ctxt->decode;
2386         int rc;
2387
2388         c->dst.type = OP_REG;
2389         c->dst.addr.reg = &c->eip;
2390         c->dst.bytes = c->op_bytes;
2391         rc = emulate_pop(ctxt, ctxt->ops, &c->dst.val, c->op_bytes);
2392         if (rc != X86EMUL_CONTINUE)
2393                 return rc;
2394         register_address_increment(c, &c->regs[VCPU_REGS_RSP], c->src.val);
2395         return X86EMUL_CONTINUE;
2396 }
2397
2398 static int em_imul(struct x86_emulate_ctxt *ctxt)
2399 {
2400         struct decode_cache *c = &ctxt->decode;
2401
2402         emulate_2op_SrcV_nobyte("imul", c->src, c->dst, ctxt->eflags);
2403         return X86EMUL_CONTINUE;
2404 }
2405
2406 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
2407 {
2408         struct decode_cache *c = &ctxt->decode;
2409
2410         c->dst.val = c->src2.val;
2411         return em_imul(ctxt);
2412 }
2413
2414 static int em_cwd(struct x86_emulate_ctxt *ctxt)
2415 {
2416         struct decode_cache *c = &ctxt->decode;
2417
2418         c->dst.type = OP_REG;
2419         c->dst.bytes = c->src.bytes;
2420         c->dst.addr.reg = &c->regs[VCPU_REGS_RDX];
2421         c->dst.val = ~((c->src.val >> (c->src.bytes * 8 - 1)) - 1);
2422
2423         return X86EMUL_CONTINUE;
2424 }
2425
2426 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
2427 {
2428         unsigned cpl = ctxt->ops->cpl(ctxt->vcpu);
2429         struct decode_cache *c = &ctxt->decode;
2430         u64 tsc = 0;
2431
2432         if (cpl > 0 && (ctxt->ops->get_cr(4, ctxt->vcpu) & X86_CR4_TSD))
2433                 return emulate_gp(ctxt, 0);
2434         ctxt->ops->get_msr(ctxt->vcpu, MSR_IA32_TSC, &tsc);
2435         c->regs[VCPU_REGS_RAX] = (u32)tsc;
2436         c->regs[VCPU_REGS_RDX] = tsc >> 32;
2437         return X86EMUL_CONTINUE;
2438 }
2439
2440 static int em_mov(struct x86_emulate_ctxt *ctxt)
2441 {
2442         struct decode_cache *c = &ctxt->decode;
2443         c->dst.val = c->src.val;
2444         return X86EMUL_CONTINUE;
2445 }
2446
2447 static int em_movdqu(struct x86_emulate_ctxt *ctxt)
2448 {
2449         struct decode_cache *c = &ctxt->decode;
2450         memcpy(&c->dst.vec_val, &c->src.vec_val, c->op_bytes);
2451         return X86EMUL_CONTINUE;
2452 }
2453
2454 static bool valid_cr(int nr)
2455 {
2456         switch (nr) {
2457         case 0:
2458         case 2 ... 4:
2459         case 8:
2460                 return true;
2461         default:
2462                 return false;
2463         }
2464 }
2465
2466 static int check_cr_read(struct x86_emulate_ctxt *ctxt)
2467 {
2468         struct decode_cache *c = &ctxt->decode;
2469
2470         if (!valid_cr(c->modrm_reg))
2471                 return emulate_ud(ctxt);
2472
2473         return X86EMUL_CONTINUE;
2474 }
2475
2476 static int check_cr_write(struct x86_emulate_ctxt *ctxt)
2477 {
2478         struct decode_cache *c = &ctxt->decode;
2479         u64 new_val = c->src.val64;
2480         int cr = c->modrm_reg;
2481
2482         static u64 cr_reserved_bits[] = {
2483                 0xffffffff00000000ULL,
2484                 0, 0, 0, /* CR3 checked later */
2485                 CR4_RESERVED_BITS,
2486                 0, 0, 0,
2487                 CR8_RESERVED_BITS,
2488         };
2489
2490         if (!valid_cr(cr))
2491                 return emulate_ud(ctxt);
2492
2493         if (new_val & cr_reserved_bits[cr])
2494                 return emulate_gp(ctxt, 0);
2495
2496         switch (cr) {
2497         case 0: {
2498                 u64 cr4, efer;
2499                 if (((new_val & X86_CR0_PG) && !(new_val & X86_CR0_PE)) ||
2500                     ((new_val & X86_CR0_NW) && !(new_val & X86_CR0_CD)))
2501                         return emulate_gp(ctxt, 0);
2502
2503                 cr4 = ctxt->ops->get_cr(4, ctxt->vcpu);
2504                 ctxt->ops->get_msr(ctxt->vcpu, MSR_EFER, &efer);
2505
2506                 if ((new_val & X86_CR0_PG) && (efer & EFER_LME) &&
2507                     !(cr4 & X86_CR4_PAE))
2508                         return emulate_gp(ctxt, 0);
2509
2510                 break;
2511                 }
2512         case 3: {
2513                 u64 rsvd = 0;
2514
2515                 if (is_long_mode(ctxt->vcpu))
2516                         rsvd = CR3_L_MODE_RESERVED_BITS;
2517                 else if (is_pae(ctxt->vcpu))
2518                         rsvd = CR3_PAE_RESERVED_BITS;
2519                 else if (is_paging(ctxt->vcpu))
2520                         rsvd = CR3_NONPAE_RESERVED_BITS;
2521
2522                 if (new_val & rsvd)
2523                         return emulate_gp(ctxt, 0);
2524
2525                 break;
2526                 }
2527         case 4: {
2528                 u64 cr4, efer;
2529
2530                 cr4 = ctxt->ops->get_cr(4, ctxt->vcpu);
2531                 ctxt->ops->get_msr(ctxt->vcpu, MSR_EFER, &efer);
2532
2533                 if ((efer & EFER_LMA) && !(new_val & X86_CR4_PAE))
2534                         return emulate_gp(ctxt, 0);
2535
2536                 break;
2537                 }
2538         }
2539
2540         return X86EMUL_CONTINUE;
2541 }
2542
2543 static int check_dr7_gd(struct x86_emulate_ctxt *ctxt)
2544 {
2545         unsigned long dr7;
2546
2547         ctxt->ops->get_dr(7, &dr7, ctxt->vcpu);
2548
2549         /* Check if DR7.Global_Enable is set */
2550         return dr7 & (1 << 13);
2551 }
2552
2553 static int check_dr_read(struct x86_emulate_ctxt *ctxt)
2554 {
2555         struct decode_cache *c = &ctxt->decode;
2556         int dr = c->modrm_reg;
2557         u64 cr4;
2558
2559         if (dr > 7)
2560                 return emulate_ud(ctxt);
2561
2562         cr4 = ctxt->ops->get_cr(4, ctxt->vcpu);
2563         if ((cr4 & X86_CR4_DE) && (dr == 4 || dr == 5))
2564                 return emulate_ud(ctxt);
2565
2566         if (check_dr7_gd(ctxt))
2567                 return emulate_db(ctxt);
2568
2569         return X86EMUL_CONTINUE;
2570 }
2571
2572 static int check_dr_write(struct x86_emulate_ctxt *ctxt)
2573 {
2574         struct decode_cache *c = &ctxt->decode;
2575         u64 new_val = c->src.val64;
2576         int dr = c->modrm_reg;
2577
2578         if ((dr == 6 || dr == 7) && (new_val & 0xffffffff00000000ULL))
2579                 return emulate_gp(ctxt, 0);
2580
2581         return check_dr_read(ctxt);
2582 }
2583
2584 static int check_svme(struct x86_emulate_ctxt *ctxt)
2585 {
2586         u64 efer;
2587
2588         ctxt->ops->get_msr(ctxt->vcpu, MSR_EFER, &efer);
2589
2590         if (!(efer & EFER_SVME))
2591                 return emulate_ud(ctxt);
2592
2593         return X86EMUL_CONTINUE;
2594 }
2595
2596 static int check_svme_pa(struct x86_emulate_ctxt *ctxt)
2597 {
2598         u64 rax = kvm_register_read(ctxt->vcpu, VCPU_REGS_RAX);
2599
2600         /* Valid physical address? */
2601         if (rax & 0xffff000000000000)
2602                 return emulate_gp(ctxt, 0);
2603
2604         return check_svme(ctxt);
2605 }
2606
2607 static int check_rdtsc(struct x86_emulate_ctxt *ctxt)
2608 {
2609         u64 cr4 = ctxt->ops->get_cr(4, ctxt->vcpu);
2610
2611         if (cr4 & X86_CR4_TSD && ctxt->ops->cpl(ctxt->vcpu))
2612                 return emulate_ud(ctxt);
2613
2614         return X86EMUL_CONTINUE;
2615 }
2616
2617 #define D(_y) { .flags = (_y) }
2618 #define DI(_y, _i) { .flags = (_y), .intercept = x86_intercept_##_i }
2619 #define DIP(_y, _i, _p) { .flags = (_y), .intercept = x86_intercept_##_i, \
2620                       .check_perm = (_p) }
2621 #define N    D(0)
2622 #define EXT(_f, _e) { .flags = ((_f) | RMExt), .u.group = (_e) }
2623 #define G(_f, _g) { .flags = ((_f) | Group), .u.group = (_g) }
2624 #define GD(_f, _g) { .flags = ((_f) | Group | GroupDual), .u.gdual = (_g) }
2625 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
2626 #define II(_f, _e, _i) \
2627         { .flags = (_f), .u.execute = (_e), .intercept = x86_intercept_##_i }
2628 #define IIP(_f, _e, _i, _p) \
2629         { .flags = (_f), .u.execute = (_e), .intercept = x86_intercept_##_i, \
2630           .check_perm = (_p) }
2631 #define GP(_f, _g) { .flags = ((_f) | Prefix), .u.gprefix = (_g) }
2632
2633 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
2634 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
2635
2636 #define D6ALU(_f) D2bv((_f) | DstMem | SrcReg | ModRM),                 \
2637                 D2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock),         \
2638                 D2bv(((_f) & ~Lock) | DstAcc | SrcImm)
2639
2640 static struct opcode group7_rm1[] = {
2641         DI(SrcNone | ModRM | Priv, monitor),
2642         DI(SrcNone | ModRM | Priv, mwait),
2643         N, N, N, N, N, N,
2644 };
2645
2646 static struct opcode group7_rm3[] = {
2647         DIP(SrcNone | ModRM | Prot | Priv, vmrun,   check_svme_pa),
2648         DIP(SrcNone | ModRM | Prot       , vmmcall, check_svme),
2649         DIP(SrcNone | ModRM | Prot | Priv, vmload,  check_svme_pa),
2650         DIP(SrcNone | ModRM | Prot | Priv, vmsave,  check_svme_pa),
2651         DIP(SrcNone | ModRM | Prot | Priv, stgi,    check_svme),
2652         DIP(SrcNone | ModRM | Prot | Priv, clgi,    check_svme),
2653         DIP(SrcNone | ModRM | Prot | Priv, skinit,  check_svme),
2654         DIP(SrcNone | ModRM | Prot | Priv, invlpga, check_svme),
2655 };
2656
2657 static struct opcode group7_rm7[] = {
2658         N,
2659         DIP(SrcNone | ModRM, rdtscp, check_rdtsc),
2660         N, N, N, N, N, N,
2661 };
2662 static struct opcode group1[] = {
2663         X7(D(Lock)), N
2664 };
2665
2666 static struct opcode group1A[] = {
2667         D(DstMem | SrcNone | ModRM | Mov | Stack), N, N, N, N, N, N, N,
2668 };
2669
2670 static struct opcode group3[] = {
2671         D(DstMem | SrcImm | ModRM), D(DstMem | SrcImm | ModRM),
2672         D(DstMem | SrcNone | ModRM | Lock), D(DstMem | SrcNone | ModRM | Lock),
2673         X4(D(SrcMem | ModRM)),
2674 };
2675
2676 static struct opcode group4[] = {
2677         D(ByteOp | DstMem | SrcNone | ModRM | Lock), D(ByteOp | DstMem | SrcNone | ModRM | Lock),
2678         N, N, N, N, N, N,
2679 };
2680
2681 static struct opcode group5[] = {
2682         D(DstMem | SrcNone | ModRM | Lock), D(DstMem | SrcNone | ModRM | Lock),
2683         D(SrcMem | ModRM | Stack),
2684         I(SrcMemFAddr | ModRM | ImplicitOps | Stack, em_call_far),
2685         D(SrcMem | ModRM | Stack), D(SrcMemFAddr | ModRM | ImplicitOps),
2686         D(SrcMem | ModRM | Stack), N,
2687 };
2688
2689 static struct opcode group6[] = {
2690         DI(ModRM | Prot,        sldt),
2691         DI(ModRM | Prot,        str),
2692         DI(ModRM | Prot | Priv, lldt),
2693         DI(ModRM | Prot | Priv, ltr),
2694         N, N, N, N,
2695 };
2696
2697 static struct group_dual group7 = { {
2698         DI(ModRM | Mov | DstMem | Priv, sgdt),
2699         DI(ModRM | Mov | DstMem | Priv, sidt),
2700         DI(ModRM | SrcMem | Priv, lgdt), DI(ModRM | SrcMem | Priv, lidt),
2701         DI(SrcNone | ModRM | DstMem | Mov, smsw), N,
2702         DI(SrcMem16 | ModRM | Mov | Priv, lmsw),
2703         DI(SrcMem | ModRM | ByteOp | Priv | NoAccess, invlpg),
2704 }, {
2705         D(SrcNone | ModRM | Priv | VendorSpecific), EXT(0, group7_rm1),
2706         N, EXT(0, group7_rm3),
2707         DI(SrcNone | ModRM | DstMem | Mov, smsw), N,
2708         DI(SrcMem16 | ModRM | Mov | Priv, lmsw), EXT(0, group7_rm7),
2709 } };
2710
2711 static struct opcode group8[] = {
2712         N, N, N, N,
2713         D(DstMem | SrcImmByte | ModRM), D(DstMem | SrcImmByte | ModRM | Lock),
2714         D(DstMem | SrcImmByte | ModRM | Lock), D(DstMem | SrcImmByte | ModRM | Lock),
2715 };
2716
2717 static struct group_dual group9 = { {
2718         N, D(DstMem64 | ModRM | Lock), N, N, N, N, N, N,
2719 }, {
2720         N, N, N, N, N, N, N, N,
2721 } };
2722
2723 static struct opcode group11[] = {
2724         I(DstMem | SrcImm | ModRM | Mov, em_mov), X7(D(Undefined)),
2725 };
2726
2727 static struct gprefix pfx_0f_6f_0f_7f = {
2728         N, N, N, I(Sse, em_movdqu),
2729 };
2730
2731 static struct opcode opcode_table[256] = {
2732         /* 0x00 - 0x07 */
2733         D6ALU(Lock),
2734         D(ImplicitOps | Stack | No64), D(ImplicitOps | Stack | No64),
2735         /* 0x08 - 0x0F */
2736         D6ALU(Lock),
2737         D(ImplicitOps | Stack | No64), N,
2738         /* 0x10 - 0x17 */
2739         D6ALU(Lock),
2740         D(ImplicitOps | Stack | No64), D(ImplicitOps | Stack | No64),
2741         /* 0x18 - 0x1F */
2742         D6ALU(Lock),
2743         D(ImplicitOps | Stack | No64), D(ImplicitOps | Stack | No64),
2744         /* 0x20 - 0x27 */
2745         D6ALU(Lock), N, N,
2746         /* 0x28 - 0x2F */
2747         D6ALU(Lock), N, I(ByteOp | DstAcc | No64, em_das),
2748         /* 0x30 - 0x37 */
2749         D6ALU(Lock), N, N,
2750         /* 0x38 - 0x3F */
2751         D6ALU(0), N, N,
2752         /* 0x40 - 0x4F */
2753         X16(D(DstReg)),
2754         /* 0x50 - 0x57 */
2755         X8(I(SrcReg | Stack, em_push)),
2756         /* 0x58 - 0x5F */
2757         X8(D(DstReg | Stack)),
2758         /* 0x60 - 0x67 */
2759         D(ImplicitOps | Stack | No64), D(ImplicitOps | Stack | No64),
2760         N, D(DstReg | SrcMem32 | ModRM | Mov) /* movsxd (x86/64) */ ,
2761         N, N, N, N,
2762         /* 0x68 - 0x6F */
2763         I(SrcImm | Mov | Stack, em_push),
2764         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
2765         I(SrcImmByte | Mov | Stack, em_push),
2766         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
2767         D2bv(DstDI | Mov | String), /* insb, insw/insd */
2768         D2bv(SrcSI | ImplicitOps | String), /* outsb, outsw/outsd */
2769         /* 0x70 - 0x7F */
2770         X16(D(SrcImmByte)),
2771         /* 0x80 - 0x87 */
2772         G(ByteOp | DstMem | SrcImm | ModRM | Group, group1),
2773         G(DstMem | SrcImm | ModRM | Group, group1),
2774         G(ByteOp | DstMem | SrcImm | ModRM | No64 | Group, group1),
2775         G(DstMem | SrcImmByte | ModRM | Group, group1),
2776         D2bv(DstMem | SrcReg | ModRM), D2bv(DstMem | SrcReg | ModRM | Lock),
2777         /* 0x88 - 0x8F */
2778         I2bv(DstMem | SrcReg | ModRM | Mov, em_mov),
2779         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
2780         D(DstMem | SrcNone | ModRM | Mov), D(ModRM | SrcMem | NoAccess | DstReg),
2781         D(ImplicitOps | SrcMem16 | ModRM), G(0, group1A),
2782         /* 0x90 - 0x97 */
2783         X8(D(SrcAcc | DstReg)),
2784         /* 0x98 - 0x9F */
2785         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
2786         I(SrcImmFAddr | No64, em_call_far), N,
2787         DI(ImplicitOps | Stack, pushf), DI(ImplicitOps | Stack, popf), N, N,
2788         /* 0xA0 - 0xA7 */
2789         I2bv(DstAcc | SrcMem | Mov | MemAbs, em_mov),
2790         I2bv(DstMem | SrcAcc | Mov | MemAbs, em_mov),
2791         I2bv(SrcSI | DstDI | Mov | String, em_mov),
2792         D2bv(SrcSI | DstDI | String),
2793         /* 0xA8 - 0xAF */
2794         D2bv(DstAcc | SrcImm),
2795         I2bv(SrcAcc | DstDI | Mov | String, em_mov),
2796         I2bv(SrcSI | DstAcc | Mov | String, em_mov),
2797         D2bv(SrcAcc | DstDI | String),
2798         /* 0xB0 - 0xB7 */
2799         X8(I(ByteOp | DstReg | SrcImm | Mov, em_mov)),
2800         /* 0xB8 - 0xBF */
2801         X8(I(DstReg | SrcImm | Mov, em_mov)),
2802         /* 0xC0 - 0xC7 */
2803         D2bv(DstMem | SrcImmByte | ModRM),
2804         I(ImplicitOps | Stack | SrcImmU16, em_ret_near_imm),
2805         D(ImplicitOps | Stack),
2806         D(DstReg | SrcMemFAddr | ModRM | No64), D(DstReg | SrcMemFAddr | ModRM | No64),
2807         G(ByteOp, group11), G(0, group11),
2808         /* 0xC8 - 0xCF */
2809         N, N, N, D(ImplicitOps | Stack),
2810         D(ImplicitOps), DI(SrcImmByte, intn),
2811         D(ImplicitOps | No64), DI(ImplicitOps, iret),
2812         /* 0xD0 - 0xD7 */
2813         D2bv(DstMem | SrcOne | ModRM), D2bv(DstMem | ModRM),
2814         N, N, N, N,
2815         /* 0xD8 - 0xDF */
2816         N, N, N, N, N, N, N, N,
2817         /* 0xE0 - 0xE7 */
2818         X4(D(SrcImmByte)),
2819         D2bv(SrcImmUByte | DstAcc), D2bv(SrcAcc | DstImmUByte),
2820         /* 0xE8 - 0xEF */
2821         D(SrcImm | Stack), D(SrcImm | ImplicitOps),
2822         D(SrcImmFAddr | No64), D(SrcImmByte | ImplicitOps),
2823         D2bv(SrcNone | DstAcc), D2bv(SrcAcc | ImplicitOps),
2824         /* 0xF0 - 0xF7 */
2825         N, N, N, N,
2826         DI(ImplicitOps | Priv, hlt), D(ImplicitOps),
2827         G(ByteOp, group3), G(0, group3),
2828         /* 0xF8 - 0xFF */
2829         D(ImplicitOps), D(ImplicitOps), D(ImplicitOps), D(ImplicitOps),
2830         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
2831 };
2832
2833 static struct opcode twobyte_table[256] = {
2834         /* 0x00 - 0x0F */
2835         G(0, group6), GD(0, &group7), N, N,
2836         N, D(ImplicitOps | VendorSpecific), DI(ImplicitOps | Priv, clts), N,
2837         DI(ImplicitOps | Priv, invd), DI(ImplicitOps | Priv, wbinvd), N, N,
2838         N, D(ImplicitOps | ModRM), N, N,
2839         /* 0x10 - 0x1F */
2840         N, N, N, N, N, N, N, N, D(ImplicitOps | ModRM), N, N, N, N, N, N, N,
2841         /* 0x20 - 0x2F */
2842         DIP(ModRM | DstMem | Priv | Op3264, cr_read, check_cr_read),
2843         DIP(ModRM | DstMem | Priv | Op3264, dr_read, check_dr_read),
2844         DIP(ModRM | SrcMem | Priv | Op3264, cr_write, check_cr_write),
2845         DIP(ModRM | SrcMem | Priv | Op3264, dr_write, check_dr_write),
2846         N, N, N, N,
2847         N, N, N, N, N, N, N, N,
2848         /* 0x30 - 0x3F */
2849         D(ImplicitOps | Priv), II(ImplicitOps, em_rdtsc, rdtsc),
2850         D(ImplicitOps | Priv), N,
2851         D(ImplicitOps | VendorSpecific), D(ImplicitOps | Priv | VendorSpecific),
2852         N, N,
2853         N, N, N, N, N, N, N, N,
2854         /* 0x40 - 0x4F */
2855         X16(D(DstReg | SrcMem | ModRM | Mov)),
2856         /* 0x50 - 0x5F */
2857         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
2858         /* 0x60 - 0x6F */
2859         N, N, N, N,
2860         N, N, N, N,
2861         N, N, N, N,
2862         N, N, N, GP(SrcMem | DstReg | ModRM | Mov, &pfx_0f_6f_0f_7f),
2863         /* 0x70 - 0x7F */
2864         N, N, N, N,
2865         N, N, N, N,
2866         N, N, N, N,
2867         N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_6f_0f_7f),
2868         /* 0x80 - 0x8F */
2869         X16(D(SrcImm)),
2870         /* 0x90 - 0x9F */
2871         X16(D(ByteOp | DstMem | SrcNone | ModRM| Mov)),
2872         /* 0xA0 - 0xA7 */
2873         D(ImplicitOps | Stack), D(ImplicitOps | Stack),
2874         N, D(DstMem | SrcReg | ModRM | BitOp),
2875         D(DstMem | SrcReg | Src2ImmByte | ModRM),
2876         D(DstMem | SrcReg | Src2CL | ModRM), N, N,
2877         /* 0xA8 - 0xAF */
2878         D(ImplicitOps | Stack), D(ImplicitOps | Stack),
2879         N, D(DstMem | SrcReg | ModRM | BitOp | Lock),
2880         D(DstMem | SrcReg | Src2ImmByte | ModRM),
2881         D(DstMem | SrcReg | Src2CL | ModRM),
2882         D(ModRM), I(DstReg | SrcMem | ModRM, em_imul),
2883         /* 0xB0 - 0xB7 */
2884         D2bv(DstMem | SrcReg | ModRM | Lock),
2885         D(DstReg | SrcMemFAddr | ModRM), D(DstMem | SrcReg | ModRM | BitOp | Lock),
2886         D(DstReg | SrcMemFAddr | ModRM), D(DstReg | SrcMemFAddr | ModRM),
2887         D(ByteOp | DstReg | SrcMem | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
2888         /* 0xB8 - 0xBF */
2889         N, N,
2890         G(BitOp, group8), D(DstMem | SrcReg | ModRM | BitOp | Lock),
2891         D(DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
2892         D(ByteOp | DstReg | SrcMem | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
2893         /* 0xC0 - 0xCF */
2894         D2bv(DstMem | SrcReg | ModRM | Lock),
2895         N, D(DstMem | SrcReg | ModRM | Mov),
2896         N, N, N, GD(0, &group9),
2897         N, N, N, N, N, N, N, N,
2898         /* 0xD0 - 0xDF */
2899         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
2900         /* 0xE0 - 0xEF */
2901         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
2902         /* 0xF0 - 0xFF */
2903         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
2904 };
2905
2906 #undef D
2907 #undef N
2908 #undef G
2909 #undef GD
2910 #undef I
2911 #undef GP
2912 #undef EXT
2913
2914 #undef D2bv
2915 #undef I2bv
2916 #undef D6ALU
2917
2918 static unsigned imm_size(struct decode_cache *c)
2919 {
2920         unsigned size;
2921
2922         size = (c->d & ByteOp) ? 1 : c->op_bytes;
2923         if (size == 8)
2924                 size = 4;
2925         return size;
2926 }
2927
2928 static int decode_imm(struct x86_emulate_ctxt *ctxt, struct operand *op,
2929                       unsigned size, bool sign_extension)
2930 {
2931         struct decode_cache *c = &ctxt->decode;
2932         struct x86_emulate_ops *ops = ctxt->ops;
2933         int rc = X86EMUL_CONTINUE;
2934
2935         op->type = OP_IMM;
2936         op->bytes = size;
2937         op->addr.mem.ea = c->eip;
2938         /* NB. Immediates are sign-extended as necessary. */
2939         switch (op->bytes) {
2940         case 1:
2941                 op->val = insn_fetch(s8, 1, c->eip);
2942                 break;
2943         case 2:
2944                 op->val = insn_fetch(s16, 2, c->eip);
2945                 break;
2946         case 4:
2947                 op->val = insn_fetch(s32, 4, c->eip);
2948                 break;
2949         }
2950         if (!sign_extension) {
2951                 switch (op->bytes) {
2952                 case 1:
2953                         op->val &= 0xff;
2954                         break;
2955                 case 2:
2956                         op->val &= 0xffff;
2957                         break;
2958                 case 4:
2959                         op->val &= 0xffffffff;
2960                         break;
2961                 }
2962         }
2963 done:
2964         return rc;
2965 }
2966
2967 int
2968 x86_decode_insn(struct x86_emulate_ctxt *ctxt, void *insn, int insn_len)
2969 {
2970         struct x86_emulate_ops *ops = ctxt->ops;
2971         struct decode_cache *c = &ctxt->decode;
2972         int rc = X86EMUL_CONTINUE;
2973         int mode = ctxt->mode;
2974         int def_op_bytes, def_ad_bytes, dual, goffset, simd_prefix;
2975         bool op_prefix = false;
2976         struct opcode opcode, *g_mod012, *g_mod3;
2977         struct operand memop = { .type = OP_NONE };
2978
2979         c->eip = ctxt->eip;
2980         c->fetch.start = c->eip;
2981         c->fetch.end = c->fetch.start + insn_len;
2982         if (insn_len > 0)
2983                 memcpy(c->fetch.data, insn, insn_len);
2984         ctxt->cs_base = seg_base(ctxt, ops, VCPU_SREG_CS);
2985
2986         switch (mode) {
2987         case X86EMUL_MODE_REAL:
2988         case X86EMUL_MODE_VM86:
2989         case X86EMUL_MODE_PROT16:
2990                 def_op_bytes = def_ad_bytes = 2;
2991                 break;
2992         case X86EMUL_MODE_PROT32:
2993                 def_op_bytes = def_ad_bytes = 4;
2994                 break;
2995 #ifdef CONFIG_X86_64
2996         case X86EMUL_MODE_PROT64:
2997                 def_op_bytes = 4;
2998                 def_ad_bytes = 8;
2999                 break;
3000 #endif
3001         default:
3002                 return -1;
3003         }
3004
3005         c->op_bytes = def_op_bytes;
3006         c->ad_bytes = def_ad_bytes;
3007
3008         /* Legacy prefixes. */
3009         for (;;) {
3010                 switch (c->b = insn_fetch(u8, 1, c->eip)) {
3011                 case 0x66:      /* operand-size override */
3012                         op_prefix = true;
3013                         /* switch between 2/4 bytes */
3014                         c->op_bytes = def_op_bytes ^ 6;
3015                         break;
3016                 case 0x67:      /* address-size override */
3017                         if (mode == X86EMUL_MODE_PROT64)
3018                                 /* switch between 4/8 bytes */
3019                                 c->ad_bytes = def_ad_bytes ^ 12;
3020                         else
3021                                 /* switch between 2/4 bytes */
3022                                 c->ad_bytes = def_ad_bytes ^ 6;
3023                         break;
3024                 case 0x26:      /* ES override */
3025                 case 0x2e:      /* CS override */
3026                 case 0x36:      /* SS override */
3027                 case 0x3e:      /* DS override */
3028                         set_seg_override(c, (c->b >> 3) & 3);
3029                         break;
3030                 case 0x64:      /* FS override */
3031                 case 0x65:      /* GS override */
3032                         set_seg_override(c, c->b & 7);
3033                         break;
3034                 case 0x40 ... 0x4f: /* REX */
3035                         if (mode != X86EMUL_MODE_PROT64)
3036                                 goto done_prefixes;
3037                         c->rex_prefix = c->b;
3038                         continue;
3039                 case 0xf0:      /* LOCK */
3040                         c->lock_prefix = 1;
3041                         break;
3042                 case 0xf2:      /* REPNE/REPNZ */
3043                 case 0xf3:      /* REP/REPE/REPZ */
3044                         c->rep_prefix = c->b;
3045                         break;
3046                 default:
3047                         goto done_prefixes;
3048                 }
3049
3050                 /* Any legacy prefix after a REX prefix nullifies its effect. */
3051
3052                 c->rex_prefix = 0;
3053         }
3054
3055 done_prefixes:
3056
3057         /* REX prefix. */
3058         if (c->rex_prefix & 8)
3059                 c->op_bytes = 8;        /* REX.W */
3060
3061         /* Opcode byte(s). */
3062         opcode = opcode_table[c->b];
3063         /* Two-byte opcode? */
3064         if (c->b == 0x0f) {
3065                 c->twobyte = 1;
3066                 c->b = insn_fetch(u8, 1, c->eip);
3067                 opcode = twobyte_table[c->b];
3068         }
3069         c->d = opcode.flags;
3070
3071         if (c->d & Group) {
3072                 dual = c->d & GroupDual;
3073                 c->modrm = insn_fetch(u8, 1, c->eip);
3074                 --c->eip;
3075
3076                 if (c->d & GroupDual) {
3077                         g_mod012 = opcode.u.gdual->mod012;
3078                         g_mod3 = opcode.u.gdual->mod3;
3079                 } else
3080                         g_mod012 = g_mod3 = opcode.u.group;
3081
3082                 c->d &= ~(Group | GroupDual);
3083
3084                 goffset = (c->modrm >> 3) & 7;
3085
3086                 if ((c->modrm >> 6) == 3)
3087                         opcode = g_mod3[goffset];
3088                 else
3089                         opcode = g_mod012[goffset];
3090
3091                 if (opcode.flags & RMExt) {
3092                         goffset = c->modrm & 7;
3093                         opcode = opcode.u.group[goffset];
3094                 }
3095
3096                 c->d |= opcode.flags;
3097         }
3098
3099         if (c->d & Prefix) {
3100                 if (c->rep_prefix && op_prefix)
3101                         return X86EMUL_UNHANDLEABLE;
3102                 simd_prefix = op_prefix ? 0x66 : c->rep_prefix;
3103                 switch (simd_prefix) {
3104                 case 0x00: opcode = opcode.u.gprefix->pfx_no; break;
3105                 case 0x66: opcode = opcode.u.gprefix->pfx_66; break;
3106                 case 0xf2: opcode = opcode.u.gprefix->pfx_f2; break;
3107                 case 0xf3: opcode = opcode.u.gprefix->pfx_f3; break;
3108                 }
3109                 c->d |= opcode.flags;
3110         }
3111
3112         c->execute = opcode.u.execute;
3113         c->check_perm = opcode.check_perm;
3114         c->intercept = opcode.intercept;
3115
3116         /* Unrecognised? */
3117         if (c->d == 0 || (c->d & Undefined))
3118                 return -1;
3119
3120         if (!(c->d & VendorSpecific) && ctxt->only_vendor_specific_insn)
3121                 return -1;
3122
3123         if (mode == X86EMUL_MODE_PROT64 && (c->d & Stack))
3124                 c->op_bytes = 8;
3125
3126         if (c->d & Op3264) {
3127                 if (mode == X86EMUL_MODE_PROT64)
3128                         c->op_bytes = 8;
3129                 else
3130                         c->op_bytes = 4;
3131         }
3132
3133         if (c->d & Sse)
3134                 c->op_bytes = 16;
3135
3136         /* ModRM and SIB bytes. */
3137         if (c->d & ModRM) {
3138                 rc = decode_modrm(ctxt, ops, &memop);
3139                 if (!c->has_seg_override)
3140                         set_seg_override(c, c->modrm_seg);
3141         } else if (c->d & MemAbs)
3142                 rc = decode_abs(ctxt, ops, &memop);
3143         if (rc != X86EMUL_CONTINUE)
3144                 goto done;
3145
3146         if (!c->has_seg_override)
3147                 set_seg_override(c, VCPU_SREG_DS);
3148
3149         memop.addr.mem.seg = seg_override(ctxt, ops, c);
3150
3151         if (memop.type == OP_MEM && c->ad_bytes != 8)
3152                 memop.addr.mem.ea = (u32)memop.addr.mem.ea;
3153
3154         if (memop.type == OP_MEM && c->rip_relative)
3155                 memop.addr.mem.ea += c->eip;
3156
3157         /*
3158          * Decode and fetch the source operand: register, memory
3159          * or immediate.
3160          */
3161         switch (c->d & SrcMask) {
3162         case SrcNone:
3163                 break;
3164         case SrcReg:
3165                 decode_register_operand(ctxt, &c->src, c, 0);
3166                 break;
3167         case SrcMem16:
3168                 memop.bytes = 2;
3169                 goto srcmem_common;
3170         case SrcMem32:
3171                 memop.bytes = 4;
3172                 goto srcmem_common;
3173         case SrcMem:
3174                 memop.bytes = (c->d & ByteOp) ? 1 :
3175                                                            c->op_bytes;
3176         srcmem_common:
3177                 c->src = memop;
3178                 break;
3179         case SrcImmU16:
3180                 rc = decode_imm(ctxt, &c->src, 2, false);
3181                 break;
3182         case SrcImm:
3183                 rc = decode_imm(ctxt, &c->src, imm_size(c), true);
3184                 break;
3185         case SrcImmU:
3186                 rc = decode_imm(ctxt, &c->src, imm_size(c), false);
3187                 break;
3188         case SrcImmByte:
3189                 rc = decode_imm(ctxt, &c->src, 1, true);
3190                 break;
3191         case SrcImmUByte:
3192                 rc = decode_imm(ctxt, &c->src, 1, false);
3193                 break;
3194         case SrcAcc:
3195                 c->src.type = OP_REG;
3196                 c->src.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
3197                 c->src.addr.reg = &c->regs[VCPU_REGS_RAX];
3198                 fetch_register_operand(&c->src);
3199                 break;
3200         case SrcOne:
3201                 c->src.bytes = 1;
3202                 c->src.val = 1;
3203                 break;
3204         case SrcSI:
3205                 c->src.type = OP_MEM;
3206                 c->src.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
3207                 c->src.addr.mem.ea =
3208                         register_address(c, c->regs[VCPU_REGS_RSI]);
3209                 c->src.addr.mem.seg = seg_override(ctxt, ops, c),
3210                 c->src.val = 0;
3211                 break;
3212         case SrcImmFAddr:
3213                 c->src.type = OP_IMM;
3214                 c->src.addr.mem.ea = c->eip;
3215                 c->src.bytes = c->op_bytes + 2;
3216                 insn_fetch_arr(c->src.valptr, c->src.bytes, c->eip);
3217                 break;
3218         case SrcMemFAddr:
3219                 memop.bytes = c->op_bytes + 2;
3220                 goto srcmem_common;
3221                 break;
3222         }
3223
3224         if (rc != X86EMUL_CONTINUE)
3225                 goto done;
3226
3227         /*
3228          * Decode and fetch the second source operand: register, memory
3229          * or immediate.
3230          */
3231         switch (c->d & Src2Mask) {
3232         case Src2None:
3233                 break;
3234         case Src2CL:
3235                 c->src2.bytes = 1;
3236                 c->src2.val = c->regs[VCPU_REGS_RCX] & 0x8;
3237                 break;
3238         case Src2ImmByte:
3239                 rc = decode_imm(ctxt, &c->src2, 1, true);
3240                 break;
3241         case Src2One:
3242                 c->src2.bytes = 1;
3243                 c->src2.val = 1;
3244                 break;
3245         case Src2Imm:
3246                 rc = decode_imm(ctxt, &c->src2, imm_size(c), true);
3247                 break;
3248         }
3249
3250         if (rc != X86EMUL_CONTINUE)
3251                 goto done;
3252
3253         /* Decode and fetch the destination operand: register or memory. */
3254         switch (c->d & DstMask) {
3255         case DstReg:
3256                 decode_register_operand(ctxt, &c->dst, c,
3257                          c->twobyte && (c->b == 0xb6 || c->b == 0xb7));
3258                 break;
3259         case DstImmUByte:
3260                 c->dst.type = OP_IMM;
3261                 c->dst.addr.mem.ea = c->eip;
3262                 c->dst.bytes = 1;
3263                 c->dst.val = insn_fetch(u8, 1, c->eip);
3264                 break;
3265         case DstMem:
3266         case DstMem64:
3267                 c->dst = memop;
3268                 if ((c->d & DstMask) == DstMem64)
3269                         c->dst.bytes = 8;
3270                 else
3271                         c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
3272                 if (c->d & BitOp)
3273                         fetch_bit_operand(c);
3274                 c->dst.orig_val = c->dst.val;
3275                 break;
3276         case DstAcc:
3277                 c->dst.type = OP_REG;
3278                 c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
3279                 c->dst.addr.reg = &c->regs[VCPU_REGS_RAX];
3280                 fetch_register_operand(&c->dst);
3281                 c->dst.orig_val = c->dst.val;
3282                 break;
3283         case DstDI:
3284                 c->dst.type = OP_MEM;
3285                 c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
3286                 c->dst.addr.mem.ea =
3287                         register_address(c, c->regs[VCPU_REGS_RDI]);
3288                 c->dst.addr.mem.seg = VCPU_SREG_ES;
3289                 c->dst.val = 0;
3290                 break;
3291         case ImplicitOps:
3292                 /* Special instructions do their own operand decoding. */
3293         default:
3294                 c->dst.type = OP_NONE; /* Disable writeback. */
3295                 return 0;
3296         }
3297
3298 done:
3299         return (rc == X86EMUL_UNHANDLEABLE) ? -1 : 0;
3300 }
3301
3302 static bool string_insn_completed(struct x86_emulate_ctxt *ctxt)
3303 {
3304         struct decode_cache *c = &ctxt->decode;
3305
3306         /* The second termination condition only applies for REPE
3307          * and REPNE. Test if the repeat string operation prefix is
3308          * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
3309          * corresponding termination condition according to:
3310          *      - if REPE/REPZ and ZF = 0 then done
3311          *      - if REPNE/REPNZ and ZF = 1 then done
3312          */
3313         if (((c->b == 0xa6) || (c->b == 0xa7) ||
3314              (c->b == 0xae) || (c->b == 0xaf))
3315             && (((c->rep_prefix == REPE_PREFIX) &&
3316                  ((ctxt->eflags & EFLG_ZF) == 0))
3317                 || ((c->rep_prefix == REPNE_PREFIX) &&
3318                     ((ctxt->eflags & EFLG_ZF) == EFLG_ZF))))
3319                 return true;
3320
3321         return false;
3322 }
3323
3324 int
3325 x86_emulate_insn(struct x86_emulate_ctxt *ctxt)
3326 {
3327         struct x86_emulate_ops *ops = ctxt->ops;
3328         u64 msr_data;
3329         struct decode_cache *c = &ctxt->decode;
3330         int rc = X86EMUL_CONTINUE;
3331         int saved_dst_type = c->dst.type;
3332         int irq; /* Used for int 3, int, and into */
3333
3334         ctxt->decode.mem_read.pos = 0;
3335
3336         if (ctxt->mode == X86EMUL_MODE_PROT64 && (c->d & No64)) {
3337                 rc = emulate_ud(ctxt);
3338                 goto done;
3339         }
3340
3341         /* LOCK prefix is allowed only with some instructions */
3342         if (c->lock_prefix && (!(c->d & Lock) || c->dst.type != OP_MEM)) {
3343                 rc = emulate_ud(ctxt);
3344                 goto done;
3345         }
3346
3347         if ((c->d & SrcMask) == SrcMemFAddr && c->src.type != OP_MEM) {
3348                 rc = emulate_ud(ctxt);
3349                 goto done;
3350         }
3351
3352         if ((c->d & Sse)
3353             && ((ops->get_cr(0, ctxt->vcpu) & X86_CR0_EM)
3354                 || !(ops->get_cr(4, ctxt->vcpu) & X86_CR4_OSFXSR))) {
3355                 rc = emulate_ud(ctxt);
3356                 goto done;
3357         }
3358
3359         if ((c->d & Sse) && (ops->get_cr(0, ctxt->vcpu) & X86_CR0_TS)) {
3360                 rc = emulate_nm(ctxt);
3361                 goto done;
3362         }
3363
3364         if (unlikely(ctxt->guest_mode) && c->intercept) {
3365                 rc = emulator_check_intercept(ctxt, c->intercept,
3366                                               X86_ICPT_PRE_EXCEPT);
3367                 if (rc != X86EMUL_CONTINUE)
3368                         goto done;
3369         }
3370
3371         /* Privileged instruction can be executed only in CPL=0 */
3372         if ((c->d & Priv) && ops->cpl(ctxt->vcpu)) {
3373                 rc = emulate_gp(ctxt, 0);
3374                 goto done;
3375         }
3376
3377         /* Instruction can only be executed in protected mode */
3378         if ((c->d & Prot) && !(ctxt->mode & X86EMUL_MODE_PROT)) {
3379                 rc = emulate_ud(ctxt);
3380                 goto done;
3381         }
3382
3383         /* Do instruction specific permission checks */
3384         if (c->check_perm) {
3385                 rc = c->check_perm(ctxt);
3386                 if (rc != X86EMUL_CONTINUE)
3387                         goto done;
3388         }
3389
3390         if (unlikely(ctxt->guest_mode) && c->intercept) {
3391                 rc = emulator_check_intercept(ctxt, c->intercept,
3392                                               X86_ICPT_POST_EXCEPT);
3393                 if (rc != X86EMUL_CONTINUE)
3394                         goto done;
3395         }
3396
3397         if (c->rep_prefix && (c->d & String)) {
3398                 /* All REP prefixes have the same first termination condition */
3399                 if (address_mask(c, c->regs[VCPU_REGS_RCX]) == 0) {
3400                         ctxt->eip = c->eip;
3401                         goto done;
3402                 }
3403         }
3404
3405         if ((c->src.type == OP_MEM) && !(c->d & NoAccess)) {
3406                 rc = read_emulated(ctxt, ops, linear(ctxt, c->src.addr.mem),
3407                                         c->src.valptr, c->src.bytes);
3408                 if (rc != X86EMUL_CONTINUE)
3409                         goto done;
3410                 c->src.orig_val64 = c->src.val64;
3411         }
3412
3413         if (c->src2.type == OP_MEM) {
3414                 rc = read_emulated(ctxt, ops, linear(ctxt, c->src2.addr.mem),
3415                                         &c->src2.val, c->src2.bytes);
3416                 if (rc != X86EMUL_CONTINUE)
3417                         goto done;
3418         }
3419
3420         if ((c->d & DstMask) == ImplicitOps)
3421                 goto special_insn;
3422
3423
3424         if ((c->dst.type == OP_MEM) && !(c->d & Mov)) {
3425                 /* optimisation - avoid slow emulated read if Mov */
3426                 rc = read_emulated(ctxt, ops, linear(ctxt, c->dst.addr.mem),
3427                                    &c->dst.val, c->dst.bytes);
3428                 if (rc != X86EMUL_CONTINUE)
3429                         goto done;
3430         }
3431         c->dst.orig_val = c->dst.val;
3432
3433 special_insn:
3434
3435         if (unlikely(ctxt->guest_mode) && c->intercept) {
3436                 rc = emulator_check_intercept(ctxt, c->intercept,
3437                                               X86_ICPT_POST_MEMACCESS);
3438                 if (rc != X86EMUL_CONTINUE)
3439                         goto done;
3440         }
3441
3442         if (c->execute) {
3443                 rc = c->execute(ctxt);
3444                 if (rc != X86EMUL_CONTINUE)
3445                         goto done;
3446                 goto writeback;
3447         }
3448
3449         if (c->twobyte)
3450                 goto twobyte_insn;
3451
3452         switch (c->b) {
3453         case 0x00 ... 0x05:
3454               add:              /* add */
3455                 emulate_2op_SrcV("add", c->src, c->dst, ctxt->eflags);
3456                 break;
3457         case 0x06:              /* push es */
3458                 emulate_push_sreg(ctxt, ops, VCPU_SREG_ES);
3459                 break;
3460         case 0x07:              /* pop es */
3461                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_ES);
3462                 break;
3463         case 0x08 ... 0x0d:
3464               or:               /* or */
3465                 emulate_2op_SrcV("or", c->src, c->dst, ctxt->eflags);
3466                 break;
3467         case 0x0e:              /* push cs */
3468                 emulate_push_sreg(ctxt, ops, VCPU_SREG_CS);
3469                 break;
3470         case 0x10 ... 0x15:
3471               adc:              /* adc */
3472                 emulate_2op_SrcV("adc", c->src, c->dst, ctxt->eflags);
3473                 break;
3474         case 0x16:              /* push ss */
3475                 emulate_push_sreg(ctxt, ops, VCPU_SREG_SS);
3476                 break;
3477         case 0x17:              /* pop ss */
3478                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_SS);
3479                 break;
3480         case 0x18 ... 0x1d:
3481               sbb:              /* sbb */
3482                 emulate_2op_SrcV("sbb", c->src, c->dst, ctxt->eflags);
3483                 break;
3484         case 0x1e:              /* push ds */
3485                 emulate_push_sreg(ctxt, ops, VCPU_SREG_DS);
3486                 break;
3487         case 0x1f:              /* pop ds */
3488                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_DS);
3489                 break;
3490         case 0x20 ... 0x25:
3491               and:              /* and */
3492                 emulate_2op_SrcV("and", c->src, c->dst, ctxt->eflags);
3493                 break;
3494         case 0x28 ... 0x2d:
3495               sub:              /* sub */
3496                 emulate_2op_SrcV("sub", c->src, c->dst, ctxt->eflags);
3497                 break;
3498         case 0x30 ... 0x35:
3499               xor:              /* xor */
3500                 emulate_2op_SrcV("xor", c->src, c->dst, ctxt->eflags);
3501                 break;
3502         case 0x38 ... 0x3d:
3503               cmp:              /* cmp */
3504                 emulate_2op_SrcV("cmp", c->src, c->dst, ctxt->eflags);
3505                 break;
3506         case 0x40 ... 0x47: /* inc r16/r32 */
3507                 emulate_1op("inc", c->dst, ctxt->eflags);
3508                 break;
3509         case 0x48 ... 0x4f: /* dec r16/r32 */
3510                 emulate_1op("dec", c->dst, ctxt->eflags);
3511                 break;
3512         case 0x58 ... 0x5f: /* pop reg */
3513         pop_instruction:
3514                 rc = emulate_pop(ctxt, ops, &c->dst.val, c->op_bytes);
3515                 break;
3516         case 0x60:      /* pusha */
3517                 rc = emulate_pusha(ctxt, ops);
3518                 break;
3519         case 0x61:      /* popa */
3520                 rc = emulate_popa(ctxt, ops);
3521                 break;
3522         case 0x63:              /* movsxd */
3523                 if (ctxt->mode != X86EMUL_MODE_PROT64)
3524                         goto cannot_emulate;
3525                 c->dst.val = (s32) c->src.val;
3526                 break;
3527         case 0x6c:              /* insb */
3528         case 0x6d:              /* insw/insd */
3529                 c->src.val = c->regs[VCPU_REGS_RDX];
3530                 goto do_io_in;
3531         case 0x6e:              /* outsb */
3532         case 0x6f:              /* outsw/outsd */
3533                 c->dst.val = c->regs[VCPU_REGS_RDX];
3534                 goto do_io_out;
3535                 break;
3536         case 0x70 ... 0x7f: /* jcc (short) */
3537                 if (test_cc(c->b, ctxt->eflags))
3538                         jmp_rel(c, c->src.val);
3539                 break;
3540         case 0x80 ... 0x83:     /* Grp1 */
3541                 switch (c->modrm_reg) {
3542                 case 0:
3543                         goto add;
3544                 case 1:
3545                         goto or;
3546                 case 2:
3547                         goto adc;
3548                 case 3:
3549                         goto sbb;
3550                 case 4:
3551                         goto and;
3552                 case 5:
3553                         goto sub;
3554                 case 6:
3555                         goto xor;
3556                 case 7:
3557                         goto cmp;
3558                 }
3559                 break;
3560         case 0x84 ... 0x85:
3561         test:
3562                 emulate_2op_SrcV("test", c->src, c->dst, ctxt->eflags);
3563                 break;
3564         case 0x86 ... 0x87:     /* xchg */
3565         xchg:
3566                 /* Write back the register source. */
3567                 c->src.val = c->dst.val;
3568                 write_register_operand(&c->src);
3569                 /*
3570                  * Write back the memory destination with implicit LOCK
3571                  * prefix.
3572                  */
3573                 c->dst.val = c->src.orig_val;
3574                 c->lock_prefix = 1;
3575                 break;
3576         case 0x8c:  /* mov r/m, sreg */
3577                 if (c->modrm_reg > VCPU_SREG_GS) {
3578                         rc = emulate_ud(ctxt);
3579                         goto done;
3580                 }
3581                 c->dst.val = ops->get_segment_selector(c->modrm_reg, ctxt->vcpu);
3582                 break;
3583         case 0x8d: /* lea r16/r32, m */
3584                 c->dst.val = c->src.addr.mem.ea;
3585                 break;
3586         case 0x8e: { /* mov seg, r/m16 */
3587                 uint16_t sel;
3588
3589                 sel = c->src.val;
3590
3591                 if (c->modrm_reg == VCPU_SREG_CS ||
3592                     c->modrm_reg > VCPU_SREG_GS) {
3593                         rc = emulate_ud(ctxt);
3594                         goto done;
3595                 }
3596
3597                 if (c->modrm_reg == VCPU_SREG_SS)
3598                         ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
3599
3600                 rc = load_segment_descriptor(ctxt, ops, sel, c->modrm_reg);
3601
3602                 c->dst.type = OP_NONE;  /* Disable writeback. */
3603                 break;
3604         }
3605         case 0x8f:              /* pop (sole member of Grp1a) */
3606                 rc = emulate_grp1a(ctxt, ops);
3607                 break;
3608         case 0x90 ... 0x97: /* nop / xchg reg, rax */
3609                 if (c->dst.addr.reg == &c->regs[VCPU_REGS_RAX])
3610                         break;
3611                 goto xchg;
3612         case 0x98: /* cbw/cwde/cdqe */
3613                 switch (c->op_bytes) {
3614                 case 2: c->dst.val = (s8)c->dst.val; break;
3615                 case 4: c->dst.val = (s16)c->dst.val; break;
3616                 case 8: c->dst.val = (s32)c->dst.val; break;
3617                 }
3618                 break;
3619         case 0x9c: /* pushf */
3620                 c->src.val =  (unsigned long) ctxt->eflags;
3621                 emulate_push(ctxt, ops);
3622                 break;
3623         case 0x9d: /* popf */
3624                 c->dst.type = OP_REG;
3625                 c->dst.addr.reg = &ctxt->eflags;
3626                 c->dst.bytes = c->op_bytes;
3627                 rc = emulate_popf(ctxt, ops, &c->dst.val, c->op_bytes);
3628                 break;
3629         case 0xa6 ... 0xa7:     /* cmps */
3630                 c->dst.type = OP_NONE; /* Disable writeback. */
3631                 goto cmp;
3632         case 0xa8 ... 0xa9:     /* test ax, imm */
3633                 goto test;
3634         case 0xae ... 0xaf:     /* scas */
3635                 goto cmp;
3636         case 0xc0 ... 0xc1:
3637                 emulate_grp2(ctxt);
3638                 break;
3639         case 0xc3: /* ret */
3640                 c->dst.type = OP_REG;
3641                 c->dst.addr.reg = &c->eip;
3642                 c->dst.bytes = c->op_bytes;
3643                 goto pop_instruction;
3644         case 0xc4:              /* les */
3645                 rc = emulate_load_segment(ctxt, ops, VCPU_SREG_ES);
3646                 break;
3647         case 0xc5:              /* lds */
3648                 rc = emulate_load_segment(ctxt, ops, VCPU_SREG_DS);
3649                 break;
3650         case 0xcb:              /* ret far */
3651                 rc = emulate_ret_far(ctxt, ops);
3652                 break;
3653         case 0xcc:              /* int3 */
3654                 irq = 3;
3655                 goto do_interrupt;
3656         case 0xcd:              /* int n */
3657                 irq = c->src.val;
3658         do_interrupt:
3659                 rc = emulate_int(ctxt, ops, irq);
3660                 break;
3661         case 0xce:              /* into */
3662                 if (ctxt->eflags & EFLG_OF) {
3663                         irq = 4;
3664                         goto do_interrupt;
3665                 }
3666                 break;
3667         case 0xcf:              /* iret */
3668                 rc = emulate_iret(ctxt, ops);
3669                 break;
3670         case 0xd0 ... 0xd1:     /* Grp2 */
3671                 emulate_grp2(ctxt);
3672                 break;
3673         case 0xd2 ... 0xd3:     /* Grp2 */
3674                 c->src.val = c->regs[VCPU_REGS_RCX];
3675                 emulate_grp2(ctxt);
3676                 break;
3677         case 0xe0 ... 0xe2:     /* loop/loopz/loopnz */
3678                 register_address_increment(c, &c->regs[VCPU_REGS_RCX], -1);
3679                 if (address_mask(c, c->regs[VCPU_REGS_RCX]) != 0 &&
3680                     (c->b == 0xe2 || test_cc(c->b ^ 0x5, ctxt->eflags)))
3681                         jmp_rel(c, c->src.val);
3682                 break;
3683         case 0xe3:      /* jcxz/jecxz/jrcxz */
3684                 if (address_mask(c, c->regs[VCPU_REGS_RCX]) == 0)
3685                         jmp_rel(c, c->src.val);
3686                 break;
3687         case 0xe4:      /* inb */
3688         case 0xe5:      /* in */
3689                 goto do_io_in;
3690         case 0xe6: /* outb */
3691         case 0xe7: /* out */
3692                 goto do_io_out;
3693         case 0xe8: /* call (near) */ {
3694                 long int rel = c->src.val;
3695                 c->src.val = (unsigned long) c->eip;
3696                 jmp_rel(c, rel);
3697                 emulate_push(ctxt, ops);
3698                 break;
3699         }
3700         case 0xe9: /* jmp rel */
3701                 goto jmp;
3702         case 0xea: { /* jmp far */
3703                 unsigned short sel;
3704         jump_far:
3705                 memcpy(&sel, c->src.valptr + c->op_bytes, 2);
3706
3707                 if (load_segment_descriptor(ctxt, ops, sel, VCPU_SREG_CS))
3708                         goto done;
3709
3710                 c->eip = 0;
3711                 memcpy(&c->eip, c->src.valptr, c->op_bytes);
3712                 break;
3713         }
3714         case 0xeb:
3715               jmp:              /* jmp rel short */
3716                 jmp_rel(c, c->src.val);
3717                 c->dst.type = OP_NONE; /* Disable writeback. */
3718                 break;
3719         case 0xec: /* in al,dx */
3720         case 0xed: /* in (e/r)ax,dx */
3721                 c->src.val = c->regs[VCPU_REGS_RDX];
3722         do_io_in:
3723                 c->dst.bytes = min(c->dst.bytes, 4u);
3724                 if (!emulator_io_permited(ctxt, ops, c->src.val, c->dst.bytes)) {
3725                         rc = emulate_gp(ctxt, 0);
3726                         goto done;
3727                 }
3728                 if (!pio_in_emulated(ctxt, ops, c->dst.bytes, c->src.val,
3729                                      &c->dst.val))
3730                         goto done; /* IO is needed */
3731                 break;
3732         case 0xee: /* out dx,al */
3733         case 0xef: /* out dx,(e/r)ax */
3734                 c->dst.val = c->regs[VCPU_REGS_RDX];
3735         do_io_out:
3736                 c->src.bytes = min(c->src.bytes, 4u);
3737                 if (!emulator_io_permited(ctxt, ops, c->dst.val,
3738                                           c->src.bytes)) {
3739                         rc = emulate_gp(ctxt, 0);
3740                         goto done;
3741                 }
3742                 ops->pio_out_emulated(c->src.bytes, c->dst.val,
3743                                       &c->src.val, 1, ctxt->vcpu);
3744                 c->dst.type = OP_NONE;  /* Disable writeback. */
3745                 break;
3746         case 0xf4:              /* hlt */
3747                 ctxt->vcpu->arch.halt_request = 1;
3748                 break;
3749         case 0xf5:      /* cmc */
3750                 /* complement carry flag from eflags reg */
3751                 ctxt->eflags ^= EFLG_CF;
3752                 break;
3753         case 0xf6 ... 0xf7:     /* Grp3 */
3754                 rc = emulate_grp3(ctxt, ops);
3755                 break;
3756         case 0xf8: /* clc */
3757                 ctxt->eflags &= ~EFLG_CF;
3758                 break;
3759         case 0xf9: /* stc */
3760                 ctxt->eflags |= EFLG_CF;
3761                 break;
3762         case 0xfa: /* cli */
3763                 if (emulator_bad_iopl(ctxt, ops)) {
3764                         rc = emulate_gp(ctxt, 0);
3765                         goto done;
3766                 } else
3767                         ctxt->eflags &= ~X86_EFLAGS_IF;
3768                 break;
3769         case 0xfb: /* sti */
3770                 if (emulator_bad_iopl(ctxt, ops)) {
3771                         rc = emulate_gp(ctxt, 0);
3772                         goto done;
3773                 } else {
3774                         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3775                         ctxt->eflags |= X86_EFLAGS_IF;
3776                 }
3777                 break;
3778         case 0xfc: /* cld */
3779                 ctxt->eflags &= ~EFLG_DF;
3780                 break;
3781         case 0xfd: /* std */
3782                 ctxt->eflags |= EFLG_DF;
3783                 break;
3784         case 0xfe: /* Grp4 */
3785         grp45:
3786                 rc = emulate_grp45(ctxt, ops);
3787                 break;
3788         case 0xff: /* Grp5 */
3789                 if (c->modrm_reg == 5)
3790                         goto jump_far;
3791                 goto grp45;
3792         default:
3793                 goto cannot_emulate;
3794         }
3795
3796         if (rc != X86EMUL_CONTINUE)
3797                 goto done;
3798
3799 writeback:
3800         rc = writeback(ctxt, ops);
3801         if (rc != X86EMUL_CONTINUE)
3802                 goto done;
3803
3804         /*
3805          * restore dst type in case the decoding will be reused
3806          * (happens for string instruction )
3807          */
3808         c->dst.type = saved_dst_type;
3809
3810         if ((c->d & SrcMask) == SrcSI)
3811                 string_addr_inc(ctxt, seg_override(ctxt, ops, c),
3812                                 VCPU_REGS_RSI, &c->src);
3813
3814         if ((c->d & DstMask) == DstDI)
3815                 string_addr_inc(ctxt, VCPU_SREG_ES, VCPU_REGS_RDI,
3816                                 &c->dst);
3817
3818         if (c->rep_prefix && (c->d & String)) {
3819                 struct read_cache *r = &ctxt->decode.io_read;
3820                 register_address_increment(c, &c->regs[VCPU_REGS_RCX], -1);
3821
3822                 if (!string_insn_completed(ctxt)) {
3823                         /*
3824                          * Re-enter guest when pio read ahead buffer is empty
3825                          * or, if it is not used, after each 1024 iteration.
3826                          */
3827                         if ((r->end != 0 || c->regs[VCPU_REGS_RCX] & 0x3ff) &&
3828                             (r->end == 0 || r->end != r->pos)) {
3829                                 /*
3830                                  * Reset read cache. Usually happens before
3831                                  * decode, but since instruction is restarted
3832                                  * we have to do it here.
3833                                  */
3834                                 ctxt->decode.mem_read.end = 0;
3835                                 return EMULATION_RESTART;
3836                         }
3837                         goto done; /* skip rip writeback */
3838                 }
3839         }
3840
3841         ctxt->eip = c->eip;
3842
3843 done:
3844         if (rc == X86EMUL_PROPAGATE_FAULT)
3845                 ctxt->have_exception = true;
3846         if (rc == X86EMUL_INTERCEPTED)
3847                 return EMULATION_INTERCEPTED;
3848
3849         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
3850
3851 twobyte_insn:
3852         switch (c->b) {
3853         case 0x01: /* lgdt, lidt, lmsw */
3854                 switch (c->modrm_reg) {
3855                         u16 size;
3856                         unsigned long address;
3857
3858                 case 0: /* vmcall */
3859                         if (c->modrm_mod != 3 || c->modrm_rm != 1)
3860                                 goto cannot_emulate;
3861
3862                         rc = kvm_fix_hypercall(ctxt->vcpu);
3863                         if (rc != X86EMUL_CONTINUE)
3864                                 goto done;
3865
3866                         /* Let the processor re-execute the fixed hypercall */
3867                         c->eip = ctxt->eip;
3868                         /* Disable writeback. */
3869                         c->dst.type = OP_NONE;
3870                         break;
3871                 case 2: /* lgdt */
3872                         rc = read_descriptor(ctxt, ops, c->src.addr.mem,
3873                                              &size, &address, c->op_bytes);
3874                         if (rc != X86EMUL_CONTINUE)
3875                                 goto done;
3876                         realmode_lgdt(ctxt->vcpu, size, address);
3877                         /* Disable writeback. */
3878                         c->dst.type = OP_NONE;
3879                         break;
3880                 case 3: /* lidt/vmmcall */
3881                         if (c->modrm_mod == 3) {
3882                                 switch (c->modrm_rm) {
3883                                 case 1:
3884                                         rc = kvm_fix_hypercall(ctxt->vcpu);
3885                                         break;
3886                                 default:
3887                                         goto cannot_emulate;
3888                                 }
3889                         } else {
3890                                 rc = read_descriptor(ctxt, ops, c->src.addr.mem,
3891                                                      &size, &address,
3892                                                      c->op_bytes);
3893                                 if (rc != X86EMUL_CONTINUE)
3894                                         goto done;
3895                                 realmode_lidt(ctxt->vcpu, size, address);
3896                         }
3897                         /* Disable writeback. */
3898                         c->dst.type = OP_NONE;
3899                         break;
3900                 case 4: /* smsw */
3901                         c->dst.bytes = 2;
3902                         c->dst.val = ops->get_cr(0, ctxt->vcpu);
3903                         break;
3904                 case 6: /* lmsw */
3905                         ops->set_cr(0, (ops->get_cr(0, ctxt->vcpu) & ~0x0eul) |
3906                                     (c->src.val & 0x0f), ctxt->vcpu);
3907                         c->dst.type = OP_NONE;
3908                         break;
3909                 case 5: /* not defined */
3910                         emulate_ud(ctxt);
3911                         rc = X86EMUL_PROPAGATE_FAULT;
3912                         goto done;
3913                 case 7: /* invlpg*/
3914                         emulate_invlpg(ctxt->vcpu,
3915                                        linear(ctxt, c->src.addr.mem));
3916                         /* Disable writeback. */
3917                         c->dst.type = OP_NONE;
3918                         break;
3919                 default:
3920                         goto cannot_emulate;
3921                 }
3922                 break;
3923         case 0x05:              /* syscall */
3924                 rc = emulate_syscall(ctxt, ops);
3925                 break;
3926         case 0x06:
3927                 emulate_clts(ctxt->vcpu);
3928                 break;
3929         case 0x09:              /* wbinvd */
3930                 kvm_emulate_wbinvd(ctxt->vcpu);
3931                 break;
3932         case 0x08:              /* invd */
3933         case 0x0d:              /* GrpP (prefetch) */
3934         case 0x18:              /* Grp16 (prefetch/nop) */
3935                 break;
3936         case 0x20: /* mov cr, reg */
3937                 c->dst.val = ops->get_cr(c->modrm_reg, ctxt->vcpu);
3938                 break;
3939         case 0x21: /* mov from dr to reg */
3940                 ops->get_dr(c->modrm_reg, &c->dst.val, ctxt->vcpu);
3941                 break;
3942         case 0x22: /* mov reg, cr */
3943                 if (ops->set_cr(c->modrm_reg, c->src.val, ctxt->vcpu)) {
3944                         emulate_gp(ctxt, 0);
3945                         rc = X86EMUL_PROPAGATE_FAULT;
3946                         goto done;
3947                 }
3948                 c->dst.type = OP_NONE;
3949                 break;
3950         case 0x23: /* mov from reg to dr */
3951                 if (ops->set_dr(c->modrm_reg, c->src.val &
3952                                 ((ctxt->mode == X86EMUL_MODE_PROT64) ?
3953                                  ~0ULL : ~0U), ctxt->vcpu) < 0) {
3954                         /* #UD condition is already handled by the code above */
3955                         emulate_gp(ctxt, 0);
3956                         rc = X86EMUL_PROPAGATE_FAULT;
3957                         goto done;
3958                 }
3959
3960                 c->dst.type = OP_NONE;  /* no writeback */
3961                 break;
3962         case 0x30:
3963                 /* wrmsr */
3964                 msr_data = (u32)c->regs[VCPU_REGS_RAX]
3965                         | ((u64)c->regs[VCPU_REGS_RDX] << 32);
3966                 if (ops->set_msr(ctxt->vcpu, c->regs[VCPU_REGS_RCX], msr_data)) {
3967                         emulate_gp(ctxt, 0);
3968                         rc = X86EMUL_PROPAGATE_FAULT;
3969                         goto done;
3970                 }
3971                 rc = X86EMUL_CONTINUE;
3972                 break;
3973         case 0x32:
3974                 /* rdmsr */
3975                 if (ops->get_msr(ctxt->vcpu, c->regs[VCPU_REGS_RCX], &msr_data)) {
3976                         emulate_gp(ctxt, 0);
3977                         rc = X86EMUL_PROPAGATE_FAULT;
3978                         goto done;
3979                 } else {
3980                         c->regs[VCPU_REGS_RAX] = (u32)msr_data;
3981                         c->regs[VCPU_REGS_RDX] = msr_data >> 32;
3982                 }
3983                 rc = X86EMUL_CONTINUE;
3984                 break;
3985         case 0x34:              /* sysenter */
3986                 rc = emulate_sysenter(ctxt, ops);
3987                 break;
3988         case 0x35:              /* sysexit */
3989                 rc = emulate_sysexit(ctxt, ops);
3990                 break;
3991         case 0x40 ... 0x4f:     /* cmov */
3992                 c->dst.val = c->dst.orig_val = c->src.val;
3993                 if (!test_cc(c->b, ctxt->eflags))
3994                         c->dst.type = OP_NONE; /* no writeback */
3995                 break;
3996         case 0x80 ... 0x8f: /* jnz rel, etc*/
3997                 if (test_cc(c->b, ctxt->eflags))
3998                         jmp_rel(c, c->src.val);
3999                 break;
4000         case 0x90 ... 0x9f:     /* setcc r/m8 */
4001                 c->dst.val = test_cc(c->b, ctxt->eflags);
4002                 break;
4003         case 0xa0:        /* push fs */
4004                 emulate_push_sreg(ctxt, ops, VCPU_SREG_FS);
4005                 break;
4006         case 0xa1:       /* pop fs */
4007                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_FS);
4008                 break;
4009         case 0xa3:
4010               bt:               /* bt */
4011                 c->dst.type = OP_NONE;
4012                 /* only subword offset */
4013                 c->src.val &= (c->dst.bytes << 3) - 1;
4014                 emulate_2op_SrcV_nobyte("bt", c->src, c->dst, ctxt->eflags);
4015                 break;
4016         case 0xa4: /* shld imm8, r, r/m */
4017         case 0xa5: /* shld cl, r, r/m */
4018                 emulate_2op_cl("shld", c->src2, c->src, c->dst, ctxt->eflags);
4019                 break;
4020         case 0xa8:      /* push gs */
4021                 emulate_push_sreg(ctxt, ops, VCPU_SREG_GS);
4022                 break;
4023         case 0xa9:      /* pop gs */
4024                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_GS);
4025                 break;
4026         case 0xab:
4027               bts:              /* bts */
4028                 emulate_2op_SrcV_nobyte("bts", c->src, c->dst, ctxt->eflags);
4029                 break;
4030         case 0xac: /* shrd imm8, r, r/m */
4031         case 0xad: /* shrd cl, r, r/m */
4032                 emulate_2op_cl("shrd", c->src2, c->src, c->dst, ctxt->eflags);
4033                 break;
4034         case 0xae:              /* clflush */
4035                 break;
4036         case 0xb0 ... 0xb1:     /* cmpxchg */
4037                 /*
4038                  * Save real source value, then compare EAX against
4039                  * destination.
4040                  */
4041                 c->src.orig_val = c->src.val;
4042                 c->src.val = c->regs[VCPU_REGS_RAX];
4043                 emulate_2op_SrcV("cmp", c->src, c->dst, ctxt->eflags);
4044                 if (ctxt->eflags & EFLG_ZF) {
4045                         /* Success: write back to memory. */
4046                         c->dst.val = c->src.orig_val;
4047                 } else {
4048                         /* Failure: write the value we saw to EAX. */
4049                         c->dst.type = OP_REG;
4050                         c->dst.addr.reg = (unsigned long *)&c->regs[VCPU_REGS_RAX];
4051                 }
4052                 break;
4053         case 0xb2:              /* lss */
4054                 rc = emulate_load_segment(ctxt, ops, VCPU_SREG_SS);
4055                 break;
4056         case 0xb3:
4057               btr:              /* btr */
4058                 emulate_2op_SrcV_nobyte("btr", c->src, c->dst, ctxt->eflags);
4059                 break;
4060         case 0xb4:              /* lfs */
4061                 rc = emulate_load_segment(ctxt, ops, VCPU_SREG_FS);
4062                 break;
4063         case 0xb5:              /* lgs */
4064                 rc = emulate_load_segment(ctxt, ops, VCPU_SREG_GS);
4065                 break;
4066         case 0xb6 ... 0xb7:     /* movzx */
4067                 c->dst.bytes = c->op_bytes;
4068                 c->dst.val = (c->d & ByteOp) ? (u8) c->src.val
4069                                                        : (u16) c->src.val;
4070                 break;
4071         case 0xba:              /* Grp8 */
4072                 switch (c->modrm_reg & 3) {
4073                 case 0:
4074                         goto bt;
4075                 case 1:
4076                         goto bts;
4077                 case 2:
4078                         goto btr;
4079                 case 3:
4080                         goto btc;
4081                 }
4082                 break;
4083         case 0xbb:
4084               btc:              /* btc */
4085                 emulate_2op_SrcV_nobyte("btc", c->src, c->dst, ctxt->eflags);
4086                 break;
4087         case 0xbc: {            /* bsf */
4088                 u8 zf;
4089                 __asm__ ("bsf %2, %0; setz %1"
4090                          : "=r"(c->dst.val), "=q"(zf)
4091                          : "r"(c->src.val));
4092                 ctxt->eflags &= ~X86_EFLAGS_ZF;
4093                 if (zf) {
4094                         ctxt->eflags |= X86_EFLAGS_ZF;
4095                         c->dst.type = OP_NONE;  /* Disable writeback. */
4096                 }
4097                 break;
4098         }
4099         case 0xbd: {            /* bsr */
4100                 u8 zf;
4101                 __asm__ ("bsr %2, %0; setz %1"
4102                          : "=r"(c->dst.val), "=q"(zf)
4103                          : "r"(c->src.val));
4104                 ctxt->eflags &= ~X86_EFLAGS_ZF;
4105                 if (zf) {
4106                         ctxt->eflags |= X86_EFLAGS_ZF;
4107                         c->dst.type = OP_NONE;  /* Disable writeback. */
4108                 }
4109                 break;
4110         }
4111         case 0xbe ... 0xbf:     /* movsx */
4112                 c->dst.bytes = c->op_bytes;
4113                 c->dst.val = (c->d & ByteOp) ? (s8) c->src.val :
4114                                                         (s16) c->src.val;
4115                 break;
4116         case 0xc0 ... 0xc1:     /* xadd */
4117                 emulate_2op_SrcV("add", c->src, c->dst, ctxt->eflags);
4118                 /* Write back the register source. */
4119                 c->src.val = c->dst.orig_val;
4120                 write_register_operand(&c->src);
4121                 break;
4122         case 0xc3:              /* movnti */
4123                 c->dst.bytes = c->op_bytes;
4124                 c->dst.val = (c->op_bytes == 4) ? (u32) c->src.val :
4125                                                         (u64) c->src.val;
4126                 break;
4127         case 0xc7:              /* Grp9 (cmpxchg8b) */
4128                 rc = emulate_grp9(ctxt, ops);
4129                 break;
4130         default:
4131                 goto cannot_emulate;
4132         }
4133
4134         if (rc != X86EMUL_CONTINUE)
4135                 goto done;
4136
4137         goto writeback;
4138
4139 cannot_emulate:
4140         return -1;
4141 }