arch/x86/kvm/paging_tmpl.h

   1 /*
   2  * Kernel-based Virtual Machine driver for Linux
   3  *
   4  * This module enables machines with Intel VT-x extensions to run virtual
   5  * machines without emulation or binary translation.
   6  *
   7  * MMU support
   8  *
   9  * Copyright (C) 2006 Qumranet, Inc.
  10  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
  11  *
  12  * Authors:
  13  *   Yaniv Kamay  <yaniv@qumranet.com>
  14  *   Avi Kivity   <avi@qumranet.com>
  15  *
  16  * This work is licensed under the terms of the GNU GPL, version 2.  See
  17  * the COPYING file in the top-level directory.
  18  *
  19  */
  20
  21 /*
  22  * We need the mmu code to access both 32-bit and 64-bit guest ptes,
  23  * so the code in this file is compiled twice, once per pte size.
  24  */
  25
  26 #if PTTYPE == 64
  27         #define pt_element_t u64
  28         #define guest_walker guest_walker64
  29         #define FNAME(name) paging##64_##name
  30         #define PT_BASE_ADDR_MASK PT64_BASE_ADDR_MASK
  31         #define PT_LVL_ADDR_MASK(lvl) PT64_LVL_ADDR_MASK(lvl)
  32         #define PT_LVL_OFFSET_MASK(lvl) PT64_LVL_OFFSET_MASK(lvl)
  33         #define PT_INDEX(addr, level) PT64_INDEX(addr, level)
  34         #define PT_LEVEL_BITS PT64_LEVEL_BITS
  35         #define PT_GUEST_DIRTY_SHIFT PT_DIRTY_SHIFT
  36         #define PT_GUEST_ACCESSED_SHIFT PT_ACCESSED_SHIFT
  37         #define PT_HAVE_ACCESSED_DIRTY(mmu) true
  38         #ifdef CONFIG_X86_64
  39         #define PT_MAX_FULL_LEVELS 4
  40         #define CMPXCHG cmpxchg
  41         #else
  42         #define CMPXCHG cmpxchg64
  43         #define PT_MAX_FULL_LEVELS 2
  44         #endif
  45 #elif PTTYPE == 32
  46         #define pt_element_t u32
  47         #define guest_walker guest_walker32
  48         #define FNAME(name) paging##32_##name
  49         #define PT_BASE_ADDR_MASK PT32_BASE_ADDR_MASK
  50         #define PT_LVL_ADDR_MASK(lvl) PT32_LVL_ADDR_MASK(lvl)
  51         #define PT_LVL_OFFSET_MASK(lvl) PT32_LVL_OFFSET_MASK(lvl)
  52         #define PT_INDEX(addr, level) PT32_INDEX(addr, level)
  53         #define PT_LEVEL_BITS PT32_LEVEL_BITS
  54         #define PT_MAX_FULL_LEVELS 2
  55         #define PT_GUEST_DIRTY_SHIFT PT_DIRTY_SHIFT
  56         #define PT_GUEST_ACCESSED_SHIFT PT_ACCESSED_SHIFT
  57         #define PT_HAVE_ACCESSED_DIRTY(mmu) true
  58         #define CMPXCHG cmpxchg
  59 #elif PTTYPE == PTTYPE_EPT
  60         #define pt_element_t u64
  61         #define guest_walker guest_walkerEPT
  62         #define FNAME(name) ept_##name
  63         #define PT_BASE_ADDR_MASK PT64_BASE_ADDR_MASK
  64         #define PT_LVL_ADDR_MASK(lvl) PT64_LVL_ADDR_MASK(lvl)
  65         #define PT_LVL_OFFSET_MASK(lvl) PT64_LVL_OFFSET_MASK(lvl)
  66         #define PT_INDEX(addr, level) PT64_INDEX(addr, level)
  67         #define PT_LEVEL_BITS PT64_LEVEL_BITS
  68         #define PT_GUEST_DIRTY_SHIFT 9
  69         #define PT_GUEST_ACCESSED_SHIFT 8
  70         #define PT_HAVE_ACCESSED_DIRTY(mmu) ((mmu)->ept_ad)
  71         #define CMPXCHG cmpxchg64
  72         #define PT_MAX_FULL_LEVELS 4
  73 #else
  74         #error Invalid PTTYPE value
  75 #endif
  76
  77 #define PT_GUEST_DIRTY_MASK    (1 << PT_GUEST_DIRTY_SHIFT)
  78 #define PT_GUEST_ACCESSED_MASK (1 << PT_GUEST_ACCESSED_SHIFT)
  79
  80 #define gpte_to_gfn_lvl FNAME(gpte_to_gfn_lvl)
  81 #define gpte_to_gfn(pte) gpte_to_gfn_lvl((pte), PT_PAGE_TABLE_LEVEL)
  82
  83 /*
  84  * The guest_walker structure emulates the behavior of the hardware page
  85  * table walker.
  86  */
  87 struct guest_walker {
  88         int level;
  89         unsigned max_level;
  90         gfn_t table_gfn[PT_MAX_FULL_LEVELS];
  91         pt_element_t ptes[PT_MAX_FULL_LEVELS];
  92         pt_element_t prefetch_ptes[PTE_PREFETCH_NUM];
  93         gpa_t pte_gpa[PT_MAX_FULL_LEVELS];
  94         pt_element_t __user *ptep_user[PT_MAX_FULL_LEVELS];
  95         bool pte_writable[PT_MAX_FULL_LEVELS];
  96         unsigned pt_access;
  97         unsigned pte_access;
  98         gfn_t gfn;
  99         struct x86_exception fault;
 100 };
 101
 102 static gfn_t gpte_to_gfn_lvl(pt_element_t gpte, int lvl)
 103 {
 104         return (gpte & PT_LVL_ADDR_MASK(lvl)) >> PAGE_SHIFT;
 105 }
 106
 107 static inline void FNAME(protect_clean_gpte)(struct kvm_mmu *mmu, unsigned *access,
 108                                              unsigned gpte)
 109 {
 110         unsigned mask;
 111
 112         /* dirty bit is not supported, so no need to track it */
 113         if (!PT_HAVE_ACCESSED_DIRTY(mmu))
 114                 return;
 115
 116         BUILD_BUG_ON(PT_WRITABLE_MASK != ACC_WRITE_MASK);
 117
 118         mask = (unsigned)~ACC_WRITE_MASK;
 119         /* Allow write access to dirty gptes */
 120         mask |= (gpte >> (PT_GUEST_DIRTY_SHIFT - PT_WRITABLE_SHIFT)) &
 121                 PT_WRITABLE_MASK;
 122         *access &= mask;
 123 }
 124
 125 static inline int FNAME(is_present_gpte)(unsigned long pte)
 126 {
 127 #if PTTYPE != PTTYPE_EPT
 128         return pte & PT_PRESENT_MASK;
 129 #else
 130         return pte & 7;
 131 #endif
 132 }
 133
 134 static int FNAME(cmpxchg_gpte)(struct kvm_vcpu *vcpu, struct kvm_mmu *mmu,
 135                                pt_element_t __user *ptep_user, unsigned index,
 136                                pt_element_t orig_pte, pt_element_t new_pte)
 137 {
 138         int npages;
 139         pt_element_t ret;
 140         pt_element_t *table;
 141         struct page *page;
 142
 143         npages = get_user_pages_fast((unsigned long)ptep_user, 1, 1, &page);
 144         /* Check if the user is doing something meaningless. */
 145         if (unlikely(npages != 1))
 146                 return -EFAULT;
 147
 148         table = kmap_atomic(page);
 149         ret = CMPXCHG(&table[index], orig_pte, new_pte);
 150         kunmap_atomic(table);
 151
 152         kvm_release_page_dirty(page);
 153
 154         return (ret != orig_pte);
 155 }
 156
 157 static bool FNAME(prefetch_invalid_gpte)(struct kvm_vcpu *vcpu,
 158                                   struct kvm_mmu_page *sp, u64 *spte,
 159                                   u64 gpte)
 160 {
 161         if (is_rsvd_bits_set(&vcpu->arch.mmu, gpte, PT_PAGE_TABLE_LEVEL))
 162                 goto no_present;
 163
 164         if (!FNAME(is_present_gpte)(gpte))
 165                 goto no_present;
 166
 167         /* if accessed bit is not supported prefetch non accessed gpte */
 168         if (PT_HAVE_ACCESSED_DIRTY(&vcpu->arch.mmu) && !(gpte & PT_GUEST_ACCESSED_MASK))
 169                 goto no_present;
 170
 171         return false;
 172
 173 no_present:
 174         drop_spte(vcpu->kvm, spte);
 175         return true;
 176 }
 177
 178 /*
 179  * For PTTYPE_EPT, a page table can be executable but not readable
 180  * on supported processors. Therefore, set_spte does not automatically
 181  * set bit 0 if execute only is supported. Here, we repurpose ACC_USER_MASK
 182  * to signify readability since it isn't used in the EPT case
 183  */
 184 static inline unsigned FNAME(gpte_access)(struct kvm_vcpu *vcpu, u64 gpte)
 185 {
 186         unsigned access;
 187 #if PTTYPE == PTTYPE_EPT
 188         access = ((gpte & VMX_EPT_WRITABLE_MASK) ? ACC_WRITE_MASK : 0) |
 189                 ((gpte & VMX_EPT_EXECUTABLE_MASK) ? ACC_EXEC_MASK : 0) |
 190                 ((gpte & VMX_EPT_READABLE_MASK) ? ACC_USER_MASK : 0);
 191 #else
 192         BUILD_BUG_ON(ACC_EXEC_MASK != PT_PRESENT_MASK);
 193         BUILD_BUG_ON(ACC_EXEC_MASK != 1);
 194         access = gpte & (PT_WRITABLE_MASK | PT_USER_MASK | PT_PRESENT_MASK);
 195         /* Combine NX with P (which is set here) to get ACC_EXEC_MASK.  */
 196         access ^= (gpte >> PT64_NX_SHIFT);
 197 #endif
 198
 199         return access;
 200 }
 201
 202 static int FNAME(update_accessed_dirty_bits)(struct kvm_vcpu *vcpu,
 203                                              struct kvm_mmu *mmu,
 204                                              struct guest_walker *walker,
 205                                              int write_fault)
 206 {
 207         unsigned level, index;
 208         pt_element_t pte, orig_pte;
 209         pt_element_t __user *ptep_user;
 210         gfn_t table_gfn;
 211         int ret;
 212
 213         /* dirty/accessed bits are not supported, so no need to update them */
 214         if (!PT_HAVE_ACCESSED_DIRTY(mmu))
 215                 return 0;
 216
 217         for (level = walker->max_level; level >= walker->level; --level) {
 218                 pte = orig_pte = walker->ptes[level - 1];
 219                 table_gfn = walker->table_gfn[level - 1];
 220                 ptep_user = walker->ptep_user[level - 1];
 221                 index = offset_in_page(ptep_user) / sizeof(pt_element_t);
 222                 if (!(pte & PT_GUEST_ACCESSED_MASK)) {
 223                         trace_kvm_mmu_set_accessed_bit(table_gfn, index, sizeof(pte));
 224                         pte |= PT_GUEST_ACCESSED_MASK;
 225                 }
 226                 if (level == walker->level && write_fault &&
 227                                 !(pte & PT_GUEST_DIRTY_MASK)) {
 228                         trace_kvm_mmu_set_dirty_bit(table_gfn, index, sizeof(pte));
 229                         pte |= PT_GUEST_DIRTY_MASK;
 230                 }
 231                 if (pte == orig_pte)
 232                         continue;
 233
 234                 /*
 235                  * If the slot is read-only, simply do not process the accessed
 236                  * and dirty bits.  This is the correct thing to do if the slot
 237                  * is ROM, and page tables in read-as-ROM/write-as-MMIO slots
 238                  * are only supported if the accessed and dirty bits are already
 239                  * set in the ROM (so that MMIO writes are never needed).
 240                  *
 241                  * Note that NPT does not allow this at all and faults, since
 242                  * it always wants nested page table entries for the guest
 243                  * page tables to be writable.  And EPT works but will simply
 244                  * overwrite the read-only memory to set the accessed and dirty
 245                  * bits.
 246                  */
 247                 if (unlikely(!walker->pte_writable[level - 1]))
 248                         continue;
 249
 250                 ret = FNAME(cmpxchg_gpte)(vcpu, mmu, ptep_user, index, orig_pte, pte);
 251                 if (ret)
 252                         return ret;
 253
 254                 kvm_vcpu_mark_page_dirty(vcpu, table_gfn);
 255                 walker->ptes[level - 1] = pte;
 256         }
 257         return 0;
 258 }
 259
 260 static inline unsigned FNAME(gpte_pkeys)(struct kvm_vcpu *vcpu, u64 gpte)
 261 {
 262         unsigned pkeys = 0;
 263 #if PTTYPE == 64
 264         pte_t pte = {.pte = gpte};
 265
 266         pkeys = pte_flags_pkey(pte_flags(pte));
 267 #endif
 268         return pkeys;
 269 }
 270
 271 /*
 272  * Fetch a guest pte for a guest virtual address
 273  */
 274 static int FNAME(walk_addr_generic)(struct guest_walker *walker,
 275                                     struct kvm_vcpu *vcpu, struct kvm_mmu *mmu,
 276                                     gva_t addr, u32 access)
 277 {
 278         int ret;
 279         pt_element_t pte;
 280         pt_element_t __user *uninitialized_var(ptep_user);
 281         gfn_t table_gfn;
 282         unsigned index, pt_access, pte_access, accessed_dirty, pte_pkey;
 283         unsigned nested_access;
 284         gpa_t pte_gpa;
 285         bool have_ad;
 286         int offset;
 287         const int write_fault = access & PFERR_WRITE_MASK;
 288         const int user_fault  = access & PFERR_USER_MASK;
 289         const int fetch_fault = access & PFERR_FETCH_MASK;
 290         u16 errcode = 0;
 291         gpa_t real_gpa;
 292         gfn_t gfn;
 293
 294         trace_kvm_mmu_pagetable_walk(addr, access);
 295 retry_walk:
 296         walker->level = mmu->root_level;
 297         pte           = mmu->get_cr3(vcpu);
 298         have_ad       = PT_HAVE_ACCESSED_DIRTY(mmu);
 299
 300 #if PTTYPE == 64
 301         if (walker->level == PT32E_ROOT_LEVEL) {
 302                 pte = mmu->get_pdptr(vcpu, (addr >> 30) & 3);
 303                 trace_kvm_mmu_paging_element(pte, walker->level);
 304                 if (!FNAME(is_present_gpte)(pte))
 305                         goto error;
 306                 --walker->level;
 307         }
 308 #endif
 309         walker->max_level = walker->level;
 310         ASSERT(!(is_long_mode(vcpu) && !is_pae(vcpu)));
 311
 312         accessed_dirty = have_ad ? PT_GUEST_ACCESSED_MASK : 0;
 313
 314         /*
 315          * FIXME: on Intel processors, loads of the PDPTE registers for PAE paging
 316          * by the MOV to CR instruction are treated as reads and do not cause the
 317          * processor to set the dirty flag in any EPT paging-structure entry.
 318          */
 319         nested_access = (have_ad ? PFERR_WRITE_MASK : 0) | PFERR_USER_MASK;
 320
 321         pt_access = pte_access = ACC_ALL;
 322         ++walker->level;
 323
 324         do {
 325                 gfn_t real_gfn;
 326                 unsigned long host_addr;
 327
 328                 pt_access &= pte_access;
 329                 --walker->level;
 330
 331                 index = PT_INDEX(addr, walker->level);
 332
 333                 table_gfn = gpte_to_gfn(pte);
 334                 offset    = index * sizeof(pt_element_t);
 335                 pte_gpa   = gfn_to_gpa(table_gfn) + offset;
 336                 walker->table_gfn[walker->level - 1] = table_gfn;
 337                 walker->pte_gpa[walker->level - 1] = pte_gpa;
 338
 339                 real_gfn = mmu->translate_gpa(vcpu, gfn_to_gpa(table_gfn),
 340                                               nested_access,
 341                                               &walker->fault);
 342
 343                 /*
 344                  * FIXME: This can happen if emulation (for of an INS/OUTS
 345                  * instruction) triggers a nested page fault.  The exit
 346                  * qualification / exit info field will incorrectly have
 347                  * "guest page access" as the nested page fault's cause,
 348                  * instead of "guest page structure access".  To fix this,
 349                  * the x86_exception struct should be augmented with enough
 350                  * information to fix the exit_qualification or exit_info_1
 351                  * fields.
 352                  */
 353                 if (unlikely(real_gfn == UNMAPPED_GVA))
 354                         return 0;
 355
 356                 real_gfn = gpa_to_gfn(real_gfn);
 357
 358                 host_addr = kvm_vcpu_gfn_to_hva_prot(vcpu, real_gfn,
 359                                             &walker->pte_writable[walker->level - 1]);
 360                 if (unlikely(kvm_is_error_hva(host_addr)))
 361                         goto error;
 362
 363                 ptep_user = (pt_element_t __user *)((void *)host_addr + offset);
 364                 if (unlikely(__copy_from_user(&pte, ptep_user, sizeof(pte))))
 365                         goto error;
 366                 walker->ptep_user[walker->level - 1] = ptep_user;
 367
 368                 trace_kvm_mmu_paging_element(pte, walker->level);
 369
 370                 if (unlikely(!FNAME(is_present_gpte)(pte)))
 371                         goto error;
 372
 373                 if (unlikely(is_rsvd_bits_set(mmu, pte, walker->level))) {
 374                         errcode = PFERR_RSVD_MASK | PFERR_PRESENT_MASK;
 375                         goto error;
 376                 }
 377
 378                 accessed_dirty &= pte;
 379                 pte_access = pt_access & FNAME(gpte_access)(vcpu, pte);
 380
 381                 walker->ptes[walker->level - 1] = pte;
 382         } while (!is_last_gpte(mmu, walker->level, pte));
 383
 384         pte_pkey = FNAME(gpte_pkeys)(vcpu, pte);
 385         errcode = permission_fault(vcpu, mmu, pte_access, pte_pkey, access);
 386         if (unlikely(errcode))
 387                 goto error;
 388
 389         gfn = gpte_to_gfn_lvl(pte, walker->level);
 390         gfn += (addr & PT_LVL_OFFSET_MASK(walker->level)) >> PAGE_SHIFT;
 391
 392         if (PTTYPE == 32 && walker->level == PT_DIRECTORY_LEVEL && is_cpuid_PSE36())
 393                 gfn += pse36_gfn_delta(pte);
 394
 395         real_gpa = mmu->translate_gpa(vcpu, gfn_to_gpa(gfn), access, &walker->fault);
 396         if (real_gpa == UNMAPPED_GVA)
 397                 return 0;
 398
 399         walker->gfn = real_gpa >> PAGE_SHIFT;
 400
 401         if (!write_fault)
 402                 FNAME(protect_clean_gpte)(mmu, &pte_access, pte);
 403         else
 404                 /*
 405                  * On a write fault, fold the dirty bit into accessed_dirty.
 406                  * For modes without A/D bits support accessed_dirty will be
 407                  * always clear.
 408                  */
 409                 accessed_dirty &= pte >>
 410                         (PT_GUEST_DIRTY_SHIFT - PT_GUEST_ACCESSED_SHIFT);
 411
 412         if (unlikely(!accessed_dirty)) {
 413                 ret = FNAME(update_accessed_dirty_bits)(vcpu, mmu, walker, write_fault);
 414                 if (unlikely(ret < 0))
 415                         goto error;
 416                 else if (ret)
 417                         goto retry_walk;
 418         }
 419
 420         walker->pt_access = pt_access;
 421         walker->pte_access = pte_access;
 422         pgprintk("%s: pte %llx pte_access %x pt_access %x\n",
 423                  __func__, (u64)pte, pte_access, pt_access);
 424         return 1;
 425
 426 error:
 427         errcode |= write_fault | user_fault;
 428         if (fetch_fault && (mmu->nx ||
 429                             kvm_read_cr4_bits(vcpu, X86_CR4_SMEP)))
 430                 errcode |= PFERR_FETCH_MASK;
 431
 432         walker->fault.vector = PF_VECTOR;
 433         walker->fault.error_code_valid = true;
 434         walker->fault.error_code = errcode;
 435
 436 #if PTTYPE == PTTYPE_EPT
 437         /*
 438          * Use PFERR_RSVD_MASK in error_code to to tell if EPT
 439          * misconfiguration requires to be injected. The detection is
 440          * done by is_rsvd_bits_set() above.
 441          *
 442          * We set up the value of exit_qualification to inject:
 443          * [2:0] - Derive from [2:0] of real exit_qualification at EPT violation
 444          * [5:3] - Calculated by the page walk of the guest EPT page tables
 445          * [7:8] - Derived from [7:8] of real exit_qualification
 446          *
 447          * The other bits are set to 0.
 448          */
 449         if (!(errcode & PFERR_RSVD_MASK)) {
 450                 vcpu->arch.exit_qualification &= 0x187;
 451                 vcpu->arch.exit_qualification |= ((pt_access & pte) & 0x7) << 3;
 452         }
 453 #endif
 454         walker->fault.address = addr;
 455         walker->fault.nested_page_fault = mmu != vcpu->arch.walk_mmu;
 456
 457         trace_kvm_mmu_walker_error(walker->fault.error_code);
 458         return 0;
 459 }
 460
 461 static int FNAME(walk_addr)(struct guest_walker *walker,
 462                             struct kvm_vcpu *vcpu, gva_t addr, u32 access)
 463 {
 464         return FNAME(walk_addr_generic)(walker, vcpu, &vcpu->arch.mmu, addr,
 465                                         access);
 466 }
 467
 468 #if PTTYPE != PTTYPE_EPT
 469 static int FNAME(walk_addr_nested)(struct guest_walker *walker,
 470                                    struct kvm_vcpu *vcpu, gva_t addr,
 471                                    u32 access)
 472 {
 473         return FNAME(walk_addr_generic)(walker, vcpu, &vcpu->arch.nested_mmu,
 474                                         addr, access);
 475 }
 476 #endif
 477
 478 static bool
 479 FNAME(prefetch_gpte)(struct kvm_vcpu *vcpu, struct kvm_mmu_page *sp,
 480                      u64 *spte, pt_element_t gpte, bool no_dirty_log)
 481 {
 482         unsigned pte_access;
 483         gfn_t gfn;
 484         kvm_pfn_t pfn;
 485
 486         if (FNAME(prefetch_invalid_gpte)(vcpu, sp, spte, gpte))
 487                 return false;
 488
 489         pgprintk("%s: gpte %llx spte %p\n", __func__, (u64)gpte, spte);
 490
 491         gfn = gpte_to_gfn(gpte);
 492         pte_access = sp->role.access & FNAME(gpte_access)(vcpu, gpte);
 493         FNAME(protect_clean_gpte)(&vcpu->arch.mmu, &pte_access, gpte);
 494         pfn = pte_prefetch_gfn_to_pfn(vcpu, gfn,
 495                         no_dirty_log && (pte_access & ACC_WRITE_MASK));
 496         if (is_error_pfn(pfn))
 497                 return false;
 498
 499         /*
 500          * we call mmu_set_spte() with host_writable = true because
 501          * pte_prefetch_gfn_to_pfn always gets a writable pfn.
 502          */
 503         mmu_set_spte(vcpu, spte, pte_access, 0, PT_PAGE_TABLE_LEVEL, gfn, pfn,
 504                      true, true);
 505
 506         return true;
 507 }
 508
 509 static void FNAME(update_pte)(struct kvm_vcpu *vcpu, struct kvm_mmu_page *sp,
 510                               u64 *spte, const void *pte)
 511 {
 512         pt_element_t gpte = *(const pt_element_t *)pte;
 513
 514         FNAME(prefetch_gpte)(vcpu, sp, spte, gpte, false);
 515 }
 516
 517 static bool FNAME(gpte_changed)(struct kvm_vcpu *vcpu,
 518                                 struct guest_walker *gw, int level)
 519 {
 520         pt_element_t curr_pte;
 521         gpa_t base_gpa, pte_gpa = gw->pte_gpa[level - 1];
 522         u64 mask;
 523         int r, index;
 524
 525         if (level == PT_PAGE_TABLE_LEVEL) {
 526                 mask = PTE_PREFETCH_NUM * sizeof(pt_element_t) - 1;
 527                 base_gpa = pte_gpa & ~mask;
 528                 index = (pte_gpa - base_gpa) / sizeof(pt_element_t);
 529
 530                 r = kvm_vcpu_read_guest_atomic(vcpu, base_gpa,
 531                                 gw->prefetch_ptes, sizeof(gw->prefetch_ptes));
 532                 curr_pte = gw->prefetch_ptes[index];
 533         } else
 534                 r = kvm_vcpu_read_guest_atomic(vcpu, pte_gpa,
 535                                   &curr_pte, sizeof(curr_pte));
 536
 537         return r || curr_pte != gw->ptes[level - 1];
 538 }
 539
 540 static void FNAME(pte_prefetch)(struct kvm_vcpu *vcpu, struct guest_walker *gw,
 541                                 u64 *sptep)
 542 {
 543         struct kvm_mmu_page *sp;
 544         pt_element_t *gptep = gw->prefetch_ptes;
 545         u64 *spte;
 546         int i;
 547
 548         sp = page_header(__pa(sptep));
 549
 550         if (sp->role.level > PT_PAGE_TABLE_LEVEL)
 551                 return;
 552
 553         if (sp->role.direct)
 554                 return __direct_pte_prefetch(vcpu, sp, sptep);
 555
 556         i = (sptep - sp->spt) & ~(PTE_PREFETCH_NUM - 1);
 557         spte = sp->spt + i;
 558
 559         for (i = 0; i < PTE_PREFETCH_NUM; i++, spte++) {
 560                 if (spte == sptep)
 561                         continue;
 562
 563                 if (is_shadow_present_pte(*spte))
 564                         continue;
 565
 566                 if (!FNAME(prefetch_gpte)(vcpu, sp, spte, gptep[i], true))
 567                         break;
 568         }
 569 }
 570
 571 /*
 572  * Fetch a shadow pte for a specific level in the paging hierarchy.
 573  * If the guest tries to write a write-protected page, we need to
 574  * emulate this operation, return 1 to indicate this case.
 575  */
 576 static int FNAME(fetch)(struct kvm_vcpu *vcpu, gva_t addr,
 577                          struct guest_walker *gw,
 578                          int write_fault, int hlevel,
 579                          kvm_pfn_t pfn, bool map_writable, bool prefault)
 580 {
 581         struct kvm_mmu_page *sp = NULL;
 582         struct kvm_shadow_walk_iterator it;
 583         unsigned direct_access, access = gw->pt_access;
 584         int top_level, emulate;
 585
 586         direct_access = gw->pte_access;
 587
 588         top_level = vcpu->arch.mmu.root_level;
 589         if (top_level == PT32E_ROOT_LEVEL)
 590                 top_level = PT32_ROOT_LEVEL;
 591         /*
 592          * Verify that the top-level gpte is still there.  Since the page
 593          * is a root page, it is either write protected (and cannot be
 594          * changed from now on) or it is invalid (in which case, we don't
 595          * really care if it changes underneath us after this point).
 596          */
 597         if (FNAME(gpte_changed)(vcpu, gw, top_level))
 598                 goto out_gpte_changed;
 599
 600         if (!VALID_PAGE(vcpu->arch.mmu.root_hpa))
 601                 goto out_gpte_changed;
 602
 603         for (shadow_walk_init(&it, vcpu, addr);
 604              shadow_walk_okay(&it) && it.level > gw->level;
 605              shadow_walk_next(&it)) {
 606                 gfn_t table_gfn;
 607
 608                 clear_sp_write_flooding_count(it.sptep);
 609                 drop_large_spte(vcpu, it.sptep);
 610
 611                 sp = NULL;
 612                 if (!is_shadow_present_pte(*it.sptep)) {
 613                         table_gfn = gw->table_gfn[it.level - 2];
 614                         sp = kvm_mmu_get_page(vcpu, table_gfn, addr, it.level-1,
 615                                               false, access);
 616                 }
 617
 618                 /*
 619                  * Verify that the gpte in the page we've just write
 620                  * protected is still there.
 621                  */
 622                 if (FNAME(gpte_changed)(vcpu, gw, it.level - 1))
 623                         goto out_gpte_changed;
 624
 625                 if (sp)
 626                         link_shadow_page(vcpu, it.sptep, sp);
 627         }
 628
 629         for (;
 630              shadow_walk_okay(&it) && it.level > hlevel;
 631              shadow_walk_next(&it)) {
 632                 gfn_t direct_gfn;
 633
 634                 clear_sp_write_flooding_count(it.sptep);
 635                 validate_direct_spte(vcpu, it.sptep, direct_access);
 636
 637                 drop_large_spte(vcpu, it.sptep);
 638
 639                 if (is_shadow_present_pte(*it.sptep))
 640                         continue;
 641
 642                 direct_gfn = gw->gfn & ~(KVM_PAGES_PER_HPAGE(it.level) - 1);
 643
 644                 sp = kvm_mmu_get_page(vcpu, direct_gfn, addr, it.level-1,
 645                                       true, direct_access);
 646                 link_shadow_page(vcpu, it.sptep, sp);
 647         }
 648
 649         clear_sp_write_flooding_count(it.sptep);
 650         emulate = mmu_set_spte(vcpu, it.sptep, gw->pte_access, write_fault,
 651                                it.level, gw->gfn, pfn, prefault, map_writable);
 652         FNAME(pte_prefetch)(vcpu, gw, it.sptep);
 653
 654         return emulate;
 655
 656 out_gpte_changed:
 657         kvm_release_pfn_clean(pfn);
 658         return 0;
 659 }
 660
 661  /*
 662  * To see whether the mapped gfn can write its page table in the current
 663  * mapping.
 664  *
 665  * It is the helper function of FNAME(page_fault). When guest uses large page
 666  * size to map the writable gfn which is used as current page table, we should
 667  * force kvm to use small page size to map it because new shadow page will be
 668  * created when kvm establishes shadow page table that stop kvm using large
 669  * page size. Do it early can avoid unnecessary #PF and emulation.
 670  *
 671  * @write_fault_to_shadow_pgtable will return true if the fault gfn is
 672  * currently used as its page table.
 673  *
 674  * Note: the PDPT page table is not checked for PAE-32 bit guest. It is ok
 675  * since the PDPT is always shadowed, that means, we can not use large page
 676  * size to map the gfn which is used as PDPT.
 677  */
 678 static bool
 679 FNAME(is_self_change_mapping)(struct kvm_vcpu *vcpu,
 680                               struct guest_walker *walker, int user_fault,
 681                               bool *write_fault_to_shadow_pgtable)
 682 {
 683         int level;
 684         gfn_t mask = ~(KVM_PAGES_PER_HPAGE(walker->level) - 1);
 685         bool self_changed = false;
 686
 687         if (!(walker->pte_access & ACC_WRITE_MASK ||
 688               (!is_write_protection(vcpu) && !user_fault)))
 689                 return false;
 690
 691         for (level = walker->level; level <= walker->max_level; level++) {
 692                 gfn_t gfn = walker->gfn ^ walker->table_gfn[level - 1];
 693
 694                 self_changed |= !(gfn & mask);
 695                 *write_fault_to_shadow_pgtable |= !gfn;
 696         }
 697
 698         return self_changed;
 699 }
 700
 701 /*
 702  * Page fault handler.  There are several causes for a page fault:
 703  *   - there is no shadow pte for the guest pte
 704  *   - write access through a shadow pte marked read only so that we can set
 705  *     the dirty bit
 706  *   - write access to a shadow pte marked read only so we can update the page
 707  *     dirty bitmap, when userspace requests it
 708  *   - mmio access; in this case we will never install a present shadow pte
 709  *   - normal guest page fault due to the guest pte marked not present, not
 710  *     writable, or not executable
 711  *
 712  *  Returns: 1 if we need to emulate the instruction, 0 otherwise, or
 713  *           a negative value on error.
 714  */
 715 static int FNAME(page_fault)(struct kvm_vcpu *vcpu, gva_t addr, u32 error_code,
 716                              bool prefault)
 717 {
 718         int write_fault = error_code & PFERR_WRITE_MASK;
 719         int user_fault = error_code & PFERR_USER_MASK;
 720         struct guest_walker walker;
 721         int r;
 722         kvm_pfn_t pfn;
 723         int level = PT_PAGE_TABLE_LEVEL;
 724         bool force_pt_level = false;
 725         unsigned long mmu_seq;
 726         bool map_writable, is_self_change_mapping;
 727
 728         pgprintk("%s: addr %lx err %x\n", __func__, addr, error_code);
 729
 730         r = mmu_topup_memory_caches(vcpu);
 731         if (r)
 732                 return r;
 733
 734         /*
 735          * If PFEC.RSVD is set, this is a shadow page fault.
 736          * The bit needs to be cleared before walking guest page tables.
 737          */
 738         error_code &= ~PFERR_RSVD_MASK;
 739
 740         /*
 741          * Look up the guest pte for the faulting address.
 742          */
 743         r = FNAME(walk_addr)(&walker, vcpu, addr, error_code);
 744
 745         /*
 746          * The page is not mapped by the guest.  Let the guest handle it.
 747          */
 748         if (!r) {
 749                 pgprintk("%s: guest page fault\n", __func__);
 750                 if (!prefault)
 751                         inject_page_fault(vcpu, &walker.fault);
 752
 753                 return 0;
 754         }
 755
 756         if (page_fault_handle_page_track(vcpu, error_code, walker.gfn)) {
 757                 shadow_page_table_clear_flood(vcpu, addr);
 758                 return 1;
 759         }
 760
 761         vcpu->arch.write_fault_to_shadow_pgtable = false;
 762
 763         is_self_change_mapping = FNAME(is_self_change_mapping)(vcpu,
 764               &walker, user_fault, &vcpu->arch.write_fault_to_shadow_pgtable);
 765
 766         if (walker.level >= PT_DIRECTORY_LEVEL && !is_self_change_mapping) {
 767                 level = mapping_level(vcpu, walker.gfn, &force_pt_level);
 768                 if (likely(!force_pt_level)) {
 769                         level = min(walker.level, level);
 770                         walker.gfn = walker.gfn & ~(KVM_PAGES_PER_HPAGE(level) - 1);
 771                 }
 772         } else
 773                 force_pt_level = true;
 774
 775         mmu_seq = vcpu->kvm->mmu_notifier_seq;
 776         smp_rmb();
 777
 778         if (try_async_pf(vcpu, prefault, walker.gfn, addr, &pfn, write_fault,
 779                          &map_writable))
 780                 return 0;
 781
 782         if (handle_abnormal_pfn(vcpu, mmu_is_nested(vcpu) ? 0 : addr,
 783                                 walker.gfn, pfn, walker.pte_access, &r))
 784                 return r;
 785
 786         /*
 787          * Do not change pte_access if the pfn is a mmio page, otherwise
 788          * we will cache the incorrect access into mmio spte.
 789          */
 790         if (write_fault && !(walker.pte_access & ACC_WRITE_MASK) &&
 791              !is_write_protection(vcpu) && !user_fault &&
 792               !is_noslot_pfn(pfn)) {
 793                 walker.pte_access |= ACC_WRITE_MASK;
 794                 walker.pte_access &= ~ACC_USER_MASK;
 795
 796                 /*
 797                  * If we converted a user page to a kernel page,
 798                  * so that the kernel can write to it when cr0.wp=0,
 799                  * then we should prevent the kernel from executing it
 800                  * if SMEP is enabled.
 801                  */
 802                 if (kvm_read_cr4_bits(vcpu, X86_CR4_SMEP))
 803                         walker.pte_access &= ~ACC_EXEC_MASK;
 804         }
 805
 806         spin_lock(&vcpu->kvm->mmu_lock);
 807         if (mmu_notifier_retry(vcpu->kvm, mmu_seq))
 808                 goto out_unlock;
 809
 810         kvm_mmu_audit(vcpu, AUDIT_PRE_PAGE_FAULT);
 811         make_mmu_pages_available(vcpu);
 812         if (!force_pt_level)
 813                 transparent_hugepage_adjust(vcpu, &walker.gfn, &pfn, &level);
 814         r = FNAME(fetch)(vcpu, addr, &walker, write_fault,
 815                          level, pfn, map_writable, prefault);
 816         ++vcpu->stat.pf_fixed;
 817         kvm_mmu_audit(vcpu, AUDIT_POST_PAGE_FAULT);
 818         spin_unlock(&vcpu->kvm->mmu_lock);
 819
 820         return r;
 821
 822 out_unlock:
 823         spin_unlock(&vcpu->kvm->mmu_lock);
 824         kvm_release_pfn_clean(pfn);
 825         return 0;
 826 }
 827
 828 static gpa_t FNAME(get_level1_sp_gpa)(struct kvm_mmu_page *sp)
 829 {
 830         int offset = 0;
 831
 832         WARN_ON(sp->role.level != PT_PAGE_TABLE_LEVEL);
 833
 834         if (PTTYPE == 32)
 835                 offset = sp->role.quadrant << PT64_LEVEL_BITS;
 836
 837         return gfn_to_gpa(sp->gfn) + offset * sizeof(pt_element_t);
 838 }
 839
 840 static void FNAME(invlpg)(struct kvm_vcpu *vcpu, gva_t gva)
 841 {
 842         struct kvm_shadow_walk_iterator iterator;
 843         struct kvm_mmu_page *sp;
 844         int level;
 845         u64 *sptep;
 846
 847         vcpu_clear_mmio_info(vcpu, gva);
 848
 849         /*
 850          * No need to check return value here, rmap_can_add() can
 851          * help us to skip pte prefetch later.
 852          */
 853         mmu_topup_memory_caches(vcpu);
 854
 855         if (!VALID_PAGE(vcpu->arch.mmu.root_hpa)) {
 856                 WARN_ON(1);
 857                 return;
 858         }
 859
 860         spin_lock(&vcpu->kvm->mmu_lock);
 861         for_each_shadow_entry(vcpu, gva, iterator) {
 862                 level = iterator.level;
 863                 sptep = iterator.sptep;
 864
 865                 sp = page_header(__pa(sptep));
 866                 if (is_last_spte(*sptep, level)) {
 867                         pt_element_t gpte;
 868                         gpa_t pte_gpa;
 869
 870                         if (!sp->unsync)
 871                                 break;
 872
 873                         pte_gpa = FNAME(get_level1_sp_gpa)(sp);
 874                         pte_gpa += (sptep - sp->spt) * sizeof(pt_element_t);
 875
 876                         if (mmu_page_zap_pte(vcpu->kvm, sp, sptep))
 877                                 kvm_flush_remote_tlbs(vcpu->kvm);
 878
 879                         if (!rmap_can_add(vcpu))
 880                                 break;
 881
 882                         if (kvm_vcpu_read_guest_atomic(vcpu, pte_gpa, &gpte,
 883                                                        sizeof(pt_element_t)))
 884                                 break;
 885
 886                         FNAME(update_pte)(vcpu, sp, sptep, &gpte);
 887                 }
 888
 889                 if (!is_shadow_present_pte(*sptep) || !sp->unsync_children)
 890                         break;
 891         }
 892         spin_unlock(&vcpu->kvm->mmu_lock);
 893 }
 894
 895 static gpa_t FNAME(gva_to_gpa)(struct kvm_vcpu *vcpu, gva_t vaddr, u32 access,
 896                                struct x86_exception *exception)
 897 {
 898         struct guest_walker walker;
 899         gpa_t gpa = UNMAPPED_GVA;
 900         int r;
 901
 902         r = FNAME(walk_addr)(&walker, vcpu, vaddr, access);
 903
 904         if (r) {
 905                 gpa = gfn_to_gpa(walker.gfn);
 906                 gpa |= vaddr & ~PAGE_MASK;
 907         } else if (exception)
 908                 *exception = walker.fault;
 909
 910         return gpa;
 911 }
 912
 913 #if PTTYPE != PTTYPE_EPT
 914 static gpa_t FNAME(gva_to_gpa_nested)(struct kvm_vcpu *vcpu, gva_t vaddr,
 915                                       u32 access,
 916                                       struct x86_exception *exception)
 917 {
 918         struct guest_walker walker;
 919         gpa_t gpa = UNMAPPED_GVA;
 920         int r;
 921
 922         r = FNAME(walk_addr_nested)(&walker, vcpu, vaddr, access);
 923
 924         if (r) {
 925                 gpa = gfn_to_gpa(walker.gfn);
 926                 gpa |= vaddr & ~PAGE_MASK;
 927         } else if (exception)
 928                 *exception = walker.fault;
 929
 930         return gpa;
 931 }
 932 #endif
 933
 934 /*
 935  * Using the cached information from sp->gfns is safe because:
 936  * - The spte has a reference to the struct page, so the pfn for a given gfn
 937  *   can't change unless all sptes pointing to it are nuked first.
 938  *
 939  * Note:
 940  *   We should flush all tlbs if spte is dropped even though guest is
 941  *   responsible for it. Since if we don't, kvm_mmu_notifier_invalidate_page
 942  *   and kvm_mmu_notifier_invalidate_range_start detect the mapping page isn't
 943  *   used by guest then tlbs are not flushed, so guest is allowed to access the
 944  *   freed pages.
 945  *   And we increase kvm->tlbs_dirty to delay tlbs flush in this case.
 946  */
 947 static int FNAME(sync_page)(struct kvm_vcpu *vcpu, struct kvm_mmu_page *sp)
 948 {
 949         int i, nr_present = 0;
 950         bool host_writable;
 951         gpa_t first_pte_gpa;
 952
 953         /* direct kvm_mmu_page can not be unsync. */
 954         BUG_ON(sp->role.direct);
 955
 956         first_pte_gpa = FNAME(get_level1_sp_gpa)(sp);
 957
 958         for (i = 0; i < PT64_ENT_PER_PAGE; i++) {
 959                 unsigned pte_access;
 960                 pt_element_t gpte;
 961                 gpa_t pte_gpa;
 962                 gfn_t gfn;
 963
 964                 if (!sp->spt[i])
 965                         continue;
 966
 967                 pte_gpa = first_pte_gpa + i * sizeof(pt_element_t);
 968
 969                 if (kvm_vcpu_read_guest_atomic(vcpu, pte_gpa, &gpte,
 970                                                sizeof(pt_element_t)))
 971                         return 0;
 972
 973                 if (FNAME(prefetch_invalid_gpte)(vcpu, sp, &sp->spt[i], gpte)) {
 974                         /*
 975                          * Update spte before increasing tlbs_dirty to make
 976                          * sure no tlb flush is lost after spte is zapped; see
 977                          * the comments in kvm_flush_remote_tlbs().
 978                          */
 979                         smp_wmb();
 980                         vcpu->kvm->tlbs_dirty++;
 981                         continue;
 982                 }
 983
 984                 gfn = gpte_to_gfn(gpte);
 985                 pte_access = sp->role.access;
 986                 pte_access &= FNAME(gpte_access)(vcpu, gpte);
 987                 FNAME(protect_clean_gpte)(&vcpu->arch.mmu, &pte_access, gpte);
 988
 989                 if (sync_mmio_spte(vcpu, &sp->spt[i], gfn, pte_access,
 990                       &nr_present))
 991                         continue;
 992
 993                 if (gfn != sp->gfns[i]) {
 994                         drop_spte(vcpu->kvm, &sp->spt[i]);
 995                         /*
 996                          * The same as above where we are doing
 997                          * prefetch_invalid_gpte().
 998                          */
 999                         smp_wmb();
1000                         vcpu->kvm->tlbs_dirty++;
1001                         continue;
1002                 }
1003
1004                 nr_present++;
1005
1006                 host_writable = sp->spt[i] & SPTE_HOST_WRITEABLE;
1007
1008                 set_spte(vcpu, &sp->spt[i], pte_access,
1009                          PT_PAGE_TABLE_LEVEL, gfn,
1010                          spte_to_pfn(sp->spt[i]), true, false,
1011                          host_writable);
1012         }
1013
1014         return nr_present;
1015 }
1016
1017 #undef pt_element_t
1018 #undef guest_walker
1019 #undef FNAME
1020 #undef PT_BASE_ADDR_MASK
1021 #undef PT_INDEX
1022 #undef PT_LVL_ADDR_MASK
1023 #undef PT_LVL_OFFSET_MASK
1024 #undef PT_LEVEL_BITS
1025 #undef PT_MAX_FULL_LEVELS
1026 #undef gpte_to_gfn
1027 #undef gpte_to_gfn_lvl
1028 #undef CMPXCHG
1029 #undef PT_GUEST_ACCESSED_MASK
1030 #undef PT_GUEST_DIRTY_MASK
1031 #undef PT_GUEST_DIRTY_SHIFT
1032 #undef PT_GUEST_ACCESSED_SHIFT
1033 #undef PT_HAVE_ACCESSED_DIRTY