board/freescale/corenet_ds/corenet_ds.c

   1 /*
   2  * Copyright 2009-2011 Freescale Semiconductor, Inc.
   3  *
   4  * See file CREDITS for list of people who contributed to this
   5  * project.
   6  *
   7  * This program is free software; you can redistribute it and/or
   8  * modify it under the terms of the GNU General Public License as
   9  * published by the Free Software Foundation; either version 2 of
  10  * the License, or (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  20  * MA 02111-1307 USA
  21  */
  22
  23 #include <common.h>
  24 #include <command.h>
  25 #include <netdev.h>
  26 #include <linux/compiler.h>
  27 #include <asm/mmu.h>
  28 #include <asm/processor.h>
  29 #include <asm/cache.h>
  30 #include <asm/immap_85xx.h>
  31 #include <asm/fsl_law.h>
  32 #include <asm/fsl_serdes.h>
  33 #include <asm/fsl_portals.h>
  34 #include <asm/fsl_liodn.h>
  35
  36 extern void pci_of_setup(void *blob, bd_t *bd);
  37
  38 #include "../common/ngpixis.h"
  39
  40 DECLARE_GLOBAL_DATA_PTR;
  41
  42 int checkboard (void)
  43 {
  44         u8 sw;
  45         struct cpu_type *cpu = gd->cpu;
  46         ccsr_gur_t *gur = (void *)CONFIG_SYS_MPC85xx_GUTS_ADDR;
  47         unsigned int i;
  48
  49         printf("Board: %sDS, ", cpu->name);
  50         printf("Sys ID: 0x%02x, Sys Ver: 0x%02x, FPGA Ver: 0x%02x, ",
  51                 in_8(&pixis->id), in_8(&pixis->arch), in_8(&pixis->scver));
  52
  53         sw = in_8(&PIXIS_SW(PIXIS_LBMAP_SWITCH));
  54         sw = (sw & PIXIS_LBMAP_MASK) >> PIXIS_LBMAP_SHIFT;
  55
  56         if (sw < 0x8)
  57                 printf("vBank: %d\n", sw);
  58         else if (sw == 0x8)
  59                 puts("Promjet\n");
  60         else if (sw == 0x9)
  61                 puts("NAND\n");
  62         else
  63                 printf("invalid setting of SW%u\n", PIXIS_LBMAP_SWITCH);
  64
  65 #ifdef CONFIG_PHYS_64BIT
  66         puts("36-bit Addressing\n");
  67 #endif
  68
  69         /* Display the RCW, so that no one gets confused as to what RCW
  70          * we're actually using for this boot.
  71          */
  72         puts("Reset Configuration Word (RCW):");
  73         for (i = 0; i < ARRAY_SIZE(gur->rcwsr); i++) {
  74                 u32 rcw = in_be32(&gur->rcwsr[i]);
  75
  76                 if ((i % 4) == 0)
  77                         printf("\n       %08x:", i * 4);
  78                 printf(" %08x", rcw);
  79         }
  80         puts("\n");
  81
  82         /* Display the actual SERDES reference clocks as configured by the
  83          * dip switches on the board.  Note that the SWx registers could
  84          * technically be set to force the reference clocks to match the
  85          * values that the SERDES expects (or vice versa).  For now, however,
  86          * we just display both values and hope the user notices when they
  87          * don't match.
  88          */
  89         puts("SERDES Reference Clocks: ");
  90         sw = in_8(&PIXIS_SW(3));
  91         printf("Bank1=%uMHz ", (sw & 0x40) ? 125 : 100);
  92         printf("Bank2=%sMHz ", (sw & 0x20) ? "156.25" : "125");
  93         printf("Bank3=%sMHz\n", (sw & 0x10) ? "156.25" : "125");
  94
  95         return 0;
  96 }
  97
  98 int board_early_init_f(void)
  99 {
 100         volatile ccsr_gur_t *gur = (void *)(CONFIG_SYS_MPC85xx_GUTS_ADDR);
 101
 102         /*
 103          * P4080 DS board only uses the DDR1_MCK0/3 and DDR2_MCK0/3
 104          * disable the DDR1_MCK1/2/4/5 and DDR2_MCK1/2/4/5 to reduce
 105          * the noise introduced by these unterminated and unused clock pairs.
 106          */
 107         setbits_be32(&gur->ddrclkdr, 0x001B001B);
 108
 109         return 0;
 110 }
 111
 112 int board_early_init_r(void)
 113 {
 114         const unsigned int flashbase = CONFIG_SYS_FLASH_BASE;
 115         const u8 flash_esel = find_tlb_idx((void *)flashbase, 1);
 116
 117         /*
 118          * Remap Boot flash + PROMJET region to caching-inhibited
 119          * so that flash can be erased properly.
 120          */
 121
 122         /* Flush d-cache and invalidate i-cache of any FLASH data */
 123         flush_dcache();
 124         invalidate_icache();
 125
 126         /* invalidate existing TLB entry for flash + promjet */
 127         disable_tlb(flash_esel);
 128
 129         set_tlb(1, flashbase, CONFIG_SYS_FLASH_BASE_PHYS,       /* tlb, epn, rpn */
 130                         MAS3_SX|MAS3_SW|MAS3_SR, MAS2_I|MAS2_G, /* perms, wimge */
 131                         0, flash_esel, BOOKE_PAGESZ_256M, 1);   /* ts, esel, tsize, iprot */
 132
 133         set_liodns();
 134         setup_portals();
 135
 136         return 0;
 137 }
 138
 139 static const char *serdes_clock_to_string(u32 clock)
 140 {
 141         switch(clock) {
 142         case SRDS_PLLCR0_RFCK_SEL_100:
 143                 return "100";
 144         case SRDS_PLLCR0_RFCK_SEL_125:
 145                 return "125";
 146         case SRDS_PLLCR0_RFCK_SEL_156_25:
 147                 return "156.25";
 148         default:
 149                 return "???";
 150         }
 151 }
 152
 153 #define NUM_SRDS_BANKS  3
 154
 155 int misc_init_r(void)
 156 {
 157         serdes_corenet_t *srds_regs = (void *)CONFIG_SYS_FSL_CORENET_SERDES_ADDR;
 158         u32 actual[NUM_SRDS_BANKS];
 159         unsigned int i;
 160         u8 sw3;
 161
 162         /* Warn if the expected SERDES reference clocks don't match the
 163          * actual reference clocks.  This needs to be done after calling
 164          * p4080_erratum_serdes8(), since that function may modify the clocks.
 165          */
 166         sw3 = in_8(&PIXIS_SW(3));
 167         actual[0] = (sw3 & 0x40) ?
 168                 SRDS_PLLCR0_RFCK_SEL_125 : SRDS_PLLCR0_RFCK_SEL_100;
 169         actual[1] = (sw3 & 0x20) ?
 170                 SRDS_PLLCR0_RFCK_SEL_156_25 : SRDS_PLLCR0_RFCK_SEL_125;
 171         actual[2] = (sw3 & 0x10) ?
 172                 SRDS_PLLCR0_RFCK_SEL_156_25 : SRDS_PLLCR0_RFCK_SEL_125;
 173
 174         for (i = 0; i < NUM_SRDS_BANKS; i++) {
 175                 u32 expected = srds_regs->bank[i].pllcr0 & SRDS_PLLCR0_RFCK_SEL_MASK;
 176                 if (expected != actual[i]) {
 177                         printf("Warning: SERDES bank %u expects reference clock"
 178                                " %sMHz, but actual is %sMHz\n", i + 1,
 179                                serdes_clock_to_string(expected),
 180                                serdes_clock_to_string(actual[i]));
 181                 }
 182         }
 183
 184         return 0;
 185 }
 186
 187 void ft_board_setup(void *blob, bd_t *bd)
 188 {
 189         phys_addr_t base;
 190         phys_size_t size;
 191
 192         ft_cpu_setup(blob, bd);
 193
 194         base = getenv_bootm_low();
 195         size = getenv_bootm_size();
 196
 197         fdt_fixup_memory(blob, (u64)base, (u64)size);
 198
 199 #ifdef CONFIG_PCI
 200         pci_of_setup(blob, bd);
 201 #endif
 202
 203         fdt_fixup_liodn(blob);
 204 }
 205
 206 int board_eth_init(bd_t *bis)
 207 {
 208         return pci_eth_init(bis);
 209 }