board/freescale/p1_p2_rdb/p1_p2_rdb.c

   1 /*
   2  * Copyright 2009-2011 Freescale Semiconductor, Inc.
   3  *
   4  * See file CREDITS for list of people who contributed to this
   5  * project.
   6  *
   7  * This program is free software; you can redistribute it and/or
   8  * modify it under the terms of the GNU General Public License as
   9  * published by the Free Software Foundation; either version 2 of
  10  * the License, or (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  20  * MA 02111-1307 USA
  21  */
  22
  23 #include <common.h>
  24 #include <command.h>
  25 #include <asm/processor.h>
  26 #include <asm/mmu.h>
  27 #include <asm/cache.h>
  28 #include <asm/immap_85xx.h>
  29 #include <asm/fsl_serdes.h>
  30 #include <asm/io.h>
  31 #include <miiphy.h>
  32 #include <libfdt.h>
  33 #include <fdt_support.h>
  34 #include <tsec.h>
  35 #include <vsc7385.h>
  36 #include <netdev.h>
  37 #include <rtc.h>
  38 #include <i2c.h>
  39
  40 DECLARE_GLOBAL_DATA_PTR;
  41
  42 #define VSC7385_RST_SET         0x00080000
  43 #define SLIC_RST_SET            0x00040000
  44 #define SGMII_PHY_RST_SET       0x00020000
  45 #define PCIE_RST_SET            0x00010000
  46 #define RGMII_PHY_RST_SET       0x02000000
  47
  48 #define USB_RST_CLR             0x04000000
  49
  50 #define GPIO_DIR                0x060f0000
  51
  52 #define BOARD_PERI_RST_SET      VSC7385_RST_SET | SLIC_RST_SET | \
  53                                 SGMII_PHY_RST_SET | PCIE_RST_SET | \
  54                                 RGMII_PHY_RST_SET
  55
  56 #define SYSCLK_MASK     0x00200000
  57 #define BOARDREV_MASK   0x10100000
  58 #define BOARDREV_C      0x00100000
  59 #define BOARDREV_D      0x00000000
  60
  61 #define SYSCLK_66       66666666
  62 #define SYSCLK_100      100000000
  63
  64 unsigned long get_board_sys_clk(ulong dummy)
  65 {
  66         volatile ccsr_gpio_t *pgpio = (void *)(CONFIG_SYS_MPC85xx_GPIO_ADDR);
  67         u32 val_gpdat, sysclk_gpio;
  68
  69         val_gpdat = in_be32(&pgpio->gpdat);
  70         sysclk_gpio = val_gpdat & SYSCLK_MASK;
  71
  72         if(sysclk_gpio == 0)
  73                 return SYSCLK_66;
  74         else
  75                 return SYSCLK_100;
  76
  77         return 0;
  78 }
  79
  80 #ifdef CONFIG_MMC
  81 int board_early_init_f (void)
  82 {
  83         volatile ccsr_gur_t *gur = (void *)(CONFIG_SYS_MPC85xx_GUTS_ADDR);
  84
  85         setbits_be32(&gur->pmuxcr,
  86                         (MPC85xx_PMUXCR_SDHC_CD |
  87                          MPC85xx_PMUXCR_SDHC_WP));
  88         return 0;
  89 }
  90 #endif
  91
  92 int checkboard (void)
  93 {
  94         u32 val_gpdat, board_rev_gpio;
  95         volatile ccsr_gpio_t *pgpio = (void *)(CONFIG_SYS_MPC85xx_GPIO_ADDR);
  96         char board_rev = 0;
  97         struct cpu_type *cpu;
  98
  99         val_gpdat = in_be32(&pgpio->gpdat);
 100         board_rev_gpio = val_gpdat & BOARDREV_MASK;
 101         if (board_rev_gpio == BOARDREV_C)
 102                 board_rev = 'C';
 103         else if (board_rev_gpio == BOARDREV_D)
 104                 board_rev = 'D';
 105         else
 106                 panic ("Unexpected Board REV %x detected!!\n", board_rev_gpio);
 107
 108         cpu = gd->cpu;
 109         printf ("Board: %sRDB Rev%c\n", cpu->name, board_rev);
 110 #ifdef CONFIG_PHYS_64BIT
 111         puts ("(36-bit addrmap) \n");
 112 #endif
 113         setbits_be32(&pgpio->gpdir, GPIO_DIR);
 114
 115 /*
 116  * Bringing the following peripherals out of reset via GPIOs
 117  * 0 = reset and 1 = out of reset
 118  * GPIO12 - Reset to Ethernet Switch
 119  * GPIO13 - Reset to SLIC/SLAC devices
 120  * GPIO14 - Reset to SGMII_PHY_N
 121  * GPIO15 - Reset to PCIe slots
 122  * GPIO6  - Reset to RGMII PHY
 123  * GPIO5  - Reset to USB3300 devices 1 = reset and 0 = out of reset
 124  */
 125         clrsetbits_be32(&pgpio->gpdat, USB_RST_CLR, BOARD_PERI_RST_SET);
 126
 127         return 0;
 128 }
 129
 130 int board_early_init_r(void)
 131 {
 132         const unsigned int flashbase = CONFIG_SYS_FLASH_BASE;
 133         const u8 flash_esel = find_tlb_idx((void *)flashbase, 1);
 134         volatile ccsr_gur_t *gur = (void *)(CONFIG_SYS_MPC85xx_GUTS_ADDR);
 135         unsigned int orig_bus = i2c_get_bus_num();
 136         u8 i2c_data;
 137
 138         i2c_set_bus_num(1);
 139         if (i2c_read(CONFIG_SYS_I2C_PCA9557_ADDR, 0,
 140                 1, &i2c_data, sizeof(i2c_data)) == 0) {
 141                 if (i2c_data & 0x2)
 142                         puts("NOR Flash Bank : Secondary\n");
 143                 else
 144                         puts("NOR Flash Bank : Primary\n");
 145
 146                 if (i2c_data & 0x1) {
 147                         setbits_be32(&gur->pmuxcr, MPC85xx_PMUXCR_SD_DATA);
 148                         puts("SD/MMC : 8-bit Mode\n");
 149                         puts("eSPI : Disabled\n");
 150                 } else {
 151                         puts("SD/MMC : 4-bit Mode\n");
 152                         puts("eSPI : Enabled\n");
 153                 }
 154         } else {
 155                 puts("Failed reading I2C Chip 0x18 on bus 1\n");
 156         }
 157         i2c_set_bus_num(orig_bus);
 158
 159         /*
 160          * Remap Boot flash region to caching-inhibited
 161          * so that flash can be erased properly.
 162          */
 163
 164         /* Flush d-cache and invalidate i-cache of any FLASH data */
 165         flush_dcache();
 166         invalidate_icache();
 167
 168         /* invalidate existing TLB entry for flash */
 169         disable_tlb(flash_esel);
 170
 171         set_tlb(1, flashbase, CONFIG_SYS_FLASH_BASE_PHYS,
 172                         MAS3_SX|MAS3_SW|MAS3_SR, MAS2_I|MAS2_G,
 173                         0, flash_esel, BOOKE_PAGESZ_16M, 1);
 174         rtc_reset();
 175         return 0;
 176 }
 177
 178
 179 #ifdef CONFIG_TSEC_ENET
 180 int board_eth_init(bd_t *bis)
 181 {
 182         struct tsec_info_struct tsec_info[4];
 183         int num = 0;
 184         char *tmp;
 185         unsigned int vscfw_addr;
 186
 187 #ifdef CONFIG_TSEC1
 188         SET_STD_TSEC_INFO(tsec_info[num], 1);
 189         num++;
 190 #endif
 191 #ifdef CONFIG_TSEC2
 192         SET_STD_TSEC_INFO(tsec_info[num], 2);
 193         num++;
 194 #endif
 195 #ifdef CONFIG_TSEC3
 196         SET_STD_TSEC_INFO(tsec_info[num], 3);
 197         if (is_serdes_configured(SGMII_TSEC3)) {
 198                 puts("eTSEC3 is in sgmii mode.\n");
 199                 tsec_info[num].flags |= TSEC_SGMII;
 200         }
 201         num++;
 202 #endif
 203         if (!num) {
 204                 printf("No TSECs initialized\n");
 205                 return 0;
 206         }
 207 #ifdef CONFIG_VSC7385_ENET
 208 /* If a VSC7385 microcode image is present, then upload it. */
 209         if ((tmp = getenv ("vscfw_addr")) != NULL) {
 210                 vscfw_addr = simple_strtoul (tmp, NULL, 16);
 211                 printf("uploading VSC7385 microcode from %x\n", vscfw_addr);
 212                 if (vsc7385_upload_firmware((void *) vscfw_addr,
 213                                         CONFIG_VSC7385_IMAGE_SIZE))
 214                         puts("Failure uploading VSC7385 microcode.\n");
 215         } else
 216                 puts("No address specified for VSC7385 microcode.\n");
 217 #endif
 218
 219         tsec_eth_init(bis, tsec_info, num);
 220
 221         return pci_eth_init(bis);
 222 }
 223 #endif
 224
 225 #if defined(CONFIG_OF_BOARD_SETUP)
 226 extern void ft_pci_board_setup(void *blob);
 227
 228 void ft_board_setup(void *blob, bd_t *bd)
 229 {
 230         phys_addr_t base;
 231         phys_size_t size;
 232
 233         ft_cpu_setup(blob, bd);
 234
 235         base = getenv_bootm_low();
 236         size = getenv_bootm_size();
 237
 238 #if defined(CONFIG_PCI)
 239         ft_pci_board_setup(blob);
 240 #endif /* #if defined(CONFIG_PCI) */
 241
 242         fdt_fixup_memory(blob, (u64)base, (u64)size);
 243 }
 244 #endif