board/mpc8540ads/mpc8540ads.c

   1  /*
   2  * Copyright 2004 Freescale Semiconductor.
   3  * (C) Copyright 2002,2003, Motorola Inc.
   4  * Xianghua Xiao, (X.Xiao@motorola.com)
   5  *
   6  * (C) Copyright 2002 Scott McNutt <smcnutt@artesyncp.com>
   7  *
   8  * See file CREDITS for list of people who contributed to this
   9  * project.
  10  *
  11  * This program is free software; you can redistribute it and/or
  12  * modify it under the terms of the GNU General Public License as
  13  * published by the Free Software Foundation; either version 2 of
  14  * the License, or (at your option) any later version.
  15  *
  16  * This program is distributed in the hope that it will be useful,
  17  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  18  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  19  * GNU General Public License for more details.
  20  *
  21  * You should have received a copy of the GNU General Public License
  22  * along with this program; if not, write to the Free Software
  23  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  24  * MA 02111-1307 USA
  25  */
  26
  27
  28 #include <common.h>
  29 #include <pci.h>
  30 #include <asm/processor.h>
  31 #include <asm/immap_85xx.h>
  32 #include <spd.h>
  33
  34 #if defined(CONFIG_OF_FLAT_TREE)
  35 #include <ft_build.h>
  36 extern void ft_cpu_setup(void *blob, bd_t *bd);
  37 #endif
  38
  39
  40 #if defined(CONFIG_DDR_ECC) && !defined(CONFIG_ECC_INIT_VIA_DDRCONTROLLER)
  41 extern void ddr_enable_ecc(unsigned int dram_size);
  42 #endif
  43
  44 extern long int spd_sdram(void);
  45
  46 void local_bus_init(void);
  47 void sdram_init(void);
  48 long int fixed_sdram(void);
  49
  50
  51 int board_early_init_f (void)
  52 {
  53     return 0;
  54 }
  55
  56 int checkboard (void)
  57 {
  58         puts("Board: ADS\n");
  59
  60 #ifdef CONFIG_PCI
  61         printf("    PCI1: 32 bit, %d MHz (compiled)\n",
  62                CONFIG_SYS_CLK_FREQ / 1000000);
  63 #else
  64         printf("    PCI1: disabled\n");
  65 #endif
  66
  67         /*
  68          * Initialize local bus.
  69          */
  70         local_bus_init();
  71
  72         return 0;
  73 }
  74
  75
  76 long int
  77 initdram(int board_type)
  78 {
  79         long dram_size = 0;
  80         extern long spd_sdram (void);
  81         volatile immap_t *immap = (immap_t *)CFG_IMMR;
  82
  83         puts("Initializing\n");
  84
  85 #if defined(CONFIG_DDR_DLL)
  86         {
  87             volatile ccsr_gur_t *gur= &immap->im_gur;
  88             uint temp_ddrdll = 0;
  89
  90             /*
  91              * Work around to stabilize DDR DLL
  92              */
  93             temp_ddrdll = gur->ddrdllcr;
  94             gur->ddrdllcr = ((temp_ddrdll & 0xff) << 16) | 0x80000000;
  95             asm("sync;isync;msync");
  96         }
  97 #endif
  98
  99 #if defined(CONFIG_SPD_EEPROM)
 100         dram_size = spd_sdram ();
 101 #else
 102         dram_size = fixed_sdram ();
 103 #endif
 104
 105 #if defined(CONFIG_DDR_ECC) && !defined(CONFIG_ECC_INIT_VIA_DDRCONTROLLER)
 106         /*
 107          * Initialize and enable DDR ECC.
 108          */
 109         ddr_enable_ecc(dram_size);
 110 #endif
 111
 112         /*
 113          * Initialize SDRAM.
 114          */
 115         sdram_init();
 116
 117         puts("    DDR: ");
 118         return dram_size;
 119 }
 120
 121
 122 /*
 123  * Initialize Local Bus
 124  */
 125
 126 void
 127 local_bus_init(void)
 128 {
 129         volatile immap_t *immap = (immap_t *)CFG_IMMR;
 130         volatile ccsr_gur_t *gur = &immap->im_gur;
 131         volatile ccsr_lbc_t *lbc = &immap->im_lbc;
 132
 133         uint clkdiv;
 134         uint lbc_hz;
 135         sys_info_t sysinfo;
 136
 137         /*
 138          * Errata LBC11.
 139          * Fix Local Bus clock glitch when DLL is enabled.
 140          *
 141          * If localbus freq is < 66Mhz, DLL bypass mode must be used.
 142          * If localbus freq is > 133Mhz, DLL can be safely enabled.
 143          * Between 66 and 133, the DLL is enabled with an override workaround.
 144          */
 145
 146         get_sys_info(&sysinfo);
 147         clkdiv = lbc->lcrr & 0x0f;
 148         lbc_hz = sysinfo.freqSystemBus / 1000000 / clkdiv;
 149
 150         if (lbc_hz < 66) {
 151                 lbc->lcrr = CFG_LBC_LCRR | 0x80000000;  /* DLL Bypass */
 152
 153         } else if (lbc_hz >= 133) {
 154                 lbc->lcrr = CFG_LBC_LCRR & (~0x80000000); /* DLL Enabled */
 155
 156         } else {
 157                 /*
 158                  * On REV1 boards, need to change CLKDIV before enable DLL.
 159                  * Default CLKDIV is 8, change it to 4 temporarily.
 160                  */
 161                 uint pvr = get_pvr();
 162                 uint temp_lbcdll = 0;
 163
 164                 if (pvr == PVR_85xx_REV1) {
 165                         /* FIXME: Justify the high bit here. */
 166                         lbc->lcrr = 0x10000004;
 167                 }
 168
 169                 lbc->lcrr = CFG_LBC_LCRR & (~0x80000000); /* DLL Enabled */
 170                 udelay(200);
 171
 172                 /*
 173                  * Sample LBC DLL ctrl reg, upshift it to set the
 174                  * override bits.
 175                  */
 176                 temp_lbcdll = gur->lbcdllcr;
 177                 gur->lbcdllcr = (((temp_lbcdll & 0xff) << 16) | 0x80000000);
 178                 asm("sync;isync;msync");
 179         }
 180 }
 181
 182
 183 /*
 184  * Initialize SDRAM memory on the Local Bus.
 185  */
 186
 187 void
 188 sdram_init(void)
 189 {
 190         volatile immap_t *immap = (immap_t *)CFG_IMMR;
 191         volatile ccsr_lbc_t *lbc= &immap->im_lbc;
 192         uint *sdram_addr = (uint *)CFG_LBC_SDRAM_BASE;
 193
 194         puts("    SDRAM: ");
 195         print_size (CFG_LBC_SDRAM_SIZE * 1024 * 1024, "\n");
 196
 197         /*
 198          * Setup SDRAM Base and Option Registers
 199          */
 200         lbc->or2 = CFG_OR2_PRELIM;
 201         lbc->br2 = CFG_BR2_PRELIM;
 202         lbc->lbcr = CFG_LBC_LBCR;
 203         asm("msync");
 204
 205         lbc->lsrt = CFG_LBC_LSRT;
 206         lbc->mrtpr = CFG_LBC_MRTPR;
 207         asm("sync");
 208
 209         /*
 210          * Configure the SDRAM controller.
 211          */
 212         lbc->lsdmr = CFG_LBC_LSDMR_1;
 213         asm("sync");
 214         *sdram_addr = 0xff;
 215         ppcDcbf((unsigned long) sdram_addr);
 216         udelay(100);
 217
 218         lbc->lsdmr = CFG_LBC_LSDMR_2;
 219         asm("sync");
 220         *sdram_addr = 0xff;
 221         ppcDcbf((unsigned long) sdram_addr);
 222         udelay(100);
 223
 224         lbc->lsdmr = CFG_LBC_LSDMR_3;
 225         asm("sync");
 226         *sdram_addr = 0xff;
 227         ppcDcbf((unsigned long) sdram_addr);
 228         udelay(100);
 229
 230         lbc->lsdmr = CFG_LBC_LSDMR_4;
 231         asm("sync");
 232         *sdram_addr = 0xff;
 233         ppcDcbf((unsigned long) sdram_addr);
 234         udelay(100);
 235
 236         lbc->lsdmr = CFG_LBC_LSDMR_5;
 237         asm("sync");
 238         *sdram_addr = 0xff;
 239         ppcDcbf((unsigned long) sdram_addr);
 240         udelay(100);
 241 }
 242
 243
 244 #if defined(CFG_DRAM_TEST)
 245 int testdram (void)
 246 {
 247         uint *pstart = (uint *) CFG_MEMTEST_START;
 248         uint *pend = (uint *) CFG_MEMTEST_END;
 249         uint *p;
 250
 251         printf("SDRAM test phase 1:\n");
 252         for (p = pstart; p < pend; p++)
 253                 *p = 0xaaaaaaaa;
 254
 255         for (p = pstart; p < pend; p++) {
 256                 if (*p != 0xaaaaaaaa) {
 257                         printf ("SDRAM test fails at: %08x\n", (uint) p);
 258                         return 1;
 259                 }
 260         }
 261
 262         printf("SDRAM test phase 2:\n");
 263         for (p = pstart; p < pend; p++)
 264                 *p = 0x55555555;
 265
 266         for (p = pstart; p < pend; p++) {
 267                 if (*p != 0x55555555) {
 268                         printf ("SDRAM test fails at: %08x\n", (uint) p);
 269                         return 1;
 270                 }
 271         }
 272
 273         printf("SDRAM test passed.\n");
 274         return 0;
 275 }
 276 #endif
 277
 278
 279 #if !defined(CONFIG_SPD_EEPROM)
 280 /*************************************************************************
 281  *  fixed sdram init -- doesn't use serial presence detect.
 282  ************************************************************************/
 283 long int fixed_sdram (void)
 284 {
 285   #ifndef CFG_RAMBOOT
 286         volatile immap_t *immap = (immap_t *)CFG_IMMR;
 287         volatile ccsr_ddr_t *ddr= &immap->im_ddr;
 288
 289         ddr->cs0_bnds = CFG_DDR_CS0_BNDS;
 290         ddr->cs0_config = CFG_DDR_CS0_CONFIG;
 291         ddr->timing_cfg_1 = CFG_DDR_TIMING_1;
 292         ddr->timing_cfg_2 = CFG_DDR_TIMING_2;
 293         ddr->sdram_mode = CFG_DDR_MODE;
 294         ddr->sdram_interval = CFG_DDR_INTERVAL;
 295     #if defined (CONFIG_DDR_ECC)
 296         ddr->err_disable = 0x0000000D;
 297         ddr->err_sbe = 0x00ff0000;
 298     #endif
 299         asm("sync;isync;msync");
 300         udelay(500);
 301     #if defined (CONFIG_DDR_ECC)
 302         /* Enable ECC checking */
 303         ddr->sdram_cfg = (CFG_DDR_CONTROL | 0x20000000);
 304     #else
 305         ddr->sdram_cfg = CFG_DDR_CONTROL;
 306     #endif
 307         asm("sync; isync; msync");
 308         udelay(500);
 309   #endif
 310         return CFG_SDRAM_SIZE * 1024 * 1024;
 311 }
 312 #endif  /* !defined(CONFIG_SPD_EEPROM) */
 313
 314
 315 #if defined(CONFIG_PCI)
 316 /*
 317  * Initialize PCI Devices, report devices found.
 318  */
 319
 320 #ifndef CONFIG_PCI_PNP
 321 static struct pci_config_table pci_mpc85xxads_config_table[] = {
 322     { PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
 323       PCI_IDSEL_NUMBER, PCI_ANY_ID,
 324       pci_cfgfunc_config_device, { PCI_ENET0_IOADDR,
 325                                    PCI_ENET0_MEMADDR,
 326                                    PCI_COMMAND_MEMORY | PCI_COMMAND_MASTER
 327       } },
 328     { }
 329 };
 330 #endif
 331
 332
 333 static struct pci_controller hose = {
 334 #ifndef CONFIG_PCI_PNP
 335         config_table: pci_mpc85xxads_config_table,
 336 #endif
 337 };
 338
 339 #endif  /* CONFIG_PCI */
 340
 341
 342 void
 343 pci_init_board(void)
 344 {
 345 #ifdef CONFIG_PCI
 346         extern void pci_mpc85xx_init(struct pci_controller *hose);
 347
 348         pci_mpc85xx_init(&hose);
 349 #endif /* CONFIG_PCI */
 350 }
 351
 352
 353 #if defined(CONFIG_OF_FLAT_TREE) && defined(CONFIG_OF_BOARD_SETUP)
 354 void
 355 ft_board_setup(void *blob, bd_t *bd)
 356 {
 357         u32 *p;
 358         int len;
 359
 360         ft_cpu_setup(blob, bd);
 361
 362         p = ft_get_prop(blob, "/memory/reg", &len);
 363         if (p != NULL) {
 364                 *p++ = cpu_to_be32(bd->bi_memstart);
 365                 *p = cpu_to_be32(bd->bi_memsize);
 366         }
 367 }
 368 #endif