board/mpc8641hpcn/mpc8641hpcn.c

   1 /*
   2  * Copyright 2006, 2007 Freescale Semiconductor.
   3  *
   4  * See file CREDITS for list of people who contributed to this
   5  * project.
   6  *
   7  * This program is free software; you can redistribute it and/or
   8  * modify it under the terms of the GNU General Public License as
   9  * published by the Free Software Foundation; either version 2 of
  10  * the License, or (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  20  * MA 02111-1307 USA
  21  */
  22
  23 #include <common.h>
  24 #include <pci.h>
  25 #include <asm/processor.h>
  26 #include <asm/immap_86xx.h>
  27 #include <spd.h>
  28 #include <asm/io.h>
  29
  30 #if defined(CONFIG_OF_FLAT_TREE)
  31 #include <ft_build.h>
  32 extern void ft_cpu_setup(void *blob, bd_t *bd);
  33 #endif
  34
  35 #include "../freescale/common/pixis.h"
  36
  37 #if defined(CONFIG_DDR_ECC) && !defined(CONFIG_ECC_INIT_VIA_DDRCONTROLLER)
  38 extern void ddr_enable_ecc(unsigned int dram_size);
  39 #endif
  40
  41 #if defined(CONFIG_SPD_EEPROM)
  42 #include "spd_sdram.h"
  43 #endif
  44
  45 void sdram_init(void);
  46 long int fixed_sdram(void);
  47
  48
  49 int board_early_init_f(void)
  50 {
  51         return 0;
  52 }
  53
  54 int checkboard(void)
  55 {
  56         puts("Board: MPC8641HPCN\n");
  57
  58 #ifdef CONFIG_PCI
  59
  60         volatile immap_t *immap = (immap_t *) CFG_CCSRBAR;
  61         volatile ccsr_gur_t *gur = &immap->im_gur;
  62         volatile ccsr_pex_t *pex1 = &immap->im_pex1;
  63
  64         uint devdisr = gur->devdisr;
  65         uint io_sel = (gur->pordevsr & MPC86xx_PORDEVSR_IO_SEL) >> 16;
  66         uint host1_agent = (gur->porbmsr & MPC86xx_PORBMSR_HA) >> 17;
  67         uint pex1_agent = (host1_agent == 0) || (host1_agent == 1);
  68
  69         if ((io_sel == 2 || io_sel == 3 || io_sel == 5
  70              || io_sel == 6 || io_sel == 7 || io_sel == 0xF)
  71             && !(devdisr & MPC86xx_DEVDISR_PCIEX1)) {
  72                 debug("PCI-EXPRESS 1: %s \n", pex1_agent ? "Agent" : "Host");
  73                 debug("0x%08x=0x%08x ", &pex1->pme_msg_det, pex1->pme_msg_det);
  74                 if (pex1->pme_msg_det) {
  75                         pex1->pme_msg_det = 0xffffffff;
  76                         debug(" with errors.  Clearing.  Now 0x%08x",
  77                               pex1->pme_msg_det);
  78                 }
  79                 debug("\n");
  80         } else {
  81                 puts("PCI-EXPRESS 1: Disabled\n");
  82         }
  83
  84 #else
  85         puts("PCI-EXPRESS1: Disabled\n");
  86 #endif
  87
  88         return 0;
  89 }
  90
  91
  92 long int
  93 initdram(int board_type)
  94 {
  95         long dram_size = 0;
  96
  97 #if defined(CONFIG_SPD_EEPROM)
  98         dram_size = spd_sdram();
  99 #else
 100         dram_size = fixed_sdram();
 101 #endif
 102
 103 #if defined(CFG_RAMBOOT)
 104         puts("    DDR: ");
 105         return dram_size;
 106 #endif
 107
 108 #if defined(CONFIG_DDR_ECC) && !defined(CONFIG_ECC_INIT_VIA_DDRCONTROLLER)
 109         /*
 110          * Initialize and enable DDR ECC.
 111          */
 112         ddr_enable_ecc(dram_size);
 113 #endif
 114
 115         puts("    DDR: ");
 116         return dram_size;
 117 }
 118
 119
 120 #if defined(CFG_DRAM_TEST)
 121 int
 122 testdram(void)
 123 {
 124         uint *pstart = (uint *) CFG_MEMTEST_START;
 125         uint *pend = (uint *) CFG_MEMTEST_END;
 126         uint *p;
 127
 128         puts("SDRAM test phase 1:\n");
 129         for (p = pstart; p < pend; p++)
 130                 *p = 0xaaaaaaaa;
 131
 132         for (p = pstart; p < pend; p++) {
 133                 if (*p != 0xaaaaaaaa) {
 134                         printf("SDRAM test fails at: %08x\n", (uint) p);
 135                         return 1;
 136                 }
 137         }
 138
 139         puts("SDRAM test phase 2:\n");
 140         for (p = pstart; p < pend; p++)
 141                 *p = 0x55555555;
 142
 143         for (p = pstart; p < pend; p++) {
 144                 if (*p != 0x55555555) {
 145                         printf("SDRAM test fails at: %08x\n", (uint) p);
 146                         return 1;
 147                 }
 148         }
 149
 150         puts("SDRAM test passed.\n");
 151         return 0;
 152 }
 153 #endif
 154
 155
 156 #if !defined(CONFIG_SPD_EEPROM)
 157 /*
 158  * Fixed sdram init -- doesn't use serial presence detect.
 159  */
 160 long int
 161 fixed_sdram(void)
 162 {
 163 #if !defined(CFG_RAMBOOT)
 164         volatile immap_t *immap = (immap_t *) CFG_IMMR;
 165         volatile ccsr_ddr_t *ddr = &immap->im_ddr1;
 166
 167         ddr->cs0_bnds = CFG_DDR_CS0_BNDS;
 168         ddr->cs0_config = CFG_DDR_CS0_CONFIG;
 169         ddr->ext_refrec = CFG_DDR_EXT_REFRESH;
 170         ddr->timing_cfg_0 = CFG_DDR_TIMING_0;
 171         ddr->timing_cfg_1 = CFG_DDR_TIMING_1;
 172         ddr->timing_cfg_2 = CFG_DDR_TIMING_2;
 173         ddr->sdram_mode_1 = CFG_DDR_MODE_1;
 174         ddr->sdram_mode_2 = CFG_DDR_MODE_2;
 175         ddr->sdram_interval = CFG_DDR_INTERVAL;
 176         ddr->sdram_data_init = CFG_DDR_DATA_INIT;
 177         ddr->sdram_clk_cntl = CFG_DDR_CLK_CTRL;
 178         ddr->sdram_ocd_cntl = CFG_DDR_OCD_CTRL;
 179         ddr->sdram_ocd_status = CFG_DDR_OCD_STATUS;
 180
 181 #if defined (CONFIG_DDR_ECC)
 182         ddr->err_disable = 0x0000008D;
 183         ddr->err_sbe = 0x00ff0000;
 184 #endif
 185         asm("sync;isync");
 186
 187         udelay(500);
 188
 189 #if defined (CONFIG_DDR_ECC)
 190         /* Enable ECC checking */
 191         ddr->sdram_cfg_1 = (CFG_DDR_CONTROL | 0x20000000);
 192 #else
 193         ddr->sdram_cfg_1 = CFG_DDR_CONTROL;
 194         ddr->sdram_cfg_2 = CFG_DDR_CONTROL2;
 195 #endif
 196         asm("sync; isync");
 197
 198         udelay(500);
 199 #endif
 200         return CFG_SDRAM_SIZE * 1024 * 1024;
 201 }
 202 #endif  /* !defined(CONFIG_SPD_EEPROM) */
 203
 204
 205 #if defined(CONFIG_PCI)
 206 /*
 207  * Initialize PCI Devices, report devices found.
 208  */
 209
 210 #ifndef CONFIG_PCI_PNP
 211 static struct pci_config_table pci_fsl86xxads_config_table[] = {
 212         {PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
 213          PCI_IDSEL_NUMBER, PCI_ANY_ID,
 214          pci_cfgfunc_config_device, {PCI_ENET0_IOADDR,
 215                                      PCI_ENET0_MEMADDR,
 216                                      PCI_COMMAND_MEMORY | PCI_COMMAND_MASTER}},
 217         {}
 218 };
 219 #endif
 220
 221
 222 static struct pci_controller hose = {
 223 #ifndef CONFIG_PCI_PNP
 224       config_table:pci_mpc86xxcts_config_table,
 225 #endif
 226 };
 227
 228 #endif /* CONFIG_PCI */
 229
 230 void pci_init_board(void)
 231 {
 232 #ifdef CONFIG_PCI
 233         extern void pci_mpc86xx_init(struct pci_controller *hose);
 234
 235         pci_mpc86xx_init(&hose);
 236 #endif /* CONFIG_PCI */
 237 }
 238
 239 #if defined(CONFIG_OF_FLAT_TREE) && defined(CONFIG_OF_BOARD_SETUP)
 240 void
 241 ft_board_setup(void *blob, bd_t *bd)
 242 {
 243         u32 *p;
 244         int len;
 245
 246         ft_cpu_setup(blob, bd);
 247
 248         p = ft_get_prop(blob, "/memory/reg", &len);
 249         if (p != NULL) {
 250                 *p++ = cpu_to_be32(bd->bi_memstart);
 251                 *p = cpu_to_be32(bd->bi_memsize);
 252         }
 253 }
 254 #endif
 255
 256
 257 /*
 258  * get_board_sys_clk
 259  *      Reads the FPGA on board for CONFIG_SYS_CLK_FREQ
 260  */
 261
 262 unsigned long
 263 get_board_sys_clk(ulong dummy)
 264 {
 265         u8 i, go_bit, rd_clks;
 266         ulong val = 0;
 267
 268         go_bit = in8(PIXIS_BASE + PIXIS_VCTL);
 269         go_bit &= 0x01;
 270
 271         rd_clks = in8(PIXIS_BASE + PIXIS_VCFGEN0);
 272         rd_clks &= 0x1C;
 273
 274         /*
 275          * Only if both go bit and the SCLK bit in VCFGEN0 are set
 276          * should we be using the AUX register. Remember, we also set the
 277          * GO bit to boot from the alternate bank on the on-board flash
 278          */
 279
 280         if (go_bit) {
 281                 if (rd_clks == 0x1c)
 282                         i = in8(PIXIS_BASE + PIXIS_AUX);
 283                 else
 284                         i = in8(PIXIS_BASE + PIXIS_SPD);
 285         } else {
 286                 i = in8(PIXIS_BASE + PIXIS_SPD);
 287         }
 288
 289         i &= 0x07;
 290
 291         switch (i) {
 292         case 0:
 293                 val = 33000000;
 294                 break;
 295         case 1:
 296                 val = 40000000;
 297                 break;
 298         case 2:
 299                 val = 50000000;
 300                 break;
 301         case 3:
 302                 val = 66000000;
 303                 break;
 304         case 4:
 305                 val = 83000000;
 306                 break;
 307         case 5:
 308                 val = 100000000;
 309                 break;
 310         case 6:
 311                 val = 134000000;
 312                 break;
 313         case 7:
 314                 val = 166000000;
 315                 break;
 316         }
 317
 318         return val;
 319 }