drivers/ata/pata_amd.c

   1 /*
   2  * pata_amd.c   - AMD PATA for new ATA layer
   3  *                        (C) 2005-2006 Red Hat Inc
   4  *                        Alan Cox <alan@redhat.com>
   5  *
   6  *  Based on pata-sil680. Errata information is taken from data sheets
   7  *  and the amd74xx.c driver by Vojtech Pavlik. Nvidia SATA devices are
   8  *  claimed by sata-nv.c.
   9  *
  10  *  TODO:
  11  *      Variable system clock when/if it makes sense
  12  *      Power management on ports
  13  *
  14  *
  15  *  Documentation publically available.
  16  */
  17
  18 #include <linux/kernel.h>
  19 #include <linux/module.h>
  20 #include <linux/pci.h>
  21 #include <linux/init.h>
  22 #include <linux/blkdev.h>
  23 #include <linux/delay.h>
  24 #include <scsi/scsi_host.h>
  25 #include <linux/libata.h>
  26
  27 #define DRV_NAME "pata_amd"
  28 #define DRV_VERSION "0.3.10"
  29
  30 /**
  31  *      timing_setup            -       shared timing computation and load
  32  *      @ap: ATA port being set up
  33  *      @adev: drive being configured
  34  *      @offset: port offset
  35  *      @speed: target speed
  36  *      @clock: clock multiplier (number of times 33MHz for this part)
  37  *
  38  *      Perform the actual timing set up for Nvidia or AMD PATA devices.
  39  *      The actual devices vary so they all call into this helper function
  40  *      providing the clock multipler and offset (because AMD and Nvidia put
  41  *      the ports at different locations).
  42  */
  43
  44 static void timing_setup(struct ata_port *ap, struct ata_device *adev, int offset, int speed, int clock)
  45 {
  46         static const unsigned char amd_cyc2udma[] = {
  47                 6, 6, 5, 4, 0, 1, 1, 2, 2, 3, 3, 3, 3, 3, 3, 7
  48         };
  49
  50         struct pci_dev *pdev = to_pci_dev(ap->host->dev);
  51         struct ata_device *peer = ata_dev_pair(adev);
  52         int dn = ap->port_no * 2 + adev->devno;
  53         struct ata_timing at, apeer;
  54         int T, UT;
  55         const int amd_clock = 33333;    /* KHz. */
  56         u8 t;
  57
  58         T = 1000000000 / amd_clock;
  59         UT = T / min_t(int, max_t(int, clock, 1), 2);
  60
  61         if (ata_timing_compute(adev, speed, &at, T, UT) < 0) {
  62                 dev_printk(KERN_ERR, &pdev->dev, "unknown mode %d.\n", speed);
  63                 return;
  64         }
  65
  66         if (peer) {
  67                 /* This may be over conservative */
  68                 if (peer->dma_mode) {
  69                         ata_timing_compute(peer, peer->dma_mode, &apeer, T, UT);
  70                         ata_timing_merge(&apeer, &at, &at, ATA_TIMING_8BIT);
  71                 }
  72                 ata_timing_compute(peer, peer->pio_mode, &apeer, T, UT);
  73                 ata_timing_merge(&apeer, &at, &at, ATA_TIMING_8BIT);
  74         }
  75
  76         if (speed == XFER_UDMA_5 && amd_clock <= 33333) at.udma = 1;
  77         if (speed == XFER_UDMA_6 && amd_clock <= 33333) at.udma = 15;
  78
  79         /*
  80          *      Now do the setup work
  81          */
  82
  83         /* Configure the address set up timing */
  84         pci_read_config_byte(pdev, offset + 0x0C, &t);
  85         t = (t & ~(3 << ((3 - dn) << 1))) | ((FIT(at.setup, 1, 4) - 1) << ((3 - dn) << 1));
  86         pci_write_config_byte(pdev, offset + 0x0C , t);
  87
  88         /* Configure the 8bit I/O timing */
  89         pci_write_config_byte(pdev, offset + 0x0E + (1 - (dn >> 1)),
  90                 ((FIT(at.act8b, 1, 16) - 1) << 4) | (FIT(at.rec8b, 1, 16) - 1));
  91
  92         /* Drive timing */
  93         pci_write_config_byte(pdev, offset + 0x08 + (3 - dn),
  94                 ((FIT(at.active, 1, 16) - 1) << 4) | (FIT(at.recover, 1, 16) - 1));
  95
  96         switch (clock) {
  97                 case 1:
  98                 t = at.udma ? (0xc0 | (FIT(at.udma, 2, 5) - 2)) : 0x03;
  99                 break;
 100
 101                 case 2:
 102                 t = at.udma ? (0xc0 | amd_cyc2udma[FIT(at.udma, 2, 10)]) : 0x03;
 103                 break;
 104
 105                 case 3:
 106                 t = at.udma ? (0xc0 | amd_cyc2udma[FIT(at.udma, 1, 10)]) : 0x03;
 107                 break;
 108
 109                 case 4:
 110                 t = at.udma ? (0xc0 | amd_cyc2udma[FIT(at.udma, 1, 15)]) : 0x03;
 111                 break;
 112
 113                 default:
 114                         return;
 115         }
 116
 117         /* UDMA timing */
 118         if (at.udma)
 119                 pci_write_config_byte(pdev, offset + 0x10 + (3 - dn), t);
 120 }
 121
 122 /**
 123  *      amd_pre_reset           -       perform reset handling
 124  *      @link: ATA link
 125  *      @deadline: deadline jiffies for the operation
 126  *
 127  *      Reset sequence checking enable bits to see which ports are
 128  *      active.
 129  */
 130
 131 static int amd_pre_reset(struct ata_link *link, unsigned long deadline)
 132 {
 133         static const struct pci_bits amd_enable_bits[] = {
 134                 { 0x40, 1, 0x02, 0x02 },
 135                 { 0x40, 1, 0x01, 0x01 }
 136         };
 137
 138         struct ata_port *ap = link->ap;
 139         struct pci_dev *pdev = to_pci_dev(ap->host->dev);
 140
 141         if (!pci_test_config_bits(pdev, &amd_enable_bits[ap->port_no]))
 142                 return -ENOENT;
 143
 144         return ata_std_prereset(link, deadline);
 145 }
 146
 147 static void amd_error_handler(struct ata_port *ap)
 148 {
 149         ata_bmdma_drive_eh(ap, amd_pre_reset, ata_std_softreset, NULL,
 150                            ata_std_postreset);
 151 }
 152
 153 static int amd_cable_detect(struct ata_port *ap)
 154 {
 155         static const u32 bitmask[2] = {0x03, 0x0C};
 156         struct pci_dev *pdev = to_pci_dev(ap->host->dev);
 157         u8 ata66;
 158
 159         pci_read_config_byte(pdev, 0x42, &ata66);
 160         if (ata66 & bitmask[ap->port_no])
 161                 return ATA_CBL_PATA80;
 162         return ATA_CBL_PATA40;
 163 }
 164
 165 /**
 166  *      amd33_set_piomode       -       set initial PIO mode data
 167  *      @ap: ATA interface
 168  *      @adev: ATA device
 169  *
 170  *      Program the AMD registers for PIO mode.
 171  */
 172
 173 static void amd33_set_piomode(struct ata_port *ap, struct ata_device *adev)
 174 {
 175         timing_setup(ap, adev, 0x40, adev->pio_mode, 1);
 176 }
 177
 178 static void amd66_set_piomode(struct ata_port *ap, struct ata_device *adev)
 179 {
 180         timing_setup(ap, adev, 0x40, adev->pio_mode, 2);
 181 }
 182
 183 static void amd100_set_piomode(struct ata_port *ap, struct ata_device *adev)
 184 {
 185         timing_setup(ap, adev, 0x40, adev->pio_mode, 3);
 186 }
 187
 188 static void amd133_set_piomode(struct ata_port *ap, struct ata_device *adev)
 189 {
 190         timing_setup(ap, adev, 0x40, adev->pio_mode, 4);
 191 }
 192
 193 /**
 194  *      amd33_set_dmamode       -       set initial DMA mode data
 195  *      @ap: ATA interface
 196  *      @adev: ATA device
 197  *
 198  *      Program the MWDMA/UDMA modes for the AMD and Nvidia
 199  *      chipset.
 200  */
 201
 202 static void amd33_set_dmamode(struct ata_port *ap, struct ata_device *adev)
 203 {
 204         timing_setup(ap, adev, 0x40, adev->dma_mode, 1);
 205 }
 206
 207 static void amd66_set_dmamode(struct ata_port *ap, struct ata_device *adev)
 208 {
 209         timing_setup(ap, adev, 0x40, adev->dma_mode, 2);
 210 }
 211
 212 static void amd100_set_dmamode(struct ata_port *ap, struct ata_device *adev)
 213 {
 214         timing_setup(ap, adev, 0x40, adev->dma_mode, 3);
 215 }
 216
 217 static void amd133_set_dmamode(struct ata_port *ap, struct ata_device *adev)
 218 {
 219         timing_setup(ap, adev, 0x40, adev->dma_mode, 4);
 220 }
 221
 222 /* Both host-side and drive-side detection results are worthless on NV
 223  * PATAs.  Ignore them and just follow what BIOS configured.  Both the
 224  * current configuration in PCI config reg and ACPI GTM result are
 225  * cached during driver attach and are consulted to select transfer
 226  * mode.
 227  */
 228 static unsigned long nv_mode_filter(struct ata_device *dev,
 229                                     unsigned long xfer_mask)
 230 {
 231         static const unsigned int udma_mask_map[] =
 232                 { ATA_UDMA2, ATA_UDMA1, ATA_UDMA0, 0,
 233                   ATA_UDMA3, ATA_UDMA4, ATA_UDMA5, ATA_UDMA6 };
 234         struct ata_port *ap = dev->link->ap;
 235         char acpi_str[32] = "";
 236         u32 saved_udma, udma;
 237         const struct ata_acpi_gtm *gtm;
 238         unsigned long bios_limit = 0, acpi_limit = 0, limit;
 239
 240         /* find out what BIOS configured */
 241         udma = saved_udma = (unsigned long)ap->host->private_data;
 242
 243         if (ap->port_no == 0)
 244                 udma >>= 16;
 245         if (dev->devno == 0)
 246                 udma >>= 8;
 247
 248         if ((udma & 0xc0) == 0xc0)
 249                 bios_limit = ata_pack_xfermask(0, 0, udma_mask_map[udma & 0x7]);
 250
 251         /* consult ACPI GTM too */
 252         gtm = ata_acpi_init_gtm(ap);
 253         if (gtm) {
 254                 acpi_limit = ata_acpi_gtm_xfermask(dev, gtm);
 255
 256                 snprintf(acpi_str, sizeof(acpi_str), " (%u:%u:0x%x)",
 257                          gtm->drive[0].dma, gtm->drive[1].dma, gtm->flags);
 258         }
 259
 260         /* be optimistic, EH can take care of things if something goes wrong */
 261         limit = bios_limit | acpi_limit;
 262
 263         /* If PIO or DMA isn't configured at all, don't limit.  Let EH
 264          * handle it.
 265          */
 266         if (!(limit & ATA_MASK_PIO))
 267                 limit |= ATA_MASK_PIO;
 268         if (!(limit & (ATA_MASK_MWDMA | ATA_MASK_UDMA)))
 269                 limit |= ATA_MASK_MWDMA | ATA_MASK_UDMA;
 270
 271         ata_port_printk(ap, KERN_DEBUG, "nv_mode_filter: 0x%lx&0x%lx->0x%lx, "
 272                         "BIOS=0x%lx (0x%x) ACPI=0x%lx%s\n",
 273                         xfer_mask, limit, xfer_mask & limit, bios_limit,
 274                         saved_udma, acpi_limit, acpi_str);
 275
 276         return xfer_mask & limit;
 277 }
 278
 279 /**
 280  *      nv_probe_init   -       cable detection
 281  *      @lin: ATA link
 282  *
 283  *      Perform cable detection. The BIOS stores this in PCI config
 284  *      space for us.
 285  */
 286
 287 static int nv_pre_reset(struct ata_link *link, unsigned long deadline)
 288 {
 289         static const struct pci_bits nv_enable_bits[] = {
 290                 { 0x50, 1, 0x02, 0x02 },
 291                 { 0x50, 1, 0x01, 0x01 }
 292         };
 293
 294         struct ata_port *ap = link->ap;
 295         struct pci_dev *pdev = to_pci_dev(ap->host->dev);
 296
 297         if (!pci_test_config_bits(pdev, &nv_enable_bits[ap->port_no]))
 298                 return -ENOENT;
 299
 300         return ata_std_prereset(link, deadline);
 301 }
 302
 303 static void nv_error_handler(struct ata_port *ap)
 304 {
 305         ata_bmdma_drive_eh(ap, nv_pre_reset,
 306                                ata_std_softreset, NULL,
 307                                ata_std_postreset);
 308 }
 309
 310 /**
 311  *      nv100_set_piomode       -       set initial PIO mode data
 312  *      @ap: ATA interface
 313  *      @adev: ATA device
 314  *
 315  *      Program the AMD registers for PIO mode.
 316  */
 317
 318 static void nv100_set_piomode(struct ata_port *ap, struct ata_device *adev)
 319 {
 320         timing_setup(ap, adev, 0x50, adev->pio_mode, 3);
 321 }
 322
 323 static void nv133_set_piomode(struct ata_port *ap, struct ata_device *adev)
 324 {
 325         timing_setup(ap, adev, 0x50, adev->pio_mode, 4);
 326 }
 327
 328 /**
 329  *      nv100_set_dmamode       -       set initial DMA mode data
 330  *      @ap: ATA interface
 331  *      @adev: ATA device
 332  *
 333  *      Program the MWDMA/UDMA modes for the AMD and Nvidia
 334  *      chipset.
 335  */
 336
 337 static void nv100_set_dmamode(struct ata_port *ap, struct ata_device *adev)
 338 {
 339         timing_setup(ap, adev, 0x50, adev->dma_mode, 3);
 340 }
 341
 342 static void nv133_set_dmamode(struct ata_port *ap, struct ata_device *adev)
 343 {
 344         timing_setup(ap, adev, 0x50, adev->dma_mode, 4);
 345 }
 346
 347 static void nv_host_stop(struct ata_host *host)
 348 {
 349         u32 udma = (unsigned long)host->private_data;
 350
 351         /* restore PCI config register 0x60 */
 352         pci_write_config_dword(to_pci_dev(host->dev), 0x60, udma);
 353 }
 354
 355 static struct scsi_host_template amd_sht = {
 356         ATA_BMDMA_SHT(DRV_NAME),
 357 };
 358
 359 static const struct ata_port_operations amd_base_port_ops = {
 360         .inherits       = &ata_bmdma_port_ops,
 361         .error_handler  = amd_error_handler,
 362 };
 363
 364 static struct ata_port_operations amd33_port_ops = {
 365         .inherits       = &amd_base_port_ops,
 366         .cable_detect   = ata_cable_40wire,
 367         .set_piomode    = amd33_set_piomode,
 368         .set_dmamode    = amd33_set_dmamode,
 369 };
 370
 371 static struct ata_port_operations amd66_port_ops = {
 372         .inherits       = &amd_base_port_ops,
 373         .cable_detect   = ata_cable_unknown,
 374         .set_piomode    = amd66_set_piomode,
 375         .set_dmamode    = amd66_set_dmamode,
 376 };
 377
 378 static struct ata_port_operations amd100_port_ops = {
 379         .inherits       = &amd_base_port_ops,
 380         .cable_detect   = ata_cable_unknown,
 381         .set_piomode    = amd100_set_piomode,
 382         .set_dmamode    = amd100_set_dmamode,
 383 };
 384
 385 static struct ata_port_operations amd133_port_ops = {
 386         .inherits       = &amd_base_port_ops,
 387         .cable_detect   = amd_cable_detect,
 388         .set_piomode    = amd133_set_piomode,
 389         .set_dmamode    = amd133_set_dmamode,
 390 };
 391
 392 static const struct ata_port_operations nv_base_port_ops = {
 393         .inherits       = &ata_bmdma_port_ops,
 394         .cable_detect   = ata_cable_ignore,
 395         .mode_filter    = nv_mode_filter,
 396         .error_handler  = nv_error_handler,
 397         .host_stop      = nv_host_stop,
 398 };
 399
 400 static struct ata_port_operations nv100_port_ops = {
 401         .inherits       = &nv_base_port_ops,
 402         .set_piomode    = nv100_set_piomode,
 403         .set_dmamode    = nv100_set_dmamode,
 404 };
 405
 406 static struct ata_port_operations nv133_port_ops = {
 407         .inherits       = &nv_base_port_ops,
 408         .set_piomode    = nv133_set_piomode,
 409         .set_dmamode    = nv133_set_dmamode,
 410 };
 411
 412 static int amd_init_one(struct pci_dev *pdev, const struct pci_device_id *id)
 413 {
 414         static const struct ata_port_info info[10] = {
 415                 {       /* 0: AMD 7401 */
 416                         .flags = ATA_FLAG_SLAVE_POSS,
 417                         .pio_mask = 0x1f,
 418                         .mwdma_mask = 0x07,     /* No SWDMA */
 419                         .udma_mask = 0x07,      /* UDMA 33 */
 420                         .port_ops = &amd33_port_ops
 421                 },
 422                 {       /* 1: Early AMD7409 - no swdma */
 423                         .flags = ATA_FLAG_SLAVE_POSS,
 424                         .pio_mask = 0x1f,
 425                         .mwdma_mask = 0x07,
 426                         .udma_mask = ATA_UDMA4, /* UDMA 66 */
 427                         .port_ops = &amd66_port_ops
 428                 },
 429                 {       /* 2: AMD 7409, no swdma errata */
 430                         .flags = ATA_FLAG_SLAVE_POSS,
 431                         .pio_mask = 0x1f,
 432                         .mwdma_mask = 0x07,
 433                         .udma_mask = ATA_UDMA4, /* UDMA 66 */
 434                         .port_ops = &amd66_port_ops
 435                 },
 436                 {       /* 3: AMD 7411 */
 437                         .flags = ATA_FLAG_SLAVE_POSS,
 438                         .pio_mask = 0x1f,
 439                         .mwdma_mask = 0x07,
 440                         .udma_mask = ATA_UDMA5, /* UDMA 100 */
 441                         .port_ops = &amd100_port_ops
 442                 },
 443                 {       /* 4: AMD 7441 */
 444                         .flags = ATA_FLAG_SLAVE_POSS,
 445                         .pio_mask = 0x1f,
 446                         .mwdma_mask = 0x07,
 447                         .udma_mask = ATA_UDMA5, /* UDMA 100 */
 448                         .port_ops = &amd100_port_ops
 449                 },
 450                 {       /* 5: AMD 8111*/
 451                         .flags = ATA_FLAG_SLAVE_POSS,
 452                         .pio_mask = 0x1f,
 453                         .mwdma_mask = 0x07,
 454                         .udma_mask = ATA_UDMA6, /* UDMA 133, no swdma */
 455                         .port_ops = &amd133_port_ops
 456                 },
 457                 {       /* 6: AMD 8111 UDMA 100 (Serenade) */
 458                         .flags = ATA_FLAG_SLAVE_POSS,
 459                         .pio_mask = 0x1f,
 460                         .mwdma_mask = 0x07,
 461                         .udma_mask = ATA_UDMA5, /* UDMA 100, no swdma */
 462                         .port_ops = &amd133_port_ops
 463                 },
 464                 {       /* 7: Nvidia Nforce */
 465                         .flags = ATA_FLAG_SLAVE_POSS,
 466                         .pio_mask = 0x1f,
 467                         .mwdma_mask = 0x07,
 468                         .udma_mask = ATA_UDMA5, /* UDMA 100 */
 469                         .port_ops = &nv100_port_ops
 470                 },
 471                 {       /* 8: Nvidia Nforce2 and later */
 472                         .flags = ATA_FLAG_SLAVE_POSS,
 473                         .pio_mask = 0x1f,
 474                         .mwdma_mask = 0x07,
 475                         .udma_mask = ATA_UDMA6, /* UDMA 133, no swdma */
 476                         .port_ops = &nv133_port_ops
 477                 },
 478                 {       /* 9: AMD CS5536 (Geode companion) */
 479                         .flags = ATA_FLAG_SLAVE_POSS,
 480                         .pio_mask = 0x1f,
 481                         .mwdma_mask = 0x07,
 482                         .udma_mask = ATA_UDMA5, /* UDMA 100 */
 483                         .port_ops = &amd100_port_ops
 484                 }
 485         };
 486         struct ata_port_info pi;
 487         const struct ata_port_info *ppi[] = { &pi, NULL };
 488         static int printed_version;
 489         int type = id->driver_data;
 490         u8 fifo;
 491         int rc;
 492
 493         if (!printed_version++)
 494                 dev_printk(KERN_DEBUG, &pdev->dev, "version " DRV_VERSION "\n");
 495
 496         rc = pcim_enable_device(pdev);
 497         if (rc)
 498                 return rc;
 499
 500         pci_read_config_byte(pdev, 0x41, &fifo);
 501
 502         /* Check for AMD7409 without swdma errata and if found adjust type */
 503         if (type == 1 && pdev->revision > 0x7)
 504                 type = 2;
 505
 506         /* Serenade ? */
 507         if (type == 5 && pdev->subsystem_vendor == PCI_VENDOR_ID_AMD &&
 508                          pdev->subsystem_device == PCI_DEVICE_ID_AMD_SERENADE)
 509                 type = 6;       /* UDMA 100 only */
 510
 511         /*
 512          * Okay, type is determined now.  Apply type-specific workarounds.
 513          */
 514         pi = info[type];
 515
 516         if (type < 3)
 517                 ata_pci_clear_simplex(pdev);
 518
 519         /* Check for AMD7411 */
 520         if (type == 3)
 521                 /* FIFO is broken */
 522                 pci_write_config_byte(pdev, 0x41, fifo & 0x0F);
 523         else
 524                 pci_write_config_byte(pdev, 0x41, fifo | 0xF0);
 525
 526         /* Cable detection on Nvidia chips doesn't work too well,
 527          * cache BIOS programmed UDMA mode.
 528          */
 529         if (type == 7 || type == 8) {
 530                 u32 udma;
 531
 532                 pci_read_config_dword(pdev, 0x60, &udma);
 533                 pi.private_data = (void *)(unsigned long)udma;
 534         }
 535
 536         /* And fire it up */
 537         return ata_pci_init_one(pdev, ppi, &amd_sht);
 538 }
 539
 540 #ifdef CONFIG_PM
 541 static int amd_reinit_one(struct pci_dev *pdev)
 542 {
 543         struct ata_host *host = dev_get_drvdata(&pdev->dev);
 544         int rc;
 545
 546         rc = ata_pci_device_do_resume(pdev);
 547         if (rc)
 548                 return rc;
 549
 550         if (pdev->vendor == PCI_VENDOR_ID_AMD) {
 551                 u8 fifo;
 552                 pci_read_config_byte(pdev, 0x41, &fifo);
 553                 if (pdev->device == PCI_DEVICE_ID_AMD_VIPER_7411)
 554                         /* FIFO is broken */
 555                         pci_write_config_byte(pdev, 0x41, fifo & 0x0F);
 556                 else
 557                         pci_write_config_byte(pdev, 0x41, fifo | 0xF0);
 558                 if (pdev->device == PCI_DEVICE_ID_AMD_VIPER_7409 ||
 559                     pdev->device == PCI_DEVICE_ID_AMD_COBRA_7401)
 560                         ata_pci_clear_simplex(pdev);
 561         }
 562
 563         ata_host_resume(host);
 564         return 0;
 565 }
 566 #endif
 567
 568 static const struct pci_device_id amd[] = {
 569         { PCI_VDEVICE(AMD,      PCI_DEVICE_ID_AMD_COBRA_7401),          0 },
 570         { PCI_VDEVICE(AMD,      PCI_DEVICE_ID_AMD_VIPER_7409),          1 },
 571         { PCI_VDEVICE(AMD,      PCI_DEVICE_ID_AMD_VIPER_7411),          3 },
 572         { PCI_VDEVICE(AMD,      PCI_DEVICE_ID_AMD_OPUS_7441),           4 },
 573         { PCI_VDEVICE(AMD,      PCI_DEVICE_ID_AMD_8111_IDE),            5 },
 574         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE_IDE),       7 },
 575         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE2_IDE),      8 },
 576         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE2S_IDE),     8 },
 577         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE3_IDE),      8 },
 578         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE3S_IDE),     8 },
 579         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE_CK804_IDE), 8 },
 580         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE_MCP04_IDE), 8 },
 581         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE_MCP51_IDE), 8 },
 582         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE_MCP55_IDE), 8 },
 583         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE_MCP61_IDE), 8 },
 584         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE_MCP65_IDE), 8 },
 585         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE_MCP67_IDE), 8 },
 586         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE_MCP73_IDE), 8 },
 587         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE_MCP77_IDE), 8 },
 588         { PCI_VDEVICE(AMD,      PCI_DEVICE_ID_AMD_CS5536_IDE),          9 },
 589
 590         { },
 591 };
 592
 593 static struct pci_driver amd_pci_driver = {
 594         .name           = DRV_NAME,
 595         .id_table       = amd,
 596         .probe          = amd_init_one,
 597         .remove         = ata_pci_remove_one,
 598 #ifdef CONFIG_PM
 599         .suspend        = ata_pci_device_suspend,
 600         .resume         = amd_reinit_one,
 601 #endif
 602 };
 603
 604 static int __init amd_init(void)
 605 {
 606         return pci_register_driver(&amd_pci_driver);
 607 }
 608
 609 static void __exit amd_exit(void)
 610 {
 611         pci_unregister_driver(&amd_pci_driver);
 612 }
 613
 614 MODULE_AUTHOR("Alan Cox");
 615 MODULE_DESCRIPTION("low-level driver for AMD and Nvidia PATA IDE");
 616 MODULE_LICENSE("GPL");
 617 MODULE_DEVICE_TABLE(pci, amd);
 618 MODULE_VERSION(DRV_VERSION);
 619
 620 module_init(amd_init);
 621 module_exit(amd_exit);