drivers/ata/sata_sil24.c

   1 /*
   2  * sata_sil24.c - Driver for Silicon Image 3124/3132 SATA-2 controllers
   3  *
   4  * Copyright 2005  Tejun Heo
   5  *
   6  * Based on preview driver from Silicon Image.
   7  *
   8  * This program is free software; you can redistribute it and/or modify it
   9  * under the terms of the GNU General Public License as published by the
  10  * Free Software Foundation; either version 2, or (at your option) any
  11  * later version.
  12  *
  13  * This program is distributed in the hope that it will be useful, but
  14  * WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  16  * General Public License for more details.
  17  *
  18  */
  19
  20 #include <linux/kernel.h>
  21 #include <linux/module.h>
  22 #include <linux/pci.h>
  23 #include <linux/blkdev.h>
  24 #include <linux/delay.h>
  25 #include <linux/interrupt.h>
  26 #include <linux/dma-mapping.h>
  27 #include <linux/device.h>
  28 #include <scsi/scsi_host.h>
  29 #include <scsi/scsi_cmnd.h>
  30 #include <linux/libata.h>
  31
  32 #define DRV_NAME        "sata_sil24"
  33 #define DRV_VERSION     "1.1"
  34
  35 /*
  36  * Port request block (PRB) 32 bytes
  37  */
  38 struct sil24_prb {
  39         __le16  ctrl;
  40         __le16  prot;
  41         __le32  rx_cnt;
  42         u8      fis[6 * 4];
  43 };
  44
  45 /*
  46  * Scatter gather entry (SGE) 16 bytes
  47  */
  48 struct sil24_sge {
  49         __le64  addr;
  50         __le32  cnt;
  51         __le32  flags;
  52 };
  53
  54 /*
  55  * Port multiplier
  56  */
  57 struct sil24_port_multiplier {
  58         __le32  diag;
  59         __le32  sactive;
  60 };
  61
  62 enum {
  63         SIL24_HOST_BAR          = 0,
  64         SIL24_PORT_BAR          = 2,
  65
  66         /* sil24 fetches in chunks of 64bytes.  The first block
  67          * contains the PRB and two SGEs.  From the second block, it's
  68          * consisted of four SGEs and called SGT.  Calculate the
  69          * number of SGTs that fit into one page.
  70          */
  71         SIL24_PRB_SZ            = sizeof(struct sil24_prb)
  72                                   + 2 * sizeof(struct sil24_sge),
  73         SIL24_MAX_SGT           = (PAGE_SIZE - SIL24_PRB_SZ)
  74                                   / (4 * sizeof(struct sil24_sge)),
  75
  76         /* This will give us one unused SGEs for ATA.  This extra SGE
  77          * will be used to store CDB for ATAPI devices.
  78          */
  79         SIL24_MAX_SGE           = 4 * SIL24_MAX_SGT + 1,
  80
  81         /*
  82          * Global controller registers (128 bytes @ BAR0)
  83          */
  84                 /* 32 bit regs */
  85         HOST_SLOT_STAT          = 0x00, /* 32 bit slot stat * 4 */
  86         HOST_CTRL               = 0x40,
  87         HOST_IRQ_STAT           = 0x44,
  88         HOST_PHY_CFG            = 0x48,
  89         HOST_BIST_CTRL          = 0x50,
  90         HOST_BIST_PTRN          = 0x54,
  91         HOST_BIST_STAT          = 0x58,
  92         HOST_MEM_BIST_STAT      = 0x5c,
  93         HOST_FLASH_CMD          = 0x70,
  94                 /* 8 bit regs */
  95         HOST_FLASH_DATA         = 0x74,
  96         HOST_TRANSITION_DETECT  = 0x75,
  97         HOST_GPIO_CTRL          = 0x76,
  98         HOST_I2C_ADDR           = 0x78, /* 32 bit */
  99         HOST_I2C_DATA           = 0x7c,
 100         HOST_I2C_XFER_CNT       = 0x7e,
 101         HOST_I2C_CTRL           = 0x7f,
 102
 103         /* HOST_SLOT_STAT bits */
 104         HOST_SSTAT_ATTN         = (1 << 31),
 105
 106         /* HOST_CTRL bits */
 107         HOST_CTRL_M66EN         = (1 << 16), /* M66EN PCI bus signal */
 108         HOST_CTRL_TRDY          = (1 << 17), /* latched PCI TRDY */
 109         HOST_CTRL_STOP          = (1 << 18), /* latched PCI STOP */
 110         HOST_CTRL_DEVSEL        = (1 << 19), /* latched PCI DEVSEL */
 111         HOST_CTRL_REQ64         = (1 << 20), /* latched PCI REQ64 */
 112         HOST_CTRL_GLOBAL_RST    = (1 << 31), /* global reset */
 113
 114         /*
 115          * Port registers
 116          * (8192 bytes @ +0x0000, +0x2000, +0x4000 and +0x6000 @ BAR2)
 117          */
 118         PORT_REGS_SIZE          = 0x2000,
 119
 120         PORT_LRAM               = 0x0000, /* 31 LRAM slots and PMP regs */
 121         PORT_LRAM_SLOT_SZ       = 0x0080, /* 32 bytes PRB + 2 SGE, ACT... */
 122
 123         PORT_PMP                = 0x0f80, /* 8 bytes PMP * 16 (128 bytes) */
 124         PORT_PMP_STATUS         = 0x0000, /* port device status offset */
 125         PORT_PMP_QACTIVE        = 0x0004, /* port device QActive offset */
 126         PORT_PMP_SIZE           = 0x0008, /* 8 bytes per PMP */
 127
 128                 /* 32 bit regs */
 129         PORT_CTRL_STAT          = 0x1000, /* write: ctrl-set, read: stat */
 130         PORT_CTRL_CLR           = 0x1004, /* write: ctrl-clear */
 131         PORT_IRQ_STAT           = 0x1008, /* high: status, low: interrupt */
 132         PORT_IRQ_ENABLE_SET     = 0x1010, /* write: enable-set */
 133         PORT_IRQ_ENABLE_CLR     = 0x1014, /* write: enable-clear */
 134         PORT_ACTIVATE_UPPER_ADDR= 0x101c,
 135         PORT_EXEC_FIFO          = 0x1020, /* command execution fifo */
 136         PORT_CMD_ERR            = 0x1024, /* command error number */
 137         PORT_FIS_CFG            = 0x1028,
 138         PORT_FIFO_THRES         = 0x102c,
 139                 /* 16 bit regs */
 140         PORT_DECODE_ERR_CNT     = 0x1040,
 141         PORT_DECODE_ERR_THRESH  = 0x1042,
 142         PORT_CRC_ERR_CNT        = 0x1044,
 143         PORT_CRC_ERR_THRESH     = 0x1046,
 144         PORT_HSHK_ERR_CNT       = 0x1048,
 145         PORT_HSHK_ERR_THRESH    = 0x104a,
 146                 /* 32 bit regs */
 147         PORT_PHY_CFG            = 0x1050,
 148         PORT_SLOT_STAT          = 0x1800,
 149         PORT_CMD_ACTIVATE       = 0x1c00, /* 64 bit cmd activate * 31 (248 bytes) */
 150         PORT_CONTEXT            = 0x1e04,
 151         PORT_EXEC_DIAG          = 0x1e00, /* 32bit exec diag * 16 (64 bytes, 0-10 used on 3124) */
 152         PORT_PSD_DIAG           = 0x1e40, /* 32bit psd diag * 16 (64 bytes, 0-8 used on 3124) */
 153         PORT_SCONTROL           = 0x1f00,
 154         PORT_SSTATUS            = 0x1f04,
 155         PORT_SERROR             = 0x1f08,
 156         PORT_SACTIVE            = 0x1f0c,
 157
 158         /* PORT_CTRL_STAT bits */
 159         PORT_CS_PORT_RST        = (1 << 0), /* port reset */
 160         PORT_CS_DEV_RST         = (1 << 1), /* device reset */
 161         PORT_CS_INIT            = (1 << 2), /* port initialize */
 162         PORT_CS_IRQ_WOC         = (1 << 3), /* interrupt write one to clear */
 163         PORT_CS_CDB16           = (1 << 5), /* 0=12b cdb, 1=16b cdb */
 164         PORT_CS_PMP_RESUME      = (1 << 6), /* PMP resume */
 165         PORT_CS_32BIT_ACTV      = (1 << 10), /* 32-bit activation */
 166         PORT_CS_PMP_EN          = (1 << 13), /* port multiplier enable */
 167         PORT_CS_RDY             = (1 << 31), /* port ready to accept commands */
 168
 169         /* PORT_IRQ_STAT/ENABLE_SET/CLR */
 170         /* bits[11:0] are masked */
 171         PORT_IRQ_COMPLETE       = (1 << 0), /* command(s) completed */
 172         PORT_IRQ_ERROR          = (1 << 1), /* command execution error */
 173         PORT_IRQ_PORTRDY_CHG    = (1 << 2), /* port ready change */
 174         PORT_IRQ_PWR_CHG        = (1 << 3), /* power management change */
 175         PORT_IRQ_PHYRDY_CHG     = (1 << 4), /* PHY ready change */
 176         PORT_IRQ_COMWAKE        = (1 << 5), /* COMWAKE received */
 177         PORT_IRQ_UNK_FIS        = (1 << 6), /* unknown FIS received */
 178         PORT_IRQ_DEV_XCHG       = (1 << 7), /* device exchanged */
 179         PORT_IRQ_8B10B          = (1 << 8), /* 8b/10b decode error threshold */
 180         PORT_IRQ_CRC            = (1 << 9), /* CRC error threshold */
 181         PORT_IRQ_HANDSHAKE      = (1 << 10), /* handshake error threshold */
 182         PORT_IRQ_SDB_NOTIFY     = (1 << 11), /* SDB notify received */
 183
 184         DEF_PORT_IRQ            = PORT_IRQ_COMPLETE | PORT_IRQ_ERROR |
 185                                   PORT_IRQ_PHYRDY_CHG | PORT_IRQ_DEV_XCHG |
 186                                   PORT_IRQ_UNK_FIS | PORT_IRQ_SDB_NOTIFY,
 187
 188         /* bits[27:16] are unmasked (raw) */
 189         PORT_IRQ_RAW_SHIFT      = 16,
 190         PORT_IRQ_MASKED_MASK    = 0x7ff,
 191         PORT_IRQ_RAW_MASK       = (0x7ff << PORT_IRQ_RAW_SHIFT),
 192
 193         /* ENABLE_SET/CLR specific, intr steering - 2 bit field */
 194         PORT_IRQ_STEER_SHIFT    = 30,
 195         PORT_IRQ_STEER_MASK     = (3 << PORT_IRQ_STEER_SHIFT),
 196
 197         /* PORT_CMD_ERR constants */
 198         PORT_CERR_DEV           = 1, /* Error bit in D2H Register FIS */
 199         PORT_CERR_SDB           = 2, /* Error bit in SDB FIS */
 200         PORT_CERR_DATA          = 3, /* Error in data FIS not detected by dev */
 201         PORT_CERR_SEND          = 4, /* Initial cmd FIS transmission failure */
 202         PORT_CERR_INCONSISTENT  = 5, /* Protocol mismatch */
 203         PORT_CERR_DIRECTION     = 6, /* Data direction mismatch */
 204         PORT_CERR_UNDERRUN      = 7, /* Ran out of SGEs while writing */
 205         PORT_CERR_OVERRUN       = 8, /* Ran out of SGEs while reading */
 206         PORT_CERR_PKT_PROT      = 11, /* DIR invalid in 1st PIO setup of ATAPI */
 207         PORT_CERR_SGT_BOUNDARY  = 16, /* PLD ecode 00 - SGT not on qword boundary */
 208         PORT_CERR_SGT_TGTABRT   = 17, /* PLD ecode 01 - target abort */
 209         PORT_CERR_SGT_MSTABRT   = 18, /* PLD ecode 10 - master abort */
 210         PORT_CERR_SGT_PCIPERR   = 19, /* PLD ecode 11 - PCI parity err while fetching SGT */
 211         PORT_CERR_CMD_BOUNDARY  = 24, /* ctrl[15:13] 001 - PRB not on qword boundary */
 212         PORT_CERR_CMD_TGTABRT   = 25, /* ctrl[15:13] 010 - target abort */
 213         PORT_CERR_CMD_MSTABRT   = 26, /* ctrl[15:13] 100 - master abort */
 214         PORT_CERR_CMD_PCIPERR   = 27, /* ctrl[15:13] 110 - PCI parity err while fetching PRB */
 215         PORT_CERR_XFR_UNDEF     = 32, /* PSD ecode 00 - undefined */
 216         PORT_CERR_XFR_TGTABRT   = 33, /* PSD ecode 01 - target abort */
 217         PORT_CERR_XFR_MSTABRT   = 34, /* PSD ecode 10 - master abort */
 218         PORT_CERR_XFR_PCIPERR   = 35, /* PSD ecode 11 - PCI prity err during transfer */
 219         PORT_CERR_SENDSERVICE   = 36, /* FIS received while sending service */
 220
 221         /* bits of PRB control field */
 222         PRB_CTRL_PROTOCOL       = (1 << 0), /* override def. ATA protocol */
 223         PRB_CTRL_PACKET_READ    = (1 << 4), /* PACKET cmd read */
 224         PRB_CTRL_PACKET_WRITE   = (1 << 5), /* PACKET cmd write */
 225         PRB_CTRL_NIEN           = (1 << 6), /* Mask completion irq */
 226         PRB_CTRL_SRST           = (1 << 7), /* Soft reset request (ign BSY?) */
 227
 228         /* PRB protocol field */
 229         PRB_PROT_PACKET         = (1 << 0),
 230         PRB_PROT_TCQ            = (1 << 1),
 231         PRB_PROT_NCQ            = (1 << 2),
 232         PRB_PROT_READ           = (1 << 3),
 233         PRB_PROT_WRITE          = (1 << 4),
 234         PRB_PROT_TRANSPARENT    = (1 << 5),
 235
 236         /*
 237          * Other constants
 238          */
 239         SGE_TRM                 = (1 << 31), /* Last SGE in chain */
 240         SGE_LNK                 = (1 << 30), /* linked list
 241                                                 Points to SGT, not SGE */
 242         SGE_DRD                 = (1 << 29), /* discard data read (/dev/null)
 243                                                 data address ignored */
 244
 245         SIL24_MAX_CMDS          = 31,
 246
 247         /* board id */
 248         BID_SIL3124             = 0,
 249         BID_SIL3132             = 1,
 250         BID_SIL3131             = 2,
 251
 252         /* host flags */
 253         SIL24_COMMON_FLAGS      = ATA_FLAG_SATA | ATA_FLAG_NO_LEGACY |
 254                                   ATA_FLAG_MMIO | ATA_FLAG_PIO_DMA |
 255                                   ATA_FLAG_NCQ | ATA_FLAG_ACPI_SATA |
 256                                   ATA_FLAG_AN | ATA_FLAG_PMP,
 257         SIL24_FLAG_PCIX_IRQ_WOC = (1 << 24), /* IRQ loss errata on PCI-X */
 258
 259         IRQ_STAT_4PORTS         = 0xf,
 260 };
 261
 262 struct sil24_ata_block {
 263         struct sil24_prb prb;
 264         struct sil24_sge sge[SIL24_MAX_SGE];
 265 };
 266
 267 struct sil24_atapi_block {
 268         struct sil24_prb prb;
 269         u8 cdb[16];
 270         struct sil24_sge sge[SIL24_MAX_SGE];
 271 };
 272
 273 union sil24_cmd_block {
 274         struct sil24_ata_block ata;
 275         struct sil24_atapi_block atapi;
 276 };
 277
 278 static struct sil24_cerr_info {
 279         unsigned int err_mask, action;
 280         const char *desc;
 281 } sil24_cerr_db[] = {
 282         [0]                     = { AC_ERR_DEV, 0,
 283                                     "device error" },
 284         [PORT_CERR_DEV]         = { AC_ERR_DEV, 0,
 285                                     "device error via D2H FIS" },
 286         [PORT_CERR_SDB]         = { AC_ERR_DEV, 0,
 287                                     "device error via SDB FIS" },
 288         [PORT_CERR_DATA]        = { AC_ERR_ATA_BUS, ATA_EH_RESET,
 289                                     "error in data FIS" },
 290         [PORT_CERR_SEND]        = { AC_ERR_ATA_BUS, ATA_EH_RESET,
 291                                     "failed to transmit command FIS" },
 292         [PORT_CERR_INCONSISTENT] = { AC_ERR_HSM, ATA_EH_RESET,
 293                                      "protocol mismatch" },
 294         [PORT_CERR_DIRECTION]   = { AC_ERR_HSM, ATA_EH_RESET,
 295                                     "data directon mismatch" },
 296         [PORT_CERR_UNDERRUN]    = { AC_ERR_HSM, ATA_EH_RESET,
 297                                     "ran out of SGEs while writing" },
 298         [PORT_CERR_OVERRUN]     = { AC_ERR_HSM, ATA_EH_RESET,
 299                                     "ran out of SGEs while reading" },
 300         [PORT_CERR_PKT_PROT]    = { AC_ERR_HSM, ATA_EH_RESET,
 301                                     "invalid data directon for ATAPI CDB" },
 302         [PORT_CERR_SGT_BOUNDARY] = { AC_ERR_SYSTEM, ATA_EH_RESET,
 303                                      "SGT not on qword boundary" },
 304         [PORT_CERR_SGT_TGTABRT] = { AC_ERR_HOST_BUS, ATA_EH_RESET,
 305                                     "PCI target abort while fetching SGT" },
 306         [PORT_CERR_SGT_MSTABRT] = { AC_ERR_HOST_BUS, ATA_EH_RESET,
 307                                     "PCI master abort while fetching SGT" },
 308         [PORT_CERR_SGT_PCIPERR] = { AC_ERR_HOST_BUS, ATA_EH_RESET,
 309                                     "PCI parity error while fetching SGT" },
 310         [PORT_CERR_CMD_BOUNDARY] = { AC_ERR_SYSTEM, ATA_EH_RESET,
 311                                      "PRB not on qword boundary" },
 312         [PORT_CERR_CMD_TGTABRT] = { AC_ERR_HOST_BUS, ATA_EH_RESET,
 313                                     "PCI target abort while fetching PRB" },
 314         [PORT_CERR_CMD_MSTABRT] = { AC_ERR_HOST_BUS, ATA_EH_RESET,
 315                                     "PCI master abort while fetching PRB" },
 316         [PORT_CERR_CMD_PCIPERR] = { AC_ERR_HOST_BUS, ATA_EH_RESET,
 317                                     "PCI parity error while fetching PRB" },
 318         [PORT_CERR_XFR_UNDEF]   = { AC_ERR_HOST_BUS, ATA_EH_RESET,
 319                                     "undefined error while transferring data" },
 320         [PORT_CERR_XFR_TGTABRT] = { AC_ERR_HOST_BUS, ATA_EH_RESET,
 321                                     "PCI target abort while transferring data" },
 322         [PORT_CERR_XFR_MSTABRT] = { AC_ERR_HOST_BUS, ATA_EH_RESET,
 323                                     "PCI master abort while transferring data" },
 324         [PORT_CERR_XFR_PCIPERR] = { AC_ERR_HOST_BUS, ATA_EH_RESET,
 325                                     "PCI parity error while transferring data" },
 326         [PORT_CERR_SENDSERVICE] = { AC_ERR_HSM, ATA_EH_RESET,
 327                                     "FIS received while sending service FIS" },
 328 };
 329
 330 /*
 331  * ap->private_data
 332  *
 333  * The preview driver always returned 0 for status.  We emulate it
 334  * here from the previous interrupt.
 335  */
 336 struct sil24_port_priv {
 337         union sil24_cmd_block *cmd_block;       /* 32 cmd blocks */
 338         dma_addr_t cmd_block_dma;               /* DMA base addr for them */
 339         int do_port_rst;
 340 };
 341
 342 static void sil24_dev_config(struct ata_device *dev);
 343 static int sil24_scr_read(struct ata_port *ap, unsigned sc_reg, u32 *val);
 344 static int sil24_scr_write(struct ata_port *ap, unsigned sc_reg, u32 val);
 345 static int sil24_qc_defer(struct ata_queued_cmd *qc);
 346 static void sil24_qc_prep(struct ata_queued_cmd *qc);
 347 static unsigned int sil24_qc_issue(struct ata_queued_cmd *qc);
 348 static bool sil24_qc_fill_rtf(struct ata_queued_cmd *qc);
 349 static void sil24_pmp_attach(struct ata_port *ap);
 350 static void sil24_pmp_detach(struct ata_port *ap);
 351 static void sil24_freeze(struct ata_port *ap);
 352 static void sil24_thaw(struct ata_port *ap);
 353 static int sil24_softreset(struct ata_link *link, unsigned int *class,
 354                            unsigned long deadline);
 355 static int sil24_hardreset(struct ata_link *link, unsigned int *class,
 356                            unsigned long deadline);
 357 static int sil24_pmp_hardreset(struct ata_link *link, unsigned int *class,
 358                                unsigned long deadline);
 359 static void sil24_error_handler(struct ata_port *ap);
 360 static void sil24_post_internal_cmd(struct ata_queued_cmd *qc);
 361 static int sil24_port_start(struct ata_port *ap);
 362 static int sil24_init_one(struct pci_dev *pdev, const struct pci_device_id *ent);
 363 #ifdef CONFIG_PM
 364 static int sil24_pci_device_resume(struct pci_dev *pdev);
 365 static int sil24_port_resume(struct ata_port *ap);
 366 #endif
 367
 368 static const struct pci_device_id sil24_pci_tbl[] = {
 369         { PCI_VDEVICE(CMD, 0x3124), BID_SIL3124 },
 370         { PCI_VDEVICE(INTEL, 0x3124), BID_SIL3124 },
 371         { PCI_VDEVICE(CMD, 0x3132), BID_SIL3132 },
 372         { PCI_VDEVICE(CMD, 0x0242), BID_SIL3132 },
 373         { PCI_VDEVICE(CMD, 0x3131), BID_SIL3131 },
 374         { PCI_VDEVICE(CMD, 0x3531), BID_SIL3131 },
 375
 376         { } /* terminate list */
 377 };
 378
 379 static struct pci_driver sil24_pci_driver = {
 380         .name                   = DRV_NAME,
 381         .id_table               = sil24_pci_tbl,
 382         .probe                  = sil24_init_one,
 383         .remove                 = ata_pci_remove_one,
 384 #ifdef CONFIG_PM
 385         .suspend                = ata_pci_device_suspend,
 386         .resume                 = sil24_pci_device_resume,
 387 #endif
 388 };
 389
 390 static struct scsi_host_template sil24_sht = {
 391         ATA_NCQ_SHT(DRV_NAME),
 392         .can_queue              = SIL24_MAX_CMDS,
 393         .sg_tablesize           = SIL24_MAX_SGE,
 394         .dma_boundary           = ATA_DMA_BOUNDARY,
 395 };
 396
 397 static struct ata_port_operations sil24_ops = {
 398         .inherits               = &sata_pmp_port_ops,
 399
 400         .qc_defer               = sil24_qc_defer,
 401         .qc_prep                = sil24_qc_prep,
 402         .qc_issue               = sil24_qc_issue,
 403         .qc_fill_rtf            = sil24_qc_fill_rtf,
 404
 405         .freeze                 = sil24_freeze,
 406         .thaw                   = sil24_thaw,
 407         .softreset              = sil24_softreset,
 408         .hardreset              = sil24_hardreset,
 409         .pmp_softreset          = sil24_softreset,
 410         .pmp_hardreset          = sil24_pmp_hardreset,
 411         .error_handler          = sil24_error_handler,
 412         .post_internal_cmd      = sil24_post_internal_cmd,
 413         .dev_config             = sil24_dev_config,
 414
 415         .scr_read               = sil24_scr_read,
 416         .scr_write              = sil24_scr_write,
 417         .pmp_attach             = sil24_pmp_attach,
 418         .pmp_detach             = sil24_pmp_detach,
 419
 420         .port_start             = sil24_port_start,
 421 #ifdef CONFIG_PM
 422         .port_resume            = sil24_port_resume,
 423 #endif
 424 };
 425
 426 /*
 427  * Use bits 30-31 of port_flags to encode available port numbers.
 428  * Current maxium is 4.
 429  */
 430 #define SIL24_NPORTS2FLAG(nports)       ((((unsigned)(nports) - 1) & 0x3) << 30)
 431 #define SIL24_FLAG2NPORTS(flag)         ((((flag) >> 30) & 0x3) + 1)
 432
 433 static const struct ata_port_info sil24_port_info[] = {
 434         /* sil_3124 */
 435         {
 436                 .flags          = SIL24_COMMON_FLAGS | SIL24_NPORTS2FLAG(4) |
 437                                   SIL24_FLAG_PCIX_IRQ_WOC,
 438                 .pio_mask       = 0x1f,                 /* pio0-4 */
 439                 .mwdma_mask     = 0x07,                 /* mwdma0-2 */
 440                 .udma_mask      = ATA_UDMA5,            /* udma0-5 */
 441                 .port_ops       = &sil24_ops,
 442         },
 443         /* sil_3132 */
 444         {
 445                 .flags          = SIL24_COMMON_FLAGS | SIL24_NPORTS2FLAG(2),
 446                 .pio_mask       = 0x1f,                 /* pio0-4 */
 447                 .mwdma_mask     = 0x07,                 /* mwdma0-2 */
 448                 .udma_mask      = ATA_UDMA5,            /* udma0-5 */
 449                 .port_ops       = &sil24_ops,
 450         },
 451         /* sil_3131/sil_3531 */
 452         {
 453                 .flags          = SIL24_COMMON_FLAGS | SIL24_NPORTS2FLAG(1),
 454                 .pio_mask       = 0x1f,                 /* pio0-4 */
 455                 .mwdma_mask     = 0x07,                 /* mwdma0-2 */
 456                 .udma_mask      = ATA_UDMA5,            /* udma0-5 */
 457                 .port_ops       = &sil24_ops,
 458         },
 459 };
 460
 461 static int sil24_tag(int tag)
 462 {
 463         if (unlikely(ata_tag_internal(tag)))
 464                 return 0;
 465         return tag;
 466 }
 467
 468 static unsigned long sil24_port_offset(struct ata_port *ap)
 469 {
 470         return ap->port_no * PORT_REGS_SIZE;
 471 }
 472
 473 static void __iomem *sil24_port_base(struct ata_port *ap)
 474 {
 475         return ap->host->iomap[SIL24_PORT_BAR] + sil24_port_offset(ap);
 476 }
 477
 478 static void sil24_dev_config(struct ata_device *dev)
 479 {
 480         void __iomem *port = sil24_port_base(dev->link->ap);
 481
 482         if (dev->cdb_len == 16)
 483                 writel(PORT_CS_CDB16, port + PORT_CTRL_STAT);
 484         else
 485                 writel(PORT_CS_CDB16, port + PORT_CTRL_CLR);
 486 }
 487
 488 static void sil24_read_tf(struct ata_port *ap, int tag, struct ata_taskfile *tf)
 489 {
 490         void __iomem *port = sil24_port_base(ap);
 491         struct sil24_prb __iomem *prb;
 492         u8 fis[6 * 4];
 493
 494         prb = port + PORT_LRAM + sil24_tag(tag) * PORT_LRAM_SLOT_SZ;
 495         memcpy_fromio(fis, prb->fis, sizeof(fis));
 496         ata_tf_from_fis(fis, tf);
 497 }
 498
 499 static int sil24_scr_map[] = {
 500         [SCR_CONTROL]   = 0,
 501         [SCR_STATUS]    = 1,
 502         [SCR_ERROR]     = 2,
 503         [SCR_ACTIVE]    = 3,
 504 };
 505
 506 static int sil24_scr_read(struct ata_port *ap, unsigned sc_reg, u32 *val)
 507 {
 508         void __iomem *scr_addr = sil24_port_base(ap) + PORT_SCONTROL;
 509
 510         if (sc_reg < ARRAY_SIZE(sil24_scr_map)) {
 511                 void __iomem *addr;
 512                 addr = scr_addr + sil24_scr_map[sc_reg] * 4;
 513                 *val = readl(scr_addr + sil24_scr_map[sc_reg] * 4);
 514                 return 0;
 515         }
 516         return -EINVAL;
 517 }
 518
 519 static int sil24_scr_write(struct ata_port *ap, unsigned sc_reg, u32 val)
 520 {
 521         void __iomem *scr_addr = sil24_port_base(ap) + PORT_SCONTROL;
 522
 523         if (sc_reg < ARRAY_SIZE(sil24_scr_map)) {
 524                 void __iomem *addr;
 525                 addr = scr_addr + sil24_scr_map[sc_reg] * 4;
 526                 writel(val, scr_addr + sil24_scr_map[sc_reg] * 4);
 527                 return 0;
 528         }
 529         return -EINVAL;
 530 }
 531
 532 static void sil24_config_port(struct ata_port *ap)
 533 {
 534         void __iomem *port = sil24_port_base(ap);
 535
 536         /* configure IRQ WoC */
 537         if (ap->flags & SIL24_FLAG_PCIX_IRQ_WOC)
 538                 writel(PORT_CS_IRQ_WOC, port + PORT_CTRL_STAT);
 539         else
 540                 writel(PORT_CS_IRQ_WOC, port + PORT_CTRL_CLR);
 541
 542         /* zero error counters. */
 543         writel(0x8000, port + PORT_DECODE_ERR_THRESH);
 544         writel(0x8000, port + PORT_CRC_ERR_THRESH);
 545         writel(0x8000, port + PORT_HSHK_ERR_THRESH);
 546         writel(0x0000, port + PORT_DECODE_ERR_CNT);
 547         writel(0x0000, port + PORT_CRC_ERR_CNT);
 548         writel(0x0000, port + PORT_HSHK_ERR_CNT);
 549
 550         /* always use 64bit activation */
 551         writel(PORT_CS_32BIT_ACTV, port + PORT_CTRL_CLR);
 552
 553         /* clear port multiplier enable and resume bits */
 554         writel(PORT_CS_PMP_EN | PORT_CS_PMP_RESUME, port + PORT_CTRL_CLR);
 555 }
 556
 557 static void sil24_config_pmp(struct ata_port *ap, int attached)
 558 {
 559         void __iomem *port = sil24_port_base(ap);
 560
 561         if (attached)
 562                 writel(PORT_CS_PMP_EN, port + PORT_CTRL_STAT);
 563         else
 564                 writel(PORT_CS_PMP_EN, port + PORT_CTRL_CLR);
 565 }
 566
 567 static void sil24_clear_pmp(struct ata_port *ap)
 568 {
 569         void __iomem *port = sil24_port_base(ap);
 570         int i;
 571
 572         writel(PORT_CS_PMP_RESUME, port + PORT_CTRL_CLR);
 573
 574         for (i = 0; i < SATA_PMP_MAX_PORTS; i++) {
 575                 void __iomem *pmp_base = port + PORT_PMP + i * PORT_PMP_SIZE;
 576
 577                 writel(0, pmp_base + PORT_PMP_STATUS);
 578                 writel(0, pmp_base + PORT_PMP_QACTIVE);
 579         }
 580 }
 581
 582 static int sil24_init_port(struct ata_port *ap)
 583 {
 584         void __iomem *port = sil24_port_base(ap);
 585         struct sil24_port_priv *pp = ap->private_data;
 586         u32 tmp;
 587
 588         /* clear PMP error status */
 589         if (sata_pmp_attached(ap))
 590                 sil24_clear_pmp(ap);
 591
 592         writel(PORT_CS_INIT, port + PORT_CTRL_STAT);
 593         ata_wait_register(port + PORT_CTRL_STAT,
 594                           PORT_CS_INIT, PORT_CS_INIT, 10, 100);
 595         tmp = ata_wait_register(port + PORT_CTRL_STAT,
 596                                 PORT_CS_RDY, 0, 10, 100);
 597
 598         if ((tmp & (PORT_CS_INIT | PORT_CS_RDY)) != PORT_CS_RDY) {
 599                 pp->do_port_rst = 1;
 600                 ap->link.eh_context.i.action |= ATA_EH_RESET;
 601                 return -EIO;
 602         }
 603
 604         return 0;
 605 }
 606
 607 static int sil24_exec_polled_cmd(struct ata_port *ap, int pmp,
 608                                  const struct ata_taskfile *tf,
 609                                  int is_cmd, u32 ctrl,
 610                                  unsigned long timeout_msec)
 611 {
 612         void __iomem *port = sil24_port_base(ap);
 613         struct sil24_port_priv *pp = ap->private_data;
 614         struct sil24_prb *prb = &pp->cmd_block[0].ata.prb;
 615         dma_addr_t paddr = pp->cmd_block_dma;
 616         u32 irq_enabled, irq_mask, irq_stat;
 617         int rc;
 618
 619         prb->ctrl = cpu_to_le16(ctrl);
 620         ata_tf_to_fis(tf, pmp, is_cmd, prb->fis);
 621
 622         /* temporarily plug completion and error interrupts */
 623         irq_enabled = readl(port + PORT_IRQ_ENABLE_SET);
 624         writel(PORT_IRQ_COMPLETE | PORT_IRQ_ERROR, port + PORT_IRQ_ENABLE_CLR);
 625
 626         writel((u32)paddr, port + PORT_CMD_ACTIVATE);
 627         writel((u64)paddr >> 32, port + PORT_CMD_ACTIVATE + 4);
 628
 629         irq_mask = (PORT_IRQ_COMPLETE | PORT_IRQ_ERROR) << PORT_IRQ_RAW_SHIFT;
 630         irq_stat = ata_wait_register(port + PORT_IRQ_STAT, irq_mask, 0x0,
 631                                      10, timeout_msec);
 632
 633         writel(irq_mask, port + PORT_IRQ_STAT); /* clear IRQs */
 634         irq_stat >>= PORT_IRQ_RAW_SHIFT;
 635
 636         if (irq_stat & PORT_IRQ_COMPLETE)
 637                 rc = 0;
 638         else {
 639                 /* force port into known state */
 640                 sil24_init_port(ap);
 641
 642                 if (irq_stat & PORT_IRQ_ERROR)
 643                         rc = -EIO;
 644                 else
 645                         rc = -EBUSY;
 646         }
 647
 648         /* restore IRQ enabled */
 649         writel(irq_enabled, port + PORT_IRQ_ENABLE_SET);
 650
 651         return rc;
 652 }
 653
 654 static int sil24_softreset(struct ata_link *link, unsigned int *class,
 655                            unsigned long deadline)
 656 {
 657         struct ata_port *ap = link->ap;
 658         int pmp = sata_srst_pmp(link);
 659         unsigned long timeout_msec = 0;
 660         struct ata_taskfile tf;
 661         const char *reason;
 662         int rc;
 663
 664         DPRINTK("ENTER\n");
 665
 666         /* put the port into known state */
 667         if (sil24_init_port(ap)) {
 668                 reason = "port not ready";
 669                 goto err;
 670         }
 671
 672         /* do SRST */
 673         if (time_after(deadline, jiffies))
 674                 timeout_msec = jiffies_to_msecs(deadline - jiffies);
 675
 676         ata_tf_init(link->device, &tf); /* doesn't really matter */
 677         rc = sil24_exec_polled_cmd(ap, pmp, &tf, 0, PRB_CTRL_SRST,
 678                                    timeout_msec);
 679         if (rc == -EBUSY) {
 680                 reason = "timeout";
 681                 goto err;
 682         } else if (rc) {
 683                 reason = "SRST command error";
 684                 goto err;
 685         }
 686
 687         sil24_read_tf(ap, 0, &tf);
 688         *class = ata_dev_classify(&tf);
 689
 690         DPRINTK("EXIT, class=%u\n", *class);
 691         return 0;
 692
 693  err:
 694         ata_link_printk(link, KERN_ERR, "softreset failed (%s)\n", reason);
 695         return -EIO;
 696 }
 697
 698 static int sil24_hardreset(struct ata_link *link, unsigned int *class,
 699                            unsigned long deadline)
 700 {
 701         struct ata_port *ap = link->ap;
 702         void __iomem *port = sil24_port_base(ap);
 703         struct sil24_port_priv *pp = ap->private_data;
 704         int did_port_rst = 0;
 705         const char *reason;
 706         int tout_msec, rc;
 707         u32 tmp;
 708
 709  retry:
 710         /* Sometimes, DEV_RST is not enough to recover the controller.
 711          * This happens often after PM DMA CS errata.
 712          */
 713         if (pp->do_port_rst) {
 714                 ata_port_printk(ap, KERN_WARNING, "controller in dubious "
 715                                 "state, performing PORT_RST\n");
 716
 717                 writel(PORT_CS_PORT_RST, port + PORT_CTRL_STAT);
 718                 msleep(10);
 719                 writel(PORT_CS_PORT_RST, port + PORT_CTRL_CLR);
 720                 ata_wait_register(port + PORT_CTRL_STAT, PORT_CS_RDY, 0,
 721                                   10, 5000);
 722
 723                 /* restore port configuration */
 724                 sil24_config_port(ap);
 725                 sil24_config_pmp(ap, ap->nr_pmp_links);
 726
 727                 pp->do_port_rst = 0;
 728                 did_port_rst = 1;
 729         }
 730
 731         /* sil24 does the right thing(tm) without any protection */
 732         sata_set_spd(link);
 733
 734         tout_msec = 100;
 735         if (ata_link_online(link))
 736                 tout_msec = 5000;
 737
 738         writel(PORT_CS_DEV_RST, port + PORT_CTRL_STAT);
 739         tmp = ata_wait_register(port + PORT_CTRL_STAT,
 740                                 PORT_CS_DEV_RST, PORT_CS_DEV_RST, 10,
 741                                 tout_msec);
 742
 743         /* SStatus oscillates between zero and valid status after
 744          * DEV_RST, debounce it.
 745          */
 746         rc = sata_link_debounce(link, sata_deb_timing_long, deadline);
 747         if (rc) {
 748                 reason = "PHY debouncing failed";
 749                 goto err;
 750         }
 751
 752         if (tmp & PORT_CS_DEV_RST) {
 753                 if (ata_link_offline(link))
 754                         return 0;
 755                 reason = "link not ready";
 756                 goto err;
 757         }
 758
 759         /* Sil24 doesn't store signature FIS after hardreset, so we
 760          * can't wait for BSY to clear.  Some devices take a long time
 761          * to get ready and those devices will choke if we don't wait
 762          * for BSY clearance here.  Tell libata to perform follow-up
 763          * softreset.
 764          */
 765         return -EAGAIN;
 766
 767  err:
 768         if (!did_port_rst) {
 769                 pp->do_port_rst = 1;
 770                 goto retry;
 771         }
 772
 773         ata_link_printk(link, KERN_ERR, "hardreset failed (%s)\n", reason);
 774         return -EIO;
 775 }
 776
 777 static inline void sil24_fill_sg(struct ata_queued_cmd *qc,
 778                                  struct sil24_sge *sge)
 779 {
 780         struct scatterlist *sg;
 781         struct sil24_sge *last_sge = NULL;
 782         unsigned int si;
 783
 784         for_each_sg(qc->sg, sg, qc->n_elem, si) {
 785                 sge->addr = cpu_to_le64(sg_dma_address(sg));
 786                 sge->cnt = cpu_to_le32(sg_dma_len(sg));
 787                 sge->flags = 0;
 788
 789                 last_sge = sge;
 790                 sge++;
 791         }
 792
 793         last_sge->flags = cpu_to_le32(SGE_TRM);
 794 }
 795
 796 static int sil24_qc_defer(struct ata_queued_cmd *qc)
 797 {
 798         struct ata_link *link = qc->dev->link;
 799         struct ata_port *ap = link->ap;
 800         u8 prot = qc->tf.protocol;
 801
 802         /*
 803          * There is a bug in the chip:
 804          * Port LRAM Causes the PRB/SGT Data to be Corrupted
 805          * If the host issues a read request for LRAM and SActive registers
 806          * while active commands are available in the port, PRB/SGT data in
 807          * the LRAM can become corrupted. This issue applies only when
 808          * reading from, but not writing to, the LRAM.
 809          *
 810          * Therefore, reading LRAM when there is no particular error [and
 811          * other commands may be outstanding] is prohibited.
 812          *
 813          * To avoid this bug there are two situations where a command must run
 814          * exclusive of any other commands on the port:
 815          *
 816          * - ATAPI commands which check the sense data
 817          * - Passthrough ATA commands which always have ATA_QCFLAG_RESULT_TF
 818          *   set.
 819          *
 820          */
 821         int is_excl = (ata_is_atapi(prot) ||
 822                        (qc->flags & ATA_QCFLAG_RESULT_TF));
 823
 824         if (unlikely(ap->excl_link)) {
 825                 if (link == ap->excl_link) {
 826                         if (ap->nr_active_links)
 827                                 return ATA_DEFER_PORT;
 828                         qc->flags |= ATA_QCFLAG_CLEAR_EXCL;
 829                 } else
 830                         return ATA_DEFER_PORT;
 831         } else if (unlikely(is_excl)) {
 832                 ap->excl_link = link;
 833                 if (ap->nr_active_links)
 834                         return ATA_DEFER_PORT;
 835                 qc->flags |= ATA_QCFLAG_CLEAR_EXCL;
 836         }
 837
 838         return ata_std_qc_defer(qc);
 839 }
 840
 841 static void sil24_qc_prep(struct ata_queued_cmd *qc)
 842 {
 843         struct ata_port *ap = qc->ap;
 844         struct sil24_port_priv *pp = ap->private_data;
 845         union sil24_cmd_block *cb;
 846         struct sil24_prb *prb;
 847         struct sil24_sge *sge;
 848         u16 ctrl = 0;
 849
 850         cb = &pp->cmd_block[sil24_tag(qc->tag)];
 851
 852         if (!ata_is_atapi(qc->tf.protocol)) {
 853                 prb = &cb->ata.prb;
 854                 sge = cb->ata.sge;
 855         } else {
 856                 prb = &cb->atapi.prb;
 857                 sge = cb->atapi.sge;
 858                 memset(cb->atapi.cdb, 0, 32);
 859                 memcpy(cb->atapi.cdb, qc->cdb, qc->dev->cdb_len);
 860
 861                 if (ata_is_data(qc->tf.protocol)) {
 862                         if (qc->tf.flags & ATA_TFLAG_WRITE)
 863                                 ctrl = PRB_CTRL_PACKET_WRITE;
 864                         else
 865                                 ctrl = PRB_CTRL_PACKET_READ;
 866                 }
 867         }
 868
 869         prb->ctrl = cpu_to_le16(ctrl);
 870         ata_tf_to_fis(&qc->tf, qc->dev->link->pmp, 1, prb->fis);
 871
 872         if (qc->flags & ATA_QCFLAG_DMAMAP)
 873                 sil24_fill_sg(qc, sge);
 874 }
 875
 876 static unsigned int sil24_qc_issue(struct ata_queued_cmd *qc)
 877 {
 878         struct ata_port *ap = qc->ap;
 879         struct sil24_port_priv *pp = ap->private_data;
 880         void __iomem *port = sil24_port_base(ap);
 881         unsigned int tag = sil24_tag(qc->tag);
 882         dma_addr_t paddr;
 883         void __iomem *activate;
 884
 885         paddr = pp->cmd_block_dma + tag * sizeof(*pp->cmd_block);
 886         activate = port + PORT_CMD_ACTIVATE + tag * 8;
 887
 888         writel((u32)paddr, activate);
 889         writel((u64)paddr >> 32, activate + 4);
 890
 891         return 0;
 892 }
 893
 894 static bool sil24_qc_fill_rtf(struct ata_queued_cmd *qc)
 895 {
 896         sil24_read_tf(qc->ap, qc->tag, &qc->result_tf);
 897         return true;
 898 }
 899
 900 static void sil24_pmp_attach(struct ata_port *ap)
 901 {
 902         u32 *gscr = ap->link.device->gscr;
 903
 904         sil24_config_pmp(ap, 1);
 905         sil24_init_port(ap);
 906
 907         if (sata_pmp_gscr_vendor(gscr) == 0x11ab &&
 908             sata_pmp_gscr_devid(gscr) == 0x4140) {
 909                 ata_port_printk(ap, KERN_INFO,
 910                         "disabling NCQ support due to sil24-mv4140 quirk\n");
 911                 ap->flags &= ~ATA_FLAG_NCQ;
 912         }
 913 }
 914
 915 static void sil24_pmp_detach(struct ata_port *ap)
 916 {
 917         sil24_init_port(ap);
 918         sil24_config_pmp(ap, 0);
 919
 920         ap->flags |= ATA_FLAG_NCQ;
 921 }
 922
 923 static int sil24_pmp_hardreset(struct ata_link *link, unsigned int *class,
 924                                unsigned long deadline)
 925 {
 926         int rc;
 927
 928         rc = sil24_init_port(link->ap);
 929         if (rc) {
 930                 ata_link_printk(link, KERN_ERR,
 931                                 "hardreset failed (port not ready)\n");
 932                 return rc;
 933         }
 934
 935         return sata_std_hardreset(link, class, deadline);
 936 }
 937
 938 static void sil24_freeze(struct ata_port *ap)
 939 {
 940         void __iomem *port = sil24_port_base(ap);
 941
 942         /* Port-wide IRQ mask in HOST_CTRL doesn't really work, clear
 943          * PORT_IRQ_ENABLE instead.
 944          */
 945         writel(0xffff, port + PORT_IRQ_ENABLE_CLR);
 946 }
 947
 948 static void sil24_thaw(struct ata_port *ap)
 949 {
 950         void __iomem *port = sil24_port_base(ap);
 951         u32 tmp;
 952
 953         /* clear IRQ */
 954         tmp = readl(port + PORT_IRQ_STAT);
 955         writel(tmp, port + PORT_IRQ_STAT);
 956
 957         /* turn IRQ back on */
 958         writel(DEF_PORT_IRQ, port + PORT_IRQ_ENABLE_SET);
 959 }
 960
 961 static void sil24_error_intr(struct ata_port *ap)
 962 {
 963         void __iomem *port = sil24_port_base(ap);
 964         struct sil24_port_priv *pp = ap->private_data;
 965         struct ata_queued_cmd *qc = NULL;
 966         struct ata_link *link;
 967         struct ata_eh_info *ehi;
 968         int abort = 0, freeze = 0;
 969         u32 irq_stat;
 970
 971         /* on error, we need to clear IRQ explicitly */
 972         irq_stat = readl(port + PORT_IRQ_STAT);
 973         writel(irq_stat, port + PORT_IRQ_STAT);
 974
 975         /* first, analyze and record host port events */
 976         link = &ap->link;
 977         ehi = &link->eh_info;
 978         ata_ehi_clear_desc(ehi);
 979
 980         ata_ehi_push_desc(ehi, "irq_stat 0x%08x", irq_stat);
 981
 982         if (irq_stat & PORT_IRQ_SDB_NOTIFY) {
 983                 ata_ehi_push_desc(ehi, "SDB notify");
 984                 sata_async_notification(ap);
 985         }
 986
 987         if (irq_stat & (PORT_IRQ_PHYRDY_CHG | PORT_IRQ_DEV_XCHG)) {
 988                 ata_ehi_hotplugged(ehi);
 989                 ata_ehi_push_desc(ehi, "%s",
 990                                   irq_stat & PORT_IRQ_PHYRDY_CHG ?
 991                                   "PHY RDY changed" : "device exchanged");
 992                 freeze = 1;
 993         }
 994
 995         if (irq_stat & PORT_IRQ_UNK_FIS) {
 996                 ehi->err_mask |= AC_ERR_HSM;
 997                 ehi->action |= ATA_EH_RESET;
 998                 ata_ehi_push_desc(ehi, "unknown FIS");
 999                 freeze = 1;
1000         }
1001
1002         /* deal with command error */
1003         if (irq_stat & PORT_IRQ_ERROR) {
1004                 struct sil24_cerr_info *ci = NULL;
1005                 unsigned int err_mask = 0, action = 0;
1006                 u32 context, cerr;
1007                 int pmp;
1008
1009                 abort = 1;
1010
1011                 /* DMA Context Switch Failure in Port Multiplier Mode
1012                  * errata.  If we have active commands to 3 or more
1013                  * devices, any error condition on active devices can
1014                  * corrupt DMA context switching.
1015                  */
1016                 if (ap->nr_active_links >= 3) {
1017                         ehi->err_mask |= AC_ERR_OTHER;
1018                         ehi->action |= ATA_EH_RESET;
1019                         ata_ehi_push_desc(ehi, "PMP DMA CS errata");
1020                         pp->do_port_rst = 1;
1021                         freeze = 1;
1022                 }
1023
1024                 /* find out the offending link and qc */
1025                 if (sata_pmp_attached(ap)) {
1026                         context = readl(port + PORT_CONTEXT);
1027                         pmp = (context >> 5) & 0xf;
1028
1029                         if (pmp < ap->nr_pmp_links) {
1030                                 link = &ap->pmp_link[pmp];
1031                                 ehi = &link->eh_info;
1032                                 qc = ata_qc_from_tag(ap, link->active_tag);
1033
1034                                 ata_ehi_clear_desc(ehi);
1035                                 ata_ehi_push_desc(ehi, "irq_stat 0x%08x",
1036                                                   irq_stat);
1037                         } else {
1038                                 err_mask |= AC_ERR_HSM;
1039                                 action |= ATA_EH_RESET;
1040                                 freeze = 1;
1041                         }
1042                 } else
1043                         qc = ata_qc_from_tag(ap, link->active_tag);
1044
1045                 /* analyze CMD_ERR */
1046                 cerr = readl(port + PORT_CMD_ERR);
1047                 if (cerr < ARRAY_SIZE(sil24_cerr_db))
1048                         ci = &sil24_cerr_db[cerr];
1049
1050                 if (ci && ci->desc) {
1051                         err_mask |= ci->err_mask;
1052                         action |= ci->action;
1053                         if (action & ATA_EH_RESET)
1054                                 freeze = 1;
1055                         ata_ehi_push_desc(ehi, "%s", ci->desc);
1056                 } else {
1057                         err_mask |= AC_ERR_OTHER;
1058                         action |= ATA_EH_RESET;
1059                         freeze = 1;
1060                         ata_ehi_push_desc(ehi, "unknown command error %d",
1061                                           cerr);
1062                 }
1063
1064                 /* record error info */
1065                 if (qc)
1066                         qc->err_mask |= err_mask;
1067                 else
1068                         ehi->err_mask |= err_mask;
1069
1070                 ehi->action |= action;
1071
1072                 /* if PMP, resume */
1073                 if (sata_pmp_attached(ap))
1074                         writel(PORT_CS_PMP_RESUME, port + PORT_CTRL_STAT);
1075         }
1076
1077         /* freeze or abort */
1078         if (freeze)
1079                 ata_port_freeze(ap);
1080         else if (abort) {
1081                 if (qc)
1082                         ata_link_abort(qc->dev->link);
1083                 else
1084                         ata_port_abort(ap);
1085         }
1086 }
1087
1088 static inline void sil24_host_intr(struct ata_port *ap)
1089 {
1090         void __iomem *port = sil24_port_base(ap);
1091         u32 slot_stat, qc_active;
1092         int rc;
1093
1094         /* If PCIX_IRQ_WOC, there's an inherent race window between
1095          * clearing IRQ pending status and reading PORT_SLOT_STAT
1096          * which may cause spurious interrupts afterwards.  This is
1097          * unavoidable and much better than losing interrupts which
1098          * happens if IRQ pending is cleared after reading
1099          * PORT_SLOT_STAT.
1100          */
1101         if (ap->flags & SIL24_FLAG_PCIX_IRQ_WOC)
1102                 writel(PORT_IRQ_COMPLETE, port + PORT_IRQ_STAT);
1103
1104         slot_stat = readl(port + PORT_SLOT_STAT);
1105
1106         if (unlikely(slot_stat & HOST_SSTAT_ATTN)) {
1107                 sil24_error_intr(ap);
1108                 return;
1109         }
1110
1111         qc_active = slot_stat & ~HOST_SSTAT_ATTN;
1112         rc = ata_qc_complete_multiple(ap, qc_active);
1113         if (rc > 0)
1114                 return;
1115         if (rc < 0) {
1116                 struct ata_eh_info *ehi = &ap->link.eh_info;
1117                 ehi->err_mask |= AC_ERR_HSM;
1118                 ehi->action |= ATA_EH_RESET;
1119                 ata_port_freeze(ap);
1120                 return;
1121         }
1122
1123         /* spurious interrupts are expected if PCIX_IRQ_WOC */
1124         if (!(ap->flags & SIL24_FLAG_PCIX_IRQ_WOC) && ata_ratelimit())
1125                 ata_port_printk(ap, KERN_INFO, "spurious interrupt "
1126                         "(slot_stat 0x%x active_tag %d sactive 0x%x)\n",
1127                         slot_stat, ap->link.active_tag, ap->link.sactive);
1128 }
1129
1130 static irqreturn_t sil24_interrupt(int irq, void *dev_instance)
1131 {
1132         struct ata_host *host = dev_instance;
1133         void __iomem *host_base = host->iomap[SIL24_HOST_BAR];
1134         unsigned handled = 0;
1135         u32 status;
1136         int i;
1137
1138         status = readl(host_base + HOST_IRQ_STAT);
1139
1140         if (status == 0xffffffff) {
1141                 printk(KERN_ERR DRV_NAME ": IRQ status == 0xffffffff, "
1142                        "PCI fault or device removal?\n");
1143                 goto out;
1144         }
1145
1146         if (!(status & IRQ_STAT_4PORTS))
1147                 goto out;
1148
1149         spin_lock(&host->lock);
1150
1151         for (i = 0; i < host->n_ports; i++)
1152                 if (status & (1 << i)) {
1153                         struct ata_port *ap = host->ports[i];
1154                         if (ap && !(ap->flags & ATA_FLAG_DISABLED)) {
1155                                 sil24_host_intr(ap);
1156                                 handled++;
1157                         } else
1158                                 printk(KERN_ERR DRV_NAME
1159                                        ": interrupt from disabled port %d\n", i);
1160                 }
1161
1162         spin_unlock(&host->lock);
1163  out:
1164         return IRQ_RETVAL(handled);
1165 }
1166
1167 static void sil24_error_handler(struct ata_port *ap)
1168 {
1169         struct sil24_port_priv *pp = ap->private_data;
1170
1171         if (sil24_init_port(ap))
1172                 ata_eh_freeze_port(ap);
1173
1174         sata_pmp_error_handler(ap);
1175
1176         pp->do_port_rst = 0;
1177 }
1178
1179 static void sil24_post_internal_cmd(struct ata_queued_cmd *qc)
1180 {
1181         struct ata_port *ap = qc->ap;
1182
1183         /* make DMA engine forget about the failed command */
1184         if ((qc->flags & ATA_QCFLAG_FAILED) && sil24_init_port(ap))
1185                 ata_eh_freeze_port(ap);
1186 }
1187
1188 static int sil24_port_start(struct ata_port *ap)
1189 {
1190         struct device *dev = ap->host->dev;
1191         struct sil24_port_priv *pp;
1192         union sil24_cmd_block *cb;
1193         size_t cb_size = sizeof(*cb) * SIL24_MAX_CMDS;
1194         dma_addr_t cb_dma;
1195
1196         pp = devm_kzalloc(dev, sizeof(*pp), GFP_KERNEL);
1197         if (!pp)
1198                 return -ENOMEM;
1199
1200         cb = dmam_alloc_coherent(dev, cb_size, &cb_dma, GFP_KERNEL);
1201         if (!cb)
1202                 return -ENOMEM;
1203         memset(cb, 0, cb_size);
1204
1205         pp->cmd_block = cb;
1206         pp->cmd_block_dma = cb_dma;
1207
1208         ap->private_data = pp;
1209
1210         ata_port_pbar_desc(ap, SIL24_HOST_BAR, -1, "host");
1211         ata_port_pbar_desc(ap, SIL24_PORT_BAR, sil24_port_offset(ap), "port");
1212
1213         return 0;
1214 }
1215
1216 static void sil24_init_controller(struct ata_host *host)
1217 {
1218         void __iomem *host_base = host->iomap[SIL24_HOST_BAR];
1219         u32 tmp;
1220         int i;
1221
1222         /* GPIO off */
1223         writel(0, host_base + HOST_FLASH_CMD);
1224
1225         /* clear global reset & mask interrupts during initialization */
1226         writel(0, host_base + HOST_CTRL);
1227
1228         /* init ports */
1229         for (i = 0; i < host->n_ports; i++) {
1230                 struct ata_port *ap = host->ports[i];
1231                 void __iomem *port = sil24_port_base(ap);
1232
1233
1234                 /* Initial PHY setting */
1235                 writel(0x20c, port + PORT_PHY_CFG);
1236
1237                 /* Clear port RST */
1238                 tmp = readl(port + PORT_CTRL_STAT);
1239                 if (tmp & PORT_CS_PORT_RST) {
1240                         writel(PORT_CS_PORT_RST, port + PORT_CTRL_CLR);
1241                         tmp = ata_wait_register(port + PORT_CTRL_STAT,
1242                                                 PORT_CS_PORT_RST,
1243                                                 PORT_CS_PORT_RST, 10, 100);
1244                         if (tmp & PORT_CS_PORT_RST)
1245                                 dev_printk(KERN_ERR, host->dev,
1246                                            "failed to clear port RST\n");
1247                 }
1248
1249                 /* configure port */
1250                 sil24_config_port(ap);
1251         }
1252
1253         /* Turn on interrupts */
1254         writel(IRQ_STAT_4PORTS, host_base + HOST_CTRL);
1255 }
1256
1257 static int sil24_init_one(struct pci_dev *pdev, const struct pci_device_id *ent)
1258 {
1259         extern int __MARKER__sil24_cmd_block_is_sized_wrongly;
1260         static int printed_version;
1261         struct ata_port_info pi = sil24_port_info[ent->driver_data];
1262         const struct ata_port_info *ppi[] = { &pi, NULL };
1263         void __iomem * const *iomap;
1264         struct ata_host *host;
1265         int rc;
1266         u32 tmp;
1267
1268         /* cause link error if sil24_cmd_block is sized wrongly */
1269         if (sizeof(union sil24_cmd_block) != PAGE_SIZE)
1270                 __MARKER__sil24_cmd_block_is_sized_wrongly = 1;
1271
1272         if (!printed_version++)
1273                 dev_printk(KERN_DEBUG, &pdev->dev, "version " DRV_VERSION "\n");
1274
1275         /* acquire resources */
1276         rc = pcim_enable_device(pdev);
1277         if (rc)
1278                 return rc;
1279
1280         rc = pcim_iomap_regions(pdev,
1281                                 (1 << SIL24_HOST_BAR) | (1 << SIL24_PORT_BAR),
1282                                 DRV_NAME);
1283         if (rc)
1284                 return rc;
1285         iomap = pcim_iomap_table(pdev);
1286
1287         /* apply workaround for completion IRQ loss on PCI-X errata */
1288         if (pi.flags & SIL24_FLAG_PCIX_IRQ_WOC) {
1289                 tmp = readl(iomap[SIL24_HOST_BAR] + HOST_CTRL);
1290                 if (tmp & (HOST_CTRL_TRDY | HOST_CTRL_STOP | HOST_CTRL_DEVSEL))
1291                         dev_printk(KERN_INFO, &pdev->dev,
1292                                    "Applying completion IRQ loss on PCI-X "
1293                                    "errata fix\n");
1294                 else
1295                         pi.flags &= ~SIL24_FLAG_PCIX_IRQ_WOC;
1296         }
1297
1298         /* allocate and fill host */
1299         host = ata_host_alloc_pinfo(&pdev->dev, ppi,
1300                                     SIL24_FLAG2NPORTS(ppi[0]->flags));
1301         if (!host)
1302                 return -ENOMEM;
1303         host->iomap = iomap;
1304
1305         /* configure and activate the device */
1306         if (!pci_set_dma_mask(pdev, DMA_64BIT_MASK)) {
1307                 rc = pci_set_consistent_dma_mask(pdev, DMA_64BIT_MASK);
1308                 if (rc) {
1309                         rc = pci_set_consistent_dma_mask(pdev, DMA_32BIT_MASK);
1310                         if (rc) {
1311                                 dev_printk(KERN_ERR, &pdev->dev,
1312                                            "64-bit DMA enable failed\n");
1313                                 return rc;
1314                         }
1315                 }
1316         } else {
1317                 rc = pci_set_dma_mask(pdev, DMA_32BIT_MASK);
1318                 if (rc) {
1319                         dev_printk(KERN_ERR, &pdev->dev,
1320                                    "32-bit DMA enable failed\n");
1321                         return rc;
1322                 }
1323                 rc = pci_set_consistent_dma_mask(pdev, DMA_32BIT_MASK);
1324                 if (rc) {
1325                         dev_printk(KERN_ERR, &pdev->dev,
1326                                    "32-bit consistent DMA enable failed\n");
1327                         return rc;
1328                 }
1329         }
1330
1331         sil24_init_controller(host);
1332
1333         pci_set_master(pdev);
1334         return ata_host_activate(host, pdev->irq, sil24_interrupt, IRQF_SHARED,
1335                                  &sil24_sht);
1336 }
1337
1338 #ifdef CONFIG_PM
1339 static int sil24_pci_device_resume(struct pci_dev *pdev)
1340 {
1341         struct ata_host *host = dev_get_drvdata(&pdev->dev);
1342         void __iomem *host_base = host->iomap[SIL24_HOST_BAR];
1343         int rc;
1344
1345         rc = ata_pci_device_do_resume(pdev);
1346         if (rc)
1347                 return rc;
1348
1349         if (pdev->dev.power.power_state.event == PM_EVENT_SUSPEND)
1350                 writel(HOST_CTRL_GLOBAL_RST, host_base + HOST_CTRL);
1351
1352         sil24_init_controller(host);
1353
1354         ata_host_resume(host);
1355
1356         return 0;
1357 }
1358
1359 static int sil24_port_resume(struct ata_port *ap)
1360 {
1361         sil24_config_pmp(ap, ap->nr_pmp_links);
1362         return 0;
1363 }
1364 #endif
1365
1366 static int __init sil24_init(void)
1367 {
1368         return pci_register_driver(&sil24_pci_driver);
1369 }
1370
1371 static void __exit sil24_exit(void)
1372 {
1373         pci_unregister_driver(&sil24_pci_driver);
1374 }
1375
1376 MODULE_AUTHOR("Tejun Heo");
1377 MODULE_DESCRIPTION("Silicon Image 3124/3132 SATA low-level driver");
1378 MODULE_LICENSE("GPL");
1379 MODULE_DEVICE_TABLE(pci, sil24_pci_tbl);
1380
1381 module_init(sil24_init);
1382 module_exit(sil24_exit);