drivers/gpio/gpio-omap.c

   1 /*
   2  * Support functions for OMAP GPIO
   3  *
   4  * Copyright (C) 2003-2005 Nokia Corporation
   5  * Written by Juha Yrjölä <juha.yrjola@nokia.com>
   6  *
   7  * Copyright (C) 2009 Texas Instruments
   8  * Added OMAP4 support - Santosh Shilimkar <santosh.shilimkar@ti.com>
   9  *
  10  * This program is free software; you can redistribute it and/or modify
  11  * it under the terms of the GNU General Public License version 2 as
  12  * published by the Free Software Foundation.
  13  */
  14
  15 #include <linux/init.h>
  16 #include <linux/module.h>
  17 #include <linux/interrupt.h>
  18 #include <linux/syscore_ops.h>
  19 #include <linux/err.h>
  20 #include <linux/clk.h>
  21 #include <linux/io.h>
  22 #include <linux/slab.h>
  23 #include <linux/pm_runtime.h>
  24
  25 #include <mach/hardware.h>
  26 #include <asm/irq.h>
  27 #include <mach/irqs.h>
  28 #include <mach/gpio.h>
  29 #include <asm/mach/irq.h>
  30
  31 struct gpio_bank {
  32         unsigned long pbase;
  33         void __iomem *base;
  34         u16 irq;
  35         u16 virtual_irq_start;
  36         int method;
  37 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP2PLUS)
  38         u32 suspend_wakeup;
  39         u32 saved_wakeup;
  40 #endif
  41         u32 non_wakeup_gpios;
  42         u32 enabled_non_wakeup_gpios;
  43
  44         u32 saved_datain;
  45         u32 saved_fallingdetect;
  46         u32 saved_risingdetect;
  47         u32 level_mask;
  48         u32 toggle_mask;
  49         spinlock_t lock;
  50         struct gpio_chip chip;
  51         struct clk *dbck;
  52         u32 mod_usage;
  53         u32 dbck_enable_mask;
  54         struct device *dev;
  55         bool dbck_flag;
  56         int stride;
  57         u32 width;
  58
  59         void (*set_dataout)(struct gpio_bank *bank, int gpio, int enable);
  60
  61         struct omap_gpio_reg_offs *regs;
  62 };
  63
  64 #ifdef CONFIG_ARCH_OMAP3
  65 struct omap3_gpio_regs {
  66         u32 irqenable1;
  67         u32 irqenable2;
  68         u32 wake_en;
  69         u32 ctrl;
  70         u32 oe;
  71         u32 leveldetect0;
  72         u32 leveldetect1;
  73         u32 risingdetect;
  74         u32 fallingdetect;
  75         u32 dataout;
  76 };
  77
  78 static struct omap3_gpio_regs gpio_context[OMAP34XX_NR_GPIOS];
  79 #endif
  80
  81 /*
  82  * TODO: Cleanup gpio_bank usage as it is having information
  83  * related to all instances of the device
  84  */
  85 static struct gpio_bank *gpio_bank;
  86
  87 /* TODO: Analyze removing gpio_bank_count usage from driver code */
  88 int gpio_bank_count;
  89
  90 #define GPIO_INDEX(bank, gpio) (gpio % bank->width)
  91 #define GPIO_BIT(bank, gpio) (1 << GPIO_INDEX(bank, gpio))
  92
  93 static void _set_gpio_direction(struct gpio_bank *bank, int gpio, int is_input)
  94 {
  95         void __iomem *reg = bank->base;
  96         u32 l;
  97
  98         reg += bank->regs->direction;
  99         l = __raw_readl(reg);
 100         if (is_input)
 101                 l |= 1 << gpio;
 102         else
 103                 l &= ~(1 << gpio);
 104         __raw_writel(l, reg);
 105 }
 106
 107
 108 /* set data out value using dedicate set/clear register */
 109 static void _set_gpio_dataout_reg(struct gpio_bank *bank, int gpio, int enable)
 110 {
 111         void __iomem *reg = bank->base;
 112         u32 l = GPIO_BIT(bank, gpio);
 113
 114         if (enable)
 115                 reg += bank->regs->set_dataout;
 116         else
 117                 reg += bank->regs->clr_dataout;
 118
 119         __raw_writel(l, reg);
 120 }
 121
 122 /* set data out value using mask register */
 123 static void _set_gpio_dataout_mask(struct gpio_bank *bank, int gpio, int enable)
 124 {
 125         void __iomem *reg = bank->base + bank->regs->dataout;
 126         u32 gpio_bit = GPIO_BIT(bank, gpio);
 127         u32 l;
 128
 129         l = __raw_readl(reg);
 130         if (enable)
 131                 l |= gpio_bit;
 132         else
 133                 l &= ~gpio_bit;
 134         __raw_writel(l, reg);
 135 }
 136
 137 static int _get_gpio_datain(struct gpio_bank *bank, int gpio)
 138 {
 139         void __iomem *reg = bank->base + bank->regs->datain;
 140
 141         return (__raw_readl(reg) & GPIO_BIT(bank, gpio)) != 0;
 142 }
 143
 144 static int _get_gpio_dataout(struct gpio_bank *bank, int gpio)
 145 {
 146         void __iomem *reg = bank->base + bank->regs->dataout;
 147
 148         return (__raw_readl(reg) & GPIO_BIT(bank, gpio)) != 0;
 149 }
 150
 151 #define MOD_REG_BIT(reg, bit_mask, set) \
 152 do {    \
 153         int l = __raw_readl(base + reg); \
 154         if (set) l |= bit_mask; \
 155         else l &= ~bit_mask; \
 156         __raw_writel(l, base + reg); \
 157 } while(0)
 158
 159 /**
 160  * _set_gpio_debounce - low level gpio debounce time
 161  * @bank: the gpio bank we're acting upon
 162  * @gpio: the gpio number on this @gpio
 163  * @debounce: debounce time to use
 164  *
 165  * OMAP's debounce time is in 31us steps so we need
 166  * to convert and round up to the closest unit.
 167  */
 168 static void _set_gpio_debounce(struct gpio_bank *bank, unsigned gpio,
 169                 unsigned debounce)
 170 {
 171         void __iomem            *reg;
 172         u32                     val;
 173         u32                     l;
 174
 175         if (!bank->dbck_flag)
 176                 return;
 177
 178         if (debounce < 32)
 179                 debounce = 0x01;
 180         else if (debounce > 7936)
 181                 debounce = 0xff;
 182         else
 183                 debounce = (debounce / 0x1f) - 1;
 184
 185         l = GPIO_BIT(bank, gpio);
 186
 187         reg = bank->base + bank->regs->debounce;
 188         __raw_writel(debounce, reg);
 189
 190         reg = bank->base + bank->regs->debounce_en;
 191         val = __raw_readl(reg);
 192
 193         if (debounce) {
 194                 val |= l;
 195                 clk_enable(bank->dbck);
 196         } else {
 197                 val &= ~l;
 198                 clk_disable(bank->dbck);
 199         }
 200         bank->dbck_enable_mask = val;
 201
 202         __raw_writel(val, reg);
 203 }
 204
 205 #ifdef CONFIG_ARCH_OMAP2PLUS
 206 static inline void set_24xx_gpio_triggering(struct gpio_bank *bank, int gpio,
 207                                                 int trigger)
 208 {
 209         void __iomem *base = bank->base;
 210         u32 gpio_bit = 1 << gpio;
 211
 212         if (cpu_is_omap44xx()) {
 213                 MOD_REG_BIT(OMAP4_GPIO_LEVELDETECT0, gpio_bit,
 214                         trigger & IRQ_TYPE_LEVEL_LOW);
 215                 MOD_REG_BIT(OMAP4_GPIO_LEVELDETECT1, gpio_bit,
 216                         trigger & IRQ_TYPE_LEVEL_HIGH);
 217                 MOD_REG_BIT(OMAP4_GPIO_RISINGDETECT, gpio_bit,
 218                         trigger & IRQ_TYPE_EDGE_RISING);
 219                 MOD_REG_BIT(OMAP4_GPIO_FALLINGDETECT, gpio_bit,
 220                         trigger & IRQ_TYPE_EDGE_FALLING);
 221         } else {
 222                 MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT0, gpio_bit,
 223                         trigger & IRQ_TYPE_LEVEL_LOW);
 224                 MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT1, gpio_bit,
 225                         trigger & IRQ_TYPE_LEVEL_HIGH);
 226                 MOD_REG_BIT(OMAP24XX_GPIO_RISINGDETECT, gpio_bit,
 227                         trigger & IRQ_TYPE_EDGE_RISING);
 228                 MOD_REG_BIT(OMAP24XX_GPIO_FALLINGDETECT, gpio_bit,
 229                         trigger & IRQ_TYPE_EDGE_FALLING);
 230         }
 231         if (likely(!(bank->non_wakeup_gpios & gpio_bit))) {
 232                 if (cpu_is_omap44xx()) {
 233                         MOD_REG_BIT(OMAP4_GPIO_IRQWAKEN0, gpio_bit,
 234                                 trigger != 0);
 235                 } else {
 236                         /*
 237                          * GPIO wakeup request can only be generated on edge
 238                          * transitions
 239                          */
 240                         if (trigger & IRQ_TYPE_EDGE_BOTH)
 241                                 __raw_writel(1 << gpio, bank->base
 242                                         + OMAP24XX_GPIO_SETWKUENA);
 243                         else
 244                                 __raw_writel(1 << gpio, bank->base
 245                                         + OMAP24XX_GPIO_CLEARWKUENA);
 246                 }
 247         }
 248         /* This part needs to be executed always for OMAP34xx */
 249         if (cpu_is_omap34xx() || (bank->non_wakeup_gpios & gpio_bit)) {
 250                 /*
 251                  * Log the edge gpio and manually trigger the IRQ
 252                  * after resume if the input level changes
 253                  * to avoid irq lost during PER RET/OFF mode
 254                  * Applies for omap2 non-wakeup gpio and all omap3 gpios
 255                  */
 256                 if (trigger & IRQ_TYPE_EDGE_BOTH)
 257                         bank->enabled_non_wakeup_gpios |= gpio_bit;
 258                 else
 259                         bank->enabled_non_wakeup_gpios &= ~gpio_bit;
 260         }
 261
 262         if (cpu_is_omap44xx()) {
 263                 bank->level_mask =
 264                         __raw_readl(bank->base + OMAP4_GPIO_LEVELDETECT0) |
 265                         __raw_readl(bank->base + OMAP4_GPIO_LEVELDETECT1);
 266         } else {
 267                 bank->level_mask =
 268                         __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT0) |
 269                         __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT1);
 270         }
 271 }
 272 #endif
 273
 274 #ifdef CONFIG_ARCH_OMAP1
 275 /*
 276  * This only applies to chips that can't do both rising and falling edge
 277  * detection at once.  For all other chips, this function is a noop.
 278  */
 279 static void _toggle_gpio_edge_triggering(struct gpio_bank *bank, int gpio)
 280 {
 281         void __iomem *reg = bank->base;
 282         u32 l = 0;
 283
 284         switch (bank->method) {
 285         case METHOD_MPUIO:
 286                 reg += OMAP_MPUIO_GPIO_INT_EDGE / bank->stride;
 287                 break;
 288 #ifdef CONFIG_ARCH_OMAP15XX
 289         case METHOD_GPIO_1510:
 290                 reg += OMAP1510_GPIO_INT_CONTROL;
 291                 break;
 292 #endif
 293 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
 294         case METHOD_GPIO_7XX:
 295                 reg += OMAP7XX_GPIO_INT_CONTROL;
 296                 break;
 297 #endif
 298         default:
 299                 return;
 300         }
 301
 302         l = __raw_readl(reg);
 303         if ((l >> gpio) & 1)
 304                 l &= ~(1 << gpio);
 305         else
 306                 l |= 1 << gpio;
 307
 308         __raw_writel(l, reg);
 309 }
 310 #endif
 311
 312 static int _set_gpio_triggering(struct gpio_bank *bank, int gpio, int trigger)
 313 {
 314         void __iomem *reg = bank->base;
 315         u32 l = 0;
 316
 317         switch (bank->method) {
 318 #ifdef CONFIG_ARCH_OMAP1
 319         case METHOD_MPUIO:
 320                 reg += OMAP_MPUIO_GPIO_INT_EDGE / bank->stride;
 321                 l = __raw_readl(reg);
 322                 if ((trigger & IRQ_TYPE_SENSE_MASK) == IRQ_TYPE_EDGE_BOTH)
 323                         bank->toggle_mask |= 1 << gpio;
 324                 if (trigger & IRQ_TYPE_EDGE_RISING)
 325                         l |= 1 << gpio;
 326                 else if (trigger & IRQ_TYPE_EDGE_FALLING)
 327                         l &= ~(1 << gpio);
 328                 else
 329                         goto bad;
 330                 break;
 331 #endif
 332 #ifdef CONFIG_ARCH_OMAP15XX
 333         case METHOD_GPIO_1510:
 334                 reg += OMAP1510_GPIO_INT_CONTROL;
 335                 l = __raw_readl(reg);
 336                 if ((trigger & IRQ_TYPE_SENSE_MASK) == IRQ_TYPE_EDGE_BOTH)
 337                         bank->toggle_mask |= 1 << gpio;
 338                 if (trigger & IRQ_TYPE_EDGE_RISING)
 339                         l |= 1 << gpio;
 340                 else if (trigger & IRQ_TYPE_EDGE_FALLING)
 341                         l &= ~(1 << gpio);
 342                 else
 343                         goto bad;
 344                 break;
 345 #endif
 346 #ifdef CONFIG_ARCH_OMAP16XX
 347         case METHOD_GPIO_1610:
 348                 if (gpio & 0x08)
 349                         reg += OMAP1610_GPIO_EDGE_CTRL2;
 350                 else
 351                         reg += OMAP1610_GPIO_EDGE_CTRL1;
 352                 gpio &= 0x07;
 353                 l = __raw_readl(reg);
 354                 l &= ~(3 << (gpio << 1));
 355                 if (trigger & IRQ_TYPE_EDGE_RISING)
 356                         l |= 2 << (gpio << 1);
 357                 if (trigger & IRQ_TYPE_EDGE_FALLING)
 358                         l |= 1 << (gpio << 1);
 359                 if (trigger)
 360                         /* Enable wake-up during idle for dynamic tick */
 361                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_SET_WAKEUPENA);
 362                 else
 363                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA);
 364                 break;
 365 #endif
 366 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
 367         case METHOD_GPIO_7XX:
 368                 reg += OMAP7XX_GPIO_INT_CONTROL;
 369                 l = __raw_readl(reg);
 370                 if ((trigger & IRQ_TYPE_SENSE_MASK) == IRQ_TYPE_EDGE_BOTH)
 371                         bank->toggle_mask |= 1 << gpio;
 372                 if (trigger & IRQ_TYPE_EDGE_RISING)
 373                         l |= 1 << gpio;
 374                 else if (trigger & IRQ_TYPE_EDGE_FALLING)
 375                         l &= ~(1 << gpio);
 376                 else
 377                         goto bad;
 378                 break;
 379 #endif
 380 #ifdef CONFIG_ARCH_OMAP2PLUS
 381         case METHOD_GPIO_24XX:
 382         case METHOD_GPIO_44XX:
 383                 set_24xx_gpio_triggering(bank, gpio, trigger);
 384                 return 0;
 385 #endif
 386         default:
 387                 goto bad;
 388         }
 389         __raw_writel(l, reg);
 390         return 0;
 391 bad:
 392         return -EINVAL;
 393 }
 394
 395 static int gpio_irq_type(struct irq_data *d, unsigned type)
 396 {
 397         struct gpio_bank *bank;
 398         unsigned gpio;
 399         int retval;
 400         unsigned long flags;
 401
 402         if (!cpu_class_is_omap2() && d->irq > IH_MPUIO_BASE)
 403                 gpio = OMAP_MPUIO(d->irq - IH_MPUIO_BASE);
 404         else
 405                 gpio = d->irq - IH_GPIO_BASE;
 406
 407         if (type & ~IRQ_TYPE_SENSE_MASK)
 408                 return -EINVAL;
 409
 410         /* OMAP1 allows only only edge triggering */
 411         if (!cpu_class_is_omap2()
 412                         && (type & (IRQ_TYPE_LEVEL_LOW|IRQ_TYPE_LEVEL_HIGH)))
 413                 return -EINVAL;
 414
 415         bank = irq_data_get_irq_chip_data(d);
 416         spin_lock_irqsave(&bank->lock, flags);
 417         retval = _set_gpio_triggering(bank, GPIO_INDEX(bank, gpio), type);
 418         spin_unlock_irqrestore(&bank->lock, flags);
 419
 420         if (type & (IRQ_TYPE_LEVEL_LOW | IRQ_TYPE_LEVEL_HIGH))
 421                 __irq_set_handler_locked(d->irq, handle_level_irq);
 422         else if (type & (IRQ_TYPE_EDGE_FALLING | IRQ_TYPE_EDGE_RISING))
 423                 __irq_set_handler_locked(d->irq, handle_edge_irq);
 424
 425         return retval;
 426 }
 427
 428 static void _clear_gpio_irqbank(struct gpio_bank *bank, int gpio_mask)
 429 {
 430         void __iomem *reg = bank->base;
 431
 432         reg += bank->regs->irqstatus;
 433         __raw_writel(gpio_mask, reg);
 434
 435         /* Workaround for clearing DSP GPIO interrupts to allow retention */
 436         if (bank->regs->irqstatus2) {
 437                 reg = bank->base + bank->regs->irqstatus2;
 438                 __raw_writel(gpio_mask, reg);
 439         }
 440
 441         /* Flush posted write for the irq status to avoid spurious interrupts */
 442         __raw_readl(reg);
 443 }
 444
 445 static inline void _clear_gpio_irqstatus(struct gpio_bank *bank, int gpio)
 446 {
 447         _clear_gpio_irqbank(bank, GPIO_BIT(bank, gpio));
 448 }
 449
 450 static u32 _get_gpio_irqbank_mask(struct gpio_bank *bank)
 451 {
 452         void __iomem *reg = bank->base;
 453         u32 l;
 454         u32 mask = (1 << bank->width) - 1;
 455
 456         reg += bank->regs->irqenable;
 457         l = __raw_readl(reg);
 458         if (bank->regs->irqenable_inv)
 459                 l = ~l;
 460         l &= mask;
 461         return l;
 462 }
 463
 464 static void _enable_gpio_irqbank(struct gpio_bank *bank, int gpio_mask)
 465 {
 466         void __iomem *reg = bank->base;
 467         u32 l;
 468
 469         if (bank->regs->set_irqenable) {
 470                 reg += bank->regs->set_irqenable;
 471                 l = gpio_mask;
 472         } else {
 473                 reg += bank->regs->irqenable;
 474                 l = __raw_readl(reg);
 475                 if (bank->regs->irqenable_inv)
 476                         l &= ~gpio_mask;
 477                 else
 478                         l |= gpio_mask;
 479         }
 480
 481         __raw_writel(l, reg);
 482 }
 483
 484 static void _disable_gpio_irqbank(struct gpio_bank *bank, int gpio_mask)
 485 {
 486         void __iomem *reg = bank->base;
 487         u32 l;
 488
 489         if (bank->regs->clr_irqenable) {
 490                 reg += bank->regs->clr_irqenable;
 491                 l = gpio_mask;
 492         } else {
 493                 reg += bank->regs->irqenable;
 494                 l = __raw_readl(reg);
 495                 if (bank->regs->irqenable_inv)
 496                         l |= gpio_mask;
 497                 else
 498                         l &= ~gpio_mask;
 499         }
 500
 501         __raw_writel(l, reg);
 502 }
 503
 504 static inline void _set_gpio_irqenable(struct gpio_bank *bank, int gpio, int enable)
 505 {
 506         _enable_gpio_irqbank(bank, GPIO_BIT(bank, gpio));
 507 }
 508
 509 /*
 510  * Note that ENAWAKEUP needs to be enabled in GPIO_SYSCONFIG register.
 511  * 1510 does not seem to have a wake-up register. If JTAG is connected
 512  * to the target, system will wake up always on GPIO events. While
 513  * system is running all registered GPIO interrupts need to have wake-up
 514  * enabled. When system is suspended, only selected GPIO interrupts need
 515  * to have wake-up enabled.
 516  */
 517 static int _set_gpio_wakeup(struct gpio_bank *bank, int gpio, int enable)
 518 {
 519         u32 gpio_bit = GPIO_BIT(bank, gpio);
 520         unsigned long flags;
 521
 522         if (bank->non_wakeup_gpios & gpio_bit) {
 523                 dev_err(bank->dev,
 524                         "Unable to modify wakeup on non-wakeup GPIO%d\n", gpio);
 525                 return -EINVAL;
 526         }
 527
 528         spin_lock_irqsave(&bank->lock, flags);
 529         if (enable)
 530                 bank->suspend_wakeup |= gpio_bit;
 531         else
 532                 bank->suspend_wakeup &= ~gpio_bit;
 533
 534         spin_unlock_irqrestore(&bank->lock, flags);
 535
 536         return 0;
 537 }
 538
 539 static void _reset_gpio(struct gpio_bank *bank, int gpio)
 540 {
 541         _set_gpio_direction(bank, GPIO_INDEX(bank, gpio), 1);
 542         _set_gpio_irqenable(bank, gpio, 0);
 543         _clear_gpio_irqstatus(bank, gpio);
 544         _set_gpio_triggering(bank, GPIO_INDEX(bank, gpio), IRQ_TYPE_NONE);
 545 }
 546
 547 /* Use disable_irq_wake() and enable_irq_wake() functions from drivers */
 548 static int gpio_wake_enable(struct irq_data *d, unsigned int enable)
 549 {
 550         unsigned int gpio = d->irq - IH_GPIO_BASE;
 551         struct gpio_bank *bank;
 552         int retval;
 553
 554         bank = irq_data_get_irq_chip_data(d);
 555         retval = _set_gpio_wakeup(bank, gpio, enable);
 556
 557         return retval;
 558 }
 559
 560 static int omap_gpio_request(struct gpio_chip *chip, unsigned offset)
 561 {
 562         struct gpio_bank *bank = container_of(chip, struct gpio_bank, chip);
 563         unsigned long flags;
 564
 565         spin_lock_irqsave(&bank->lock, flags);
 566
 567         /* Set trigger to none. You need to enable the desired trigger with
 568          * request_irq() or set_irq_type().
 569          */
 570         _set_gpio_triggering(bank, offset, IRQ_TYPE_NONE);
 571
 572 #ifdef CONFIG_ARCH_OMAP15XX
 573         if (bank->method == METHOD_GPIO_1510) {
 574                 void __iomem *reg;
 575
 576                 /* Claim the pin for MPU */
 577                 reg = bank->base + OMAP1510_GPIO_PIN_CONTROL;
 578                 __raw_writel(__raw_readl(reg) | (1 << offset), reg);
 579         }
 580 #endif
 581         if (!cpu_class_is_omap1()) {
 582                 if (!bank->mod_usage) {
 583                         void __iomem *reg = bank->base;
 584                         u32 ctrl;
 585
 586                         if (cpu_is_omap24xx() || cpu_is_omap34xx())
 587                                 reg += OMAP24XX_GPIO_CTRL;
 588                         else if (cpu_is_omap44xx())
 589                                 reg += OMAP4_GPIO_CTRL;
 590                         ctrl = __raw_readl(reg);
 591                         /* Module is enabled, clocks are not gated */
 592                         ctrl &= 0xFFFFFFFE;
 593                         __raw_writel(ctrl, reg);
 594                 }
 595                 bank->mod_usage |= 1 << offset;
 596         }
 597         spin_unlock_irqrestore(&bank->lock, flags);
 598
 599         return 0;
 600 }
 601
 602 static void omap_gpio_free(struct gpio_chip *chip, unsigned offset)
 603 {
 604         struct gpio_bank *bank = container_of(chip, struct gpio_bank, chip);
 605         unsigned long flags;
 606
 607         spin_lock_irqsave(&bank->lock, flags);
 608 #ifdef CONFIG_ARCH_OMAP16XX
 609         if (bank->method == METHOD_GPIO_1610) {
 610                 /* Disable wake-up during idle for dynamic tick */
 611                 void __iomem *reg = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
 612                 __raw_writel(1 << offset, reg);
 613         }
 614 #endif
 615 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
 616         if (bank->method == METHOD_GPIO_24XX) {
 617                 /* Disable wake-up during idle for dynamic tick */
 618                 void __iomem *reg = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
 619                 __raw_writel(1 << offset, reg);
 620         }
 621 #endif
 622 #ifdef CONFIG_ARCH_OMAP4
 623         if (bank->method == METHOD_GPIO_44XX) {
 624                 /* Disable wake-up during idle for dynamic tick */
 625                 void __iomem *reg = bank->base + OMAP4_GPIO_IRQWAKEN0;
 626                 __raw_writel(1 << offset, reg);
 627         }
 628 #endif
 629         if (!cpu_class_is_omap1()) {
 630                 bank->mod_usage &= ~(1 << offset);
 631                 if (!bank->mod_usage) {
 632                         void __iomem *reg = bank->base;
 633                         u32 ctrl;
 634
 635                         if (cpu_is_omap24xx() || cpu_is_omap34xx())
 636                                 reg += OMAP24XX_GPIO_CTRL;
 637                         else if (cpu_is_omap44xx())
 638                                 reg += OMAP4_GPIO_CTRL;
 639                         ctrl = __raw_readl(reg);
 640                         /* Module is disabled, clocks are gated */
 641                         ctrl |= 1;
 642                         __raw_writel(ctrl, reg);
 643                 }
 644         }
 645         _reset_gpio(bank, bank->chip.base + offset);
 646         spin_unlock_irqrestore(&bank->lock, flags);
 647 }
 648
 649 /*
 650  * We need to unmask the GPIO bank interrupt as soon as possible to
 651  * avoid missing GPIO interrupts for other lines in the bank.
 652  * Then we need to mask-read-clear-unmask the triggered GPIO lines
 653  * in the bank to avoid missing nested interrupts for a GPIO line.
 654  * If we wait to unmask individual GPIO lines in the bank after the
 655  * line's interrupt handler has been run, we may miss some nested
 656  * interrupts.
 657  */
 658 static void gpio_irq_handler(unsigned int irq, struct irq_desc *desc)
 659 {
 660         void __iomem *isr_reg = NULL;
 661         u32 isr;
 662         unsigned int gpio_irq, gpio_index;
 663         struct gpio_bank *bank;
 664         u32 retrigger = 0;
 665         int unmasked = 0;
 666         struct irq_chip *chip = irq_desc_get_chip(desc);
 667
 668         chained_irq_enter(chip, desc);
 669
 670         bank = irq_get_handler_data(irq);
 671         isr_reg = bank->base + bank->regs->irqstatus;
 672
 673         if (WARN_ON(!isr_reg))
 674                 goto exit;
 675
 676         while(1) {
 677                 u32 isr_saved, level_mask = 0;
 678                 u32 enabled;
 679
 680                 enabled = _get_gpio_irqbank_mask(bank);
 681                 isr_saved = isr = __raw_readl(isr_reg) & enabled;
 682
 683                 if (cpu_is_omap15xx() && (bank->method == METHOD_MPUIO))
 684                         isr &= 0x0000ffff;
 685
 686                 if (cpu_class_is_omap2()) {
 687                         level_mask = bank->level_mask & enabled;
 688                 }
 689
 690                 /* clear edge sensitive interrupts before handler(s) are
 691                 called so that we don't miss any interrupt occurred while
 692                 executing them */
 693                 _disable_gpio_irqbank(bank, isr_saved & ~level_mask);
 694                 _clear_gpio_irqbank(bank, isr_saved & ~level_mask);
 695                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask);
 696
 697                 /* if there is only edge sensitive GPIO pin interrupts
 698                 configured, we could unmask GPIO bank interrupt immediately */
 699                 if (!level_mask && !unmasked) {
 700                         unmasked = 1;
 701                         chained_irq_exit(chip, desc);
 702                 }
 703
 704                 isr |= retrigger;
 705                 retrigger = 0;
 706                 if (!isr)
 707                         break;
 708
 709                 gpio_irq = bank->virtual_irq_start;
 710                 for (; isr != 0; isr >>= 1, gpio_irq++) {
 711                         gpio_index = GPIO_INDEX(bank, irq_to_gpio(gpio_irq));
 712
 713                         if (!(isr & 1))
 714                                 continue;
 715
 716 #ifdef CONFIG_ARCH_OMAP1
 717                         /*
 718                          * Some chips can't respond to both rising and falling
 719                          * at the same time.  If this irq was requested with
 720                          * both flags, we need to flip the ICR data for the IRQ
 721                          * to respond to the IRQ for the opposite direction.
 722                          * This will be indicated in the bank toggle_mask.
 723                          */
 724                         if (bank->toggle_mask & (1 << gpio_index))
 725                                 _toggle_gpio_edge_triggering(bank, gpio_index);
 726 #endif
 727
 728                         generic_handle_irq(gpio_irq);
 729                 }
 730         }
 731         /* if bank has any level sensitive GPIO pin interrupt
 732         configured, we must unmask the bank interrupt only after
 733         handler(s) are executed in order to avoid spurious bank
 734         interrupt */
 735 exit:
 736         if (!unmasked)
 737                 chained_irq_exit(chip, desc);
 738 }
 739
 740 static void gpio_irq_shutdown(struct irq_data *d)
 741 {
 742         unsigned int gpio = d->irq - IH_GPIO_BASE;
 743         struct gpio_bank *bank = irq_data_get_irq_chip_data(d);
 744         unsigned long flags;
 745
 746         spin_lock_irqsave(&bank->lock, flags);
 747         _reset_gpio(bank, gpio);
 748         spin_unlock_irqrestore(&bank->lock, flags);
 749 }
 750
 751 static void gpio_ack_irq(struct irq_data *d)
 752 {
 753         unsigned int gpio = d->irq - IH_GPIO_BASE;
 754         struct gpio_bank *bank = irq_data_get_irq_chip_data(d);
 755
 756         _clear_gpio_irqstatus(bank, gpio);
 757 }
 758
 759 static void gpio_mask_irq(struct irq_data *d)
 760 {
 761         unsigned int gpio = d->irq - IH_GPIO_BASE;
 762         struct gpio_bank *bank = irq_data_get_irq_chip_data(d);
 763         unsigned long flags;
 764
 765         spin_lock_irqsave(&bank->lock, flags);
 766         _set_gpio_irqenable(bank, gpio, 0);
 767         _set_gpio_triggering(bank, GPIO_INDEX(bank, gpio), IRQ_TYPE_NONE);
 768         spin_unlock_irqrestore(&bank->lock, flags);
 769 }
 770
 771 static void gpio_unmask_irq(struct irq_data *d)
 772 {
 773         unsigned int gpio = d->irq - IH_GPIO_BASE;
 774         struct gpio_bank *bank = irq_data_get_irq_chip_data(d);
 775         unsigned int irq_mask = GPIO_BIT(bank, gpio);
 776         u32 trigger = irqd_get_trigger_type(d);
 777         unsigned long flags;
 778
 779         spin_lock_irqsave(&bank->lock, flags);
 780         if (trigger)
 781                 _set_gpio_triggering(bank, GPIO_INDEX(bank, gpio), trigger);
 782
 783         /* For level-triggered GPIOs, the clearing must be done after
 784          * the HW source is cleared, thus after the handler has run */
 785         if (bank->level_mask & irq_mask) {
 786                 _set_gpio_irqenable(bank, gpio, 0);
 787                 _clear_gpio_irqstatus(bank, gpio);
 788         }
 789
 790         _set_gpio_irqenable(bank, gpio, 1);
 791         spin_unlock_irqrestore(&bank->lock, flags);
 792 }
 793
 794 static struct irq_chip gpio_irq_chip = {
 795         .name           = "GPIO",
 796         .irq_shutdown   = gpio_irq_shutdown,
 797         .irq_ack        = gpio_ack_irq,
 798         .irq_mask       = gpio_mask_irq,
 799         .irq_unmask     = gpio_unmask_irq,
 800         .irq_set_type   = gpio_irq_type,
 801         .irq_set_wake   = gpio_wake_enable,
 802 };
 803
 804 /*---------------------------------------------------------------------*/
 805
 806 #ifdef CONFIG_ARCH_OMAP1
 807
 808 #define bank_is_mpuio(bank)     ((bank)->method == METHOD_MPUIO)
 809
 810 #ifdef CONFIG_ARCH_OMAP16XX
 811
 812 #include <linux/platform_device.h>
 813
 814 static int omap_mpuio_suspend_noirq(struct device *dev)
 815 {
 816         struct platform_device *pdev = to_platform_device(dev);
 817         struct gpio_bank        *bank = platform_get_drvdata(pdev);
 818         void __iomem            *mask_reg = bank->base +
 819                                         OMAP_MPUIO_GPIO_MASKIT / bank->stride;
 820         unsigned long           flags;
 821
 822         spin_lock_irqsave(&bank->lock, flags);
 823         bank->saved_wakeup = __raw_readl(mask_reg);
 824         __raw_writel(0xffff & ~bank->suspend_wakeup, mask_reg);
 825         spin_unlock_irqrestore(&bank->lock, flags);
 826
 827         return 0;
 828 }
 829
 830 static int omap_mpuio_resume_noirq(struct device *dev)
 831 {
 832         struct platform_device *pdev = to_platform_device(dev);
 833         struct gpio_bank        *bank = platform_get_drvdata(pdev);
 834         void __iomem            *mask_reg = bank->base +
 835                                         OMAP_MPUIO_GPIO_MASKIT / bank->stride;
 836         unsigned long           flags;
 837
 838         spin_lock_irqsave(&bank->lock, flags);
 839         __raw_writel(bank->saved_wakeup, mask_reg);
 840         spin_unlock_irqrestore(&bank->lock, flags);
 841
 842         return 0;
 843 }
 844
 845 static const struct dev_pm_ops omap_mpuio_dev_pm_ops = {
 846         .suspend_noirq = omap_mpuio_suspend_noirq,
 847         .resume_noirq = omap_mpuio_resume_noirq,
 848 };
 849
 850 /* use platform_driver for this. */
 851 static struct platform_driver omap_mpuio_driver = {
 852         .driver         = {
 853                 .name   = "mpuio",
 854                 .pm     = &omap_mpuio_dev_pm_ops,
 855         },
 856 };
 857
 858 static struct platform_device omap_mpuio_device = {
 859         .name           = "mpuio",
 860         .id             = -1,
 861         .dev = {
 862                 .driver = &omap_mpuio_driver.driver,
 863         }
 864         /* could list the /proc/iomem resources */
 865 };
 866
 867 static inline void mpuio_init(void)
 868 {
 869         struct gpio_bank *bank = &gpio_bank[0];
 870         platform_set_drvdata(&omap_mpuio_device, bank);
 871
 872         if (platform_driver_register(&omap_mpuio_driver) == 0)
 873                 (void) platform_device_register(&omap_mpuio_device);
 874 }
 875
 876 #else
 877 static inline void mpuio_init(void) {}
 878 #endif  /* 16xx */
 879
 880 #else
 881
 882 #define bank_is_mpuio(bank)     0
 883 static inline void mpuio_init(void) {}
 884
 885 #endif
 886
 887 /*---------------------------------------------------------------------*/
 888
 889 /* REVISIT these are stupid implementations!  replace by ones that
 890  * don't switch on METHOD_* and which mostly avoid spinlocks
 891  */
 892
 893 static int gpio_input(struct gpio_chip *chip, unsigned offset)
 894 {
 895         struct gpio_bank *bank;
 896         unsigned long flags;
 897
 898         bank = container_of(chip, struct gpio_bank, chip);
 899         spin_lock_irqsave(&bank->lock, flags);
 900         _set_gpio_direction(bank, offset, 1);
 901         spin_unlock_irqrestore(&bank->lock, flags);
 902         return 0;
 903 }
 904
 905 static int gpio_is_input(struct gpio_bank *bank, int mask)
 906 {
 907         void __iomem *reg = bank->base + bank->regs->direction;
 908
 909         return __raw_readl(reg) & mask;
 910 }
 911
 912 static int gpio_get(struct gpio_chip *chip, unsigned offset)
 913 {
 914         struct gpio_bank *bank;
 915         void __iomem *reg;
 916         int gpio;
 917         u32 mask;
 918
 919         gpio = chip->base + offset;
 920         bank = container_of(chip, struct gpio_bank, chip);
 921         reg = bank->base;
 922         mask = GPIO_BIT(bank, gpio);
 923
 924         if (gpio_is_input(bank, mask))
 925                 return _get_gpio_datain(bank, gpio);
 926         else
 927                 return _get_gpio_dataout(bank, gpio);
 928 }
 929
 930 static int gpio_output(struct gpio_chip *chip, unsigned offset, int value)
 931 {
 932         struct gpio_bank *bank;
 933         unsigned long flags;
 934
 935         bank = container_of(chip, struct gpio_bank, chip);
 936         spin_lock_irqsave(&bank->lock, flags);
 937         bank->set_dataout(bank, offset, value);
 938         _set_gpio_direction(bank, offset, 0);
 939         spin_unlock_irqrestore(&bank->lock, flags);
 940         return 0;
 941 }
 942
 943 static int gpio_debounce(struct gpio_chip *chip, unsigned offset,
 944                 unsigned debounce)
 945 {
 946         struct gpio_bank *bank;
 947         unsigned long flags;
 948
 949         bank = container_of(chip, struct gpio_bank, chip);
 950
 951         if (!bank->dbck) {
 952                 bank->dbck = clk_get(bank->dev, "dbclk");
 953                 if (IS_ERR(bank->dbck))
 954                         dev_err(bank->dev, "Could not get gpio dbck\n");
 955         }
 956
 957         spin_lock_irqsave(&bank->lock, flags);
 958         _set_gpio_debounce(bank, offset, debounce);
 959         spin_unlock_irqrestore(&bank->lock, flags);
 960
 961         return 0;
 962 }
 963
 964 static void gpio_set(struct gpio_chip *chip, unsigned offset, int value)
 965 {
 966         struct gpio_bank *bank;
 967         unsigned long flags;
 968
 969         bank = container_of(chip, struct gpio_bank, chip);
 970         spin_lock_irqsave(&bank->lock, flags);
 971         bank->set_dataout(bank, offset, value);
 972         spin_unlock_irqrestore(&bank->lock, flags);
 973 }
 974
 975 static int gpio_2irq(struct gpio_chip *chip, unsigned offset)
 976 {
 977         struct gpio_bank *bank;
 978
 979         bank = container_of(chip, struct gpio_bank, chip);
 980         return bank->virtual_irq_start + offset;
 981 }
 982
 983 /*---------------------------------------------------------------------*/
 984
 985 static void __init omap_gpio_show_rev(struct gpio_bank *bank)
 986 {
 987         u32 rev;
 988
 989         if (cpu_is_omap16xx() && !(bank->method != METHOD_MPUIO))
 990                 rev = __raw_readw(bank->base + OMAP1610_GPIO_REVISION);
 991         else if (cpu_is_omap24xx() || cpu_is_omap34xx())
 992                 rev = __raw_readl(bank->base + OMAP24XX_GPIO_REVISION);
 993         else if (cpu_is_omap44xx())
 994                 rev = __raw_readl(bank->base + OMAP4_GPIO_REVISION);
 995         else
 996                 return;
 997
 998         printk(KERN_INFO "OMAP GPIO hardware version %d.%d\n",
 999                 (rev >> 4) & 0x0f, rev & 0x0f);
1000 }
1001
1002 /* This lock class tells lockdep that GPIO irqs are in a different
1003  * category than their parents, so it won't report false recursion.
1004  */
1005 static struct lock_class_key gpio_lock_class;
1006
1007 static inline int init_gpio_info(struct platform_device *pdev)
1008 {
1009         /* TODO: Analyze removing gpio_bank_count usage from driver code */
1010         gpio_bank = kzalloc(gpio_bank_count * sizeof(struct gpio_bank),
1011                                 GFP_KERNEL);
1012         if (!gpio_bank) {
1013                 dev_err(&pdev->dev, "Memory alloc failed for gpio_bank\n");
1014                 return -ENOMEM;
1015         }
1016         return 0;
1017 }
1018
1019 /* TODO: Cleanup cpu_is_* checks */
1020 static void omap_gpio_mod_init(struct gpio_bank *bank, int id)
1021 {
1022         if (cpu_class_is_omap2()) {
1023                 if (cpu_is_omap44xx()) {
1024                         __raw_writel(0xffffffff, bank->base +
1025                                         OMAP4_GPIO_IRQSTATUSCLR0);
1026                         __raw_writel(0x00000000, bank->base +
1027                                          OMAP4_GPIO_DEBOUNCENABLE);
1028                         /* Initialize interface clk ungated, module enabled */
1029                         __raw_writel(0, bank->base + OMAP4_GPIO_CTRL);
1030                 } else if (cpu_is_omap34xx()) {
1031                         __raw_writel(0x00000000, bank->base +
1032                                         OMAP24XX_GPIO_IRQENABLE1);
1033                         __raw_writel(0xffffffff, bank->base +
1034                                         OMAP24XX_GPIO_IRQSTATUS1);
1035                         __raw_writel(0x00000000, bank->base +
1036                                         OMAP24XX_GPIO_DEBOUNCE_EN);
1037
1038                         /* Initialize interface clk ungated, module enabled */
1039                         __raw_writel(0, bank->base + OMAP24XX_GPIO_CTRL);
1040                 } else if (cpu_is_omap24xx()) {
1041                         static const u32 non_wakeup_gpios[] = {
1042                                 0xe203ffc0, 0x08700040
1043                         };
1044                         if (id < ARRAY_SIZE(non_wakeup_gpios))
1045                                 bank->non_wakeup_gpios = non_wakeup_gpios[id];
1046                 }
1047         } else if (cpu_class_is_omap1()) {
1048                 if (bank_is_mpuio(bank))
1049                         __raw_writew(0xffff, bank->base +
1050                                 OMAP_MPUIO_GPIO_MASKIT / bank->stride);
1051                 if (cpu_is_omap15xx() && bank->method == METHOD_GPIO_1510) {
1052                         __raw_writew(0xffff, bank->base
1053                                                 + OMAP1510_GPIO_INT_MASK);
1054                         __raw_writew(0x0000, bank->base
1055                                                 + OMAP1510_GPIO_INT_STATUS);
1056                 }
1057                 if (cpu_is_omap16xx() && bank->method == METHOD_GPIO_1610) {
1058                         __raw_writew(0x0000, bank->base
1059                                                 + OMAP1610_GPIO_IRQENABLE1);
1060                         __raw_writew(0xffff, bank->base
1061                                                 + OMAP1610_GPIO_IRQSTATUS1);
1062                         __raw_writew(0x0014, bank->base
1063                                                 + OMAP1610_GPIO_SYSCONFIG);
1064
1065                         /*
1066                          * Enable system clock for GPIO module.
1067                          * The CAM_CLK_CTRL *is* really the right place.
1068                          */
1069                         omap_writel(omap_readl(ULPD_CAM_CLK_CTRL) | 0x04,
1070                                                 ULPD_CAM_CLK_CTRL);
1071                 }
1072                 if (cpu_is_omap7xx() && bank->method == METHOD_GPIO_7XX) {
1073                         __raw_writel(0xffffffff, bank->base
1074                                                 + OMAP7XX_GPIO_INT_MASK);
1075                         __raw_writel(0x00000000, bank->base
1076                                                 + OMAP7XX_GPIO_INT_STATUS);
1077                 }
1078         }
1079 }
1080
1081 static __init void
1082 omap_mpuio_alloc_gc(struct gpio_bank *bank, unsigned int irq_start,
1083                     unsigned int num)
1084 {
1085         struct irq_chip_generic *gc;
1086         struct irq_chip_type *ct;
1087
1088         gc = irq_alloc_generic_chip("MPUIO", 1, irq_start, bank->base,
1089                                     handle_simple_irq);
1090         ct = gc->chip_types;
1091
1092         /* NOTE: No ack required, reading IRQ status clears it. */
1093         ct->chip.irq_mask = irq_gc_mask_set_bit;
1094         ct->chip.irq_unmask = irq_gc_mask_clr_bit;
1095         ct->chip.irq_set_type = gpio_irq_type;
1096         /* REVISIT: assuming only 16xx supports MPUIO wake events */
1097         if (cpu_is_omap16xx())
1098                 ct->chip.irq_set_wake = gpio_wake_enable,
1099
1100         ct->regs.mask = OMAP_MPUIO_GPIO_INT / bank->stride;
1101         irq_setup_generic_chip(gc, IRQ_MSK(num), IRQ_GC_INIT_MASK_CACHE,
1102                                IRQ_NOREQUEST | IRQ_NOPROBE, 0);
1103 }
1104
1105 static void __devinit omap_gpio_chip_init(struct gpio_bank *bank)
1106 {
1107         int j;
1108         static int gpio;
1109
1110         bank->mod_usage = 0;
1111         /*
1112          * REVISIT eventually switch from OMAP-specific gpio structs
1113          * over to the generic ones
1114          */
1115         bank->chip.request = omap_gpio_request;
1116         bank->chip.free = omap_gpio_free;
1117         bank->chip.direction_input = gpio_input;
1118         bank->chip.get = gpio_get;
1119         bank->chip.direction_output = gpio_output;
1120         bank->chip.set_debounce = gpio_debounce;
1121         bank->chip.set = gpio_set;
1122         bank->chip.to_irq = gpio_2irq;
1123         if (bank_is_mpuio(bank)) {
1124                 bank->chip.label = "mpuio";
1125 #ifdef CONFIG_ARCH_OMAP16XX
1126                 bank->chip.dev = &omap_mpuio_device.dev;
1127 #endif
1128                 bank->chip.base = OMAP_MPUIO(0);
1129         } else {
1130                 bank->chip.label = "gpio";
1131                 bank->chip.base = gpio;
1132                 gpio += bank->width;
1133         }
1134         bank->chip.ngpio = bank->width;
1135
1136         gpiochip_add(&bank->chip);
1137
1138         for (j = bank->virtual_irq_start;
1139                      j < bank->virtual_irq_start + bank->width; j++) {
1140                 irq_set_lockdep_class(j, &gpio_lock_class);
1141                 irq_set_chip_data(j, bank);
1142                 if (bank_is_mpuio(bank)) {
1143                         omap_mpuio_alloc_gc(bank, j, bank->width);
1144                 } else {
1145                         irq_set_chip(j, &gpio_irq_chip);
1146                         irq_set_handler(j, handle_simple_irq);
1147                         set_irq_flags(j, IRQF_VALID);
1148                 }
1149         }
1150         irq_set_chained_handler(bank->irq, gpio_irq_handler);
1151         irq_set_handler_data(bank->irq, bank);
1152 }
1153
1154 static int __devinit omap_gpio_probe(struct platform_device *pdev)
1155 {
1156         static int gpio_init_done;
1157         struct omap_gpio_platform_data *pdata;
1158         struct resource *res;
1159         int id;
1160         struct gpio_bank *bank;
1161
1162         if (!pdev->dev.platform_data)
1163                 return -EINVAL;
1164
1165         pdata = pdev->dev.platform_data;
1166
1167         if (!gpio_init_done) {
1168                 int ret;
1169
1170                 ret = init_gpio_info(pdev);
1171                 if (ret)
1172                         return ret;
1173         }
1174
1175         id = pdev->id;
1176         bank = &gpio_bank[id];
1177
1178         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
1179         if (unlikely(!res)) {
1180                 dev_err(&pdev->dev, "GPIO Bank %i Invalid IRQ resource\n", id);
1181                 return -ENODEV;
1182         }
1183
1184         bank->irq = res->start;
1185         bank->virtual_irq_start = pdata->virtual_irq_start;
1186         bank->method = pdata->bank_type;
1187         bank->dev = &pdev->dev;
1188         bank->dbck_flag = pdata->dbck_flag;
1189         bank->stride = pdata->bank_stride;
1190         bank->width = pdata->bank_width;
1191
1192         bank->regs = pdata->regs;
1193
1194         if (bank->regs->set_dataout && bank->regs->clr_dataout)
1195                 bank->set_dataout = _set_gpio_dataout_reg;
1196         else
1197                 bank->set_dataout = _set_gpio_dataout_mask;
1198
1199         spin_lock_init(&bank->lock);
1200
1201         /* Static mapping, never released */
1202         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1203         if (unlikely(!res)) {
1204                 dev_err(&pdev->dev, "GPIO Bank %i Invalid mem resource\n", id);
1205                 return -ENODEV;
1206         }
1207
1208         bank->base = ioremap(res->start, resource_size(res));
1209         if (!bank->base) {
1210                 dev_err(&pdev->dev, "Could not ioremap gpio bank%i\n", id);
1211                 return -ENOMEM;
1212         }
1213
1214         pm_runtime_enable(bank->dev);
1215         pm_runtime_get_sync(bank->dev);
1216
1217         omap_gpio_mod_init(bank, id);
1218         omap_gpio_chip_init(bank);
1219         omap_gpio_show_rev(bank);
1220
1221         if (!gpio_init_done)
1222                 gpio_init_done = 1;
1223
1224         return 0;
1225 }
1226
1227 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP2PLUS)
1228 static int omap_gpio_suspend(void)
1229 {
1230         int i;
1231
1232         if (!cpu_class_is_omap2() && !cpu_is_omap16xx())
1233                 return 0;
1234
1235         for (i = 0; i < gpio_bank_count; i++) {
1236                 struct gpio_bank *bank = &gpio_bank[i];
1237                 void __iomem *wake_status;
1238                 void __iomem *wake_clear;
1239                 void __iomem *wake_set;
1240                 unsigned long flags;
1241
1242                 switch (bank->method) {
1243 #ifdef CONFIG_ARCH_OMAP16XX
1244                 case METHOD_GPIO_1610:
1245                         wake_status = bank->base + OMAP1610_GPIO_WAKEUPENABLE;
1246                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1247                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1248                         break;
1249 #endif
1250 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
1251                 case METHOD_GPIO_24XX:
1252                         wake_status = bank->base + OMAP24XX_GPIO_WAKE_EN;
1253                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1254                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1255                         break;
1256 #endif
1257 #ifdef CONFIG_ARCH_OMAP4
1258                 case METHOD_GPIO_44XX:
1259                         wake_status = bank->base + OMAP4_GPIO_IRQWAKEN0;
1260                         wake_clear = bank->base + OMAP4_GPIO_IRQWAKEN0;
1261                         wake_set = bank->base + OMAP4_GPIO_IRQWAKEN0;
1262                         break;
1263 #endif
1264                 default:
1265                         continue;
1266                 }
1267
1268                 spin_lock_irqsave(&bank->lock, flags);
1269                 bank->saved_wakeup = __raw_readl(wake_status);
1270                 __raw_writel(0xffffffff, wake_clear);
1271                 __raw_writel(bank->suspend_wakeup, wake_set);
1272                 spin_unlock_irqrestore(&bank->lock, flags);
1273         }
1274
1275         return 0;
1276 }
1277
1278 static void omap_gpio_resume(void)
1279 {
1280         int i;
1281
1282         if (!cpu_class_is_omap2() && !cpu_is_omap16xx())
1283                 return;
1284
1285         for (i = 0; i < gpio_bank_count; i++) {
1286                 struct gpio_bank *bank = &gpio_bank[i];
1287                 void __iomem *wake_clear;
1288                 void __iomem *wake_set;
1289                 unsigned long flags;
1290
1291                 switch (bank->method) {
1292 #ifdef CONFIG_ARCH_OMAP16XX
1293                 case METHOD_GPIO_1610:
1294                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1295                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1296                         break;
1297 #endif
1298 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
1299                 case METHOD_GPIO_24XX:
1300                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1301                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1302                         break;
1303 #endif
1304 #ifdef CONFIG_ARCH_OMAP4
1305                 case METHOD_GPIO_44XX:
1306                         wake_clear = bank->base + OMAP4_GPIO_IRQWAKEN0;
1307                         wake_set = bank->base + OMAP4_GPIO_IRQWAKEN0;
1308                         break;
1309 #endif
1310                 default:
1311                         continue;
1312                 }
1313
1314                 spin_lock_irqsave(&bank->lock, flags);
1315                 __raw_writel(0xffffffff, wake_clear);
1316                 __raw_writel(bank->saved_wakeup, wake_set);
1317                 spin_unlock_irqrestore(&bank->lock, flags);
1318         }
1319 }
1320
1321 static struct syscore_ops omap_gpio_syscore_ops = {
1322         .suspend        = omap_gpio_suspend,
1323         .resume         = omap_gpio_resume,
1324 };
1325
1326 #endif
1327
1328 #ifdef CONFIG_ARCH_OMAP2PLUS
1329
1330 static int workaround_enabled;
1331
1332 void omap2_gpio_prepare_for_idle(int off_mode)
1333 {
1334         int i, c = 0;
1335         int min = 0;
1336
1337         if (cpu_is_omap34xx())
1338                 min = 1;
1339
1340         for (i = min; i < gpio_bank_count; i++) {
1341                 struct gpio_bank *bank = &gpio_bank[i];
1342                 u32 l1 = 0, l2 = 0;
1343                 int j;
1344
1345                 for (j = 0; j < hweight_long(bank->dbck_enable_mask); j++)
1346                         clk_disable(bank->dbck);
1347
1348                 if (!off_mode)
1349                         continue;
1350
1351                 /* If going to OFF, remove triggering for all
1352                  * non-wakeup GPIOs.  Otherwise spurious IRQs will be
1353                  * generated.  See OMAP2420 Errata item 1.101. */
1354                 if (!(bank->enabled_non_wakeup_gpios))
1355                         continue;
1356
1357                 if (cpu_is_omap24xx() || cpu_is_omap34xx()) {
1358                         bank->saved_datain = __raw_readl(bank->base +
1359                                         OMAP24XX_GPIO_DATAIN);
1360                         l1 = __raw_readl(bank->base +
1361                                         OMAP24XX_GPIO_FALLINGDETECT);
1362                         l2 = __raw_readl(bank->base +
1363                                         OMAP24XX_GPIO_RISINGDETECT);
1364                 }
1365
1366                 if (cpu_is_omap44xx()) {
1367                         bank->saved_datain = __raw_readl(bank->base +
1368                                                 OMAP4_GPIO_DATAIN);
1369                         l1 = __raw_readl(bank->base +
1370                                                 OMAP4_GPIO_FALLINGDETECT);
1371                         l2 = __raw_readl(bank->base +
1372                                                 OMAP4_GPIO_RISINGDETECT);
1373                 }
1374
1375                 bank->saved_fallingdetect = l1;
1376                 bank->saved_risingdetect = l2;
1377                 l1 &= ~bank->enabled_non_wakeup_gpios;
1378                 l2 &= ~bank->enabled_non_wakeup_gpios;
1379
1380                 if (cpu_is_omap24xx() || cpu_is_omap34xx()) {
1381                         __raw_writel(l1, bank->base +
1382                                         OMAP24XX_GPIO_FALLINGDETECT);
1383                         __raw_writel(l2, bank->base +
1384                                         OMAP24XX_GPIO_RISINGDETECT);
1385                 }
1386
1387                 if (cpu_is_omap44xx()) {
1388                         __raw_writel(l1, bank->base + OMAP4_GPIO_FALLINGDETECT);
1389                         __raw_writel(l2, bank->base + OMAP4_GPIO_RISINGDETECT);
1390                 }
1391
1392                 c++;
1393         }
1394         if (!c) {
1395                 workaround_enabled = 0;
1396                 return;
1397         }
1398         workaround_enabled = 1;
1399 }
1400
1401 void omap2_gpio_resume_after_idle(void)
1402 {
1403         int i;
1404         int min = 0;
1405
1406         if (cpu_is_omap34xx())
1407                 min = 1;
1408         for (i = min; i < gpio_bank_count; i++) {
1409                 struct gpio_bank *bank = &gpio_bank[i];
1410                 u32 l = 0, gen, gen0, gen1;
1411                 int j;
1412
1413                 for (j = 0; j < hweight_long(bank->dbck_enable_mask); j++)
1414                         clk_enable(bank->dbck);
1415
1416                 if (!workaround_enabled)
1417                         continue;
1418
1419                 if (!(bank->enabled_non_wakeup_gpios))
1420                         continue;
1421
1422                 if (cpu_is_omap24xx() || cpu_is_omap34xx()) {
1423                         __raw_writel(bank->saved_fallingdetect,
1424                                  bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1425                         __raw_writel(bank->saved_risingdetect,
1426                                  bank->base + OMAP24XX_GPIO_RISINGDETECT);
1427                         l = __raw_readl(bank->base + OMAP24XX_GPIO_DATAIN);
1428                 }
1429
1430                 if (cpu_is_omap44xx()) {
1431                         __raw_writel(bank->saved_fallingdetect,
1432                                  bank->base + OMAP4_GPIO_FALLINGDETECT);
1433                         __raw_writel(bank->saved_risingdetect,
1434                                  bank->base + OMAP4_GPIO_RISINGDETECT);
1435                         l = __raw_readl(bank->base + OMAP4_GPIO_DATAIN);
1436                 }
1437
1438                 /* Check if any of the non-wakeup interrupt GPIOs have changed
1439                  * state.  If so, generate an IRQ by software.  This is
1440                  * horribly racy, but it's the best we can do to work around
1441                  * this silicon bug. */
1442                 l ^= bank->saved_datain;
1443                 l &= bank->enabled_non_wakeup_gpios;
1444
1445                 /*
1446                  * No need to generate IRQs for the rising edge for gpio IRQs
1447                  * configured with falling edge only; and vice versa.
1448                  */
1449                 gen0 = l & bank->saved_fallingdetect;
1450                 gen0 &= bank->saved_datain;
1451
1452                 gen1 = l & bank->saved_risingdetect;
1453                 gen1 &= ~(bank->saved_datain);
1454
1455                 /* FIXME: Consider GPIO IRQs with level detections properly! */
1456                 gen = l & (~(bank->saved_fallingdetect) &
1457                                 ~(bank->saved_risingdetect));
1458                 /* Consider all GPIO IRQs needed to be updated */
1459                 gen |= gen0 | gen1;
1460
1461                 if (gen) {
1462                         u32 old0, old1;
1463
1464                         if (cpu_is_omap24xx() || cpu_is_omap34xx()) {
1465                                 old0 = __raw_readl(bank->base +
1466                                         OMAP24XX_GPIO_LEVELDETECT0);
1467                                 old1 = __raw_readl(bank->base +
1468                                         OMAP24XX_GPIO_LEVELDETECT1);
1469                                 __raw_writel(old0 | gen, bank->base +
1470                                         OMAP24XX_GPIO_LEVELDETECT0);
1471                                 __raw_writel(old1 | gen, bank->base +
1472                                         OMAP24XX_GPIO_LEVELDETECT1);
1473                                 __raw_writel(old0, bank->base +
1474                                         OMAP24XX_GPIO_LEVELDETECT0);
1475                                 __raw_writel(old1, bank->base +
1476                                         OMAP24XX_GPIO_LEVELDETECT1);
1477                         }
1478
1479                         if (cpu_is_omap44xx()) {
1480                                 old0 = __raw_readl(bank->base +
1481                                                 OMAP4_GPIO_LEVELDETECT0);
1482                                 old1 = __raw_readl(bank->base +
1483                                                 OMAP4_GPIO_LEVELDETECT1);
1484                                 __raw_writel(old0 | l, bank->base +
1485                                                 OMAP4_GPIO_LEVELDETECT0);
1486                                 __raw_writel(old1 | l, bank->base +
1487                                                 OMAP4_GPIO_LEVELDETECT1);
1488                                 __raw_writel(old0, bank->base +
1489                                                 OMAP4_GPIO_LEVELDETECT0);
1490                                 __raw_writel(old1, bank->base +
1491                                                 OMAP4_GPIO_LEVELDETECT1);
1492                         }
1493                 }
1494         }
1495
1496 }
1497
1498 #endif
1499
1500 #ifdef CONFIG_ARCH_OMAP3
1501 /* save the registers of bank 2-6 */
1502 void omap_gpio_save_context(void)
1503 {
1504         int i;
1505
1506         /* saving banks from 2-6 only since GPIO1 is in WKUP */
1507         for (i = 1; i < gpio_bank_count; i++) {
1508                 struct gpio_bank *bank = &gpio_bank[i];
1509                 gpio_context[i].irqenable1 =
1510                         __raw_readl(bank->base + OMAP24XX_GPIO_IRQENABLE1);
1511                 gpio_context[i].irqenable2 =
1512                         __raw_readl(bank->base + OMAP24XX_GPIO_IRQENABLE2);
1513                 gpio_context[i].wake_en =
1514                         __raw_readl(bank->base + OMAP24XX_GPIO_WAKE_EN);
1515                 gpio_context[i].ctrl =
1516                         __raw_readl(bank->base + OMAP24XX_GPIO_CTRL);
1517                 gpio_context[i].oe =
1518                         __raw_readl(bank->base + OMAP24XX_GPIO_OE);
1519                 gpio_context[i].leveldetect0 =
1520                         __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1521                 gpio_context[i].leveldetect1 =
1522                         __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1523                 gpio_context[i].risingdetect =
1524                         __raw_readl(bank->base + OMAP24XX_GPIO_RISINGDETECT);
1525                 gpio_context[i].fallingdetect =
1526                         __raw_readl(bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1527                 gpio_context[i].dataout =
1528                         __raw_readl(bank->base + OMAP24XX_GPIO_DATAOUT);
1529         }
1530 }
1531
1532 /* restore the required registers of bank 2-6 */
1533 void omap_gpio_restore_context(void)
1534 {
1535         int i;
1536
1537         for (i = 1; i < gpio_bank_count; i++) {
1538                 struct gpio_bank *bank = &gpio_bank[i];
1539                 __raw_writel(gpio_context[i].irqenable1,
1540                                 bank->base + OMAP24XX_GPIO_IRQENABLE1);
1541                 __raw_writel(gpio_context[i].irqenable2,
1542                                 bank->base + OMAP24XX_GPIO_IRQENABLE2);
1543                 __raw_writel(gpio_context[i].wake_en,
1544                                 bank->base + OMAP24XX_GPIO_WAKE_EN);
1545                 __raw_writel(gpio_context[i].ctrl,
1546                                 bank->base + OMAP24XX_GPIO_CTRL);
1547                 __raw_writel(gpio_context[i].oe,
1548                                 bank->base + OMAP24XX_GPIO_OE);
1549                 __raw_writel(gpio_context[i].leveldetect0,
1550                                 bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1551                 __raw_writel(gpio_context[i].leveldetect1,
1552                                 bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1553                 __raw_writel(gpio_context[i].risingdetect,
1554                                 bank->base + OMAP24XX_GPIO_RISINGDETECT);
1555                 __raw_writel(gpio_context[i].fallingdetect,
1556                                 bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1557                 __raw_writel(gpio_context[i].dataout,
1558                                 bank->base + OMAP24XX_GPIO_DATAOUT);
1559         }
1560 }
1561 #endif
1562
1563 static struct platform_driver omap_gpio_driver = {
1564         .probe          = omap_gpio_probe,
1565         .driver         = {
1566                 .name   = "omap_gpio",
1567         },
1568 };
1569
1570 /*
1571  * gpio driver register needs to be done before
1572  * machine_init functions access gpio APIs.
1573  * Hence omap_gpio_drv_reg() is a postcore_initcall.
1574  */
1575 static int __init omap_gpio_drv_reg(void)
1576 {
1577         return platform_driver_register(&omap_gpio_driver);
1578 }
1579 postcore_initcall(omap_gpio_drv_reg);
1580
1581 static int __init omap_gpio_sysinit(void)
1582 {
1583         mpuio_init();
1584
1585 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP2PLUS)
1586         if (cpu_is_omap16xx() || cpu_class_is_omap2())
1587                 register_syscore_ops(&omap_gpio_syscore_ops);
1588 #endif
1589
1590         return 0;
1591 }
1592
1593 arch_initcall(omap_gpio_sysinit);