drivers/gpu/drm/amd/amdgpu/amdgpu_virt.c

   1 /*
   2  * Copyright 2016 Advanced Micro Devices, Inc.
   3  *
   4  * Permission is hereby granted, free of charge, to any person obtaining a
   5  * copy of this software and associated documentation files (the "Software"),
   6  * to deal in the Software without restriction, including without limitation
   7  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
   8  * and/or sell copies of the Software, and to permit persons to whom the
   9  * Software is furnished to do so, subject to the following conditions:
  10  *
  11  * The above copyright notice and this permission notice shall be included in
  12  * all copies or substantial portions of the Software.
  13  *
  14  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  15  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  16  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  17  * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
  18  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  19  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  20  * OTHER DEALINGS IN THE SOFTWARE.
  21  *
  22  */
  23
  24 #include "amdgpu.h"
  25
  26 int amdgpu_allocate_static_csa(struct amdgpu_device *adev)
  27 {
  28         int r;
  29         void *ptr;
  30
  31         r = amdgpu_bo_create_kernel(adev, AMDGPU_CSA_SIZE, PAGE_SIZE,
  32                                 AMDGPU_GEM_DOMAIN_VRAM, &adev->virt.csa_obj,
  33                                 &adev->virt.csa_vmid0_addr, &ptr);
  34         if (r)
  35                 return r;
  36
  37         memset(ptr, 0, AMDGPU_CSA_SIZE);
  38         return 0;
  39 }
  40
  41 /*
  42  * amdgpu_map_static_csa should be called during amdgpu_vm_init
  43  * it maps virtual address "AMDGPU_VA_RESERVED_SIZE - AMDGPU_CSA_SIZE"
  44  * to this VM, and each command submission of GFX should use this virtual
  45  * address within META_DATA init package to support SRIOV gfx preemption.
  46  */
  47
  48 int amdgpu_map_static_csa(struct amdgpu_device *adev, struct amdgpu_vm *vm)
  49 {
  50         int r;
  51         struct amdgpu_bo_va *bo_va;
  52         struct ww_acquire_ctx ticket;
  53         struct list_head list;
  54         struct amdgpu_bo_list_entry pd;
  55         struct ttm_validate_buffer csa_tv;
  56
  57         INIT_LIST_HEAD(&list);
  58         INIT_LIST_HEAD(&csa_tv.head);
  59         csa_tv.bo = &adev->virt.csa_obj->tbo;
  60         csa_tv.shared = true;
  61
  62         list_add(&csa_tv.head, &list);
  63         amdgpu_vm_get_pd_bo(vm, &list, &pd);
  64
  65         r = ttm_eu_reserve_buffers(&ticket, &list, true, NULL);
  66         if (r) {
  67                 DRM_ERROR("failed to reserve CSA,PD BOs: err=%d\n", r);
  68                 return r;
  69         }
  70
  71         bo_va = amdgpu_vm_bo_add(adev, vm, adev->virt.csa_obj);
  72         if (!bo_va) {
  73                 ttm_eu_backoff_reservation(&ticket, &list);
  74                 DRM_ERROR("failed to create bo_va for static CSA\n");
  75                 return -ENOMEM;
  76         }
  77
  78         r = amdgpu_vm_alloc_pts(adev, bo_va->vm, AMDGPU_CSA_VADDR,
  79                                    AMDGPU_CSA_SIZE);
  80         if (r) {
  81                 DRM_ERROR("failed to allocate pts for static CSA, err=%d\n", r);
  82                 amdgpu_vm_bo_rmv(adev, bo_va);
  83                 ttm_eu_backoff_reservation(&ticket, &list);
  84                 return r;
  85         }
  86
  87         r = amdgpu_vm_bo_map(adev, bo_va, AMDGPU_CSA_VADDR, 0,AMDGPU_CSA_SIZE,
  88                                                 AMDGPU_PTE_READABLE | AMDGPU_PTE_WRITEABLE |
  89                                                 AMDGPU_PTE_EXECUTABLE);
  90
  91         if (r) {
  92                 DRM_ERROR("failed to do bo_map on static CSA, err=%d\n", r);
  93                 amdgpu_vm_bo_rmv(adev, bo_va);
  94                 ttm_eu_backoff_reservation(&ticket, &list);
  95                 return r;
  96         }
  97
  98         vm->csa_bo_va = bo_va;
  99         ttm_eu_backoff_reservation(&ticket, &list);
 100         return 0;
 101 }
 102
 103 void amdgpu_virt_init_setting(struct amdgpu_device *adev)
 104 {
 105         /* enable virtual display */
 106         adev->mode_info.num_crtc = 1;
 107         adev->enable_virtual_display = true;
 108
 109         mutex_init(&adev->virt.lock_kiq);
 110         mutex_init(&adev->virt.lock_reset);
 111 }
 112
 113 uint32_t amdgpu_virt_kiq_rreg(struct amdgpu_device *adev, uint32_t reg)
 114 {
 115         signed long r;
 116         uint32_t val;
 117         struct dma_fence *f;
 118         struct amdgpu_kiq *kiq = &adev->gfx.kiq;
 119         struct amdgpu_ring *ring = &kiq->ring;
 120
 121         BUG_ON(!ring->funcs->emit_rreg);
 122
 123         mutex_lock(&adev->virt.lock_kiq);
 124         amdgpu_ring_alloc(ring, 32);
 125         amdgpu_ring_emit_rreg(ring, reg);
 126         amdgpu_fence_emit(ring, &f);
 127         amdgpu_ring_commit(ring);
 128         mutex_unlock(&adev->virt.lock_kiq);
 129
 130         r = dma_fence_wait(f, false);
 131         if (r)
 132                 DRM_ERROR("wait for kiq fence error: %ld.\n", r);
 133         dma_fence_put(f);
 134
 135         val = adev->wb.wb[adev->virt.reg_val_offs];
 136
 137         return val;
 138 }
 139
 140 void amdgpu_virt_kiq_wreg(struct amdgpu_device *adev, uint32_t reg, uint32_t v)
 141 {
 142         signed long r;
 143         struct dma_fence *f;
 144         struct amdgpu_kiq *kiq = &adev->gfx.kiq;
 145         struct amdgpu_ring *ring = &kiq->ring;
 146
 147         BUG_ON(!ring->funcs->emit_wreg);
 148
 149         mutex_lock(&adev->virt.lock_kiq);
 150         amdgpu_ring_alloc(ring, 32);
 151         amdgpu_ring_emit_wreg(ring, reg, v);
 152         amdgpu_fence_emit(ring, &f);
 153         amdgpu_ring_commit(ring);
 154         mutex_unlock(&adev->virt.lock_kiq);
 155
 156         r = dma_fence_wait(f, false);
 157         if (r)
 158                 DRM_ERROR("wait for kiq fence error: %ld.\n", r);
 159         dma_fence_put(f);
 160 }
 161
 162 /**
 163  * amdgpu_virt_request_full_gpu() - request full gpu access
 164  * @amdgpu:     amdgpu device.
 165  * @init:       is driver init time.
 166  * When start to init/fini driver, first need to request full gpu access.
 167  * Return: Zero if request success, otherwise will return error.
 168  */
 169 int amdgpu_virt_request_full_gpu(struct amdgpu_device *adev, bool init)
 170 {
 171         struct amdgpu_virt *virt = &adev->virt;
 172         int r;
 173
 174         if (virt->ops && virt->ops->req_full_gpu) {
 175                 r = virt->ops->req_full_gpu(adev, init);
 176                 if (r)
 177                         return r;
 178
 179                 adev->virt.caps &= ~AMDGPU_SRIOV_CAPS_RUNTIME;
 180         }
 181
 182         return 0;
 183 }
 184
 185 /**
 186  * amdgpu_virt_release_full_gpu() - release full gpu access
 187  * @amdgpu:     amdgpu device.
 188  * @init:       is driver init time.
 189  * When finishing driver init/fini, need to release full gpu access.
 190  * Return: Zero if release success, otherwise will returen error.
 191  */
 192 int amdgpu_virt_release_full_gpu(struct amdgpu_device *adev, bool init)
 193 {
 194         struct amdgpu_virt *virt = &adev->virt;
 195         int r;
 196
 197         if (virt->ops && virt->ops->rel_full_gpu) {
 198                 r = virt->ops->rel_full_gpu(adev, init);
 199                 if (r)
 200                         return r;
 201
 202                 adev->virt.caps |= AMDGPU_SRIOV_CAPS_RUNTIME;
 203         }
 204         return 0;
 205 }
 206
 207 /**
 208  * amdgpu_virt_reset_gpu() - reset gpu
 209  * @amdgpu:     amdgpu device.
 210  * Send reset command to GPU hypervisor to reset GPU that VM is using
 211  * Return: Zero if reset success, otherwise will return error.
 212  */
 213 int amdgpu_virt_reset_gpu(struct amdgpu_device *adev)
 214 {
 215         struct amdgpu_virt *virt = &adev->virt;
 216         int r;
 217
 218         if (virt->ops && virt->ops->reset_gpu) {
 219                 r = virt->ops->reset_gpu(adev);
 220                 if (r)
 221                         return r;
 222
 223                 adev->virt.caps &= ~AMDGPU_SRIOV_CAPS_RUNTIME;
 224         }
 225
 226         return 0;
 227 }
 228
 229 /**
 230  * amdgpu_virt_alloc_mm_table() - alloc memory for mm table
 231  * @amdgpu:     amdgpu device.
 232  * MM table is used by UVD and VCE for its initialization
 233  * Return: Zero if allocate success.
 234  */
 235 int amdgpu_virt_alloc_mm_table(struct amdgpu_device *adev)
 236 {
 237         int r;
 238
 239         if (!amdgpu_sriov_vf(adev) || adev->virt.mm_table.gpu_addr)
 240                 return 0;
 241
 242         r = amdgpu_bo_create_kernel(adev, PAGE_SIZE, PAGE_SIZE,
 243                                     AMDGPU_GEM_DOMAIN_VRAM,
 244                                     &adev->virt.mm_table.bo,
 245                                     &adev->virt.mm_table.gpu_addr,
 246                                     (void *)&adev->virt.mm_table.cpu_addr);
 247         if (r) {
 248                 DRM_ERROR("failed to alloc mm table and error = %d.\n", r);
 249                 return r;
 250         }
 251
 252         memset((void *)adev->virt.mm_table.cpu_addr, 0, PAGE_SIZE);
 253         DRM_INFO("MM table gpu addr = 0x%llx, cpu addr = %p.\n",
 254                  adev->virt.mm_table.gpu_addr,
 255                  adev->virt.mm_table.cpu_addr);
 256         return 0;
 257 }
 258
 259 /**
 260  * amdgpu_virt_free_mm_table() - free mm table memory
 261  * @amdgpu:     amdgpu device.
 262  * Free MM table memory
 263  */
 264 void amdgpu_virt_free_mm_table(struct amdgpu_device *adev)
 265 {
 266         if (!amdgpu_sriov_vf(adev) || !adev->virt.mm_table.gpu_addr)
 267                 return;
 268
 269         amdgpu_bo_free_kernel(&adev->virt.mm_table.bo,
 270                               &adev->virt.mm_table.gpu_addr,
 271                               (void *)&adev->virt.mm_table.cpu_addr);
 272         adev->virt.mm_table.gpu_addr = 0;
 273 }