drivers/gpu/drm/i915/i915_drv.h

   1 /* i915_drv.h -- Private header for the I915 driver -*- linux-c -*-
   2  */
   3 /*
   4  *
   5  * Copyright 2003 Tungsten Graphics, Inc., Cedar Park, Texas.
   6  * All Rights Reserved.
   7  *
   8  * Permission is hereby granted, free of charge, to any person obtaining a
   9  * copy of this software and associated documentation files (the
  10  * "Software"), to deal in the Software without restriction, including
  11  * without limitation the rights to use, copy, modify, merge, publish,
  12  * distribute, sub license, and/or sell copies of the Software, and to
  13  * permit persons to whom the Software is furnished to do so, subject to
  14  * the following conditions:
  15  *
  16  * The above copyright notice and this permission notice (including the
  17  * next paragraph) shall be included in all copies or substantial portions
  18  * of the Software.
  19  *
  20  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS
  21  * OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  22  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT.
  23  * IN NO EVENT SHALL TUNGSTEN GRAPHICS AND/OR ITS SUPPLIERS BE LIABLE FOR
  24  * ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT,
  25  * TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE
  26  * SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.
  27  *
  28  */
  29
  30 #ifndef _I915_DRV_H_
  31 #define _I915_DRV_H_
  32
  33 #include "i915_reg.h"
  34 #include <linux/io-mapping.h>
  35
  36 /* General customization:
  37  */
  38
  39 #define DRIVER_AUTHOR           "Tungsten Graphics, Inc."
  40
  41 #define DRIVER_NAME             "i915"
  42 #define DRIVER_DESC             "Intel Graphics"
  43 #define DRIVER_DATE             "20080730"
  44
  45 enum pipe {
  46         PIPE_A = 0,
  47         PIPE_B,
  48 };
  49
  50 #define I915_NUM_PIPE   2
  51
  52 /* Interface history:
  53  *
  54  * 1.1: Original.
  55  * 1.2: Add Power Management
  56  * 1.3: Add vblank support
  57  * 1.4: Fix cmdbuffer path, add heap destroy
  58  * 1.5: Add vblank pipe configuration
  59  * 1.6: - New ioctl for scheduling buffer swaps on vertical blank
  60  *      - Support vertical blank on secondary display pipe
  61  */
  62 #define DRIVER_MAJOR            1
  63 #define DRIVER_MINOR            6
  64 #define DRIVER_PATCHLEVEL       0
  65
  66 #define WATCH_COHERENCY 0
  67 #define WATCH_BUF       0
  68 #define WATCH_EXEC      0
  69 #define WATCH_LRU       0
  70 #define WATCH_RELOC     0
  71 #define WATCH_INACTIVE  0
  72 #define WATCH_PWRITE    0
  73
  74 typedef struct _drm_i915_ring_buffer {
  75         int tail_mask;
  76         unsigned long Size;
  77         u8 *virtual_start;
  78         int head;
  79         int tail;
  80         int space;
  81         drm_local_map_t map;
  82         struct drm_gem_object *ring_obj;
  83 } drm_i915_ring_buffer_t;
  84
  85 struct mem_block {
  86         struct mem_block *next;
  87         struct mem_block *prev;
  88         int start;
  89         int size;
  90         struct drm_file *file_priv; /* NULL: free, -1: heap, other: real files */
  91 };
  92
  93 struct opregion_header;
  94 struct opregion_acpi;
  95 struct opregion_swsci;
  96 struct opregion_asle;
  97
  98 struct intel_opregion {
  99         struct opregion_header *header;
 100         struct opregion_acpi *acpi;
 101         struct opregion_swsci *swsci;
 102         struct opregion_asle *asle;
 103         int enabled;
 104 };
 105
 106 struct drm_i915_master_private {
 107         drm_local_map_t *sarea;
 108         struct _drm_i915_sarea *sarea_priv;
 109 };
 110 #define I915_FENCE_REG_NONE -1
 111
 112 struct drm_i915_fence_reg {
 113         struct drm_gem_object *obj;
 114 };
 115
 116 typedef struct drm_i915_private {
 117         struct drm_device *dev;
 118
 119         int has_gem;
 120
 121         void __iomem *regs;
 122
 123         drm_i915_ring_buffer_t ring;
 124
 125         drm_dma_handle_t *status_page_dmah;
 126         void *hw_status_page;
 127         dma_addr_t dma_status_page;
 128         uint32_t counter;
 129         unsigned int status_gfx_addr;
 130         drm_local_map_t hws_map;
 131         struct drm_gem_object *hws_obj;
 132
 133         unsigned int cpp;
 134         int back_offset;
 135         int front_offset;
 136         int current_page;
 137         int page_flipping;
 138
 139         wait_queue_head_t irq_queue;
 140         atomic_t irq_received;
 141         /** Protects user_irq_refcount and irq_mask_reg */
 142         spinlock_t user_irq_lock;
 143         /** Refcount for i915_user_irq_get() versus i915_user_irq_put(). */
 144         int user_irq_refcount;
 145         /** Cached value of IMR to avoid reads in updating the bitfield */
 146         u32 irq_mask_reg;
 147         u32 pipestat[2];
 148
 149         int tex_lru_log_granularity;
 150         int allow_batchbuffer;
 151         struct mem_block *agp_heap;
 152         unsigned int sr01, adpa, ppcr, dvob, dvoc, lvds;
 153         int vblank_pipe;
 154
 155         struct intel_opregion opregion;
 156
 157         struct drm_i915_fence_reg fence_regs[16]; /* assume 965 */
 158         int fence_reg_start; /* 4 if userland hasn't ioctl'd us yet */
 159         int num_fence_regs; /* 8 on pre-965, 16 otherwise */
 160
 161         /* Register state */
 162         u8 saveLBB;
 163         u32 saveDSPACNTR;
 164         u32 saveDSPBCNTR;
 165         u32 saveDSPARB;
 166         u32 saveRENDERSTANDBY;
 167         u32 saveHWS;
 168         u32 savePIPEACONF;
 169         u32 savePIPEBCONF;
 170         u32 savePIPEASRC;
 171         u32 savePIPEBSRC;
 172         u32 saveFPA0;
 173         u32 saveFPA1;
 174         u32 saveDPLL_A;
 175         u32 saveDPLL_A_MD;
 176         u32 saveHTOTAL_A;
 177         u32 saveHBLANK_A;
 178         u32 saveHSYNC_A;
 179         u32 saveVTOTAL_A;
 180         u32 saveVBLANK_A;
 181         u32 saveVSYNC_A;
 182         u32 saveBCLRPAT_A;
 183         u32 savePIPEASTAT;
 184         u32 saveDSPASTRIDE;
 185         u32 saveDSPASIZE;
 186         u32 saveDSPAPOS;
 187         u32 saveDSPAADDR;
 188         u32 saveDSPASURF;
 189         u32 saveDSPATILEOFF;
 190         u32 savePFIT_PGM_RATIOS;
 191         u32 saveBLC_PWM_CTL;
 192         u32 saveBLC_PWM_CTL2;
 193         u32 saveFPB0;
 194         u32 saveFPB1;
 195         u32 saveDPLL_B;
 196         u32 saveDPLL_B_MD;
 197         u32 saveHTOTAL_B;
 198         u32 saveHBLANK_B;
 199         u32 saveHSYNC_B;
 200         u32 saveVTOTAL_B;
 201         u32 saveVBLANK_B;
 202         u32 saveVSYNC_B;
 203         u32 saveBCLRPAT_B;
 204         u32 savePIPEBSTAT;
 205         u32 saveDSPBSTRIDE;
 206         u32 saveDSPBSIZE;
 207         u32 saveDSPBPOS;
 208         u32 saveDSPBADDR;
 209         u32 saveDSPBSURF;
 210         u32 saveDSPBTILEOFF;
 211         u32 saveVGA0;
 212         u32 saveVGA1;
 213         u32 saveVGA_PD;
 214         u32 saveVGACNTRL;
 215         u32 saveADPA;
 216         u32 saveLVDS;
 217         u32 savePP_ON_DELAYS;
 218         u32 savePP_OFF_DELAYS;
 219         u32 saveDVOA;
 220         u32 saveDVOB;
 221         u32 saveDVOC;
 222         u32 savePP_ON;
 223         u32 savePP_OFF;
 224         u32 savePP_CONTROL;
 225         u32 savePP_DIVISOR;
 226         u32 savePFIT_CONTROL;
 227         u32 save_palette_a[256];
 228         u32 save_palette_b[256];
 229         u32 saveFBC_CFB_BASE;
 230         u32 saveFBC_LL_BASE;
 231         u32 saveFBC_CONTROL;
 232         u32 saveFBC_CONTROL2;
 233         u32 saveIER;
 234         u32 saveIIR;
 235         u32 saveIMR;
 236         u32 saveCACHE_MODE_0;
 237         u32 saveD_STATE;
 238         u32 saveCG_2D_DIS;
 239         u32 saveMI_ARB_STATE;
 240         u32 saveSWF0[16];
 241         u32 saveSWF1[16];
 242         u32 saveSWF2[3];
 243         u8 saveMSR;
 244         u8 saveSR[8];
 245         u8 saveGR[25];
 246         u8 saveAR_INDEX;
 247         u8 saveAR[21];
 248         u8 saveDACMASK;
 249         u8 saveDACDATA[256*3]; /* 256 3-byte colors */
 250         u8 saveCR[37];
 251
 252         struct {
 253                 struct drm_mm gtt_space;
 254
 255                 struct io_mapping *gtt_mapping;
 256
 257                 /**
 258                  * List of objects currently involved in rendering from the
 259                  * ringbuffer.
 260                  *
 261                  * Includes buffers having the contents of their GPU caches
 262                  * flushed, not necessarily primitives.  last_rendering_seqno
 263                  * represents when the rendering involved will be completed.
 264                  *
 265                  * A reference is held on the buffer while on this list.
 266                  */
 267                 struct list_head active_list;
 268
 269                 /**
 270                  * List of objects which are not in the ringbuffer but which
 271                  * still have a write_domain which needs to be flushed before
 272                  * unbinding.
 273                  *
 274                  * last_rendering_seqno is 0 while an object is in this list.
 275                  *
 276                  * A reference is held on the buffer while on this list.
 277                  */
 278                 struct list_head flushing_list;
 279
 280                 /**
 281                  * LRU list of objects which are not in the ringbuffer and
 282                  * are ready to unbind, but are still in the GTT.
 283                  *
 284                  * last_rendering_seqno is 0 while an object is in this list.
 285                  *
 286                  * A reference is not held on the buffer while on this list,
 287                  * as merely being GTT-bound shouldn't prevent its being
 288                  * freed, and we'll pull it off the list in the free path.
 289                  */
 290                 struct list_head inactive_list;
 291
 292                 /**
 293                  * List of breadcrumbs associated with GPU requests currently
 294                  * outstanding.
 295                  */
 296                 struct list_head request_list;
 297
 298                 /**
 299                  * We leave the user IRQ off as much as possible,
 300                  * but this means that requests will finish and never
 301                  * be retired once the system goes idle. Set a timer to
 302                  * fire periodically while the ring is running. When it
 303                  * fires, go retire requests.
 304                  */
 305                 struct delayed_work retire_work;
 306
 307                 uint32_t next_gem_seqno;
 308
 309                 /**
 310                  * Waiting sequence number, if any
 311                  */
 312                 uint32_t waiting_gem_seqno;
 313
 314                 /**
 315                  * Last seq seen at irq time
 316                  */
 317                 uint32_t irq_gem_seqno;
 318
 319                 /**
 320                  * Flag if the X Server, and thus DRM, is not currently in
 321                  * control of the device.
 322                  *
 323                  * This is set between LeaveVT and EnterVT.  It needs to be
 324                  * replaced with a semaphore.  It also needs to be
 325                  * transitioned away from for kernel modesetting.
 326                  */
 327                 int suspended;
 328
 329                 /**
 330                  * Flag if the hardware appears to be wedged.
 331                  *
 332                  * This is set when attempts to idle the device timeout.
 333                  * It prevents command submission from occuring and makes
 334                  * every pending request fail
 335                  */
 336                 int wedged;
 337
 338                 /** Bit 6 swizzling required for X tiling */
 339                 uint32_t bit_6_swizzle_x;
 340                 /** Bit 6 swizzling required for Y tiling */
 341                 uint32_t bit_6_swizzle_y;
 342         } mm;
 343 } drm_i915_private_t;
 344
 345 /** driver private structure attached to each drm_gem_object */
 346 struct drm_i915_gem_object {
 347         struct drm_gem_object *obj;
 348
 349         /** Current space allocated to this object in the GTT, if any. */
 350         struct drm_mm_node *gtt_space;
 351
 352         /** This object's place on the active/flushing/inactive lists */
 353         struct list_head list;
 354
 355         /**
 356          * This is set if the object is on the active or flushing lists
 357          * (has pending rendering), and is not set if it's on inactive (ready
 358          * to be unbound).
 359          */
 360         int active;
 361
 362         /**
 363          * This is set if the object has been written to since last bound
 364          * to the GTT
 365          */
 366         int dirty;
 367
 368         /** AGP memory structure for our GTT binding. */
 369         DRM_AGP_MEM *agp_mem;
 370
 371         struct page **page_list;
 372
 373         /**
 374          * Current offset of the object in GTT space.
 375          *
 376          * This is the same as gtt_space->start
 377          */
 378         uint32_t gtt_offset;
 379         /**
 380          * Required alignment for the object
 381          */
 382         uint32_t gtt_alignment;
 383         /**
 384          * Fake offset for use by mmap(2)
 385          */
 386         uint64_t mmap_offset;
 387
 388         /**
 389          * Fence register bits (if any) for this object.  Will be set
 390          * as needed when mapped into the GTT.
 391          * Protected by dev->struct_mutex.
 392          */
 393         int fence_reg;
 394
 395         /** Boolean whether this object has a valid gtt offset. */
 396         int gtt_bound;
 397
 398         /** How many users have pinned this object in GTT space */
 399         int pin_count;
 400
 401         /** Breadcrumb of last rendering to the buffer. */
 402         uint32_t last_rendering_seqno;
 403
 404         /** Current tiling mode for the object. */
 405         uint32_t tiling_mode;
 406         uint32_t stride;
 407
 408         /** AGP mapping type (AGP_USER_MEMORY or AGP_USER_CACHED_MEMORY */
 409         uint32_t agp_type;
 410
 411         /**
 412          * If present, while GEM_DOMAIN_CPU is in the read domain this array
 413          * flags which individual pages are valid.
 414          */
 415         uint8_t *page_cpu_valid;
 416 };
 417
 418 /**
 419  * Request queue structure.
 420  *
 421  * The request queue allows us to note sequence numbers that have been emitted
 422  * and may be associated with active buffers to be retired.
 423  *
 424  * By keeping this list, we can avoid having to do questionable
 425  * sequence-number comparisons on buffer last_rendering_seqnos, and associate
 426  * an emission time with seqnos for tracking how far ahead of the GPU we are.
 427  */
 428 struct drm_i915_gem_request {
 429         /** GEM sequence number associated with this request. */
 430         uint32_t seqno;
 431
 432         /** Time at which this request was emitted, in jiffies. */
 433         unsigned long emitted_jiffies;
 434
 435         struct list_head list;
 436 };
 437
 438 struct drm_i915_file_private {
 439         struct {
 440                 uint32_t last_gem_seqno;
 441                 uint32_t last_gem_throttle_seqno;
 442         } mm;
 443 };
 444
 445 extern struct drm_ioctl_desc i915_ioctls[];
 446 extern int i915_max_ioctl;
 447
 448 extern int i915_master_create(struct drm_device *dev, struct drm_master *master);
 449 extern void i915_master_destroy(struct drm_device *dev, struct drm_master *master);
 450
 451                                 /* i915_dma.c */
 452 extern void i915_kernel_lost_context(struct drm_device * dev);
 453 extern int i915_driver_load(struct drm_device *, unsigned long flags);
 454 extern int i915_driver_unload(struct drm_device *);
 455 extern int i915_driver_open(struct drm_device *dev, struct drm_file *file_priv);
 456 extern void i915_driver_lastclose(struct drm_device * dev);
 457 extern void i915_driver_preclose(struct drm_device *dev,
 458                                  struct drm_file *file_priv);
 459 extern void i915_driver_postclose(struct drm_device *dev,
 460                                   struct drm_file *file_priv);
 461 extern int i915_driver_device_is_agp(struct drm_device * dev);
 462 extern long i915_compat_ioctl(struct file *filp, unsigned int cmd,
 463                               unsigned long arg);
 464 extern int i915_emit_box(struct drm_device *dev,
 465                          struct drm_clip_rect __user *boxes,
 466                          int i, int DR1, int DR4);
 467
 468 /* i915_irq.c */
 469 extern int i915_irq_emit(struct drm_device *dev, void *data,
 470                          struct drm_file *file_priv);
 471 extern int i915_irq_wait(struct drm_device *dev, void *data,
 472                          struct drm_file *file_priv);
 473 void i915_user_irq_get(struct drm_device *dev);
 474 void i915_user_irq_put(struct drm_device *dev);
 475
 476 extern irqreturn_t i915_driver_irq_handler(DRM_IRQ_ARGS);
 477 extern void i915_driver_irq_preinstall(struct drm_device * dev);
 478 extern int i915_driver_irq_postinstall(struct drm_device *dev);
 479 extern void i915_driver_irq_uninstall(struct drm_device * dev);
 480 extern int i915_vblank_pipe_set(struct drm_device *dev, void *data,
 481                                 struct drm_file *file_priv);
 482 extern int i915_vblank_pipe_get(struct drm_device *dev, void *data,
 483                                 struct drm_file *file_priv);
 484 extern int i915_enable_vblank(struct drm_device *dev, int crtc);
 485 extern void i915_disable_vblank(struct drm_device *dev, int crtc);
 486 extern u32 i915_get_vblank_counter(struct drm_device *dev, int crtc);
 487 extern int i915_vblank_swap(struct drm_device *dev, void *data,
 488                             struct drm_file *file_priv);
 489 extern void i915_enable_irq(drm_i915_private_t *dev_priv, u32 mask);
 490
 491 void
 492 i915_enable_pipestat(drm_i915_private_t *dev_priv, int pipe, u32 mask);
 493
 494 void
 495 i915_disable_pipestat(drm_i915_private_t *dev_priv, int pipe, u32 mask);
 496
 497
 498 /* i915_mem.c */
 499 extern int i915_mem_alloc(struct drm_device *dev, void *data,
 500                           struct drm_file *file_priv);
 501 extern int i915_mem_free(struct drm_device *dev, void *data,
 502                          struct drm_file *file_priv);
 503 extern int i915_mem_init_heap(struct drm_device *dev, void *data,
 504                               struct drm_file *file_priv);
 505 extern int i915_mem_destroy_heap(struct drm_device *dev, void *data,
 506                                  struct drm_file *file_priv);
 507 extern void i915_mem_takedown(struct mem_block **heap);
 508 extern void i915_mem_release(struct drm_device * dev,
 509                              struct drm_file *file_priv, struct mem_block *heap);
 510 /* i915_gem.c */
 511 int i915_gem_init_ioctl(struct drm_device *dev, void *data,
 512                         struct drm_file *file_priv);
 513 int i915_gem_create_ioctl(struct drm_device *dev, void *data,
 514                           struct drm_file *file_priv);
 515 int i915_gem_pread_ioctl(struct drm_device *dev, void *data,
 516                          struct drm_file *file_priv);
 517 int i915_gem_pwrite_ioctl(struct drm_device *dev, void *data,
 518                           struct drm_file *file_priv);
 519 int i915_gem_mmap_ioctl(struct drm_device *dev, void *data,
 520                         struct drm_file *file_priv);
 521 int i915_gem_mmap_gtt_ioctl(struct drm_device *dev, void *data,
 522                         struct drm_file *file_priv);
 523 int i915_gem_set_domain_ioctl(struct drm_device *dev, void *data,
 524                               struct drm_file *file_priv);
 525 int i915_gem_sw_finish_ioctl(struct drm_device *dev, void *data,
 526                              struct drm_file *file_priv);
 527 int i915_gem_execbuffer(struct drm_device *dev, void *data,
 528                         struct drm_file *file_priv);
 529 int i915_gem_pin_ioctl(struct drm_device *dev, void *data,
 530                        struct drm_file *file_priv);
 531 int i915_gem_unpin_ioctl(struct drm_device *dev, void *data,
 532                          struct drm_file *file_priv);
 533 int i915_gem_busy_ioctl(struct drm_device *dev, void *data,
 534                         struct drm_file *file_priv);
 535 int i915_gem_throttle_ioctl(struct drm_device *dev, void *data,
 536                             struct drm_file *file_priv);
 537 int i915_gem_entervt_ioctl(struct drm_device *dev, void *data,
 538                            struct drm_file *file_priv);
 539 int i915_gem_leavevt_ioctl(struct drm_device *dev, void *data,
 540                            struct drm_file *file_priv);
 541 int i915_gem_set_tiling(struct drm_device *dev, void *data,
 542                         struct drm_file *file_priv);
 543 int i915_gem_get_tiling(struct drm_device *dev, void *data,
 544                         struct drm_file *file_priv);
 545 int i915_gem_get_aperture_ioctl(struct drm_device *dev, void *data,
 546                                 struct drm_file *file_priv);
 547 void i915_gem_load(struct drm_device *dev);
 548 int i915_gem_proc_init(struct drm_minor *minor);
 549 void i915_gem_proc_cleanup(struct drm_minor *minor);
 550 int i915_gem_init_object(struct drm_gem_object *obj);
 551 void i915_gem_free_object(struct drm_gem_object *obj);
 552 int i915_gem_object_pin(struct drm_gem_object *obj, uint32_t alignment);
 553 void i915_gem_object_unpin(struct drm_gem_object *obj);
 554 void i915_gem_lastclose(struct drm_device *dev);
 555 uint32_t i915_get_gem_seqno(struct drm_device *dev);
 556 void i915_gem_retire_requests(struct drm_device *dev);
 557 void i915_gem_retire_work_handler(struct work_struct *work);
 558 void i915_gem_clflush_object(struct drm_gem_object *obj);
 559 int i915_gem_fault(struct vm_area_struct *vma, struct vm_fault *vmf);
 560
 561 /* i915_gem_tiling.c */
 562 void i915_gem_detect_bit_6_swizzle(struct drm_device *dev);
 563
 564 /* i915_gem_debug.c */
 565 void i915_gem_dump_object(struct drm_gem_object *obj, int len,
 566                           const char *where, uint32_t mark);
 567 #if WATCH_INACTIVE
 568 void i915_verify_inactive(struct drm_device *dev, char *file, int line);
 569 #else
 570 #define i915_verify_inactive(dev, file, line)
 571 #endif
 572 void i915_gem_object_check_coherency(struct drm_gem_object *obj, int handle);
 573 void i915_gem_dump_object(struct drm_gem_object *obj, int len,
 574                           const char *where, uint32_t mark);
 575 void i915_dump_lru(struct drm_device *dev, const char *where);
 576
 577 /* i915_suspend.c */
 578 extern int i915_save_state(struct drm_device *dev);
 579 extern int i915_restore_state(struct drm_device *dev);
 580
 581 /* i915_suspend.c */
 582 extern int i915_save_state(struct drm_device *dev);
 583 extern int i915_restore_state(struct drm_device *dev);
 584
 585 #ifdef CONFIG_ACPI
 586 /* i915_opregion.c */
 587 extern int intel_opregion_init(struct drm_device *dev);
 588 extern void intel_opregion_free(struct drm_device *dev);
 589 extern void opregion_asle_intr(struct drm_device *dev);
 590 extern void opregion_enable_asle(struct drm_device *dev);
 591 #else
 592 static inline int intel_opregion_init(struct drm_device *dev) { return 0; }
 593 static inline void intel_opregion_free(struct drm_device *dev) { return; }
 594 static inline void opregion_asle_intr(struct drm_device *dev) { return; }
 595 static inline void opregion_enable_asle(struct drm_device *dev) { return; }
 596 #endif
 597
 598 /**
 599  * Lock test for when it's just for synchronization of ring access.
 600  *
 601  * In that case, we don't need to do it when GEM is initialized as nobody else
 602  * has access to the ring.
 603  */
 604 #define RING_LOCK_TEST_WITH_RETURN(dev, file_priv) do {                 \
 605         if (((drm_i915_private_t *)dev->dev_private)->ring.ring_obj == NULL) \
 606                 LOCK_TEST_WITH_RETURN(dev, file_priv);                  \
 607 } while (0)
 608
 609 #define I915_READ(reg)          readl(dev_priv->regs + (reg))
 610 #define I915_WRITE(reg, val)     writel(val, dev_priv->regs + (reg))
 611 #define I915_READ16(reg)        readw(dev_priv->regs + (reg))
 612 #define I915_WRITE16(reg, val)  writel(val, dev_priv->regs + (reg))
 613 #define I915_READ8(reg)         readb(dev_priv->regs + (reg))
 614 #define I915_WRITE8(reg, val)   writeb(val, dev_priv->regs + (reg))
 615 #ifdef writeq
 616 #define I915_WRITE64(reg, val)  writeq(val, dev_priv->regs + (reg))
 617 #else
 618 #define I915_WRITE64(reg, val)  (writel(val, dev_priv->regs + (reg)), \
 619                                  writel(upper_32_bits(val), dev_priv->regs + \
 620                                         (reg) + 4))
 621 #endif
 622
 623 #define I915_VERBOSE 0
 624
 625 #define RING_LOCALS     unsigned int outring, ringmask, outcount; \
 626                         volatile char *virt;
 627
 628 #define BEGIN_LP_RING(n) do {                           \
 629         if (I915_VERBOSE)                               \
 630                 DRM_DEBUG("BEGIN_LP_RING(%d)\n", (n));  \
 631         if (dev_priv->ring.space < (n)*4)               \
 632                 i915_wait_ring(dev, (n)*4, __func__);           \
 633         outcount = 0;                                   \
 634         outring = dev_priv->ring.tail;                  \
 635         ringmask = dev_priv->ring.tail_mask;            \
 636         virt = dev_priv->ring.virtual_start;            \
 637 } while (0)
 638
 639 #define OUT_RING(n) do {                                        \
 640         if (I915_VERBOSE) DRM_DEBUG("   OUT_RING %x\n", (int)(n));      \
 641         *(volatile unsigned int *)(virt + outring) = (n);       \
 642         outcount++;                                             \
 643         outring += 4;                                           \
 644         outring &= ringmask;                                    \
 645 } while (0)
 646
 647 #define ADVANCE_LP_RING() do {                                          \
 648         if (I915_VERBOSE) DRM_DEBUG("ADVANCE_LP_RING %x\n", outring);   \
 649         dev_priv->ring.tail = outring;                                  \
 650         dev_priv->ring.space -= outcount * 4;                           \
 651         I915_WRITE(PRB0_TAIL, outring);                 \
 652 } while(0)
 653
 654 /**
 655  * Reads a dword out of the status page, which is written to from the command
 656  * queue by automatic updates, MI_REPORT_HEAD, MI_STORE_DATA_INDEX, or
 657  * MI_STORE_DATA_IMM.
 658  *
 659  * The following dwords have a reserved meaning:
 660  * 0x00: ISR copy, updated when an ISR bit not set in the HWSTAM changes.
 661  * 0x04: ring 0 head pointer
 662  * 0x05: ring 1 head pointer (915-class)
 663  * 0x06: ring 2 head pointer (915-class)
 664  * 0x10-0x1b: Context status DWords (GM45)
 665  * 0x1f: Last written status offset. (GM45)
 666  *
 667  * The area from dword 0x20 to 0x3ff is available for driver usage.
 668  */
 669 #define READ_HWSP(dev_priv, reg)  (((volatile u32*)(dev_priv->hw_status_page))[reg])
 670 #define READ_BREADCRUMB(dev_priv) READ_HWSP(dev_priv, I915_BREADCRUMB_INDEX)
 671 #define I915_GEM_HWS_INDEX              0x20
 672 #define I915_BREADCRUMB_INDEX           0x21
 673
 674 extern int i915_wait_ring(struct drm_device * dev, int n, const char *caller);
 675
 676 #define IS_I830(dev) ((dev)->pci_device == 0x3577)
 677 #define IS_845G(dev) ((dev)->pci_device == 0x2562)
 678 #define IS_I85X(dev) ((dev)->pci_device == 0x3582)
 679 #define IS_I855(dev) ((dev)->pci_device == 0x3582)
 680 #define IS_I865G(dev) ((dev)->pci_device == 0x2572)
 681
 682 #define IS_I915G(dev) ((dev)->pci_device == 0x2582 || (dev)->pci_device == 0x258a)
 683 #define IS_I915GM(dev) ((dev)->pci_device == 0x2592)
 684 #define IS_I945G(dev) ((dev)->pci_device == 0x2772)
 685 #define IS_I945GM(dev) ((dev)->pci_device == 0x27A2 ||\
 686                         (dev)->pci_device == 0x27AE)
 687 #define IS_I965G(dev) ((dev)->pci_device == 0x2972 || \
 688                        (dev)->pci_device == 0x2982 || \
 689                        (dev)->pci_device == 0x2992 || \
 690                        (dev)->pci_device == 0x29A2 || \
 691                        (dev)->pci_device == 0x2A02 || \
 692                        (dev)->pci_device == 0x2A12 || \
 693                        (dev)->pci_device == 0x2A42 || \
 694                        (dev)->pci_device == 0x2E02 || \
 695                        (dev)->pci_device == 0x2E12 || \
 696                        (dev)->pci_device == 0x2E22)
 697
 698 #define IS_I965GM(dev) ((dev)->pci_device == 0x2A02)
 699
 700 #define IS_GM45(dev) ((dev)->pci_device == 0x2A42)
 701
 702 #define IS_G4X(dev) ((dev)->pci_device == 0x2E02 || \
 703                      (dev)->pci_device == 0x2E12 || \
 704                      (dev)->pci_device == 0x2E22)
 705
 706 #define IS_G33(dev)    ((dev)->pci_device == 0x29C2 ||  \
 707                         (dev)->pci_device == 0x29B2 ||  \
 708                         (dev)->pci_device == 0x29D2)
 709
 710 #define IS_I9XX(dev) (IS_I915G(dev) || IS_I915GM(dev) || IS_I945G(dev) || \
 711                       IS_I945GM(dev) || IS_I965G(dev) || IS_G33(dev))
 712
 713 #define IS_MOBILE(dev) (IS_I830(dev) || IS_I85X(dev) || IS_I915GM(dev) || \
 714                         IS_I945GM(dev) || IS_I965GM(dev) || IS_GM45(dev))
 715
 716 #define I915_NEED_GFX_HWS(dev) (IS_G33(dev) || IS_GM45(dev) || IS_G4X(dev))
 717
 718 #define PRIMARY_RINGBUFFER_SIZE         (128*1024)
 719
 720 #endif