drivers/gpu/drm/i915/i915_gem_context.c

   1 /*
   2  * Copyright © 2011-2012 Intel Corporation
   3  *
   4  * Permission is hereby granted, free of charge, to any person obtaining a
   5  * copy of this software and associated documentation files (the "Software"),
   6  * to deal in the Software without restriction, including without limitation
   7  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
   8  * and/or sell copies of the Software, and to permit persons to whom the
   9  * Software is furnished to do so, subject to the following conditions:
  10  *
  11  * The above copyright notice and this permission notice (including the next
  12  * paragraph) shall be included in all copies or substantial portions of the
  13  * Software.
  14  *
  15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  16  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  17  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  18  * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
  19  * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING
  20  * FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS
  21  * IN THE SOFTWARE.
  22  *
  23  * Authors:
  24  *    Ben Widawsky <ben@bwidawsk.net>
  25  *
  26  */
  27
  28 /*
  29  * This file implements HW context support. On gen5+ a HW context consists of an
  30  * opaque GPU object which is referenced at times of context saves and restores.
  31  * With RC6 enabled, the context is also referenced as the GPU enters and exists
  32  * from RC6 (GPU has it's own internal power context, except on gen5). Though
  33  * something like a context does exist for the media ring, the code only
  34  * supports contexts for the render ring.
  35  *
  36  * In software, there is a distinction between contexts created by the user,
  37  * and the default HW context. The default HW context is used by GPU clients
  38  * that do not request setup of their own hardware context. The default
  39  * context's state is never restored to help prevent programming errors. This
  40  * would happen if a client ran and piggy-backed off another clients GPU state.
  41  * The default context only exists to give the GPU some offset to load as the
  42  * current to invoke a save of the context we actually care about. In fact, the
  43  * code could likely be constructed, albeit in a more complicated fashion, to
  44  * never use the default context, though that limits the driver's ability to
  45  * swap out, and/or destroy other contexts.
  46  *
  47  * All other contexts are created as a request by the GPU client. These contexts
  48  * store GPU state, and thus allow GPU clients to not re-emit state (and
  49  * potentially query certain state) at any time. The kernel driver makes
  50  * certain that the appropriate commands are inserted.
  51  *
  52  * The context life cycle is semi-complicated in that context BOs may live
  53  * longer than the context itself because of the way the hardware, and object
  54  * tracking works. Below is a very crude representation of the state machine
  55  * describing the context life.
  56  *                                         refcount     pincount     active
  57  * S0: initial state                          0            0           0
  58  * S1: context created                        1            0           0
  59  * S2: context is currently running           2            1           X
  60  * S3: GPU referenced, but not current        2            0           1
  61  * S4: context is current, but destroyed      1            1           0
  62  * S5: like S3, but destroyed                 1            0           1
  63  *
  64  * The most common (but not all) transitions:
  65  * S0->S1: client creates a context
  66  * S1->S2: client submits execbuf with context
  67  * S2->S3: other clients submits execbuf with context
  68  * S3->S1: context object was retired
  69  * S3->S2: clients submits another execbuf
  70  * S2->S4: context destroy called with current context
  71  * S3->S5->S0: destroy path
  72  * S4->S5->S0: destroy path on current context
  73  *
  74  * There are two confusing terms used above:
  75  *  The "current context" means the context which is currently running on the
  76  *  GPU. The GPU has loaded its state already and has stored away the gtt
  77  *  offset of the BO. The GPU is not actively referencing the data at this
  78  *  offset, but it will on the next context switch. The only way to avoid this
  79  *  is to do a GPU reset.
  80  *
  81  *  An "active context' is one which was previously the "current context" and is
  82  *  on the active list waiting for the next context switch to occur. Until this
  83  *  happens, the object must remain at the same gtt offset. It is therefore
  84  *  possible to destroy a context, but it is still active.
  85  *
  86  */
  87
  88 #include <drm/drmP.h>
  89 #include <drm/i915_drm.h>
  90 #include "i915_drv.h"
  91 #include "i915_trace.h"
  92
  93 #define ALL_L3_SLICES(dev) (1 << NUM_L3_SLICES(dev)) - 1
  94
  95 /* This is a HW constraint. The value below is the largest known requirement
  96  * I've seen in a spec to date, and that was a workaround for a non-shipping
  97  * part. It should be safe to decrease this, but it's more future proof as is.
  98  */
  99 #define GEN6_CONTEXT_ALIGN (64<<10)
 100 #define GEN7_CONTEXT_ALIGN 4096
 101
 102 static size_t get_context_alignment(struct drm_i915_private *dev_priv)
 103 {
 104         if (IS_GEN6(dev_priv))
 105                 return GEN6_CONTEXT_ALIGN;
 106
 107         return GEN7_CONTEXT_ALIGN;
 108 }
 109
 110 static int get_context_size(struct drm_i915_private *dev_priv)
 111 {
 112         int ret;
 113         u32 reg;
 114
 115         switch (INTEL_GEN(dev_priv)) {
 116         case 6:
 117                 reg = I915_READ(CXT_SIZE);
 118                 ret = GEN6_CXT_TOTAL_SIZE(reg) * 64;
 119                 break;
 120         case 7:
 121                 reg = I915_READ(GEN7_CXT_SIZE);
 122                 if (IS_HASWELL(dev_priv))
 123                         ret = HSW_CXT_TOTAL_SIZE;
 124                 else
 125                         ret = GEN7_CXT_TOTAL_SIZE(reg) * 64;
 126                 break;
 127         case 8:
 128                 ret = GEN8_CXT_TOTAL_SIZE;
 129                 break;
 130         default:
 131                 BUG();
 132         }
 133
 134         return ret;
 135 }
 136
 137 void i915_gem_context_free(struct kref *ctx_ref)
 138 {
 139         struct i915_gem_context *ctx = container_of(ctx_ref, typeof(*ctx), ref);
 140         int i;
 141
 142         lockdep_assert_held(&ctx->i915->drm.struct_mutex);
 143         trace_i915_context_free(ctx);
 144         GEM_BUG_ON(!ctx->closed);
 145
 146         i915_ppgtt_put(ctx->ppgtt);
 147
 148         for (i = 0; i < I915_NUM_ENGINES; i++) {
 149                 struct intel_context *ce = &ctx->engine[i];
 150
 151                 if (!ce->state)
 152                         continue;
 153
 154                 WARN_ON(ce->pin_count);
 155                 if (ce->ring)
 156                         intel_ring_free(ce->ring);
 157
 158                 i915_vma_put(ce->state);
 159         }
 160
 161         put_pid(ctx->pid);
 162         list_del(&ctx->link);
 163
 164         ida_simple_remove(&ctx->i915->context_hw_ida, ctx->hw_id);
 165         kfree(ctx);
 166 }
 167
 168 struct drm_i915_gem_object *
 169 i915_gem_alloc_context_obj(struct drm_device *dev, size_t size)
 170 {
 171         struct drm_i915_gem_object *obj;
 172         int ret;
 173
 174         lockdep_assert_held(&dev->struct_mutex);
 175
 176         obj = i915_gem_object_create(dev, size);
 177         if (IS_ERR(obj))
 178                 return obj;
 179
 180         /*
 181          * Try to make the context utilize L3 as well as LLC.
 182          *
 183          * On VLV we don't have L3 controls in the PTEs so we
 184          * shouldn't touch the cache level, especially as that
 185          * would make the object snooped which might have a
 186          * negative performance impact.
 187          *
 188          * Snooping is required on non-llc platforms in execlist
 189          * mode, but since all GGTT accesses use PAT entry 0 we
 190          * get snooping anyway regardless of cache_level.
 191          *
 192          * This is only applicable for Ivy Bridge devices since
 193          * later platforms don't have L3 control bits in the PTE.
 194          */
 195         if (IS_IVYBRIDGE(to_i915(dev))) {
 196                 ret = i915_gem_object_set_cache_level(obj, I915_CACHE_L3_LLC);
 197                 /* Failure shouldn't ever happen this early */
 198                 if (WARN_ON(ret)) {
 199                         i915_gem_object_put(obj);
 200                         return ERR_PTR(ret);
 201                 }
 202         }
 203
 204         return obj;
 205 }
 206
 207 static void i915_ppgtt_close(struct i915_address_space *vm)
 208 {
 209         struct list_head *phases[] = {
 210                 &vm->active_list,
 211                 &vm->inactive_list,
 212                 &vm->unbound_list,
 213                 NULL,
 214         }, **phase;
 215
 216         GEM_BUG_ON(vm->closed);
 217         vm->closed = true;
 218
 219         for (phase = phases; *phase; phase++) {
 220                 struct i915_vma *vma, *vn;
 221
 222                 list_for_each_entry_safe(vma, vn, *phase, vm_link)
 223                         if (!i915_vma_is_closed(vma))
 224                                 i915_vma_close(vma);
 225         }
 226 }
 227
 228 static void context_close(struct i915_gem_context *ctx)
 229 {
 230         GEM_BUG_ON(ctx->closed);
 231         ctx->closed = true;
 232         if (ctx->ppgtt)
 233                 i915_ppgtt_close(&ctx->ppgtt->base);
 234         ctx->file_priv = ERR_PTR(-EBADF);
 235         i915_gem_context_put(ctx);
 236 }
 237
 238 static int assign_hw_id(struct drm_i915_private *dev_priv, unsigned *out)
 239 {
 240         int ret;
 241
 242         ret = ida_simple_get(&dev_priv->context_hw_ida,
 243                              0, MAX_CONTEXT_HW_ID, GFP_KERNEL);
 244         if (ret < 0) {
 245                 /* Contexts are only released when no longer active.
 246                  * Flush any pending retires to hopefully release some
 247                  * stale contexts and try again.
 248                  */
 249                 i915_gem_retire_requests(dev_priv);
 250                 ret = ida_simple_get(&dev_priv->context_hw_ida,
 251                                      0, MAX_CONTEXT_HW_ID, GFP_KERNEL);
 252                 if (ret < 0)
 253                         return ret;
 254         }
 255
 256         *out = ret;
 257         return 0;
 258 }
 259
 260 static struct i915_gem_context *
 261 __create_hw_context(struct drm_device *dev,
 262                     struct drm_i915_file_private *file_priv)
 263 {
 264         struct drm_i915_private *dev_priv = to_i915(dev);
 265         struct i915_gem_context *ctx;
 266         int ret;
 267
 268         ctx = kzalloc(sizeof(*ctx), GFP_KERNEL);
 269         if (ctx == NULL)
 270                 return ERR_PTR(-ENOMEM);
 271
 272         ret = assign_hw_id(dev_priv, &ctx->hw_id);
 273         if (ret) {
 274                 kfree(ctx);
 275                 return ERR_PTR(ret);
 276         }
 277
 278         kref_init(&ctx->ref);
 279         list_add_tail(&ctx->link, &dev_priv->context_list);
 280         ctx->i915 = dev_priv;
 281
 282         ctx->ggtt_alignment = get_context_alignment(dev_priv);
 283
 284         if (dev_priv->hw_context_size) {
 285                 struct drm_i915_gem_object *obj;
 286                 struct i915_vma *vma;
 287
 288                 obj = i915_gem_alloc_context_obj(dev,
 289                                                  dev_priv->hw_context_size);
 290                 if (IS_ERR(obj)) {
 291                         ret = PTR_ERR(obj);
 292                         goto err_out;
 293                 }
 294
 295                 vma = i915_vma_create(obj, &dev_priv->ggtt.base, NULL);
 296                 if (IS_ERR(vma)) {
 297                         i915_gem_object_put(obj);
 298                         ret = PTR_ERR(vma);
 299                         goto err_out;
 300                 }
 301
 302                 ctx->engine[RCS].state = vma;
 303         }
 304
 305         /* Default context will never have a file_priv */
 306         if (file_priv != NULL) {
 307                 ret = idr_alloc(&file_priv->context_idr, ctx,
 308                                 DEFAULT_CONTEXT_HANDLE, 0, GFP_KERNEL);
 309                 if (ret < 0)
 310                         goto err_out;
 311         } else
 312                 ret = DEFAULT_CONTEXT_HANDLE;
 313
 314         ctx->file_priv = file_priv;
 315         if (file_priv)
 316                 ctx->pid = get_task_pid(current, PIDTYPE_PID);
 317
 318         ctx->user_handle = ret;
 319         /* NB: Mark all slices as needing a remap so that when the context first
 320          * loads it will restore whatever remap state already exists. If there
 321          * is no remap info, it will be a NOP. */
 322         ctx->remap_slice = ALL_L3_SLICES(dev_priv);
 323
 324         ctx->hang_stats.ban_period_seconds = DRM_I915_CTX_BAN_PERIOD;
 325         ctx->ring_size = 4 * PAGE_SIZE;
 326         ctx->desc_template = GEN8_CTX_ADDRESSING_MODE(dev_priv) <<
 327                              GEN8_CTX_ADDRESSING_MODE_SHIFT;
 328         ATOMIC_INIT_NOTIFIER_HEAD(&ctx->status_notifier);
 329
 330         return ctx;
 331
 332 err_out:
 333         context_close(ctx);
 334         return ERR_PTR(ret);
 335 }
 336
 337 /**
 338  * The default context needs to exist per ring that uses contexts. It stores the
 339  * context state of the GPU for applications that don't utilize HW contexts, as
 340  * well as an idle case.
 341  */
 342 static struct i915_gem_context *
 343 i915_gem_create_context(struct drm_device *dev,
 344                         struct drm_i915_file_private *file_priv)
 345 {
 346         struct i915_gem_context *ctx;
 347
 348         lockdep_assert_held(&dev->struct_mutex);
 349
 350         ctx = __create_hw_context(dev, file_priv);
 351         if (IS_ERR(ctx))
 352                 return ctx;
 353
 354         if (USES_FULL_PPGTT(dev)) {
 355                 struct i915_hw_ppgtt *ppgtt =
 356                         i915_ppgtt_create(to_i915(dev), file_priv);
 357
 358                 if (IS_ERR(ppgtt)) {
 359                         DRM_DEBUG_DRIVER("PPGTT setup failed (%ld)\n",
 360                                          PTR_ERR(ppgtt));
 361                         idr_remove(&file_priv->context_idr, ctx->user_handle);
 362                         context_close(ctx);
 363                         return ERR_CAST(ppgtt);
 364                 }
 365
 366                 ctx->ppgtt = ppgtt;
 367         }
 368
 369         trace_i915_context_create(ctx);
 370
 371         return ctx;
 372 }
 373
 374 /**
 375  * i915_gem_context_create_gvt - create a GVT GEM context
 376  * @dev: drm device *
 377  *
 378  * This function is used to create a GVT specific GEM context.
 379  *
 380  * Returns:
 381  * pointer to i915_gem_context on success, error pointer if failed
 382  *
 383  */
 384 struct i915_gem_context *
 385 i915_gem_context_create_gvt(struct drm_device *dev)
 386 {
 387         struct i915_gem_context *ctx;
 388         int ret;
 389
 390         if (!IS_ENABLED(CONFIG_DRM_I915_GVT))
 391                 return ERR_PTR(-ENODEV);
 392
 393         ret = i915_mutex_lock_interruptible(dev);
 394         if (ret)
 395                 return ERR_PTR(ret);
 396
 397         ctx = i915_gem_create_context(dev, NULL);
 398         if (IS_ERR(ctx))
 399                 goto out;
 400
 401         ctx->execlists_force_single_submission = true;
 402         ctx->ring_size = 512 * PAGE_SIZE; /* Max ring buffer size */
 403 out:
 404         mutex_unlock(&dev->struct_mutex);
 405         return ctx;
 406 }
 407
 408 static void i915_gem_context_unpin(struct i915_gem_context *ctx,
 409                                    struct intel_engine_cs *engine)
 410 {
 411         if (i915.enable_execlists) {
 412                 intel_lr_context_unpin(ctx, engine);
 413         } else {
 414                 struct intel_context *ce = &ctx->engine[engine->id];
 415
 416                 if (ce->state)
 417                         i915_vma_unpin(ce->state);
 418
 419                 i915_gem_context_put(ctx);
 420         }
 421 }
 422
 423 int i915_gem_context_init(struct drm_device *dev)
 424 {
 425         struct drm_i915_private *dev_priv = to_i915(dev);
 426         struct i915_gem_context *ctx;
 427
 428         /* Init should only be called once per module load. Eventually the
 429          * restriction on the context_disabled check can be loosened. */
 430         if (WARN_ON(dev_priv->kernel_context))
 431                 return 0;
 432
 433         if (intel_vgpu_active(dev_priv) &&
 434             HAS_LOGICAL_RING_CONTEXTS(dev_priv)) {
 435                 if (!i915.enable_execlists) {
 436                         DRM_INFO("Only EXECLIST mode is supported in vgpu.\n");
 437                         return -EINVAL;
 438                 }
 439         }
 440
 441         /* Using the simple ida interface, the max is limited by sizeof(int) */
 442         BUILD_BUG_ON(MAX_CONTEXT_HW_ID > INT_MAX);
 443         ida_init(&dev_priv->context_hw_ida);
 444
 445         if (i915.enable_execlists) {
 446                 /* NB: intentionally left blank. We will allocate our own
 447                  * backing objects as we need them, thank you very much */
 448                 dev_priv->hw_context_size = 0;
 449         } else if (HAS_HW_CONTEXTS(dev_priv)) {
 450                 dev_priv->hw_context_size =
 451                         round_up(get_context_size(dev_priv), 4096);
 452                 if (dev_priv->hw_context_size > (1<<20)) {
 453                         DRM_DEBUG_DRIVER("Disabling HW Contexts; invalid size %d\n",
 454                                          dev_priv->hw_context_size);
 455                         dev_priv->hw_context_size = 0;
 456                 }
 457         }
 458
 459         ctx = i915_gem_create_context(dev, NULL);
 460         if (IS_ERR(ctx)) {
 461                 DRM_ERROR("Failed to create default global context (error %ld)\n",
 462                           PTR_ERR(ctx));
 463                 return PTR_ERR(ctx);
 464         }
 465
 466         dev_priv->kernel_context = ctx;
 467
 468         DRM_DEBUG_DRIVER("%s context support initialized\n",
 469                         i915.enable_execlists ? "LR" :
 470                         dev_priv->hw_context_size ? "HW" : "fake");
 471         return 0;
 472 }
 473
 474 void i915_gem_context_lost(struct drm_i915_private *dev_priv)
 475 {
 476         struct intel_engine_cs *engine;
 477         enum intel_engine_id id;
 478
 479         lockdep_assert_held(&dev_priv->drm.struct_mutex);
 480
 481         for_each_engine(engine, dev_priv, id) {
 482                 if (engine->last_context) {
 483                         i915_gem_context_unpin(engine->last_context, engine);
 484                         engine->last_context = NULL;
 485                 }
 486         }
 487
 488         /* Force the GPU state to be restored on enabling */
 489         if (!i915.enable_execlists) {
 490                 struct i915_gem_context *ctx;
 491
 492                 list_for_each_entry(ctx, &dev_priv->context_list, link) {
 493                         if (!i915_gem_context_is_default(ctx))
 494                                 continue;
 495
 496                         for_each_engine(engine, dev_priv, id)
 497                                 ctx->engine[engine->id].initialised = false;
 498
 499                         ctx->remap_slice = ALL_L3_SLICES(dev_priv);
 500                 }
 501
 502                 for_each_engine(engine, dev_priv, id) {
 503                         struct intel_context *kce =
 504                                 &dev_priv->kernel_context->engine[engine->id];
 505
 506                         kce->initialised = true;
 507                 }
 508         }
 509 }
 510
 511 void i915_gem_context_fini(struct drm_device *dev)
 512 {
 513         struct drm_i915_private *dev_priv = to_i915(dev);
 514         struct i915_gem_context *dctx = dev_priv->kernel_context;
 515
 516         lockdep_assert_held(&dev->struct_mutex);
 517
 518         context_close(dctx);
 519         dev_priv->kernel_context = NULL;
 520
 521         ida_destroy(&dev_priv->context_hw_ida);
 522 }
 523
 524 static int context_idr_cleanup(int id, void *p, void *data)
 525 {
 526         struct i915_gem_context *ctx = p;
 527
 528         context_close(ctx);
 529         return 0;
 530 }
 531
 532 int i915_gem_context_open(struct drm_device *dev, struct drm_file *file)
 533 {
 534         struct drm_i915_file_private *file_priv = file->driver_priv;
 535         struct i915_gem_context *ctx;
 536
 537         idr_init(&file_priv->context_idr);
 538
 539         mutex_lock(&dev->struct_mutex);
 540         ctx = i915_gem_create_context(dev, file_priv);
 541         mutex_unlock(&dev->struct_mutex);
 542
 543         if (IS_ERR(ctx)) {
 544                 idr_destroy(&file_priv->context_idr);
 545                 return PTR_ERR(ctx);
 546         }
 547
 548         return 0;
 549 }
 550
 551 void i915_gem_context_close(struct drm_device *dev, struct drm_file *file)
 552 {
 553         struct drm_i915_file_private *file_priv = file->driver_priv;
 554
 555         lockdep_assert_held(&dev->struct_mutex);
 556
 557         idr_for_each(&file_priv->context_idr, context_idr_cleanup, NULL);
 558         idr_destroy(&file_priv->context_idr);
 559 }
 560
 561 static inline int
 562 mi_set_context(struct drm_i915_gem_request *req, u32 hw_flags)
 563 {
 564         struct drm_i915_private *dev_priv = req->i915;
 565         struct intel_ring *ring = req->ring;
 566         struct intel_engine_cs *engine = req->engine;
 567         enum intel_engine_id id;
 568         u32 flags = hw_flags | MI_MM_SPACE_GTT;
 569         const int num_rings =
 570                 /* Use an extended w/a on ivb+ if signalling from other rings */
 571                 i915.semaphores ?
 572                 INTEL_INFO(dev_priv)->num_rings - 1 :
 573                 0;
 574         int len, ret;
 575
 576         /* w/a: If Flush TLB Invalidation Mode is enabled, driver must do a TLB
 577          * invalidation prior to MI_SET_CONTEXT. On GEN6 we don't set the value
 578          * explicitly, so we rely on the value at ring init, stored in
 579          * itlb_before_ctx_switch.
 580          */
 581         if (IS_GEN6(dev_priv)) {
 582                 ret = engine->emit_flush(req, EMIT_INVALIDATE);
 583                 if (ret)
 584                         return ret;
 585         }
 586
 587         /* These flags are for resource streamer on HSW+ */
 588         if (IS_HASWELL(dev_priv) || INTEL_GEN(dev_priv) >= 8)
 589                 flags |= (HSW_MI_RS_SAVE_STATE_EN | HSW_MI_RS_RESTORE_STATE_EN);
 590         else if (INTEL_GEN(dev_priv) < 8)
 591                 flags |= (MI_SAVE_EXT_STATE_EN | MI_RESTORE_EXT_STATE_EN);
 592
 593
 594         len = 4;
 595         if (INTEL_GEN(dev_priv) >= 7)
 596                 len += 2 + (num_rings ? 4*num_rings + 6 : 0);
 597
 598         ret = intel_ring_begin(req, len);
 599         if (ret)
 600                 return ret;
 601
 602         /* WaProgramMiArbOnOffAroundMiSetContext:ivb,vlv,hsw,bdw,chv */
 603         if (INTEL_GEN(dev_priv) >= 7) {
 604                 intel_ring_emit(ring, MI_ARB_ON_OFF | MI_ARB_DISABLE);
 605                 if (num_rings) {
 606                         struct intel_engine_cs *signaller;
 607
 608                         intel_ring_emit(ring,
 609                                         MI_LOAD_REGISTER_IMM(num_rings));
 610                         for_each_engine(signaller, dev_priv, id) {
 611                                 if (signaller == engine)
 612                                         continue;
 613
 614                                 intel_ring_emit_reg(ring,
 615                                                     RING_PSMI_CTL(signaller->mmio_base));
 616                                 intel_ring_emit(ring,
 617                                                 _MASKED_BIT_ENABLE(GEN6_PSMI_SLEEP_MSG_DISABLE));
 618                         }
 619                 }
 620         }
 621
 622         intel_ring_emit(ring, MI_NOOP);
 623         intel_ring_emit(ring, MI_SET_CONTEXT);
 624         intel_ring_emit(ring,
 625                         i915_ggtt_offset(req->ctx->engine[RCS].state) | flags);
 626         /*
 627          * w/a: MI_SET_CONTEXT must always be followed by MI_NOOP
 628          * WaMiSetContext_Hang:snb,ivb,vlv
 629          */
 630         intel_ring_emit(ring, MI_NOOP);
 631
 632         if (INTEL_GEN(dev_priv) >= 7) {
 633                 if (num_rings) {
 634                         struct intel_engine_cs *signaller;
 635                         i915_reg_t last_reg = {}; /* keep gcc quiet */
 636
 637                         intel_ring_emit(ring,
 638                                         MI_LOAD_REGISTER_IMM(num_rings));
 639                         for_each_engine(signaller, dev_priv, id) {
 640                                 if (signaller == engine)
 641                                         continue;
 642
 643                                 last_reg = RING_PSMI_CTL(signaller->mmio_base);
 644                                 intel_ring_emit_reg(ring, last_reg);
 645                                 intel_ring_emit(ring,
 646                                                 _MASKED_BIT_DISABLE(GEN6_PSMI_SLEEP_MSG_DISABLE));
 647                         }
 648
 649                         /* Insert a delay before the next switch! */
 650                         intel_ring_emit(ring,
 651                                         MI_STORE_REGISTER_MEM |
 652                                         MI_SRM_LRM_GLOBAL_GTT);
 653                         intel_ring_emit_reg(ring, last_reg);
 654                         intel_ring_emit(ring,
 655                                         i915_ggtt_offset(engine->scratch));
 656                         intel_ring_emit(ring, MI_NOOP);
 657                 }
 658                 intel_ring_emit(ring, MI_ARB_ON_OFF | MI_ARB_ENABLE);
 659         }
 660
 661         intel_ring_advance(ring);
 662
 663         return ret;
 664 }
 665
 666 static int remap_l3(struct drm_i915_gem_request *req, int slice)
 667 {
 668         u32 *remap_info = req->i915->l3_parity.remap_info[slice];
 669         struct intel_ring *ring = req->ring;
 670         int i, ret;
 671
 672         if (!remap_info)
 673                 return 0;
 674
 675         ret = intel_ring_begin(req, GEN7_L3LOG_SIZE/4 * 2 + 2);
 676         if (ret)
 677                 return ret;
 678
 679         /*
 680          * Note: We do not worry about the concurrent register cacheline hang
 681          * here because no other code should access these registers other than
 682          * at initialization time.
 683          */
 684         intel_ring_emit(ring, MI_LOAD_REGISTER_IMM(GEN7_L3LOG_SIZE/4));
 685         for (i = 0; i < GEN7_L3LOG_SIZE/4; i++) {
 686                 intel_ring_emit_reg(ring, GEN7_L3LOG(slice, i));
 687                 intel_ring_emit(ring, remap_info[i]);
 688         }
 689         intel_ring_emit(ring, MI_NOOP);
 690         intel_ring_advance(ring);
 691
 692         return 0;
 693 }
 694
 695 static inline bool skip_rcs_switch(struct i915_hw_ppgtt *ppgtt,
 696                                    struct intel_engine_cs *engine,
 697                                    struct i915_gem_context *to)
 698 {
 699         if (to->remap_slice)
 700                 return false;
 701
 702         if (!to->engine[RCS].initialised)
 703                 return false;
 704
 705         if (ppgtt && (intel_engine_flag(engine) & ppgtt->pd_dirty_rings))
 706                 return false;
 707
 708         return to == engine->last_context;
 709 }
 710
 711 static bool
 712 needs_pd_load_pre(struct i915_hw_ppgtt *ppgtt,
 713                   struct intel_engine_cs *engine,
 714                   struct i915_gem_context *to)
 715 {
 716         if (!ppgtt)
 717                 return false;
 718
 719         /* Always load the ppgtt on first use */
 720         if (!engine->last_context)
 721                 return true;
 722
 723         /* Same context without new entries, skip */
 724         if (engine->last_context == to &&
 725             !(intel_engine_flag(engine) & ppgtt->pd_dirty_rings))
 726                 return false;
 727
 728         if (engine->id != RCS)
 729                 return true;
 730
 731         if (INTEL_GEN(engine->i915) < 8)
 732                 return true;
 733
 734         return false;
 735 }
 736
 737 static bool
 738 needs_pd_load_post(struct i915_hw_ppgtt *ppgtt,
 739                    struct i915_gem_context *to,
 740                    u32 hw_flags)
 741 {
 742         if (!ppgtt)
 743                 return false;
 744
 745         if (!IS_GEN8(to->i915))
 746                 return false;
 747
 748         if (hw_flags & MI_RESTORE_INHIBIT)
 749                 return true;
 750
 751         return false;
 752 }
 753
 754 static int do_rcs_switch(struct drm_i915_gem_request *req)
 755 {
 756         struct i915_gem_context *to = req->ctx;
 757         struct intel_engine_cs *engine = req->engine;
 758         struct i915_hw_ppgtt *ppgtt = to->ppgtt ?: req->i915->mm.aliasing_ppgtt;
 759         struct i915_vma *vma = to->engine[RCS].state;
 760         struct i915_gem_context *from;
 761         u32 hw_flags;
 762         int ret, i;
 763
 764         if (skip_rcs_switch(ppgtt, engine, to))
 765                 return 0;
 766
 767         /* Clear this page out of any CPU caches for coherent swap-in/out. */
 768         if (!(vma->flags & I915_VMA_GLOBAL_BIND)) {
 769                 ret = i915_gem_object_set_to_gtt_domain(vma->obj, false);
 770                 if (ret)
 771                         return ret;
 772         }
 773
 774         /* Trying to pin first makes error handling easier. */
 775         ret = i915_vma_pin(vma, 0, to->ggtt_alignment, PIN_GLOBAL);
 776         if (ret)
 777                 return ret;
 778
 779         /*
 780          * Pin can switch back to the default context if we end up calling into
 781          * evict_everything - as a last ditch gtt defrag effort that also
 782          * switches to the default context. Hence we need to reload from here.
 783          *
 784          * XXX: Doing so is painfully broken!
 785          */
 786         from = engine->last_context;
 787
 788         if (needs_pd_load_pre(ppgtt, engine, to)) {
 789                 /* Older GENs and non render rings still want the load first,
 790                  * "PP_DCLV followed by PP_DIR_BASE register through Load
 791                  * Register Immediate commands in Ring Buffer before submitting
 792                  * a context."*/
 793                 trace_switch_mm(engine, to);
 794                 ret = ppgtt->switch_mm(ppgtt, req);
 795                 if (ret)
 796                         goto err;
 797         }
 798
 799         if (!to->engine[RCS].initialised || i915_gem_context_is_default(to))
 800                 /* NB: If we inhibit the restore, the context is not allowed to
 801                  * die because future work may end up depending on valid address
 802                  * space. This means we must enforce that a page table load
 803                  * occur when this occurs. */
 804                 hw_flags = MI_RESTORE_INHIBIT;
 805         else if (ppgtt && intel_engine_flag(engine) & ppgtt->pd_dirty_rings)
 806                 hw_flags = MI_FORCE_RESTORE;
 807         else
 808                 hw_flags = 0;
 809
 810         if (to != from || (hw_flags & MI_FORCE_RESTORE)) {
 811                 ret = mi_set_context(req, hw_flags);
 812                 if (ret)
 813                         goto err;
 814         }
 815
 816         /* The backing object for the context is done after switching to the
 817          * *next* context. Therefore we cannot retire the previous context until
 818          * the next context has already started running. In fact, the below code
 819          * is a bit suboptimal because the retiring can occur simply after the
 820          * MI_SET_CONTEXT instead of when the next seqno has completed.
 821          */
 822         if (from != NULL) {
 823                 /* As long as MI_SET_CONTEXT is serializing, ie. it flushes the
 824                  * whole damn pipeline, we don't need to explicitly mark the
 825                  * object dirty. The only exception is that the context must be
 826                  * correct in case the object gets swapped out. Ideally we'd be
 827                  * able to defer doing this until we know the object would be
 828                  * swapped, but there is no way to do that yet.
 829                  */
 830                 i915_vma_move_to_active(from->engine[RCS].state, req, 0);
 831                 /* state is kept alive until the next request */
 832                 i915_vma_unpin(from->engine[RCS].state);
 833                 i915_gem_context_put(from);
 834         }
 835         engine->last_context = i915_gem_context_get(to);
 836
 837         /* GEN8 does *not* require an explicit reload if the PDPs have been
 838          * setup, and we do not wish to move them.
 839          */
 840         if (needs_pd_load_post(ppgtt, to, hw_flags)) {
 841                 trace_switch_mm(engine, to);
 842                 ret = ppgtt->switch_mm(ppgtt, req);
 843                 /* The hardware context switch is emitted, but we haven't
 844                  * actually changed the state - so it's probably safe to bail
 845                  * here. Still, let the user know something dangerous has
 846                  * happened.
 847                  */
 848                 if (ret)
 849                         return ret;
 850         }
 851
 852         if (ppgtt)
 853                 ppgtt->pd_dirty_rings &= ~intel_engine_flag(engine);
 854
 855         for (i = 0; i < MAX_L3_SLICES; i++) {
 856                 if (!(to->remap_slice & (1<<i)))
 857                         continue;
 858
 859                 ret = remap_l3(req, i);
 860                 if (ret)
 861                         return ret;
 862
 863                 to->remap_slice &= ~(1<<i);
 864         }
 865
 866         if (!to->engine[RCS].initialised) {
 867                 if (engine->init_context) {
 868                         ret = engine->init_context(req);
 869                         if (ret)
 870                                 return ret;
 871                 }
 872                 to->engine[RCS].initialised = true;
 873         }
 874
 875         return 0;
 876
 877 err:
 878         i915_vma_unpin(vma);
 879         return ret;
 880 }
 881
 882 /**
 883  * i915_switch_context() - perform a GPU context switch.
 884  * @req: request for which we'll execute the context switch
 885  *
 886  * The context life cycle is simple. The context refcount is incremented and
 887  * decremented by 1 and create and destroy. If the context is in use by the GPU,
 888  * it will have a refcount > 1. This allows us to destroy the context abstract
 889  * object while letting the normal object tracking destroy the backing BO.
 890  *
 891  * This function should not be used in execlists mode.  Instead the context is
 892  * switched by writing to the ELSP and requests keep a reference to their
 893  * context.
 894  */
 895 int i915_switch_context(struct drm_i915_gem_request *req)
 896 {
 897         struct intel_engine_cs *engine = req->engine;
 898
 899         lockdep_assert_held(&req->i915->drm.struct_mutex);
 900         if (i915.enable_execlists)
 901                 return 0;
 902
 903         if (!req->ctx->engine[engine->id].state) {
 904                 struct i915_gem_context *to = req->ctx;
 905                 struct i915_hw_ppgtt *ppgtt =
 906                         to->ppgtt ?: req->i915->mm.aliasing_ppgtt;
 907
 908                 if (needs_pd_load_pre(ppgtt, engine, to)) {
 909                         int ret;
 910
 911                         trace_switch_mm(engine, to);
 912                         ret = ppgtt->switch_mm(ppgtt, req);
 913                         if (ret)
 914                                 return ret;
 915
 916                         ppgtt->pd_dirty_rings &= ~intel_engine_flag(engine);
 917                 }
 918
 919                 if (to != engine->last_context) {
 920                         if (engine->last_context)
 921                                 i915_gem_context_put(engine->last_context);
 922                         engine->last_context = i915_gem_context_get(to);
 923                 }
 924
 925                 return 0;
 926         }
 927
 928         return do_rcs_switch(req);
 929 }
 930
 931 int i915_gem_switch_to_kernel_context(struct drm_i915_private *dev_priv)
 932 {
 933         struct intel_engine_cs *engine;
 934         enum intel_engine_id id;
 935
 936         for_each_engine(engine, dev_priv, id) {
 937                 struct drm_i915_gem_request *req;
 938                 int ret;
 939
 940                 if (engine->last_context == NULL)
 941                         continue;
 942
 943                 if (engine->last_context == dev_priv->kernel_context)
 944                         continue;
 945
 946                 req = i915_gem_request_alloc(engine, dev_priv->kernel_context);
 947                 if (IS_ERR(req))
 948                         return PTR_ERR(req);
 949
 950                 ret = i915_switch_context(req);
 951                 i915_add_request_no_flush(req);
 952                 if (ret)
 953                         return ret;
 954         }
 955
 956         return 0;
 957 }
 958
 959 static bool contexts_enabled(struct drm_device *dev)
 960 {
 961         return i915.enable_execlists || to_i915(dev)->hw_context_size;
 962 }
 963
 964 int i915_gem_context_create_ioctl(struct drm_device *dev, void *data,
 965                                   struct drm_file *file)
 966 {
 967         struct drm_i915_gem_context_create *args = data;
 968         struct drm_i915_file_private *file_priv = file->driver_priv;
 969         struct i915_gem_context *ctx;
 970         int ret;
 971
 972         if (!contexts_enabled(dev))
 973                 return -ENODEV;
 974
 975         if (args->pad != 0)
 976                 return -EINVAL;
 977
 978         ret = i915_mutex_lock_interruptible(dev);
 979         if (ret)
 980                 return ret;
 981
 982         ctx = i915_gem_create_context(dev, file_priv);
 983         mutex_unlock(&dev->struct_mutex);
 984         if (IS_ERR(ctx))
 985                 return PTR_ERR(ctx);
 986
 987         args->ctx_id = ctx->user_handle;
 988         DRM_DEBUG_DRIVER("HW context %d created\n", args->ctx_id);
 989
 990         return 0;
 991 }
 992
 993 int i915_gem_context_destroy_ioctl(struct drm_device *dev, void *data,
 994                                    struct drm_file *file)
 995 {
 996         struct drm_i915_gem_context_destroy *args = data;
 997         struct drm_i915_file_private *file_priv = file->driver_priv;
 998         struct i915_gem_context *ctx;
 999         int ret;
1000
1001         if (args->pad != 0)
1002                 return -EINVAL;
1003
1004         if (args->ctx_id == DEFAULT_CONTEXT_HANDLE)
1005                 return -ENOENT;
1006
1007         ret = i915_mutex_lock_interruptible(dev);
1008         if (ret)
1009                 return ret;
1010
1011         ctx = i915_gem_context_lookup(file_priv, args->ctx_id);
1012         if (IS_ERR(ctx)) {
1013                 mutex_unlock(&dev->struct_mutex);
1014                 return PTR_ERR(ctx);
1015         }
1016
1017         idr_remove(&file_priv->context_idr, ctx->user_handle);
1018         context_close(ctx);
1019         mutex_unlock(&dev->struct_mutex);
1020
1021         DRM_DEBUG_DRIVER("HW context %d destroyed\n", args->ctx_id);
1022         return 0;
1023 }
1024
1025 int i915_gem_context_getparam_ioctl(struct drm_device *dev, void *data,
1026                                     struct drm_file *file)
1027 {
1028         struct drm_i915_file_private *file_priv = file->driver_priv;
1029         struct drm_i915_gem_context_param *args = data;
1030         struct i915_gem_context *ctx;
1031         int ret;
1032
1033         ret = i915_mutex_lock_interruptible(dev);
1034         if (ret)
1035                 return ret;
1036
1037         ctx = i915_gem_context_lookup(file_priv, args->ctx_id);
1038         if (IS_ERR(ctx)) {
1039                 mutex_unlock(&dev->struct_mutex);
1040                 return PTR_ERR(ctx);
1041         }
1042
1043         args->size = 0;
1044         switch (args->param) {
1045         case I915_CONTEXT_PARAM_BAN_PERIOD:
1046                 args->value = ctx->hang_stats.ban_period_seconds;
1047                 break;
1048         case I915_CONTEXT_PARAM_NO_ZEROMAP:
1049                 args->value = ctx->flags & CONTEXT_NO_ZEROMAP;
1050                 break;
1051         case I915_CONTEXT_PARAM_GTT_SIZE:
1052                 if (ctx->ppgtt)
1053                         args->value = ctx->ppgtt->base.total;
1054                 else if (to_i915(dev)->mm.aliasing_ppgtt)
1055                         args->value = to_i915(dev)->mm.aliasing_ppgtt->base.total;
1056                 else
1057                         args->value = to_i915(dev)->ggtt.base.total;
1058                 break;
1059         case I915_CONTEXT_PARAM_NO_ERROR_CAPTURE:
1060                 args->value = !!(ctx->flags & CONTEXT_NO_ERROR_CAPTURE);
1061                 break;
1062         default:
1063                 ret = -EINVAL;
1064                 break;
1065         }
1066         mutex_unlock(&dev->struct_mutex);
1067
1068         return ret;
1069 }
1070
1071 int i915_gem_context_setparam_ioctl(struct drm_device *dev, void *data,
1072                                     struct drm_file *file)
1073 {
1074         struct drm_i915_file_private *file_priv = file->driver_priv;
1075         struct drm_i915_gem_context_param *args = data;
1076         struct i915_gem_context *ctx;
1077         int ret;
1078
1079         ret = i915_mutex_lock_interruptible(dev);
1080         if (ret)
1081                 return ret;
1082
1083         ctx = i915_gem_context_lookup(file_priv, args->ctx_id);
1084         if (IS_ERR(ctx)) {
1085                 mutex_unlock(&dev->struct_mutex);
1086                 return PTR_ERR(ctx);
1087         }
1088
1089         switch (args->param) {
1090         case I915_CONTEXT_PARAM_BAN_PERIOD:
1091                 if (args->size)
1092                         ret = -EINVAL;
1093                 else if (args->value < ctx->hang_stats.ban_period_seconds &&
1094                          !capable(CAP_SYS_ADMIN))
1095                         ret = -EPERM;
1096                 else
1097                         ctx->hang_stats.ban_period_seconds = args->value;
1098                 break;
1099         case I915_CONTEXT_PARAM_NO_ZEROMAP:
1100                 if (args->size) {
1101                         ret = -EINVAL;
1102                 } else {
1103                         ctx->flags &= ~CONTEXT_NO_ZEROMAP;
1104                         ctx->flags |= args->value ? CONTEXT_NO_ZEROMAP : 0;
1105                 }
1106                 break;
1107         case I915_CONTEXT_PARAM_NO_ERROR_CAPTURE:
1108                 if (args->size) {
1109                         ret = -EINVAL;
1110                 } else {
1111                         if (args->value)
1112                                 ctx->flags |= CONTEXT_NO_ERROR_CAPTURE;
1113                         else
1114                                 ctx->flags &= ~CONTEXT_NO_ERROR_CAPTURE;
1115                 }
1116                 break;
1117         default:
1118                 ret = -EINVAL;
1119                 break;
1120         }
1121         mutex_unlock(&dev->struct_mutex);
1122
1123         return ret;
1124 }
1125
1126 int i915_gem_context_reset_stats_ioctl(struct drm_device *dev,
1127                                        void *data, struct drm_file *file)
1128 {
1129         struct drm_i915_private *dev_priv = to_i915(dev);
1130         struct drm_i915_reset_stats *args = data;
1131         struct i915_ctx_hang_stats *hs;
1132         struct i915_gem_context *ctx;
1133         int ret;
1134
1135         if (args->flags || args->pad)
1136                 return -EINVAL;
1137
1138         if (args->ctx_id == DEFAULT_CONTEXT_HANDLE && !capable(CAP_SYS_ADMIN))
1139                 return -EPERM;
1140
1141         ret = i915_mutex_lock_interruptible(dev);
1142         if (ret)
1143                 return ret;
1144
1145         ctx = i915_gem_context_lookup(file->driver_priv, args->ctx_id);
1146         if (IS_ERR(ctx)) {
1147                 mutex_unlock(&dev->struct_mutex);
1148                 return PTR_ERR(ctx);
1149         }
1150         hs = &ctx->hang_stats;
1151
1152         if (capable(CAP_SYS_ADMIN))
1153                 args->reset_count = i915_reset_count(&dev_priv->gpu_error);
1154         else
1155                 args->reset_count = 0;
1156
1157         args->batch_active = hs->batch_active;
1158         args->batch_pending = hs->batch_pending;
1159
1160         mutex_unlock(&dev->struct_mutex);
1161
1162         return 0;
1163 }