drivers/gpu/drm/msm/mdp/mdp5/mdp5_kms.h

   1 /*
   2  * Copyright (C) 2013 Red Hat
   3  * Author: Rob Clark <robdclark@gmail.com>
   4  *
   5  * This program is free software; you can redistribute it and/or modify it
   6  * under the terms of the GNU General Public License version 2 as published by
   7  * the Free Software Foundation.
   8  *
   9  * This program is distributed in the hope that it will be useful, but WITHOUT
  10  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
  11  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
  12  * more details.
  13  *
  14  * You should have received a copy of the GNU General Public License along with
  15  * this program.  If not, see <http://www.gnu.org/licenses/>.
  16  */
  17
  18 #ifndef __MDP5_KMS_H__
  19 #define __MDP5_KMS_H__
  20
  21 #include "msm_drv.h"
  22 #include "msm_kms.h"
  23 #include "mdp/mdp_kms.h"
  24 #include "mdp5_cfg.h"   /* must be included before mdp5.xml.h */
  25 #include "mdp5.xml.h"
  26 #include "mdp5_ctl.h"
  27 #include "mdp5_smp.h"
  28
  29 struct mdp5_kms {
  30         struct mdp_kms base;
  31
  32         struct drm_device *dev;
  33
  34         struct mdp5_cfg_handler *cfg;
  35
  36         /* mapper-id used to request GEM buffer mapped for scanout: */
  37         int id;
  38         struct msm_mmu *mmu;
  39
  40         struct mdp5_smp *smp;
  41         struct mdp5_ctl_manager *ctlm;
  42
  43         /* io/register spaces: */
  44         void __iomem *mmio, *vbif;
  45
  46         struct regulator *vdd;
  47
  48         struct clk *axi_clk;
  49         struct clk *ahb_clk;
  50         struct clk *src_clk;
  51         struct clk *core_clk;
  52         struct clk *lut_clk;
  53         struct clk *vsync_clk;
  54
  55         /*
  56          * lock to protect access to global resources: ie., following register:
  57          *      - REG_MDP5_MDP_DISP_INTF_SEL
  58          */
  59         spinlock_t resource_lock;
  60
  61         struct mdp_irq error_handler;
  62
  63         struct {
  64                 volatile unsigned long enabled_mask;
  65                 struct irq_domain *domain;
  66         } irqcontroller;
  67 };
  68 #define to_mdp5_kms(x) container_of(x, struct mdp5_kms, base)
  69
  70 struct mdp5_plane_state {
  71         struct drm_plane_state base;
  72
  73         /* aligned with property */
  74         uint8_t premultiplied;
  75         uint8_t zpos;
  76         uint8_t alpha;
  77
  78         /* assigned by crtc blender */
  79         enum mdp_mixer_stage_id stage;
  80
  81         /* some additional transactional status to help us know in the
  82          * apply path whether we need to update SMP allocation, and
  83          * whether current update is still pending:
  84          */
  85         bool mode_changed : 1;
  86         bool pending : 1;
  87 };
  88 #define to_mdp5_plane_state(x) \
  89                 container_of(x, struct mdp5_plane_state, base)
  90
  91 enum mdp5_intf_mode {
  92         MDP5_INTF_MODE_NONE = 0,
  93
  94         /* Modes used for DSI interface (INTF_DSI type): */
  95         MDP5_INTF_DSI_MODE_VIDEO,
  96         MDP5_INTF_DSI_MODE_COMMAND,
  97
  98         /* Modes used for WB interface (INTF_WB type):  */
  99         MDP5_INTF_WB_MODE_BLOCK,
 100         MDP5_INTF_WB_MODE_LINE,
 101 };
 102
 103 struct mdp5_interface {
 104         int num; /* display interface number */
 105         enum mdp5_intf_type type;
 106         enum mdp5_intf_mode mode;
 107 };
 108
 109 static inline void mdp5_write(struct mdp5_kms *mdp5_kms, u32 reg, u32 data)
 110 {
 111         msm_writel(data, mdp5_kms->mmio + reg);
 112 }
 113
 114 static inline u32 mdp5_read(struct mdp5_kms *mdp5_kms, u32 reg)
 115 {
 116         return msm_readl(mdp5_kms->mmio + reg);
 117 }
 118
 119 static inline const char *pipe2name(enum mdp5_pipe pipe)
 120 {
 121         static const char *names[] = {
 122 #define NAME(n) [SSPP_ ## n] = #n
 123                 NAME(VIG0), NAME(VIG1), NAME(VIG2),
 124                 NAME(RGB0), NAME(RGB1), NAME(RGB2),
 125                 NAME(DMA0), NAME(DMA1),
 126                 NAME(VIG3), NAME(RGB3),
 127 #undef NAME
 128         };
 129         return names[pipe];
 130 }
 131
 132 static inline int pipe2nclients(enum mdp5_pipe pipe)
 133 {
 134         switch (pipe) {
 135         case SSPP_RGB0:
 136         case SSPP_RGB1:
 137         case SSPP_RGB2:
 138         case SSPP_RGB3:
 139                 return 1;
 140         default:
 141                 return 3;
 142         }
 143 }
 144
 145 static inline uint32_t intf2err(int intf_num)
 146 {
 147         switch (intf_num) {
 148         case 0:  return MDP5_IRQ_INTF0_UNDER_RUN;
 149         case 1:  return MDP5_IRQ_INTF1_UNDER_RUN;
 150         case 2:  return MDP5_IRQ_INTF2_UNDER_RUN;
 151         case 3:  return MDP5_IRQ_INTF3_UNDER_RUN;
 152         default: return 0;
 153         }
 154 }
 155
 156 #define GET_PING_PONG_ID(layer_mixer)   ((layer_mixer == 5) ? 3 : layer_mixer)
 157 static inline uint32_t intf2vblank(int lm, struct mdp5_interface *intf)
 158 {
 159         /*
 160          * In case of DSI Command Mode, the Ping Pong's read pointer IRQ
 161          * acts as a Vblank signal. The Ping Pong buffer used is bound to
 162          * layer mixer.
 163          */
 164
 165         if ((intf->type == INTF_DSI) &&
 166                         (intf->mode == MDP5_INTF_DSI_MODE_COMMAND))
 167                 return MDP5_IRQ_PING_PONG_0_RD_PTR << GET_PING_PONG_ID(lm);
 168
 169         if (intf->type == INTF_WB)
 170                 return MDP5_IRQ_WB_2_DONE;
 171
 172         switch (intf->num) {
 173         case 0:  return MDP5_IRQ_INTF0_VSYNC;
 174         case 1:  return MDP5_IRQ_INTF1_VSYNC;
 175         case 2:  return MDP5_IRQ_INTF2_VSYNC;
 176         case 3:  return MDP5_IRQ_INTF3_VSYNC;
 177         default: return 0;
 178         }
 179 }
 180
 181 static inline uint32_t lm2ppdone(int lm)
 182 {
 183         return MDP5_IRQ_PING_PONG_0_DONE << GET_PING_PONG_ID(lm);
 184 }
 185
 186 int mdp5_disable(struct mdp5_kms *mdp5_kms);
 187 int mdp5_enable(struct mdp5_kms *mdp5_kms);
 188
 189 void mdp5_set_irqmask(struct mdp_kms *mdp_kms, uint32_t irqmask,
 190                 uint32_t old_irqmask);
 191 void mdp5_irq_preinstall(struct msm_kms *kms);
 192 int mdp5_irq_postinstall(struct msm_kms *kms);
 193 void mdp5_irq_uninstall(struct msm_kms *kms);
 194 irqreturn_t mdp5_irq(struct msm_kms *kms);
 195 int mdp5_enable_vblank(struct msm_kms *kms, struct drm_crtc *crtc);
 196 void mdp5_disable_vblank(struct msm_kms *kms, struct drm_crtc *crtc);
 197 int mdp5_irq_domain_init(struct mdp5_kms *mdp5_kms);
 198 void mdp5_irq_domain_fini(struct mdp5_kms *mdp5_kms);
 199
 200 uint32_t mdp5_plane_get_flush(struct drm_plane *plane);
 201 void mdp5_plane_complete_flip(struct drm_plane *plane);
 202 void mdp5_plane_complete_commit(struct drm_plane *plane,
 203         struct drm_plane_state *state);
 204 enum mdp5_pipe mdp5_plane_pipe(struct drm_plane *plane);
 205 struct drm_plane *mdp5_plane_init(struct drm_device *dev,
 206                 enum mdp5_pipe pipe, bool private_plane,
 207                 uint32_t reg_offset, uint32_t caps);
 208
 209 uint32_t mdp5_crtc_vblank(struct drm_crtc *crtc);
 210
 211 int mdp5_crtc_get_lm(struct drm_crtc *crtc);
 212 void mdp5_crtc_cancel_pending_flip(struct drm_crtc *crtc, struct drm_file *file);
 213 void mdp5_crtc_set_pipeline(struct drm_crtc *crtc,
 214                 struct mdp5_interface *intf, struct mdp5_ctl *ctl);
 215 void mdp5_crtc_wait_for_commit_done(struct drm_crtc *crtc);
 216 struct drm_crtc *mdp5_crtc_init(struct drm_device *dev,
 217                 struct drm_plane *plane, int id);
 218
 219 struct drm_encoder *mdp5_encoder_init(struct drm_device *dev,
 220                 struct mdp5_interface *intf, struct mdp5_ctl *ctl);
 221 int mdp5_encoder_set_split_display(struct drm_encoder *encoder,
 222                                         struct drm_encoder *slave_encoder);
 223
 224 #ifdef CONFIG_DRM_MSM_DSI
 225 struct drm_encoder *mdp5_cmd_encoder_init(struct drm_device *dev,
 226                 struct mdp5_interface *intf, struct mdp5_ctl *ctl);
 227 int mdp5_cmd_encoder_set_split_display(struct drm_encoder *encoder,
 228                                         struct drm_encoder *slave_encoder);
 229 #else
 230 static inline struct drm_encoder *mdp5_cmd_encoder_init(struct drm_device *dev,
 231                 struct mdp5_interface *intf, struct mdp5_ctl *ctl)
 232 {
 233         return ERR_PTR(-EINVAL);
 234 }
 235 static inline int mdp5_cmd_encoder_set_split_display(
 236         struct drm_encoder *encoder, struct drm_encoder *slave_encoder)
 237 {
 238         return -EINVAL;
 239 }
 240 #endif
 241
 242 #endif /* __MDP5_KMS_H__ */