drivers/gpu/drm/nouveau/nouveau_dp.c

   1 /*
   2  * Copyright 2009 Red Hat Inc.
   3  *
   4  * Permission is hereby granted, free of charge, to any person obtaining a
   5  * copy of this software and associated documentation files (the "Software"),
   6  * to deal in the Software without restriction, including without limitation
   7  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
   8  * and/or sell copies of the Software, and to permit persons to whom the
   9  * Software is furnished to do so, subject to the following conditions:
  10  *
  11  * The above copyright notice and this permission notice shall be included in
  12  * all copies or substantial portions of the Software.
  13  *
  14  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  15  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  16  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  17  * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
  18  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  19  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  20  * OTHER DEALINGS IN THE SOFTWARE.
  21  *
  22  * Authors: Ben Skeggs
  23  */
  24
  25 #include "drmP.h"
  26 #include "drm_dp_helper.h"
  27
  28 #include "nouveau_drm.h"
  29 #include "nouveau_connector.h"
  30 #include "nouveau_encoder.h"
  31 #include "nouveau_crtc.h"
  32
  33 #include <subdev/gpio.h>
  34 #include <subdev/i2c.h>
  35
  36 u8 *
  37 nouveau_dp_bios_data(struct drm_device *dev, struct dcb_output *dcb, u8 **entry)
  38 {
  39         struct nouveau_drm *drm = nouveau_drm(dev);
  40         struct bit_entry d;
  41         u8 *table;
  42         int i;
  43
  44         if (bit_table(dev, 'd', &d)) {
  45                 NV_ERROR(drm, "BIT 'd' table not found\n");
  46                 return NULL;
  47         }
  48
  49         if (d.version != 1) {
  50                 NV_ERROR(drm, "BIT 'd' table version %d unknown\n", d.version);
  51                 return NULL;
  52         }
  53
  54         table = ROMPTR(dev, d.data[0]);
  55         if (!table) {
  56                 NV_ERROR(drm, "displayport table pointer invalid\n");
  57                 return NULL;
  58         }
  59
  60         switch (table[0]) {
  61         case 0x20:
  62         case 0x21:
  63         case 0x30:
  64         case 0x40:
  65                 break;
  66         default:
  67                 NV_ERROR(drm, "displayport table 0x%02x unknown\n", table[0]);
  68                 return NULL;
  69         }
  70
  71         for (i = 0; i < table[3]; i++) {
  72                 *entry = ROMPTR(dev, table[table[1] + (i * table[2])]);
  73                 if (*entry && bios_encoder_match(dcb, ROM32((*entry)[0])))
  74                         return table;
  75         }
  76
  77         NV_ERROR(drm, "displayport encoder table not found\n");
  78         return NULL;
  79 }
  80
  81 /******************************************************************************
  82  * link training
  83  *****************************************************************************/
  84 struct dp_state {
  85         struct nouveau_i2c_port *auxch;
  86         struct dp_train_func *func;
  87         struct dcb_output *dcb;
  88         int crtc;
  89         u8 *dpcd;
  90         int link_nr;
  91         u32 link_bw;
  92         u8  stat[6];
  93         u8  conf[4];
  94 };
  95
  96 static void
  97 dp_set_link_config(struct drm_device *dev, struct dp_state *dp)
  98 {
  99         struct nouveau_drm *drm = nouveau_drm(dev);
 100         u8 sink[2];
 101
 102         NV_DEBUG(drm, "%d lanes at %d KB/s\n", dp->link_nr, dp->link_bw);
 103
 104         /* set desired link configuration on the source */
 105         dp->func->link_set(dev, dp->dcb, dp->crtc, dp->link_nr, dp->link_bw,
 106                            dp->dpcd[2] & DP_ENHANCED_FRAME_CAP);
 107
 108         /* inform the sink of the new configuration */
 109         sink[0] = dp->link_bw / 27000;
 110         sink[1] = dp->link_nr;
 111         if (dp->dpcd[2] & DP_ENHANCED_FRAME_CAP)
 112                 sink[1] |= DP_LANE_COUNT_ENHANCED_FRAME_EN;
 113
 114         nv_wraux(dp->auxch, DP_LINK_BW_SET, sink, 2);
 115 }
 116
 117 static void
 118 dp_set_training_pattern(struct drm_device *dev, struct dp_state *dp, u8 pattern)
 119 {
 120         struct nouveau_drm *drm = nouveau_drm(dev);
 121         u8 sink_tp;
 122
 123         NV_DEBUG(drm, "training pattern %d\n", pattern);
 124
 125         dp->func->train_set(dev, dp->dcb, pattern);
 126
 127         nv_rdaux(dp->auxch, DP_TRAINING_PATTERN_SET, &sink_tp, 1);
 128         sink_tp &= ~DP_TRAINING_PATTERN_MASK;
 129         sink_tp |= pattern;
 130         nv_wraux(dp->auxch, DP_TRAINING_PATTERN_SET, &sink_tp, 1);
 131 }
 132
 133 static int
 134 dp_link_train_commit(struct drm_device *dev, struct dp_state *dp)
 135 {
 136         struct nouveau_drm *drm = nouveau_drm(dev);
 137         int i;
 138
 139         for (i = 0; i < dp->link_nr; i++) {
 140                 u8 lane = (dp->stat[4 + (i >> 1)] >> ((i & 1) * 4)) & 0xf;
 141                 u8 lpre = (lane & 0x0c) >> 2;
 142                 u8 lvsw = (lane & 0x03) >> 0;
 143
 144                 dp->conf[i] = (lpre << 3) | lvsw;
 145                 if (lvsw == DP_TRAIN_VOLTAGE_SWING_1200)
 146                         dp->conf[i] |= DP_TRAIN_MAX_SWING_REACHED;
 147                 if ((lpre << 3) == DP_TRAIN_PRE_EMPHASIS_9_5)
 148                         dp->conf[i] |= DP_TRAIN_MAX_PRE_EMPHASIS_REACHED;
 149
 150                 NV_DEBUG(drm, "config lane %d %02x\n", i, dp->conf[i]);
 151                 dp->func->train_adj(dev, dp->dcb, i, lvsw, lpre);
 152         }
 153
 154         return nv_wraux(dp->auxch, DP_TRAINING_LANE0_SET, dp->conf, 4);
 155 }
 156
 157 static int
 158 dp_link_train_update(struct drm_device *dev, struct dp_state *dp, u32 delay)
 159 {
 160         struct nouveau_drm *drm = nouveau_drm(dev);
 161         int ret;
 162
 163         udelay(delay);
 164
 165         ret = nv_rdaux(dp->auxch, DP_LANE0_1_STATUS, dp->stat, 6);
 166         if (ret)
 167                 return ret;
 168
 169         NV_DEBUG(drm, "status %02x %02x %02x %02x %02x %02x\n",
 170                      dp->stat[0], dp->stat[1], dp->stat[2], dp->stat[3],
 171                      dp->stat[4], dp->stat[5]);
 172         return 0;
 173 }
 174
 175 static int
 176 dp_link_train_cr(struct drm_device *dev, struct dp_state *dp)
 177 {
 178         bool cr_done = false, abort = false;
 179         int voltage = dp->conf[0] & DP_TRAIN_VOLTAGE_SWING_MASK;
 180         int tries = 0, i;
 181
 182         dp_set_training_pattern(dev, dp, DP_TRAINING_PATTERN_1);
 183
 184         do {
 185                 if (dp_link_train_commit(dev, dp) ||
 186                     dp_link_train_update(dev, dp, 100))
 187                         break;
 188
 189                 cr_done = true;
 190                 for (i = 0; i < dp->link_nr; i++) {
 191                         u8 lane = (dp->stat[i >> 1] >> ((i & 1) * 4)) & 0xf;
 192                         if (!(lane & DP_LANE_CR_DONE)) {
 193                                 cr_done = false;
 194                                 if (dp->conf[i] & DP_TRAIN_MAX_SWING_REACHED)
 195                                         abort = true;
 196                                 break;
 197                         }
 198                 }
 199
 200                 if ((dp->conf[0] & DP_TRAIN_VOLTAGE_SWING_MASK) != voltage) {
 201                         voltage = dp->conf[0] & DP_TRAIN_VOLTAGE_SWING_MASK;
 202                         tries = 0;
 203                 }
 204         } while (!cr_done && !abort && ++tries < 5);
 205
 206         return cr_done ? 0 : -1;
 207 }
 208
 209 static int
 210 dp_link_train_eq(struct drm_device *dev, struct dp_state *dp)
 211 {
 212         bool eq_done, cr_done = true;
 213         int tries = 0, i;
 214
 215         dp_set_training_pattern(dev, dp, DP_TRAINING_PATTERN_2);
 216
 217         do {
 218                 if (dp_link_train_update(dev, dp, 400))
 219                         break;
 220
 221                 eq_done = !!(dp->stat[2] & DP_INTERLANE_ALIGN_DONE);
 222                 for (i = 0; i < dp->link_nr && eq_done; i++) {
 223                         u8 lane = (dp->stat[i >> 1] >> ((i & 1) * 4)) & 0xf;
 224                         if (!(lane & DP_LANE_CR_DONE))
 225                                 cr_done = false;
 226                         if (!(lane & DP_LANE_CHANNEL_EQ_DONE) ||
 227                             !(lane & DP_LANE_SYMBOL_LOCKED))
 228                                 eq_done = false;
 229                 }
 230
 231                 if (dp_link_train_commit(dev, dp))
 232                         break;
 233         } while (!eq_done && cr_done && ++tries <= 5);
 234
 235         return eq_done ? 0 : -1;
 236 }
 237
 238 static void
 239 dp_set_downspread(struct drm_device *dev, struct dp_state *dp, bool enable)
 240 {
 241         u16 script = 0x0000;
 242         u8 *entry, *table = nouveau_dp_bios_data(dev, dp->dcb, &entry);
 243         if (table) {
 244                 if (table[0] >= 0x20 && table[0] <= 0x30) {
 245                         if (enable) script = ROM16(entry[12]);
 246                         else        script = ROM16(entry[14]);
 247                 } else
 248                 if (table[0] == 0x40) {
 249                         if (enable) script = ROM16(entry[11]);
 250                         else        script = ROM16(entry[13]);
 251                 }
 252         }
 253
 254         nouveau_bios_run_init_table(dev, script, dp->dcb, dp->crtc);
 255 }
 256
 257 static void
 258 dp_link_train_init(struct drm_device *dev, struct dp_state *dp)
 259 {
 260         u16 script = 0x0000;
 261         u8 *entry, *table = nouveau_dp_bios_data(dev, dp->dcb, &entry);
 262         if (table) {
 263                 if (table[0] >= 0x20 && table[0] <= 0x30)
 264                         script = ROM16(entry[6]);
 265                 else
 266                 if (table[0] == 0x40)
 267                         script = ROM16(entry[5]);
 268         }
 269
 270         nouveau_bios_run_init_table(dev, script, dp->dcb, dp->crtc);
 271 }
 272
 273 static void
 274 dp_link_train_fini(struct drm_device *dev, struct dp_state *dp)
 275 {
 276         u16 script = 0x0000;
 277         u8 *entry, *table = nouveau_dp_bios_data(dev, dp->dcb, &entry);
 278         if (table) {
 279                 if (table[0] >= 0x20 && table[0] <= 0x30)
 280                         script = ROM16(entry[8]);
 281                 else
 282                 if (table[0] == 0x40)
 283                         script = ROM16(entry[7]);
 284         }
 285
 286         nouveau_bios_run_init_table(dev, script, dp->dcb, dp->crtc);
 287 }
 288
 289 bool
 290 nouveau_dp_link_train(struct drm_encoder *encoder, u32 datarate,
 291                       struct dp_train_func *func)
 292 {
 293         struct nouveau_encoder *nv_encoder = nouveau_encoder(encoder);
 294         struct nouveau_crtc *nv_crtc = nouveau_crtc(encoder->crtc);
 295         struct nouveau_connector *nv_connector =
 296                 nouveau_encoder_connector_get(nv_encoder);
 297         struct drm_device *dev = encoder->dev;
 298         struct nouveau_drm *drm = nouveau_drm(dev);
 299         struct nouveau_i2c *i2c = nouveau_i2c(drm->device);
 300         struct nouveau_gpio *gpio = nouveau_gpio(drm->device);
 301         const u32 bw_list[] = { 270000, 162000, 0 };
 302         const u32 *link_bw = bw_list;
 303         struct dp_state dp;
 304
 305         dp.auxch = i2c->find(i2c, nv_encoder->dcb->i2c_index);
 306         if (!dp.auxch)
 307                 return false;
 308
 309         dp.func = func;
 310         dp.dcb = nv_encoder->dcb;
 311         dp.crtc = nv_crtc->index;
 312         dp.dpcd = nv_encoder->dp.dpcd;
 313
 314         /* adjust required bandwidth for 8B/10B coding overhead */
 315         datarate = (datarate / 8) * 10;
 316
 317         /* some sinks toggle hotplug in response to some of the actions
 318          * we take during link training (DP_SET_POWER is one), we need
 319          * to ignore them for the moment to avoid races.
 320          */
 321         gpio->irq(gpio, 0, nv_connector->hpd, 0xff, false);
 322
 323         /* enable down-spreading, if possible */
 324         dp_set_downspread(dev, &dp, nv_encoder->dp.dpcd[3] & 1);
 325
 326         /* execute pre-train script from vbios */
 327         dp_link_train_init(dev, &dp);
 328
 329         /* start off at highest link rate supported by encoder and display */
 330         while (*link_bw > nv_encoder->dp.link_bw)
 331                 link_bw++;
 332
 333         while (link_bw[0]) {
 334                 /* find minimum required lane count at this link rate */
 335                 dp.link_nr = nv_encoder->dp.link_nr;
 336                 while ((dp.link_nr >> 1) * link_bw[0] > datarate)
 337                         dp.link_nr >>= 1;
 338
 339                 /* drop link rate to minimum with this lane count */
 340                 while ((link_bw[1] * dp.link_nr) > datarate)
 341                         link_bw++;
 342                 dp.link_bw = link_bw[0];
 343
 344                 /* program selected link configuration */
 345                 dp_set_link_config(dev, &dp);
 346
 347                 /* attempt to train the link at this configuration */
 348                 memset(dp.stat, 0x00, sizeof(dp.stat));
 349                 if (!dp_link_train_cr(dev, &dp) &&
 350                     !dp_link_train_eq(dev, &dp))
 351                         break;
 352
 353                 /* retry at lower rate */
 354                 link_bw++;
 355         }
 356
 357         /* finish link training */
 358         dp_set_training_pattern(dev, &dp, DP_TRAINING_PATTERN_DISABLE);
 359
 360         /* execute post-train script from vbios */
 361         dp_link_train_fini(dev, &dp);
 362
 363         /* re-enable hotplug detect */
 364         gpio->irq(gpio, 0, nv_connector->hpd, 0xff, true);
 365         return true;
 366 }
 367
 368 void
 369 nouveau_dp_dpms(struct drm_encoder *encoder, int mode, u32 datarate,
 370                 struct dp_train_func *func)
 371 {
 372         struct nouveau_encoder *nv_encoder = nouveau_encoder(encoder);
 373         struct nouveau_drm *drm = nouveau_drm(encoder->dev);
 374         struct nouveau_i2c *i2c = nouveau_i2c(drm->device);
 375         struct nouveau_i2c_port *auxch;
 376         u8 status;
 377
 378         auxch = i2c->find(i2c, nv_encoder->dcb->i2c_index);
 379         if (!auxch)
 380                 return;
 381
 382         if (mode == DRM_MODE_DPMS_ON)
 383                 status = DP_SET_POWER_D0;
 384         else
 385                 status = DP_SET_POWER_D3;
 386
 387         nv_wraux(auxch, DP_SET_POWER, &status, 1);
 388
 389         if (mode == DRM_MODE_DPMS_ON)
 390                 nouveau_dp_link_train(encoder, datarate, func);
 391 }
 392
 393 static void
 394 nouveau_dp_probe_oui(struct drm_device *dev, struct nouveau_i2c_port *auxch,
 395                      u8 *dpcd)
 396 {
 397         struct nouveau_drm *drm = nouveau_drm(dev);
 398         u8 buf[3];
 399
 400         if (!(dpcd[DP_DOWN_STREAM_PORT_COUNT] & DP_OUI_SUPPORT))
 401                 return;
 402
 403         if (!nv_rdaux(auxch, DP_SINK_OUI, buf, 3))
 404                 NV_DEBUG(drm, "Sink OUI: %02hx%02hx%02hx\n",
 405                              buf[0], buf[1], buf[2]);
 406
 407         if (!nv_rdaux(auxch, DP_BRANCH_OUI, buf, 3))
 408                 NV_DEBUG(drm, "Branch OUI: %02hx%02hx%02hx\n",
 409                              buf[0], buf[1], buf[2]);
 410
 411 }
 412
 413 bool
 414 nouveau_dp_detect(struct drm_encoder *encoder)
 415 {
 416         struct nouveau_encoder *nv_encoder = nouveau_encoder(encoder);
 417         struct drm_device *dev = encoder->dev;
 418         struct nouveau_drm *drm = nouveau_drm(dev);
 419         struct nouveau_i2c *i2c = nouveau_i2c(drm->device);
 420         struct nouveau_i2c_port *auxch;
 421         u8 *dpcd = nv_encoder->dp.dpcd;
 422         int ret;
 423
 424         auxch = i2c->find(i2c, nv_encoder->dcb->i2c_index);
 425         if (!auxch)
 426                 return false;
 427
 428         ret = nv_rdaux(auxch, DP_DPCD_REV, dpcd, 8);
 429         if (ret)
 430                 return false;
 431
 432         nv_encoder->dp.link_bw = 27000 * dpcd[1];
 433         nv_encoder->dp.link_nr = dpcd[2] & DP_MAX_LANE_COUNT_MASK;
 434
 435         NV_DEBUG(drm, "display: %dx%d dpcd 0x%02x\n",
 436                      nv_encoder->dp.link_nr, nv_encoder->dp.link_bw, dpcd[0]);
 437         NV_DEBUG(drm, "encoder: %dx%d\n",
 438                      nv_encoder->dcb->dpconf.link_nr,
 439                      nv_encoder->dcb->dpconf.link_bw);
 440
 441         if (nv_encoder->dcb->dpconf.link_nr < nv_encoder->dp.link_nr)
 442                 nv_encoder->dp.link_nr = nv_encoder->dcb->dpconf.link_nr;
 443         if (nv_encoder->dcb->dpconf.link_bw < nv_encoder->dp.link_bw)
 444                 nv_encoder->dp.link_bw = nv_encoder->dcb->dpconf.link_bw;
 445
 446         NV_DEBUG(drm, "maximum: %dx%d\n",
 447                      nv_encoder->dp.link_nr, nv_encoder->dp.link_bw);
 448
 449         nouveau_dp_probe_oui(dev, auxch, dpcd);
 450
 451         return true;
 452 }