drivers/gpu/drm/nouveau/nv04_display.h

   1 #ifndef __NV04_DISPLAY_H__
   2 #define __NV04_DISPLAY_H__
   3
   4 enum nv04_fp_display_regs {
   5         FP_DISPLAY_END,
   6         FP_TOTAL,
   7         FP_CRTC,
   8         FP_SYNC_START,
   9         FP_SYNC_END,
  10         FP_VALID_START,
  11         FP_VALID_END
  12 };
  13
  14 struct nv04_crtc_reg {
  15         unsigned char MiscOutReg;
  16         uint8_t CRTC[0xa0];
  17         uint8_t CR58[0x10];
  18         uint8_t Sequencer[5];
  19         uint8_t Graphics[9];
  20         uint8_t Attribute[21];
  21         unsigned char DAC[768];
  22
  23         /* PCRTC regs */
  24         uint32_t fb_start;
  25         uint32_t crtc_cfg;
  26         uint32_t cursor_cfg;
  27         uint32_t gpio_ext;
  28         uint32_t crtc_830;
  29         uint32_t crtc_834;
  30         uint32_t crtc_850;
  31         uint32_t crtc_eng_ctrl;
  32
  33         /* PRAMDAC regs */
  34         uint32_t nv10_cursync;
  35         struct nouveau_pll_vals pllvals;
  36         uint32_t ramdac_gen_ctrl;
  37         uint32_t ramdac_630;
  38         uint32_t ramdac_634;
  39         uint32_t tv_setup;
  40         uint32_t tv_vtotal;
  41         uint32_t tv_vskew;
  42         uint32_t tv_vsync_delay;
  43         uint32_t tv_htotal;
  44         uint32_t tv_hskew;
  45         uint32_t tv_hsync_delay;
  46         uint32_t tv_hsync_delay2;
  47         uint32_t fp_horiz_regs[7];
  48         uint32_t fp_vert_regs[7];
  49         uint32_t dither;
  50         uint32_t fp_control;
  51         uint32_t dither_regs[6];
  52         uint32_t fp_debug_0;
  53         uint32_t fp_debug_1;
  54         uint32_t fp_debug_2;
  55         uint32_t fp_margin_color;
  56         uint32_t ramdac_8c0;
  57         uint32_t ramdac_a20;
  58         uint32_t ramdac_a24;
  59         uint32_t ramdac_a34;
  60         uint32_t ctv_regs[38];
  61 };
  62
  63 struct nv04_output_reg {
  64         uint32_t output;
  65         int head;
  66 };
  67
  68 struct nv04_mode_state {
  69         struct nv04_crtc_reg crtc_reg[2];
  70         uint32_t pllsel;
  71         uint32_t sel_clk;
  72 };
  73
  74 struct nv04_display {
  75         struct nv04_mode_state mode_reg;
  76         struct nv04_mode_state saved_reg;
  77         uint32_t saved_vga_font[4][16384];
  78         uint32_t dac_users[4];
  79 };
  80
  81 static inline struct nv04_display *
  82 nv04_display(struct drm_device *dev)
  83 {
  84         struct drm_nouveau_private *dev_priv = dev->dev_private;
  85         return dev_priv->engine.display.priv;
  86 }
  87
  88 /* nv04_display.c */
  89 int nv04_display_early_init(struct drm_device *);
  90 void nv04_display_late_takedown(struct drm_device *);
  91 int nv04_display_create(struct drm_device *);
  92 void nv04_display_destroy(struct drm_device *);
  93 int nv04_display_init(struct drm_device *);
  94 void nv04_display_fini(struct drm_device *);
  95
  96 /* nv04_crtc.c */
  97 int nv04_crtc_create(struct drm_device *, int index);
  98
  99 /* nv04_dac.c */
 100 int nv04_dac_create(struct drm_connector *, struct dcb_output *);
 101 uint32_t nv17_dac_sample_load(struct drm_encoder *encoder);
 102 int nv04_dac_output_offset(struct drm_encoder *encoder);
 103 void nv04_dac_update_dacclk(struct drm_encoder *encoder, bool enable);
 104 bool nv04_dac_in_use(struct drm_encoder *encoder);
 105
 106 /* nv04_dfp.c */
 107 int nv04_dfp_create(struct drm_connector *, struct dcb_output *);
 108 int nv04_dfp_get_bound_head(struct drm_device *dev, struct dcb_output *dcbent);
 109 void nv04_dfp_bind_head(struct drm_device *dev, struct dcb_output *dcbent,
 110                                int head, bool dl);
 111 void nv04_dfp_disable(struct drm_device *dev, int head);
 112 void nv04_dfp_update_fp_control(struct drm_encoder *encoder, int mode);
 113
 114 /* nv04_tv.c */
 115 int nv04_tv_identify(struct drm_device *dev, int i2c_index);
 116 int nv04_tv_create(struct drm_connector *, struct dcb_output *);
 117
 118 /* nv17_tv.c */
 119 int nv17_tv_create(struct drm_connector *, struct dcb_output *);
 120
 121 #endif