drivers/gpu/drm/nouveau/nv50_crtc.c

   1 /*
   2  * Copyright (C) 2008 Maarten Maathuis.
   3  * All Rights Reserved.
   4  *
   5  * Permission is hereby granted, free of charge, to any person obtaining
   6  * a copy of this software and associated documentation files (the
   7  * "Software"), to deal in the Software without restriction, including
   8  * without limitation the rights to use, copy, modify, merge, publish,
   9  * distribute, sublicense, and/or sell copies of the Software, and to
  10  * permit persons to whom the Software is furnished to do so, subject to
  11  * the following conditions:
  12  *
  13  * The above copyright notice and this permission notice (including the
  14  * next paragraph) shall be included in all copies or substantial
  15  * portions of the Software.
  16  *
  17  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  18  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  19  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.
  20  * IN NO EVENT SHALL THE COPYRIGHT OWNER(S) AND/OR ITS SUPPLIERS BE
  21  * LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION
  22  * OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION
  23  * WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.
  24  *
  25  */
  26
  27 #include "drmP.h"
  28 #include "drm_mode.h"
  29 #include "drm_crtc_helper.h"
  30
  31 #define NOUVEAU_DMA_DEBUG (nouveau_reg_debug & NOUVEAU_REG_DEBUG_EVO)
  32 #include "nouveau_reg.h"
  33 #include "nouveau_drv.h"
  34 #include "nouveau_hw.h"
  35 #include "nouveau_encoder.h"
  36 #include "nouveau_crtc.h"
  37 #include "nouveau_fb.h"
  38 #include "nouveau_connector.h"
  39 #include "nv50_display.h"
  40
  41 static void
  42 nv50_crtc_lut_load(struct drm_crtc *crtc)
  43 {
  44         struct nouveau_crtc *nv_crtc = nouveau_crtc(crtc);
  45         void __iomem *lut = nvbo_kmap_obj_iovirtual(nv_crtc->lut.nvbo);
  46         int i;
  47
  48         NV_DEBUG_KMS(crtc->dev, "\n");
  49
  50         for (i = 0; i < 256; i++) {
  51                 writew(nv_crtc->lut.r[i] >> 2, lut + 8*i + 0);
  52                 writew(nv_crtc->lut.g[i] >> 2, lut + 8*i + 2);
  53                 writew(nv_crtc->lut.b[i] >> 2, lut + 8*i + 4);
  54         }
  55
  56         if (nv_crtc->lut.depth == 30) {
  57                 writew(nv_crtc->lut.r[i - 1] >> 2, lut + 8*i + 0);
  58                 writew(nv_crtc->lut.g[i - 1] >> 2, lut + 8*i + 2);
  59                 writew(nv_crtc->lut.b[i - 1] >> 2, lut + 8*i + 4);
  60         }
  61 }
  62
  63 int
  64 nv50_crtc_blank(struct nouveau_crtc *nv_crtc, bool blanked)
  65 {
  66         struct drm_device *dev = nv_crtc->base.dev;
  67         struct drm_nouveau_private *dev_priv = dev->dev_private;
  68         struct nouveau_channel *evo = dev_priv->evo;
  69         int index = nv_crtc->index, ret;
  70
  71         NV_DEBUG_KMS(dev, "index %d\n", nv_crtc->index);
  72         NV_DEBUG_KMS(dev, "%s\n", blanked ? "blanked" : "unblanked");
  73
  74         if (blanked) {
  75                 nv_crtc->cursor.hide(nv_crtc, false);
  76
  77                 ret = RING_SPACE(evo, dev_priv->chipset != 0x50 ? 7 : 5);
  78                 if (ret) {
  79                         NV_ERROR(dev, "no space while blanking crtc\n");
  80                         return ret;
  81                 }
  82                 BEGIN_RING(evo, 0, NV50_EVO_CRTC(index, CLUT_MODE), 2);
  83                 OUT_RING(evo, NV50_EVO_CRTC_CLUT_MODE_BLANK);
  84                 OUT_RING(evo, 0);
  85                 if (dev_priv->chipset != 0x50) {
  86                         BEGIN_RING(evo, 0, NV84_EVO_CRTC(index, CLUT_DMA), 1);
  87                         OUT_RING(evo, NV84_EVO_CRTC_CLUT_DMA_HANDLE_NONE);
  88                 }
  89
  90                 BEGIN_RING(evo, 0, NV50_EVO_CRTC(index, FB_DMA), 1);
  91                 OUT_RING(evo, NV50_EVO_CRTC_FB_DMA_HANDLE_NONE);
  92         } else {
  93                 if (nv_crtc->cursor.visible)
  94                         nv_crtc->cursor.show(nv_crtc, false);
  95                 else
  96                         nv_crtc->cursor.hide(nv_crtc, false);
  97
  98                 ret = RING_SPACE(evo, dev_priv->chipset != 0x50 ? 10 : 8);
  99                 if (ret) {
 100                         NV_ERROR(dev, "no space while unblanking crtc\n");
 101                         return ret;
 102                 }
 103                 BEGIN_RING(evo, 0, NV50_EVO_CRTC(index, CLUT_MODE), 2);
 104                 OUT_RING(evo, nv_crtc->lut.depth == 8 ?
 105                                 NV50_EVO_CRTC_CLUT_MODE_OFF :
 106                                 NV50_EVO_CRTC_CLUT_MODE_ON);
 107                 OUT_RING(evo, (nv_crtc->lut.nvbo->bo.mem.start << PAGE_SHIFT) >> 8);
 108                 if (dev_priv->chipset != 0x50) {
 109                         BEGIN_RING(evo, 0, NV84_EVO_CRTC(index, CLUT_DMA), 1);
 110                         OUT_RING(evo, NvEvoVRAM);
 111                 }
 112
 113                 BEGIN_RING(evo, 0, NV50_EVO_CRTC(index, FB_OFFSET), 2);
 114                 OUT_RING(evo, nv_crtc->fb.offset >> 8);
 115                 OUT_RING(evo, 0);
 116                 BEGIN_RING(evo, 0, NV50_EVO_CRTC(index, FB_DMA), 1);
 117                 if (dev_priv->chipset != 0x50)
 118                         if (nv_crtc->fb.tile_flags == 0x7a00)
 119                                 OUT_RING(evo, NvEvoFB32);
 120                         else
 121                         if (nv_crtc->fb.tile_flags == 0x7000)
 122                                 OUT_RING(evo, NvEvoFB16);
 123                         else
 124                                 OUT_RING(evo, NvEvoVRAM);
 125                 else
 126                         OUT_RING(evo, NvEvoVRAM);
 127         }
 128
 129         nv_crtc->fb.blanked = blanked;
 130         return 0;
 131 }
 132
 133 static int
 134 nv50_crtc_set_dither(struct nouveau_crtc *nv_crtc, bool on, bool update)
 135 {
 136         struct drm_device *dev = nv_crtc->base.dev;
 137         struct drm_nouveau_private *dev_priv = dev->dev_private;
 138         struct nouveau_channel *evo = dev_priv->evo;
 139         int ret;
 140
 141         NV_DEBUG_KMS(dev, "\n");
 142
 143         ret = RING_SPACE(evo, 2 + (update ? 2 : 0));
 144         if (ret) {
 145                 NV_ERROR(dev, "no space while setting dither\n");
 146                 return ret;
 147         }
 148
 149         BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, DITHER_CTRL), 1);
 150         if (on)
 151                 OUT_RING(evo, NV50_EVO_CRTC_DITHER_CTRL_ON);
 152         else
 153                 OUT_RING(evo, NV50_EVO_CRTC_DITHER_CTRL_OFF);
 154
 155         if (update) {
 156                 BEGIN_RING(evo, 0, NV50_EVO_UPDATE, 1);
 157                 OUT_RING(evo, 0);
 158                 FIRE_RING(evo);
 159         }
 160
 161         return 0;
 162 }
 163
 164 struct nouveau_connector *
 165 nouveau_crtc_connector_get(struct nouveau_crtc *nv_crtc)
 166 {
 167         struct drm_device *dev = nv_crtc->base.dev;
 168         struct drm_connector *connector;
 169         struct drm_crtc *crtc = to_drm_crtc(nv_crtc);
 170
 171         /* The safest approach is to find an encoder with the right crtc, that
 172          * is also linked to a connector. */
 173         list_for_each_entry(connector, &dev->mode_config.connector_list, head) {
 174                 if (connector->encoder)
 175                         if (connector->encoder->crtc == crtc)
 176                                 return nouveau_connector(connector);
 177         }
 178
 179         return NULL;
 180 }
 181
 182 static int
 183 nv50_crtc_set_scale(struct nouveau_crtc *nv_crtc, int scaling_mode, bool update)
 184 {
 185         struct nouveau_connector *nv_connector =
 186                 nouveau_crtc_connector_get(nv_crtc);
 187         struct drm_device *dev = nv_crtc->base.dev;
 188         struct drm_nouveau_private *dev_priv = dev->dev_private;
 189         struct nouveau_channel *evo = dev_priv->evo;
 190         struct drm_display_mode *native_mode = NULL;
 191         struct drm_display_mode *mode = &nv_crtc->base.mode;
 192         uint32_t outX, outY, horiz, vert;
 193         int ret;
 194
 195         NV_DEBUG_KMS(dev, "\n");
 196
 197         switch (scaling_mode) {
 198         case DRM_MODE_SCALE_NONE:
 199                 break;
 200         default:
 201                 if (!nv_connector || !nv_connector->native_mode) {
 202                         NV_ERROR(dev, "No native mode, forcing panel scaling\n");
 203                         scaling_mode = DRM_MODE_SCALE_NONE;
 204                 } else {
 205                         native_mode = nv_connector->native_mode;
 206                 }
 207                 break;
 208         }
 209
 210         switch (scaling_mode) {
 211         case DRM_MODE_SCALE_ASPECT:
 212                 horiz = (native_mode->hdisplay << 19) / mode->hdisplay;
 213                 vert = (native_mode->vdisplay << 19) / mode->vdisplay;
 214
 215                 if (vert > horiz) {
 216                         outX = (mode->hdisplay * horiz) >> 19;
 217                         outY = (mode->vdisplay * horiz) >> 19;
 218                 } else {
 219                         outX = (mode->hdisplay * vert) >> 19;
 220                         outY = (mode->vdisplay * vert) >> 19;
 221                 }
 222                 break;
 223         case DRM_MODE_SCALE_FULLSCREEN:
 224                 outX = native_mode->hdisplay;
 225                 outY = native_mode->vdisplay;
 226                 break;
 227         case DRM_MODE_SCALE_CENTER:
 228         case DRM_MODE_SCALE_NONE:
 229         default:
 230                 outX = mode->hdisplay;
 231                 outY = mode->vdisplay;
 232                 break;
 233         }
 234
 235         ret = RING_SPACE(evo, update ? 7 : 5);
 236         if (ret)
 237                 return ret;
 238
 239         /* Got a better name for SCALER_ACTIVE? */
 240         /* One day i've got to really figure out why this is needed. */
 241         BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, SCALE_CTRL), 1);
 242         if ((mode->flags & DRM_MODE_FLAG_DBLSCAN) ||
 243             (mode->flags & DRM_MODE_FLAG_INTERLACE) ||
 244             mode->hdisplay != outX || mode->vdisplay != outY) {
 245                 OUT_RING(evo, NV50_EVO_CRTC_SCALE_CTRL_ACTIVE);
 246         } else {
 247                 OUT_RING(evo, NV50_EVO_CRTC_SCALE_CTRL_INACTIVE);
 248         }
 249
 250         BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, SCALE_RES1), 2);
 251         OUT_RING(evo, outY << 16 | outX);
 252         OUT_RING(evo, outY << 16 | outX);
 253
 254         if (update) {
 255                 BEGIN_RING(evo, 0, NV50_EVO_UPDATE, 1);
 256                 OUT_RING(evo, 0);
 257                 FIRE_RING(evo);
 258         }
 259
 260         return 0;
 261 }
 262
 263 int
 264 nv50_crtc_set_clock(struct drm_device *dev, int head, int pclk)
 265 {
 266         struct drm_nouveau_private *dev_priv = dev->dev_private;
 267         struct pll_lims pll;
 268         uint32_t reg1, reg2;
 269         int ret, N1, M1, N2, M2, P;
 270
 271         ret = get_pll_limits(dev, PLL_VPLL0 + head, &pll);
 272         if (ret)
 273                 return ret;
 274
 275         if (pll.vco2.maxfreq) {
 276                 ret = nv50_calc_pll(dev, &pll, pclk, &N1, &M1, &N2, &M2, &P);
 277                 if (ret <= 0)
 278                         return 0;
 279
 280                 NV_DEBUG(dev, "pclk %d out %d NM1 %d %d NM2 %d %d P %d\n",
 281                          pclk, ret, N1, M1, N2, M2, P);
 282
 283                 reg1 = nv_rd32(dev, pll.reg + 4) & 0xff00ff00;
 284                 reg2 = nv_rd32(dev, pll.reg + 8) & 0x8000ff00;
 285                 nv_wr32(dev, pll.reg + 0, 0x10000611);
 286                 nv_wr32(dev, pll.reg + 4, reg1 | (M1 << 16) | N1);
 287                 nv_wr32(dev, pll.reg + 8, reg2 | (P << 28) | (M2 << 16) | N2);
 288         } else
 289         if (dev_priv->chipset < NV_C0) {
 290                 ret = nv50_calc_pll2(dev, &pll, pclk, &N1, &N2, &M1, &P);
 291                 if (ret <= 0)
 292                         return 0;
 293
 294                 NV_DEBUG(dev, "pclk %d out %d N %d fN 0x%04x M %d P %d\n",
 295                          pclk, ret, N1, N2, M1, P);
 296
 297                 reg1 = nv_rd32(dev, pll.reg + 4) & 0xffc00000;
 298                 nv_wr32(dev, pll.reg + 0, 0x50000610);
 299                 nv_wr32(dev, pll.reg + 4, reg1 | (P << 16) | (M1 << 8) | N1);
 300                 nv_wr32(dev, pll.reg + 8, N2);
 301         } else {
 302                 ret = nv50_calc_pll2(dev, &pll, pclk, &N1, &N2, &M1, &P);
 303                 if (ret <= 0)
 304                         return 0;
 305
 306                 NV_DEBUG(dev, "pclk %d out %d N %d fN 0x%04x M %d P %d\n",
 307                          pclk, ret, N1, N2, M1, P);
 308
 309                 nv_mask(dev, pll.reg + 0x0c, 0x00000000, 0x00000100);
 310                 nv_wr32(dev, pll.reg + 0x04, (P << 16) | (N1 << 8) | M1);
 311                 nv_wr32(dev, pll.reg + 0x10, N2 << 16);
 312         }
 313
 314         return 0;
 315 }
 316
 317 static void
 318 nv50_crtc_destroy(struct drm_crtc *crtc)
 319 {
 320         struct drm_device *dev;
 321         struct nouveau_crtc *nv_crtc;
 322
 323         if (!crtc)
 324                 return;
 325
 326         dev = crtc->dev;
 327         nv_crtc = nouveau_crtc(crtc);
 328
 329         NV_DEBUG_KMS(dev, "\n");
 330
 331         drm_crtc_cleanup(&nv_crtc->base);
 332
 333         nv50_cursor_fini(nv_crtc);
 334
 335         nouveau_bo_unmap(nv_crtc->lut.nvbo);
 336         nouveau_bo_ref(NULL, &nv_crtc->lut.nvbo);
 337         nouveau_bo_unmap(nv_crtc->cursor.nvbo);
 338         nouveau_bo_ref(NULL, &nv_crtc->cursor.nvbo);
 339         kfree(nv_crtc->mode);
 340         kfree(nv_crtc);
 341 }
 342
 343 int
 344 nv50_crtc_cursor_set(struct drm_crtc *crtc, struct drm_file *file_priv,
 345                      uint32_t buffer_handle, uint32_t width, uint32_t height)
 346 {
 347         struct drm_device *dev = crtc->dev;
 348         struct drm_nouveau_private *dev_priv = dev->dev_private;
 349         struct nouveau_crtc *nv_crtc = nouveau_crtc(crtc);
 350         struct nouveau_bo *cursor = NULL;
 351         struct drm_gem_object *gem;
 352         int ret = 0, i;
 353
 354         if (width != 64 || height != 64)
 355                 return -EINVAL;
 356
 357         if (!buffer_handle) {
 358                 nv_crtc->cursor.hide(nv_crtc, true);
 359                 return 0;
 360         }
 361
 362         gem = drm_gem_object_lookup(dev, file_priv, buffer_handle);
 363         if (!gem)
 364                 return -ENOENT;
 365         cursor = nouveau_gem_object(gem);
 366
 367         ret = nouveau_bo_map(cursor);
 368         if (ret)
 369                 goto out;
 370
 371         /* The simple will do for now. */
 372         for (i = 0; i < 64 * 64; i++)
 373                 nouveau_bo_wr32(nv_crtc->cursor.nvbo, i, nouveau_bo_rd32(cursor, i));
 374
 375         nouveau_bo_unmap(cursor);
 376
 377         nv_crtc->cursor.set_offset(nv_crtc, nv_crtc->cursor.nvbo->bo.offset -
 378                                             dev_priv->vm_vram_base);
 379         nv_crtc->cursor.show(nv_crtc, true);
 380
 381 out:
 382         drm_gem_object_unreference_unlocked(gem);
 383         return ret;
 384 }
 385
 386 int
 387 nv50_crtc_cursor_move(struct drm_crtc *crtc, int x, int y)
 388 {
 389         struct nouveau_crtc *nv_crtc = nouveau_crtc(crtc);
 390
 391         nv_crtc->cursor.set_pos(nv_crtc, x, y);
 392         return 0;
 393 }
 394
 395 static void
 396 nv50_crtc_gamma_set(struct drm_crtc *crtc, u16 *r, u16 *g, u16 *b,
 397                     uint32_t start, uint32_t size)
 398 {
 399         int end = (start + size > 256) ? 256 : start + size, i;
 400         struct nouveau_crtc *nv_crtc = nouveau_crtc(crtc);
 401
 402         for (i = start; i < end; i++) {
 403                 nv_crtc->lut.r[i] = r[i];
 404                 nv_crtc->lut.g[i] = g[i];
 405                 nv_crtc->lut.b[i] = b[i];
 406         }
 407
 408         /* We need to know the depth before we upload, but it's possible to
 409          * get called before a framebuffer is bound.  If this is the case,
 410          * mark the lut values as dirty by setting depth==0, and it'll be
 411          * uploaded on the first mode_set_base()
 412          */
 413         if (!nv_crtc->base.fb) {
 414                 nv_crtc->lut.depth = 0;
 415                 return;
 416         }
 417
 418         nv50_crtc_lut_load(crtc);
 419 }
 420
 421 static void
 422 nv50_crtc_save(struct drm_crtc *crtc)
 423 {
 424         NV_ERROR(crtc->dev, "!!\n");
 425 }
 426
 427 static void
 428 nv50_crtc_restore(struct drm_crtc *crtc)
 429 {
 430         NV_ERROR(crtc->dev, "!!\n");
 431 }
 432
 433 static const struct drm_crtc_funcs nv50_crtc_funcs = {
 434         .save = nv50_crtc_save,
 435         .restore = nv50_crtc_restore,
 436         .cursor_set = nv50_crtc_cursor_set,
 437         .cursor_move = nv50_crtc_cursor_move,
 438         .gamma_set = nv50_crtc_gamma_set,
 439         .set_config = drm_crtc_helper_set_config,
 440         .destroy = nv50_crtc_destroy,
 441 };
 442
 443 static void
 444 nv50_crtc_dpms(struct drm_crtc *crtc, int mode)
 445 {
 446 }
 447
 448 static void
 449 nv50_crtc_prepare(struct drm_crtc *crtc)
 450 {
 451         struct nouveau_crtc *nv_crtc = nouveau_crtc(crtc);
 452         struct drm_device *dev = crtc->dev;
 453
 454         NV_DEBUG_KMS(dev, "index %d\n", nv_crtc->index);
 455
 456         nv50_crtc_blank(nv_crtc, true);
 457 }
 458
 459 static void
 460 nv50_crtc_commit(struct drm_crtc *crtc)
 461 {
 462         struct drm_device *dev = crtc->dev;
 463         struct drm_nouveau_private *dev_priv = dev->dev_private;
 464         struct nouveau_channel *evo = dev_priv->evo;
 465         struct nouveau_crtc *nv_crtc = nouveau_crtc(crtc);
 466         int ret;
 467
 468         NV_DEBUG_KMS(dev, "index %d\n", nv_crtc->index);
 469
 470         nv50_crtc_blank(nv_crtc, false);
 471
 472         ret = RING_SPACE(evo, 2);
 473         if (ret) {
 474                 NV_ERROR(dev, "no space while committing crtc\n");
 475                 return;
 476         }
 477         BEGIN_RING(evo, 0, NV50_EVO_UPDATE, 1);
 478         OUT_RING  (evo, 0);
 479         FIRE_RING (evo);
 480 }
 481
 482 static bool
 483 nv50_crtc_mode_fixup(struct drm_crtc *crtc, struct drm_display_mode *mode,
 484                      struct drm_display_mode *adjusted_mode)
 485 {
 486         return true;
 487 }
 488
 489 static int
 490 nv50_crtc_do_mode_set_base(struct drm_crtc *crtc, int x, int y,
 491                            struct drm_framebuffer *old_fb, bool update)
 492 {
 493         struct nouveau_crtc *nv_crtc = nouveau_crtc(crtc);
 494         struct drm_device *dev = nv_crtc->base.dev;
 495         struct drm_nouveau_private *dev_priv = dev->dev_private;
 496         struct nouveau_channel *evo = dev_priv->evo;
 497         struct drm_framebuffer *drm_fb = nv_crtc->base.fb;
 498         struct nouveau_framebuffer *fb = nouveau_framebuffer(drm_fb);
 499         int ret, format;
 500
 501         NV_DEBUG_KMS(dev, "index %d\n", nv_crtc->index);
 502
 503         switch (drm_fb->depth) {
 504         case  8:
 505                 format = NV50_EVO_CRTC_FB_DEPTH_8;
 506                 break;
 507         case 15:
 508                 format = NV50_EVO_CRTC_FB_DEPTH_15;
 509                 break;
 510         case 16:
 511                 format = NV50_EVO_CRTC_FB_DEPTH_16;
 512                 break;
 513         case 24:
 514         case 32:
 515                 format = NV50_EVO_CRTC_FB_DEPTH_24;
 516                 break;
 517         case 30:
 518                 format = NV50_EVO_CRTC_FB_DEPTH_30;
 519                 break;
 520         default:
 521                  NV_ERROR(dev, "unknown depth %d\n", drm_fb->depth);
 522                  return -EINVAL;
 523         }
 524
 525         ret = nouveau_bo_pin(fb->nvbo, TTM_PL_FLAG_VRAM);
 526         if (ret)
 527                 return ret;
 528
 529         if (old_fb) {
 530                 struct nouveau_framebuffer *ofb = nouveau_framebuffer(old_fb);
 531                 nouveau_bo_unpin(ofb->nvbo);
 532         }
 533
 534         nv_crtc->fb.offset = fb->nvbo->bo.offset - dev_priv->vm_vram_base;
 535         nv_crtc->fb.tile_flags = fb->nvbo->tile_flags;
 536         nv_crtc->fb.cpp = drm_fb->bits_per_pixel / 8;
 537         if (!nv_crtc->fb.blanked && dev_priv->chipset != 0x50) {
 538                 ret = RING_SPACE(evo, 2);
 539                 if (ret)
 540                         return ret;
 541
 542                 BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, FB_DMA), 1);
 543                 if (nv_crtc->fb.tile_flags == 0x7a00)
 544                         OUT_RING(evo, NvEvoFB32);
 545                 else
 546                 if (nv_crtc->fb.tile_flags == 0x7000)
 547                         OUT_RING(evo, NvEvoFB16);
 548                 else
 549                         OUT_RING(evo, NvEvoVRAM);
 550         }
 551
 552         ret = RING_SPACE(evo, 12);
 553         if (ret)
 554                 return ret;
 555
 556         BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, FB_OFFSET), 5);
 557         OUT_RING(evo, nv_crtc->fb.offset >> 8);
 558         OUT_RING(evo, 0);
 559         OUT_RING(evo, (drm_fb->height << 16) | drm_fb->width);
 560         if (!nv_crtc->fb.tile_flags) {
 561                 OUT_RING(evo, drm_fb->pitch | (1 << 20));
 562         } else {
 563                 OUT_RING(evo, ((drm_fb->pitch / 4) << 4) |
 564                                   fb->nvbo->tile_mode);
 565         }
 566         if (dev_priv->chipset == 0x50)
 567                 OUT_RING(evo, (fb->nvbo->tile_flags << 8) | format);
 568         else
 569                 OUT_RING(evo, format);
 570
 571         BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, CLUT_MODE), 1);
 572         OUT_RING(evo, fb->base.depth == 8 ?
 573                  NV50_EVO_CRTC_CLUT_MODE_OFF : NV50_EVO_CRTC_CLUT_MODE_ON);
 574
 575         BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, COLOR_CTRL), 1);
 576         OUT_RING(evo, NV50_EVO_CRTC_COLOR_CTRL_COLOR);
 577         BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, FB_POS), 1);
 578         OUT_RING(evo, (y << 16) | x);
 579
 580         if (nv_crtc->lut.depth != fb->base.depth) {
 581                 nv_crtc->lut.depth = fb->base.depth;
 582                 nv50_crtc_lut_load(crtc);
 583         }
 584
 585         if (update) {
 586                 ret = RING_SPACE(evo, 2);
 587                 if (ret)
 588                         return ret;
 589                 BEGIN_RING(evo, 0, NV50_EVO_UPDATE, 1);
 590                 OUT_RING(evo, 0);
 591                 FIRE_RING(evo);
 592         }
 593
 594         return 0;
 595 }
 596
 597 static int
 598 nv50_crtc_mode_set(struct drm_crtc *crtc, struct drm_display_mode *mode,
 599                    struct drm_display_mode *adjusted_mode, int x, int y,
 600                    struct drm_framebuffer *old_fb)
 601 {
 602         struct drm_device *dev = crtc->dev;
 603         struct drm_nouveau_private *dev_priv = dev->dev_private;
 604         struct nouveau_channel *evo = dev_priv->evo;
 605         struct nouveau_crtc *nv_crtc = nouveau_crtc(crtc);
 606         struct nouveau_connector *nv_connector = NULL;
 607         uint32_t hsync_dur,  vsync_dur, hsync_start_to_end, vsync_start_to_end;
 608         uint32_t hunk1, vunk1, vunk2a, vunk2b;
 609         int ret;
 610
 611         /* Find the connector attached to this CRTC */
 612         nv_connector = nouveau_crtc_connector_get(nv_crtc);
 613
 614         *nv_crtc->mode = *adjusted_mode;
 615
 616         NV_DEBUG_KMS(dev, "index %d\n", nv_crtc->index);
 617
 618         hsync_dur = adjusted_mode->hsync_end - adjusted_mode->hsync_start;
 619         vsync_dur = adjusted_mode->vsync_end - adjusted_mode->vsync_start;
 620         hsync_start_to_end = adjusted_mode->htotal - adjusted_mode->hsync_start;
 621         vsync_start_to_end = adjusted_mode->vtotal - adjusted_mode->vsync_start;
 622         /* I can't give this a proper name, anyone else can? */
 623         hunk1 = adjusted_mode->htotal -
 624                 adjusted_mode->hsync_start + adjusted_mode->hdisplay;
 625         vunk1 = adjusted_mode->vtotal -
 626                 adjusted_mode->vsync_start + adjusted_mode->vdisplay;
 627         /* Another strange value, this time only for interlaced adjusted_modes. */
 628         vunk2a = 2 * adjusted_mode->vtotal -
 629                  adjusted_mode->vsync_start + adjusted_mode->vdisplay;
 630         vunk2b = adjusted_mode->vtotal -
 631                  adjusted_mode->vsync_start + adjusted_mode->vtotal;
 632
 633         if (adjusted_mode->flags & DRM_MODE_FLAG_INTERLACE) {
 634                 vsync_dur /= 2;
 635                 vsync_start_to_end  /= 2;
 636                 vunk1 /= 2;
 637                 vunk2a /= 2;
 638                 vunk2b /= 2;
 639                 /* magic */
 640                 if (adjusted_mode->flags & DRM_MODE_FLAG_DBLSCAN) {
 641                         vsync_start_to_end -= 1;
 642                         vunk1 -= 1;
 643                         vunk2a -= 1;
 644                         vunk2b -= 1;
 645                 }
 646         }
 647
 648         ret = RING_SPACE(evo, 17);
 649         if (ret)
 650                 return ret;
 651
 652         BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, CLOCK), 2);
 653         OUT_RING(evo, adjusted_mode->clock | 0x800000);
 654         OUT_RING(evo, (adjusted_mode->flags & DRM_MODE_FLAG_INTERLACE) ? 2 : 0);
 655
 656         BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, DISPLAY_START), 5);
 657         OUT_RING(evo, 0);
 658         OUT_RING(evo, (adjusted_mode->vtotal << 16) | adjusted_mode->htotal);
 659         OUT_RING(evo, (vsync_dur - 1) << 16 | (hsync_dur - 1));
 660         OUT_RING(evo, (vsync_start_to_end - 1) << 16 |
 661                         (hsync_start_to_end - 1));
 662         OUT_RING(evo, (vunk1 - 1) << 16 | (hunk1 - 1));
 663
 664         if (adjusted_mode->flags & DRM_MODE_FLAG_INTERLACE) {
 665                 BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, UNK0824), 1);
 666                 OUT_RING(evo, (vunk2b - 1) << 16 | (vunk2a - 1));
 667         } else {
 668                 OUT_RING(evo, 0);
 669                 OUT_RING(evo, 0);
 670         }
 671
 672         BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, UNK082C), 1);
 673         OUT_RING(evo, 0);
 674
 675         /* This is the actual resolution of the mode. */
 676         BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, REAL_RES), 1);
 677         OUT_RING(evo, (mode->vdisplay << 16) | mode->hdisplay);
 678         BEGIN_RING(evo, 0, NV50_EVO_CRTC(nv_crtc->index, SCALE_CENTER_OFFSET), 1);
 679         OUT_RING(evo, NV50_EVO_CRTC_SCALE_CENTER_OFFSET_VAL(0, 0));
 680
 681         nv_crtc->set_dither(nv_crtc, nv_connector->use_dithering, false);
 682         nv_crtc->set_scale(nv_crtc, nv_connector->scaling_mode, false);
 683
 684         return nv50_crtc_do_mode_set_base(crtc, x, y, old_fb, false);
 685 }
 686
 687 static int
 688 nv50_crtc_mode_set_base(struct drm_crtc *crtc, int x, int y,
 689                         struct drm_framebuffer *old_fb)
 690 {
 691         return nv50_crtc_do_mode_set_base(crtc, x, y, old_fb, true);
 692 }
 693
 694 static const struct drm_crtc_helper_funcs nv50_crtc_helper_funcs = {
 695         .dpms = nv50_crtc_dpms,
 696         .prepare = nv50_crtc_prepare,
 697         .commit = nv50_crtc_commit,
 698         .mode_fixup = nv50_crtc_mode_fixup,
 699         .mode_set = nv50_crtc_mode_set,
 700         .mode_set_base = nv50_crtc_mode_set_base,
 701         .load_lut = nv50_crtc_lut_load,
 702 };
 703
 704 int
 705 nv50_crtc_create(struct drm_device *dev, int index)
 706 {
 707         struct nouveau_crtc *nv_crtc = NULL;
 708         int ret, i;
 709
 710         NV_DEBUG_KMS(dev, "\n");
 711
 712         nv_crtc = kzalloc(sizeof(*nv_crtc), GFP_KERNEL);
 713         if (!nv_crtc)
 714                 return -ENOMEM;
 715
 716         nv_crtc->mode = kzalloc(sizeof(*nv_crtc->mode), GFP_KERNEL);
 717         if (!nv_crtc->mode) {
 718                 kfree(nv_crtc);
 719                 return -ENOMEM;
 720         }
 721
 722         /* Default CLUT parameters, will be activated on the hw upon
 723          * first mode set.
 724          */
 725         for (i = 0; i < 256; i++) {
 726                 nv_crtc->lut.r[i] = i << 8;
 727                 nv_crtc->lut.g[i] = i << 8;
 728                 nv_crtc->lut.b[i] = i << 8;
 729         }
 730         nv_crtc->lut.depth = 0;
 731
 732         ret = nouveau_bo_new(dev, NULL, 4096, 0x100, TTM_PL_FLAG_VRAM,
 733                              0, 0x0000, false, true, &nv_crtc->lut.nvbo);
 734         if (!ret) {
 735                 ret = nouveau_bo_pin(nv_crtc->lut.nvbo, TTM_PL_FLAG_VRAM);
 736                 if (!ret)
 737                         ret = nouveau_bo_map(nv_crtc->lut.nvbo);
 738                 if (ret)
 739                         nouveau_bo_ref(NULL, &nv_crtc->lut.nvbo);
 740         }
 741
 742         if (ret) {
 743                 kfree(nv_crtc->mode);
 744                 kfree(nv_crtc);
 745                 return ret;
 746         }
 747
 748         nv_crtc->index = index;
 749
 750         /* set function pointers */
 751         nv_crtc->set_dither = nv50_crtc_set_dither;
 752         nv_crtc->set_scale = nv50_crtc_set_scale;
 753
 754         drm_crtc_init(dev, &nv_crtc->base, &nv50_crtc_funcs);
 755         drm_crtc_helper_add(&nv_crtc->base, &nv50_crtc_helper_funcs);
 756         drm_mode_crtc_set_gamma_size(&nv_crtc->base, 256);
 757
 758         ret = nouveau_bo_new(dev, NULL, 64*64*4, 0x100, TTM_PL_FLAG_VRAM,
 759                              0, 0x0000, false, true, &nv_crtc->cursor.nvbo);
 760         if (!ret) {
 761                 ret = nouveau_bo_pin(nv_crtc->cursor.nvbo, TTM_PL_FLAG_VRAM);
 762                 if (!ret)
 763                         ret = nouveau_bo_map(nv_crtc->cursor.nvbo);
 764                 if (ret)
 765                         nouveau_bo_ref(NULL, &nv_crtc->cursor.nvbo);
 766         }
 767
 768         nv50_cursor_init(nv_crtc);
 769         return 0;
 770 }