drivers/gpu/drm/nouveau/nvkm/engine/gr/gk110b.c

   1 /*
   2  * Copyright 2013 Red Hat Inc.
   3  *
   4  * Permission is hereby granted, free of charge, to any person obtaining a
   5  * copy of this software and associated documentation files (the "Software"),
   6  * to deal in the Software without restriction, including without limitation
   7  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
   8  * and/or sell copies of the Software, and to permit persons to whom the
   9  * Software is furnished to do so, subject to the following conditions:
  10  *
  11  * The above copyright notice and this permission notice shall be included in
  12  * all copies or substantial portions of the Software.
  13  *
  14  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  15  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  16  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  17  * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
  18  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  19  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  20  * OTHER DEALINGS IN THE SOFTWARE.
  21  *
  22  * Authors: Ben Skeggs <bskeggs@redhat.com>
  23  */
  24
  25 #include "nvc0.h"
  26 #include "ctxnvc0.h"
  27
  28 /*******************************************************************************
  29  * PGRAPH register lists
  30  ******************************************************************************/
  31
  32 static const struct nvc0_gr_init
  33 gk110b_gr_init_l1c_0[] = {
  34         { 0x419c98,   1, 0x04, 0x00000000 },
  35         { 0x419ca8,   1, 0x04, 0x00000000 },
  36         { 0x419cb0,   1, 0x04, 0x09000000 },
  37         { 0x419cb4,   1, 0x04, 0x00000000 },
  38         { 0x419cb8,   1, 0x04, 0x00b08bea },
  39         { 0x419c84,   1, 0x04, 0x00010384 },
  40         { 0x419cbc,   1, 0x04, 0x281b3646 },
  41         { 0x419cc0,   2, 0x04, 0x00000000 },
  42         { 0x419c80,   1, 0x04, 0x00020230 },
  43         { 0x419ccc,   2, 0x04, 0x00000000 },
  44         {}
  45 };
  46
  47 static const struct nvc0_gr_init
  48 gk110b_gr_init_sm_0[] = {
  49         { 0x419e00,   1, 0x04, 0x00000080 },
  50         { 0x419ea0,   1, 0x04, 0x00000000 },
  51         { 0x419ee4,   1, 0x04, 0x00000000 },
  52         { 0x419ea4,   1, 0x04, 0x00000100 },
  53         { 0x419ea8,   1, 0x04, 0x00000000 },
  54         { 0x419eb4,   1, 0x04, 0x00000000 },
  55         { 0x419ebc,   2, 0x04, 0x00000000 },
  56         { 0x419edc,   1, 0x04, 0x00000000 },
  57         { 0x419f00,   1, 0x04, 0x00000000 },
  58         { 0x419ed0,   1, 0x04, 0x00002616 },
  59         { 0x419f74,   1, 0x04, 0x00015555 },
  60         { 0x419f80,   4, 0x04, 0x00000000 },
  61         {}
  62 };
  63
  64 static const struct nvc0_gr_pack
  65 gk110b_gr_pack_mmio[] = {
  66         { nve4_gr_init_main_0 },
  67         { nvf0_gr_init_fe_0 },
  68         { nvc0_gr_init_pri_0 },
  69         { nvc0_gr_init_rstr2d_0 },
  70         { nvd9_gr_init_pd_0 },
  71         { nvf0_gr_init_ds_0 },
  72         { nvc0_gr_init_scc_0 },
  73         { nvf0_gr_init_sked_0 },
  74         { nvf0_gr_init_cwd_0 },
  75         { nvd9_gr_init_prop_0 },
  76         { nvc1_gr_init_gpc_unk_0 },
  77         { nvc0_gr_init_setup_0 },
  78         { nvc0_gr_init_crstr_0 },
  79         { nvc1_gr_init_setup_1 },
  80         { nvc0_gr_init_zcull_0 },
  81         { nvd9_gr_init_gpm_0 },
  82         { nvf0_gr_init_gpc_unk_1 },
  83         { nvc0_gr_init_gcc_0 },
  84         { nve4_gr_init_tpccs_0 },
  85         { nvf0_gr_init_tex_0 },
  86         { nve4_gr_init_pe_0 },
  87         { gk110b_gr_init_l1c_0 },
  88         { nvc0_gr_init_mpc_0 },
  89         { gk110b_gr_init_sm_0 },
  90         { nvd7_gr_init_pes_0 },
  91         { nvd7_gr_init_wwdx_0 },
  92         { nvd7_gr_init_cbm_0 },
  93         { nve4_gr_init_be_0 },
  94         { nvc0_gr_init_fe_1 },
  95         {}
  96 };
  97
  98 /*******************************************************************************
  99  * PGRAPH engine/subdev functions
 100  ******************************************************************************/
 101
 102 struct nouveau_oclass *
 103 gk110b_gr_oclass = &(struct nvc0_gr_oclass) {
 104         .base.handle = NV_ENGINE(GR, 0xf1),
 105         .base.ofuncs = &(struct nouveau_ofuncs) {
 106                 .ctor = nvc0_gr_ctor,
 107                 .dtor = nvc0_gr_dtor,
 108                 .init = nve4_gr_init,
 109                 .fini = nvf0_gr_fini,
 110         },
 111         .cclass = &gk110b_grctx_oclass,
 112         .sclass =  nvf0_gr_sclass,
 113         .mmio = gk110b_gr_pack_mmio,
 114         .fecs.ucode = &nvf0_gr_fecs_ucode,
 115         .gpccs.ucode = &nvf0_gr_gpccs_ucode,
 116         .ppc_nr = 2,
 117 }.base;