drivers/gpu/drm/radeon/radeon_vm.c

   1 /*
   2  * Copyright 2008 Advanced Micro Devices, Inc.
   3  * Copyright 2008 Red Hat Inc.
   4  * Copyright 2009 Jerome Glisse.
   5  *
   6  * Permission is hereby granted, free of charge, to any person obtaining a
   7  * copy of this software and associated documentation files (the "Software"),
   8  * to deal in the Software without restriction, including without limitation
   9  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
  10  * and/or sell copies of the Software, and to permit persons to whom the
  11  * Software is furnished to do so, subject to the following conditions:
  12  *
  13  * The above copyright notice and this permission notice shall be included in
  14  * all copies or substantial portions of the Software.
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  19  * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
  20  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  21  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  22  * OTHER DEALINGS IN THE SOFTWARE.
  23  *
  24  * Authors: Dave Airlie
  25  *          Alex Deucher
  26  *          Jerome Glisse
  27  */
  28 #include <drm/drmP.h>
  29 #include <drm/radeon_drm.h>
  30 #include "radeon.h"
  31 #include "radeon_trace.h"
  32
  33 /*
  34  * GPUVM
  35  * GPUVM is similar to the legacy gart on older asics, however
  36  * rather than there being a single global gart table
  37  * for the entire GPU, there are multiple VM page tables active
  38  * at any given time.  The VM page tables can contain a mix
  39  * vram pages and system memory pages and system memory pages
  40  * can be mapped as snooped (cached system pages) or unsnooped
  41  * (uncached system pages).
  42  * Each VM has an ID associated with it and there is a page table
  43  * associated with each VMID.  When execting a command buffer,
  44  * the kernel tells the the ring what VMID to use for that command
  45  * buffer.  VMIDs are allocated dynamically as commands are submitted.
  46  * The userspace drivers maintain their own address space and the kernel
  47  * sets up their pages tables accordingly when they submit their
  48  * command buffers and a VMID is assigned.
  49  * Cayman/Trinity support up to 8 active VMs at any given time;
  50  * SI supports 16.
  51  */
  52
  53 /**
  54  * radeon_vm_num_pde - return the number of page directory entries
  55  *
  56  * @rdev: radeon_device pointer
  57  *
  58  * Calculate the number of page directory entries (cayman+).
  59  */
  60 static unsigned radeon_vm_num_pdes(struct radeon_device *rdev)
  61 {
  62         return rdev->vm_manager.max_pfn >> radeon_vm_block_size;
  63 }
  64
  65 /**
  66  * radeon_vm_directory_size - returns the size of the page directory in bytes
  67  *
  68  * @rdev: radeon_device pointer
  69  *
  70  * Calculate the size of the page directory in bytes (cayman+).
  71  */
  72 static unsigned radeon_vm_directory_size(struct radeon_device *rdev)
  73 {
  74         return RADEON_GPU_PAGE_ALIGN(radeon_vm_num_pdes(rdev) * 8);
  75 }
  76
  77 /**
  78  * radeon_vm_manager_init - init the vm manager
  79  *
  80  * @rdev: radeon_device pointer
  81  *
  82  * Init the vm manager (cayman+).
  83  * Returns 0 for success, error for failure.
  84  */
  85 int radeon_vm_manager_init(struct radeon_device *rdev)
  86 {
  87         int r;
  88
  89         if (!rdev->vm_manager.enabled) {
  90                 r = radeon_asic_vm_init(rdev);
  91                 if (r)
  92                         return r;
  93
  94                 rdev->vm_manager.enabled = true;
  95         }
  96         return 0;
  97 }
  98
  99 /**
 100  * radeon_vm_manager_fini - tear down the vm manager
 101  *
 102  * @rdev: radeon_device pointer
 103  *
 104  * Tear down the VM manager (cayman+).
 105  */
 106 void radeon_vm_manager_fini(struct radeon_device *rdev)
 107 {
 108         int i;
 109
 110         if (!rdev->vm_manager.enabled)
 111                 return;
 112
 113         for (i = 0; i < RADEON_NUM_VM; ++i)
 114                 radeon_fence_unref(&rdev->vm_manager.active[i]);
 115         radeon_asic_vm_fini(rdev);
 116         rdev->vm_manager.enabled = false;
 117 }
 118
 119 /**
 120  * radeon_vm_get_bos - add the vm BOs to a validation list
 121  *
 122  * @vm: vm providing the BOs
 123  * @head: head of validation list
 124  *
 125  * Add the page directory to the list of BOs to
 126  * validate for command submission (cayman+).
 127  */
 128 struct radeon_cs_reloc *radeon_vm_get_bos(struct radeon_device *rdev,
 129                                           struct radeon_vm *vm,
 130                                           struct list_head *head)
 131 {
 132         struct radeon_cs_reloc *list;
 133         unsigned i, idx;
 134
 135         list = drm_malloc_ab(vm->max_pde_used + 2,
 136                              sizeof(struct radeon_cs_reloc));
 137         if (!list)
 138                 return NULL;
 139
 140         /* add the vm page table to the list */
 141         list[0].gobj = NULL;
 142         list[0].robj = vm->page_directory;
 143         list[0].prefered_domains = RADEON_GEM_DOMAIN_VRAM;
 144         list[0].allowed_domains = RADEON_GEM_DOMAIN_VRAM;
 145         list[0].tv.bo = &vm->page_directory->tbo;
 146         list[0].tv.shared = false;
 147         list[0].tiling_flags = 0;
 148         list[0].handle = 0;
 149         list_add(&list[0].tv.head, head);
 150
 151         for (i = 0, idx = 1; i <= vm->max_pde_used; i++) {
 152                 if (!vm->page_tables[i].bo)
 153                         continue;
 154
 155                 list[idx].gobj = NULL;
 156                 list[idx].robj = vm->page_tables[i].bo;
 157                 list[idx].prefered_domains = RADEON_GEM_DOMAIN_VRAM;
 158                 list[idx].allowed_domains = RADEON_GEM_DOMAIN_VRAM;
 159                 list[idx].tv.bo = &list[idx].robj->tbo;
 160                 list[idx].tv.shared = false;
 161                 list[idx].tiling_flags = 0;
 162                 list[idx].handle = 0;
 163                 list_add(&list[idx++].tv.head, head);
 164         }
 165
 166         return list;
 167 }
 168
 169 /**
 170  * radeon_vm_grab_id - allocate the next free VMID
 171  *
 172  * @rdev: radeon_device pointer
 173  * @vm: vm to allocate id for
 174  * @ring: ring we want to submit job to
 175  *
 176  * Allocate an id for the vm (cayman+).
 177  * Returns the fence we need to sync to (if any).
 178  *
 179  * Global and local mutex must be locked!
 180  */
 181 struct radeon_fence *radeon_vm_grab_id(struct radeon_device *rdev,
 182                                        struct radeon_vm *vm, int ring)
 183 {
 184         struct radeon_fence *best[RADEON_NUM_RINGS] = {};
 185         unsigned choices[2] = {};
 186         unsigned i;
 187
 188         /* check if the id is still valid */
 189         if (vm->last_id_use && vm->last_id_use == rdev->vm_manager.active[vm->id])
 190                 return NULL;
 191
 192         /* we definately need to flush */
 193         radeon_fence_unref(&vm->last_flush);
 194
 195         /* skip over VMID 0, since it is the system VM */
 196         for (i = 1; i < rdev->vm_manager.nvm; ++i) {
 197                 struct radeon_fence *fence = rdev->vm_manager.active[i];
 198
 199                 if (fence == NULL) {
 200                         /* found a free one */
 201                         vm->id = i;
 202                         trace_radeon_vm_grab_id(vm->id, ring);
 203                         return NULL;
 204                 }
 205
 206                 if (radeon_fence_is_earlier(fence, best[fence->ring])) {
 207                         best[fence->ring] = fence;
 208                         choices[fence->ring == ring ? 0 : 1] = i;
 209                 }
 210         }
 211
 212         for (i = 0; i < 2; ++i) {
 213                 if (choices[i]) {
 214                         vm->id = choices[i];
 215                         trace_radeon_vm_grab_id(vm->id, ring);
 216                         return rdev->vm_manager.active[choices[i]];
 217                 }
 218         }
 219
 220         /* should never happen */
 221         BUG();
 222         return NULL;
 223 }
 224
 225 /**
 226  * radeon_vm_flush - hardware flush the vm
 227  *
 228  * @rdev: radeon_device pointer
 229  * @vm: vm we want to flush
 230  * @ring: ring to use for flush
 231  *
 232  * Flush the vm (cayman+).
 233  *
 234  * Global and local mutex must be locked!
 235  */
 236 void radeon_vm_flush(struct radeon_device *rdev,
 237                      struct radeon_vm *vm,
 238                      int ring)
 239 {
 240         uint64_t pd_addr = radeon_bo_gpu_offset(vm->page_directory);
 241
 242         /* if we can't remember our last VM flush then flush now! */
 243         if (!vm->last_flush || pd_addr != vm->pd_gpu_addr) {
 244                 trace_radeon_vm_flush(pd_addr, ring, vm->id);
 245                 vm->pd_gpu_addr = pd_addr;
 246                 radeon_ring_vm_flush(rdev, &rdev->ring[ring],
 247                                      vm->id, vm->pd_gpu_addr);
 248         }
 249 }
 250
 251 /**
 252  * radeon_vm_fence - remember fence for vm
 253  *
 254  * @rdev: radeon_device pointer
 255  * @vm: vm we want to fence
 256  * @fence: fence to remember
 257  *
 258  * Fence the vm (cayman+).
 259  * Set the fence used to protect page table and id.
 260  *
 261  * Global and local mutex must be locked!
 262  */
 263 void radeon_vm_fence(struct radeon_device *rdev,
 264                      struct radeon_vm *vm,
 265                      struct radeon_fence *fence)
 266 {
 267         radeon_fence_unref(&vm->fence);
 268         vm->fence = radeon_fence_ref(fence);
 269
 270         radeon_fence_unref(&rdev->vm_manager.active[vm->id]);
 271         rdev->vm_manager.active[vm->id] = radeon_fence_ref(fence);
 272
 273         radeon_fence_unref(&vm->last_id_use);
 274         vm->last_id_use = radeon_fence_ref(fence);
 275
 276         /* we just flushed the VM, remember that */
 277         if (!vm->last_flush)
 278                 vm->last_flush = radeon_fence_ref(fence);
 279 }
 280
 281 /**
 282  * radeon_vm_bo_find - find the bo_va for a specific vm & bo
 283  *
 284  * @vm: requested vm
 285  * @bo: requested buffer object
 286  *
 287  * Find @bo inside the requested vm (cayman+).
 288  * Search inside the @bos vm list for the requested vm
 289  * Returns the found bo_va or NULL if none is found
 290  *
 291  * Object has to be reserved!
 292  */
 293 struct radeon_bo_va *radeon_vm_bo_find(struct radeon_vm *vm,
 294                                        struct radeon_bo *bo)
 295 {
 296         struct radeon_bo_va *bo_va;
 297
 298         list_for_each_entry(bo_va, &bo->va, bo_list) {
 299                 if (bo_va->vm == vm) {
 300                         return bo_va;
 301                 }
 302         }
 303         return NULL;
 304 }
 305
 306 /**
 307  * radeon_vm_bo_add - add a bo to a specific vm
 308  *
 309  * @rdev: radeon_device pointer
 310  * @vm: requested vm
 311  * @bo: radeon buffer object
 312  *
 313  * Add @bo into the requested vm (cayman+).
 314  * Add @bo to the list of bos associated with the vm
 315  * Returns newly added bo_va or NULL for failure
 316  *
 317  * Object has to be reserved!
 318  */
 319 struct radeon_bo_va *radeon_vm_bo_add(struct radeon_device *rdev,
 320                                       struct radeon_vm *vm,
 321                                       struct radeon_bo *bo)
 322 {
 323         struct radeon_bo_va *bo_va;
 324
 325         bo_va = kzalloc(sizeof(struct radeon_bo_va), GFP_KERNEL);
 326         if (bo_va == NULL) {
 327                 return NULL;
 328         }
 329         bo_va->vm = vm;
 330         bo_va->bo = bo;
 331         bo_va->it.start = 0;
 332         bo_va->it.last = 0;
 333         bo_va->flags = 0;
 334         bo_va->addr = 0;
 335         bo_va->ref_count = 1;
 336         INIT_LIST_HEAD(&bo_va->bo_list);
 337         INIT_LIST_HEAD(&bo_va->vm_status);
 338
 339         mutex_lock(&vm->mutex);
 340         list_add_tail(&bo_va->bo_list, &bo->va);
 341         mutex_unlock(&vm->mutex);
 342
 343         return bo_va;
 344 }
 345
 346 /**
 347  * radeon_vm_set_pages - helper to call the right asic function
 348  *
 349  * @rdev: radeon_device pointer
 350  * @ib: indirect buffer to fill with commands
 351  * @pe: addr of the page entry
 352  * @addr: dst addr to write into pe
 353  * @count: number of page entries to update
 354  * @incr: increase next addr by incr bytes
 355  * @flags: hw access flags
 356  *
 357  * Traces the parameters and calls the right asic functions
 358  * to setup the page table using the DMA.
 359  */
 360 static void radeon_vm_set_pages(struct radeon_device *rdev,
 361                                 struct radeon_ib *ib,
 362                                 uint64_t pe,
 363                                 uint64_t addr, unsigned count,
 364                                 uint32_t incr, uint32_t flags)
 365 {
 366         trace_radeon_vm_set_page(pe, addr, count, incr, flags);
 367
 368         if ((flags & R600_PTE_GART_MASK) == R600_PTE_GART_MASK) {
 369                 uint64_t src = rdev->gart.table_addr + (addr >> 12) * 8;
 370                 radeon_asic_vm_copy_pages(rdev, ib, pe, src, count);
 371
 372         } else if ((flags & R600_PTE_SYSTEM) || (count < 3)) {
 373                 radeon_asic_vm_write_pages(rdev, ib, pe, addr,
 374                                            count, incr, flags);
 375
 376         } else {
 377                 radeon_asic_vm_set_pages(rdev, ib, pe, addr,
 378                                          count, incr, flags);
 379         }
 380 }
 381
 382 /**
 383  * radeon_vm_clear_bo - initially clear the page dir/table
 384  *
 385  * @rdev: radeon_device pointer
 386  * @bo: bo to clear
 387  */
 388 static int radeon_vm_clear_bo(struct radeon_device *rdev,
 389                               struct radeon_bo *bo)
 390 {
 391         struct ttm_validate_buffer tv;
 392         struct ww_acquire_ctx ticket;
 393         struct list_head head;
 394         struct radeon_ib ib;
 395         unsigned entries;
 396         uint64_t addr;
 397         int r;
 398
 399         memset(&tv, 0, sizeof(tv));
 400         tv.bo = &bo->tbo;
 401         tv.shared = false;
 402
 403         INIT_LIST_HEAD(&head);
 404         list_add(&tv.head, &head);
 405
 406         r = ttm_eu_reserve_buffers(&ticket, &head, true);
 407         if (r)
 408                 return r;
 409
 410         r = ttm_bo_validate(&bo->tbo, &bo->placement, true, false);
 411         if (r)
 412                 goto error;
 413
 414         addr = radeon_bo_gpu_offset(bo);
 415         entries = radeon_bo_size(bo) / 8;
 416
 417         r = radeon_ib_get(rdev, R600_RING_TYPE_DMA_INDEX, &ib, NULL, 256);
 418         if (r)
 419                 goto error;
 420
 421         ib.length_dw = 0;
 422
 423         radeon_vm_set_pages(rdev, &ib, addr, 0, entries, 0, 0);
 424         radeon_asic_vm_pad_ib(rdev, &ib);
 425         WARN_ON(ib.length_dw > 64);
 426
 427         r = radeon_ib_schedule(rdev, &ib, NULL, false);
 428         if (r)
 429                 goto error;
 430
 431         ttm_eu_fence_buffer_objects(&ticket, &head, &ib.fence->base);
 432         radeon_ib_free(rdev, &ib);
 433
 434         return 0;
 435
 436 error:
 437         ttm_eu_backoff_reservation(&ticket, &head);
 438         return r;
 439 }
 440
 441 /**
 442  * radeon_vm_bo_set_addr - set bos virtual address inside a vm
 443  *
 444  * @rdev: radeon_device pointer
 445  * @bo_va: bo_va to store the address
 446  * @soffset: requested offset of the buffer in the VM address space
 447  * @flags: attributes of pages (read/write/valid/etc.)
 448  *
 449  * Set offset of @bo_va (cayman+).
 450  * Validate and set the offset requested within the vm address space.
 451  * Returns 0 for success, error for failure.
 452  *
 453  * Object has to be reserved!
 454  */
 455 int radeon_vm_bo_set_addr(struct radeon_device *rdev,
 456                           struct radeon_bo_va *bo_va,
 457                           uint64_t soffset,
 458                           uint32_t flags)
 459 {
 460         uint64_t size = radeon_bo_size(bo_va->bo);
 461         struct radeon_vm *vm = bo_va->vm;
 462         unsigned last_pfn, pt_idx;
 463         uint64_t eoffset;
 464         int r;
 465
 466         if (soffset) {
 467                 /* make sure object fit at this offset */
 468                 eoffset = soffset + size;
 469                 if (soffset >= eoffset) {
 470                         return -EINVAL;
 471                 }
 472
 473                 last_pfn = eoffset / RADEON_GPU_PAGE_SIZE;
 474                 if (last_pfn > rdev->vm_manager.max_pfn) {
 475                         dev_err(rdev->dev, "va above limit (0x%08X > 0x%08X)\n",
 476                                 last_pfn, rdev->vm_manager.max_pfn);
 477                         return -EINVAL;
 478                 }
 479
 480         } else {
 481                 eoffset = last_pfn = 0;
 482         }
 483
 484         mutex_lock(&vm->mutex);
 485         if (bo_va->it.start || bo_va->it.last) {
 486                 if (bo_va->addr) {
 487                         /* add a clone of the bo_va to clear the old address */
 488                         struct radeon_bo_va *tmp;
 489                         tmp = kzalloc(sizeof(struct radeon_bo_va), GFP_KERNEL);
 490                         if (!tmp) {
 491                                 mutex_unlock(&vm->mutex);
 492                                 return -ENOMEM;
 493                         }
 494                         tmp->it.start = bo_va->it.start;
 495                         tmp->it.last = bo_va->it.last;
 496                         tmp->vm = vm;
 497                         tmp->addr = bo_va->addr;
 498                         tmp->bo = radeon_bo_ref(bo_va->bo);
 499                         list_add(&tmp->vm_status, &vm->freed);
 500                 }
 501
 502                 interval_tree_remove(&bo_va->it, &vm->va);
 503                 bo_va->it.start = 0;
 504                 bo_va->it.last = 0;
 505         }
 506
 507         soffset /= RADEON_GPU_PAGE_SIZE;
 508         eoffset /= RADEON_GPU_PAGE_SIZE;
 509         if (soffset || eoffset) {
 510                 struct interval_tree_node *it;
 511                 it = interval_tree_iter_first(&vm->va, soffset, eoffset - 1);
 512                 if (it) {
 513                         struct radeon_bo_va *tmp;
 514                         tmp = container_of(it, struct radeon_bo_va, it);
 515                         /* bo and tmp overlap, invalid offset */
 516                         dev_err(rdev->dev, "bo %p va 0x%010Lx conflict with "
 517                                 "(bo %p 0x%010lx 0x%010lx)\n", bo_va->bo,
 518                                 soffset, tmp->bo, tmp->it.start, tmp->it.last);
 519                         mutex_unlock(&vm->mutex);
 520                         return -EINVAL;
 521                 }
 522                 bo_va->it.start = soffset;
 523                 bo_va->it.last = eoffset - 1;
 524                 interval_tree_insert(&bo_va->it, &vm->va);
 525         }
 526
 527         bo_va->flags = flags;
 528         bo_va->addr = 0;
 529
 530         soffset >>= radeon_vm_block_size;
 531         eoffset >>= radeon_vm_block_size;
 532
 533         BUG_ON(eoffset >= radeon_vm_num_pdes(rdev));
 534
 535         if (eoffset > vm->max_pde_used)
 536                 vm->max_pde_used = eoffset;
 537
 538         radeon_bo_unreserve(bo_va->bo);
 539
 540         /* walk over the address space and allocate the page tables */
 541         for (pt_idx = soffset; pt_idx <= eoffset; ++pt_idx) {
 542                 struct radeon_bo *pt;
 543
 544                 if (vm->page_tables[pt_idx].bo)
 545                         continue;
 546
 547                 /* drop mutex to allocate and clear page table */
 548                 mutex_unlock(&vm->mutex);
 549
 550                 r = radeon_bo_create(rdev, RADEON_VM_PTE_COUNT * 8,
 551                                      RADEON_GPU_PAGE_SIZE, true,
 552                                      RADEON_GEM_DOMAIN_VRAM, 0,
 553                                      NULL, NULL, &pt);
 554                 if (r)
 555                         return r;
 556
 557                 r = radeon_vm_clear_bo(rdev, pt);
 558                 if (r) {
 559                         radeon_bo_unref(&pt);
 560                         radeon_bo_reserve(bo_va->bo, false);
 561                         return r;
 562                 }
 563
 564                 /* aquire mutex again */
 565                 mutex_lock(&vm->mutex);
 566                 if (vm->page_tables[pt_idx].bo) {
 567                         /* someone else allocated the pt in the meantime */
 568                         mutex_unlock(&vm->mutex);
 569                         radeon_bo_unref(&pt);
 570                         mutex_lock(&vm->mutex);
 571                         continue;
 572                 }
 573
 574                 vm->page_tables[pt_idx].addr = 0;
 575                 vm->page_tables[pt_idx].bo = pt;
 576         }
 577
 578         mutex_unlock(&vm->mutex);
 579         return radeon_bo_reserve(bo_va->bo, false);
 580 }
 581
 582 /**
 583  * radeon_vm_map_gart - get the physical address of a gart page
 584  *
 585  * @rdev: radeon_device pointer
 586  * @addr: the unmapped addr
 587  *
 588  * Look up the physical address of the page that the pte resolves
 589  * to (cayman+).
 590  * Returns the physical address of the page.
 591  */
 592 uint64_t radeon_vm_map_gart(struct radeon_device *rdev, uint64_t addr)
 593 {
 594         uint64_t result;
 595
 596         /* page table offset */
 597         result = rdev->gart.pages_addr[addr >> PAGE_SHIFT];
 598
 599         /* in case cpu page size != gpu page size*/
 600         result |= addr & (~PAGE_MASK);
 601
 602         return result;
 603 }
 604
 605 /**
 606  * radeon_vm_page_flags - translate page flags to what the hw uses
 607  *
 608  * @flags: flags comming from userspace
 609  *
 610  * Translate the flags the userspace ABI uses to hw flags.
 611  */
 612 static uint32_t radeon_vm_page_flags(uint32_t flags)
 613 {
 614         uint32_t hw_flags = 0;
 615         hw_flags |= (flags & RADEON_VM_PAGE_VALID) ? R600_PTE_VALID : 0;
 616         hw_flags |= (flags & RADEON_VM_PAGE_READABLE) ? R600_PTE_READABLE : 0;
 617         hw_flags |= (flags & RADEON_VM_PAGE_WRITEABLE) ? R600_PTE_WRITEABLE : 0;
 618         if (flags & RADEON_VM_PAGE_SYSTEM) {
 619                 hw_flags |= R600_PTE_SYSTEM;
 620                 hw_flags |= (flags & RADEON_VM_PAGE_SNOOPED) ? R600_PTE_SNOOPED : 0;
 621         }
 622         return hw_flags;
 623 }
 624
 625 /**
 626  * radeon_vm_update_pdes - make sure that page directory is valid
 627  *
 628  * @rdev: radeon_device pointer
 629  * @vm: requested vm
 630  * @start: start of GPU address range
 631  * @end: end of GPU address range
 632  *
 633  * Allocates new page tables if necessary
 634  * and updates the page directory (cayman+).
 635  * Returns 0 for success, error for failure.
 636  *
 637  * Global and local mutex must be locked!
 638  */
 639 int radeon_vm_update_page_directory(struct radeon_device *rdev,
 640                                     struct radeon_vm *vm)
 641 {
 642         struct radeon_bo *pd = vm->page_directory;
 643         uint64_t pd_addr = radeon_bo_gpu_offset(pd);
 644         uint32_t incr = RADEON_VM_PTE_COUNT * 8;
 645         uint64_t last_pde = ~0, last_pt = ~0;
 646         unsigned count = 0, pt_idx, ndw;
 647         struct radeon_ib ib;
 648         int r;
 649
 650         /* padding, etc. */
 651         ndw = 64;
 652
 653         /* assume the worst case */
 654         ndw += vm->max_pde_used * 6;
 655
 656         /* update too big for an IB */
 657         if (ndw > 0xfffff)
 658                 return -ENOMEM;
 659
 660         r = radeon_ib_get(rdev, R600_RING_TYPE_DMA_INDEX, &ib, NULL, ndw * 4);
 661         if (r)
 662                 return r;
 663         ib.length_dw = 0;
 664
 665         /* walk over the address space and update the page directory */
 666         for (pt_idx = 0; pt_idx <= vm->max_pde_used; ++pt_idx) {
 667                 struct radeon_bo *bo = vm->page_tables[pt_idx].bo;
 668                 uint64_t pde, pt;
 669
 670                 if (bo == NULL)
 671                         continue;
 672
 673                 pt = radeon_bo_gpu_offset(bo);
 674                 if (vm->page_tables[pt_idx].addr == pt)
 675                         continue;
 676                 vm->page_tables[pt_idx].addr = pt;
 677
 678                 pde = pd_addr + pt_idx * 8;
 679                 if (((last_pde + 8 * count) != pde) ||
 680                     ((last_pt + incr * count) != pt)) {
 681
 682                         if (count) {
 683                                 radeon_vm_set_pages(rdev, &ib, last_pde,
 684                                                     last_pt, count, incr,
 685                                                     R600_PTE_VALID);
 686                         }
 687
 688                         count = 1;
 689                         last_pde = pde;
 690                         last_pt = pt;
 691                 } else {
 692                         ++count;
 693                 }
 694         }
 695
 696         if (count)
 697                 radeon_vm_set_pages(rdev, &ib, last_pde, last_pt, count,
 698                                     incr, R600_PTE_VALID);
 699
 700         if (ib.length_dw != 0) {
 701                 radeon_asic_vm_pad_ib(rdev, &ib);
 702
 703                 radeon_semaphore_sync_resv(rdev, ib.semaphore, pd->tbo.resv, false);
 704                 radeon_semaphore_sync_fence(ib.semaphore, vm->last_id_use);
 705                 WARN_ON(ib.length_dw > ndw);
 706                 r = radeon_ib_schedule(rdev, &ib, NULL, false);
 707                 if (r) {
 708                         radeon_ib_free(rdev, &ib);
 709                         return r;
 710                 }
 711                 radeon_fence_unref(&vm->fence);
 712                 vm->fence = radeon_fence_ref(ib.fence);
 713                 radeon_fence_unref(&vm->last_flush);
 714         }
 715         radeon_ib_free(rdev, &ib);
 716
 717         return 0;
 718 }
 719
 720 /**
 721  * radeon_vm_frag_ptes - add fragment information to PTEs
 722  *
 723  * @rdev: radeon_device pointer
 724  * @ib: IB for the update
 725  * @pe_start: first PTE to handle
 726  * @pe_end: last PTE to handle
 727  * @addr: addr those PTEs should point to
 728  * @flags: hw mapping flags
 729  *
 730  * Global and local mutex must be locked!
 731  */
 732 static void radeon_vm_frag_ptes(struct radeon_device *rdev,
 733                                 struct radeon_ib *ib,
 734                                 uint64_t pe_start, uint64_t pe_end,
 735                                 uint64_t addr, uint32_t flags)
 736 {
 737         /**
 738          * The MC L1 TLB supports variable sized pages, based on a fragment
 739          * field in the PTE. When this field is set to a non-zero value, page
 740          * granularity is increased from 4KB to (1 << (12 + frag)). The PTE
 741          * flags are considered valid for all PTEs within the fragment range
 742          * and corresponding mappings are assumed to be physically contiguous.
 743          *
 744          * The L1 TLB can store a single PTE for the whole fragment,
 745          * significantly increasing the space available for translation
 746          * caching. This leads to large improvements in throughput when the
 747          * TLB is under pressure.
 748          *
 749          * The L2 TLB distributes small and large fragments into two
 750          * asymmetric partitions. The large fragment cache is significantly
 751          * larger. Thus, we try to use large fragments wherever possible.
 752          * Userspace can support this by aligning virtual base address and
 753          * allocation size to the fragment size.
 754          */
 755
 756         /* NI is optimized for 256KB fragments, SI and newer for 64KB */
 757         uint64_t frag_flags = rdev->family == CHIP_CAYMAN ?
 758                         R600_PTE_FRAG_256KB : R600_PTE_FRAG_64KB;
 759         uint64_t frag_align = rdev->family == CHIP_CAYMAN ? 0x200 : 0x80;
 760
 761         uint64_t frag_start = ALIGN(pe_start, frag_align);
 762         uint64_t frag_end = pe_end & ~(frag_align - 1);
 763
 764         unsigned count;
 765
 766         /* system pages are non continuously */
 767         if ((flags & R600_PTE_SYSTEM) || !(flags & R600_PTE_VALID) ||
 768             (frag_start >= frag_end)) {
 769
 770                 count = (pe_end - pe_start) / 8;
 771                 radeon_vm_set_pages(rdev, ib, pe_start, addr, count,
 772                                     RADEON_GPU_PAGE_SIZE, flags);
 773                 return;
 774         }
 775
 776         /* handle the 4K area at the beginning */
 777         if (pe_start != frag_start) {
 778                 count = (frag_start - pe_start) / 8;
 779                 radeon_vm_set_pages(rdev, ib, pe_start, addr, count,
 780                                     RADEON_GPU_PAGE_SIZE, flags);
 781                 addr += RADEON_GPU_PAGE_SIZE * count;
 782         }
 783
 784         /* handle the area in the middle */
 785         count = (frag_end - frag_start) / 8;
 786         radeon_vm_set_pages(rdev, ib, frag_start, addr, count,
 787                             RADEON_GPU_PAGE_SIZE, flags | frag_flags);
 788
 789         /* handle the 4K area at the end */
 790         if (frag_end != pe_end) {
 791                 addr += RADEON_GPU_PAGE_SIZE * count;
 792                 count = (pe_end - frag_end) / 8;
 793                 radeon_vm_set_pages(rdev, ib, frag_end, addr, count,
 794                                     RADEON_GPU_PAGE_SIZE, flags);
 795         }
 796 }
 797
 798 /**
 799  * radeon_vm_update_ptes - make sure that page tables are valid
 800  *
 801  * @rdev: radeon_device pointer
 802  * @vm: requested vm
 803  * @start: start of GPU address range
 804  * @end: end of GPU address range
 805  * @dst: destination address to map to
 806  * @flags: mapping flags
 807  *
 808  * Update the page tables in the range @start - @end (cayman+).
 809  *
 810  * Global and local mutex must be locked!
 811  */
 812 static void radeon_vm_update_ptes(struct radeon_device *rdev,
 813                                   struct radeon_vm *vm,
 814                                   struct radeon_ib *ib,
 815                                   uint64_t start, uint64_t end,
 816                                   uint64_t dst, uint32_t flags)
 817 {
 818         uint64_t mask = RADEON_VM_PTE_COUNT - 1;
 819         uint64_t last_pte = ~0, last_dst = ~0;
 820         unsigned count = 0;
 821         uint64_t addr;
 822
 823         /* walk over the address space and update the page tables */
 824         for (addr = start; addr < end; ) {
 825                 uint64_t pt_idx = addr >> radeon_vm_block_size;
 826                 struct radeon_bo *pt = vm->page_tables[pt_idx].bo;
 827                 unsigned nptes;
 828                 uint64_t pte;
 829
 830                 radeon_semaphore_sync_resv(rdev, ib->semaphore, pt->tbo.resv, false);
 831
 832                 if ((addr & ~mask) == (end & ~mask))
 833                         nptes = end - addr;
 834                 else
 835                         nptes = RADEON_VM_PTE_COUNT - (addr & mask);
 836
 837                 pte = radeon_bo_gpu_offset(pt);
 838                 pte += (addr & mask) * 8;
 839
 840                 if ((last_pte + 8 * count) != pte) {
 841
 842                         if (count) {
 843                                 radeon_vm_frag_ptes(rdev, ib, last_pte,
 844                                                     last_pte + 8 * count,
 845                                                     last_dst, flags);
 846                         }
 847
 848                         count = nptes;
 849                         last_pte = pte;
 850                         last_dst = dst;
 851                 } else {
 852                         count += nptes;
 853                 }
 854
 855                 addr += nptes;
 856                 dst += nptes * RADEON_GPU_PAGE_SIZE;
 857         }
 858
 859         if (count) {
 860                 radeon_vm_frag_ptes(rdev, ib, last_pte,
 861                                     last_pte + 8 * count,
 862                                     last_dst, flags);
 863         }
 864 }
 865
 866 /**
 867  * radeon_vm_bo_update - map a bo into the vm page table
 868  *
 869  * @rdev: radeon_device pointer
 870  * @vm: requested vm
 871  * @bo: radeon buffer object
 872  * @mem: ttm mem
 873  *
 874  * Fill in the page table entries for @bo (cayman+).
 875  * Returns 0 for success, -EINVAL for failure.
 876  *
 877  * Object have to be reserved and mutex must be locked!
 878  */
 879 int radeon_vm_bo_update(struct radeon_device *rdev,
 880                         struct radeon_bo_va *bo_va,
 881                         struct ttm_mem_reg *mem)
 882 {
 883         struct radeon_vm *vm = bo_va->vm;
 884         struct radeon_ib ib;
 885         unsigned nptes, ncmds, ndw;
 886         uint64_t addr;
 887         uint32_t flags;
 888         int r;
 889
 890         if (!bo_va->it.start) {
 891                 dev_err(rdev->dev, "bo %p don't has a mapping in vm %p\n",
 892                         bo_va->bo, vm);
 893                 return -EINVAL;
 894         }
 895
 896         list_del_init(&bo_va->vm_status);
 897
 898         bo_va->flags &= ~RADEON_VM_PAGE_VALID;
 899         bo_va->flags &= ~RADEON_VM_PAGE_SYSTEM;
 900         bo_va->flags &= ~RADEON_VM_PAGE_SNOOPED;
 901         if (bo_va->bo && radeon_ttm_tt_is_readonly(bo_va->bo->tbo.ttm))
 902                 bo_va->flags &= ~RADEON_VM_PAGE_WRITEABLE;
 903
 904         if (mem) {
 905                 addr = mem->start << PAGE_SHIFT;
 906                 if (mem->mem_type != TTM_PL_SYSTEM) {
 907                         bo_va->flags |= RADEON_VM_PAGE_VALID;
 908                 }
 909                 if (mem->mem_type == TTM_PL_TT) {
 910                         bo_va->flags |= RADEON_VM_PAGE_SYSTEM;
 911                         if (!(bo_va->bo->flags & (RADEON_GEM_GTT_WC | RADEON_GEM_GTT_UC)))
 912                                 bo_va->flags |= RADEON_VM_PAGE_SNOOPED;
 913
 914                 } else {
 915                         addr += rdev->vm_manager.vram_base_offset;
 916                 }
 917         } else {
 918                 addr = 0;
 919         }
 920
 921         if (addr == bo_va->addr)
 922                 return 0;
 923         bo_va->addr = addr;
 924
 925         trace_radeon_vm_bo_update(bo_va);
 926
 927         nptes = bo_va->it.last - bo_va->it.start + 1;
 928
 929         /* reserve space for one command every (1 << BLOCK_SIZE) entries
 930            or 2k dwords (whatever is smaller) */
 931         ncmds = (nptes >> min(radeon_vm_block_size, 11)) + 1;
 932
 933         /* padding, etc. */
 934         ndw = 64;
 935
 936         flags = radeon_vm_page_flags(bo_va->flags);
 937         if ((flags & R600_PTE_GART_MASK) == R600_PTE_GART_MASK) {
 938                 /* only copy commands needed */
 939                 ndw += ncmds * 7;
 940
 941         } else if (flags & R600_PTE_SYSTEM) {
 942                 /* header for write data commands */
 943                 ndw += ncmds * 4;
 944
 945                 /* body of write data command */
 946                 ndw += nptes * 2;
 947
 948         } else {
 949                 /* set page commands needed */
 950                 ndw += ncmds * 10;
 951
 952                 /* two extra commands for begin/end of fragment */
 953                 ndw += 2 * 10;
 954         }
 955
 956         /* update too big for an IB */
 957         if (ndw > 0xfffff)
 958                 return -ENOMEM;
 959
 960         r = radeon_ib_get(rdev, R600_RING_TYPE_DMA_INDEX, &ib, NULL, ndw * 4);
 961         if (r)
 962                 return r;
 963         ib.length_dw = 0;
 964
 965         radeon_vm_update_ptes(rdev, vm, &ib, bo_va->it.start,
 966                               bo_va->it.last + 1, addr,
 967                               radeon_vm_page_flags(bo_va->flags));
 968
 969         radeon_asic_vm_pad_ib(rdev, &ib);
 970         WARN_ON(ib.length_dw > ndw);
 971
 972         radeon_semaphore_sync_fence(ib.semaphore, vm->fence);
 973         r = radeon_ib_schedule(rdev, &ib, NULL, false);
 974         if (r) {
 975                 radeon_ib_free(rdev, &ib);
 976                 return r;
 977         }
 978         radeon_fence_unref(&vm->fence);
 979         vm->fence = radeon_fence_ref(ib.fence);
 980         radeon_ib_free(rdev, &ib);
 981         radeon_fence_unref(&vm->last_flush);
 982
 983         return 0;
 984 }
 985
 986 /**
 987  * radeon_vm_clear_freed - clear freed BOs in the PT
 988  *
 989  * @rdev: radeon_device pointer
 990  * @vm: requested vm
 991  *
 992  * Make sure all freed BOs are cleared in the PT.
 993  * Returns 0 for success.
 994  *
 995  * PTs have to be reserved and mutex must be locked!
 996  */
 997 int radeon_vm_clear_freed(struct radeon_device *rdev,
 998                           struct radeon_vm *vm)
 999 {
1000         struct radeon_bo_va *bo_va, *tmp;
1001         int r;
1002
1003         list_for_each_entry_safe(bo_va, tmp, &vm->freed, vm_status) {
1004                 r = radeon_vm_bo_update(rdev, bo_va, NULL);
1005                 radeon_bo_unref(&bo_va->bo);
1006                 kfree(bo_va);
1007                 if (r)
1008                         return r;
1009         }
1010         return 0;
1011
1012 }
1013
1014 /**
1015  * radeon_vm_clear_invalids - clear invalidated BOs in the PT
1016  *
1017  * @rdev: radeon_device pointer
1018  * @vm: requested vm
1019  *
1020  * Make sure all invalidated BOs are cleared in the PT.
1021  * Returns 0 for success.
1022  *
1023  * PTs have to be reserved and mutex must be locked!
1024  */
1025 int radeon_vm_clear_invalids(struct radeon_device *rdev,
1026                              struct radeon_vm *vm)
1027 {
1028         struct radeon_bo_va *bo_va, *tmp;
1029         int r;
1030
1031         list_for_each_entry_safe(bo_va, tmp, &vm->invalidated, vm_status) {
1032                 r = radeon_vm_bo_update(rdev, bo_va, NULL);
1033                 if (r)
1034                         return r;
1035         }
1036         return 0;
1037 }
1038
1039 /**
1040  * radeon_vm_bo_rmv - remove a bo to a specific vm
1041  *
1042  * @rdev: radeon_device pointer
1043  * @bo_va: requested bo_va
1044  *
1045  * Remove @bo_va->bo from the requested vm (cayman+).
1046  *
1047  * Object have to be reserved!
1048  */
1049 void radeon_vm_bo_rmv(struct radeon_device *rdev,
1050                       struct radeon_bo_va *bo_va)
1051 {
1052         struct radeon_vm *vm = bo_va->vm;
1053
1054         list_del(&bo_va->bo_list);
1055
1056         mutex_lock(&vm->mutex);
1057         interval_tree_remove(&bo_va->it, &vm->va);
1058         list_del(&bo_va->vm_status);
1059
1060         if (bo_va->addr) {
1061                 bo_va->bo = radeon_bo_ref(bo_va->bo);
1062                 list_add(&bo_va->vm_status, &vm->freed);
1063         } else {
1064                 kfree(bo_va);
1065         }
1066
1067         mutex_unlock(&vm->mutex);
1068 }
1069
1070 /**
1071  * radeon_vm_bo_invalidate - mark the bo as invalid
1072  *
1073  * @rdev: radeon_device pointer
1074  * @vm: requested vm
1075  * @bo: radeon buffer object
1076  *
1077  * Mark @bo as invalid (cayman+).
1078  */
1079 void radeon_vm_bo_invalidate(struct radeon_device *rdev,
1080                              struct radeon_bo *bo)
1081 {
1082         struct radeon_bo_va *bo_va;
1083
1084         list_for_each_entry(bo_va, &bo->va, bo_list) {
1085                 if (bo_va->addr) {
1086                         mutex_lock(&bo_va->vm->mutex);
1087                         list_del(&bo_va->vm_status);
1088                         list_add(&bo_va->vm_status, &bo_va->vm->invalidated);
1089                         mutex_unlock(&bo_va->vm->mutex);
1090                 }
1091         }
1092 }
1093
1094 /**
1095  * radeon_vm_init - initialize a vm instance
1096  *
1097  * @rdev: radeon_device pointer
1098  * @vm: requested vm
1099  *
1100  * Init @vm fields (cayman+).
1101  */
1102 int radeon_vm_init(struct radeon_device *rdev, struct radeon_vm *vm)
1103 {
1104         const unsigned align = min(RADEON_VM_PTB_ALIGN_SIZE,
1105                 RADEON_VM_PTE_COUNT * 8);
1106         unsigned pd_size, pd_entries, pts_size;
1107         int r;
1108
1109         vm->id = 0;
1110         vm->ib_bo_va = NULL;
1111         vm->fence = NULL;
1112         vm->last_flush = NULL;
1113         vm->last_id_use = NULL;
1114         mutex_init(&vm->mutex);
1115         vm->va = RB_ROOT;
1116         INIT_LIST_HEAD(&vm->invalidated);
1117         INIT_LIST_HEAD(&vm->freed);
1118
1119         pd_size = radeon_vm_directory_size(rdev);
1120         pd_entries = radeon_vm_num_pdes(rdev);
1121
1122         /* allocate page table array */
1123         pts_size = pd_entries * sizeof(struct radeon_vm_pt);
1124         vm->page_tables = kzalloc(pts_size, GFP_KERNEL);
1125         if (vm->page_tables == NULL) {
1126                 DRM_ERROR("Cannot allocate memory for page table array\n");
1127                 return -ENOMEM;
1128         }
1129
1130         r = radeon_bo_create(rdev, pd_size, align, true,
1131                              RADEON_GEM_DOMAIN_VRAM, 0, NULL,
1132                              NULL, &vm->page_directory);
1133         if (r)
1134                 return r;
1135
1136         r = radeon_vm_clear_bo(rdev, vm->page_directory);
1137         if (r) {
1138                 radeon_bo_unref(&vm->page_directory);
1139                 vm->page_directory = NULL;
1140                 return r;
1141         }
1142
1143         return 0;
1144 }
1145
1146 /**
1147  * radeon_vm_fini - tear down a vm instance
1148  *
1149  * @rdev: radeon_device pointer
1150  * @vm: requested vm
1151  *
1152  * Tear down @vm (cayman+).
1153  * Unbind the VM and remove all bos from the vm bo list
1154  */
1155 void radeon_vm_fini(struct radeon_device *rdev, struct radeon_vm *vm)
1156 {
1157         struct radeon_bo_va *bo_va, *tmp;
1158         int i, r;
1159
1160         if (!RB_EMPTY_ROOT(&vm->va)) {
1161                 dev_err(rdev->dev, "still active bo inside vm\n");
1162         }
1163         rbtree_postorder_for_each_entry_safe(bo_va, tmp, &vm->va, it.rb) {
1164                 interval_tree_remove(&bo_va->it, &vm->va);
1165                 r = radeon_bo_reserve(bo_va->bo, false);
1166                 if (!r) {
1167                         list_del_init(&bo_va->bo_list);
1168                         radeon_bo_unreserve(bo_va->bo);
1169                         kfree(bo_va);
1170                 }
1171         }
1172         list_for_each_entry_safe(bo_va, tmp, &vm->freed, vm_status) {
1173                 radeon_bo_unref(&bo_va->bo);
1174                 kfree(bo_va);
1175         }
1176
1177         for (i = 0; i < radeon_vm_num_pdes(rdev); i++)
1178                 radeon_bo_unref(&vm->page_tables[i].bo);
1179         kfree(vm->page_tables);
1180
1181         radeon_bo_unref(&vm->page_directory);
1182
1183         radeon_fence_unref(&vm->fence);
1184         radeon_fence_unref(&vm->last_flush);
1185         radeon_fence_unref(&vm->last_id_use);
1186
1187         mutex_destroy(&vm->mutex);
1188 }