drivers/mmc/host/sdhci-s3c.c

   1 /* linux/drivers/mmc/host/sdhci-s3c.c
   2  *
   3  * Copyright 2008 Openmoko Inc.
   4  * Copyright 2008 Simtec Electronics
   5  *      Ben Dooks <ben@simtec.co.uk>
   6  *      http://armlinux.simtec.co.uk/
   7  *
   8  * SDHCI (HSMMC) support for Samsung SoC
   9  *
  10  * This program is free software; you can redistribute it and/or modify
  11  * it under the terms of the GNU General Public License version 2 as
  12  * published by the Free Software Foundation.
  13  */
  14
  15 #include <linux/delay.h>
  16 #include <linux/dma-mapping.h>
  17 #include <linux/platform_device.h>
  18 #include <linux/platform_data/mmc-sdhci-s3c.h>
  19 #include <linux/slab.h>
  20 #include <linux/clk.h>
  21 #include <linux/io.h>
  22 #include <linux/gpio.h>
  23 #include <linux/module.h>
  24 #include <linux/of.h>
  25 #include <linux/of_gpio.h>
  26 #include <linux/pm.h>
  27 #include <linux/pm_runtime.h>
  28
  29 #include <linux/mmc/host.h>
  30
  31 #include "sdhci-s3c-regs.h"
  32 #include "sdhci.h"
  33
  34 #define MAX_BUS_CLK     (4)
  35
  36 /* Number of gpio's used is max data bus width + command and clock lines */
  37 #define NUM_GPIOS(x)    (x + 2)
  38
  39 /**
  40  * struct sdhci_s3c - S3C SDHCI instance
  41  * @host: The SDHCI host created
  42  * @pdev: The platform device we where created from.
  43  * @ioarea: The resource created when we claimed the IO area.
  44  * @pdata: The platform data for this controller.
  45  * @cur_clk: The index of the current bus clock.
  46  * @clk_io: The clock for the internal bus interface.
  47  * @clk_bus: The clocks that are available for the SD/MMC bus clock.
  48  */
  49 struct sdhci_s3c {
  50         struct sdhci_host       *host;
  51         struct platform_device  *pdev;
  52         struct resource         *ioarea;
  53         struct s3c_sdhci_platdata *pdata;
  54         unsigned int            cur_clk;
  55         int                     ext_cd_irq;
  56         int                     ext_cd_gpio;
  57
  58         struct clk              *clk_io;
  59         struct clk              *clk_bus[MAX_BUS_CLK];
  60 };
  61
  62 /**
  63  * struct sdhci_s3c_driver_data - S3C SDHCI platform specific driver data
  64  * @sdhci_quirks: sdhci host specific quirks.
  65  *
  66  * Specifies platform specific configuration of sdhci controller.
  67  * Note: A structure for driver specific platform data is used for future
  68  * expansion of its usage.
  69  */
  70 struct sdhci_s3c_drv_data {
  71         unsigned int    sdhci_quirks;
  72 };
  73
  74 static inline struct sdhci_s3c *to_s3c(struct sdhci_host *host)
  75 {
  76         return sdhci_priv(host);
  77 }
  78
  79 /**
  80  * get_curclk - convert ctrl2 register to clock source number
  81  * @ctrl2: Control2 register value.
  82  */
  83 static u32 get_curclk(u32 ctrl2)
  84 {
  85         ctrl2 &= S3C_SDHCI_CTRL2_SELBASECLK_MASK;
  86         ctrl2 >>= S3C_SDHCI_CTRL2_SELBASECLK_SHIFT;
  87
  88         return ctrl2;
  89 }
  90
  91 static void sdhci_s3c_check_sclk(struct sdhci_host *host)
  92 {
  93         struct sdhci_s3c *ourhost = to_s3c(host);
  94         u32 tmp = readl(host->ioaddr + S3C_SDHCI_CONTROL2);
  95
  96         if (get_curclk(tmp) != ourhost->cur_clk) {
  97                 dev_dbg(&ourhost->pdev->dev, "restored ctrl2 clock setting\n");
  98
  99                 tmp &= ~S3C_SDHCI_CTRL2_SELBASECLK_MASK;
 100                 tmp |= ourhost->cur_clk << S3C_SDHCI_CTRL2_SELBASECLK_SHIFT;
 101                 writel(tmp, host->ioaddr + S3C_SDHCI_CONTROL2);
 102         }
 103 }
 104
 105 /**
 106  * sdhci_s3c_get_max_clk - callback to get maximum clock frequency.
 107  * @host: The SDHCI host instance.
 108  *
 109  * Callback to return the maximum clock rate acheivable by the controller.
 110 */
 111 static unsigned int sdhci_s3c_get_max_clk(struct sdhci_host *host)
 112 {
 113         struct sdhci_s3c *ourhost = to_s3c(host);
 114         struct clk *busclk;
 115         unsigned int rate, max;
 116         int clk;
 117
 118         /* note, a reset will reset the clock source */
 119
 120         sdhci_s3c_check_sclk(host);
 121
 122         for (max = 0, clk = 0; clk < MAX_BUS_CLK; clk++) {
 123                 busclk = ourhost->clk_bus[clk];
 124                 if (!busclk)
 125                         continue;
 126
 127                 rate = clk_get_rate(busclk);
 128                 if (rate > max)
 129                         max = rate;
 130         }
 131
 132         return max;
 133 }
 134
 135 /**
 136  * sdhci_s3c_consider_clock - consider one the bus clocks for current setting
 137  * @ourhost: Our SDHCI instance.
 138  * @src: The source clock index.
 139  * @wanted: The clock frequency wanted.
 140  */
 141 static unsigned int sdhci_s3c_consider_clock(struct sdhci_s3c *ourhost,
 142                                              unsigned int src,
 143                                              unsigned int wanted)
 144 {
 145         unsigned long rate;
 146         struct clk *clksrc = ourhost->clk_bus[src];
 147         int div;
 148
 149         if (!clksrc)
 150                 return UINT_MAX;
 151
 152         /*
 153          * If controller uses a non-standard clock division, find the best clock
 154          * speed possible with selected clock source and skip the division.
 155          */
 156         if (ourhost->host->quirks & SDHCI_QUIRK_NONSTANDARD_CLOCK) {
 157                 rate = clk_round_rate(clksrc, wanted);
 158                 return wanted - rate;
 159         }
 160
 161         rate = clk_get_rate(clksrc);
 162
 163         for (div = 1; div < 256; div *= 2) {
 164                 if ((rate / div) <= wanted)
 165                         break;
 166         }
 167
 168         dev_dbg(&ourhost->pdev->dev, "clk %d: rate %ld, want %d, got %ld\n",
 169                 src, rate, wanted, rate / div);
 170
 171         return wanted - (rate / div);
 172 }
 173
 174 /**
 175  * sdhci_s3c_set_clock - callback on clock change
 176  * @host: The SDHCI host being changed
 177  * @clock: The clock rate being requested.
 178  *
 179  * When the card's clock is going to be changed, look at the new frequency
 180  * and find the best clock source to go with it.
 181 */
 182 static void sdhci_s3c_set_clock(struct sdhci_host *host, unsigned int clock)
 183 {
 184         struct sdhci_s3c *ourhost = to_s3c(host);
 185         unsigned int best = UINT_MAX;
 186         unsigned int delta;
 187         int best_src = 0;
 188         int src;
 189         u32 ctrl;
 190
 191         /* don't bother if the clock is going off. */
 192         if (clock == 0)
 193                 return;
 194
 195         for (src = 0; src < MAX_BUS_CLK; src++) {
 196                 delta = sdhci_s3c_consider_clock(ourhost, src, clock);
 197                 if (delta < best) {
 198                         best = delta;
 199                         best_src = src;
 200                 }
 201         }
 202
 203         dev_dbg(&ourhost->pdev->dev,
 204                 "selected source %d, clock %d, delta %d\n",
 205                  best_src, clock, best);
 206
 207         /* select the new clock source */
 208         if (ourhost->cur_clk != best_src) {
 209                 struct clk *clk = ourhost->clk_bus[best_src];
 210
 211                 clk_prepare_enable(clk);
 212                 clk_disable_unprepare(ourhost->clk_bus[ourhost->cur_clk]);
 213
 214                 /* turn clock off to card before changing clock source */
 215                 writew(0, host->ioaddr + SDHCI_CLOCK_CONTROL);
 216
 217                 ourhost->cur_clk = best_src;
 218                 host->max_clk = clk_get_rate(clk);
 219
 220                 ctrl = readl(host->ioaddr + S3C_SDHCI_CONTROL2);
 221                 ctrl &= ~S3C_SDHCI_CTRL2_SELBASECLK_MASK;
 222                 ctrl |= best_src << S3C_SDHCI_CTRL2_SELBASECLK_SHIFT;
 223                 writel(ctrl, host->ioaddr + S3C_SDHCI_CONTROL2);
 224         }
 225
 226         /* reprogram default hardware configuration */
 227         writel(S3C64XX_SDHCI_CONTROL4_DRIVE_9mA,
 228                 host->ioaddr + S3C64XX_SDHCI_CONTROL4);
 229
 230         ctrl = readl(host->ioaddr + S3C_SDHCI_CONTROL2);
 231         ctrl |= (S3C64XX_SDHCI_CTRL2_ENSTAASYNCCLR |
 232                   S3C64XX_SDHCI_CTRL2_ENCMDCNFMSK |
 233                   S3C_SDHCI_CTRL2_ENFBCLKRX |
 234                   S3C_SDHCI_CTRL2_DFCNT_NONE |
 235                   S3C_SDHCI_CTRL2_ENCLKOUTHOLD);
 236         writel(ctrl, host->ioaddr + S3C_SDHCI_CONTROL2);
 237
 238         /* reconfigure the controller for new clock rate */
 239         ctrl = (S3C_SDHCI_CTRL3_FCSEL1 | S3C_SDHCI_CTRL3_FCSEL0);
 240         if (clock < 25 * 1000000)
 241                 ctrl |= (S3C_SDHCI_CTRL3_FCSEL3 | S3C_SDHCI_CTRL3_FCSEL2);
 242         writel(ctrl, host->ioaddr + S3C_SDHCI_CONTROL3);
 243 }
 244
 245 /**
 246  * sdhci_s3c_get_min_clock - callback to get minimal supported clock value
 247  * @host: The SDHCI host being queried
 248  *
 249  * To init mmc host properly a minimal clock value is needed. For high system
 250  * bus clock's values the standard formula gives values out of allowed range.
 251  * The clock still can be set to lower values, if clock source other then
 252  * system bus is selected.
 253 */
 254 static unsigned int sdhci_s3c_get_min_clock(struct sdhci_host *host)
 255 {
 256         struct sdhci_s3c *ourhost = to_s3c(host);
 257         unsigned int delta, min = UINT_MAX;
 258         int src;
 259
 260         for (src = 0; src < MAX_BUS_CLK; src++) {
 261                 delta = sdhci_s3c_consider_clock(ourhost, src, 0);
 262                 if (delta == UINT_MAX)
 263                         continue;
 264                 /* delta is a negative value in this case */
 265                 if (-delta < min)
 266                         min = -delta;
 267         }
 268         return min;
 269 }
 270
 271 /* sdhci_cmu_get_max_clk - callback to get maximum clock frequency.*/
 272 static unsigned int sdhci_cmu_get_max_clock(struct sdhci_host *host)
 273 {
 274         struct sdhci_s3c *ourhost = to_s3c(host);
 275
 276         return clk_round_rate(ourhost->clk_bus[ourhost->cur_clk], UINT_MAX);
 277 }
 278
 279 /* sdhci_cmu_get_min_clock - callback to get minimal supported clock value. */
 280 static unsigned int sdhci_cmu_get_min_clock(struct sdhci_host *host)
 281 {
 282         struct sdhci_s3c *ourhost = to_s3c(host);
 283
 284         /*
 285          * initial clock can be in the frequency range of
 286          * 100KHz-400KHz, so we set it as max value.
 287          */
 288         return clk_round_rate(ourhost->clk_bus[ourhost->cur_clk], 400000);
 289 }
 290
 291 /* sdhci_cmu_set_clock - callback on clock change.*/
 292 static void sdhci_cmu_set_clock(struct sdhci_host *host, unsigned int clock)
 293 {
 294         struct sdhci_s3c *ourhost = to_s3c(host);
 295         struct device *dev = &ourhost->pdev->dev;
 296         unsigned long timeout;
 297         u16 clk = 0;
 298
 299         /* If the clock is going off, set to 0 at clock control register */
 300         if (clock == 0) {
 301                 sdhci_writew(host, 0, SDHCI_CLOCK_CONTROL);
 302                 host->clock = clock;
 303                 return;
 304         }
 305
 306         sdhci_s3c_set_clock(host, clock);
 307
 308         clk_set_rate(ourhost->clk_bus[ourhost->cur_clk], clock);
 309
 310         host->clock = clock;
 311
 312         clk = SDHCI_CLOCK_INT_EN;
 313         sdhci_writew(host, clk, SDHCI_CLOCK_CONTROL);
 314
 315         /* Wait max 20 ms */
 316         timeout = 20;
 317         while (!((clk = sdhci_readw(host, SDHCI_CLOCK_CONTROL))
 318                 & SDHCI_CLOCK_INT_STABLE)) {
 319                 if (timeout == 0) {
 320                         dev_err(dev, "%s: Internal clock never stabilised.\n",
 321                                 mmc_hostname(host->mmc));
 322                         return;
 323                 }
 324                 timeout--;
 325                 mdelay(1);
 326         }
 327
 328         clk |= SDHCI_CLOCK_CARD_EN;
 329         sdhci_writew(host, clk, SDHCI_CLOCK_CONTROL);
 330 }
 331
 332 /**
 333  * sdhci_s3c_platform_bus_width - support 8bit buswidth
 334  * @host: The SDHCI host being queried
 335  * @width: MMC_BUS_WIDTH_ macro for the bus width being requested
 336  *
 337  * We have 8-bit width support but is not a v3 controller.
 338  * So we add platform_bus_width() and support 8bit width.
 339  */
 340 static int sdhci_s3c_platform_bus_width(struct sdhci_host *host, int width)
 341 {
 342         u8 ctrl;
 343
 344         ctrl = sdhci_readb(host, SDHCI_HOST_CONTROL);
 345
 346         switch (width) {
 347         case MMC_BUS_WIDTH_8:
 348                 ctrl |= SDHCI_CTRL_8BITBUS;
 349                 ctrl &= ~SDHCI_CTRL_4BITBUS;
 350                 break;
 351         case MMC_BUS_WIDTH_4:
 352                 ctrl |= SDHCI_CTRL_4BITBUS;
 353                 ctrl &= ~SDHCI_CTRL_8BITBUS;
 354                 break;
 355         default:
 356                 ctrl &= ~SDHCI_CTRL_4BITBUS;
 357                 ctrl &= ~SDHCI_CTRL_8BITBUS;
 358                 break;
 359         }
 360
 361         sdhci_writeb(host, ctrl, SDHCI_HOST_CONTROL);
 362
 363         return 0;
 364 }
 365
 366 static struct sdhci_ops sdhci_s3c_ops = {
 367         .get_max_clock          = sdhci_s3c_get_max_clk,
 368         .set_clock              = sdhci_s3c_set_clock,
 369         .get_min_clock          = sdhci_s3c_get_min_clock,
 370         .platform_bus_width     = sdhci_s3c_platform_bus_width,
 371 };
 372
 373 static void sdhci_s3c_notify_change(struct platform_device *dev, int state)
 374 {
 375         struct sdhci_host *host = platform_get_drvdata(dev);
 376 #ifdef CONFIG_PM_RUNTIME
 377         struct sdhci_s3c *sc = sdhci_priv(host);
 378 #endif
 379
 380         if (host) {
 381                 mutex_lock(&host->lock);
 382                 if (state) {
 383                         dev_dbg(&dev->dev, "card inserted.\n");
 384 #ifdef CONFIG_PM_RUNTIME
 385                         clk_prepare_enable(sc->clk_io);
 386 #endif
 387                         host->flags &= ~SDHCI_DEVICE_DEAD;
 388                         host->quirks |= SDHCI_QUIRK_BROKEN_CARD_DETECTION;
 389                 } else {
 390                         dev_dbg(&dev->dev, "card removed.\n");
 391                         host->flags |= SDHCI_DEVICE_DEAD;
 392                         host->quirks &= ~SDHCI_QUIRK_BROKEN_CARD_DETECTION;
 393 #ifdef CONFIG_PM_RUNTIME
 394                         clk_disable_unprepare(sc->clk_io);
 395 #endif
 396                 }
 397                 schedule_work(&host->card_detect_work);
 398                 mutex_unlock(&host->lock);
 399         }
 400 }
 401
 402 static irqreturn_t sdhci_s3c_gpio_card_detect_thread(int irq, void *dev_id)
 403 {
 404         struct sdhci_s3c *sc = dev_id;
 405         int status = gpio_get_value(sc->ext_cd_gpio);
 406         if (sc->pdata->ext_cd_gpio_invert)
 407                 status = !status;
 408         sdhci_s3c_notify_change(sc->pdev, status);
 409         return IRQ_HANDLED;
 410 }
 411
 412 static void sdhci_s3c_setup_card_detect_gpio(struct sdhci_s3c *sc)
 413 {
 414         struct s3c_sdhci_platdata *pdata = sc->pdata;
 415         struct device *dev = &sc->pdev->dev;
 416
 417         if (devm_gpio_request(dev, pdata->ext_cd_gpio, "SDHCI EXT CD") == 0) {
 418                 sc->ext_cd_gpio = pdata->ext_cd_gpio;
 419                 sc->ext_cd_irq = gpio_to_irq(pdata->ext_cd_gpio);
 420                 if (sc->ext_cd_irq &&
 421                     request_threaded_irq(sc->ext_cd_irq, NULL,
 422                                          sdhci_s3c_gpio_card_detect_thread,
 423                                          IRQF_TRIGGER_RISING |
 424                                          IRQF_TRIGGER_FALLING |
 425                                          IRQF_ONESHOT,
 426                                          dev_name(dev), sc) == 0) {
 427                         int status = gpio_get_value(sc->ext_cd_gpio);
 428                         if (pdata->ext_cd_gpio_invert)
 429                                 status = !status;
 430                         sdhci_s3c_notify_change(sc->pdev, status);
 431                 } else {
 432                         dev_warn(dev, "cannot request irq for card detect\n");
 433                         sc->ext_cd_irq = 0;
 434                 }
 435         } else {
 436                 dev_err(dev, "cannot request gpio for card detect\n");
 437         }
 438 }
 439
 440 #ifdef CONFIG_OF
 441 static int sdhci_s3c_parse_dt(struct device *dev,
 442                 struct sdhci_host *host, struct s3c_sdhci_platdata *pdata)
 443 {
 444         struct device_node *node = dev->of_node;
 445         struct sdhci_s3c *ourhost = to_s3c(host);
 446         u32 max_width;
 447         int gpio;
 448
 449         /* if the bus-width property is not specified, assume width as 1 */
 450         if (of_property_read_u32(node, "bus-width", &max_width))
 451                 max_width = 1;
 452         pdata->max_width = max_width;
 453
 454         /* get the card detection method */
 455         if (of_get_property(node, "broken-cd", NULL)) {
 456                 pdata->cd_type = S3C_SDHCI_CD_NONE;
 457                 return 0;
 458         }
 459
 460         if (of_get_property(node, "non-removable", NULL)) {
 461                 pdata->cd_type = S3C_SDHCI_CD_PERMANENT;
 462                 return 0;
 463         }
 464
 465         gpio = of_get_named_gpio(node, "cd-gpios", 0);
 466         if (gpio_is_valid(gpio)) {
 467                 pdata->cd_type = S3C_SDHCI_CD_GPIO;
 468                 pdata->ext_cd_gpio = gpio;
 469                 ourhost->ext_cd_gpio = -1;
 470                 if (of_get_property(node, "cd-inverted", NULL))
 471                         pdata->ext_cd_gpio_invert = 1;
 472                 return 0;
 473         } else if (gpio != -ENOENT) {
 474                 dev_err(dev, "invalid card detect gpio specified\n");
 475                 return -EINVAL;
 476         }
 477
 478         /* assuming internal card detect that will be configured by pinctrl */
 479         pdata->cd_type = S3C_SDHCI_CD_INTERNAL;
 480         return 0;
 481 }
 482 #else
 483 static int sdhci_s3c_parse_dt(struct device *dev,
 484                 struct sdhci_host *host, struct s3c_sdhci_platdata *pdata)
 485 {
 486         return -EINVAL;
 487 }
 488 #endif
 489
 490 static const struct of_device_id sdhci_s3c_dt_match[];
 491
 492 static inline struct sdhci_s3c_drv_data *sdhci_s3c_get_driver_data(
 493                         struct platform_device *pdev)
 494 {
 495 #ifdef CONFIG_OF
 496         if (pdev->dev.of_node) {
 497                 const struct of_device_id *match;
 498                 match = of_match_node(sdhci_s3c_dt_match, pdev->dev.of_node);
 499                 return (struct sdhci_s3c_drv_data *)match->data;
 500         }
 501 #endif
 502         return (struct sdhci_s3c_drv_data *)
 503                         platform_get_device_id(pdev)->driver_data;
 504 }
 505
 506 static int sdhci_s3c_probe(struct platform_device *pdev)
 507 {
 508         struct s3c_sdhci_platdata *pdata;
 509         struct sdhci_s3c_drv_data *drv_data;
 510         struct device *dev = &pdev->dev;
 511         struct sdhci_host *host;
 512         struct sdhci_s3c *sc;
 513         struct resource *res;
 514         int ret, irq, ptr, clks;
 515
 516         if (!pdev->dev.platform_data && !pdev->dev.of_node) {
 517                 dev_err(dev, "no device data specified\n");
 518                 return -ENOENT;
 519         }
 520
 521         irq = platform_get_irq(pdev, 0);
 522         if (irq < 0) {
 523                 dev_err(dev, "no irq specified\n");
 524                 return irq;
 525         }
 526
 527         host = sdhci_alloc_host(dev, sizeof(struct sdhci_s3c));
 528         if (IS_ERR(host)) {
 529                 dev_err(dev, "sdhci_alloc_host() failed\n");
 530                 return PTR_ERR(host);
 531         }
 532         sc = sdhci_priv(host);
 533
 534         pdata = devm_kzalloc(&pdev->dev, sizeof(*pdata), GFP_KERNEL);
 535         if (!pdata) {
 536                 ret = -ENOMEM;
 537                 goto err_pdata_io_clk;
 538         }
 539
 540         if (pdev->dev.of_node) {
 541                 ret = sdhci_s3c_parse_dt(&pdev->dev, host, pdata);
 542                 if (ret)
 543                         goto err_pdata_io_clk;
 544         } else {
 545                 memcpy(pdata, pdev->dev.platform_data, sizeof(*pdata));
 546                 sc->ext_cd_gpio = -1; /* invalid gpio number */
 547         }
 548
 549         drv_data = sdhci_s3c_get_driver_data(pdev);
 550
 551         sc->host = host;
 552         sc->pdev = pdev;
 553         sc->pdata = pdata;
 554
 555         platform_set_drvdata(pdev, host);
 556
 557         sc->clk_io = devm_clk_get(dev, "hsmmc");
 558         if (IS_ERR(sc->clk_io)) {
 559                 dev_err(dev, "failed to get io clock\n");
 560                 ret = PTR_ERR(sc->clk_io);
 561                 goto err_pdata_io_clk;
 562         }
 563
 564         /* enable the local io clock and keep it running for the moment. */
 565         clk_prepare_enable(sc->clk_io);
 566
 567         for (clks = 0, ptr = 0; ptr < MAX_BUS_CLK; ptr++) {
 568                 struct clk *clk;
 569                 char name[14];
 570
 571                 snprintf(name, 14, "mmc_busclk.%d", ptr);
 572                 clk = devm_clk_get(dev, name);
 573                 if (IS_ERR(clk))
 574                         continue;
 575
 576                 clks++;
 577                 sc->clk_bus[ptr] = clk;
 578
 579                 /*
 580                  * save current clock index to know which clock bus
 581                  * is used later in overriding functions.
 582                  */
 583                 sc->cur_clk = ptr;
 584
 585                 dev_info(dev, "clock source %d: %s (%ld Hz)\n",
 586                          ptr, name, clk_get_rate(clk));
 587         }
 588
 589         if (clks == 0) {
 590                 dev_err(dev, "failed to find any bus clocks\n");
 591                 ret = -ENOENT;
 592                 goto err_no_busclks;
 593         }
 594
 595 #ifndef CONFIG_PM_RUNTIME
 596         clk_prepare_enable(sc->clk_bus[sc->cur_clk]);
 597 #endif
 598
 599         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
 600         host->ioaddr = devm_ioremap_resource(&pdev->dev, res);
 601         if (IS_ERR(host->ioaddr)) {
 602                 ret = PTR_ERR(host->ioaddr);
 603                 goto err_req_regs;
 604         }
 605
 606         /* Ensure we have minimal gpio selected CMD/CLK/Detect */
 607         if (pdata->cfg_gpio)
 608                 pdata->cfg_gpio(pdev, pdata->max_width);
 609
 610         host->hw_name = "samsung-hsmmc";
 611         host->ops = &sdhci_s3c_ops;
 612         host->quirks = 0;
 613         host->quirks2 = 0;
 614         host->irq = irq;
 615
 616         /* Setup quirks for the controller */
 617         host->quirks |= SDHCI_QUIRK_NO_ENDATTR_IN_NOPDESC;
 618         host->quirks |= SDHCI_QUIRK_NO_HISPD_BIT;
 619         if (drv_data)
 620                 host->quirks |= drv_data->sdhci_quirks;
 621
 622 #ifndef CONFIG_MMC_SDHCI_S3C_DMA
 623
 624         /* we currently see overruns on errors, so disable the SDMA
 625          * support as well. */
 626         host->quirks |= SDHCI_QUIRK_BROKEN_DMA;
 627
 628 #endif /* CONFIG_MMC_SDHCI_S3C_DMA */
 629
 630         /* It seems we do not get an DATA transfer complete on non-busy
 631          * transfers, not sure if this is a problem with this specific
 632          * SDHCI block, or a missing configuration that needs to be set. */
 633         host->quirks |= SDHCI_QUIRK_NO_BUSY_IRQ;
 634
 635         /* This host supports the Auto CMD12 */
 636         host->quirks |= SDHCI_QUIRK_MULTIBLOCK_READ_ACMD12;
 637
 638         /* Samsung SoCs need BROKEN_ADMA_ZEROLEN_DESC */
 639         host->quirks |= SDHCI_QUIRK_BROKEN_ADMA_ZEROLEN_DESC;
 640
 641         if (pdata->cd_type == S3C_SDHCI_CD_NONE ||
 642             pdata->cd_type == S3C_SDHCI_CD_PERMANENT)
 643                 host->quirks |= SDHCI_QUIRK_BROKEN_CARD_DETECTION;
 644
 645         if (pdata->cd_type == S3C_SDHCI_CD_PERMANENT)
 646                 host->mmc->caps = MMC_CAP_NONREMOVABLE;
 647
 648         switch (pdata->max_width) {
 649         case 8:
 650                 host->mmc->caps |= MMC_CAP_8_BIT_DATA;
 651         case 4:
 652                 host->mmc->caps |= MMC_CAP_4_BIT_DATA;
 653                 break;
 654         }
 655
 656         if (pdata->pm_caps)
 657                 host->mmc->pm_caps |= pdata->pm_caps;
 658
 659         host->quirks |= (SDHCI_QUIRK_32BIT_DMA_ADDR |
 660                          SDHCI_QUIRK_32BIT_DMA_SIZE);
 661
 662         /* HSMMC on Samsung SoCs uses SDCLK as timeout clock */
 663         host->quirks |= SDHCI_QUIRK_DATA_TIMEOUT_USES_SDCLK;
 664
 665         /*
 666          * If controller does not have internal clock divider,
 667          * we can use overriding functions instead of default.
 668          */
 669         if (host->quirks & SDHCI_QUIRK_NONSTANDARD_CLOCK) {
 670                 sdhci_s3c_ops.set_clock = sdhci_cmu_set_clock;
 671                 sdhci_s3c_ops.get_min_clock = sdhci_cmu_get_min_clock;
 672                 sdhci_s3c_ops.get_max_clock = sdhci_cmu_get_max_clock;
 673         }
 674
 675         /* It supports additional host capabilities if needed */
 676         if (pdata->host_caps)
 677                 host->mmc->caps |= pdata->host_caps;
 678
 679         if (pdata->host_caps2)
 680                 host->mmc->caps2 |= pdata->host_caps2;
 681
 682         pm_runtime_enable(&pdev->dev);
 683         pm_runtime_set_autosuspend_delay(&pdev->dev, 50);
 684         pm_runtime_use_autosuspend(&pdev->dev);
 685         pm_suspend_ignore_children(&pdev->dev, 1);
 686
 687         ret = sdhci_add_host(host);
 688         if (ret) {
 689                 dev_err(dev, "sdhci_add_host() failed\n");
 690                 pm_runtime_forbid(&pdev->dev);
 691                 pm_runtime_get_noresume(&pdev->dev);
 692                 goto err_req_regs;
 693         }
 694
 695         /* The following two methods of card detection might call
 696            sdhci_s3c_notify_change() immediately, so they can be called
 697            only after sdhci_add_host(). Setup errors are ignored. */
 698         if (pdata->cd_type == S3C_SDHCI_CD_EXTERNAL && pdata->ext_cd_init)
 699                 pdata->ext_cd_init(&sdhci_s3c_notify_change);
 700         if (pdata->cd_type == S3C_SDHCI_CD_GPIO &&
 701             gpio_is_valid(pdata->ext_cd_gpio))
 702                 sdhci_s3c_setup_card_detect_gpio(sc);
 703
 704 #ifdef CONFIG_PM_RUNTIME
 705         if (pdata->cd_type != S3C_SDHCI_CD_INTERNAL)
 706                 clk_disable_unprepare(sc->clk_io);
 707 #endif
 708         return 0;
 709
 710  err_req_regs:
 711 #ifndef CONFIG_PM_RUNTIME
 712         clk_disable_unprepare(sc->clk_bus[sc->cur_clk]);
 713 #endif
 714
 715  err_no_busclks:
 716         clk_disable_unprepare(sc->clk_io);
 717
 718  err_pdata_io_clk:
 719         sdhci_free_host(host);
 720
 721         return ret;
 722 }
 723
 724 static int sdhci_s3c_remove(struct platform_device *pdev)
 725 {
 726         struct sdhci_host *host =  platform_get_drvdata(pdev);
 727         struct sdhci_s3c *sc = sdhci_priv(host);
 728         struct s3c_sdhci_platdata *pdata = sc->pdata;
 729
 730         if (pdata->cd_type == S3C_SDHCI_CD_EXTERNAL && pdata->ext_cd_cleanup)
 731                 pdata->ext_cd_cleanup(&sdhci_s3c_notify_change);
 732
 733         if (sc->ext_cd_irq)
 734                 free_irq(sc->ext_cd_irq, sc);
 735
 736 #ifdef CONFIG_PM_RUNTIME
 737         if (pdata->cd_type != S3C_SDHCI_CD_INTERNAL)
 738                 clk_prepare_enable(sc->clk_io);
 739 #endif
 740         sdhci_remove_host(host, 1);
 741
 742         pm_runtime_dont_use_autosuspend(&pdev->dev);
 743         pm_runtime_disable(&pdev->dev);
 744
 745 #ifndef CONFIG_PM_RUNTIME
 746         clk_disable_unprepare(sc->clk_bus[sc->cur_clk]);
 747 #endif
 748         clk_disable_unprepare(sc->clk_io);
 749
 750         sdhci_free_host(host);
 751
 752         return 0;
 753 }
 754
 755 #ifdef CONFIG_PM_SLEEP
 756 static int sdhci_s3c_suspend(struct device *dev)
 757 {
 758         struct sdhci_host *host = dev_get_drvdata(dev);
 759
 760         return sdhci_suspend_host(host);
 761 }
 762
 763 static int sdhci_s3c_resume(struct device *dev)
 764 {
 765         struct sdhci_host *host = dev_get_drvdata(dev);
 766
 767         return sdhci_resume_host(host);
 768 }
 769 #endif
 770
 771 #ifdef CONFIG_PM_RUNTIME
 772 static int sdhci_s3c_runtime_suspend(struct device *dev)
 773 {
 774         struct sdhci_host *host = dev_get_drvdata(dev);
 775         struct sdhci_s3c *ourhost = to_s3c(host);
 776         struct clk *busclk = ourhost->clk_io;
 777         int ret;
 778
 779         ret = sdhci_runtime_suspend_host(host);
 780
 781         clk_disable_unprepare(ourhost->clk_bus[ourhost->cur_clk]);
 782         clk_disable_unprepare(busclk);
 783         return ret;
 784 }
 785
 786 static int sdhci_s3c_runtime_resume(struct device *dev)
 787 {
 788         struct sdhci_host *host = dev_get_drvdata(dev);
 789         struct sdhci_s3c *ourhost = to_s3c(host);
 790         struct clk *busclk = ourhost->clk_io;
 791         int ret;
 792
 793         clk_prepare_enable(busclk);
 794         clk_prepare_enable(ourhost->clk_bus[ourhost->cur_clk]);
 795         ret = sdhci_runtime_resume_host(host);
 796         return ret;
 797 }
 798 #endif
 799
 800 #ifdef CONFIG_PM
 801 static const struct dev_pm_ops sdhci_s3c_pmops = {
 802         SET_SYSTEM_SLEEP_PM_OPS(sdhci_s3c_suspend, sdhci_s3c_resume)
 803         SET_RUNTIME_PM_OPS(sdhci_s3c_runtime_suspend, sdhci_s3c_runtime_resume,
 804                            NULL)
 805 };
 806
 807 #define SDHCI_S3C_PMOPS (&sdhci_s3c_pmops)
 808
 809 #else
 810 #define SDHCI_S3C_PMOPS NULL
 811 #endif
 812
 813 #if defined(CONFIG_CPU_EXYNOS4210) || defined(CONFIG_SOC_EXYNOS4212)
 814 static struct sdhci_s3c_drv_data exynos4_sdhci_drv_data = {
 815         .sdhci_quirks = SDHCI_QUIRK_NONSTANDARD_CLOCK,
 816 };
 817 #define EXYNOS4_SDHCI_DRV_DATA ((kernel_ulong_t)&exynos4_sdhci_drv_data)
 818 #else
 819 #define EXYNOS4_SDHCI_DRV_DATA ((kernel_ulong_t)NULL)
 820 #endif
 821
 822 static struct platform_device_id sdhci_s3c_driver_ids[] = {
 823         {
 824                 .name           = "s3c-sdhci",
 825                 .driver_data    = (kernel_ulong_t)NULL,
 826         }, {
 827                 .name           = "exynos4-sdhci",
 828                 .driver_data    = EXYNOS4_SDHCI_DRV_DATA,
 829         },
 830         { }
 831 };
 832 MODULE_DEVICE_TABLE(platform, sdhci_s3c_driver_ids);
 833
 834 #ifdef CONFIG_OF
 835 static const struct of_device_id sdhci_s3c_dt_match[] = {
 836         { .compatible = "samsung,s3c6410-sdhci", },
 837         { .compatible = "samsung,exynos4210-sdhci",
 838                 .data = (void *)EXYNOS4_SDHCI_DRV_DATA },
 839         {},
 840 };
 841 MODULE_DEVICE_TABLE(of, sdhci_s3c_dt_match);
 842 #endif
 843
 844 static struct platform_driver sdhci_s3c_driver = {
 845         .probe          = sdhci_s3c_probe,
 846         .remove         = sdhci_s3c_remove,
 847         .id_table       = sdhci_s3c_driver_ids,
 848         .driver         = {
 849                 .owner  = THIS_MODULE,
 850                 .name   = "s3c-sdhci",
 851                 .of_match_table = of_match_ptr(sdhci_s3c_dt_match),
 852                 .pm     = SDHCI_S3C_PMOPS,
 853         },
 854 };
 855
 856 module_platform_driver(sdhci_s3c_driver);
 857
 858 MODULE_DESCRIPTION("Samsung SDHCI (HSMMC) glue");
 859 MODULE_AUTHOR("Ben Dooks, <ben@simtec.co.uk>");
 860 MODULE_LICENSE("GPL v2");
 861 MODULE_ALIAS("platform:s3c-sdhci");