drivers/net/bnx2x/bnx2x_cmn.h

   1 /* bnx2x_cmn.h: Broadcom Everest network driver.
   2  *
   3  * Copyright (c) 2007-2011 Broadcom Corporation
   4  *
   5  * This program is free software; you can redistribute it and/or modify
   6  * it under the terms of the GNU General Public License as published by
   7  * the Free Software Foundation.
   8  *
   9  * Maintained by: Eilon Greenstein <eilong@broadcom.com>
  10  * Written by: Eliezer Tamir
  11  * Based on code from Michael Chan's bnx2 driver
  12  * UDP CSUM errata workaround by Arik Gendelman
  13  * Slowpath and fastpath rework by Vladislav Zolotarov
  14  * Statistics and Link management by Yitchak Gertner
  15  *
  16  */
  17 #ifndef BNX2X_CMN_H
  18 #define BNX2X_CMN_H
  19
  20 #include <linux/types.h>
  21 #include <linux/pci.h>
  22 #include <linux/netdevice.h>
  23
  24
  25 #include "bnx2x.h"
  26
  27 /* This is used as a replacement for an MCP if it's not present */
  28 extern int load_count[2][3]; /* per-path: 0-common, 1-port0, 2-port1 */
  29
  30 extern int num_queues;
  31
  32 /************************ Macros ********************************/
  33 #define BNX2X_PCI_FREE(x, y, size) \
  34         do { \
  35                 if (x) { \
  36                         dma_free_coherent(&bp->pdev->dev, size, (void *)x, y); \
  37                         x = NULL; \
  38                         y = 0; \
  39                 } \
  40         } while (0)
  41
  42 #define BNX2X_FREE(x) \
  43         do { \
  44                 if (x) { \
  45                         kfree((void *)x); \
  46                         x = NULL; \
  47                 } \
  48         } while (0)
  49
  50 #define BNX2X_PCI_ALLOC(x, y, size) \
  51         do { \
  52                 x = dma_alloc_coherent(&bp->pdev->dev, size, y, GFP_KERNEL); \
  53                 if (x == NULL) \
  54                         goto alloc_mem_err; \
  55                 memset((void *)x, 0, size); \
  56         } while (0)
  57
  58 #define BNX2X_ALLOC(x, size) \
  59         do { \
  60                 x = kzalloc(size, GFP_KERNEL); \
  61                 if (x == NULL) \
  62                         goto alloc_mem_err; \
  63         } while (0)
  64
  65 /*********************** Interfaces ****************************
  66  *  Functions that need to be implemented by each driver version
  67  */
  68 /* Init */
  69
  70 /**
  71  * bnx2x_send_unload_req - request unload mode from the MCP.
  72  *
  73  * @bp:                 driver handle
  74  * @unload_mode:        requested function's unload mode
  75  *
  76  * Return unload mode returned by the MCP: COMMON, PORT or FUNC.
  77  */
  78 u32 bnx2x_send_unload_req(struct bnx2x *bp, int unload_mode);
  79
  80 /**
  81  * bnx2x_send_unload_done - send UNLOAD_DONE command to the MCP.
  82  *
  83  * @bp:         driver handle
  84  */
  85 void bnx2x_send_unload_done(struct bnx2x *bp);
  86
  87 /**
  88  * bnx2x_config_rss_pf - configure RSS parameters.
  89  *
  90  * @bp:                 driver handle
  91  * @ind_table:          indirection table to configure
  92  * @config_hash:        re-configure RSS hash keys configuration
  93  */
  94 int bnx2x_config_rss_pf(struct bnx2x *bp, u8 *ind_table, bool config_hash);
  95
  96 /**
  97  * bnx2x__init_func_obj - init function object
  98  *
  99  * @bp:                 driver handle
 100  *
 101  * Initializes the Function Object with the appropriate
 102  * parameters which include a function slow path driver
 103  * interface.
 104  */
 105 void bnx2x__init_func_obj(struct bnx2x *bp);
 106
 107 /**
 108  * bnx2x_setup_queue - setup eth queue.
 109  *
 110  * @bp:         driver handle
 111  * @fp:         pointer to the fastpath structure
 112  * @leading:    boolean
 113  *
 114  */
 115 int bnx2x_setup_queue(struct bnx2x *bp, struct bnx2x_fastpath *fp,
 116                        bool leading);
 117
 118 /**
 119  * bnx2x_setup_leading - bring up a leading eth queue.
 120  *
 121  * @bp:         driver handle
 122  */
 123 int bnx2x_setup_leading(struct bnx2x *bp);
 124
 125 /**
 126  * bnx2x_fw_command - send the MCP a request
 127  *
 128  * @bp:         driver handle
 129  * @command:    request
 130  * @param:      request's parameter
 131  *
 132  * block until there is a reply
 133  */
 134 u32 bnx2x_fw_command(struct bnx2x *bp, u32 command, u32 param);
 135
 136 /**
 137  * bnx2x_initial_phy_init - initialize link parameters structure variables.
 138  *
 139  * @bp:         driver handle
 140  * @load_mode:  current mode
 141  */
 142 u8 bnx2x_initial_phy_init(struct bnx2x *bp, int load_mode);
 143
 144 /**
 145  * bnx2x_link_set - configure hw according to link parameters structure.
 146  *
 147  * @bp:         driver handle
 148  */
 149 void bnx2x_link_set(struct bnx2x *bp);
 150
 151 /**
 152  * bnx2x_link_test - query link status.
 153  *
 154  * @bp:         driver handle
 155  * @is_serdes:  bool
 156  *
 157  * Returns 0 if link is UP.
 158  */
 159 u8 bnx2x_link_test(struct bnx2x *bp, u8 is_serdes);
 160
 161 /**
 162  * bnx2x_drv_pulse - write driver pulse to shmem
 163  *
 164  * @bp:         driver handle
 165  *
 166  * writes the value in bp->fw_drv_pulse_wr_seq to drv_pulse mbox
 167  * in the shmem.
 168  */
 169 void bnx2x_drv_pulse(struct bnx2x *bp);
 170
 171 /**
 172  * bnx2x_igu_ack_sb - update IGU with current SB value
 173  *
 174  * @bp:         driver handle
 175  * @igu_sb_id:  SB id
 176  * @segment:    SB segment
 177  * @index:      SB index
 178  * @op:         SB operation
 179  * @update:     is HW update required
 180  */
 181 void bnx2x_igu_ack_sb(struct bnx2x *bp, u8 igu_sb_id, u8 segment,
 182                       u16 index, u8 op, u8 update);
 183
 184 /* Disable transactions from chip to host */
 185 void bnx2x_pf_disable(struct bnx2x *bp);
 186
 187 /**
 188  * bnx2x__link_status_update - handles link status change.
 189  *
 190  * @bp:         driver handle
 191  */
 192 void bnx2x__link_status_update(struct bnx2x *bp);
 193
 194 /**
 195  * bnx2x_link_report - report link status to upper layer.
 196  *
 197  * @bp:         driver handle
 198  */
 199 void bnx2x_link_report(struct bnx2x *bp);
 200
 201 /* None-atomic version of bnx2x_link_report() */
 202 void __bnx2x_link_report(struct bnx2x *bp);
 203
 204 /**
 205  * bnx2x_get_mf_speed - calculate MF speed.
 206  *
 207  * @bp:         driver handle
 208  *
 209  * Takes into account current linespeed and MF configuration.
 210  */
 211 u16 bnx2x_get_mf_speed(struct bnx2x *bp);
 212
 213 /**
 214  * bnx2x_msix_sp_int - MSI-X slowpath interrupt handler
 215  *
 216  * @irq:                irq number
 217  * @dev_instance:       private instance
 218  */
 219 irqreturn_t bnx2x_msix_sp_int(int irq, void *dev_instance);
 220
 221 /**
 222  * bnx2x_interrupt - non MSI-X interrupt handler
 223  *
 224  * @irq:                irq number
 225  * @dev_instance:       private instance
 226  */
 227 irqreturn_t bnx2x_interrupt(int irq, void *dev_instance);
 228 #ifdef BCM_CNIC
 229
 230 /**
 231  * bnx2x_cnic_notify - send command to cnic driver
 232  *
 233  * @bp:         driver handle
 234  * @cmd:        command
 235  */
 236 int bnx2x_cnic_notify(struct bnx2x *bp, int cmd);
 237
 238 /**
 239  * bnx2x_setup_cnic_irq_info - provides cnic with IRQ information
 240  *
 241  * @bp:         driver handle
 242  */
 243 void bnx2x_setup_cnic_irq_info(struct bnx2x *bp);
 244 #endif
 245
 246 /**
 247  * bnx2x_int_enable - enable HW interrupts.
 248  *
 249  * @bp:         driver handle
 250  */
 251 void bnx2x_int_enable(struct bnx2x *bp);
 252
 253 /**
 254  * bnx2x_int_disable_sync - disable interrupts.
 255  *
 256  * @bp:         driver handle
 257  * @disable_hw: true, disable HW interrupts.
 258  *
 259  * This function ensures that there are no
 260  * ISRs or SP DPCs (sp_task) are running after it returns.
 261  */
 262 void bnx2x_int_disable_sync(struct bnx2x *bp, int disable_hw);
 263
 264 /**
 265  * bnx2x_nic_init - init driver internals.
 266  *
 267  * @bp:         driver handle
 268  * @load_code:  COMMON, PORT or FUNCTION
 269  *
 270  * Initializes:
 271  *  - rings
 272  *  - status blocks
 273  *  - etc.
 274  */
 275 void bnx2x_nic_init(struct bnx2x *bp, u32 load_code);
 276
 277 /**
 278  * bnx2x_alloc_mem - allocate driver's memory.
 279  *
 280  * @bp:         driver handle
 281  */
 282 int bnx2x_alloc_mem(struct bnx2x *bp);
 283
 284 /**
 285  * bnx2x_free_mem - release driver's memory.
 286  *
 287  * @bp:         driver handle
 288  */
 289 void bnx2x_free_mem(struct bnx2x *bp);
 290
 291 /**
 292  * bnx2x_set_num_queues - set number of queues according to mode.
 293  *
 294  * @bp:         driver handle
 295  */
 296 void bnx2x_set_num_queues(struct bnx2x *bp);
 297
 298 /**
 299  * bnx2x_chip_cleanup - cleanup chip internals.
 300  *
 301  * @bp:                 driver handle
 302  * @unload_mode:        COMMON, PORT, FUNCTION
 303  *
 304  * - Cleanup MAC configuration.
 305  * - Closes clients.
 306  * - etc.
 307  */
 308 void bnx2x_chip_cleanup(struct bnx2x *bp, int unload_mode);
 309
 310 /**
 311  * bnx2x_acquire_hw_lock - acquire HW lock.
 312  *
 313  * @bp:         driver handle
 314  * @resource:   resource bit which was locked
 315  */
 316 int bnx2x_acquire_hw_lock(struct bnx2x *bp, u32 resource);
 317
 318 /**
 319  * bnx2x_release_hw_lock - release HW lock.
 320  *
 321  * @bp:         driver handle
 322  * @resource:   resource bit which was locked
 323  */
 324 int bnx2x_release_hw_lock(struct bnx2x *bp, u32 resource);
 325
 326 /**
 327  * bnx2x_release_leader_lock - release recovery leader lock
 328  *
 329  * @bp:         driver handle
 330  */
 331 int bnx2x_release_leader_lock(struct bnx2x *bp);
 332
 333 /**
 334  * bnx2x_set_eth_mac - configure eth MAC address in the HW
 335  *
 336  * @bp:         driver handle
 337  * @set:        set or clear
 338  *
 339  * Configures according to the value in netdev->dev_addr.
 340  */
 341 int bnx2x_set_eth_mac(struct bnx2x *bp, bool set);
 342
 343 /**
 344  * bnx2x_set_rx_mode - set MAC filtering configurations.
 345  *
 346  * @dev:        netdevice
 347  *
 348  * called with netif_tx_lock from dev_mcast.c
 349  * If bp->state is OPEN, should be called with
 350  * netif_addr_lock_bh()
 351  */
 352 void bnx2x_set_rx_mode(struct net_device *dev);
 353
 354 /**
 355  * bnx2x_set_storm_rx_mode - configure MAC filtering rules in a FW.
 356  *
 357  * @bp:         driver handle
 358  *
 359  * If bp->state is OPEN, should be called with
 360  * netif_addr_lock_bh().
 361  */
 362 void bnx2x_set_storm_rx_mode(struct bnx2x *bp);
 363
 364 /**
 365  * bnx2x_set_q_rx_mode - configures rx_mode for a single queue.
 366  *
 367  * @bp:                 driver handle
 368  * @cl_id:              client id
 369  * @rx_mode_flags:      rx mode configuration
 370  * @rx_accept_flags:    rx accept configuration
 371  * @tx_accept_flags:    tx accept configuration (tx switch)
 372  * @ramrod_flags:       ramrod configuration
 373  */
 374 void bnx2x_set_q_rx_mode(struct bnx2x *bp, u8 cl_id,
 375                          unsigned long rx_mode_flags,
 376                          unsigned long rx_accept_flags,
 377                          unsigned long tx_accept_flags,
 378                          unsigned long ramrod_flags);
 379
 380 /* Parity errors related */
 381 void bnx2x_inc_load_cnt(struct bnx2x *bp);
 382 u32 bnx2x_dec_load_cnt(struct bnx2x *bp);
 383 bool bnx2x_chk_parity_attn(struct bnx2x *bp, bool *global, bool print);
 384 bool bnx2x_reset_is_done(struct bnx2x *bp, int engine);
 385 void bnx2x_set_reset_in_progress(struct bnx2x *bp);
 386 void bnx2x_set_reset_global(struct bnx2x *bp);
 387 void bnx2x_disable_close_the_gate(struct bnx2x *bp);
 388
 389 /**
 390  * bnx2x_sp_event - handle ramrods completion.
 391  *
 392  * @fp:         fastpath handle for the event
 393  * @rr_cqe:     eth_rx_cqe
 394  */
 395 void bnx2x_sp_event(struct bnx2x_fastpath *fp, union eth_rx_cqe *rr_cqe);
 396
 397 /**
 398  * bnx2x_ilt_set_info - prepare ILT configurations.
 399  *
 400  * @bp:         driver handle
 401  */
 402 void bnx2x_ilt_set_info(struct bnx2x *bp);
 403
 404 /**
 405  * bnx2x_dcbx_init - initialize dcbx protocol.
 406  *
 407  * @bp:         driver handle
 408  */
 409 void bnx2x_dcbx_init(struct bnx2x *bp);
 410
 411 /**
 412  * bnx2x_set_power_state - set power state to the requested value.
 413  *
 414  * @bp:         driver handle
 415  * @state:      required state D0 or D3hot
 416  *
 417  * Currently only D0 and D3hot are supported.
 418  */
 419 int bnx2x_set_power_state(struct bnx2x *bp, pci_power_t state);
 420
 421 /**
 422  * bnx2x_update_max_mf_config - update MAX part of MF configuration in HW.
 423  *
 424  * @bp:         driver handle
 425  * @value:      new value
 426  */
 427 void bnx2x_update_max_mf_config(struct bnx2x *bp, u32 value);
 428 /* Error handling */
 429 void bnx2x_panic_dump(struct bnx2x *bp);
 430
 431 void bnx2x_fw_dump_lvl(struct bnx2x *bp, const char *lvl);
 432
 433 /* dev_close main block */
 434 int bnx2x_nic_unload(struct bnx2x *bp, int unload_mode);
 435
 436 /* dev_open main block */
 437 int bnx2x_nic_load(struct bnx2x *bp, int load_mode);
 438
 439 /* hard_xmit callback */
 440 netdev_tx_t bnx2x_start_xmit(struct sk_buff *skb, struct net_device *dev);
 441
 442 /* setup_tc callback */
 443 int bnx2x_setup_tc(struct net_device *dev, u8 num_tc);
 444
 445 /* select_queue callback */
 446 u16 bnx2x_select_queue(struct net_device *dev, struct sk_buff *skb);
 447
 448 /* reload helper */
 449 int bnx2x_reload_if_running(struct net_device *dev);
 450
 451 int bnx2x_change_mac_addr(struct net_device *dev, void *p);
 452
 453 /* NAPI poll Rx part */
 454 int bnx2x_rx_int(struct bnx2x_fastpath *fp, int budget);
 455
 456 void bnx2x_update_rx_prod(struct bnx2x *bp, struct bnx2x_fastpath *fp,
 457                         u16 bd_prod, u16 rx_comp_prod, u16 rx_sge_prod);
 458
 459 /* NAPI poll Tx part */
 460 int bnx2x_tx_int(struct bnx2x *bp, struct bnx2x_fp_txdata *txdata);
 461
 462 /* suspend/resume callbacks */
 463 int bnx2x_suspend(struct pci_dev *pdev, pm_message_t state);
 464 int bnx2x_resume(struct pci_dev *pdev);
 465
 466 /* Release IRQ vectors */
 467 void bnx2x_free_irq(struct bnx2x *bp);
 468
 469 void bnx2x_free_fp_mem(struct bnx2x *bp);
 470 int bnx2x_alloc_fp_mem(struct bnx2x *bp);
 471 void bnx2x_init_rx_rings(struct bnx2x *bp);
 472 void bnx2x_free_skbs(struct bnx2x *bp);
 473 void bnx2x_netif_stop(struct bnx2x *bp, int disable_hw);
 474 void bnx2x_netif_start(struct bnx2x *bp);
 475
 476 /**
 477  * bnx2x_enable_msix - set msix configuration.
 478  *
 479  * @bp:         driver handle
 480  *
 481  * fills msix_table, requests vectors, updates num_queues
 482  * according to number of available vectors.
 483  */
 484 int bnx2x_enable_msix(struct bnx2x *bp);
 485
 486 /**
 487  * bnx2x_enable_msi - request msi mode from OS, updated internals accordingly
 488  *
 489  * @bp:         driver handle
 490  */
 491 int bnx2x_enable_msi(struct bnx2x *bp);
 492
 493 /**
 494  * bnx2x_poll - NAPI callback
 495  *
 496  * @napi:       napi structure
 497  * @budget:
 498  *
 499  */
 500 int bnx2x_poll(struct napi_struct *napi, int budget);
 501
 502 /**
 503  * bnx2x_alloc_mem_bp - allocate memories outsize main driver structure
 504  *
 505  * @bp:         driver handle
 506  */
 507 int __devinit bnx2x_alloc_mem_bp(struct bnx2x *bp);
 508
 509 /**
 510  * bnx2x_free_mem_bp - release memories outsize main driver structure
 511  *
 512  * @bp:         driver handle
 513  */
 514 void bnx2x_free_mem_bp(struct bnx2x *bp);
 515
 516 /**
 517  * bnx2x_change_mtu - change mtu netdev callback
 518  *
 519  * @dev:        net device
 520  * @new_mtu:    requested mtu
 521  *
 522  */
 523 int bnx2x_change_mtu(struct net_device *dev, int new_mtu);
 524
 525 u32 bnx2x_fix_features(struct net_device *dev, u32 features);
 526 int bnx2x_set_features(struct net_device *dev, u32 features);
 527
 528 /**
 529  * bnx2x_tx_timeout - tx timeout netdev callback
 530  *
 531  * @dev:        net device
 532  */
 533 void bnx2x_tx_timeout(struct net_device *dev);
 534
 535 /*********************** Inlines **********************************/
 536 /*********************** Fast path ********************************/
 537 static inline void bnx2x_update_fpsb_idx(struct bnx2x_fastpath *fp)
 538 {
 539         barrier(); /* status block is written to by the chip */
 540         fp->fp_hc_idx = fp->sb_running_index[SM_RX_ID];
 541 }
 542
 543 static inline void bnx2x_update_rx_prod_gen(struct bnx2x *bp,
 544                         struct bnx2x_fastpath *fp, u16 bd_prod,
 545                         u16 rx_comp_prod, u16 rx_sge_prod, u32 start)
 546 {
 547         struct ustorm_eth_rx_producers rx_prods = {0};
 548         u32 i;
 549
 550         /* Update producers */
 551         rx_prods.bd_prod = bd_prod;
 552         rx_prods.cqe_prod = rx_comp_prod;
 553         rx_prods.sge_prod = rx_sge_prod;
 554
 555         /*
 556          * Make sure that the BD and SGE data is updated before updating the
 557          * producers since FW might read the BD/SGE right after the producer
 558          * is updated.
 559          * This is only applicable for weak-ordered memory model archs such
 560          * as IA-64. The following barrier is also mandatory since FW will
 561          * assumes BDs must have buffers.
 562          */
 563         wmb();
 564
 565         for (i = 0; i < sizeof(rx_prods)/4; i++)
 566                 REG_WR(bp, start + i*4, ((u32 *)&rx_prods)[i]);
 567
 568         mmiowb(); /* keep prod updates ordered */
 569
 570         DP(NETIF_MSG_RX_STATUS,
 571            "queue[%d]:  wrote  bd_prod %u  cqe_prod %u  sge_prod %u\n",
 572            fp->index, bd_prod, rx_comp_prod, rx_sge_prod);
 573 }
 574
 575 static inline void bnx2x_igu_ack_sb_gen(struct bnx2x *bp, u8 igu_sb_id,
 576                                         u8 segment, u16 index, u8 op,
 577                                         u8 update, u32 igu_addr)
 578 {
 579         struct igu_regular cmd_data = {0};
 580
 581         cmd_data.sb_id_and_flags =
 582                         ((index << IGU_REGULAR_SB_INDEX_SHIFT) |
 583                          (segment << IGU_REGULAR_SEGMENT_ACCESS_SHIFT) |
 584                          (update << IGU_REGULAR_BUPDATE_SHIFT) |
 585                          (op << IGU_REGULAR_ENABLE_INT_SHIFT));
 586
 587         DP(NETIF_MSG_HW, "write 0x%08x to IGU addr 0x%x\n",
 588            cmd_data.sb_id_and_flags, igu_addr);
 589         REG_WR(bp, igu_addr, cmd_data.sb_id_and_flags);
 590
 591         /* Make sure that ACK is written */
 592         mmiowb();
 593         barrier();
 594 }
 595
 596 static inline void bnx2x_igu_clear_sb_gen(struct bnx2x *bp, u8 func,
 597                                           u8 idu_sb_id, bool is_Pf)
 598 {
 599         u32 data, ctl, cnt = 100;
 600         u32 igu_addr_data = IGU_REG_COMMAND_REG_32LSB_DATA;
 601         u32 igu_addr_ctl = IGU_REG_COMMAND_REG_CTRL;
 602         u32 igu_addr_ack = IGU_REG_CSTORM_TYPE_0_SB_CLEANUP + (idu_sb_id/32)*4;
 603         u32 sb_bit =  1 << (idu_sb_id%32);
 604         u32 func_encode = func |
 605                         ((is_Pf == true ? 1 : 0) << IGU_FID_ENCODE_IS_PF_SHIFT);
 606         u32 addr_encode = IGU_CMD_E2_PROD_UPD_BASE + idu_sb_id;
 607
 608         /* Not supported in BC mode */
 609         if (CHIP_INT_MODE_IS_BC(bp))
 610                 return;
 611
 612         data = (IGU_USE_REGISTER_cstorm_type_0_sb_cleanup
 613                         << IGU_REGULAR_CLEANUP_TYPE_SHIFT)      |
 614                 IGU_REGULAR_CLEANUP_SET                         |
 615                 IGU_REGULAR_BCLEANUP;
 616
 617         ctl = addr_encode << IGU_CTRL_REG_ADDRESS_SHIFT         |
 618               func_encode << IGU_CTRL_REG_FID_SHIFT             |
 619               IGU_CTRL_CMD_TYPE_WR << IGU_CTRL_REG_TYPE_SHIFT;
 620
 621         DP(NETIF_MSG_HW, "write 0x%08x to IGU(via GRC) addr 0x%x\n",
 622                          data, igu_addr_data);
 623         REG_WR(bp, igu_addr_data, data);
 624         mmiowb();
 625         barrier();
 626         DP(NETIF_MSG_HW, "write 0x%08x to IGU(via GRC) addr 0x%x\n",
 627                           ctl, igu_addr_ctl);
 628         REG_WR(bp, igu_addr_ctl, ctl);
 629         mmiowb();
 630         barrier();
 631
 632         /* wait for clean up to finish */
 633         while (!(REG_RD(bp, igu_addr_ack) & sb_bit) && --cnt)
 634                 msleep(20);
 635
 636
 637         if (!(REG_RD(bp, igu_addr_ack) & sb_bit)) {
 638                 DP(NETIF_MSG_HW, "Unable to finish IGU cleanup: "
 639                           "idu_sb_id %d offset %d bit %d (cnt %d)\n",
 640                           idu_sb_id, idu_sb_id/32, idu_sb_id%32, cnt);
 641         }
 642 }
 643
 644 static inline void bnx2x_hc_ack_sb(struct bnx2x *bp, u8 sb_id,
 645                                    u8 storm, u16 index, u8 op, u8 update)
 646 {
 647         u32 hc_addr = (HC_REG_COMMAND_REG + BP_PORT(bp)*32 +
 648                        COMMAND_REG_INT_ACK);
 649         struct igu_ack_register igu_ack;
 650
 651         igu_ack.status_block_index = index;
 652         igu_ack.sb_id_and_flags =
 653                         ((sb_id << IGU_ACK_REGISTER_STATUS_BLOCK_ID_SHIFT) |
 654                          (storm << IGU_ACK_REGISTER_STORM_ID_SHIFT) |
 655                          (update << IGU_ACK_REGISTER_UPDATE_INDEX_SHIFT) |
 656                          (op << IGU_ACK_REGISTER_INTERRUPT_MODE_SHIFT));
 657
 658         DP(BNX2X_MSG_OFF, "write 0x%08x to HC addr 0x%x\n",
 659            (*(u32 *)&igu_ack), hc_addr);
 660         REG_WR(bp, hc_addr, (*(u32 *)&igu_ack));
 661
 662         /* Make sure that ACK is written */
 663         mmiowb();
 664         barrier();
 665 }
 666
 667 static inline void bnx2x_ack_sb(struct bnx2x *bp, u8 igu_sb_id, u8 storm,
 668                                 u16 index, u8 op, u8 update)
 669 {
 670         if (bp->common.int_block == INT_BLOCK_HC)
 671                 bnx2x_hc_ack_sb(bp, igu_sb_id, storm, index, op, update);
 672         else {
 673                 u8 segment;
 674
 675                 if (CHIP_INT_MODE_IS_BC(bp))
 676                         segment = storm;
 677                 else if (igu_sb_id != bp->igu_dsb_id)
 678                         segment = IGU_SEG_ACCESS_DEF;
 679                 else if (storm == ATTENTION_ID)
 680                         segment = IGU_SEG_ACCESS_ATTN;
 681                 else
 682                         segment = IGU_SEG_ACCESS_DEF;
 683                 bnx2x_igu_ack_sb(bp, igu_sb_id, segment, index, op, update);
 684         }
 685 }
 686
 687 static inline u16 bnx2x_hc_ack_int(struct bnx2x *bp)
 688 {
 689         u32 hc_addr = (HC_REG_COMMAND_REG + BP_PORT(bp)*32 +
 690                        COMMAND_REG_SIMD_MASK);
 691         u32 result = REG_RD(bp, hc_addr);
 692
 693         DP(BNX2X_MSG_OFF, "read 0x%08x from HC addr 0x%x\n",
 694            result, hc_addr);
 695
 696         barrier();
 697         return result;
 698 }
 699
 700 static inline u16 bnx2x_igu_ack_int(struct bnx2x *bp)
 701 {
 702         u32 igu_addr = (BAR_IGU_INTMEM + IGU_REG_SISR_MDPC_WMASK_LSB_UPPER*8);
 703         u32 result = REG_RD(bp, igu_addr);
 704
 705         DP(NETIF_MSG_HW, "read 0x%08x from IGU addr 0x%x\n",
 706            result, igu_addr);
 707
 708         barrier();
 709         return result;
 710 }
 711
 712 static inline u16 bnx2x_ack_int(struct bnx2x *bp)
 713 {
 714         barrier();
 715         if (bp->common.int_block == INT_BLOCK_HC)
 716                 return bnx2x_hc_ack_int(bp);
 717         else
 718                 return bnx2x_igu_ack_int(bp);
 719 }
 720
 721 static inline int bnx2x_has_tx_work_unload(struct bnx2x_fp_txdata *txdata)
 722 {
 723         /* Tell compiler that consumer and producer can change */
 724         barrier();
 725         return txdata->tx_pkt_prod != txdata->tx_pkt_cons;
 726 }
 727
 728 static inline u16 bnx2x_tx_avail(struct bnx2x *bp,
 729                                  struct bnx2x_fp_txdata *txdata)
 730 {
 731         s16 used;
 732         u16 prod;
 733         u16 cons;
 734
 735         prod = txdata->tx_bd_prod;
 736         cons = txdata->tx_bd_cons;
 737
 738         /* NUM_TX_RINGS = number of "next-page" entries
 739            It will be used as a threshold */
 740         used = SUB_S16(prod, cons) + (s16)NUM_TX_RINGS;
 741
 742 #ifdef BNX2X_STOP_ON_ERROR
 743         WARN_ON(used < 0);
 744         WARN_ON(used > bp->tx_ring_size);
 745         WARN_ON((bp->tx_ring_size - used) > MAX_TX_AVAIL);
 746 #endif
 747
 748         return (s16)(bp->tx_ring_size) - used;
 749 }
 750
 751 static inline int bnx2x_tx_queue_has_work(struct bnx2x_fp_txdata *txdata)
 752 {
 753         u16 hw_cons;
 754
 755         /* Tell compiler that status block fields can change */
 756         barrier();
 757         hw_cons = le16_to_cpu(*txdata->tx_cons_sb);
 758         return hw_cons != txdata->tx_pkt_cons;
 759 }
 760
 761 static inline bool bnx2x_has_tx_work(struct bnx2x_fastpath *fp)
 762 {
 763         u8 cos;
 764         for_each_cos_in_tx_queue(fp, cos)
 765                 if (bnx2x_tx_queue_has_work(&fp->txdata[cos]))
 766                         return true;
 767         return false;
 768 }
 769
 770 static inline int bnx2x_has_rx_work(struct bnx2x_fastpath *fp)
 771 {
 772         u16 rx_cons_sb;
 773
 774         /* Tell compiler that status block fields can change */
 775         barrier();
 776         rx_cons_sb = le16_to_cpu(*fp->rx_cons_sb);
 777         if ((rx_cons_sb & MAX_RCQ_DESC_CNT) == MAX_RCQ_DESC_CNT)
 778                 rx_cons_sb++;
 779         return (fp->rx_comp_cons != rx_cons_sb);
 780 }
 781
 782 /**
 783  * bnx2x_tx_disable - disables tx from stack point of view
 784  *
 785  * @bp:         driver handle
 786  */
 787 static inline void bnx2x_tx_disable(struct bnx2x *bp)
 788 {
 789         netif_tx_disable(bp->dev);
 790         netif_carrier_off(bp->dev);
 791 }
 792
 793 static inline void bnx2x_free_rx_sge(struct bnx2x *bp,
 794                                      struct bnx2x_fastpath *fp, u16 index)
 795 {
 796         struct sw_rx_page *sw_buf = &fp->rx_page_ring[index];
 797         struct page *page = sw_buf->page;
 798         struct eth_rx_sge *sge = &fp->rx_sge_ring[index];
 799
 800         /* Skip "next page" elements */
 801         if (!page)
 802                 return;
 803
 804         dma_unmap_page(&bp->pdev->dev, dma_unmap_addr(sw_buf, mapping),
 805                        SGE_PAGE_SIZE*PAGES_PER_SGE, DMA_FROM_DEVICE);
 806         __free_pages(page, PAGES_PER_SGE_SHIFT);
 807
 808         sw_buf->page = NULL;
 809         sge->addr_hi = 0;
 810         sge->addr_lo = 0;
 811 }
 812
 813 static inline void bnx2x_add_all_napi(struct bnx2x *bp)
 814 {
 815         int i;
 816
 817         /* Add NAPI objects */
 818         for_each_rx_queue(bp, i)
 819                 netif_napi_add(bp->dev, &bnx2x_fp(bp, i, napi),
 820                                bnx2x_poll, BNX2X_NAPI_WEIGHT);
 821 }
 822
 823 static inline void bnx2x_del_all_napi(struct bnx2x *bp)
 824 {
 825         int i;
 826
 827         for_each_rx_queue(bp, i)
 828                 netif_napi_del(&bnx2x_fp(bp, i, napi));
 829 }
 830
 831 static inline void bnx2x_disable_msi(struct bnx2x *bp)
 832 {
 833         if (bp->flags & USING_MSIX_FLAG) {
 834                 pci_disable_msix(bp->pdev);
 835                 bp->flags &= ~USING_MSIX_FLAG;
 836         } else if (bp->flags & USING_MSI_FLAG) {
 837                 pci_disable_msi(bp->pdev);
 838                 bp->flags &= ~USING_MSI_FLAG;
 839         }
 840 }
 841
 842 static inline int bnx2x_calc_num_queues(struct bnx2x *bp)
 843 {
 844         return  num_queues ?
 845                  min_t(int, num_queues, BNX2X_MAX_QUEUES(bp)) :
 846                  min_t(int, num_online_cpus(), BNX2X_MAX_QUEUES(bp));
 847 }
 848
 849 static inline void bnx2x_clear_sge_mask_next_elems(struct bnx2x_fastpath *fp)
 850 {
 851         int i, j;
 852
 853         for (i = 1; i <= NUM_RX_SGE_PAGES; i++) {
 854                 int idx = RX_SGE_CNT * i - 1;
 855
 856                 for (j = 0; j < 2; j++) {
 857                         BIT_VEC64_CLEAR_BIT(fp->sge_mask, idx);
 858                         idx--;
 859                 }
 860         }
 861 }
 862
 863 static inline void bnx2x_init_sge_ring_bit_mask(struct bnx2x_fastpath *fp)
 864 {
 865         /* Set the mask to all 1-s: it's faster to compare to 0 than to 0xf-s */
 866         memset(fp->sge_mask, 0xff,
 867                (NUM_RX_SGE >> BIT_VEC64_ELEM_SHIFT)*sizeof(u64));
 868
 869         /* Clear the two last indices in the page to 1:
 870            these are the indices that correspond to the "next" element,
 871            hence will never be indicated and should be removed from
 872            the calculations. */
 873         bnx2x_clear_sge_mask_next_elems(fp);
 874 }
 875
 876 static inline int bnx2x_alloc_rx_sge(struct bnx2x *bp,
 877                                      struct bnx2x_fastpath *fp, u16 index)
 878 {
 879         struct page *page = alloc_pages(GFP_ATOMIC, PAGES_PER_SGE_SHIFT);
 880         struct sw_rx_page *sw_buf = &fp->rx_page_ring[index];
 881         struct eth_rx_sge *sge = &fp->rx_sge_ring[index];
 882         dma_addr_t mapping;
 883
 884         if (unlikely(page == NULL))
 885                 return -ENOMEM;
 886
 887         mapping = dma_map_page(&bp->pdev->dev, page, 0,
 888                                SGE_PAGE_SIZE*PAGES_PER_SGE, DMA_FROM_DEVICE);
 889         if (unlikely(dma_mapping_error(&bp->pdev->dev, mapping))) {
 890                 __free_pages(page, PAGES_PER_SGE_SHIFT);
 891                 return -ENOMEM;
 892         }
 893
 894         sw_buf->page = page;
 895         dma_unmap_addr_set(sw_buf, mapping, mapping);
 896
 897         sge->addr_hi = cpu_to_le32(U64_HI(mapping));
 898         sge->addr_lo = cpu_to_le32(U64_LO(mapping));
 899
 900         return 0;
 901 }
 902
 903 static inline int bnx2x_alloc_rx_skb(struct bnx2x *bp,
 904                                      struct bnx2x_fastpath *fp, u16 index)
 905 {
 906         struct sk_buff *skb;
 907         struct sw_rx_bd *rx_buf = &fp->rx_buf_ring[index];
 908         struct eth_rx_bd *rx_bd = &fp->rx_desc_ring[index];
 909         dma_addr_t mapping;
 910
 911         skb = netdev_alloc_skb(bp->dev, fp->rx_buf_size);
 912         if (unlikely(skb == NULL))
 913                 return -ENOMEM;
 914
 915         mapping = dma_map_single(&bp->pdev->dev, skb->data, fp->rx_buf_size,
 916                                  DMA_FROM_DEVICE);
 917         if (unlikely(dma_mapping_error(&bp->pdev->dev, mapping))) {
 918                 dev_kfree_skb_any(skb);
 919                 return -ENOMEM;
 920         }
 921
 922         rx_buf->skb = skb;
 923         dma_unmap_addr_set(rx_buf, mapping, mapping);
 924
 925         rx_bd->addr_hi = cpu_to_le32(U64_HI(mapping));
 926         rx_bd->addr_lo = cpu_to_le32(U64_LO(mapping));
 927
 928         return 0;
 929 }
 930
 931 /* note that we are not allocating a new skb,
 932  * we are just moving one from cons to prod
 933  * we are not creating a new mapping,
 934  * so there is no need to check for dma_mapping_error().
 935  */
 936 static inline void bnx2x_reuse_rx_skb(struct bnx2x_fastpath *fp,
 937                                       u16 cons, u16 prod)
 938 {
 939         struct sw_rx_bd *cons_rx_buf = &fp->rx_buf_ring[cons];
 940         struct sw_rx_bd *prod_rx_buf = &fp->rx_buf_ring[prod];
 941         struct eth_rx_bd *cons_bd = &fp->rx_desc_ring[cons];
 942         struct eth_rx_bd *prod_bd = &fp->rx_desc_ring[prod];
 943
 944         dma_unmap_addr_set(prod_rx_buf, mapping,
 945                            dma_unmap_addr(cons_rx_buf, mapping));
 946         prod_rx_buf->skb = cons_rx_buf->skb;
 947         *prod_bd = *cons_bd;
 948 }
 949
 950 /************************* Init ******************************************/
 951
 952 /**
 953  * bnx2x_func_start - init function
 954  *
 955  * @bp:         driver handle
 956  *
 957  * Must be called before sending CLIENT_SETUP for the first client.
 958  */
 959 static inline int bnx2x_func_start(struct bnx2x *bp)
 960 {
 961         struct bnx2x_func_state_params func_params = {0};
 962         struct bnx2x_func_start_params *start_params =
 963                 &func_params.params.start;
 964
 965         /* Prepare parameters for function state transitions */
 966         __set_bit(RAMROD_COMP_WAIT, &func_params.ramrod_flags);
 967
 968         func_params.f_obj = &bp->func_obj;
 969         func_params.cmd = BNX2X_F_CMD_START;
 970
 971         /* Function parameters */
 972         start_params->mf_mode = bp->mf_mode;
 973         start_params->sd_vlan_tag = bp->mf_ov;
 974         if (CHIP_IS_E1x(bp))
 975                 start_params->network_cos_mode = OVERRIDE_COS;
 976         else
 977                 start_params->network_cos_mode = STATIC_COS;
 978
 979         return bnx2x_func_state_change(bp, &func_params);
 980 }
 981
 982
 983 /**
 984  * bnx2x_set_fw_mac_addr - fill in a MAC address in FW format
 985  *
 986  * @fw_hi:      pointer to upper part
 987  * @fw_mid:     pointer to middle part
 988  * @fw_lo:      pointer to lower part
 989  * @mac:        pointer to MAC address
 990  */
 991 static inline void bnx2x_set_fw_mac_addr(u16 *fw_hi, u16 *fw_mid, u16 *fw_lo,
 992                                          u8 *mac)
 993 {
 994         ((u8 *)fw_hi)[0]  = mac[1];
 995         ((u8 *)fw_hi)[1]  = mac[0];
 996         ((u8 *)fw_mid)[0] = mac[3];
 997         ((u8 *)fw_mid)[1] = mac[2];
 998         ((u8 *)fw_lo)[0]  = mac[5];
 999         ((u8 *)fw_lo)[1]  = mac[4];
1000 }
1001
1002 static inline void bnx2x_free_rx_sge_range(struct bnx2x *bp,
1003                                            struct bnx2x_fastpath *fp, int last)
1004 {
1005         int i;
1006
1007         if (fp->disable_tpa)
1008                 return;
1009
1010         for (i = 0; i < last; i++)
1011                 bnx2x_free_rx_sge(bp, fp, i);
1012 }
1013
1014 static inline void bnx2x_free_tpa_pool(struct bnx2x *bp,
1015                                        struct bnx2x_fastpath *fp, int last)
1016 {
1017         int i;
1018
1019         for (i = 0; i < last; i++) {
1020                 struct bnx2x_agg_info *tpa_info = &fp->tpa_info[i];
1021                 struct sw_rx_bd *first_buf = &tpa_info->first_buf;
1022                 struct sk_buff *skb = first_buf->skb;
1023
1024                 if (skb == NULL) {
1025                         DP(NETIF_MSG_IFDOWN, "tpa bin %d empty on free\n", i);
1026                         continue;
1027                 }
1028                 if (tpa_info->tpa_state == BNX2X_TPA_START)
1029                         dma_unmap_single(&bp->pdev->dev,
1030                                          dma_unmap_addr(first_buf, mapping),
1031                                          fp->rx_buf_size, DMA_FROM_DEVICE);
1032                 dev_kfree_skb(skb);
1033                 first_buf->skb = NULL;
1034         }
1035 }
1036
1037 static inline void bnx2x_init_tx_ring_one(struct bnx2x_fp_txdata *txdata)
1038 {
1039         int i;
1040
1041         for (i = 1; i <= NUM_TX_RINGS; i++) {
1042                 struct eth_tx_next_bd *tx_next_bd =
1043                         &txdata->tx_desc_ring[TX_DESC_CNT * i - 1].next_bd;
1044
1045                 tx_next_bd->addr_hi =
1046                         cpu_to_le32(U64_HI(txdata->tx_desc_mapping +
1047                                     BCM_PAGE_SIZE*(i % NUM_TX_RINGS)));
1048                 tx_next_bd->addr_lo =
1049                         cpu_to_le32(U64_LO(txdata->tx_desc_mapping +
1050                                     BCM_PAGE_SIZE*(i % NUM_TX_RINGS)));
1051         }
1052
1053         SET_FLAG(txdata->tx_db.data.header.header, DOORBELL_HDR_DB_TYPE, 1);
1054         txdata->tx_db.data.zero_fill1 = 0;
1055         txdata->tx_db.data.prod = 0;
1056
1057         txdata->tx_pkt_prod = 0;
1058         txdata->tx_pkt_cons = 0;
1059         txdata->tx_bd_prod = 0;
1060         txdata->tx_bd_cons = 0;
1061         txdata->tx_pkt = 0;
1062 }
1063
1064 static inline void bnx2x_init_tx_rings(struct bnx2x *bp)
1065 {
1066         int i;
1067         u8 cos;
1068
1069         for_each_tx_queue(bp, i)
1070                 for_each_cos_in_tx_queue(&bp->fp[i], cos)
1071                         bnx2x_init_tx_ring_one(&bp->fp[i].txdata[cos]);
1072 }
1073
1074 static inline void bnx2x_set_next_page_rx_bd(struct bnx2x_fastpath *fp)
1075 {
1076         int i;
1077
1078         for (i = 1; i <= NUM_RX_RINGS; i++) {
1079                 struct eth_rx_bd *rx_bd;
1080
1081                 rx_bd = &fp->rx_desc_ring[RX_DESC_CNT * i - 2];
1082                 rx_bd->addr_hi =
1083                         cpu_to_le32(U64_HI(fp->rx_desc_mapping +
1084                                     BCM_PAGE_SIZE*(i % NUM_RX_RINGS)));
1085                 rx_bd->addr_lo =
1086                         cpu_to_le32(U64_LO(fp->rx_desc_mapping +
1087                                     BCM_PAGE_SIZE*(i % NUM_RX_RINGS)));
1088         }
1089 }
1090
1091 static inline void bnx2x_set_next_page_sgl(struct bnx2x_fastpath *fp)
1092 {
1093         int i;
1094
1095         for (i = 1; i <= NUM_RX_SGE_PAGES; i++) {
1096                 struct eth_rx_sge *sge;
1097
1098                 sge = &fp->rx_sge_ring[RX_SGE_CNT * i - 2];
1099                 sge->addr_hi =
1100                         cpu_to_le32(U64_HI(fp->rx_sge_mapping +
1101                         BCM_PAGE_SIZE*(i % NUM_RX_SGE_PAGES)));
1102
1103                 sge->addr_lo =
1104                         cpu_to_le32(U64_LO(fp->rx_sge_mapping +
1105                         BCM_PAGE_SIZE*(i % NUM_RX_SGE_PAGES)));
1106         }
1107 }
1108
1109 static inline void bnx2x_set_next_page_rx_cq(struct bnx2x_fastpath *fp)
1110 {
1111         int i;
1112         for (i = 1; i <= NUM_RCQ_RINGS; i++) {
1113                 struct eth_rx_cqe_next_page *nextpg;
1114
1115                 nextpg = (struct eth_rx_cqe_next_page *)
1116                         &fp->rx_comp_ring[RCQ_DESC_CNT * i - 1];
1117                 nextpg->addr_hi =
1118                         cpu_to_le32(U64_HI(fp->rx_comp_mapping +
1119                                    BCM_PAGE_SIZE*(i % NUM_RCQ_RINGS)));
1120                 nextpg->addr_lo =
1121                         cpu_to_le32(U64_LO(fp->rx_comp_mapping +
1122                                    BCM_PAGE_SIZE*(i % NUM_RCQ_RINGS)));
1123         }
1124 }
1125
1126 /* Returns the number of actually allocated BDs */
1127 static inline int bnx2x_alloc_rx_bds(struct bnx2x_fastpath *fp,
1128                                       int rx_ring_size)
1129 {
1130         struct bnx2x *bp = fp->bp;
1131         u16 ring_prod, cqe_ring_prod;
1132         int i;
1133
1134         fp->rx_comp_cons = 0;
1135         cqe_ring_prod = ring_prod = 0;
1136
1137         /* This routine is called only during fo init so
1138          * fp->eth_q_stats.rx_skb_alloc_failed = 0
1139          */
1140         for (i = 0; i < rx_ring_size; i++) {
1141                 if (bnx2x_alloc_rx_skb(bp, fp, ring_prod) < 0) {
1142                         fp->eth_q_stats.rx_skb_alloc_failed++;
1143                         continue;
1144                 }
1145                 ring_prod = NEXT_RX_IDX(ring_prod);
1146                 cqe_ring_prod = NEXT_RCQ_IDX(cqe_ring_prod);
1147                 WARN_ON(ring_prod <= (i - fp->eth_q_stats.rx_skb_alloc_failed));
1148         }
1149
1150         if (fp->eth_q_stats.rx_skb_alloc_failed)
1151                 BNX2X_ERR("was only able to allocate "
1152                           "%d rx skbs on queue[%d]\n",
1153                           (i - fp->eth_q_stats.rx_skb_alloc_failed), fp->index);
1154
1155         fp->rx_bd_prod = ring_prod;
1156         /* Limit the CQE producer by the CQE ring size */
1157         fp->rx_comp_prod = min_t(u16, NUM_RCQ_RINGS*RCQ_DESC_CNT,
1158                                cqe_ring_prod);
1159         fp->rx_pkt = fp->rx_calls = 0;
1160
1161         return i - fp->eth_q_stats.rx_skb_alloc_failed;
1162 }
1163
1164 /* Statistics ID are global per chip/path, while Client IDs for E1x are per
1165  * port.
1166  */
1167 static inline u8 bnx2x_stats_id(struct bnx2x_fastpath *fp)
1168 {
1169         if (!CHIP_IS_E1x(fp->bp))
1170                 return fp->cl_id;
1171         else
1172                 return fp->cl_id + BP_PORT(fp->bp) * FP_SB_MAX_E1x;
1173 }
1174
1175 static inline void bnx2x_init_vlan_mac_fp_objs(struct bnx2x_fastpath *fp,
1176                                                bnx2x_obj_type obj_type)
1177 {
1178         struct bnx2x *bp = fp->bp;
1179
1180         /* Configure classification DBs */
1181         bnx2x_init_mac_obj(bp, &fp->mac_obj, fp->cl_id, fp->cid,
1182                            BP_FUNC(bp), bnx2x_sp(bp, mac_rdata),
1183                            bnx2x_sp_mapping(bp, mac_rdata),
1184                            BNX2X_FILTER_MAC_PENDING,
1185                            &bp->sp_state, obj_type,
1186                            &bp->macs_pool);
1187 }
1188
1189 /**
1190  * bnx2x_get_path_func_num - get number of active functions
1191  *
1192  * @bp:         driver handle
1193  *
1194  * Calculates the number of active (not hidden) functions on the
1195  * current path.
1196  */
1197 static inline u8 bnx2x_get_path_func_num(struct bnx2x *bp)
1198 {
1199         u8 func_num = 0, i;
1200
1201         /* 57710 has only one function per-port */
1202         if (CHIP_IS_E1(bp))
1203                 return 1;
1204
1205         /* Calculate a number of functions enabled on the current
1206          * PATH/PORT.
1207          */
1208         if (CHIP_REV_IS_SLOW(bp)) {
1209                 if (IS_MF(bp))
1210                         func_num = 4;
1211                 else
1212                         func_num = 2;
1213         } else {
1214                 for (i = 0; i < E1H_FUNC_MAX / 2; i++) {
1215                         u32 func_config =
1216                                 MF_CFG_RD(bp,
1217                                           func_mf_config[BP_PORT(bp) + 2 * i].
1218                                           config);
1219                         func_num +=
1220                                 ((func_config & FUNC_MF_CFG_FUNC_HIDE) ? 0 : 1);
1221                 }
1222         }
1223
1224         WARN_ON(!func_num);
1225
1226         return func_num;
1227 }
1228
1229 static inline void bnx2x_init_bp_objs(struct bnx2x *bp)
1230 {
1231         /* RX_MODE controlling object */
1232         bnx2x_init_rx_mode_obj(bp, &bp->rx_mode_obj);
1233
1234         /* multicast configuration controlling object */
1235         bnx2x_init_mcast_obj(bp, &bp->mcast_obj, bp->fp->cl_id, bp->fp->cid,
1236                              BP_FUNC(bp), BP_FUNC(bp),
1237                              bnx2x_sp(bp, mcast_rdata),
1238                              bnx2x_sp_mapping(bp, mcast_rdata),
1239                              BNX2X_FILTER_MCAST_PENDING, &bp->sp_state,
1240                              BNX2X_OBJ_TYPE_RX);
1241
1242         /* Setup CAM credit pools */
1243         bnx2x_init_mac_credit_pool(bp, &bp->macs_pool, BP_FUNC(bp),
1244                                    bnx2x_get_path_func_num(bp));
1245
1246         /* RSS configuration object */
1247         bnx2x_init_rss_config_obj(bp, &bp->rss_conf_obj, bp->fp->cl_id,
1248                                   bp->fp->cid, BP_FUNC(bp), BP_FUNC(bp),
1249                                   bnx2x_sp(bp, rss_rdata),
1250                                   bnx2x_sp_mapping(bp, rss_rdata),
1251                                   BNX2X_FILTER_RSS_CONF_PENDING, &bp->sp_state,
1252                                   BNX2X_OBJ_TYPE_RX);
1253 }
1254
1255 static inline u8 bnx2x_fp_qzone_id(struct bnx2x_fastpath *fp)
1256 {
1257         if (CHIP_IS_E1x(fp->bp))
1258                 return fp->cl_id + BP_PORT(fp->bp) * ETH_MAX_RX_CLIENTS_E1H;
1259         else
1260                 return fp->cl_id;
1261 }
1262
1263 static inline u32 bnx2x_rx_ustorm_prods_offset(struct bnx2x_fastpath *fp)
1264 {
1265         struct bnx2x *bp = fp->bp;
1266
1267         if (!CHIP_IS_E1x(bp))
1268                 return USTORM_RX_PRODS_E2_OFFSET(fp->cl_qzone_id);
1269         else
1270                 return USTORM_RX_PRODS_E1X_OFFSET(BP_PORT(bp), fp->cl_id);
1271 }
1272
1273 static inline void bnx2x_init_txdata(struct bnx2x *bp,
1274         struct bnx2x_fp_txdata *txdata, u32 cid, int txq_index,
1275         __le16 *tx_cons_sb)
1276 {
1277         txdata->cid = cid;
1278         txdata->txq_index = txq_index;
1279         txdata->tx_cons_sb = tx_cons_sb;
1280
1281         DP(BNX2X_MSG_SP, "created tx data cid %d, txq %d",
1282            txdata->cid, txdata->txq_index);
1283 }
1284
1285 #ifdef BCM_CNIC
1286 static inline u8 bnx2x_cnic_eth_cl_id(struct bnx2x *bp, u8 cl_idx)
1287 {
1288         return bp->cnic_base_cl_id + cl_idx +
1289                 (bp->pf_num >> 1) * NON_ETH_CONTEXT_USE;
1290 }
1291
1292 static inline u8 bnx2x_cnic_fw_sb_id(struct bnx2x *bp)
1293 {
1294
1295         /* the 'first' id is allocated for the cnic */
1296         return bp->base_fw_ndsb;
1297 }
1298
1299 static inline u8 bnx2x_cnic_igu_sb_id(struct bnx2x *bp)
1300 {
1301         return bp->igu_base_sb;
1302 }
1303
1304
1305 static inline void bnx2x_init_fcoe_fp(struct bnx2x *bp)
1306 {
1307         struct bnx2x_fastpath *fp = bnx2x_fcoe_fp(bp);
1308         unsigned long q_type = 0;
1309
1310         bnx2x_fcoe(bp, cl_id) = bnx2x_cnic_eth_cl_id(bp,
1311                                                      BNX2X_FCOE_ETH_CL_ID_IDX);
1312         /** Current BNX2X_FCOE_ETH_CID deffinition implies not more than
1313          *  16 ETH clients per function when CNIC is enabled!
1314          *
1315          *  Fix it ASAP!!!
1316          */
1317         bnx2x_fcoe(bp, cid) = BNX2X_FCOE_ETH_CID;
1318         bnx2x_fcoe(bp, fw_sb_id) = DEF_SB_ID;
1319         bnx2x_fcoe(bp, igu_sb_id) = bp->igu_dsb_id;
1320         bnx2x_fcoe(bp, rx_cons_sb) = BNX2X_FCOE_L2_RX_INDEX;
1321
1322         bnx2x_init_txdata(bp, &bnx2x_fcoe(bp, txdata[0]),
1323                           fp->cid, FCOE_TXQ_IDX(bp), BNX2X_FCOE_L2_TX_INDEX);
1324
1325         DP(BNX2X_MSG_SP, "created fcoe tx data (fp index %d)", fp->index);
1326
1327         /* qZone id equals to FW (per path) client id */
1328         bnx2x_fcoe(bp, cl_qzone_id) = bnx2x_fp_qzone_id(fp);
1329         /* init shortcut */
1330         bnx2x_fcoe(bp, ustorm_rx_prods_offset) =
1331                 bnx2x_rx_ustorm_prods_offset(fp);
1332
1333         /* Configure Queue State object */
1334         __set_bit(BNX2X_Q_TYPE_HAS_RX, &q_type);
1335         __set_bit(BNX2X_Q_TYPE_HAS_TX, &q_type);
1336
1337         /* No multi-CoS for FCoE L2 client */
1338         BUG_ON(fp->max_cos != 1);
1339
1340         bnx2x_init_queue_obj(bp, &fp->q_obj, fp->cl_id, &fp->cid, 1,
1341                              BP_FUNC(bp), bnx2x_sp(bp, q_rdata),
1342                              bnx2x_sp_mapping(bp, q_rdata), q_type);
1343
1344         DP(NETIF_MSG_IFUP, "queue[%d]: bnx2x_init_sb(%p,%p) cl_id %d fw_sb %d "
1345                            "igu_sb %d\n",
1346            fp->index, bp, fp->status_blk.e2_sb, fp->cl_id, fp->fw_sb_id,
1347            fp->igu_sb_id);
1348 }
1349 #endif
1350
1351 static inline int bnx2x_clean_tx_queue(struct bnx2x *bp,
1352                                        struct bnx2x_fp_txdata *txdata)
1353 {
1354         int cnt = 1000;
1355
1356         while (bnx2x_has_tx_work_unload(txdata)) {
1357                 if (!cnt) {
1358                         BNX2X_ERR("timeout waiting for queue[%d]: "
1359                                  "txdata->tx_pkt_prod(%d) != txdata->tx_pkt_cons(%d)\n",
1360                                   txdata->txq_index, txdata->tx_pkt_prod,
1361                                   txdata->tx_pkt_cons);
1362 #ifdef BNX2X_STOP_ON_ERROR
1363                         bnx2x_panic();
1364                         return -EBUSY;
1365 #else
1366                         break;
1367 #endif
1368                 }
1369                 cnt--;
1370                 usleep_range(1000, 1000);
1371         }
1372
1373         return 0;
1374 }
1375
1376 int bnx2x_get_link_cfg_idx(struct bnx2x *bp);
1377
1378 static inline void __storm_memset_struct(struct bnx2x *bp,
1379                                          u32 addr, size_t size, u32 *data)
1380 {
1381         int i;
1382         for (i = 0; i < size/4; i++)
1383                 REG_WR(bp, addr + (i * 4), data[i]);
1384 }
1385
1386 static inline void storm_memset_func_cfg(struct bnx2x *bp,
1387                                 struct tstorm_eth_function_common_config *tcfg,
1388                                 u16 abs_fid)
1389 {
1390         size_t size = sizeof(struct tstorm_eth_function_common_config);
1391
1392         u32 addr = BAR_TSTRORM_INTMEM +
1393                         TSTORM_FUNCTION_COMMON_CONFIG_OFFSET(abs_fid);
1394
1395         __storm_memset_struct(bp, addr, size, (u32 *)tcfg);
1396 }
1397
1398 static inline void storm_memset_cmng(struct bnx2x *bp,
1399                                 struct cmng_struct_per_port *cmng,
1400                                 u8 port)
1401 {
1402         size_t size = sizeof(struct cmng_struct_per_port);
1403
1404         u32 addr = BAR_XSTRORM_INTMEM +
1405                         XSTORM_CMNG_PER_PORT_VARS_OFFSET(port);
1406
1407         __storm_memset_struct(bp, addr, size, (u32 *)cmng);
1408 }
1409
1410 /**
1411  * bnx2x_wait_sp_comp - wait for the outstanding SP commands.
1412  *
1413  * @bp:         driver handle
1414  * @mask:       bits that need to be cleared
1415  */
1416 static inline bool bnx2x_wait_sp_comp(struct bnx2x *bp, unsigned long mask)
1417 {
1418         int tout = 5000; /* Wait for 5 secs tops */
1419
1420         while (tout--) {
1421                 smp_mb();
1422                 netif_addr_lock_bh(bp->dev);
1423                 if (!(bp->sp_state & mask)) {
1424                         netif_addr_unlock_bh(bp->dev);
1425                         return true;
1426                 }
1427                 netif_addr_unlock_bh(bp->dev);
1428
1429                 usleep_range(1000, 1000);
1430         }
1431
1432         smp_mb();
1433
1434         netif_addr_lock_bh(bp->dev);
1435         if (bp->sp_state & mask) {
1436                 BNX2X_ERR("Filtering completion timed out. sp_state 0x%lx, "
1437                           "mask 0x%lx\n", bp->sp_state, mask);
1438                 netif_addr_unlock_bh(bp->dev);
1439                 return false;
1440         }
1441         netif_addr_unlock_bh(bp->dev);
1442
1443         return true;
1444 }
1445
1446 /**
1447  * bnx2x_set_ctx_validation - set CDU context validation values
1448  *
1449  * @bp:         driver handle
1450  * @cxt:        context of the connection on the host memory
1451  * @cid:        SW CID of the connection to be configured
1452  */
1453 void bnx2x_set_ctx_validation(struct bnx2x *bp, struct eth_context *cxt,
1454                               u32 cid);
1455
1456 void bnx2x_update_coalesce_sb_index(struct bnx2x *bp, u8 fw_sb_id,
1457                                     u8 sb_index, u8 disable, u16 usec);
1458 void bnx2x_acquire_phy_lock(struct bnx2x *bp);
1459 void bnx2x_release_phy_lock(struct bnx2x *bp);
1460
1461 /**
1462  * bnx2x_extract_max_cfg - extract MAX BW part from MF configuration.
1463  *
1464  * @bp:         driver handle
1465  * @mf_cfg:     MF configuration
1466  *
1467  */
1468 static inline u16 bnx2x_extract_max_cfg(struct bnx2x *bp, u32 mf_cfg)
1469 {
1470         u16 max_cfg = (mf_cfg & FUNC_MF_CFG_MAX_BW_MASK) >>
1471                               FUNC_MF_CFG_MAX_BW_SHIFT;
1472         if (!max_cfg) {
1473                 BNX2X_ERR("Illegal configuration detected for Max BW - "
1474                           "using 100 instead\n");
1475                 max_cfg = 100;
1476         }
1477         return max_cfg;
1478 }
1479
1480 #endif /* BNX2X_CMN_H */