drivers/net/dsa/mv88e6xxx/chip.c

   1 /*
   2  * Marvell 88e6xxx Ethernet switch single-chip support
   3  *
   4  * Copyright (c) 2008 Marvell Semiconductor
   5  *
   6  * Copyright (c) 2015 CMC Electronics, Inc.
   7  *      Added support for VLAN Table Unit operations
   8  *
   9  * Copyright (c) 2016 Andrew Lunn <andrew@lunn.ch>
  10  *
  11  * This program is free software; you can redistribute it and/or modify
  12  * it under the terms of the GNU General Public License as published by
  13  * the Free Software Foundation; either version 2 of the License, or
  14  * (at your option) any later version.
  15  */
  16
  17 #include <linux/delay.h>
  18 #include <linux/etherdevice.h>
  19 #include <linux/ethtool.h>
  20 #include <linux/if_bridge.h>
  21 #include <linux/interrupt.h>
  22 #include <linux/irq.h>
  23 #include <linux/irqdomain.h>
  24 #include <linux/jiffies.h>
  25 #include <linux/list.h>
  26 #include <linux/mdio.h>
  27 #include <linux/module.h>
  28 #include <linux/of_device.h>
  29 #include <linux/of_irq.h>
  30 #include <linux/of_mdio.h>
  31 #include <linux/netdevice.h>
  32 #include <linux/gpio/consumer.h>
  33 #include <linux/phy.h>
  34 #include <net/dsa.h>
  35 #include <net/switchdev.h>
  36
  37 #include "mv88e6xxx.h"
  38 #include "global1.h"
  39 #include "global2.h"
  40 #include "port.h"
  41
  42 static void assert_reg_lock(struct mv88e6xxx_chip *chip)
  43 {
  44         if (unlikely(!mutex_is_locked(&chip->reg_lock))) {
  45                 dev_err(chip->dev, "Switch registers lock not held!\n");
  46                 dump_stack();
  47         }
  48 }
  49
  50 /* The switch ADDR[4:1] configuration pins define the chip SMI device address
  51  * (ADDR[0] is always zero, thus only even SMI addresses can be strapped).
  52  *
  53  * When ADDR is all zero, the chip uses Single-chip Addressing Mode, assuming it
  54  * is the only device connected to the SMI master. In this mode it responds to
  55  * all 32 possible SMI addresses, and thus maps directly the internal devices.
  56  *
  57  * When ADDR is non-zero, the chip uses Multi-chip Addressing Mode, allowing
  58  * multiple devices to share the SMI interface. In this mode it responds to only
  59  * 2 registers, used to indirectly access the internal SMI devices.
  60  */
  61
  62 static int mv88e6xxx_smi_read(struct mv88e6xxx_chip *chip,
  63                               int addr, int reg, u16 *val)
  64 {
  65         if (!chip->smi_ops)
  66                 return -EOPNOTSUPP;
  67
  68         return chip->smi_ops->read(chip, addr, reg, val);
  69 }
  70
  71 static int mv88e6xxx_smi_write(struct mv88e6xxx_chip *chip,
  72                                int addr, int reg, u16 val)
  73 {
  74         if (!chip->smi_ops)
  75                 return -EOPNOTSUPP;
  76
  77         return chip->smi_ops->write(chip, addr, reg, val);
  78 }
  79
  80 static int mv88e6xxx_smi_single_chip_read(struct mv88e6xxx_chip *chip,
  81                                           int addr, int reg, u16 *val)
  82 {
  83         int ret;
  84
  85         ret = mdiobus_read_nested(chip->bus, addr, reg);
  86         if (ret < 0)
  87                 return ret;
  88
  89         *val = ret & 0xffff;
  90
  91         return 0;
  92 }
  93
  94 static int mv88e6xxx_smi_single_chip_write(struct mv88e6xxx_chip *chip,
  95                                            int addr, int reg, u16 val)
  96 {
  97         int ret;
  98
  99         ret = mdiobus_write_nested(chip->bus, addr, reg, val);
 100         if (ret < 0)
 101                 return ret;
 102
 103         return 0;
 104 }
 105
 106 static const struct mv88e6xxx_bus_ops mv88e6xxx_smi_single_chip_ops = {
 107         .read = mv88e6xxx_smi_single_chip_read,
 108         .write = mv88e6xxx_smi_single_chip_write,
 109 };
 110
 111 static int mv88e6xxx_smi_multi_chip_wait(struct mv88e6xxx_chip *chip)
 112 {
 113         int ret;
 114         int i;
 115
 116         for (i = 0; i < 16; i++) {
 117                 ret = mdiobus_read_nested(chip->bus, chip->sw_addr, SMI_CMD);
 118                 if (ret < 0)
 119                         return ret;
 120
 121                 if ((ret & SMI_CMD_BUSY) == 0)
 122                         return 0;
 123         }
 124
 125         return -ETIMEDOUT;
 126 }
 127
 128 static int mv88e6xxx_smi_multi_chip_read(struct mv88e6xxx_chip *chip,
 129                                          int addr, int reg, u16 *val)
 130 {
 131         int ret;
 132
 133         /* Wait for the bus to become free. */
 134         ret = mv88e6xxx_smi_multi_chip_wait(chip);
 135         if (ret < 0)
 136                 return ret;
 137
 138         /* Transmit the read command. */
 139         ret = mdiobus_write_nested(chip->bus, chip->sw_addr, SMI_CMD,
 140                                    SMI_CMD_OP_22_READ | (addr << 5) | reg);
 141         if (ret < 0)
 142                 return ret;
 143
 144         /* Wait for the read command to complete. */
 145         ret = mv88e6xxx_smi_multi_chip_wait(chip);
 146         if (ret < 0)
 147                 return ret;
 148
 149         /* Read the data. */
 150         ret = mdiobus_read_nested(chip->bus, chip->sw_addr, SMI_DATA);
 151         if (ret < 0)
 152                 return ret;
 153
 154         *val = ret & 0xffff;
 155
 156         return 0;
 157 }
 158
 159 static int mv88e6xxx_smi_multi_chip_write(struct mv88e6xxx_chip *chip,
 160                                           int addr, int reg, u16 val)
 161 {
 162         int ret;
 163
 164         /* Wait for the bus to become free. */
 165         ret = mv88e6xxx_smi_multi_chip_wait(chip);
 166         if (ret < 0)
 167                 return ret;
 168
 169         /* Transmit the data to write. */
 170         ret = mdiobus_write_nested(chip->bus, chip->sw_addr, SMI_DATA, val);
 171         if (ret < 0)
 172                 return ret;
 173
 174         /* Transmit the write command. */
 175         ret = mdiobus_write_nested(chip->bus, chip->sw_addr, SMI_CMD,
 176                                    SMI_CMD_OP_22_WRITE | (addr << 5) | reg);
 177         if (ret < 0)
 178                 return ret;
 179
 180         /* Wait for the write command to complete. */
 181         ret = mv88e6xxx_smi_multi_chip_wait(chip);
 182         if (ret < 0)
 183                 return ret;
 184
 185         return 0;
 186 }
 187
 188 static const struct mv88e6xxx_bus_ops mv88e6xxx_smi_multi_chip_ops = {
 189         .read = mv88e6xxx_smi_multi_chip_read,
 190         .write = mv88e6xxx_smi_multi_chip_write,
 191 };
 192
 193 int mv88e6xxx_read(struct mv88e6xxx_chip *chip, int addr, int reg, u16 *val)
 194 {
 195         int err;
 196
 197         assert_reg_lock(chip);
 198
 199         err = mv88e6xxx_smi_read(chip, addr, reg, val);
 200         if (err)
 201                 return err;
 202
 203         dev_dbg(chip->dev, "<- addr: 0x%.2x reg: 0x%.2x val: 0x%.4x\n",
 204                 addr, reg, *val);
 205
 206         return 0;
 207 }
 208
 209 int mv88e6xxx_write(struct mv88e6xxx_chip *chip, int addr, int reg, u16 val)
 210 {
 211         int err;
 212
 213         assert_reg_lock(chip);
 214
 215         err = mv88e6xxx_smi_write(chip, addr, reg, val);
 216         if (err)
 217                 return err;
 218
 219         dev_dbg(chip->dev, "-> addr: 0x%.2x reg: 0x%.2x val: 0x%.4x\n",
 220                 addr, reg, val);
 221
 222         return 0;
 223 }
 224
 225 static int mv88e6165_phy_read(struct mv88e6xxx_chip *chip,
 226                               struct mii_bus *bus,
 227                               int addr, int reg, u16 *val)
 228 {
 229         return mv88e6xxx_read(chip, addr, reg, val);
 230 }
 231
 232 static int mv88e6165_phy_write(struct mv88e6xxx_chip *chip,
 233                                struct mii_bus *bus,
 234                                int addr, int reg, u16 val)
 235 {
 236         return mv88e6xxx_write(chip, addr, reg, val);
 237 }
 238
 239 static struct mii_bus *mv88e6xxx_default_mdio_bus(struct mv88e6xxx_chip *chip)
 240 {
 241         struct mv88e6xxx_mdio_bus *mdio_bus;
 242
 243         mdio_bus = list_first_entry(&chip->mdios, struct mv88e6xxx_mdio_bus,
 244                                     list);
 245         if (!mdio_bus)
 246                 return NULL;
 247
 248         return mdio_bus->bus;
 249 }
 250
 251 static int mv88e6xxx_phy_read(struct mv88e6xxx_chip *chip, int phy,
 252                               int reg, u16 *val)
 253 {
 254         int addr = phy; /* PHY devices addresses start at 0x0 */
 255         struct mii_bus *bus;
 256
 257         bus = mv88e6xxx_default_mdio_bus(chip);
 258         if (!bus)
 259                 return -EOPNOTSUPP;
 260
 261         if (!chip->info->ops->phy_read)
 262                 return -EOPNOTSUPP;
 263
 264         return chip->info->ops->phy_read(chip, bus, addr, reg, val);
 265 }
 266
 267 static int mv88e6xxx_phy_write(struct mv88e6xxx_chip *chip, int phy,
 268                                int reg, u16 val)
 269 {
 270         int addr = phy; /* PHY devices addresses start at 0x0 */
 271         struct mii_bus *bus;
 272
 273         bus = mv88e6xxx_default_mdio_bus(chip);
 274         if (!bus)
 275                 return -EOPNOTSUPP;
 276
 277         if (!chip->info->ops->phy_write)
 278                 return -EOPNOTSUPP;
 279
 280         return chip->info->ops->phy_write(chip, bus, addr, reg, val);
 281 }
 282
 283 static int mv88e6xxx_phy_page_get(struct mv88e6xxx_chip *chip, int phy, u8 page)
 284 {
 285         if (!mv88e6xxx_has(chip, MV88E6XXX_FLAG_PHY_PAGE))
 286                 return -EOPNOTSUPP;
 287
 288         return mv88e6xxx_phy_write(chip, phy, PHY_PAGE, page);
 289 }
 290
 291 static void mv88e6xxx_phy_page_put(struct mv88e6xxx_chip *chip, int phy)
 292 {
 293         int err;
 294
 295         /* Restore PHY page Copper 0x0 for access via the registered MDIO bus */
 296         err = mv88e6xxx_phy_write(chip, phy, PHY_PAGE, PHY_PAGE_COPPER);
 297         if (unlikely(err)) {
 298                 dev_err(chip->dev, "failed to restore PHY %d page Copper (%d)\n",
 299                         phy, err);
 300         }
 301 }
 302
 303 static int mv88e6xxx_phy_page_read(struct mv88e6xxx_chip *chip, int phy,
 304                                    u8 page, int reg, u16 *val)
 305 {
 306         int err;
 307
 308         /* There is no paging for registers 22 */
 309         if (reg == PHY_PAGE)
 310                 return -EINVAL;
 311
 312         err = mv88e6xxx_phy_page_get(chip, phy, page);
 313         if (!err) {
 314                 err = mv88e6xxx_phy_read(chip, phy, reg, val);
 315                 mv88e6xxx_phy_page_put(chip, phy);
 316         }
 317
 318         return err;
 319 }
 320
 321 static int mv88e6xxx_phy_page_write(struct mv88e6xxx_chip *chip, int phy,
 322                                     u8 page, int reg, u16 val)
 323 {
 324         int err;
 325
 326         /* There is no paging for registers 22 */
 327         if (reg == PHY_PAGE)
 328                 return -EINVAL;
 329
 330         err = mv88e6xxx_phy_page_get(chip, phy, page);
 331         if (!err) {
 332                 err = mv88e6xxx_phy_write(chip, phy, PHY_PAGE, page);
 333                 mv88e6xxx_phy_page_put(chip, phy);
 334         }
 335
 336         return err;
 337 }
 338
 339 static int mv88e6xxx_serdes_read(struct mv88e6xxx_chip *chip, int reg, u16 *val)
 340 {
 341         return mv88e6xxx_phy_page_read(chip, ADDR_SERDES, SERDES_PAGE_FIBER,
 342                                        reg, val);
 343 }
 344
 345 static int mv88e6xxx_serdes_write(struct mv88e6xxx_chip *chip, int reg, u16 val)
 346 {
 347         return mv88e6xxx_phy_page_write(chip, ADDR_SERDES, SERDES_PAGE_FIBER,
 348                                         reg, val);
 349 }
 350
 351 static void mv88e6xxx_g1_irq_mask(struct irq_data *d)
 352 {
 353         struct mv88e6xxx_chip *chip = irq_data_get_irq_chip_data(d);
 354         unsigned int n = d->hwirq;
 355
 356         chip->g1_irq.masked |= (1 << n);
 357 }
 358
 359 static void mv88e6xxx_g1_irq_unmask(struct irq_data *d)
 360 {
 361         struct mv88e6xxx_chip *chip = irq_data_get_irq_chip_data(d);
 362         unsigned int n = d->hwirq;
 363
 364         chip->g1_irq.masked &= ~(1 << n);
 365 }
 366
 367 static irqreturn_t mv88e6xxx_g1_irq_thread_fn(int irq, void *dev_id)
 368 {
 369         struct mv88e6xxx_chip *chip = dev_id;
 370         unsigned int nhandled = 0;
 371         unsigned int sub_irq;
 372         unsigned int n;
 373         u16 reg;
 374         int err;
 375
 376         mutex_lock(&chip->reg_lock);
 377         err = mv88e6xxx_g1_read(chip, GLOBAL_STATUS, &reg);
 378         mutex_unlock(&chip->reg_lock);
 379
 380         if (err)
 381                 goto out;
 382
 383         for (n = 0; n < chip->g1_irq.nirqs; ++n) {
 384                 if (reg & (1 << n)) {
 385                         sub_irq = irq_find_mapping(chip->g1_irq.domain, n);
 386                         handle_nested_irq(sub_irq);
 387                         ++nhandled;
 388                 }
 389         }
 390 out:
 391         return (nhandled > 0 ? IRQ_HANDLED : IRQ_NONE);
 392 }
 393
 394 static void mv88e6xxx_g1_irq_bus_lock(struct irq_data *d)
 395 {
 396         struct mv88e6xxx_chip *chip = irq_data_get_irq_chip_data(d);
 397
 398         mutex_lock(&chip->reg_lock);
 399 }
 400
 401 static void mv88e6xxx_g1_irq_bus_sync_unlock(struct irq_data *d)
 402 {
 403         struct mv88e6xxx_chip *chip = irq_data_get_irq_chip_data(d);
 404         u16 mask = GENMASK(chip->g1_irq.nirqs, 0);
 405         u16 reg;
 406         int err;
 407
 408         err = mv88e6xxx_g1_read(chip, GLOBAL_CONTROL, &reg);
 409         if (err)
 410                 goto out;
 411
 412         reg &= ~mask;
 413         reg |= (~chip->g1_irq.masked & mask);
 414
 415         err = mv88e6xxx_g1_write(chip, GLOBAL_CONTROL, reg);
 416         if (err)
 417                 goto out;
 418
 419 out:
 420         mutex_unlock(&chip->reg_lock);
 421 }
 422
 423 static struct irq_chip mv88e6xxx_g1_irq_chip = {
 424         .name                   = "mv88e6xxx-g1",
 425         .irq_mask               = mv88e6xxx_g1_irq_mask,
 426         .irq_unmask             = mv88e6xxx_g1_irq_unmask,
 427         .irq_bus_lock           = mv88e6xxx_g1_irq_bus_lock,
 428         .irq_bus_sync_unlock    = mv88e6xxx_g1_irq_bus_sync_unlock,
 429 };
 430
 431 static int mv88e6xxx_g1_irq_domain_map(struct irq_domain *d,
 432                                        unsigned int irq,
 433                                        irq_hw_number_t hwirq)
 434 {
 435         struct mv88e6xxx_chip *chip = d->host_data;
 436
 437         irq_set_chip_data(irq, d->host_data);
 438         irq_set_chip_and_handler(irq, &chip->g1_irq.chip, handle_level_irq);
 439         irq_set_noprobe(irq);
 440
 441         return 0;
 442 }
 443
 444 static const struct irq_domain_ops mv88e6xxx_g1_irq_domain_ops = {
 445         .map    = mv88e6xxx_g1_irq_domain_map,
 446         .xlate  = irq_domain_xlate_twocell,
 447 };
 448
 449 static void mv88e6xxx_g1_irq_free(struct mv88e6xxx_chip *chip)
 450 {
 451         int irq, virq;
 452         u16 mask;
 453
 454         mv88e6xxx_g1_read(chip, GLOBAL_CONTROL, &mask);
 455         mask |= GENMASK(chip->g1_irq.nirqs, 0);
 456         mv88e6xxx_g1_write(chip, GLOBAL_CONTROL, mask);
 457
 458         free_irq(chip->irq, chip);
 459
 460         for (irq = 0; irq < chip->g1_irq.nirqs; irq++) {
 461                 virq = irq_find_mapping(chip->g1_irq.domain, irq);
 462                 irq_dispose_mapping(virq);
 463         }
 464
 465         irq_domain_remove(chip->g1_irq.domain);
 466 }
 467
 468 static int mv88e6xxx_g1_irq_setup(struct mv88e6xxx_chip *chip)
 469 {
 470         int err, irq, virq;
 471         u16 reg, mask;
 472
 473         chip->g1_irq.nirqs = chip->info->g1_irqs;
 474         chip->g1_irq.domain = irq_domain_add_simple(
 475                 NULL, chip->g1_irq.nirqs, 0,
 476                 &mv88e6xxx_g1_irq_domain_ops, chip);
 477         if (!chip->g1_irq.domain)
 478                 return -ENOMEM;
 479
 480         for (irq = 0; irq < chip->g1_irq.nirqs; irq++)
 481                 irq_create_mapping(chip->g1_irq.domain, irq);
 482
 483         chip->g1_irq.chip = mv88e6xxx_g1_irq_chip;
 484         chip->g1_irq.masked = ~0;
 485
 486         err = mv88e6xxx_g1_read(chip, GLOBAL_CONTROL, &mask);
 487         if (err)
 488                 goto out_mapping;
 489
 490         mask &= ~GENMASK(chip->g1_irq.nirqs, 0);
 491
 492         err = mv88e6xxx_g1_write(chip, GLOBAL_CONTROL, mask);
 493         if (err)
 494                 goto out_disable;
 495
 496         /* Reading the interrupt status clears (most of) them */
 497         err = mv88e6xxx_g1_read(chip, GLOBAL_STATUS, &reg);
 498         if (err)
 499                 goto out_disable;
 500
 501         err = request_threaded_irq(chip->irq, NULL,
 502                                    mv88e6xxx_g1_irq_thread_fn,
 503                                    IRQF_ONESHOT | IRQF_TRIGGER_FALLING,
 504                                    dev_name(chip->dev), chip);
 505         if (err)
 506                 goto out_disable;
 507
 508         return 0;
 509
 510 out_disable:
 511         mask |= GENMASK(chip->g1_irq.nirqs, 0);
 512         mv88e6xxx_g1_write(chip, GLOBAL_CONTROL, mask);
 513
 514 out_mapping:
 515         for (irq = 0; irq < 16; irq++) {
 516                 virq = irq_find_mapping(chip->g1_irq.domain, irq);
 517                 irq_dispose_mapping(virq);
 518         }
 519
 520         irq_domain_remove(chip->g1_irq.domain);
 521
 522         return err;
 523 }
 524
 525 int mv88e6xxx_wait(struct mv88e6xxx_chip *chip, int addr, int reg, u16 mask)
 526 {
 527         int i;
 528
 529         for (i = 0; i < 16; i++) {
 530                 u16 val;
 531                 int err;
 532
 533                 err = mv88e6xxx_read(chip, addr, reg, &val);
 534                 if (err)
 535                         return err;
 536
 537                 if (!(val & mask))
 538                         return 0;
 539
 540                 usleep_range(1000, 2000);
 541         }
 542
 543         dev_err(chip->dev, "Timeout while waiting for switch\n");
 544         return -ETIMEDOUT;
 545 }
 546
 547 /* Indirect write to single pointer-data register with an Update bit */
 548 int mv88e6xxx_update(struct mv88e6xxx_chip *chip, int addr, int reg, u16 update)
 549 {
 550         u16 val;
 551         int err;
 552
 553         /* Wait until the previous operation is completed */
 554         err = mv88e6xxx_wait(chip, addr, reg, BIT(15));
 555         if (err)
 556                 return err;
 557
 558         /* Set the Update bit to trigger a write operation */
 559         val = BIT(15) | update;
 560
 561         return mv88e6xxx_write(chip, addr, reg, val);
 562 }
 563
 564 static int mv88e6xxx_ppu_disable(struct mv88e6xxx_chip *chip)
 565 {
 566         if (!chip->info->ops->ppu_disable)
 567                 return 0;
 568
 569         return chip->info->ops->ppu_disable(chip);
 570 }
 571
 572 static int mv88e6xxx_ppu_enable(struct mv88e6xxx_chip *chip)
 573 {
 574         if (!chip->info->ops->ppu_enable)
 575                 return 0;
 576
 577         return chip->info->ops->ppu_enable(chip);
 578 }
 579
 580 static void mv88e6xxx_ppu_reenable_work(struct work_struct *ugly)
 581 {
 582         struct mv88e6xxx_chip *chip;
 583
 584         chip = container_of(ugly, struct mv88e6xxx_chip, ppu_work);
 585
 586         mutex_lock(&chip->reg_lock);
 587
 588         if (mutex_trylock(&chip->ppu_mutex)) {
 589                 if (mv88e6xxx_ppu_enable(chip) == 0)
 590                         chip->ppu_disabled = 0;
 591                 mutex_unlock(&chip->ppu_mutex);
 592         }
 593
 594         mutex_unlock(&chip->reg_lock);
 595 }
 596
 597 static void mv88e6xxx_ppu_reenable_timer(unsigned long _ps)
 598 {
 599         struct mv88e6xxx_chip *chip = (void *)_ps;
 600
 601         schedule_work(&chip->ppu_work);
 602 }
 603
 604 static int mv88e6xxx_ppu_access_get(struct mv88e6xxx_chip *chip)
 605 {
 606         int ret;
 607
 608         mutex_lock(&chip->ppu_mutex);
 609
 610         /* If the PHY polling unit is enabled, disable it so that
 611          * we can access the PHY registers.  If it was already
 612          * disabled, cancel the timer that is going to re-enable
 613          * it.
 614          */
 615         if (!chip->ppu_disabled) {
 616                 ret = mv88e6xxx_ppu_disable(chip);
 617                 if (ret < 0) {
 618                         mutex_unlock(&chip->ppu_mutex);
 619                         return ret;
 620                 }
 621                 chip->ppu_disabled = 1;
 622         } else {
 623                 del_timer(&chip->ppu_timer);
 624                 ret = 0;
 625         }
 626
 627         return ret;
 628 }
 629
 630 static void mv88e6xxx_ppu_access_put(struct mv88e6xxx_chip *chip)
 631 {
 632         /* Schedule a timer to re-enable the PHY polling unit. */
 633         mod_timer(&chip->ppu_timer, jiffies + msecs_to_jiffies(10));
 634         mutex_unlock(&chip->ppu_mutex);
 635 }
 636
 637 static void mv88e6xxx_ppu_state_init(struct mv88e6xxx_chip *chip)
 638 {
 639         mutex_init(&chip->ppu_mutex);
 640         INIT_WORK(&chip->ppu_work, mv88e6xxx_ppu_reenable_work);
 641         setup_timer(&chip->ppu_timer, mv88e6xxx_ppu_reenable_timer,
 642                     (unsigned long)chip);
 643 }
 644
 645 static void mv88e6xxx_ppu_state_destroy(struct mv88e6xxx_chip *chip)
 646 {
 647         del_timer_sync(&chip->ppu_timer);
 648 }
 649
 650 static int mv88e6xxx_phy_ppu_read(struct mv88e6xxx_chip *chip,
 651                                   struct mii_bus *bus,
 652                                   int addr, int reg, u16 *val)
 653 {
 654         int err;
 655
 656         err = mv88e6xxx_ppu_access_get(chip);
 657         if (!err) {
 658                 err = mv88e6xxx_read(chip, addr, reg, val);
 659                 mv88e6xxx_ppu_access_put(chip);
 660         }
 661
 662         return err;
 663 }
 664
 665 static int mv88e6xxx_phy_ppu_write(struct mv88e6xxx_chip *chip,
 666                                    struct mii_bus *bus,
 667                                    int addr, int reg, u16 val)
 668 {
 669         int err;
 670
 671         err = mv88e6xxx_ppu_access_get(chip);
 672         if (!err) {
 673                 err = mv88e6xxx_write(chip, addr, reg, val);
 674                 mv88e6xxx_ppu_access_put(chip);
 675         }
 676
 677         return err;
 678 }
 679
 680 static bool mv88e6xxx_6095_family(struct mv88e6xxx_chip *chip)
 681 {
 682         return chip->info->family == MV88E6XXX_FAMILY_6095;
 683 }
 684
 685 static bool mv88e6xxx_6097_family(struct mv88e6xxx_chip *chip)
 686 {
 687         return chip->info->family == MV88E6XXX_FAMILY_6097;
 688 }
 689
 690 static bool mv88e6xxx_6165_family(struct mv88e6xxx_chip *chip)
 691 {
 692         return chip->info->family == MV88E6XXX_FAMILY_6165;
 693 }
 694
 695 static bool mv88e6xxx_6185_family(struct mv88e6xxx_chip *chip)
 696 {
 697         return chip->info->family == MV88E6XXX_FAMILY_6185;
 698 }
 699
 700 static bool mv88e6xxx_6320_family(struct mv88e6xxx_chip *chip)
 701 {
 702         return chip->info->family == MV88E6XXX_FAMILY_6320;
 703 }
 704
 705 static bool mv88e6xxx_6351_family(struct mv88e6xxx_chip *chip)
 706 {
 707         return chip->info->family == MV88E6XXX_FAMILY_6351;
 708 }
 709
 710 static bool mv88e6xxx_6352_family(struct mv88e6xxx_chip *chip)
 711 {
 712         return chip->info->family == MV88E6XXX_FAMILY_6352;
 713 }
 714
 715 static int mv88e6xxx_port_setup_mac(struct mv88e6xxx_chip *chip, int port,
 716                                     int link, int speed, int duplex,
 717                                     phy_interface_t mode)
 718 {
 719         int err;
 720
 721         if (!chip->info->ops->port_set_link)
 722                 return 0;
 723
 724         /* Port's MAC control must not be changed unless the link is down */
 725         err = chip->info->ops->port_set_link(chip, port, 0);
 726         if (err)
 727                 return err;
 728
 729         if (chip->info->ops->port_set_speed) {
 730                 err = chip->info->ops->port_set_speed(chip, port, speed);
 731                 if (err && err != -EOPNOTSUPP)
 732                         goto restore_link;
 733         }
 734
 735         if (chip->info->ops->port_set_duplex) {
 736                 err = chip->info->ops->port_set_duplex(chip, port, duplex);
 737                 if (err && err != -EOPNOTSUPP)
 738                         goto restore_link;
 739         }
 740
 741         if (chip->info->ops->port_set_rgmii_delay) {
 742                 err = chip->info->ops->port_set_rgmii_delay(chip, port, mode);
 743                 if (err && err != -EOPNOTSUPP)
 744                         goto restore_link;
 745         }
 746
 747         err = 0;
 748 restore_link:
 749         if (chip->info->ops->port_set_link(chip, port, link))
 750                 netdev_err(chip->ds->ports[port].netdev,
 751                            "failed to restore MAC's link\n");
 752
 753         return err;
 754 }
 755
 756 /* We expect the switch to perform auto negotiation if there is a real
 757  * phy. However, in the case of a fixed link phy, we force the port
 758  * settings from the fixed link settings.
 759  */
 760 static void mv88e6xxx_adjust_link(struct dsa_switch *ds, int port,
 761                                   struct phy_device *phydev)
 762 {
 763         struct mv88e6xxx_chip *chip = ds->priv;
 764         int err;
 765
 766         if (!phy_is_pseudo_fixed_link(phydev))
 767                 return;
 768
 769         mutex_lock(&chip->reg_lock);
 770         err = mv88e6xxx_port_setup_mac(chip, port, phydev->link, phydev->speed,
 771                                        phydev->duplex, phydev->interface);
 772         mutex_unlock(&chip->reg_lock);
 773
 774         if (err && err != -EOPNOTSUPP)
 775                 netdev_err(ds->ports[port].netdev, "failed to configure MAC\n");
 776 }
 777
 778 static int mv88e6xxx_stats_snapshot(struct mv88e6xxx_chip *chip, int port)
 779 {
 780         if (!chip->info->ops->stats_snapshot)
 781                 return -EOPNOTSUPP;
 782
 783         return chip->info->ops->stats_snapshot(chip, port);
 784 }
 785
 786 static struct mv88e6xxx_hw_stat mv88e6xxx_hw_stats[] = {
 787         { "in_good_octets",             8, 0x00, STATS_TYPE_BANK0, },
 788         { "in_bad_octets",              4, 0x02, STATS_TYPE_BANK0, },
 789         { "in_unicast",                 4, 0x04, STATS_TYPE_BANK0, },
 790         { "in_broadcasts",              4, 0x06, STATS_TYPE_BANK0, },
 791         { "in_multicasts",              4, 0x07, STATS_TYPE_BANK0, },
 792         { "in_pause",                   4, 0x16, STATS_TYPE_BANK0, },
 793         { "in_undersize",               4, 0x18, STATS_TYPE_BANK0, },
 794         { "in_fragments",               4, 0x19, STATS_TYPE_BANK0, },
 795         { "in_oversize",                4, 0x1a, STATS_TYPE_BANK0, },
 796         { "in_jabber",                  4, 0x1b, STATS_TYPE_BANK0, },
 797         { "in_rx_error",                4, 0x1c, STATS_TYPE_BANK0, },
 798         { "in_fcs_error",               4, 0x1d, STATS_TYPE_BANK0, },
 799         { "out_octets",                 8, 0x0e, STATS_TYPE_BANK0, },
 800         { "out_unicast",                4, 0x10, STATS_TYPE_BANK0, },
 801         { "out_broadcasts",             4, 0x13, STATS_TYPE_BANK0, },
 802         { "out_multicasts",             4, 0x12, STATS_TYPE_BANK0, },
 803         { "out_pause",                  4, 0x15, STATS_TYPE_BANK0, },
 804         { "excessive",                  4, 0x11, STATS_TYPE_BANK0, },
 805         { "collisions",                 4, 0x1e, STATS_TYPE_BANK0, },
 806         { "deferred",                   4, 0x05, STATS_TYPE_BANK0, },
 807         { "single",                     4, 0x14, STATS_TYPE_BANK0, },
 808         { "multiple",                   4, 0x17, STATS_TYPE_BANK0, },
 809         { "out_fcs_error",              4, 0x03, STATS_TYPE_BANK0, },
 810         { "late",                       4, 0x1f, STATS_TYPE_BANK0, },
 811         { "hist_64bytes",               4, 0x08, STATS_TYPE_BANK0, },
 812         { "hist_65_127bytes",           4, 0x09, STATS_TYPE_BANK0, },
 813         { "hist_128_255bytes",          4, 0x0a, STATS_TYPE_BANK0, },
 814         { "hist_256_511bytes",          4, 0x0b, STATS_TYPE_BANK0, },
 815         { "hist_512_1023bytes",         4, 0x0c, STATS_TYPE_BANK0, },
 816         { "hist_1024_max_bytes",        4, 0x0d, STATS_TYPE_BANK0, },
 817         { "sw_in_discards",             4, 0x10, STATS_TYPE_PORT, },
 818         { "sw_in_filtered",             2, 0x12, STATS_TYPE_PORT, },
 819         { "sw_out_filtered",            2, 0x13, STATS_TYPE_PORT, },
 820         { "in_discards",                4, 0x00, STATS_TYPE_BANK1, },
 821         { "in_filtered",                4, 0x01, STATS_TYPE_BANK1, },
 822         { "in_accepted",                4, 0x02, STATS_TYPE_BANK1, },
 823         { "in_bad_accepted",            4, 0x03, STATS_TYPE_BANK1, },
 824         { "in_good_avb_class_a",        4, 0x04, STATS_TYPE_BANK1, },
 825         { "in_good_avb_class_b",        4, 0x05, STATS_TYPE_BANK1, },
 826         { "in_bad_avb_class_a",         4, 0x06, STATS_TYPE_BANK1, },
 827         { "in_bad_avb_class_b",         4, 0x07, STATS_TYPE_BANK1, },
 828         { "tcam_counter_0",             4, 0x08, STATS_TYPE_BANK1, },
 829         { "tcam_counter_1",             4, 0x09, STATS_TYPE_BANK1, },
 830         { "tcam_counter_2",             4, 0x0a, STATS_TYPE_BANK1, },
 831         { "tcam_counter_3",             4, 0x0b, STATS_TYPE_BANK1, },
 832         { "in_da_unknown",              4, 0x0e, STATS_TYPE_BANK1, },
 833         { "in_management",              4, 0x0f, STATS_TYPE_BANK1, },
 834         { "out_queue_0",                4, 0x10, STATS_TYPE_BANK1, },
 835         { "out_queue_1",                4, 0x11, STATS_TYPE_BANK1, },
 836         { "out_queue_2",                4, 0x12, STATS_TYPE_BANK1, },
 837         { "out_queue_3",                4, 0x13, STATS_TYPE_BANK1, },
 838         { "out_queue_4",                4, 0x14, STATS_TYPE_BANK1, },
 839         { "out_queue_5",                4, 0x15, STATS_TYPE_BANK1, },
 840         { "out_queue_6",                4, 0x16, STATS_TYPE_BANK1, },
 841         { "out_queue_7",                4, 0x17, STATS_TYPE_BANK1, },
 842         { "out_cut_through",            4, 0x18, STATS_TYPE_BANK1, },
 843         { "out_octets_a",               4, 0x1a, STATS_TYPE_BANK1, },
 844         { "out_octets_b",               4, 0x1b, STATS_TYPE_BANK1, },
 845         { "out_management",             4, 0x1f, STATS_TYPE_BANK1, },
 846 };
 847
 848 static uint64_t _mv88e6xxx_get_ethtool_stat(struct mv88e6xxx_chip *chip,
 849                                             struct mv88e6xxx_hw_stat *s,
 850                                             int port, u16 bank1_select,
 851                                             u16 histogram)
 852 {
 853         u32 low;
 854         u32 high = 0;
 855         u16 reg = 0;
 856         int err;
 857         u64 value;
 858
 859         switch (s->type) {
 860         case STATS_TYPE_PORT:
 861                 err = mv88e6xxx_port_read(chip, port, s->reg, &reg);
 862                 if (err)
 863                         return UINT64_MAX;
 864
 865                 low = reg;
 866                 if (s->sizeof_stat == 4) {
 867                         err = mv88e6xxx_port_read(chip, port, s->reg + 1, &reg);
 868                         if (err)
 869                                 return UINT64_MAX;
 870                         high = reg;
 871                 }
 872                 break;
 873         case STATS_TYPE_BANK1:
 874                 reg = bank1_select;
 875                 /* fall through */
 876         case STATS_TYPE_BANK0:
 877                 reg |= s->reg | histogram;
 878                 mv88e6xxx_g1_stats_read(chip, reg, &low);
 879                 if (s->sizeof_stat == 8)
 880                         mv88e6xxx_g1_stats_read(chip, reg + 1, &high);
 881         }
 882         value = (((u64)high) << 16) | low;
 883         return value;
 884 }
 885
 886 static void mv88e6xxx_stats_get_strings(struct mv88e6xxx_chip *chip,
 887                                         uint8_t *data, int types)
 888 {
 889         struct mv88e6xxx_hw_stat *stat;
 890         int i, j;
 891
 892         for (i = 0, j = 0; i < ARRAY_SIZE(mv88e6xxx_hw_stats); i++) {
 893                 stat = &mv88e6xxx_hw_stats[i];
 894                 if (stat->type & types) {
 895                         memcpy(data + j * ETH_GSTRING_LEN, stat->string,
 896                                ETH_GSTRING_LEN);
 897                         j++;
 898                 }
 899         }
 900 }
 901
 902 static void mv88e6095_stats_get_strings(struct mv88e6xxx_chip *chip,
 903                                         uint8_t *data)
 904 {
 905         mv88e6xxx_stats_get_strings(chip, data,
 906                                     STATS_TYPE_BANK0 | STATS_TYPE_PORT);
 907 }
 908
 909 static void mv88e6320_stats_get_strings(struct mv88e6xxx_chip *chip,
 910                                         uint8_t *data)
 911 {
 912         mv88e6xxx_stats_get_strings(chip, data,
 913                                     STATS_TYPE_BANK0 | STATS_TYPE_BANK1);
 914 }
 915
 916 static void mv88e6xxx_get_strings(struct dsa_switch *ds, int port,
 917                                   uint8_t *data)
 918 {
 919         struct mv88e6xxx_chip *chip = ds->priv;
 920
 921         if (chip->info->ops->stats_get_strings)
 922                 chip->info->ops->stats_get_strings(chip, data);
 923 }
 924
 925 static int mv88e6xxx_stats_get_sset_count(struct mv88e6xxx_chip *chip,
 926                                           int types)
 927 {
 928         struct mv88e6xxx_hw_stat *stat;
 929         int i, j;
 930
 931         for (i = 0, j = 0; i < ARRAY_SIZE(mv88e6xxx_hw_stats); i++) {
 932                 stat = &mv88e6xxx_hw_stats[i];
 933                 if (stat->type & types)
 934                         j++;
 935         }
 936         return j;
 937 }
 938
 939 static int mv88e6095_stats_get_sset_count(struct mv88e6xxx_chip *chip)
 940 {
 941         return mv88e6xxx_stats_get_sset_count(chip, STATS_TYPE_BANK0 |
 942                                               STATS_TYPE_PORT);
 943 }
 944
 945 static int mv88e6320_stats_get_sset_count(struct mv88e6xxx_chip *chip)
 946 {
 947         return mv88e6xxx_stats_get_sset_count(chip, STATS_TYPE_BANK0 |
 948                                               STATS_TYPE_BANK1);
 949 }
 950
 951 static int mv88e6xxx_get_sset_count(struct dsa_switch *ds)
 952 {
 953         struct mv88e6xxx_chip *chip = ds->priv;
 954
 955         if (chip->info->ops->stats_get_sset_count)
 956                 return chip->info->ops->stats_get_sset_count(chip);
 957
 958         return 0;
 959 }
 960
 961 static void mv88e6xxx_stats_get_stats(struct mv88e6xxx_chip *chip, int port,
 962                                       uint64_t *data, int types,
 963                                       u16 bank1_select, u16 histogram)
 964 {
 965         struct mv88e6xxx_hw_stat *stat;
 966         int i, j;
 967
 968         for (i = 0, j = 0; i < ARRAY_SIZE(mv88e6xxx_hw_stats); i++) {
 969                 stat = &mv88e6xxx_hw_stats[i];
 970                 if (stat->type & types) {
 971                         data[j] = _mv88e6xxx_get_ethtool_stat(chip, stat, port,
 972                                                               bank1_select,
 973                                                               histogram);
 974                         j++;
 975                 }
 976         }
 977 }
 978
 979 static void mv88e6095_stats_get_stats(struct mv88e6xxx_chip *chip, int port,
 980                                       uint64_t *data)
 981 {
 982         return mv88e6xxx_stats_get_stats(chip, port, data,
 983                                          STATS_TYPE_BANK0 | STATS_TYPE_PORT,
 984                                          0, GLOBAL_STATS_OP_HIST_RX_TX);
 985 }
 986
 987 static void mv88e6320_stats_get_stats(struct mv88e6xxx_chip *chip, int port,
 988                                       uint64_t *data)
 989 {
 990         return mv88e6xxx_stats_get_stats(chip, port, data,
 991                                          STATS_TYPE_BANK0 | STATS_TYPE_BANK1,
 992                                          GLOBAL_STATS_OP_BANK_1_BIT_9,
 993                                          GLOBAL_STATS_OP_HIST_RX_TX);
 994 }
 995
 996 static void mv88e6390_stats_get_stats(struct mv88e6xxx_chip *chip, int port,
 997                                       uint64_t *data)
 998 {
 999         return mv88e6xxx_stats_get_stats(chip, port, data,
1000                                          STATS_TYPE_BANK0 | STATS_TYPE_BANK1,
1001                                          GLOBAL_STATS_OP_BANK_1_BIT_10, 0);
1002 }
1003
1004 static void mv88e6xxx_get_stats(struct mv88e6xxx_chip *chip, int port,
1005                                 uint64_t *data)
1006 {
1007         if (chip->info->ops->stats_get_stats)
1008                 chip->info->ops->stats_get_stats(chip, port, data);
1009 }
1010
1011 static void mv88e6xxx_get_ethtool_stats(struct dsa_switch *ds, int port,
1012                                         uint64_t *data)
1013 {
1014         struct mv88e6xxx_chip *chip = ds->priv;
1015         int ret;
1016
1017         mutex_lock(&chip->reg_lock);
1018
1019         ret = mv88e6xxx_stats_snapshot(chip, port);
1020         if (ret < 0) {
1021                 mutex_unlock(&chip->reg_lock);
1022                 return;
1023         }
1024
1025         mv88e6xxx_get_stats(chip, port, data);
1026
1027         mutex_unlock(&chip->reg_lock);
1028 }
1029
1030 static int mv88e6xxx_stats_set_histogram(struct mv88e6xxx_chip *chip)
1031 {
1032         if (chip->info->ops->stats_set_histogram)
1033                 return chip->info->ops->stats_set_histogram(chip);
1034
1035         return 0;
1036 }
1037
1038 static int mv88e6xxx_get_regs_len(struct dsa_switch *ds, int port)
1039 {
1040         return 32 * sizeof(u16);
1041 }
1042
1043 static void mv88e6xxx_get_regs(struct dsa_switch *ds, int port,
1044                                struct ethtool_regs *regs, void *_p)
1045 {
1046         struct mv88e6xxx_chip *chip = ds->priv;
1047         int err;
1048         u16 reg;
1049         u16 *p = _p;
1050         int i;
1051
1052         regs->version = 0;
1053
1054         memset(p, 0xff, 32 * sizeof(u16));
1055
1056         mutex_lock(&chip->reg_lock);
1057
1058         for (i = 0; i < 32; i++) {
1059
1060                 err = mv88e6xxx_port_read(chip, port, i, &reg);
1061                 if (!err)
1062                         p[i] = reg;
1063         }
1064
1065         mutex_unlock(&chip->reg_lock);
1066 }
1067
1068 static int _mv88e6xxx_atu_wait(struct mv88e6xxx_chip *chip)
1069 {
1070         return mv88e6xxx_g1_wait(chip, GLOBAL_ATU_OP, GLOBAL_ATU_OP_BUSY);
1071 }
1072
1073 static int mv88e6xxx_get_eee(struct dsa_switch *ds, int port,
1074                              struct ethtool_eee *e)
1075 {
1076         struct mv88e6xxx_chip *chip = ds->priv;
1077         u16 reg;
1078         int err;
1079
1080         if (!mv88e6xxx_has(chip, MV88E6XXX_FLAG_EEE))
1081                 return -EOPNOTSUPP;
1082
1083         mutex_lock(&chip->reg_lock);
1084
1085         err = mv88e6xxx_phy_read(chip, port, 16, &reg);
1086         if (err)
1087                 goto out;
1088
1089         e->eee_enabled = !!(reg & 0x0200);
1090         e->tx_lpi_enabled = !!(reg & 0x0100);
1091
1092         err = mv88e6xxx_port_read(chip, port, PORT_STATUS, &reg);
1093         if (err)
1094                 goto out;
1095
1096         e->eee_active = !!(reg & PORT_STATUS_EEE);
1097 out:
1098         mutex_unlock(&chip->reg_lock);
1099
1100         return err;
1101 }
1102
1103 static int mv88e6xxx_set_eee(struct dsa_switch *ds, int port,
1104                              struct phy_device *phydev, struct ethtool_eee *e)
1105 {
1106         struct mv88e6xxx_chip *chip = ds->priv;
1107         u16 reg;
1108         int err;
1109
1110         if (!mv88e6xxx_has(chip, MV88E6XXX_FLAG_EEE))
1111                 return -EOPNOTSUPP;
1112
1113         mutex_lock(&chip->reg_lock);
1114
1115         err = mv88e6xxx_phy_read(chip, port, 16, &reg);
1116         if (err)
1117                 goto out;
1118
1119         reg &= ~0x0300;
1120         if (e->eee_enabled)
1121                 reg |= 0x0200;
1122         if (e->tx_lpi_enabled)
1123                 reg |= 0x0100;
1124
1125         err = mv88e6xxx_phy_write(chip, port, 16, reg);
1126 out:
1127         mutex_unlock(&chip->reg_lock);
1128
1129         return err;
1130 }
1131
1132 static int _mv88e6xxx_atu_cmd(struct mv88e6xxx_chip *chip, u16 fid, u16 cmd)
1133 {
1134         u16 val;
1135         int err;
1136
1137         if (mv88e6xxx_has(chip, MV88E6XXX_FLAG_G1_ATU_FID)) {
1138                 err = mv88e6xxx_g1_write(chip, GLOBAL_ATU_FID, fid);
1139                 if (err)
1140                         return err;
1141         } else if (mv88e6xxx_num_databases(chip) == 256) {
1142                 /* ATU DBNum[7:4] are located in ATU Control 15:12 */
1143                 err = mv88e6xxx_g1_read(chip, GLOBAL_ATU_CONTROL, &val);
1144                 if (err)
1145                         return err;
1146
1147                 err = mv88e6xxx_g1_write(chip, GLOBAL_ATU_CONTROL,
1148                                          (val & 0xfff) | ((fid << 8) & 0xf000));
1149                 if (err)
1150                         return err;
1151
1152                 /* ATU DBNum[3:0] are located in ATU Operation 3:0 */
1153                 cmd |= fid & 0xf;
1154         }
1155
1156         err = mv88e6xxx_g1_write(chip, GLOBAL_ATU_OP, cmd);
1157         if (err)
1158                 return err;
1159
1160         return _mv88e6xxx_atu_wait(chip);
1161 }
1162
1163 static int _mv88e6xxx_atu_data_write(struct mv88e6xxx_chip *chip,
1164                                      struct mv88e6xxx_atu_entry *entry)
1165 {
1166         u16 data = entry->state & GLOBAL_ATU_DATA_STATE_MASK;
1167
1168         if (entry->state != GLOBAL_ATU_DATA_STATE_UNUSED) {
1169                 unsigned int mask, shift;
1170
1171                 if (entry->trunk) {
1172                         data |= GLOBAL_ATU_DATA_TRUNK;
1173                         mask = GLOBAL_ATU_DATA_TRUNK_ID_MASK;
1174                         shift = GLOBAL_ATU_DATA_TRUNK_ID_SHIFT;
1175                 } else {
1176                         mask = GLOBAL_ATU_DATA_PORT_VECTOR_MASK;
1177                         shift = GLOBAL_ATU_DATA_PORT_VECTOR_SHIFT;
1178                 }
1179
1180                 data |= (entry->portv_trunkid << shift) & mask;
1181         }
1182
1183         return mv88e6xxx_g1_write(chip, GLOBAL_ATU_DATA, data);
1184 }
1185
1186 static int _mv88e6xxx_atu_flush_move(struct mv88e6xxx_chip *chip,
1187                                      struct mv88e6xxx_atu_entry *entry,
1188                                      bool static_too)
1189 {
1190         int op;
1191         int err;
1192
1193         err = _mv88e6xxx_atu_wait(chip);
1194         if (err)
1195                 return err;
1196
1197         err = _mv88e6xxx_atu_data_write(chip, entry);
1198         if (err)
1199                 return err;
1200
1201         if (entry->fid) {
1202                 op = static_too ? GLOBAL_ATU_OP_FLUSH_MOVE_ALL_DB :
1203                         GLOBAL_ATU_OP_FLUSH_MOVE_NON_STATIC_DB;
1204         } else {
1205                 op = static_too ? GLOBAL_ATU_OP_FLUSH_MOVE_ALL :
1206                         GLOBAL_ATU_OP_FLUSH_MOVE_NON_STATIC;
1207         }
1208
1209         return _mv88e6xxx_atu_cmd(chip, entry->fid, op);
1210 }
1211
1212 static int _mv88e6xxx_atu_flush(struct mv88e6xxx_chip *chip,
1213                                 u16 fid, bool static_too)
1214 {
1215         struct mv88e6xxx_atu_entry entry = {
1216                 .fid = fid,
1217                 .state = 0, /* EntryState bits must be 0 */
1218         };
1219
1220         return _mv88e6xxx_atu_flush_move(chip, &entry, static_too);
1221 }
1222
1223 static int _mv88e6xxx_atu_move(struct mv88e6xxx_chip *chip, u16 fid,
1224                                int from_port, int to_port, bool static_too)
1225 {
1226         struct mv88e6xxx_atu_entry entry = {
1227                 .trunk = false,
1228                 .fid = fid,
1229         };
1230
1231         /* EntryState bits must be 0xF */
1232         entry.state = GLOBAL_ATU_DATA_STATE_MASK;
1233
1234         /* ToPort and FromPort are respectively in PortVec bits 7:4 and 3:0 */
1235         entry.portv_trunkid = (to_port & 0x0f) << 4;
1236         entry.portv_trunkid |= from_port & 0x0f;
1237
1238         return _mv88e6xxx_atu_flush_move(chip, &entry, static_too);
1239 }
1240
1241 static int _mv88e6xxx_atu_remove(struct mv88e6xxx_chip *chip, u16 fid,
1242                                  int port, bool static_too)
1243 {
1244         /* Destination port 0xF means remove the entries */
1245         return _mv88e6xxx_atu_move(chip, fid, port, 0x0f, static_too);
1246 }
1247
1248 static int _mv88e6xxx_port_based_vlan_map(struct mv88e6xxx_chip *chip, int port)
1249 {
1250         struct net_device *bridge = chip->ports[port].bridge_dev;
1251         struct dsa_switch *ds = chip->ds;
1252         u16 output_ports = 0;
1253         int i;
1254
1255         /* allow CPU port or DSA link(s) to send frames to every port */
1256         if (dsa_is_cpu_port(ds, port) || dsa_is_dsa_port(ds, port)) {
1257                 output_ports = ~0;
1258         } else {
1259                 for (i = 0; i < mv88e6xxx_num_ports(chip); ++i) {
1260                         /* allow sending frames to every group member */
1261                         if (bridge && chip->ports[i].bridge_dev == bridge)
1262                                 output_ports |= BIT(i);
1263
1264                         /* allow sending frames to CPU port and DSA link(s) */
1265                         if (dsa_is_cpu_port(ds, i) || dsa_is_dsa_port(ds, i))
1266                                 output_ports |= BIT(i);
1267                 }
1268         }
1269
1270         /* prevent frames from going back out of the port they came in on */
1271         output_ports &= ~BIT(port);
1272
1273         return mv88e6xxx_port_set_vlan_map(chip, port, output_ports);
1274 }
1275
1276 static void mv88e6xxx_port_stp_state_set(struct dsa_switch *ds, int port,
1277                                          u8 state)
1278 {
1279         struct mv88e6xxx_chip *chip = ds->priv;
1280         int stp_state;
1281         int err;
1282
1283         switch (state) {
1284         case BR_STATE_DISABLED:
1285                 stp_state = PORT_CONTROL_STATE_DISABLED;
1286                 break;
1287         case BR_STATE_BLOCKING:
1288         case BR_STATE_LISTENING:
1289                 stp_state = PORT_CONTROL_STATE_BLOCKING;
1290                 break;
1291         case BR_STATE_LEARNING:
1292                 stp_state = PORT_CONTROL_STATE_LEARNING;
1293                 break;
1294         case BR_STATE_FORWARDING:
1295         default:
1296                 stp_state = PORT_CONTROL_STATE_FORWARDING;
1297                 break;
1298         }
1299
1300         mutex_lock(&chip->reg_lock);
1301         err = mv88e6xxx_port_set_state(chip, port, stp_state);
1302         mutex_unlock(&chip->reg_lock);
1303
1304         if (err)
1305                 netdev_err(ds->ports[port].netdev, "failed to update state\n");
1306 }
1307
1308 static void mv88e6xxx_port_fast_age(struct dsa_switch *ds, int port)
1309 {
1310         struct mv88e6xxx_chip *chip = ds->priv;
1311         int err;
1312
1313         mutex_lock(&chip->reg_lock);
1314         err = _mv88e6xxx_atu_remove(chip, 0, port, false);
1315         mutex_unlock(&chip->reg_lock);
1316
1317         if (err)
1318                 netdev_err(ds->ports[port].netdev, "failed to flush ATU\n");
1319 }
1320
1321 static int _mv88e6xxx_vtu_wait(struct mv88e6xxx_chip *chip)
1322 {
1323         return mv88e6xxx_g1_wait(chip, GLOBAL_VTU_OP, GLOBAL_VTU_OP_BUSY);
1324 }
1325
1326 static int _mv88e6xxx_vtu_cmd(struct mv88e6xxx_chip *chip, u16 op)
1327 {
1328         int err;
1329
1330         err = mv88e6xxx_g1_write(chip, GLOBAL_VTU_OP, op);
1331         if (err)
1332                 return err;
1333
1334         return _mv88e6xxx_vtu_wait(chip);
1335 }
1336
1337 static int _mv88e6xxx_vtu_stu_flush(struct mv88e6xxx_chip *chip)
1338 {
1339         int ret;
1340
1341         ret = _mv88e6xxx_vtu_wait(chip);
1342         if (ret < 0)
1343                 return ret;
1344
1345         return _mv88e6xxx_vtu_cmd(chip, GLOBAL_VTU_OP_FLUSH_ALL);
1346 }
1347
1348 static int _mv88e6xxx_vtu_stu_data_read(struct mv88e6xxx_chip *chip,
1349                                         struct mv88e6xxx_vtu_entry *entry,
1350                                         unsigned int nibble_offset)
1351 {
1352         u16 regs[3];
1353         int i, err;
1354
1355         for (i = 0; i < 3; ++i) {
1356                 u16 *reg = &regs[i];
1357
1358                 err = mv88e6xxx_g1_read(chip, GLOBAL_VTU_DATA_0_3 + i, reg);
1359                 if (err)
1360                         return err;
1361         }
1362
1363         for (i = 0; i < mv88e6xxx_num_ports(chip); ++i) {
1364                 unsigned int shift = (i % 4) * 4 + nibble_offset;
1365                 u16 reg = regs[i / 4];
1366
1367                 entry->data[i] = (reg >> shift) & GLOBAL_VTU_STU_DATA_MASK;
1368         }
1369
1370         return 0;
1371 }
1372
1373 static int mv88e6xxx_vtu_data_read(struct mv88e6xxx_chip *chip,
1374                                    struct mv88e6xxx_vtu_entry *entry)
1375 {
1376         return _mv88e6xxx_vtu_stu_data_read(chip, entry, 0);
1377 }
1378
1379 static int mv88e6xxx_stu_data_read(struct mv88e6xxx_chip *chip,
1380                                    struct mv88e6xxx_vtu_entry *entry)
1381 {
1382         return _mv88e6xxx_vtu_stu_data_read(chip, entry, 2);
1383 }
1384
1385 static int _mv88e6xxx_vtu_stu_data_write(struct mv88e6xxx_chip *chip,
1386                                          struct mv88e6xxx_vtu_entry *entry,
1387                                          unsigned int nibble_offset)
1388 {
1389         u16 regs[3] = { 0 };
1390         int i, err;
1391
1392         for (i = 0; i < mv88e6xxx_num_ports(chip); ++i) {
1393                 unsigned int shift = (i % 4) * 4 + nibble_offset;
1394                 u8 data = entry->data[i];
1395
1396                 regs[i / 4] |= (data & GLOBAL_VTU_STU_DATA_MASK) << shift;
1397         }
1398
1399         for (i = 0; i < 3; ++i) {
1400                 u16 reg = regs[i];
1401
1402                 err = mv88e6xxx_g1_write(chip, GLOBAL_VTU_DATA_0_3 + i, reg);
1403                 if (err)
1404                         return err;
1405         }
1406
1407         return 0;
1408 }
1409
1410 static int mv88e6xxx_vtu_data_write(struct mv88e6xxx_chip *chip,
1411                                     struct mv88e6xxx_vtu_entry *entry)
1412 {
1413         return _mv88e6xxx_vtu_stu_data_write(chip, entry, 0);
1414 }
1415
1416 static int mv88e6xxx_stu_data_write(struct mv88e6xxx_chip *chip,
1417                                     struct mv88e6xxx_vtu_entry *entry)
1418 {
1419         return _mv88e6xxx_vtu_stu_data_write(chip, entry, 2);
1420 }
1421
1422 static int _mv88e6xxx_vtu_vid_write(struct mv88e6xxx_chip *chip, u16 vid)
1423 {
1424         return mv88e6xxx_g1_write(chip, GLOBAL_VTU_VID,
1425                                   vid & GLOBAL_VTU_VID_MASK);
1426 }
1427
1428 static int _mv88e6xxx_vtu_getnext(struct mv88e6xxx_chip *chip,
1429                                   struct mv88e6xxx_vtu_entry *entry)
1430 {
1431         struct mv88e6xxx_vtu_entry next = { 0 };
1432         u16 val;
1433         int err;
1434
1435         err = _mv88e6xxx_vtu_wait(chip);
1436         if (err)
1437                 return err;
1438
1439         err = _mv88e6xxx_vtu_cmd(chip, GLOBAL_VTU_OP_VTU_GET_NEXT);
1440         if (err)
1441                 return err;
1442
1443         err = mv88e6xxx_g1_read(chip, GLOBAL_VTU_VID, &val);
1444         if (err)
1445                 return err;
1446
1447         next.vid = val & GLOBAL_VTU_VID_MASK;
1448         next.valid = !!(val & GLOBAL_VTU_VID_VALID);
1449
1450         if (next.valid) {
1451                 err = mv88e6xxx_vtu_data_read(chip, &next);
1452                 if (err)
1453                         return err;
1454
1455                 if (mv88e6xxx_has(chip, MV88E6XXX_FLAG_G1_VTU_FID)) {
1456                         err = mv88e6xxx_g1_read(chip, GLOBAL_VTU_FID, &val);
1457                         if (err)
1458                                 return err;
1459
1460                         next.fid = val & GLOBAL_VTU_FID_MASK;
1461                 } else if (mv88e6xxx_num_databases(chip) == 256) {
1462                         /* VTU DBNum[7:4] are located in VTU Operation 11:8, and
1463                          * VTU DBNum[3:0] are located in VTU Operation 3:0
1464                          */
1465                         err = mv88e6xxx_g1_read(chip, GLOBAL_VTU_OP, &val);
1466                         if (err)
1467                                 return err;
1468
1469                         next.fid = (val & 0xf00) >> 4;
1470                         next.fid |= val & 0xf;
1471                 }
1472
1473                 if (mv88e6xxx_has(chip, MV88E6XXX_FLAG_STU)) {
1474                         err = mv88e6xxx_g1_read(chip, GLOBAL_VTU_SID, &val);
1475                         if (err)
1476                                 return err;
1477
1478                         next.sid = val & GLOBAL_VTU_SID_MASK;
1479                 }
1480         }
1481
1482         *entry = next;
1483         return 0;
1484 }
1485
1486 static int mv88e6xxx_port_vlan_dump(struct dsa_switch *ds, int port,
1487                                     struct switchdev_obj_port_vlan *vlan,
1488                                     int (*cb)(struct switchdev_obj *obj))
1489 {
1490         struct mv88e6xxx_chip *chip = ds->priv;
1491         struct mv88e6xxx_vtu_entry next;
1492         u16 pvid;
1493         int err;
1494
1495         if (!mv88e6xxx_has(chip, MV88E6XXX_FLAG_VTU))
1496                 return -EOPNOTSUPP;
1497
1498         mutex_lock(&chip->reg_lock);
1499
1500         err = mv88e6xxx_port_get_pvid(chip, port, &pvid);
1501         if (err)
1502                 goto unlock;
1503
1504         err = _mv88e6xxx_vtu_vid_write(chip, GLOBAL_VTU_VID_MASK);
1505         if (err)
1506                 goto unlock;
1507
1508         do {
1509                 err = _mv88e6xxx_vtu_getnext(chip, &next);
1510                 if (err)
1511                         break;
1512
1513                 if (!next.valid)
1514                         break;
1515
1516                 if (next.data[port] == GLOBAL_VTU_DATA_MEMBER_TAG_NON_MEMBER)
1517                         continue;
1518
1519                 /* reinit and dump this VLAN obj */
1520                 vlan->vid_begin = next.vid;
1521                 vlan->vid_end = next.vid;
1522                 vlan->flags = 0;
1523
1524                 if (next.data[port] == GLOBAL_VTU_DATA_MEMBER_TAG_UNTAGGED)
1525                         vlan->flags |= BRIDGE_VLAN_INFO_UNTAGGED;
1526
1527                 if (next.vid == pvid)
1528                         vlan->flags |= BRIDGE_VLAN_INFO_PVID;
1529
1530                 err = cb(&vlan->obj);
1531                 if (err)
1532                         break;
1533         } while (next.vid < GLOBAL_VTU_VID_MASK);
1534
1535 unlock:
1536         mutex_unlock(&chip->reg_lock);
1537
1538         return err;
1539 }
1540
1541 static int _mv88e6xxx_vtu_loadpurge(struct mv88e6xxx_chip *chip,
1542                                     struct mv88e6xxx_vtu_entry *entry)
1543 {
1544         u16 op = GLOBAL_VTU_OP_VTU_LOAD_PURGE;
1545         u16 reg = 0;
1546         int err;
1547
1548         err = _mv88e6xxx_vtu_wait(chip);
1549         if (err)
1550                 return err;
1551
1552         if (!entry->valid)
1553                 goto loadpurge;
1554
1555         /* Write port member tags */
1556         err = mv88e6xxx_vtu_data_write(chip, entry);
1557         if (err)
1558                 return err;
1559
1560         if (mv88e6xxx_has(chip, MV88E6XXX_FLAG_STU)) {
1561                 reg = entry->sid & GLOBAL_VTU_SID_MASK;
1562                 err = mv88e6xxx_g1_write(chip, GLOBAL_VTU_SID, reg);
1563                 if (err)
1564                         return err;
1565         }
1566
1567         if (mv88e6xxx_has(chip, MV88E6XXX_FLAG_G1_VTU_FID)) {
1568                 reg = entry->fid & GLOBAL_VTU_FID_MASK;
1569                 err = mv88e6xxx_g1_write(chip, GLOBAL_VTU_FID, reg);
1570                 if (err)
1571                         return err;
1572         } else if (mv88e6xxx_num_databases(chip) == 256) {
1573                 /* VTU DBNum[7:4] are located in VTU Operation 11:8, and
1574                  * VTU DBNum[3:0] are located in VTU Operation 3:0
1575                  */
1576                 op |= (entry->fid & 0xf0) << 8;
1577                 op |= entry->fid & 0xf;
1578         }
1579
1580         reg = GLOBAL_VTU_VID_VALID;
1581 loadpurge:
1582         reg |= entry->vid & GLOBAL_VTU_VID_MASK;
1583         err = mv88e6xxx_g1_write(chip, GLOBAL_VTU_VID, reg);
1584         if (err)
1585                 return err;
1586
1587         return _mv88e6xxx_vtu_cmd(chip, op);
1588 }
1589
1590 static int _mv88e6xxx_stu_getnext(struct mv88e6xxx_chip *chip, u8 sid,
1591                                   struct mv88e6xxx_vtu_entry *entry)
1592 {
1593         struct mv88e6xxx_vtu_entry next = { 0 };
1594         u16 val;
1595         int err;
1596
1597         err = _mv88e6xxx_vtu_wait(chip);
1598         if (err)
1599                 return err;
1600
1601         err = mv88e6xxx_g1_write(chip, GLOBAL_VTU_SID,
1602                                  sid & GLOBAL_VTU_SID_MASK);
1603         if (err)
1604                 return err;
1605
1606         err = _mv88e6xxx_vtu_cmd(chip, GLOBAL_VTU_OP_STU_GET_NEXT);
1607         if (err)
1608                 return err;
1609
1610         err = mv88e6xxx_g1_read(chip, GLOBAL_VTU_SID, &val);
1611         if (err)
1612                 return err;
1613
1614         next.sid = val & GLOBAL_VTU_SID_MASK;
1615
1616         err = mv88e6xxx_g1_read(chip, GLOBAL_VTU_VID, &val);
1617         if (err)
1618                 return err;
1619
1620         next.valid = !!(val & GLOBAL_VTU_VID_VALID);
1621
1622         if (next.valid) {
1623                 err = mv88e6xxx_stu_data_read(chip, &next);
1624                 if (err)
1625                         return err;
1626         }
1627
1628         *entry = next;
1629         return 0;
1630 }
1631
1632 static int _mv88e6xxx_stu_loadpurge(struct mv88e6xxx_chip *chip,
1633                                     struct mv88e6xxx_vtu_entry *entry)
1634 {
1635         u16 reg = 0;
1636         int err;
1637
1638         err = _mv88e6xxx_vtu_wait(chip);
1639         if (err)
1640                 return err;
1641
1642         if (!entry->valid)
1643                 goto loadpurge;
1644
1645         /* Write port states */
1646         err = mv88e6xxx_stu_data_write(chip, entry);
1647         if (err)
1648                 return err;
1649
1650         reg = GLOBAL_VTU_VID_VALID;
1651 loadpurge:
1652         err = mv88e6xxx_g1_write(chip, GLOBAL_VTU_VID, reg);
1653         if (err)
1654                 return err;
1655
1656         reg = entry->sid & GLOBAL_VTU_SID_MASK;
1657         err = mv88e6xxx_g1_write(chip, GLOBAL_VTU_SID, reg);
1658         if (err)
1659                 return err;
1660
1661         return _mv88e6xxx_vtu_cmd(chip, GLOBAL_VTU_OP_STU_LOAD_PURGE);
1662 }
1663
1664 static int _mv88e6xxx_fid_new(struct mv88e6xxx_chip *chip, u16 *fid)
1665 {
1666         DECLARE_BITMAP(fid_bitmap, MV88E6XXX_N_FID);
1667         struct mv88e6xxx_vtu_entry vlan;
1668         int i, err;
1669
1670         bitmap_zero(fid_bitmap, MV88E6XXX_N_FID);
1671
1672         /* Set every FID bit used by the (un)bridged ports */
1673         for (i = 0; i < mv88e6xxx_num_ports(chip); ++i) {
1674                 err = mv88e6xxx_port_get_fid(chip, i, fid);
1675                 if (err)
1676                         return err;
1677
1678                 set_bit(*fid, fid_bitmap);
1679         }
1680
1681         /* Set every FID bit used by the VLAN entries */
1682         err = _mv88e6xxx_vtu_vid_write(chip, GLOBAL_VTU_VID_MASK);
1683         if (err)
1684                 return err;
1685
1686         do {
1687                 err = _mv88e6xxx_vtu_getnext(chip, &vlan);
1688                 if (err)
1689                         return err;
1690
1691                 if (!vlan.valid)
1692                         break;
1693
1694                 set_bit(vlan.fid, fid_bitmap);
1695         } while (vlan.vid < GLOBAL_VTU_VID_MASK);
1696
1697         /* The reset value 0x000 is used to indicate that multiple address
1698          * databases are not needed. Return the next positive available.
1699          */
1700         *fid = find_next_zero_bit(fid_bitmap, MV88E6XXX_N_FID, 1);
1701         if (unlikely(*fid >= mv88e6xxx_num_databases(chip)))
1702                 return -ENOSPC;
1703
1704         /* Clear the database */
1705         return _mv88e6xxx_atu_flush(chip, *fid, true);
1706 }
1707
1708 static int _mv88e6xxx_vtu_new(struct mv88e6xxx_chip *chip, u16 vid,
1709                               struct mv88e6xxx_vtu_entry *entry)
1710 {
1711         struct dsa_switch *ds = chip->ds;
1712         struct mv88e6xxx_vtu_entry vlan = {
1713                 .valid = true,
1714                 .vid = vid,
1715         };
1716         int i, err;
1717
1718         err = _mv88e6xxx_fid_new(chip, &vlan.fid);
1719         if (err)
1720                 return err;
1721
1722         /* exclude all ports except the CPU and DSA ports */
1723         for (i = 0; i < mv88e6xxx_num_ports(chip); ++i)
1724                 vlan.data[i] = dsa_is_cpu_port(ds, i) || dsa_is_dsa_port(ds, i)
1725                         ? GLOBAL_VTU_DATA_MEMBER_TAG_UNMODIFIED
1726                         : GLOBAL_VTU_DATA_MEMBER_TAG_NON_MEMBER;
1727
1728         if (mv88e6xxx_6097_family(chip) || mv88e6xxx_6165_family(chip) ||
1729             mv88e6xxx_6351_family(chip) || mv88e6xxx_6352_family(chip)) {
1730                 struct mv88e6xxx_vtu_entry vstp;
1731
1732                 /* Adding a VTU entry requires a valid STU entry. As VSTP is not
1733                  * implemented, only one STU entry is needed to cover all VTU
1734                  * entries. Thus, validate the SID 0.
1735                  */
1736                 vlan.sid = 0;
1737                 err = _mv88e6xxx_stu_getnext(chip, GLOBAL_VTU_SID_MASK, &vstp);
1738                 if (err)
1739                         return err;
1740
1741                 if (vstp.sid != vlan.sid || !vstp.valid) {
1742                         memset(&vstp, 0, sizeof(vstp));
1743                         vstp.valid = true;
1744                         vstp.sid = vlan.sid;
1745
1746                         err = _mv88e6xxx_stu_loadpurge(chip, &vstp);
1747                         if (err)
1748                                 return err;
1749                 }
1750         }
1751
1752         *entry = vlan;
1753         return 0;
1754 }
1755
1756 static int _mv88e6xxx_vtu_get(struct mv88e6xxx_chip *chip, u16 vid,
1757                               struct mv88e6xxx_vtu_entry *entry, bool creat)
1758 {
1759         int err;
1760
1761         if (!vid)
1762                 return -EINVAL;
1763
1764         err = _mv88e6xxx_vtu_vid_write(chip, vid - 1);
1765         if (err)
1766                 return err;
1767
1768         err = _mv88e6xxx_vtu_getnext(chip, entry);
1769         if (err)
1770                 return err;
1771
1772         if (entry->vid != vid || !entry->valid) {
1773                 if (!creat)
1774                         return -EOPNOTSUPP;
1775                 /* -ENOENT would've been more appropriate, but switchdev expects
1776                  * -EOPNOTSUPP to inform bridge about an eventual software VLAN.
1777                  */
1778
1779                 err = _mv88e6xxx_vtu_new(chip, vid, entry);
1780         }
1781
1782         return err;
1783 }
1784
1785 static int mv88e6xxx_port_check_hw_vlan(struct dsa_switch *ds, int port,
1786                                         u16 vid_begin, u16 vid_end)
1787 {
1788         struct mv88e6xxx_chip *chip = ds->priv;
1789         struct mv88e6xxx_vtu_entry vlan;
1790         int i, err;
1791
1792         if (!vid_begin)
1793                 return -EOPNOTSUPP;
1794
1795         mutex_lock(&chip->reg_lock);
1796
1797         err = _mv88e6xxx_vtu_vid_write(chip, vid_begin - 1);
1798         if (err)
1799                 goto unlock;
1800
1801         do {
1802                 err = _mv88e6xxx_vtu_getnext(chip, &vlan);
1803                 if (err)
1804                         goto unlock;
1805
1806                 if (!vlan.valid)
1807                         break;
1808
1809                 if (vlan.vid > vid_end)
1810                         break;
1811
1812                 for (i = 0; i < mv88e6xxx_num_ports(chip); ++i) {
1813                         if (dsa_is_dsa_port(ds, i) || dsa_is_cpu_port(ds, i))
1814                                 continue;
1815
1816                         if (!ds->ports[port].netdev)
1817                                 continue;
1818
1819                         if (vlan.data[i] ==
1820                             GLOBAL_VTU_DATA_MEMBER_TAG_NON_MEMBER)
1821                                 continue;
1822
1823                         if (chip->ports[i].bridge_dev ==
1824                             chip->ports[port].bridge_dev)
1825                                 break; /* same bridge, check next VLAN */
1826
1827                         if (!chip->ports[i].bridge_dev)
1828                                 continue;
1829
1830                         netdev_warn(ds->ports[port].netdev,
1831                                     "hardware VLAN %d already used by %s\n",
1832                                     vlan.vid,
1833                                     netdev_name(chip->ports[i].bridge_dev));
1834                         err = -EOPNOTSUPP;
1835                         goto unlock;
1836                 }
1837         } while (vlan.vid < vid_end);
1838
1839 unlock:
1840         mutex_unlock(&chip->reg_lock);
1841
1842         return err;
1843 }
1844
1845 static int mv88e6xxx_port_vlan_filtering(struct dsa_switch *ds, int port,
1846                                          bool vlan_filtering)
1847 {
1848         struct mv88e6xxx_chip *chip = ds->priv;
1849         u16 mode = vlan_filtering ? PORT_CONTROL_2_8021Q_SECURE :
1850                 PORT_CONTROL_2_8021Q_DISABLED;
1851         int err;
1852
1853         if (!mv88e6xxx_has(chip, MV88E6XXX_FLAG_VTU))
1854                 return -EOPNOTSUPP;
1855
1856         mutex_lock(&chip->reg_lock);
1857         err = mv88e6xxx_port_set_8021q_mode(chip, port, mode);
1858         mutex_unlock(&chip->reg_lock);
1859
1860         return err;
1861 }
1862
1863 static int
1864 mv88e6xxx_port_vlan_prepare(struct dsa_switch *ds, int port,
1865                             const struct switchdev_obj_port_vlan *vlan,
1866                             struct switchdev_trans *trans)
1867 {
1868         struct mv88e6xxx_chip *chip = ds->priv;
1869         int err;
1870
1871         if (!mv88e6xxx_has(chip, MV88E6XXX_FLAG_VTU))
1872                 return -EOPNOTSUPP;
1873
1874         /* If the requested port doesn't belong to the same bridge as the VLAN
1875          * members, do not support it (yet) and fallback to software VLAN.
1876          */
1877         err = mv88e6xxx_port_check_hw_vlan(ds, port, vlan->vid_begin,
1878                                            vlan->vid_end);
1879         if (err)
1880                 return err;
1881
1882         /* We don't need any dynamic resource from the kernel (yet),
1883          * so skip the prepare phase.
1884          */
1885         return 0;
1886 }
1887
1888 static int _mv88e6xxx_port_vlan_add(struct mv88e6xxx_chip *chip, int port,
1889                                     u16 vid, bool untagged)
1890 {
1891         struct mv88e6xxx_vtu_entry vlan;
1892         int err;
1893
1894         err = _mv88e6xxx_vtu_get(chip, vid, &vlan, true);
1895         if (err)
1896                 return err;
1897
1898         vlan.data[port] = untagged ?
1899                 GLOBAL_VTU_DATA_MEMBER_TAG_UNTAGGED :
1900                 GLOBAL_VTU_DATA_MEMBER_TAG_TAGGED;
1901
1902         return _mv88e6xxx_vtu_loadpurge(chip, &vlan);
1903 }
1904
1905 static void mv88e6xxx_port_vlan_add(struct dsa_switch *ds, int port,
1906                                     const struct switchdev_obj_port_vlan *vlan,
1907                                     struct switchdev_trans *trans)
1908 {
1909         struct mv88e6xxx_chip *chip = ds->priv;
1910         bool untagged = vlan->flags & BRIDGE_VLAN_INFO_UNTAGGED;
1911         bool pvid = vlan->flags & BRIDGE_VLAN_INFO_PVID;
1912         u16 vid;
1913
1914         if (!mv88e6xxx_has(chip, MV88E6XXX_FLAG_VTU))
1915                 return;
1916
1917         mutex_lock(&chip->reg_lock);
1918
1919         for (vid = vlan->vid_begin; vid <= vlan->vid_end; ++vid)
1920                 if (_mv88e6xxx_port_vlan_add(chip, port, vid, untagged))
1921                         netdev_err(ds->ports[port].netdev,
1922                                    "failed to add VLAN %d%c\n",
1923                                    vid, untagged ? 'u' : 't');
1924
1925         if (pvid && mv88e6xxx_port_set_pvid(chip, port, vlan->vid_end))
1926                 netdev_err(ds->ports[port].netdev, "failed to set PVID %d\n",
1927                            vlan->vid_end);
1928
1929         mutex_unlock(&chip->reg_lock);
1930 }
1931
1932 static int _mv88e6xxx_port_vlan_del(struct mv88e6xxx_chip *chip,
1933                                     int port, u16 vid)
1934 {
1935         struct dsa_switch *ds = chip->ds;
1936         struct mv88e6xxx_vtu_entry vlan;
1937         int i, err;
1938
1939         err = _mv88e6xxx_vtu_get(chip, vid, &vlan, false);
1940         if (err)
1941                 return err;
1942
1943         /* Tell switchdev if this VLAN is handled in software */
1944         if (vlan.data[port] == GLOBAL_VTU_DATA_MEMBER_TAG_NON_MEMBER)
1945                 return -EOPNOTSUPP;
1946
1947         vlan.data[port] = GLOBAL_VTU_DATA_MEMBER_TAG_NON_MEMBER;
1948
1949         /* keep the VLAN unless all ports are excluded */
1950         vlan.valid = false;
1951         for (i = 0; i < mv88e6xxx_num_ports(chip); ++i) {
1952                 if (dsa_is_cpu_port(ds, i) || dsa_is_dsa_port(ds, i))
1953                         continue;
1954
1955                 if (vlan.data[i] != GLOBAL_VTU_DATA_MEMBER_TAG_NON_MEMBER) {
1956                         vlan.valid = true;
1957                         break;
1958                 }
1959         }
1960
1961         err = _mv88e6xxx_vtu_loadpurge(chip, &vlan);
1962         if (err)
1963                 return err;
1964
1965         return _mv88e6xxx_atu_remove(chip, vlan.fid, port, false);
1966 }
1967
1968 static int mv88e6xxx_port_vlan_del(struct dsa_switch *ds, int port,
1969                                    const struct switchdev_obj_port_vlan *vlan)
1970 {
1971         struct mv88e6xxx_chip *chip = ds->priv;
1972         u16 pvid, vid;
1973         int err = 0;
1974
1975         if (!mv88e6xxx_has(chip, MV88E6XXX_FLAG_VTU))
1976                 return -EOPNOTSUPP;
1977
1978         mutex_lock(&chip->reg_lock);
1979
1980         err = mv88e6xxx_port_get_pvid(chip, port, &pvid);
1981         if (err)
1982                 goto unlock;
1983
1984         for (vid = vlan->vid_begin; vid <= vlan->vid_end; ++vid) {
1985                 err = _mv88e6xxx_port_vlan_del(chip, port, vid);
1986                 if (err)
1987                         goto unlock;
1988
1989                 if (vid == pvid) {
1990                         err = mv88e6xxx_port_set_pvid(chip, port, 0);
1991                         if (err)
1992                                 goto unlock;
1993                 }
1994         }
1995
1996 unlock:
1997         mutex_unlock(&chip->reg_lock);
1998
1999         return err;
2000 }
2001
2002 static int _mv88e6xxx_atu_mac_write(struct mv88e6xxx_chip *chip,
2003                                     const unsigned char *addr)
2004 {
2005         int i, err;
2006
2007         for (i = 0; i < 3; i++) {
2008                 err = mv88e6xxx_g1_write(chip, GLOBAL_ATU_MAC_01 + i,
2009                                          (addr[i * 2] << 8) | addr[i * 2 + 1]);
2010                 if (err)
2011                         return err;
2012         }
2013
2014         return 0;
2015 }
2016
2017 static int _mv88e6xxx_atu_mac_read(struct mv88e6xxx_chip *chip,
2018                                    unsigned char *addr)
2019 {
2020         u16 val;
2021         int i, err;
2022
2023         for (i = 0; i < 3; i++) {
2024                 err = mv88e6xxx_g1_read(chip, GLOBAL_ATU_MAC_01 + i, &val);
2025                 if (err)
2026                         return err;
2027
2028                 addr[i * 2] = val >> 8;
2029                 addr[i * 2 + 1] = val & 0xff;
2030         }
2031
2032         return 0;
2033 }
2034
2035 static int _mv88e6xxx_atu_load(struct mv88e6xxx_chip *chip,
2036                                struct mv88e6xxx_atu_entry *entry)
2037 {
2038         int ret;
2039
2040         ret = _mv88e6xxx_atu_wait(chip);
2041         if (ret < 0)
2042                 return ret;
2043
2044         ret = _mv88e6xxx_atu_mac_write(chip, entry->mac);
2045         if (ret < 0)
2046                 return ret;
2047
2048         ret = _mv88e6xxx_atu_data_write(chip, entry);
2049         if (ret < 0)
2050                 return ret;
2051
2052         return _mv88e6xxx_atu_cmd(chip, entry->fid, GLOBAL_ATU_OP_LOAD_DB);
2053 }
2054
2055 static int _mv88e6xxx_atu_getnext(struct mv88e6xxx_chip *chip, u16 fid,
2056                                   struct mv88e6xxx_atu_entry *entry);
2057
2058 static int mv88e6xxx_atu_get(struct mv88e6xxx_chip *chip, int fid,
2059                              const u8 *addr, struct mv88e6xxx_atu_entry *entry)
2060 {
2061         struct mv88e6xxx_atu_entry next;
2062         int err;
2063
2064         memcpy(next.mac, addr, ETH_ALEN);
2065         eth_addr_dec(next.mac);
2066
2067         err = _mv88e6xxx_atu_mac_write(chip, next.mac);
2068         if (err)
2069                 return err;
2070
2071         do {
2072                 err = _mv88e6xxx_atu_getnext(chip, fid, &next);
2073                 if (err)
2074                         return err;
2075
2076                 if (next.state == GLOBAL_ATU_DATA_STATE_UNUSED)
2077                         break;
2078
2079                 if (ether_addr_equal(next.mac, addr)) {
2080                         *entry = next;
2081                         return 0;
2082                 }
2083         } while (ether_addr_greater(addr, next.mac));
2084
2085         memset(entry, 0, sizeof(*entry));
2086         entry->fid = fid;
2087         ether_addr_copy(entry->mac, addr);
2088
2089         return 0;
2090 }
2091
2092 static int mv88e6xxx_port_db_load_purge(struct mv88e6xxx_chip *chip, int port,
2093                                         const unsigned char *addr, u16 vid,
2094                                         u8 state)
2095 {
2096         struct mv88e6xxx_vtu_entry vlan;
2097         struct mv88e6xxx_atu_entry entry;
2098         int err;
2099
2100         /* Null VLAN ID corresponds to the port private database */
2101         if (vid == 0)
2102                 err = mv88e6xxx_port_get_fid(chip, port, &vlan.fid);
2103         else
2104                 err = _mv88e6xxx_vtu_get(chip, vid, &vlan, false);
2105         if (err)
2106                 return err;
2107
2108         err = mv88e6xxx_atu_get(chip, vlan.fid, addr, &entry);
2109         if (err)
2110                 return err;
2111
2112         /* Purge the ATU entry only if no port is using it anymore */
2113         if (state == GLOBAL_ATU_DATA_STATE_UNUSED) {
2114                 entry.portv_trunkid &= ~BIT(port);
2115                 if (!entry.portv_trunkid)
2116                         entry.state = GLOBAL_ATU_DATA_STATE_UNUSED;
2117         } else {
2118                 entry.portv_trunkid |= BIT(port);
2119                 entry.state = state;
2120         }
2121
2122         return _mv88e6xxx_atu_load(chip, &entry);
2123 }
2124
2125 static int mv88e6xxx_port_fdb_prepare(struct dsa_switch *ds, int port,
2126                                       const struct switchdev_obj_port_fdb *fdb,
2127                                       struct switchdev_trans *trans)
2128 {
2129         /* We don't need any dynamic resource from the kernel (yet),
2130          * so skip the prepare phase.
2131          */
2132         return 0;
2133 }
2134
2135 static void mv88e6xxx_port_fdb_add(struct dsa_switch *ds, int port,
2136                                    const struct switchdev_obj_port_fdb *fdb,
2137                                    struct switchdev_trans *trans)
2138 {
2139         struct mv88e6xxx_chip *chip = ds->priv;
2140
2141         mutex_lock(&chip->reg_lock);
2142         if (mv88e6xxx_port_db_load_purge(chip, port, fdb->addr, fdb->vid,
2143                                          GLOBAL_ATU_DATA_STATE_UC_STATIC))
2144                 netdev_err(ds->ports[port].netdev, "failed to load unicast MAC address\n");
2145         mutex_unlock(&chip->reg_lock);
2146 }
2147
2148 static int mv88e6xxx_port_fdb_del(struct dsa_switch *ds, int port,
2149                                   const struct switchdev_obj_port_fdb *fdb)
2150 {
2151         struct mv88e6xxx_chip *chip = ds->priv;
2152         int err;
2153
2154         mutex_lock(&chip->reg_lock);
2155         err = mv88e6xxx_port_db_load_purge(chip, port, fdb->addr, fdb->vid,
2156                                            GLOBAL_ATU_DATA_STATE_UNUSED);
2157         mutex_unlock(&chip->reg_lock);
2158
2159         return err;
2160 }
2161
2162 static int _mv88e6xxx_atu_getnext(struct mv88e6xxx_chip *chip, u16 fid,
2163                                   struct mv88e6xxx_atu_entry *entry)
2164 {
2165         struct mv88e6xxx_atu_entry next = { 0 };
2166         u16 val;
2167         int err;
2168
2169         next.fid = fid;
2170
2171         err = _mv88e6xxx_atu_wait(chip);
2172         if (err)
2173                 return err;
2174
2175         err = _mv88e6xxx_atu_cmd(chip, fid, GLOBAL_ATU_OP_GET_NEXT_DB);
2176         if (err)
2177                 return err;
2178
2179         err = _mv88e6xxx_atu_mac_read(chip, next.mac);
2180         if (err)
2181                 return err;
2182
2183         err = mv88e6xxx_g1_read(chip, GLOBAL_ATU_DATA, &val);
2184         if (err)
2185                 return err;
2186
2187         next.state = val & GLOBAL_ATU_DATA_STATE_MASK;
2188         if (next.state != GLOBAL_ATU_DATA_STATE_UNUSED) {
2189                 unsigned int mask, shift;
2190
2191                 if (val & GLOBAL_ATU_DATA_TRUNK) {
2192                         next.trunk = true;
2193                         mask = GLOBAL_ATU_DATA_TRUNK_ID_MASK;
2194                         shift = GLOBAL_ATU_DATA_TRUNK_ID_SHIFT;
2195                 } else {
2196                         next.trunk = false;
2197                         mask = GLOBAL_ATU_DATA_PORT_VECTOR_MASK;
2198                         shift = GLOBAL_ATU_DATA_PORT_VECTOR_SHIFT;
2199                 }
2200
2201                 next.portv_trunkid = (val & mask) >> shift;
2202         }
2203
2204         *entry = next;
2205         return 0;
2206 }
2207
2208 static int mv88e6xxx_port_db_dump_fid(struct mv88e6xxx_chip *chip,
2209                                       u16 fid, u16 vid, int port,
2210                                       struct switchdev_obj *obj,
2211                                       int (*cb)(struct switchdev_obj *obj))
2212 {
2213         struct mv88e6xxx_atu_entry addr = {
2214                 .mac = { 0xff, 0xff, 0xff, 0xff, 0xff, 0xff },
2215         };
2216         int err;
2217
2218         err = _mv88e6xxx_atu_mac_write(chip, addr.mac);
2219         if (err)
2220                 return err;
2221
2222         do {
2223                 err = _mv88e6xxx_atu_getnext(chip, fid, &addr);
2224                 if (err)
2225                         return err;
2226
2227                 if (addr.state == GLOBAL_ATU_DATA_STATE_UNUSED)
2228                         break;
2229
2230                 if (addr.trunk || (addr.portv_trunkid & BIT(port)) == 0)
2231                         continue;
2232
2233                 if (obj->id == SWITCHDEV_OBJ_ID_PORT_FDB) {
2234                         struct switchdev_obj_port_fdb *fdb;
2235
2236                         if (!is_unicast_ether_addr(addr.mac))
2237                                 continue;
2238
2239                         fdb = SWITCHDEV_OBJ_PORT_FDB(obj);
2240                         fdb->vid = vid;
2241                         ether_addr_copy(fdb->addr, addr.mac);
2242                         if (addr.state == GLOBAL_ATU_DATA_STATE_UC_STATIC)
2243                                 fdb->ndm_state = NUD_NOARP;
2244                         else
2245                                 fdb->ndm_state = NUD_REACHABLE;
2246                 } else if (obj->id == SWITCHDEV_OBJ_ID_PORT_MDB) {
2247                         struct switchdev_obj_port_mdb *mdb;
2248
2249                         if (!is_multicast_ether_addr(addr.mac))
2250                                 continue;
2251
2252                         mdb = SWITCHDEV_OBJ_PORT_MDB(obj);
2253                         mdb->vid = vid;
2254                         ether_addr_copy(mdb->addr, addr.mac);
2255                 } else {
2256                         return -EOPNOTSUPP;
2257                 }
2258
2259                 err = cb(obj);
2260                 if (err)
2261                         return err;
2262         } while (!is_broadcast_ether_addr(addr.mac));
2263
2264         return err;
2265 }
2266
2267 static int mv88e6xxx_port_db_dump(struct mv88e6xxx_chip *chip, int port,
2268                                   struct switchdev_obj *obj,
2269                                   int (*cb)(struct switchdev_obj *obj))
2270 {
2271         struct mv88e6xxx_vtu_entry vlan = {
2272                 .vid = GLOBAL_VTU_VID_MASK, /* all ones */
2273         };
2274         u16 fid;
2275         int err;
2276
2277         /* Dump port's default Filtering Information Database (VLAN ID 0) */
2278         err = mv88e6xxx_port_get_fid(chip, port, &fid);
2279         if (err)
2280                 return err;
2281
2282         err = mv88e6xxx_port_db_dump_fid(chip, fid, 0, port, obj, cb);
2283         if (err)
2284                 return err;
2285
2286         /* Dump VLANs' Filtering Information Databases */
2287         err = _mv88e6xxx_vtu_vid_write(chip, vlan.vid);
2288         if (err)
2289                 return err;
2290
2291         do {
2292                 err = _mv88e6xxx_vtu_getnext(chip, &vlan);
2293                 if (err)
2294                         return err;
2295
2296                 if (!vlan.valid)
2297                         break;
2298
2299                 err = mv88e6xxx_port_db_dump_fid(chip, vlan.fid, vlan.vid, port,
2300                                                  obj, cb);
2301                 if (err)
2302                         return err;
2303         } while (vlan.vid < GLOBAL_VTU_VID_MASK);
2304
2305         return err;
2306 }
2307
2308 static int mv88e6xxx_port_fdb_dump(struct dsa_switch *ds, int port,
2309                                    struct switchdev_obj_port_fdb *fdb,
2310                                    int (*cb)(struct switchdev_obj *obj))
2311 {
2312         struct mv88e6xxx_chip *chip = ds->priv;
2313         int err;
2314
2315         mutex_lock(&chip->reg_lock);
2316         err = mv88e6xxx_port_db_dump(chip, port, &fdb->obj, cb);
2317         mutex_unlock(&chip->reg_lock);
2318
2319         return err;
2320 }
2321
2322 static int mv88e6xxx_port_bridge_join(struct dsa_switch *ds, int port,
2323                                       struct net_device *bridge)
2324 {
2325         struct mv88e6xxx_chip *chip = ds->priv;
2326         int i, err = 0;
2327
2328         mutex_lock(&chip->reg_lock);
2329
2330         /* Assign the bridge and remap each port's VLANTable */
2331         chip->ports[port].bridge_dev = bridge;
2332
2333         for (i = 0; i < mv88e6xxx_num_ports(chip); ++i) {
2334                 if (chip->ports[i].bridge_dev == bridge) {
2335                         err = _mv88e6xxx_port_based_vlan_map(chip, i);
2336                         if (err)
2337                                 break;
2338                 }
2339         }
2340
2341         mutex_unlock(&chip->reg_lock);
2342
2343         return err;
2344 }
2345
2346 static void mv88e6xxx_port_bridge_leave(struct dsa_switch *ds, int port)
2347 {
2348         struct mv88e6xxx_chip *chip = ds->priv;
2349         struct net_device *bridge = chip->ports[port].bridge_dev;
2350         int i;
2351
2352         mutex_lock(&chip->reg_lock);
2353
2354         /* Unassign the bridge and remap each port's VLANTable */
2355         chip->ports[port].bridge_dev = NULL;
2356
2357         for (i = 0; i < mv88e6xxx_num_ports(chip); ++i)
2358                 if (i == port || chip->ports[i].bridge_dev == bridge)
2359                         if (_mv88e6xxx_port_based_vlan_map(chip, i))
2360                                 netdev_warn(ds->ports[i].netdev,
2361                                             "failed to remap\n");
2362
2363         mutex_unlock(&chip->reg_lock);
2364 }
2365
2366 static int mv88e6xxx_software_reset(struct mv88e6xxx_chip *chip)
2367 {
2368         if (chip->info->ops->reset)
2369                 return chip->info->ops->reset(chip);
2370
2371         return 0;
2372 }
2373
2374 static void mv88e6xxx_hardware_reset(struct mv88e6xxx_chip *chip)
2375 {
2376         struct gpio_desc *gpiod = chip->reset;
2377
2378         /* If there is a GPIO connected to the reset pin, toggle it */
2379         if (gpiod) {
2380                 gpiod_set_value_cansleep(gpiod, 1);
2381                 usleep_range(10000, 20000);
2382                 gpiod_set_value_cansleep(gpiod, 0);
2383                 usleep_range(10000, 20000);
2384         }
2385 }
2386
2387 static int mv88e6xxx_disable_ports(struct mv88e6xxx_chip *chip)
2388 {
2389         int i, err;
2390
2391         /* Set all ports to the Disabled state */
2392         for (i = 0; i < mv88e6xxx_num_ports(chip); i++) {
2393                 err = mv88e6xxx_port_set_state(chip, i,
2394                                                PORT_CONTROL_STATE_DISABLED);
2395                 if (err)
2396                         return err;
2397         }
2398
2399         /* Wait for transmit queues to drain,
2400          * i.e. 2ms for a maximum frame to be transmitted at 10 Mbps.
2401          */
2402         usleep_range(2000, 4000);
2403
2404         return 0;
2405 }
2406
2407 static int mv88e6xxx_switch_reset(struct mv88e6xxx_chip *chip)
2408 {
2409         int err;
2410
2411         err = mv88e6xxx_disable_ports(chip);
2412         if (err)
2413                 return err;
2414
2415         mv88e6xxx_hardware_reset(chip);
2416
2417         return mv88e6xxx_software_reset(chip);
2418 }
2419
2420 static int mv88e6xxx_serdes_power_on(struct mv88e6xxx_chip *chip)
2421 {
2422         u16 val;
2423         int err;
2424
2425         /* Clear Power Down bit */
2426         err = mv88e6xxx_serdes_read(chip, MII_BMCR, &val);
2427         if (err)
2428                 return err;
2429
2430         if (val & BMCR_PDOWN) {
2431                 val &= ~BMCR_PDOWN;
2432                 err = mv88e6xxx_serdes_write(chip, MII_BMCR, val);
2433         }
2434
2435         return err;
2436 }
2437
2438 static int mv88e6xxx_setup_port_dsa(struct mv88e6xxx_chip *chip, int port,
2439                                     int upstream_port)
2440 {
2441         int err;
2442
2443         err = chip->info->ops->port_set_frame_mode(
2444                 chip, port, MV88E6XXX_FRAME_MODE_DSA);
2445         if (err)
2446                 return err;
2447
2448         return chip->info->ops->port_set_egress_unknowns(
2449                 chip, port, port == upstream_port);
2450 }
2451
2452 static int mv88e6xxx_setup_port_cpu(struct mv88e6xxx_chip *chip, int port)
2453 {
2454         int err;
2455
2456         switch (chip->info->tag_protocol) {
2457         case DSA_TAG_PROTO_EDSA:
2458                 err = chip->info->ops->port_set_frame_mode(
2459                         chip, port, MV88E6XXX_FRAME_MODE_ETHERTYPE);
2460                 if (err)
2461                         return err;
2462
2463                 err = mv88e6xxx_port_set_egress_mode(
2464                         chip, port, PORT_CONTROL_EGRESS_ADD_TAG);
2465                 if (err)
2466                         return err;
2467
2468                 if (chip->info->ops->port_set_ether_type)
2469                         err = chip->info->ops->port_set_ether_type(
2470                                 chip, port, ETH_P_EDSA);
2471                 break;
2472
2473         case DSA_TAG_PROTO_DSA:
2474                 err = chip->info->ops->port_set_frame_mode(
2475                         chip, port, MV88E6XXX_FRAME_MODE_DSA);
2476                 if (err)
2477                         return err;
2478
2479                 err = mv88e6xxx_port_set_egress_mode(
2480                         chip, port, PORT_CONTROL_EGRESS_UNMODIFIED);
2481                 break;
2482         default:
2483                 err = -EINVAL;
2484         }
2485
2486         if (err)
2487                 return err;
2488
2489         return chip->info->ops->port_set_egress_unknowns(chip, port, true);
2490 }
2491
2492 static int mv88e6xxx_setup_port_normal(struct mv88e6xxx_chip *chip, int port)
2493 {
2494         int err;
2495
2496         err = chip->info->ops->port_set_frame_mode(
2497                 chip, port, MV88E6XXX_FRAME_MODE_NORMAL);
2498         if (err)
2499                 return err;
2500
2501         return chip->info->ops->port_set_egress_unknowns(chip, port, false);
2502 }
2503
2504 static int mv88e6xxx_setup_port(struct mv88e6xxx_chip *chip, int port)
2505 {
2506         struct dsa_switch *ds = chip->ds;
2507         int err;
2508         u16 reg;
2509
2510         /* MAC Forcing register: don't force link, speed, duplex or flow control
2511          * state to any particular values on physical ports, but force the CPU
2512          * port and all DSA ports to their maximum bandwidth and full duplex.
2513          */
2514         if (dsa_is_cpu_port(ds, port) || dsa_is_dsa_port(ds, port))
2515                 err = mv88e6xxx_port_setup_mac(chip, port, LINK_FORCED_UP,
2516                                                SPEED_MAX, DUPLEX_FULL,
2517                                                PHY_INTERFACE_MODE_NA);
2518         else
2519                 err = mv88e6xxx_port_setup_mac(chip, port, LINK_UNFORCED,
2520                                                SPEED_UNFORCED, DUPLEX_UNFORCED,
2521                                                PHY_INTERFACE_MODE_NA);
2522         if (err)
2523                 return err;
2524
2525         /* Port Control: disable Drop-on-Unlock, disable Drop-on-Lock,
2526          * disable Header mode, enable IGMP/MLD snooping, disable VLAN
2527          * tunneling, determine priority by looking at 802.1p and IP
2528          * priority fields (IP prio has precedence), and set STP state
2529          * to Forwarding.
2530          *
2531          * If this is the CPU link, use DSA or EDSA tagging depending
2532          * on which tagging mode was configured.
2533          *
2534          * If this is a link to another switch, use DSA tagging mode.
2535          *
2536          * If this is the upstream port for this switch, enable
2537          * forwarding of unknown unicasts and multicasts.
2538          */
2539         reg = PORT_CONTROL_IGMP_MLD_SNOOP |
2540                 PORT_CONTROL_USE_TAG | PORT_CONTROL_USE_IP |
2541                 PORT_CONTROL_STATE_FORWARDING;
2542         err = mv88e6xxx_port_write(chip, port, PORT_CONTROL, reg);
2543         if (err)
2544                 return err;
2545
2546         if (dsa_is_cpu_port(ds, port)) {
2547                 err = mv88e6xxx_setup_port_cpu(chip, port);
2548         } else if (dsa_is_dsa_port(ds, port)) {
2549                 err = mv88e6xxx_setup_port_dsa(chip, port,
2550                                                dsa_upstream_port(ds));
2551         } else {
2552                 err = mv88e6xxx_setup_port_normal(chip, port);
2553         }
2554         if (err)
2555                 return err;
2556
2557         /* If this port is connected to a SerDes, make sure the SerDes is not
2558          * powered down.
2559          */
2560         if (mv88e6xxx_has(chip, MV88E6XXX_FLAGS_SERDES)) {
2561                 err = mv88e6xxx_port_read(chip, port, PORT_STATUS, &reg);
2562                 if (err)
2563                         return err;
2564                 reg &= PORT_STATUS_CMODE_MASK;
2565                 if ((reg == PORT_STATUS_CMODE_100BASE_X) ||
2566                     (reg == PORT_STATUS_CMODE_1000BASE_X) ||
2567                     (reg == PORT_STATUS_CMODE_SGMII)) {
2568                         err = mv88e6xxx_serdes_power_on(chip);
2569                         if (err < 0)
2570                                 return err;
2571                 }
2572         }
2573
2574         /* Port Control 2: don't force a good FCS, set the maximum frame size to
2575          * 10240 bytes, disable 802.1q tags checking, don't discard tagged or
2576          * untagged frames on this port, do a destination address lookup on all
2577          * received packets as usual, disable ARP mirroring and don't send a
2578          * copy of all transmitted/received frames on this port to the CPU.
2579          */
2580         reg = 0;
2581         if (mv88e6xxx_6352_family(chip) || mv88e6xxx_6351_family(chip) ||
2582             mv88e6xxx_6165_family(chip) || mv88e6xxx_6097_family(chip) ||
2583             mv88e6xxx_6095_family(chip) || mv88e6xxx_6320_family(chip) ||
2584             mv88e6xxx_6185_family(chip))
2585                 reg = PORT_CONTROL_2_MAP_DA;
2586
2587         if (mv88e6xxx_6095_family(chip) || mv88e6xxx_6185_family(chip)) {
2588                 /* Set the upstream port this port should use */
2589                 reg |= dsa_upstream_port(ds);
2590                 /* enable forwarding of unknown multicast addresses to
2591                  * the upstream port
2592                  */
2593                 if (port == dsa_upstream_port(ds))
2594                         reg |= PORT_CONTROL_2_FORWARD_UNKNOWN;
2595         }
2596
2597         reg |= PORT_CONTROL_2_8021Q_DISABLED;
2598
2599         if (reg) {
2600                 err = mv88e6xxx_port_write(chip, port, PORT_CONTROL_2, reg);
2601                 if (err)
2602                         return err;
2603         }
2604
2605         if (chip->info->ops->port_jumbo_config) {
2606                 err = chip->info->ops->port_jumbo_config(chip, port);
2607                 if (err)
2608                         return err;
2609         }
2610
2611         /* Port Association Vector: when learning source addresses
2612          * of packets, add the address to the address database using
2613          * a port bitmap that has only the bit for this port set and
2614          * the other bits clear.
2615          */
2616         reg = 1 << port;
2617         /* Disable learning for CPU port */
2618         if (dsa_is_cpu_port(ds, port))
2619                 reg = 0;
2620
2621         err = mv88e6xxx_port_write(chip, port, PORT_ASSOC_VECTOR, reg);
2622         if (err)
2623                 return err;
2624
2625         /* Egress rate control 2: disable egress rate control. */
2626         err = mv88e6xxx_port_write(chip, port, PORT_RATE_CONTROL_2, 0x0000);
2627         if (err)
2628                 return err;
2629
2630         if (chip->info->ops->port_pause_config) {
2631                 err = chip->info->ops->port_pause_config(chip, port);
2632                 if (err)
2633                         return err;
2634         }
2635
2636         if (mv88e6xxx_6352_family(chip) || mv88e6xxx_6351_family(chip) ||
2637             mv88e6xxx_6165_family(chip) || mv88e6xxx_6097_family(chip) ||
2638             mv88e6xxx_6320_family(chip)) {
2639                 /* Port ATU control: disable limiting the number of
2640                  * address database entries that this port is allowed
2641                  * to use.
2642                  */
2643                 err = mv88e6xxx_port_write(chip, port, PORT_ATU_CONTROL,
2644                                            0x0000);
2645                 /* Priority Override: disable DA, SA and VTU priority
2646                  * override.
2647                  */
2648                 err = mv88e6xxx_port_write(chip, port, PORT_PRI_OVERRIDE,
2649                                            0x0000);
2650                 if (err)
2651                         return err;
2652         }
2653
2654         if (chip->info->ops->port_tag_remap) {
2655                 err = chip->info->ops->port_tag_remap(chip, port);
2656                 if (err)
2657                         return err;
2658         }
2659
2660         if (chip->info->ops->port_egress_rate_limiting) {
2661                 err = chip->info->ops->port_egress_rate_limiting(chip, port);
2662                 if (err)
2663                         return err;
2664         }
2665
2666         /* Port Control 1: disable trunking, disable sending
2667          * learning messages to this port.
2668          */
2669         err = mv88e6xxx_port_write(chip, port, PORT_CONTROL_1, 0x0000);
2670         if (err)
2671                 return err;
2672
2673         /* Port based VLAN map: give each port the same default address
2674          * database, and allow bidirectional communication between the
2675          * CPU and DSA port(s), and the other ports.
2676          */
2677         err = mv88e6xxx_port_set_fid(chip, port, 0);
2678         if (err)
2679                 return err;
2680
2681         err = _mv88e6xxx_port_based_vlan_map(chip, port);
2682         if (err)
2683                 return err;
2684
2685         /* Default VLAN ID and priority: don't set a default VLAN
2686          * ID, and set the default packet priority to zero.
2687          */
2688         return mv88e6xxx_port_write(chip, port, PORT_DEFAULT_VLAN, 0x0000);
2689 }
2690
2691 static int mv88e6xxx_g1_set_switch_mac(struct mv88e6xxx_chip *chip, u8 *addr)
2692 {
2693         int err;
2694
2695         err = mv88e6xxx_g1_write(chip, GLOBAL_MAC_01, (addr[0] << 8) | addr[1]);
2696         if (err)
2697                 return err;
2698
2699         err = mv88e6xxx_g1_write(chip, GLOBAL_MAC_23, (addr[2] << 8) | addr[3]);
2700         if (err)
2701                 return err;
2702
2703         err = mv88e6xxx_g1_write(chip, GLOBAL_MAC_45, (addr[4] << 8) | addr[5]);
2704         if (err)
2705                 return err;
2706
2707         return 0;
2708 }
2709
2710 static int mv88e6xxx_g1_set_age_time(struct mv88e6xxx_chip *chip,
2711                                      unsigned int msecs)
2712 {
2713         const unsigned int coeff = chip->info->age_time_coeff;
2714         const unsigned int min = 0x01 * coeff;
2715         const unsigned int max = 0xff * coeff;
2716         u8 age_time;
2717         u16 val;
2718         int err;
2719
2720         if (msecs < min || msecs > max)
2721                 return -ERANGE;
2722
2723         /* Round to nearest multiple of coeff */
2724         age_time = (msecs + coeff / 2) / coeff;
2725
2726         err = mv88e6xxx_g1_read(chip, GLOBAL_ATU_CONTROL, &val);
2727         if (err)
2728                 return err;
2729
2730         /* AgeTime is 11:4 bits */
2731         val &= ~0xff0;
2732         val |= age_time << 4;
2733
2734         return mv88e6xxx_g1_write(chip, GLOBAL_ATU_CONTROL, val);
2735 }
2736
2737 static int mv88e6xxx_set_ageing_time(struct dsa_switch *ds,
2738                                      unsigned int ageing_time)
2739 {
2740         struct mv88e6xxx_chip *chip = ds->priv;
2741         int err;
2742
2743         mutex_lock(&chip->reg_lock);
2744         err = mv88e6xxx_g1_set_age_time(chip, ageing_time);
2745         mutex_unlock(&chip->reg_lock);
2746
2747         return err;
2748 }
2749
2750 static int mv88e6xxx_g1_setup(struct mv88e6xxx_chip *chip)
2751 {
2752         struct dsa_switch *ds = chip->ds;
2753         u32 upstream_port = dsa_upstream_port(ds);
2754         int err;
2755
2756         /* Enable the PHY Polling Unit if present, don't discard any packets,
2757          * and mask all interrupt sources.
2758          */
2759         err = mv88e6xxx_ppu_enable(chip);
2760         if (err)
2761                 return err;
2762
2763         if (chip->info->ops->g1_set_cpu_port) {
2764                 err = chip->info->ops->g1_set_cpu_port(chip, upstream_port);
2765                 if (err)
2766                         return err;
2767         }
2768
2769         if (chip->info->ops->g1_set_egress_port) {
2770                 err = chip->info->ops->g1_set_egress_port(chip, upstream_port);
2771                 if (err)
2772                         return err;
2773         }
2774
2775         /* Disable remote management, and set the switch's DSA device number. */
2776         err = mv88e6xxx_g1_write(chip, GLOBAL_CONTROL_2,
2777                                  GLOBAL_CONTROL_2_MULTIPLE_CASCADE |
2778                                  (ds->index & 0x1f));
2779         if (err)
2780                 return err;
2781
2782         /* Clear all the VTU and STU entries */
2783         err = _mv88e6xxx_vtu_stu_flush(chip);
2784         if (err < 0)
2785                 return err;
2786
2787         /* Set the default address aging time to 5 minutes, and
2788          * enable address learn messages to be sent to all message
2789          * ports.
2790          */
2791         err = mv88e6xxx_g1_write(chip, GLOBAL_ATU_CONTROL,
2792                                  GLOBAL_ATU_CONTROL_LEARN2ALL);
2793         if (err)
2794                 return err;
2795
2796         err = mv88e6xxx_g1_set_age_time(chip, 300000);
2797         if (err)
2798                 return err;
2799
2800         /* Clear all ATU entries */
2801         err = _mv88e6xxx_atu_flush(chip, 0, true);
2802         if (err)
2803                 return err;
2804
2805         /* Configure the IP ToS mapping registers. */
2806         err = mv88e6xxx_g1_write(chip, GLOBAL_IP_PRI_0, 0x0000);
2807         if (err)
2808                 return err;
2809         err = mv88e6xxx_g1_write(chip, GLOBAL_IP_PRI_1, 0x0000);
2810         if (err)
2811                 return err;
2812         err = mv88e6xxx_g1_write(chip, GLOBAL_IP_PRI_2, 0x5555);
2813         if (err)
2814                 return err;
2815         err = mv88e6xxx_g1_write(chip, GLOBAL_IP_PRI_3, 0x5555);
2816         if (err)
2817                 return err;
2818         err = mv88e6xxx_g1_write(chip, GLOBAL_IP_PRI_4, 0xaaaa);
2819         if (err)
2820                 return err;
2821         err = mv88e6xxx_g1_write(chip, GLOBAL_IP_PRI_5, 0xaaaa);
2822         if (err)
2823                 return err;
2824         err = mv88e6xxx_g1_write(chip, GLOBAL_IP_PRI_6, 0xffff);
2825         if (err)
2826                 return err;
2827         err = mv88e6xxx_g1_write(chip, GLOBAL_IP_PRI_7, 0xffff);
2828         if (err)
2829                 return err;
2830
2831         /* Configure the IEEE 802.1p priority mapping register. */
2832         err = mv88e6xxx_g1_write(chip, GLOBAL_IEEE_PRI, 0xfa41);
2833         if (err)
2834                 return err;
2835
2836         /* Initialize the statistics unit */
2837         err = mv88e6xxx_stats_set_histogram(chip);
2838         if (err)
2839                 return err;
2840
2841         /* Clear the statistics counters for all ports */
2842         err = mv88e6xxx_g1_write(chip, GLOBAL_STATS_OP,
2843                                  GLOBAL_STATS_OP_FLUSH_ALL);
2844         if (err)
2845                 return err;
2846
2847         /* Wait for the flush to complete. */
2848         err = mv88e6xxx_g1_stats_wait(chip);
2849         if (err)
2850                 return err;
2851
2852         return 0;
2853 }
2854
2855 static int mv88e6xxx_setup(struct dsa_switch *ds)
2856 {
2857         struct mv88e6xxx_chip *chip = ds->priv;
2858         int err;
2859         int i;
2860
2861         chip->ds = ds;
2862         ds->slave_mii_bus = mv88e6xxx_default_mdio_bus(chip);
2863
2864         mutex_lock(&chip->reg_lock);
2865
2866         /* Setup Switch Port Registers */
2867         for (i = 0; i < mv88e6xxx_num_ports(chip); i++) {
2868                 err = mv88e6xxx_setup_port(chip, i);
2869                 if (err)
2870                         goto unlock;
2871         }
2872
2873         /* Setup Switch Global 1 Registers */
2874         err = mv88e6xxx_g1_setup(chip);
2875         if (err)
2876                 goto unlock;
2877
2878         /* Setup Switch Global 2 Registers */
2879         if (mv88e6xxx_has(chip, MV88E6XXX_FLAG_GLOBAL2)) {
2880                 err = mv88e6xxx_g2_setup(chip);
2881                 if (err)
2882                         goto unlock;
2883         }
2884
2885         /* Some generations have the configuration of sending reserved
2886          * management frames to the CPU in global2, others in
2887          * global1. Hence it does not fit the two setup functions
2888          * above.
2889          */
2890         if (chip->info->ops->mgmt_rsvd2cpu) {
2891                 err = chip->info->ops->mgmt_rsvd2cpu(chip);
2892                 if (err)
2893                         goto unlock;
2894         }
2895
2896 unlock:
2897         mutex_unlock(&chip->reg_lock);
2898
2899         return err;
2900 }
2901
2902 static int mv88e6xxx_set_addr(struct dsa_switch *ds, u8 *addr)
2903 {
2904         struct mv88e6xxx_chip *chip = ds->priv;
2905         int err;
2906
2907         if (!chip->info->ops->set_switch_mac)
2908                 return -EOPNOTSUPP;
2909
2910         mutex_lock(&chip->reg_lock);
2911         err = chip->info->ops->set_switch_mac(chip, addr);
2912         mutex_unlock(&chip->reg_lock);
2913
2914         return err;
2915 }
2916
2917 static int mv88e6xxx_mdio_read(struct mii_bus *bus, int phy, int reg)
2918 {
2919         struct mv88e6xxx_mdio_bus *mdio_bus = bus->priv;
2920         struct mv88e6xxx_chip *chip = mdio_bus->chip;
2921         u16 val;
2922         int err;
2923
2924         if (phy >= mv88e6xxx_num_ports(chip))
2925                 return 0xffff;
2926
2927         if (!chip->info->ops->phy_read)
2928                 return -EOPNOTSUPP;
2929
2930         mutex_lock(&chip->reg_lock);
2931         err = chip->info->ops->phy_read(chip, bus, phy, reg, &val);
2932         mutex_unlock(&chip->reg_lock);
2933
2934         return err ? err : val;
2935 }
2936
2937 static int mv88e6xxx_mdio_write(struct mii_bus *bus, int phy, int reg, u16 val)
2938 {
2939         struct mv88e6xxx_mdio_bus *mdio_bus = bus->priv;
2940         struct mv88e6xxx_chip *chip = mdio_bus->chip;
2941         int err;
2942
2943         if (phy >= mv88e6xxx_num_ports(chip))
2944                 return 0xffff;
2945
2946         if (!chip->info->ops->phy_write)
2947                 return -EOPNOTSUPP;
2948
2949         mutex_lock(&chip->reg_lock);
2950         err = chip->info->ops->phy_write(chip, bus, phy, reg, val);
2951         mutex_unlock(&chip->reg_lock);
2952
2953         return err;
2954 }
2955
2956 static int mv88e6xxx_mdio_register(struct mv88e6xxx_chip *chip,
2957                                    struct device_node *np,
2958                                    bool external)
2959 {
2960         static int index;
2961         struct mv88e6xxx_mdio_bus *mdio_bus;
2962         struct mii_bus *bus;
2963         int err;
2964
2965         bus = devm_mdiobus_alloc_size(chip->dev, sizeof(*mdio_bus));
2966         if (!bus)
2967                 return -ENOMEM;
2968
2969         mdio_bus = bus->priv;
2970         mdio_bus->bus = bus;
2971         mdio_bus->chip = chip;
2972         INIT_LIST_HEAD(&mdio_bus->list);
2973         mdio_bus->external = external;
2974
2975         if (np) {
2976                 bus->name = np->full_name;
2977                 snprintf(bus->id, MII_BUS_ID_SIZE, "%s", np->full_name);
2978         } else {
2979                 bus->name = "mv88e6xxx SMI";
2980                 snprintf(bus->id, MII_BUS_ID_SIZE, "mv88e6xxx-%d", index++);
2981         }
2982
2983         bus->read = mv88e6xxx_mdio_read;
2984         bus->write = mv88e6xxx_mdio_write;
2985         bus->parent = chip->dev;
2986
2987         if (np)
2988                 err = of_mdiobus_register(bus, np);
2989         else
2990                 err = mdiobus_register(bus);
2991         if (err) {
2992                 dev_err(chip->dev, "Cannot register MDIO bus (%d)\n", err);
2993                 return err;
2994         }
2995
2996         if (external)
2997                 list_add_tail(&mdio_bus->list, &chip->mdios);
2998         else
2999                 list_add(&mdio_bus->list, &chip->mdios);
3000
3001         return 0;
3002 }
3003
3004 static const struct of_device_id mv88e6xxx_mdio_external_match[] = {
3005         { .compatible = "marvell,mv88e6xxx-mdio-external",
3006           .data = (void *)true },
3007         { },
3008 };
3009
3010 static int mv88e6xxx_mdios_register(struct mv88e6xxx_chip *chip,
3011                                     struct device_node *np)
3012 {
3013         const struct of_device_id *match;
3014         struct device_node *child;
3015         int err;
3016
3017         /* Always register one mdio bus for the internal/default mdio
3018          * bus. This maybe represented in the device tree, but is
3019          * optional.
3020          */
3021         child = of_get_child_by_name(np, "mdio");
3022         err = mv88e6xxx_mdio_register(chip, child, false);
3023         if (err)
3024                 return err;
3025
3026         /* Walk the device tree, and see if there are any other nodes
3027          * which say they are compatible with the external mdio
3028          * bus.
3029          */
3030         for_each_available_child_of_node(np, child) {
3031                 match = of_match_node(mv88e6xxx_mdio_external_match, child);
3032                 if (match) {
3033                         err = mv88e6xxx_mdio_register(chip, child, true);
3034                         if (err)
3035                                 return err;
3036                 }
3037         }
3038
3039         return 0;
3040 }
3041
3042 static void mv88e6xxx_mdios_unregister(struct mv88e6xxx_chip *chip)
3043
3044 {
3045         struct mv88e6xxx_mdio_bus *mdio_bus;
3046         struct mii_bus *bus;
3047
3048         list_for_each_entry(mdio_bus, &chip->mdios, list) {
3049                 bus = mdio_bus->bus;
3050
3051                 mdiobus_unregister(bus);
3052         }
3053 }
3054
3055 static int mv88e6xxx_get_eeprom_len(struct dsa_switch *ds)
3056 {
3057         struct mv88e6xxx_chip *chip = ds->priv;
3058
3059         return chip->eeprom_len;
3060 }
3061
3062 static int mv88e6xxx_get_eeprom(struct dsa_switch *ds,
3063                                 struct ethtool_eeprom *eeprom, u8 *data)
3064 {
3065         struct mv88e6xxx_chip *chip = ds->priv;
3066         int err;
3067
3068         if (!chip->info->ops->get_eeprom)
3069                 return -EOPNOTSUPP;
3070
3071         mutex_lock(&chip->reg_lock);
3072         err = chip->info->ops->get_eeprom(chip, eeprom, data);
3073         mutex_unlock(&chip->reg_lock);
3074
3075         if (err)
3076                 return err;
3077
3078         eeprom->magic = 0xc3ec4951;
3079
3080         return 0;
3081 }
3082
3083 static int mv88e6xxx_set_eeprom(struct dsa_switch *ds,
3084                                 struct ethtool_eeprom *eeprom, u8 *data)
3085 {
3086         struct mv88e6xxx_chip *chip = ds->priv;
3087         int err;
3088
3089         if (!chip->info->ops->set_eeprom)
3090                 return -EOPNOTSUPP;
3091
3092         if (eeprom->magic != 0xc3ec4951)
3093                 return -EINVAL;
3094
3095         mutex_lock(&chip->reg_lock);
3096         err = chip->info->ops->set_eeprom(chip, eeprom, data);
3097         mutex_unlock(&chip->reg_lock);
3098
3099         return err;
3100 }
3101
3102 static const struct mv88e6xxx_ops mv88e6085_ops = {
3103         /* MV88E6XXX_FAMILY_6097 */
3104         .set_switch_mac = mv88e6xxx_g1_set_switch_mac,
3105         .phy_read = mv88e6xxx_phy_ppu_read,
3106         .phy_write = mv88e6xxx_phy_ppu_write,
3107         .port_set_link = mv88e6xxx_port_set_link,
3108         .port_set_duplex = mv88e6xxx_port_set_duplex,
3109         .port_set_speed = mv88e6185_port_set_speed,
3110         .port_tag_remap = mv88e6095_port_tag_remap,
3111         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
3112         .port_set_egress_unknowns = mv88e6351_port_set_egress_unknowns,
3113         .port_set_ether_type = mv88e6351_port_set_ether_type,
3114         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
3115         .port_pause_config = mv88e6097_port_pause_config,
3116         .stats_snapshot = mv88e6xxx_g1_stats_snapshot,
3117         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
3118         .stats_get_strings = mv88e6095_stats_get_strings,
3119         .stats_get_stats = mv88e6095_stats_get_stats,
3120         .g1_set_cpu_port = mv88e6095_g1_set_cpu_port,
3121         .g1_set_egress_port = mv88e6095_g1_set_egress_port,
3122         .mgmt_rsvd2cpu = mv88e6095_g2_mgmt_rsvd2cpu,
3123         .ppu_enable = mv88e6185_g1_ppu_enable,
3124         .ppu_disable = mv88e6185_g1_ppu_disable,
3125         .reset = mv88e6185_g1_reset,
3126 };
3127
3128 static const struct mv88e6xxx_ops mv88e6095_ops = {
3129         /* MV88E6XXX_FAMILY_6095 */
3130         .set_switch_mac = mv88e6xxx_g1_set_switch_mac,
3131         .phy_read = mv88e6xxx_phy_ppu_read,
3132         .phy_write = mv88e6xxx_phy_ppu_write,
3133         .port_set_link = mv88e6xxx_port_set_link,
3134         .port_set_duplex = mv88e6xxx_port_set_duplex,
3135         .port_set_speed = mv88e6185_port_set_speed,
3136         .port_set_frame_mode = mv88e6085_port_set_frame_mode,
3137         .port_set_egress_unknowns = mv88e6085_port_set_egress_unknowns,
3138         .stats_snapshot = mv88e6xxx_g1_stats_snapshot,
3139         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
3140         .stats_get_strings = mv88e6095_stats_get_strings,
3141         .stats_get_stats = mv88e6095_stats_get_stats,
3142         .mgmt_rsvd2cpu = mv88e6095_g2_mgmt_rsvd2cpu,
3143         .ppu_enable = mv88e6185_g1_ppu_enable,
3144         .ppu_disable = mv88e6185_g1_ppu_disable,
3145         .reset = mv88e6185_g1_reset,
3146 };
3147
3148 static const struct mv88e6xxx_ops mv88e6097_ops = {
3149         /* MV88E6XXX_FAMILY_6097 */
3150         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
3151         .phy_read = mv88e6xxx_g2_smi_phy_read,
3152         .phy_write = mv88e6xxx_g2_smi_phy_write,
3153         .port_set_link = mv88e6xxx_port_set_link,
3154         .port_set_duplex = mv88e6xxx_port_set_duplex,
3155         .port_set_speed = mv88e6185_port_set_speed,
3156         .port_tag_remap = mv88e6095_port_tag_remap,
3157         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
3158         .port_set_egress_unknowns = mv88e6351_port_set_egress_unknowns,
3159         .port_set_ether_type = mv88e6351_port_set_ether_type,
3160         .port_jumbo_config = mv88e6165_port_jumbo_config,
3161         .port_egress_rate_limiting = mv88e6095_port_egress_rate_limiting,
3162         .port_pause_config = mv88e6097_port_pause_config,
3163         .stats_snapshot = mv88e6xxx_g1_stats_snapshot,
3164         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
3165         .stats_get_strings = mv88e6095_stats_get_strings,
3166         .stats_get_stats = mv88e6095_stats_get_stats,
3167         .g1_set_cpu_port = mv88e6095_g1_set_cpu_port,
3168         .g1_set_egress_port = mv88e6095_g1_set_egress_port,
3169         .mgmt_rsvd2cpu = mv88e6095_g2_mgmt_rsvd2cpu,
3170         .reset = mv88e6352_g1_reset,
3171 };
3172
3173 static const struct mv88e6xxx_ops mv88e6123_ops = {
3174         /* MV88E6XXX_FAMILY_6165 */
3175         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
3176         .phy_read = mv88e6165_phy_read,
3177         .phy_write = mv88e6165_phy_write,
3178         .port_set_link = mv88e6xxx_port_set_link,
3179         .port_set_duplex = mv88e6xxx_port_set_duplex,
3180         .port_set_speed = mv88e6185_port_set_speed,
3181         .port_set_frame_mode = mv88e6085_port_set_frame_mode,
3182         .port_set_egress_unknowns = mv88e6085_port_set_egress_unknowns,
3183         .stats_snapshot = mv88e6xxx_g1_stats_snapshot,
3184         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
3185         .stats_get_strings = mv88e6095_stats_get_strings,
3186         .stats_get_stats = mv88e6095_stats_get_stats,
3187         .g1_set_cpu_port = mv88e6095_g1_set_cpu_port,
3188         .g1_set_egress_port = mv88e6095_g1_set_egress_port,
3189         .mgmt_rsvd2cpu = mv88e6095_g2_mgmt_rsvd2cpu,
3190         .reset = mv88e6352_g1_reset,
3191 };
3192
3193 static const struct mv88e6xxx_ops mv88e6131_ops = {
3194         /* MV88E6XXX_FAMILY_6185 */
3195         .set_switch_mac = mv88e6xxx_g1_set_switch_mac,
3196         .phy_read = mv88e6xxx_phy_ppu_read,
3197         .phy_write = mv88e6xxx_phy_ppu_write,
3198         .port_set_link = mv88e6xxx_port_set_link,
3199         .port_set_duplex = mv88e6xxx_port_set_duplex,
3200         .port_set_speed = mv88e6185_port_set_speed,
3201         .port_tag_remap = mv88e6095_port_tag_remap,
3202         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
3203         .port_set_egress_unknowns = mv88e6351_port_set_egress_unknowns,
3204         .port_set_ether_type = mv88e6351_port_set_ether_type,
3205         .port_jumbo_config = mv88e6165_port_jumbo_config,
3206         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
3207         .port_pause_config = mv88e6097_port_pause_config,
3208         .stats_snapshot = mv88e6xxx_g1_stats_snapshot,
3209         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
3210         .stats_get_strings = mv88e6095_stats_get_strings,
3211         .stats_get_stats = mv88e6095_stats_get_stats,
3212         .g1_set_cpu_port = mv88e6095_g1_set_cpu_port,
3213         .g1_set_egress_port = mv88e6095_g1_set_egress_port,
3214         .mgmt_rsvd2cpu = mv88e6095_g2_mgmt_rsvd2cpu,
3215         .ppu_enable = mv88e6185_g1_ppu_enable,
3216         .ppu_disable = mv88e6185_g1_ppu_disable,
3217         .reset = mv88e6185_g1_reset,
3218 };
3219
3220 static const struct mv88e6xxx_ops mv88e6161_ops = {
3221         /* MV88E6XXX_FAMILY_6165 */
3222         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
3223         .phy_read = mv88e6165_phy_read,
3224         .phy_write = mv88e6165_phy_write,
3225         .port_set_link = mv88e6xxx_port_set_link,
3226         .port_set_duplex = mv88e6xxx_port_set_duplex,
3227         .port_set_speed = mv88e6185_port_set_speed,
3228         .port_tag_remap = mv88e6095_port_tag_remap,
3229         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
3230         .port_set_egress_unknowns = mv88e6351_port_set_egress_unknowns,
3231         .port_set_ether_type = mv88e6351_port_set_ether_type,
3232         .port_jumbo_config = mv88e6165_port_jumbo_config,
3233         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
3234         .port_pause_config = mv88e6097_port_pause_config,
3235         .stats_snapshot = mv88e6xxx_g1_stats_snapshot,
3236         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
3237         .stats_get_strings = mv88e6095_stats_get_strings,
3238         .stats_get_stats = mv88e6095_stats_get_stats,
3239         .g1_set_cpu_port = mv88e6095_g1_set_cpu_port,
3240         .g1_set_egress_port = mv88e6095_g1_set_egress_port,
3241         .mgmt_rsvd2cpu = mv88e6095_g2_mgmt_rsvd2cpu,
3242         .reset = mv88e6352_g1_reset,
3243 };
3244
3245 static const struct mv88e6xxx_ops mv88e6165_ops = {
3246         /* MV88E6XXX_FAMILY_6165 */
3247         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
3248         .phy_read = mv88e6165_phy_read,
3249         .phy_write = mv88e6165_phy_write,
3250         .port_set_link = mv88e6xxx_port_set_link,
3251         .port_set_duplex = mv88e6xxx_port_set_duplex,
3252         .port_set_speed = mv88e6185_port_set_speed,
3253         .stats_snapshot = mv88e6xxx_g1_stats_snapshot,
3254         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
3255         .stats_get_strings = mv88e6095_stats_get_strings,
3256         .stats_get_stats = mv88e6095_stats_get_stats,
3257         .g1_set_cpu_port = mv88e6095_g1_set_cpu_port,
3258         .g1_set_egress_port = mv88e6095_g1_set_egress_port,
3259         .mgmt_rsvd2cpu = mv88e6095_g2_mgmt_rsvd2cpu,
3260         .reset = mv88e6352_g1_reset,
3261 };
3262
3263 static const struct mv88e6xxx_ops mv88e6171_ops = {
3264         /* MV88E6XXX_FAMILY_6351 */
3265         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
3266         .phy_read = mv88e6xxx_g2_smi_phy_read,
3267         .phy_write = mv88e6xxx_g2_smi_phy_write,
3268         .port_set_link = mv88e6xxx_port_set_link,
3269         .port_set_duplex = mv88e6xxx_port_set_duplex,
3270         .port_set_rgmii_delay = mv88e6352_port_set_rgmii_delay,
3271         .port_set_speed = mv88e6185_port_set_speed,
3272         .port_tag_remap = mv88e6095_port_tag_remap,
3273         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
3274         .port_set_egress_unknowns = mv88e6351_port_set_egress_unknowns,
3275         .port_set_ether_type = mv88e6351_port_set_ether_type,
3276         .port_jumbo_config = mv88e6165_port_jumbo_config,
3277         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
3278         .port_pause_config = mv88e6097_port_pause_config,
3279         .stats_snapshot = mv88e6320_g1_stats_snapshot,
3280         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
3281         .stats_get_strings = mv88e6095_stats_get_strings,
3282         .stats_get_stats = mv88e6095_stats_get_stats,
3283         .g1_set_cpu_port = mv88e6095_g1_set_cpu_port,
3284         .g1_set_egress_port = mv88e6095_g1_set_egress_port,
3285         .mgmt_rsvd2cpu = mv88e6095_g2_mgmt_rsvd2cpu,
3286         .reset = mv88e6352_g1_reset,
3287 };
3288
3289 static const struct mv88e6xxx_ops mv88e6172_ops = {
3290         /* MV88E6XXX_FAMILY_6352 */
3291         .get_eeprom = mv88e6xxx_g2_get_eeprom16,
3292         .set_eeprom = mv88e6xxx_g2_set_eeprom16,
3293         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
3294         .phy_read = mv88e6xxx_g2_smi_phy_read,
3295         .phy_write = mv88e6xxx_g2_smi_phy_write,
3296         .port_set_link = mv88e6xxx_port_set_link,
3297         .port_set_duplex = mv88e6xxx_port_set_duplex,
3298         .port_set_rgmii_delay = mv88e6352_port_set_rgmii_delay,
3299         .port_set_speed = mv88e6352_port_set_speed,
3300         .port_tag_remap = mv88e6095_port_tag_remap,
3301         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
3302         .port_set_egress_unknowns = mv88e6351_port_set_egress_unknowns,
3303         .port_set_ether_type = mv88e6351_port_set_ether_type,
3304         .port_jumbo_config = mv88e6165_port_jumbo_config,
3305         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
3306         .port_pause_config = mv88e6097_port_pause_config,
3307         .stats_snapshot = mv88e6320_g1_stats_snapshot,
3308         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
3309         .stats_get_strings = mv88e6095_stats_get_strings,
3310         .stats_get_stats = mv88e6095_stats_get_stats,
3311         .g1_set_cpu_port = mv88e6095_g1_set_cpu_port,
3312         .g1_set_egress_port = mv88e6095_g1_set_egress_port,
3313         .mgmt_rsvd2cpu = mv88e6095_g2_mgmt_rsvd2cpu,
3314         .reset = mv88e6352_g1_reset,
3315 };
3316
3317 static const struct mv88e6xxx_ops mv88e6175_ops = {
3318         /* MV88E6XXX_FAMILY_6351 */
3319         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
3320         .phy_read = mv88e6xxx_g2_smi_phy_read,
3321         .phy_write = mv88e6xxx_g2_smi_phy_write,
3322         .port_set_link = mv88e6xxx_port_set_link,
3323         .port_set_duplex = mv88e6xxx_port_set_duplex,
3324         .port_set_rgmii_delay = mv88e6352_port_set_rgmii_delay,
3325         .port_set_speed = mv88e6185_port_set_speed,
3326         .port_tag_remap = mv88e6095_port_tag_remap,
3327         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
3328         .port_set_egress_unknowns = mv88e6351_port_set_egress_unknowns,
3329         .port_set_ether_type = mv88e6351_port_set_ether_type,
3330         .port_jumbo_config = mv88e6165_port_jumbo_config,
3331         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
3332         .port_pause_config = mv88e6097_port_pause_config,
3333         .stats_snapshot = mv88e6320_g1_stats_snapshot,
3334         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
3335         .stats_get_strings = mv88e6095_stats_get_strings,
3336         .stats_get_stats = mv88e6095_stats_get_stats,
3337         .g1_set_cpu_port = mv88e6095_g1_set_cpu_port,
3338         .g1_set_egress_port = mv88e6095_g1_set_egress_port,
3339         .mgmt_rsvd2cpu = mv88e6095_g2_mgmt_rsvd2cpu,
3340         .reset = mv88e6352_g1_reset,
3341 };
3342
3343 static const struct mv88e6xxx_ops mv88e6176_ops = {
3344         /* MV88E6XXX_FAMILY_6352 */
3345         .get_eeprom = mv88e6xxx_g2_get_eeprom16,
3346         .set_eeprom = mv88e6xxx_g2_set_eeprom16,
3347         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
3348         .phy_read = mv88e6xxx_g2_smi_phy_read,
3349         .phy_write = mv88e6xxx_g2_smi_phy_write,
3350         .port_set_link = mv88e6xxx_port_set_link,
3351         .port_set_duplex = mv88e6xxx_port_set_duplex,
3352         .port_set_rgmii_delay = mv88e6352_port_set_rgmii_delay,
3353         .port_set_speed = mv88e6352_port_set_speed,
3354         .port_tag_remap = mv88e6095_port_tag_remap,
3355         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
3356         .port_set_egress_unknowns = mv88e6351_port_set_egress_unknowns,
3357         .port_set_ether_type = mv88e6351_port_set_ether_type,
3358         .port_jumbo_config = mv88e6165_port_jumbo_config,
3359         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
3360         .port_pause_config = mv88e6097_port_pause_config,
3361         .stats_snapshot = mv88e6320_g1_stats_snapshot,
3362         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
3363         .stats_get_strings = mv88e6095_stats_get_strings,
3364         .stats_get_stats = mv88e6095_stats_get_stats,
3365         .g1_set_cpu_port = mv88e6095_g1_set_cpu_port,
3366         .g1_set_egress_port = mv88e6095_g1_set_egress_port,
3367         .mgmt_rsvd2cpu = mv88e6095_g2_mgmt_rsvd2cpu,
3368         .reset = mv88e6352_g1_reset,
3369 };
3370
3371 static const struct mv88e6xxx_ops mv88e6185_ops = {
3372         /* MV88E6XXX_FAMILY_6185 */
3373         .set_switch_mac = mv88e6xxx_g1_set_switch_mac,
3374         .phy_read = mv88e6xxx_phy_ppu_read,
3375         .phy_write = mv88e6xxx_phy_ppu_write,
3376         .port_set_link = mv88e6xxx_port_set_link,
3377         .port_set_duplex = mv88e6xxx_port_set_duplex,
3378         .port_set_speed = mv88e6185_port_set_speed,
3379         .port_set_frame_mode = mv88e6085_port_set_frame_mode,
3380         .port_set_egress_unknowns = mv88e6085_port_set_egress_unknowns,
3381         .port_egress_rate_limiting = mv88e6095_port_egress_rate_limiting,
3382         .stats_snapshot = mv88e6xxx_g1_stats_snapshot,
3383         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
3384         .stats_get_strings = mv88e6095_stats_get_strings,
3385         .stats_get_stats = mv88e6095_stats_get_stats,
3386         .g1_set_cpu_port = mv88e6095_g1_set_cpu_port,
3387         .g1_set_egress_port = mv88e6095_g1_set_egress_port,
3388         .mgmt_rsvd2cpu = mv88e6095_g2_mgmt_rsvd2cpu,
3389         .ppu_enable = mv88e6185_g1_ppu_enable,
3390         .ppu_disable = mv88e6185_g1_ppu_disable,
3391         .reset = mv88e6185_g1_reset,
3392 };
3393
3394 static const struct mv88e6xxx_ops mv88e6190_ops = {
3395         /* MV88E6XXX_FAMILY_6390 */
3396         .get_eeprom = mv88e6xxx_g2_get_eeprom8,
3397         .set_eeprom = mv88e6xxx_g2_set_eeprom8,
3398         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
3399         .phy_read = mv88e6xxx_g2_smi_phy_read,
3400         .phy_write = mv88e6xxx_g2_smi_phy_write,
3401         .port_set_link = mv88e6xxx_port_set_link,
3402         .port_set_duplex = mv88e6xxx_port_set_duplex,
3403         .port_set_rgmii_delay = mv88e6390_port_set_rgmii_delay,
3404         .port_set_speed = mv88e6390_port_set_speed,
3405         .port_tag_remap = mv88e6390_port_tag_remap,
3406         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
3407         .port_set_egress_unknowns = mv88e6351_port_set_egress_unknowns,
3408         .port_set_ether_type = mv88e6351_port_set_ether_type,
3409         .port_pause_config = mv88e6390_port_pause_config,
3410         .stats_snapshot = mv88e6390_g1_stats_snapshot,
3411         .stats_set_histogram = mv88e6390_g1_stats_set_histogram,
3412         .stats_get_sset_count = mv88e6320_stats_get_sset_count,
3413         .stats_get_strings = mv88e6320_stats_get_strings,
3414         .stats_get_stats = mv88e6390_stats_get_stats,
3415         .g1_set_cpu_port = mv88e6390_g1_set_cpu_port,
3416         .g1_set_egress_port = mv88e6390_g1_set_egress_port,
3417         .mgmt_rsvd2cpu = mv88e6390_g1_mgmt_rsvd2cpu,
3418         .reset = mv88e6352_g1_reset,
3419 };
3420
3421 static const struct mv88e6xxx_ops mv88e6190x_ops = {
3422         /* MV88E6XXX_FAMILY_6390 */
3423         .get_eeprom = mv88e6xxx_g2_get_eeprom8,
3424         .set_eeprom = mv88e6xxx_g2_set_eeprom8,
3425         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
3426         .phy_read = mv88e6xxx_g2_smi_phy_read,
3427         .phy_write = mv88e6xxx_g2_smi_phy_write,
3428         .port_set_link = mv88e6xxx_port_set_link,
3429         .port_set_duplex = mv88e6xxx_port_set_duplex,
3430         .port_set_rgmii_delay = mv88e6390_port_set_rgmii_delay,
3431         .port_set_speed = mv88e6390x_port_set_speed,
3432         .port_tag_remap = mv88e6390_port_tag_remap,
3433         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
3434         .port_set_egress_unknowns = mv88e6351_port_set_egress_unknowns,
3435         .port_set_ether_type = mv88e6351_port_set_ether_type,
3436         .port_pause_config = mv88e6390_port_pause_config,
3437         .stats_snapshot = mv88e6390_g1_stats_snapshot,
3438         .stats_set_histogram = mv88e6390_g1_stats_set_histogram,
3439         .stats_get_sset_count = mv88e6320_stats_get_sset_count,
3440         .stats_get_strings = mv88e6320_stats_get_strings,
3441         .stats_get_stats = mv88e6390_stats_get_stats,
3442         .g1_set_cpu_port = mv88e6390_g1_set_cpu_port,
3443         .g1_set_egress_port = mv88e6390_g1_set_egress_port,
3444         .mgmt_rsvd2cpu = mv88e6390_g1_mgmt_rsvd2cpu,
3445         .reset = mv88e6352_g1_reset,
3446 };
3447
3448 static const struct mv88e6xxx_ops mv88e6191_ops = {
3449         /* MV88E6XXX_FAMILY_6390 */
3450         .get_eeprom = mv88e6xxx_g2_get_eeprom8,
3451         .set_eeprom = mv88e6xxx_g2_set_eeprom8,
3452         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
3453         .phy_read = mv88e6xxx_g2_smi_phy_read,
3454         .phy_write = mv88e6xxx_g2_smi_phy_write,
3455         .port_set_link = mv88e6xxx_port_set_link,
3456         .port_set_duplex = mv88e6xxx_port_set_duplex,
3457         .port_set_rgmii_delay = mv88e6390_port_set_rgmii_delay,
3458         .port_set_speed = mv88e6390_port_set_speed,
3459         .port_tag_remap = mv88e6390_port_tag_remap,
3460         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
3461         .port_set_egress_unknowns = mv88e6351_port_set_egress_unknowns,
3462         .port_set_ether_type = mv88e6351_port_set_ether_type,
3463         .port_pause_config = mv88e6390_port_pause_config,
3464         .stats_snapshot = mv88e6390_g1_stats_snapshot,
3465         .stats_set_histogram = mv88e6390_g1_stats_set_histogram,
3466         .stats_get_sset_count = mv88e6320_stats_get_sset_count,
3467         .stats_get_strings = mv88e6320_stats_get_strings,
3468         .stats_get_stats = mv88e6390_stats_get_stats,
3469         .g1_set_cpu_port = mv88e6390_g1_set_cpu_port,
3470         .g1_set_egress_port = mv88e6390_g1_set_egress_port,
3471         .mgmt_rsvd2cpu = mv88e6390_g1_mgmt_rsvd2cpu,
3472         .reset = mv88e6352_g1_reset,
3473 };
3474
3475 static const struct mv88e6xxx_ops mv88e6240_ops = {
3476         /* MV88E6XXX_FAMILY_6352 */
3477         .get_eeprom = mv88e6xxx_g2_get_eeprom16,
3478         .set_eeprom = mv88e6xxx_g2_set_eeprom16,
3479         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
3480         .phy_read = mv88e6xxx_g2_smi_phy_read,
3481         .phy_write = mv88e6xxx_g2_smi_phy_write,
3482         .port_set_link = mv88e6xxx_port_set_link,
3483         .port_set_duplex = mv88e6xxx_port_set_duplex,
3484         .port_set_rgmii_delay = mv88e6352_port_set_rgmii_delay,
3485         .port_set_speed = mv88e6352_port_set_speed,
3486         .port_tag_remap = mv88e6095_port_tag_remap,
3487         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
3488         .port_set_egress_unknowns = mv88e6351_port_set_egress_unknowns,
3489         .port_set_ether_type = mv88e6351_port_set_ether_type,
3490         .port_jumbo_config = mv88e6165_port_jumbo_config,
3491         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
3492         .port_pause_config = mv88e6097_port_pause_config,
3493         .stats_snapshot = mv88e6320_g1_stats_snapshot,
3494         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
3495         .stats_get_strings = mv88e6095_stats_get_strings,
3496         .stats_get_stats = mv88e6095_stats_get_stats,
3497         .g1_set_cpu_port = mv88e6095_g1_set_cpu_port,
3498         .g1_set_egress_port = mv88e6095_g1_set_egress_port,
3499         .mgmt_rsvd2cpu = mv88e6095_g2_mgmt_rsvd2cpu,
3500         .reset = mv88e6352_g1_reset,
3501 };
3502
3503 static const struct mv88e6xxx_ops mv88e6290_ops = {
3504         /* MV88E6XXX_FAMILY_6390 */
3505         .get_eeprom = mv88e6xxx_g2_get_eeprom8,
3506         .set_eeprom = mv88e6xxx_g2_set_eeprom8,
3507         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
3508         .phy_read = mv88e6xxx_g2_smi_phy_read,
3509         .phy_write = mv88e6xxx_g2_smi_phy_write,
3510         .port_set_link = mv88e6xxx_port_set_link,
3511         .port_set_duplex = mv88e6xxx_port_set_duplex,
3512         .port_set_rgmii_delay = mv88e6390_port_set_rgmii_delay,
3513         .port_set_speed = mv88e6390_port_set_speed,
3514         .port_tag_remap = mv88e6390_port_tag_remap,
3515         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
3516         .port_set_egress_unknowns = mv88e6351_port_set_egress_unknowns,
3517         .port_set_ether_type = mv88e6351_port_set_ether_type,
3518         .port_pause_config = mv88e6390_port_pause_config,
3519         .stats_snapshot = mv88e6390_g1_stats_snapshot,
3520         .stats_set_histogram = mv88e6390_g1_stats_set_histogram,
3521         .stats_get_sset_count = mv88e6320_stats_get_sset_count,
3522         .stats_get_strings = mv88e6320_stats_get_strings,
3523         .stats_get_stats = mv88e6390_stats_get_stats,
3524         .g1_set_cpu_port = mv88e6390_g1_set_cpu_port,
3525         .g1_set_egress_port = mv88e6390_g1_set_egress_port,
3526         .mgmt_rsvd2cpu = mv88e6390_g1_mgmt_rsvd2cpu,
3527         .reset = mv88e6352_g1_reset,
3528 };
3529
3530 static const struct mv88e6xxx_ops mv88e6320_ops = {
3531         /* MV88E6XXX_FAMILY_6320 */
3532         .get_eeprom = mv88e6xxx_g2_get_eeprom16,
3533         .set_eeprom = mv88e6xxx_g2_set_eeprom16,
3534         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
3535         .phy_read = mv88e6xxx_g2_smi_phy_read,
3536         .phy_write = mv88e6xxx_g2_smi_phy_write,
3537         .port_set_link = mv88e6xxx_port_set_link,
3538         .port_set_duplex = mv88e6xxx_port_set_duplex,
3539         .port_set_speed = mv88e6185_port_set_speed,
3540         .port_tag_remap = mv88e6095_port_tag_remap,
3541         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
3542         .port_set_egress_unknowns = mv88e6351_port_set_egress_unknowns,
3543         .port_set_ether_type = mv88e6351_port_set_ether_type,
3544         .port_jumbo_config = mv88e6165_port_jumbo_config,
3545         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
3546         .port_pause_config = mv88e6097_port_pause_config,
3547         .stats_snapshot = mv88e6320_g1_stats_snapshot,
3548         .stats_get_sset_count = mv88e6320_stats_get_sset_count,
3549         .stats_get_strings = mv88e6320_stats_get_strings,
3550         .stats_get_stats = mv88e6320_stats_get_stats,
3551         .g1_set_cpu_port = mv88e6095_g1_set_cpu_port,
3552         .g1_set_egress_port = mv88e6095_g1_set_egress_port,
3553         .mgmt_rsvd2cpu = mv88e6095_g2_mgmt_rsvd2cpu,
3554         .reset = mv88e6352_g1_reset,
3555 };
3556
3557 static const struct mv88e6xxx_ops mv88e6321_ops = {
3558         /* MV88E6XXX_FAMILY_6321 */
3559         .get_eeprom = mv88e6xxx_g2_get_eeprom16,
3560         .set_eeprom = mv88e6xxx_g2_set_eeprom16,
3561         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
3562         .phy_read = mv88e6xxx_g2_smi_phy_read,
3563         .phy_write = mv88e6xxx_g2_smi_phy_write,
3564         .port_set_link = mv88e6xxx_port_set_link,
3565         .port_set_duplex = mv88e6xxx_port_set_duplex,
3566         .port_set_speed = mv88e6185_port_set_speed,
3567         .port_tag_remap = mv88e6095_port_tag_remap,
3568         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
3569         .port_set_egress_unknowns = mv88e6351_port_set_egress_unknowns,
3570         .port_set_ether_type = mv88e6351_port_set_ether_type,
3571         .port_jumbo_config = mv88e6165_port_jumbo_config,
3572         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
3573         .port_pause_config = mv88e6097_port_pause_config,
3574         .stats_snapshot = mv88e6320_g1_stats_snapshot,
3575         .stats_get_sset_count = mv88e6320_stats_get_sset_count,
3576         .stats_get_strings = mv88e6320_stats_get_strings,
3577         .stats_get_stats = mv88e6320_stats_get_stats,
3578         .g1_set_cpu_port = mv88e6095_g1_set_cpu_port,
3579         .g1_set_egress_port = mv88e6095_g1_set_egress_port,
3580         .reset = mv88e6352_g1_reset,
3581 };
3582
3583 static const struct mv88e6xxx_ops mv88e6350_ops = {
3584         /* MV88E6XXX_FAMILY_6351 */
3585         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
3586         .phy_read = mv88e6xxx_g2_smi_phy_read,
3587         .phy_write = mv88e6xxx_g2_smi_phy_write,
3588         .port_set_link = mv88e6xxx_port_set_link,
3589         .port_set_duplex = mv88e6xxx_port_set_duplex,
3590         .port_set_rgmii_delay = mv88e6352_port_set_rgmii_delay,
3591         .port_set_speed = mv88e6185_port_set_speed,
3592         .port_tag_remap = mv88e6095_port_tag_remap,
3593         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
3594         .port_set_egress_unknowns = mv88e6351_port_set_egress_unknowns,
3595         .port_set_ether_type = mv88e6351_port_set_ether_type,
3596         .port_jumbo_config = mv88e6165_port_jumbo_config,
3597         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
3598         .port_pause_config = mv88e6097_port_pause_config,
3599         .stats_snapshot = mv88e6320_g1_stats_snapshot,
3600         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
3601         .stats_get_strings = mv88e6095_stats_get_strings,
3602         .stats_get_stats = mv88e6095_stats_get_stats,
3603         .g1_set_cpu_port = mv88e6095_g1_set_cpu_port,
3604         .g1_set_egress_port = mv88e6095_g1_set_egress_port,
3605         .mgmt_rsvd2cpu = mv88e6095_g2_mgmt_rsvd2cpu,
3606         .reset = mv88e6352_g1_reset,
3607 };
3608
3609 static const struct mv88e6xxx_ops mv88e6351_ops = {
3610         /* MV88E6XXX_FAMILY_6351 */
3611         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
3612         .phy_read = mv88e6xxx_g2_smi_phy_read,
3613         .phy_write = mv88e6xxx_g2_smi_phy_write,
3614         .port_set_link = mv88e6xxx_port_set_link,
3615         .port_set_duplex = mv88e6xxx_port_set_duplex,
3616         .port_set_rgmii_delay = mv88e6352_port_set_rgmii_delay,
3617         .port_set_speed = mv88e6185_port_set_speed,
3618         .port_tag_remap = mv88e6095_port_tag_remap,
3619         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
3620         .port_set_egress_unknowns = mv88e6351_port_set_egress_unknowns,
3621         .port_set_ether_type = mv88e6351_port_set_ether_type,
3622         .port_jumbo_config = mv88e6165_port_jumbo_config,
3623         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
3624         .port_pause_config = mv88e6097_port_pause_config,
3625         .stats_snapshot = mv88e6320_g1_stats_snapshot,
3626         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
3627         .stats_get_strings = mv88e6095_stats_get_strings,
3628         .stats_get_stats = mv88e6095_stats_get_stats,
3629         .g1_set_cpu_port = mv88e6095_g1_set_cpu_port,
3630         .g1_set_egress_port = mv88e6095_g1_set_egress_port,
3631         .mgmt_rsvd2cpu = mv88e6095_g2_mgmt_rsvd2cpu,
3632         .reset = mv88e6352_g1_reset,
3633 };
3634
3635 static const struct mv88e6xxx_ops mv88e6352_ops = {
3636         /* MV88E6XXX_FAMILY_6352 */
3637         .get_eeprom = mv88e6xxx_g2_get_eeprom16,
3638         .set_eeprom = mv88e6xxx_g2_set_eeprom16,
3639         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
3640         .phy_read = mv88e6xxx_g2_smi_phy_read,
3641         .phy_write = mv88e6xxx_g2_smi_phy_write,
3642         .port_set_link = mv88e6xxx_port_set_link,
3643         .port_set_duplex = mv88e6xxx_port_set_duplex,
3644         .port_set_rgmii_delay = mv88e6352_port_set_rgmii_delay,
3645         .port_set_speed = mv88e6352_port_set_speed,
3646         .port_tag_remap = mv88e6095_port_tag_remap,
3647         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
3648         .port_set_egress_unknowns = mv88e6351_port_set_egress_unknowns,
3649         .port_set_ether_type = mv88e6351_port_set_ether_type,
3650         .port_jumbo_config = mv88e6165_port_jumbo_config,
3651         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
3652         .port_pause_config = mv88e6097_port_pause_config,
3653         .stats_snapshot = mv88e6320_g1_stats_snapshot,
3654         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
3655         .stats_get_strings = mv88e6095_stats_get_strings,
3656         .stats_get_stats = mv88e6095_stats_get_stats,
3657         .g1_set_cpu_port = mv88e6095_g1_set_cpu_port,
3658         .g1_set_egress_port = mv88e6095_g1_set_egress_port,
3659         .mgmt_rsvd2cpu = mv88e6095_g2_mgmt_rsvd2cpu,
3660         .reset = mv88e6352_g1_reset,
3661 };
3662
3663 static const struct mv88e6xxx_ops mv88e6390_ops = {
3664         /* MV88E6XXX_FAMILY_6390 */
3665         .get_eeprom = mv88e6xxx_g2_get_eeprom8,
3666         .set_eeprom = mv88e6xxx_g2_set_eeprom8,
3667         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
3668         .phy_read = mv88e6xxx_g2_smi_phy_read,
3669         .phy_write = mv88e6xxx_g2_smi_phy_write,
3670         .port_set_link = mv88e6xxx_port_set_link,
3671         .port_set_duplex = mv88e6xxx_port_set_duplex,
3672         .port_set_rgmii_delay = mv88e6390_port_set_rgmii_delay,
3673         .port_set_speed = mv88e6390_port_set_speed,
3674         .port_tag_remap = mv88e6390_port_tag_remap,
3675         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
3676         .port_set_egress_unknowns = mv88e6351_port_set_egress_unknowns,
3677         .port_set_ether_type = mv88e6351_port_set_ether_type,
3678         .port_jumbo_config = mv88e6165_port_jumbo_config,
3679         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
3680         .port_pause_config = mv88e6390_port_pause_config,
3681         .stats_snapshot = mv88e6390_g1_stats_snapshot,
3682         .stats_set_histogram = mv88e6390_g1_stats_set_histogram,
3683         .stats_get_sset_count = mv88e6320_stats_get_sset_count,
3684         .stats_get_strings = mv88e6320_stats_get_strings,
3685         .stats_get_stats = mv88e6390_stats_get_stats,
3686         .g1_set_cpu_port = mv88e6390_g1_set_cpu_port,
3687         .g1_set_egress_port = mv88e6390_g1_set_egress_port,
3688         .mgmt_rsvd2cpu = mv88e6390_g1_mgmt_rsvd2cpu,
3689         .reset = mv88e6352_g1_reset,
3690 };
3691
3692 static const struct mv88e6xxx_ops mv88e6390x_ops = {
3693         /* MV88E6XXX_FAMILY_6390 */
3694         .get_eeprom = mv88e6xxx_g2_get_eeprom8,
3695         .set_eeprom = mv88e6xxx_g2_set_eeprom8,
3696         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
3697         .phy_read = mv88e6xxx_g2_smi_phy_read,
3698         .phy_write = mv88e6xxx_g2_smi_phy_write,
3699         .port_set_link = mv88e6xxx_port_set_link,
3700         .port_set_duplex = mv88e6xxx_port_set_duplex,
3701         .port_set_rgmii_delay = mv88e6390_port_set_rgmii_delay,
3702         .port_set_speed = mv88e6390x_port_set_speed,
3703         .port_tag_remap = mv88e6390_port_tag_remap,
3704         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
3705         .port_set_egress_unknowns = mv88e6351_port_set_egress_unknowns,
3706         .port_set_ether_type = mv88e6351_port_set_ether_type,
3707         .port_jumbo_config = mv88e6165_port_jumbo_config,
3708         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
3709         .port_pause_config = mv88e6390_port_pause_config,
3710         .stats_snapshot = mv88e6390_g1_stats_snapshot,
3711         .stats_set_histogram = mv88e6390_g1_stats_set_histogram,
3712         .stats_get_sset_count = mv88e6320_stats_get_sset_count,
3713         .stats_get_strings = mv88e6320_stats_get_strings,
3714         .stats_get_stats = mv88e6390_stats_get_stats,
3715         .g1_set_cpu_port = mv88e6390_g1_set_cpu_port,
3716         .g1_set_egress_port = mv88e6390_g1_set_egress_port,
3717         .mgmt_rsvd2cpu = mv88e6390_g1_mgmt_rsvd2cpu,
3718         .reset = mv88e6352_g1_reset,
3719 };
3720
3721 static const struct mv88e6xxx_ops mv88e6391_ops = {
3722         /* MV88E6XXX_FAMILY_6390 */
3723         .get_eeprom = mv88e6xxx_g2_get_eeprom8,
3724         .set_eeprom = mv88e6xxx_g2_set_eeprom8,
3725         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
3726         .phy_read = mv88e6xxx_g2_smi_phy_read,
3727         .phy_write = mv88e6xxx_g2_smi_phy_write,
3728         .port_set_link = mv88e6xxx_port_set_link,
3729         .port_set_duplex = mv88e6xxx_port_set_duplex,
3730         .port_set_rgmii_delay = mv88e6390_port_set_rgmii_delay,
3731         .port_set_speed = mv88e6390_port_set_speed,
3732         .port_tag_remap = mv88e6390_port_tag_remap,
3733         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
3734         .port_set_egress_unknowns = mv88e6351_port_set_egress_unknowns,
3735         .port_set_ether_type = mv88e6351_port_set_ether_type,
3736         .port_pause_config = mv88e6390_port_pause_config,
3737         .stats_snapshot = mv88e6390_g1_stats_snapshot,
3738         .stats_set_histogram = mv88e6390_g1_stats_set_histogram,
3739         .stats_get_sset_count = mv88e6320_stats_get_sset_count,
3740         .stats_get_strings = mv88e6320_stats_get_strings,
3741         .stats_get_stats = mv88e6390_stats_get_stats,
3742         .g1_set_cpu_port = mv88e6390_g1_set_cpu_port,
3743         .g1_set_egress_port = mv88e6390_g1_set_egress_port,
3744         .mgmt_rsvd2cpu = mv88e6390_g1_mgmt_rsvd2cpu,
3745         .reset = mv88e6352_g1_reset,
3746 };
3747
3748 static int mv88e6xxx_verify_madatory_ops(struct mv88e6xxx_chip *chip,
3749                                          const struct mv88e6xxx_ops *ops)
3750 {
3751         if (!ops->port_set_frame_mode) {
3752                 dev_err(chip->dev, "Missing port_set_frame_mode");
3753                 return -EINVAL;
3754         }
3755
3756         if (!ops->port_set_egress_unknowns) {
3757                 dev_err(chip->dev, "Missing port_set_egress_mode");
3758                 return -EINVAL;
3759         }
3760
3761         return 0;
3762 }
3763
3764 static const struct mv88e6xxx_info mv88e6xxx_table[] = {
3765         [MV88E6085] = {
3766                 .prod_num = PORT_SWITCH_ID_PROD_NUM_6085,
3767                 .family = MV88E6XXX_FAMILY_6097,
3768                 .name = "Marvell 88E6085",
3769                 .num_databases = 4096,
3770                 .num_ports = 10,
3771                 .port_base_addr = 0x10,
3772                 .global1_addr = 0x1b,
3773                 .age_time_coeff = 15000,
3774                 .g1_irqs = 8,
3775                 .tag_protocol = DSA_TAG_PROTO_DSA,
3776                 .flags = MV88E6XXX_FLAGS_FAMILY_6097,
3777                 .ops = &mv88e6085_ops,
3778         },
3779
3780         [MV88E6095] = {
3781                 .prod_num = PORT_SWITCH_ID_PROD_NUM_6095,
3782                 .family = MV88E6XXX_FAMILY_6095,
3783                 .name = "Marvell 88E6095/88E6095F",
3784                 .num_databases = 256,
3785                 .num_ports = 11,
3786                 .port_base_addr = 0x10,
3787                 .global1_addr = 0x1b,
3788                 .age_time_coeff = 15000,
3789                 .g1_irqs = 8,
3790                 .tag_protocol = DSA_TAG_PROTO_DSA,
3791                 .flags = MV88E6XXX_FLAGS_FAMILY_6095,
3792                 .ops = &mv88e6095_ops,
3793         },
3794
3795         [MV88E6097] = {
3796                 .prod_num = PORT_SWITCH_ID_PROD_NUM_6097,
3797                 .family = MV88E6XXX_FAMILY_6097,
3798                 .name = "Marvell 88E6097/88E6097F",
3799                 .num_databases = 4096,
3800                 .num_ports = 11,
3801                 .port_base_addr = 0x10,
3802                 .global1_addr = 0x1b,
3803                 .age_time_coeff = 15000,
3804                 .g1_irqs = 8,
3805                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3806                 .flags = MV88E6XXX_FLAGS_FAMILY_6097,
3807                 .ops = &mv88e6097_ops,
3808         },
3809
3810         [MV88E6123] = {
3811                 .prod_num = PORT_SWITCH_ID_PROD_NUM_6123,
3812                 .family = MV88E6XXX_FAMILY_6165,
3813                 .name = "Marvell 88E6123",
3814                 .num_databases = 4096,
3815                 .num_ports = 3,
3816                 .port_base_addr = 0x10,
3817                 .global1_addr = 0x1b,
3818                 .age_time_coeff = 15000,
3819                 .g1_irqs = 9,
3820                 .tag_protocol = DSA_TAG_PROTO_DSA,
3821                 .flags = MV88E6XXX_FLAGS_FAMILY_6165,
3822                 .ops = &mv88e6123_ops,
3823         },
3824
3825         [MV88E6131] = {
3826                 .prod_num = PORT_SWITCH_ID_PROD_NUM_6131,
3827                 .family = MV88E6XXX_FAMILY_6185,
3828                 .name = "Marvell 88E6131",
3829                 .num_databases = 256,
3830                 .num_ports = 8,
3831                 .port_base_addr = 0x10,
3832                 .global1_addr = 0x1b,
3833                 .age_time_coeff = 15000,
3834                 .g1_irqs = 9,
3835                 .tag_protocol = DSA_TAG_PROTO_DSA,
3836                 .flags = MV88E6XXX_FLAGS_FAMILY_6185,
3837                 .ops = &mv88e6131_ops,
3838         },
3839
3840         [MV88E6161] = {
3841                 .prod_num = PORT_SWITCH_ID_PROD_NUM_6161,
3842                 .family = MV88E6XXX_FAMILY_6165,
3843                 .name = "Marvell 88E6161",
3844                 .num_databases = 4096,
3845                 .num_ports = 6,
3846                 .port_base_addr = 0x10,
3847                 .global1_addr = 0x1b,
3848                 .age_time_coeff = 15000,
3849                 .g1_irqs = 9,
3850                 .tag_protocol = DSA_TAG_PROTO_DSA,
3851                 .flags = MV88E6XXX_FLAGS_FAMILY_6165,
3852                 .ops = &mv88e6161_ops,
3853         },
3854
3855         [MV88E6165] = {
3856                 .prod_num = PORT_SWITCH_ID_PROD_NUM_6165,
3857                 .family = MV88E6XXX_FAMILY_6165,
3858                 .name = "Marvell 88E6165",
3859                 .num_databases = 4096,
3860                 .num_ports = 6,
3861                 .port_base_addr = 0x10,
3862                 .global1_addr = 0x1b,
3863                 .age_time_coeff = 15000,
3864                 .g1_irqs = 9,
3865                 .tag_protocol = DSA_TAG_PROTO_DSA,
3866                 .flags = MV88E6XXX_FLAGS_FAMILY_6165,
3867                 .ops = &mv88e6165_ops,
3868         },
3869
3870         [MV88E6171] = {
3871                 .prod_num = PORT_SWITCH_ID_PROD_NUM_6171,
3872                 .family = MV88E6XXX_FAMILY_6351,
3873                 .name = "Marvell 88E6171",
3874                 .num_databases = 4096,
3875                 .num_ports = 7,
3876                 .port_base_addr = 0x10,
3877                 .global1_addr = 0x1b,
3878                 .age_time_coeff = 15000,
3879                 .g1_irqs = 9,
3880                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3881                 .flags = MV88E6XXX_FLAGS_FAMILY_6351,
3882                 .ops = &mv88e6171_ops,
3883         },
3884
3885         [MV88E6172] = {
3886                 .prod_num = PORT_SWITCH_ID_PROD_NUM_6172,
3887                 .family = MV88E6XXX_FAMILY_6352,
3888                 .name = "Marvell 88E6172",
3889                 .num_databases = 4096,
3890                 .num_ports = 7,
3891                 .port_base_addr = 0x10,
3892                 .global1_addr = 0x1b,
3893                 .age_time_coeff = 15000,
3894                 .g1_irqs = 9,
3895                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3896                 .flags = MV88E6XXX_FLAGS_FAMILY_6352,
3897                 .ops = &mv88e6172_ops,
3898         },
3899
3900         [MV88E6175] = {
3901                 .prod_num = PORT_SWITCH_ID_PROD_NUM_6175,
3902                 .family = MV88E6XXX_FAMILY_6351,
3903                 .name = "Marvell 88E6175",
3904                 .num_databases = 4096,
3905                 .num_ports = 7,
3906                 .port_base_addr = 0x10,
3907                 .global1_addr = 0x1b,
3908                 .age_time_coeff = 15000,
3909                 .g1_irqs = 9,
3910                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3911                 .flags = MV88E6XXX_FLAGS_FAMILY_6351,
3912                 .ops = &mv88e6175_ops,
3913         },
3914
3915         [MV88E6176] = {
3916                 .prod_num = PORT_SWITCH_ID_PROD_NUM_6176,
3917                 .family = MV88E6XXX_FAMILY_6352,
3918                 .name = "Marvell 88E6176",
3919                 .num_databases = 4096,
3920                 .num_ports = 7,
3921                 .port_base_addr = 0x10,
3922                 .global1_addr = 0x1b,
3923                 .age_time_coeff = 15000,
3924                 .g1_irqs = 9,
3925                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3926                 .flags = MV88E6XXX_FLAGS_FAMILY_6352,
3927                 .ops = &mv88e6176_ops,
3928         },
3929
3930         [MV88E6185] = {
3931                 .prod_num = PORT_SWITCH_ID_PROD_NUM_6185,
3932                 .family = MV88E6XXX_FAMILY_6185,
3933                 .name = "Marvell 88E6185",
3934                 .num_databases = 256,
3935                 .num_ports = 10,
3936                 .port_base_addr = 0x10,
3937                 .global1_addr = 0x1b,
3938                 .age_time_coeff = 15000,
3939                 .g1_irqs = 8,
3940                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3941                 .flags = MV88E6XXX_FLAGS_FAMILY_6185,
3942                 .ops = &mv88e6185_ops,
3943         },
3944
3945         [MV88E6190] = {
3946                 .prod_num = PORT_SWITCH_ID_PROD_NUM_6190,
3947                 .family = MV88E6XXX_FAMILY_6390,
3948                 .name = "Marvell 88E6190",
3949                 .num_databases = 4096,
3950                 .num_ports = 11,        /* 10 + Z80 */
3951                 .port_base_addr = 0x0,
3952                 .global1_addr = 0x1b,
3953                 .tag_protocol = DSA_TAG_PROTO_DSA,
3954                 .age_time_coeff = 15000,
3955                 .g1_irqs = 9,
3956                 .flags = MV88E6XXX_FLAGS_FAMILY_6390,
3957                 .ops = &mv88e6190_ops,
3958         },
3959
3960         [MV88E6190X] = {
3961                 .prod_num = PORT_SWITCH_ID_PROD_NUM_6190X,
3962                 .family = MV88E6XXX_FAMILY_6390,
3963                 .name = "Marvell 88E6190X",
3964                 .num_databases = 4096,
3965                 .num_ports = 11,        /* 10 + Z80 */
3966                 .port_base_addr = 0x0,
3967                 .global1_addr = 0x1b,
3968                 .age_time_coeff = 15000,
3969                 .g1_irqs = 9,
3970                 .tag_protocol = DSA_TAG_PROTO_DSA,
3971                 .flags = MV88E6XXX_FLAGS_FAMILY_6390,
3972                 .ops = &mv88e6190x_ops,
3973         },
3974
3975         [MV88E6191] = {
3976                 .prod_num = PORT_SWITCH_ID_PROD_NUM_6191,
3977                 .family = MV88E6XXX_FAMILY_6390,
3978                 .name = "Marvell 88E6191",
3979                 .num_databases = 4096,
3980                 .num_ports = 11,        /* 10 + Z80 */
3981                 .port_base_addr = 0x0,
3982                 .global1_addr = 0x1b,
3983                 .age_time_coeff = 15000,
3984                 .g1_irqs = 9,
3985                 .tag_protocol = DSA_TAG_PROTO_DSA,
3986                 .flags = MV88E6XXX_FLAGS_FAMILY_6390,
3987                 .ops = &mv88e6391_ops,
3988         },
3989
3990         [MV88E6240] = {
3991                 .prod_num = PORT_SWITCH_ID_PROD_NUM_6240,
3992                 .family = MV88E6XXX_FAMILY_6352,
3993                 .name = "Marvell 88E6240",
3994                 .num_databases = 4096,
3995                 .num_ports = 7,
3996                 .port_base_addr = 0x10,
3997                 .global1_addr = 0x1b,
3998                 .age_time_coeff = 15000,
3999                 .g1_irqs = 9,
4000                 .tag_protocol = DSA_TAG_PROTO_EDSA,
4001                 .flags = MV88E6XXX_FLAGS_FAMILY_6352,
4002                 .ops = &mv88e6240_ops,
4003         },
4004
4005         [MV88E6290] = {
4006                 .prod_num = PORT_SWITCH_ID_PROD_NUM_6290,
4007                 .family = MV88E6XXX_FAMILY_6390,
4008                 .name = "Marvell 88E6290",
4009                 .num_databases = 4096,
4010                 .num_ports = 11,        /* 10 + Z80 */
4011                 .port_base_addr = 0x0,
4012                 .global1_addr = 0x1b,
4013                 .age_time_coeff = 15000,
4014                 .g1_irqs = 9,
4015                 .tag_protocol = DSA_TAG_PROTO_DSA,
4016                 .flags = MV88E6XXX_FLAGS_FAMILY_6390,
4017                 .ops = &mv88e6290_ops,
4018         },
4019
4020         [MV88E6320] = {
4021                 .prod_num = PORT_SWITCH_ID_PROD_NUM_6320,
4022                 .family = MV88E6XXX_FAMILY_6320,
4023                 .name = "Marvell 88E6320",
4024                 .num_databases = 4096,
4025                 .num_ports = 7,
4026                 .port_base_addr = 0x10,
4027                 .global1_addr = 0x1b,
4028                 .age_time_coeff = 15000,
4029                 .g1_irqs = 8,
4030                 .tag_protocol = DSA_TAG_PROTO_EDSA,
4031                 .flags = MV88E6XXX_FLAGS_FAMILY_6320,
4032                 .ops = &mv88e6320_ops,
4033         },
4034
4035         [MV88E6321] = {
4036                 .prod_num = PORT_SWITCH_ID_PROD_NUM_6321,
4037                 .family = MV88E6XXX_FAMILY_6320,
4038                 .name = "Marvell 88E6321",
4039                 .num_databases = 4096,
4040                 .num_ports = 7,
4041                 .port_base_addr = 0x10,
4042                 .global1_addr = 0x1b,
4043                 .age_time_coeff = 15000,
4044                 .g1_irqs = 8,
4045                 .tag_protocol = DSA_TAG_PROTO_EDSA,
4046                 .flags = MV88E6XXX_FLAGS_FAMILY_6320,
4047                 .ops = &mv88e6321_ops,
4048         },
4049
4050         [MV88E6350] = {
4051                 .prod_num = PORT_SWITCH_ID_PROD_NUM_6350,
4052                 .family = MV88E6XXX_FAMILY_6351,
4053                 .name = "Marvell 88E6350",
4054                 .num_databases = 4096,
4055                 .num_ports = 7,
4056                 .port_base_addr = 0x10,
4057                 .global1_addr = 0x1b,
4058                 .age_time_coeff = 15000,
4059                 .g1_irqs = 9,
4060                 .tag_protocol = DSA_TAG_PROTO_EDSA,
4061                 .flags = MV88E6XXX_FLAGS_FAMILY_6351,
4062                 .ops = &mv88e6350_ops,
4063         },
4064
4065         [MV88E6351] = {
4066                 .prod_num = PORT_SWITCH_ID_PROD_NUM_6351,
4067                 .family = MV88E6XXX_FAMILY_6351,
4068                 .name = "Marvell 88E6351",
4069                 .num_databases = 4096,
4070                 .num_ports = 7,
4071                 .port_base_addr = 0x10,
4072                 .global1_addr = 0x1b,
4073                 .age_time_coeff = 15000,
4074                 .g1_irqs = 9,
4075                 .tag_protocol = DSA_TAG_PROTO_EDSA,
4076                 .flags = MV88E6XXX_FLAGS_FAMILY_6351,
4077                 .ops = &mv88e6351_ops,
4078         },
4079
4080         [MV88E6352] = {
4081                 .prod_num = PORT_SWITCH_ID_PROD_NUM_6352,
4082                 .family = MV88E6XXX_FAMILY_6352,
4083                 .name = "Marvell 88E6352",
4084                 .num_databases = 4096,
4085                 .num_ports = 7,
4086                 .port_base_addr = 0x10,
4087                 .global1_addr = 0x1b,
4088                 .age_time_coeff = 15000,
4089                 .g1_irqs = 9,
4090                 .tag_protocol = DSA_TAG_PROTO_EDSA,
4091                 .flags = MV88E6XXX_FLAGS_FAMILY_6352,
4092                 .ops = &mv88e6352_ops,
4093         },
4094         [MV88E6390] = {
4095                 .prod_num = PORT_SWITCH_ID_PROD_NUM_6390,
4096                 .family = MV88E6XXX_FAMILY_6390,
4097                 .name = "Marvell 88E6390",
4098                 .num_databases = 4096,
4099                 .num_ports = 11,        /* 10 + Z80 */
4100                 .port_base_addr = 0x0,
4101                 .global1_addr = 0x1b,
4102                 .age_time_coeff = 15000,
4103                 .g1_irqs = 9,
4104                 .tag_protocol = DSA_TAG_PROTO_DSA,
4105                 .flags = MV88E6XXX_FLAGS_FAMILY_6390,
4106                 .ops = &mv88e6390_ops,
4107         },
4108         [MV88E6390X] = {
4109                 .prod_num = PORT_SWITCH_ID_PROD_NUM_6390X,
4110                 .family = MV88E6XXX_FAMILY_6390,
4111                 .name = "Marvell 88E6390X",
4112                 .num_databases = 4096,
4113                 .num_ports = 11,        /* 10 + Z80 */
4114                 .port_base_addr = 0x0,
4115                 .global1_addr = 0x1b,
4116                 .age_time_coeff = 15000,
4117                 .g1_irqs = 9,
4118                 .tag_protocol = DSA_TAG_PROTO_DSA,
4119                 .flags = MV88E6XXX_FLAGS_FAMILY_6390,
4120                 .ops = &mv88e6390x_ops,
4121         },
4122 };
4123
4124 static const struct mv88e6xxx_info *mv88e6xxx_lookup_info(unsigned int prod_num)
4125 {
4126         int i;
4127
4128         for (i = 0; i < ARRAY_SIZE(mv88e6xxx_table); ++i)
4129                 if (mv88e6xxx_table[i].prod_num == prod_num)
4130                         return &mv88e6xxx_table[i];
4131
4132         return NULL;
4133 }
4134
4135 static int mv88e6xxx_detect(struct mv88e6xxx_chip *chip)
4136 {
4137         const struct mv88e6xxx_info *info;
4138         unsigned int prod_num, rev;
4139         u16 id;
4140         int err;
4141
4142         mutex_lock(&chip->reg_lock);
4143         err = mv88e6xxx_port_read(chip, 0, PORT_SWITCH_ID, &id);
4144         mutex_unlock(&chip->reg_lock);
4145         if (err)
4146                 return err;
4147
4148         prod_num = (id & 0xfff0) >> 4;
4149         rev = id & 0x000f;
4150
4151         info = mv88e6xxx_lookup_info(prod_num);
4152         if (!info)
4153                 return -ENODEV;
4154
4155         /* Update the compatible info with the probed one */
4156         chip->info = info;
4157
4158         err = mv88e6xxx_g2_require(chip);
4159         if (err)
4160                 return err;
4161
4162         dev_info(chip->dev, "switch 0x%x detected: %s, revision %u\n",
4163                  chip->info->prod_num, chip->info->name, rev);
4164
4165         return 0;
4166 }
4167
4168 static struct mv88e6xxx_chip *mv88e6xxx_alloc_chip(struct device *dev)
4169 {
4170         struct mv88e6xxx_chip *chip;
4171
4172         chip = devm_kzalloc(dev, sizeof(*chip), GFP_KERNEL);
4173         if (!chip)
4174                 return NULL;
4175
4176         chip->dev = dev;
4177
4178         mutex_init(&chip->reg_lock);
4179         INIT_LIST_HEAD(&chip->mdios);
4180
4181         return chip;
4182 }
4183
4184 static void mv88e6xxx_phy_init(struct mv88e6xxx_chip *chip)
4185 {
4186         if (chip->info->ops->ppu_enable && chip->info->ops->ppu_disable)
4187                 mv88e6xxx_ppu_state_init(chip);
4188 }
4189
4190 static void mv88e6xxx_phy_destroy(struct mv88e6xxx_chip *chip)
4191 {
4192         if (chip->info->ops->ppu_enable && chip->info->ops->ppu_disable)
4193                 mv88e6xxx_ppu_state_destroy(chip);
4194 }
4195
4196 static int mv88e6xxx_smi_init(struct mv88e6xxx_chip *chip,
4197                               struct mii_bus *bus, int sw_addr)
4198 {
4199         if (sw_addr == 0)
4200                 chip->smi_ops = &mv88e6xxx_smi_single_chip_ops;
4201         else if (mv88e6xxx_has(chip, MV88E6XXX_FLAGS_MULTI_CHIP))
4202                 chip->smi_ops = &mv88e6xxx_smi_multi_chip_ops;
4203         else
4204                 return -EINVAL;
4205
4206         chip->bus = bus;
4207         chip->sw_addr = sw_addr;
4208
4209         return 0;
4210 }
4211
4212 static enum dsa_tag_protocol mv88e6xxx_get_tag_protocol(struct dsa_switch *ds)
4213 {
4214         struct mv88e6xxx_chip *chip = ds->priv;
4215
4216         return chip->info->tag_protocol;
4217 }
4218
4219 static const char *mv88e6xxx_drv_probe(struct device *dsa_dev,
4220                                        struct device *host_dev, int sw_addr,
4221                                        void **priv)
4222 {
4223         struct mv88e6xxx_chip *chip;
4224         struct mii_bus *bus;
4225         int err;
4226
4227         bus = dsa_host_dev_to_mii_bus(host_dev);
4228         if (!bus)
4229                 return NULL;
4230
4231         chip = mv88e6xxx_alloc_chip(dsa_dev);
4232         if (!chip)
4233                 return NULL;
4234
4235         /* Legacy SMI probing will only support chips similar to 88E6085 */
4236         chip->info = &mv88e6xxx_table[MV88E6085];
4237
4238         err = mv88e6xxx_smi_init(chip, bus, sw_addr);
4239         if (err)
4240                 goto free;
4241
4242         err = mv88e6xxx_detect(chip);
4243         if (err)
4244                 goto free;
4245
4246         mutex_lock(&chip->reg_lock);
4247         err = mv88e6xxx_switch_reset(chip);
4248         mutex_unlock(&chip->reg_lock);
4249         if (err)
4250                 goto free;
4251
4252         mv88e6xxx_phy_init(chip);
4253
4254         err = mv88e6xxx_mdios_register(chip, NULL);
4255         if (err)
4256                 goto free;
4257
4258         *priv = chip;
4259
4260         return chip->info->name;
4261 free:
4262         devm_kfree(dsa_dev, chip);
4263
4264         return NULL;
4265 }
4266
4267 static int mv88e6xxx_port_mdb_prepare(struct dsa_switch *ds, int port,
4268                                       const struct switchdev_obj_port_mdb *mdb,
4269                                       struct switchdev_trans *trans)
4270 {
4271         /* We don't need any dynamic resource from the kernel (yet),
4272          * so skip the prepare phase.
4273          */
4274
4275         return 0;
4276 }
4277
4278 static void mv88e6xxx_port_mdb_add(struct dsa_switch *ds, int port,
4279                                    const struct switchdev_obj_port_mdb *mdb,
4280                                    struct switchdev_trans *trans)
4281 {
4282         struct mv88e6xxx_chip *chip = ds->priv;
4283
4284         mutex_lock(&chip->reg_lock);
4285         if (mv88e6xxx_port_db_load_purge(chip, port, mdb->addr, mdb->vid,
4286                                          GLOBAL_ATU_DATA_STATE_MC_STATIC))
4287                 netdev_err(ds->ports[port].netdev, "failed to load multicast MAC address\n");
4288         mutex_unlock(&chip->reg_lock);
4289 }
4290
4291 static int mv88e6xxx_port_mdb_del(struct dsa_switch *ds, int port,
4292                                   const struct switchdev_obj_port_mdb *mdb)
4293 {
4294         struct mv88e6xxx_chip *chip = ds->priv;
4295         int err;
4296
4297         mutex_lock(&chip->reg_lock);
4298         err = mv88e6xxx_port_db_load_purge(chip, port, mdb->addr, mdb->vid,
4299                                            GLOBAL_ATU_DATA_STATE_UNUSED);
4300         mutex_unlock(&chip->reg_lock);
4301
4302         return err;
4303 }
4304
4305 static int mv88e6xxx_port_mdb_dump(struct dsa_switch *ds, int port,
4306                                    struct switchdev_obj_port_mdb *mdb,
4307                                    int (*cb)(struct switchdev_obj *obj))
4308 {
4309         struct mv88e6xxx_chip *chip = ds->priv;
4310         int err;
4311
4312         mutex_lock(&chip->reg_lock);
4313         err = mv88e6xxx_port_db_dump(chip, port, &mdb->obj, cb);
4314         mutex_unlock(&chip->reg_lock);
4315
4316         return err;
4317 }
4318
4319 static const struct dsa_switch_ops mv88e6xxx_switch_ops = {
4320         .probe                  = mv88e6xxx_drv_probe,
4321         .get_tag_protocol       = mv88e6xxx_get_tag_protocol,
4322         .setup                  = mv88e6xxx_setup,
4323         .set_addr               = mv88e6xxx_set_addr,
4324         .adjust_link            = mv88e6xxx_adjust_link,
4325         .get_strings            = mv88e6xxx_get_strings,
4326         .get_ethtool_stats      = mv88e6xxx_get_ethtool_stats,
4327         .get_sset_count         = mv88e6xxx_get_sset_count,
4328         .set_eee                = mv88e6xxx_set_eee,
4329         .get_eee                = mv88e6xxx_get_eee,
4330         .get_eeprom_len         = mv88e6xxx_get_eeprom_len,
4331         .get_eeprom             = mv88e6xxx_get_eeprom,
4332         .set_eeprom             = mv88e6xxx_set_eeprom,
4333         .get_regs_len           = mv88e6xxx_get_regs_len,
4334         .get_regs               = mv88e6xxx_get_regs,
4335         .set_ageing_time        = mv88e6xxx_set_ageing_time,
4336         .port_bridge_join       = mv88e6xxx_port_bridge_join,
4337         .port_bridge_leave      = mv88e6xxx_port_bridge_leave,
4338         .port_stp_state_set     = mv88e6xxx_port_stp_state_set,
4339         .port_fast_age          = mv88e6xxx_port_fast_age,
4340         .port_vlan_filtering    = mv88e6xxx_port_vlan_filtering,
4341         .port_vlan_prepare      = mv88e6xxx_port_vlan_prepare,
4342         .port_vlan_add          = mv88e6xxx_port_vlan_add,
4343         .port_vlan_del          = mv88e6xxx_port_vlan_del,
4344         .port_vlan_dump         = mv88e6xxx_port_vlan_dump,
4345         .port_fdb_prepare       = mv88e6xxx_port_fdb_prepare,
4346         .port_fdb_add           = mv88e6xxx_port_fdb_add,
4347         .port_fdb_del           = mv88e6xxx_port_fdb_del,
4348         .port_fdb_dump          = mv88e6xxx_port_fdb_dump,
4349         .port_mdb_prepare       = mv88e6xxx_port_mdb_prepare,
4350         .port_mdb_add           = mv88e6xxx_port_mdb_add,
4351         .port_mdb_del           = mv88e6xxx_port_mdb_del,
4352         .port_mdb_dump          = mv88e6xxx_port_mdb_dump,
4353 };
4354
4355 static struct dsa_switch_driver mv88e6xxx_switch_drv = {
4356         .ops                    = &mv88e6xxx_switch_ops,
4357 };
4358
4359 static int mv88e6xxx_register_switch(struct mv88e6xxx_chip *chip,
4360                                      struct device_node *np)
4361 {
4362         struct device *dev = chip->dev;
4363         struct dsa_switch *ds;
4364
4365         ds = devm_kzalloc(dev, sizeof(*ds), GFP_KERNEL);
4366         if (!ds)
4367                 return -ENOMEM;
4368
4369         ds->dev = dev;
4370         ds->priv = chip;
4371         ds->ops = &mv88e6xxx_switch_ops;
4372
4373         dev_set_drvdata(dev, ds);
4374
4375         return dsa_register_switch(ds, np);
4376 }
4377
4378 static void mv88e6xxx_unregister_switch(struct mv88e6xxx_chip *chip)
4379 {
4380         dsa_unregister_switch(chip->ds);
4381 }
4382
4383 static int mv88e6xxx_probe(struct mdio_device *mdiodev)
4384 {
4385         struct device *dev = &mdiodev->dev;
4386         struct device_node *np = dev->of_node;
4387         const struct mv88e6xxx_info *compat_info;
4388         struct mv88e6xxx_chip *chip;
4389         u32 eeprom_len;
4390         int err;
4391
4392         compat_info = of_device_get_match_data(dev);
4393         if (!compat_info)
4394                 return -EINVAL;
4395
4396         chip = mv88e6xxx_alloc_chip(dev);
4397         if (!chip)
4398                 return -ENOMEM;
4399
4400         chip->info = compat_info;
4401
4402         err = mv88e6xxx_verify_madatory_ops(chip, chip->info->ops);
4403         if (err)
4404                 return err;
4405
4406         err = mv88e6xxx_smi_init(chip, mdiodev->bus, mdiodev->addr);
4407         if (err)
4408                 return err;
4409
4410         chip->reset = devm_gpiod_get_optional(dev, "reset", GPIOD_OUT_LOW);
4411         if (IS_ERR(chip->reset))
4412                 return PTR_ERR(chip->reset);
4413
4414         err = mv88e6xxx_detect(chip);
4415         if (err)
4416                 return err;
4417
4418         mv88e6xxx_phy_init(chip);
4419
4420         if (chip->info->ops->get_eeprom &&
4421             !of_property_read_u32(np, "eeprom-length", &eeprom_len))
4422                 chip->eeprom_len = eeprom_len;
4423
4424         mutex_lock(&chip->reg_lock);
4425         err = mv88e6xxx_switch_reset(chip);
4426         mutex_unlock(&chip->reg_lock);
4427         if (err)
4428                 goto out;
4429
4430         chip->irq = of_irq_get(np, 0);
4431         if (chip->irq == -EPROBE_DEFER) {
4432                 err = chip->irq;
4433                 goto out;
4434         }
4435
4436         if (chip->irq > 0) {
4437                 /* Has to be performed before the MDIO bus is created,
4438                  * because the PHYs will link there interrupts to these
4439                  * interrupt controllers
4440                  */
4441                 mutex_lock(&chip->reg_lock);
4442                 err = mv88e6xxx_g1_irq_setup(chip);
4443                 mutex_unlock(&chip->reg_lock);
4444
4445                 if (err)
4446                         goto out;
4447
4448                 if (mv88e6xxx_has(chip, MV88E6XXX_FLAG_G2_INT)) {
4449                         err = mv88e6xxx_g2_irq_setup(chip);
4450                         if (err)
4451                                 goto out_g1_irq;
4452                 }
4453         }
4454
4455         err = mv88e6xxx_mdios_register(chip, np);
4456         if (err)
4457                 goto out_g2_irq;
4458
4459         err = mv88e6xxx_register_switch(chip, np);
4460         if (err)
4461                 goto out_mdio;
4462
4463         return 0;
4464
4465 out_mdio:
4466         mv88e6xxx_mdios_unregister(chip);
4467 out_g2_irq:
4468         if (mv88e6xxx_has(chip, MV88E6XXX_FLAG_G2_INT) && chip->irq > 0)
4469                 mv88e6xxx_g2_irq_free(chip);
4470 out_g1_irq:
4471         if (chip->irq > 0) {
4472                 mutex_lock(&chip->reg_lock);
4473                 mv88e6xxx_g1_irq_free(chip);
4474                 mutex_unlock(&chip->reg_lock);
4475         }
4476 out:
4477         return err;
4478 }
4479
4480 static void mv88e6xxx_remove(struct mdio_device *mdiodev)
4481 {
4482         struct dsa_switch *ds = dev_get_drvdata(&mdiodev->dev);
4483         struct mv88e6xxx_chip *chip = ds->priv;
4484
4485         mv88e6xxx_phy_destroy(chip);
4486         mv88e6xxx_unregister_switch(chip);
4487         mv88e6xxx_mdios_unregister(chip);
4488
4489         if (chip->irq > 0) {
4490                 if (mv88e6xxx_has(chip, MV88E6XXX_FLAG_G2_INT))
4491                         mv88e6xxx_g2_irq_free(chip);
4492                 mv88e6xxx_g1_irq_free(chip);
4493         }
4494 }
4495
4496 static const struct of_device_id mv88e6xxx_of_match[] = {
4497         {
4498                 .compatible = "marvell,mv88e6085",
4499                 .data = &mv88e6xxx_table[MV88E6085],
4500         },
4501         {
4502                 .compatible = "marvell,mv88e6190",
4503                 .data = &mv88e6xxx_table[MV88E6190],
4504         },
4505         { /* sentinel */ },
4506 };
4507
4508 MODULE_DEVICE_TABLE(of, mv88e6xxx_of_match);
4509
4510 static struct mdio_driver mv88e6xxx_driver = {
4511         .probe  = mv88e6xxx_probe,
4512         .remove = mv88e6xxx_remove,
4513         .mdiodrv.driver = {
4514                 .name = "mv88e6085",
4515                 .of_match_table = mv88e6xxx_of_match,
4516         },
4517 };
4518
4519 static int __init mv88e6xxx_init(void)
4520 {
4521         register_switch_driver(&mv88e6xxx_switch_drv);
4522         return mdio_driver_register(&mv88e6xxx_driver);
4523 }
4524 module_init(mv88e6xxx_init);
4525
4526 static void __exit mv88e6xxx_cleanup(void)
4527 {
4528         mdio_driver_unregister(&mv88e6xxx_driver);
4529         unregister_switch_driver(&mv88e6xxx_switch_drv);
4530 }
4531 module_exit(mv88e6xxx_cleanup);
4532
4533 MODULE_AUTHOR("Lennert Buytenhek <buytenh@wantstofly.org>");
4534 MODULE_DESCRIPTION("Driver for Marvell 88E6XXX ethernet switch chips");
4535 MODULE_LICENSE("GPL");