drivers/net/ethernet/chelsio/cxgb4/cxgb4.h

   1 /*
   2  * This file is part of the Chelsio T4 Ethernet driver for Linux.
   3  *
   4  * Copyright (c) 2003-2016 Chelsio Communications, Inc. All rights reserved.
   5  *
   6  * This software is available to you under a choice of one of two
   7  * licenses.  You may choose to be licensed under the terms of the GNU
   8  * General Public License (GPL) Version 2, available from the file
   9  * COPYING in the main directory of this source tree, or the
  10  * OpenIB.org BSD license below:
  11  *
  12  *     Redistribution and use in source and binary forms, with or
  13  *     without modification, are permitted provided that the following
  14  *     conditions are met:
  15  *
  16  *      - Redistributions of source code must retain the above
  17  *        copyright notice, this list of conditions and the following
  18  *        disclaimer.
  19  *
  20  *      - Redistributions in binary form must reproduce the above
  21  *        copyright notice, this list of conditions and the following
  22  *        disclaimer in the documentation and/or other materials
  23  *        provided with the distribution.
  24  *
  25  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  26  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  27  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  28  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  29  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  30  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  31  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  32  * SOFTWARE.
  33  */
  34
  35 #ifndef __CXGB4_H__
  36 #define __CXGB4_H__
  37
  38 #include "t4_hw.h"
  39
  40 #include <linux/bitops.h>
  41 #include <linux/cache.h>
  42 #include <linux/interrupt.h>
  43 #include <linux/list.h>
  44 #include <linux/netdevice.h>
  45 #include <linux/pci.h>
  46 #include <linux/spinlock.h>
  47 #include <linux/timer.h>
  48 #include <linux/vmalloc.h>
  49 #include <linux/etherdevice.h>
  50 #include <linux/net_tstamp.h>
  51 #include <linux/ptp_clock_kernel.h>
  52 #include <linux/ptp_classify.h>
  53 #include <asm/io.h>
  54 #include "t4_chip_type.h"
  55 #include "cxgb4_uld.h"
  56
  57 #define CH_WARN(adap, fmt, ...) dev_warn(adap->pdev_dev, fmt, ## __VA_ARGS__)
  58 extern struct list_head adapter_list;
  59 extern struct mutex uld_mutex;
  60
  61 enum {
  62         MAX_NPORTS      = 4,     /* max # of ports */
  63         SERNUM_LEN      = 24,    /* Serial # length */
  64         EC_LEN          = 16,    /* E/C length */
  65         ID_LEN          = 16,    /* ID length */
  66         PN_LEN          = 16,    /* Part Number length */
  67         MACADDR_LEN     = 12,    /* MAC Address length */
  68 };
  69
  70 enum {
  71         T4_REGMAP_SIZE = (160 * 1024),
  72         T5_REGMAP_SIZE = (332 * 1024),
  73 };
  74
  75 enum {
  76         MEM_EDC0,
  77         MEM_EDC1,
  78         MEM_MC,
  79         MEM_MC0 = MEM_MC,
  80         MEM_MC1
  81 };
  82
  83 enum {
  84         MEMWIN0_APERTURE = 2048,
  85         MEMWIN0_BASE     = 0x1b800,
  86         MEMWIN1_APERTURE = 32768,
  87         MEMWIN1_BASE     = 0x28000,
  88         MEMWIN1_BASE_T5  = 0x52000,
  89         MEMWIN2_APERTURE = 65536,
  90         MEMWIN2_BASE     = 0x30000,
  91         MEMWIN2_APERTURE_T5 = 131072,
  92         MEMWIN2_BASE_T5  = 0x60000,
  93 };
  94
  95 enum dev_master {
  96         MASTER_CANT,
  97         MASTER_MAY,
  98         MASTER_MUST
  99 };
 100
 101 enum dev_state {
 102         DEV_STATE_UNINIT,
 103         DEV_STATE_INIT,
 104         DEV_STATE_ERR
 105 };
 106
 107 enum {
 108         PAUSE_RX      = 1 << 0,
 109         PAUSE_TX      = 1 << 1,
 110         PAUSE_AUTONEG = 1 << 2
 111 };
 112
 113 enum {
 114         FEC_AUTO      = 1 << 0,  /* IEEE 802.3 "automatic" */
 115         FEC_RS        = 1 << 1,  /* Reed-Solomon */
 116         FEC_BASER_RS  = 1 << 2   /* BaseR/Reed-Solomon */
 117 };
 118
 119 struct port_stats {
 120         u64 tx_octets;            /* total # of octets in good frames */
 121         u64 tx_frames;            /* all good frames */
 122         u64 tx_bcast_frames;      /* all broadcast frames */
 123         u64 tx_mcast_frames;      /* all multicast frames */
 124         u64 tx_ucast_frames;      /* all unicast frames */
 125         u64 tx_error_frames;      /* all error frames */
 126
 127         u64 tx_frames_64;         /* # of Tx frames in a particular range */
 128         u64 tx_frames_65_127;
 129         u64 tx_frames_128_255;
 130         u64 tx_frames_256_511;
 131         u64 tx_frames_512_1023;
 132         u64 tx_frames_1024_1518;
 133         u64 tx_frames_1519_max;
 134
 135         u64 tx_drop;              /* # of dropped Tx frames */
 136         u64 tx_pause;             /* # of transmitted pause frames */
 137         u64 tx_ppp0;              /* # of transmitted PPP prio 0 frames */
 138         u64 tx_ppp1;              /* # of transmitted PPP prio 1 frames */
 139         u64 tx_ppp2;              /* # of transmitted PPP prio 2 frames */
 140         u64 tx_ppp3;              /* # of transmitted PPP prio 3 frames */
 141         u64 tx_ppp4;              /* # of transmitted PPP prio 4 frames */
 142         u64 tx_ppp5;              /* # of transmitted PPP prio 5 frames */
 143         u64 tx_ppp6;              /* # of transmitted PPP prio 6 frames */
 144         u64 tx_ppp7;              /* # of transmitted PPP prio 7 frames */
 145
 146         u64 rx_octets;            /* total # of octets in good frames */
 147         u64 rx_frames;            /* all good frames */
 148         u64 rx_bcast_frames;      /* all broadcast frames */
 149         u64 rx_mcast_frames;      /* all multicast frames */
 150         u64 rx_ucast_frames;      /* all unicast frames */
 151         u64 rx_too_long;          /* # of frames exceeding MTU */
 152         u64 rx_jabber;            /* # of jabber frames */
 153         u64 rx_fcs_err;           /* # of received frames with bad FCS */
 154         u64 rx_len_err;           /* # of received frames with length error */
 155         u64 rx_symbol_err;        /* symbol errors */
 156         u64 rx_runt;              /* # of short frames */
 157
 158         u64 rx_frames_64;         /* # of Rx frames in a particular range */
 159         u64 rx_frames_65_127;
 160         u64 rx_frames_128_255;
 161         u64 rx_frames_256_511;
 162         u64 rx_frames_512_1023;
 163         u64 rx_frames_1024_1518;
 164         u64 rx_frames_1519_max;
 165
 166         u64 rx_pause;             /* # of received pause frames */
 167         u64 rx_ppp0;              /* # of received PPP prio 0 frames */
 168         u64 rx_ppp1;              /* # of received PPP prio 1 frames */
 169         u64 rx_ppp2;              /* # of received PPP prio 2 frames */
 170         u64 rx_ppp3;              /* # of received PPP prio 3 frames */
 171         u64 rx_ppp4;              /* # of received PPP prio 4 frames */
 172         u64 rx_ppp5;              /* # of received PPP prio 5 frames */
 173         u64 rx_ppp6;              /* # of received PPP prio 6 frames */
 174         u64 rx_ppp7;              /* # of received PPP prio 7 frames */
 175
 176         u64 rx_ovflow0;           /* drops due to buffer-group 0 overflows */
 177         u64 rx_ovflow1;           /* drops due to buffer-group 1 overflows */
 178         u64 rx_ovflow2;           /* drops due to buffer-group 2 overflows */
 179         u64 rx_ovflow3;           /* drops due to buffer-group 3 overflows */
 180         u64 rx_trunc0;            /* buffer-group 0 truncated packets */
 181         u64 rx_trunc1;            /* buffer-group 1 truncated packets */
 182         u64 rx_trunc2;            /* buffer-group 2 truncated packets */
 183         u64 rx_trunc3;            /* buffer-group 3 truncated packets */
 184 };
 185
 186 struct lb_port_stats {
 187         u64 octets;
 188         u64 frames;
 189         u64 bcast_frames;
 190         u64 mcast_frames;
 191         u64 ucast_frames;
 192         u64 error_frames;
 193
 194         u64 frames_64;
 195         u64 frames_65_127;
 196         u64 frames_128_255;
 197         u64 frames_256_511;
 198         u64 frames_512_1023;
 199         u64 frames_1024_1518;
 200         u64 frames_1519_max;
 201
 202         u64 drop;
 203
 204         u64 ovflow0;
 205         u64 ovflow1;
 206         u64 ovflow2;
 207         u64 ovflow3;
 208         u64 trunc0;
 209         u64 trunc1;
 210         u64 trunc2;
 211         u64 trunc3;
 212 };
 213
 214 struct tp_tcp_stats {
 215         u32 tcp_out_rsts;
 216         u64 tcp_in_segs;
 217         u64 tcp_out_segs;
 218         u64 tcp_retrans_segs;
 219 };
 220
 221 struct tp_usm_stats {
 222         u32 frames;
 223         u32 drops;
 224         u64 octets;
 225 };
 226
 227 struct tp_fcoe_stats {
 228         u32 frames_ddp;
 229         u32 frames_drop;
 230         u64 octets_ddp;
 231 };
 232
 233 struct tp_err_stats {
 234         u32 mac_in_errs[4];
 235         u32 hdr_in_errs[4];
 236         u32 tcp_in_errs[4];
 237         u32 tnl_cong_drops[4];
 238         u32 ofld_chan_drops[4];
 239         u32 tnl_tx_drops[4];
 240         u32 ofld_vlan_drops[4];
 241         u32 tcp6_in_errs[4];
 242         u32 ofld_no_neigh;
 243         u32 ofld_cong_defer;
 244 };
 245
 246 struct tp_cpl_stats {
 247         u32 req[4];
 248         u32 rsp[4];
 249 };
 250
 251 struct tp_rdma_stats {
 252         u32 rqe_dfr_pkt;
 253         u32 rqe_dfr_mod;
 254 };
 255
 256 struct sge_params {
 257         u32 hps;                        /* host page size for our PF/VF */
 258         u32 eq_qpp;                     /* egress queues/page for our PF/VF */
 259         u32 iq_qpp;                     /* egress queues/page for our PF/VF */
 260 };
 261
 262 struct tp_params {
 263         unsigned int tre;            /* log2 of core clocks per TP tick */
 264         unsigned int la_mask;        /* what events are recorded by TP LA */
 265         unsigned short tx_modq_map;  /* TX modulation scheduler queue to */
 266                                      /* channel map */
 267
 268         uint32_t dack_re;            /* DACK timer resolution */
 269         unsigned short tx_modq[NCHAN];  /* channel to modulation queue map */
 270
 271         u32 vlan_pri_map;               /* cached TP_VLAN_PRI_MAP */
 272         u32 ingress_config;             /* cached TP_INGRESS_CONFIG */
 273
 274         /* cached TP_OUT_CONFIG compressed error vector
 275          * and passing outer header info for encapsulated packets.
 276          */
 277         int rx_pkt_encap;
 278
 279         /* TP_VLAN_PRI_MAP Compressed Filter Tuple field offsets.  This is a
 280          * subset of the set of fields which may be present in the Compressed
 281          * Filter Tuple portion of filters and TCP TCB connections.  The
 282          * fields which are present are controlled by the TP_VLAN_PRI_MAP.
 283          * Since a variable number of fields may or may not be present, their
 284          * shifted field positions within the Compressed Filter Tuple may
 285          * vary, or not even be present if the field isn't selected in
 286          * TP_VLAN_PRI_MAP.  Since some of these fields are needed in various
 287          * places we store their offsets here, or a -1 if the field isn't
 288          * present.
 289          */
 290         int vlan_shift;
 291         int vnic_shift;
 292         int port_shift;
 293         int protocol_shift;
 294 };
 295
 296 struct vpd_params {
 297         unsigned int cclk;
 298         u8 ec[EC_LEN + 1];
 299         u8 sn[SERNUM_LEN + 1];
 300         u8 id[ID_LEN + 1];
 301         u8 pn[PN_LEN + 1];
 302         u8 na[MACADDR_LEN + 1];
 303 };
 304
 305 struct pci_params {
 306         unsigned char speed;
 307         unsigned char width;
 308 };
 309
 310 struct devlog_params {
 311         u32 memtype;                    /* which memory (EDC0, EDC1, MC) */
 312         u32 start;                      /* start of log in firmware memory */
 313         u32 size;                       /* size of log */
 314 };
 315
 316 /* Stores chip specific parameters */
 317 struct arch_specific_params {
 318         u8 nchan;
 319         u8 pm_stats_cnt;
 320         u8 cng_ch_bits_log;             /* congestion channel map bits width */
 321         u16 mps_rplc_size;
 322         u16 vfcount;
 323         u32 sge_fl_db;
 324         u16 mps_tcam_size;
 325 };
 326
 327 struct adapter_params {
 328         struct sge_params sge;
 329         struct tp_params  tp;
 330         struct vpd_params vpd;
 331         struct pci_params pci;
 332         struct devlog_params devlog;
 333         enum pcie_memwin drv_memwin;
 334
 335         unsigned int cim_la_size;
 336
 337         unsigned int sf_size;             /* serial flash size in bytes */
 338         unsigned int sf_nsec;             /* # of flash sectors */
 339         unsigned int sf_fw_start;         /* start of FW image in flash */
 340
 341         unsigned int fw_vers;
 342         unsigned int bs_vers;           /* bootstrap version */
 343         unsigned int tp_vers;
 344         unsigned int er_vers;           /* expansion ROM version */
 345         u8 api_vers[7];
 346
 347         unsigned short mtus[NMTUS];
 348         unsigned short a_wnd[NCCTRL_WIN];
 349         unsigned short b_wnd[NCCTRL_WIN];
 350
 351         unsigned char nports;             /* # of ethernet ports */
 352         unsigned char portvec;
 353         enum chip_type chip;               /* chip code */
 354         struct arch_specific_params arch;  /* chip specific params */
 355         unsigned char offload;
 356         unsigned char crypto;           /* HW capability for crypto */
 357
 358         unsigned char bypass;
 359
 360         unsigned int ofldq_wr_cred;
 361         bool ulptx_memwrite_dsgl;          /* use of T5 DSGL allowed */
 362
 363         unsigned int nsched_cls;          /* number of traffic classes */
 364         unsigned int max_ordird_qp;       /* Max read depth per RDMA QP */
 365         unsigned int max_ird_adapter;     /* Max read depth per adapter */
 366         bool fr_nsmr_tpte_wr_support;     /* FW support for FR_NSMR_TPTE_WR */
 367
 368         /* MPS Buffer Group Map[per Port].  Bit i is set if buffer group i is
 369          * used by the Port
 370          */
 371         u8 mps_bg_map[MAX_NPORTS];      /* MPS Buffer Group Map */
 372 };
 373
 374 /* State needed to monitor the forward progress of SGE Ingress DMA activities
 375  * and possible hangs.
 376  */
 377 struct sge_idma_monitor_state {
 378         unsigned int idma_1s_thresh;    /* 1s threshold in Core Clock ticks */
 379         unsigned int idma_stalled[2];   /* synthesized stalled timers in HZ */
 380         unsigned int idma_state[2];     /* IDMA Hang detect state */
 381         unsigned int idma_qid[2];       /* IDMA Hung Ingress Queue ID */
 382         unsigned int idma_warn[2];      /* time to warning in HZ */
 383 };
 384
 385 /* Firmware Mailbox Command/Reply log.  All values are in Host-Endian format.
 386  * The access and execute times are signed in order to accommodate negative
 387  * error returns.
 388  */
 389 struct mbox_cmd {
 390         u64 cmd[MBOX_LEN / 8];          /* a Firmware Mailbox Command/Reply */
 391         u64 timestamp;                  /* OS-dependent timestamp */
 392         u32 seqno;                      /* sequence number */
 393         s16 access;                     /* time (ms) to access mailbox */
 394         s16 execute;                    /* time (ms) to execute */
 395 };
 396
 397 struct mbox_cmd_log {
 398         unsigned int size;              /* number of entries in the log */
 399         unsigned int cursor;            /* next position in the log to write */
 400         u32 seqno;                      /* next sequence number */
 401         /* variable length mailbox command log starts here */
 402 };
 403
 404 /* Given a pointer to a Firmware Mailbox Command Log and a log entry index,
 405  * return a pointer to the specified entry.
 406  */
 407 static inline struct mbox_cmd *mbox_cmd_log_entry(struct mbox_cmd_log *log,
 408                                                   unsigned int entry_idx)
 409 {
 410         return &((struct mbox_cmd *)&(log)[1])[entry_idx];
 411 }
 412
 413 #include "t4fw_api.h"
 414
 415 #define FW_VERSION(chip) ( \
 416                 FW_HDR_FW_VER_MAJOR_G(chip##FW_VERSION_MAJOR) | \
 417                 FW_HDR_FW_VER_MINOR_G(chip##FW_VERSION_MINOR) | \
 418                 FW_HDR_FW_VER_MICRO_G(chip##FW_VERSION_MICRO) | \
 419                 FW_HDR_FW_VER_BUILD_G(chip##FW_VERSION_BUILD))
 420 #define FW_INTFVER(chip, intf) (FW_HDR_INTFVER_##intf)
 421
 422 struct fw_info {
 423         u8 chip;
 424         char *fs_name;
 425         char *fw_mod_name;
 426         struct fw_hdr fw_hdr;
 427 };
 428
 429 struct trace_params {
 430         u32 data[TRACE_LEN / 4];
 431         u32 mask[TRACE_LEN / 4];
 432         unsigned short snap_len;
 433         unsigned short min_len;
 434         unsigned char skip_ofst;
 435         unsigned char skip_len;
 436         unsigned char invert;
 437         unsigned char port;
 438 };
 439
 440 struct link_config {
 441         unsigned short supported;        /* link capabilities */
 442         unsigned short advertising;      /* advertised capabilities */
 443         unsigned short lp_advertising;   /* peer advertised capabilities */
 444         unsigned int   requested_speed;  /* speed user has requested */
 445         unsigned int   speed;            /* actual link speed */
 446         unsigned char  requested_fc;     /* flow control user has requested */
 447         unsigned char  fc;               /* actual link flow control */
 448         unsigned char  auto_fec;         /* Forward Error Correction: */
 449         unsigned char  requested_fec;    /* "automatic" (IEEE 802.3), */
 450         unsigned char  fec;              /* requested, and actual in use */
 451         unsigned char  autoneg;          /* autonegotiating? */
 452         unsigned char  link_ok;          /* link up? */
 453         unsigned char  link_down_rc;     /* link down reason */
 454 };
 455
 456 #define FW_LEN16(fw_struct) FW_CMD_LEN16_V(sizeof(fw_struct) / 16)
 457
 458 enum {
 459         MAX_ETH_QSETS = 32,           /* # of Ethernet Tx/Rx queue sets */
 460         MAX_OFLD_QSETS = 16,          /* # of offload Tx, iscsi Rx queue sets */
 461         MAX_CTRL_QUEUES = NCHAN,      /* # of control Tx queues */
 462 };
 463
 464 enum {
 465         MAX_TXQ_ENTRIES      = 16384,
 466         MAX_CTRL_TXQ_ENTRIES = 1024,
 467         MAX_RSPQ_ENTRIES     = 16384,
 468         MAX_RX_BUFFERS       = 16384,
 469         MIN_TXQ_ENTRIES      = 32,
 470         MIN_CTRL_TXQ_ENTRIES = 32,
 471         MIN_RSPQ_ENTRIES     = 128,
 472         MIN_FL_ENTRIES       = 16
 473 };
 474
 475 enum {
 476         INGQ_EXTRAS = 2,        /* firmware event queue and */
 477                                 /*   forwarded interrupts */
 478         MAX_INGQ = MAX_ETH_QSETS + INGQ_EXTRAS,
 479 };
 480
 481 struct adapter;
 482 struct sge_rspq;
 483
 484 #include "cxgb4_dcb.h"
 485
 486 #ifdef CONFIG_CHELSIO_T4_FCOE
 487 #include "cxgb4_fcoe.h"
 488 #endif /* CONFIG_CHELSIO_T4_FCOE */
 489
 490 struct port_info {
 491         struct adapter *adapter;
 492         u16    viid;
 493         s16    xact_addr_filt;        /* index of exact MAC address filter */
 494         u16    rss_size;              /* size of VI's RSS table slice */
 495         s8     mdio_addr;
 496         enum fw_port_type port_type;
 497         u8     mod_type;
 498         u8     port_id;
 499         u8     tx_chan;
 500         u8     lport;                 /* associated offload logical port */
 501         u8     nqsets;                /* # of qsets */
 502         u8     first_qset;            /* index of first qset */
 503         u8     rss_mode;
 504         struct link_config link_cfg;
 505         u16   *rss;
 506         struct port_stats stats_base;
 507 #ifdef CONFIG_CHELSIO_T4_DCB
 508         struct port_dcb_info dcb;     /* Data Center Bridging support */
 509 #endif
 510 #ifdef CONFIG_CHELSIO_T4_FCOE
 511         struct cxgb_fcoe fcoe;
 512 #endif /* CONFIG_CHELSIO_T4_FCOE */
 513         bool rxtstamp;  /* Enable TS */
 514         struct hwtstamp_config tstamp_config;
 515         bool ptp_enable;
 516         struct sched_table *sched_tbl;
 517 };
 518
 519 struct dentry;
 520 struct work_struct;
 521
 522 enum {                                 /* adapter flags */
 523         FULL_INIT_DONE     = (1 << 0),
 524         DEV_ENABLED        = (1 << 1),
 525         USING_MSI          = (1 << 2),
 526         USING_MSIX         = (1 << 3),
 527         FW_OK              = (1 << 4),
 528         RSS_TNLALLLOOKUP   = (1 << 5),
 529         USING_SOFT_PARAMS  = (1 << 6),
 530         MASTER_PF          = (1 << 7),
 531         FW_OFLD_CONN       = (1 << 9),
 532 };
 533
 534 enum {
 535         ULP_CRYPTO_LOOKASIDE = 1 << 0,
 536 };
 537
 538 struct rx_sw_desc;
 539
 540 struct sge_fl {                     /* SGE free-buffer queue state */
 541         unsigned int avail;         /* # of available Rx buffers */
 542         unsigned int pend_cred;     /* new buffers since last FL DB ring */
 543         unsigned int cidx;          /* consumer index */
 544         unsigned int pidx;          /* producer index */
 545         unsigned long alloc_failed; /* # of times buffer allocation failed */
 546         unsigned long large_alloc_failed;
 547         unsigned long mapping_err;  /* # of RX Buffer DMA Mapping failures */
 548         unsigned long low;          /* # of times momentarily starving */
 549         unsigned long starving;
 550         /* RO fields */
 551         unsigned int cntxt_id;      /* SGE context id for the free list */
 552         unsigned int size;          /* capacity of free list */
 553         struct rx_sw_desc *sdesc;   /* address of SW Rx descriptor ring */
 554         __be64 *desc;               /* address of HW Rx descriptor ring */
 555         dma_addr_t addr;            /* bus address of HW ring start */
 556         void __iomem *bar2_addr;    /* address of BAR2 Queue registers */
 557         unsigned int bar2_qid;      /* Queue ID for BAR2 Queue registers */
 558 };
 559
 560 /* A packet gather list */
 561 struct pkt_gl {
 562         u64 sgetstamp;              /* SGE Time Stamp for Ingress Packet */
 563         struct page_frag frags[MAX_SKB_FRAGS];
 564         void *va;                         /* virtual address of first byte */
 565         unsigned int nfrags;              /* # of fragments */
 566         unsigned int tot_len;             /* total length of fragments */
 567 };
 568
 569 typedef int (*rspq_handler_t)(struct sge_rspq *q, const __be64 *rsp,
 570                               const struct pkt_gl *gl);
 571 typedef void (*rspq_flush_handler_t)(struct sge_rspq *q);
 572 /* LRO related declarations for ULD */
 573 struct t4_lro_mgr {
 574 #define MAX_LRO_SESSIONS                64
 575         u8 lro_session_cnt;         /* # of sessions to aggregate */
 576         unsigned long lro_pkts;     /* # of LRO super packets */
 577         unsigned long lro_merged;   /* # of wire packets merged by LRO */
 578         struct sk_buff_head lroq;   /* list of aggregated sessions */
 579 };
 580
 581 struct sge_rspq {                   /* state for an SGE response queue */
 582         struct napi_struct napi;
 583         const __be64 *cur_desc;     /* current descriptor in queue */
 584         unsigned int cidx;          /* consumer index */
 585         u8 gen;                     /* current generation bit */
 586         u8 intr_params;             /* interrupt holdoff parameters */
 587         u8 next_intr_params;        /* holdoff params for next interrupt */
 588         u8 adaptive_rx;
 589         u8 pktcnt_idx;              /* interrupt packet threshold */
 590         u8 uld;                     /* ULD handling this queue */
 591         u8 idx;                     /* queue index within its group */
 592         int offset;                 /* offset into current Rx buffer */
 593         u16 cntxt_id;               /* SGE context id for the response q */
 594         u16 abs_id;                 /* absolute SGE id for the response q */
 595         __be64 *desc;               /* address of HW response ring */
 596         dma_addr_t phys_addr;       /* physical address of the ring */
 597         void __iomem *bar2_addr;    /* address of BAR2 Queue registers */
 598         unsigned int bar2_qid;      /* Queue ID for BAR2 Queue registers */
 599         unsigned int iqe_len;       /* entry size */
 600         unsigned int size;          /* capacity of response queue */
 601         struct adapter *adap;
 602         struct net_device *netdev;  /* associated net device */
 603         rspq_handler_t handler;
 604         rspq_flush_handler_t flush_handler;
 605         struct t4_lro_mgr lro_mgr;
 606 };
 607
 608 struct sge_eth_stats {              /* Ethernet queue statistics */
 609         unsigned long pkts;         /* # of ethernet packets */
 610         unsigned long lro_pkts;     /* # of LRO super packets */
 611         unsigned long lro_merged;   /* # of wire packets merged by LRO */
 612         unsigned long rx_cso;       /* # of Rx checksum offloads */
 613         unsigned long vlan_ex;      /* # of Rx VLAN extractions */
 614         unsigned long rx_drops;     /* # of packets dropped due to no mem */
 615 };
 616
 617 struct sge_eth_rxq {                /* SW Ethernet Rx queue */
 618         struct sge_rspq rspq;
 619         struct sge_fl fl;
 620         struct sge_eth_stats stats;
 621 } ____cacheline_aligned_in_smp;
 622
 623 struct sge_ofld_stats {             /* offload queue statistics */
 624         unsigned long pkts;         /* # of packets */
 625         unsigned long imm;          /* # of immediate-data packets */
 626         unsigned long an;           /* # of asynchronous notifications */
 627         unsigned long nomem;        /* # of responses deferred due to no mem */
 628 };
 629
 630 struct sge_ofld_rxq {               /* SW offload Rx queue */
 631         struct sge_rspq rspq;
 632         struct sge_fl fl;
 633         struct sge_ofld_stats stats;
 634 } ____cacheline_aligned_in_smp;
 635
 636 struct tx_desc {
 637         __be64 flit[8];
 638 };
 639
 640 struct tx_sw_desc;
 641
 642 struct sge_txq {
 643         unsigned int  in_use;       /* # of in-use Tx descriptors */
 644         unsigned int  q_type;       /* Q type Eth/Ctrl/Ofld */
 645         unsigned int  size;         /* # of descriptors */
 646         unsigned int  cidx;         /* SW consumer index */
 647         unsigned int  pidx;         /* producer index */
 648         unsigned long stops;        /* # of times q has been stopped */
 649         unsigned long restarts;     /* # of queue restarts */
 650         unsigned int  cntxt_id;     /* SGE context id for the Tx q */
 651         struct tx_desc *desc;       /* address of HW Tx descriptor ring */
 652         struct tx_sw_desc *sdesc;   /* address of SW Tx descriptor ring */
 653         struct sge_qstat *stat;     /* queue status entry */
 654         dma_addr_t    phys_addr;    /* physical address of the ring */
 655         spinlock_t db_lock;
 656         int db_disabled;
 657         unsigned short db_pidx;
 658         unsigned short db_pidx_inc;
 659         void __iomem *bar2_addr;    /* address of BAR2 Queue registers */
 660         unsigned int bar2_qid;      /* Queue ID for BAR2 Queue registers */
 661 };
 662
 663 struct sge_eth_txq {                /* state for an SGE Ethernet Tx queue */
 664         struct sge_txq q;
 665         struct netdev_queue *txq;   /* associated netdev TX queue */
 666 #ifdef CONFIG_CHELSIO_T4_DCB
 667         u8 dcb_prio;                /* DCB Priority bound to queue */
 668 #endif
 669         unsigned long tso;          /* # of TSO requests */
 670         unsigned long tx_cso;       /* # of Tx checksum offloads */
 671         unsigned long vlan_ins;     /* # of Tx VLAN insertions */
 672         unsigned long mapping_err;  /* # of I/O MMU packet mapping errors */
 673 } ____cacheline_aligned_in_smp;
 674
 675 struct sge_uld_txq {               /* state for an SGE offload Tx queue */
 676         struct sge_txq q;
 677         struct adapter *adap;
 678         struct sk_buff_head sendq;  /* list of backpressured packets */
 679         struct tasklet_struct qresume_tsk; /* restarts the queue */
 680         bool service_ofldq_running; /* service_ofldq() is processing sendq */
 681         u8 full;                    /* the Tx ring is full */
 682         unsigned long mapping_err;  /* # of I/O MMU packet mapping errors */
 683 } ____cacheline_aligned_in_smp;
 684
 685 struct sge_ctrl_txq {               /* state for an SGE control Tx queue */
 686         struct sge_txq q;
 687         struct adapter *adap;
 688         struct sk_buff_head sendq;  /* list of backpressured packets */
 689         struct tasklet_struct qresume_tsk; /* restarts the queue */
 690         u8 full;                    /* the Tx ring is full */
 691 } ____cacheline_aligned_in_smp;
 692
 693 struct sge_uld_rxq_info {
 694         char name[IFNAMSIZ];    /* name of ULD driver */
 695         struct sge_ofld_rxq *uldrxq; /* Rxq's for ULD */
 696         u16 *msix_tbl;          /* msix_tbl for uld */
 697         u16 *rspq_id;           /* response queue id's of rxq */
 698         u16 nrxq;               /* # of ingress uld queues */
 699         u16 nciq;               /* # of completion queues */
 700         u8 uld;                 /* uld type */
 701 };
 702
 703 struct sge_uld_txq_info {
 704         struct sge_uld_txq *uldtxq; /* Txq's for ULD */
 705         atomic_t users;         /* num users */
 706         u16 ntxq;               /* # of egress uld queues */
 707 };
 708
 709 struct sge {
 710         struct sge_eth_txq ethtxq[MAX_ETH_QSETS];
 711         struct sge_eth_txq ptptxq;
 712         struct sge_ctrl_txq ctrlq[MAX_CTRL_QUEUES];
 713
 714         struct sge_eth_rxq ethrxq[MAX_ETH_QSETS];
 715         struct sge_rspq fw_evtq ____cacheline_aligned_in_smp;
 716         struct sge_uld_rxq_info **uld_rxq_info;
 717         struct sge_uld_txq_info **uld_txq_info;
 718
 719         struct sge_rspq intrq ____cacheline_aligned_in_smp;
 720         spinlock_t intrq_lock;
 721
 722         u16 max_ethqsets;           /* # of available Ethernet queue sets */
 723         u16 ethqsets;               /* # of active Ethernet queue sets */
 724         u16 ethtxq_rover;           /* Tx queue to clean up next */
 725         u16 ofldqsets;              /* # of active ofld queue sets */
 726         u16 nqs_per_uld;            /* # of Rx queues per ULD */
 727         u16 timer_val[SGE_NTIMERS];
 728         u8 counter_val[SGE_NCOUNTERS];
 729         u32 fl_pg_order;            /* large page allocation size */
 730         u32 stat_len;               /* length of status page at ring end */
 731         u32 pktshift;               /* padding between CPL & packet data */
 732         u32 fl_align;               /* response queue message alignment */
 733         u32 fl_starve_thres;        /* Free List starvation threshold */
 734
 735         struct sge_idma_monitor_state idma_monitor;
 736         unsigned int egr_start;
 737         unsigned int egr_sz;
 738         unsigned int ingr_start;
 739         unsigned int ingr_sz;
 740         void **egr_map;    /* qid->queue egress queue map */
 741         struct sge_rspq **ingr_map; /* qid->queue ingress queue map */
 742         unsigned long *starving_fl;
 743         unsigned long *txq_maperr;
 744         unsigned long *blocked_fl;
 745         struct timer_list rx_timer; /* refills starving FLs */
 746         struct timer_list tx_timer; /* checks Tx queues */
 747 };
 748
 749 #define for_each_ethrxq(sge, i) for (i = 0; i < (sge)->ethqsets; i++)
 750 #define for_each_ofldtxq(sge, i) for (i = 0; i < (sge)->ofldqsets; i++)
 751
 752 struct l2t_data;
 753
 754 #ifdef CONFIG_PCI_IOV
 755
 756 /* T4 supports SRIOV on PF0-3 and T5 on PF0-7.  However, the Serial
 757  * Configuration initialization for T5 only has SR-IOV functionality enabled
 758  * on PF0-3 in order to simplify everything.
 759  */
 760 #define NUM_OF_PF_WITH_SRIOV 4
 761
 762 #endif
 763
 764 struct doorbell_stats {
 765         u32 db_drop;
 766         u32 db_empty;
 767         u32 db_full;
 768 };
 769
 770 struct hash_mac_addr {
 771         struct list_head list;
 772         u8 addr[ETH_ALEN];
 773 };
 774
 775 struct uld_msix_bmap {
 776         unsigned long *msix_bmap;
 777         unsigned int mapsize;
 778         spinlock_t lock; /* lock for acquiring bitmap */
 779 };
 780
 781 struct uld_msix_info {
 782         unsigned short vec;
 783         char desc[IFNAMSIZ + 10];
 784         unsigned int idx;
 785 };
 786
 787 struct vf_info {
 788         unsigned char vf_mac_addr[ETH_ALEN];
 789         unsigned int tx_rate;
 790         bool pf_set_mac;
 791 };
 792
 793 struct mbox_list {
 794         struct list_head list;
 795 };
 796
 797 struct adapter {
 798         void __iomem *regs;
 799         void __iomem *bar2;
 800         u32 t4_bar0;
 801         struct pci_dev *pdev;
 802         struct device *pdev_dev;
 803         const char *name;
 804         unsigned int mbox;
 805         unsigned int pf;
 806         unsigned int flags;
 807         unsigned int adap_idx;
 808         enum chip_type chip;
 809
 810         int msg_enable;
 811
 812         struct adapter_params params;
 813         struct cxgb4_virt_res vres;
 814         unsigned int swintr;
 815
 816         struct {
 817                 unsigned short vec;
 818                 char desc[IFNAMSIZ + 10];
 819         } msix_info[MAX_INGQ + 1];
 820         struct uld_msix_info *msix_info_ulds; /* msix info for uld's */
 821         struct uld_msix_bmap msix_bmap_ulds; /* msix bitmap for all uld */
 822         int msi_idx;
 823
 824         struct doorbell_stats db_stats;
 825         struct sge sge;
 826
 827         struct net_device *port[MAX_NPORTS];
 828         u8 chan_map[NCHAN];                   /* channel -> port map */
 829
 830         struct vf_info *vfinfo;
 831         u8 num_vfs;
 832
 833         u32 filter_mode;
 834         unsigned int l2t_start;
 835         unsigned int l2t_end;
 836         struct l2t_data *l2t;
 837         unsigned int clipt_start;
 838         unsigned int clipt_end;
 839         struct clip_tbl *clipt;
 840         struct cxgb4_uld_info *uld;
 841         void *uld_handle[CXGB4_ULD_MAX];
 842         unsigned int num_uld;
 843         unsigned int num_ofld_uld;
 844         struct list_head list_node;
 845         struct list_head rcu_node;
 846         struct list_head mac_hlist; /* list of MAC addresses in MPS Hash */
 847
 848         void *iscsi_ppm;
 849
 850         struct tid_info tids;
 851         void **tid_release_head;
 852         spinlock_t tid_release_lock;
 853         struct workqueue_struct *workq;
 854         struct work_struct tid_release_task;
 855         struct work_struct db_full_task;
 856         struct work_struct db_drop_task;
 857         bool tid_release_task_busy;
 858
 859         /* lock for mailbox cmd list */
 860         spinlock_t mbox_lock;
 861         struct mbox_list mlist;
 862
 863         /* support for mailbox command/reply logging */
 864 #define T4_OS_LOG_MBOX_CMDS 256
 865         struct mbox_cmd_log *mbox_log;
 866
 867         struct mutex uld_mutex;
 868
 869         struct dentry *debugfs_root;
 870         bool use_bd;     /* Use SGE Back Door intfc for reading SGE Contexts */
 871         bool trace_rss; /* 1 implies that different RSS flit per filter is
 872                          * used per filter else if 0 default RSS flit is
 873                          * used for all 4 filters.
 874                          */
 875
 876         struct ptp_clock *ptp_clock;
 877         struct ptp_clock_info ptp_clock_info;
 878         struct sk_buff *ptp_tx_skb;
 879         /* ptp lock */
 880         spinlock_t ptp_lock;
 881         spinlock_t stats_lock;
 882         spinlock_t win0_lock ____cacheline_aligned_in_smp;
 883
 884         /* TC u32 offload */
 885         struct cxgb4_tc_u32_table *tc_u32;
 886         struct chcr_stats_debug chcr_stats;
 887 };
 888
 889 /* Support for "sched-class" command to allow a TX Scheduling Class to be
 890  * programmed with various parameters.
 891  */
 892 struct ch_sched_params {
 893         s8   type;                     /* packet or flow */
 894         union {
 895                 struct {
 896                         s8   level;    /* scheduler hierarchy level */
 897                         s8   mode;     /* per-class or per-flow */
 898                         s8   rateunit; /* bit or packet rate */
 899                         s8   ratemode; /* %port relative or kbps absolute */
 900                         s8   channel;  /* scheduler channel [0..N] */
 901                         s8   class;    /* scheduler class [0..N] */
 902                         s32  minrate;  /* minimum rate */
 903                         s32  maxrate;  /* maximum rate */
 904                         s16  weight;   /* percent weight */
 905                         s16  pktsize;  /* average packet size */
 906                 } params;
 907         } u;
 908 };
 909
 910 enum {
 911         SCHED_CLASS_TYPE_PACKET = 0,    /* class type */
 912 };
 913
 914 enum {
 915         SCHED_CLASS_LEVEL_CL_RL = 0,    /* class rate limiter */
 916 };
 917
 918 enum {
 919         SCHED_CLASS_MODE_CLASS = 0,     /* per-class scheduling */
 920 };
 921
 922 enum {
 923         SCHED_CLASS_RATEUNIT_BITS = 0,  /* bit rate scheduling */
 924 };
 925
 926 enum {
 927         SCHED_CLASS_RATEMODE_ABS = 1,   /* Kb/s */
 928 };
 929
 930 /* Support for "sched_queue" command to allow one or more NIC TX Queues
 931  * to be bound to a TX Scheduling Class.
 932  */
 933 struct ch_sched_queue {
 934         s8   queue;    /* queue index */
 935         s8   class;    /* class index */
 936 };
 937
 938 /* Defined bit width of user definable filter tuples
 939  */
 940 #define ETHTYPE_BITWIDTH 16
 941 #define FRAG_BITWIDTH 1
 942 #define MACIDX_BITWIDTH 9
 943 #define FCOE_BITWIDTH 1
 944 #define IPORT_BITWIDTH 3
 945 #define MATCHTYPE_BITWIDTH 3
 946 #define PROTO_BITWIDTH 8
 947 #define TOS_BITWIDTH 8
 948 #define PF_BITWIDTH 8
 949 #define VF_BITWIDTH 8
 950 #define IVLAN_BITWIDTH 16
 951 #define OVLAN_BITWIDTH 16
 952
 953 /* Filter matching rules.  These consist of a set of ingress packet field
 954  * (value, mask) tuples.  The associated ingress packet field matches the
 955  * tuple when ((field & mask) == value).  (Thus a wildcard "don't care" field
 956  * rule can be constructed by specifying a tuple of (0, 0).)  A filter rule
 957  * matches an ingress packet when all of the individual individual field
 958  * matching rules are true.
 959  *
 960  * Partial field masks are always valid, however, while it may be easy to
 961  * understand their meanings for some fields (e.g. IP address to match a
 962  * subnet), for others making sensible partial masks is less intuitive (e.g.
 963  * MPS match type) ...
 964  *
 965  * Most of the following data structures are modeled on T4 capabilities.
 966  * Drivers for earlier chips use the subsets which make sense for those chips.
 967  * We really need to come up with a hardware-independent mechanism to
 968  * represent hardware filter capabilities ...
 969  */
 970 struct ch_filter_tuple {
 971         /* Compressed header matching field rules.  The TP_VLAN_PRI_MAP
 972          * register selects which of these fields will participate in the
 973          * filter match rules -- up to a maximum of 36 bits.  Because
 974          * TP_VLAN_PRI_MAP is a global register, all filters must use the same
 975          * set of fields.
 976          */
 977         uint32_t ethtype:ETHTYPE_BITWIDTH;      /* Ethernet type */
 978         uint32_t frag:FRAG_BITWIDTH;            /* IP fragmentation header */
 979         uint32_t ivlan_vld:1;                   /* inner VLAN valid */
 980         uint32_t ovlan_vld:1;                   /* outer VLAN valid */
 981         uint32_t pfvf_vld:1;                    /* PF/VF valid */
 982         uint32_t macidx:MACIDX_BITWIDTH;        /* exact match MAC index */
 983         uint32_t fcoe:FCOE_BITWIDTH;            /* FCoE packet */
 984         uint32_t iport:IPORT_BITWIDTH;          /* ingress port */
 985         uint32_t matchtype:MATCHTYPE_BITWIDTH;  /* MPS match type */
 986         uint32_t proto:PROTO_BITWIDTH;          /* protocol type */
 987         uint32_t tos:TOS_BITWIDTH;              /* TOS/Traffic Type */
 988         uint32_t pf:PF_BITWIDTH;                /* PCI-E PF ID */
 989         uint32_t vf:VF_BITWIDTH;                /* PCI-E VF ID */
 990         uint32_t ivlan:IVLAN_BITWIDTH;          /* inner VLAN */
 991         uint32_t ovlan:OVLAN_BITWIDTH;          /* outer VLAN */
 992
 993         /* Uncompressed header matching field rules.  These are always
 994          * available for field rules.
 995          */
 996         uint8_t lip[16];        /* local IP address (IPv4 in [3:0]) */
 997         uint8_t fip[16];        /* foreign IP address (IPv4 in [3:0]) */
 998         uint16_t lport;         /* local port */
 999         uint16_t fport;         /* foreign port */
1000 };
1001
1002 /* A filter ioctl command.
1003  */
1004 struct ch_filter_specification {
1005         /* Administrative fields for filter.
1006          */
1007         uint32_t hitcnts:1;     /* count filter hits in TCB */
1008         uint32_t prio:1;        /* filter has priority over active/server */
1009
1010         /* Fundamental filter typing.  This is the one element of filter
1011          * matching that doesn't exist as a (value, mask) tuple.
1012          */
1013         uint32_t type:1;        /* 0 => IPv4, 1 => IPv6 */
1014
1015         /* Packet dispatch information.  Ingress packets which match the
1016          * filter rules will be dropped, passed to the host or switched back
1017          * out as egress packets.
1018          */
1019         uint32_t action:2;      /* drop, pass, switch */
1020
1021         uint32_t rpttid:1;      /* report TID in RSS hash field */
1022
1023         uint32_t dirsteer:1;    /* 0 => RSS, 1 => steer to iq */
1024         uint32_t iq:10;         /* ingress queue */
1025
1026         uint32_t maskhash:1;    /* dirsteer=0: store RSS hash in TCB */
1027         uint32_t dirsteerhash:1;/* dirsteer=1: 0 => TCB contains RSS hash */
1028                                 /*             1 => TCB contains IQ ID */
1029
1030         /* Switch proxy/rewrite fields.  An ingress packet which matches a
1031          * filter with "switch" set will be looped back out as an egress
1032          * packet -- potentially with some Ethernet header rewriting.
1033          */
1034         uint32_t eport:2;       /* egress port to switch packet out */
1035         uint32_t newdmac:1;     /* rewrite destination MAC address */
1036         uint32_t newsmac:1;     /* rewrite source MAC address */
1037         uint32_t newvlan:2;     /* rewrite VLAN Tag */
1038         uint8_t dmac[ETH_ALEN]; /* new destination MAC address */
1039         uint8_t smac[ETH_ALEN]; /* new source MAC address */
1040         uint16_t vlan;          /* VLAN Tag to insert */
1041
1042         /* Filter rule value/mask pairs.
1043          */
1044         struct ch_filter_tuple val;
1045         struct ch_filter_tuple mask;
1046 };
1047
1048 enum {
1049         FILTER_PASS = 0,        /* default */
1050         FILTER_DROP,
1051         FILTER_SWITCH
1052 };
1053
1054 enum {
1055         VLAN_NOCHANGE = 0,      /* default */
1056         VLAN_REMOVE,
1057         VLAN_INSERT,
1058         VLAN_REWRITE
1059 };
1060
1061 /* Host shadow copy of ingress filter entry.  This is in host native format
1062  * and doesn't match the ordering or bit order, etc. of the hardware of the
1063  * firmware command.  The use of bit-field structure elements is purely to
1064  * remind ourselves of the field size limitations and save memory in the case
1065  * where the filter table is large.
1066  */
1067 struct filter_entry {
1068         /* Administrative fields for filter. */
1069         u32 valid:1;            /* filter allocated and valid */
1070         u32 locked:1;           /* filter is administratively locked */
1071
1072         u32 pending:1;          /* filter action is pending firmware reply */
1073         u32 smtidx:8;           /* Source MAC Table index for smac */
1074         struct filter_ctx *ctx; /* Caller's completion hook */
1075         struct l2t_entry *l2t;  /* Layer Two Table entry for dmac */
1076         struct net_device *dev; /* Associated net device */
1077         u32 tid;                /* This will store the actual tid */
1078
1079         /* The filter itself.  Most of this is a straight copy of information
1080          * provided by the extended ioctl().  Some fields are translated to
1081          * internal forms -- for instance the Ingress Queue ID passed in from
1082          * the ioctl() is translated into the Absolute Ingress Queue ID.
1083          */
1084         struct ch_filter_specification fs;
1085 };
1086
1087 static inline int is_offload(const struct adapter *adap)
1088 {
1089         return adap->params.offload;
1090 }
1091
1092 static inline int is_pci_uld(const struct adapter *adap)
1093 {
1094         return adap->params.crypto;
1095 }
1096
1097 static inline int is_uld(const struct adapter *adap)
1098 {
1099         return (adap->params.offload || adap->params.crypto);
1100 }
1101
1102 static inline u32 t4_read_reg(struct adapter *adap, u32 reg_addr)
1103 {
1104         return readl(adap->regs + reg_addr);
1105 }
1106
1107 static inline void t4_write_reg(struct adapter *adap, u32 reg_addr, u32 val)
1108 {
1109         writel(val, adap->regs + reg_addr);
1110 }
1111
1112 #ifndef readq
1113 static inline u64 readq(const volatile void __iomem *addr)
1114 {
1115         return readl(addr) + ((u64)readl(addr + 4) << 32);
1116 }
1117
1118 static inline void writeq(u64 val, volatile void __iomem *addr)
1119 {
1120         writel(val, addr);
1121         writel(val >> 32, addr + 4);
1122 }
1123 #endif
1124
1125 static inline u64 t4_read_reg64(struct adapter *adap, u32 reg_addr)
1126 {
1127         return readq(adap->regs + reg_addr);
1128 }
1129
1130 static inline void t4_write_reg64(struct adapter *adap, u32 reg_addr, u64 val)
1131 {
1132         writeq(val, adap->regs + reg_addr);
1133 }
1134
1135 /**
1136  * t4_set_hw_addr - store a port's MAC address in SW
1137  * @adapter: the adapter
1138  * @port_idx: the port index
1139  * @hw_addr: the Ethernet address
1140  *
1141  * Store the Ethernet address of the given port in SW.  Called by the common
1142  * code when it retrieves a port's Ethernet address from EEPROM.
1143  */
1144 static inline void t4_set_hw_addr(struct adapter *adapter, int port_idx,
1145                                   u8 hw_addr[])
1146 {
1147         ether_addr_copy(adapter->port[port_idx]->dev_addr, hw_addr);
1148         ether_addr_copy(adapter->port[port_idx]->perm_addr, hw_addr);
1149 }
1150
1151 /**
1152  * netdev2pinfo - return the port_info structure associated with a net_device
1153  * @dev: the netdev
1154  *
1155  * Return the struct port_info associated with a net_device
1156  */
1157 static inline struct port_info *netdev2pinfo(const struct net_device *dev)
1158 {
1159         return netdev_priv(dev);
1160 }
1161
1162 /**
1163  * adap2pinfo - return the port_info of a port
1164  * @adap: the adapter
1165  * @idx: the port index
1166  *
1167  * Return the port_info structure for the port of the given index.
1168  */
1169 static inline struct port_info *adap2pinfo(struct adapter *adap, int idx)
1170 {
1171         return netdev_priv(adap->port[idx]);
1172 }
1173
1174 /**
1175  * netdev2adap - return the adapter structure associated with a net_device
1176  * @dev: the netdev
1177  *
1178  * Return the struct adapter associated with a net_device
1179  */
1180 static inline struct adapter *netdev2adap(const struct net_device *dev)
1181 {
1182         return netdev2pinfo(dev)->adapter;
1183 }
1184
1185 /* Return a version number to identify the type of adapter.  The scheme is:
1186  * - bits 0..9: chip version
1187  * - bits 10..15: chip revision
1188  * - bits 16..23: register dump version
1189  */
1190 static inline unsigned int mk_adap_vers(struct adapter *ap)
1191 {
1192         return CHELSIO_CHIP_VERSION(ap->params.chip) |
1193                 (CHELSIO_CHIP_RELEASE(ap->params.chip) << 10) | (1 << 16);
1194 }
1195
1196 /* Return a queue's interrupt hold-off time in us.  0 means no timer. */
1197 static inline unsigned int qtimer_val(const struct adapter *adap,
1198                                       const struct sge_rspq *q)
1199 {
1200         unsigned int idx = q->intr_params >> 1;
1201
1202         return idx < SGE_NTIMERS ? adap->sge.timer_val[idx] : 0;
1203 }
1204
1205 /* driver version & name used for ethtool_drvinfo */
1206 extern char cxgb4_driver_name[];
1207 extern const char cxgb4_driver_version[];
1208
1209 void t4_os_portmod_changed(const struct adapter *adap, int port_id);
1210 void t4_os_link_changed(struct adapter *adap, int port_id, int link_stat);
1211
1212 void t4_free_sge_resources(struct adapter *adap);
1213 void t4_free_ofld_rxqs(struct adapter *adap, int n, struct sge_ofld_rxq *q);
1214 irq_handler_t t4_intr_handler(struct adapter *adap);
1215 netdev_tx_t t4_eth_xmit(struct sk_buff *skb, struct net_device *dev);
1216 int t4_ethrx_handler(struct sge_rspq *q, const __be64 *rsp,
1217                      const struct pkt_gl *gl);
1218 int t4_mgmt_tx(struct adapter *adap, struct sk_buff *skb);
1219 int t4_ofld_send(struct adapter *adap, struct sk_buff *skb);
1220 int t4_sge_alloc_rxq(struct adapter *adap, struct sge_rspq *iq, bool fwevtq,
1221                      struct net_device *dev, int intr_idx,
1222                      struct sge_fl *fl, rspq_handler_t hnd,
1223                      rspq_flush_handler_t flush_handler, int cong);
1224 int t4_sge_alloc_eth_txq(struct adapter *adap, struct sge_eth_txq *txq,
1225                          struct net_device *dev, struct netdev_queue *netdevq,
1226                          unsigned int iqid);
1227 int t4_sge_alloc_ctrl_txq(struct adapter *adap, struct sge_ctrl_txq *txq,
1228                           struct net_device *dev, unsigned int iqid,
1229                           unsigned int cmplqid);
1230 int t4_sge_mod_ctrl_txq(struct adapter *adap, unsigned int eqid,
1231                         unsigned int cmplqid);
1232 int t4_sge_alloc_uld_txq(struct adapter *adap, struct sge_uld_txq *txq,
1233                          struct net_device *dev, unsigned int iqid,
1234                          unsigned int uld_type);
1235 irqreturn_t t4_sge_intr_msix(int irq, void *cookie);
1236 int t4_sge_init(struct adapter *adap);
1237 void t4_sge_start(struct adapter *adap);
1238 void t4_sge_stop(struct adapter *adap);
1239 void cxgb4_set_ethtool_ops(struct net_device *netdev);
1240 int cxgb4_write_rss(const struct port_info *pi, const u16 *queues);
1241 extern int dbfifo_int_thresh;
1242
1243 #define for_each_port(adapter, iter) \
1244         for (iter = 0; iter < (adapter)->params.nports; ++iter)
1245
1246 static inline int is_bypass(struct adapter *adap)
1247 {
1248         return adap->params.bypass;
1249 }
1250
1251 static inline int is_bypass_device(int device)
1252 {
1253         /* this should be set based upon device capabilities */
1254         switch (device) {
1255         case 0x440b:
1256         case 0x440c:
1257                 return 1;
1258         default:
1259                 return 0;
1260         }
1261 }
1262
1263 static inline int is_10gbt_device(int device)
1264 {
1265         /* this should be set based upon device capabilities */
1266         switch (device) {
1267         case 0x4409:
1268         case 0x4486:
1269                 return 1;
1270
1271         default:
1272                 return 0;
1273         }
1274 }
1275
1276 static inline unsigned int core_ticks_per_usec(const struct adapter *adap)
1277 {
1278         return adap->params.vpd.cclk / 1000;
1279 }
1280
1281 static inline unsigned int us_to_core_ticks(const struct adapter *adap,
1282                                             unsigned int us)
1283 {
1284         return (us * adap->params.vpd.cclk) / 1000;
1285 }
1286
1287 static inline unsigned int core_ticks_to_us(const struct adapter *adapter,
1288                                             unsigned int ticks)
1289 {
1290         /* add Core Clock / 2 to round ticks to nearest uS */
1291         return ((ticks * 1000 + adapter->params.vpd.cclk/2) /
1292                 adapter->params.vpd.cclk);
1293 }
1294
1295 void t4_set_reg_field(struct adapter *adap, unsigned int addr, u32 mask,
1296                       u32 val);
1297
1298 int t4_wr_mbox_meat_timeout(struct adapter *adap, int mbox, const void *cmd,
1299                             int size, void *rpl, bool sleep_ok, int timeout);
1300 int t4_wr_mbox_meat(struct adapter *adap, int mbox, const void *cmd, int size,
1301                     void *rpl, bool sleep_ok);
1302
1303 static inline int t4_wr_mbox_timeout(struct adapter *adap, int mbox,
1304                                      const void *cmd, int size, void *rpl,
1305                                      int timeout)
1306 {
1307         return t4_wr_mbox_meat_timeout(adap, mbox, cmd, size, rpl, true,
1308                                        timeout);
1309 }
1310
1311 static inline int t4_wr_mbox(struct adapter *adap, int mbox, const void *cmd,
1312                              int size, void *rpl)
1313 {
1314         return t4_wr_mbox_meat(adap, mbox, cmd, size, rpl, true);
1315 }
1316
1317 static inline int t4_wr_mbox_ns(struct adapter *adap, int mbox, const void *cmd,
1318                                 int size, void *rpl)
1319 {
1320         return t4_wr_mbox_meat(adap, mbox, cmd, size, rpl, false);
1321 }
1322
1323 /**
1324  *      hash_mac_addr - return the hash value of a MAC address
1325  *      @addr: the 48-bit Ethernet MAC address
1326  *
1327  *      Hashes a MAC address according to the hash function used by HW inexact
1328  *      (hash) address matching.
1329  */
1330 static inline int hash_mac_addr(const u8 *addr)
1331 {
1332         u32 a = ((u32)addr[0] << 16) | ((u32)addr[1] << 8) | addr[2];
1333         u32 b = ((u32)addr[3] << 16) | ((u32)addr[4] << 8) | addr[5];
1334
1335         a ^= b;
1336         a ^= (a >> 12);
1337         a ^= (a >> 6);
1338         return a & 0x3f;
1339 }
1340
1341 int cxgb4_set_rspq_intr_params(struct sge_rspq *q, unsigned int us,
1342                                unsigned int cnt);
1343 static inline void init_rspq(struct adapter *adap, struct sge_rspq *q,
1344                              unsigned int us, unsigned int cnt,
1345                              unsigned int size, unsigned int iqe_size)
1346 {
1347         q->adap = adap;
1348         cxgb4_set_rspq_intr_params(q, us, cnt);
1349         q->iqe_len = iqe_size;
1350         q->size = size;
1351 }
1352
1353 void t4_write_indirect(struct adapter *adap, unsigned int addr_reg,
1354                        unsigned int data_reg, const u32 *vals,
1355                        unsigned int nregs, unsigned int start_idx);
1356 void t4_read_indirect(struct adapter *adap, unsigned int addr_reg,
1357                       unsigned int data_reg, u32 *vals, unsigned int nregs,
1358                       unsigned int start_idx);
1359 void t4_hw_pci_read_cfg4(struct adapter *adapter, int reg, u32 *val);
1360
1361 struct fw_filter_wr;
1362
1363 void t4_intr_enable(struct adapter *adapter);
1364 void t4_intr_disable(struct adapter *adapter);
1365 int t4_slow_intr_handler(struct adapter *adapter);
1366
1367 int t4_wait_dev_ready(void __iomem *regs);
1368 int t4_link_l1cfg(struct adapter *adap, unsigned int mbox, unsigned int port,
1369                   struct link_config *lc);
1370 int t4_restart_aneg(struct adapter *adap, unsigned int mbox, unsigned int port);
1371
1372 u32 t4_read_pcie_cfg4(struct adapter *adap, int reg);
1373 u32 t4_get_util_window(struct adapter *adap);
1374 void t4_setup_memwin(struct adapter *adap, u32 memwin_base, u32 window);
1375
1376 #define T4_MEMORY_WRITE 0
1377 #define T4_MEMORY_READ  1
1378 int t4_memory_rw(struct adapter *adap, int win, int mtype, u32 addr, u32 len,
1379                  void *buf, int dir);
1380 static inline int t4_memory_write(struct adapter *adap, int mtype, u32 addr,
1381                                   u32 len, __be32 *buf)
1382 {
1383         return t4_memory_rw(adap, 0, mtype, addr, len, buf, 0);
1384 }
1385
1386 unsigned int t4_get_regs_len(struct adapter *adapter);
1387 void t4_get_regs(struct adapter *adap, void *buf, size_t buf_size);
1388
1389 int t4_seeprom_wp(struct adapter *adapter, bool enable);
1390 int t4_get_raw_vpd_params(struct adapter *adapter, struct vpd_params *p);
1391 int t4_get_vpd_params(struct adapter *adapter, struct vpd_params *p);
1392 int t4_read_flash(struct adapter *adapter, unsigned int addr,
1393                   unsigned int nwords, u32 *data, int byte_oriented);
1394 int t4_load_fw(struct adapter *adapter, const u8 *fw_data, unsigned int size);
1395 int t4_load_phy_fw(struct adapter *adap,
1396                    int win, spinlock_t *lock,
1397                    int (*phy_fw_version)(const u8 *, size_t),
1398                    const u8 *phy_fw_data, size_t phy_fw_size);
1399 int t4_phy_fw_ver(struct adapter *adap, int *phy_fw_ver);
1400 int t4_fwcache(struct adapter *adap, enum fw_params_param_dev_fwcache op);
1401 int t4_fw_upgrade(struct adapter *adap, unsigned int mbox,
1402                   const u8 *fw_data, unsigned int size, int force);
1403 int t4_fl_pkt_align(struct adapter *adap);
1404 unsigned int t4_flash_cfg_addr(struct adapter *adapter);
1405 int t4_check_fw_version(struct adapter *adap);
1406 int t4_get_fw_version(struct adapter *adapter, u32 *vers);
1407 int t4_get_bs_version(struct adapter *adapter, u32 *vers);
1408 int t4_get_tp_version(struct adapter *adapter, u32 *vers);
1409 int t4_get_exprom_version(struct adapter *adapter, u32 *vers);
1410 int t4_prep_fw(struct adapter *adap, struct fw_info *fw_info,
1411                const u8 *fw_data, unsigned int fw_size,
1412                struct fw_hdr *card_fw, enum dev_state state, int *reset);
1413 int t4_prep_adapter(struct adapter *adapter);
1414 int t4_shutdown_adapter(struct adapter *adapter);
1415
1416 enum t4_bar2_qtype { T4_BAR2_QTYPE_EGRESS, T4_BAR2_QTYPE_INGRESS };
1417 int t4_bar2_sge_qregs(struct adapter *adapter,
1418                       unsigned int qid,
1419                       enum t4_bar2_qtype qtype,
1420                       int user,
1421                       u64 *pbar2_qoffset,
1422                       unsigned int *pbar2_qid);
1423
1424 unsigned int qtimer_val(const struct adapter *adap,
1425                         const struct sge_rspq *q);
1426
1427 int t4_init_devlog_params(struct adapter *adapter);
1428 int t4_init_sge_params(struct adapter *adapter);
1429 int t4_init_tp_params(struct adapter *adap);
1430 int t4_filter_field_shift(const struct adapter *adap, int filter_sel);
1431 int t4_init_rss_mode(struct adapter *adap, int mbox);
1432 int t4_init_portinfo(struct port_info *pi, int mbox,
1433                      int port, int pf, int vf, u8 mac[]);
1434 int t4_port_init(struct adapter *adap, int mbox, int pf, int vf);
1435 void t4_fatal_err(struct adapter *adapter);
1436 int t4_config_rss_range(struct adapter *adapter, int mbox, unsigned int viid,
1437                         int start, int n, const u16 *rspq, unsigned int nrspq);
1438 int t4_config_glbl_rss(struct adapter *adapter, int mbox, unsigned int mode,
1439                        unsigned int flags);
1440 int t4_config_vi_rss(struct adapter *adapter, int mbox, unsigned int viid,
1441                      unsigned int flags, unsigned int defq);
1442 int t4_read_rss(struct adapter *adapter, u16 *entries);
1443 void t4_read_rss_key(struct adapter *adapter, u32 *key);
1444 void t4_write_rss_key(struct adapter *adap, const u32 *key, int idx);
1445 void t4_read_rss_pf_config(struct adapter *adapter, unsigned int index,
1446                            u32 *valp);
1447 void t4_read_rss_vf_config(struct adapter *adapter, unsigned int index,
1448                            u32 *vfl, u32 *vfh);
1449 u32 t4_read_rss_pf_map(struct adapter *adapter);
1450 u32 t4_read_rss_pf_mask(struct adapter *adapter);
1451
1452 unsigned int t4_get_mps_bg_map(struct adapter *adapter, int pidx);
1453 unsigned int t4_get_tp_ch_map(struct adapter *adapter, int pidx);
1454 void t4_pmtx_get_stats(struct adapter *adap, u32 cnt[], u64 cycles[]);
1455 void t4_pmrx_get_stats(struct adapter *adap, u32 cnt[], u64 cycles[]);
1456 int t4_read_cim_ibq(struct adapter *adap, unsigned int qid, u32 *data,
1457                     size_t n);
1458 int t4_read_cim_obq(struct adapter *adap, unsigned int qid, u32 *data,
1459                     size_t n);
1460 int t4_cim_read(struct adapter *adap, unsigned int addr, unsigned int n,
1461                 unsigned int *valp);
1462 int t4_cim_write(struct adapter *adap, unsigned int addr, unsigned int n,
1463                  const unsigned int *valp);
1464 int t4_cim_read_la(struct adapter *adap, u32 *la_buf, unsigned int *wrptr);
1465 void t4_cim_read_pif_la(struct adapter *adap, u32 *pif_req, u32 *pif_rsp,
1466                         unsigned int *pif_req_wrptr,
1467                         unsigned int *pif_rsp_wrptr);
1468 void t4_cim_read_ma_la(struct adapter *adap, u32 *ma_req, u32 *ma_rsp);
1469 void t4_read_cimq_cfg(struct adapter *adap, u16 *base, u16 *size, u16 *thres);
1470 const char *t4_get_port_type_description(enum fw_port_type port_type);
1471 void t4_get_port_stats(struct adapter *adap, int idx, struct port_stats *p);
1472 void t4_get_port_stats_offset(struct adapter *adap, int idx,
1473                               struct port_stats *stats,
1474                               struct port_stats *offset);
1475 void t4_get_lb_stats(struct adapter *adap, int idx, struct lb_port_stats *p);
1476 void t4_read_mtu_tbl(struct adapter *adap, u16 *mtus, u8 *mtu_log);
1477 void t4_read_cong_tbl(struct adapter *adap, u16 incr[NMTUS][NCCTRL_WIN]);
1478 void t4_tp_wr_bits_indirect(struct adapter *adap, unsigned int addr,
1479                             unsigned int mask, unsigned int val);
1480 void t4_tp_read_la(struct adapter *adap, u64 *la_buf, unsigned int *wrptr);
1481 void t4_tp_get_err_stats(struct adapter *adap, struct tp_err_stats *st);
1482 void t4_tp_get_cpl_stats(struct adapter *adap, struct tp_cpl_stats *st);
1483 void t4_tp_get_rdma_stats(struct adapter *adap, struct tp_rdma_stats *st);
1484 void t4_get_usm_stats(struct adapter *adap, struct tp_usm_stats *st);
1485 void t4_tp_get_tcp_stats(struct adapter *adap, struct tp_tcp_stats *v4,
1486                          struct tp_tcp_stats *v6);
1487 void t4_get_fcoe_stats(struct adapter *adap, unsigned int idx,
1488                        struct tp_fcoe_stats *st);
1489 void t4_load_mtus(struct adapter *adap, const unsigned short *mtus,
1490                   const unsigned short *alpha, const unsigned short *beta);
1491
1492 void t4_ulprx_read_la(struct adapter *adap, u32 *la_buf);
1493
1494 void t4_get_chan_txrate(struct adapter *adap, u64 *nic_rate, u64 *ofld_rate);
1495 void t4_mk_filtdelwr(unsigned int ftid, struct fw_filter_wr *wr, int qid);
1496
1497 void t4_wol_magic_enable(struct adapter *adap, unsigned int port,
1498                          const u8 *addr);
1499 int t4_wol_pat_enable(struct adapter *adap, unsigned int port, unsigned int map,
1500                       u64 mask0, u64 mask1, unsigned int crc, bool enable);
1501
1502 int t4_fw_hello(struct adapter *adap, unsigned int mbox, unsigned int evt_mbox,
1503                 enum dev_master master, enum dev_state *state);
1504 int t4_fw_bye(struct adapter *adap, unsigned int mbox);
1505 int t4_early_init(struct adapter *adap, unsigned int mbox);
1506 int t4_fw_reset(struct adapter *adap, unsigned int mbox, int reset);
1507 int t4_fixup_host_params(struct adapter *adap, unsigned int page_size,
1508                           unsigned int cache_line_size);
1509 int t4_fw_initialize(struct adapter *adap, unsigned int mbox);
1510 int t4_query_params(struct adapter *adap, unsigned int mbox, unsigned int pf,
1511                     unsigned int vf, unsigned int nparams, const u32 *params,
1512                     u32 *val);
1513 int t4_query_params_ns(struct adapter *adap, unsigned int mbox, unsigned int pf,
1514                        unsigned int vf, unsigned int nparams, const u32 *params,
1515                        u32 *val);
1516 int t4_query_params_rw(struct adapter *adap, unsigned int mbox, unsigned int pf,
1517                        unsigned int vf, unsigned int nparams, const u32 *params,
1518                        u32 *val, int rw, bool sleep_ok);
1519 int t4_set_params_timeout(struct adapter *adap, unsigned int mbox,
1520                           unsigned int pf, unsigned int vf,
1521                           unsigned int nparams, const u32 *params,
1522                           const u32 *val, int timeout);
1523 int t4_set_params(struct adapter *adap, unsigned int mbox, unsigned int pf,
1524                   unsigned int vf, unsigned int nparams, const u32 *params,
1525                   const u32 *val);
1526 int t4_cfg_pfvf(struct adapter *adap, unsigned int mbox, unsigned int pf,
1527                 unsigned int vf, unsigned int txq, unsigned int txq_eth_ctrl,
1528                 unsigned int rxqi, unsigned int rxq, unsigned int tc,
1529                 unsigned int vi, unsigned int cmask, unsigned int pmask,
1530                 unsigned int nexact, unsigned int rcaps, unsigned int wxcaps);
1531 int t4_alloc_vi(struct adapter *adap, unsigned int mbox, unsigned int port,
1532                 unsigned int pf, unsigned int vf, unsigned int nmac, u8 *mac,
1533                 unsigned int *rss_size);
1534 int t4_free_vi(struct adapter *adap, unsigned int mbox,
1535                unsigned int pf, unsigned int vf,
1536                unsigned int viid);
1537 int t4_set_rxmode(struct adapter *adap, unsigned int mbox, unsigned int viid,
1538                 int mtu, int promisc, int all_multi, int bcast, int vlanex,
1539                 bool sleep_ok);
1540 int t4_alloc_mac_filt(struct adapter *adap, unsigned int mbox,
1541                       unsigned int viid, bool free, unsigned int naddr,
1542                       const u8 **addr, u16 *idx, u64 *hash, bool sleep_ok);
1543 int t4_free_mac_filt(struct adapter *adap, unsigned int mbox,
1544                      unsigned int viid, unsigned int naddr,
1545                      const u8 **addr, bool sleep_ok);
1546 int t4_change_mac(struct adapter *adap, unsigned int mbox, unsigned int viid,
1547                   int idx, const u8 *addr, bool persist, bool add_smt);
1548 int t4_set_addr_hash(struct adapter *adap, unsigned int mbox, unsigned int viid,
1549                      bool ucast, u64 vec, bool sleep_ok);
1550 int t4_enable_vi_params(struct adapter *adap, unsigned int mbox,
1551                         unsigned int viid, bool rx_en, bool tx_en, bool dcb_en);
1552 int t4_enable_vi(struct adapter *adap, unsigned int mbox, unsigned int viid,
1553                  bool rx_en, bool tx_en);
1554 int t4_identify_port(struct adapter *adap, unsigned int mbox, unsigned int viid,
1555                      unsigned int nblinks);
1556 int t4_mdio_rd(struct adapter *adap, unsigned int mbox, unsigned int phy_addr,
1557                unsigned int mmd, unsigned int reg, u16 *valp);
1558 int t4_mdio_wr(struct adapter *adap, unsigned int mbox, unsigned int phy_addr,
1559                unsigned int mmd, unsigned int reg, u16 val);
1560 int t4_iq_stop(struct adapter *adap, unsigned int mbox, unsigned int pf,
1561                unsigned int vf, unsigned int iqtype, unsigned int iqid,
1562                unsigned int fl0id, unsigned int fl1id);
1563 int t4_iq_free(struct adapter *adap, unsigned int mbox, unsigned int pf,
1564                unsigned int vf, unsigned int iqtype, unsigned int iqid,
1565                unsigned int fl0id, unsigned int fl1id);
1566 int t4_eth_eq_free(struct adapter *adap, unsigned int mbox, unsigned int pf,
1567                    unsigned int vf, unsigned int eqid);
1568 int t4_ctrl_eq_free(struct adapter *adap, unsigned int mbox, unsigned int pf,
1569                     unsigned int vf, unsigned int eqid);
1570 int t4_ofld_eq_free(struct adapter *adap, unsigned int mbox, unsigned int pf,
1571                     unsigned int vf, unsigned int eqid);
1572 int t4_sge_ctxt_flush(struct adapter *adap, unsigned int mbox);
1573 void t4_handle_get_port_info(struct port_info *pi, const __be64 *rpl);
1574 int t4_update_port_info(struct port_info *pi);
1575 int t4_handle_fw_rpl(struct adapter *adap, const __be64 *rpl);
1576 void t4_db_full(struct adapter *adapter);
1577 void t4_db_dropped(struct adapter *adapter);
1578 int t4_set_trace_filter(struct adapter *adapter, const struct trace_params *tp,
1579                         int filter_index, int enable);
1580 void t4_get_trace_filter(struct adapter *adapter, struct trace_params *tp,
1581                          int filter_index, int *enabled);
1582 int t4_fwaddrspace_write(struct adapter *adap, unsigned int mbox,
1583                          u32 addr, u32 val);
1584 int t4_sched_params(struct adapter *adapter, int type, int level, int mode,
1585                     int rateunit, int ratemode, int channel, int class,
1586                     int minrate, int maxrate, int weight, int pktsize);
1587 void t4_sge_decode_idma_state(struct adapter *adapter, int state);
1588 void t4_idma_monitor_init(struct adapter *adapter,
1589                           struct sge_idma_monitor_state *idma);
1590 void t4_idma_monitor(struct adapter *adapter,
1591                      struct sge_idma_monitor_state *idma,
1592                      int hz, int ticks);
1593 int t4_set_vf_mac_acl(struct adapter *adapter, unsigned int vf,
1594                       unsigned int naddr, u8 *addr);
1595 void t4_uld_mem_free(struct adapter *adap);
1596 int t4_uld_mem_alloc(struct adapter *adap);
1597 void t4_uld_clean_up(struct adapter *adap);
1598 void t4_register_netevent_notifier(void);
1599 void free_rspq_fl(struct adapter *adap, struct sge_rspq *rq, struct sge_fl *fl);
1600 void free_tx_desc(struct adapter *adap, struct sge_txq *q,
1601                   unsigned int n, bool unmap);
1602 void free_txq(struct adapter *adap, struct sge_txq *q);
1603 #endif /* __CXGB4_H__ */