drivers/net/sky2.c

   1 /*
   2  * New driver for Marvell Yukon 2 chipset.
   3  * Based on earlier sk98lin, and skge driver.
   4  *
   5  * This driver intentionally does not support all the features
   6  * of the original driver such as link fail-over and link management because
   7  * those should be done at higher levels.
   8  *
   9  * Copyright (C) 2005 Stephen Hemminger <shemminger@osdl.org>
  10  *
  11  * This program is free software; you can redistribute it and/or modify
  12  * it under the terms of the GNU General Public License as published by
  13  * the Free Software Foundation; either version 2 of the License.
  14  *
  15  * This program is distributed in the hope that it will be useful,
  16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  18  * GNU General Public License for more details.
  19  *
  20  * You should have received a copy of the GNU General Public License
  21  * along with this program; if not, write to the Free Software
  22  * Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
  23  */
  24
  25 #include <linux/crc32.h>
  26 #include <linux/kernel.h>
  27 #include <linux/module.h>
  28 #include <linux/netdevice.h>
  29 #include <linux/dma-mapping.h>
  30 #include <linux/etherdevice.h>
  31 #include <linux/ethtool.h>
  32 #include <linux/pci.h>
  33 #include <linux/ip.h>
  34 #include <net/ip.h>
  35 #include <linux/tcp.h>
  36 #include <linux/in.h>
  37 #include <linux/delay.h>
  38 #include <linux/workqueue.h>
  39 #include <linux/if_vlan.h>
  40 #include <linux/prefetch.h>
  41 #include <linux/debugfs.h>
  42 #include <linux/mii.h>
  43
  44 #include <asm/irq.h>
  45
  46 #if defined(CONFIG_VLAN_8021Q) || defined(CONFIG_VLAN_8021Q_MODULE)
  47 #define SKY2_VLAN_TAG_USED 1
  48 #endif
  49
  50 #include "sky2.h"
  51
  52 #define DRV_NAME                "sky2"
  53 #define DRV_VERSION             "1.24"
  54 #define PFX                     DRV_NAME " "
  55
  56 /*
  57  * The Yukon II chipset takes 64 bit command blocks (called list elements)
  58  * that are organized into three (receive, transmit, status) different rings
  59  * similar to Tigon3.
  60  */
  61
  62 #define RX_LE_SIZE              1024
  63 #define RX_LE_BYTES             (RX_LE_SIZE*sizeof(struct sky2_rx_le))
  64 #define RX_MAX_PENDING          (RX_LE_SIZE/6 - 2)
  65 #define RX_DEF_PENDING          RX_MAX_PENDING
  66
  67 /* This is the worst case number of transmit list elements for a single skb:
  68    VLAN + TSO + CKSUM + Data + skb_frags * DMA */
  69 #define MAX_SKB_TX_LE   (4 + (sizeof(dma_addr_t)/sizeof(u32))*MAX_SKB_FRAGS)
  70 #define TX_MIN_PENDING          (MAX_SKB_TX_LE+1)
  71 #define TX_MAX_PENDING          4096
  72 #define TX_DEF_PENDING          127
  73
  74 #define STATUS_RING_SIZE        2048    /* 2 ports * (TX + 2*RX) */
  75 #define STATUS_LE_BYTES         (STATUS_RING_SIZE*sizeof(struct sky2_status_le))
  76 #define TX_WATCHDOG             (5 * HZ)
  77 #define NAPI_WEIGHT             64
  78 #define PHY_RETRIES             1000
  79
  80 #define SKY2_EEPROM_MAGIC       0x9955aabb
  81
  82
  83 #define RING_NEXT(x,s)  (((x)+1) & ((s)-1))
  84
  85 static const u32 default_msg =
  86     NETIF_MSG_DRV | NETIF_MSG_PROBE | NETIF_MSG_LINK
  87     | NETIF_MSG_TIMER | NETIF_MSG_TX_ERR | NETIF_MSG_RX_ERR
  88     | NETIF_MSG_IFUP | NETIF_MSG_IFDOWN;
  89
  90 static int debug = -1;          /* defaults above */
  91 module_param(debug, int, 0);
  92 MODULE_PARM_DESC(debug, "Debug level (0=none,...,16=all)");
  93
  94 static int copybreak __read_mostly = 128;
  95 module_param(copybreak, int, 0);
  96 MODULE_PARM_DESC(copybreak, "Receive copy threshold");
  97
  98 static int disable_msi = 0;
  99 module_param(disable_msi, int, 0);
 100 MODULE_PARM_DESC(disable_msi, "Disable Message Signaled Interrupt (MSI)");
 101
 102 static DEFINE_PCI_DEVICE_TABLE(sky2_id_table) = {
 103         { PCI_DEVICE(PCI_VENDOR_ID_SYSKONNECT, 0x9000) }, /* SK-9Sxx */
 104         { PCI_DEVICE(PCI_VENDOR_ID_SYSKONNECT, 0x9E00) }, /* SK-9Exx */
 105         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4b00) },    /* DGE-560T */
 106         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4001) },    /* DGE-550SX */
 107         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4B02) },    /* DGE-560SX */
 108         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4B03) },    /* DGE-550T */
 109         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4340) }, /* 88E8021 */
 110         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4341) }, /* 88E8022 */
 111         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4342) }, /* 88E8061 */
 112         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4343) }, /* 88E8062 */
 113         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4344) }, /* 88E8021 */
 114         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4345) }, /* 88E8022 */
 115         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4346) }, /* 88E8061 */
 116         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4347) }, /* 88E8062 */
 117         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4350) }, /* 88E8035 */
 118         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4351) }, /* 88E8036 */
 119         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4352) }, /* 88E8038 */
 120         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4353) }, /* 88E8039 */
 121         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4354) }, /* 88E8040 */
 122         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4355) }, /* 88E8040T */
 123         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4356) }, /* 88EC033 */
 124         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4357) }, /* 88E8042 */
 125         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x435A) }, /* 88E8048 */
 126         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4360) }, /* 88E8052 */
 127         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4361) }, /* 88E8050 */
 128         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4362) }, /* 88E8053 */
 129         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4363) }, /* 88E8055 */
 130         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4364) }, /* 88E8056 */
 131         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4365) }, /* 88E8070 */
 132         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4366) }, /* 88EC036 */
 133         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4367) }, /* 88EC032 */
 134         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4368) }, /* 88EC034 */
 135         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4369) }, /* 88EC042 */
 136         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x436A) }, /* 88E8058 */
 137         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x436B) }, /* 88E8071 */
 138         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x436C) }, /* 88E8072 */
 139         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x436D) }, /* 88E8055 */
 140         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4370) }, /* 88E8075 */
 141         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4380) }, /* 88E8057 */
 142         { 0 }
 143 };
 144
 145 MODULE_DEVICE_TABLE(pci, sky2_id_table);
 146
 147 /* Avoid conditionals by using array */
 148 static const unsigned txqaddr[] = { Q_XA1, Q_XA2 };
 149 static const unsigned rxqaddr[] = { Q_R1, Q_R2 };
 150 static const u32 portirq_msk[] = { Y2_IS_PORT_1, Y2_IS_PORT_2 };
 151
 152 static void sky2_set_multicast(struct net_device *dev);
 153
 154 /* Access to PHY via serial interconnect */
 155 static int gm_phy_write(struct sky2_hw *hw, unsigned port, u16 reg, u16 val)
 156 {
 157         int i;
 158
 159         gma_write16(hw, port, GM_SMI_DATA, val);
 160         gma_write16(hw, port, GM_SMI_CTRL,
 161                     GM_SMI_CT_PHY_AD(PHY_ADDR_MARV) | GM_SMI_CT_REG_AD(reg));
 162
 163         for (i = 0; i < PHY_RETRIES; i++) {
 164                 u16 ctrl = gma_read16(hw, port, GM_SMI_CTRL);
 165                 if (ctrl == 0xffff)
 166                         goto io_error;
 167
 168                 if (!(ctrl & GM_SMI_CT_BUSY))
 169                         return 0;
 170
 171                 udelay(10);
 172         }
 173
 174         dev_warn(&hw->pdev->dev,"%s: phy write timeout\n", hw->dev[port]->name);
 175         return -ETIMEDOUT;
 176
 177 io_error:
 178         dev_err(&hw->pdev->dev, "%s: phy I/O error\n", hw->dev[port]->name);
 179         return -EIO;
 180 }
 181
 182 static int __gm_phy_read(struct sky2_hw *hw, unsigned port, u16 reg, u16 *val)
 183 {
 184         int i;
 185
 186         gma_write16(hw, port, GM_SMI_CTRL, GM_SMI_CT_PHY_AD(PHY_ADDR_MARV)
 187                     | GM_SMI_CT_REG_AD(reg) | GM_SMI_CT_OP_RD);
 188
 189         for (i = 0; i < PHY_RETRIES; i++) {
 190                 u16 ctrl = gma_read16(hw, port, GM_SMI_CTRL);
 191                 if (ctrl == 0xffff)
 192                         goto io_error;
 193
 194                 if (ctrl & GM_SMI_CT_RD_VAL) {
 195                         *val = gma_read16(hw, port, GM_SMI_DATA);
 196                         return 0;
 197                 }
 198
 199                 udelay(10);
 200         }
 201
 202         dev_warn(&hw->pdev->dev, "%s: phy read timeout\n", hw->dev[port]->name);
 203         return -ETIMEDOUT;
 204 io_error:
 205         dev_err(&hw->pdev->dev, "%s: phy I/O error\n", hw->dev[port]->name);
 206         return -EIO;
 207 }
 208
 209 static inline u16 gm_phy_read(struct sky2_hw *hw, unsigned port, u16 reg)
 210 {
 211         u16 v;
 212         __gm_phy_read(hw, port, reg, &v);
 213         return v;
 214 }
 215
 216
 217 static void sky2_power_on(struct sky2_hw *hw)
 218 {
 219         /* switch power to VCC (WA for VAUX problem) */
 220         sky2_write8(hw, B0_POWER_CTRL,
 221                     PC_VAUX_ENA | PC_VCC_ENA | PC_VAUX_OFF | PC_VCC_ON);
 222
 223         /* disable Core Clock Division, */
 224         sky2_write32(hw, B2_Y2_CLK_CTRL, Y2_CLK_DIV_DIS);
 225
 226         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 227                 /* enable bits are inverted */
 228                 sky2_write8(hw, B2_Y2_CLK_GATE,
 229                             Y2_PCI_CLK_LNK1_DIS | Y2_COR_CLK_LNK1_DIS |
 230                             Y2_CLK_GAT_LNK1_DIS | Y2_PCI_CLK_LNK2_DIS |
 231                             Y2_COR_CLK_LNK2_DIS | Y2_CLK_GAT_LNK2_DIS);
 232         else
 233                 sky2_write8(hw, B2_Y2_CLK_GATE, 0);
 234
 235         if (hw->flags & SKY2_HW_ADV_POWER_CTL) {
 236                 u32 reg;
 237
 238                 sky2_pci_write32(hw, PCI_DEV_REG3, 0);
 239
 240                 reg = sky2_pci_read32(hw, PCI_DEV_REG4);
 241                 /* set all bits to 0 except bits 15..12 and 8 */
 242                 reg &= P_ASPM_CONTROL_MSK;
 243                 sky2_pci_write32(hw, PCI_DEV_REG4, reg);
 244
 245                 reg = sky2_pci_read32(hw, PCI_DEV_REG5);
 246                 /* set all bits to 0 except bits 28 & 27 */
 247                 reg &= P_CTL_TIM_VMAIN_AV_MSK;
 248                 sky2_pci_write32(hw, PCI_DEV_REG5, reg);
 249
 250                 sky2_pci_write32(hw, PCI_CFG_REG_1, 0);
 251
 252                 /* Enable workaround for dev 4.107 on Yukon-Ultra & Extreme */
 253                 reg = sky2_read32(hw, B2_GP_IO);
 254                 reg |= GLB_GPIO_STAT_RACE_DIS;
 255                 sky2_write32(hw, B2_GP_IO, reg);
 256
 257                 sky2_read32(hw, B2_GP_IO);
 258         }
 259 }
 260
 261 static void sky2_power_aux(struct sky2_hw *hw)
 262 {
 263         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 264                 sky2_write8(hw, B2_Y2_CLK_GATE, 0);
 265         else
 266                 /* enable bits are inverted */
 267                 sky2_write8(hw, B2_Y2_CLK_GATE,
 268                             Y2_PCI_CLK_LNK1_DIS | Y2_COR_CLK_LNK1_DIS |
 269                             Y2_CLK_GAT_LNK1_DIS | Y2_PCI_CLK_LNK2_DIS |
 270                             Y2_COR_CLK_LNK2_DIS | Y2_CLK_GAT_LNK2_DIS);
 271
 272         /* switch power to VAUX */
 273         if (sky2_read16(hw, B0_CTST) & Y2_VAUX_AVAIL)
 274                 sky2_write8(hw, B0_POWER_CTRL,
 275                             (PC_VAUX_ENA | PC_VCC_ENA |
 276                              PC_VAUX_ON | PC_VCC_OFF));
 277 }
 278
 279 static void sky2_gmac_reset(struct sky2_hw *hw, unsigned port)
 280 {
 281         u16 reg;
 282
 283         /* disable all GMAC IRQ's */
 284         sky2_write8(hw, SK_REG(port, GMAC_IRQ_MSK), 0);
 285
 286         gma_write16(hw, port, GM_MC_ADDR_H1, 0);        /* clear MC hash */
 287         gma_write16(hw, port, GM_MC_ADDR_H2, 0);
 288         gma_write16(hw, port, GM_MC_ADDR_H3, 0);
 289         gma_write16(hw, port, GM_MC_ADDR_H4, 0);
 290
 291         reg = gma_read16(hw, port, GM_RX_CTRL);
 292         reg |= GM_RXCR_UCF_ENA | GM_RXCR_MCF_ENA;
 293         gma_write16(hw, port, GM_RX_CTRL, reg);
 294 }
 295
 296 /* flow control to advertise bits */
 297 static const u16 copper_fc_adv[] = {
 298         [FC_NONE]       = 0,
 299         [FC_TX]         = PHY_M_AN_ASP,
 300         [FC_RX]         = PHY_M_AN_PC,
 301         [FC_BOTH]       = PHY_M_AN_PC | PHY_M_AN_ASP,
 302 };
 303
 304 /* flow control to advertise bits when using 1000BaseX */
 305 static const u16 fiber_fc_adv[] = {
 306         [FC_NONE] = PHY_M_P_NO_PAUSE_X,
 307         [FC_TX]   = PHY_M_P_ASYM_MD_X,
 308         [FC_RX]   = PHY_M_P_SYM_MD_X,
 309         [FC_BOTH] = PHY_M_P_BOTH_MD_X,
 310 };
 311
 312 /* flow control to GMA disable bits */
 313 static const u16 gm_fc_disable[] = {
 314         [FC_NONE] = GM_GPCR_FC_RX_DIS | GM_GPCR_FC_TX_DIS,
 315         [FC_TX]   = GM_GPCR_FC_RX_DIS,
 316         [FC_RX]   = GM_GPCR_FC_TX_DIS,
 317         [FC_BOTH] = 0,
 318 };
 319
 320
 321 static void sky2_phy_init(struct sky2_hw *hw, unsigned port)
 322 {
 323         struct sky2_port *sky2 = netdev_priv(hw->dev[port]);
 324         u16 ctrl, ct1000, adv, pg, ledctrl, ledover, reg;
 325
 326         if ( (sky2->flags & SKY2_FLAG_AUTO_SPEED) &&
 327             !(hw->flags & SKY2_HW_NEWER_PHY)) {
 328                 u16 ectrl = gm_phy_read(hw, port, PHY_MARV_EXT_CTRL);
 329
 330                 ectrl &= ~(PHY_M_EC_M_DSC_MSK | PHY_M_EC_S_DSC_MSK |
 331                            PHY_M_EC_MAC_S_MSK);
 332                 ectrl |= PHY_M_EC_MAC_S(MAC_TX_CLK_25_MHZ);
 333
 334                 /* on PHY 88E1040 Rev.D0 (and newer) downshift control changed */
 335                 if (hw->chip_id == CHIP_ID_YUKON_EC)
 336                         /* set downshift counter to 3x and enable downshift */
 337                         ectrl |= PHY_M_EC_DSC_2(2) | PHY_M_EC_DOWN_S_ENA;
 338                 else
 339                         /* set master & slave downshift counter to 1x */
 340                         ectrl |= PHY_M_EC_M_DSC(0) | PHY_M_EC_S_DSC(1);
 341
 342                 gm_phy_write(hw, port, PHY_MARV_EXT_CTRL, ectrl);
 343         }
 344
 345         ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 346         if (sky2_is_copper(hw)) {
 347                 if (!(hw->flags & SKY2_HW_GIGABIT)) {
 348                         /* enable automatic crossover */
 349                         ctrl |= PHY_M_PC_MDI_XMODE(PHY_M_PC_ENA_AUTO) >> 1;
 350
 351                         if (hw->chip_id == CHIP_ID_YUKON_FE_P &&
 352                             hw->chip_rev == CHIP_REV_YU_FE2_A0) {
 353                                 u16 spec;
 354
 355                                 /* Enable Class A driver for FE+ A0 */
 356                                 spec = gm_phy_read(hw, port, PHY_MARV_FE_SPEC_2);
 357                                 spec |= PHY_M_FESC_SEL_CL_A;
 358                                 gm_phy_write(hw, port, PHY_MARV_FE_SPEC_2, spec);
 359                         }
 360                 } else {
 361                         /* disable energy detect */
 362                         ctrl &= ~PHY_M_PC_EN_DET_MSK;
 363
 364                         /* enable automatic crossover */
 365                         ctrl |= PHY_M_PC_MDI_XMODE(PHY_M_PC_ENA_AUTO);
 366
 367                         /* downshift on PHY 88E1112 and 88E1149 is changed */
 368                         if ( (sky2->flags & SKY2_FLAG_AUTO_SPEED)
 369                             && (hw->flags & SKY2_HW_NEWER_PHY)) {
 370                                 /* set downshift counter to 3x and enable downshift */
 371                                 ctrl &= ~PHY_M_PC_DSC_MSK;
 372                                 ctrl |= PHY_M_PC_DSC(2) | PHY_M_PC_DOWN_S_ENA;
 373                         }
 374                 }
 375         } else {
 376                 /* workaround for deviation #4.88 (CRC errors) */
 377                 /* disable Automatic Crossover */
 378
 379                 ctrl &= ~PHY_M_PC_MDIX_MSK;
 380         }
 381
 382         gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 383
 384         /* special setup for PHY 88E1112 Fiber */
 385         if (hw->chip_id == CHIP_ID_YUKON_XL && (hw->flags & SKY2_HW_FIBRE_PHY)) {
 386                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
 387
 388                 /* Fiber: select 1000BASE-X only mode MAC Specific Ctrl Reg. */
 389                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 2);
 390                 ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 391                 ctrl &= ~PHY_M_MAC_MD_MSK;
 392                 ctrl |= PHY_M_MAC_MODE_SEL(PHY_M_MAC_MD_1000BX);
 393                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 394
 395                 if (hw->pmd_type  == 'P') {
 396                         /* select page 1 to access Fiber registers */
 397                         gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 1);
 398
 399                         /* for SFP-module set SIGDET polarity to low */
 400                         ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 401                         ctrl |= PHY_M_FIB_SIGD_POL;
 402                         gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 403                 }
 404
 405                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
 406         }
 407
 408         ctrl = PHY_CT_RESET;
 409         ct1000 = 0;
 410         adv = PHY_AN_CSMA;
 411         reg = 0;
 412
 413         if (sky2->flags & SKY2_FLAG_AUTO_SPEED) {
 414                 if (sky2_is_copper(hw)) {
 415                         if (sky2->advertising & ADVERTISED_1000baseT_Full)
 416                                 ct1000 |= PHY_M_1000C_AFD;
 417                         if (sky2->advertising & ADVERTISED_1000baseT_Half)
 418                                 ct1000 |= PHY_M_1000C_AHD;
 419                         if (sky2->advertising & ADVERTISED_100baseT_Full)
 420                                 adv |= PHY_M_AN_100_FD;
 421                         if (sky2->advertising & ADVERTISED_100baseT_Half)
 422                                 adv |= PHY_M_AN_100_HD;
 423                         if (sky2->advertising & ADVERTISED_10baseT_Full)
 424                                 adv |= PHY_M_AN_10_FD;
 425                         if (sky2->advertising & ADVERTISED_10baseT_Half)
 426                                 adv |= PHY_M_AN_10_HD;
 427
 428                 } else {        /* special defines for FIBER (88E1040S only) */
 429                         if (sky2->advertising & ADVERTISED_1000baseT_Full)
 430                                 adv |= PHY_M_AN_1000X_AFD;
 431                         if (sky2->advertising & ADVERTISED_1000baseT_Half)
 432                                 adv |= PHY_M_AN_1000X_AHD;
 433                 }
 434
 435                 /* Restart Auto-negotiation */
 436                 ctrl |= PHY_CT_ANE | PHY_CT_RE_CFG;
 437         } else {
 438                 /* forced speed/duplex settings */
 439                 ct1000 = PHY_M_1000C_MSE;
 440
 441                 /* Disable auto update for duplex flow control and duplex */
 442                 reg |= GM_GPCR_AU_DUP_DIS | GM_GPCR_AU_SPD_DIS;
 443
 444                 switch (sky2->speed) {
 445                 case SPEED_1000:
 446                         ctrl |= PHY_CT_SP1000;
 447                         reg |= GM_GPCR_SPEED_1000;
 448                         break;
 449                 case SPEED_100:
 450                         ctrl |= PHY_CT_SP100;
 451                         reg |= GM_GPCR_SPEED_100;
 452                         break;
 453                 }
 454
 455                 if (sky2->duplex == DUPLEX_FULL) {
 456                         reg |= GM_GPCR_DUP_FULL;
 457                         ctrl |= PHY_CT_DUP_MD;
 458                 } else if (sky2->speed < SPEED_1000)
 459                         sky2->flow_mode = FC_NONE;
 460         }
 461
 462         if (sky2->flags & SKY2_FLAG_AUTO_PAUSE) {
 463                 if (sky2_is_copper(hw))
 464                         adv |= copper_fc_adv[sky2->flow_mode];
 465                 else
 466                         adv |= fiber_fc_adv[sky2->flow_mode];
 467         } else {
 468                 reg |= GM_GPCR_AU_FCT_DIS;
 469                 reg |= gm_fc_disable[sky2->flow_mode];
 470
 471                 /* Forward pause packets to GMAC? */
 472                 if (sky2->flow_mode & FC_RX)
 473                         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_ON);
 474                 else
 475                         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_OFF);
 476         }
 477
 478         gma_write16(hw, port, GM_GP_CTRL, reg);
 479
 480         if (hw->flags & SKY2_HW_GIGABIT)
 481                 gm_phy_write(hw, port, PHY_MARV_1000T_CTRL, ct1000);
 482
 483         gm_phy_write(hw, port, PHY_MARV_AUNE_ADV, adv);
 484         gm_phy_write(hw, port, PHY_MARV_CTRL, ctrl);
 485
 486         /* Setup Phy LED's */
 487         ledctrl = PHY_M_LED_PULS_DUR(PULS_170MS);
 488         ledover = 0;
 489
 490         switch (hw->chip_id) {
 491         case CHIP_ID_YUKON_FE:
 492                 /* on 88E3082 these bits are at 11..9 (shifted left) */
 493                 ledctrl |= PHY_M_LED_BLINK_RT(BLINK_84MS) << 1;
 494
 495                 ctrl = gm_phy_read(hw, port, PHY_MARV_FE_LED_PAR);
 496
 497                 /* delete ACT LED control bits */
 498                 ctrl &= ~PHY_M_FELP_LED1_MSK;
 499                 /* change ACT LED control to blink mode */
 500                 ctrl |= PHY_M_FELP_LED1_CTRL(LED_PAR_CTRL_ACT_BL);
 501                 gm_phy_write(hw, port, PHY_MARV_FE_LED_PAR, ctrl);
 502                 break;
 503
 504         case CHIP_ID_YUKON_FE_P:
 505                 /* Enable Link Partner Next Page */
 506                 ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 507                 ctrl |= PHY_M_PC_ENA_LIP_NP;
 508
 509                 /* disable Energy Detect and enable scrambler */
 510                 ctrl &= ~(PHY_M_PC_ENA_ENE_DT | PHY_M_PC_DIS_SCRAMB);
 511                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 512
 513                 /* set LED2 -> ACT, LED1 -> LINK, LED0 -> SPEED */
 514                 ctrl = PHY_M_FELP_LED2_CTRL(LED_PAR_CTRL_ACT_BL) |
 515                         PHY_M_FELP_LED1_CTRL(LED_PAR_CTRL_LINK) |
 516                         PHY_M_FELP_LED0_CTRL(LED_PAR_CTRL_SPEED);
 517
 518                 gm_phy_write(hw, port, PHY_MARV_FE_LED_PAR, ctrl);
 519                 break;
 520
 521         case CHIP_ID_YUKON_XL:
 522                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
 523
 524                 /* select page 3 to access LED control register */
 525                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
 526
 527                 /* set LED Function Control register */
 528                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
 529                              (PHY_M_LEDC_LOS_CTRL(1) |  /* LINK/ACT */
 530                               PHY_M_LEDC_INIT_CTRL(7) | /* 10 Mbps */
 531                               PHY_M_LEDC_STA1_CTRL(7) | /* 100 Mbps */
 532                               PHY_M_LEDC_STA0_CTRL(7)));        /* 1000 Mbps */
 533
 534                 /* set Polarity Control register */
 535                 gm_phy_write(hw, port, PHY_MARV_PHY_STAT,
 536                              (PHY_M_POLC_LS1_P_MIX(4) |
 537                               PHY_M_POLC_IS0_P_MIX(4) |
 538                               PHY_M_POLC_LOS_CTRL(2) |
 539                               PHY_M_POLC_INIT_CTRL(2) |
 540                               PHY_M_POLC_STA1_CTRL(2) |
 541                               PHY_M_POLC_STA0_CTRL(2)));
 542
 543                 /* restore page register */
 544                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
 545                 break;
 546
 547         case CHIP_ID_YUKON_EC_U:
 548         case CHIP_ID_YUKON_EX:
 549         case CHIP_ID_YUKON_SUPR:
 550                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
 551
 552                 /* select page 3 to access LED control register */
 553                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
 554
 555                 /* set LED Function Control register */
 556                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
 557                              (PHY_M_LEDC_LOS_CTRL(1) |  /* LINK/ACT */
 558                               PHY_M_LEDC_INIT_CTRL(8) | /* 10 Mbps */
 559                               PHY_M_LEDC_STA1_CTRL(7) | /* 100 Mbps */
 560                               PHY_M_LEDC_STA0_CTRL(7)));/* 1000 Mbps */
 561
 562                 /* set Blink Rate in LED Timer Control Register */
 563                 gm_phy_write(hw, port, PHY_MARV_INT_MASK,
 564                              ledctrl | PHY_M_LED_BLINK_RT(BLINK_84MS));
 565                 /* restore page register */
 566                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
 567                 break;
 568
 569         default:
 570                 /* set Tx LED (LED_TX) to blink mode on Rx OR Tx activity */
 571                 ledctrl |= PHY_M_LED_BLINK_RT(BLINK_84MS) | PHY_M_LEDC_TX_CTRL;
 572
 573                 /* turn off the Rx LED (LED_RX) */
 574                 ledover |= PHY_M_LED_MO_RX(MO_LED_OFF);
 575         }
 576
 577         if (hw->chip_id == CHIP_ID_YUKON_EC_U || hw->chip_id == CHIP_ID_YUKON_UL_2) {
 578                 /* apply fixes in PHY AFE */
 579                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 255);
 580
 581                 /* increase differential signal amplitude in 10BASE-T */
 582                 gm_phy_write(hw, port, 0x18, 0xaa99);
 583                 gm_phy_write(hw, port, 0x17, 0x2011);
 584
 585                 if (hw->chip_id == CHIP_ID_YUKON_EC_U) {
 586                         /* fix for IEEE A/B Symmetry failure in 1000BASE-T */
 587                         gm_phy_write(hw, port, 0x18, 0xa204);
 588                         gm_phy_write(hw, port, 0x17, 0x2002);
 589                 }
 590
 591                 /* set page register to 0 */
 592                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 0);
 593         } else if (hw->chip_id == CHIP_ID_YUKON_FE_P &&
 594                    hw->chip_rev == CHIP_REV_YU_FE2_A0) {
 595                 /* apply workaround for integrated resistors calibration */
 596                 gm_phy_write(hw, port, PHY_MARV_PAGE_ADDR, 17);
 597                 gm_phy_write(hw, port, PHY_MARV_PAGE_DATA, 0x3f60);
 598         } else if (hw->chip_id != CHIP_ID_YUKON_EX &&
 599                    hw->chip_id < CHIP_ID_YUKON_SUPR) {
 600                 /* no effect on Yukon-XL */
 601                 gm_phy_write(hw, port, PHY_MARV_LED_CTRL, ledctrl);
 602
 603                 if ( !(sky2->flags & SKY2_FLAG_AUTO_SPEED)
 604                      || sky2->speed == SPEED_100) {
 605                         /* turn on 100 Mbps LED (LED_LINK100) */
 606                         ledover |= PHY_M_LED_MO_100(MO_LED_ON);
 607                 }
 608
 609                 if (ledover)
 610                         gm_phy_write(hw, port, PHY_MARV_LED_OVER, ledover);
 611
 612         }
 613
 614         /* Enable phy interrupt on auto-negotiation complete (or link up) */
 615         if (sky2->flags & SKY2_FLAG_AUTO_SPEED)
 616                 gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_IS_AN_COMPL);
 617         else
 618                 gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_DEF_MSK);
 619 }
 620
 621 static const u32 phy_power[] = { PCI_Y2_PHY1_POWD, PCI_Y2_PHY2_POWD };
 622 static const u32 coma_mode[] = { PCI_Y2_PHY1_COMA, PCI_Y2_PHY2_COMA };
 623
 624 static void sky2_phy_power_up(struct sky2_hw *hw, unsigned port)
 625 {
 626         u32 reg1;
 627
 628         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
 629         reg1 = sky2_pci_read32(hw, PCI_DEV_REG1);
 630         reg1 &= ~phy_power[port];
 631
 632         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 633                 reg1 |= coma_mode[port];
 634
 635         sky2_pci_write32(hw, PCI_DEV_REG1, reg1);
 636         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
 637         sky2_pci_read32(hw, PCI_DEV_REG1);
 638
 639         if (hw->chip_id == CHIP_ID_YUKON_FE)
 640                 gm_phy_write(hw, port, PHY_MARV_CTRL, PHY_CT_ANE);
 641         else if (hw->flags & SKY2_HW_ADV_POWER_CTL)
 642                 sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_CLR);
 643 }
 644
 645 static void sky2_phy_power_down(struct sky2_hw *hw, unsigned port)
 646 {
 647         u32 reg1;
 648         u16 ctrl;
 649
 650         /* release GPHY Control reset */
 651         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_CLR);
 652
 653         /* release GMAC reset */
 654         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_CLR);
 655
 656         if (hw->flags & SKY2_HW_NEWER_PHY) {
 657                 /* select page 2 to access MAC control register */
 658                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 2);
 659
 660                 ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 661                 /* allow GMII Power Down */
 662                 ctrl &= ~PHY_M_MAC_GMIF_PUP;
 663                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 664
 665                 /* set page register back to 0 */
 666                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 0);
 667         }
 668
 669         /* setup General Purpose Control Register */
 670         gma_write16(hw, port, GM_GP_CTRL,
 671                     GM_GPCR_FL_PASS | GM_GPCR_SPEED_100 |
 672                     GM_GPCR_AU_DUP_DIS | GM_GPCR_AU_FCT_DIS |
 673                     GM_GPCR_AU_SPD_DIS);
 674
 675         if (hw->chip_id != CHIP_ID_YUKON_EC) {
 676                 if (hw->chip_id == CHIP_ID_YUKON_EC_U) {
 677                         /* select page 2 to access MAC control register */
 678                         gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 2);
 679
 680                         ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 681                         /* enable Power Down */
 682                         ctrl |= PHY_M_PC_POW_D_ENA;
 683                         gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 684
 685                         /* set page register back to 0 */
 686                         gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 0);
 687                 }
 688
 689                 /* set IEEE compatible Power Down Mode (dev. #4.99) */
 690                 gm_phy_write(hw, port, PHY_MARV_CTRL, PHY_CT_PDOWN);
 691         }
 692
 693         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
 694         reg1 = sky2_pci_read32(hw, PCI_DEV_REG1);
 695         reg1 |= phy_power[port];                /* set PHY to PowerDown/COMA Mode */
 696         sky2_pci_write32(hw, PCI_DEV_REG1, reg1);
 697         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
 698 }
 699
 700 /* Force a renegotiation */
 701 static void sky2_phy_reinit(struct sky2_port *sky2)
 702 {
 703         spin_lock_bh(&sky2->phy_lock);
 704         sky2_phy_init(sky2->hw, sky2->port);
 705         spin_unlock_bh(&sky2->phy_lock);
 706 }
 707
 708 /* Put device in state to listen for Wake On Lan */
 709 static void sky2_wol_init(struct sky2_port *sky2)
 710 {
 711         struct sky2_hw *hw = sky2->hw;
 712         unsigned port = sky2->port;
 713         enum flow_control save_mode;
 714         u16 ctrl;
 715         u32 reg1;
 716
 717         /* Bring hardware out of reset */
 718         sky2_write16(hw, B0_CTST, CS_RST_CLR);
 719         sky2_write16(hw, SK_REG(port, GMAC_LINK_CTRL), GMLC_RST_CLR);
 720
 721         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_CLR);
 722         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_CLR);
 723
 724         /* Force to 10/100
 725          * sky2_reset will re-enable on resume
 726          */
 727         save_mode = sky2->flow_mode;
 728         ctrl = sky2->advertising;
 729
 730         sky2->advertising &= ~(ADVERTISED_1000baseT_Half|ADVERTISED_1000baseT_Full);
 731         sky2->flow_mode = FC_NONE;
 732
 733         spin_lock_bh(&sky2->phy_lock);
 734         sky2_phy_power_up(hw, port);
 735         sky2_phy_init(hw, port);
 736         spin_unlock_bh(&sky2->phy_lock);
 737
 738         sky2->flow_mode = save_mode;
 739         sky2->advertising = ctrl;
 740
 741         /* Set GMAC to no flow control and auto update for speed/duplex */
 742         gma_write16(hw, port, GM_GP_CTRL,
 743                     GM_GPCR_FC_TX_DIS|GM_GPCR_TX_ENA|GM_GPCR_RX_ENA|
 744                     GM_GPCR_DUP_FULL|GM_GPCR_FC_RX_DIS|GM_GPCR_AU_FCT_DIS);
 745
 746         /* Set WOL address */
 747         memcpy_toio(hw->regs + WOL_REGS(port, WOL_MAC_ADDR),
 748                     sky2->netdev->dev_addr, ETH_ALEN);
 749
 750         /* Turn on appropriate WOL control bits */
 751         sky2_write16(hw, WOL_REGS(port, WOL_CTRL_STAT), WOL_CTL_CLEAR_RESULT);
 752         ctrl = 0;
 753         if (sky2->wol & WAKE_PHY)
 754                 ctrl |= WOL_CTL_ENA_PME_ON_LINK_CHG|WOL_CTL_ENA_LINK_CHG_UNIT;
 755         else
 756                 ctrl |= WOL_CTL_DIS_PME_ON_LINK_CHG|WOL_CTL_DIS_LINK_CHG_UNIT;
 757
 758         if (sky2->wol & WAKE_MAGIC)
 759                 ctrl |= WOL_CTL_ENA_PME_ON_MAGIC_PKT|WOL_CTL_ENA_MAGIC_PKT_UNIT;
 760         else
 761                 ctrl |= WOL_CTL_DIS_PME_ON_MAGIC_PKT|WOL_CTL_DIS_MAGIC_PKT_UNIT;;
 762
 763         ctrl |= WOL_CTL_DIS_PME_ON_PATTERN|WOL_CTL_DIS_PATTERN_UNIT;
 764         sky2_write16(hw, WOL_REGS(port, WOL_CTRL_STAT), ctrl);
 765
 766         /* Turn on legacy PCI-Express PME mode */
 767         reg1 = sky2_pci_read32(hw, PCI_DEV_REG1);
 768         reg1 |= PCI_Y2_PME_LEGACY;
 769         sky2_pci_write32(hw, PCI_DEV_REG1, reg1);
 770
 771         /* block receiver */
 772         sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_RST_SET);
 773
 774 }
 775
 776 static void sky2_set_tx_stfwd(struct sky2_hw *hw, unsigned port)
 777 {
 778         struct net_device *dev = hw->dev[port];
 779
 780         if ( (hw->chip_id == CHIP_ID_YUKON_EX &&
 781               hw->chip_rev != CHIP_REV_YU_EX_A0) ||
 782              hw->chip_id == CHIP_ID_YUKON_FE_P ||
 783              hw->chip_id == CHIP_ID_YUKON_SUPR) {
 784                 /* Yukon-Extreme B0 and further Extreme devices */
 785                 /* enable Store & Forward mode for TX */
 786
 787                 if (dev->mtu <= ETH_DATA_LEN)
 788                         sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
 789                                      TX_JUMBO_DIS | TX_STFW_ENA);
 790
 791                 else
 792                         sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
 793                                      TX_JUMBO_ENA| TX_STFW_ENA);
 794         } else {
 795                 if (dev->mtu <= ETH_DATA_LEN)
 796                         sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T), TX_STFW_ENA);
 797                 else {
 798                         /* set Tx GMAC FIFO Almost Empty Threshold */
 799                         sky2_write32(hw, SK_REG(port, TX_GMF_AE_THR),
 800                                      (ECU_JUMBO_WM << 16) | ECU_AE_THR);
 801
 802                         sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T), TX_STFW_DIS);
 803
 804                         /* Can't do offload because of lack of store/forward */
 805                         dev->features &= ~(NETIF_F_TSO | NETIF_F_SG | NETIF_F_ALL_CSUM);
 806                 }
 807         }
 808 }
 809
 810 static void sky2_mac_init(struct sky2_hw *hw, unsigned port)
 811 {
 812         struct sky2_port *sky2 = netdev_priv(hw->dev[port]);
 813         u16 reg;
 814         u32 rx_reg;
 815         int i;
 816         const u8 *addr = hw->dev[port]->dev_addr;
 817
 818         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_SET);
 819         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_CLR);
 820
 821         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_CLR);
 822
 823         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0 && port == 1) {
 824                 /* WA DEV_472 -- looks like crossed wires on port 2 */
 825                 /* clear GMAC 1 Control reset */
 826                 sky2_write8(hw, SK_REG(0, GMAC_CTRL), GMC_RST_CLR);
 827                 do {
 828                         sky2_write8(hw, SK_REG(1, GMAC_CTRL), GMC_RST_SET);
 829                         sky2_write8(hw, SK_REG(1, GMAC_CTRL), GMC_RST_CLR);
 830                 } while (gm_phy_read(hw, 1, PHY_MARV_ID0) != PHY_MARV_ID0_VAL ||
 831                          gm_phy_read(hw, 1, PHY_MARV_ID1) != PHY_MARV_ID1_Y2 ||
 832                          gm_phy_read(hw, 1, PHY_MARV_INT_MASK) != 0);
 833         }
 834
 835         sky2_read16(hw, SK_REG(port, GMAC_IRQ_SRC));
 836
 837         /* Enable Transmit FIFO Underrun */
 838         sky2_write8(hw, SK_REG(port, GMAC_IRQ_MSK), GMAC_DEF_MSK);
 839
 840         spin_lock_bh(&sky2->phy_lock);
 841         sky2_phy_power_up(hw, port);
 842         sky2_phy_init(hw, port);
 843         spin_unlock_bh(&sky2->phy_lock);
 844
 845         /* MIB clear */
 846         reg = gma_read16(hw, port, GM_PHY_ADDR);
 847         gma_write16(hw, port, GM_PHY_ADDR, reg | GM_PAR_MIB_CLR);
 848
 849         for (i = GM_MIB_CNT_BASE; i <= GM_MIB_CNT_END; i += 4)
 850                 gma_read16(hw, port, i);
 851         gma_write16(hw, port, GM_PHY_ADDR, reg);
 852
 853         /* transmit control */
 854         gma_write16(hw, port, GM_TX_CTRL, TX_COL_THR(TX_COL_DEF));
 855
 856         /* receive control reg: unicast + multicast + no FCS  */
 857         gma_write16(hw, port, GM_RX_CTRL,
 858                     GM_RXCR_UCF_ENA | GM_RXCR_CRC_DIS | GM_RXCR_MCF_ENA);
 859
 860         /* transmit flow control */
 861         gma_write16(hw, port, GM_TX_FLOW_CTRL, 0xffff);
 862
 863         /* transmit parameter */
 864         gma_write16(hw, port, GM_TX_PARAM,
 865                     TX_JAM_LEN_VAL(TX_JAM_LEN_DEF) |
 866                     TX_JAM_IPG_VAL(TX_JAM_IPG_DEF) |
 867                     TX_IPG_JAM_DATA(TX_IPG_JAM_DEF) |
 868                     TX_BACK_OFF_LIM(TX_BOF_LIM_DEF));
 869
 870         /* serial mode register */
 871         reg = DATA_BLIND_VAL(DATA_BLIND_DEF) |
 872                 GM_SMOD_VLAN_ENA | IPG_DATA_VAL(IPG_DATA_DEF);
 873
 874         if (hw->dev[port]->mtu > ETH_DATA_LEN)
 875                 reg |= GM_SMOD_JUMBO_ENA;
 876
 877         gma_write16(hw, port, GM_SERIAL_MODE, reg);
 878
 879         /* virtual address for data */
 880         gma_set_addr(hw, port, GM_SRC_ADDR_2L, addr);
 881
 882         /* physical address: used for pause frames */
 883         gma_set_addr(hw, port, GM_SRC_ADDR_1L, addr);
 884
 885         /* ignore counter overflows */
 886         gma_write16(hw, port, GM_TX_IRQ_MSK, 0);
 887         gma_write16(hw, port, GM_RX_IRQ_MSK, 0);
 888         gma_write16(hw, port, GM_TR_IRQ_MSK, 0);
 889
 890         /* Configure Rx MAC FIFO */
 891         sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_RST_CLR);
 892         rx_reg = GMF_OPER_ON | GMF_RX_F_FL_ON;
 893         if (hw->chip_id == CHIP_ID_YUKON_EX ||
 894             hw->chip_id == CHIP_ID_YUKON_FE_P)
 895                 rx_reg |= GMF_RX_OVER_ON;
 896
 897         sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T), rx_reg);
 898
 899         if (hw->chip_id == CHIP_ID_YUKON_XL) {
 900                 /* Hardware errata - clear flush mask */
 901                 sky2_write16(hw, SK_REG(port, RX_GMF_FL_MSK), 0);
 902         } else {
 903                 /* Flush Rx MAC FIFO on any flow control or error */
 904                 sky2_write16(hw, SK_REG(port, RX_GMF_FL_MSK), GMR_FS_ANY_ERR);
 905         }
 906
 907         /* Set threshold to 0xa (64 bytes) + 1 to workaround pause bug  */
 908         reg = RX_GMF_FL_THR_DEF + 1;
 909         /* Another magic mystery workaround from sk98lin */
 910         if (hw->chip_id == CHIP_ID_YUKON_FE_P &&
 911             hw->chip_rev == CHIP_REV_YU_FE2_A0)
 912                 reg = 0x178;
 913         sky2_write16(hw, SK_REG(port, RX_GMF_FL_THR), reg);
 914
 915         /* Configure Tx MAC FIFO */
 916         sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_RST_CLR);
 917         sky2_write16(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_OPER_ON);
 918
 919         /* On chips without ram buffer, pause is controled by MAC level */
 920         if (!(hw->flags & SKY2_HW_RAM_BUFFER)) {
 921                 sky2_write8(hw, SK_REG(port, RX_GMF_LP_THR), 768/8);
 922                 sky2_write8(hw, SK_REG(port, RX_GMF_UP_THR), 1024/8);
 923
 924                 sky2_set_tx_stfwd(hw, port);
 925         }
 926
 927         if (hw->chip_id == CHIP_ID_YUKON_FE_P &&
 928             hw->chip_rev == CHIP_REV_YU_FE2_A0) {
 929                 /* disable dynamic watermark */
 930                 reg = sky2_read16(hw, SK_REG(port, TX_GMF_EA));
 931                 reg &= ~TX_DYN_WM_ENA;
 932                 sky2_write16(hw, SK_REG(port, TX_GMF_EA), reg);
 933         }
 934 }
 935
 936 /* Assign Ram Buffer allocation to queue */
 937 static void sky2_ramset(struct sky2_hw *hw, u16 q, u32 start, u32 space)
 938 {
 939         u32 end;
 940
 941         /* convert from K bytes to qwords used for hw register */
 942         start *= 1024/8;
 943         space *= 1024/8;
 944         end = start + space - 1;
 945
 946         sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_RST_CLR);
 947         sky2_write32(hw, RB_ADDR(q, RB_START), start);
 948         sky2_write32(hw, RB_ADDR(q, RB_END), end);
 949         sky2_write32(hw, RB_ADDR(q, RB_WP), start);
 950         sky2_write32(hw, RB_ADDR(q, RB_RP), start);
 951
 952         if (q == Q_R1 || q == Q_R2) {
 953                 u32 tp = space - space/4;
 954
 955                 /* On receive queue's set the thresholds
 956                  * give receiver priority when > 3/4 full
 957                  * send pause when down to 2K
 958                  */
 959                 sky2_write32(hw, RB_ADDR(q, RB_RX_UTHP), tp);
 960                 sky2_write32(hw, RB_ADDR(q, RB_RX_LTHP), space/2);
 961
 962                 tp = space - 2048/8;
 963                 sky2_write32(hw, RB_ADDR(q, RB_RX_UTPP), tp);
 964                 sky2_write32(hw, RB_ADDR(q, RB_RX_LTPP), space/4);
 965         } else {
 966                 /* Enable store & forward on Tx queue's because
 967                  * Tx FIFO is only 1K on Yukon
 968                  */
 969                 sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_ENA_STFWD);
 970         }
 971
 972         sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_ENA_OP_MD);
 973         sky2_read8(hw, RB_ADDR(q, RB_CTRL));
 974 }
 975
 976 /* Setup Bus Memory Interface */
 977 static void sky2_qset(struct sky2_hw *hw, u16 q)
 978 {
 979         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_CLR_RESET);
 980         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_OPER_INIT);
 981         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_FIFO_OP_ON);
 982         sky2_write32(hw, Q_ADDR(q, Q_WM),  BMU_WM_DEFAULT);
 983 }
 984
 985 /* Setup prefetch unit registers. This is the interface between
 986  * hardware and driver list elements
 987  */
 988 static void sky2_prefetch_init(struct sky2_hw *hw, u32 qaddr,
 989                                dma_addr_t addr, u32 last)
 990 {
 991         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_RST_SET);
 992         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_RST_CLR);
 993         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_ADDR_HI), upper_32_bits(addr));
 994         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_ADDR_LO), lower_32_bits(addr));
 995         sky2_write16(hw, Y2_QADDR(qaddr, PREF_UNIT_LAST_IDX), last);
 996         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_OP_ON);
 997
 998         sky2_read32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL));
 999 }
1000
1001 static inline struct sky2_tx_le *get_tx_le(struct sky2_port *sky2, u16 *slot)
1002 {
1003         struct sky2_tx_le *le = sky2->tx_le + *slot;
1004         struct tx_ring_info *re = sky2->tx_ring + *slot;
1005
1006         *slot = RING_NEXT(*slot, sky2->tx_ring_size);
1007         re->flags = 0;
1008         re->skb = NULL;
1009         le->ctrl = 0;
1010         return le;
1011 }
1012
1013 static void tx_init(struct sky2_port *sky2)
1014 {
1015         struct sky2_tx_le *le;
1016
1017         sky2->tx_prod = sky2->tx_cons = 0;
1018         sky2->tx_tcpsum = 0;
1019         sky2->tx_last_mss = 0;
1020
1021         le = get_tx_le(sky2, &sky2->tx_prod);
1022         le->addr = 0;
1023         le->opcode = OP_ADDR64 | HW_OWNER;
1024         sky2->tx_last_upper = 0;
1025 }
1026
1027 /* Update chip's next pointer */
1028 static inline void sky2_put_idx(struct sky2_hw *hw, unsigned q, u16 idx)
1029 {
1030         /* Make sure write' to descriptors are complete before we tell hardware */
1031         wmb();
1032         sky2_write16(hw, Y2_QADDR(q, PREF_UNIT_PUT_IDX), idx);
1033
1034         /* Synchronize I/O on since next processor may write to tail */
1035         mmiowb();
1036 }
1037
1038
1039 static inline struct sky2_rx_le *sky2_next_rx(struct sky2_port *sky2)
1040 {
1041         struct sky2_rx_le *le = sky2->rx_le + sky2->rx_put;
1042         sky2->rx_put = RING_NEXT(sky2->rx_put, RX_LE_SIZE);
1043         le->ctrl = 0;
1044         return le;
1045 }
1046
1047 /* Build description to hardware for one receive segment */
1048 static void sky2_rx_add(struct sky2_port *sky2,  u8 op,
1049                         dma_addr_t map, unsigned len)
1050 {
1051         struct sky2_rx_le *le;
1052
1053         if (sizeof(dma_addr_t) > sizeof(u32)) {
1054                 le = sky2_next_rx(sky2);
1055                 le->addr = cpu_to_le32(upper_32_bits(map));
1056                 le->opcode = OP_ADDR64 | HW_OWNER;
1057         }
1058
1059         le = sky2_next_rx(sky2);
1060         le->addr = cpu_to_le32(lower_32_bits(map));
1061         le->length = cpu_to_le16(len);
1062         le->opcode = op | HW_OWNER;
1063 }
1064
1065 /* Build description to hardware for one possibly fragmented skb */
1066 static void sky2_rx_submit(struct sky2_port *sky2,
1067                            const struct rx_ring_info *re)
1068 {
1069         int i;
1070
1071         sky2_rx_add(sky2, OP_PACKET, re->data_addr, sky2->rx_data_size);
1072
1073         for (i = 0; i < skb_shinfo(re->skb)->nr_frags; i++)
1074                 sky2_rx_add(sky2, OP_BUFFER, re->frag_addr[i], PAGE_SIZE);
1075 }
1076
1077
1078 static int sky2_rx_map_skb(struct pci_dev *pdev, struct rx_ring_info *re,
1079                             unsigned size)
1080 {
1081         struct sk_buff *skb = re->skb;
1082         int i;
1083
1084         re->data_addr = pci_map_single(pdev, skb->data, size, PCI_DMA_FROMDEVICE);
1085         if (unlikely(pci_dma_mapping_error(pdev, re->data_addr)))
1086                 return -EIO;
1087
1088         pci_unmap_len_set(re, data_size, size);
1089
1090         for (i = 0; i < skb_shinfo(skb)->nr_frags; i++)
1091                 re->frag_addr[i] = pci_map_page(pdev,
1092                                                 skb_shinfo(skb)->frags[i].page,
1093                                                 skb_shinfo(skb)->frags[i].page_offset,
1094                                                 skb_shinfo(skb)->frags[i].size,
1095                                                 PCI_DMA_FROMDEVICE);
1096         return 0;
1097 }
1098
1099 static void sky2_rx_unmap_skb(struct pci_dev *pdev, struct rx_ring_info *re)
1100 {
1101         struct sk_buff *skb = re->skb;
1102         int i;
1103
1104         pci_unmap_single(pdev, re->data_addr, pci_unmap_len(re, data_size),
1105                          PCI_DMA_FROMDEVICE);
1106
1107         for (i = 0; i < skb_shinfo(skb)->nr_frags; i++)
1108                 pci_unmap_page(pdev, re->frag_addr[i],
1109                                skb_shinfo(skb)->frags[i].size,
1110                                PCI_DMA_FROMDEVICE);
1111 }
1112
1113 /* Tell chip where to start receive checksum.
1114  * Actually has two checksums, but set both same to avoid possible byte
1115  * order problems.
1116  */
1117 static void rx_set_checksum(struct sky2_port *sky2)
1118 {
1119         struct sky2_rx_le *le = sky2_next_rx(sky2);
1120
1121         le->addr = cpu_to_le32((ETH_HLEN << 16) | ETH_HLEN);
1122         le->ctrl = 0;
1123         le->opcode = OP_TCPSTART | HW_OWNER;
1124
1125         sky2_write32(sky2->hw,
1126                      Q_ADDR(rxqaddr[sky2->port], Q_CSR),
1127                      (sky2->flags & SKY2_FLAG_RX_CHECKSUM)
1128                      ? BMU_ENA_RX_CHKSUM : BMU_DIS_RX_CHKSUM);
1129 }
1130
1131 /*
1132  * The RX Stop command will not work for Yukon-2 if the BMU does not
1133  * reach the end of packet and since we can't make sure that we have
1134  * incoming data, we must reset the BMU while it is not doing a DMA
1135  * transfer. Since it is possible that the RX path is still active,
1136  * the RX RAM buffer will be stopped first, so any possible incoming
1137  * data will not trigger a DMA. After the RAM buffer is stopped, the
1138  * BMU is polled until any DMA in progress is ended and only then it
1139  * will be reset.
1140  */
1141 static void sky2_rx_stop(struct sky2_port *sky2)
1142 {
1143         struct sky2_hw *hw = sky2->hw;
1144         unsigned rxq = rxqaddr[sky2->port];
1145         int i;
1146
1147         /* disable the RAM Buffer receive queue */
1148         sky2_write8(hw, RB_ADDR(rxq, RB_CTRL), RB_DIS_OP_MD);
1149
1150         for (i = 0; i < 0xffff; i++)
1151                 if (sky2_read8(hw, RB_ADDR(rxq, Q_RSL))
1152                     == sky2_read8(hw, RB_ADDR(rxq, Q_RL)))
1153                         goto stopped;
1154
1155         printk(KERN_WARNING PFX "%s: receiver stop failed\n",
1156                sky2->netdev->name);
1157 stopped:
1158         sky2_write32(hw, Q_ADDR(rxq, Q_CSR), BMU_RST_SET | BMU_FIFO_RST);
1159
1160         /* reset the Rx prefetch unit */
1161         sky2_write32(hw, Y2_QADDR(rxq, PREF_UNIT_CTRL), PREF_UNIT_RST_SET);
1162         mmiowb();
1163 }
1164
1165 /* Clean out receive buffer area, assumes receiver hardware stopped */
1166 static void sky2_rx_clean(struct sky2_port *sky2)
1167 {
1168         unsigned i;
1169
1170         memset(sky2->rx_le, 0, RX_LE_BYTES);
1171         for (i = 0; i < sky2->rx_pending; i++) {
1172                 struct rx_ring_info *re = sky2->rx_ring + i;
1173
1174                 if (re->skb) {
1175                         sky2_rx_unmap_skb(sky2->hw->pdev, re);
1176                         kfree_skb(re->skb);
1177                         re->skb = NULL;
1178                 }
1179         }
1180         skb_queue_purge(&sky2->rx_recycle);
1181 }
1182
1183 /* Basic MII support */
1184 static int sky2_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
1185 {
1186         struct mii_ioctl_data *data = if_mii(ifr);
1187         struct sky2_port *sky2 = netdev_priv(dev);
1188         struct sky2_hw *hw = sky2->hw;
1189         int err = -EOPNOTSUPP;
1190
1191         if (!netif_running(dev))
1192                 return -ENODEV; /* Phy still in reset */
1193
1194         switch (cmd) {
1195         case SIOCGMIIPHY:
1196                 data->phy_id = PHY_ADDR_MARV;
1197
1198                 /* fallthru */
1199         case SIOCGMIIREG: {
1200                 u16 val = 0;
1201
1202                 spin_lock_bh(&sky2->phy_lock);
1203                 err = __gm_phy_read(hw, sky2->port, data->reg_num & 0x1f, &val);
1204                 spin_unlock_bh(&sky2->phy_lock);
1205
1206                 data->val_out = val;
1207                 break;
1208         }
1209
1210         case SIOCSMIIREG:
1211                 if (!capable(CAP_NET_ADMIN))
1212                         return -EPERM;
1213
1214                 spin_lock_bh(&sky2->phy_lock);
1215                 err = gm_phy_write(hw, sky2->port, data->reg_num & 0x1f,
1216                                    data->val_in);
1217                 spin_unlock_bh(&sky2->phy_lock);
1218                 break;
1219         }
1220         return err;
1221 }
1222
1223 #ifdef SKY2_VLAN_TAG_USED
1224 static void sky2_set_vlan_mode(struct sky2_hw *hw, u16 port, bool onoff)
1225 {
1226         if (onoff) {
1227                 sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T),
1228                              RX_VLAN_STRIP_ON);
1229                 sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
1230                              TX_VLAN_TAG_ON);
1231         } else {
1232                 sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T),
1233                              RX_VLAN_STRIP_OFF);
1234                 sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
1235                              TX_VLAN_TAG_OFF);
1236         }
1237 }
1238
1239 static void sky2_vlan_rx_register(struct net_device *dev, struct vlan_group *grp)
1240 {
1241         struct sky2_port *sky2 = netdev_priv(dev);
1242         struct sky2_hw *hw = sky2->hw;
1243         u16 port = sky2->port;
1244
1245         netif_tx_lock_bh(dev);
1246         napi_disable(&hw->napi);
1247
1248         sky2->vlgrp = grp;
1249         sky2_set_vlan_mode(hw, port, grp != NULL);
1250
1251         sky2_read32(hw, B0_Y2_SP_LISR);
1252         napi_enable(&hw->napi);
1253         netif_tx_unlock_bh(dev);
1254 }
1255 #endif
1256
1257 /* Amount of required worst case padding in rx buffer */
1258 static inline unsigned sky2_rx_pad(const struct sky2_hw *hw)
1259 {
1260         return (hw->flags & SKY2_HW_RAM_BUFFER) ? 8 : 2;
1261 }
1262
1263 /*
1264  * Allocate an skb for receiving. If the MTU is large enough
1265  * make the skb non-linear with a fragment list of pages.
1266  */
1267 static struct sk_buff *sky2_rx_alloc(struct sky2_port *sky2)
1268 {
1269         struct sk_buff *skb;
1270         int i;
1271
1272         skb = __skb_dequeue(&sky2->rx_recycle);
1273         if (!skb)
1274                 skb = netdev_alloc_skb(sky2->netdev, sky2->rx_data_size
1275                                        + sky2_rx_pad(sky2->hw));
1276         if (!skb)
1277                 goto nomem;
1278
1279         if (sky2->hw->flags & SKY2_HW_RAM_BUFFER) {
1280                 unsigned char *start;
1281                 /*
1282                  * Workaround for a bug in FIFO that cause hang
1283                  * if the FIFO if the receive buffer is not 64 byte aligned.
1284                  * The buffer returned from netdev_alloc_skb is
1285                  * aligned except if slab debugging is enabled.
1286                  */
1287                 start = PTR_ALIGN(skb->data, 8);
1288                 skb_reserve(skb, start - skb->data);
1289         } else
1290                 skb_reserve(skb, NET_IP_ALIGN);
1291
1292         for (i = 0; i < sky2->rx_nfrags; i++) {
1293                 struct page *page = alloc_page(GFP_ATOMIC);
1294
1295                 if (!page)
1296                         goto free_partial;
1297                 skb_fill_page_desc(skb, i, page, 0, PAGE_SIZE);
1298         }
1299
1300         return skb;
1301 free_partial:
1302         kfree_skb(skb);
1303 nomem:
1304         return NULL;
1305 }
1306
1307 static inline void sky2_rx_update(struct sky2_port *sky2, unsigned rxq)
1308 {
1309         sky2_put_idx(sky2->hw, rxq, sky2->rx_put);
1310 }
1311
1312 /*
1313  * Allocate and setup receiver buffer pool.
1314  * Normal case this ends up creating one list element for skb
1315  * in the receive ring. Worst case if using large MTU and each
1316  * allocation falls on a different 64 bit region, that results
1317  * in 6 list elements per ring entry.
1318  * One element is used for checksum enable/disable, and one
1319  * extra to avoid wrap.
1320  */
1321 static int sky2_rx_start(struct sky2_port *sky2)
1322 {
1323         struct sky2_hw *hw = sky2->hw;
1324         struct rx_ring_info *re;
1325         unsigned rxq = rxqaddr[sky2->port];
1326         unsigned i, size, thresh;
1327
1328         sky2->rx_put = sky2->rx_next = 0;
1329         sky2_qset(hw, rxq);
1330
1331         /* On PCI express lowering the watermark gives better performance */
1332         if (pci_find_capability(hw->pdev, PCI_CAP_ID_EXP))
1333                 sky2_write32(hw, Q_ADDR(rxq, Q_WM), BMU_WM_PEX);
1334
1335         /* These chips have no ram buffer?
1336          * MAC Rx RAM Read is controlled by hardware */
1337         if (hw->chip_id == CHIP_ID_YUKON_EC_U &&
1338             (hw->chip_rev == CHIP_REV_YU_EC_U_A1
1339              || hw->chip_rev == CHIP_REV_YU_EC_U_B0))
1340                 sky2_write32(hw, Q_ADDR(rxq, Q_TEST), F_M_RX_RAM_DIS);
1341
1342         sky2_prefetch_init(hw, rxq, sky2->rx_le_map, RX_LE_SIZE - 1);
1343
1344         if (!(hw->flags & SKY2_HW_NEW_LE))
1345                 rx_set_checksum(sky2);
1346
1347         /* Space needed for frame data + headers rounded up */
1348         size = roundup(sky2->netdev->mtu + ETH_HLEN + VLAN_HLEN, 8);
1349
1350         /* Stopping point for hardware truncation */
1351         thresh = (size - 8) / sizeof(u32);
1352
1353         sky2->rx_nfrags = size >> PAGE_SHIFT;
1354         BUG_ON(sky2->rx_nfrags > ARRAY_SIZE(re->frag_addr));
1355
1356         /* Compute residue after pages */
1357         size -= sky2->rx_nfrags << PAGE_SHIFT;
1358
1359         /* Optimize to handle small packets and headers */
1360         if (size < copybreak)
1361                 size = copybreak;
1362         if (size < ETH_HLEN)
1363                 size = ETH_HLEN;
1364
1365         sky2->rx_data_size = size;
1366
1367         skb_queue_head_init(&sky2->rx_recycle);
1368
1369         /* Fill Rx ring */
1370         for (i = 0; i < sky2->rx_pending; i++) {
1371                 re = sky2->rx_ring + i;
1372
1373                 re->skb = sky2_rx_alloc(sky2);
1374                 if (!re->skb)
1375                         goto nomem;
1376
1377                 if (sky2_rx_map_skb(hw->pdev, re, sky2->rx_data_size)) {
1378                         dev_kfree_skb(re->skb);
1379                         re->skb = NULL;
1380                         goto nomem;
1381                 }
1382
1383                 sky2_rx_submit(sky2, re);
1384         }
1385
1386         /*
1387          * The receiver hangs if it receives frames larger than the
1388          * packet buffer. As a workaround, truncate oversize frames, but
1389          * the register is limited to 9 bits, so if you do frames > 2052
1390          * you better get the MTU right!
1391          */
1392         if (thresh > 0x1ff)
1393                 sky2_write32(hw, SK_REG(sky2->port, RX_GMF_CTRL_T), RX_TRUNC_OFF);
1394         else {
1395                 sky2_write16(hw, SK_REG(sky2->port, RX_GMF_TR_THR), thresh);
1396                 sky2_write32(hw, SK_REG(sky2->port, RX_GMF_CTRL_T), RX_TRUNC_ON);
1397         }
1398
1399         /* Tell chip about available buffers */
1400         sky2_rx_update(sky2, rxq);
1401         return 0;
1402 nomem:
1403         sky2_rx_clean(sky2);
1404         return -ENOMEM;
1405 }
1406
1407 /* Bring up network interface. */
1408 static int sky2_up(struct net_device *dev)
1409 {
1410         struct sky2_port *sky2 = netdev_priv(dev);
1411         struct sky2_hw *hw = sky2->hw;
1412         unsigned port = sky2->port;
1413         u32 imask, ramsize;
1414         int cap, err = -ENOMEM;
1415         struct net_device *otherdev = hw->dev[sky2->port^1];
1416
1417         /*
1418          * On dual port PCI-X card, there is an problem where status
1419          * can be received out of order due to split transactions
1420          */
1421         if (otherdev && netif_running(otherdev) &&
1422             (cap = pci_find_capability(hw->pdev, PCI_CAP_ID_PCIX))) {
1423                 u16 cmd;
1424
1425                 cmd = sky2_pci_read16(hw, cap + PCI_X_CMD);
1426                 cmd &= ~PCI_X_CMD_MAX_SPLIT;
1427                 sky2_pci_write16(hw, cap + PCI_X_CMD, cmd);
1428
1429         }
1430
1431         netif_carrier_off(dev);
1432
1433         /* must be power of 2 */
1434         sky2->tx_le = pci_alloc_consistent(hw->pdev,
1435                                            sky2->tx_ring_size *
1436                                            sizeof(struct sky2_tx_le),
1437                                            &sky2->tx_le_map);
1438         if (!sky2->tx_le)
1439                 goto err_out;
1440
1441         sky2->tx_ring = kcalloc(sky2->tx_ring_size, sizeof(struct tx_ring_info),
1442                                 GFP_KERNEL);
1443         if (!sky2->tx_ring)
1444                 goto err_out;
1445
1446         tx_init(sky2);
1447
1448         sky2->rx_le = pci_alloc_consistent(hw->pdev, RX_LE_BYTES,
1449                                            &sky2->rx_le_map);
1450         if (!sky2->rx_le)
1451                 goto err_out;
1452         memset(sky2->rx_le, 0, RX_LE_BYTES);
1453
1454         sky2->rx_ring = kcalloc(sky2->rx_pending, sizeof(struct rx_ring_info),
1455                                 GFP_KERNEL);
1456         if (!sky2->rx_ring)
1457                 goto err_out;
1458
1459         sky2_mac_init(hw, port);
1460
1461         /* Register is number of 4K blocks on internal RAM buffer. */
1462         ramsize = sky2_read8(hw, B2_E_0) * 4;
1463         if (ramsize > 0) {
1464                 u32 rxspace;
1465
1466                 hw->flags |= SKY2_HW_RAM_BUFFER;
1467                 pr_debug(PFX "%s: ram buffer %dK\n", dev->name, ramsize);
1468                 if (ramsize < 16)
1469                         rxspace = ramsize / 2;
1470                 else
1471                         rxspace = 8 + (2*(ramsize - 16))/3;
1472
1473                 sky2_ramset(hw, rxqaddr[port], 0, rxspace);
1474                 sky2_ramset(hw, txqaddr[port], rxspace, ramsize - rxspace);
1475
1476                 /* Make sure SyncQ is disabled */
1477                 sky2_write8(hw, RB_ADDR(port == 0 ? Q_XS1 : Q_XS2, RB_CTRL),
1478                             RB_RST_SET);
1479         }
1480
1481         sky2_qset(hw, txqaddr[port]);
1482
1483         /* This is copied from sk98lin 10.0.5.3; no one tells me about erratta's */
1484         if (hw->chip_id == CHIP_ID_YUKON_EX && hw->chip_rev == CHIP_REV_YU_EX_B0)
1485                 sky2_write32(hw, Q_ADDR(txqaddr[port], Q_TEST), F_TX_CHK_AUTO_OFF);
1486
1487         /* Set almost empty threshold */
1488         if (hw->chip_id == CHIP_ID_YUKON_EC_U
1489             && hw->chip_rev == CHIP_REV_YU_EC_U_A0)
1490                 sky2_write16(hw, Q_ADDR(txqaddr[port], Q_AL), ECU_TXFF_LEV);
1491
1492         sky2_prefetch_init(hw, txqaddr[port], sky2->tx_le_map,
1493                            sky2->tx_ring_size - 1);
1494
1495 #ifdef SKY2_VLAN_TAG_USED
1496         sky2_set_vlan_mode(hw, port, sky2->vlgrp != NULL);
1497 #endif
1498
1499         err = sky2_rx_start(sky2);
1500         if (err)
1501                 goto err_out;
1502
1503         /* Enable interrupts from phy/mac for port */
1504         imask = sky2_read32(hw, B0_IMSK);
1505         imask |= portirq_msk[port];
1506         sky2_write32(hw, B0_IMSK, imask);
1507         sky2_read32(hw, B0_IMSK);
1508
1509         if (netif_msg_ifup(sky2))
1510                 printk(KERN_INFO PFX "%s: enabling interface\n", dev->name);
1511
1512         return 0;
1513
1514 err_out:
1515         if (sky2->rx_le) {
1516                 pci_free_consistent(hw->pdev, RX_LE_BYTES,
1517                                     sky2->rx_le, sky2->rx_le_map);
1518                 sky2->rx_le = NULL;
1519         }
1520         if (sky2->tx_le) {
1521                 pci_free_consistent(hw->pdev,
1522                                     sky2->tx_ring_size * sizeof(struct sky2_tx_le),
1523                                     sky2->tx_le, sky2->tx_le_map);
1524                 sky2->tx_le = NULL;
1525         }
1526         kfree(sky2->tx_ring);
1527         kfree(sky2->rx_ring);
1528
1529         sky2->tx_ring = NULL;
1530         sky2->rx_ring = NULL;
1531         return err;
1532 }
1533
1534 /* Modular subtraction in ring */
1535 static inline int tx_inuse(const struct sky2_port *sky2)
1536 {
1537         return (sky2->tx_prod - sky2->tx_cons) & (sky2->tx_ring_size - 1);
1538 }
1539
1540 /* Number of list elements available for next tx */
1541 static inline int tx_avail(const struct sky2_port *sky2)
1542 {
1543         return sky2->tx_pending - tx_inuse(sky2);
1544 }
1545
1546 /* Estimate of number of transmit list elements required */
1547 static unsigned tx_le_req(const struct sk_buff *skb)
1548 {
1549         unsigned count;
1550
1551         count = sizeof(dma_addr_t) / sizeof(u32);
1552         count += skb_shinfo(skb)->nr_frags * count;
1553
1554         if (skb_is_gso(skb))
1555                 ++count;
1556
1557         if (skb->ip_summed == CHECKSUM_PARTIAL)
1558                 ++count;
1559
1560         return count;
1561 }
1562
1563 static void sky2_tx_unmap(struct pci_dev *pdev,
1564                           const struct tx_ring_info *re)
1565 {
1566         if (re->flags & TX_MAP_SINGLE)
1567                 pci_unmap_single(pdev, pci_unmap_addr(re, mapaddr),
1568                                  pci_unmap_len(re, maplen),
1569                                  PCI_DMA_TODEVICE);
1570         else if (re->flags & TX_MAP_PAGE)
1571                 pci_unmap_page(pdev, pci_unmap_addr(re, mapaddr),
1572                                pci_unmap_len(re, maplen),
1573                                PCI_DMA_TODEVICE);
1574 }
1575
1576 /*
1577  * Put one packet in ring for transmit.
1578  * A single packet can generate multiple list elements, and
1579  * the number of ring elements will probably be less than the number
1580  * of list elements used.
1581  */
1582 static int sky2_xmit_frame(struct sk_buff *skb, struct net_device *dev)
1583 {
1584         struct sky2_port *sky2 = netdev_priv(dev);
1585         struct sky2_hw *hw = sky2->hw;
1586         struct sky2_tx_le *le = NULL;
1587         struct tx_ring_info *re;
1588         unsigned i, len;
1589         dma_addr_t mapping;
1590         u32 upper;
1591         u16 slot;
1592         u16 mss;
1593         u8 ctrl;
1594
1595         if (unlikely(tx_avail(sky2) < tx_le_req(skb)))
1596                 return NETDEV_TX_BUSY;
1597
1598         len = skb_headlen(skb);
1599         mapping = pci_map_single(hw->pdev, skb->data, len, PCI_DMA_TODEVICE);
1600
1601         if (pci_dma_mapping_error(hw->pdev, mapping))
1602                 goto mapping_error;
1603
1604         slot = sky2->tx_prod;
1605         if (unlikely(netif_msg_tx_queued(sky2)))
1606                 printk(KERN_DEBUG "%s: tx queued, slot %u, len %d\n",
1607                        dev->name, slot, skb->len);
1608
1609         /* Send high bits if needed */
1610         upper = upper_32_bits(mapping);
1611         if (upper != sky2->tx_last_upper) {
1612                 le = get_tx_le(sky2, &slot);
1613                 le->addr = cpu_to_le32(upper);
1614                 sky2->tx_last_upper = upper;
1615                 le->opcode = OP_ADDR64 | HW_OWNER;
1616         }
1617
1618         /* Check for TCP Segmentation Offload */
1619         mss = skb_shinfo(skb)->gso_size;
1620         if (mss != 0) {
1621
1622                 if (!(hw->flags & SKY2_HW_NEW_LE))
1623                         mss += ETH_HLEN + ip_hdrlen(skb) + tcp_hdrlen(skb);
1624
1625                 if (mss != sky2->tx_last_mss) {
1626                         le = get_tx_le(sky2, &slot);
1627                         le->addr = cpu_to_le32(mss);
1628
1629                         if (hw->flags & SKY2_HW_NEW_LE)
1630                                 le->opcode = OP_MSS | HW_OWNER;
1631                         else
1632                                 le->opcode = OP_LRGLEN | HW_OWNER;
1633                         sky2->tx_last_mss = mss;
1634                 }
1635         }
1636
1637         ctrl = 0;
1638 #ifdef SKY2_VLAN_TAG_USED
1639         /* Add VLAN tag, can piggyback on LRGLEN or ADDR64 */
1640         if (sky2->vlgrp && vlan_tx_tag_present(skb)) {
1641                 if (!le) {
1642                         le = get_tx_le(sky2, &slot);
1643                         le->addr = 0;
1644                         le->opcode = OP_VLAN|HW_OWNER;
1645                 } else
1646                         le->opcode |= OP_VLAN;
1647                 le->length = cpu_to_be16(vlan_tx_tag_get(skb));
1648                 ctrl |= INS_VLAN;
1649         }
1650 #endif
1651
1652         /* Handle TCP checksum offload */
1653         if (skb->ip_summed == CHECKSUM_PARTIAL) {
1654                 /* On Yukon EX (some versions) encoding change. */
1655                 if (hw->flags & SKY2_HW_AUTO_TX_SUM)
1656                         ctrl |= CALSUM; /* auto checksum */
1657                 else {
1658                         const unsigned offset = skb_transport_offset(skb);
1659                         u32 tcpsum;
1660
1661                         tcpsum = offset << 16;                  /* sum start */
1662                         tcpsum |= offset + skb->csum_offset;    /* sum write */
1663
1664                         ctrl |= CALSUM | WR_SUM | INIT_SUM | LOCK_SUM;
1665                         if (ip_hdr(skb)->protocol == IPPROTO_UDP)
1666                                 ctrl |= UDPTCP;
1667
1668                         if (tcpsum != sky2->tx_tcpsum) {
1669                                 sky2->tx_tcpsum = tcpsum;
1670
1671                                 le = get_tx_le(sky2, &slot);
1672                                 le->addr = cpu_to_le32(tcpsum);
1673                                 le->length = 0; /* initial checksum value */
1674                                 le->ctrl = 1;   /* one packet */
1675                                 le->opcode = OP_TCPLISW | HW_OWNER;
1676                         }
1677                 }
1678         }
1679
1680         re = sky2->tx_ring + slot;
1681         re->flags = TX_MAP_SINGLE;
1682         pci_unmap_addr_set(re, mapaddr, mapping);
1683         pci_unmap_len_set(re, maplen, len);
1684
1685         le = get_tx_le(sky2, &slot);
1686         le->addr = cpu_to_le32(lower_32_bits(mapping));
1687         le->length = cpu_to_le16(len);
1688         le->ctrl = ctrl;
1689         le->opcode = mss ? (OP_LARGESEND | HW_OWNER) : (OP_PACKET | HW_OWNER);
1690
1691
1692         for (i = 0; i < skb_shinfo(skb)->nr_frags; i++) {
1693                 const skb_frag_t *frag = &skb_shinfo(skb)->frags[i];
1694
1695                 mapping = pci_map_page(hw->pdev, frag->page, frag->page_offset,
1696                                        frag->size, PCI_DMA_TODEVICE);
1697
1698                 if (pci_dma_mapping_error(hw->pdev, mapping))
1699                         goto mapping_unwind;
1700
1701                 upper = upper_32_bits(mapping);
1702                 if (upper != sky2->tx_last_upper) {
1703                         le = get_tx_le(sky2, &slot);
1704                         le->addr = cpu_to_le32(upper);
1705                         sky2->tx_last_upper = upper;
1706                         le->opcode = OP_ADDR64 | HW_OWNER;
1707                 }
1708
1709                 re = sky2->tx_ring + slot;
1710                 re->flags = TX_MAP_PAGE;
1711                 pci_unmap_addr_set(re, mapaddr, mapping);
1712                 pci_unmap_len_set(re, maplen, frag->size);
1713
1714                 le = get_tx_le(sky2, &slot);
1715                 le->addr = cpu_to_le32(lower_32_bits(mapping));
1716                 le->length = cpu_to_le16(frag->size);
1717                 le->ctrl = ctrl;
1718                 le->opcode = OP_BUFFER | HW_OWNER;
1719         }
1720
1721         re->skb = skb;
1722         le->ctrl |= EOP;
1723
1724         sky2->tx_prod = slot;
1725
1726         if (tx_avail(sky2) <= MAX_SKB_TX_LE)
1727                 netif_stop_queue(dev);
1728
1729         sky2_put_idx(hw, txqaddr[sky2->port], sky2->tx_prod);
1730
1731         return NETDEV_TX_OK;
1732
1733 mapping_unwind:
1734         for (i = sky2->tx_prod; i != slot; i = RING_NEXT(i, sky2->tx_ring_size)) {
1735                 re = sky2->tx_ring + i;
1736
1737                 sky2_tx_unmap(hw->pdev, re);
1738         }
1739
1740 mapping_error:
1741         if (net_ratelimit())
1742                 dev_warn(&hw->pdev->dev, "%s: tx mapping error\n", dev->name);
1743         dev_kfree_skb(skb);
1744         return NETDEV_TX_OK;
1745 }
1746
1747 /*
1748  * Free ring elements from starting at tx_cons until "done"
1749  *
1750  * NB:
1751  *  1. The hardware will tell us about partial completion of multi-part
1752  *     buffers so make sure not to free skb to early.
1753  *  2. This may run in parallel start_xmit because the it only
1754  *     looks at the tail of the queue of FIFO (tx_cons), not
1755  *     the head (tx_prod)
1756  */
1757 static void sky2_tx_complete(struct sky2_port *sky2, u16 done)
1758 {
1759         struct net_device *dev = sky2->netdev;
1760         unsigned idx;
1761
1762         BUG_ON(done >= sky2->tx_ring_size);
1763
1764         for (idx = sky2->tx_cons; idx != done;
1765              idx = RING_NEXT(idx, sky2->tx_ring_size)) {
1766                 struct tx_ring_info *re = sky2->tx_ring + idx;
1767                 struct sk_buff *skb = re->skb;
1768
1769                 sky2_tx_unmap(sky2->hw->pdev, re);
1770
1771                 if (skb) {
1772                         if (unlikely(netif_msg_tx_done(sky2)))
1773                                 printk(KERN_DEBUG "%s: tx done %u\n",
1774                                        dev->name, idx);
1775
1776                         dev->stats.tx_packets++;
1777                         dev->stats.tx_bytes += skb->len;
1778
1779                         if (skb_queue_len(&sky2->rx_recycle) < sky2->rx_pending
1780                             && skb_recycle_check(skb, sky2->rx_data_size
1781                                                  + sky2_rx_pad(sky2->hw)))
1782                                 __skb_queue_head(&sky2->rx_recycle, skb);
1783                         else
1784                                 dev_kfree_skb_any(skb);
1785
1786                         sky2->tx_next = RING_NEXT(idx, sky2->tx_ring_size);
1787                 }
1788         }
1789
1790         sky2->tx_cons = idx;
1791         smp_mb();
1792
1793         if (tx_avail(sky2) > MAX_SKB_TX_LE + 4)
1794                 netif_wake_queue(dev);
1795 }
1796
1797 static void sky2_tx_reset(struct sky2_hw *hw, unsigned port)
1798 {
1799         /* Disable Force Sync bit and Enable Alloc bit */
1800         sky2_write8(hw, SK_REG(port, TXA_CTRL),
1801                     TXA_DIS_FSYNC | TXA_DIS_ALLOC | TXA_STOP_RC);
1802
1803         /* Stop Interval Timer and Limit Counter of Tx Arbiter */
1804         sky2_write32(hw, SK_REG(port, TXA_ITI_INI), 0L);
1805         sky2_write32(hw, SK_REG(port, TXA_LIM_INI), 0L);
1806
1807         /* Reset the PCI FIFO of the async Tx queue */
1808         sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR),
1809                      BMU_RST_SET | BMU_FIFO_RST);
1810
1811         /* Reset the Tx prefetch units */
1812         sky2_write32(hw, Y2_QADDR(txqaddr[port], PREF_UNIT_CTRL),
1813                      PREF_UNIT_RST_SET);
1814
1815         sky2_write32(hw, RB_ADDR(txqaddr[port], RB_CTRL), RB_RST_SET);
1816         sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_RST_SET);
1817 }
1818
1819 /* Network shutdown */
1820 static int sky2_down(struct net_device *dev)
1821 {
1822         struct sky2_port *sky2 = netdev_priv(dev);
1823         struct sky2_hw *hw = sky2->hw;
1824         unsigned port = sky2->port;
1825         u16 ctrl;
1826         u32 imask;
1827
1828         /* Never really got started! */
1829         if (!sky2->tx_le)
1830                 return 0;
1831
1832         if (netif_msg_ifdown(sky2))
1833                 printk(KERN_INFO PFX "%s: disabling interface\n", dev->name);
1834
1835         /* Force flow control off */
1836         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_OFF);
1837
1838         /* Stop transmitter */
1839         sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR), BMU_STOP);
1840         sky2_read32(hw, Q_ADDR(txqaddr[port], Q_CSR));
1841
1842         sky2_write32(hw, RB_ADDR(txqaddr[port], RB_CTRL),
1843                      RB_RST_SET | RB_DIS_OP_MD);
1844
1845         ctrl = gma_read16(hw, port, GM_GP_CTRL);
1846         ctrl &= ~(GM_GPCR_TX_ENA | GM_GPCR_RX_ENA);
1847         gma_write16(hw, port, GM_GP_CTRL, ctrl);
1848
1849         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_SET);
1850
1851         /* Workaround shared GMAC reset */
1852         if (!(hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0
1853               && port == 0 && hw->dev[1] && netif_running(hw->dev[1])))
1854                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_SET);
1855
1856         sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_RST_SET);
1857
1858         /* Force any delayed status interrrupt and NAPI */
1859         sky2_write32(hw, STAT_LEV_TIMER_CNT, 0);
1860         sky2_write32(hw, STAT_TX_TIMER_CNT, 0);
1861         sky2_write32(hw, STAT_ISR_TIMER_CNT, 0);
1862         sky2_read8(hw, STAT_ISR_TIMER_CTRL);
1863
1864         sky2_rx_stop(sky2);
1865
1866         /* Disable port IRQ */
1867         imask = sky2_read32(hw, B0_IMSK);
1868         imask &= ~portirq_msk[port];
1869         sky2_write32(hw, B0_IMSK, imask);
1870         sky2_read32(hw, B0_IMSK);
1871
1872         synchronize_irq(hw->pdev->irq);
1873         napi_synchronize(&hw->napi);
1874
1875         spin_lock_bh(&sky2->phy_lock);
1876         sky2_phy_power_down(hw, port);
1877         spin_unlock_bh(&sky2->phy_lock);
1878
1879         /* turn off LED's */
1880         sky2_write16(hw, B0_Y2LED, LED_STAT_OFF);
1881
1882         sky2_tx_reset(hw, port);
1883
1884         /* Free any pending frames stuck in HW queue */
1885         sky2_tx_complete(sky2, sky2->tx_prod);
1886
1887         sky2_rx_clean(sky2);
1888
1889         pci_free_consistent(hw->pdev, RX_LE_BYTES,
1890                             sky2->rx_le, sky2->rx_le_map);
1891         kfree(sky2->rx_ring);
1892
1893         pci_free_consistent(hw->pdev,
1894                             sky2->tx_ring_size * sizeof(struct sky2_tx_le),
1895                             sky2->tx_le, sky2->tx_le_map);
1896         kfree(sky2->tx_ring);
1897
1898         sky2->tx_le = NULL;
1899         sky2->rx_le = NULL;
1900
1901         sky2->rx_ring = NULL;
1902         sky2->tx_ring = NULL;
1903
1904         return 0;
1905 }
1906
1907 static u16 sky2_phy_speed(const struct sky2_hw *hw, u16 aux)
1908 {
1909         if (hw->flags & SKY2_HW_FIBRE_PHY)
1910                 return SPEED_1000;
1911
1912         if (!(hw->flags & SKY2_HW_GIGABIT)) {
1913                 if (aux & PHY_M_PS_SPEED_100)
1914                         return SPEED_100;
1915                 else
1916                         return SPEED_10;
1917         }
1918
1919         switch (aux & PHY_M_PS_SPEED_MSK) {
1920         case PHY_M_PS_SPEED_1000:
1921                 return SPEED_1000;
1922         case PHY_M_PS_SPEED_100:
1923                 return SPEED_100;
1924         default:
1925                 return SPEED_10;
1926         }
1927 }
1928
1929 static void sky2_link_up(struct sky2_port *sky2)
1930 {
1931         struct sky2_hw *hw = sky2->hw;
1932         unsigned port = sky2->port;
1933         u16 reg;
1934         static const char *fc_name[] = {
1935                 [FC_NONE]       = "none",
1936                 [FC_TX]         = "tx",
1937                 [FC_RX]         = "rx",
1938                 [FC_BOTH]       = "both",
1939         };
1940
1941         /* enable Rx/Tx */
1942         reg = gma_read16(hw, port, GM_GP_CTRL);
1943         reg |= GM_GPCR_RX_ENA | GM_GPCR_TX_ENA;
1944         gma_write16(hw, port, GM_GP_CTRL, reg);
1945
1946         gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_DEF_MSK);
1947
1948         netif_carrier_on(sky2->netdev);
1949
1950         mod_timer(&hw->watchdog_timer, jiffies + 1);
1951
1952         /* Turn on link LED */
1953         sky2_write8(hw, SK_REG(port, LNK_LED_REG),
1954                     LINKLED_ON | LINKLED_BLINK_OFF | LINKLED_LINKSYNC_OFF);
1955
1956         if (netif_msg_link(sky2))
1957                 printk(KERN_INFO PFX
1958                        "%s: Link is up at %d Mbps, %s duplex, flow control %s\n",
1959                        sky2->netdev->name, sky2->speed,
1960                        sky2->duplex == DUPLEX_FULL ? "full" : "half",
1961                        fc_name[sky2->flow_status]);
1962 }
1963
1964 static void sky2_link_down(struct sky2_port *sky2)
1965 {
1966         struct sky2_hw *hw = sky2->hw;
1967         unsigned port = sky2->port;
1968         u16 reg;
1969
1970         gm_phy_write(hw, port, PHY_MARV_INT_MASK, 0);
1971
1972         reg = gma_read16(hw, port, GM_GP_CTRL);
1973         reg &= ~(GM_GPCR_RX_ENA | GM_GPCR_TX_ENA);
1974         gma_write16(hw, port, GM_GP_CTRL, reg);
1975
1976         netif_carrier_off(sky2->netdev);
1977
1978         /* Turn on link LED */
1979         sky2_write8(hw, SK_REG(port, LNK_LED_REG), LINKLED_OFF);
1980
1981         if (netif_msg_link(sky2))
1982                 printk(KERN_INFO PFX "%s: Link is down.\n", sky2->netdev->name);
1983
1984         sky2_phy_init(hw, port);
1985 }
1986
1987 static enum flow_control sky2_flow(int rx, int tx)
1988 {
1989         if (rx)
1990                 return tx ? FC_BOTH : FC_RX;
1991         else
1992                 return tx ? FC_TX : FC_NONE;
1993 }
1994
1995 static int sky2_autoneg_done(struct sky2_port *sky2, u16 aux)
1996 {
1997         struct sky2_hw *hw = sky2->hw;
1998         unsigned port = sky2->port;
1999         u16 advert, lpa;
2000
2001         advert = gm_phy_read(hw, port, PHY_MARV_AUNE_ADV);
2002         lpa = gm_phy_read(hw, port, PHY_MARV_AUNE_LP);
2003         if (lpa & PHY_M_AN_RF) {
2004                 printk(KERN_ERR PFX "%s: remote fault", sky2->netdev->name);
2005                 return -1;
2006         }
2007
2008         if (!(aux & PHY_M_PS_SPDUP_RES)) {
2009                 printk(KERN_ERR PFX "%s: speed/duplex mismatch",
2010                        sky2->netdev->name);
2011                 return -1;
2012         }
2013
2014         sky2->speed = sky2_phy_speed(hw, aux);
2015         sky2->duplex = (aux & PHY_M_PS_FULL_DUP) ? DUPLEX_FULL : DUPLEX_HALF;
2016
2017         /* Since the pause result bits seem to in different positions on
2018          * different chips. look at registers.
2019          */
2020         if (hw->flags & SKY2_HW_FIBRE_PHY) {
2021                 /* Shift for bits in fiber PHY */
2022                 advert &= ~(ADVERTISE_PAUSE_CAP|ADVERTISE_PAUSE_ASYM);
2023                 lpa &= ~(LPA_PAUSE_CAP|LPA_PAUSE_ASYM);
2024
2025                 if (advert & ADVERTISE_1000XPAUSE)
2026                         advert |= ADVERTISE_PAUSE_CAP;
2027                 if (advert & ADVERTISE_1000XPSE_ASYM)
2028                         advert |= ADVERTISE_PAUSE_ASYM;
2029                 if (lpa & LPA_1000XPAUSE)
2030                         lpa |= LPA_PAUSE_CAP;
2031                 if (lpa & LPA_1000XPAUSE_ASYM)
2032                         lpa |= LPA_PAUSE_ASYM;
2033         }
2034
2035         sky2->flow_status = FC_NONE;
2036         if (advert & ADVERTISE_PAUSE_CAP) {
2037                 if (lpa & LPA_PAUSE_CAP)
2038                         sky2->flow_status = FC_BOTH;
2039                 else if (advert & ADVERTISE_PAUSE_ASYM)
2040                         sky2->flow_status = FC_RX;
2041         } else if (advert & ADVERTISE_PAUSE_ASYM) {
2042                 if ((lpa & LPA_PAUSE_CAP) && (lpa & LPA_PAUSE_ASYM))
2043                         sky2->flow_status = FC_TX;
2044         }
2045
2046         if (sky2->duplex == DUPLEX_HALF && sky2->speed < SPEED_1000
2047             && !(hw->chip_id == CHIP_ID_YUKON_EC_U || hw->chip_id == CHIP_ID_YUKON_EX))
2048                 sky2->flow_status = FC_NONE;
2049
2050         if (sky2->flow_status & FC_TX)
2051                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_ON);
2052         else
2053                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_OFF);
2054
2055         return 0;
2056 }
2057
2058 /* Interrupt from PHY */
2059 static void sky2_phy_intr(struct sky2_hw *hw, unsigned port)
2060 {
2061         struct net_device *dev = hw->dev[port];
2062         struct sky2_port *sky2 = netdev_priv(dev);
2063         u16 istatus, phystat;
2064
2065         if (!netif_running(dev))
2066                 return;
2067
2068         spin_lock(&sky2->phy_lock);
2069         istatus = gm_phy_read(hw, port, PHY_MARV_INT_STAT);
2070         phystat = gm_phy_read(hw, port, PHY_MARV_PHY_STAT);
2071
2072         if (netif_msg_intr(sky2))
2073                 printk(KERN_INFO PFX "%s: phy interrupt status 0x%x 0x%x\n",
2074                        sky2->netdev->name, istatus, phystat);
2075
2076         if (istatus & PHY_M_IS_AN_COMPL) {
2077                 if (sky2_autoneg_done(sky2, phystat) == 0)
2078                         sky2_link_up(sky2);
2079                 goto out;
2080         }
2081
2082         if (istatus & PHY_M_IS_LSP_CHANGE)
2083                 sky2->speed = sky2_phy_speed(hw, phystat);
2084
2085         if (istatus & PHY_M_IS_DUP_CHANGE)
2086                 sky2->duplex =
2087                     (phystat & PHY_M_PS_FULL_DUP) ? DUPLEX_FULL : DUPLEX_HALF;
2088
2089         if (istatus & PHY_M_IS_LST_CHANGE) {
2090                 if (phystat & PHY_M_PS_LINK_UP)
2091                         sky2_link_up(sky2);
2092                 else
2093                         sky2_link_down(sky2);
2094         }
2095 out:
2096         spin_unlock(&sky2->phy_lock);
2097 }
2098
2099 /* Transmit timeout is only called if we are running, carrier is up
2100  * and tx queue is full (stopped).
2101  */
2102 static void sky2_tx_timeout(struct net_device *dev)
2103 {
2104         struct sky2_port *sky2 = netdev_priv(dev);
2105         struct sky2_hw *hw = sky2->hw;
2106
2107         if (netif_msg_timer(sky2))
2108                 printk(KERN_ERR PFX "%s: tx timeout\n", dev->name);
2109
2110         printk(KERN_DEBUG PFX "%s: transmit ring %u .. %u report=%u done=%u\n",
2111                dev->name, sky2->tx_cons, sky2->tx_prod,
2112                sky2_read16(hw, sky2->port == 0 ? STAT_TXA1_RIDX : STAT_TXA2_RIDX),
2113                sky2_read16(hw, Q_ADDR(txqaddr[sky2->port], Q_DONE)));
2114
2115         /* can't restart safely under softirq */
2116         schedule_work(&hw->restart_work);
2117 }
2118
2119 static int sky2_change_mtu(struct net_device *dev, int new_mtu)
2120 {
2121         struct sky2_port *sky2 = netdev_priv(dev);
2122         struct sky2_hw *hw = sky2->hw;
2123         unsigned port = sky2->port;
2124         int err;
2125         u16 ctl, mode;
2126         u32 imask;
2127
2128         if (new_mtu < ETH_ZLEN || new_mtu > ETH_JUMBO_MTU)
2129                 return -EINVAL;
2130
2131         if (new_mtu > ETH_DATA_LEN &&
2132             (hw->chip_id == CHIP_ID_YUKON_FE ||
2133              hw->chip_id == CHIP_ID_YUKON_FE_P))
2134                 return -EINVAL;
2135
2136         if (!netif_running(dev)) {
2137                 dev->mtu = new_mtu;
2138                 return 0;
2139         }
2140
2141         imask = sky2_read32(hw, B0_IMSK);
2142         sky2_write32(hw, B0_IMSK, 0);
2143
2144         dev->trans_start = jiffies;     /* prevent tx timeout */
2145         netif_stop_queue(dev);
2146         napi_disable(&hw->napi);
2147
2148         synchronize_irq(hw->pdev->irq);
2149
2150         if (!(hw->flags & SKY2_HW_RAM_BUFFER))
2151                 sky2_set_tx_stfwd(hw, port);
2152
2153         ctl = gma_read16(hw, port, GM_GP_CTRL);
2154         gma_write16(hw, port, GM_GP_CTRL, ctl & ~GM_GPCR_RX_ENA);
2155         sky2_rx_stop(sky2);
2156         sky2_rx_clean(sky2);
2157
2158         dev->mtu = new_mtu;
2159
2160         mode = DATA_BLIND_VAL(DATA_BLIND_DEF) |
2161                 GM_SMOD_VLAN_ENA | IPG_DATA_VAL(IPG_DATA_DEF);
2162
2163         if (dev->mtu > ETH_DATA_LEN)
2164                 mode |= GM_SMOD_JUMBO_ENA;
2165
2166         gma_write16(hw, port, GM_SERIAL_MODE, mode);
2167
2168         sky2_write8(hw, RB_ADDR(rxqaddr[port], RB_CTRL), RB_ENA_OP_MD);
2169
2170         err = sky2_rx_start(sky2);
2171         sky2_write32(hw, B0_IMSK, imask);
2172
2173         sky2_read32(hw, B0_Y2_SP_LISR);
2174         napi_enable(&hw->napi);
2175
2176         if (err)
2177                 dev_close(dev);
2178         else {
2179                 gma_write16(hw, port, GM_GP_CTRL, ctl);
2180
2181                 netif_wake_queue(dev);
2182         }
2183
2184         return err;
2185 }
2186
2187 /* For small just reuse existing skb for next receive */
2188 static struct sk_buff *receive_copy(struct sky2_port *sky2,
2189                                     const struct rx_ring_info *re,
2190                                     unsigned length)
2191 {
2192         struct sk_buff *skb;
2193
2194         skb = netdev_alloc_skb(sky2->netdev, length + 2);
2195         if (likely(skb)) {
2196                 skb_reserve(skb, 2);
2197                 pci_dma_sync_single_for_cpu(sky2->hw->pdev, re->data_addr,
2198                                             length, PCI_DMA_FROMDEVICE);
2199                 skb_copy_from_linear_data(re->skb, skb->data, length);
2200                 skb->ip_summed = re->skb->ip_summed;
2201                 skb->csum = re->skb->csum;
2202                 pci_dma_sync_single_for_device(sky2->hw->pdev, re->data_addr,
2203                                                length, PCI_DMA_FROMDEVICE);
2204                 re->skb->ip_summed = CHECKSUM_NONE;
2205                 skb_put(skb, length);
2206         }
2207         return skb;
2208 }
2209
2210 /* Adjust length of skb with fragments to match received data */
2211 static void skb_put_frags(struct sk_buff *skb, unsigned int hdr_space,
2212                           unsigned int length)
2213 {
2214         int i, num_frags;
2215         unsigned int size;
2216
2217         /* put header into skb */
2218         size = min(length, hdr_space);
2219         skb->tail += size;
2220         skb->len += size;
2221         length -= size;
2222
2223         num_frags = skb_shinfo(skb)->nr_frags;
2224         for (i = 0; i < num_frags; i++) {
2225                 skb_frag_t *frag = &skb_shinfo(skb)->frags[i];
2226
2227                 if (length == 0) {
2228                         /* don't need this page */
2229                         __free_page(frag->page);
2230                         --skb_shinfo(skb)->nr_frags;
2231                 } else {
2232                         size = min(length, (unsigned) PAGE_SIZE);
2233
2234                         frag->size = size;
2235                         skb->data_len += size;
2236                         skb->truesize += size;
2237                         skb->len += size;
2238                         length -= size;
2239                 }
2240         }
2241 }
2242
2243 /* Normal packet - take skb from ring element and put in a new one  */
2244 static struct sk_buff *receive_new(struct sky2_port *sky2,
2245                                    struct rx_ring_info *re,
2246                                    unsigned int length)
2247 {
2248         struct sk_buff *skb, *nskb;
2249         unsigned hdr_space = sky2->rx_data_size;
2250
2251         /* Don't be tricky about reusing pages (yet) */
2252         nskb = sky2_rx_alloc(sky2);
2253         if (unlikely(!nskb))
2254                 return NULL;
2255
2256         skb = re->skb;
2257         sky2_rx_unmap_skb(sky2->hw->pdev, re);
2258
2259         prefetch(skb->data);
2260         re->skb = nskb;
2261         if (sky2_rx_map_skb(sky2->hw->pdev, re, hdr_space)) {
2262                 dev_kfree_skb(nskb);
2263                 re->skb = skb;
2264                 return NULL;
2265         }
2266
2267         if (skb_shinfo(skb)->nr_frags)
2268                 skb_put_frags(skb, hdr_space, length);
2269         else
2270                 skb_put(skb, length);
2271         return skb;
2272 }
2273
2274 /*
2275  * Receive one packet.
2276  * For larger packets, get new buffer.
2277  */
2278 static struct sk_buff *sky2_receive(struct net_device *dev,
2279                                     u16 length, u32 status)
2280 {
2281         struct sky2_port *sky2 = netdev_priv(dev);
2282         struct rx_ring_info *re = sky2->rx_ring + sky2->rx_next;
2283         struct sk_buff *skb = NULL;
2284         u16 count = (status & GMR_FS_LEN) >> 16;
2285
2286 #ifdef SKY2_VLAN_TAG_USED
2287         /* Account for vlan tag */
2288         if (sky2->vlgrp && (status & GMR_FS_VLAN))
2289                 count -= VLAN_HLEN;
2290 #endif
2291
2292         if (unlikely(netif_msg_rx_status(sky2)))
2293                 printk(KERN_DEBUG PFX "%s: rx slot %u status 0x%x len %d\n",
2294                        dev->name, sky2->rx_next, status, length);
2295
2296         sky2->rx_next = (sky2->rx_next + 1) % sky2->rx_pending;
2297         prefetch(sky2->rx_ring + sky2->rx_next);
2298
2299         /* This chip has hardware problems that generates bogus status.
2300          * So do only marginal checking and expect higher level protocols
2301          * to handle crap frames.
2302          */
2303         if (sky2->hw->chip_id == CHIP_ID_YUKON_FE_P &&
2304             sky2->hw->chip_rev == CHIP_REV_YU_FE2_A0 &&
2305             length != count)
2306                 goto okay;
2307
2308         if (status & GMR_FS_ANY_ERR)
2309                 goto error;
2310
2311         if (!(status & GMR_FS_RX_OK))
2312                 goto resubmit;
2313
2314         /* if length reported by DMA does not match PHY, packet was truncated */
2315         if (length != count)
2316                 goto len_error;
2317
2318 okay:
2319         if (length < copybreak)
2320                 skb = receive_copy(sky2, re, length);
2321         else
2322                 skb = receive_new(sky2, re, length);
2323 resubmit:
2324         sky2_rx_submit(sky2, re);
2325
2326         return skb;
2327
2328 len_error:
2329         /* Truncation of overlength packets
2330            causes PHY length to not match MAC length */
2331         ++dev->stats.rx_length_errors;
2332         if (netif_msg_rx_err(sky2) && net_ratelimit())
2333                 pr_info(PFX "%s: rx length error: status %#x length %d\n",
2334                         dev->name, status, length);
2335         goto resubmit;
2336
2337 error:
2338         ++dev->stats.rx_errors;
2339         if (status & GMR_FS_RX_FF_OV) {
2340                 dev->stats.rx_over_errors++;
2341                 goto resubmit;
2342         }
2343
2344         if (netif_msg_rx_err(sky2) && net_ratelimit())
2345                 printk(KERN_INFO PFX "%s: rx error, status 0x%x length %d\n",
2346                        dev->name, status, length);
2347
2348         if (status & (GMR_FS_LONG_ERR | GMR_FS_UN_SIZE))
2349                 dev->stats.rx_length_errors++;
2350         if (status & GMR_FS_FRAGMENT)
2351                 dev->stats.rx_frame_errors++;
2352         if (status & GMR_FS_CRC_ERR)
2353                 dev->stats.rx_crc_errors++;
2354
2355         goto resubmit;
2356 }
2357
2358 /* Transmit complete */
2359 static inline void sky2_tx_done(struct net_device *dev, u16 last)
2360 {
2361         struct sky2_port *sky2 = netdev_priv(dev);
2362
2363         if (netif_running(dev))
2364                 sky2_tx_complete(sky2, last);
2365 }
2366
2367 static inline void sky2_skb_rx(const struct sky2_port *sky2,
2368                                u32 status, struct sk_buff *skb)
2369 {
2370 #ifdef SKY2_VLAN_TAG_USED
2371         u16 vlan_tag = be16_to_cpu(sky2->rx_tag);
2372         if (sky2->vlgrp && (status & GMR_FS_VLAN)) {
2373                 if (skb->ip_summed == CHECKSUM_NONE)
2374                         vlan_hwaccel_receive_skb(skb, sky2->vlgrp, vlan_tag);
2375                 else
2376                         vlan_gro_receive(&sky2->hw->napi, sky2->vlgrp,
2377                                          vlan_tag, skb);
2378                 return;
2379         }
2380 #endif
2381         if (skb->ip_summed == CHECKSUM_NONE)
2382                 netif_receive_skb(skb);
2383         else
2384                 napi_gro_receive(&sky2->hw->napi, skb);
2385 }
2386
2387 static inline void sky2_rx_done(struct sky2_hw *hw, unsigned port,
2388                                 unsigned packets, unsigned bytes)
2389 {
2390         if (packets) {
2391                 struct net_device *dev = hw->dev[port];
2392
2393                 dev->stats.rx_packets += packets;
2394                 dev->stats.rx_bytes += bytes;
2395                 dev->last_rx = jiffies;
2396                 sky2_rx_update(netdev_priv(dev), rxqaddr[port]);
2397         }
2398 }
2399
2400 /* Process status response ring */
2401 static int sky2_status_intr(struct sky2_hw *hw, int to_do, u16 idx)
2402 {
2403         int work_done = 0;
2404         unsigned int total_bytes[2] = { 0 };
2405         unsigned int total_packets[2] = { 0 };
2406
2407         rmb();
2408         do {
2409                 struct sky2_port *sky2;
2410                 struct sky2_status_le *le  = hw->st_le + hw->st_idx;
2411                 unsigned port;
2412                 struct net_device *dev;
2413                 struct sk_buff *skb;
2414                 u32 status;
2415                 u16 length;
2416                 u8 opcode = le->opcode;
2417
2418                 if (!(opcode & HW_OWNER))
2419                         break;
2420
2421                 hw->st_idx = RING_NEXT(hw->st_idx, STATUS_RING_SIZE);
2422
2423                 port = le->css & CSS_LINK_BIT;
2424                 dev = hw->dev[port];
2425                 sky2 = netdev_priv(dev);
2426                 length = le16_to_cpu(le->length);
2427                 status = le32_to_cpu(le->status);
2428
2429                 le->opcode = 0;
2430                 switch (opcode & ~HW_OWNER) {
2431                 case OP_RXSTAT:
2432                         total_packets[port]++;
2433                         total_bytes[port] += length;
2434                         skb = sky2_receive(dev, length, status);
2435                         if (unlikely(!skb)) {
2436                                 dev->stats.rx_dropped++;
2437                                 break;
2438                         }
2439
2440                         /* This chip reports checksum status differently */
2441                         if (hw->flags & SKY2_HW_NEW_LE) {
2442                                 if ((sky2->flags & SKY2_FLAG_RX_CHECKSUM) &&
2443                                     (le->css & (CSS_ISIPV4 | CSS_ISIPV6)) &&
2444                                     (le->css & CSS_TCPUDPCSOK))
2445                                         skb->ip_summed = CHECKSUM_UNNECESSARY;
2446                                 else
2447                                         skb->ip_summed = CHECKSUM_NONE;
2448                         }
2449
2450                         skb->protocol = eth_type_trans(skb, dev);
2451
2452                         sky2_skb_rx(sky2, status, skb);
2453
2454                         /* Stop after net poll weight */
2455                         if (++work_done >= to_do)
2456                                 goto exit_loop;
2457                         break;
2458
2459 #ifdef SKY2_VLAN_TAG_USED
2460                 case OP_RXVLAN:
2461                         sky2->rx_tag = length;
2462                         break;
2463
2464                 case OP_RXCHKSVLAN:
2465                         sky2->rx_tag = length;
2466                         /* fall through */
2467 #endif
2468                 case OP_RXCHKS:
2469                         if (!(sky2->flags & SKY2_FLAG_RX_CHECKSUM))
2470                                 break;
2471
2472                         /* If this happens then driver assuming wrong format */
2473                         if (unlikely(hw->flags & SKY2_HW_NEW_LE)) {
2474                                 if (net_ratelimit())
2475                                         printk(KERN_NOTICE "%s: unexpected"
2476                                                " checksum status\n",
2477                                                dev->name);
2478                                 break;
2479                         }
2480
2481                         /* Both checksum counters are programmed to start at
2482                          * the same offset, so unless there is a problem they
2483                          * should match. This failure is an early indication that
2484                          * hardware receive checksumming won't work.
2485                          */
2486                         if (likely(status >> 16 == (status & 0xffff))) {
2487                                 skb = sky2->rx_ring[sky2->rx_next].skb;
2488                                 skb->ip_summed = CHECKSUM_COMPLETE;
2489                                 skb->csum = le16_to_cpu(status);
2490                         } else {
2491                                 printk(KERN_NOTICE PFX "%s: hardware receive "
2492                                        "checksum problem (status = %#x)\n",
2493                                        dev->name, status);
2494                                 sky2->flags &= ~SKY2_FLAG_RX_CHECKSUM;
2495
2496                                 sky2_write32(sky2->hw,
2497                                              Q_ADDR(rxqaddr[port], Q_CSR),
2498                                              BMU_DIS_RX_CHKSUM);
2499                         }
2500                         break;
2501
2502                 case OP_TXINDEXLE:
2503                         /* TX index reports status for both ports */
2504                         sky2_tx_done(hw->dev[0], status & 0xfff);
2505                         if (hw->dev[1])
2506                                 sky2_tx_done(hw->dev[1],
2507                                      ((status >> 24) & 0xff)
2508                                              | (u16)(length & 0xf) << 8);
2509                         break;
2510
2511                 default:
2512                         if (net_ratelimit())
2513                                 printk(KERN_WARNING PFX
2514                                        "unknown status opcode 0x%x\n", opcode);
2515                 }
2516         } while (hw->st_idx != idx);
2517
2518         /* Fully processed status ring so clear irq */
2519         sky2_write32(hw, STAT_CTRL, SC_STAT_CLR_IRQ);
2520
2521 exit_loop:
2522         sky2_rx_done(hw, 0, total_packets[0], total_bytes[0]);
2523         sky2_rx_done(hw, 1, total_packets[1], total_bytes[1]);
2524
2525         return work_done;
2526 }
2527
2528 static void sky2_hw_error(struct sky2_hw *hw, unsigned port, u32 status)
2529 {
2530         struct net_device *dev = hw->dev[port];
2531
2532         if (net_ratelimit())
2533                 printk(KERN_INFO PFX "%s: hw error interrupt status 0x%x\n",
2534                        dev->name, status);
2535
2536         if (status & Y2_IS_PAR_RD1) {
2537                 if (net_ratelimit())
2538                         printk(KERN_ERR PFX "%s: ram data read parity error\n",
2539                                dev->name);
2540                 /* Clear IRQ */
2541                 sky2_write16(hw, RAM_BUFFER(port, B3_RI_CTRL), RI_CLR_RD_PERR);
2542         }
2543
2544         if (status & Y2_IS_PAR_WR1) {
2545                 if (net_ratelimit())
2546                         printk(KERN_ERR PFX "%s: ram data write parity error\n",
2547                                dev->name);
2548
2549                 sky2_write16(hw, RAM_BUFFER(port, B3_RI_CTRL), RI_CLR_WR_PERR);
2550         }
2551
2552         if (status & Y2_IS_PAR_MAC1) {
2553                 if (net_ratelimit())
2554                         printk(KERN_ERR PFX "%s: MAC parity error\n", dev->name);
2555                 sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_CLI_TX_PE);
2556         }
2557
2558         if (status & Y2_IS_PAR_RX1) {
2559                 if (net_ratelimit())
2560                         printk(KERN_ERR PFX "%s: RX parity error\n", dev->name);
2561                 sky2_write32(hw, Q_ADDR(rxqaddr[port], Q_CSR), BMU_CLR_IRQ_PAR);
2562         }
2563
2564         if (status & Y2_IS_TCP_TXA1) {
2565                 if (net_ratelimit())
2566                         printk(KERN_ERR PFX "%s: TCP segmentation error\n",
2567                                dev->name);
2568                 sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR), BMU_CLR_IRQ_TCP);
2569         }
2570 }
2571
2572 static void sky2_hw_intr(struct sky2_hw *hw)
2573 {
2574         struct pci_dev *pdev = hw->pdev;
2575         u32 status = sky2_read32(hw, B0_HWE_ISRC);
2576         u32 hwmsk = sky2_read32(hw, B0_HWE_IMSK);
2577
2578         status &= hwmsk;
2579
2580         if (status & Y2_IS_TIST_OV)
2581                 sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_CLR_IRQ);
2582
2583         if (status & (Y2_IS_MST_ERR | Y2_IS_IRQ_STAT)) {
2584                 u16 pci_err;
2585
2586                 sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
2587                 pci_err = sky2_pci_read16(hw, PCI_STATUS);
2588                 if (net_ratelimit())
2589                         dev_err(&pdev->dev, "PCI hardware error (0x%x)\n",
2590                                 pci_err);
2591
2592                 sky2_pci_write16(hw, PCI_STATUS,
2593                                       pci_err | PCI_STATUS_ERROR_BITS);
2594                 sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
2595         }
2596
2597         if (status & Y2_IS_PCI_EXP) {
2598                 /* PCI-Express uncorrectable Error occurred */
2599                 u32 err;
2600
2601                 sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
2602                 err = sky2_read32(hw, Y2_CFG_AER + PCI_ERR_UNCOR_STATUS);
2603                 sky2_write32(hw, Y2_CFG_AER + PCI_ERR_UNCOR_STATUS,
2604                              0xfffffffful);
2605                 if (net_ratelimit())
2606                         dev_err(&pdev->dev, "PCI Express error (0x%x)\n", err);
2607
2608                 sky2_read32(hw, Y2_CFG_AER + PCI_ERR_UNCOR_STATUS);
2609                 sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
2610         }
2611
2612         if (status & Y2_HWE_L1_MASK)
2613                 sky2_hw_error(hw, 0, status);
2614         status >>= 8;
2615         if (status & Y2_HWE_L1_MASK)
2616                 sky2_hw_error(hw, 1, status);
2617 }
2618
2619 static void sky2_mac_intr(struct sky2_hw *hw, unsigned port)
2620 {
2621         struct net_device *dev = hw->dev[port];
2622         struct sky2_port *sky2 = netdev_priv(dev);
2623         u8 status = sky2_read8(hw, SK_REG(port, GMAC_IRQ_SRC));
2624
2625         if (netif_msg_intr(sky2))
2626                 printk(KERN_INFO PFX "%s: mac interrupt status 0x%x\n",
2627                        dev->name, status);
2628
2629         if (status & GM_IS_RX_CO_OV)
2630                 gma_read16(hw, port, GM_RX_IRQ_SRC);
2631
2632         if (status & GM_IS_TX_CO_OV)
2633                 gma_read16(hw, port, GM_TX_IRQ_SRC);
2634
2635         if (status & GM_IS_RX_FF_OR) {
2636                 ++dev->stats.rx_fifo_errors;
2637                 sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_CLI_RX_FO);
2638         }
2639
2640         if (status & GM_IS_TX_FF_UR) {
2641                 ++dev->stats.tx_fifo_errors;
2642                 sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_CLI_TX_FU);
2643         }
2644 }
2645
2646 /* This should never happen it is a bug. */
2647 static void sky2_le_error(struct sky2_hw *hw, unsigned port, u16 q)
2648 {
2649         struct net_device *dev = hw->dev[port];
2650         u16 idx = sky2_read16(hw, Y2_QADDR(q, PREF_UNIT_GET_IDX));
2651
2652         dev_err(&hw->pdev->dev, PFX
2653                 "%s: descriptor error q=%#x get=%u put=%u\n",
2654                 dev->name, (unsigned) q, (unsigned) idx,
2655                 (unsigned) sky2_read16(hw, Y2_QADDR(q, PREF_UNIT_PUT_IDX)));
2656
2657         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_CLR_IRQ_CHK);
2658 }
2659
2660 static int sky2_rx_hung(struct net_device *dev)
2661 {
2662         struct sky2_port *sky2 = netdev_priv(dev);
2663         struct sky2_hw *hw = sky2->hw;
2664         unsigned port = sky2->port;
2665         unsigned rxq = rxqaddr[port];
2666         u32 mac_rp = sky2_read32(hw, SK_REG(port, RX_GMF_RP));
2667         u8 mac_lev = sky2_read8(hw, SK_REG(port, RX_GMF_RLEV));
2668         u8 fifo_rp = sky2_read8(hw, Q_ADDR(rxq, Q_RP));
2669         u8 fifo_lev = sky2_read8(hw, Q_ADDR(rxq, Q_RL));
2670
2671         /* If idle and MAC or PCI is stuck */
2672         if (sky2->check.last == dev->last_rx &&
2673             ((mac_rp == sky2->check.mac_rp &&
2674               mac_lev != 0 && mac_lev >= sky2->check.mac_lev) ||
2675              /* Check if the PCI RX hang */
2676              (fifo_rp == sky2->check.fifo_rp &&
2677               fifo_lev != 0 && fifo_lev >= sky2->check.fifo_lev))) {
2678                 printk(KERN_DEBUG PFX "%s: hung mac %d:%d fifo %d (%d:%d)\n",
2679                        dev->name, mac_lev, mac_rp, fifo_lev, fifo_rp,
2680                        sky2_read8(hw, Q_ADDR(rxq, Q_WP)));
2681                 return 1;
2682         } else {
2683                 sky2->check.last = dev->last_rx;
2684                 sky2->check.mac_rp = mac_rp;
2685                 sky2->check.mac_lev = mac_lev;
2686                 sky2->check.fifo_rp = fifo_rp;
2687                 sky2->check.fifo_lev = fifo_lev;
2688                 return 0;
2689         }
2690 }
2691
2692 static void sky2_watchdog(unsigned long arg)
2693 {
2694         struct sky2_hw *hw = (struct sky2_hw *) arg;
2695
2696         /* Check for lost IRQ once a second */
2697         if (sky2_read32(hw, B0_ISRC)) {
2698                 napi_schedule(&hw->napi);
2699         } else {
2700                 int i, active = 0;
2701
2702                 for (i = 0; i < hw->ports; i++) {
2703                         struct net_device *dev = hw->dev[i];
2704                         if (!netif_running(dev))
2705                                 continue;
2706                         ++active;
2707
2708                         /* For chips with Rx FIFO, check if stuck */
2709                         if ((hw->flags & SKY2_HW_RAM_BUFFER) &&
2710                              sky2_rx_hung(dev)) {
2711                                 pr_info(PFX "%s: receiver hang detected\n",
2712                                         dev->name);
2713                                 schedule_work(&hw->restart_work);
2714                                 return;
2715                         }
2716                 }
2717
2718                 if (active == 0)
2719                         return;
2720         }
2721
2722         mod_timer(&hw->watchdog_timer, round_jiffies(jiffies + HZ));
2723 }
2724
2725 /* Hardware/software error handling */
2726 static void sky2_err_intr(struct sky2_hw *hw, u32 status)
2727 {
2728         if (net_ratelimit())
2729                 dev_warn(&hw->pdev->dev, "error interrupt status=%#x\n", status);
2730
2731         if (status & Y2_IS_HW_ERR)
2732                 sky2_hw_intr(hw);
2733
2734         if (status & Y2_IS_IRQ_MAC1)
2735                 sky2_mac_intr(hw, 0);
2736
2737         if (status & Y2_IS_IRQ_MAC2)
2738                 sky2_mac_intr(hw, 1);
2739
2740         if (status & Y2_IS_CHK_RX1)
2741                 sky2_le_error(hw, 0, Q_R1);
2742
2743         if (status & Y2_IS_CHK_RX2)
2744                 sky2_le_error(hw, 1, Q_R2);
2745
2746         if (status & Y2_IS_CHK_TXA1)
2747                 sky2_le_error(hw, 0, Q_XA1);
2748
2749         if (status & Y2_IS_CHK_TXA2)
2750                 sky2_le_error(hw, 1, Q_XA2);
2751 }
2752
2753 static int sky2_poll(struct napi_struct *napi, int work_limit)
2754 {
2755         struct sky2_hw *hw = container_of(napi, struct sky2_hw, napi);
2756         u32 status = sky2_read32(hw, B0_Y2_SP_EISR);
2757         int work_done = 0;
2758         u16 idx;
2759
2760         if (unlikely(status & Y2_IS_ERROR))
2761                 sky2_err_intr(hw, status);
2762
2763         if (status & Y2_IS_IRQ_PHY1)
2764                 sky2_phy_intr(hw, 0);
2765
2766         if (status & Y2_IS_IRQ_PHY2)
2767                 sky2_phy_intr(hw, 1);
2768
2769         while ((idx = sky2_read16(hw, STAT_PUT_IDX)) != hw->st_idx) {
2770                 work_done += sky2_status_intr(hw, work_limit - work_done, idx);
2771
2772                 if (work_done >= work_limit)
2773                         goto done;
2774         }
2775
2776         napi_complete(napi);
2777         sky2_read32(hw, B0_Y2_SP_LISR);
2778 done:
2779
2780         return work_done;
2781 }
2782
2783 static irqreturn_t sky2_intr(int irq, void *dev_id)
2784 {
2785         struct sky2_hw *hw = dev_id;
2786         u32 status;
2787
2788         /* Reading this mask interrupts as side effect */
2789         status = sky2_read32(hw, B0_Y2_SP_ISRC2);
2790         if (status == 0 || status == ~0)
2791                 return IRQ_NONE;
2792
2793         prefetch(&hw->st_le[hw->st_idx]);
2794
2795         napi_schedule(&hw->napi);
2796
2797         return IRQ_HANDLED;
2798 }
2799
2800 #ifdef CONFIG_NET_POLL_CONTROLLER
2801 static void sky2_netpoll(struct net_device *dev)
2802 {
2803         struct sky2_port *sky2 = netdev_priv(dev);
2804
2805         napi_schedule(&sky2->hw->napi);
2806 }
2807 #endif
2808
2809 /* Chip internal frequency for clock calculations */
2810 static u32 sky2_mhz(const struct sky2_hw *hw)
2811 {
2812         switch (hw->chip_id) {
2813         case CHIP_ID_YUKON_EC:
2814         case CHIP_ID_YUKON_EC_U:
2815         case CHIP_ID_YUKON_EX:
2816         case CHIP_ID_YUKON_SUPR:
2817         case CHIP_ID_YUKON_UL_2:
2818                 return 125;
2819
2820         case CHIP_ID_YUKON_FE:
2821                 return 100;
2822
2823         case CHIP_ID_YUKON_FE_P:
2824                 return 50;
2825
2826         case CHIP_ID_YUKON_XL:
2827                 return 156;
2828
2829         default:
2830                 BUG();
2831         }
2832 }
2833
2834 static inline u32 sky2_us2clk(const struct sky2_hw *hw, u32 us)
2835 {
2836         return sky2_mhz(hw) * us;
2837 }
2838
2839 static inline u32 sky2_clk2us(const struct sky2_hw *hw, u32 clk)
2840 {
2841         return clk / sky2_mhz(hw);
2842 }
2843
2844
2845 static int __devinit sky2_init(struct sky2_hw *hw)
2846 {
2847         u8 t8;
2848
2849         /* Enable all clocks and check for bad PCI access */
2850         sky2_pci_write32(hw, PCI_DEV_REG3, 0);
2851
2852         sky2_write8(hw, B0_CTST, CS_RST_CLR);
2853
2854         hw->chip_id = sky2_read8(hw, B2_CHIP_ID);
2855         hw->chip_rev = (sky2_read8(hw, B2_MAC_CFG) & CFG_CHIP_R_MSK) >> 4;
2856
2857         switch(hw->chip_id) {
2858         case CHIP_ID_YUKON_XL:
2859                 hw->flags = SKY2_HW_GIGABIT | SKY2_HW_NEWER_PHY;
2860                 break;
2861
2862         case CHIP_ID_YUKON_EC_U:
2863                 hw->flags = SKY2_HW_GIGABIT
2864                         | SKY2_HW_NEWER_PHY
2865                         | SKY2_HW_ADV_POWER_CTL;
2866                 break;
2867
2868         case CHIP_ID_YUKON_EX:
2869                 hw->flags = SKY2_HW_GIGABIT
2870                         | SKY2_HW_NEWER_PHY
2871                         | SKY2_HW_NEW_LE
2872                         | SKY2_HW_ADV_POWER_CTL;
2873
2874                 /* New transmit checksum */
2875                 if (hw->chip_rev != CHIP_REV_YU_EX_B0)
2876                         hw->flags |= SKY2_HW_AUTO_TX_SUM;
2877                 break;
2878
2879         case CHIP_ID_YUKON_EC:
2880                 /* This rev is really old, and requires untested workarounds */
2881                 if (hw->chip_rev == CHIP_REV_YU_EC_A1) {
2882                         dev_err(&hw->pdev->dev, "unsupported revision Yukon-EC rev A1\n");
2883                         return -EOPNOTSUPP;
2884                 }
2885                 hw->flags = SKY2_HW_GIGABIT;
2886                 break;
2887
2888         case CHIP_ID_YUKON_FE:
2889                 break;
2890
2891         case CHIP_ID_YUKON_FE_P:
2892                 hw->flags = SKY2_HW_NEWER_PHY
2893                         | SKY2_HW_NEW_LE
2894                         | SKY2_HW_AUTO_TX_SUM
2895                         | SKY2_HW_ADV_POWER_CTL;
2896                 break;
2897
2898         case CHIP_ID_YUKON_SUPR:
2899                 hw->flags = SKY2_HW_GIGABIT
2900                         | SKY2_HW_NEWER_PHY
2901                         | SKY2_HW_NEW_LE
2902                         | SKY2_HW_AUTO_TX_SUM
2903                         | SKY2_HW_ADV_POWER_CTL;
2904                 break;
2905
2906         case CHIP_ID_YUKON_UL_2:
2907                 hw->flags = SKY2_HW_GIGABIT
2908                         | SKY2_HW_ADV_POWER_CTL;
2909                 break;
2910
2911         default:
2912                 dev_err(&hw->pdev->dev, "unsupported chip type 0x%x\n",
2913                         hw->chip_id);
2914                 return -EOPNOTSUPP;
2915         }
2916
2917         hw->pmd_type = sky2_read8(hw, B2_PMD_TYP);
2918         if (hw->pmd_type == 'L' || hw->pmd_type == 'S' || hw->pmd_type == 'P')
2919                 hw->flags |= SKY2_HW_FIBRE_PHY;
2920
2921         hw->ports = 1;
2922         t8 = sky2_read8(hw, B2_Y2_HW_RES);
2923         if ((t8 & CFG_DUAL_MAC_MSK) == CFG_DUAL_MAC_MSK) {
2924                 if (!(sky2_read8(hw, B2_Y2_CLK_GATE) & Y2_STATUS_LNK2_INAC))
2925                         ++hw->ports;
2926         }
2927
2928         return 0;
2929 }
2930
2931 static void sky2_reset(struct sky2_hw *hw)
2932 {
2933         struct pci_dev *pdev = hw->pdev;
2934         u16 status;
2935         int i, cap;
2936         u32 hwe_mask = Y2_HWE_ALL_MASK;
2937
2938         /* disable ASF */
2939         if (hw->chip_id == CHIP_ID_YUKON_EX) {
2940                 status = sky2_read16(hw, HCU_CCSR);
2941                 status &= ~(HCU_CCSR_AHB_RST | HCU_CCSR_CPU_RST_MODE |
2942                             HCU_CCSR_UC_STATE_MSK);
2943                 sky2_write16(hw, HCU_CCSR, status);
2944         } else
2945                 sky2_write8(hw, B28_Y2_ASF_STAT_CMD, Y2_ASF_RESET);
2946         sky2_write16(hw, B0_CTST, Y2_ASF_DISABLE);
2947
2948         /* do a SW reset */
2949         sky2_write8(hw, B0_CTST, CS_RST_SET);
2950         sky2_write8(hw, B0_CTST, CS_RST_CLR);
2951
2952         /* allow writes to PCI config */
2953         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
2954
2955         /* clear PCI errors, if any */
2956         status = sky2_pci_read16(hw, PCI_STATUS);
2957         status |= PCI_STATUS_ERROR_BITS;
2958         sky2_pci_write16(hw, PCI_STATUS, status);
2959
2960         sky2_write8(hw, B0_CTST, CS_MRST_CLR);
2961
2962         cap = pci_find_capability(pdev, PCI_CAP_ID_EXP);
2963         if (cap) {
2964                 sky2_write32(hw, Y2_CFG_AER + PCI_ERR_UNCOR_STATUS,
2965                              0xfffffffful);
2966
2967                 /* If error bit is stuck on ignore it */
2968                 if (sky2_read32(hw, B0_HWE_ISRC) & Y2_IS_PCI_EXP)
2969                         dev_info(&pdev->dev, "ignoring stuck error report bit\n");
2970                 else
2971                         hwe_mask |= Y2_IS_PCI_EXP;
2972         }
2973
2974         sky2_power_on(hw);
2975         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
2976
2977         for (i = 0; i < hw->ports; i++) {
2978                 sky2_write8(hw, SK_REG(i, GMAC_LINK_CTRL), GMLC_RST_SET);
2979                 sky2_write8(hw, SK_REG(i, GMAC_LINK_CTRL), GMLC_RST_CLR);
2980
2981                 if (hw->chip_id == CHIP_ID_YUKON_EX ||
2982                     hw->chip_id == CHIP_ID_YUKON_SUPR)
2983                         sky2_write16(hw, SK_REG(i, GMAC_CTRL),
2984                                      GMC_BYP_MACSECRX_ON | GMC_BYP_MACSECTX_ON
2985                                      | GMC_BYP_RETR_ON);
2986         }
2987
2988         /* Clear I2C IRQ noise */
2989         sky2_write32(hw, B2_I2C_IRQ, 1);
2990
2991         /* turn off hardware timer (unused) */
2992         sky2_write8(hw, B2_TI_CTRL, TIM_STOP);
2993         sky2_write8(hw, B2_TI_CTRL, TIM_CLR_IRQ);
2994
2995         sky2_write8(hw, B0_Y2LED, LED_STAT_ON);
2996
2997         /* Turn off descriptor polling */
2998         sky2_write32(hw, B28_DPT_CTRL, DPT_STOP);
2999
3000         /* Turn off receive timestamp */
3001         sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_STOP);
3002         sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_CLR_IRQ);
3003
3004         /* enable the Tx Arbiters */
3005         for (i = 0; i < hw->ports; i++)
3006                 sky2_write8(hw, SK_REG(i, TXA_CTRL), TXA_ENA_ARB);
3007
3008         /* Initialize ram interface */
3009         for (i = 0; i < hw->ports; i++) {
3010                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_CTRL), RI_RST_CLR);
3011
3012                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_R1), SK_RI_TO_53);
3013                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XA1), SK_RI_TO_53);
3014                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XS1), SK_RI_TO_53);
3015                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_R1), SK_RI_TO_53);
3016                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XA1), SK_RI_TO_53);
3017                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XS1), SK_RI_TO_53);
3018                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_R2), SK_RI_TO_53);
3019                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XA2), SK_RI_TO_53);
3020                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XS2), SK_RI_TO_53);
3021                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_R2), SK_RI_TO_53);
3022                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XA2), SK_RI_TO_53);
3023                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XS2), SK_RI_TO_53);
3024         }
3025
3026         sky2_write32(hw, B0_HWE_IMSK, hwe_mask);
3027
3028         for (i = 0; i < hw->ports; i++)
3029                 sky2_gmac_reset(hw, i);
3030
3031         memset(hw->st_le, 0, STATUS_LE_BYTES);
3032         hw->st_idx = 0;
3033
3034         sky2_write32(hw, STAT_CTRL, SC_STAT_RST_SET);
3035         sky2_write32(hw, STAT_CTRL, SC_STAT_RST_CLR);
3036
3037         sky2_write32(hw, STAT_LIST_ADDR_LO, hw->st_dma);
3038         sky2_write32(hw, STAT_LIST_ADDR_HI, (u64) hw->st_dma >> 32);
3039
3040         /* Set the list last index */
3041         sky2_write16(hw, STAT_LAST_IDX, STATUS_RING_SIZE - 1);
3042
3043         sky2_write16(hw, STAT_TX_IDX_TH, 10);
3044         sky2_write8(hw, STAT_FIFO_WM, 16);
3045
3046         /* set Status-FIFO ISR watermark */
3047         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0)
3048                 sky2_write8(hw, STAT_FIFO_ISR_WM, 4);
3049         else
3050                 sky2_write8(hw, STAT_FIFO_ISR_WM, 16);
3051
3052         sky2_write32(hw, STAT_TX_TIMER_INI, sky2_us2clk(hw, 1000));
3053         sky2_write32(hw, STAT_ISR_TIMER_INI, sky2_us2clk(hw, 20));
3054         sky2_write32(hw, STAT_LEV_TIMER_INI, sky2_us2clk(hw, 100));
3055
3056         /* enable status unit */
3057         sky2_write32(hw, STAT_CTRL, SC_STAT_OP_ON);
3058
3059         sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
3060         sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_START);
3061         sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_START);
3062 }
3063
3064 /* Take device down (offline).
3065  * Equivalent to doing dev_stop() but this does not
3066  * inform upper layers of the transistion.
3067  */
3068 static void sky2_detach(struct net_device *dev)
3069 {
3070         if (netif_running(dev)) {
3071                 netif_device_detach(dev);       /* stop txq */
3072                 sky2_down(dev);
3073         }
3074 }
3075
3076 /* Bring device back after doing sky2_detach */
3077 static int sky2_reattach(struct net_device *dev)
3078 {
3079         int err = 0;
3080
3081         if (netif_running(dev)) {
3082                 err = sky2_up(dev);
3083                 if (err) {
3084                         printk(KERN_INFO PFX "%s: could not restart %d\n",
3085                                dev->name, err);
3086                         dev_close(dev);
3087                 } else {
3088                         netif_device_attach(dev);
3089                         sky2_set_multicast(dev);
3090                 }
3091         }
3092
3093         return err;
3094 }
3095
3096 static void sky2_restart(struct work_struct *work)
3097 {
3098         struct sky2_hw *hw = container_of(work, struct sky2_hw, restart_work);
3099         int i;
3100
3101         rtnl_lock();
3102         for (i = 0; i < hw->ports; i++)
3103                 sky2_detach(hw->dev[i]);
3104
3105         napi_disable(&hw->napi);
3106         sky2_write32(hw, B0_IMSK, 0);
3107         sky2_reset(hw);
3108         sky2_write32(hw, B0_IMSK, Y2_IS_BASE);
3109         napi_enable(&hw->napi);
3110
3111         for (i = 0; i < hw->ports; i++)
3112                 sky2_reattach(hw->dev[i]);
3113
3114         rtnl_unlock();
3115 }
3116
3117 static inline u8 sky2_wol_supported(const struct sky2_hw *hw)
3118 {
3119         return sky2_is_copper(hw) ? (WAKE_PHY | WAKE_MAGIC) : 0;
3120 }
3121
3122 static void sky2_get_wol(struct net_device *dev, struct ethtool_wolinfo *wol)
3123 {
3124         const struct sky2_port *sky2 = netdev_priv(dev);
3125
3126         wol->supported = sky2_wol_supported(sky2->hw);
3127         wol->wolopts = sky2->wol;
3128 }
3129
3130 static int sky2_set_wol(struct net_device *dev, struct ethtool_wolinfo *wol)
3131 {
3132         struct sky2_port *sky2 = netdev_priv(dev);
3133         struct sky2_hw *hw = sky2->hw;
3134
3135         if ((wol->wolopts & ~sky2_wol_supported(sky2->hw))
3136             || !device_can_wakeup(&hw->pdev->dev))
3137                 return -EOPNOTSUPP;
3138
3139         sky2->wol = wol->wolopts;
3140
3141         if (hw->chip_id == CHIP_ID_YUKON_EC_U ||
3142             hw->chip_id == CHIP_ID_YUKON_EX ||
3143             hw->chip_id == CHIP_ID_YUKON_FE_P)
3144                 sky2_write32(hw, B0_CTST, sky2->wol
3145                              ? Y2_HW_WOL_ON : Y2_HW_WOL_OFF);
3146
3147         device_set_wakeup_enable(&hw->pdev->dev, sky2->wol);
3148
3149         if (!netif_running(dev))
3150                 sky2_wol_init(sky2);
3151         return 0;
3152 }
3153
3154 static u32 sky2_supported_modes(const struct sky2_hw *hw)
3155 {
3156         if (sky2_is_copper(hw)) {
3157                 u32 modes = SUPPORTED_10baseT_Half
3158                         | SUPPORTED_10baseT_Full
3159                         | SUPPORTED_100baseT_Half
3160                         | SUPPORTED_100baseT_Full
3161                         | SUPPORTED_Autoneg | SUPPORTED_TP;
3162
3163                 if (hw->flags & SKY2_HW_GIGABIT)
3164                         modes |= SUPPORTED_1000baseT_Half
3165                                 | SUPPORTED_1000baseT_Full;
3166                 return modes;
3167         } else
3168                 return  SUPPORTED_1000baseT_Half
3169                         | SUPPORTED_1000baseT_Full
3170                         | SUPPORTED_Autoneg
3171                         | SUPPORTED_FIBRE;
3172 }
3173
3174 static int sky2_get_settings(struct net_device *dev, struct ethtool_cmd *ecmd)
3175 {
3176         struct sky2_port *sky2 = netdev_priv(dev);
3177         struct sky2_hw *hw = sky2->hw;
3178
3179         ecmd->transceiver = XCVR_INTERNAL;
3180         ecmd->supported = sky2_supported_modes(hw);
3181         ecmd->phy_address = PHY_ADDR_MARV;
3182         if (sky2_is_copper(hw)) {
3183                 ecmd->port = PORT_TP;
3184                 ecmd->speed = sky2->speed;
3185         } else {
3186                 ecmd->speed = SPEED_1000;
3187                 ecmd->port = PORT_FIBRE;
3188         }
3189
3190         ecmd->advertising = sky2->advertising;
3191         ecmd->autoneg = (sky2->flags & SKY2_FLAG_AUTO_SPEED)
3192                 ? AUTONEG_ENABLE : AUTONEG_DISABLE;
3193         ecmd->duplex = sky2->duplex;
3194         return 0;
3195 }
3196
3197 static int sky2_set_settings(struct net_device *dev, struct ethtool_cmd *ecmd)
3198 {
3199         struct sky2_port *sky2 = netdev_priv(dev);
3200         const struct sky2_hw *hw = sky2->hw;
3201         u32 supported = sky2_supported_modes(hw);
3202
3203         if (ecmd->autoneg == AUTONEG_ENABLE) {
3204                 sky2->flags |= SKY2_FLAG_AUTO_SPEED;
3205                 ecmd->advertising = supported;
3206                 sky2->duplex = -1;
3207                 sky2->speed = -1;
3208         } else {
3209                 u32 setting;
3210
3211                 switch (ecmd->speed) {
3212                 case SPEED_1000:
3213                         if (ecmd->duplex == DUPLEX_FULL)
3214                                 setting = SUPPORTED_1000baseT_Full;
3215                         else if (ecmd->duplex == DUPLEX_HALF)
3216                                 setting = SUPPORTED_1000baseT_Half;
3217                         else
3218                                 return -EINVAL;
3219                         break;
3220                 case SPEED_100:
3221                         if (ecmd->duplex == DUPLEX_FULL)
3222                                 setting = SUPPORTED_100baseT_Full;
3223                         else if (ecmd->duplex == DUPLEX_HALF)
3224                                 setting = SUPPORTED_100baseT_Half;
3225                         else
3226                                 return -EINVAL;
3227                         break;
3228
3229                 case SPEED_10:
3230                         if (ecmd->duplex == DUPLEX_FULL)
3231                                 setting = SUPPORTED_10baseT_Full;
3232                         else if (ecmd->duplex == DUPLEX_HALF)
3233                                 setting = SUPPORTED_10baseT_Half;
3234                         else
3235                                 return -EINVAL;
3236                         break;
3237                 default:
3238                         return -EINVAL;
3239                 }
3240
3241                 if ((setting & supported) == 0)
3242                         return -EINVAL;
3243
3244                 sky2->speed = ecmd->speed;
3245                 sky2->duplex = ecmd->duplex;
3246                 sky2->flags &= ~SKY2_FLAG_AUTO_SPEED;
3247         }
3248
3249         sky2->advertising = ecmd->advertising;
3250
3251         if (netif_running(dev)) {
3252                 sky2_phy_reinit(sky2);
3253                 sky2_set_multicast(dev);
3254         }
3255
3256         return 0;
3257 }
3258
3259 static void sky2_get_drvinfo(struct net_device *dev,
3260                              struct ethtool_drvinfo *info)
3261 {
3262         struct sky2_port *sky2 = netdev_priv(dev);
3263
3264         strcpy(info->driver, DRV_NAME);
3265         strcpy(info->version, DRV_VERSION);
3266         strcpy(info->fw_version, "N/A");
3267         strcpy(info->bus_info, pci_name(sky2->hw->pdev));
3268 }
3269
3270 static const struct sky2_stat {
3271         char name[ETH_GSTRING_LEN];
3272         u16 offset;
3273 } sky2_stats[] = {
3274         { "tx_bytes",      GM_TXO_OK_HI },
3275         { "rx_bytes",      GM_RXO_OK_HI },
3276         { "tx_broadcast",  GM_TXF_BC_OK },
3277         { "rx_broadcast",  GM_RXF_BC_OK },
3278         { "tx_multicast",  GM_TXF_MC_OK },
3279         { "rx_multicast",  GM_RXF_MC_OK },
3280         { "tx_unicast",    GM_TXF_UC_OK },
3281         { "rx_unicast",    GM_RXF_UC_OK },
3282         { "tx_mac_pause",  GM_TXF_MPAUSE },
3283         { "rx_mac_pause",  GM_RXF_MPAUSE },
3284         { "collisions",    GM_TXF_COL },
3285         { "late_collision",GM_TXF_LAT_COL },
3286         { "aborted",       GM_TXF_ABO_COL },
3287         { "single_collisions", GM_TXF_SNG_COL },
3288         { "multi_collisions", GM_TXF_MUL_COL },
3289
3290         { "rx_short",      GM_RXF_SHT },
3291         { "rx_runt",       GM_RXE_FRAG },
3292         { "rx_64_byte_packets", GM_RXF_64B },
3293         { "rx_65_to_127_byte_packets", GM_RXF_127B },
3294         { "rx_128_to_255_byte_packets", GM_RXF_255B },
3295         { "rx_256_to_511_byte_packets", GM_RXF_511B },
3296         { "rx_512_to_1023_byte_packets", GM_RXF_1023B },
3297         { "rx_1024_to_1518_byte_packets", GM_RXF_1518B },
3298         { "rx_1518_to_max_byte_packets", GM_RXF_MAX_SZ },
3299         { "rx_too_long",   GM_RXF_LNG_ERR },
3300         { "rx_fifo_overflow", GM_RXE_FIFO_OV },
3301         { "rx_jabber",     GM_RXF_JAB_PKT },
3302         { "rx_fcs_error",   GM_RXF_FCS_ERR },
3303
3304         { "tx_64_byte_packets", GM_TXF_64B },
3305         { "tx_65_to_127_byte_packets", GM_TXF_127B },
3306         { "tx_128_to_255_byte_packets", GM_TXF_255B },
3307         { "tx_256_to_511_byte_packets", GM_TXF_511B },
3308         { "tx_512_to_1023_byte_packets", GM_TXF_1023B },
3309         { "tx_1024_to_1518_byte_packets", GM_TXF_1518B },
3310         { "tx_1519_to_max_byte_packets", GM_TXF_MAX_SZ },
3311         { "tx_fifo_underrun", GM_TXE_FIFO_UR },
3312 };
3313
3314 static u32 sky2_get_rx_csum(struct net_device *dev)
3315 {
3316         struct sky2_port *sky2 = netdev_priv(dev);
3317
3318         return !!(sky2->flags & SKY2_FLAG_RX_CHECKSUM);
3319 }
3320
3321 static int sky2_set_rx_csum(struct net_device *dev, u32 data)
3322 {
3323         struct sky2_port *sky2 = netdev_priv(dev);
3324
3325         if (data)
3326                 sky2->flags |= SKY2_FLAG_RX_CHECKSUM;
3327         else
3328                 sky2->flags &= ~SKY2_FLAG_RX_CHECKSUM;
3329
3330         sky2_write32(sky2->hw, Q_ADDR(rxqaddr[sky2->port], Q_CSR),
3331                      data ? BMU_ENA_RX_CHKSUM : BMU_DIS_RX_CHKSUM);
3332
3333         return 0;
3334 }
3335
3336 static u32 sky2_get_msglevel(struct net_device *netdev)
3337 {
3338         struct sky2_port *sky2 = netdev_priv(netdev);
3339         return sky2->msg_enable;
3340 }
3341
3342 static int sky2_nway_reset(struct net_device *dev)
3343 {
3344         struct sky2_port *sky2 = netdev_priv(dev);
3345
3346         if (!netif_running(dev) || !(sky2->flags & SKY2_FLAG_AUTO_SPEED))
3347                 return -EINVAL;
3348
3349         sky2_phy_reinit(sky2);
3350         sky2_set_multicast(dev);
3351
3352         return 0;
3353 }
3354
3355 static void sky2_phy_stats(struct sky2_port *sky2, u64 * data, unsigned count)
3356 {
3357         struct sky2_hw *hw = sky2->hw;
3358         unsigned port = sky2->port;
3359         int i;
3360
3361         data[0] = (u64) gma_read32(hw, port, GM_TXO_OK_HI) << 32
3362             | (u64) gma_read32(hw, port, GM_TXO_OK_LO);
3363         data[1] = (u64) gma_read32(hw, port, GM_RXO_OK_HI) << 32
3364             | (u64) gma_read32(hw, port, GM_RXO_OK_LO);
3365
3366         for (i = 2; i < count; i++)
3367                 data[i] = (u64) gma_read32(hw, port, sky2_stats[i].offset);
3368 }
3369
3370 static void sky2_set_msglevel(struct net_device *netdev, u32 value)
3371 {
3372         struct sky2_port *sky2 = netdev_priv(netdev);
3373         sky2->msg_enable = value;
3374 }
3375
3376 static int sky2_get_sset_count(struct net_device *dev, int sset)
3377 {
3378         switch (sset) {
3379         case ETH_SS_STATS:
3380                 return ARRAY_SIZE(sky2_stats);
3381         default:
3382                 return -EOPNOTSUPP;
3383         }
3384 }
3385
3386 static void sky2_get_ethtool_stats(struct net_device *dev,
3387                                    struct ethtool_stats *stats, u64 * data)
3388 {
3389         struct sky2_port *sky2 = netdev_priv(dev);
3390
3391         sky2_phy_stats(sky2, data, ARRAY_SIZE(sky2_stats));
3392 }
3393
3394 static void sky2_get_strings(struct net_device *dev, u32 stringset, u8 * data)
3395 {
3396         int i;
3397
3398         switch (stringset) {
3399         case ETH_SS_STATS:
3400                 for (i = 0; i < ARRAY_SIZE(sky2_stats); i++)
3401                         memcpy(data + i * ETH_GSTRING_LEN,
3402                                sky2_stats[i].name, ETH_GSTRING_LEN);
3403                 break;
3404         }
3405 }
3406
3407 static int sky2_set_mac_address(struct net_device *dev, void *p)
3408 {
3409         struct sky2_port *sky2 = netdev_priv(dev);
3410         struct sky2_hw *hw = sky2->hw;
3411         unsigned port = sky2->port;
3412         const struct sockaddr *addr = p;
3413
3414         if (!is_valid_ether_addr(addr->sa_data))
3415                 return -EADDRNOTAVAIL;
3416
3417         memcpy(dev->dev_addr, addr->sa_data, ETH_ALEN);
3418         memcpy_toio(hw->regs + B2_MAC_1 + port * 8,
3419                     dev->dev_addr, ETH_ALEN);
3420         memcpy_toio(hw->regs + B2_MAC_2 + port * 8,
3421                     dev->dev_addr, ETH_ALEN);
3422
3423         /* virtual address for data */
3424         gma_set_addr(hw, port, GM_SRC_ADDR_2L, dev->dev_addr);
3425
3426         /* physical address: used for pause frames */
3427         gma_set_addr(hw, port, GM_SRC_ADDR_1L, dev->dev_addr);
3428
3429         return 0;
3430 }
3431
3432 static void inline sky2_add_filter(u8 filter[8], const u8 *addr)
3433 {
3434         u32 bit;
3435
3436         bit = ether_crc(ETH_ALEN, addr) & 63;
3437         filter[bit >> 3] |= 1 << (bit & 7);
3438 }
3439
3440 static void sky2_set_multicast(struct net_device *dev)
3441 {
3442         struct sky2_port *sky2 = netdev_priv(dev);
3443         struct sky2_hw *hw = sky2->hw;
3444         unsigned port = sky2->port;
3445         struct dev_mc_list *list = dev->mc_list;
3446         u16 reg;
3447         u8 filter[8];
3448         int rx_pause;
3449         static const u8 pause_mc_addr[ETH_ALEN] = { 0x1, 0x80, 0xc2, 0x0, 0x0, 0x1 };
3450
3451         rx_pause = (sky2->flow_status == FC_RX || sky2->flow_status == FC_BOTH);
3452         memset(filter, 0, sizeof(filter));
3453
3454         reg = gma_read16(hw, port, GM_RX_CTRL);
3455         reg |= GM_RXCR_UCF_ENA;
3456
3457         if (dev->flags & IFF_PROMISC)   /* promiscuous */
3458                 reg &= ~(GM_RXCR_UCF_ENA | GM_RXCR_MCF_ENA);
3459         else if (dev->flags & IFF_ALLMULTI)
3460                 memset(filter, 0xff, sizeof(filter));
3461         else if (dev->mc_count == 0 && !rx_pause)
3462                 reg &= ~GM_RXCR_MCF_ENA;
3463         else {
3464                 int i;
3465                 reg |= GM_RXCR_MCF_ENA;
3466
3467                 if (rx_pause)
3468                         sky2_add_filter(filter, pause_mc_addr);
3469
3470                 for (i = 0; list && i < dev->mc_count; i++, list = list->next)
3471                         sky2_add_filter(filter, list->dmi_addr);
3472         }
3473
3474         gma_write16(hw, port, GM_MC_ADDR_H1,
3475                     (u16) filter[0] | ((u16) filter[1] << 8));
3476         gma_write16(hw, port, GM_MC_ADDR_H2,
3477                     (u16) filter[2] | ((u16) filter[3] << 8));
3478         gma_write16(hw, port, GM_MC_ADDR_H3,
3479                     (u16) filter[4] | ((u16) filter[5] << 8));
3480         gma_write16(hw, port, GM_MC_ADDR_H4,
3481                     (u16) filter[6] | ((u16) filter[7] << 8));
3482
3483         gma_write16(hw, port, GM_RX_CTRL, reg);
3484 }
3485
3486 /* Can have one global because blinking is controlled by
3487  * ethtool and that is always under RTNL mutex
3488  */
3489 static void sky2_led(struct sky2_port *sky2, enum led_mode mode)
3490 {
3491         struct sky2_hw *hw = sky2->hw;
3492         unsigned port = sky2->port;
3493
3494         spin_lock_bh(&sky2->phy_lock);
3495         if (hw->chip_id == CHIP_ID_YUKON_EC_U ||
3496             hw->chip_id == CHIP_ID_YUKON_EX ||
3497             hw->chip_id == CHIP_ID_YUKON_SUPR) {
3498                 u16 pg;
3499                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
3500                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
3501
3502                 switch (mode) {
3503                 case MO_LED_OFF:
3504                         gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
3505                                      PHY_M_LEDC_LOS_CTRL(8) |
3506                                      PHY_M_LEDC_INIT_CTRL(8) |
3507                                      PHY_M_LEDC_STA1_CTRL(8) |
3508                                      PHY_M_LEDC_STA0_CTRL(8));
3509                         break;
3510                 case MO_LED_ON:
3511                         gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
3512                                      PHY_M_LEDC_LOS_CTRL(9) |
3513                                      PHY_M_LEDC_INIT_CTRL(9) |
3514                                      PHY_M_LEDC_STA1_CTRL(9) |
3515                                      PHY_M_LEDC_STA0_CTRL(9));
3516                         break;
3517                 case MO_LED_BLINK:
3518                         gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
3519                                      PHY_M_LEDC_LOS_CTRL(0xa) |
3520                                      PHY_M_LEDC_INIT_CTRL(0xa) |
3521                                      PHY_M_LEDC_STA1_CTRL(0xa) |
3522                                      PHY_M_LEDC_STA0_CTRL(0xa));
3523                         break;
3524                 case MO_LED_NORM:
3525                         gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
3526                                      PHY_M_LEDC_LOS_CTRL(1) |
3527                                      PHY_M_LEDC_INIT_CTRL(8) |
3528                                      PHY_M_LEDC_STA1_CTRL(7) |
3529                                      PHY_M_LEDC_STA0_CTRL(7));
3530                 }
3531
3532                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
3533         } else
3534                 gm_phy_write(hw, port, PHY_MARV_LED_OVER,
3535                                      PHY_M_LED_MO_DUP(mode) |
3536                                      PHY_M_LED_MO_10(mode) |
3537                                      PHY_M_LED_MO_100(mode) |
3538                                      PHY_M_LED_MO_1000(mode) |
3539                                      PHY_M_LED_MO_RX(mode) |
3540                                      PHY_M_LED_MO_TX(mode));
3541
3542         spin_unlock_bh(&sky2->phy_lock);
3543 }
3544
3545 /* blink LED's for finding board */
3546 static int sky2_phys_id(struct net_device *dev, u32 data)
3547 {
3548         struct sky2_port *sky2 = netdev_priv(dev);
3549         unsigned int i;
3550
3551         if (data == 0)
3552                 data = UINT_MAX;
3553
3554         for (i = 0; i < data; i++) {
3555                 sky2_led(sky2, MO_LED_ON);
3556                 if (msleep_interruptible(500))
3557                         break;
3558                 sky2_led(sky2, MO_LED_OFF);
3559                 if (msleep_interruptible(500))
3560                         break;
3561         }
3562         sky2_led(sky2, MO_LED_NORM);
3563
3564         return 0;
3565 }
3566
3567 static void sky2_get_pauseparam(struct net_device *dev,
3568                                 struct ethtool_pauseparam *ecmd)
3569 {
3570         struct sky2_port *sky2 = netdev_priv(dev);
3571
3572         switch (sky2->flow_mode) {
3573         case FC_NONE:
3574                 ecmd->tx_pause = ecmd->rx_pause = 0;
3575                 break;
3576         case FC_TX:
3577                 ecmd->tx_pause = 1, ecmd->rx_pause = 0;
3578                 break;
3579         case FC_RX:
3580                 ecmd->tx_pause = 0, ecmd->rx_pause = 1;
3581                 break;
3582         case FC_BOTH:
3583                 ecmd->tx_pause = ecmd->rx_pause = 1;
3584         }
3585
3586         ecmd->autoneg = (sky2->flags & SKY2_FLAG_AUTO_PAUSE)
3587                 ? AUTONEG_ENABLE : AUTONEG_DISABLE;
3588 }
3589
3590 static int sky2_set_pauseparam(struct net_device *dev,
3591                                struct ethtool_pauseparam *ecmd)
3592 {
3593         struct sky2_port *sky2 = netdev_priv(dev);
3594
3595         if (ecmd->autoneg == AUTONEG_ENABLE)
3596                 sky2->flags |= SKY2_FLAG_AUTO_PAUSE;
3597         else
3598                 sky2->flags &= ~SKY2_FLAG_AUTO_PAUSE;
3599
3600         sky2->flow_mode = sky2_flow(ecmd->rx_pause, ecmd->tx_pause);
3601
3602         if (netif_running(dev))
3603                 sky2_phy_reinit(sky2);
3604
3605         return 0;
3606 }
3607
3608 static int sky2_get_coalesce(struct net_device *dev,
3609                              struct ethtool_coalesce *ecmd)
3610 {
3611         struct sky2_port *sky2 = netdev_priv(dev);
3612         struct sky2_hw *hw = sky2->hw;
3613
3614         if (sky2_read8(hw, STAT_TX_TIMER_CTRL) == TIM_STOP)
3615                 ecmd->tx_coalesce_usecs = 0;
3616         else {
3617                 u32 clks = sky2_read32(hw, STAT_TX_TIMER_INI);
3618                 ecmd->tx_coalesce_usecs = sky2_clk2us(hw, clks);
3619         }
3620         ecmd->tx_max_coalesced_frames = sky2_read16(hw, STAT_TX_IDX_TH);
3621
3622         if (sky2_read8(hw, STAT_LEV_TIMER_CTRL) == TIM_STOP)
3623                 ecmd->rx_coalesce_usecs = 0;
3624         else {
3625                 u32 clks = sky2_read32(hw, STAT_LEV_TIMER_INI);
3626                 ecmd->rx_coalesce_usecs = sky2_clk2us(hw, clks);
3627         }
3628         ecmd->rx_max_coalesced_frames = sky2_read8(hw, STAT_FIFO_WM);
3629
3630         if (sky2_read8(hw, STAT_ISR_TIMER_CTRL) == TIM_STOP)
3631                 ecmd->rx_coalesce_usecs_irq = 0;
3632         else {
3633                 u32 clks = sky2_read32(hw, STAT_ISR_TIMER_INI);
3634                 ecmd->rx_coalesce_usecs_irq = sky2_clk2us(hw, clks);
3635         }
3636
3637         ecmd->rx_max_coalesced_frames_irq = sky2_read8(hw, STAT_FIFO_ISR_WM);
3638
3639         return 0;
3640 }
3641
3642 /* Note: this affect both ports */
3643 static int sky2_set_coalesce(struct net_device *dev,
3644                              struct ethtool_coalesce *ecmd)
3645 {
3646         struct sky2_port *sky2 = netdev_priv(dev);
3647         struct sky2_hw *hw = sky2->hw;
3648         const u32 tmax = sky2_clk2us(hw, 0x0ffffff);
3649
3650         if (ecmd->tx_coalesce_usecs > tmax ||
3651             ecmd->rx_coalesce_usecs > tmax ||
3652             ecmd->rx_coalesce_usecs_irq > tmax)
3653                 return -EINVAL;
3654
3655         if (ecmd->tx_max_coalesced_frames >= sky2->tx_ring_size-1)
3656                 return -EINVAL;
3657         if (ecmd->rx_max_coalesced_frames > RX_MAX_PENDING)
3658                 return -EINVAL;
3659         if (ecmd->rx_max_coalesced_frames_irq >RX_MAX_PENDING)
3660                 return -EINVAL;
3661
3662         if (ecmd->tx_coalesce_usecs == 0)
3663                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_STOP);
3664         else {
3665                 sky2_write32(hw, STAT_TX_TIMER_INI,
3666                              sky2_us2clk(hw, ecmd->tx_coalesce_usecs));
3667                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
3668         }
3669         sky2_write16(hw, STAT_TX_IDX_TH, ecmd->tx_max_coalesced_frames);
3670
3671         if (ecmd->rx_coalesce_usecs == 0)
3672                 sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_STOP);
3673         else {
3674                 sky2_write32(hw, STAT_LEV_TIMER_INI,
3675                              sky2_us2clk(hw, ecmd->rx_coalesce_usecs));
3676                 sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_START);
3677         }
3678         sky2_write8(hw, STAT_FIFO_WM, ecmd->rx_max_coalesced_frames);
3679
3680         if (ecmd->rx_coalesce_usecs_irq == 0)
3681                 sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_STOP);
3682         else {
3683                 sky2_write32(hw, STAT_ISR_TIMER_INI,
3684                              sky2_us2clk(hw, ecmd->rx_coalesce_usecs_irq));
3685                 sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_START);
3686         }
3687         sky2_write8(hw, STAT_FIFO_ISR_WM, ecmd->rx_max_coalesced_frames_irq);
3688         return 0;
3689 }
3690
3691 static void sky2_get_ringparam(struct net_device *dev,
3692                                struct ethtool_ringparam *ering)
3693 {
3694         struct sky2_port *sky2 = netdev_priv(dev);
3695
3696         ering->rx_max_pending = RX_MAX_PENDING;
3697         ering->rx_mini_max_pending = 0;
3698         ering->rx_jumbo_max_pending = 0;
3699         ering->tx_max_pending = TX_MAX_PENDING;
3700
3701         ering->rx_pending = sky2->rx_pending;
3702         ering->rx_mini_pending = 0;
3703         ering->rx_jumbo_pending = 0;
3704         ering->tx_pending = sky2->tx_pending;
3705 }
3706
3707 static int sky2_set_ringparam(struct net_device *dev,
3708                               struct ethtool_ringparam *ering)
3709 {
3710         struct sky2_port *sky2 = netdev_priv(dev);
3711
3712         if (ering->rx_pending > RX_MAX_PENDING ||
3713             ering->rx_pending < 8 ||
3714             ering->tx_pending < TX_MIN_PENDING ||
3715             ering->tx_pending > TX_MAX_PENDING)
3716                 return -EINVAL;
3717
3718         sky2_detach(dev);
3719
3720         sky2->rx_pending = ering->rx_pending;
3721         sky2->tx_pending = ering->tx_pending;
3722         sky2->tx_ring_size = roundup_pow_of_two(sky2->tx_pending+1);
3723
3724         return sky2_reattach(dev);
3725 }
3726
3727 static int sky2_get_regs_len(struct net_device *dev)
3728 {
3729         return 0x4000;
3730 }
3731
3732 /*
3733  * Returns copy of control register region
3734  * Note: ethtool_get_regs always provides full size (16k) buffer
3735  */
3736 static void sky2_get_regs(struct net_device *dev, struct ethtool_regs *regs,
3737                           void *p)
3738 {
3739         const struct sky2_port *sky2 = netdev_priv(dev);
3740         const void __iomem *io = sky2->hw->regs;
3741         unsigned int b;
3742
3743         regs->version = 1;
3744
3745         for (b = 0; b < 128; b++) {
3746                 /* This complicated switch statement is to make sure and
3747                  * only access regions that are unreserved.
3748                  * Some blocks are only valid on dual port cards.
3749                  * and block 3 has some special diagnostic registers that
3750                  * are poison.
3751                  */
3752                 switch (b) {
3753                 case 3:
3754                         /* skip diagnostic ram region */
3755                         memcpy_fromio(p + 0x10, io + 0x10, 128 - 0x10);
3756                         break;
3757
3758                 /* dual port cards only */
3759                 case 5:         /* Tx Arbiter 2 */
3760                 case 9:         /* RX2 */
3761                 case 14 ... 15: /* TX2 */
3762                 case 17: case 19: /* Ram Buffer 2 */
3763                 case 22 ... 23: /* Tx Ram Buffer 2 */
3764                 case 25:        /* Rx MAC Fifo 1 */
3765                 case 27:        /* Tx MAC Fifo 2 */
3766                 case 31:        /* GPHY 2 */
3767                 case 40 ... 47: /* Pattern Ram 2 */
3768                 case 52: case 54: /* TCP Segmentation 2 */
3769                 case 112 ... 116: /* GMAC 2 */
3770                         if (sky2->hw->ports == 1)
3771                                 goto reserved;
3772                         /* fall through */
3773                 case 0:         /* Control */
3774                 case 2:         /* Mac address */
3775                 case 4:         /* Tx Arbiter 1 */
3776                 case 7:         /* PCI express reg */
3777                 case 8:         /* RX1 */
3778                 case 12 ... 13: /* TX1 */
3779                 case 16: case 18:/* Rx Ram Buffer 1 */
3780                 case 20 ... 21: /* Tx Ram Buffer 1 */
3781                 case 24:        /* Rx MAC Fifo 1 */
3782                 case 26:        /* Tx MAC Fifo 1 */
3783                 case 28 ... 29: /* Descriptor and status unit */
3784                 case 30:        /* GPHY 1*/
3785                 case 32 ... 39: /* Pattern Ram 1 */
3786                 case 48: case 50: /* TCP Segmentation 1 */
3787                 case 56 ... 60: /* PCI space */
3788                 case 80 ... 84: /* GMAC 1 */
3789                         memcpy_fromio(p, io, 128);
3790                         break;
3791                 default:
3792 reserved:
3793                         memset(p, 0, 128);
3794                 }
3795
3796                 p += 128;
3797                 io += 128;
3798         }
3799 }
3800
3801 /* In order to do Jumbo packets on these chips, need to turn off the
3802  * transmit store/forward. Therefore checksum offload won't work.
3803  */
3804 static int no_tx_offload(struct net_device *dev)
3805 {
3806         const struct sky2_port *sky2 = netdev_priv(dev);
3807         const struct sky2_hw *hw = sky2->hw;
3808
3809         return dev->mtu > ETH_DATA_LEN && hw->chip_id == CHIP_ID_YUKON_EC_U;
3810 }
3811
3812 static int sky2_set_tx_csum(struct net_device *dev, u32 data)
3813 {
3814         if (data && no_tx_offload(dev))
3815                 return -EINVAL;
3816
3817         return ethtool_op_set_tx_csum(dev, data);
3818 }
3819
3820
3821 static int sky2_set_tso(struct net_device *dev, u32 data)
3822 {
3823         if (data && no_tx_offload(dev))
3824                 return -EINVAL;
3825
3826         return ethtool_op_set_tso(dev, data);
3827 }
3828
3829 static int sky2_get_eeprom_len(struct net_device *dev)
3830 {
3831         struct sky2_port *sky2 = netdev_priv(dev);
3832         struct sky2_hw *hw = sky2->hw;
3833         u16 reg2;
3834
3835         reg2 = sky2_pci_read16(hw, PCI_DEV_REG2);
3836         return 1 << ( ((reg2 & PCI_VPD_ROM_SZ) >> 14) + 8);
3837 }
3838
3839 static int sky2_vpd_wait(const struct sky2_hw *hw, int cap, u16 busy)
3840 {
3841         unsigned long start = jiffies;
3842
3843         while ( (sky2_pci_read16(hw, cap + PCI_VPD_ADDR) & PCI_VPD_ADDR_F) == busy) {
3844                 /* Can take up to 10.6 ms for write */
3845                 if (time_after(jiffies, start + HZ/4)) {
3846                         dev_err(&hw->pdev->dev, PFX "VPD cycle timed out");
3847                         return -ETIMEDOUT;
3848                 }
3849                 mdelay(1);
3850         }
3851
3852         return 0;
3853 }
3854
3855 static int sky2_vpd_read(struct sky2_hw *hw, int cap, void *data,
3856                          u16 offset, size_t length)
3857 {
3858         int rc = 0;
3859
3860         while (length > 0) {
3861                 u32 val;
3862
3863                 sky2_pci_write16(hw, cap + PCI_VPD_ADDR, offset);
3864                 rc = sky2_vpd_wait(hw, cap, 0);
3865                 if (rc)
3866                         break;
3867
3868                 val = sky2_pci_read32(hw, cap + PCI_VPD_DATA);
3869
3870                 memcpy(data, &val, min(sizeof(val), length));
3871                 offset += sizeof(u32);
3872                 data += sizeof(u32);
3873                 length -= sizeof(u32);
3874         }
3875
3876         return rc;
3877 }
3878
3879 static int sky2_vpd_write(struct sky2_hw *hw, int cap, const void *data,
3880                           u16 offset, unsigned int length)
3881 {
3882         unsigned int i;
3883         int rc = 0;
3884
3885         for (i = 0; i < length; i += sizeof(u32)) {
3886                 u32 val = *(u32 *)(data + i);
3887
3888                 sky2_pci_write32(hw, cap + PCI_VPD_DATA, val);
3889                 sky2_pci_write32(hw, cap + PCI_VPD_ADDR, offset | PCI_VPD_ADDR_F);
3890
3891                 rc = sky2_vpd_wait(hw, cap, PCI_VPD_ADDR_F);
3892                 if (rc)
3893                         break;
3894         }
3895         return rc;
3896 }
3897
3898 static int sky2_get_eeprom(struct net_device *dev, struct ethtool_eeprom *eeprom,
3899                            u8 *data)
3900 {
3901         struct sky2_port *sky2 = netdev_priv(dev);
3902         int cap = pci_find_capability(sky2->hw->pdev, PCI_CAP_ID_VPD);
3903
3904         if (!cap)
3905                 return -EINVAL;
3906
3907         eeprom->magic = SKY2_EEPROM_MAGIC;
3908
3909         return sky2_vpd_read(sky2->hw, cap, data, eeprom->offset, eeprom->len);
3910 }
3911
3912 static int sky2_set_eeprom(struct net_device *dev, struct ethtool_eeprom *eeprom,
3913                            u8 *data)
3914 {
3915         struct sky2_port *sky2 = netdev_priv(dev);
3916         int cap = pci_find_capability(sky2->hw->pdev, PCI_CAP_ID_VPD);
3917
3918         if (!cap)
3919                 return -EINVAL;
3920
3921         if (eeprom->magic != SKY2_EEPROM_MAGIC)
3922                 return -EINVAL;
3923
3924         /* Partial writes not supported */
3925         if ((eeprom->offset & 3) || (eeprom->len & 3))
3926                 return -EINVAL;
3927
3928         return sky2_vpd_write(sky2->hw, cap, data, eeprom->offset, eeprom->len);
3929 }
3930
3931
3932 static const struct ethtool_ops sky2_ethtool_ops = {
3933         .get_settings   = sky2_get_settings,
3934         .set_settings   = sky2_set_settings,
3935         .get_drvinfo    = sky2_get_drvinfo,
3936         .get_wol        = sky2_get_wol,
3937         .set_wol        = sky2_set_wol,
3938         .get_msglevel   = sky2_get_msglevel,
3939         .set_msglevel   = sky2_set_msglevel,
3940         .nway_reset     = sky2_nway_reset,
3941         .get_regs_len   = sky2_get_regs_len,
3942         .get_regs       = sky2_get_regs,
3943         .get_link       = ethtool_op_get_link,
3944         .get_eeprom_len = sky2_get_eeprom_len,
3945         .get_eeprom     = sky2_get_eeprom,
3946         .set_eeprom     = sky2_set_eeprom,
3947         .set_sg         = ethtool_op_set_sg,
3948         .set_tx_csum    = sky2_set_tx_csum,
3949         .set_tso        = sky2_set_tso,
3950         .get_rx_csum    = sky2_get_rx_csum,
3951         .set_rx_csum    = sky2_set_rx_csum,
3952         .get_strings    = sky2_get_strings,
3953         .get_coalesce   = sky2_get_coalesce,
3954         .set_coalesce   = sky2_set_coalesce,
3955         .get_ringparam  = sky2_get_ringparam,
3956         .set_ringparam  = sky2_set_ringparam,
3957         .get_pauseparam = sky2_get_pauseparam,
3958         .set_pauseparam = sky2_set_pauseparam,
3959         .phys_id        = sky2_phys_id,
3960         .get_sset_count = sky2_get_sset_count,
3961         .get_ethtool_stats = sky2_get_ethtool_stats,
3962 };
3963
3964 #ifdef CONFIG_SKY2_DEBUG
3965
3966 static struct dentry *sky2_debug;
3967
3968
3969 /*
3970  * Read and parse the first part of Vital Product Data
3971  */
3972 #define VPD_SIZE        128
3973 #define VPD_MAGIC       0x82
3974
3975 static const struct vpd_tag {
3976         char tag[2];
3977         char *label;
3978 } vpd_tags[] = {
3979         { "PN", "Part Number" },
3980         { "EC", "Engineering Level" },
3981         { "MN", "Manufacturer" },
3982         { "SN", "Serial Number" },
3983         { "YA", "Asset Tag" },
3984         { "VL", "First Error Log Message" },
3985         { "VF", "Second Error Log Message" },
3986         { "VB", "Boot Agent ROM Configuration" },
3987         { "VE", "EFI UNDI Configuration" },
3988 };
3989
3990 static void sky2_show_vpd(struct seq_file *seq, struct sky2_hw *hw)
3991 {
3992         size_t vpd_size;
3993         loff_t offs;
3994         u8 len;
3995         unsigned char *buf;
3996         u16 reg2;
3997
3998         reg2 = sky2_pci_read16(hw, PCI_DEV_REG2);
3999         vpd_size = 1 << ( ((reg2 & PCI_VPD_ROM_SZ) >> 14) + 8);
4000
4001         seq_printf(seq, "%s Product Data\n", pci_name(hw->pdev));
4002         buf = kmalloc(vpd_size, GFP_KERNEL);
4003         if (!buf) {
4004                 seq_puts(seq, "no memory!\n");
4005                 return;
4006         }
4007
4008         if (pci_read_vpd(hw->pdev, 0, vpd_size, buf) < 0) {
4009                 seq_puts(seq, "VPD read failed\n");
4010                 goto out;
4011         }
4012
4013         if (buf[0] != VPD_MAGIC) {
4014                 seq_printf(seq, "VPD tag mismatch: %#x\n", buf[0]);
4015                 goto out;
4016         }
4017         len = buf[1];
4018         if (len == 0 || len > vpd_size - 4) {
4019                 seq_printf(seq, "Invalid id length: %d\n", len);
4020                 goto out;
4021         }
4022
4023         seq_printf(seq, "%.*s\n", len, buf + 3);
4024         offs = len + 3;
4025
4026         while (offs < vpd_size - 4) {
4027                 int i;
4028
4029                 if (!memcmp("RW", buf + offs, 2))       /* end marker */
4030                         break;
4031                 len = buf[offs + 2];
4032                 if (offs + len + 3 >= vpd_size)
4033                         break;
4034
4035                 for (i = 0; i < ARRAY_SIZE(vpd_tags); i++) {
4036                         if (!memcmp(vpd_tags[i].tag, buf + offs, 2)) {
4037                                 seq_printf(seq, " %s: %.*s\n",
4038                                            vpd_tags[i].label, len, buf + offs + 3);
4039                                 break;
4040                         }
4041                 }
4042                 offs += len + 3;
4043         }
4044 out:
4045         kfree(buf);
4046 }
4047
4048 static int sky2_debug_show(struct seq_file *seq, void *v)
4049 {
4050         struct net_device *dev = seq->private;
4051         const struct sky2_port *sky2 = netdev_priv(dev);
4052         struct sky2_hw *hw = sky2->hw;
4053         unsigned port = sky2->port;
4054         unsigned idx, last;
4055         int sop;
4056
4057         sky2_show_vpd(seq, hw);
4058
4059         seq_printf(seq, "\nIRQ src=%x mask=%x control=%x\n",
4060                    sky2_read32(hw, B0_ISRC),
4061                    sky2_read32(hw, B0_IMSK),
4062                    sky2_read32(hw, B0_Y2_SP_ICR));
4063
4064         if (!netif_running(dev)) {
4065                 seq_printf(seq, "network not running\n");
4066                 return 0;
4067         }
4068
4069         napi_disable(&hw->napi);
4070         last = sky2_read16(hw, STAT_PUT_IDX);
4071
4072         if (hw->st_idx == last)
4073                 seq_puts(seq, "Status ring (empty)\n");
4074         else {
4075                 seq_puts(seq, "Status ring\n");
4076                 for (idx = hw->st_idx; idx != last && idx < STATUS_RING_SIZE;
4077                      idx = RING_NEXT(idx, STATUS_RING_SIZE)) {
4078                         const struct sky2_status_le *le = hw->st_le + idx;
4079                         seq_printf(seq, "[%d] %#x %d %#x\n",
4080                                    idx, le->opcode, le->length, le->status);
4081                 }
4082                 seq_puts(seq, "\n");
4083         }
4084
4085         seq_printf(seq, "Tx ring pending=%u...%u report=%d done=%d\n",
4086                    sky2->tx_cons, sky2->tx_prod,
4087                    sky2_read16(hw, port == 0 ? STAT_TXA1_RIDX : STAT_TXA2_RIDX),
4088                    sky2_read16(hw, Q_ADDR(txqaddr[port], Q_DONE)));
4089
4090         /* Dump contents of tx ring */
4091         sop = 1;
4092         for (idx = sky2->tx_next; idx != sky2->tx_prod && idx < sky2->tx_ring_size;
4093              idx = RING_NEXT(idx, sky2->tx_ring_size)) {
4094                 const struct sky2_tx_le *le = sky2->tx_le + idx;
4095                 u32 a = le32_to_cpu(le->addr);
4096
4097                 if (sop)
4098                         seq_printf(seq, "%u:", idx);
4099                 sop = 0;
4100
4101                 switch(le->opcode & ~HW_OWNER) {
4102                 case OP_ADDR64:
4103                         seq_printf(seq, " %#x:", a);
4104                         break;
4105                 case OP_LRGLEN:
4106                         seq_printf(seq, " mtu=%d", a);
4107                         break;
4108                 case OP_VLAN:
4109                         seq_printf(seq, " vlan=%d", be16_to_cpu(le->length));
4110                         break;
4111                 case OP_TCPLISW:
4112                         seq_printf(seq, " csum=%#x", a);
4113                         break;
4114                 case OP_LARGESEND:
4115                         seq_printf(seq, " tso=%#x(%d)", a, le16_to_cpu(le->length));
4116                         break;
4117                 case OP_PACKET:
4118                         seq_printf(seq, " %#x(%d)", a, le16_to_cpu(le->length));
4119                         break;
4120                 case OP_BUFFER:
4121                         seq_printf(seq, " frag=%#x(%d)", a, le16_to_cpu(le->length));
4122                         break;
4123                 default:
4124                         seq_printf(seq, " op=%#x,%#x(%d)", le->opcode,
4125                                    a, le16_to_cpu(le->length));
4126                 }
4127
4128                 if (le->ctrl & EOP) {
4129                         seq_putc(seq, '\n');
4130                         sop = 1;
4131                 }
4132         }
4133
4134         seq_printf(seq, "\nRx ring hw get=%d put=%d last=%d\n",
4135                    sky2_read16(hw, Y2_QADDR(rxqaddr[port], PREF_UNIT_GET_IDX)),
4136                    sky2_read16(hw, Y2_QADDR(rxqaddr[port], PREF_UNIT_PUT_IDX)),
4137                    sky2_read16(hw, Y2_QADDR(rxqaddr[port], PREF_UNIT_LAST_IDX)));
4138
4139         sky2_read32(hw, B0_Y2_SP_LISR);
4140         napi_enable(&hw->napi);
4141         return 0;
4142 }
4143
4144 static int sky2_debug_open(struct inode *inode, struct file *file)
4145 {
4146         return single_open(file, sky2_debug_show, inode->i_private);
4147 }
4148
4149 static const struct file_operations sky2_debug_fops = {
4150         .owner          = THIS_MODULE,
4151         .open           = sky2_debug_open,
4152         .read           = seq_read,
4153         .llseek         = seq_lseek,
4154         .release        = single_release,
4155 };
4156
4157 /*
4158  * Use network device events to create/remove/rename
4159  * debugfs file entries
4160  */
4161 static int sky2_device_event(struct notifier_block *unused,
4162                              unsigned long event, void *ptr)
4163 {
4164         struct net_device *dev = ptr;
4165         struct sky2_port *sky2 = netdev_priv(dev);
4166
4167         if (dev->netdev_ops->ndo_open != sky2_up || !sky2_debug)
4168                 return NOTIFY_DONE;
4169
4170         switch(event) {
4171         case NETDEV_CHANGENAME:
4172                 if (sky2->debugfs) {
4173                         sky2->debugfs = debugfs_rename(sky2_debug, sky2->debugfs,
4174                                                        sky2_debug, dev->name);
4175                 }
4176                 break;
4177
4178         case NETDEV_GOING_DOWN:
4179                 if (sky2->debugfs) {
4180                         printk(KERN_DEBUG PFX "%s: remove debugfs\n",
4181                                dev->name);
4182                         debugfs_remove(sky2->debugfs);
4183                         sky2->debugfs = NULL;
4184                 }
4185                 break;
4186
4187         case NETDEV_UP:
4188                 sky2->debugfs = debugfs_create_file(dev->name, S_IRUGO,
4189                                                     sky2_debug, dev,
4190                                                     &sky2_debug_fops);
4191                 if (IS_ERR(sky2->debugfs))
4192                         sky2->debugfs = NULL;
4193         }
4194
4195         return NOTIFY_DONE;
4196 }
4197
4198 static struct notifier_block sky2_notifier = {
4199         .notifier_call = sky2_device_event,
4200 };
4201
4202
4203 static __init void sky2_debug_init(void)
4204 {
4205         struct dentry *ent;
4206
4207         ent = debugfs_create_dir("sky2", NULL);
4208         if (!ent || IS_ERR(ent))
4209                 return;
4210
4211         sky2_debug = ent;
4212         register_netdevice_notifier(&sky2_notifier);
4213 }
4214
4215 static __exit void sky2_debug_cleanup(void)
4216 {
4217         if (sky2_debug) {
4218                 unregister_netdevice_notifier(&sky2_notifier);
4219                 debugfs_remove(sky2_debug);
4220                 sky2_debug = NULL;
4221         }
4222 }
4223
4224 #else
4225 #define sky2_debug_init()
4226 #define sky2_debug_cleanup()
4227 #endif
4228
4229 /* Two copies of network device operations to handle special case of
4230    not allowing netpoll on second port */
4231 static const struct net_device_ops sky2_netdev_ops[2] = {
4232   {
4233         .ndo_open               = sky2_up,
4234         .ndo_stop               = sky2_down,
4235         .ndo_start_xmit         = sky2_xmit_frame,
4236         .ndo_do_ioctl           = sky2_ioctl,
4237         .ndo_validate_addr      = eth_validate_addr,
4238         .ndo_set_mac_address    = sky2_set_mac_address,
4239         .ndo_set_multicast_list = sky2_set_multicast,
4240         .ndo_change_mtu         = sky2_change_mtu,
4241         .ndo_tx_timeout         = sky2_tx_timeout,
4242 #ifdef SKY2_VLAN_TAG_USED
4243         .ndo_vlan_rx_register   = sky2_vlan_rx_register,
4244 #endif
4245 #ifdef CONFIG_NET_POLL_CONTROLLER
4246         .ndo_poll_controller    = sky2_netpoll,
4247 #endif
4248   },
4249   {
4250         .ndo_open               = sky2_up,
4251         .ndo_stop               = sky2_down,
4252         .ndo_start_xmit         = sky2_xmit_frame,
4253         .ndo_do_ioctl           = sky2_ioctl,
4254         .ndo_validate_addr      = eth_validate_addr,
4255         .ndo_set_mac_address    = sky2_set_mac_address,
4256         .ndo_set_multicast_list = sky2_set_multicast,
4257         .ndo_change_mtu         = sky2_change_mtu,
4258         .ndo_tx_timeout         = sky2_tx_timeout,
4259 #ifdef SKY2_VLAN_TAG_USED
4260         .ndo_vlan_rx_register   = sky2_vlan_rx_register,
4261 #endif
4262   },
4263 };
4264
4265 /* Initialize network device */
4266 static __devinit struct net_device *sky2_init_netdev(struct sky2_hw *hw,
4267                                                      unsigned port,
4268                                                      int highmem, int wol)
4269 {
4270         struct sky2_port *sky2;
4271         struct net_device *dev = alloc_etherdev(sizeof(*sky2));
4272
4273         if (!dev) {
4274                 dev_err(&hw->pdev->dev, "etherdev alloc failed\n");
4275                 return NULL;
4276         }
4277
4278         SET_NETDEV_DEV(dev, &hw->pdev->dev);
4279         dev->irq = hw->pdev->irq;
4280         SET_ETHTOOL_OPS(dev, &sky2_ethtool_ops);
4281         dev->watchdog_timeo = TX_WATCHDOG;
4282         dev->netdev_ops = &sky2_netdev_ops[port];
4283
4284         sky2 = netdev_priv(dev);
4285         sky2->netdev = dev;
4286         sky2->hw = hw;
4287         sky2->msg_enable = netif_msg_init(debug, default_msg);
4288
4289         /* Auto speed and flow control */
4290         sky2->flags = SKY2_FLAG_AUTO_SPEED | SKY2_FLAG_AUTO_PAUSE;
4291         if (hw->chip_id != CHIP_ID_YUKON_XL)
4292                 sky2->flags |= SKY2_FLAG_RX_CHECKSUM;
4293
4294         sky2->flow_mode = FC_BOTH;
4295
4296         sky2->duplex = -1;
4297         sky2->speed = -1;
4298         sky2->advertising = sky2_supported_modes(hw);
4299         sky2->wol = wol;
4300
4301         spin_lock_init(&sky2->phy_lock);
4302
4303         sky2->tx_pending = TX_DEF_PENDING;
4304         sky2->tx_ring_size = roundup_pow_of_two(TX_DEF_PENDING+1);
4305         sky2->rx_pending = RX_DEF_PENDING;
4306
4307         hw->dev[port] = dev;
4308
4309         sky2->port = port;
4310
4311         dev->features |= NETIF_F_TSO | NETIF_F_IP_CSUM | NETIF_F_SG;
4312         if (highmem)
4313                 dev->features |= NETIF_F_HIGHDMA;
4314
4315 #ifdef SKY2_VLAN_TAG_USED
4316         /* The workaround for FE+ status conflicts with VLAN tag detection. */
4317         if (!(sky2->hw->chip_id == CHIP_ID_YUKON_FE_P &&
4318               sky2->hw->chip_rev == CHIP_REV_YU_FE2_A0)) {
4319                 dev->features |= NETIF_F_HW_VLAN_TX | NETIF_F_HW_VLAN_RX;
4320         }
4321 #endif
4322
4323         /* read the mac address */
4324         memcpy_fromio(dev->dev_addr, hw->regs + B2_MAC_1 + port * 8, ETH_ALEN);
4325         memcpy(dev->perm_addr, dev->dev_addr, dev->addr_len);
4326
4327         return dev;
4328 }
4329
4330 static void __devinit sky2_show_addr(struct net_device *dev)
4331 {
4332         const struct sky2_port *sky2 = netdev_priv(dev);
4333
4334         if (netif_msg_probe(sky2))
4335                 printk(KERN_INFO PFX "%s: addr %pM\n",
4336                        dev->name, dev->dev_addr);
4337 }
4338
4339 /* Handle software interrupt used during MSI test */
4340 static irqreturn_t __devinit sky2_test_intr(int irq, void *dev_id)
4341 {
4342         struct sky2_hw *hw = dev_id;
4343         u32 status = sky2_read32(hw, B0_Y2_SP_ISRC2);
4344
4345         if (status == 0)
4346                 return IRQ_NONE;
4347
4348         if (status & Y2_IS_IRQ_SW) {
4349                 hw->flags |= SKY2_HW_USE_MSI;
4350                 wake_up(&hw->msi_wait);
4351                 sky2_write8(hw, B0_CTST, CS_CL_SW_IRQ);
4352         }
4353         sky2_write32(hw, B0_Y2_SP_ICR, 2);
4354
4355         return IRQ_HANDLED;
4356 }
4357
4358 /* Test interrupt path by forcing a a software IRQ */
4359 static int __devinit sky2_test_msi(struct sky2_hw *hw)
4360 {
4361         struct pci_dev *pdev = hw->pdev;
4362         int err;
4363
4364         init_waitqueue_head (&hw->msi_wait);
4365
4366         sky2_write32(hw, B0_IMSK, Y2_IS_IRQ_SW);
4367
4368         err = request_irq(pdev->irq, sky2_test_intr, 0, DRV_NAME, hw);
4369         if (err) {
4370                 dev_err(&pdev->dev, "cannot assign irq %d\n", pdev->irq);
4371                 return err;
4372         }
4373
4374         sky2_write8(hw, B0_CTST, CS_ST_SW_IRQ);
4375         sky2_read8(hw, B0_CTST);
4376
4377         wait_event_timeout(hw->msi_wait, (hw->flags & SKY2_HW_USE_MSI), HZ/10);
4378
4379         if (!(hw->flags & SKY2_HW_USE_MSI)) {
4380                 /* MSI test failed, go back to INTx mode */
4381                 dev_info(&pdev->dev, "No interrupt generated using MSI, "
4382                          "switching to INTx mode.\n");
4383
4384                 err = -EOPNOTSUPP;
4385                 sky2_write8(hw, B0_CTST, CS_CL_SW_IRQ);
4386         }
4387
4388         sky2_write32(hw, B0_IMSK, 0);
4389         sky2_read32(hw, B0_IMSK);
4390
4391         free_irq(pdev->irq, hw);
4392
4393         return err;
4394 }
4395
4396 /* This driver supports yukon2 chipset only */
4397 static const char *sky2_name(u8 chipid, char *buf, int sz)
4398 {
4399         const char *name[] = {
4400                 "XL",           /* 0xb3 */
4401                 "EC Ultra",     /* 0xb4 */
4402                 "Extreme",      /* 0xb5 */
4403                 "EC",           /* 0xb6 */
4404                 "FE",           /* 0xb7 */
4405                 "FE+",          /* 0xb8 */
4406                 "Supreme",      /* 0xb9 */
4407                 "UL 2",         /* 0xba */
4408         };
4409
4410         if (chipid >= CHIP_ID_YUKON_XL && chipid < CHIP_ID_YUKON_UL_2)
4411                 strncpy(buf, name[chipid - CHIP_ID_YUKON_XL], sz);
4412         else
4413                 snprintf(buf, sz, "(chip %#x)", chipid);
4414         return buf;
4415 }
4416
4417 static int __devinit sky2_probe(struct pci_dev *pdev,
4418                                 const struct pci_device_id *ent)
4419 {
4420         struct net_device *dev;
4421         struct sky2_hw *hw;
4422         int err, using_dac = 0, wol_default;
4423         u32 reg;
4424         char buf1[16];
4425
4426         err = pci_enable_device(pdev);
4427         if (err) {
4428                 dev_err(&pdev->dev, "cannot enable PCI device\n");
4429                 goto err_out;
4430         }
4431
4432         /* Get configuration information
4433          * Note: only regular PCI config access once to test for HW issues
4434          *       other PCI access through shared memory for speed and to
4435          *       avoid MMCONFIG problems.
4436          */
4437         err = pci_read_config_dword(pdev, PCI_DEV_REG2, &reg);
4438         if (err) {
4439                 dev_err(&pdev->dev, "PCI read config failed\n");
4440                 goto err_out;
4441         }
4442
4443         if (~reg == 0) {
4444                 dev_err(&pdev->dev, "PCI configuration read error\n");
4445                 goto err_out;
4446         }
4447
4448         err = pci_request_regions(pdev, DRV_NAME);
4449         if (err) {
4450                 dev_err(&pdev->dev, "cannot obtain PCI resources\n");
4451                 goto err_out_disable;
4452         }
4453
4454         pci_set_master(pdev);
4455
4456         if (sizeof(dma_addr_t) > sizeof(u32) &&
4457             !(err = pci_set_dma_mask(pdev, DMA_BIT_MASK(64)))) {
4458                 using_dac = 1;
4459                 err = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(64));
4460                 if (err < 0) {
4461                         dev_err(&pdev->dev, "unable to obtain 64 bit DMA "
4462                                 "for consistent allocations\n");
4463                         goto err_out_free_regions;
4464                 }
4465         } else {
4466                 err = pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
4467                 if (err) {
4468                         dev_err(&pdev->dev, "no usable DMA configuration\n");
4469                         goto err_out_free_regions;
4470                 }
4471         }
4472
4473
4474 #ifdef __BIG_ENDIAN
4475         /* The sk98lin vendor driver uses hardware byte swapping but
4476          * this driver uses software swapping.
4477          */
4478         reg &= ~PCI_REV_DESC;
4479         err = pci_write_config_dword(pdev,PCI_DEV_REG2, reg);
4480         if (err) {
4481                 dev_err(&pdev->dev, "PCI write config failed\n");
4482                 goto err_out_free_regions;
4483         }
4484 #endif
4485
4486         wol_default = device_may_wakeup(&pdev->dev) ? WAKE_MAGIC : 0;
4487
4488         err = -ENOMEM;
4489         hw = kzalloc(sizeof(*hw), GFP_KERNEL);
4490         if (!hw) {
4491                 dev_err(&pdev->dev, "cannot allocate hardware struct\n");
4492                 goto err_out_free_regions;
4493         }
4494
4495         hw->pdev = pdev;
4496
4497         hw->regs = ioremap_nocache(pci_resource_start(pdev, 0), 0x4000);
4498         if (!hw->regs) {
4499                 dev_err(&pdev->dev, "cannot map device registers\n");
4500                 goto err_out_free_hw;
4501         }
4502
4503         /* ring for status responses */
4504         hw->st_le = pci_alloc_consistent(pdev, STATUS_LE_BYTES, &hw->st_dma);
4505         if (!hw->st_le)
4506                 goto err_out_iounmap;
4507
4508         err = sky2_init(hw);
4509         if (err)
4510                 goto err_out_iounmap;
4511
4512         dev_info(&pdev->dev, "Yukon-2 %s chip revision %d\n",
4513                  sky2_name(hw->chip_id, buf1, sizeof(buf1)), hw->chip_rev);
4514
4515         sky2_reset(hw);
4516
4517         dev = sky2_init_netdev(hw, 0, using_dac, wol_default);
4518         if (!dev) {
4519                 err = -ENOMEM;
4520                 goto err_out_free_pci;
4521         }
4522
4523         if (!disable_msi && pci_enable_msi(pdev) == 0) {
4524                 err = sky2_test_msi(hw);
4525                 if (err == -EOPNOTSUPP)
4526                         pci_disable_msi(pdev);
4527                 else if (err)
4528                         goto err_out_free_netdev;
4529         }
4530
4531         err = register_netdev(dev);
4532         if (err) {
4533                 dev_err(&pdev->dev, "cannot register net device\n");
4534                 goto err_out_free_netdev;
4535         }
4536
4537         netif_napi_add(dev, &hw->napi, sky2_poll, NAPI_WEIGHT);
4538
4539         err = request_irq(pdev->irq, sky2_intr,
4540                           (hw->flags & SKY2_HW_USE_MSI) ? 0 : IRQF_SHARED,
4541                           dev->name, hw);
4542         if (err) {
4543                 dev_err(&pdev->dev, "cannot assign irq %d\n", pdev->irq);
4544                 goto err_out_unregister;
4545         }
4546         sky2_write32(hw, B0_IMSK, Y2_IS_BASE);
4547         napi_enable(&hw->napi);
4548
4549         sky2_show_addr(dev);
4550
4551         if (hw->ports > 1) {
4552                 struct net_device *dev1;
4553
4554                 dev1 = sky2_init_netdev(hw, 1, using_dac, wol_default);
4555                 if (!dev1)
4556                         dev_warn(&pdev->dev, "allocation for second device failed\n");
4557                 else if ((err = register_netdev(dev1))) {
4558                         dev_warn(&pdev->dev,
4559                                  "register of second port failed (%d)\n", err);
4560                         hw->dev[1] = NULL;
4561                         free_netdev(dev1);
4562                 } else
4563                         sky2_show_addr(dev1);
4564         }
4565
4566         setup_timer(&hw->watchdog_timer, sky2_watchdog, (unsigned long) hw);
4567         INIT_WORK(&hw->restart_work, sky2_restart);
4568
4569         pci_set_drvdata(pdev, hw);
4570
4571         return 0;
4572
4573 err_out_unregister:
4574         if (hw->flags & SKY2_HW_USE_MSI)
4575                 pci_disable_msi(pdev);
4576         unregister_netdev(dev);
4577 err_out_free_netdev:
4578         free_netdev(dev);
4579 err_out_free_pci:
4580         sky2_write8(hw, B0_CTST, CS_RST_SET);
4581         pci_free_consistent(pdev, STATUS_LE_BYTES, hw->st_le, hw->st_dma);
4582 err_out_iounmap:
4583         iounmap(hw->regs);
4584 err_out_free_hw:
4585         kfree(hw);
4586 err_out_free_regions:
4587         pci_release_regions(pdev);
4588 err_out_disable:
4589         pci_disable_device(pdev);
4590 err_out:
4591         pci_set_drvdata(pdev, NULL);
4592         return err;
4593 }
4594
4595 static void __devexit sky2_remove(struct pci_dev *pdev)
4596 {
4597         struct sky2_hw *hw = pci_get_drvdata(pdev);
4598         int i;
4599
4600         if (!hw)
4601                 return;
4602
4603         del_timer_sync(&hw->watchdog_timer);
4604         cancel_work_sync(&hw->restart_work);
4605
4606         for (i = hw->ports-1; i >= 0; --i)
4607                 unregister_netdev(hw->dev[i]);
4608
4609         sky2_write32(hw, B0_IMSK, 0);
4610
4611         sky2_power_aux(hw);
4612
4613         sky2_write16(hw, B0_Y2LED, LED_STAT_OFF);
4614         sky2_write8(hw, B0_CTST, CS_RST_SET);
4615         sky2_read8(hw, B0_CTST);
4616
4617         free_irq(pdev->irq, hw);
4618         if (hw->flags & SKY2_HW_USE_MSI)
4619                 pci_disable_msi(pdev);
4620         pci_free_consistent(pdev, STATUS_LE_BYTES, hw->st_le, hw->st_dma);
4621         pci_release_regions(pdev);
4622         pci_disable_device(pdev);
4623
4624         for (i = hw->ports-1; i >= 0; --i)
4625                 free_netdev(hw->dev[i]);
4626
4627         iounmap(hw->regs);
4628         kfree(hw);
4629
4630         pci_set_drvdata(pdev, NULL);
4631 }
4632
4633 #ifdef CONFIG_PM
4634 static int sky2_suspend(struct pci_dev *pdev, pm_message_t state)
4635 {
4636         struct sky2_hw *hw = pci_get_drvdata(pdev);
4637         int i, wol = 0;
4638
4639         if (!hw)
4640                 return 0;
4641
4642         del_timer_sync(&hw->watchdog_timer);
4643         cancel_work_sync(&hw->restart_work);
4644
4645         rtnl_lock();
4646         for (i = 0; i < hw->ports; i++) {
4647                 struct net_device *dev = hw->dev[i];
4648                 struct sky2_port *sky2 = netdev_priv(dev);
4649
4650                 sky2_detach(dev);
4651
4652                 if (sky2->wol)
4653                         sky2_wol_init(sky2);
4654
4655                 wol |= sky2->wol;
4656         }
4657
4658         sky2_write32(hw, B0_IMSK, 0);
4659         napi_disable(&hw->napi);
4660         sky2_power_aux(hw);
4661         rtnl_unlock();
4662
4663         pci_save_state(pdev);
4664         pci_enable_wake(pdev, pci_choose_state(pdev, state), wol);
4665         pci_set_power_state(pdev, pci_choose_state(pdev, state));
4666
4667         return 0;
4668 }
4669
4670 static int sky2_resume(struct pci_dev *pdev)
4671 {
4672         struct sky2_hw *hw = pci_get_drvdata(pdev);
4673         int i, err;
4674
4675         if (!hw)
4676                 return 0;
4677
4678         err = pci_set_power_state(pdev, PCI_D0);
4679         if (err)
4680                 goto out;
4681
4682         err = pci_restore_state(pdev);
4683         if (err)
4684                 goto out;
4685
4686         pci_enable_wake(pdev, PCI_D0, 0);
4687
4688         /* Re-enable all clocks */
4689         if (hw->chip_id == CHIP_ID_YUKON_EX ||
4690             hw->chip_id == CHIP_ID_YUKON_EC_U ||
4691             hw->chip_id == CHIP_ID_YUKON_FE_P)
4692                 sky2_pci_write32(hw, PCI_DEV_REG3, 0);
4693
4694         sky2_reset(hw);
4695         sky2_write32(hw, B0_IMSK, Y2_IS_BASE);
4696         napi_enable(&hw->napi);
4697
4698         rtnl_lock();
4699         for (i = 0; i < hw->ports; i++) {
4700                 err = sky2_reattach(hw->dev[i]);
4701                 if (err)
4702                         goto out;
4703         }
4704         rtnl_unlock();
4705
4706         return 0;
4707 out:
4708         rtnl_unlock();
4709
4710         dev_err(&pdev->dev, "resume failed (%d)\n", err);
4711         pci_disable_device(pdev);
4712         return err;
4713 }
4714 #endif
4715
4716 static void sky2_shutdown(struct pci_dev *pdev)
4717 {
4718         struct sky2_hw *hw = pci_get_drvdata(pdev);
4719         int i, wol = 0;
4720
4721         if (!hw)
4722                 return;
4723
4724         rtnl_lock();
4725         del_timer_sync(&hw->watchdog_timer);
4726
4727         for (i = 0; i < hw->ports; i++) {
4728                 struct net_device *dev = hw->dev[i];
4729                 struct sky2_port *sky2 = netdev_priv(dev);
4730
4731                 if (sky2->wol) {
4732                         wol = 1;
4733                         sky2_wol_init(sky2);
4734                 }
4735         }
4736
4737         if (wol)
4738                 sky2_power_aux(hw);
4739         rtnl_unlock();
4740
4741         pci_enable_wake(pdev, PCI_D3hot, wol);
4742         pci_enable_wake(pdev, PCI_D3cold, wol);
4743
4744         pci_disable_device(pdev);
4745         pci_set_power_state(pdev, PCI_D3hot);
4746 }
4747
4748 static struct pci_driver sky2_driver = {
4749         .name = DRV_NAME,
4750         .id_table = sky2_id_table,
4751         .probe = sky2_probe,
4752         .remove = __devexit_p(sky2_remove),
4753 #ifdef CONFIG_PM
4754         .suspend = sky2_suspend,
4755         .resume = sky2_resume,
4756 #endif
4757         .shutdown = sky2_shutdown,
4758 };
4759
4760 static int __init sky2_init_module(void)
4761 {
4762         pr_info(PFX "driver version " DRV_VERSION "\n");
4763
4764         sky2_debug_init();
4765         return pci_register_driver(&sky2_driver);
4766 }
4767
4768 static void __exit sky2_cleanup_module(void)
4769 {
4770         pci_unregister_driver(&sky2_driver);
4771         sky2_debug_cleanup();
4772 }
4773
4774 module_init(sky2_init_module);
4775 module_exit(sky2_cleanup_module);
4776
4777 MODULE_DESCRIPTION("Marvell Yukon 2 Gigabit Ethernet driver");
4778 MODULE_AUTHOR("Stephen Hemminger <shemminger@linux-foundation.org>");
4779 MODULE_LICENSE("GPL");
4780 MODULE_VERSION(DRV_VERSION);