drivers/net/wireless/ath/ath9k/pci.c

   1 /*
   2  * Copyright (c) 2008-2009 Atheros Communications Inc.
   3  *
   4  * Permission to use, copy, modify, and/or distribute this software for any
   5  * purpose with or without fee is hereby granted, provided that the above
   6  * copyright notice and this permission notice appear in all copies.
   7  *
   8  * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES
   9  * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF
  10  * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR
  11  * ANY SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES
  12  * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN
  13  * ACTION OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF
  14  * OR IN CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE.
  15  */
  16
  17 #include <linux/nl80211.h>
  18 #include <linux/pci.h>
  19 #include <linux/ath9k_platform.h>
  20 #include "ath9k.h"
  21
  22 static DEFINE_PCI_DEVICE_TABLE(ath_pci_id_table) = {
  23         { PCI_VDEVICE(ATHEROS, 0x0023) }, /* PCI   */
  24         { PCI_VDEVICE(ATHEROS, 0x0024) }, /* PCI-E */
  25         { PCI_VDEVICE(ATHEROS, 0x0027) }, /* PCI   */
  26         { PCI_VDEVICE(ATHEROS, 0x0029) }, /* PCI   */
  27         { PCI_VDEVICE(ATHEROS, 0x002A) }, /* PCI-E */
  28         { PCI_VDEVICE(ATHEROS, 0x002B) }, /* PCI-E */
  29         { PCI_VDEVICE(ATHEROS, 0x002C) }, /* PCI-E 802.11n bonded out */
  30         { PCI_VDEVICE(ATHEROS, 0x002D) }, /* PCI   */
  31         { PCI_VDEVICE(ATHEROS, 0x002E) }, /* PCI-E */
  32         { PCI_VDEVICE(ATHEROS, 0x0030) }, /* PCI-E  AR9300 */
  33         { 0 }
  34 };
  35
  36 /* return bus cachesize in 4B word units */
  37 static void ath_pci_read_cachesize(struct ath_common *common, int *csz)
  38 {
  39         struct ath_softc *sc = (struct ath_softc *) common->priv;
  40         u8 u8tmp;
  41
  42         pci_read_config_byte(to_pci_dev(sc->dev), PCI_CACHE_LINE_SIZE, &u8tmp);
  43         *csz = (int)u8tmp;
  44
  45         /*
  46          * This check was put in to avoid "unplesant" consequences if
  47          * the bootrom has not fully initialized all PCI devices.
  48          * Sometimes the cache line size register is not set
  49          */
  50
  51         if (*csz == 0)
  52                 *csz = DEFAULT_CACHELINE >> 2;   /* Use the default size */
  53 }
  54
  55 static bool ath_pci_eeprom_read(struct ath_common *common, u32 off, u16 *data)
  56 {
  57         struct ath_softc *sc = (struct ath_softc *) common->priv;
  58         struct ath9k_platform_data *pdata = sc->dev->platform_data;
  59
  60         if (pdata) {
  61                 if (off >= (ARRAY_SIZE(pdata->eeprom_data))) {
  62                         ath_err(common,
  63                                 "%s: eeprom read failed, offset %08x is out of range\n",
  64                                 __func__, off);
  65                 }
  66
  67                 *data = pdata->eeprom_data[off];
  68         } else {
  69                 struct ath_hw *ah = (struct ath_hw *) common->ah;
  70
  71                 common->ops->read(ah, AR5416_EEPROM_OFFSET +
  72                                       (off << AR5416_EEPROM_S));
  73
  74                 if (!ath9k_hw_wait(ah,
  75                                    AR_EEPROM_STATUS_DATA,
  76                                    AR_EEPROM_STATUS_DATA_BUSY |
  77                                    AR_EEPROM_STATUS_DATA_PROT_ACCESS, 0,
  78                                    AH_WAIT_TIMEOUT)) {
  79                         return false;
  80                 }
  81
  82                 *data = MS(common->ops->read(ah, AR_EEPROM_STATUS_DATA),
  83                            AR_EEPROM_STATUS_DATA_VAL);
  84         }
  85
  86         return true;
  87 }
  88
  89 /*
  90  * Bluetooth coexistance requires disabling ASPM.
  91  */
  92 static void ath_pci_bt_coex_prep(struct ath_common *common)
  93 {
  94         struct ath_softc *sc = (struct ath_softc *) common->priv;
  95         struct pci_dev *pdev = to_pci_dev(sc->dev);
  96         u8 aspm;
  97
  98         if (!pdev->is_pcie)
  99                 return;
 100
 101         pci_read_config_byte(pdev, ATH_PCIE_CAP_LINK_CTRL, &aspm);
 102         aspm &= ~(ATH_PCIE_CAP_LINK_L0S | ATH_PCIE_CAP_LINK_L1);
 103         pci_write_config_byte(pdev, ATH_PCIE_CAP_LINK_CTRL, aspm);
 104 }
 105
 106 static const struct ath_bus_ops ath_pci_bus_ops = {
 107         .ath_bus_type = ATH_PCI,
 108         .read_cachesize = ath_pci_read_cachesize,
 109         .eeprom_read = ath_pci_eeprom_read,
 110         .bt_coex_prep = ath_pci_bt_coex_prep,
 111 };
 112
 113 static int ath_pci_probe(struct pci_dev *pdev, const struct pci_device_id *id)
 114 {
 115         void __iomem *mem;
 116         struct ath_wiphy *aphy;
 117         struct ath_softc *sc;
 118         struct ieee80211_hw *hw;
 119         u8 csz;
 120         u16 subsysid;
 121         u32 val;
 122         int ret = 0;
 123         char hw_name[64];
 124
 125         if (pci_enable_device(pdev))
 126                 return -EIO;
 127
 128         ret =  pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
 129         if (ret) {
 130                 printk(KERN_ERR "ath9k: 32-bit DMA not available\n");
 131                 goto err_dma;
 132         }
 133
 134         ret = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(32));
 135         if (ret) {
 136                 printk(KERN_ERR "ath9k: 32-bit DMA consistent "
 137                         "DMA enable failed\n");
 138                 goto err_dma;
 139         }
 140
 141         /*
 142          * Cache line size is used to size and align various
 143          * structures used to communicate with the hardware.
 144          */
 145         pci_read_config_byte(pdev, PCI_CACHE_LINE_SIZE, &csz);
 146         if (csz == 0) {
 147                 /*
 148                  * Linux 2.4.18 (at least) writes the cache line size
 149                  * register as a 16-bit wide register which is wrong.
 150                  * We must have this setup properly for rx buffer
 151                  * DMA to work so force a reasonable value here if it
 152                  * comes up zero.
 153                  */
 154                 csz = L1_CACHE_BYTES / sizeof(u32);
 155                 pci_write_config_byte(pdev, PCI_CACHE_LINE_SIZE, csz);
 156         }
 157         /*
 158          * The default setting of latency timer yields poor results,
 159          * set it to the value used by other systems. It may be worth
 160          * tweaking this setting more.
 161          */
 162         pci_write_config_byte(pdev, PCI_LATENCY_TIMER, 0xa8);
 163
 164         pci_set_master(pdev);
 165
 166         /*
 167          * Disable the RETRY_TIMEOUT register (0x41) to keep
 168          * PCI Tx retries from interfering with C3 CPU state.
 169          */
 170         pci_read_config_dword(pdev, 0x40, &val);
 171         if ((val & 0x0000ff00) != 0)
 172                 pci_write_config_dword(pdev, 0x40, val & 0xffff00ff);
 173
 174         ret = pci_request_region(pdev, 0, "ath9k");
 175         if (ret) {
 176                 dev_err(&pdev->dev, "PCI memory region reserve error\n");
 177                 ret = -ENODEV;
 178                 goto err_region;
 179         }
 180
 181         mem = pci_iomap(pdev, 0, 0);
 182         if (!mem) {
 183                 printk(KERN_ERR "PCI memory map error\n") ;
 184                 ret = -EIO;
 185                 goto err_iomap;
 186         }
 187
 188         hw = ieee80211_alloc_hw(sizeof(struct ath_wiphy) +
 189                                 sizeof(struct ath_softc), &ath9k_ops);
 190         if (!hw) {
 191                 dev_err(&pdev->dev, "No memory for ieee80211_hw\n");
 192                 ret = -ENOMEM;
 193                 goto err_alloc_hw;
 194         }
 195
 196         SET_IEEE80211_DEV(hw, &pdev->dev);
 197         pci_set_drvdata(pdev, hw);
 198
 199         aphy = hw->priv;
 200         sc = (struct ath_softc *) (aphy + 1);
 201         aphy->sc = sc;
 202         aphy->hw = hw;
 203         sc->pri_wiphy = aphy;
 204         sc->hw = hw;
 205         sc->dev = &pdev->dev;
 206         sc->mem = mem;
 207
 208         /* Will be cleared in ath9k_start() */
 209         sc->sc_flags |= SC_OP_INVALID;
 210
 211         ret = request_irq(pdev->irq, ath_isr, IRQF_SHARED, "ath9k", sc);
 212         if (ret) {
 213                 dev_err(&pdev->dev, "request_irq failed\n");
 214                 goto err_irq;
 215         }
 216
 217         sc->irq = pdev->irq;
 218
 219         pci_read_config_word(pdev, PCI_SUBSYSTEM_ID, &subsysid);
 220         ret = ath9k_init_device(id->device, sc, subsysid, &ath_pci_bus_ops);
 221         if (ret) {
 222                 dev_err(&pdev->dev, "Failed to initialize device\n");
 223                 goto err_init;
 224         }
 225
 226         ath9k_hw_name(sc->sc_ah, hw_name, sizeof(hw_name));
 227         wiphy_info(hw->wiphy, "%s mem=0x%lx, irq=%d\n",
 228                    hw_name, (unsigned long)mem, pdev->irq);
 229
 230         return 0;
 231
 232 err_init:
 233         free_irq(sc->irq, sc);
 234 err_irq:
 235         ieee80211_free_hw(hw);
 236 err_alloc_hw:
 237         pci_iounmap(pdev, mem);
 238 err_iomap:
 239         pci_release_region(pdev, 0);
 240 err_region:
 241         /* Nothing */
 242 err_dma:
 243         pci_disable_device(pdev);
 244         return ret;
 245 }
 246
 247 static void ath_pci_remove(struct pci_dev *pdev)
 248 {
 249         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
 250         struct ath_wiphy *aphy = hw->priv;
 251         struct ath_softc *sc = aphy->sc;
 252         void __iomem *mem = sc->mem;
 253
 254         ath9k_deinit_device(sc);
 255         free_irq(sc->irq, sc);
 256         ieee80211_free_hw(sc->hw);
 257
 258         pci_iounmap(pdev, mem);
 259         pci_disable_device(pdev);
 260         pci_release_region(pdev, 0);
 261 }
 262
 263 #ifdef CONFIG_PM
 264
 265 static int ath_pci_suspend(struct device *device)
 266 {
 267         struct pci_dev *pdev = to_pci_dev(device);
 268         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
 269         struct ath_wiphy *aphy = hw->priv;
 270         struct ath_softc *sc = aphy->sc;
 271
 272         ath9k_hw_set_gpio(sc->sc_ah, sc->sc_ah->led_pin, 1);
 273
 274         return 0;
 275 }
 276
 277 static int ath_pci_resume(struct device *device)
 278 {
 279         struct pci_dev *pdev = to_pci_dev(device);
 280         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
 281         struct ath_wiphy *aphy = hw->priv;
 282         struct ath_softc *sc = aphy->sc;
 283         u32 val;
 284
 285         /*
 286          * Suspend/Resume resets the PCI configuration space, so we have to
 287          * re-disable the RETRY_TIMEOUT register (0x41) to keep
 288          * PCI Tx retries from interfering with C3 CPU state
 289          */
 290         pci_read_config_dword(pdev, 0x40, &val);
 291         if ((val & 0x0000ff00) != 0)
 292                 pci_write_config_dword(pdev, 0x40, val & 0xffff00ff);
 293
 294         /* Enable LED */
 295         ath9k_hw_cfg_output(sc->sc_ah, sc->sc_ah->led_pin,
 296                             AR_GPIO_OUTPUT_MUX_AS_OUTPUT);
 297         ath9k_hw_set_gpio(sc->sc_ah, sc->sc_ah->led_pin, 1);
 298
 299         return 0;
 300 }
 301
 302 static const struct dev_pm_ops ath9k_pm_ops = {
 303         .suspend = ath_pci_suspend,
 304         .resume = ath_pci_resume,
 305         .freeze = ath_pci_suspend,
 306         .thaw = ath_pci_resume,
 307         .poweroff = ath_pci_suspend,
 308         .restore = ath_pci_resume,
 309 };
 310
 311 #define ATH9K_PM_OPS    (&ath9k_pm_ops)
 312
 313 #else /* !CONFIG_PM */
 314
 315 #define ATH9K_PM_OPS    NULL
 316
 317 #endif /* !CONFIG_PM */
 318
 319
 320 MODULE_DEVICE_TABLE(pci, ath_pci_id_table);
 321
 322 static struct pci_driver ath_pci_driver = {
 323         .name       = "ath9k",
 324         .id_table   = ath_pci_id_table,
 325         .probe      = ath_pci_probe,
 326         .remove     = ath_pci_remove,
 327         .driver.pm  = ATH9K_PM_OPS,
 328 };
 329
 330 int ath_pci_init(void)
 331 {
 332         return pci_register_driver(&ath_pci_driver);
 333 }
 334
 335 void ath_pci_exit(void)
 336 {
 337         pci_unregister_driver(&ath_pci_driver);
 338 }