drivers/net/wireless/ath9k/ath9k.h

   1 /*
   2  * Copyright (c) 2008-2009 Atheros Communications Inc.
   3  *
   4  * Permission to use, copy, modify, and/or distribute this software for any
   5  * purpose with or without fee is hereby granted, provided that the above
   6  * copyright notice and this permission notice appear in all copies.
   7  *
   8  * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES
   9  * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF
  10  * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR
  11  * ANY SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES
  12  * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN
  13  * ACTION OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF
  14  * OR IN CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE.
  15  */
  16
  17 #ifndef ATH9K_H
  18 #define ATH9K_H
  19
  20 #include <linux/etherdevice.h>
  21 #include <linux/device.h>
  22 #include <net/mac80211.h>
  23 #include <linux/leds.h>
  24 #include <linux/rfkill.h>
  25
  26 #include "hw.h"
  27 #include "rc.h"
  28 #include "debug.h"
  29
  30 struct ath_node;
  31
  32 /* Macro to expand scalars to 64-bit objects */
  33
  34 #define ito64(x) (sizeof(x) == 8) ?                     \
  35         (((unsigned long long int)(x)) & (0xff)) :      \
  36         (sizeof(x) == 16) ?                             \
  37         (((unsigned long long int)(x)) & 0xffff) :      \
  38         ((sizeof(x) == 32) ?                            \
  39          (((unsigned long long int)(x)) & 0xffffffff) : \
  40          (unsigned long long int)(x))
  41
  42 /* increment with wrap-around */
  43 #define INCR(_l, _sz)   do {                    \
  44                 (_l)++;                         \
  45                 (_l) &= ((_sz) - 1);            \
  46         } while (0)
  47
  48 /* decrement with wrap-around */
  49 #define DECR(_l,  _sz)  do {                    \
  50                 (_l)--;                         \
  51                 (_l) &= ((_sz) - 1);            \
  52         } while (0)
  53
  54 #define A_MAX(a, b) ((a) > (b) ? (a) : (b))
  55
  56 #define ASSERT(exp) BUG_ON(!(exp))
  57
  58 #define TSF_TO_TU(_h,_l) \
  59         ((((u32)(_h)) << 22) | (((u32)(_l)) >> 10))
  60
  61 #define ATH_TXQ_SETUP(sc, i)        ((sc)->tx.txqsetup & (1<<i))
  62
  63 static const u8 ath_bcast_mac[ETH_ALEN] = {0xff, 0xff, 0xff, 0xff, 0xff, 0xff};
  64
  65 struct ath_config {
  66         u32 ath_aggr_prot;
  67         u16 txpowlimit;
  68         u8 cabqReadytime;
  69         u8 swBeaconProcess;
  70 };
  71
  72 /*************************/
  73 /* Descriptor Management */
  74 /*************************/
  75
  76 #define ATH_TXBUF_RESET(_bf) do {                               \
  77                 (_bf)->bf_stale = false;                        \
  78                 (_bf)->bf_lastbf = NULL;                        \
  79                 (_bf)->bf_next = NULL;                          \
  80                 memset(&((_bf)->bf_state), 0,                   \
  81                        sizeof(struct ath_buf_state));           \
  82         } while (0)
  83
  84 #define ATH_RXBUF_RESET(_bf) do {               \
  85                 (_bf)->bf_stale = false;        \
  86         } while (0)
  87
  88 /**
  89  * enum buffer_type - Buffer type flags
  90  *
  91  * @BUF_HT: Send this buffer using HT capabilities
  92  * @BUF_AMPDU: This buffer is an ampdu, as part of an aggregate (during TX)
  93  * @BUF_AGGR: Indicates whether the buffer can be aggregated
  94  *      (used in aggregation scheduling)
  95  * @BUF_RETRY: Indicates whether the buffer is retried
  96  * @BUF_XRETRY: To denote excessive retries of the buffer
  97  */
  98 enum buffer_type {
  99         BUF_HT                  = BIT(1),
 100         BUF_AMPDU               = BIT(2),
 101         BUF_AGGR                = BIT(3),
 102         BUF_RETRY               = BIT(4),
 103         BUF_XRETRY              = BIT(5),
 104 };
 105
 106 struct ath_buf_state {
 107         int bfs_nframes;
 108         u16 bfs_al;
 109         u16 bfs_frmlen;
 110         int bfs_seqno;
 111         int bfs_tidno;
 112         int bfs_retries;
 113         u8 bf_type;
 114         u32 bfs_keyix;
 115         enum ath9k_key_type bfs_keytype;
 116 };
 117
 118 #define bf_nframes              bf_state.bfs_nframes
 119 #define bf_al                   bf_state.bfs_al
 120 #define bf_frmlen               bf_state.bfs_frmlen
 121 #define bf_retries              bf_state.bfs_retries
 122 #define bf_seqno                bf_state.bfs_seqno
 123 #define bf_tidno                bf_state.bfs_tidno
 124 #define bf_keyix                bf_state.bfs_keyix
 125 #define bf_keytype              bf_state.bfs_keytype
 126 #define bf_isht(bf)             (bf->bf_state.bf_type & BUF_HT)
 127 #define bf_isampdu(bf)          (bf->bf_state.bf_type & BUF_AMPDU)
 128 #define bf_isaggr(bf)           (bf->bf_state.bf_type & BUF_AGGR)
 129 #define bf_isretried(bf)        (bf->bf_state.bf_type & BUF_RETRY)
 130 #define bf_isxretried(bf)       (bf->bf_state.bf_type & BUF_XRETRY)
 131
 132 struct ath_buf {
 133         struct list_head list;
 134         struct ath_buf *bf_lastbf;      /* last buf of this unit (a frame or
 135                                            an aggregate) */
 136         struct ath_buf *bf_next;        /* next subframe in the aggregate */
 137         struct sk_buff *bf_mpdu;        /* enclosing frame structure */
 138         struct ath_desc *bf_desc;       /* virtual addr of desc */
 139         dma_addr_t bf_daddr;            /* physical addr of desc */
 140         dma_addr_t bf_buf_addr;         /* physical addr of data buffer */
 141         bool bf_stale;
 142         u16 bf_flags;
 143         struct ath_buf_state bf_state;
 144         dma_addr_t bf_dmacontext;
 145 };
 146
 147 struct ath_descdma {
 148         const char *dd_name;
 149         struct ath_desc *dd_desc;
 150         dma_addr_t dd_desc_paddr;
 151         u32 dd_desc_len;
 152         struct ath_buf *dd_bufptr;
 153         dma_addr_t dd_dmacontext;
 154 };
 155
 156 int ath_descdma_setup(struct ath_softc *sc, struct ath_descdma *dd,
 157                       struct list_head *head, const char *name,
 158                       int nbuf, int ndesc);
 159 void ath_descdma_cleanup(struct ath_softc *sc, struct ath_descdma *dd,
 160                          struct list_head *head);
 161
 162 /***********/
 163 /* RX / TX */
 164 /***********/
 165
 166 #define ATH_MAX_ANTENNA         3
 167 #define ATH_RXBUF               512
 168 #define WME_NUM_TID             16
 169 #define ATH_TXBUF               512
 170 #define ATH_TXMAXTRY            13
 171 #define ATH_11N_TXMAXTRY        10
 172 #define ATH_MGT_TXMAXTRY        4
 173 #define WME_BA_BMP_SIZE         64
 174 #define WME_MAX_BA              WME_BA_BMP_SIZE
 175 #define ATH_TID_MAX_BUFS        (2 * WME_MAX_BA)
 176
 177 #define TID_TO_WME_AC(_tid)                             \
 178         ((((_tid) == 0) || ((_tid) == 3)) ? WME_AC_BE : \
 179          (((_tid) == 1) || ((_tid) == 2)) ? WME_AC_BK : \
 180          (((_tid) == 4) || ((_tid) == 5)) ? WME_AC_VI : \
 181          WME_AC_VO)
 182
 183 #define WME_AC_BE   0
 184 #define WME_AC_BK   1
 185 #define WME_AC_VI   2
 186 #define WME_AC_VO   3
 187 #define WME_NUM_AC  4
 188
 189 #define ADDBA_EXCHANGE_ATTEMPTS    10
 190 #define ATH_AGGR_DELIM_SZ          4
 191 #define ATH_AGGR_MINPLEN           256 /* in bytes, minimum packet length */
 192 /* number of delimiters for encryption padding */
 193 #define ATH_AGGR_ENCRYPTDELIM      10
 194 /* minimum h/w qdepth to be sustained to maximize aggregation */
 195 #define ATH_AGGR_MIN_QDEPTH        2
 196 #define ATH_AMPDU_SUBFRAME_DEFAULT 32
 197 #define ATH_AMPDU_LIMIT_MAX        (64 * 1024 - 1)
 198 #define ATH_AMPDU_LIMIT_DEFAULT    ATH_AMPDU_LIMIT_MAX
 199
 200 #define IEEE80211_SEQ_SEQ_SHIFT    4
 201 #define IEEE80211_SEQ_MAX          4096
 202 #define IEEE80211_MIN_AMPDU_BUF    0x8
 203 #define IEEE80211_HTCAP_MAXRXAMPDU_FACTOR 13
 204 #define IEEE80211_WEP_IVLEN        3
 205 #define IEEE80211_WEP_KIDLEN       1
 206 #define IEEE80211_WEP_CRCLEN       4
 207 #define IEEE80211_MAX_MPDU_LEN     (3840 + FCS_LEN +            \
 208                                     (IEEE80211_WEP_IVLEN +      \
 209                                      IEEE80211_WEP_KIDLEN +     \
 210                                      IEEE80211_WEP_CRCLEN))
 211
 212 /* return whether a bit at index _n in bitmap _bm is set
 213  * _sz is the size of the bitmap  */
 214 #define ATH_BA_ISSET(_bm, _n)  (((_n) < (WME_BA_BMP_SIZE)) &&           \
 215                                 ((_bm)[(_n) >> 5] & (1 << ((_n) & 31))))
 216
 217 /* return block-ack bitmap index given sequence and starting sequence */
 218 #define ATH_BA_INDEX(_st, _seq) (((_seq) - (_st)) & (IEEE80211_SEQ_MAX - 1))
 219
 220 /* returns delimiter padding required given the packet length */
 221 #define ATH_AGGR_GET_NDELIM(_len)                                       \
 222         (((((_len) + ATH_AGGR_DELIM_SZ) < ATH_AGGR_MINPLEN) ?           \
 223           (ATH_AGGR_MINPLEN - (_len) - ATH_AGGR_DELIM_SZ) : 0) >> 2)
 224
 225 #define BAW_WITHIN(_start, _bawsz, _seqno) \
 226         ((((_seqno) - (_start)) & 4095) < (_bawsz))
 227
 228 #define ATH_DS_BA_SEQ(_ds)         ((_ds)->ds_us.tx.ts_seqnum)
 229 #define ATH_DS_BA_BITMAP(_ds)      (&(_ds)->ds_us.tx.ba_low)
 230 #define ATH_DS_TX_BA(_ds)          ((_ds)->ds_us.tx.ts_flags & ATH9K_TX_BA)
 231 #define ATH_AN_2_TID(_an, _tidno)  (&(_an)->tid[(_tidno)])
 232
 233 enum ATH_AGGR_STATUS {
 234         ATH_AGGR_DONE,
 235         ATH_AGGR_BAW_CLOSED,
 236         ATH_AGGR_LIMITED,
 237 };
 238
 239 struct ath_txq {
 240         u32 axq_qnum;
 241         u32 *axq_link;
 242         struct list_head axq_q;
 243         spinlock_t axq_lock;
 244         u32 axq_depth;
 245         u8 axq_aggr_depth;
 246         u32 axq_totalqueued;
 247         bool stopped;
 248         struct ath_buf *axq_linkbuf;
 249
 250         /* first desc of the last descriptor that contains CTS */
 251         struct ath_desc *axq_lastdsWithCTS;
 252
 253         /* final desc of the gating desc that determines whether
 254            lastdsWithCTS has been DMA'ed or not */
 255         struct ath_desc *axq_gatingds;
 256
 257         struct list_head axq_acq;
 258 };
 259
 260 #define AGGR_CLEANUP         BIT(1)
 261 #define AGGR_ADDBA_COMPLETE  BIT(2)
 262 #define AGGR_ADDBA_PROGRESS  BIT(3)
 263
 264 struct ath_atx_tid {
 265         struct list_head list;
 266         struct list_head buf_q;
 267         struct ath_node *an;
 268         struct ath_atx_ac *ac;
 269         struct ath_buf *tx_buf[ATH_TID_MAX_BUFS];
 270         u16 seq_start;
 271         u16 seq_next;
 272         u16 baw_size;
 273         int tidno;
 274         int baw_head;   /* first un-acked tx buffer */
 275         int baw_tail;   /* next unused tx buffer slot */
 276         int sched;
 277         int paused;
 278         u8 state;
 279         int addba_exchangeattempts;
 280 };
 281
 282 struct ath_atx_ac {
 283         int sched;
 284         int qnum;
 285         struct list_head list;
 286         struct list_head tid_q;
 287 };
 288
 289 struct ath_tx_control {
 290         struct ath_txq *txq;
 291         int if_id;
 292         enum ath9k_internal_frame_type frame_type;
 293 };
 294
 295 #define ATH_TX_ERROR        0x01
 296 #define ATH_TX_XRETRY       0x02
 297 #define ATH_TX_BAR          0x04
 298
 299 /* All RSSI values are noise floor adjusted */
 300 struct ath_tx_stat {
 301         int rssi;
 302         int rssictl[ATH_MAX_ANTENNA];
 303         int rssiextn[ATH_MAX_ANTENNA];
 304         int rateieee;
 305         int rateKbps;
 306         int ratecode;
 307         int flags;
 308         u32 airtime;    /* time on air per final tx rate */
 309 };
 310
 311 struct aggr_rifs_param {
 312         int param_max_frames;
 313         int param_max_len;
 314         int param_rl;
 315         int param_al;
 316         struct ath_rc_series *param_rcs;
 317 };
 318
 319 struct ath_node {
 320         struct ath_softc *an_sc;
 321         struct ath_atx_tid tid[WME_NUM_TID];
 322         struct ath_atx_ac ac[WME_NUM_AC];
 323         u16 maxampdu;
 324         u8 mpdudensity;
 325 };
 326
 327 struct ath_tx {
 328         u16 seq_no;
 329         u32 txqsetup;
 330         int hwq_map[ATH9K_WME_AC_VO+1];
 331         spinlock_t txbuflock;
 332         struct list_head txbuf;
 333         struct ath_txq txq[ATH9K_NUM_TX_QUEUES];
 334         struct ath_descdma txdma;
 335 };
 336
 337 struct ath_rx {
 338         u8 defant;
 339         u8 rxotherant;
 340         u32 *rxlink;
 341         int bufsize;
 342         unsigned int rxfilter;
 343         spinlock_t rxflushlock;
 344         spinlock_t rxbuflock;
 345         struct list_head rxbuf;
 346         struct ath_descdma rxdma;
 347 };
 348
 349 int ath_startrecv(struct ath_softc *sc);
 350 bool ath_stoprecv(struct ath_softc *sc);
 351 void ath_flushrecv(struct ath_softc *sc);
 352 u32 ath_calcrxfilter(struct ath_softc *sc);
 353 int ath_rx_init(struct ath_softc *sc, int nbufs);
 354 void ath_rx_cleanup(struct ath_softc *sc);
 355 int ath_rx_tasklet(struct ath_softc *sc, int flush);
 356 struct ath_txq *ath_txq_setup(struct ath_softc *sc, int qtype, int subtype);
 357 void ath_tx_cleanupq(struct ath_softc *sc, struct ath_txq *txq);
 358 int ath_tx_setup(struct ath_softc *sc, int haltype);
 359 void ath_drain_all_txq(struct ath_softc *sc, bool retry_tx);
 360 void ath_draintxq(struct ath_softc *sc,
 361                      struct ath_txq *txq, bool retry_tx);
 362 void ath_tx_node_init(struct ath_softc *sc, struct ath_node *an);
 363 void ath_tx_node_cleanup(struct ath_softc *sc, struct ath_node *an);
 364 void ath_txq_schedule(struct ath_softc *sc, struct ath_txq *txq);
 365 int ath_tx_init(struct ath_softc *sc, int nbufs);
 366 int ath_tx_cleanup(struct ath_softc *sc);
 367 struct ath_txq *ath_test_get_txq(struct ath_softc *sc, struct sk_buff *skb);
 368 int ath_txq_update(struct ath_softc *sc, int qnum,
 369                    struct ath9k_tx_queue_info *q);
 370 int ath_tx_start(struct ieee80211_hw *hw, struct sk_buff *skb,
 371                  struct ath_tx_control *txctl);
 372 void ath_tx_tasklet(struct ath_softc *sc);
 373 void ath_tx_cabq(struct ieee80211_hw *hw, struct sk_buff *skb);
 374 bool ath_tx_aggr_check(struct ath_softc *sc, struct ath_node *an, u8 tidno);
 375 int ath_tx_aggr_start(struct ath_softc *sc, struct ieee80211_sta *sta,
 376                       u16 tid, u16 *ssn);
 377 int ath_tx_aggr_stop(struct ath_softc *sc, struct ieee80211_sta *sta, u16 tid);
 378 void ath_tx_aggr_resume(struct ath_softc *sc, struct ieee80211_sta *sta, u16 tid);
 379
 380 /********/
 381 /* VIFs */
 382 /********/
 383
 384 struct ath_vif {
 385         int av_bslot;
 386         __le64 tsf_adjust; /* TSF adjustment for staggered beacons */
 387         enum nl80211_iftype av_opmode;
 388         struct ath_buf *av_bcbuf;
 389         struct ath_tx_control av_btxctl;
 390         u8 bssid[ETH_ALEN]; /* current BSSID from config_interface */
 391 };
 392
 393 /*******************/
 394 /* Beacon Handling */
 395 /*******************/
 396
 397 /*
 398  * Regardless of the number of beacons we stagger, (i.e. regardless of the
 399  * number of BSSIDs) if a given beacon does not go out even after waiting this
 400  * number of beacon intervals, the game's up.
 401  */
 402 #define BSTUCK_THRESH                   (9 * ATH_BCBUF)
 403 #define ATH_BCBUF                       4
 404 #define ATH_DEFAULT_BINTVAL             100 /* TU */
 405 #define ATH_DEFAULT_BMISS_LIMIT         10
 406 #define IEEE80211_MS_TO_TU(x)           (((x) * 1000) / 1024)
 407
 408 struct ath_beacon_config {
 409         u16 beacon_interval;
 410         u16 listen_interval;
 411         u16 dtim_period;
 412         u16 bmiss_timeout;
 413         u8 dtim_count;
 414 };
 415
 416 struct ath_beacon {
 417         enum {
 418                 OK,             /* no change needed */
 419                 UPDATE,         /* update pending */
 420                 COMMIT          /* beacon sent, commit change */
 421         } updateslot;           /* slot time update fsm */
 422
 423         u32 beaconq;
 424         u32 bmisscnt;
 425         u32 ast_be_xmit;
 426         u64 bc_tstamp;
 427         struct ieee80211_vif *bslot[ATH_BCBUF];
 428         struct ath_wiphy *bslot_aphy[ATH_BCBUF];
 429         int slottime;
 430         int slotupdate;
 431         struct ath9k_tx_queue_info beacon_qi;
 432         struct ath_descdma bdma;
 433         struct ath_txq *cabq;
 434         struct list_head bbuf;
 435 };
 436
 437 void ath_beacon_tasklet(unsigned long data);
 438 void ath_beacon_config(struct ath_softc *sc, struct ieee80211_vif *vif);
 439 int ath_beaconq_setup(struct ath_hw *ah);
 440 int ath_beacon_alloc(struct ath_wiphy *aphy, struct ieee80211_vif *vif);
 441 void ath_beacon_return(struct ath_softc *sc, struct ath_vif *avp);
 442
 443 /*******/
 444 /* ANI */
 445 /*******/
 446
 447 #define ATH_STA_SHORT_CALINTERVAL 1000    /* 1 second */
 448 #define ATH_AP_SHORT_CALINTERVAL  100     /* 100 ms */
 449 #define ATH_ANI_POLLINTERVAL      100     /* 100 ms */
 450 #define ATH_LONG_CALINTERVAL      30000   /* 30 seconds */
 451 #define ATH_RESTART_CALINTERVAL   1200000 /* 20 minutes */
 452
 453 struct ath_ani {
 454         bool caldone;
 455         int16_t noise_floor;
 456         unsigned int longcal_timer;
 457         unsigned int shortcal_timer;
 458         unsigned int resetcal_timer;
 459         unsigned int checkani_timer;
 460         struct timer_list timer;
 461 };
 462
 463 /********************/
 464 /*   LED Control    */
 465 /********************/
 466
 467 #define ATH_LED_PIN     1
 468 #define ATH_LED_ON_DURATION_IDLE        350     /* in msecs */
 469 #define ATH_LED_OFF_DURATION_IDLE       250     /* in msecs */
 470
 471 enum ath_led_type {
 472         ATH_LED_RADIO,
 473         ATH_LED_ASSOC,
 474         ATH_LED_TX,
 475         ATH_LED_RX
 476 };
 477
 478 struct ath_led {
 479         struct ath_softc *sc;
 480         struct led_classdev led_cdev;
 481         enum ath_led_type led_type;
 482         char name[32];
 483         bool registered;
 484 };
 485
 486 /* Rfkill */
 487 #define ATH_RFKILL_POLL_INTERVAL        2000 /* msecs */
 488
 489 struct ath_rfkill {
 490         struct rfkill *rfkill;
 491         struct delayed_work rfkill_poll;
 492         char rfkill_name[32];
 493 };
 494
 495 /********************/
 496 /* Main driver core */
 497 /********************/
 498
 499 /*
 500  * Default cache line size, in bytes.
 501  * Used when PCI device not fully initialized by bootrom/BIOS
 502 */
 503 #define DEFAULT_CACHELINE       32
 504 #define ATH_DEFAULT_NOISE_FLOOR -95
 505 #define ATH_REGCLASSIDS_MAX     10
 506 #define ATH_CABQ_READY_TIME     80      /* % of beacon interval */
 507 #define ATH_MAX_SW_RETRIES      10
 508 #define ATH_CHAN_MAX            255
 509 #define IEEE80211_WEP_NKID      4       /* number of key ids */
 510
 511 /*
 512  * The key cache is used for h/w cipher state and also for
 513  * tracking station state such as the current tx antenna.
 514  * We also setup a mapping table between key cache slot indices
 515  * and station state to short-circuit node lookups on rx.
 516  * Different parts have different size key caches.  We handle
 517  * up to ATH_KEYMAX entries (could dynamically allocate state).
 518  */
 519 #define ATH_KEYMAX              128     /* max key cache size we handle */
 520
 521 #define ATH_TXPOWER_MAX         100     /* .5 dBm units */
 522 #define ATH_RSSI_DUMMY_MARKER   0x127
 523 #define ATH_RATE_DUMMY_MARKER   0
 524
 525 #define SC_OP_INVALID           BIT(0)
 526 #define SC_OP_BEACONS           BIT(1)
 527 #define SC_OP_RXAGGR            BIT(2)
 528 #define SC_OP_TXAGGR            BIT(3)
 529 #define SC_OP_FULL_RESET        BIT(4)
 530 #define SC_OP_PREAMBLE_SHORT    BIT(5)
 531 #define SC_OP_PROTECT_ENABLE    BIT(6)
 532 #define SC_OP_RXFLUSH           BIT(7)
 533 #define SC_OP_LED_ASSOCIATED    BIT(8)
 534 #define SC_OP_RFKILL_REGISTERED BIT(9)
 535 #define SC_OP_RFKILL_SW_BLOCKED BIT(10)
 536 #define SC_OP_RFKILL_HW_BLOCKED BIT(11)
 537 #define SC_OP_WAIT_FOR_BEACON   BIT(12)
 538 #define SC_OP_LED_ON            BIT(13)
 539 #define SC_OP_SCANNING          BIT(14)
 540 #define SC_OP_TSF_RESET         BIT(15)
 541
 542 struct ath_bus_ops {
 543         void            (*read_cachesize)(struct ath_softc *sc, int *csz);
 544         void            (*cleanup)(struct ath_softc *sc);
 545         bool            (*eeprom_read)(struct ath_hw *ah, u32 off, u16 *data);
 546 };
 547
 548 struct ath_wiphy;
 549
 550 struct ath_softc {
 551         struct ieee80211_hw *hw;
 552         struct device *dev;
 553
 554         spinlock_t wiphy_lock; /* spinlock to protect ath_wiphy data */
 555         struct ath_wiphy *pri_wiphy;
 556         struct ath_wiphy **sec_wiphy; /* secondary wiphys (virtual radios); may
 557                                        * have NULL entries */
 558         int num_sec_wiphy; /* number of sec_wiphy pointers in the array */
 559         int chan_idx;
 560         int chan_is_ht;
 561         struct ath_wiphy *next_wiphy;
 562         struct work_struct chan_work;
 563         int wiphy_select_failures;
 564         unsigned long wiphy_select_first_fail;
 565         struct delayed_work wiphy_work;
 566         unsigned long wiphy_scheduler_int;
 567         int wiphy_scheduler_index;
 568
 569         struct tasklet_struct intr_tq;
 570         struct tasklet_struct bcon_tasklet;
 571         struct ath_hw *sc_ah;
 572         void __iomem *mem;
 573         int irq;
 574         spinlock_t sc_resetlock;
 575         spinlock_t sc_serial_rw;
 576         struct mutex mutex;
 577
 578         u8 curbssid[ETH_ALEN];
 579         u8 bssidmask[ETH_ALEN];
 580         u32 intrstatus;
 581         u32 sc_flags; /* SC_OP_* */
 582         u16 curtxpow;
 583         u16 curaid;
 584         u16 cachelsz;
 585         u8 nbcnvifs;
 586         u16 nvifs;
 587         u8 tx_chainmask;
 588         u8 rx_chainmask;
 589         u32 keymax;
 590         DECLARE_BITMAP(keymap, ATH_KEYMAX);
 591         u8 splitmic;
 592         atomic_t ps_usecount;
 593         enum ath9k_int imask;
 594         enum ath9k_ht_extprotspacing ht_extprotspacing;
 595         enum ath9k_ht_macmode tx_chan_width;
 596
 597         struct ath_config config;
 598         struct ath_rx rx;
 599         struct ath_tx tx;
 600         struct ath_beacon beacon;
 601         struct ieee80211_rate rates[IEEE80211_NUM_BANDS][ATH_RATE_MAX];
 602         struct ath_rate_table *hw_rate_table[ATH9K_MODE_MAX];
 603         struct ath_rate_table *cur_rate_table;
 604         struct ieee80211_supported_band sbands[IEEE80211_NUM_BANDS];
 605
 606         struct ath_led radio_led;
 607         struct ath_led assoc_led;
 608         struct ath_led tx_led;
 609         struct ath_led rx_led;
 610         struct delayed_work ath_led_blink_work;
 611         int led_on_duration;
 612         int led_off_duration;
 613         int led_on_cnt;
 614         int led_off_cnt;
 615
 616         struct ath_rfkill rf_kill;
 617         struct ath_ani ani;
 618         struct ath9k_node_stats nodestats;
 619 #ifdef CONFIG_ATH9K_DEBUG
 620         struct ath9k_debug debug;
 621 #endif
 622         struct ath_bus_ops *bus_ops;
 623 };
 624
 625 struct ath_wiphy {
 626         struct ath_softc *sc; /* shared for all virtual wiphys */
 627         struct ieee80211_hw *hw;
 628         enum ath_wiphy_state {
 629                 ATH_WIPHY_INACTIVE,
 630                 ATH_WIPHY_ACTIVE,
 631                 ATH_WIPHY_PAUSING,
 632                 ATH_WIPHY_PAUSED,
 633                 ATH_WIPHY_SCAN,
 634         } state;
 635         int chan_idx;
 636         int chan_is_ht;
 637 };
 638
 639 int ath_reset(struct ath_softc *sc, bool retry_tx);
 640 int ath_get_hal_qnum(u16 queue, struct ath_softc *sc);
 641 int ath_get_mac80211_qnum(u32 queue, struct ath_softc *sc);
 642 int ath_cabq_update(struct ath_softc *);
 643
 644 static inline void ath_read_cachesize(struct ath_softc *sc, int *csz)
 645 {
 646         sc->bus_ops->read_cachesize(sc, csz);
 647 }
 648
 649 static inline void ath_bus_cleanup(struct ath_softc *sc)
 650 {
 651         sc->bus_ops->cleanup(sc);
 652 }
 653
 654 extern struct ieee80211_ops ath9k_ops;
 655
 656 irqreturn_t ath_isr(int irq, void *dev);
 657 void ath_cleanup(struct ath_softc *sc);
 658 int ath_attach(u16 devid, struct ath_softc *sc);
 659 void ath_detach(struct ath_softc *sc);
 660 const char *ath_mac_bb_name(u32 mac_bb_version);
 661 const char *ath_rf_name(u16 rf_version);
 662 void ath_set_hw_capab(struct ath_softc *sc, struct ieee80211_hw *hw);
 663 void ath9k_update_ichannel(struct ath_softc *sc, struct ieee80211_hw *hw,
 664                            struct ath9k_channel *ichan);
 665 void ath_update_chainmask(struct ath_softc *sc, int is_ht);
 666 int ath_set_channel(struct ath_softc *sc, struct ieee80211_hw *hw,
 667                     struct ath9k_channel *hchan);
 668 void ath_radio_enable(struct ath_softc *sc);
 669 void ath_radio_disable(struct ath_softc *sc);
 670
 671 #ifdef CONFIG_PCI
 672 int ath_pci_init(void);
 673 void ath_pci_exit(void);
 674 #else
 675 static inline int ath_pci_init(void) { return 0; };
 676 static inline void ath_pci_exit(void) {};
 677 #endif
 678
 679 #ifdef CONFIG_ATHEROS_AR71XX
 680 int ath_ahb_init(void);
 681 void ath_ahb_exit(void);
 682 #else
 683 static inline int ath_ahb_init(void) { return 0; };
 684 static inline void ath_ahb_exit(void) {};
 685 #endif
 686
 687 static inline void ath9k_ps_wakeup(struct ath_softc *sc)
 688 {
 689         if (atomic_inc_return(&sc->ps_usecount) == 1)
 690                 if (sc->sc_ah->power_mode !=  ATH9K_PM_AWAKE) {
 691                         sc->sc_ah->restore_mode = sc->sc_ah->power_mode;
 692                         ath9k_hw_setpower(sc->sc_ah, ATH9K_PM_AWAKE);
 693                 }
 694 }
 695
 696 static inline void ath9k_ps_restore(struct ath_softc *sc)
 697 {
 698         if (atomic_dec_and_test(&sc->ps_usecount))
 699                 if ((sc->hw->conf.flags & IEEE80211_CONF_PS) &&
 700                     !(sc->sc_flags & SC_OP_WAIT_FOR_BEACON))
 701                         ath9k_hw_setpower(sc->sc_ah,
 702                                           sc->sc_ah->restore_mode);
 703 }
 704
 705
 706 void ath9k_set_bssid_mask(struct ieee80211_hw *hw);
 707 int ath9k_wiphy_add(struct ath_softc *sc);
 708 int ath9k_wiphy_del(struct ath_wiphy *aphy);
 709 void ath9k_tx_status(struct ieee80211_hw *hw, struct sk_buff *skb);
 710 int ath9k_wiphy_pause(struct ath_wiphy *aphy);
 711 int ath9k_wiphy_unpause(struct ath_wiphy *aphy);
 712 int ath9k_wiphy_select(struct ath_wiphy *aphy);
 713 void ath9k_wiphy_set_scheduler(struct ath_softc *sc, unsigned int msec_int);
 714 void ath9k_wiphy_chan_work(struct work_struct *work);
 715 bool ath9k_wiphy_started(struct ath_softc *sc);
 716 void ath9k_wiphy_pause_all_forced(struct ath_softc *sc,
 717                                   struct ath_wiphy *selected);
 718 bool ath9k_wiphy_scanning(struct ath_softc *sc);
 719 void ath9k_wiphy_work(struct work_struct *work);
 720
 721 /*
 722  * Read and write, they both share the same lock. We do this to serialize
 723  * reads and writes on Atheros 802.11n PCI devices only. This is required
 724  * as the FIFO on these devices can only accept sanely 2 requests. After
 725  * that the device goes bananas. Serializing the reads/writes prevents this
 726  * from happening.
 727  */
 728
 729 static inline void ath9k_iowrite32(struct ath_hw *ah, u32 reg_offset, u32 val)
 730 {
 731         if (ah->config.serialize_regmode == SER_REG_MODE_ON) {
 732                 unsigned long flags;
 733                 spin_lock_irqsave(&ah->ah_sc->sc_serial_rw, flags);
 734                 iowrite32(val, ah->ah_sc->mem + reg_offset);
 735                 spin_unlock_irqrestore(&ah->ah_sc->sc_serial_rw, flags);
 736         } else
 737                 iowrite32(val, ah->ah_sc->mem + reg_offset);
 738 }
 739
 740 static inline unsigned int ath9k_ioread32(struct ath_hw *ah, u32 reg_offset)
 741 {
 742         u32 val;
 743         if (ah->config.serialize_regmode == SER_REG_MODE_ON) {
 744                 unsigned long flags;
 745                 spin_lock_irqsave(&ah->ah_sc->sc_serial_rw, flags);
 746                 val = ioread32(ah->ah_sc->mem + reg_offset);
 747                 spin_unlock_irqrestore(&ah->ah_sc->sc_serial_rw, flags);
 748         } else
 749                 val = ioread32(ah->ah_sc->mem + reg_offset);
 750         return val;
 751 }
 752
 753 #endif /* ATH9K_H */