drivers/net/wireless/brcm80211/brcmfmac/sdio_chip.c

   1 /*
   2  * Copyright (c) 2011 Broadcom Corporation
   3  *
   4  * Permission to use, copy, modify, and/or distribute this software for any
   5  * purpose with or without fee is hereby granted, provided that the above
   6  * copyright notice and this permission notice appear in all copies.
   7  *
   8  * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES
   9  * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF
  10  * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR ANY
  11  * SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES
  12  * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN ACTION
  13  * OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF OR IN
  14  * CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE.
  15  */
  16 /* ***** SDIO interface chip backplane handle functions ***** */
  17
  18 #include <linux/types.h>
  19 #include <linux/netdevice.h>
  20 #include <linux/mmc/card.h>
  21 #include <chipcommon.h>
  22 #include <brcm_hw_ids.h>
  23 #include <brcmu_wifi.h>
  24 #include <brcmu_utils.h>
  25 #include "dhd.h"
  26 #include "dhd_dbg.h"
  27 #include "sdio_host.h"
  28 #include "sdio_chip.h"
  29
  30 /* chip core base & ramsize */
  31 /* bcm4329 */
  32 /* SDIO device core, ID 0x829 */
  33 #define BCM4329_CORE_BUS_BASE           0x18011000
  34 /* internal memory core, ID 0x80e */
  35 #define BCM4329_CORE_SOCRAM_BASE        0x18003000
  36 /* ARM Cortex M3 core, ID 0x82a */
  37 #define BCM4329_CORE_ARM_BASE           0x18002000
  38 #define BCM4329_RAMSIZE                 0x48000
  39
  40
  41 /* SB regs */
  42 /* sbidhigh */
  43 #define SBIDH_RC_MASK           0x000f  /* revision code */
  44 #define SBIDH_RCE_MASK          0x7000  /* revision code extension field */
  45 #define SBIDH_RCE_SHIFT         8
  46 #define SBCOREREV(sbidh) \
  47         ((((sbidh) & SBIDH_RCE_MASK) >> SBIDH_RCE_SHIFT) | \
  48           ((sbidh) & SBIDH_RC_MASK))
  49 #define SBIDH_CC_MASK           0x8ff0  /* core code */
  50 #define SBIDH_CC_SHIFT          4
  51 #define SBIDH_VC_MASK           0xffff0000      /* vendor code */
  52 #define SBIDH_VC_SHIFT          16
  53
  54 static int brcmf_sdio_chip_recognition(struct brcmf_sdio_dev *sdiodev,
  55                                        struct chip_info *ci, u32 regs)
  56 {
  57         u32 regdata;
  58
  59         /*
  60          * Get CC core rev
  61          * Chipid is assume to be at offset 0 from regs arg
  62          * For different chiptypes or old sdio hosts w/o chipcommon,
  63          * other ways of recognition should be added here.
  64          */
  65         ci->cccorebase = regs;
  66         regdata = brcmf_sdcard_reg_read(sdiodev,
  67                                 CORE_CC_REG(ci->cccorebase, chipid), 4);
  68         ci->chip = regdata & CID_ID_MASK;
  69         ci->chiprev = (regdata & CID_REV_MASK) >> CID_REV_SHIFT;
  70
  71         brcmf_dbg(INFO, "chipid=0x%x chiprev=%d\n", ci->chip, ci->chiprev);
  72
  73         /* Address of cores for new chips should be added here */
  74         switch (ci->chip) {
  75         case BCM4329_CHIP_ID:
  76                 ci->buscorebase = BCM4329_CORE_BUS_BASE;
  77                 ci->ramcorebase = BCM4329_CORE_SOCRAM_BASE;
  78                 ci->armcorebase = BCM4329_CORE_ARM_BASE;
  79                 ci->ramsize = BCM4329_RAMSIZE;
  80                 break;
  81         default:
  82                 brcmf_dbg(ERROR, "chipid 0x%x is not supported\n", ci->chip);
  83                 return -ENODEV;
  84         }
  85
  86         return 0;
  87 }
  88
  89 static int
  90 brcmf_sdio_chip_buscoreprep(struct brcmf_sdio_dev *sdiodev)
  91 {
  92         int err = 0;
  93         u8 clkval, clkset;
  94
  95         /* Try forcing SDIO core to do ALPAvail request only */
  96         clkset = SBSDIO_FORCE_HW_CLKREQ_OFF | SBSDIO_ALP_AVAIL_REQ;
  97         brcmf_sdcard_cfg_write(sdiodev, SDIO_FUNC_1,
  98                                SBSDIO_FUNC1_CHIPCLKCSR, clkset, &err);
  99         if (err) {
 100                 brcmf_dbg(ERROR, "error writing for HT off\n");
 101                 return err;
 102         }
 103
 104         /* If register supported, wait for ALPAvail and then force ALP */
 105         /* This may take up to 15 milliseconds */
 106         clkval = brcmf_sdcard_cfg_read(sdiodev, SDIO_FUNC_1,
 107                                        SBSDIO_FUNC1_CHIPCLKCSR, NULL);
 108
 109         if ((clkval & ~SBSDIO_AVBITS) != clkset) {
 110                 brcmf_dbg(ERROR, "ChipClkCSR access: wrote 0x%02x read 0x%02x\n",
 111                           clkset, clkval);
 112                 return -EACCES;
 113         }
 114
 115         SPINWAIT(((clkval = brcmf_sdcard_cfg_read(sdiodev, SDIO_FUNC_1,
 116                                 SBSDIO_FUNC1_CHIPCLKCSR, NULL)),
 117                         !SBSDIO_ALPAV(clkval)),
 118                         PMU_MAX_TRANSITION_DLY);
 119         if (!SBSDIO_ALPAV(clkval)) {
 120                 brcmf_dbg(ERROR, "timeout on ALPAV wait, clkval 0x%02x\n",
 121                           clkval);
 122                 return -EBUSY;
 123         }
 124
 125         clkset = SBSDIO_FORCE_HW_CLKREQ_OFF | SBSDIO_FORCE_ALP;
 126         brcmf_sdcard_cfg_write(sdiodev, SDIO_FUNC_1,
 127                                SBSDIO_FUNC1_CHIPCLKCSR, clkset, &err);
 128         udelay(65);
 129
 130         /* Also, disable the extra SDIO pull-ups */
 131         brcmf_sdcard_cfg_write(sdiodev, SDIO_FUNC_1,
 132                                SBSDIO_FUNC1_SDIOPULLUP, 0, NULL);
 133
 134         return 0;
 135 }
 136
 137 static void
 138 brcmf_sdio_chip_buscoresetup(struct brcmf_sdio_dev *sdiodev,
 139                              struct chip_info *ci)
 140 {
 141         u32 regdata;
 142
 143         /* get chipcommon rev */
 144         regdata = brcmf_sdcard_reg_read(sdiodev,
 145                 CORE_SB(ci->cccorebase, sbidhigh), 4);
 146         ci->ccrev = SBCOREREV(regdata);
 147
 148         /* get chipcommon capabilites */
 149         ci->cccaps = brcmf_sdcard_reg_read(sdiodev,
 150                 CORE_CC_REG(ci->cccorebase, capabilities), 4);
 151
 152         /* get pmu caps & rev */
 153         if (ci->cccaps & CC_CAP_PMU) {
 154                 ci->pmucaps = brcmf_sdcard_reg_read(sdiodev,
 155                         CORE_CC_REG(ci->cccorebase, pmucapabilities), 4);
 156                 ci->pmurev = ci->pmucaps & PCAP_REV_MASK;
 157         }
 158
 159         regdata = brcmf_sdcard_reg_read(sdiodev,
 160                                         CORE_SB(ci->buscorebase, sbidhigh), 4);
 161         ci->buscorerev = SBCOREREV(regdata);
 162         ci->buscoretype = (regdata & SBIDH_CC_MASK) >> SBIDH_CC_SHIFT;
 163
 164         brcmf_dbg(INFO, "ccrev=%d, pmurev=%d, buscore rev/type=%d/0x%x\n",
 165                   ci->ccrev, ci->pmurev, ci->buscorerev, ci->buscoretype);
 166 }
 167
 168 int brcmf_sdio_chip_attach(struct brcmf_sdio_dev *sdiodev,
 169                            struct chip_info *ci, u32 regs)
 170 {
 171         int ret = 0;
 172
 173         ret = brcmf_sdio_chip_buscoreprep(sdiodev);
 174         if (ret != 0)
 175                 return ret;
 176
 177         ret = brcmf_sdio_chip_recognition(sdiodev, ci, regs);
 178         if (ret != 0)
 179                 return ret;
 180
 181         brcmf_sdio_chip_buscoresetup(sdiodev, ci);
 182
 183         return ret;
 184 }