drivers/net/wireless/iwlwifi/iwl-agn-tx.c

   1 /******************************************************************************
   2  *
   3  * GPL LICENSE SUMMARY
   4  *
   5  * Copyright(c) 2008 - 2010 Intel Corporation. All rights reserved.
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of version 2 of the GNU General Public License as
   9  * published by the Free Software Foundation.
  10  *
  11  * This program is distributed in the hope that it will be useful, but
  12  * WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  14  * General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA 02110,
  19  * USA
  20  *
  21  * The full GNU General Public License is included in this distribution
  22  * in the file called LICENSE.GPL.
  23  *
  24  * Contact Information:
  25  *  Intel Linux Wireless <ilw@linux.intel.com>
  26  * Intel Corporation, 5200 N.E. Elam Young Parkway, Hillsboro, OR 97124-6497
  27  *
  28  *****************************************************************************/
  29
  30 #include <linux/kernel.h>
  31 #include <linux/module.h>
  32 #include <linux/init.h>
  33 #include <linux/sched.h>
  34
  35 #include "iwl-dev.h"
  36 #include "iwl-core.h"
  37 #include "iwl-sta.h"
  38 #include "iwl-io.h"
  39 #include "iwl-helpers.h"
  40 #include "iwl-agn-hw.h"
  41 #include "iwl-agn.h"
  42
  43 /*
  44  * mac80211 queues, ACs, hardware queues, FIFOs.
  45  *
  46  * Cf. http://wireless.kernel.org/en/developers/Documentation/mac80211/queues
  47  *
  48  * Mac80211 uses the following numbers, which we get as from it
  49  * by way of skb_get_queue_mapping(skb):
  50  *
  51  *      VO      0
  52  *      VI      1
  53  *      BE      2
  54  *      BK      3
  55  *
  56  *
  57  * Regular (not A-MPDU) frames are put into hardware queues corresponding
  58  * to the FIFOs, see comments in iwl-prph.h. Aggregated frames get their
  59  * own queue per aggregation session (RA/TID combination), such queues are
  60  * set up to map into FIFOs too, for which we need an AC->FIFO mapping. In
  61  * order to map frames to the right queue, we also need an AC->hw queue
  62  * mapping. This is implemented here.
  63  *
  64  * Due to the way hw queues are set up (by the hw specific modules like
  65  * iwl-4965.c, iwl-5000.c etc.), the AC->hw queue mapping is the identity
  66  * mapping.
  67  */
  68
  69 static const u8 tid_to_ac[] = {
  70         /* this matches the mac80211 numbers */
  71         2, 3, 3, 2, 1, 1, 0, 0
  72 };
  73
  74 static inline int get_ac_from_tid(u16 tid)
  75 {
  76         if (likely(tid < ARRAY_SIZE(tid_to_ac)))
  77                 return tid_to_ac[tid];
  78
  79         /* no support for TIDs 8-15 yet */
  80         return -EINVAL;
  81 }
  82
  83 static inline int get_fifo_from_tid(struct iwl_rxon_context *ctx, u16 tid)
  84 {
  85         if (likely(tid < ARRAY_SIZE(tid_to_ac)))
  86                 return ctx->ac_to_fifo[tid_to_ac[tid]];
  87
  88         /* no support for TIDs 8-15 yet */
  89         return -EINVAL;
  90 }
  91
  92 /**
  93  * iwlagn_txq_update_byte_cnt_tbl - Set up entry in Tx byte-count array
  94  */
  95 void iwlagn_txq_update_byte_cnt_tbl(struct iwl_priv *priv,
  96                                             struct iwl_tx_queue *txq,
  97                                             u16 byte_cnt)
  98 {
  99         struct iwlagn_scd_bc_tbl *scd_bc_tbl = priv->scd_bc_tbls.addr;
 100         int write_ptr = txq->q.write_ptr;
 101         int txq_id = txq->q.id;
 102         u8 sec_ctl = 0;
 103         u8 sta_id = 0;
 104         u16 len = byte_cnt + IWL_TX_CRC_SIZE + IWL_TX_DELIMITER_SIZE;
 105         __le16 bc_ent;
 106
 107         WARN_ON(len > 0xFFF || write_ptr >= TFD_QUEUE_SIZE_MAX);
 108
 109         if (txq_id != priv->cmd_queue) {
 110                 sta_id = txq->cmd[txq->q.write_ptr]->cmd.tx.sta_id;
 111                 sec_ctl = txq->cmd[txq->q.write_ptr]->cmd.tx.sec_ctl;
 112
 113                 switch (sec_ctl & TX_CMD_SEC_MSK) {
 114                 case TX_CMD_SEC_CCM:
 115                         len += CCMP_MIC_LEN;
 116                         break;
 117                 case TX_CMD_SEC_TKIP:
 118                         len += TKIP_ICV_LEN;
 119                         break;
 120                 case TX_CMD_SEC_WEP:
 121                         len += WEP_IV_LEN + WEP_ICV_LEN;
 122                         break;
 123                 }
 124         }
 125
 126         bc_ent = cpu_to_le16((len & 0xFFF) | (sta_id << 12));
 127
 128         scd_bc_tbl[txq_id].tfd_offset[write_ptr] = bc_ent;
 129
 130         if (write_ptr < TFD_QUEUE_SIZE_BC_DUP)
 131                 scd_bc_tbl[txq_id].
 132                         tfd_offset[TFD_QUEUE_SIZE_MAX + write_ptr] = bc_ent;
 133 }
 134
 135 void iwlagn_txq_inval_byte_cnt_tbl(struct iwl_priv *priv,
 136                                            struct iwl_tx_queue *txq)
 137 {
 138         struct iwlagn_scd_bc_tbl *scd_bc_tbl = priv->scd_bc_tbls.addr;
 139         int txq_id = txq->q.id;
 140         int read_ptr = txq->q.read_ptr;
 141         u8 sta_id = 0;
 142         __le16 bc_ent;
 143
 144         WARN_ON(read_ptr >= TFD_QUEUE_SIZE_MAX);
 145
 146         if (txq_id != priv->cmd_queue)
 147                 sta_id = txq->cmd[read_ptr]->cmd.tx.sta_id;
 148
 149         bc_ent = cpu_to_le16(1 | (sta_id << 12));
 150         scd_bc_tbl[txq_id].tfd_offset[read_ptr] = bc_ent;
 151
 152         if (read_ptr < TFD_QUEUE_SIZE_BC_DUP)
 153                 scd_bc_tbl[txq_id].
 154                         tfd_offset[TFD_QUEUE_SIZE_MAX + read_ptr] = bc_ent;
 155 }
 156
 157 static int iwlagn_tx_queue_set_q2ratid(struct iwl_priv *priv, u16 ra_tid,
 158                                         u16 txq_id)
 159 {
 160         u32 tbl_dw_addr;
 161         u32 tbl_dw;
 162         u16 scd_q2ratid;
 163
 164         scd_q2ratid = ra_tid & IWL_SCD_QUEUE_RA_TID_MAP_RATID_MSK;
 165
 166         tbl_dw_addr = priv->scd_base_addr +
 167                         IWLAGN_SCD_TRANSLATE_TBL_OFFSET_QUEUE(txq_id);
 168
 169         tbl_dw = iwl_read_targ_mem(priv, tbl_dw_addr);
 170
 171         if (txq_id & 0x1)
 172                 tbl_dw = (scd_q2ratid << 16) | (tbl_dw & 0x0000FFFF);
 173         else
 174                 tbl_dw = scd_q2ratid | (tbl_dw & 0xFFFF0000);
 175
 176         iwl_write_targ_mem(priv, tbl_dw_addr, tbl_dw);
 177
 178         return 0;
 179 }
 180
 181 static void iwlagn_tx_queue_stop_scheduler(struct iwl_priv *priv, u16 txq_id)
 182 {
 183         /* Simply stop the queue, but don't change any configuration;
 184          * the SCD_ACT_EN bit is the write-enable mask for the ACTIVE bit. */
 185         iwl_write_prph(priv,
 186                 IWLAGN_SCD_QUEUE_STATUS_BITS(txq_id),
 187                 (0 << IWLAGN_SCD_QUEUE_STTS_REG_POS_ACTIVE)|
 188                 (1 << IWLAGN_SCD_QUEUE_STTS_REG_POS_SCD_ACT_EN));
 189 }
 190
 191 void iwlagn_set_wr_ptrs(struct iwl_priv *priv,
 192                                 int txq_id, u32 index)
 193 {
 194         iwl_write_direct32(priv, HBUS_TARG_WRPTR,
 195                         (index & 0xff) | (txq_id << 8));
 196         iwl_write_prph(priv, IWLAGN_SCD_QUEUE_RDPTR(txq_id), index);
 197 }
 198
 199 void iwlagn_tx_queue_set_status(struct iwl_priv *priv,
 200                                         struct iwl_tx_queue *txq,
 201                                         int tx_fifo_id, int scd_retry)
 202 {
 203         int txq_id = txq->q.id;
 204         int active = test_bit(txq_id, &priv->txq_ctx_active_msk) ? 1 : 0;
 205
 206         iwl_write_prph(priv, IWLAGN_SCD_QUEUE_STATUS_BITS(txq_id),
 207                         (active << IWLAGN_SCD_QUEUE_STTS_REG_POS_ACTIVE) |
 208                         (tx_fifo_id << IWLAGN_SCD_QUEUE_STTS_REG_POS_TXF) |
 209                         (1 << IWLAGN_SCD_QUEUE_STTS_REG_POS_WSL) |
 210                         IWLAGN_SCD_QUEUE_STTS_REG_MSK);
 211
 212         txq->sched_retry = scd_retry;
 213
 214         IWL_DEBUG_INFO(priv, "%s %s Queue %d on FIFO %d\n",
 215                        active ? "Activate" : "Deactivate",
 216                        scd_retry ? "BA" : "AC/CMD", txq_id, tx_fifo_id);
 217 }
 218
 219 int iwlagn_txq_agg_enable(struct iwl_priv *priv, int txq_id,
 220                           int tx_fifo, int sta_id, int tid, u16 ssn_idx)
 221 {
 222         unsigned long flags;
 223         u16 ra_tid;
 224         int ret;
 225
 226         if ((IWLAGN_FIRST_AMPDU_QUEUE > txq_id) ||
 227             (IWLAGN_FIRST_AMPDU_QUEUE + priv->cfg->num_of_ampdu_queues
 228              <= txq_id)) {
 229                 IWL_WARN(priv,
 230                         "queue number out of range: %d, must be %d to %d\n",
 231                         txq_id, IWLAGN_FIRST_AMPDU_QUEUE,
 232                         IWLAGN_FIRST_AMPDU_QUEUE +
 233                         priv->cfg->num_of_ampdu_queues - 1);
 234                 return -EINVAL;
 235         }
 236
 237         ra_tid = BUILD_RAxTID(sta_id, tid);
 238
 239         /* Modify device's station table to Tx this TID */
 240         ret = iwl_sta_tx_modify_enable_tid(priv, sta_id, tid);
 241         if (ret)
 242                 return ret;
 243
 244         spin_lock_irqsave(&priv->lock, flags);
 245
 246         /* Stop this Tx queue before configuring it */
 247         iwlagn_tx_queue_stop_scheduler(priv, txq_id);
 248
 249         /* Map receiver-address / traffic-ID to this queue */
 250         iwlagn_tx_queue_set_q2ratid(priv, ra_tid, txq_id);
 251
 252         /* Set this queue as a chain-building queue */
 253         iwl_set_bits_prph(priv, IWLAGN_SCD_QUEUECHAIN_SEL, (1<<txq_id));
 254
 255         /* enable aggregations for the queue */
 256         iwl_set_bits_prph(priv, IWLAGN_SCD_AGGR_SEL, (1<<txq_id));
 257
 258         /* Place first TFD at index corresponding to start sequence number.
 259          * Assumes that ssn_idx is valid (!= 0xFFF) */
 260         priv->txq[txq_id].q.read_ptr = (ssn_idx & 0xff);
 261         priv->txq[txq_id].q.write_ptr = (ssn_idx & 0xff);
 262         iwlagn_set_wr_ptrs(priv, txq_id, ssn_idx);
 263
 264         /* Set up Tx window size and frame limit for this queue */
 265         iwl_write_targ_mem(priv, priv->scd_base_addr +
 266                         IWLAGN_SCD_CONTEXT_QUEUE_OFFSET(txq_id) +
 267                         sizeof(u32),
 268                         ((SCD_WIN_SIZE <<
 269                         IWLAGN_SCD_QUEUE_CTX_REG2_WIN_SIZE_POS) &
 270                         IWLAGN_SCD_QUEUE_CTX_REG2_WIN_SIZE_MSK) |
 271                         ((SCD_FRAME_LIMIT <<
 272                         IWLAGN_SCD_QUEUE_CTX_REG2_FRAME_LIMIT_POS) &
 273                         IWLAGN_SCD_QUEUE_CTX_REG2_FRAME_LIMIT_MSK));
 274
 275         iwl_set_bits_prph(priv, IWLAGN_SCD_INTERRUPT_MASK, (1 << txq_id));
 276
 277         /* Set up Status area in SRAM, map to Tx DMA/FIFO, activate the queue */
 278         iwlagn_tx_queue_set_status(priv, &priv->txq[txq_id], tx_fifo, 1);
 279
 280         spin_unlock_irqrestore(&priv->lock, flags);
 281
 282         return 0;
 283 }
 284
 285 int iwlagn_txq_agg_disable(struct iwl_priv *priv, u16 txq_id,
 286                            u16 ssn_idx, u8 tx_fifo)
 287 {
 288         if ((IWLAGN_FIRST_AMPDU_QUEUE > txq_id) ||
 289             (IWLAGN_FIRST_AMPDU_QUEUE + priv->cfg->num_of_ampdu_queues
 290              <= txq_id)) {
 291                 IWL_ERR(priv,
 292                         "queue number out of range: %d, must be %d to %d\n",
 293                         txq_id, IWLAGN_FIRST_AMPDU_QUEUE,
 294                         IWLAGN_FIRST_AMPDU_QUEUE +
 295                         priv->cfg->num_of_ampdu_queues - 1);
 296                 return -EINVAL;
 297         }
 298
 299         iwlagn_tx_queue_stop_scheduler(priv, txq_id);
 300
 301         iwl_clear_bits_prph(priv, IWLAGN_SCD_AGGR_SEL, (1 << txq_id));
 302
 303         priv->txq[txq_id].q.read_ptr = (ssn_idx & 0xff);
 304         priv->txq[txq_id].q.write_ptr = (ssn_idx & 0xff);
 305         /* supposes that ssn_idx is valid (!= 0xFFF) */
 306         iwlagn_set_wr_ptrs(priv, txq_id, ssn_idx);
 307
 308         iwl_clear_bits_prph(priv, IWLAGN_SCD_INTERRUPT_MASK, (1 << txq_id));
 309         iwl_txq_ctx_deactivate(priv, txq_id);
 310         iwlagn_tx_queue_set_status(priv, &priv->txq[txq_id], tx_fifo, 0);
 311
 312         return 0;
 313 }
 314
 315 /*
 316  * Activate/Deactivate Tx DMA/FIFO channels according tx fifos mask
 317  * must be called under priv->lock and mac access
 318  */
 319 void iwlagn_txq_set_sched(struct iwl_priv *priv, u32 mask)
 320 {
 321         iwl_write_prph(priv, IWLAGN_SCD_TXFACT, mask);
 322 }
 323
 324 /*
 325  * handle build REPLY_TX command notification.
 326  */
 327 static void iwlagn_tx_cmd_build_basic(struct iwl_priv *priv,
 328                                         struct sk_buff *skb,
 329                                         struct iwl_tx_cmd *tx_cmd,
 330                                         struct ieee80211_tx_info *info,
 331                                         struct ieee80211_hdr *hdr,
 332                                         u8 std_id)
 333 {
 334         __le16 fc = hdr->frame_control;
 335         __le32 tx_flags = tx_cmd->tx_flags;
 336
 337         tx_cmd->stop_time.life_time = TX_CMD_LIFE_TIME_INFINITE;
 338         if (!(info->flags & IEEE80211_TX_CTL_NO_ACK)) {
 339                 tx_flags |= TX_CMD_FLG_ACK_MSK;
 340                 if (ieee80211_is_mgmt(fc))
 341                         tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
 342                 if (ieee80211_is_probe_resp(fc) &&
 343                     !(le16_to_cpu(hdr->seq_ctrl) & 0xf))
 344                         tx_flags |= TX_CMD_FLG_TSF_MSK;
 345         } else {
 346                 tx_flags &= (~TX_CMD_FLG_ACK_MSK);
 347                 tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
 348         }
 349
 350         if (ieee80211_is_back_req(fc))
 351                 tx_flags |= TX_CMD_FLG_ACK_MSK | TX_CMD_FLG_IMM_BA_RSP_MASK;
 352         else if (info->band == IEEE80211_BAND_2GHZ &&
 353                  priv->cfg->advanced_bt_coexist &&
 354                  (ieee80211_is_auth(fc) || ieee80211_is_assoc_req(fc) ||
 355                  ieee80211_is_reassoc_req(fc) ||
 356                  skb->protocol == cpu_to_be16(ETH_P_PAE)))
 357                 tx_flags |= TX_CMD_FLG_IGNORE_BT;
 358
 359
 360         tx_cmd->sta_id = std_id;
 361         if (ieee80211_has_morefrags(fc))
 362                 tx_flags |= TX_CMD_FLG_MORE_FRAG_MSK;
 363
 364         if (ieee80211_is_data_qos(fc)) {
 365                 u8 *qc = ieee80211_get_qos_ctl(hdr);
 366                 tx_cmd->tid_tspec = qc[0] & 0xf;
 367                 tx_flags &= ~TX_CMD_FLG_SEQ_CTL_MSK;
 368         } else {
 369                 tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
 370         }
 371
 372         priv->cfg->ops->utils->tx_cmd_protection(priv, info, fc, &tx_flags);
 373
 374         tx_flags &= ~(TX_CMD_FLG_ANT_SEL_MSK);
 375         if (ieee80211_is_mgmt(fc)) {
 376                 if (ieee80211_is_assoc_req(fc) || ieee80211_is_reassoc_req(fc))
 377                         tx_cmd->timeout.pm_frame_timeout = cpu_to_le16(3);
 378                 else
 379                         tx_cmd->timeout.pm_frame_timeout = cpu_to_le16(2);
 380         } else {
 381                 tx_cmd->timeout.pm_frame_timeout = 0;
 382         }
 383
 384         tx_cmd->driver_txop = 0;
 385         tx_cmd->tx_flags = tx_flags;
 386         tx_cmd->next_frame_len = 0;
 387 }
 388
 389 #define RTS_DFAULT_RETRY_LIMIT          60
 390
 391 static void iwlagn_tx_cmd_build_rate(struct iwl_priv *priv,
 392                               struct iwl_tx_cmd *tx_cmd,
 393                               struct ieee80211_tx_info *info,
 394                               __le16 fc)
 395 {
 396         u32 rate_flags;
 397         int rate_idx;
 398         u8 rts_retry_limit;
 399         u8 data_retry_limit;
 400         u8 rate_plcp;
 401
 402         /* Set retry limit on DATA packets and Probe Responses*/
 403         if (ieee80211_is_probe_resp(fc))
 404                 data_retry_limit = 3;
 405         else
 406                 data_retry_limit = IWLAGN_DEFAULT_TX_RETRY;
 407         tx_cmd->data_retry_limit = data_retry_limit;
 408
 409         /* Set retry limit on RTS packets */
 410         rts_retry_limit = RTS_DFAULT_RETRY_LIMIT;
 411         if (data_retry_limit < rts_retry_limit)
 412                 rts_retry_limit = data_retry_limit;
 413         tx_cmd->rts_retry_limit = rts_retry_limit;
 414
 415         /* DATA packets will use the uCode station table for rate/antenna
 416          * selection */
 417         if (ieee80211_is_data(fc)) {
 418                 tx_cmd->initial_rate_index = 0;
 419                 tx_cmd->tx_flags |= TX_CMD_FLG_STA_RATE_MSK;
 420                 return;
 421         }
 422
 423         /**
 424          * If the current TX rate stored in mac80211 has the MCS bit set, it's
 425          * not really a TX rate.  Thus, we use the lowest supported rate for
 426          * this band.  Also use the lowest supported rate if the stored rate
 427          * index is invalid.
 428          */
 429         rate_idx = info->control.rates[0].idx;
 430         if (info->control.rates[0].flags & IEEE80211_TX_RC_MCS ||
 431                         (rate_idx < 0) || (rate_idx > IWL_RATE_COUNT_LEGACY))
 432                 rate_idx = rate_lowest_index(&priv->bands[info->band],
 433                                 info->control.sta);
 434         /* For 5 GHZ band, remap mac80211 rate indices into driver indices */
 435         if (info->band == IEEE80211_BAND_5GHZ)
 436                 rate_idx += IWL_FIRST_OFDM_RATE;
 437         /* Get PLCP rate for tx_cmd->rate_n_flags */
 438         rate_plcp = iwl_rates[rate_idx].plcp;
 439         /* Zero out flags for this packet */
 440         rate_flags = 0;
 441
 442         /* Set CCK flag as needed */
 443         if ((rate_idx >= IWL_FIRST_CCK_RATE) && (rate_idx <= IWL_LAST_CCK_RATE))
 444                 rate_flags |= RATE_MCS_CCK_MSK;
 445
 446         /* Set up antennas */
 447          if (priv->cfg->advanced_bt_coexist && priv->bt_full_concurrent) {
 448                 /* operated as 1x1 in full concurrency mode */
 449                 priv->mgmt_tx_ant = iwl_toggle_tx_ant(priv, priv->mgmt_tx_ant,
 450                                 first_antenna(priv->hw_params.valid_tx_ant));
 451         } else
 452                 priv->mgmt_tx_ant = iwl_toggle_tx_ant(priv, priv->mgmt_tx_ant,
 453                                               priv->hw_params.valid_tx_ant);
 454         rate_flags |= iwl_ant_idx_to_flags(priv->mgmt_tx_ant);
 455
 456         /* Set the rate in the TX cmd */
 457         tx_cmd->rate_n_flags = iwl_hw_set_rate_n_flags(rate_plcp, rate_flags);
 458 }
 459
 460 static void iwlagn_tx_cmd_build_hwcrypto(struct iwl_priv *priv,
 461                                       struct ieee80211_tx_info *info,
 462                                       struct iwl_tx_cmd *tx_cmd,
 463                                       struct sk_buff *skb_frag,
 464                                       int sta_id)
 465 {
 466         struct ieee80211_key_conf *keyconf = info->control.hw_key;
 467
 468         switch (keyconf->cipher) {
 469         case WLAN_CIPHER_SUITE_CCMP:
 470                 tx_cmd->sec_ctl = TX_CMD_SEC_CCM;
 471                 memcpy(tx_cmd->key, keyconf->key, keyconf->keylen);
 472                 if (info->flags & IEEE80211_TX_CTL_AMPDU)
 473                         tx_cmd->tx_flags |= TX_CMD_FLG_AGG_CCMP_MSK;
 474                 IWL_DEBUG_TX(priv, "tx_cmd with AES hwcrypto\n");
 475                 break;
 476
 477         case WLAN_CIPHER_SUITE_TKIP:
 478                 tx_cmd->sec_ctl = TX_CMD_SEC_TKIP;
 479                 ieee80211_get_tkip_key(keyconf, skb_frag,
 480                         IEEE80211_TKIP_P2_KEY, tx_cmd->key);
 481                 IWL_DEBUG_TX(priv, "tx_cmd with tkip hwcrypto\n");
 482                 break;
 483
 484         case WLAN_CIPHER_SUITE_WEP104:
 485                 tx_cmd->sec_ctl |= TX_CMD_SEC_KEY128;
 486                 /* fall through */
 487         case WLAN_CIPHER_SUITE_WEP40:
 488                 tx_cmd->sec_ctl |= (TX_CMD_SEC_WEP |
 489                         (keyconf->keyidx & TX_CMD_SEC_MSK) << TX_CMD_SEC_SHIFT);
 490
 491                 memcpy(&tx_cmd->key[3], keyconf->key, keyconf->keylen);
 492
 493                 IWL_DEBUG_TX(priv, "Configuring packet for WEP encryption "
 494                              "with key %d\n", keyconf->keyidx);
 495                 break;
 496
 497         default:
 498                 IWL_ERR(priv, "Unknown encode cipher %x\n", keyconf->cipher);
 499                 break;
 500         }
 501 }
 502
 503 /*
 504  * start REPLY_TX command process
 505  */
 506 int iwlagn_tx_skb(struct iwl_priv *priv, struct sk_buff *skb)
 507 {
 508         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *)skb->data;
 509         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
 510         struct ieee80211_sta *sta = info->control.sta;
 511         struct iwl_station_priv *sta_priv = NULL;
 512         struct iwl_tx_queue *txq;
 513         struct iwl_queue *q;
 514         struct iwl_device_cmd *out_cmd;
 515         struct iwl_cmd_meta *out_meta;
 516         struct iwl_tx_cmd *tx_cmd;
 517         struct iwl_rxon_context *ctx = &priv->contexts[IWL_RXON_CTX_BSS];
 518         int swq_id, txq_id;
 519         dma_addr_t phys_addr;
 520         dma_addr_t txcmd_phys;
 521         dma_addr_t scratch_phys;
 522         u16 len, len_org, firstlen, secondlen;
 523         u16 seq_number = 0;
 524         __le16 fc;
 525         u8 hdr_len;
 526         u8 sta_id;
 527         u8 wait_write_ptr = 0;
 528         u8 tid = 0;
 529         u8 *qc = NULL;
 530         unsigned long flags;
 531
 532         if (info->control.vif)
 533                 ctx = iwl_rxon_ctx_from_vif(info->control.vif);
 534
 535         spin_lock_irqsave(&priv->lock, flags);
 536         if (iwl_is_rfkill(priv)) {
 537                 IWL_DEBUG_DROP(priv, "Dropping - RF KILL\n");
 538                 goto drop_unlock;
 539         }
 540
 541         fc = hdr->frame_control;
 542
 543 #ifdef CONFIG_IWLWIFI_DEBUG
 544         if (ieee80211_is_auth(fc))
 545                 IWL_DEBUG_TX(priv, "Sending AUTH frame\n");
 546         else if (ieee80211_is_assoc_req(fc))
 547                 IWL_DEBUG_TX(priv, "Sending ASSOC frame\n");
 548         else if (ieee80211_is_reassoc_req(fc))
 549                 IWL_DEBUG_TX(priv, "Sending REASSOC frame\n");
 550 #endif
 551
 552         hdr_len = ieee80211_hdrlen(fc);
 553
 554         /* Find index into station table for destination station */
 555         sta_id = iwl_sta_id_or_broadcast(priv, ctx, info->control.sta);
 556         if (sta_id == IWL_INVALID_STATION) {
 557                 IWL_DEBUG_DROP(priv, "Dropping - INVALID STATION: %pM\n",
 558                                hdr->addr1);
 559                 goto drop_unlock;
 560         }
 561
 562         IWL_DEBUG_TX(priv, "station Id %d\n", sta_id);
 563
 564         if (sta)
 565                 sta_priv = (void *)sta->drv_priv;
 566
 567         if (sta_priv && sta_priv->asleep) {
 568                 WARN_ON(!(info->flags & IEEE80211_TX_CTL_PSPOLL_RESPONSE));
 569                 /*
 570                  * This sends an asynchronous command to the device,
 571                  * but we can rely on it being processed before the
 572                  * next frame is processed -- and the next frame to
 573                  * this station is the one that will consume this
 574                  * counter.
 575                  * For now set the counter to just 1 since we do not
 576                  * support uAPSD yet.
 577                  */
 578                 iwl_sta_modify_sleep_tx_count(priv, sta_id, 1);
 579         }
 580
 581         /*
 582          * Send this frame after DTIM -- there's a special queue
 583          * reserved for this for contexts that support AP mode.
 584          */
 585         if (info->flags & IEEE80211_TX_CTL_SEND_AFTER_DTIM) {
 586                 txq_id = ctx->mcast_queue;
 587                 /*
 588                  * The microcode will clear the more data
 589                  * bit in the last frame it transmits.
 590                  */
 591                 hdr->frame_control |=
 592                         cpu_to_le16(IEEE80211_FCTL_MOREDATA);
 593         } else
 594                 txq_id = ctx->ac_to_queue[skb_get_queue_mapping(skb)];
 595
 596         /* irqs already disabled/saved above when locking priv->lock */
 597         spin_lock(&priv->sta_lock);
 598
 599         if (ieee80211_is_data_qos(fc)) {
 600                 qc = ieee80211_get_qos_ctl(hdr);
 601                 tid = qc[0] & IEEE80211_QOS_CTL_TID_MASK;
 602                 if (WARN_ON_ONCE(tid >= MAX_TID_COUNT)) {
 603                         spin_unlock(&priv->sta_lock);
 604                         goto drop_unlock;
 605                 }
 606                 seq_number = priv->stations[sta_id].tid[tid].seq_number;
 607                 seq_number &= IEEE80211_SCTL_SEQ;
 608                 hdr->seq_ctrl = hdr->seq_ctrl &
 609                                 cpu_to_le16(IEEE80211_SCTL_FRAG);
 610                 hdr->seq_ctrl |= cpu_to_le16(seq_number);
 611                 seq_number += 0x10;
 612                 /* aggregation is on for this <sta,tid> */
 613                 if (info->flags & IEEE80211_TX_CTL_AMPDU &&
 614                     priv->stations[sta_id].tid[tid].agg.state == IWL_AGG_ON) {
 615                         txq_id = priv->stations[sta_id].tid[tid].agg.txq_id;
 616                 }
 617         }
 618
 619         txq = &priv->txq[txq_id];
 620         swq_id = txq->swq_id;
 621         q = &txq->q;
 622
 623         if (unlikely(iwl_queue_space(q) < q->high_mark)) {
 624                 spin_unlock(&priv->sta_lock);
 625                 goto drop_unlock;
 626         }
 627
 628         if (ieee80211_is_data_qos(fc)) {
 629                 priv->stations[sta_id].tid[tid].tfds_in_queue++;
 630                 if (!ieee80211_has_morefrags(fc))
 631                         priv->stations[sta_id].tid[tid].seq_number = seq_number;
 632         }
 633
 634         spin_unlock(&priv->sta_lock);
 635
 636         /* Set up driver data for this TFD */
 637         memset(&(txq->txb[q->write_ptr]), 0, sizeof(struct iwl_tx_info));
 638         txq->txb[q->write_ptr].skb = skb;
 639         txq->txb[q->write_ptr].ctx = ctx;
 640
 641         /* Set up first empty entry in queue's array of Tx/cmd buffers */
 642         out_cmd = txq->cmd[q->write_ptr];
 643         out_meta = &txq->meta[q->write_ptr];
 644         tx_cmd = &out_cmd->cmd.tx;
 645         memset(&out_cmd->hdr, 0, sizeof(out_cmd->hdr));
 646         memset(tx_cmd, 0, sizeof(struct iwl_tx_cmd));
 647
 648         /*
 649          * Set up the Tx-command (not MAC!) header.
 650          * Store the chosen Tx queue and TFD index within the sequence field;
 651          * after Tx, uCode's Tx response will return this value so driver can
 652          * locate the frame within the tx queue and do post-tx processing.
 653          */
 654         out_cmd->hdr.cmd = REPLY_TX;
 655         out_cmd->hdr.sequence = cpu_to_le16((u16)(QUEUE_TO_SEQ(txq_id) |
 656                                 INDEX_TO_SEQ(q->write_ptr)));
 657
 658         /* Copy MAC header from skb into command buffer */
 659         memcpy(tx_cmd->hdr, hdr, hdr_len);
 660
 661
 662         /* Total # bytes to be transmitted */
 663         len = (u16)skb->len;
 664         tx_cmd->len = cpu_to_le16(len);
 665
 666         if (info->control.hw_key)
 667                 iwlagn_tx_cmd_build_hwcrypto(priv, info, tx_cmd, skb, sta_id);
 668
 669         /* TODO need this for burst mode later on */
 670         iwlagn_tx_cmd_build_basic(priv, skb, tx_cmd, info, hdr, sta_id);
 671         iwl_dbg_log_tx_data_frame(priv, len, hdr);
 672
 673         iwlagn_tx_cmd_build_rate(priv, tx_cmd, info, fc);
 674
 675         iwl_update_stats(priv, true, fc, len);
 676         /*
 677          * Use the first empty entry in this queue's command buffer array
 678          * to contain the Tx command and MAC header concatenated together
 679          * (payload data will be in another buffer).
 680          * Size of this varies, due to varying MAC header length.
 681          * If end is not dword aligned, we'll have 2 extra bytes at the end
 682          * of the MAC header (device reads on dword boundaries).
 683          * We'll tell device about this padding later.
 684          */
 685         len = sizeof(struct iwl_tx_cmd) +
 686                 sizeof(struct iwl_cmd_header) + hdr_len;
 687
 688         len_org = len;
 689         firstlen = len = (len + 3) & ~3;
 690
 691         if (len_org != len)
 692                 len_org = 1;
 693         else
 694                 len_org = 0;
 695
 696         /* Tell NIC about any 2-byte padding after MAC header */
 697         if (len_org)
 698                 tx_cmd->tx_flags |= TX_CMD_FLG_MH_PAD_MSK;
 699
 700         /* Physical address of this Tx command's header (not MAC header!),
 701          * within command buffer array. */
 702         txcmd_phys = pci_map_single(priv->pci_dev,
 703                                     &out_cmd->hdr, len,
 704                                     PCI_DMA_BIDIRECTIONAL);
 705         dma_unmap_addr_set(out_meta, mapping, txcmd_phys);
 706         dma_unmap_len_set(out_meta, len, len);
 707         /* Add buffer containing Tx command and MAC(!) header to TFD's
 708          * first entry */
 709         priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
 710                                                    txcmd_phys, len, 1, 0);
 711
 712         if (!ieee80211_has_morefrags(hdr->frame_control)) {
 713                 txq->need_update = 1;
 714         } else {
 715                 wait_write_ptr = 1;
 716                 txq->need_update = 0;
 717         }
 718
 719         /* Set up TFD's 2nd entry to point directly to remainder of skb,
 720          * if any (802.11 null frames have no payload). */
 721         secondlen = len = skb->len - hdr_len;
 722         if (len) {
 723                 phys_addr = pci_map_single(priv->pci_dev, skb->data + hdr_len,
 724                                            len, PCI_DMA_TODEVICE);
 725                 priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
 726                                                            phys_addr, len,
 727                                                            0, 0);
 728         }
 729
 730         scratch_phys = txcmd_phys + sizeof(struct iwl_cmd_header) +
 731                                 offsetof(struct iwl_tx_cmd, scratch);
 732
 733         len = sizeof(struct iwl_tx_cmd) +
 734                 sizeof(struct iwl_cmd_header) + hdr_len;
 735         /* take back ownership of DMA buffer to enable update */
 736         pci_dma_sync_single_for_cpu(priv->pci_dev, txcmd_phys,
 737                                     len, PCI_DMA_BIDIRECTIONAL);
 738         tx_cmd->dram_lsb_ptr = cpu_to_le32(scratch_phys);
 739         tx_cmd->dram_msb_ptr = iwl_get_dma_hi_addr(scratch_phys);
 740
 741         IWL_DEBUG_TX(priv, "sequence nr = 0X%x\n",
 742                      le16_to_cpu(out_cmd->hdr.sequence));
 743         IWL_DEBUG_TX(priv, "tx_flags = 0X%x\n", le32_to_cpu(tx_cmd->tx_flags));
 744         iwl_print_hex_dump(priv, IWL_DL_TX, (u8 *)tx_cmd, sizeof(*tx_cmd));
 745         iwl_print_hex_dump(priv, IWL_DL_TX, (u8 *)tx_cmd->hdr, hdr_len);
 746
 747         /* Set up entry for this TFD in Tx byte-count array */
 748         if (info->flags & IEEE80211_TX_CTL_AMPDU)
 749                 priv->cfg->ops->lib->txq_update_byte_cnt_tbl(priv, txq,
 750                                                      le16_to_cpu(tx_cmd->len));
 751
 752         pci_dma_sync_single_for_device(priv->pci_dev, txcmd_phys,
 753                                        len, PCI_DMA_BIDIRECTIONAL);
 754
 755         trace_iwlwifi_dev_tx(priv,
 756                              &((struct iwl_tfd *)txq->tfds)[txq->q.write_ptr],
 757                              sizeof(struct iwl_tfd),
 758                              &out_cmd->hdr, firstlen,
 759                              skb->data + hdr_len, secondlen);
 760
 761         /* Tell device the write index *just past* this latest filled TFD */
 762         q->write_ptr = iwl_queue_inc_wrap(q->write_ptr, q->n_bd);
 763         iwl_txq_update_write_ptr(priv, txq);
 764         spin_unlock_irqrestore(&priv->lock, flags);
 765
 766         /*
 767          * At this point the frame is "transmitted" successfully
 768          * and we will get a TX status notification eventually,
 769          * regardless of the value of ret. "ret" only indicates
 770          * whether or not we should update the write pointer.
 771          */
 772
 773         /* avoid atomic ops if it isn't an associated client */
 774         if (sta_priv && sta_priv->client)
 775                 atomic_inc(&sta_priv->pending_frames);
 776
 777         if ((iwl_queue_space(q) < q->high_mark) && priv->mac80211_registered) {
 778                 if (wait_write_ptr) {
 779                         spin_lock_irqsave(&priv->lock, flags);
 780                         txq->need_update = 1;
 781                         iwl_txq_update_write_ptr(priv, txq);
 782                         spin_unlock_irqrestore(&priv->lock, flags);
 783                 } else {
 784                         iwl_stop_queue(priv, txq->swq_id);
 785                 }
 786         }
 787
 788         return 0;
 789
 790 drop_unlock:
 791         spin_unlock_irqrestore(&priv->lock, flags);
 792         return -1;
 793 }
 794
 795 static inline int iwlagn_alloc_dma_ptr(struct iwl_priv *priv,
 796                                     struct iwl_dma_ptr *ptr, size_t size)
 797 {
 798         ptr->addr = dma_alloc_coherent(&priv->pci_dev->dev, size, &ptr->dma,
 799                                        GFP_KERNEL);
 800         if (!ptr->addr)
 801                 return -ENOMEM;
 802         ptr->size = size;
 803         return 0;
 804 }
 805
 806 static inline void iwlagn_free_dma_ptr(struct iwl_priv *priv,
 807                                     struct iwl_dma_ptr *ptr)
 808 {
 809         if (unlikely(!ptr->addr))
 810                 return;
 811
 812         dma_free_coherent(&priv->pci_dev->dev, ptr->size, ptr->addr, ptr->dma);
 813         memset(ptr, 0, sizeof(*ptr));
 814 }
 815
 816 /**
 817  * iwlagn_hw_txq_ctx_free - Free TXQ Context
 818  *
 819  * Destroy all TX DMA queues and structures
 820  */
 821 void iwlagn_hw_txq_ctx_free(struct iwl_priv *priv)
 822 {
 823         int txq_id;
 824
 825         /* Tx queues */
 826         if (priv->txq) {
 827                 for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++)
 828                         if (txq_id == priv->cmd_queue)
 829                                 iwl_cmd_queue_free(priv);
 830                         else
 831                                 iwl_tx_queue_free(priv, txq_id);
 832         }
 833         iwlagn_free_dma_ptr(priv, &priv->kw);
 834
 835         iwlagn_free_dma_ptr(priv, &priv->scd_bc_tbls);
 836
 837         /* free tx queue structure */
 838         iwl_free_txq_mem(priv);
 839 }
 840
 841 /**
 842  * iwlagn_txq_ctx_alloc - allocate TX queue context
 843  * Allocate all Tx DMA structures and initialize them
 844  *
 845  * @param priv
 846  * @return error code
 847  */
 848 int iwlagn_txq_ctx_alloc(struct iwl_priv *priv)
 849 {
 850         int ret;
 851         int txq_id, slots_num;
 852         unsigned long flags;
 853
 854         /* Free all tx/cmd queues and keep-warm buffer */
 855         iwlagn_hw_txq_ctx_free(priv);
 856
 857         ret = iwlagn_alloc_dma_ptr(priv, &priv->scd_bc_tbls,
 858                                 priv->hw_params.scd_bc_tbls_size);
 859         if (ret) {
 860                 IWL_ERR(priv, "Scheduler BC Table allocation failed\n");
 861                 goto error_bc_tbls;
 862         }
 863         /* Alloc keep-warm buffer */
 864         ret = iwlagn_alloc_dma_ptr(priv, &priv->kw, IWL_KW_SIZE);
 865         if (ret) {
 866                 IWL_ERR(priv, "Keep Warm allocation failed\n");
 867                 goto error_kw;
 868         }
 869
 870         /* allocate tx queue structure */
 871         ret = iwl_alloc_txq_mem(priv);
 872         if (ret)
 873                 goto error;
 874
 875         spin_lock_irqsave(&priv->lock, flags);
 876
 877         /* Turn off all Tx DMA fifos */
 878         priv->cfg->ops->lib->txq_set_sched(priv, 0);
 879
 880         /* Tell NIC where to find the "keep warm" buffer */
 881         iwl_write_direct32(priv, FH_KW_MEM_ADDR_REG, priv->kw.dma >> 4);
 882
 883         spin_unlock_irqrestore(&priv->lock, flags);
 884
 885         /* Alloc and init all Tx queues, including the command queue (#4/#9) */
 886         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++) {
 887                 slots_num = (txq_id == priv->cmd_queue) ?
 888                                         TFD_CMD_SLOTS : TFD_TX_CMD_SLOTS;
 889                 ret = iwl_tx_queue_init(priv, &priv->txq[txq_id], slots_num,
 890                                        txq_id);
 891                 if (ret) {
 892                         IWL_ERR(priv, "Tx %d queue init failed\n", txq_id);
 893                         goto error;
 894                 }
 895         }
 896
 897         return ret;
 898
 899  error:
 900         iwlagn_hw_txq_ctx_free(priv);
 901         iwlagn_free_dma_ptr(priv, &priv->kw);
 902  error_kw:
 903         iwlagn_free_dma_ptr(priv, &priv->scd_bc_tbls);
 904  error_bc_tbls:
 905         return ret;
 906 }
 907
 908 void iwlagn_txq_ctx_reset(struct iwl_priv *priv)
 909 {
 910         int txq_id, slots_num;
 911         unsigned long flags;
 912
 913         spin_lock_irqsave(&priv->lock, flags);
 914
 915         /* Turn off all Tx DMA fifos */
 916         priv->cfg->ops->lib->txq_set_sched(priv, 0);
 917
 918         /* Tell NIC where to find the "keep warm" buffer */
 919         iwl_write_direct32(priv, FH_KW_MEM_ADDR_REG, priv->kw.dma >> 4);
 920
 921         spin_unlock_irqrestore(&priv->lock, flags);
 922
 923         /* Alloc and init all Tx queues, including the command queue (#4) */
 924         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++) {
 925                 slots_num = txq_id == priv->cmd_queue ?
 926                             TFD_CMD_SLOTS : TFD_TX_CMD_SLOTS;
 927                 iwl_tx_queue_reset(priv, &priv->txq[txq_id], slots_num, txq_id);
 928         }
 929 }
 930
 931 /**
 932  * iwlagn_txq_ctx_stop - Stop all Tx DMA channels
 933  */
 934 void iwlagn_txq_ctx_stop(struct iwl_priv *priv)
 935 {
 936         int ch;
 937         unsigned long flags;
 938
 939         /* Turn off all Tx DMA fifos */
 940         spin_lock_irqsave(&priv->lock, flags);
 941
 942         priv->cfg->ops->lib->txq_set_sched(priv, 0);
 943
 944         /* Stop each Tx DMA channel, and wait for it to be idle */
 945         for (ch = 0; ch < priv->hw_params.dma_chnl_num; ch++) {
 946                 iwl_write_direct32(priv, FH_TCSR_CHNL_TX_CONFIG_REG(ch), 0x0);
 947                 if (iwl_poll_direct_bit(priv, FH_TSSR_TX_STATUS_REG,
 948                                     FH_TSSR_TX_STATUS_REG_MSK_CHNL_IDLE(ch),
 949                                     1000))
 950                         IWL_ERR(priv, "Failing on timeout while stopping"
 951                             " DMA channel %d [0x%08x]", ch,
 952                             iwl_read_direct32(priv, FH_TSSR_TX_STATUS_REG));
 953         }
 954         spin_unlock_irqrestore(&priv->lock, flags);
 955 }
 956
 957 /*
 958  * Find first available (lowest unused) Tx Queue, mark it "active".
 959  * Called only when finding queue for aggregation.
 960  * Should never return anything < 7, because they should already
 961  * be in use as EDCA AC (0-3), Command (4), reserved (5, 6)
 962  */
 963 static int iwlagn_txq_ctx_activate_free(struct iwl_priv *priv)
 964 {
 965         int txq_id;
 966
 967         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++)
 968                 if (!test_and_set_bit(txq_id, &priv->txq_ctx_active_msk))
 969                         return txq_id;
 970         return -1;
 971 }
 972
 973 int iwlagn_tx_agg_start(struct iwl_priv *priv, struct ieee80211_vif *vif,
 974                         struct ieee80211_sta *sta, u16 tid, u16 *ssn)
 975 {
 976         int sta_id;
 977         int tx_fifo;
 978         int txq_id;
 979         int ret;
 980         unsigned long flags;
 981         struct iwl_tid_data *tid_data;
 982
 983         tx_fifo = get_fifo_from_tid(iwl_rxon_ctx_from_vif(vif), tid);
 984         if (unlikely(tx_fifo < 0))
 985                 return tx_fifo;
 986
 987         IWL_WARN(priv, "%s on ra = %pM tid = %d\n",
 988                         __func__, sta->addr, tid);
 989
 990         sta_id = iwl_sta_id(sta);
 991         if (sta_id == IWL_INVALID_STATION) {
 992                 IWL_ERR(priv, "Start AGG on invalid station\n");
 993                 return -ENXIO;
 994         }
 995         if (unlikely(tid >= MAX_TID_COUNT))
 996                 return -EINVAL;
 997
 998         if (priv->stations[sta_id].tid[tid].agg.state != IWL_AGG_OFF) {
 999                 IWL_ERR(priv, "Start AGG when state is not IWL_AGG_OFF !\n");
1000                 return -ENXIO;
1001         }
1002
1003         txq_id = iwlagn_txq_ctx_activate_free(priv);
1004         if (txq_id == -1) {
1005                 IWL_ERR(priv, "No free aggregation queue available\n");
1006                 return -ENXIO;
1007         }
1008
1009         spin_lock_irqsave(&priv->sta_lock, flags);
1010         tid_data = &priv->stations[sta_id].tid[tid];
1011         *ssn = SEQ_TO_SN(tid_data->seq_number);
1012         tid_data->agg.txq_id = txq_id;
1013         priv->txq[txq_id].swq_id = iwl_virtual_agg_queue_num(get_ac_from_tid(tid), txq_id);
1014         spin_unlock_irqrestore(&priv->sta_lock, flags);
1015
1016         ret = priv->cfg->ops->lib->txq_agg_enable(priv, txq_id, tx_fifo,
1017                                                   sta_id, tid, *ssn);
1018         if (ret)
1019                 return ret;
1020
1021         spin_lock_irqsave(&priv->sta_lock, flags);
1022         tid_data = &priv->stations[sta_id].tid[tid];
1023         if (tid_data->tfds_in_queue == 0) {
1024                 IWL_DEBUG_HT(priv, "HW queue is empty\n");
1025                 tid_data->agg.state = IWL_AGG_ON;
1026                 ieee80211_start_tx_ba_cb_irqsafe(vif, sta->addr, tid);
1027         } else {
1028                 IWL_DEBUG_HT(priv, "HW queue is NOT empty: %d packets in HW queue\n",
1029                              tid_data->tfds_in_queue);
1030                 tid_data->agg.state = IWL_EMPTYING_HW_QUEUE_ADDBA;
1031         }
1032         spin_unlock_irqrestore(&priv->sta_lock, flags);
1033         return ret;
1034 }
1035
1036 int iwlagn_tx_agg_stop(struct iwl_priv *priv, struct ieee80211_vif *vif,
1037                        struct ieee80211_sta *sta, u16 tid)
1038 {
1039         int tx_fifo_id, txq_id, sta_id, ssn;
1040         struct iwl_tid_data *tid_data;
1041         int write_ptr, read_ptr;
1042         unsigned long flags;
1043
1044         tx_fifo_id = get_fifo_from_tid(iwl_rxon_ctx_from_vif(vif), tid);
1045         if (unlikely(tx_fifo_id < 0))
1046                 return tx_fifo_id;
1047
1048         sta_id = iwl_sta_id(sta);
1049
1050         if (sta_id == IWL_INVALID_STATION) {
1051                 IWL_ERR(priv, "Invalid station for AGG tid %d\n", tid);
1052                 return -ENXIO;
1053         }
1054
1055         spin_lock_irqsave(&priv->sta_lock, flags);
1056
1057         tid_data = &priv->stations[sta_id].tid[tid];
1058         ssn = (tid_data->seq_number & IEEE80211_SCTL_SEQ) >> 4;
1059         txq_id = tid_data->agg.txq_id;
1060
1061         switch (priv->stations[sta_id].tid[tid].agg.state) {
1062         case IWL_EMPTYING_HW_QUEUE_ADDBA:
1063                 /*
1064                  * This can happen if the peer stops aggregation
1065                  * again before we've had a chance to drain the
1066                  * queue we selected previously, i.e. before the
1067                  * session was really started completely.
1068                  */
1069                 IWL_DEBUG_HT(priv, "AGG stop before setup done\n");
1070                 goto turn_off;
1071         case IWL_AGG_ON:
1072                 break;
1073         default:
1074                 IWL_WARN(priv, "Stopping AGG while state not ON or starting\n");
1075         }
1076
1077         write_ptr = priv->txq[txq_id].q.write_ptr;
1078         read_ptr = priv->txq[txq_id].q.read_ptr;
1079
1080         /* The queue is not empty */
1081         if (write_ptr != read_ptr) {
1082                 IWL_DEBUG_HT(priv, "Stopping a non empty AGG HW QUEUE\n");
1083                 priv->stations[sta_id].tid[tid].agg.state =
1084                                 IWL_EMPTYING_HW_QUEUE_DELBA;
1085                 spin_unlock_irqrestore(&priv->sta_lock, flags);
1086                 return 0;
1087         }
1088
1089         IWL_DEBUG_HT(priv, "HW queue is empty\n");
1090  turn_off:
1091         priv->stations[sta_id].tid[tid].agg.state = IWL_AGG_OFF;
1092
1093         /* do not restore/save irqs */
1094         spin_unlock(&priv->sta_lock);
1095         spin_lock(&priv->lock);
1096
1097         /*
1098          * the only reason this call can fail is queue number out of range,
1099          * which can happen if uCode is reloaded and all the station
1100          * information are lost. if it is outside the range, there is no need
1101          * to deactivate the uCode queue, just return "success" to allow
1102          *  mac80211 to clean up it own data.
1103          */
1104         priv->cfg->ops->lib->txq_agg_disable(priv, txq_id, ssn,
1105                                                    tx_fifo_id);
1106         spin_unlock_irqrestore(&priv->lock, flags);
1107
1108         ieee80211_stop_tx_ba_cb_irqsafe(vif, sta->addr, tid);
1109
1110         return 0;
1111 }
1112
1113 int iwlagn_txq_check_empty(struct iwl_priv *priv,
1114                            int sta_id, u8 tid, int txq_id)
1115 {
1116         struct iwl_queue *q = &priv->txq[txq_id].q;
1117         u8 *addr = priv->stations[sta_id].sta.sta.addr;
1118         struct iwl_tid_data *tid_data = &priv->stations[sta_id].tid[tid];
1119         struct iwl_rxon_context *ctx;
1120
1121         ctx = &priv->contexts[priv->stations[sta_id].ctxid];
1122
1123         lockdep_assert_held(&priv->sta_lock);
1124
1125         switch (priv->stations[sta_id].tid[tid].agg.state) {
1126         case IWL_EMPTYING_HW_QUEUE_DELBA:
1127                 /* We are reclaiming the last packet of the */
1128                 /* aggregated HW queue */
1129                 if ((txq_id  == tid_data->agg.txq_id) &&
1130                     (q->read_ptr == q->write_ptr)) {
1131                         u16 ssn = SEQ_TO_SN(tid_data->seq_number);
1132                         int tx_fifo = get_fifo_from_tid(ctx, tid);
1133                         IWL_DEBUG_HT(priv, "HW queue empty: continue DELBA flow\n");
1134                         priv->cfg->ops->lib->txq_agg_disable(priv, txq_id,
1135                                                              ssn, tx_fifo);
1136                         tid_data->agg.state = IWL_AGG_OFF;
1137                         ieee80211_stop_tx_ba_cb_irqsafe(ctx->vif, addr, tid);
1138                 }
1139                 break;
1140         case IWL_EMPTYING_HW_QUEUE_ADDBA:
1141                 /* We are reclaiming the last packet of the queue */
1142                 if (tid_data->tfds_in_queue == 0) {
1143                         IWL_DEBUG_HT(priv, "HW queue empty: continue ADDBA flow\n");
1144                         tid_data->agg.state = IWL_AGG_ON;
1145                         ieee80211_start_tx_ba_cb_irqsafe(ctx->vif, addr, tid);
1146                 }
1147                 break;
1148         }
1149
1150         return 0;
1151 }
1152
1153 static void iwlagn_tx_status(struct iwl_priv *priv, struct iwl_tx_info *tx_info)
1154 {
1155         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *) tx_info->skb->data;
1156         struct ieee80211_sta *sta;
1157         struct iwl_station_priv *sta_priv;
1158
1159         rcu_read_lock();
1160         sta = ieee80211_find_sta(tx_info->ctx->vif, hdr->addr1);
1161         if (sta) {
1162                 sta_priv = (void *)sta->drv_priv;
1163                 /* avoid atomic ops if this isn't a client */
1164                 if (sta_priv->client &&
1165                     atomic_dec_return(&sta_priv->pending_frames) == 0)
1166                         ieee80211_sta_block_awake(priv->hw, sta, false);
1167         }
1168         rcu_read_unlock();
1169
1170         ieee80211_tx_status_irqsafe(priv->hw, tx_info->skb);
1171 }
1172
1173 int iwlagn_tx_queue_reclaim(struct iwl_priv *priv, int txq_id, int index)
1174 {
1175         struct iwl_tx_queue *txq = &priv->txq[txq_id];
1176         struct iwl_queue *q = &txq->q;
1177         struct iwl_tx_info *tx_info;
1178         int nfreed = 0;
1179         struct ieee80211_hdr *hdr;
1180
1181         if ((index >= q->n_bd) || (iwl_queue_used(q, index) == 0)) {
1182                 IWL_ERR(priv, "Read index for DMA queue txq id (%d), index %d, "
1183                           "is out of range [0-%d] %d %d.\n", txq_id,
1184                           index, q->n_bd, q->write_ptr, q->read_ptr);
1185                 return 0;
1186         }
1187
1188         for (index = iwl_queue_inc_wrap(index, q->n_bd);
1189              q->read_ptr != index;
1190              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd)) {
1191
1192                 tx_info = &txq->txb[txq->q.read_ptr];
1193                 iwlagn_tx_status(priv, tx_info);
1194
1195                 hdr = (struct ieee80211_hdr *)tx_info->skb->data;
1196                 if (hdr && ieee80211_is_data_qos(hdr->frame_control))
1197                         nfreed++;
1198                 tx_info->skb = NULL;
1199
1200                 if (priv->cfg->ops->lib->txq_inval_byte_cnt_tbl)
1201                         priv->cfg->ops->lib->txq_inval_byte_cnt_tbl(priv, txq);
1202
1203                 priv->cfg->ops->lib->txq_free_tfd(priv, txq);
1204         }
1205         return nfreed;
1206 }
1207
1208 /**
1209  * iwlagn_tx_status_reply_compressed_ba - Update tx status from block-ack
1210  *
1211  * Go through block-ack's bitmap of ACK'd frames, update driver's record of
1212  * ACK vs. not.  This gets sent to mac80211, then to rate scaling algo.
1213  */
1214 static int iwlagn_tx_status_reply_compressed_ba(struct iwl_priv *priv,
1215                                  struct iwl_ht_agg *agg,
1216                                  struct iwl_compressed_ba_resp *ba_resp)
1217
1218 {
1219         int i, sh, ack;
1220         u16 seq_ctl = le16_to_cpu(ba_resp->seq_ctl);
1221         u16 scd_flow = le16_to_cpu(ba_resp->scd_flow);
1222         u64 bitmap, sent_bitmap;
1223         int successes = 0;
1224         struct ieee80211_tx_info *info;
1225
1226         if (unlikely(!agg->wait_for_ba))  {
1227                 IWL_ERR(priv, "Received BA when not expected\n");
1228                 return -EINVAL;
1229         }
1230
1231         /* Mark that the expected block-ack response arrived */
1232         agg->wait_for_ba = 0;
1233         IWL_DEBUG_TX_REPLY(priv, "BA %d %d\n", agg->start_idx, ba_resp->seq_ctl);
1234
1235         /* Calculate shift to align block-ack bits with our Tx window bits */
1236         sh = agg->start_idx - SEQ_TO_INDEX(seq_ctl >> 4);
1237         if (sh < 0) /* tbw something is wrong with indices */
1238                 sh += 0x100;
1239
1240         /* don't use 64-bit values for now */
1241         bitmap = le64_to_cpu(ba_resp->bitmap) >> sh;
1242
1243         if (agg->frame_count > (64 - sh)) {
1244                 IWL_DEBUG_TX_REPLY(priv, "more frames than bitmap size");
1245                 return -1;
1246         }
1247
1248         /* check for success or failure according to the
1249          * transmitted bitmap and block-ack bitmap */
1250         sent_bitmap = bitmap & agg->bitmap;
1251
1252         /* For each frame attempted in aggregation,
1253          * update driver's record of tx frame's status. */
1254         i = 0;
1255         while (sent_bitmap) {
1256                 ack = sent_bitmap & 1ULL;
1257                 successes += ack;
1258                 IWL_DEBUG_TX_REPLY(priv, "%s ON i=%d idx=%d raw=%d\n",
1259                         ack ? "ACK" : "NACK", i, (agg->start_idx + i) & 0xff,
1260                         agg->start_idx + i);
1261                 sent_bitmap >>= 1;
1262                 ++i;
1263         }
1264
1265         info = IEEE80211_SKB_CB(priv->txq[scd_flow].txb[agg->start_idx].skb);
1266         memset(&info->status, 0, sizeof(info->status));
1267         info->flags |= IEEE80211_TX_STAT_ACK;
1268         info->flags |= IEEE80211_TX_STAT_AMPDU;
1269         info->status.ampdu_ack_len = successes;
1270         info->status.ampdu_len = agg->frame_count;
1271         iwlagn_hwrate_to_tx_control(priv, agg->rate_n_flags, info);
1272
1273         IWL_DEBUG_TX_REPLY(priv, "Bitmap %llx\n", (unsigned long long)bitmap);
1274
1275         return 0;
1276 }
1277
1278 /**
1279  * translate ucode response to mac80211 tx status control values
1280  */
1281 void iwlagn_hwrate_to_tx_control(struct iwl_priv *priv, u32 rate_n_flags,
1282                                   struct ieee80211_tx_info *info)
1283 {
1284         struct ieee80211_tx_rate *r = &info->control.rates[0];
1285
1286         info->antenna_sel_tx =
1287                 ((rate_n_flags & RATE_MCS_ANT_ABC_MSK) >> RATE_MCS_ANT_POS);
1288         if (rate_n_flags & RATE_MCS_HT_MSK)
1289                 r->flags |= IEEE80211_TX_RC_MCS;
1290         if (rate_n_flags & RATE_MCS_GF_MSK)
1291                 r->flags |= IEEE80211_TX_RC_GREEN_FIELD;
1292         if (rate_n_flags & RATE_MCS_HT40_MSK)
1293                 r->flags |= IEEE80211_TX_RC_40_MHZ_WIDTH;
1294         if (rate_n_flags & RATE_MCS_DUP_MSK)
1295                 r->flags |= IEEE80211_TX_RC_DUP_DATA;
1296         if (rate_n_flags & RATE_MCS_SGI_MSK)
1297                 r->flags |= IEEE80211_TX_RC_SHORT_GI;
1298         r->idx = iwlagn_hwrate_to_mac80211_idx(rate_n_flags, info->band);
1299 }
1300
1301 /**
1302  * iwlagn_rx_reply_compressed_ba - Handler for REPLY_COMPRESSED_BA
1303  *
1304  * Handles block-acknowledge notification from device, which reports success
1305  * of frames sent via aggregation.
1306  */
1307 void iwlagn_rx_reply_compressed_ba(struct iwl_priv *priv,
1308                                            struct iwl_rx_mem_buffer *rxb)
1309 {
1310         struct iwl_rx_packet *pkt = rxb_addr(rxb);
1311         struct iwl_compressed_ba_resp *ba_resp = &pkt->u.compressed_ba;
1312         struct iwl_tx_queue *txq = NULL;
1313         struct iwl_ht_agg *agg;
1314         int index;
1315         int sta_id;
1316         int tid;
1317         unsigned long flags;
1318
1319         /* "flow" corresponds to Tx queue */
1320         u16 scd_flow = le16_to_cpu(ba_resp->scd_flow);
1321
1322         /* "ssn" is start of block-ack Tx window, corresponds to index
1323          * (in Tx queue's circular buffer) of first TFD/frame in window */
1324         u16 ba_resp_scd_ssn = le16_to_cpu(ba_resp->scd_ssn);
1325
1326         if (scd_flow >= priv->hw_params.max_txq_num) {
1327                 IWL_ERR(priv,
1328                         "BUG_ON scd_flow is bigger than number of queues\n");
1329                 return;
1330         }
1331
1332         txq = &priv->txq[scd_flow];
1333         sta_id = ba_resp->sta_id;
1334         tid = ba_resp->tid;
1335         agg = &priv->stations[sta_id].tid[tid].agg;
1336         if (unlikely(agg->txq_id != scd_flow)) {
1337                 /*
1338                  * FIXME: this is a uCode bug which need to be addressed,
1339                  * log the information and return for now!
1340                  * since it is possible happen very often and in order
1341                  * not to fill the syslog, don't enable the logging by default
1342                  */
1343                 IWL_DEBUG_TX_REPLY(priv,
1344                         "BA scd_flow %d does not match txq_id %d\n",
1345                         scd_flow, agg->txq_id);
1346                 return;
1347         }
1348
1349         /* Find index just before block-ack window */
1350         index = iwl_queue_dec_wrap(ba_resp_scd_ssn & 0xff, txq->q.n_bd);
1351
1352         spin_lock_irqsave(&priv->sta_lock, flags);
1353
1354         IWL_DEBUG_TX_REPLY(priv, "REPLY_COMPRESSED_BA [%d] Received from %pM, "
1355                            "sta_id = %d\n",
1356                            agg->wait_for_ba,
1357                            (u8 *) &ba_resp->sta_addr_lo32,
1358                            ba_resp->sta_id);
1359         IWL_DEBUG_TX_REPLY(priv, "TID = %d, SeqCtl = %d, bitmap = 0x%llx, scd_flow = "
1360                            "%d, scd_ssn = %d\n",
1361                            ba_resp->tid,
1362                            ba_resp->seq_ctl,
1363                            (unsigned long long)le64_to_cpu(ba_resp->bitmap),
1364                            ba_resp->scd_flow,
1365                            ba_resp->scd_ssn);
1366         IWL_DEBUG_TX_REPLY(priv, "DAT start_idx = %d, bitmap = 0x%llx\n",
1367                            agg->start_idx,
1368                            (unsigned long long)agg->bitmap);
1369
1370         /* Update driver's record of ACK vs. not for each frame in window */
1371         iwlagn_tx_status_reply_compressed_ba(priv, agg, ba_resp);
1372
1373         /* Release all TFDs before the SSN, i.e. all TFDs in front of
1374          * block-ack window (we assume that they've been successfully
1375          * transmitted ... if not, it's too late anyway). */
1376         if (txq->q.read_ptr != (ba_resp_scd_ssn & 0xff)) {
1377                 /* calculate mac80211 ampdu sw queue to wake */
1378                 int freed = iwlagn_tx_queue_reclaim(priv, scd_flow, index);
1379                 iwl_free_tfds_in_queue(priv, sta_id, tid, freed);
1380
1381                 if ((iwl_queue_space(&txq->q) > txq->q.low_mark) &&
1382                     priv->mac80211_registered &&
1383                     (agg->state != IWL_EMPTYING_HW_QUEUE_DELBA))
1384                         iwl_wake_queue(priv, txq->swq_id);
1385
1386                 iwlagn_txq_check_empty(priv, sta_id, tid, scd_flow);
1387         }
1388
1389         spin_unlock_irqrestore(&priv->sta_lock, flags);
1390 }