drivers/pci/quirks.c

   1 /*
   2  *  This file contains work-arounds for many known PCI hardware
   3  *  bugs.  Devices present only on certain architectures (host
   4  *  bridges et cetera) should be handled in arch-specific code.
   5  *
   6  *  Note: any quirks for hotpluggable devices must _NOT_ be declared __init.
   7  *
   8  *  Copyright (c) 1999 Martin Mares <mj@ucw.cz>
   9  *
  10  *  Init/reset quirks for USB host controllers should be in the
  11  *  USB quirks file, where their drivers can access reuse it.
  12  *
  13  *  The bridge optimization stuff has been removed. If you really
  14  *  have a silly BIOS which is unable to set your host bridge right,
  15  *  use the PowerTweak utility (see http://powertweak.sourceforge.net).
  16  */
  17
  18 #include <linux/config.h>
  19 #include <linux/types.h>
  20 #include <linux/kernel.h>
  21 #include <linux/pci.h>
  22 #include <linux/init.h>
  23 #include <linux/delay.h>
  24 #include <linux/acpi.h>
  25 #include "pci.h"
  26
  27 /* Deal with broken BIOS'es that neglect to enable passive release,
  28    which can cause problems in combination with the 82441FX/PPro MTRRs */
  29 static void __devinit quirk_passive_release(struct pci_dev *dev)
  30 {
  31         struct pci_dev *d = NULL;
  32         unsigned char dlc;
  33
  34         /* We have to make sure a particular bit is set in the PIIX3
  35            ISA bridge, so we have to go out and find it. */
  36         while ((d = pci_get_device(PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82371SB_0, d))) {
  37                 pci_read_config_byte(d, 0x82, &dlc);
  38                 if (!(dlc & 1<<1)) {
  39                         printk(KERN_ERR "PCI: PIIX3: Enabling Passive Release on %s\n", pci_name(d));
  40                         dlc |= 1<<1;
  41                         pci_write_config_byte(d, 0x82, dlc);
  42                 }
  43         }
  44 }
  45 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82441,      quirk_passive_release );
  46
  47 /*  The VIA VP2/VP3/MVP3 seem to have some 'features'. There may be a workaround
  48     but VIA don't answer queries. If you happen to have good contacts at VIA
  49     ask them for me please -- Alan
  50
  51     This appears to be BIOS not version dependent. So presumably there is a
  52     chipset level fix */
  53 int isa_dma_bridge_buggy;               /* Exported */
  54
  55 static void __devinit quirk_isa_dma_hangs(struct pci_dev *dev)
  56 {
  57         if (!isa_dma_bridge_buggy) {
  58                 isa_dma_bridge_buggy=1;
  59                 printk(KERN_INFO "Activating ISA DMA hang workarounds.\n");
  60         }
  61 }
  62         /*
  63          * Its not totally clear which chipsets are the problematic ones
  64          * We know 82C586 and 82C596 variants are affected.
  65          */
  66 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_VIA,      PCI_DEVICE_ID_VIA_82C586_0,     quirk_isa_dma_hangs );
  67 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_VIA,      PCI_DEVICE_ID_VIA_82C596,       quirk_isa_dma_hangs );
  68 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82371SB_0,  quirk_isa_dma_hangs );
  69 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_AL,       PCI_DEVICE_ID_AL_M1533,         quirk_isa_dma_hangs );
  70 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_NEC,      PCI_DEVICE_ID_NEC_CBUS_1,       quirk_isa_dma_hangs );
  71 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_NEC,      PCI_DEVICE_ID_NEC_CBUS_2,       quirk_isa_dma_hangs );
  72 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_NEC,      PCI_DEVICE_ID_NEC_CBUS_3,       quirk_isa_dma_hangs );
  73
  74 int pci_pci_problems;
  75
  76 /*
  77  *      Chipsets where PCI->PCI transfers vanish or hang
  78  */
  79 static void __devinit quirk_nopcipci(struct pci_dev *dev)
  80 {
  81         if ((pci_pci_problems & PCIPCI_FAIL)==0) {
  82                 printk(KERN_INFO "Disabling direct PCI/PCI transfers.\n");
  83                 pci_pci_problems |= PCIPCI_FAIL;
  84         }
  85 }
  86 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_SI,       PCI_DEVICE_ID_SI_5597,          quirk_nopcipci );
  87 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_SI,       PCI_DEVICE_ID_SI_496,           quirk_nopcipci );
  88
  89 /*
  90  *      Triton requires workarounds to be used by the drivers
  91  */
  92 static void __devinit quirk_triton(struct pci_dev *dev)
  93 {
  94         if ((pci_pci_problems&PCIPCI_TRITON)==0) {
  95                 printk(KERN_INFO "Limiting direct PCI/PCI transfers.\n");
  96                 pci_pci_problems |= PCIPCI_TRITON;
  97         }
  98 }
  99 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82437,      quirk_triton );
 100 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82437VX,    quirk_triton );
 101 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82439,      quirk_triton );
 102 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82439TX,    quirk_triton );
 103
 104 /*
 105  *      VIA Apollo KT133 needs PCI latency patch
 106  *      Made according to a windows driver based patch by George E. Breese
 107  *      see PCI Latency Adjust on http://www.viahardware.com/download/viatweak.shtm
 108  *      Also see http://www.au-ja.org/review-kt133a-1-en.phtml for
 109  *      the info on which Mr Breese based his work.
 110  *
 111  *      Updated based on further information from the site and also on
 112  *      information provided by VIA
 113  */
 114 static void __devinit quirk_vialatency(struct pci_dev *dev)
 115 {
 116         struct pci_dev *p;
 117         u8 rev;
 118         u8 busarb;
 119         /* Ok we have a potential problem chipset here. Now see if we have
 120            a buggy southbridge */
 121
 122         p = pci_get_device(PCI_VENDOR_ID_VIA, PCI_DEVICE_ID_VIA_82C686, NULL);
 123         if (p!=NULL) {
 124                 pci_read_config_byte(p, PCI_CLASS_REVISION, &rev);
 125                 /* 0x40 - 0x4f == 686B, 0x10 - 0x2f == 686A; thanks Dan Hollis */
 126                 /* Check for buggy part revisions */
 127                 if (rev < 0x40 || rev > 0x42)
 128                         goto exit;
 129         } else {
 130                 p = pci_get_device(PCI_VENDOR_ID_VIA, PCI_DEVICE_ID_VIA_8231, NULL);
 131                 if (p==NULL)    /* No problem parts */
 132                         goto exit;
 133                 pci_read_config_byte(p, PCI_CLASS_REVISION, &rev);
 134                 /* Check for buggy part revisions */
 135                 if (rev < 0x10 || rev > 0x12)
 136                         goto exit;
 137         }
 138
 139         /*
 140          *      Ok we have the problem. Now set the PCI master grant to
 141          *      occur every master grant. The apparent bug is that under high
 142          *      PCI load (quite common in Linux of course) you can get data
 143          *      loss when the CPU is held off the bus for 3 bus master requests
 144          *      This happens to include the IDE controllers....
 145          *
 146          *      VIA only apply this fix when an SB Live! is present but under
 147          *      both Linux and Windows this isnt enough, and we have seen
 148          *      corruption without SB Live! but with things like 3 UDMA IDE
 149          *      controllers. So we ignore that bit of the VIA recommendation..
 150          */
 151
 152         pci_read_config_byte(dev, 0x76, &busarb);
 153         /* Set bit 4 and bi 5 of byte 76 to 0x01
 154            "Master priority rotation on every PCI master grant */
 155         busarb &= ~(1<<5);
 156         busarb |= (1<<4);
 157         pci_write_config_byte(dev, 0x76, busarb);
 158         printk(KERN_INFO "Applying VIA southbridge workaround.\n");
 159 exit:
 160         pci_dev_put(p);
 161 }
 162 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_VIA,      PCI_DEVICE_ID_VIA_8363_0,       quirk_vialatency );
 163 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_VIA,      PCI_DEVICE_ID_VIA_8371_1,       quirk_vialatency );
 164 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_VIA,      PCI_DEVICE_ID_VIA_8361,         quirk_vialatency );
 165
 166 /*
 167  *      VIA Apollo VP3 needs ETBF on BT848/878
 168  */
 169 static void __devinit quirk_viaetbf(struct pci_dev *dev)
 170 {
 171         if ((pci_pci_problems&PCIPCI_VIAETBF)==0) {
 172                 printk(KERN_INFO "Limiting direct PCI/PCI transfers.\n");
 173                 pci_pci_problems |= PCIPCI_VIAETBF;
 174         }
 175 }
 176 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_VIA,      PCI_DEVICE_ID_VIA_82C597_0,     quirk_viaetbf );
 177
 178 static void __devinit quirk_vsfx(struct pci_dev *dev)
 179 {
 180         if ((pci_pci_problems&PCIPCI_VSFX)==0) {
 181                 printk(KERN_INFO "Limiting direct PCI/PCI transfers.\n");
 182                 pci_pci_problems |= PCIPCI_VSFX;
 183         }
 184 }
 185 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_VIA,      PCI_DEVICE_ID_VIA_82C576,       quirk_vsfx );
 186
 187 /*
 188  *      Ali Magik requires workarounds to be used by the drivers
 189  *      that DMA to AGP space. Latency must be set to 0xA and triton
 190  *      workaround applied too
 191  *      [Info kindly provided by ALi]
 192  */
 193 static void __init quirk_alimagik(struct pci_dev *dev)
 194 {
 195         if ((pci_pci_problems&PCIPCI_ALIMAGIK)==0) {
 196                 printk(KERN_INFO "Limiting direct PCI/PCI transfers.\n");
 197                 pci_pci_problems |= PCIPCI_ALIMAGIK|PCIPCI_TRITON;
 198         }
 199 }
 200 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_AL,       PCI_DEVICE_ID_AL_M1647,         quirk_alimagik );
 201 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_AL,       PCI_DEVICE_ID_AL_M1651,         quirk_alimagik );
 202
 203 /*
 204  *      Natoma has some interesting boundary conditions with Zoran stuff
 205  *      at least
 206  */
 207 static void __devinit quirk_natoma(struct pci_dev *dev)
 208 {
 209         if ((pci_pci_problems&PCIPCI_NATOMA)==0) {
 210                 printk(KERN_INFO "Limiting direct PCI/PCI transfers.\n");
 211                 pci_pci_problems |= PCIPCI_NATOMA;
 212         }
 213 }
 214 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82441,      quirk_natoma );
 215 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82443LX_0,  quirk_natoma );
 216 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82443LX_1,  quirk_natoma );
 217 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82443BX_0,  quirk_natoma );
 218 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82443BX_1,  quirk_natoma );
 219 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82443BX_2,  quirk_natoma );
 220
 221 /*
 222  *  This chip can cause PCI parity errors if config register 0xA0 is read
 223  *  while DMAs are occurring.
 224  */
 225 static void __devinit quirk_citrine(struct pci_dev *dev)
 226 {
 227         dev->cfg_size = 0xA0;
 228 }
 229 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_IBM,     PCI_DEVICE_ID_IBM_CITRINE,      quirk_citrine );
 230
 231 /*
 232  *  S3 868 and 968 chips report region size equal to 32M, but they decode 64M.
 233  *  If it's needed, re-allocate the region.
 234  */
 235 static void __devinit quirk_s3_64M(struct pci_dev *dev)
 236 {
 237         struct resource *r = &dev->resource[0];
 238
 239         if ((r->start & 0x3ffffff) || r->end != r->start + 0x3ffffff) {
 240                 r->start = 0;
 241                 r->end = 0x3ffffff;
 242         }
 243 }
 244 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_S3,      PCI_DEVICE_ID_S3_868,           quirk_s3_64M );
 245 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_S3,      PCI_DEVICE_ID_S3_968,           quirk_s3_64M );
 246
 247 static void __devinit quirk_io_region(struct pci_dev *dev, unsigned region,
 248         unsigned size, int nr, const char *name)
 249 {
 250         region &= ~(size-1);
 251         if (region) {
 252                 struct pci_bus_region bus_region;
 253                 struct resource *res = dev->resource + nr;
 254
 255                 res->name = pci_name(dev);
 256                 res->start = region;
 257                 res->end = region + size - 1;
 258                 res->flags = IORESOURCE_IO;
 259
 260                 /* Convert from PCI bus to resource space.  */
 261                 bus_region.start = res->start;
 262                 bus_region.end = res->end;
 263                 pcibios_bus_to_resource(dev, res, &bus_region);
 264
 265                 pci_claim_resource(dev, nr);
 266                 printk("PCI quirk: region %04x-%04x claimed by %s\n", region, region + size - 1, name);
 267         }
 268 }
 269
 270 /*
 271  *      ATI Northbridge setups MCE the processor if you even
 272  *      read somewhere between 0x3b0->0x3bb or read 0x3d3
 273  */
 274 static void __devinit quirk_ati_exploding_mce(struct pci_dev *dev)
 275 {
 276         printk(KERN_INFO "ATI Northbridge, reserving I/O ports 0x3b0 to 0x3bb.\n");
 277         /* Mae rhaid i ni beidio ag edrych ar y lleoliadiau I/O hyn */
 278         request_region(0x3b0, 0x0C, "RadeonIGP");
 279         request_region(0x3d3, 0x01, "RadeonIGP");
 280 }
 281 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_ATI,      PCI_DEVICE_ID_ATI_RS100,   quirk_ati_exploding_mce );
 282
 283 /*
 284  * Let's make the southbridge information explicit instead
 285  * of having to worry about people probing the ACPI areas,
 286  * for example.. (Yes, it happens, and if you read the wrong
 287  * ACPI register it will put the machine to sleep with no
 288  * way of waking it up again. Bummer).
 289  *
 290  * ALI M7101: Two IO regions pointed to by words at
 291  *      0xE0 (64 bytes of ACPI registers)
 292  *      0xE2 (32 bytes of SMB registers)
 293  */
 294 static void __devinit quirk_ali7101_acpi(struct pci_dev *dev)
 295 {
 296         u16 region;
 297
 298         pci_read_config_word(dev, 0xE0, &region);
 299         quirk_io_region(dev, region, 64, PCI_BRIDGE_RESOURCES, "ali7101 ACPI");
 300         pci_read_config_word(dev, 0xE2, &region);
 301         quirk_io_region(dev, region, 32, PCI_BRIDGE_RESOURCES+1, "ali7101 SMB");
 302 }
 303 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_AL,      PCI_DEVICE_ID_AL_M7101,         quirk_ali7101_acpi );
 304
 305 static void piix4_io_quirk(struct pci_dev *dev, const char *name, unsigned int port, unsigned int enable)
 306 {
 307         u32 devres;
 308         u32 mask, size, base;
 309
 310         pci_read_config_dword(dev, port, &devres);
 311         if ((devres & enable) != enable)
 312                 return;
 313         mask = (devres >> 16) & 15;
 314         base = devres & 0xffff;
 315         size = 16;
 316         for (;;) {
 317                 unsigned bit = size >> 1;
 318                 if ((bit & mask) == bit)
 319                         break;
 320                 size = bit;
 321         }
 322         /*
 323          * For now we only print it out. Eventually we'll want to
 324          * reserve it (at least if it's in the 0x1000+ range), but
 325          * let's get enough confirmation reports first.
 326          */
 327         base &= -size;
 328         printk("%s PIO at %04x-%04x\n", name, base, base + size - 1);
 329 }
 330
 331 static void piix4_mem_quirk(struct pci_dev *dev, const char *name, unsigned int port, unsigned int enable)
 332 {
 333         u32 devres;
 334         u32 mask, size, base;
 335
 336         pci_read_config_dword(dev, port, &devres);
 337         if ((devres & enable) != enable)
 338                 return;
 339         base = devres & 0xffff0000;
 340         mask = (devres & 0x3f) << 16;
 341         size = 128 << 16;
 342         for (;;) {
 343                 unsigned bit = size >> 1;
 344                 if ((bit & mask) == bit)
 345                         break;
 346                 size = bit;
 347         }
 348         /*
 349          * For now we only print it out. Eventually we'll want to
 350          * reserve it, but let's get enough confirmation reports first.
 351          */
 352         base &= -size;
 353         printk("%s MMIO at %04x-%04x\n", name, base, base + size - 1);
 354 }
 355
 356 /*
 357  * PIIX4 ACPI: Two IO regions pointed to by longwords at
 358  *      0x40 (64 bytes of ACPI registers)
 359  *      0x90 (16 bytes of SMB registers)
 360  * and a few strange programmable PIIX4 device resources.
 361  */
 362 static void __devinit quirk_piix4_acpi(struct pci_dev *dev)
 363 {
 364         u32 region, res_a;
 365
 366         pci_read_config_dword(dev, 0x40, &region);
 367         quirk_io_region(dev, region, 64, PCI_BRIDGE_RESOURCES, "PIIX4 ACPI");
 368         pci_read_config_dword(dev, 0x90, &region);
 369         quirk_io_region(dev, region, 16, PCI_BRIDGE_RESOURCES+1, "PIIX4 SMB");
 370
 371         /* Device resource A has enables for some of the other ones */
 372         pci_read_config_dword(dev, 0x5c, &res_a);
 373
 374         piix4_io_quirk(dev, "PIIX4 devres B", 0x60, 3 << 21);
 375         piix4_io_quirk(dev, "PIIX4 devres C", 0x64, 3 << 21);
 376
 377         /* Device resource D is just bitfields for static resources */
 378
 379         /* Device 12 enabled? */
 380         if (res_a & (1 << 29)) {
 381                 piix4_io_quirk(dev, "PIIX4 devres E", 0x68, 1 << 20);
 382                 piix4_mem_quirk(dev, "PIIX4 devres F", 0x6c, 1 << 7);
 383         }
 384         /* Device 13 enabled? */
 385         if (res_a & (1 << 30)) {
 386                 piix4_io_quirk(dev, "PIIX4 devres G", 0x70, 1 << 20);
 387                 piix4_mem_quirk(dev, "PIIX4 devres H", 0x74, 1 << 7);
 388         }
 389         piix4_io_quirk(dev, "PIIX4 devres I", 0x78, 1 << 20);
 390         piix4_io_quirk(dev, "PIIX4 devres J", 0x7c, 1 << 20);
 391 }
 392 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82371AB_3,  quirk_piix4_acpi );
 393
 394 /*
 395  * ICH4, ICH4-M, ICH5, ICH5-M ACPI: Three IO regions pointed to by longwords at
 396  *      0x40 (128 bytes of ACPI, GPIO & TCO registers)
 397  *      0x58 (64 bytes of GPIO I/O space)
 398  */
 399 static void __devinit quirk_ich4_lpc_acpi(struct pci_dev *dev)
 400 {
 401         u32 region;
 402
 403         pci_read_config_dword(dev, 0x40, &region);
 404         quirk_io_region(dev, region, 128, PCI_BRIDGE_RESOURCES, "ICH4 ACPI/GPIO/TCO");
 405
 406         pci_read_config_dword(dev, 0x58, &region);
 407         quirk_io_region(dev, region, 64, PCI_BRIDGE_RESOURCES+1, "ICH4 GPIO");
 408 }
 409 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82801AA_0,         quirk_ich4_lpc_acpi );
 410 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82801AB_0,         quirk_ich4_lpc_acpi );
 411 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82801BA_0,         quirk_ich4_lpc_acpi );
 412 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82801BA_10,        quirk_ich4_lpc_acpi );
 413 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82801CA_0,         quirk_ich4_lpc_acpi );
 414 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82801CA_12,        quirk_ich4_lpc_acpi );
 415 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82801DB_0,         quirk_ich4_lpc_acpi );
 416 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82801DB_12,        quirk_ich4_lpc_acpi );
 417 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82801EB_0,         quirk_ich4_lpc_acpi );
 418 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_ESB_1,             quirk_ich4_lpc_acpi );
 419
 420 static void __devinit quirk_ich6_lpc_acpi(struct pci_dev *dev)
 421 {
 422         u32 region;
 423
 424         pci_read_config_dword(dev, 0x40, &region);
 425         quirk_io_region(dev, region, 128, PCI_BRIDGE_RESOURCES, "ICH6 ACPI/GPIO/TCO");
 426
 427         pci_read_config_dword(dev, 0x48, &region);
 428         quirk_io_region(dev, region, 64, PCI_BRIDGE_RESOURCES+1, "ICH6 GPIO");
 429 }
 430 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_ICH6_1, quirk_ich6_lpc_acpi );
 431
 432 /*
 433  * VIA ACPI: One IO region pointed to by longword at
 434  *      0x48 or 0x20 (256 bytes of ACPI registers)
 435  */
 436 static void __devinit quirk_vt82c586_acpi(struct pci_dev *dev)
 437 {
 438         u8 rev;
 439         u32 region;
 440
 441         pci_read_config_byte(dev, PCI_CLASS_REVISION, &rev);
 442         if (rev & 0x10) {
 443                 pci_read_config_dword(dev, 0x48, &region);
 444                 region &= PCI_BASE_ADDRESS_IO_MASK;
 445                 quirk_io_region(dev, region, 256, PCI_BRIDGE_RESOURCES, "vt82c586 ACPI");
 446         }
 447 }
 448 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_VIA,     PCI_DEVICE_ID_VIA_82C586_3,     quirk_vt82c586_acpi );
 449
 450 /*
 451  * VIA VT82C686 ACPI: Three IO region pointed to by (long)words at
 452  *      0x48 (256 bytes of ACPI registers)
 453  *      0x70 (128 bytes of hardware monitoring register)
 454  *      0x90 (16 bytes of SMB registers)
 455  */
 456 static void __devinit quirk_vt82c686_acpi(struct pci_dev *dev)
 457 {
 458         u16 hm;
 459         u32 smb;
 460
 461         quirk_vt82c586_acpi(dev);
 462
 463         pci_read_config_word(dev, 0x70, &hm);
 464         hm &= PCI_BASE_ADDRESS_IO_MASK;
 465         quirk_io_region(dev, hm, 128, PCI_BRIDGE_RESOURCES + 1, "vt82c686 HW-mon");
 466
 467         pci_read_config_dword(dev, 0x90, &smb);
 468         smb &= PCI_BASE_ADDRESS_IO_MASK;
 469         quirk_io_region(dev, smb, 16, PCI_BRIDGE_RESOURCES + 2, "vt82c686 SMB");
 470 }
 471 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_VIA,     PCI_DEVICE_ID_VIA_82C686_4,     quirk_vt82c686_acpi );
 472
 473 /*
 474  * VIA VT8235 ISA Bridge: Two IO regions pointed to by words at
 475  *      0x88 (128 bytes of power management registers)
 476  *      0xd0 (16 bytes of SMB registers)
 477  */
 478 static void __devinit quirk_vt8235_acpi(struct pci_dev *dev)
 479 {
 480         u16 pm, smb;
 481
 482         pci_read_config_word(dev, 0x88, &pm);
 483         pm &= PCI_BASE_ADDRESS_IO_MASK;
 484         quirk_io_region(dev, pm, 128, PCI_BRIDGE_RESOURCES, "vt8235 PM");
 485
 486         pci_read_config_word(dev, 0xd0, &smb);
 487         smb &= PCI_BASE_ADDRESS_IO_MASK;
 488         quirk_io_region(dev, smb, 16, PCI_BRIDGE_RESOURCES + 1, "vt8235 SMB");
 489 }
 490 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_VIA,     PCI_DEVICE_ID_VIA_8235, quirk_vt8235_acpi);
 491
 492
 493 #ifdef CONFIG_X86_IO_APIC
 494
 495 #include <asm/io_apic.h>
 496
 497 /*
 498  * VIA 686A/B: If an IO-APIC is active, we need to route all on-chip
 499  * devices to the external APIC.
 500  *
 501  * TODO: When we have device-specific interrupt routers,
 502  * this code will go away from quirks.
 503  */
 504 static void __devinit quirk_via_ioapic(struct pci_dev *dev)
 505 {
 506         u8 tmp;
 507
 508         if (nr_ioapics < 1)
 509                 tmp = 0;    /* nothing routed to external APIC */
 510         else
 511                 tmp = 0x1f; /* all known bits (4-0) routed to external APIC */
 512
 513         printk(KERN_INFO "PCI: %sbling Via external APIC routing\n",
 514                tmp == 0 ? "Disa" : "Ena");
 515
 516         /* Offset 0x58: External APIC IRQ output control */
 517         pci_write_config_byte (dev, 0x58, tmp);
 518 }
 519 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_VIA,      PCI_DEVICE_ID_VIA_82C686,       quirk_via_ioapic );
 520
 521 /*
 522  * VIA 8237: Some BIOSs don't set the 'Bypass APIC De-Assert Message' Bit.
 523  * This leads to doubled level interrupt rates.
 524  * Set this bit to get rid of cycle wastage.
 525  * Otherwise uncritical.
 526  */
 527 static void __devinit quirk_via_vt8237_bypass_apic_deassert(struct pci_dev *dev)
 528 {
 529         u8 misc_control2;
 530 #define BYPASS_APIC_DEASSERT 8
 531
 532         pci_read_config_byte(dev, 0x5B, &misc_control2);
 533         if (!(misc_control2 & BYPASS_APIC_DEASSERT)) {
 534                 printk(KERN_INFO "PCI: Bypassing VIA 8237 APIC De-Assert Message\n");
 535                 pci_write_config_byte(dev, 0x5B, misc_control2|BYPASS_APIC_DEASSERT);
 536         }
 537 }
 538 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_VIA,      PCI_DEVICE_ID_VIA_8237,         quirk_via_vt8237_bypass_apic_deassert);
 539
 540 /*
 541  * The AMD io apic can hang the box when an apic irq is masked.
 542  * We check all revs >= B0 (yet not in the pre production!) as the bug
 543  * is currently marked NoFix
 544  *
 545  * We have multiple reports of hangs with this chipset that went away with
 546  * noapic specified. For the moment we assume its the errata. We may be wrong
 547  * of course. However the advice is demonstrably good even if so..
 548  */
 549 static void __devinit quirk_amd_ioapic(struct pci_dev *dev)
 550 {
 551         u8 rev;
 552
 553         pci_read_config_byte(dev, PCI_REVISION_ID, &rev);
 554         if (rev >= 0x02) {
 555                 printk(KERN_WARNING "I/O APIC: AMD Errata #22 may be present. In the event of instability try\n");
 556                 printk(KERN_WARNING "        : booting with the \"noapic\" option.\n");
 557         }
 558 }
 559 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_AMD,      PCI_DEVICE_ID_AMD_VIPER_7410,   quirk_amd_ioapic );
 560
 561 static void __init quirk_ioapic_rmw(struct pci_dev *dev)
 562 {
 563         if (dev->devfn == 0 && dev->bus->number == 0)
 564                 sis_apic_bug = 1;
 565 }
 566 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_SI,       PCI_ANY_ID,                     quirk_ioapic_rmw );
 567
 568 int pci_msi_quirk;
 569
 570 #define AMD8131_revA0        0x01
 571 #define AMD8131_revB0        0x11
 572 #define AMD8131_MISC         0x40
 573 #define AMD8131_NIOAMODE_BIT 0
 574 static void __init quirk_amd_8131_ioapic(struct pci_dev *dev)
 575 {
 576         unsigned char revid, tmp;
 577
 578         pci_msi_quirk = 1;
 579         printk(KERN_WARNING "PCI: MSI quirk detected. pci_msi_quirk set.\n");
 580
 581         if (nr_ioapics == 0)
 582                 return;
 583
 584         pci_read_config_byte(dev, PCI_REVISION_ID, &revid);
 585         if (revid == AMD8131_revA0 || revid == AMD8131_revB0) {
 586                 printk(KERN_INFO "Fixing up AMD8131 IOAPIC mode\n");
 587                 pci_read_config_byte( dev, AMD8131_MISC, &tmp);
 588                 tmp &= ~(1 << AMD8131_NIOAMODE_BIT);
 589                 pci_write_config_byte( dev, AMD8131_MISC, tmp);
 590         }
 591 }
 592 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_AMD, PCI_DEVICE_ID_AMD_8131_APIC,         quirk_amd_8131_ioapic );
 593
 594 static void __init quirk_svw_msi(struct pci_dev *dev)
 595 {
 596         pci_msi_quirk = 1;
 597         printk(KERN_WARNING "PCI: MSI quirk detected. pci_msi_quirk set.\n");
 598 }
 599 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_SERVERWORKS, PCI_DEVICE_ID_SERVERWORKS_GCNB_LE, quirk_svw_msi );
 600 #endif /* CONFIG_X86_IO_APIC */
 601
 602
 603 /*
 604  * FIXME: it is questionable that quirk_via_acpi
 605  * is needed.  It shows up as an ISA bridge, and does not
 606  * support the PCI_INTERRUPT_LINE register at all.  Therefore
 607  * it seems like setting the pci_dev's 'irq' to the
 608  * value of the ACPI SCI interrupt is only done for convenience.
 609  *      -jgarzik
 610  */
 611 static void __devinit quirk_via_acpi(struct pci_dev *d)
 612 {
 613         /*
 614          * VIA ACPI device: SCI IRQ line in PCI config byte 0x42
 615          */
 616         u8 irq;
 617         pci_read_config_byte(d, 0x42, &irq);
 618         irq &= 0xf;
 619         if (irq && (irq != 2))
 620                 d->irq = irq;
 621 }
 622 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_VIA,     PCI_DEVICE_ID_VIA_82C586_3,     quirk_via_acpi );
 623 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_VIA,     PCI_DEVICE_ID_VIA_82C686_4,     quirk_via_acpi );
 624
 625 /*
 626  * Via 686A/B:  The PCI_INTERRUPT_LINE register for the on-chip
 627  * devices, USB0/1, AC97, MC97, and ACPI, has an unusual feature:
 628  * when written, it makes an internal connection to the PIC.
 629  * For these devices, this register is defined to be 4 bits wide.
 630  * Normally this is fine.  However for IO-APIC motherboards, or
 631  * non-x86 architectures (yes Via exists on PPC among other places),
 632  * we must mask the PCI_INTERRUPT_LINE value versus 0xf to get
 633  * interrupts delivered properly.
 634  */
 635 static void quirk_via_irq(struct pci_dev *dev)
 636 {
 637         u8 irq, new_irq;
 638
 639         new_irq = dev->irq & 0xf;
 640         pci_read_config_byte(dev, PCI_INTERRUPT_LINE, &irq);
 641         if (new_irq != irq) {
 642                 printk(KERN_INFO "PCI: VIA IRQ fixup for %s, from %d to %d\n",
 643                         pci_name(dev), irq, new_irq);
 644                 udelay(15);     /* unknown if delay really needed */
 645                 pci_write_config_byte(dev, PCI_INTERRUPT_LINE, new_irq);
 646         }
 647 }
 648 DECLARE_PCI_FIXUP_ENABLE(PCI_VENDOR_ID_VIA, PCI_DEVICE_ID_VIA_82C686, quirk_via_irq);
 649 DECLARE_PCI_FIXUP_ENABLE(PCI_VENDOR_ID_VIA, PCI_DEVICE_ID_VIA_82C686_4, quirk_via_irq);
 650 DECLARE_PCI_FIXUP_ENABLE(PCI_VENDOR_ID_VIA, PCI_DEVICE_ID_VIA_82C686_5, quirk_via_irq);
 651
 652 /*
 653  * VIA VT82C598 has its device ID settable and many BIOSes
 654  * set it to the ID of VT82C597 for backward compatibility.
 655  * We need to switch it off to be able to recognize the real
 656  * type of the chip.
 657  */
 658 static void __devinit quirk_vt82c598_id(struct pci_dev *dev)
 659 {
 660         pci_write_config_byte(dev, 0xfc, 0);
 661         pci_read_config_word(dev, PCI_DEVICE_ID, &dev->device);
 662 }
 663 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_VIA,     PCI_DEVICE_ID_VIA_82C597_0,     quirk_vt82c598_id );
 664
 665 /*
 666  * CardBus controllers have a legacy base address that enables them
 667  * to respond as i82365 pcmcia controllers.  We don't want them to
 668  * do this even if the Linux CardBus driver is not loaded, because
 669  * the Linux i82365 driver does not (and should not) handle CardBus.
 670  */
 671 static void __devinit quirk_cardbus_legacy(struct pci_dev *dev)
 672 {
 673         if ((PCI_CLASS_BRIDGE_CARDBUS << 8) ^ dev->class)
 674                 return;
 675         pci_write_config_dword(dev, PCI_CB_LEGACY_MODE_BASE, 0);
 676 }
 677 DECLARE_PCI_FIXUP_FINAL(PCI_ANY_ID, PCI_ANY_ID, quirk_cardbus_legacy);
 678
 679 /*
 680  * Following the PCI ordering rules is optional on the AMD762. I'm not
 681  * sure what the designers were smoking but let's not inhale...
 682  *
 683  * To be fair to AMD, it follows the spec by default, its BIOS people
 684  * who turn it off!
 685  */
 686 static void __devinit quirk_amd_ordering(struct pci_dev *dev)
 687 {
 688         u32 pcic;
 689         pci_read_config_dword(dev, 0x4C, &pcic);
 690         if ((pcic&6)!=6) {
 691                 pcic |= 6;
 692                 printk(KERN_WARNING "BIOS failed to enable PCI standards compliance, fixing this error.\n");
 693                 pci_write_config_dword(dev, 0x4C, pcic);
 694                 pci_read_config_dword(dev, 0x84, &pcic);
 695                 pcic |= (1<<23);        /* Required in this mode */
 696                 pci_write_config_dword(dev, 0x84, pcic);
 697         }
 698 }
 699 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_AMD,      PCI_DEVICE_ID_AMD_FE_GATE_700C, quirk_amd_ordering );
 700
 701 /*
 702  *      DreamWorks provided workaround for Dunord I-3000 problem
 703  *
 704  *      This card decodes and responds to addresses not apparently
 705  *      assigned to it. We force a larger allocation to ensure that
 706  *      nothing gets put too close to it.
 707  */
 708 static void __devinit quirk_dunord ( struct pci_dev * dev )
 709 {
 710         struct resource *r = &dev->resource [1];
 711         r->start = 0;
 712         r->end = 0xffffff;
 713 }
 714 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_DUNORD,  PCI_DEVICE_ID_DUNORD_I3000,     quirk_dunord );
 715
 716 /*
 717  * i82380FB mobile docking controller: its PCI-to-PCI bridge
 718  * is subtractive decoding (transparent), and does indicate this
 719  * in the ProgIf. Unfortunately, the ProgIf value is wrong - 0x80
 720  * instead of 0x01.
 721  */
 722 static void __devinit quirk_transparent_bridge(struct pci_dev *dev)
 723 {
 724         dev->transparent = 1;
 725 }
 726 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82380FB,    quirk_transparent_bridge );
 727 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_TOSHIBA, 0x605,  quirk_transparent_bridge );
 728
 729 /*
 730  * Common misconfiguration of the MediaGX/Geode PCI master that will
 731  * reduce PCI bandwidth from 70MB/s to 25MB/s.  See the GXM/GXLV/GX1
 732  * datasheets found at http://www.national.com/ds/GX for info on what
 733  * these bits do.  <christer@weinigel.se>
 734  */
 735 static void __init quirk_mediagx_master(struct pci_dev *dev)
 736 {
 737         u8 reg;
 738         pci_read_config_byte(dev, 0x41, &reg);
 739         if (reg & 2) {
 740                 reg &= ~2;
 741                 printk(KERN_INFO "PCI: Fixup for MediaGX/Geode Slave Disconnect Boundary (0x41=0x%02x)\n", reg);
 742                 pci_write_config_byte(dev, 0x41, reg);
 743         }
 744 }
 745 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_CYRIX,    PCI_DEVICE_ID_CYRIX_PCI_MASTER, quirk_mediagx_master );
 746
 747 /*
 748  * As per PCI spec, ignore base address registers 0-3 of the IDE controllers
 749  * running in Compatible mode (bits 0 and 2 in the ProgIf for primary and
 750  * secondary channels respectively). If the device reports Compatible mode
 751  * but does use BAR0-3 for address decoding, we assume that firmware has
 752  * programmed these BARs with standard values (0x1f0,0x3f4 and 0x170,0x374).
 753  * Exceptions (if they exist) must be handled in chip/architecture specific
 754  * fixups.
 755  *
 756  * Note: for non x86 people. You may need an arch specific quirk to handle
 757  * moving IDE devices to native mode as well. Some plug in card devices power
 758  * up in compatible mode and assume the BIOS will adjust them.
 759  *
 760  * Q: should we load the 0x1f0,0x3f4 into the registers or zap them as
 761  * we do now ? We don't want is pci_enable_device to come along
 762  * and assign new resources. Both approaches work for that.
 763  */
 764 static void __devinit quirk_ide_bases(struct pci_dev *dev)
 765 {
 766        struct resource *res;
 767        int first_bar = 2, last_bar = 0;
 768
 769        if ((dev->class >> 8) != PCI_CLASS_STORAGE_IDE)
 770                return;
 771
 772        res = &dev->resource[0];
 773
 774        /* primary channel: ProgIf bit 0, BAR0, BAR1 */
 775        if (!(dev->class & 1) && (res[0].flags || res[1].flags)) {
 776                res[0].start = res[0].end = res[0].flags = 0;
 777                res[1].start = res[1].end = res[1].flags = 0;
 778                first_bar = 0;
 779                last_bar = 1;
 780        }
 781
 782        /* secondary channel: ProgIf bit 2, BAR2, BAR3 */
 783        if (!(dev->class & 4) && (res[2].flags || res[3].flags)) {
 784                res[2].start = res[2].end = res[2].flags = 0;
 785                res[3].start = res[3].end = res[3].flags = 0;
 786                last_bar = 3;
 787        }
 788
 789        if (!last_bar)
 790                return;
 791
 792        printk(KERN_INFO "PCI: Ignoring BAR%d-%d of IDE controller %s\n",
 793               first_bar, last_bar, pci_name(dev));
 794 }
 795 DECLARE_PCI_FIXUP_HEADER(PCI_ANY_ID, PCI_ANY_ID, quirk_ide_bases);
 796
 797 /*
 798  *      Ensure C0 rev restreaming is off. This is normally done by
 799  *      the BIOS but in the odd case it is not the results are corruption
 800  *      hence the presence of a Linux check
 801  */
 802 static void __init quirk_disable_pxb(struct pci_dev *pdev)
 803 {
 804         u16 config;
 805         u8 rev;
 806
 807         pci_read_config_byte(pdev, PCI_REVISION_ID, &rev);
 808         if (rev != 0x04)                /* Only C0 requires this */
 809                 return;
 810         pci_read_config_word(pdev, 0x40, &config);
 811         if (config & (1<<6)) {
 812                 config &= ~(1<<6);
 813                 pci_write_config_word(pdev, 0x40, config);
 814                 printk(KERN_INFO "PCI: C0 revision 450NX. Disabling PCI restreaming.\n");
 815         }
 816 }
 817 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_82454NX,    quirk_disable_pxb );
 818
 819
 820 /*
 821  *      Serverworks CSB5 IDE does not fully support native mode
 822  */
 823 static void __devinit quirk_svwks_csb5ide(struct pci_dev *pdev)
 824 {
 825         u8 prog;
 826         pci_read_config_byte(pdev, PCI_CLASS_PROG, &prog);
 827         if (prog & 5) {
 828                 prog &= ~5;
 829                 pdev->class &= ~5;
 830                 pci_write_config_byte(pdev, PCI_CLASS_PROG, prog);
 831                 /* need to re-assign BARs for compat mode */
 832                 quirk_ide_bases(pdev);
 833         }
 834 }
 835 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_SERVERWORKS, PCI_DEVICE_ID_SERVERWORKS_CSB5IDE, quirk_svwks_csb5ide );
 836
 837 /*
 838  *      Intel 82801CAM ICH3-M datasheet says IDE modes must be the same
 839  */
 840 static void __init quirk_ide_samemode(struct pci_dev *pdev)
 841 {
 842         u8 prog;
 843
 844         pci_read_config_byte(pdev, PCI_CLASS_PROG, &prog);
 845
 846         if (((prog & 1) && !(prog & 4)) || ((prog & 4) && !(prog & 1))) {
 847                 printk(KERN_INFO "PCI: IDE mode mismatch; forcing legacy mode\n");
 848                 prog &= ~5;
 849                 pdev->class &= ~5;
 850                 pci_write_config_byte(pdev, PCI_CLASS_PROG, prog);
 851                 /* need to re-assign BARs for compat mode */
 852                 quirk_ide_bases(pdev);
 853         }
 854 }
 855 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82801CA_10, quirk_ide_samemode);
 856
 857 /* This was originally an Alpha specific thing, but it really fits here.
 858  * The i82375 PCI/EISA bridge appears as non-classified. Fix that.
 859  */
 860 static void __init quirk_eisa_bridge(struct pci_dev *dev)
 861 {
 862         dev->class = PCI_CLASS_BRIDGE_EISA << 8;
 863 }
 864 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82375,      quirk_eisa_bridge );
 865
 866 #ifndef CONFIG_ACPI_SLEEP
 867 /*
 868  * On ASUS P4B boards, the SMBus PCI Device within the ICH2/4 southbridge
 869  * is not activated. The myth is that Asus said that they do not want the
 870  * users to be irritated by just another PCI Device in the Win98 device
 871  * manager. (see the file prog/hotplug/README.p4b in the lm_sensors
 872  * package 2.7.0 for details)
 873  *
 874  * The SMBus PCI Device can be activated by setting a bit in the ICH LPC
 875  * bridge. Unfortunately, this device has no subvendor/subdevice ID. So it
 876  * becomes necessary to do this tweak in two steps -- I've chosen the Host
 877  * bridge as trigger.
 878  *
 879  * Actually, leaving it unhidden and not redoing the quirk over suspend2ram
 880  * will cause thermal management to break down, and causing machine to
 881  * overheat.
 882  */
 883 static int __initdata asus_hides_smbus;
 884
 885 static void __init asus_hides_smbus_hostbridge(struct pci_dev *dev)
 886 {
 887         if (unlikely(dev->subsystem_vendor == PCI_VENDOR_ID_ASUSTEK)) {
 888                 if (dev->device == PCI_DEVICE_ID_INTEL_82845_HB)
 889                         switch(dev->subsystem_device) {
 890                         case 0x8025: /* P4B-LX */
 891                         case 0x8070: /* P4B */
 892                         case 0x8088: /* P4B533 */
 893                         case 0x1626: /* L3C notebook */
 894                                 asus_hides_smbus = 1;
 895                         }
 896                 if (dev->device == PCI_DEVICE_ID_INTEL_82845G_HB)
 897                         switch(dev->subsystem_device) {
 898                         case 0x80b1: /* P4GE-V */
 899                         case 0x80b2: /* P4PE */
 900                         case 0x8093: /* P4B533-V */
 901                                 asus_hides_smbus = 1;
 902                         }
 903                 if (dev->device == PCI_DEVICE_ID_INTEL_82850_HB)
 904                         switch(dev->subsystem_device) {
 905                         case 0x8030: /* P4T533 */
 906                                 asus_hides_smbus = 1;
 907                         }
 908                 if (dev->device == PCI_DEVICE_ID_INTEL_7205_0)
 909                         switch (dev->subsystem_device) {
 910                         case 0x8070: /* P4G8X Deluxe */
 911                                 asus_hides_smbus = 1;
 912                         }
 913                 if (dev->device == PCI_DEVICE_ID_INTEL_82855GM_HB)
 914                         switch (dev->subsystem_device) {
 915                         case 0x1751: /* M2N notebook */
 916                         case 0x1821: /* M5N notebook */
 917                                 asus_hides_smbus = 1;
 918                         }
 919                 if (dev->device == PCI_DEVICE_ID_INTEL_82855PM_HB)
 920                         switch (dev->subsystem_device) {
 921                         case 0x184b: /* W1N notebook */
 922                         case 0x186a: /* M6Ne notebook */
 923                                 asus_hides_smbus = 1;
 924                         }
 925                 if (dev->device == PCI_DEVICE_ID_INTEL_82915GM_HB) {
 926                         switch (dev->subsystem_device) {
 927                         case 0x1882: /* M6V notebook */
 928                                 asus_hides_smbus = 1;
 929                         }
 930                 }
 931         } else if (unlikely(dev->subsystem_vendor == PCI_VENDOR_ID_HP)) {
 932                 if (dev->device ==  PCI_DEVICE_ID_INTEL_82855PM_HB)
 933                         switch(dev->subsystem_device) {
 934                         case 0x088C: /* HP Compaq nc8000 */
 935                         case 0x0890: /* HP Compaq nc6000 */
 936                                 asus_hides_smbus = 1;
 937                         }
 938                 if (dev->device == PCI_DEVICE_ID_INTEL_82865_HB)
 939                         switch (dev->subsystem_device) {
 940                         case 0x12bc: /* HP D330L */
 941                         case 0x12bd: /* HP D530 */
 942                                 asus_hides_smbus = 1;
 943                         }
 944         } else if (unlikely(dev->subsystem_vendor == PCI_VENDOR_ID_TOSHIBA)) {
 945                 if (dev->device == PCI_DEVICE_ID_INTEL_82855GM_HB)
 946                         switch(dev->subsystem_device) {
 947                         case 0x0001: /* Toshiba Satellite A40 */
 948                                 asus_hides_smbus = 1;
 949                         }
 950                 if (dev->device == PCI_DEVICE_ID_INTEL_82855PM_HB)
 951                         switch(dev->subsystem_device) {
 952                         case 0x0001: /* Toshiba Tecra M2 */
 953                                 asus_hides_smbus = 1;
 954                         }
 955        } else if (unlikely(dev->subsystem_vendor == PCI_VENDOR_ID_SAMSUNG)) {
 956                if (dev->device ==  PCI_DEVICE_ID_INTEL_82855PM_HB)
 957                        switch(dev->subsystem_device) {
 958                        case 0xC00C: /* Samsung P35 notebook */
 959                                asus_hides_smbus = 1;
 960                        }
 961         } else if (unlikely(dev->subsystem_vendor == PCI_VENDOR_ID_COMPAQ)) {
 962                 if (dev->device == PCI_DEVICE_ID_INTEL_82855PM_HB)
 963                         switch(dev->subsystem_device) {
 964                         case 0x0058: /* Compaq Evo N620c */
 965                                 asus_hides_smbus = 1;
 966                         }
 967         }
 968 }
 969 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82845_HB,   asus_hides_smbus_hostbridge );
 970 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82845G_HB,  asus_hides_smbus_hostbridge );
 971 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82850_HB,   asus_hides_smbus_hostbridge );
 972 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82865_HB,   asus_hides_smbus_hostbridge );
 973 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_7205_0,     asus_hides_smbus_hostbridge );
 974 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82855PM_HB, asus_hides_smbus_hostbridge );
 975 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82855GM_HB, asus_hides_smbus_hostbridge );
 976 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82915GM_HB, asus_hides_smbus_hostbridge );
 977
 978 static void __init asus_hides_smbus_lpc(struct pci_dev *dev)
 979 {
 980         u16 val;
 981
 982         if (likely(!asus_hides_smbus))
 983                 return;
 984
 985         pci_read_config_word(dev, 0xF2, &val);
 986         if (val & 0x8) {
 987                 pci_write_config_word(dev, 0xF2, val & (~0x8));
 988                 pci_read_config_word(dev, 0xF2, &val);
 989                 if (val & 0x8)
 990                         printk(KERN_INFO "PCI: i801 SMBus device continues to play 'hide and seek'! 0x%x\n", val);
 991                 else
 992                         printk(KERN_INFO "PCI: Enabled i801 SMBus device\n");
 993         }
 994 }
 995 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82801DB_0,  asus_hides_smbus_lpc );
 996 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82801BA_0,  asus_hides_smbus_lpc );
 997 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82801CA_12, asus_hides_smbus_lpc );
 998 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82801DB_12, asus_hides_smbus_lpc );
 999 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82801EB_0,  asus_hides_smbus_lpc );
1000
1001 static void __init asus_hides_smbus_lpc_ich6(struct pci_dev *dev)
1002 {
1003         u32 val, rcba;
1004         void __iomem *base;
1005
1006         if (likely(!asus_hides_smbus))
1007                 return;
1008         pci_read_config_dword(dev, 0xF0, &rcba);
1009         base = ioremap_nocache(rcba & 0xFFFFC000, 0x4000); /* use bits 31:14, 16 kB aligned */
1010         if (base == NULL) return;
1011         val=readl(base + 0x3418); /* read the Function Disable register, dword mode only */
1012         writel(val & 0xFFFFFFF7, base + 0x3418); /* enable the SMBus device */
1013         iounmap(base);
1014         printk(KERN_INFO "PCI: Enabled ICH6/i801 SMBus device\n");
1015 }
1016 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_ICH6_1,     asus_hides_smbus_lpc_ich6 );
1017
1018 #endif
1019
1020 /*
1021  * SiS 96x south bridge: BIOS typically hides SMBus device...
1022  */
1023 static void __init quirk_sis_96x_smbus(struct pci_dev *dev)
1024 {
1025         u8 val = 0;
1026         printk(KERN_INFO "Enabling SiS 96x SMBus.\n");
1027         pci_read_config_byte(dev, 0x77, &val);
1028         pci_write_config_byte(dev, 0x77, val & ~0x10);
1029         pci_read_config_byte(dev, 0x77, &val);
1030 }
1031
1032 /*
1033  * ... This is further complicated by the fact that some SiS96x south
1034  * bridges pretend to be 85C503/5513 instead.  In that case see if we
1035  * spotted a compatible north bridge to make sure.
1036  * (pci_find_device doesn't work yet)
1037  *
1038  * We can also enable the sis96x bit in the discovery register..
1039  */
1040 static int __devinitdata sis_96x_compatible = 0;
1041
1042 #define SIS_DETECT_REGISTER 0x40
1043
1044 static void __init quirk_sis_503(struct pci_dev *dev)
1045 {
1046         u8 reg;
1047         u16 devid;
1048
1049         pci_read_config_byte(dev, SIS_DETECT_REGISTER, &reg);
1050         pci_write_config_byte(dev, SIS_DETECT_REGISTER, reg | (1 << 6));
1051         pci_read_config_word(dev, PCI_DEVICE_ID, &devid);
1052         if (((devid & 0xfff0) != 0x0960) && (devid != 0x0018)) {
1053                 pci_write_config_byte(dev, SIS_DETECT_REGISTER, reg);
1054                 return;
1055         }
1056
1057         /* Make people aware that we changed the config.. */
1058         printk(KERN_WARNING "Uncovering SIS%x that hid as a SIS503 (compatible=%d)\n", devid, sis_96x_compatible);
1059
1060         /*
1061          * Ok, it now shows up as a 96x.. The 96x quirks are after
1062          * the 503 quirk in the quirk table, so they'll automatically
1063          * run and enable things like the SMBus device
1064          */
1065         dev->device = devid;
1066 }
1067
1068 static void __init quirk_sis_96x_compatible(struct pci_dev *dev)
1069 {
1070         sis_96x_compatible = 1;
1071 }
1072 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_SI,      PCI_DEVICE_ID_SI_645,           quirk_sis_96x_compatible );
1073 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_SI,      PCI_DEVICE_ID_SI_646,           quirk_sis_96x_compatible );
1074 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_SI,      PCI_DEVICE_ID_SI_648,           quirk_sis_96x_compatible );
1075 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_SI,      PCI_DEVICE_ID_SI_650,           quirk_sis_96x_compatible );
1076 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_SI,      PCI_DEVICE_ID_SI_651,           quirk_sis_96x_compatible );
1077 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_SI,      PCI_DEVICE_ID_SI_735,           quirk_sis_96x_compatible );
1078
1079 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_SI,      PCI_DEVICE_ID_SI_503,           quirk_sis_503 );
1080
1081 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_SI,      PCI_DEVICE_ID_SI_961,           quirk_sis_96x_smbus );
1082 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_SI,      PCI_DEVICE_ID_SI_962,           quirk_sis_96x_smbus );
1083 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_SI,      PCI_DEVICE_ID_SI_963,           quirk_sis_96x_smbus );
1084 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_SI,      PCI_DEVICE_ID_SI_LPC,           quirk_sis_96x_smbus );
1085
1086 #ifdef CONFIG_X86_IO_APIC
1087 static void __init quirk_alder_ioapic(struct pci_dev *pdev)
1088 {
1089         int i;
1090
1091         if ((pdev->class >> 8) != 0xff00)
1092                 return;
1093
1094         /* the first BAR is the location of the IO APIC...we must
1095          * not touch this (and it's already covered by the fixmap), so
1096          * forcibly insert it into the resource tree */
1097         if (pci_resource_start(pdev, 0) && pci_resource_len(pdev, 0))
1098                 insert_resource(&iomem_resource, &pdev->resource[0]);
1099
1100         /* The next five BARs all seem to be rubbish, so just clean
1101          * them out */
1102         for (i=1; i < 6; i++) {
1103                 memset(&pdev->resource[i], 0, sizeof(pdev->resource[i]));
1104         }
1105
1106 }
1107 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_EESSC,      quirk_alder_ioapic );
1108 #endif
1109
1110 enum ide_combined_type { COMBINED = 0, IDE = 1, LIBATA = 2 };
1111 /* Defaults to combined */
1112 static enum ide_combined_type combined_mode;
1113
1114 static int __init combined_setup(char *str)
1115 {
1116         if (!strncmp(str, "ide", 3))
1117                 combined_mode = IDE;
1118         else if (!strncmp(str, "libata", 6))
1119                 combined_mode = LIBATA;
1120         else /* "combined" or anything else defaults to old behavior */
1121                 combined_mode = COMBINED;
1122
1123         return 1;
1124 }
1125 __setup("combined_mode=", combined_setup);
1126
1127 #ifdef CONFIG_SCSI_SATA_INTEL_COMBINED
1128 static void __devinit quirk_intel_ide_combined(struct pci_dev *pdev)
1129 {
1130         u8 prog, comb, tmp;
1131         int ich = 0;
1132
1133         /*
1134          * Narrow down to Intel SATA PCI devices.
1135          */
1136         switch (pdev->device) {
1137         /* PCI ids taken from drivers/scsi/ata_piix.c */
1138         case 0x24d1:
1139         case 0x24df:
1140         case 0x25a3:
1141         case 0x25b0:
1142                 ich = 5;
1143                 break;
1144         case 0x2651:
1145         case 0x2652:
1146         case 0x2653:
1147         case 0x2680:    /* ESB2 */
1148                 ich = 6;
1149                 break;
1150         case 0x27c0:
1151         case 0x27c4:
1152                 ich = 7;
1153                 break;
1154         case 0x2828:    /* ICH8M */
1155                 ich = 8;
1156                 break;
1157         default:
1158                 /* we do not handle this PCI device */
1159                 return;
1160         }
1161
1162         /*
1163          * Read combined mode register.
1164          */
1165         pci_read_config_byte(pdev, 0x90, &tmp); /* combined mode reg */
1166
1167         if (ich == 5) {
1168                 tmp &= 0x6;  /* interesting bits 2:1, PATA primary/secondary */
1169                 if (tmp == 0x4)         /* bits 10x */
1170                         comb = (1 << 0);        /* SATA port 0, PATA port 1 */
1171                 else if (tmp == 0x6)    /* bits 11x */
1172                         comb = (1 << 2);        /* PATA port 0, SATA port 1 */
1173                 else
1174                         return;                 /* not in combined mode */
1175         } else {
1176                 WARN_ON((ich != 6) && (ich != 7) && (ich != 8));
1177                 tmp &= 0x3;  /* interesting bits 1:0 */
1178                 if (tmp & (1 << 0))
1179                         comb = (1 << 2);        /* PATA port 0, SATA port 1 */
1180                 else if (tmp & (1 << 1))
1181                         comb = (1 << 0);        /* SATA port 0, PATA port 1 */
1182                 else
1183                         return;                 /* not in combined mode */
1184         }
1185
1186         /*
1187          * Read programming interface register.
1188          * (Tells us if it's legacy or native mode)
1189          */
1190         pci_read_config_byte(pdev, PCI_CLASS_PROG, &prog);
1191
1192         /* if SATA port is in native mode, we're ok. */
1193         if (prog & comb)
1194                 return;
1195
1196         /* Don't reserve any so the IDE driver can get them (but only if
1197          * combined_mode=ide).
1198          */
1199         if (combined_mode == IDE)
1200                 return;
1201
1202         /* Grab them both for libata if combined_mode=libata. */
1203         if (combined_mode == LIBATA) {
1204                 request_region(0x1f0, 8, "libata");     /* port 0 */
1205                 request_region(0x170, 8, "libata");     /* port 1 */
1206                 return;
1207         }
1208
1209         /* SATA port is in legacy mode.  Reserve port so that
1210          * IDE driver does not attempt to use it.  If request_region
1211          * fails, it will be obvious at boot time, so we don't bother
1212          * checking return values.
1213          */
1214         if (comb == (1 << 0))
1215                 request_region(0x1f0, 8, "libata");     /* port 0 */
1216         else
1217                 request_region(0x170, 8, "libata");     /* port 1 */
1218 }
1219 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_ANY_ID,       quirk_intel_ide_combined );
1220 #endif /* CONFIG_SCSI_SATA_INTEL_COMBINED */
1221
1222
1223 int pcie_mch_quirk;
1224
1225 static void __devinit quirk_pcie_mch(struct pci_dev *pdev)
1226 {
1227         pcie_mch_quirk = 1;
1228 }
1229 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_E7520_MCH,  quirk_pcie_mch );
1230 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_E7320_MCH,  quirk_pcie_mch );
1231 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_E7525_MCH,  quirk_pcie_mch );
1232
1233
1234 /*
1235  * It's possible for the MSI to get corrupted if shpc and acpi
1236  * are used together on certain PXH-based systems.
1237  */
1238 static void __devinit quirk_pcie_pxh(struct pci_dev *dev)
1239 {
1240         disable_msi_mode(dev, pci_find_capability(dev, PCI_CAP_ID_MSI),
1241                                         PCI_CAP_ID_MSI);
1242         dev->no_msi = 1;
1243
1244         printk(KERN_WARNING "PCI: PXH quirk detected, "
1245                 "disabling MSI for SHPC device\n");
1246 }
1247 DECLARE_PCI_FIXUP_EARLY(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_PXHD_0,     quirk_pcie_pxh);
1248 DECLARE_PCI_FIXUP_EARLY(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_PXHD_1,     quirk_pcie_pxh);
1249 DECLARE_PCI_FIXUP_EARLY(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_PXH_0,      quirk_pcie_pxh);
1250 DECLARE_PCI_FIXUP_EARLY(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_PXH_1,      quirk_pcie_pxh);
1251 DECLARE_PCI_FIXUP_EARLY(PCI_VENDOR_ID_INTEL,    PCI_DEVICE_ID_INTEL_PXHV,       quirk_pcie_pxh);
1252
1253
1254 static void __devinit quirk_netmos(struct pci_dev *dev)
1255 {
1256         unsigned int num_parallel = (dev->subsystem_device & 0xf0) >> 4;
1257         unsigned int num_serial = dev->subsystem_device & 0xf;
1258
1259         /*
1260          * These Netmos parts are multiport serial devices with optional
1261          * parallel ports.  Even when parallel ports are present, they
1262          * are identified as class SERIAL, which means the serial driver
1263          * will claim them.  To prevent this, mark them as class OTHER.
1264          * These combo devices should be claimed by parport_serial.
1265          *
1266          * The subdevice ID is of the form 0x00PS, where <P> is the number
1267          * of parallel ports and <S> is the number of serial ports.
1268          */
1269         switch (dev->device) {
1270         case PCI_DEVICE_ID_NETMOS_9735:
1271         case PCI_DEVICE_ID_NETMOS_9745:
1272         case PCI_DEVICE_ID_NETMOS_9835:
1273         case PCI_DEVICE_ID_NETMOS_9845:
1274         case PCI_DEVICE_ID_NETMOS_9855:
1275                 if ((dev->class >> 8) == PCI_CLASS_COMMUNICATION_SERIAL &&
1276                     num_parallel) {
1277                         printk(KERN_INFO "PCI: Netmos %04x (%u parallel, "
1278                                 "%u serial); changing class SERIAL to OTHER "
1279                                 "(use parport_serial)\n",
1280                                 dev->device, num_parallel, num_serial);
1281                         dev->class = (PCI_CLASS_COMMUNICATION_OTHER << 8) |
1282                             (dev->class & 0xff);
1283                 }
1284         }
1285 }
1286 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_NETMOS, PCI_ANY_ID, quirk_netmos);
1287
1288
1289 static void __devinit fixup_rev1_53c810(struct pci_dev* dev)
1290 {
1291         /* rev 1 ncr53c810 chips don't set the class at all which means
1292          * they don't get their resources remapped. Fix that here.
1293          */
1294
1295         if (dev->class == PCI_CLASS_NOT_DEFINED) {
1296                 printk(KERN_INFO "NCR 53c810 rev 1 detected, setting PCI class.\n");
1297                 dev->class = PCI_CLASS_STORAGE_SCSI;
1298         }
1299 }
1300 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_NCR, PCI_DEVICE_ID_NCR_53C810, fixup_rev1_53c810);
1301
1302
1303 static void pci_do_fixups(struct pci_dev *dev, struct pci_fixup *f, struct pci_fixup *end)
1304 {
1305         while (f < end) {
1306                 if ((f->vendor == dev->vendor || f->vendor == (u16) PCI_ANY_ID) &&
1307                     (f->device == dev->device || f->device == (u16) PCI_ANY_ID)) {
1308                         pr_debug("PCI: Calling quirk %p for %s\n", f->hook, pci_name(dev));
1309                         f->hook(dev);
1310                 }
1311                 f++;
1312         }
1313 }
1314
1315 extern struct pci_fixup __start_pci_fixups_early[];
1316 extern struct pci_fixup __end_pci_fixups_early[];
1317 extern struct pci_fixup __start_pci_fixups_header[];
1318 extern struct pci_fixup __end_pci_fixups_header[];
1319 extern struct pci_fixup __start_pci_fixups_final[];
1320 extern struct pci_fixup __end_pci_fixups_final[];
1321 extern struct pci_fixup __start_pci_fixups_enable[];
1322 extern struct pci_fixup __end_pci_fixups_enable[];
1323
1324
1325 void pci_fixup_device(enum pci_fixup_pass pass, struct pci_dev *dev)
1326 {
1327         struct pci_fixup *start, *end;
1328
1329         switch(pass) {
1330         case pci_fixup_early:
1331                 start = __start_pci_fixups_early;
1332                 end = __end_pci_fixups_early;
1333                 break;
1334
1335         case pci_fixup_header:
1336                 start = __start_pci_fixups_header;
1337                 end = __end_pci_fixups_header;
1338                 break;
1339
1340         case pci_fixup_final:
1341                 start = __start_pci_fixups_final;
1342                 end = __end_pci_fixups_final;
1343                 break;
1344
1345         case pci_fixup_enable:
1346                 start = __start_pci_fixups_enable;
1347                 end = __end_pci_fixups_enable;
1348                 break;
1349
1350         default:
1351                 /* stupid compiler warning, you would think with an enum... */
1352                 return;
1353         }
1354         pci_do_fixups(dev, start, end);
1355 }
1356
1357 /* Enable 1k I/O space granularity on the Intel P64H2 */
1358 static void __devinit quirk_p64h2_1k_io(struct pci_dev *dev)
1359 {
1360         u16 en1k;
1361         u8 io_base_lo, io_limit_lo;
1362         unsigned long base, limit;
1363         struct resource *res = dev->resource + PCI_BRIDGE_RESOURCES;
1364
1365         pci_read_config_word(dev, 0x40, &en1k);
1366
1367         if (en1k & 0x200) {
1368                 printk(KERN_INFO "PCI: Enable I/O Space to 1 KB Granularity\n");
1369
1370                 pci_read_config_byte(dev, PCI_IO_BASE, &io_base_lo);
1371                 pci_read_config_byte(dev, PCI_IO_LIMIT, &io_limit_lo);
1372                 base = (io_base_lo & (PCI_IO_RANGE_MASK | 0x0c)) << 8;
1373                 limit = (io_limit_lo & (PCI_IO_RANGE_MASK | 0x0c)) << 8;
1374
1375                 if (base <= limit) {
1376                         res->start = base;
1377                         res->end = limit + 0x3ff;
1378                 }
1379         }
1380 }
1381 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL,   0x1460,         quirk_p64h2_1k_io);
1382
1383 EXPORT_SYMBOL(pcie_mch_quirk);
1384 #ifdef CONFIG_HOTPLUG
1385 EXPORT_SYMBOL(pci_fixup_device);
1386 #endif