drivers/pinctrl/sh-pfc/pfc-r8a7795.c

   1 /*
   2  * R-Car Gen3 processor support - PFC hardware block.
   3  *
   4  * Copyright (C) 2015  Renesas Electronics Corporation
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; version 2 of the License.
   9  */
  10
  11 #include <linux/kernel.h>
  12 #include <linux/platform_data/gpio-rcar.h>
  13
  14 #include "core.h"
  15 #include "sh_pfc.h"
  16
  17 #define PORT_GP_3(bank, fn, sfx)                                        \
  18         PORT_GP_1(bank, 0,  fn, sfx), PORT_GP_1(bank, 1,  fn, sfx),     \
  19         PORT_GP_1(bank, 2,  fn, sfx), PORT_GP_1(bank, 3,  fn, sfx)
  20
  21 #define PORT_GP_14(bank, fn, sfx)                                       \
  22         PORT_GP_3(bank, fn, sfx),                                       \
  23         PORT_GP_1(bank, 4,  fn, sfx), PORT_GP_1(bank, 5,  fn, sfx),     \
  24         PORT_GP_1(bank, 6,  fn, sfx), PORT_GP_1(bank, 7,  fn, sfx),     \
  25         PORT_GP_1(bank, 8,  fn, sfx), PORT_GP_1(bank, 9,  fn, sfx),     \
  26         PORT_GP_1(bank, 10, fn, sfx), PORT_GP_1(bank, 11, fn, sfx),     \
  27         PORT_GP_1(bank, 12, fn, sfx), PORT_GP_1(bank, 13, fn, sfx),     \
  28         PORT_GP_1(bank, 14, fn, sfx)
  29
  30 #define PORT_GP_15(bank, fn, sfx)                                       \
  31         PORT_GP_14(bank, fn, sfx),   PORT_GP_1(bank, 15, fn, sfx)
  32
  33 #define PORT_GP_17(bank, fn, sfx)                                       \
  34         PORT_GP_15(bank, fn, sfx),                                      \
  35         PORT_GP_1(bank, 16, fn, sfx), PORT_GP_1(bank, 17, fn, sfx)
  36
  37 #define PORT_GP_25(bank, fn, sfx)                                       \
  38         PORT_GP_17(bank, fn, sfx),                                      \
  39         PORT_GP_1(bank, 18, fn, sfx), PORT_GP_1(bank, 19, fn, sfx),     \
  40         PORT_GP_1(bank, 20, fn, sfx), PORT_GP_1(bank, 21, fn, sfx),     \
  41         PORT_GP_1(bank, 22, fn, sfx), PORT_GP_1(bank, 23, fn, sfx),     \
  42         PORT_GP_1(bank, 24, fn, sfx), PORT_GP_1(bank, 25, fn, sfx)
  43
  44 #define PORT_GP_27(bank, fn, sfx)                                       \
  45         PORT_GP_25(bank, fn, sfx),                                      \
  46         PORT_GP_1(bank, 26, fn, sfx), PORT_GP_1(bank, 27, fn, sfx)
  47
  48 #define CPU_ALL_PORT(fn, sfx)                                           \
  49         PORT_GP_15(0, fn, sfx),                                         \
  50         PORT_GP_27(1, fn, sfx),                                         \
  51         PORT_GP_14(2, fn, sfx),                                         \
  52         PORT_GP_15(3, fn, sfx),                                         \
  53         PORT_GP_17(4, fn, sfx),                                         \
  54         PORT_GP_25(5, fn, sfx),                                         \
  55         PORT_GP_32(6, fn, sfx),                                         \
  56         PORT_GP_3(7, fn, sfx)
  57 /*
  58  * F_() : just information
  59  * FM() : macro for FN_xxx / xxx_MARK
  60  */
  61
  62 /* GPSR0 */
  63 #define GPSR0_15        F_(D15,                 IP7_11_8)
  64 #define GPSR0_14        F_(D14,                 IP7_7_4)
  65 #define GPSR0_13        F_(D13,                 IP7_3_0)
  66 #define GPSR0_12        F_(D12,                 IP6_31_28)
  67 #define GPSR0_11        F_(D11,                 IP6_27_24)
  68 #define GPSR0_10        F_(D10,                 IP6_23_20)
  69 #define GPSR0_9         F_(D9,                  IP6_19_16)
  70 #define GPSR0_8         F_(D8,                  IP6_15_12)
  71 #define GPSR0_7         F_(D7,                  IP6_11_8)
  72 #define GPSR0_6         F_(D6,                  IP6_7_4)
  73 #define GPSR0_5         F_(D5,                  IP6_3_0)
  74 #define GPSR0_4         F_(D4,                  IP5_31_28)
  75 #define GPSR0_3         F_(D3,                  IP5_27_24)
  76 #define GPSR0_2         F_(D2,                  IP5_23_20)
  77 #define GPSR0_1         F_(D1,                  IP5_19_16)
  78 #define GPSR0_0         F_(D0,                  IP5_15_12)
  79
  80 /* GPSR1 */
  81 #define GPSR1_27        F_(EX_WAIT0_A,          IP5_11_8)
  82 #define GPSR1_26        F_(WE1_N,               IP5_7_4)
  83 #define GPSR1_25        F_(WE0_N,               IP5_3_0)
  84 #define GPSR1_24        F_(RD_WR_N,             IP4_31_28)
  85 #define GPSR1_23        F_(RD_N,                IP4_27_24)
  86 #define GPSR1_22        F_(BS_N,                IP4_23_20)
  87 #define GPSR1_21        F_(CS1_N_A26,           IP4_19_16)
  88 #define GPSR1_20        F_(CS0_N,               IP4_15_12)
  89 #define GPSR1_19        F_(A19,                 IP4_11_8)
  90 #define GPSR1_18        F_(A18,                 IP4_7_4)
  91 #define GPSR1_17        F_(A17,                 IP4_3_0)
  92 #define GPSR1_16        F_(A16,                 IP3_31_28)
  93 #define GPSR1_15        F_(A15,                 IP3_27_24)
  94 #define GPSR1_14        F_(A14,                 IP3_23_20)
  95 #define GPSR1_13        F_(A13,                 IP3_19_16)
  96 #define GPSR1_12        F_(A12,                 IP3_15_12)
  97 #define GPSR1_11        F_(A11,                 IP3_11_8)
  98 #define GPSR1_10        F_(A10,                 IP3_7_4)
  99 #define GPSR1_9         F_(A9,                  IP3_3_0)
 100 #define GPSR1_8         F_(A8,                  IP2_31_28)
 101 #define GPSR1_7         F_(A7,                  IP2_27_24)
 102 #define GPSR1_6         F_(A6,                  IP2_23_20)
 103 #define GPSR1_5         F_(A5,                  IP2_19_16)
 104 #define GPSR1_4         F_(A4,                  IP2_15_12)
 105 #define GPSR1_3         F_(A3,                  IP2_11_8)
 106 #define GPSR1_2         F_(A2,                  IP2_7_4)
 107 #define GPSR1_1         F_(A1,                  IP2_3_0)
 108 #define GPSR1_0         F_(A0,                  IP1_31_28)
 109
 110 /* GPSR2 */
 111 #define GPSR2_14        F_(AVB_AVTP_CAPTURE_A,  IP0_23_20)
 112 #define GPSR2_13        F_(AVB_AVTP_MATCH_A,    IP0_19_16)
 113 #define GPSR2_12        F_(AVB_LINK,            IP0_15_12)
 114 #define GPSR2_11        F_(AVB_PHY_INT,         IP0_11_8)
 115 #define GPSR2_10        F_(AVB_MAGIC,           IP0_7_4)
 116 #define GPSR2_9         F_(AVB_MDC,             IP0_3_0)
 117 #define GPSR2_8         F_(PWM2_A,              IP1_27_24)
 118 #define GPSR2_7         F_(PWM1_A,              IP1_23_20)
 119 #define GPSR2_6         F_(PWM0,                IP1_19_16)
 120 #define GPSR2_5         F_(IRQ5,                IP1_15_12)
 121 #define GPSR2_4         F_(IRQ4,                IP1_11_8)
 122 #define GPSR2_3         F_(IRQ3,                IP1_7_4)
 123 #define GPSR2_2         F_(IRQ2,                IP1_3_0)
 124 #define GPSR2_1         F_(IRQ1,                IP0_31_28)
 125 #define GPSR2_0         F_(IRQ0,                IP0_27_24)
 126
 127 /* GPSR3 */
 128 #define GPSR3_15        F_(SD1_WP,              IP10_23_20)
 129 #define GPSR3_14        F_(SD1_CD,              IP10_19_16)
 130 #define GPSR3_13        F_(SD0_WP,              IP10_15_12)
 131 #define GPSR3_12        F_(SD0_CD,              IP10_11_8)
 132 #define GPSR3_11        F_(SD1_DAT3,            IP8_31_28)
 133 #define GPSR3_10        F_(SD1_DAT2,            IP8_27_24)
 134 #define GPSR3_9         F_(SD1_DAT1,            IP8_23_20)
 135 #define GPSR3_8         F_(SD1_DAT0,            IP8_19_16)
 136 #define GPSR3_7         F_(SD1_CMD,             IP8_15_12)
 137 #define GPSR3_6         F_(SD1_CLK,             IP8_11_8)
 138 #define GPSR3_5         F_(SD0_DAT3,            IP8_7_4)
 139 #define GPSR3_4         F_(SD0_DAT2,            IP8_3_0)
 140 #define GPSR3_3         F_(SD0_DAT1,            IP7_31_28)
 141 #define GPSR3_2         F_(SD0_DAT0,            IP7_27_24)
 142 #define GPSR3_1         F_(SD0_CMD,             IP7_23_20)
 143 #define GPSR3_0         F_(SD0_CLK,             IP7_19_16)
 144
 145 /* GPSR4 */
 146 #define GPSR4_17        FM(SD3_DS)
 147 #define GPSR4_16        F_(SD3_DAT7,            IP10_7_4)
 148 #define GPSR4_15        F_(SD3_DAT6,            IP10_3_0)
 149 #define GPSR4_14        F_(SD3_DAT5,            IP9_31_28)
 150 #define GPSR4_13        F_(SD3_DAT4,            IP9_27_24)
 151 #define GPSR4_12        FM(SD3_DAT3)
 152 #define GPSR4_11        FM(SD3_DAT2)
 153 #define GPSR4_10        FM(SD3_DAT1)
 154 #define GPSR4_9         FM(SD3_DAT0)
 155 #define GPSR4_8         FM(SD3_CMD)
 156 #define GPSR4_7         FM(SD3_CLK)
 157 #define GPSR4_6         F_(SD2_DS,              IP9_23_20)
 158 #define GPSR4_5         F_(SD2_DAT3,            IP9_19_16)
 159 #define GPSR4_4         F_(SD2_DAT2,            IP9_15_12)
 160 #define GPSR4_3         F_(SD2_DAT1,            IP9_11_8)
 161 #define GPSR4_2         F_(SD2_DAT0,            IP9_7_4)
 162 #define GPSR4_1         FM(SD2_CMD)
 163 #define GPSR4_0         F_(SD2_CLK,             IP9_3_0)
 164
 165 /* GPSR5 */
 166 #define GPSR5_25        F_(MLB_DAT,             IP13_19_16)
 167 #define GPSR5_24        F_(MLB_SIG,             IP13_15_12)
 168 #define GPSR5_23        F_(MLB_CLK,             IP13_11_8)
 169 #define GPSR5_22        FM(MSIOF0_RXD)
 170 #define GPSR5_21        F_(MSIOF0_SS2,          IP13_7_4)
 171 #define GPSR5_20        FM(MSIOF0_TXD)
 172 #define GPSR5_19        F_(MSIOF0_SS1,          IP13_3_0)
 173 #define GPSR5_18        F_(MSIOF0_SYNC,         IP12_31_28)
 174 #define GPSR5_17        FM(MSIOF0_SCK)
 175 #define GPSR5_16        F_(HRTS0_N,             IP12_27_24)
 176 #define GPSR5_15        F_(HCTS0_N,             IP12_23_20)
 177 #define GPSR5_14        F_(HTX0,                IP12_19_16)
 178 #define GPSR5_13        F_(HRX0,                IP12_15_12)
 179 #define GPSR5_12        F_(HSCK0,               IP12_11_8)
 180 #define GPSR5_11        F_(RX2_A,               IP12_7_4)
 181 #define GPSR5_10        F_(TX2_A,               IP12_3_0)
 182 #define GPSR5_9         F_(SCK2,                IP11_31_28)
 183 #define GPSR5_8         F_(RTS1_N_TANS,         IP11_27_24)
 184 #define GPSR5_7         F_(CTS1_N,              IP11_23_20)
 185 #define GPSR5_6         F_(TX1_A,               IP11_19_16)
 186 #define GPSR5_5         F_(RX1_A,               IP11_15_12)
 187 #define GPSR5_4         F_(RTS0_N_TANS,         IP11_11_8)
 188 #define GPSR5_3         F_(CTS0_N,              IP11_7_4)
 189 #define GPSR5_2         F_(TX0,                 IP11_3_0)
 190 #define GPSR5_1         F_(RX0,                 IP10_31_28)
 191 #define GPSR5_0         F_(SCK0,                IP10_27_24)
 192
 193 /* GPSR6 */
 194 #define GPSR6_31        F_(USB31_OVC,           IP17_7_4)
 195 #define GPSR6_30        F_(USB31_PWEN,          IP17_3_0)
 196 #define GPSR6_29        F_(USB30_OVC,           IP16_31_28)
 197 #define GPSR6_28        F_(USB30_PWEN,          IP16_27_24)
 198 #define GPSR6_27        F_(USB1_OVC,            IP16_23_20)
 199 #define GPSR6_26        F_(USB1_PWEN,           IP16_19_16)
 200 #define GPSR6_25        F_(USB0_OVC,            IP16_15_12)
 201 #define GPSR6_24        F_(USB0_PWEN,           IP16_11_8)
 202 #define GPSR6_23        F_(AUDIO_CLKB_B,        IP16_7_4)
 203 #define GPSR6_22        F_(AUDIO_CLKA_A,        IP16_3_0)
 204 #define GPSR6_21        F_(SSI_SDATA9_A,        IP15_31_28)
 205 #define GPSR6_20        F_(SSI_SDATA8,          IP15_27_24)
 206 #define GPSR6_19        F_(SSI_SDATA7,          IP15_23_20)
 207 #define GPSR6_18        F_(SSI_WS78,            IP15_19_16)
 208 #define GPSR6_17        F_(SSI_SCK78,           IP15_15_12)
 209 #define GPSR6_16        F_(SSI_SDATA6,          IP15_11_8)
 210 #define GPSR6_15        F_(SSI_WS6,             IP15_7_4)
 211 #define GPSR6_14        F_(SSI_SCK6,            IP15_3_0)
 212 #define GPSR6_13        FM(SSI_SDATA5)
 213 #define GPSR6_12        FM(SSI_WS5)
 214 #define GPSR6_11        FM(SSI_SCK5)
 215 #define GPSR6_10        F_(SSI_SDATA4,          IP14_31_28)
 216 #define GPSR6_9         F_(SSI_WS4,             IP14_27_24)
 217 #define GPSR6_8         F_(SSI_SCK4,            IP14_23_20)
 218 #define GPSR6_7         F_(SSI_SDATA3,          IP14_19_16)
 219 #define GPSR6_6         F_(SSI_WS34,            IP14_15_12)
 220 #define GPSR6_5         F_(SSI_SCK34,           IP14_11_8)
 221 #define GPSR6_4         F_(SSI_SDATA2_A,        IP14_7_4)
 222 #define GPSR6_3         F_(SSI_SDATA1_A,        IP14_3_0)
 223 #define GPSR6_2         F_(SSI_SDATA0,          IP13_31_28)
 224 #define GPSR6_1         F_(SSI_WS0129,          IP13_27_24)
 225 #define GPSR6_0         F_(SSI_SCK0129,         IP13_23_20)
 226
 227 /* GPSR7 */
 228 #define GPSR7_3         FM(HDMI1_CEC)
 229 #define GPSR7_2         FM(HDMI0_CEC)
 230 #define GPSR7_1         FM(AVS2)
 231 #define GPSR7_0         FM(AVS1)
 232
 233
 234 /* IPSRx */             /* 0 */                 /* 1 */         /* 2 */                 /* 3 */                         /* 4 */         /* 5 */         /* 6 */                 /* 7 */         /* 8 */                 /* 9 */         /* A */         /* B */         /* C - F */
 235 #define IP0_3_0         FM(AVB_MDC)             F_(0, 0)        FM(MSIOF2_SS2_C)        F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 236 #define IP0_7_4         FM(AVB_MAGIC)           F_(0, 0)        FM(MSIOF2_SS1_C)        FM(SCK4_A)                      F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 237 #define IP0_11_8        FM(AVB_PHY_INT)         F_(0, 0)        FM(MSIOF2_SYNC_C)       FM(RX4_A)                       F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 238 #define IP0_15_12       FM(AVB_LINK)            F_(0, 0)        FM(MSIOF2_SCK_C)        FM(TX4_A)                       F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 239 #define IP0_19_16       FM(AVB_AVTP_MATCH_A)    F_(0, 0)        FM(MSIOF2_RXD_C)        FM(CTS4_N_A)                    F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 240 #define IP0_23_20       FM(AVB_AVTP_CAPTURE_A)  F_(0, 0)        FM(MSIOF2_TXD_C)        FM(RTS4_N_TANS_A)               F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 241 #define IP0_27_24       FM(IRQ0)                FM(QPOLB)       F_(0, 0)                FM(DU_CDE)                      FM(VI4_DATA0_B) FM(CAN0_TX_B)   FM(CANFD0_TX_B)         F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 242 #define IP0_31_28       FM(IRQ1)                FM(QPOLA)       F_(0, 0)                FM(DU_DISP)                     FM(VI4_DATA1_B) FM(CAN0_RX_B)   FM(CANFD0_RX_B)         F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 243 #define IP1_3_0         FM(IRQ2)                FM(QCPV_QDE)    F_(0, 0)                FM(DU_EXODDF_DU_ODDF_DISP_CDE)  FM(VI4_DATA2_B) F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                FM(PWM3_B)      F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 244 #define IP1_7_4         FM(IRQ3)                FM(QSTVB_QVE)   FM(A25)                 FM(DU_DOTCLKOUT1)               FM(VI4_DATA3_B) F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                FM(PWM4_B)      F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 245 #define IP1_11_8        FM(IRQ4)                FM(QSTH_QHS)    FM(A24)                 FM(DU_EXHSYNC_DU_HSYNC)         FM(VI4_DATA4_B) F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                FM(PWM5_B)      F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 246 #define IP1_15_12       FM(IRQ5)                FM(QSTB_QHE)    FM(A23)                 FM(DU_EXVSYNC_DU_VSYNC)         FM(VI4_DATA5_B) F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                FM(PWM6_B)      F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 247 #define IP1_19_16       FM(PWM0)                FM(AVB_AVTP_PPS)FM(A22)                 F_(0, 0)                        FM(VI4_DATA6_B) F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                FM(IECLK_B)     F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 248 #define IP1_23_20       FM(PWM1_A)              F_(0, 0)        FM(A21)                 FM(HRX3_D)                      FM(VI4_DATA7_B) F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                FM(IERX_B)      F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 249 #define IP1_27_24       FM(PWM2_A)              F_(0, 0)        FM(A20)                 FM(HTX3_D)                      F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                FM(IETX_B)      F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 250 #define IP1_31_28       FM(A0)                  FM(LCDOUT16)    FM(MSIOF3_SYNC_B)       F_(0, 0)                        FM(VI4_DATA8)   F_(0, 0)        FM(DU_DB0)              F_(0, 0)        F_(0, 0)                FM(PWM3_A)      F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 251 #define IP2_3_0         FM(A1)                  FM(LCDOUT17)    FM(MSIOF3_TXD_B)        F_(0, 0)                        FM(VI4_DATA9)   F_(0, 0)        FM(DU_DB1)              F_(0, 0)        F_(0, 0)                FM(PWM4_A)      F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 252 #define IP2_7_4         FM(A2)                  FM(LCDOUT18)    FM(MSIOF3_SCK_B)        F_(0, 0)                        FM(VI4_DATA10)  F_(0, 0)        FM(DU_DB2)              F_(0, 0)        F_(0, 0)                FM(PWM5_A)      F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 253 #define IP2_11_8        FM(A3)                  FM(LCDOUT19)    FM(MSIOF3_RXD_B)        F_(0, 0)                        FM(VI4_DATA11)  F_(0, 0)        FM(DU_DB3)              F_(0, 0)        F_(0, 0)                FM(PWM6_A)      F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 254
 255 /* IPSRx */             /* 0 */                 /* 1 */         /* 2 */                 /* 3 */                         /* 4 */         /* 5 */         /* 6 */                 /* 7 */         /* 8 */                 /* 9 */         /* A */         /* B */         /* C - F */
 256 #define IP2_15_12       FM(A4)                  FM(LCDOUT20)    FM(MSIOF3_SS1_B)        F_(0, 0)                        FM(VI4_DATA12)  FM(VI5_DATA12)  FM(DU_DB4)              F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 257 #define IP2_19_16       FM(A5)                  FM(LCDOUT21)    FM(MSIOF3_SS2_B)        FM(SCK4_B)                      FM(VI4_DATA13)  FM(VI5_DATA13)  FM(DU_DB5)              F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 258 #define IP2_23_20       FM(A6)                  FM(LCDOUT22)    FM(MSIOF2_SS1_A)        FM(RX4_B)                       FM(VI4_DATA14)  FM(VI5_DATA14)  FM(DU_DB6)              F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 259 #define IP2_27_24       FM(A7)                  FM(LCDOUT23)    FM(MSIOF2_SS2_A)        FM(TX4_B)                       FM(VI4_DATA15)  FM(VI5_DATA15)  FM(DU_DB7)              F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 260 #define IP2_31_28       FM(A8)                  FM(RX3_B)       FM(MSIOF2_SYNC_A)       FM(HRX4_B)                      F_(0, 0)        F_(0, 0)        F_(0, 0)                FM(SDA6_A)      FM(AVB_AVTP_MATCH_B)    FM(PWM1_B)      F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 261 #define IP3_3_0         FM(A9)                  F_(0, 0)        FM(MSIOF2_SCK_A)        FM(CTS4_N_B)                    F_(0, 0)        FM(VI5_VSYNC_N) F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 262 #define IP3_7_4         FM(A10)                 F_(0, 0)        FM(MSIOF2_RXD_A)        FM(RTS4_N_TANS_B)               F_(0, 0)        FM(VI5_HSYNC_N) F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 263 #define IP3_11_8        FM(A11)                 FM(TX3_B)       FM(MSIOF2_TXD_A)        FM(HTX4_B)                      FM(HSCK4)       FM(VI5_FIELD)   F_(0, 0)                FM(SCL6_A)      FM(AVB_AVTP_CAPTURE_B)  FM(PWM2_B)      F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 264 #define IP3_15_12       FM(A12)                 FM(LCDOUT12)    FM(MSIOF3_SCK_C)        F_(0, 0)                        FM(HRX4_A)      FM(VI5_DATA8)   FM(DU_DG4)              F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 265 #define IP3_19_16       FM(A13)                 FM(LCDOUT13)    FM(MSIOF3_SYNC_C)       F_(0, 0)                        FM(HTX4_A)      FM(VI5_DATA9)   FM(DU_DG5)              F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 266 #define IP3_23_20       FM(A14)                 FM(LCDOUT14)    FM(MSIOF3_RXD_C)        F_(0, 0)                        FM(HCTS4_N)     FM(VI5_DATA10)  FM(DU_DG6)              F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 267 #define IP3_27_24       FM(A15)                 FM(LCDOUT15)    FM(MSIOF3_TXD_C)        F_(0, 0)                        FM(HRTS4_N)     FM(VI5_DATA11)  FM(DU_DG7)              F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 268 #define IP3_31_28       FM(A16)                 FM(LCDOUT8)     F_(0, 0)                F_(0, 0)                        FM(VI4_FIELD)   F_(0, 0)        FM(DU_DG0)              F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 269 #define IP4_3_0         FM(A17)                 FM(LCDOUT9)     F_(0, 0)                F_(0, 0)                        FM(VI4_VSYNC_N) F_(0, 0)        FM(DU_DG1)              F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 270 #define IP4_7_4         FM(A18)                 FM(LCDOUT10)    F_(0, 0)                F_(0, 0)                        FM(VI4_HSYNC_N) F_(0, 0)        FM(DU_DG2)              F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 271 #define IP4_11_8        FM(A19)                 FM(LCDOUT11)    F_(0, 0)                F_(0, 0)                        FM(VI4_CLKENB)  F_(0, 0)        FM(DU_DG3)              F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 272 #define IP4_15_12       FM(CS0_N)               F_(0, 0)        F_(0, 0)                F_(0, 0)                        F_(0, 0)        FM(VI5_CLKENB)  F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 273 #define IP4_19_16       FM(CS1_N_A26)           F_(0, 0)        F_(0, 0)                F_(0, 0)                        F_(0, 0)        FM(VI5_CLK)     F_(0, 0)                FM(EX_WAIT0_B)  F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 274 #define IP4_23_20       FM(BS_N)                FM(QSTVA_QVS)   FM(MSIOF3_SCK_D)        FM(SCK3)                        FM(HSCK3)       F_(0, 0)        F_(0, 0)                F_(0, 0)        FM(CAN1_TX)             FM(CANFD1_TX)   FM(IETX_A)      F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 275 #define IP4_27_24       FM(RD_N)                F_(0, 0)        FM(MSIOF3_SYNC_D)       FM(RX3_A)                       FM(HRX3_A)      F_(0, 0)        F_(0, 0)                F_(0, 0)        FM(CAN0_TX_A)           FM(CANFD0_TX_A) F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 276 #define IP4_31_28       FM(RD_WR_N)             F_(0, 0)        FM(MSIOF3_RXD_D)        FM(TX3_A)                       FM(HTX3_A)      F_(0, 0)        F_(0, 0)                F_(0, 0)        FM(CAN0_RX_A)           FM(CANFD0_RX_A) F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 277 #define IP5_3_0         FM(WE0_N)               F_(0, 0)        FM(MSIOF3_TXD_D)        FM(CTS3_N)                      FM(HCTS3_N)     F_(0, 0)        F_(0, 0)                FM(SCL6_B)      FM(CAN_CLK)             F_(0, 0)        FM(IECLK_A)     F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 278 #define IP5_7_4         FM(WE1_N)               F_(0, 0)        FM(MSIOF3_SS1_D)        FM(RTS3_N_TANS)                 FM(HRTS3_N)     F_(0, 0)        F_(0, 0)                FM(SDA6_B)      FM(CAN1_RX)             FM(CANFD1_RX)   FM(IERX_A)      F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 279 #define IP5_11_8        FM(EX_WAIT0_A)          FM(QCLK)        F_(0, 0)                F_(0, 0)                        FM(VI4_CLK)     F_(0, 0)        FM(DU_DOTCLKOUT0)       F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 280 #define IP5_15_12       FM(D0)                  FM(MSIOF2_SS1_B)FM(MSIOF3_SCK_A)        F_(0, 0)                        FM(VI4_DATA16)  FM(VI5_DATA0)   F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 281 #define IP5_19_16       FM(D1)                  FM(MSIOF2_SS2_B)FM(MSIOF3_SYNC_A)       F_(0, 0)                        FM(VI4_DATA17)  FM(VI5_DATA1)   F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 282 #define IP5_23_20       FM(D2)                  F_(0, 0)        FM(MSIOF3_RXD_A)        F_(0, 0)                        FM(VI4_DATA18)  FM(VI5_DATA2)   F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 283 #define IP5_27_24       FM(D3)                  F_(0, 0)        FM(MSIOF3_TXD_A)        F_(0, 0)                        FM(VI4_DATA19)  FM(VI5_DATA3)   F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 284 #define IP5_31_28       FM(D4)                  FM(MSIOF2_SCK_B)F_(0, 0)                F_(0, 0)                        FM(VI4_DATA20)  FM(VI5_DATA4)   F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 285 #define IP6_3_0         FM(D5)                  FM(MSIOF2_SYNC_B)F_(0, 0)               F_(0, 0)                        FM(VI4_DATA21)  FM(VI5_DATA5)   F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 286 #define IP6_7_4         FM(D6)                  FM(MSIOF2_RXD_B)F_(0, 0)                F_(0, 0)                        FM(VI4_DATA22)  FM(VI5_DATA6)   F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 287 #define IP6_11_8        FM(D7)                  FM(MSIOF2_TXD_B)F_(0, 0)                F_(0, 0)                        FM(VI4_DATA23)  FM(VI5_DATA7)   F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 288 #define IP6_15_12       FM(D8)                  FM(LCDOUT0)     FM(MSIOF2_SCK_D)        FM(SCK4_C)                      FM(VI4_DATA0_A) F_(0, 0)        FM(DU_DR0)              F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 289 #define IP6_19_16       FM(D9)                  FM(LCDOUT1)     FM(MSIOF2_SYNC_D)       F_(0, 0)                        FM(VI4_DATA1_A) F_(0, 0)        FM(DU_DR1)              F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 290 #define IP6_23_20       FM(D10)                 FM(LCDOUT2)     FM(MSIOF2_RXD_D)        FM(HRX3_B)                      FM(VI4_DATA2_A) FM(CTS4_N_C)    FM(DU_DR2)              F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 291 #define IP6_27_24       FM(D11)                 FM(LCDOUT3)     FM(MSIOF2_TXD_D)        FM(HTX3_B)                      FM(VI4_DATA3_A) FM(RTS4_N_TANS_C)FM(DU_DR3)             F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 292 #define IP6_31_28       FM(D12)                 FM(LCDOUT4)     FM(MSIOF2_SS1_D)        FM(RX4_C)                       FM(VI4_DATA4_A) F_(0, 0)        FM(DU_DR4)              F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 293 #define IP7_3_0         FM(D13)                 FM(LCDOUT5)     FM(MSIOF2_SS2_D)        FM(TX4_C)                       FM(VI4_DATA5_A) F_(0, 0)        FM(DU_DR5)              F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 294 #define IP7_7_4         FM(D14)                 FM(LCDOUT6)     FM(MSIOF3_SS1_A)        FM(HRX3_C)                      FM(VI4_DATA6_A) F_(0, 0)        FM(DU_DR6)              FM(SCL6_C)      F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 295 #define IP7_11_8        FM(D15)                 FM(LCDOUT7)     FM(MSIOF3_SS2_A)        FM(HTX3_C)                      FM(VI4_DATA7_A) F_(0, 0)        FM(DU_DR7)              FM(SDA6_C)      F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 296 #define IP7_15_12       FM(FSCLKST)             F_(0, 0)        F_(0, 0)                F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 297 #define IP7_19_16       FM(SD0_CLK)             F_(0, 0)        FM(MSIOF1_SCK_E)        F_(0, 0)                        F_(0, 0)        F_(0, 0)        FM(STP_OPWM_0_B)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 298
 299 /* IPSRx */             /* 0 */                 /* 1 */         /* 2 */                 /* 3 */                         /* 4 */         /* 5 */         /* 6 */                 /* 7 */         /* 8 */                 /* 9 */         /* A */         /* B */         /* C - F */
 300 #define IP7_23_20       FM(SD0_CMD)             F_(0, 0)        FM(MSIOF1_SYNC_E)       F_(0, 0)                        F_(0, 0)        F_(0, 0)        FM(STP_IVCXO27_0_B)     F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 301 #define IP7_27_24       FM(SD0_DAT0)            F_(0, 0)        FM(MSIOF1_RXD_E)        F_(0, 0)                        F_(0, 0)        FM(TS_SCK0_B)   FM(STP_ISCLK_0_B)       F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 302 #define IP7_31_28       FM(SD0_DAT1)            F_(0, 0)        FM(MSIOF1_TXD_E)        F_(0, 0)                        F_(0, 0)        FM(TS_SPSYNC0_B)FM(STP_ISSYNC_0_B)      F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 303 #define IP8_3_0         FM(SD0_DAT2)            F_(0, 0)        FM(MSIOF1_SS1_E)        F_(0, 0)                        F_(0, 0)        FM(TS_SDAT0_B)  FM(STP_ISD_0_B)         F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 304 #define IP8_7_4         FM(SD0_DAT3)            F_(0, 0)        FM(MSIOF1_SS2_E)        F_(0, 0)                        F_(0, 0)        FM(TS_SDEN0_B)  FM(STP_ISEN_0_B)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 305 #define IP8_11_8        FM(SD1_CLK)             F_(0, 0)        FM(MSIOF1_SCK_G)        F_(0, 0)                        F_(0, 0)        FM(SIM0_CLK_A)  F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 306 #define IP8_15_12       FM(SD1_CMD)             F_(0, 0)        FM(MSIOF1_SYNC_G)       F_(0, 0)                        F_(0, 0)        FM(SIM0_D_A)    FM(STP_IVCXO27_1_B)     F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 307 #define IP8_19_16       FM(SD1_DAT0)            FM(SD2_DAT4)    FM(MSIOF1_RXD_G)        F_(0, 0)                        F_(0, 0)        FM(TS_SCK1_B)   FM(STP_ISCLK_1_B)       F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 308 #define IP8_23_20       FM(SD1_DAT1)            FM(SD2_DAT5)    FM(MSIOF1_TXD_G)        F_(0, 0)                        F_(0, 0)        FM(TS_SPSYNC1_B)FM(STP_ISSYNC_1_B)      F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 309 #define IP8_27_24       FM(SD1_DAT2)            FM(SD2_DAT6)    FM(MSIOF1_SS1_G)        F_(0, 0)                        F_(0, 0)        FM(TS_SDAT1_B)  FM(STP_ISD_1_B)         F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 310 #define IP8_31_28       FM(SD1_DAT3)            FM(SD2_DAT7)    FM(MSIOF1_SS2_G)        F_(0, 0)                        F_(0, 0)        FM(TS_SDEN1_B)  FM(STP_ISEN_1_B)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 311 #define IP9_3_0         FM(SD2_CLK)             F_(0, 0)        F_(0, 0)                F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 312 #define IP9_7_4         FM(SD2_DAT0)            F_(0, 0)        F_(0, 0)                F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 313 #define IP9_11_8        FM(SD2_DAT1)            F_(0, 0)        F_(0, 0)                F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 314 #define IP9_15_12       FM(SD2_DAT2)            F_(0, 0)        F_(0, 0)                F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 315 #define IP9_19_16       FM(SD2_DAT3)            F_(0, 0)        F_(0, 0)                F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 316 #define IP9_23_20       FM(SD2_DS)              F_(0, 0)        F_(0, 0)                F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        FM(SATA_DEVSLP_B)       F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 317 #define IP9_27_24       FM(SD3_DAT4)            FM(SD2_CD_A)    F_(0, 0)                F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 318 #define IP9_31_28       FM(SD3_DAT5)            FM(SD2_WP_A)    F_(0, 0)                F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 319 #define IP10_3_0        FM(SD3_DAT6)            FM(SD3_CD)      F_(0, 0)                F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 320 #define IP10_7_4        FM(SD3_DAT7)            FM(SD3_WP)      F_(0, 0)                F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 321 #define IP10_11_8       FM(SD0_CD)              F_(0, 0)        F_(0, 0)                F_(0, 0)                        FM(SCL2_B)      FM(SIM0_RST_A)  F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 322 #define IP10_15_12      FM(SD0_WP)              F_(0, 0)        F_(0, 0)                F_(0, 0)                        FM(SDA2_B)      F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 323 #define IP10_19_16      FM(SD1_CD)              F_(0, 0)        F_(0, 0)                F_(0, 0)                        F_(0, 0)        FM(SIM0_CLK_B)  F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 324 #define IP10_23_20      FM(SD1_WP)              F_(0, 0)        F_(0, 0)                F_(0, 0)                        F_(0, 0)        FM(SIM0_D_B)    F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 325 #define IP10_27_24      FM(SCK0)                FM(HSCK1_B)     FM(MSIOF1_SS2_B)        FM(AUDIO_CLKC_B)                FM(SDA2_A)      FM(SIM0_RST_B)  FM(STP_OPWM_0_C)        FM(RIF0_CLK_B)  F_(0, 0)                FM(ADICHS2)     F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 326 #define IP10_31_28      FM(RX0)                 FM(HRX1_B)      F_(0, 0)                F_(0, 0)                        F_(0, 0)        FM(TS_SCK0_C)   FM(STP_ISCLK_0_C)       FM(RIF0_D0_B)   F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 327 #define IP11_3_0        FM(TX0)                 FM(HTX1_B)      F_(0, 0)                F_(0, 0)                        F_(0, 0)        FM(TS_SPSYNC0_C)FM(STP_ISSYNC_0_C)      FM(RIF0_D1_B)   F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 328 #define IP11_7_4        FM(CTS0_N)              FM(HCTS1_N_B)   FM(MSIOF1_SYNC_B)       F_(0, 0)                        F_(0, 0)        FM(TS_SPSYNC1_C)FM(STP_ISSYNC_1_C)      FM(RIF1_SYNC_B) FM(AUDIO_CLKOUT_C)      FM(ADICS_SAMP)  F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 329 #define IP11_11_8       FM(RTS0_N_TANS)         FM(HRTS1_N_B)   FM(MSIOF1_SS1_B)        FM(AUDIO_CLKA_B)                FM(SCL2_A)      F_(0, 0)        FM(STP_IVCXO27_1_C)     FM(RIF0_SYNC_B) F_(0, 0)                FM(ADICHS1)     F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 330 #define IP11_15_12      FM(RX1_A)               FM(HRX1_A)      F_(0, 0)                F_(0, 0)                        F_(0, 0)        FM(TS_SDAT0_C)  FM(STP_ISD_0_C)         FM(RIF1_CLK_C)  F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 331 #define IP11_19_16      FM(TX1_A)               FM(HTX1_A)      F_(0, 0)                F_(0, 0)                        F_(0, 0)        FM(TS_SDEN0_C)  FM(STP_ISEN_0_C)        FM(RIF1_D0_C)   F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 332 #define IP11_23_20      FM(CTS1_N)              FM(HCTS1_N_A)   FM(MSIOF1_RXD_B)        F_(0, 0)                        F_(0, 0)        FM(TS_SDEN1_C)  FM(STP_ISEN_1_C)        FM(RIF1_D0_B)   F_(0, 0)                FM(ADIDATA)     F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 333 #define IP11_27_24      FM(RTS1_N_TANS)         FM(HRTS1_N_A)   FM(MSIOF1_TXD_B)        F_(0, 0)                        F_(0, 0)        FM(TS_SDAT1_C)  FM(STP_ISD_1_C)         FM(RIF1_D1_B)   F_(0, 0)                FM(ADICHS0)     F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 334 #define IP11_31_28      FM(SCK2)                FM(SCIF_CLK_B)  FM(MSIOF1_SCK_B)        F_(0, 0)                        F_(0, 0)        FM(TS_SCK1_C)   FM(STP_ISCLK_1_C)       FM(RIF1_CLK_B)  F_(0, 0)                FM(ADICLK)      F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 335 #define IP12_3_0        FM(TX2_A)               F_(0, 0)        F_(0, 0)                FM(SD2_CD_B)                    FM(SCL1_A)      F_(0, 0)        FM(FMCLK_A)             FM(RIF1_D1_C)   F_(0, 0)                FM(FSO_CFE_0_B) F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 336 #define IP12_7_4        FM(RX2_A)               F_(0, 0)        F_(0, 0)                FM(SD2_WP_B)                    FM(SDA1_A)      F_(0, 0)        FM(FMIN_A)              FM(RIF1_SYNC_C) F_(0, 0)                FM(FSO_CFE_1_B) F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 337 #define IP12_11_8       FM(HSCK0)               F_(0, 0)        FM(MSIOF1_SCK_D)        FM(AUDIO_CLKB_A)                FM(SSI_SDATA1_B)FM(TS_SCK0_D)   FM(STP_ISCLK_0_D)       FM(RIF0_CLK_C)  F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 338 #define IP12_15_12      FM(HRX0)                F_(0, 0)        FM(MSIOF1_RXD_D)        F_(0, 0)                        FM(SSI_SDATA2_B)FM(TS_SDEN0_D)  FM(STP_ISEN_0_D)        FM(RIF0_D0_C)   F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 339 #define IP12_19_16      FM(HTX0)                F_(0, 0)        FM(MSIOF1_TXD_D)        F_(0, 0)                        FM(SSI_SDATA9_B)FM(TS_SDAT0_D)  FM(STP_ISD_0_D)         FM(RIF0_D1_C)   F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 340 #define IP12_23_20      FM(HCTS0_N)             FM(RX2_B)       FM(MSIOF1_SYNC_D)       F_(0, 0)                        FM(SSI_SCK9_A)  FM(TS_SPSYNC0_D)FM(STP_ISSYNC_0_D)      FM(RIF0_SYNC_C) FM(AUDIO_CLKOUT1_A)     F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 341 #define IP12_27_24      FM(HRTS0_N)             FM(TX2_B)       FM(MSIOF1_SS1_D)        F_(0, 0)                        FM(SSI_WS9_A)   F_(0, 0)        FM(STP_IVCXO27_0_D)     FM(BPFCLK_A)    FM(AUDIO_CLKOUT2_A)     F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 342
 343 /* IPSRx */             /* 0 */                 /* 1 */         /* 2 */                 /* 3 */                         /* 4 */         /* 5 */         /* 6 */                 /* 7 */         /* 8 */                 /* 9 */         /* A */         /* B */         /* C - F */
 344 #define IP12_31_28      FM(MSIOF0_SYNC)         F_(0, 0)        F_(0, 0)                F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        FM(AUDIO_CLKOUT_A)      F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 345 #define IP13_3_0        FM(MSIOF0_SS1)          FM(RX5)         F_(0, 0)                FM(AUDIO_CLKA_C)                FM(SSI_SCK2_A)  F_(0, 0)        FM(STP_IVCXO27_0_C)     F_(0, 0)        FM(AUDIO_CLKOUT3_A)     F_(0, 0)        FM(TCLK1_B)     F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 346 #define IP13_7_4        FM(MSIOF0_SS2)          FM(TX5)         FM(MSIOF1_SS2_D)        FM(AUDIO_CLKC_A)                FM(SSI_WS2_A)   F_(0, 0)        FM(STP_OPWM_0_D)        F_(0, 0)        FM(AUDIO_CLKOUT_D)      F_(0, 0)        FM(SPEEDIN_B)   F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 347 #define IP13_11_8       FM(MLB_CLK)             F_(0, 0)        FM(MSIOF1_SCK_F)        F_(0, 0)                        FM(SCL1_B)      F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 348 #define IP13_15_12      FM(MLB_SIG)             FM(RX1_B)       FM(MSIOF1_SYNC_F)       F_(0, 0)                        FM(SDA1_B)      F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 349 #define IP13_19_16      FM(MLB_DAT)             FM(TX1_B)       FM(MSIOF1_RXD_F)        F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 350 #define IP13_23_20      FM(SSI_SCK0129)         F_(0, 0)        FM(MSIOF1_TXD_F)        F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 351 #define IP13_27_24      FM(SSI_WS0129)          F_(0, 0)        FM(MSIOF1_SS1_F)        F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 352 #define IP13_31_28      FM(SSI_SDATA0)          F_(0, 0)        FM(MSIOF1_SS2_F)        F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 353 #define IP14_3_0        FM(SSI_SDATA1_A)        F_(0, 0)        F_(0, 0)                F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 354 #define IP14_7_4        FM(SSI_SDATA2_A)        F_(0, 0)        F_(0, 0)                F_(0, 0)                        FM(SSI_SCK1_B)  F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 355 #define IP14_11_8       FM(SSI_SCK34)           F_(0, 0)        FM(MSIOF1_SS1_A)        F_(0, 0)                        F_(0, 0)        F_(0, 0)        FM(STP_OPWM_0_A)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 356 #define IP14_15_12      FM(SSI_WS34)            FM(HCTS2_N_A)   FM(MSIOF1_SS2_A)        F_(0, 0)                        F_(0, 0)        F_(0, 0)        FM(STP_IVCXO27_0_A)     F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 357 #define IP14_19_16      FM(SSI_SDATA3)          FM(HRTS2_N_A)   FM(MSIOF1_TXD_A)        F_(0, 0)                        F_(0, 0)        FM(TS_SCK0_A)   FM(STP_ISCLK_0_A)       FM(RIF0_D1_A)   FM(RIF2_D0_A)           F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 358 #define IP14_23_20      FM(SSI_SCK4)            FM(HRX2_A)      FM(MSIOF1_SCK_A)        F_(0, 0)                        F_(0, 0)        FM(TS_SDAT0_A)  FM(STP_ISD_0_A)         FM(RIF0_CLK_A)  FM(RIF2_CLK_A)          F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 359 #define IP14_27_24      FM(SSI_WS4)             FM(HTX2_A)      FM(MSIOF1_SYNC_A)       F_(0, 0)                        F_(0, 0)        FM(TS_SDEN0_A)  FM(STP_ISEN_0_A)        FM(RIF0_SYNC_A) FM(RIF2_SYNC_A)         F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 360 #define IP14_31_28      FM(SSI_SDATA4)          FM(HSCK2_A)     FM(MSIOF1_RXD_A)        F_(0, 0)                        F_(0, 0)        FM(TS_SPSYNC0_A)FM(STP_ISSYNC_0_A)      FM(RIF0_D0_A)   FM(RIF2_D1_A)           F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 361 #define IP15_3_0        FM(SSI_SCK6)            FM(USB2_PWEN)   F_(0, 0)                FM(SIM0_RST_D)                  F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 362 #define IP15_7_4        FM(SSI_WS6)             FM(USB2_OVC)    F_(0, 0)                FM(SIM0_D_D)                    F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 363 #define IP15_11_8       FM(SSI_SDATA6)          F_(0, 0)        F_(0, 0)                FM(SIM0_CLK_D)                  F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        FM(SATA_DEVSLP_A)       F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 364 #define IP15_15_12      FM(SSI_SCK78)           FM(HRX2_B)      FM(MSIOF1_SCK_C)        F_(0, 0)                        F_(0, 0)        FM(TS_SCK1_A)   FM(STP_ISCLK_1_A)       FM(RIF1_CLK_A)  FM(RIF3_CLK_A)          F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 365 #define IP15_19_16      FM(SSI_WS78)            FM(HTX2_B)      FM(MSIOF1_SYNC_C)       F_(0, 0)                        F_(0, 0)        FM(TS_SDAT1_A)  FM(STP_ISD_1_A)         FM(RIF1_SYNC_A) FM(RIF3_SYNC_A)         F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 366 #define IP15_23_20      FM(SSI_SDATA7)          FM(HCTS2_N_B)   FM(MSIOF1_RXD_C)        F_(0, 0)                        F_(0, 0)        FM(TS_SDEN1_A)  FM(STP_ISEN_1_A)        FM(RIF1_D0_A)   FM(RIF3_D0_A)           F_(0, 0)        FM(TCLK2_A)     F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 367 #define IP15_27_24      FM(SSI_SDATA8)          FM(HRTS2_N_B)   FM(MSIOF1_TXD_C)        F_(0, 0)                        F_(0, 0)        FM(TS_SPSYNC1_A)FM(STP_ISSYNC_1_A)      FM(RIF1_D1_A)   FM(RIF3_D1_A)           F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 368 #define IP15_31_28      FM(SSI_SDATA9_A)        FM(HSCK2_B)     FM(MSIOF1_SS1_C)        FM(HSCK1_A)                     FM(SSI_WS1_B)   FM(SCK1)        FM(STP_IVCXO27_1_A)     FM(SCK5)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 369 #define IP16_3_0        FM(AUDIO_CLKA_A)        F_(0, 0)        F_(0, 0)                F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        FM(CC5_OSCOUT)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 370 #define IP16_7_4        FM(AUDIO_CLKB_B)        FM(SCIF_CLK_A)  F_(0, 0)                F_(0, 0)                        F_(0, 0)        F_(0, 0)        FM(STP_IVCXO27_1_D)     FM(REMOCON_A)   F_(0, 0)                F_(0, 0)        FM(TCLK1_A)     F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 371 #define IP16_11_8       FM(USB0_PWEN)           F_(0, 0)        F_(0, 0)                FM(SIM0_RST_C)                  F_(0, 0)        FM(TS_SCK1_D)   FM(STP_ISCLK_1_D)       FM(BPFCLK_B)    FM(RIF3_CLK_B)          F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 372 #define IP16_15_12      FM(USB0_OVC)            F_(0, 0)        F_(0, 0)                FM(SIM0_D_C)                    F_(0, 0)        FM(TS_SDAT1_D)  FM(STP_ISD_1_D)         F_(0, 0)        FM(RIF3_SYNC_B)         F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 373 #define IP16_19_16      FM(USB1_PWEN)           F_(0, 0)        F_(0, 0)                FM(SIM0_CLK_C)                  FM(SSI_SCK1_A)  FM(TS_SCK0_E)   FM(STP_ISCLK_0_E)       FM(FMCLK_B)     FM(RIF2_CLK_B)          F_(0, 0)        FM(SPEEDIN_A)   F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 374 #define IP16_23_20      FM(USB1_OVC)            F_(0, 0)        FM(MSIOF1_SS2_C)        F_(0, 0)                        FM(SSI_WS1_A)   FM(TS_SDAT0_E)  FM(STP_ISD_0_E)         FM(FMIN_B)      FM(RIF2_SYNC_B)         F_(0, 0)        FM(REMOCON_B)   F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 375 #define IP16_27_24      FM(USB30_PWEN)          F_(0, 0)        F_(0, 0)                FM(AUDIO_CLKOUT_B)              FM(SSI_SCK2_B)  FM(TS_SDEN1_D)  FM(STP_ISEN_1_D)        FM(STP_OPWM_0_E)FM(RIF3_D0_B)           F_(0, 0)        FM(TCLK2_B)     FM(TPU0TO0)     F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 376 #define IP16_31_28      FM(USB30_OVC)           F_(0, 0)        F_(0, 0)                FM(AUDIO_CLKOUT1_B)             FM(SSI_WS2_B)   FM(TS_SPSYNC1_D)FM(STP_ISSYNC_1_D)      FM(STP_IVCXO27_0_E)FM(RIF3_D1_B)        F_(0, 0)        FM(FSO_TOE_B)   FM(TPU0TO1)     F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 377 #define IP17_3_0        FM(USB31_PWEN)          F_(0, 0)        F_(0, 0)                FM(AUDIO_CLKOUT2_B)             FM(SSI_SCK9_B)  FM(TS_SDEN0_E)  FM(STP_ISEN_0_E)        F_(0, 0)        FM(RIF2_D0_B)           F_(0, 0)        F_(0, 0)        FM(TPU0TO2)     F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 378 #define IP17_7_4        FM(USB31_OVC)           F_(0, 0)        F_(0, 0)                FM(AUDIO_CLKOUT3_B)             FM(SSI_WS9_B)   FM(TS_SPSYNC0_E)FM(STP_ISSYNC_0_E)      F_(0, 0)        FM(RIF2_D1_B)           F_(0, 0)        F_(0, 0)        FM(TPU0TO3)     F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
 379
 380 #define PINMUX_GPSR     \
 381 \
 382                                                                                                 GPSR6_31 \
 383                                                                                                 GPSR6_30 \
 384                                                                                                 GPSR6_29 \
 385                                                                                                 GPSR6_28 \
 386                 GPSR1_27                                                                        GPSR6_27 \
 387                 GPSR1_26                                                                        GPSR6_26 \
 388                 GPSR1_25                                                        GPSR5_25        GPSR6_25 \
 389                 GPSR1_24                                                        GPSR5_24        GPSR6_24 \
 390                 GPSR1_23                                                        GPSR5_23        GPSR6_23 \
 391                 GPSR1_22                                                        GPSR5_22        GPSR6_22 \
 392                 GPSR1_21                                                        GPSR5_21        GPSR6_21 \
 393                 GPSR1_20                                                        GPSR5_20        GPSR6_20 \
 394                 GPSR1_19                                                        GPSR5_19        GPSR6_19 \
 395                 GPSR1_18                                                        GPSR5_18        GPSR6_18 \
 396                 GPSR1_17                                        GPSR4_17        GPSR5_17        GPSR6_17 \
 397                 GPSR1_16                                        GPSR4_16        GPSR5_16        GPSR6_16 \
 398 GPSR0_15        GPSR1_15                        GPSR3_15        GPSR4_15        GPSR5_15        GPSR6_15 \
 399 GPSR0_14        GPSR1_14        GPSR2_14        GPSR3_14        GPSR4_14        GPSR5_14        GPSR6_14 \
 400 GPSR0_13        GPSR1_13        GPSR2_13        GPSR3_13        GPSR4_13        GPSR5_13        GPSR6_13 \
 401 GPSR0_12        GPSR1_12        GPSR2_12        GPSR3_12        GPSR4_12        GPSR5_12        GPSR6_12 \
 402 GPSR0_11        GPSR1_11        GPSR2_11        GPSR3_11        GPSR4_11        GPSR5_11        GPSR6_11 \
 403 GPSR0_10        GPSR1_10        GPSR2_10        GPSR3_10        GPSR4_10        GPSR5_10        GPSR6_10 \
 404 GPSR0_9         GPSR1_9         GPSR2_9         GPSR3_9         GPSR4_9         GPSR5_9         GPSR6_9 \
 405 GPSR0_8         GPSR1_8         GPSR2_8         GPSR3_8         GPSR4_8         GPSR5_8         GPSR6_8 \
 406 GPSR0_7         GPSR1_7         GPSR2_7         GPSR3_7         GPSR4_7         GPSR5_7         GPSR6_7 \
 407 GPSR0_6         GPSR1_6         GPSR2_6         GPSR3_6         GPSR4_6         GPSR5_6         GPSR6_6 \
 408 GPSR0_5         GPSR1_5         GPSR2_5         GPSR3_5         GPSR4_5         GPSR5_5         GPSR6_5 \
 409 GPSR0_4         GPSR1_4         GPSR2_4         GPSR3_4         GPSR4_4         GPSR5_4         GPSR6_4 \
 410 GPSR0_3         GPSR1_3         GPSR2_3         GPSR3_3         GPSR4_3         GPSR5_3         GPSR6_3         GPSR7_3 \
 411 GPSR0_2         GPSR1_2         GPSR2_2         GPSR3_2         GPSR4_2         GPSR5_2         GPSR6_2         GPSR7_2 \
 412 GPSR0_1         GPSR1_1         GPSR2_1         GPSR3_1         GPSR4_1         GPSR5_1         GPSR6_1         GPSR7_1 \
 413 GPSR0_0         GPSR1_0         GPSR2_0         GPSR3_0         GPSR4_0         GPSR5_0         GPSR6_0         GPSR7_0
 414
 415 #define PINMUX_IPSR                             \
 416 \
 417 FM(IP0_3_0)     IP0_3_0         FM(IP1_3_0)     IP1_3_0         FM(IP2_3_0)     IP2_3_0         FM(IP3_3_0)     IP3_3_0 \
 418 FM(IP0_7_4)     IP0_7_4         FM(IP1_7_4)     IP1_7_4         FM(IP2_7_4)     IP2_7_4         FM(IP3_7_4)     IP3_7_4 \
 419 FM(IP0_11_8)    IP0_11_8        FM(IP1_11_8)    IP1_11_8        FM(IP2_11_8)    IP2_11_8        FM(IP3_11_8)    IP3_11_8 \
 420 FM(IP0_15_12)   IP0_15_12       FM(IP1_15_12)   IP1_15_12       FM(IP2_15_12)   IP2_15_12       FM(IP3_15_12)   IP3_15_12 \
 421 FM(IP0_19_16)   IP0_19_16       FM(IP1_19_16)   IP1_19_16       FM(IP2_19_16)   IP2_19_16       FM(IP3_19_16)   IP3_19_16 \
 422 FM(IP0_23_20)   IP0_23_20       FM(IP1_23_20)   IP1_23_20       FM(IP2_23_20)   IP2_23_20       FM(IP3_23_20)   IP3_23_20 \
 423 FM(IP0_27_24)   IP0_27_24       FM(IP1_27_24)   IP1_27_24       FM(IP2_27_24)   IP2_27_24       FM(IP3_27_24)   IP3_27_24 \
 424 FM(IP0_31_28)   IP0_31_28       FM(IP1_31_28)   IP1_31_28       FM(IP2_31_28)   IP2_31_28       FM(IP3_31_28)   IP3_31_28 \
 425 \
 426 FM(IP4_3_0)     IP4_3_0         FM(IP5_3_0)     IP5_3_0         FM(IP6_3_0)     IP6_3_0         FM(IP7_3_0)     IP7_3_0 \
 427 FM(IP4_7_4)     IP4_7_4         FM(IP5_7_4)     IP5_7_4         FM(IP6_7_4)     IP6_7_4         FM(IP7_7_4)     IP7_7_4 \
 428 FM(IP4_11_8)    IP4_11_8        FM(IP5_11_8)    IP5_11_8        FM(IP6_11_8)    IP6_11_8        FM(IP7_11_8)    IP7_11_8 \
 429 FM(IP4_15_12)   IP4_15_12       FM(IP5_15_12)   IP5_15_12       FM(IP6_15_12)   IP6_15_12       FM(IP7_15_12)   IP7_15_12 \
 430 FM(IP4_19_16)   IP4_19_16       FM(IP5_19_16)   IP5_19_16       FM(IP6_19_16)   IP6_19_16       FM(IP7_19_16)   IP7_19_16 \
 431 FM(IP4_23_20)   IP4_23_20       FM(IP5_23_20)   IP5_23_20       FM(IP6_23_20)   IP6_23_20       FM(IP7_23_20)   IP7_23_20 \
 432 FM(IP4_27_24)   IP4_27_24       FM(IP5_27_24)   IP5_27_24       FM(IP6_27_24)   IP6_27_24       FM(IP7_27_24)   IP7_27_24 \
 433 FM(IP4_31_28)   IP4_31_28       FM(IP5_31_28)   IP5_31_28       FM(IP6_31_28)   IP6_31_28       FM(IP7_31_28)   IP7_31_28 \
 434 \
 435 FM(IP8_3_0)     IP8_3_0         FM(IP9_3_0)     IP9_3_0         FM(IP10_3_0)    IP10_3_0        FM(IP11_3_0)    IP11_3_0 \
 436 FM(IP8_7_4)     IP8_7_4         FM(IP9_7_4)     IP9_7_4         FM(IP10_7_4)    IP10_7_4        FM(IP11_7_4)    IP11_7_4 \
 437 FM(IP8_11_8)    IP8_11_8        FM(IP9_11_8)    IP9_11_8        FM(IP10_11_8)   IP10_11_8       FM(IP11_11_8)   IP11_11_8 \
 438 FM(IP8_15_12)   IP8_15_12       FM(IP9_15_12)   IP9_15_12       FM(IP10_15_12)  IP10_15_12      FM(IP11_15_12)  IP11_15_12 \
 439 FM(IP8_19_16)   IP8_19_16       FM(IP9_19_16)   IP9_19_16       FM(IP10_19_16)  IP10_19_16      FM(IP11_19_16)  IP11_19_16 \
 440 FM(IP8_23_20)   IP8_23_20       FM(IP9_23_20)   IP9_23_20       FM(IP10_23_20)  IP10_23_20      FM(IP11_23_20)  IP11_23_20 \
 441 FM(IP8_27_24)   IP8_27_24       FM(IP9_27_24)   IP9_27_24       FM(IP10_27_24)  IP10_27_24      FM(IP11_27_24)  IP11_27_24 \
 442 FM(IP8_31_28)   IP8_31_28       FM(IP9_31_28)   IP9_31_28       FM(IP10_31_28)  IP10_31_28      FM(IP11_31_28)  IP11_31_28 \
 443 \
 444 FM(IP12_3_0)    IP12_3_0        FM(IP13_3_0)    IP13_3_0        FM(IP14_3_0)    IP14_3_0        FM(IP15_3_0)    IP15_3_0 \
 445 FM(IP12_7_4)    IP12_7_4        FM(IP13_7_4)    IP13_7_4        FM(IP14_7_4)    IP14_7_4        FM(IP15_7_4)    IP15_7_4 \
 446 FM(IP12_11_8)   IP12_11_8       FM(IP13_11_8)   IP13_11_8       FM(IP14_11_8)   IP14_11_8       FM(IP15_11_8)   IP15_11_8 \
 447 FM(IP12_15_12)  IP12_15_12      FM(IP13_15_12)  IP13_15_12      FM(IP14_15_12)  IP14_15_12      FM(IP15_15_12)  IP15_15_12 \
 448 FM(IP12_19_16)  IP12_19_16      FM(IP13_19_16)  IP13_19_16      FM(IP14_19_16)  IP14_19_16      FM(IP15_19_16)  IP15_19_16 \
 449 FM(IP12_23_20)  IP12_23_20      FM(IP13_23_20)  IP13_23_20      FM(IP14_23_20)  IP14_23_20      FM(IP15_23_20)  IP15_23_20 \
 450 FM(IP12_27_24)  IP12_27_24      FM(IP13_27_24)  IP13_27_24      FM(IP14_27_24)  IP14_27_24      FM(IP15_27_24)  IP15_27_24 \
 451 FM(IP12_31_28)  IP12_31_28      FM(IP13_31_28)  IP13_31_28      FM(IP14_31_28)  IP14_31_28      FM(IP15_31_28)  IP15_31_28 \
 452 \
 453 FM(IP16_3_0)    IP16_3_0        FM(IP17_3_0)    IP17_3_0 \
 454 FM(IP16_7_4)    IP16_7_4        FM(IP17_7_4)    IP17_7_4 \
 455 FM(IP16_11_8)   IP16_11_8 \
 456 FM(IP16_15_12)  IP16_15_12 \
 457 FM(IP16_19_16)  IP16_19_16 \
 458 FM(IP16_23_20)  IP16_23_20 \
 459 FM(IP16_27_24)  IP16_27_24 \
 460 FM(IP16_31_28)  IP16_31_28
 461
 462 /* MOD_SEL0 */                  /* 0 */                 /* 1 */                 /* 2 */                 /* 3 */                 /* 4 */                 /* 5 */                 /* 6 */                 /* 7 */
 463 #define MOD_SEL0_30_29          FM(SEL_MSIOF3_0)        FM(SEL_MSIOF3_1)        FM(SEL_MSIOF3_2)        FM(SEL_MSIOF3_3)
 464 #define MOD_SEL0_28_27          FM(SEL_MSIOF2_0)        FM(SEL_MSIOF2_1)        FM(SEL_MSIOF2_2)        FM(SEL_MSIOF2_3)
 465 #define MOD_SEL0_26_25_24       FM(SEL_MSIOF1_0)        FM(SEL_MSIOF1_1)        FM(SEL_MSIOF1_2)        FM(SEL_MSIOF1_3)        FM(SEL_MSIOF1_4)        FM(SEL_MSIOF1_5)        FM(SEL_MSIOF1_6)        F_(0, 0)
 466 #define MOD_SEL0_23             FM(SEL_LBSC_0)          FM(SEL_LBSC_1)
 467 #define MOD_SEL0_22             FM(SEL_IEBUS_0)         FM(SEL_IEBUS_1)
 468 #define MOD_SEL0_21_20          FM(SEL_I2C6_0)          FM(SEL_I2C6_1)          FM(SEL_I2C6_2)          F_(0, 0)
 469 #define MOD_SEL0_19             FM(SEL_I2C2_0)          FM(SEL_I2C2_1)
 470 #define MOD_SEL0_18             FM(SEL_I2C1_0)          FM(SEL_I2C1_1)
 471 #define MOD_SEL0_17             FM(SEL_HSCIF4_0)        FM(SEL_HSCIF4_1)
 472 #define MOD_SEL0_16_15          FM(SEL_HSCIF3_0)        FM(SEL_HSCIF3_1)        FM(SEL_HSCIF3_2)        FM(SEL_HSCIF3_3)
 473 #define MOD_SEL0_14             FM(SEL_HSCIF2_0)        FM(SEL_HSCIF2_1)
 474 #define MOD_SEL0_13             FM(SEL_HSCIF1_0)        FM(SEL_HSCIF1_1)
 475 #define MOD_SEL0_12             FM(SEL_FSO_0)           FM(SEL_FSO_1)
 476 #define MOD_SEL0_11             FM(SEL_FM_0)            FM(SEL_FM_1)
 477 #define MOD_SEL0_10             FM(SEL_ETHERAVB_0)      FM(SEL_ETHERAVB_1)
 478 #define MOD_SEL0_9              FM(SEL_DRIF3_0)         FM(SEL_DRIF3_1)
 479 #define MOD_SEL0_8              FM(SEL_DRIF2_0)         FM(SEL_DRIF2_1)
 480 #define MOD_SEL0_7_6            FM(SEL_DRIF1_0)         FM(SEL_DRIF1_1)         FM(SEL_DRIF1_2)         F_(0, 0)
 481 #define MOD_SEL0_5_4            FM(SEL_DRIF0_0)         FM(SEL_DRIF0_1)         FM(SEL_DRIF0_2)         F_(0, 0)
 482 #define MOD_SEL0_3              FM(SEL_CANFD0_0)        FM(SEL_CANFD0_1)
 483 #define MOD_SEL0_2_1            FM(SEL_ADG_0)           FM(SEL_ADG_1)           FM(SEL_ADG_2)           FM(SEL_ADG_3)
 484
 485 /* MOD_SEL1 */                  /* 0 */                 /* 1 */                 /* 2 */                 /* 3 */                 /* 4 */                 /* 5 */                 /* 6 */                 /* 7 */
 486 #define MOD_SEL1_31_30          FM(SEL_TSIF1_0)         FM(SEL_TSIF1_1)         FM(SEL_TSIF1_2)         FM(SEL_TSIF1_3)
 487 #define MOD_SEL1_29_28_27       FM(SEL_TSIF0_0)         FM(SEL_TSIF0_1)         FM(SEL_TSIF0_2)         FM(SEL_TSIF0_3)         FM(SEL_TSIF0_4)         F_(0, 0)                F_(0, 0)                F_(0, 0)
 488 #define MOD_SEL1_26             FM(SEL_TIMER_TMU_0)     FM(SEL_TIMER_TMU_1)
 489 #define MOD_SEL1_25_24          FM(SEL_SSP1_1_0)        FM(SEL_SSP1_1_1)        FM(SEL_SSP1_1_2)        FM(SEL_SSP1_1_3)
 490 #define MOD_SEL1_23_22_21       FM(SEL_SSP1_0_0)        FM(SEL_SSP1_0_1)        FM(SEL_SSP1_0_2)        FM(SEL_SSP1_0_3)        FM(SEL_SSP1_0_4)        F_(0, 0)                F_(0, 0)                F_(0, 0)
 491 #define MOD_SEL1_20             FM(SEL_SSI_0)           FM(SEL_SSI_1)
 492 #define MOD_SEL1_19             FM(SEL_SPEED_PULSE_0)   FM(SEL_SPEED_PULSE_1)
 493 #define MOD_SEL1_18_17          FM(SEL_SIMCARD_0)       FM(SEL_SIMCARD_1)       FM(SEL_SIMCARD_2)       FM(SEL_SIMCARD_3)
 494 #define MOD_SEL1_16             FM(SEL_SDHI2_0)         FM(SEL_SDHI2_1)
 495 #define MOD_SEL1_15_14          FM(SEL_SCIF4_0)         FM(SEL_SCIF4_1)         FM(SEL_SCIF4_2)         F_(0, 0)
 496 #define MOD_SEL1_13             FM(SEL_SCIF3_0)         FM(SEL_SCIF3_1)
 497 #define MOD_SEL1_12             FM(SEL_SCIF2_0)         FM(SEL_SCIF2_1)
 498 #define MOD_SEL1_11             FM(SEL_SCIF1_0)         FM(SEL_SCIF1_1)
 499 #define MOD_SEL1_10             FM(SEL_SCIF_0)          FM(SEL_SCIF_1)
 500 #define MOD_SEL1_9              FM(SEL_REMOCON_0)       FM(SEL_REMOCON_1)
 501 #define MOD_SEL1_6              FM(SEL_RCAN0_0)         FM(SEL_RCAN0_1)
 502 #define MOD_SEL1_5              FM(SEL_PWM6_0)          FM(SEL_PWM6_1)
 503 #define MOD_SEL1_4              FM(SEL_PWM5_0)          FM(SEL_PWM5_1)
 504 #define MOD_SEL1_3              FM(SEL_PWM4_0)          FM(SEL_PWM4_1)
 505 #define MOD_SEL1_2              FM(SEL_PWM3_0)          FM(SEL_PWM3_1)
 506 #define MOD_SEL1_1              FM(SEL_PWM2_0)          FM(SEL_PWM2_1)
 507 #define MOD_SEL1_0              FM(SEL_PWM1_0)          FM(SEL_PWM1_1)
 508
 509 /* MOD_SEL2 */                  /* 0 */                 /* 1 */                 /* 2 */                 /* 3 */
 510 #define MOD_SEL2_31             FM(I2C_SEL_5_0)         FM(I2C_SEL_5_1)
 511 #define MOD_SEL2_30             FM(I2C_SEL_3_0)         FM(I2C_SEL_3_1)
 512 #define MOD_SEL2_29             FM(I2C_SEL_0_0)         FM(I2C_SEL_0_1)
 513 #define MOD_SEL2_2_1            FM(SEL_VSP_0)           FM(SEL_VSP_1)           FM(SEL_VSP_2)           FM(SEL_VSP_3)
 514 #define MOD_SEL2_0              FM(SEL_VIN4_0)          FM(SEL_VIN4_1)
 515
 516 #define PINMUX_MOD_SELS\
 517 \
 518                         MOD_SEL1_31_30          MOD_SEL2_31 \
 519 MOD_SEL0_30_29                                  MOD_SEL2_30 \
 520                         MOD_SEL1_29_28_27       MOD_SEL2_29 \
 521 MOD_SEL0_28_27 \
 522 \
 523 MOD_SEL0_26_25_24       MOD_SEL1_26 \
 524                         MOD_SEL1_25_24 \
 525 \
 526 MOD_SEL0_23             MOD_SEL1_23_22_21 \
 527 MOD_SEL0_22 \
 528 MOD_SEL0_21_20 \
 529                         MOD_SEL1_20 \
 530 MOD_SEL0_19             MOD_SEL1_19 \
 531 MOD_SEL0_18             MOD_SEL1_18_17 \
 532 MOD_SEL0_17 \
 533 MOD_SEL0_16_15          MOD_SEL1_16 \
 534                         MOD_SEL1_15_14 \
 535 MOD_SEL0_14 \
 536 MOD_SEL0_13             MOD_SEL1_13 \
 537 MOD_SEL0_12             MOD_SEL1_12 \
 538 MOD_SEL0_11             MOD_SEL1_11 \
 539 MOD_SEL0_10             MOD_SEL1_10 \
 540 MOD_SEL0_9              MOD_SEL1_9 \
 541 MOD_SEL0_8 \
 542 MOD_SEL0_7_6 \
 543                         MOD_SEL1_6 \
 544 MOD_SEL0_5_4            MOD_SEL1_5 \
 545                         MOD_SEL1_4 \
 546 MOD_SEL0_3              MOD_SEL1_3 \
 547 MOD_SEL0_2_1            MOD_SEL1_2              MOD_SEL2_2_1 \
 548                         MOD_SEL1_1 \
 549                         MOD_SEL1_0              MOD_SEL2_0
 550
 551
 552 enum {
 553         PINMUX_RESERVED = 0,
 554
 555         PINMUX_DATA_BEGIN,
 556         GP_ALL(DATA),
 557         PINMUX_DATA_END,
 558
 559 #define F_(x, y)
 560 #define FM(x)   FN_##x,
 561         PINMUX_FUNCTION_BEGIN,
 562         GP_ALL(FN),
 563         PINMUX_GPSR
 564         PINMUX_IPSR
 565         PINMUX_MOD_SELS
 566         PINMUX_FUNCTION_END,
 567 #undef F_
 568 #undef FM
 569
 570 #define F_(x, y)
 571 #define FM(x)   x##_MARK,
 572         PINMUX_MARK_BEGIN,
 573         PINMUX_GPSR
 574         PINMUX_IPSR
 575         PINMUX_MOD_SELS
 576         PINMUX_MARK_END,
 577 #undef F_
 578 #undef FM
 579 };
 580
 581 static const u16 pinmux_data[] = {
 582         PINMUX_DATA_GP_ALL(),
 583
 584         /* IPSR0 */
 585         PINMUX_IPSR_DATA(IP0_3_0,       AVB_MDC),
 586         PINMUX_IPSR_MSEL(IP0_3_0,       MSIOF2_SS2_C,           SEL_MSIOF2_2),
 587
 588         PINMUX_IPSR_DATA(IP0_7_4,       AVB_MAGIC),
 589         PINMUX_IPSR_MSEL(IP0_7_4,       MSIOF2_SS1_C,           SEL_MSIOF2_2),
 590         PINMUX_IPSR_MSEL(IP0_7_4,       SCK4_A,                 SEL_SCIF4_0),
 591
 592         PINMUX_IPSR_DATA(IP0_11_8,      AVB_PHY_INT),
 593         PINMUX_IPSR_MSEL(IP0_11_8,      MSIOF2_SYNC_C,          SEL_MSIOF2_2),
 594         PINMUX_IPSR_MSEL(IP0_11_8,      RX4_A,                  SEL_SCIF4_0),
 595
 596         PINMUX_IPSR_DATA(IP0_15_12,     AVB_LINK),
 597         PINMUX_IPSR_MSEL(IP0_15_12,     MSIOF2_SCK_C,           SEL_MSIOF2_2),
 598         PINMUX_IPSR_MSEL(IP0_15_12,     TX4_A,                  SEL_SCIF4_0),
 599
 600         PINMUX_IPSR_MSEL(IP0_19_16,     AVB_AVTP_MATCH_A,       SEL_ETHERAVB_0),
 601         PINMUX_IPSR_MSEL(IP0_19_16,     MSIOF2_RXD_C,           SEL_MSIOF2_2),
 602         PINMUX_IPSR_MSEL(IP0_19_16,     CTS4_N_A,               SEL_SCIF4_0),
 603
 604         PINMUX_IPSR_MSEL(IP0_23_20,     AVB_AVTP_CAPTURE_A,     SEL_ETHERAVB_0),
 605         PINMUX_IPSR_MSEL(IP0_23_20,     MSIOF2_TXD_C,           SEL_MSIOF2_2),
 606         PINMUX_IPSR_MSEL(IP0_23_20,     RTS4_N_TANS_A,          SEL_SCIF4_0),
 607
 608         PINMUX_IPSR_DATA(IP0_27_24,     IRQ0),
 609         PINMUX_IPSR_DATA(IP0_27_24,     QPOLB),
 610         PINMUX_IPSR_DATA(IP0_27_24,     DU_CDE),
 611         PINMUX_IPSR_MSEL(IP0_27_24,     VI4_DATA0_B,            SEL_VIN4_1),
 612         PINMUX_IPSR_MSEL(IP0_27_24,     CAN0_TX_B,              SEL_RCAN0_1),
 613         PINMUX_IPSR_MSEL(IP0_27_24,     CANFD0_TX_B,            SEL_CANFD0_1),
 614
 615         PINMUX_IPSR_DATA(IP0_31_28,     IRQ1),
 616         PINMUX_IPSR_DATA(IP0_31_28,     QPOLA),
 617         PINMUX_IPSR_DATA(IP0_31_28,     DU_DISP),
 618         PINMUX_IPSR_MSEL(IP0_31_28,     VI4_DATA1_B,            SEL_VIN4_1),
 619         PINMUX_IPSR_MSEL(IP0_31_28,     CAN0_RX_B,              SEL_RCAN0_1),
 620         PINMUX_IPSR_MSEL(IP0_31_28,     CANFD0_RX_B,            SEL_CANFD0_1),
 621
 622         /* IPSR1 */
 623         PINMUX_IPSR_DATA(IP1_3_0,       IRQ2),
 624         PINMUX_IPSR_DATA(IP1_3_0,       QCPV_QDE),
 625         PINMUX_IPSR_DATA(IP1_3_0,       DU_EXODDF_DU_ODDF_DISP_CDE),
 626         PINMUX_IPSR_MSEL(IP1_3_0,       VI4_DATA2_B,            SEL_VIN4_1),
 627         PINMUX_IPSR_MSEL(IP1_3_0,       PWM3_B,                 SEL_PWM3_1),
 628
 629         PINMUX_IPSR_DATA(IP1_7_4,       IRQ3),
 630         PINMUX_IPSR_DATA(IP1_7_4,       QSTVB_QVE),
 631         PINMUX_IPSR_DATA(IP1_7_4,       A25),
 632         PINMUX_IPSR_DATA(IP1_7_4,       DU_DOTCLKOUT1),
 633         PINMUX_IPSR_MSEL(IP1_7_4,       VI4_DATA3_B,            SEL_VIN4_1),
 634         PINMUX_IPSR_MSEL(IP1_7_4,       PWM4_B,                 SEL_PWM4_1),
 635
 636         PINMUX_IPSR_DATA(IP1_11_8,      IRQ4),
 637         PINMUX_IPSR_DATA(IP1_11_8,      QSTH_QHS),
 638         PINMUX_IPSR_DATA(IP1_11_8,      A24),
 639         PINMUX_IPSR_DATA(IP1_11_8,      DU_EXHSYNC_DU_HSYNC),
 640         PINMUX_IPSR_MSEL(IP1_11_8,      VI4_DATA4_B,            SEL_VIN4_1),
 641         PINMUX_IPSR_MSEL(IP1_11_8,      PWM5_B,                 SEL_PWM5_1),
 642
 643         PINMUX_IPSR_DATA(IP1_15_12,     IRQ5),
 644         PINMUX_IPSR_DATA(IP1_15_12,     QSTB_QHE),
 645         PINMUX_IPSR_DATA(IP1_15_12,     A23),
 646         PINMUX_IPSR_DATA(IP1_15_12,     DU_EXVSYNC_DU_VSYNC),
 647         PINMUX_IPSR_MSEL(IP1_15_12,     VI4_DATA5_B,            SEL_VIN4_1),
 648         PINMUX_IPSR_MSEL(IP1_15_12,     PWM6_B,                 SEL_PWM6_1),
 649
 650         PINMUX_IPSR_DATA(IP1_19_16,     PWM0),
 651         PINMUX_IPSR_DATA(IP1_19_16,     AVB_AVTP_PPS),
 652         PINMUX_IPSR_DATA(IP1_19_16,     A22),
 653         PINMUX_IPSR_MSEL(IP1_19_16,     VI4_DATA6_B,            SEL_VIN4_1),
 654         PINMUX_IPSR_MSEL(IP1_19_16,     IECLK_B,                SEL_IEBUS_1),
 655
 656         PINMUX_IPSR_MSEL(IP1_23_20,     PWM1_A,                 SEL_PWM1_0),
 657         PINMUX_IPSR_DATA(IP1_23_20,     A21),
 658         PINMUX_IPSR_MSEL(IP1_23_20,     HRX3_D,                 SEL_HSCIF3_3),
 659         PINMUX_IPSR_MSEL(IP1_23_20,     VI4_DATA7_B,            SEL_VIN4_1),
 660         PINMUX_IPSR_MSEL(IP1_23_20,     IERX_B,                 SEL_IEBUS_1),
 661
 662         PINMUX_IPSR_MSEL(IP1_27_24,     PWM2_A,                 SEL_PWM2_0),
 663         PINMUX_IPSR_DATA(IP1_27_24,     A20),
 664         PINMUX_IPSR_MSEL(IP1_27_24,     HTX3_D,                 SEL_HSCIF3_3),
 665         PINMUX_IPSR_MSEL(IP1_27_24,     IETX_B,                 SEL_IEBUS_1),
 666
 667         PINMUX_IPSR_DATA(IP1_31_28,     A0),
 668         PINMUX_IPSR_DATA(IP1_31_28,     LCDOUT16),
 669         PINMUX_IPSR_MSEL(IP1_31_28,     MSIOF3_SYNC_B,          SEL_MSIOF3_1),
 670         PINMUX_IPSR_DATA(IP1_31_28,     VI4_DATA8),
 671         PINMUX_IPSR_DATA(IP1_31_28,     DU_DB0),
 672         PINMUX_IPSR_MSEL(IP1_31_28,     PWM3_A,                 SEL_PWM3_0),
 673
 674         /* IPSR2 */
 675         PINMUX_IPSR_DATA(IP2_3_0,       A1),
 676         PINMUX_IPSR_DATA(IP2_3_0,       LCDOUT17),
 677         PINMUX_IPSR_MSEL(IP2_3_0,       MSIOF3_TXD_B,           SEL_MSIOF3_1),
 678         PINMUX_IPSR_DATA(IP2_3_0,       VI4_DATA9),
 679         PINMUX_IPSR_DATA(IP2_3_0,       DU_DB1),
 680         PINMUX_IPSR_MSEL(IP2_3_0,       PWM4_A,                 SEL_PWM4_0),
 681
 682         PINMUX_IPSR_DATA(IP2_7_4,       A2),
 683         PINMUX_IPSR_DATA(IP2_7_4,       LCDOUT18),
 684         PINMUX_IPSR_MSEL(IP2_7_4,       MSIOF3_SCK_B,           SEL_MSIOF3_1),
 685         PINMUX_IPSR_DATA(IP2_7_4,       VI4_DATA10),
 686         PINMUX_IPSR_DATA(IP2_7_4,       DU_DB2),
 687         PINMUX_IPSR_MSEL(IP2_7_4,       PWM5_A,                 SEL_PWM5_0),
 688
 689         PINMUX_IPSR_DATA(IP2_11_8,      A3),
 690         PINMUX_IPSR_DATA(IP2_11_8,      LCDOUT19),
 691         PINMUX_IPSR_MSEL(IP2_11_8,      MSIOF3_RXD_B,           SEL_MSIOF3_1),
 692         PINMUX_IPSR_DATA(IP2_11_8,      VI4_DATA11),
 693         PINMUX_IPSR_DATA(IP2_11_8,      DU_DB3),
 694         PINMUX_IPSR_MSEL(IP2_11_8,      PWM6_A,                 SEL_PWM6_0),
 695
 696         PINMUX_IPSR_DATA(IP2_15_12,     A4),
 697         PINMUX_IPSR_DATA(IP2_15_12,     LCDOUT20),
 698         PINMUX_IPSR_MSEL(IP2_15_12,     MSIOF3_SS1_B,           SEL_MSIOF3_1),
 699         PINMUX_IPSR_DATA(IP2_15_12,     VI4_DATA12),
 700         PINMUX_IPSR_DATA(IP2_15_12,     VI5_DATA12),
 701         PINMUX_IPSR_DATA(IP2_15_12,     DU_DB4),
 702
 703         PINMUX_IPSR_DATA(IP2_19_16,     A5),
 704         PINMUX_IPSR_DATA(IP2_19_16,     LCDOUT21),
 705         PINMUX_IPSR_MSEL(IP2_19_16,     MSIOF3_SS2_B,           SEL_MSIOF3_1),
 706         PINMUX_IPSR_MSEL(IP2_19_16,     SCK4_B,                 SEL_SCIF4_1),
 707         PINMUX_IPSR_DATA(IP2_19_16,     VI4_DATA13),
 708         PINMUX_IPSR_DATA(IP2_19_16,     VI5_DATA13),
 709         PINMUX_IPSR_DATA(IP2_19_16,     DU_DB5),
 710
 711         PINMUX_IPSR_DATA(IP2_23_20,     A6),
 712         PINMUX_IPSR_DATA(IP2_23_20,     LCDOUT22),
 713         PINMUX_IPSR_MSEL(IP2_23_20,     MSIOF2_SS1_A,           SEL_MSIOF2_0),
 714         PINMUX_IPSR_MSEL(IP2_23_20,     RX4_B,                  SEL_SCIF4_1),
 715         PINMUX_IPSR_DATA(IP2_23_20,     VI4_DATA14),
 716         PINMUX_IPSR_DATA(IP2_23_20,     VI5_DATA14),
 717         PINMUX_IPSR_DATA(IP2_23_20,     DU_DB6),
 718
 719         PINMUX_IPSR_DATA(IP2_27_24,     A7),
 720         PINMUX_IPSR_DATA(IP2_27_24,     LCDOUT23),
 721         PINMUX_IPSR_MSEL(IP2_27_24,     MSIOF2_SS2_A,           SEL_MSIOF2_0),
 722         PINMUX_IPSR_MSEL(IP2_27_24,     TX4_B,                  SEL_SCIF4_1),
 723         PINMUX_IPSR_DATA(IP2_27_24,     VI4_DATA15),
 724         PINMUX_IPSR_DATA(IP2_27_24,     VI5_DATA15),
 725         PINMUX_IPSR_DATA(IP2_27_24,     DU_DB7),
 726
 727         PINMUX_IPSR_DATA(IP2_31_28,     A8),
 728         PINMUX_IPSR_MSEL(IP2_31_28,     RX3_B,                  SEL_SCIF3_1),
 729         PINMUX_IPSR_MSEL(IP2_31_28,     MSIOF2_SYNC_A,          SEL_MSIOF2_0),
 730         PINMUX_IPSR_MSEL(IP2_31_28,     HRX4_B,                 SEL_HSCIF4_1),
 731         PINMUX_IPSR_MSEL(IP2_31_28,     SDA6_A,                 SEL_I2C6_0),
 732         PINMUX_IPSR_MSEL(IP2_31_28,     AVB_AVTP_MATCH_B,       SEL_ETHERAVB_1),
 733         PINMUX_IPSR_MSEL(IP2_31_28,     PWM1_B,                 SEL_PWM1_1),
 734
 735         /* IPSR3 */
 736         PINMUX_IPSR_DATA(IP3_3_0,       A9),
 737         PINMUX_IPSR_MSEL(IP3_3_0,       MSIOF2_SCK_A,           SEL_MSIOF2_0),
 738         PINMUX_IPSR_MSEL(IP3_3_0,       CTS4_N_B,               SEL_SCIF4_1),
 739         PINMUX_IPSR_DATA(IP3_3_0,       VI5_VSYNC_N),
 740
 741         PINMUX_IPSR_DATA(IP3_7_4,       A10),
 742         PINMUX_IPSR_MSEL(IP3_7_4,       MSIOF2_RXD_A,           SEL_MSIOF2_0),
 743         PINMUX_IPSR_MSEL(IP3_7_4,       RTS4_N_TANS_B,          SEL_SCIF4_1),
 744         PINMUX_IPSR_DATA(IP3_7_4,       VI5_HSYNC_N),
 745
 746         PINMUX_IPSR_DATA(IP3_11_8,      A11),
 747         PINMUX_IPSR_MSEL(IP3_11_8,      TX3_B,                  SEL_SCIF3_1),
 748         PINMUX_IPSR_MSEL(IP3_11_8,      MSIOF2_TXD_A,           SEL_MSIOF2_0),
 749         PINMUX_IPSR_MSEL(IP3_11_8,      HTX4_B,                 SEL_HSCIF4_1),
 750         PINMUX_IPSR_DATA(IP3_11_8,      HSCK4),
 751         PINMUX_IPSR_DATA(IP3_11_8,      VI5_FIELD),
 752         PINMUX_IPSR_MSEL(IP3_11_8,      SCL6_A,                 SEL_I2C6_0),
 753         PINMUX_IPSR_MSEL(IP3_11_8,      AVB_AVTP_CAPTURE_B,     SEL_ETHERAVB_1),
 754         PINMUX_IPSR_MSEL(IP3_11_8,      PWM2_B,                 SEL_PWM2_1),
 755
 756         PINMUX_IPSR_DATA(IP3_15_12,     A12),
 757         PINMUX_IPSR_DATA(IP3_15_12,     LCDOUT12),
 758         PINMUX_IPSR_MSEL(IP3_15_12,     MSIOF3_SCK_C,           SEL_MSIOF3_2),
 759         PINMUX_IPSR_MSEL(IP3_15_12,     HRX4_A,                 SEL_HSCIF4_0),
 760         PINMUX_IPSR_DATA(IP3_15_12,     VI5_DATA8),
 761         PINMUX_IPSR_DATA(IP3_15_12,     DU_DG4),
 762
 763         PINMUX_IPSR_DATA(IP3_19_16,     A13),
 764         PINMUX_IPSR_DATA(IP3_19_16,     LCDOUT13),
 765         PINMUX_IPSR_MSEL(IP3_19_16,     MSIOF3_SYNC_C,          SEL_MSIOF3_2),
 766         PINMUX_IPSR_MSEL(IP3_19_16,     HTX4_A,                 SEL_HSCIF4_0),
 767         PINMUX_IPSR_DATA(IP3_19_16,     VI5_DATA9),
 768         PINMUX_IPSR_DATA(IP3_19_16,     DU_DG5),
 769
 770         PINMUX_IPSR_DATA(IP3_23_20,     A14),
 771         PINMUX_IPSR_DATA(IP3_23_20,     LCDOUT14),
 772         PINMUX_IPSR_MSEL(IP3_23_20,     MSIOF3_RXD_C,           SEL_MSIOF3_2),
 773         PINMUX_IPSR_DATA(IP3_23_20,     HCTS4_N),
 774         PINMUX_IPSR_DATA(IP3_23_20,     VI5_DATA10),
 775         PINMUX_IPSR_DATA(IP3_23_20,     DU_DG6),
 776
 777         PINMUX_IPSR_DATA(IP3_27_24,     A15),
 778         PINMUX_IPSR_DATA(IP3_27_24,     LCDOUT15),
 779         PINMUX_IPSR_MSEL(IP3_27_24,     MSIOF3_TXD_C,           SEL_MSIOF3_2),
 780         PINMUX_IPSR_DATA(IP3_27_24,     HRTS4_N),
 781         PINMUX_IPSR_DATA(IP3_27_24,     VI5_DATA11),
 782         PINMUX_IPSR_DATA(IP3_27_24,     DU_DG7),
 783
 784         PINMUX_IPSR_DATA(IP3_31_28,     A16),
 785         PINMUX_IPSR_DATA(IP3_31_28,     LCDOUT8),
 786         PINMUX_IPSR_DATA(IP3_31_28,     VI4_FIELD),
 787         PINMUX_IPSR_DATA(IP3_31_28,     DU_DG0),
 788
 789         /* IPSR4 */
 790         PINMUX_IPSR_DATA(IP4_3_0,       A17),
 791         PINMUX_IPSR_DATA(IP4_3_0,       LCDOUT9),
 792         PINMUX_IPSR_DATA(IP4_3_0,       VI4_VSYNC_N),
 793         PINMUX_IPSR_DATA(IP4_3_0,       DU_DG1),
 794
 795         PINMUX_IPSR_DATA(IP4_7_4,       A18),
 796         PINMUX_IPSR_DATA(IP4_7_4,       LCDOUT10),
 797         PINMUX_IPSR_DATA(IP4_7_4,       VI4_HSYNC_N),
 798         PINMUX_IPSR_DATA(IP4_7_4,       DU_DG2),
 799
 800         PINMUX_IPSR_DATA(IP4_11_8,      A19),
 801         PINMUX_IPSR_DATA(IP4_11_8,      LCDOUT11),
 802         PINMUX_IPSR_DATA(IP4_11_8,      VI4_CLKENB),
 803         PINMUX_IPSR_DATA(IP4_11_8,      DU_DG3),
 804
 805         PINMUX_IPSR_DATA(IP4_15_12,     CS0_N),
 806         PINMUX_IPSR_DATA(IP4_15_12,     VI5_CLKENB),
 807
 808         PINMUX_IPSR_DATA(IP4_19_16,     CS1_N_A26),
 809         PINMUX_IPSR_DATA(IP4_19_16,     VI5_CLK),
 810         PINMUX_IPSR_MSEL(IP4_19_16,     EX_WAIT0_B,             SEL_LBSC_1),
 811
 812         PINMUX_IPSR_DATA(IP4_23_20,     BS_N),
 813         PINMUX_IPSR_DATA(IP4_23_20,     QSTVA_QVS),
 814         PINMUX_IPSR_MSEL(IP4_23_20,     MSIOF3_SCK_D,           SEL_MSIOF3_3),
 815         PINMUX_IPSR_DATA(IP4_23_20,     SCK3),
 816         PINMUX_IPSR_DATA(IP4_23_20,     HSCK3),
 817         PINMUX_IPSR_DATA(IP4_23_20,     CAN1_TX),
 818         PINMUX_IPSR_DATA(IP4_23_20,     CANFD1_TX),
 819         PINMUX_IPSR_MSEL(IP4_23_20,     IETX_A,                 SEL_IEBUS_0),
 820
 821         PINMUX_IPSR_DATA(IP4_27_24,     RD_N),
 822         PINMUX_IPSR_MSEL(IP4_27_24,     MSIOF3_SYNC_D,          SEL_MSIOF3_3),
 823         PINMUX_IPSR_MSEL(IP4_27_24,     RX3_A,                  SEL_SCIF3_0),
 824         PINMUX_IPSR_MSEL(IP4_27_24,     HRX3_A,                 SEL_HSCIF3_0),
 825         PINMUX_IPSR_MSEL(IP4_27_24,     CAN0_TX_A,              SEL_RCAN0_0),
 826         PINMUX_IPSR_MSEL(IP4_27_24,     CANFD0_TX_A,            SEL_CANFD0_0),
 827
 828         PINMUX_IPSR_DATA(IP4_31_28,     RD_WR_N),
 829         PINMUX_IPSR_MSEL(IP4_31_28,     MSIOF3_RXD_D,           SEL_MSIOF3_3),
 830         PINMUX_IPSR_MSEL(IP4_31_28,     TX3_A,                  SEL_SCIF3_0),
 831         PINMUX_IPSR_MSEL(IP4_31_28,     HTX3_A,                 SEL_HSCIF3_0),
 832         PINMUX_IPSR_MSEL(IP4_31_28,     CAN0_RX_A,              SEL_RCAN0_0),
 833         PINMUX_IPSR_MSEL(IP4_31_28,     CANFD0_RX_A,            SEL_CANFD0_0),
 834
 835         /* IPSR5 */
 836         PINMUX_IPSR_DATA(IP5_3_0,       WE0_N),
 837         PINMUX_IPSR_MSEL(IP5_3_0,       MSIOF3_TXD_D,           SEL_MSIOF3_3),
 838         PINMUX_IPSR_DATA(IP5_3_0,       CTS3_N),
 839         PINMUX_IPSR_DATA(IP5_3_0,       HCTS3_N),
 840         PINMUX_IPSR_MSEL(IP5_3_0,       SCL6_B,                 SEL_I2C6_1),
 841         PINMUX_IPSR_DATA(IP5_3_0,       CAN_CLK),
 842         PINMUX_IPSR_MSEL(IP5_3_0,       IECLK_A,                SEL_IEBUS_0),
 843
 844         PINMUX_IPSR_DATA(IP5_7_4,       WE1_N),
 845         PINMUX_IPSR_MSEL(IP5_7_4,       MSIOF3_SS1_D,           SEL_MSIOF3_3),
 846         PINMUX_IPSR_DATA(IP5_7_4,       RTS3_N_TANS),
 847         PINMUX_IPSR_DATA(IP5_7_4,       HRTS3_N),
 848         PINMUX_IPSR_MSEL(IP5_7_4,       SDA6_B,                 SEL_I2C6_1),
 849         PINMUX_IPSR_DATA(IP5_7_4,       CAN1_RX),
 850         PINMUX_IPSR_DATA(IP5_7_4,       CANFD1_RX),
 851         PINMUX_IPSR_MSEL(IP5_7_4,       IERX_A,                 SEL_IEBUS_0),
 852
 853         PINMUX_IPSR_MSEL(IP5_11_8,      EX_WAIT0_A,             SEL_LBSC_0),
 854         PINMUX_IPSR_DATA(IP5_11_8,      QCLK),
 855         PINMUX_IPSR_DATA(IP5_11_8,      VI4_CLK),
 856         PINMUX_IPSR_DATA(IP5_11_8,      DU_DOTCLKOUT0),
 857
 858         PINMUX_IPSR_DATA(IP5_15_12,     D0),
 859         PINMUX_IPSR_MSEL(IP5_15_12,     MSIOF2_SS1_B,           SEL_MSIOF2_1),
 860         PINMUX_IPSR_MSEL(IP5_15_12,     MSIOF3_SCK_A,           SEL_MSIOF3_0),
 861         PINMUX_IPSR_DATA(IP5_15_12,     VI4_DATA16),
 862         PINMUX_IPSR_DATA(IP5_15_12,     VI5_DATA0),
 863
 864         PINMUX_IPSR_DATA(IP5_19_16,     D1),
 865         PINMUX_IPSR_MSEL(IP5_19_16,     MSIOF2_SS2_B,           SEL_MSIOF2_1),
 866         PINMUX_IPSR_MSEL(IP5_19_16,     MSIOF3_SYNC_A,          SEL_MSIOF3_0),
 867         PINMUX_IPSR_DATA(IP5_19_16,     VI4_DATA17),
 868         PINMUX_IPSR_DATA(IP5_19_16,     VI5_DATA1),
 869
 870         PINMUX_IPSR_DATA(IP5_23_20,     D2),
 871         PINMUX_IPSR_MSEL(IP5_23_20,     MSIOF3_RXD_A,           SEL_MSIOF3_0),
 872         PINMUX_IPSR_DATA(IP5_23_20,     VI4_DATA18),
 873         PINMUX_IPSR_DATA(IP5_23_20,     VI5_DATA2),
 874
 875         PINMUX_IPSR_DATA(IP5_27_24,     D3),
 876         PINMUX_IPSR_MSEL(IP5_27_24,     MSIOF3_TXD_A,           SEL_MSIOF3_0),
 877         PINMUX_IPSR_DATA(IP5_27_24,     VI4_DATA19),
 878         PINMUX_IPSR_DATA(IP5_27_24,     VI5_DATA3),
 879
 880         PINMUX_IPSR_DATA(IP5_31_28,     D4),
 881         PINMUX_IPSR_MSEL(IP5_31_28,     MSIOF2_SCK_B,           SEL_MSIOF2_1),
 882         PINMUX_IPSR_DATA(IP5_31_28,     VI4_DATA20),
 883         PINMUX_IPSR_DATA(IP5_31_28,     VI5_DATA4),
 884
 885         /* IPSR6 */
 886         PINMUX_IPSR_DATA(IP6_3_0,       D5),
 887         PINMUX_IPSR_MSEL(IP6_3_0,       MSIOF2_SYNC_B,          SEL_MSIOF2_1),
 888         PINMUX_IPSR_DATA(IP6_3_0,       VI4_DATA21),
 889         PINMUX_IPSR_DATA(IP6_3_0,       VI5_DATA5),
 890
 891         PINMUX_IPSR_DATA(IP6_7_4,       D6),
 892         PINMUX_IPSR_MSEL(IP6_7_4,       MSIOF2_RXD_B,           SEL_MSIOF2_1),
 893         PINMUX_IPSR_DATA(IP6_7_4,       VI4_DATA22),
 894         PINMUX_IPSR_DATA(IP6_7_4,       VI5_DATA6),
 895
 896         PINMUX_IPSR_DATA(IP6_11_8,      D7),
 897         PINMUX_IPSR_MSEL(IP6_11_8,      MSIOF2_TXD_B,           SEL_MSIOF2_1),
 898         PINMUX_IPSR_DATA(IP6_11_8,      VI4_DATA23),
 899         PINMUX_IPSR_DATA(IP6_11_8,      VI5_DATA7),
 900
 901         PINMUX_IPSR_DATA(IP6_15_12,     D8),
 902         PINMUX_IPSR_DATA(IP6_15_12,     LCDOUT0),
 903         PINMUX_IPSR_MSEL(IP6_15_12,     MSIOF2_SCK_D,           SEL_MSIOF2_3),
 904         PINMUX_IPSR_MSEL(IP6_15_12,     SCK4_C,                 SEL_SCIF4_2),
 905         PINMUX_IPSR_MSEL(IP6_15_12,     VI4_DATA0_A,            SEL_VIN4_0),
 906         PINMUX_IPSR_DATA(IP6_15_12,     DU_DR0),
 907
 908         PINMUX_IPSR_DATA(IP6_19_16,     D9),
 909         PINMUX_IPSR_DATA(IP6_19_16,     LCDOUT1),
 910         PINMUX_IPSR_MSEL(IP6_19_16,     MSIOF2_SYNC_D,          SEL_MSIOF2_3),
 911         PINMUX_IPSR_MSEL(IP6_19_16,     VI4_DATA1_A,            SEL_VIN4_0),
 912         PINMUX_IPSR_DATA(IP6_19_16,     DU_DR1),
 913
 914         PINMUX_IPSR_DATA(IP6_23_20,     D10),
 915         PINMUX_IPSR_DATA(IP6_23_20,     LCDOUT2),
 916         PINMUX_IPSR_MSEL(IP6_23_20,     MSIOF2_RXD_D,           SEL_MSIOF2_3),
 917         PINMUX_IPSR_MSEL(IP6_23_20,     HRX3_B,                 SEL_HSCIF3_1),
 918         PINMUX_IPSR_MSEL(IP6_23_20,     VI4_DATA2_A,            SEL_VIN4_0),
 919         PINMUX_IPSR_MSEL(IP6_23_20,     CTS4_N_C,               SEL_SCIF4_2),
 920         PINMUX_IPSR_DATA(IP6_23_20,     DU_DR2),
 921
 922         PINMUX_IPSR_DATA(IP6_27_24,     D11),
 923         PINMUX_IPSR_DATA(IP6_27_24,     LCDOUT3),
 924         PINMUX_IPSR_MSEL(IP6_27_24,     MSIOF2_TXD_D,           SEL_MSIOF2_3),
 925         PINMUX_IPSR_MSEL(IP6_27_24,     HTX3_B,                 SEL_HSCIF3_1),
 926         PINMUX_IPSR_MSEL(IP6_27_24,     VI4_DATA3_A,            SEL_VIN4_0),
 927         PINMUX_IPSR_MSEL(IP6_27_24,     RTS4_N_TANS_C,          SEL_SCIF4_2),
 928         PINMUX_IPSR_DATA(IP6_27_24,     DU_DR3),
 929
 930         PINMUX_IPSR_DATA(IP6_31_28,     D12),
 931         PINMUX_IPSR_DATA(IP6_31_28,     LCDOUT4),
 932         PINMUX_IPSR_MSEL(IP6_31_28,     MSIOF2_SS1_D,           SEL_MSIOF2_3),
 933         PINMUX_IPSR_MSEL(IP6_31_28,     RX4_C,                  SEL_SCIF4_2),
 934         PINMUX_IPSR_MSEL(IP6_31_28,     VI4_DATA4_A,            SEL_VIN4_0),
 935         PINMUX_IPSR_DATA(IP6_31_28,     DU_DR4),
 936
 937         /* IPSR7 */
 938         PINMUX_IPSR_DATA(IP7_3_0,       D13),
 939         PINMUX_IPSR_DATA(IP7_3_0,       LCDOUT5),
 940         PINMUX_IPSR_MSEL(IP7_3_0,       MSIOF2_SS2_D,           SEL_MSIOF2_3),
 941         PINMUX_IPSR_MSEL(IP7_3_0,       TX4_C,                  SEL_SCIF4_2),
 942         PINMUX_IPSR_MSEL(IP7_3_0,       VI4_DATA5_A,            SEL_VIN4_0),
 943         PINMUX_IPSR_DATA(IP7_3_0,       DU_DR5),
 944
 945         PINMUX_IPSR_DATA(IP7_7_4,       D14),
 946         PINMUX_IPSR_DATA(IP7_7_4,       LCDOUT6),
 947         PINMUX_IPSR_MSEL(IP7_7_4,       MSIOF3_SS1_A,           SEL_MSIOF3_0),
 948         PINMUX_IPSR_MSEL(IP7_7_4,       HRX3_C,                 SEL_HSCIF3_2),
 949         PINMUX_IPSR_MSEL(IP7_7_4,       VI4_DATA6_A,            SEL_VIN4_0),
 950         PINMUX_IPSR_DATA(IP7_7_4,       DU_DR6),
 951         PINMUX_IPSR_MSEL(IP7_7_4,       SCL6_C,                 SEL_I2C6_2),
 952
 953         PINMUX_IPSR_DATA(IP7_11_8,      D15),
 954         PINMUX_IPSR_DATA(IP7_11_8,      LCDOUT7),
 955         PINMUX_IPSR_MSEL(IP7_11_8,      MSIOF3_SS2_A,           SEL_MSIOF3_0),
 956         PINMUX_IPSR_MSEL(IP7_11_8,      HTX3_C,                 SEL_HSCIF3_2),
 957         PINMUX_IPSR_MSEL(IP7_11_8,      VI4_DATA7_A,            SEL_VIN4_0),
 958         PINMUX_IPSR_DATA(IP7_11_8,      DU_DR7),
 959         PINMUX_IPSR_MSEL(IP7_11_8,      SDA6_C,                 SEL_I2C6_2),
 960
 961         PINMUX_IPSR_DATA(IP7_15_12,     FSCLKST),
 962
 963         PINMUX_IPSR_DATA(IP7_19_16,     SD0_CLK),
 964         PINMUX_IPSR_MSEL(IP7_19_16,     MSIOF1_SCK_E,           SEL_MSIOF1_4),
 965         PINMUX_IPSR_MSEL(IP7_19_16,     STP_OPWM_0_B,           SEL_SSP1_0_1),
 966
 967         PINMUX_IPSR_DATA(IP7_23_20,     SD0_CMD),
 968         PINMUX_IPSR_MSEL(IP7_23_20,     MSIOF1_SYNC_E,          SEL_MSIOF1_4),
 969         PINMUX_IPSR_MSEL(IP7_23_20,     STP_IVCXO27_0_B,        SEL_SSP1_0_1),
 970
 971         PINMUX_IPSR_DATA(IP7_27_24,     SD0_DAT0),
 972         PINMUX_IPSR_MSEL(IP7_27_24,     MSIOF1_RXD_E,           SEL_MSIOF1_4),
 973         PINMUX_IPSR_MSEL(IP7_27_24,     TS_SCK0_B,              SEL_TSIF0_1),
 974         PINMUX_IPSR_MSEL(IP7_27_24,     STP_ISCLK_0_B,          SEL_SSP1_0_1),
 975
 976         PINMUX_IPSR_DATA(IP7_31_28,     SD0_DAT1),
 977         PINMUX_IPSR_MSEL(IP7_31_28,     MSIOF1_TXD_E,           SEL_MSIOF1_4),
 978         PINMUX_IPSR_MSEL(IP7_31_28,     TS_SPSYNC0_B,           SEL_TSIF0_1),
 979         PINMUX_IPSR_MSEL(IP7_31_28,     STP_ISSYNC_0_B,         SEL_SSP1_0_1),
 980
 981         /* IPSR8 */
 982         PINMUX_IPSR_DATA(IP8_3_0,       SD0_DAT2),
 983         PINMUX_IPSR_MSEL(IP8_3_0,       MSIOF1_SS1_E,           SEL_MSIOF1_4),
 984         PINMUX_IPSR_MSEL(IP8_3_0,       TS_SDAT0_B,             SEL_TSIF0_1),
 985         PINMUX_IPSR_MSEL(IP8_3_0,       STP_ISD_0_B,            SEL_SSP1_0_1),
 986
 987         PINMUX_IPSR_DATA(IP8_7_4,       SD0_DAT3),
 988         PINMUX_IPSR_MSEL(IP8_7_4,       MSIOF1_SS2_E,           SEL_MSIOF1_4),
 989         PINMUX_IPSR_MSEL(IP8_7_4,       TS_SDEN0_B,             SEL_TSIF0_1),
 990         PINMUX_IPSR_MSEL(IP8_7_4,       STP_ISEN_0_B,           SEL_SSP1_0_1),
 991
 992         PINMUX_IPSR_DATA(IP8_11_8,      SD1_CLK),
 993         PINMUX_IPSR_MSEL(IP8_11_8,      MSIOF1_SCK_G,           SEL_MSIOF1_6),
 994         PINMUX_IPSR_MSEL(IP8_11_8,      SIM0_CLK_A,             SEL_SIMCARD_0),
 995
 996         PINMUX_IPSR_DATA(IP8_15_12,     SD1_CMD),
 997         PINMUX_IPSR_MSEL(IP8_15_12,     MSIOF1_SYNC_G,          SEL_MSIOF1_6),
 998         PINMUX_IPSR_MSEL(IP8_15_12,     SIM0_D_A,               SEL_SIMCARD_0),
 999         PINMUX_IPSR_MSEL(IP8_15_12,     STP_IVCXO27_1_B,        SEL_SSP1_1_1),
1000
1001         PINMUX_IPSR_DATA(IP8_19_16,     SD1_DAT0),
1002         PINMUX_IPSR_DATA(IP8_19_16,     SD2_DAT4),
1003         PINMUX_IPSR_MSEL(IP8_19_16,     MSIOF1_RXD_G,           SEL_MSIOF1_6),
1004         PINMUX_IPSR_MSEL(IP8_19_16,     TS_SCK1_B,              SEL_TSIF1_1),
1005         PINMUX_IPSR_MSEL(IP8_19_16,     STP_ISCLK_1_B,          SEL_SSP1_1_1),
1006
1007         PINMUX_IPSR_DATA(IP8_23_20,     SD1_DAT1),
1008         PINMUX_IPSR_DATA(IP8_23_20,     SD2_DAT5),
1009         PINMUX_IPSR_MSEL(IP8_23_20,     MSIOF1_TXD_G,           SEL_MSIOF1_6),
1010         PINMUX_IPSR_MSEL(IP8_23_20,     TS_SPSYNC1_B,           SEL_TSIF1_1),
1011         PINMUX_IPSR_MSEL(IP8_23_20,     STP_ISSYNC_1_B,         SEL_SSP1_1_1),
1012
1013         PINMUX_IPSR_DATA(IP8_27_24,     SD1_DAT2),
1014         PINMUX_IPSR_DATA(IP8_27_24,     SD2_DAT6),
1015         PINMUX_IPSR_MSEL(IP8_27_24,     MSIOF1_SS1_G,           SEL_MSIOF1_6),
1016         PINMUX_IPSR_MSEL(IP8_27_24,     TS_SDAT1_B,             SEL_TSIF1_1),
1017         PINMUX_IPSR_MSEL(IP8_27_24,     STP_ISD_1_B,            SEL_SSP1_1_1),
1018
1019         PINMUX_IPSR_DATA(IP8_31_28,     SD1_DAT3),
1020         PINMUX_IPSR_DATA(IP8_31_28,     SD2_DAT7),
1021         PINMUX_IPSR_MSEL(IP8_31_28,     MSIOF1_SS2_G,           SEL_MSIOF1_6),
1022         PINMUX_IPSR_MSEL(IP8_31_28,     TS_SDEN1_B,             SEL_TSIF1_1),
1023         PINMUX_IPSR_MSEL(IP8_31_28,     STP_ISEN_1_B,           SEL_SSP1_1_1),
1024
1025         /* IPSR9 */
1026         PINMUX_IPSR_DATA(IP9_3_0,       SD2_CLK),
1027
1028         PINMUX_IPSR_DATA(IP9_7_4,       SD2_DAT0),
1029
1030         PINMUX_IPSR_DATA(IP9_11_8,      SD2_DAT1),
1031
1032         PINMUX_IPSR_DATA(IP9_15_12,     SD2_DAT2),
1033
1034         PINMUX_IPSR_DATA(IP9_19_16,     SD2_DAT3),
1035
1036         PINMUX_IPSR_DATA(IP9_23_20,     SD2_DS),
1037         PINMUX_IPSR_MSEL(IP9_23_20,     SATA_DEVSLP_B,          SEL_SCIF_1),
1038
1039         PINMUX_IPSR_DATA(IP9_27_24,     SD3_DAT4),
1040         PINMUX_IPSR_MSEL(IP9_27_24,     SD2_CD_A,               SEL_SDHI2_0),
1041
1042         PINMUX_IPSR_DATA(IP9_31_28,     SD3_DAT5),
1043         PINMUX_IPSR_MSEL(IP9_31_28,     SD2_WP_A,               SEL_SDHI2_0),
1044
1045         /* IPSR10 */
1046         PINMUX_IPSR_DATA(IP10_3_0,      SD3_DAT6),
1047         PINMUX_IPSR_DATA(IP10_3_0,      SD3_CD),
1048
1049         PINMUX_IPSR_DATA(IP10_7_4,      SD3_DAT7),
1050         PINMUX_IPSR_DATA(IP10_7_4,      SD3_WP),
1051
1052         PINMUX_IPSR_DATA(IP10_11_8,     SD0_CD),
1053         PINMUX_IPSR_MSEL(IP10_11_8,     SCL2_B,                 SEL_I2C2_1),
1054         PINMUX_IPSR_MSEL(IP10_11_8,     SIM0_RST_A,             SEL_SIMCARD_0),
1055
1056         PINMUX_IPSR_DATA(IP10_15_12,    SD0_WP),
1057         PINMUX_IPSR_MSEL(IP10_15_12,    SDA2_B,                 SEL_I2C2_1),
1058
1059         PINMUX_IPSR_DATA(IP10_19_16,    SD1_CD),
1060         PINMUX_IPSR_MSEL(IP10_19_16,    SIM0_CLK_B,             SEL_SIMCARD_1),
1061
1062         PINMUX_IPSR_DATA(IP10_23_20,    SD1_WP),
1063         PINMUX_IPSR_MSEL(IP10_23_20,    SIM0_D_B,               SEL_SIMCARD_1),
1064
1065         PINMUX_IPSR_DATA(IP10_27_24,    SCK0),
1066         PINMUX_IPSR_MSEL(IP10_27_24,    HSCK1_B,                SEL_HSCIF1_1),
1067         PINMUX_IPSR_MSEL(IP10_27_24,    MSIOF1_SS2_B,           SEL_MSIOF1_1),
1068         PINMUX_IPSR_MSEL(IP10_27_24,    AUDIO_CLKC_B,           SEL_ADG_1),
1069         PINMUX_IPSR_MSEL(IP10_27_24,    SDA2_A,                 SEL_I2C2_0),
1070         PINMUX_IPSR_MSEL(IP10_27_24,    SIM0_RST_B,             SEL_SIMCARD_1),
1071         PINMUX_IPSR_MSEL(IP10_27_24,    STP_OPWM_0_C,           SEL_SSP1_0_2),
1072         PINMUX_IPSR_MSEL(IP10_27_24,    RIF0_CLK_B,             SEL_DRIF0_1),
1073         PINMUX_IPSR_DATA(IP10_27_24,    ADICHS2),
1074
1075         PINMUX_IPSR_DATA(IP10_31_28,    RX0),
1076         PINMUX_IPSR_MSEL(IP10_31_28,    HRX1_B,                 SEL_HSCIF1_1),
1077         PINMUX_IPSR_MSEL(IP10_31_28,    TS_SCK0_C,              SEL_TSIF0_2),
1078         PINMUX_IPSR_MSEL(IP10_31_28,    STP_ISCLK_0_C,          SEL_SSP1_0_2),
1079         PINMUX_IPSR_MSEL(IP10_31_28,    RIF0_D0_B,              SEL_DRIF0_1),
1080
1081         /* IPSR11 */
1082         PINMUX_IPSR_DATA(IP11_3_0,      TX0),
1083         PINMUX_IPSR_MSEL(IP11_3_0,      HTX1_B,                 SEL_HSCIF1_1),
1084         PINMUX_IPSR_MSEL(IP11_3_0,      TS_SPSYNC0_C,           SEL_TSIF0_2),
1085         PINMUX_IPSR_MSEL(IP11_3_0,      STP_ISSYNC_0_C,         SEL_SSP1_0_2),
1086         PINMUX_IPSR_MSEL(IP11_3_0,      RIF0_D1_B,              SEL_DRIF0_1),
1087
1088         PINMUX_IPSR_DATA(IP11_7_4,      CTS0_N),
1089         PINMUX_IPSR_MSEL(IP11_7_4,      HCTS1_N_B,              SEL_HSCIF1_1),
1090         PINMUX_IPSR_MSEL(IP11_7_4,      MSIOF1_SYNC_B,          SEL_MSIOF1_1),
1091         PINMUX_IPSR_MSEL(IP11_7_4,      TS_SPSYNC1_C,           SEL_TSIF1_2),
1092         PINMUX_IPSR_MSEL(IP11_7_4,      STP_ISSYNC_1_C,         SEL_SSP1_1_2),
1093         PINMUX_IPSR_MSEL(IP11_7_4,      RIF1_SYNC_B,            SEL_DRIF1_1),
1094         PINMUX_IPSR_MSEL(IP11_7_4,      AUDIO_CLKOUT_C,         SEL_ADG_2),
1095         PINMUX_IPSR_DATA(IP11_7_4,      ADICS_SAMP),
1096
1097         PINMUX_IPSR_DATA(IP11_11_8,     RTS0_N_TANS),
1098         PINMUX_IPSR_MSEL(IP11_11_8,     HRTS1_N_B,              SEL_HSCIF1_1),
1099         PINMUX_IPSR_MSEL(IP11_11_8,     MSIOF1_SS1_B,           SEL_MSIOF1_1),
1100         PINMUX_IPSR_MSEL(IP11_11_8,     AUDIO_CLKA_B,           SEL_ADG_1),
1101         PINMUX_IPSR_MSEL(IP11_11_8,     SCL2_A,                 SEL_I2C2_0),
1102         PINMUX_IPSR_MSEL(IP11_11_8,     STP_IVCXO27_1_C,        SEL_SSP1_1_2),
1103         PINMUX_IPSR_MSEL(IP11_11_8,     RIF0_SYNC_B,            SEL_DRIF0_1),
1104         PINMUX_IPSR_DATA(IP11_11_8,     ADICHS1),
1105
1106         PINMUX_IPSR_MSEL(IP11_15_12,    RX1_A,                  SEL_SCIF1_0),
1107         PINMUX_IPSR_MSEL(IP11_15_12,    HRX1_A,                 SEL_HSCIF1_0),
1108         PINMUX_IPSR_MSEL(IP11_15_12,    TS_SDAT0_C,             SEL_TSIF0_2),
1109         PINMUX_IPSR_MSEL(IP11_15_12,    STP_ISD_0_C,            SEL_SSP1_0_2),
1110         PINMUX_IPSR_MSEL(IP11_15_12,    RIF1_CLK_C,             SEL_DRIF1_2),
1111
1112         PINMUX_IPSR_MSEL(IP11_19_16,    TX1_A,                  SEL_SCIF1_0),
1113         PINMUX_IPSR_MSEL(IP11_19_16,    HTX1_A,                 SEL_HSCIF1_0),
1114         PINMUX_IPSR_MSEL(IP11_19_16,    TS_SDEN0_C,             SEL_TSIF0_2),
1115         PINMUX_IPSR_MSEL(IP11_19_16,    STP_ISEN_0_C,           SEL_SSP1_0_2),
1116         PINMUX_IPSR_MSEL(IP11_19_16,    RIF1_D0_C,              SEL_DRIF1_2),
1117
1118         PINMUX_IPSR_DATA(IP11_23_20,    CTS1_N),
1119         PINMUX_IPSR_MSEL(IP11_23_20,    HCTS1_N_A,              SEL_HSCIF1_0),
1120         PINMUX_IPSR_MSEL(IP11_23_20,    MSIOF1_RXD_B,           SEL_MSIOF1_1),
1121         PINMUX_IPSR_MSEL(IP11_23_20,    TS_SDEN1_C,             SEL_TSIF1_2),
1122         PINMUX_IPSR_MSEL(IP11_23_20,    STP_ISEN_1_C,           SEL_SSP1_1_2),
1123         PINMUX_IPSR_MSEL(IP11_23_20,    RIF1_D0_B,              SEL_DRIF1_1),
1124         PINMUX_IPSR_DATA(IP11_23_20,    ADIDATA),
1125
1126         PINMUX_IPSR_DATA(IP11_27_24,    RTS1_N_TANS),
1127         PINMUX_IPSR_MSEL(IP11_27_24,    HRTS1_N_A,              SEL_HSCIF1_0),
1128         PINMUX_IPSR_MSEL(IP11_27_24,    MSIOF1_TXD_B,           SEL_MSIOF1_1),
1129         PINMUX_IPSR_MSEL(IP11_27_24,    TS_SDAT1_C,             SEL_TSIF1_2),
1130         PINMUX_IPSR_MSEL(IP11_27_24,    STP_ISD_1_C,            SEL_SSP1_1_2),
1131         PINMUX_IPSR_MSEL(IP11_27_24,    RIF1_D1_B,              SEL_DRIF1_1),
1132         PINMUX_IPSR_DATA(IP11_27_24,    ADICHS0),
1133
1134         PINMUX_IPSR_DATA(IP11_31_28,    SCK2),
1135         PINMUX_IPSR_MSEL(IP11_31_28,    SCIF_CLK_B,             SEL_SCIF1_1),
1136         PINMUX_IPSR_MSEL(IP11_31_28,    MSIOF1_SCK_B,           SEL_MSIOF1_1),
1137         PINMUX_IPSR_MSEL(IP11_31_28,    TS_SCK1_C,              SEL_TSIF1_2),
1138         PINMUX_IPSR_MSEL(IP11_31_28,    STP_ISCLK_1_C,          SEL_SSP1_1_2),
1139         PINMUX_IPSR_MSEL(IP11_31_28,    RIF1_CLK_B,             SEL_DRIF1_1),
1140         PINMUX_IPSR_DATA(IP11_31_28,    ADICLK),
1141
1142         /* IPSR12 */
1143         PINMUX_IPSR_MSEL(IP12_3_0,      TX2_A,                  SEL_SCIF2_0),
1144         PINMUX_IPSR_MSEL(IP12_3_0,      SD2_CD_B,               SEL_SDHI2_1),
1145         PINMUX_IPSR_MSEL(IP12_3_0,      SCL1_A,                 SEL_I2C1_0),
1146         PINMUX_IPSR_MSEL(IP12_3_0,      FMCLK_A,                SEL_FM_0),
1147         PINMUX_IPSR_MSEL(IP12_3_0,      RIF1_D1_C,              SEL_DRIF1_2),
1148         PINMUX_IPSR_MSEL(IP12_3_0,      FSO_CFE_0_B,            SEL_FSO_1),
1149
1150         PINMUX_IPSR_MSEL(IP12_7_4,      RX2_A,                  SEL_SCIF2_0),
1151         PINMUX_IPSR_MSEL(IP12_7_4,      SD2_WP_B,               SEL_SDHI2_1),
1152         PINMUX_IPSR_MSEL(IP12_7_4,      SDA1_A,                 SEL_I2C1_0),
1153         PINMUX_IPSR_MSEL(IP12_7_4,      FMIN_A,                 SEL_FM_0),
1154         PINMUX_IPSR_MSEL(IP12_7_4,      RIF1_SYNC_C,            SEL_DRIF1_2),
1155         PINMUX_IPSR_MSEL(IP12_7_4,      FSO_CFE_1_B,            SEL_FSO_1),
1156
1157         PINMUX_IPSR_DATA(IP12_11_8,     HSCK0),
1158         PINMUX_IPSR_MSEL(IP12_11_8,     MSIOF1_SCK_D,           SEL_MSIOF1_3),
1159         PINMUX_IPSR_MSEL(IP12_11_8,     AUDIO_CLKB_A,           SEL_ADG_0),
1160         PINMUX_IPSR_MSEL(IP12_11_8,     SSI_SDATA1_B,           SEL_SSI_1),
1161         PINMUX_IPSR_MSEL(IP12_11_8,     TS_SCK0_D,              SEL_TSIF0_3),
1162         PINMUX_IPSR_MSEL(IP12_11_8,     STP_ISCLK_0_D,          SEL_SSP1_0_3),
1163         PINMUX_IPSR_MSEL(IP12_11_8,     RIF0_CLK_C,             SEL_DRIF0_2),
1164
1165         PINMUX_IPSR_DATA(IP12_15_12,    HRX0),
1166         PINMUX_IPSR_MSEL(IP12_15_12,    MSIOF1_RXD_D,           SEL_MSIOF1_3),
1167         PINMUX_IPSR_MSEL(IP12_15_12,    SSI_SDATA2_B,           SEL_SSI_1),
1168         PINMUX_IPSR_MSEL(IP12_15_12,    TS_SDEN0_D,             SEL_TSIF0_3),
1169         PINMUX_IPSR_MSEL(IP12_15_12,    STP_ISEN_0_D,           SEL_SSP1_0_3),
1170         PINMUX_IPSR_MSEL(IP12_15_12,    RIF0_D0_C,              SEL_DRIF0_2),
1171
1172         PINMUX_IPSR_DATA(IP12_19_16,    HTX0),
1173         PINMUX_IPSR_MSEL(IP12_19_16,    MSIOF1_TXD_D,           SEL_MSIOF1_3),
1174         PINMUX_IPSR_MSEL(IP12_19_16,    SSI_SDATA9_B,           SEL_SSI_1),
1175         PINMUX_IPSR_MSEL(IP12_19_16,    TS_SDAT0_D,             SEL_TSIF0_3),
1176         PINMUX_IPSR_MSEL(IP12_19_16,    STP_ISD_0_D,            SEL_SSP1_0_3),
1177         PINMUX_IPSR_MSEL(IP12_19_16,    RIF0_D1_C,              SEL_DRIF0_2),
1178
1179         PINMUX_IPSR_DATA(IP12_23_20,    HCTS0_N),
1180         PINMUX_IPSR_MSEL(IP12_23_20,    RX2_B,                  SEL_SCIF2_1),
1181         PINMUX_IPSR_MSEL(IP12_23_20,    MSIOF1_SYNC_D,          SEL_MSIOF1_3),
1182         PINMUX_IPSR_MSEL(IP12_23_20,    SSI_SCK9_A,             SEL_SSI_0),
1183         PINMUX_IPSR_MSEL(IP12_23_20,    TS_SPSYNC0_D,           SEL_TSIF0_3),
1184         PINMUX_IPSR_MSEL(IP12_23_20,    STP_ISSYNC_0_D,         SEL_SSP1_0_3),
1185         PINMUX_IPSR_MSEL(IP12_23_20,    RIF0_SYNC_C,            SEL_DRIF0_2),
1186         PINMUX_IPSR_MSEL(IP12_23_20,    AUDIO_CLKOUT1_A,        SEL_ADG_0),
1187
1188         PINMUX_IPSR_DATA(IP12_27_24,    HRTS0_N),
1189         PINMUX_IPSR_MSEL(IP12_27_24,    TX2_B,                  SEL_SCIF2_1),
1190         PINMUX_IPSR_MSEL(IP12_27_24,    MSIOF1_SS1_D,           SEL_MSIOF1_3),
1191         PINMUX_IPSR_MSEL(IP12_27_24,    SSI_WS9_A,              SEL_SSI_0),
1192         PINMUX_IPSR_MSEL(IP12_27_24,    STP_IVCXO27_0_D,        SEL_SSP1_0_3),
1193         PINMUX_IPSR_MSEL(IP12_27_24,    BPFCLK_A,               SEL_FM_0),
1194         PINMUX_IPSR_MSEL(IP12_27_24,    AUDIO_CLKOUT2_A,        SEL_ADG_0),
1195
1196         PINMUX_IPSR_DATA(IP12_31_28,    MSIOF0_SYNC),
1197         PINMUX_IPSR_MSEL(IP12_31_28,    AUDIO_CLKOUT_A,         SEL_ADG_0),
1198
1199         /* IPSR13 */
1200         PINMUX_IPSR_DATA(IP13_3_0,      MSIOF0_SS1),
1201         PINMUX_IPSR_DATA(IP13_3_0,      RX5),
1202         PINMUX_IPSR_MSEL(IP13_3_0,      AUDIO_CLKA_C,           SEL_ADG_2),
1203         PINMUX_IPSR_MSEL(IP13_3_0,      SSI_SCK2_A,             SEL_SSI_0),
1204         PINMUX_IPSR_MSEL(IP13_3_0,      STP_IVCXO27_0_C,        SEL_SSP1_0_2),
1205         PINMUX_IPSR_MSEL(IP13_3_0,      AUDIO_CLKOUT3_A,        SEL_ADG_0),
1206         PINMUX_IPSR_MSEL(IP13_3_0,      TCLK1_B,                SEL_TIMER_TMU_1),
1207
1208         PINMUX_IPSR_DATA(IP13_7_4,      MSIOF0_SS2),
1209         PINMUX_IPSR_DATA(IP13_7_4,      TX5),
1210         PINMUX_IPSR_MSEL(IP13_7_4,      MSIOF1_SS2_D,           SEL_MSIOF1_3),
1211         PINMUX_IPSR_MSEL(IP13_7_4,      AUDIO_CLKC_A,           SEL_ADG_0),
1212         PINMUX_IPSR_MSEL(IP13_7_4,      SSI_WS2_A,              SEL_SSI_0),
1213         PINMUX_IPSR_MSEL(IP13_7_4,      STP_OPWM_0_D,           SEL_SSP1_0_3),
1214         PINMUX_IPSR_MSEL(IP13_7_4,      AUDIO_CLKOUT_D,         SEL_ADG_3),
1215         PINMUX_IPSR_MSEL(IP13_7_4,      SPEEDIN_B,              SEL_SPEED_PULSE_1),
1216
1217         PINMUX_IPSR_DATA(IP13_11_8,     MLB_CLK),
1218         PINMUX_IPSR_MSEL(IP13_11_8,     MSIOF1_SCK_F,           SEL_MSIOF1_5),
1219         PINMUX_IPSR_MSEL(IP13_11_8,     SCL1_B,                 SEL_I2C1_1),
1220
1221         PINMUX_IPSR_DATA(IP13_15_12,    MLB_SIG),
1222         PINMUX_IPSR_MSEL(IP13_15_12,    RX1_B,                  SEL_SCIF1_1),
1223         PINMUX_IPSR_MSEL(IP13_15_12,    MSIOF1_SYNC_F,          SEL_MSIOF1_5),
1224         PINMUX_IPSR_MSEL(IP13_15_12,    SDA1_B,                 SEL_I2C1_1),
1225
1226         PINMUX_IPSR_DATA(IP13_19_16,    MLB_DAT),
1227         PINMUX_IPSR_MSEL(IP13_19_16,    TX1_B,                  SEL_SCIF1_1),
1228         PINMUX_IPSR_MSEL(IP13_19_16,    MSIOF1_RXD_F,           SEL_MSIOF1_5),
1229
1230         PINMUX_IPSR_DATA(IP13_23_20,    SSI_SCK0129),
1231         PINMUX_IPSR_MSEL(IP13_23_20,    MSIOF1_TXD_F,           SEL_MSIOF1_5),
1232
1233         PINMUX_IPSR_DATA(IP13_27_24,    SSI_WS0129),
1234         PINMUX_IPSR_MSEL(IP13_27_24,    MSIOF1_SS1_F,           SEL_MSIOF1_5),
1235
1236         PINMUX_IPSR_DATA(IP13_31_28,    SSI_SDATA0),
1237         PINMUX_IPSR_MSEL(IP13_31_28,    MSIOF1_SS2_F,           SEL_MSIOF1_5),
1238
1239         /* IPSR14 */
1240         PINMUX_IPSR_MSEL(IP14_3_0,      SSI_SDATA1_A,           SEL_SSI_0),
1241
1242         PINMUX_IPSR_MSEL(IP14_7_4,      SSI_SDATA2_A,           SEL_SSI_0),
1243         PINMUX_IPSR_MSEL(IP14_7_4,      SSI_SCK1_B,             SEL_SSI_1),
1244
1245         PINMUX_IPSR_DATA(IP14_11_8,     SSI_SCK34),
1246         PINMUX_IPSR_MSEL(IP14_11_8,     MSIOF1_SS1_A,           SEL_MSIOF1_0),
1247         PINMUX_IPSR_MSEL(IP14_11_8,     STP_OPWM_0_A,           SEL_SSP1_0_0),
1248
1249         PINMUX_IPSR_DATA(IP14_15_12,    SSI_WS34),
1250         PINMUX_IPSR_MSEL(IP14_15_12,    HCTS2_N_A,              SEL_HSCIF2_0),
1251         PINMUX_IPSR_MSEL(IP14_15_12,    MSIOF1_SS2_A,           SEL_MSIOF1_0),
1252         PINMUX_IPSR_MSEL(IP14_15_12,    STP_IVCXO27_0_A,        SEL_SSP1_0_0),
1253
1254         PINMUX_IPSR_DATA(IP14_19_16,    SSI_SDATA3),
1255         PINMUX_IPSR_MSEL(IP14_19_16,    HRTS2_N_A,              SEL_HSCIF2_0),
1256         PINMUX_IPSR_MSEL(IP14_19_16,    MSIOF1_TXD_A,           SEL_MSIOF1_0),
1257         PINMUX_IPSR_MSEL(IP14_19_16,    TS_SCK0_A,              SEL_TSIF0_0),
1258         PINMUX_IPSR_MSEL(IP14_19_16,    STP_ISCLK_0_A,          SEL_SSP1_0_0),
1259         PINMUX_IPSR_MSEL(IP14_19_16,    RIF0_D1_A,              SEL_DRIF0_0),
1260         PINMUX_IPSR_MSEL(IP14_19_16,    RIF2_D0_A,              SEL_DRIF2_0),
1261
1262         PINMUX_IPSR_DATA(IP14_23_20,    SSI_SCK4),
1263         PINMUX_IPSR_MSEL(IP14_23_20,    HRX2_A,                 SEL_HSCIF2_0),
1264         PINMUX_IPSR_MSEL(IP14_23_20,    MSIOF1_SCK_A,           SEL_MSIOF1_0),
1265         PINMUX_IPSR_MSEL(IP14_23_20,    TS_SDAT0_A,             SEL_TSIF0_0),
1266         PINMUX_IPSR_MSEL(IP14_23_20,    STP_ISD_0_A,            SEL_SSP1_0_0),
1267         PINMUX_IPSR_MSEL(IP14_23_20,    RIF0_CLK_A,             SEL_DRIF0_0),
1268         PINMUX_IPSR_MSEL(IP14_23_20,    RIF2_CLK_A,             SEL_DRIF2_0),
1269
1270         PINMUX_IPSR_DATA(IP14_27_24,    SSI_WS4),
1271         PINMUX_IPSR_MSEL(IP14_27_24,    HTX2_A,                 SEL_HSCIF2_0),
1272         PINMUX_IPSR_MSEL(IP14_27_24,    MSIOF1_SYNC_A,          SEL_MSIOF1_0),
1273         PINMUX_IPSR_MSEL(IP14_27_24,    TS_SDEN0_A,             SEL_TSIF0_0),
1274         PINMUX_IPSR_MSEL(IP14_27_24,    STP_ISEN_0_A,           SEL_SSP1_0_0),
1275         PINMUX_IPSR_MSEL(IP14_27_24,    RIF0_SYNC_A,            SEL_DRIF0_0),
1276         PINMUX_IPSR_MSEL(IP14_27_24,    RIF2_SYNC_A,            SEL_DRIF2_0),
1277
1278         PINMUX_IPSR_DATA(IP14_31_28,    SSI_SDATA4),
1279         PINMUX_IPSR_MSEL(IP14_31_28,    HSCK2_A,                SEL_HSCIF2_0),
1280         PINMUX_IPSR_MSEL(IP14_31_28,    MSIOF1_RXD_A,           SEL_MSIOF1_0),
1281         PINMUX_IPSR_MSEL(IP14_31_28,    TS_SPSYNC0_A,           SEL_TSIF0_0),
1282         PINMUX_IPSR_MSEL(IP14_31_28,    STP_ISSYNC_0_A,         SEL_SSP1_0_0),
1283         PINMUX_IPSR_MSEL(IP14_31_28,    RIF0_D0_A,              SEL_DRIF0_0),
1284         PINMUX_IPSR_MSEL(IP14_31_28,    RIF2_D1_A,              SEL_DRIF2_0),
1285
1286         /* IPSR15 */
1287         PINMUX_IPSR_DATA(IP15_3_0,      SSI_SCK6),
1288         PINMUX_IPSR_DATA(IP15_3_0,      USB2_PWEN),
1289         PINMUX_IPSR_MSEL(IP15_3_0,      SIM0_RST_D,             SEL_SIMCARD_3),
1290
1291         PINMUX_IPSR_DATA(IP15_7_4,      SSI_WS6),
1292         PINMUX_IPSR_DATA(IP15_7_4,      USB2_OVC),
1293         PINMUX_IPSR_MSEL(IP15_7_4,      SIM0_D_D,               SEL_SIMCARD_3),
1294
1295         PINMUX_IPSR_DATA(IP15_11_8,     SSI_SDATA6),
1296         PINMUX_IPSR_MSEL(IP15_11_8,     SIM0_CLK_D,             SEL_SIMCARD_3),
1297         PINMUX_IPSR_MSEL(IP15_11_8,     SATA_DEVSLP_A,          SEL_SCIF_0),
1298
1299         PINMUX_IPSR_DATA(IP15_15_12,    SSI_SCK78),
1300         PINMUX_IPSR_MSEL(IP15_15_12,    HRX2_B,                 SEL_HSCIF2_1),
1301         PINMUX_IPSR_MSEL(IP15_15_12,    MSIOF1_SCK_C,           SEL_MSIOF1_2),
1302         PINMUX_IPSR_MSEL(IP15_15_12,    TS_SCK1_A,              SEL_TSIF1_0),
1303         PINMUX_IPSR_MSEL(IP15_15_12,    STP_ISCLK_1_A,          SEL_SSP1_1_0),
1304         PINMUX_IPSR_MSEL(IP15_15_12,    RIF1_CLK_A,             SEL_DRIF1_0),
1305         PINMUX_IPSR_MSEL(IP15_15_12,    RIF3_CLK_A,             SEL_DRIF3_0),
1306
1307         PINMUX_IPSR_DATA(IP15_19_16,    SSI_WS78),
1308         PINMUX_IPSR_MSEL(IP15_19_16,    HTX2_B,                 SEL_HSCIF2_1),
1309         PINMUX_IPSR_MSEL(IP15_19_16,    MSIOF1_SYNC_C,          SEL_MSIOF1_2),
1310         PINMUX_IPSR_MSEL(IP15_19_16,    TS_SDAT1_A,             SEL_TSIF1_0),
1311         PINMUX_IPSR_MSEL(IP15_19_16,    STP_ISD_1_A,            SEL_SSP1_1_0),
1312         PINMUX_IPSR_MSEL(IP15_19_16,    RIF1_SYNC_A,            SEL_DRIF1_0),
1313         PINMUX_IPSR_MSEL(IP15_19_16,    RIF3_SYNC_A,            SEL_DRIF3_0),
1314
1315         PINMUX_IPSR_DATA(IP15_23_20,    SSI_SDATA7),
1316         PINMUX_IPSR_MSEL(IP15_23_20,    HCTS2_N_B,              SEL_HSCIF2_1),
1317         PINMUX_IPSR_MSEL(IP15_23_20,    MSIOF1_RXD_C,           SEL_MSIOF1_2),
1318         PINMUX_IPSR_MSEL(IP15_23_20,    TS_SDEN1_A,             SEL_TSIF1_0),
1319         PINMUX_IPSR_MSEL(IP15_23_20,    STP_ISEN_1_A,           SEL_SSP1_1_0),
1320         PINMUX_IPSR_MSEL(IP15_23_20,    RIF1_D0_A,              SEL_DRIF1_0),
1321         PINMUX_IPSR_MSEL(IP15_23_20,    RIF3_D0_A,              SEL_DRIF3_0),
1322         PINMUX_IPSR_MSEL(IP15_23_20,    TCLK2_A,                SEL_TIMER_TMU_0),
1323
1324         PINMUX_IPSR_DATA(IP15_27_24,    SSI_SDATA8),
1325         PINMUX_IPSR_MSEL(IP15_27_24,    HRTS2_N_B,              SEL_HSCIF2_1),
1326         PINMUX_IPSR_MSEL(IP15_27_24,    MSIOF1_TXD_C,           SEL_MSIOF1_2),
1327         PINMUX_IPSR_MSEL(IP15_27_24,    TS_SPSYNC1_A,           SEL_TSIF1_0),
1328         PINMUX_IPSR_MSEL(IP15_27_24,    STP_ISSYNC_1_A,         SEL_SSP1_1_0),
1329         PINMUX_IPSR_MSEL(IP15_27_24,    RIF1_D1_A,              SEL_DRIF1_0),
1330         PINMUX_IPSR_MSEL(IP15_27_24,    RIF3_D1_A,              SEL_DRIF3_0),
1331
1332         PINMUX_IPSR_MSEL(IP15_31_28,    SSI_SDATA9_A,           SEL_SSI_0),
1333         PINMUX_IPSR_MSEL(IP15_31_28,    HSCK2_B,                SEL_HSCIF2_1),
1334         PINMUX_IPSR_MSEL(IP15_31_28,    MSIOF1_SS1_C,           SEL_MSIOF1_2),
1335         PINMUX_IPSR_MSEL(IP15_31_28,    HSCK1_A,                SEL_HSCIF1_0),
1336         PINMUX_IPSR_MSEL(IP15_31_28,    SSI_WS1_B,              SEL_SSI_1),
1337         PINMUX_IPSR_DATA(IP15_31_28,    SCK1),
1338         PINMUX_IPSR_MSEL(IP15_31_28,    STP_IVCXO27_1_A,        SEL_SSP1_1_0),
1339         PINMUX_IPSR_DATA(IP15_31_28,    SCK5),
1340
1341         /* IPSR16 */
1342         PINMUX_IPSR_MSEL(IP16_3_0,      AUDIO_CLKA_A,           SEL_ADG_0),
1343         PINMUX_IPSR_DATA(IP16_3_0,      CC5_OSCOUT),
1344
1345         PINMUX_IPSR_MSEL(IP16_7_4,      AUDIO_CLKB_B,           SEL_ADG_1),
1346         PINMUX_IPSR_MSEL(IP16_7_4,      SCIF_CLK_A,             SEL_SCIF1_0),
1347         PINMUX_IPSR_MSEL(IP16_7_4,      STP_IVCXO27_1_D,        SEL_SSP1_1_3),
1348         PINMUX_IPSR_MSEL(IP16_7_4,      REMOCON_A,              SEL_REMOCON_0),
1349         PINMUX_IPSR_MSEL(IP16_7_4,      TCLK1_A,                SEL_TIMER_TMU_0),
1350
1351         PINMUX_IPSR_DATA(IP16_11_8,     USB0_PWEN),
1352         PINMUX_IPSR_MSEL(IP16_11_8,     SIM0_RST_C,             SEL_SIMCARD_2),
1353         PINMUX_IPSR_MSEL(IP16_11_8,     TS_SCK1_D,              SEL_TSIF1_3),
1354         PINMUX_IPSR_MSEL(IP16_11_8,     STP_ISCLK_1_D,          SEL_SSP1_1_3),
1355         PINMUX_IPSR_MSEL(IP16_11_8,     BPFCLK_B,               SEL_FM_1),
1356         PINMUX_IPSR_MSEL(IP16_11_8,     RIF3_CLK_B,             SEL_DRIF3_1),
1357
1358         PINMUX_IPSR_DATA(IP16_15_12,    USB0_OVC),
1359         PINMUX_IPSR_MSEL(IP16_11_8,     SIM0_D_C,               SEL_SIMCARD_2),
1360         PINMUX_IPSR_MSEL(IP16_11_8,     TS_SDAT1_D,             SEL_TSIF1_3),
1361         PINMUX_IPSR_MSEL(IP16_11_8,     STP_ISD_1_D,            SEL_SSP1_1_3),
1362         PINMUX_IPSR_MSEL(IP16_11_8,     RIF3_SYNC_B,            SEL_DRIF3_1),
1363
1364         PINMUX_IPSR_DATA(IP16_19_16,    USB1_PWEN),
1365         PINMUX_IPSR_MSEL(IP16_19_16,    SIM0_CLK_C,             SEL_SIMCARD_2),
1366         PINMUX_IPSR_MSEL(IP16_19_16,    SSI_SCK1_A,             SEL_SSI_0),
1367         PINMUX_IPSR_MSEL(IP16_19_16,    TS_SCK0_E,              SEL_TSIF0_4),
1368         PINMUX_IPSR_MSEL(IP16_19_16,    STP_ISCLK_0_E,          SEL_SSP1_0_4),
1369         PINMUX_IPSR_MSEL(IP16_19_16,    FMCLK_B,                SEL_FM_1),
1370         PINMUX_IPSR_MSEL(IP16_19_16,    RIF2_CLK_B,             SEL_DRIF2_1),
1371         PINMUX_IPSR_MSEL(IP16_19_16,    SPEEDIN_A,              SEL_SPEED_PULSE_0),
1372
1373         PINMUX_IPSR_DATA(IP16_23_20,    USB1_OVC),
1374         PINMUX_IPSR_MSEL(IP16_23_20,    MSIOF1_SS2_C,           SEL_MSIOF1_2),
1375         PINMUX_IPSR_MSEL(IP16_23_20,    SSI_WS1_A,              SEL_SSI_0),
1376         PINMUX_IPSR_MSEL(IP16_23_20,    TS_SDAT0_E,             SEL_TSIF0_4),
1377         PINMUX_IPSR_MSEL(IP16_23_20,    STP_ISD_0_E,            SEL_SSP1_0_4),
1378         PINMUX_IPSR_MSEL(IP16_23_20,    FMIN_B,                 SEL_FM_1),
1379         PINMUX_IPSR_MSEL(IP16_23_20,    RIF2_SYNC_B,            SEL_DRIF2_1),
1380         PINMUX_IPSR_MSEL(IP16_23_20,    REMOCON_B,              SEL_REMOCON_1),
1381
1382         PINMUX_IPSR_DATA(IP16_27_24,    USB30_PWEN),
1383         PINMUX_IPSR_MSEL(IP16_27_24,    AUDIO_CLKOUT_B,         SEL_ADG_1),
1384         PINMUX_IPSR_MSEL(IP16_27_24,    SSI_SCK2_B,             SEL_SSI_1),
1385         PINMUX_IPSR_MSEL(IP16_27_24,    TS_SDEN1_D,             SEL_TSIF1_3),
1386         PINMUX_IPSR_MSEL(IP16_27_24,    STP_ISEN_1_D,           SEL_SSP1_1_2),
1387         PINMUX_IPSR_MSEL(IP16_27_24,    STP_OPWM_0_E,           SEL_SSP1_0_4),
1388         PINMUX_IPSR_MSEL(IP16_27_24,    RIF3_D0_B,              SEL_DRIF3_1),
1389         PINMUX_IPSR_MSEL(IP16_27_24,    TCLK2_B,                SEL_TIMER_TMU_1),
1390         PINMUX_IPSR_DATA(IP16_27_24,    TPU0TO0),
1391
1392         PINMUX_IPSR_DATA(IP16_31_28,    USB30_OVC),
1393         PINMUX_IPSR_MSEL(IP16_31_28,    AUDIO_CLKOUT1_B,        SEL_ADG_1),
1394         PINMUX_IPSR_MSEL(IP16_31_28,    SSI_WS2_B,              SEL_SSI_1),
1395         PINMUX_IPSR_MSEL(IP16_31_28,    TS_SPSYNC1_D,           SEL_TSIF1_3),
1396         PINMUX_IPSR_MSEL(IP16_31_28,    STP_ISSYNC_1_D,         SEL_SSP1_1_3),
1397         PINMUX_IPSR_MSEL(IP16_31_28,    STP_IVCXO27_0_E,        SEL_SSP1_0_4),
1398         PINMUX_IPSR_MSEL(IP16_31_28,    RIF3_D1_B,              SEL_DRIF3_1),
1399         PINMUX_IPSR_MSEL(IP16_31_28,    FSO_TOE_B,              SEL_FSO_1),
1400         PINMUX_IPSR_DATA(IP16_31_28,    TPU0TO1),
1401
1402         /* IPSR17 */
1403         PINMUX_IPSR_DATA(IP17_3_0,      USB31_PWEN),
1404         PINMUX_IPSR_MSEL(IP17_3_0,      AUDIO_CLKOUT2_B,        SEL_ADG_1),
1405         PINMUX_IPSR_MSEL(IP17_3_0,      SSI_SCK9_B,             SEL_SSI_1),
1406         PINMUX_IPSR_MSEL(IP17_3_0,      TS_SDEN0_E,             SEL_TSIF0_4),
1407         PINMUX_IPSR_MSEL(IP17_3_0,      STP_ISEN_0_E,           SEL_SSP1_0_4),
1408         PINMUX_IPSR_MSEL(IP17_3_0,      RIF2_D0_B,              SEL_DRIF2_1),
1409         PINMUX_IPSR_DATA(IP17_3_0,      TPU0TO2),
1410
1411         PINMUX_IPSR_DATA(IP17_7_4,      USB31_OVC),
1412         PINMUX_IPSR_MSEL(IP17_7_4,      AUDIO_CLKOUT3_B,        SEL_ADG_1),
1413         PINMUX_IPSR_MSEL(IP17_7_4,      SSI_WS9_B,              SEL_SSI_1),
1414         PINMUX_IPSR_MSEL(IP17_7_4,      TS_SPSYNC0_E,           SEL_TSIF0_4),
1415         PINMUX_IPSR_MSEL(IP17_7_4,      STP_ISSYNC_0_E,         SEL_SSP1_0_4),
1416         PINMUX_IPSR_MSEL(IP17_7_4,      RIF2_D1_B,              SEL_DRIF2_1),
1417         PINMUX_IPSR_DATA(IP17_7_4,      TPU0TO3),
1418
1419         /* I2C */
1420         PINMUX_IPSR_NOGP(0,             I2C_SEL_0_1),
1421         PINMUX_IPSR_NOGP(0,             I2C_SEL_3_1),
1422         PINMUX_IPSR_NOGP(0,             I2C_SEL_5_1),
1423 };
1424
1425 static const struct sh_pfc_pin pinmux_pins[] = {
1426         PINMUX_GPIO_GP_ALL(),
1427 };
1428
1429 /* - AUDIO CLOCK ------------------------------------------------------------ */
1430 static const unsigned int audio_clk_a_a_pins[] = {
1431         /* CLK A */
1432         RCAR_GP_PIN(6, 22),
1433 };
1434 static const unsigned int audio_clk_a_a_mux[] = {
1435         AUDIO_CLKA_A_MARK,
1436 };
1437 static const unsigned int audio_clk_a_b_pins[] = {
1438         /* CLK A */
1439         RCAR_GP_PIN(5, 4),
1440 };
1441 static const unsigned int audio_clk_a_b_mux[] = {
1442         AUDIO_CLKA_B_MARK,
1443 };
1444 static const unsigned int audio_clk_a_c_pins[] = {
1445         /* CLK A */
1446         RCAR_GP_PIN(5, 19),
1447 };
1448 static const unsigned int audio_clk_a_c_mux[] = {
1449         AUDIO_CLKA_C_MARK,
1450 };
1451 static const unsigned int audio_clk_b_a_pins[] = {
1452         /* CLK B */
1453         RCAR_GP_PIN(5, 12),
1454 };
1455 static const unsigned int audio_clk_b_a_mux[] = {
1456         AUDIO_CLKB_A_MARK,
1457 };
1458 static const unsigned int audio_clk_b_b_pins[] = {
1459         /* CLK B */
1460         RCAR_GP_PIN(6, 23),
1461 };
1462 static const unsigned int audio_clk_b_b_mux[] = {
1463         AUDIO_CLKB_B_MARK,
1464 };
1465 static const unsigned int audio_clk_c_a_pins[] = {
1466         /* CLK C */
1467         RCAR_GP_PIN(5, 21),
1468 };
1469 static const unsigned int audio_clk_c_a_mux[] = {
1470         AUDIO_CLKC_A_MARK,
1471 };
1472 static const unsigned int audio_clk_c_b_pins[] = {
1473         /* CLK C */
1474         RCAR_GP_PIN(5, 0),
1475 };
1476 static const unsigned int audio_clk_c_b_mux[] = {
1477         AUDIO_CLKC_B_MARK,
1478 };
1479 static const unsigned int audio_clkout_a_pins[] = {
1480         /* CLKOUT */
1481         RCAR_GP_PIN(5, 18),
1482 };
1483 static const unsigned int audio_clkout_a_mux[] = {
1484         AUDIO_CLKOUT_A_MARK,
1485 };
1486 static const unsigned int audio_clkout_b_pins[] = {
1487         /* CLKOUT */
1488         RCAR_GP_PIN(6, 28),
1489 };
1490 static const unsigned int audio_clkout_b_mux[] = {
1491         AUDIO_CLKOUT_B_MARK,
1492 };
1493 static const unsigned int audio_clkout_c_pins[] = {
1494         /* CLKOUT */
1495         RCAR_GP_PIN(5, 3),
1496 };
1497 static const unsigned int audio_clkout_c_mux[] = {
1498         AUDIO_CLKOUT_C_MARK,
1499 };
1500 static const unsigned int audio_clkout_d_pins[] = {
1501         /* CLKOUT */
1502         RCAR_GP_PIN(5, 21),
1503 };
1504 static const unsigned int audio_clkout_d_mux[] = {
1505         AUDIO_CLKOUT_D_MARK,
1506 };
1507 static const unsigned int audio_clkout1_a_pins[] = {
1508         /* CLKOUT1 */
1509         RCAR_GP_PIN(5, 15),
1510 };
1511 static const unsigned int audio_clkout1_a_mux[] = {
1512         AUDIO_CLKOUT1_A_MARK,
1513 };
1514 static const unsigned int audio_clkout1_b_pins[] = {
1515         /* CLKOUT1 */
1516         RCAR_GP_PIN(6, 29),
1517 };
1518 static const unsigned int audio_clkout1_b_mux[] = {
1519         AUDIO_CLKOUT1_B_MARK,
1520 };
1521 static const unsigned int audio_clkout2_a_pins[] = {
1522         /* CLKOUT2 */
1523         RCAR_GP_PIN(5, 16),
1524 };
1525 static const unsigned int audio_clkout2_a_mux[] = {
1526         AUDIO_CLKOUT2_A_MARK,
1527 };
1528 static const unsigned int audio_clkout2_b_pins[] = {
1529         /* CLKOUT2 */
1530         RCAR_GP_PIN(6, 30),
1531 };
1532 static const unsigned int audio_clkout2_b_mux[] = {
1533         AUDIO_CLKOUT2_B_MARK,
1534 };
1535
1536 static const unsigned int audio_clkout3_a_pins[] = {
1537         /* CLKOUT3 */
1538         RCAR_GP_PIN(5, 19),
1539 };
1540 static const unsigned int audio_clkout3_a_mux[] = {
1541         AUDIO_CLKOUT3_A_MARK,
1542 };
1543 static const unsigned int audio_clkout3_b_pins[] = {
1544         /* CLKOUT3 */
1545         RCAR_GP_PIN(6, 31),
1546 };
1547 static const unsigned int audio_clkout3_b_mux[] = {
1548         AUDIO_CLKOUT3_B_MARK,
1549 };
1550
1551 /* - I2C -------------------------------------------------------------------- */
1552 static const unsigned int i2c1_a_pins[] = {
1553         /* SDA, SCL */
1554         RCAR_GP_PIN(5, 11), RCAR_GP_PIN(5, 10),
1555 };
1556 static const unsigned int i2c1_a_mux[] = {
1557         SDA1_A_MARK, SCL1_A_MARK,
1558 };
1559 static const unsigned int i2c1_b_pins[] = {
1560         /* SDA, SCL */
1561         RCAR_GP_PIN(5, 24), RCAR_GP_PIN(5, 23),
1562 };
1563 static const unsigned int i2c1_b_mux[] = {
1564         SDA1_B_MARK, SCL1_B_MARK,
1565 };
1566 static const unsigned int i2c2_a_pins[] = {
1567         /* SDA, SCL */
1568         RCAR_GP_PIN(5, 0), RCAR_GP_PIN(5, 4),
1569 };
1570 static const unsigned int i2c2_a_mux[] = {
1571         SDA2_A_MARK, SCL2_A_MARK,
1572 };
1573 static const unsigned int i2c2_b_pins[] = {
1574         /* SDA, SCL */
1575         RCAR_GP_PIN(3, 13), RCAR_GP_PIN(3, 12),
1576 };
1577 static const unsigned int i2c2_b_mux[] = {
1578         SDA2_B_MARK, SCL2_B_MARK,
1579 };
1580 static const unsigned int i2c6_a_pins[] = {
1581         /* SDA, SCL */
1582         RCAR_GP_PIN(1, 8), RCAR_GP_PIN(1, 11),
1583 };
1584 static const unsigned int i2c6_a_mux[] = {
1585         SDA6_A_MARK, SCL6_A_MARK,
1586 };
1587 static const unsigned int i2c6_b_pins[] = {
1588         /* SDA, SCL */
1589         RCAR_GP_PIN(1, 26), RCAR_GP_PIN(1, 25),
1590 };
1591 static const unsigned int i2c6_b_mux[] = {
1592         SDA6_B_MARK, SCL6_B_MARK,
1593 };
1594 static const unsigned int i2c6_c_pins[] = {
1595         /* SDA, SCL */
1596         RCAR_GP_PIN(0, 15), RCAR_GP_PIN(0, 14),
1597 };
1598 static const unsigned int i2c6_c_mux[] = {
1599         SDA6_C_MARK, SCL6_C_MARK,
1600 };
1601
1602 /* - SCIF0 ------------------------------------------------------------------ */
1603 static const unsigned int scif0_data_pins[] = {
1604         /* RX, TX */
1605         RCAR_GP_PIN(5, 1), RCAR_GP_PIN(5, 2),
1606 };
1607 static const unsigned int scif0_data_mux[] = {
1608         RX0_MARK, TX0_MARK,
1609 };
1610 static const unsigned int scif0_clk_pins[] = {
1611         /* SCK */
1612         RCAR_GP_PIN(5, 0),
1613 };
1614 static const unsigned int scif0_clk_mux[] = {
1615         SCK0_MARK,
1616 };
1617 static const unsigned int scif0_ctrl_pins[] = {
1618         /* RTS, CTS */
1619         RCAR_GP_PIN(5, 4), RCAR_GP_PIN(5, 3),
1620 };
1621 static const unsigned int scif0_ctrl_mux[] = {
1622         RTS0_N_TANS_MARK, CTS0_N_MARK,
1623 };
1624 /* - SCIF1 ------------------------------------------------------------------ */
1625 static const unsigned int scif1_data_a_pins[] = {
1626         /* RX, TX */
1627         RCAR_GP_PIN(5, 5), RCAR_GP_PIN(5, 6),
1628 };
1629 static const unsigned int scif1_data_a_mux[] = {
1630         RX1_A_MARK, TX1_A_MARK,
1631 };
1632 static const unsigned int scif1_clk_pins[] = {
1633         /* SCK */
1634         RCAR_GP_PIN(6, 21),
1635 };
1636 static const unsigned int scif1_clk_mux[] = {
1637         SCK1_MARK,
1638 };
1639 static const unsigned int scif1_ctrl_pins[] = {
1640         /* RTS, CTS */
1641         RCAR_GP_PIN(5, 8), RCAR_GP_PIN(5, 7),
1642 };
1643 static const unsigned int scif1_ctrl_mux[] = {
1644         RTS1_N_TANS_MARK, CTS1_N_MARK,
1645 };
1646
1647 static const unsigned int scif1_data_b_pins[] = {
1648         /* RX, TX */
1649         RCAR_GP_PIN(5, 24), RCAR_GP_PIN(5, 25),
1650 };
1651 static const unsigned int scif1_data_b_mux[] = {
1652         RX1_B_MARK, TX1_B_MARK,
1653 };
1654 /* - SCIF2 ------------------------------------------------------------------ */
1655 static const unsigned int scif2_data_a_pins[] = {
1656         /* RX, TX */
1657         RCAR_GP_PIN(5, 11), RCAR_GP_PIN(5, 10),
1658 };
1659 static const unsigned int scif2_data_a_mux[] = {
1660         RX2_A_MARK, TX2_A_MARK,
1661 };
1662 static const unsigned int scif2_clk_pins[] = {
1663         /* SCK */
1664         RCAR_GP_PIN(5, 9),
1665 };
1666 static const unsigned int scif2_clk_mux[] = {
1667         SCK2_MARK,
1668 };
1669 static const unsigned int scif2_data_b_pins[] = {
1670         /* RX, TX */
1671         RCAR_GP_PIN(5, 15), RCAR_GP_PIN(5, 16),
1672 };
1673 static const unsigned int scif2_data_b_mux[] = {
1674         RX2_B_MARK, TX2_B_MARK,
1675 };
1676 /* - SCIF3 ------------------------------------------------------------------ */
1677 static const unsigned int scif3_data_a_pins[] = {
1678         /* RX, TX */
1679         RCAR_GP_PIN(1, 23), RCAR_GP_PIN(1, 24),
1680 };
1681 static const unsigned int scif3_data_a_mux[] = {
1682         RX3_A_MARK, TX3_A_MARK,
1683 };
1684 static const unsigned int scif3_clk_pins[] = {
1685         /* SCK */
1686         RCAR_GP_PIN(1, 22),
1687 };
1688 static const unsigned int scif3_clk_mux[] = {
1689         SCK3_MARK,
1690 };
1691 static const unsigned int scif3_ctrl_pins[] = {
1692         /* RTS, CTS */
1693         RCAR_GP_PIN(1, 26), RCAR_GP_PIN(1, 25),
1694 };
1695 static const unsigned int scif3_ctrl_mux[] = {
1696         RTS3_N_TANS_MARK, CTS3_N_MARK,
1697 };
1698 static const unsigned int scif3_data_b_pins[] = {
1699         /* RX, TX */
1700         RCAR_GP_PIN(1, 8), RCAR_GP_PIN(1, 11),
1701 };
1702 static const unsigned int scif3_data_b_mux[] = {
1703         RX3_B_MARK, TX3_B_MARK,
1704 };
1705 /* - SCIF4 ------------------------------------------------------------------ */
1706 static const unsigned int scif4_data_a_pins[] = {
1707         /* RX, TX */
1708         RCAR_GP_PIN(2, 11), RCAR_GP_PIN(2, 12),
1709 };
1710 static const unsigned int scif4_data_a_mux[] = {
1711         RX4_A_MARK, TX4_A_MARK,
1712 };
1713 static const unsigned int scif4_clk_a_pins[] = {
1714         /* SCK */
1715         RCAR_GP_PIN(2, 10),
1716 };
1717 static const unsigned int scif4_clk_a_mux[] = {
1718         SCK4_A_MARK,
1719 };
1720 static const unsigned int scif4_ctrl_a_pins[] = {
1721         /* RTS, CTS */
1722         RCAR_GP_PIN(2, 14), RCAR_GP_PIN(2, 13),
1723 };
1724 static const unsigned int scif4_ctrl_a_mux[] = {
1725         RTS4_N_TANS_A_MARK, CTS4_N_A_MARK,
1726 };
1727 static const unsigned int scif4_data_b_pins[] = {
1728         /* RX, TX */
1729         RCAR_GP_PIN(1, 6), RCAR_GP_PIN(1, 7),
1730 };
1731 static const unsigned int scif4_data_b_mux[] = {
1732         RX4_B_MARK, TX4_B_MARK,
1733 };
1734 static const unsigned int scif4_clk_b_pins[] = {
1735         /* SCK */
1736         RCAR_GP_PIN(1, 5),
1737 };
1738 static const unsigned int scif4_clk_b_mux[] = {
1739         SCK4_B_MARK,
1740 };
1741 static const unsigned int scif4_ctrl_b_pins[] = {
1742         /* RTS, CTS */
1743         RCAR_GP_PIN(1, 10), RCAR_GP_PIN(1, 9),
1744 };
1745 static const unsigned int scif4_ctrl_b_mux[] = {
1746         RTS4_N_TANS_B_MARK, CTS4_N_B_MARK,
1747 };
1748 static const unsigned int scif4_data_c_pins[] = {
1749         /* RX, TX */
1750         RCAR_GP_PIN(0, 12), RCAR_GP_PIN(0, 13),
1751 };
1752 static const unsigned int scif4_data_c_mux[] = {
1753         RX4_C_MARK, TX4_C_MARK,
1754 };
1755 static const unsigned int scif4_clk_c_pins[] = {
1756         /* SCK */
1757         RCAR_GP_PIN(0, 8),
1758 };
1759 static const unsigned int scif4_clk_c_mux[] = {
1760         SCK4_C_MARK,
1761 };
1762 static const unsigned int scif4_ctrl_c_pins[] = {
1763         /* RTS, CTS */
1764         RCAR_GP_PIN(0, 11), RCAR_GP_PIN(0, 10),
1765 };
1766 static const unsigned int scif4_ctrl_c_mux[] = {
1767         RTS4_N_TANS_C_MARK, CTS4_N_C_MARK,
1768 };
1769 /* - SCIF5 ------------------------------------------------------------------ */
1770 static const unsigned int scif5_data_pins[] = {
1771         /* RX, TX */
1772         RCAR_GP_PIN(5, 19), RCAR_GP_PIN(5, 21),
1773 };
1774 static const unsigned int scif5_data_mux[] = {
1775         RX5_MARK, TX5_MARK,
1776 };
1777 static const unsigned int scif5_clk_pins[] = {
1778         /* SCK */
1779         RCAR_GP_PIN(6, 21),
1780 };
1781 static const unsigned int scif5_clk_mux[] = {
1782         SCK5_MARK,
1783 };
1784
1785 static const struct sh_pfc_pin_group pinmux_groups[] = {
1786         SH_PFC_PIN_GROUP(audio_clk_a_a),
1787         SH_PFC_PIN_GROUP(audio_clk_a_b),
1788         SH_PFC_PIN_GROUP(audio_clk_a_c),
1789         SH_PFC_PIN_GROUP(audio_clk_b_a),
1790         SH_PFC_PIN_GROUP(audio_clk_b_b),
1791         SH_PFC_PIN_GROUP(audio_clk_c_a),
1792         SH_PFC_PIN_GROUP(audio_clk_c_b),
1793         SH_PFC_PIN_GROUP(audio_clkout_a),
1794         SH_PFC_PIN_GROUP(audio_clkout_b),
1795         SH_PFC_PIN_GROUP(audio_clkout_c),
1796         SH_PFC_PIN_GROUP(audio_clkout_d),
1797         SH_PFC_PIN_GROUP(audio_clkout1_a),
1798         SH_PFC_PIN_GROUP(audio_clkout1_b),
1799         SH_PFC_PIN_GROUP(audio_clkout2_a),
1800         SH_PFC_PIN_GROUP(audio_clkout2_b),
1801         SH_PFC_PIN_GROUP(audio_clkout3_a),
1802         SH_PFC_PIN_GROUP(audio_clkout3_b),
1803         SH_PFC_PIN_GROUP(i2c1_a),
1804         SH_PFC_PIN_GROUP(i2c1_b),
1805         SH_PFC_PIN_GROUP(i2c2_a),
1806         SH_PFC_PIN_GROUP(i2c2_b),
1807         SH_PFC_PIN_GROUP(i2c6_a),
1808         SH_PFC_PIN_GROUP(i2c6_b),
1809         SH_PFC_PIN_GROUP(i2c6_c),
1810         SH_PFC_PIN_GROUP(scif0_data),
1811         SH_PFC_PIN_GROUP(scif0_clk),
1812         SH_PFC_PIN_GROUP(scif0_ctrl),
1813         SH_PFC_PIN_GROUP(scif1_data_a),
1814         SH_PFC_PIN_GROUP(scif1_clk),
1815         SH_PFC_PIN_GROUP(scif1_ctrl),
1816         SH_PFC_PIN_GROUP(scif1_data_b),
1817         SH_PFC_PIN_GROUP(scif2_data_a),
1818         SH_PFC_PIN_GROUP(scif2_clk),
1819         SH_PFC_PIN_GROUP(scif2_data_b),
1820         SH_PFC_PIN_GROUP(scif3_data_a),
1821         SH_PFC_PIN_GROUP(scif3_clk),
1822         SH_PFC_PIN_GROUP(scif3_ctrl),
1823         SH_PFC_PIN_GROUP(scif3_data_b),
1824         SH_PFC_PIN_GROUP(scif4_data_a),
1825         SH_PFC_PIN_GROUP(scif4_clk_a),
1826         SH_PFC_PIN_GROUP(scif4_ctrl_a),
1827         SH_PFC_PIN_GROUP(scif4_data_b),
1828         SH_PFC_PIN_GROUP(scif4_clk_b),
1829         SH_PFC_PIN_GROUP(scif4_ctrl_b),
1830         SH_PFC_PIN_GROUP(scif4_data_c),
1831         SH_PFC_PIN_GROUP(scif4_clk_c),
1832         SH_PFC_PIN_GROUP(scif4_ctrl_c),
1833         SH_PFC_PIN_GROUP(scif5_data),
1834         SH_PFC_PIN_GROUP(scif5_clk),
1835 };
1836
1837 static const char * const audio_clk_groups[] = {
1838         "audio_clk_a_a",
1839         "audio_clk_a_b",
1840         "audio_clk_a_c",
1841         "audio_clk_b_a",
1842         "audio_clk_b_b",
1843         "audio_clk_c_a",
1844         "audio_clk_c_b",
1845         "audio_clkout_a",
1846         "audio_clkout_b",
1847         "audio_clkout_c",
1848         "audio_clkout_d",
1849         "audio_clkout1_a",
1850         "audio_clkout1_b",
1851         "audio_clkout2_a",
1852         "audio_clkout2_b",
1853         "audio_clkout3_a",
1854         "audio_clkout3_b",
1855 };
1856
1857 static const char * const i2c1_groups[] = {
1858         "i2c1_a",
1859         "i2c1_b",
1860 };
1861
1862 static const char * const i2c2_groups[] = {
1863         "i2c2_a",
1864         "i2c2_b",
1865 };
1866
1867 static const char * const i2c6_groups[] = {
1868         "i2c6_a",
1869         "i2c6_b",
1870         "i2c6_c",
1871 };
1872
1873 static const char * const scif0_groups[] = {
1874         "scif0_data",
1875         "scif0_clk",
1876         "scif0_ctrl",
1877 };
1878
1879 static const char * const scif1_groups[] = {
1880         "scif1_data_a",
1881         "scif1_clk",
1882         "scif1_ctrl",
1883         "scif1_data_b",
1884 };
1885
1886 static const char * const scif2_groups[] = {
1887         "scif2_data_a",
1888         "scif2_clk",
1889         "scif2_data_b",
1890 };
1891
1892 static const char * const scif3_groups[] = {
1893         "scif3_data_a",
1894         "scif3_clk",
1895         "scif3_ctrl",
1896         "scif3_data_b",
1897 };
1898
1899 static const char * const scif4_groups[] = {
1900         "scif4_data_a",
1901         "scif4_clk_a",
1902         "scif4_ctrl_a",
1903         "scif4_data_b",
1904         "scif4_clk_b",
1905         "scif4_ctrl_b",
1906         "scif4_data_c",
1907         "scif4_clk_c",
1908         "scif4_ctrl_c",
1909 };
1910
1911 static const char * const scif5_groups[] = {
1912         "scif5_data",
1913         "scif5_clk",
1914 };
1915
1916 static const struct sh_pfc_function pinmux_functions[] = {
1917         SH_PFC_FUNCTION(audio_clk),
1918         SH_PFC_FUNCTION(i2c1),
1919         SH_PFC_FUNCTION(i2c2),
1920         SH_PFC_FUNCTION(i2c6),
1921         SH_PFC_FUNCTION(scif0),
1922         SH_PFC_FUNCTION(scif1),
1923         SH_PFC_FUNCTION(scif2),
1924         SH_PFC_FUNCTION(scif3),
1925         SH_PFC_FUNCTION(scif4),
1926         SH_PFC_FUNCTION(scif5),
1927 };
1928
1929 static const struct pinmux_cfg_reg pinmux_config_regs[] = {
1930 #define F_(x, y)        FN_##y
1931 #define FM(x)           FN_##x
1932         { PINMUX_CFG_REG("GPSR0", 0xe6060100, 32, 1) {
1933                 0, 0,
1934                 0, 0,
1935                 0, 0,
1936                 0, 0,
1937                 0, 0,
1938                 0, 0,
1939                 0, 0,
1940                 0, 0,
1941                 0, 0,
1942                 0, 0,
1943                 0, 0,
1944                 0, 0,
1945                 0, 0,
1946                 0, 0,
1947                 0, 0,
1948                 0, 0,
1949                 GP_0_15_FN,     GPSR0_15,
1950                 GP_0_14_FN,     GPSR0_14,
1951                 GP_0_13_FN,     GPSR0_13,
1952                 GP_0_12_FN,     GPSR0_12,
1953                 GP_0_11_FN,     GPSR0_11,
1954                 GP_0_10_FN,     GPSR0_10,
1955                 GP_0_9_FN,      GPSR0_9,
1956                 GP_0_8_FN,      GPSR0_8,
1957                 GP_0_7_FN,      GPSR0_7,
1958                 GP_0_6_FN,      GPSR0_6,
1959                 GP_0_5_FN,      GPSR0_5,
1960                 GP_0_4_FN,      GPSR0_4,
1961                 GP_0_3_FN,      GPSR0_3,
1962                 GP_0_2_FN,      GPSR0_2,
1963                 GP_0_1_FN,      GPSR0_1,
1964                 GP_0_0_FN,      GPSR0_0, }
1965         },
1966         { PINMUX_CFG_REG("GPSR1", 0xe6060104, 32, 1) {
1967                 0, 0,
1968                 0, 0,
1969                 0, 0,
1970                 0, 0,
1971                 GP_1_27_FN,     GPSR1_27,
1972                 GP_1_26_FN,     GPSR1_26,
1973                 GP_1_25_FN,     GPSR1_25,
1974                 GP_1_24_FN,     GPSR1_24,
1975                 GP_1_23_FN,     GPSR1_23,
1976                 GP_1_22_FN,     GPSR1_22,
1977                 GP_1_21_FN,     GPSR1_21,
1978                 GP_1_20_FN,     GPSR1_20,
1979                 GP_1_19_FN,     GPSR1_19,
1980                 GP_1_18_FN,     GPSR1_18,
1981                 GP_1_17_FN,     GPSR1_17,
1982                 GP_1_16_FN,     GPSR1_16,
1983                 GP_1_15_FN,     GPSR1_15,
1984                 GP_1_14_FN,     GPSR1_14,
1985                 GP_1_13_FN,     GPSR1_13,
1986                 GP_1_12_FN,     GPSR1_12,
1987                 GP_1_11_FN,     GPSR1_11,
1988                 GP_1_10_FN,     GPSR1_10,
1989                 GP_1_9_FN,      GPSR1_9,
1990                 GP_1_8_FN,      GPSR1_8,
1991                 GP_1_7_FN,      GPSR1_7,
1992                 GP_1_6_FN,      GPSR1_6,
1993                 GP_1_5_FN,      GPSR1_5,
1994                 GP_1_4_FN,      GPSR1_4,
1995                 GP_1_3_FN,      GPSR1_3,
1996                 GP_1_2_FN,      GPSR1_2,
1997                 GP_1_1_FN,      GPSR1_1,
1998                 GP_1_0_FN,      GPSR1_0, }
1999         },
2000         { PINMUX_CFG_REG("GPSR2", 0xe6060108, 32, 1) {
2001                 0, 0,
2002                 0, 0,
2003                 0, 0,
2004                 0, 0,
2005                 0, 0,
2006                 0, 0,
2007                 0, 0,
2008                 0, 0,
2009                 0, 0,
2010                 0, 0,
2011                 0, 0,
2012                 0, 0,
2013                 0, 0,
2014                 0, 0,
2015                 0, 0,
2016                 0, 0,
2017                 0, 0,
2018                 GP_2_14_FN,     GPSR2_14,
2019                 GP_2_13_FN,     GPSR2_13,
2020                 GP_2_12_FN,     GPSR2_12,
2021                 GP_2_11_FN,     GPSR2_11,
2022                 GP_2_10_FN,     GPSR2_10,
2023                 GP_2_9_FN,      GPSR2_9,
2024                 GP_2_8_FN,      GPSR2_8,
2025                 GP_2_7_FN,      GPSR2_7,
2026                 GP_2_6_FN,      GPSR2_6,
2027                 GP_2_5_FN,      GPSR2_5,
2028                 GP_2_4_FN,      GPSR2_4,
2029                 GP_2_3_FN,      GPSR2_3,
2030                 GP_2_2_FN,      GPSR2_2,
2031                 GP_2_1_FN,      GPSR2_1,
2032                 GP_2_0_FN,      GPSR2_0, }
2033         },
2034         { PINMUX_CFG_REG("GPSR3", 0xe606010c, 32, 1) {
2035                 0, 0,
2036                 0, 0,
2037                 0, 0,
2038                 0, 0,
2039                 0, 0,
2040                 0, 0,
2041                 0, 0,
2042                 0, 0,
2043                 0, 0,
2044                 0, 0,
2045                 0, 0,
2046                 0, 0,
2047                 0, 0,
2048                 0, 0,
2049                 0, 0,
2050                 0, 0,
2051                 GP_3_15_FN,     GPSR3_15,
2052                 GP_3_14_FN,     GPSR3_14,
2053                 GP_3_13_FN,     GPSR3_13,
2054                 GP_3_12_FN,     GPSR3_12,
2055                 GP_3_11_FN,     GPSR3_11,
2056                 GP_3_10_FN,     GPSR3_10,
2057                 GP_3_9_FN,      GPSR3_9,
2058                 GP_3_8_FN,      GPSR3_8,
2059                 GP_3_7_FN,      GPSR3_7,
2060                 GP_3_6_FN,      GPSR3_6,
2061                 GP_3_5_FN,      GPSR3_5,
2062                 GP_3_4_FN,      GPSR3_4,
2063                 GP_3_3_FN,      GPSR3_3,
2064                 GP_3_2_FN,      GPSR3_2,
2065                 GP_3_1_FN,      GPSR3_1,
2066                 GP_3_0_FN,      GPSR3_0, }
2067         },
2068         { PINMUX_CFG_REG("GPSR4", 0xe6060110, 32, 1) {
2069                 0, 0,
2070                 0, 0,
2071                 0, 0,
2072                 0, 0,
2073                 0, 0,
2074                 0, 0,
2075                 0, 0,
2076                 0, 0,
2077                 0, 0,
2078                 0, 0,
2079                 0, 0,
2080                 0, 0,
2081                 0, 0,
2082                 0, 0,
2083                 GP_4_17_FN,     GPSR4_17,
2084                 GP_4_16_FN,     GPSR4_16,
2085                 GP_4_15_FN,     GPSR4_15,
2086                 GP_4_14_FN,     GPSR4_14,
2087                 GP_4_13_FN,     GPSR4_13,
2088                 GP_4_12_FN,     GPSR4_12,
2089                 GP_4_11_FN,     GPSR4_11,
2090                 GP_4_10_FN,     GPSR4_10,
2091                 GP_4_9_FN,      GPSR4_9,
2092                 GP_4_8_FN,      GPSR4_8,
2093                 GP_4_7_FN,      GPSR4_7,
2094                 GP_4_6_FN,      GPSR4_6,
2095                 GP_4_5_FN,      GPSR4_5,
2096                 GP_4_4_FN,      GPSR4_4,
2097                 GP_4_3_FN,      GPSR4_3,
2098                 GP_4_2_FN,      GPSR4_2,
2099                 GP_4_1_FN,      GPSR4_1,
2100                 GP_4_0_FN,      GPSR4_0, }
2101         },
2102         { PINMUX_CFG_REG("GPSR5", 0xe6060114, 32, 1) {
2103                 0, 0,
2104                 0, 0,
2105                 0, 0,
2106                 0, 0,
2107                 0, 0,
2108                 0, 0,
2109                 GP_5_25_FN,     GPSR5_25,
2110                 GP_5_24_FN,     GPSR5_24,
2111                 GP_5_23_FN,     GPSR5_23,
2112                 GP_5_22_FN,     GPSR5_22,
2113                 GP_5_21_FN,     GPSR5_21,
2114                 GP_5_20_FN,     GPSR5_20,
2115                 GP_5_19_FN,     GPSR5_19,
2116                 GP_5_18_FN,     GPSR5_18,
2117                 GP_5_17_FN,     GPSR5_17,
2118                 GP_5_16_FN,     GPSR5_16,
2119                 GP_5_15_FN,     GPSR5_15,
2120                 GP_5_14_FN,     GPSR5_14,
2121                 GP_5_13_FN,     GPSR5_13,
2122                 GP_5_12_FN,     GPSR5_12,
2123                 GP_5_11_FN,     GPSR5_11,
2124                 GP_5_10_FN,     GPSR5_10,
2125                 GP_5_9_FN,      GPSR5_9,
2126                 GP_5_8_FN,      GPSR5_8,
2127                 GP_5_7_FN,      GPSR5_7,
2128                 GP_5_6_FN,      GPSR5_6,
2129                 GP_5_5_FN,      GPSR5_5,
2130                 GP_5_4_FN,      GPSR5_4,
2131                 GP_5_3_FN,      GPSR5_3,
2132                 GP_5_2_FN,      GPSR5_2,
2133                 GP_5_1_FN,      GPSR5_1,
2134                 GP_5_0_FN,      GPSR5_0, }
2135         },
2136         { PINMUX_CFG_REG("GPSR6", 0xe6060118, 32, 1) {
2137                 GP_6_31_FN,     GPSR6_31,
2138                 GP_6_30_FN,     GPSR6_30,
2139                 GP_6_29_FN,     GPSR6_29,
2140                 GP_6_28_FN,     GPSR6_28,
2141                 GP_6_27_FN,     GPSR6_27,
2142                 GP_6_26_FN,     GPSR6_26,
2143                 GP_6_25_FN,     GPSR6_25,
2144                 GP_6_24_FN,     GPSR6_24,
2145                 GP_6_23_FN,     GPSR6_23,
2146                 GP_6_22_FN,     GPSR6_22,
2147                 GP_6_21_FN,     GPSR6_21,
2148                 GP_6_20_FN,     GPSR6_20,
2149                 GP_6_19_FN,     GPSR6_19,
2150                 GP_6_18_FN,     GPSR6_18,
2151                 GP_6_17_FN,     GPSR6_17,
2152                 GP_6_16_FN,     GPSR6_16,
2153                 GP_6_15_FN,     GPSR6_15,
2154                 GP_6_14_FN,     GPSR6_14,
2155                 GP_6_13_FN,     GPSR6_13,
2156                 GP_6_12_FN,     GPSR6_12,
2157                 GP_6_11_FN,     GPSR6_11,
2158                 GP_6_10_FN,     GPSR6_10,
2159                 GP_6_9_FN,      GPSR6_9,
2160                 GP_6_8_FN,      GPSR6_8,
2161                 GP_6_7_FN,      GPSR6_7,
2162                 GP_6_6_FN,      GPSR6_6,
2163                 GP_6_5_FN,      GPSR6_5,
2164                 GP_6_4_FN,      GPSR6_4,
2165                 GP_6_3_FN,      GPSR6_3,
2166                 GP_6_2_FN,      GPSR6_2,
2167                 GP_6_1_FN,      GPSR6_1,
2168                 GP_6_0_FN,      GPSR6_0, }
2169         },
2170         { PINMUX_CFG_REG("GPSR7", 0xe606011c, 32, 1) {
2171                 0, 0,
2172                 0, 0,
2173                 0, 0,
2174                 0, 0,
2175                 0, 0,
2176                 0, 0,
2177                 0, 0,
2178                 0, 0,
2179                 0, 0,
2180                 0, 0,
2181                 0, 0,
2182                 0, 0,
2183                 0, 0,
2184                 0, 0,
2185                 0, 0,
2186                 0, 0,
2187                 0, 0,
2188                 0, 0,
2189                 0, 0,
2190                 0, 0,
2191                 0, 0,
2192                 0, 0,
2193                 0, 0,
2194                 0, 0,
2195                 0, 0,
2196                 0, 0,
2197                 0, 0,
2198                 0, 0,
2199                 GP_7_3_FN, GPSR7_3,
2200                 GP_7_2_FN, GPSR7_2,
2201                 GP_7_1_FN, GPSR7_1,
2202                 GP_7_0_FN, GPSR7_0, }
2203         },
2204 #undef F_
2205 #undef FM
2206
2207 #define F_(x, y)        x,
2208 #define FM(x)           FN_##x,
2209         { PINMUX_CFG_REG("IPSR0", 0xe6060200, 32, 4) {
2210                 IP0_31_28
2211                 IP0_27_24
2212                 IP0_23_20
2213                 IP0_19_16
2214                 IP0_15_12
2215                 IP0_11_8
2216                 IP0_7_4
2217                 IP0_3_0 }
2218         },
2219         { PINMUX_CFG_REG("IPSR1", 0xe6060204, 32, 4) {
2220                 IP1_31_28
2221                 IP1_27_24
2222                 IP1_23_20
2223                 IP1_19_16
2224                 IP1_15_12
2225                 IP1_11_8
2226                 IP1_7_4
2227                 IP1_3_0 }
2228         },
2229         { PINMUX_CFG_REG("IPSR2", 0xe6060208, 32, 4) {
2230                 IP2_31_28
2231                 IP2_27_24
2232                 IP2_23_20
2233                 IP2_19_16
2234                 IP2_15_12
2235                 IP2_11_8
2236                 IP2_7_4
2237                 IP2_3_0 }
2238         },
2239         { PINMUX_CFG_REG("IPSR3", 0xe606020c, 32, 4) {
2240                 IP3_31_28
2241                 IP3_27_24
2242                 IP3_23_20
2243                 IP3_19_16
2244                 IP3_15_12
2245                 IP3_11_8
2246                 IP3_7_4
2247                 IP3_3_0 }
2248         },
2249         { PINMUX_CFG_REG("IPSR4", 0xe6060210, 32, 4) {
2250                 IP4_31_28
2251                 IP4_27_24
2252                 IP4_23_20
2253                 IP4_19_16
2254                 IP4_15_12
2255                 IP4_11_8
2256                 IP4_7_4
2257                 IP4_3_0 }
2258         },
2259         { PINMUX_CFG_REG("IPSR5", 0xe6060214, 32, 4) {
2260                 IP5_31_28
2261                 IP5_27_24
2262                 IP5_23_20
2263                 IP5_19_16
2264                 IP5_15_12
2265                 IP5_11_8
2266                 IP5_7_4
2267                 IP5_3_0 }
2268         },
2269         { PINMUX_CFG_REG("IPSR6", 0xe6060218, 32, 4) {
2270                 IP6_31_28
2271                 IP6_27_24
2272                 IP6_23_20
2273                 IP6_19_16
2274                 IP6_15_12
2275                 IP6_11_8
2276                 IP6_7_4
2277                 IP6_3_0 }
2278         },
2279         { PINMUX_CFG_REG("IPSR7", 0xe606021c, 32, 4) {
2280                 IP7_31_28
2281                 IP7_27_24
2282                 IP7_23_20
2283                 IP7_19_16
2284                 IP7_15_12
2285                 IP7_11_8
2286                 IP7_7_4
2287                 IP7_3_0 }
2288         },
2289         { PINMUX_CFG_REG("IPSR8", 0xe6060220, 32, 4) {
2290                 IP8_31_28
2291                 IP8_27_24
2292                 IP8_23_20
2293                 IP8_19_16
2294                 IP8_15_12
2295                 IP8_11_8
2296                 IP8_7_4
2297                 IP8_3_0 }
2298         },
2299         { PINMUX_CFG_REG("IPSR9", 0xe6060224, 32, 4) {
2300                 IP9_31_28
2301                 IP9_27_24
2302                 IP9_23_20
2303                 IP9_19_16
2304                 IP9_15_12
2305                 IP9_11_8
2306                 IP9_7_4
2307                 IP9_3_0 }
2308         },
2309         { PINMUX_CFG_REG("IPSR10", 0xe6060228, 32, 4) {
2310                 IP10_31_28
2311                 IP10_27_24
2312                 IP10_23_20
2313                 IP10_19_16
2314                 IP10_15_12
2315                 IP10_11_8
2316                 IP10_7_4
2317                 IP10_3_0 }
2318         },
2319         { PINMUX_CFG_REG("IPSR11", 0xe606022c, 32, 4) {
2320                 IP11_31_28
2321                 IP11_27_24
2322                 IP11_23_20
2323                 IP11_19_16
2324                 IP11_15_12
2325                 IP11_11_8
2326                 IP11_7_4
2327                 IP11_3_0 }
2328         },
2329         { PINMUX_CFG_REG("IPSR12", 0xe6060230, 32, 4) {
2330                 IP12_31_28
2331                 IP12_27_24
2332                 IP12_23_20
2333                 IP12_19_16
2334                 IP12_15_12
2335                 IP12_11_8
2336                 IP12_7_4
2337                 IP12_3_0 }
2338         },
2339         { PINMUX_CFG_REG("IPSR13", 0xe6060234, 32, 4) {
2340                 IP13_31_28
2341                 IP13_27_24
2342                 IP13_23_20
2343                 IP13_19_16
2344                 IP13_15_12
2345                 IP13_11_8
2346                 IP13_7_4
2347                 IP13_3_0 }
2348         },
2349         { PINMUX_CFG_REG("IPSR14", 0xe6060238, 32, 4) {
2350                 IP14_31_28
2351                 IP14_27_24
2352                 IP14_23_20
2353                 IP14_19_16
2354                 IP14_15_12
2355                 IP14_11_8
2356                 IP14_7_4
2357                 IP14_3_0 }
2358         },
2359         { PINMUX_CFG_REG("IPSR15", 0xe606023c, 32, 4) {
2360                 IP15_31_28
2361                 IP15_27_24
2362                 IP15_23_20
2363                 IP15_19_16
2364                 IP15_15_12
2365                 IP15_11_8
2366                 IP15_7_4
2367                 IP15_3_0 }
2368         },
2369         { PINMUX_CFG_REG("IPSR16", 0xe6060240, 32, 4) {
2370                 IP16_31_28
2371                 IP16_27_24
2372                 IP16_23_20
2373                 IP16_19_16
2374                 IP16_15_12
2375                 IP16_11_8
2376                 IP16_7_4
2377                 IP16_3_0 }
2378         },
2379         { PINMUX_CFG_REG("IPSR17", 0xe6060244, 32, 4) {
2380                 /* IP17_31_28 */ 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
2381                 /* IP17_27_24 */ 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
2382                 /* IP17_23_20 */ 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
2383                 /* IP17_19_16 */ 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
2384                 /* IP17_15_12 */ 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
2385                 /* IP17_11_8  */ 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
2386                 IP17_7_4
2387                 IP17_3_0 }
2388         },
2389 #undef F_
2390 #undef FM
2391
2392 #define F_(x, y)        x,
2393 #define FM(x)           FN_##x,
2394         { PINMUX_CFG_REG_VAR("MOD_SEL0", 0xe6060500, 32,
2395                              1, 2, 2, 3, 1, 1, 2, 1, 1, 1,
2396                              2, 1, 1, 1, 1, 1, 1, 1, 2, 2, 1, 2, 1) {
2397                 0, 0, /* RESERVED 31 */
2398                 MOD_SEL0_30_29
2399                 MOD_SEL0_28_27
2400                 MOD_SEL0_26_25_24
2401                 MOD_SEL0_23
2402                 MOD_SEL0_22
2403                 MOD_SEL0_21_20
2404                 MOD_SEL0_19
2405                 MOD_SEL0_18
2406                 MOD_SEL0_17
2407                 MOD_SEL0_16_15
2408                 MOD_SEL0_14
2409                 MOD_SEL0_13
2410                 MOD_SEL0_12
2411                 MOD_SEL0_11
2412                 MOD_SEL0_10
2413                 MOD_SEL0_9
2414                 MOD_SEL0_8
2415                 MOD_SEL0_7_6
2416                 MOD_SEL0_5_4
2417                 MOD_SEL0_3
2418                 MOD_SEL0_2_1
2419                 0, 0, /* RESERVED 0 */ }
2420         },
2421         { PINMUX_CFG_REG_VAR("MOD_SEL1", 0xe6060504, 32,
2422                              2, 3, 1, 2, 3, 1, 1, 2, 1,
2423                              2, 1, 1, 1, 1, 1, 2, 1, 1, 1, 1, 1, 1, 1) {
2424                 MOD_SEL1_31_30
2425                 MOD_SEL1_29_28_27
2426                 MOD_SEL1_26
2427                 MOD_SEL1_25_24
2428                 MOD_SEL1_23_22_21
2429                 MOD_SEL1_20
2430                 MOD_SEL1_19
2431                 MOD_SEL1_18_17
2432                 MOD_SEL1_16
2433                 MOD_SEL1_15_14
2434                 MOD_SEL1_13
2435                 MOD_SEL1_12
2436                 MOD_SEL1_11
2437                 MOD_SEL1_10
2438                 MOD_SEL1_9
2439                 0, 0, 0, 0, /* RESERVED 8, 7 */
2440                 MOD_SEL1_6
2441                 MOD_SEL1_5
2442                 MOD_SEL1_4
2443                 MOD_SEL1_3
2444                 MOD_SEL1_2
2445                 MOD_SEL1_1
2446                 MOD_SEL1_0 }
2447         },
2448         { PINMUX_CFG_REG_VAR("MOD_SEL2", 0xe6060508, 32,
2449                              1, 1, 1, 1, 4, 4, 4,
2450                              4, 4, 4, 1, 2, 1) {
2451                 MOD_SEL2_31
2452                 MOD_SEL2_30
2453                 MOD_SEL2_29
2454                 /* RESERVED 28 */
2455                 0, 0,
2456                 /* RESERVED 27, 26, 25, 24 */
2457                 0, 0, 0, 0, 0, 0, 0, 0,
2458                 0, 0, 0, 0, 0, 0, 0, 0,
2459                 /* RESERVED 23, 22, 21, 20 */
2460                 0, 0, 0, 0, 0, 0, 0, 0,
2461                 0, 0, 0, 0, 0, 0, 0, 0,
2462                 /* RESERVED 19, 18, 17, 16 */
2463                 0, 0, 0, 0, 0, 0, 0, 0,
2464                 0, 0, 0, 0, 0, 0, 0, 0,
2465                 /* RESERVED 15, 14, 13, 12 */
2466                 0, 0, 0, 0, 0, 0, 0, 0,
2467                 0, 0, 0, 0, 0, 0, 0, 0,
2468                 /* RESERVED 11, 10, 9, 8 */
2469                 0, 0, 0, 0, 0, 0, 0, 0,
2470                 0, 0, 0, 0, 0, 0, 0, 0,
2471                 /* RESERVED 7, 6, 5, 4 */
2472                 0, 0, 0, 0, 0, 0, 0, 0,
2473                 0, 0, 0, 0, 0, 0, 0, 0,
2474                 /* RESERVED 3 */
2475                 0, 0,
2476                 MOD_SEL2_2_1
2477                 MOD_SEL2_0 }
2478         },
2479         { },
2480 };
2481
2482 const struct sh_pfc_soc_info r8a7795_pinmux_info = {
2483         .name = "r8a77950_pfc",
2484         .unlock_reg = 0xe6060000, /* PMMR */
2485
2486         .function = { PINMUX_FUNCTION_BEGIN, PINMUX_FUNCTION_END },
2487
2488         .pins = pinmux_pins,
2489         .nr_pins = ARRAY_SIZE(pinmux_pins),
2490         .groups = pinmux_groups,
2491         .nr_groups = ARRAY_SIZE(pinmux_groups),
2492         .functions = pinmux_functions,
2493         .nr_functions = ARRAY_SIZE(pinmux_functions),
2494
2495         .cfg_regs = pinmux_config_regs,
2496
2497         .gpio_data = pinmux_data,
2498         .gpio_data_size = ARRAY_SIZE(pinmux_data),
2499 };