drivers/spi/spi_bfin5xx.c

   1 /*
   2  * Blackfin On-Chip SPI Driver
   3  *
   4  * Copyright 2004-2007 Analog Devices Inc.
   5  *
   6  * Enter bugs at http://blackfin.uclinux.org/
   7  *
   8  * Licensed under the GPL-2 or later.
   9  */
  10
  11 #include <linux/init.h>
  12 #include <linux/module.h>
  13 #include <linux/delay.h>
  14 #include <linux/device.h>
  15 #include <linux/slab.h>
  16 #include <linux/io.h>
  17 #include <linux/ioport.h>
  18 #include <linux/irq.h>
  19 #include <linux/errno.h>
  20 #include <linux/interrupt.h>
  21 #include <linux/platform_device.h>
  22 #include <linux/dma-mapping.h>
  23 #include <linux/spi/spi.h>
  24 #include <linux/workqueue.h>
  25
  26 #include <asm/dma.h>
  27 #include <asm/portmux.h>
  28 #include <asm/bfin5xx_spi.h>
  29 #include <asm/cacheflush.h>
  30
  31 #define DRV_NAME        "bfin-spi"
  32 #define DRV_AUTHOR      "Bryan Wu, Luke Yang"
  33 #define DRV_DESC        "Blackfin on-chip SPI Controller Driver"
  34 #define DRV_VERSION     "1.0"
  35
  36 MODULE_AUTHOR(DRV_AUTHOR);
  37 MODULE_DESCRIPTION(DRV_DESC);
  38 MODULE_LICENSE("GPL");
  39
  40 #define START_STATE     ((void *)0)
  41 #define RUNNING_STATE   ((void *)1)
  42 #define DONE_STATE      ((void *)2)
  43 #define ERROR_STATE     ((void *)-1)
  44 #define QUEUE_RUNNING   0
  45 #define QUEUE_STOPPED   1
  46
  47 /* Value to send if no TX value is supplied */
  48 #define SPI_IDLE_TXVAL 0x0000
  49
  50 struct driver_data {
  51         /* Driver model hookup */
  52         struct platform_device *pdev;
  53
  54         /* SPI framework hookup */
  55         struct spi_master *master;
  56
  57         /* Regs base of SPI controller */
  58         void __iomem *regs_base;
  59
  60         /* Pin request list */
  61         u16 *pin_req;
  62
  63         /* BFIN hookup */
  64         struct bfin5xx_spi_master *master_info;
  65
  66         /* Driver message queue */
  67         struct workqueue_struct *workqueue;
  68         struct work_struct pump_messages;
  69         spinlock_t lock;
  70         struct list_head queue;
  71         int busy;
  72         int run;
  73
  74         /* Message Transfer pump */
  75         struct tasklet_struct pump_transfers;
  76
  77         /* Current message transfer state info */
  78         struct spi_message *cur_msg;
  79         struct spi_transfer *cur_transfer;
  80         struct chip_data *cur_chip;
  81         size_t len_in_bytes;
  82         size_t len;
  83         void *tx;
  84         void *tx_end;
  85         void *rx;
  86         void *rx_end;
  87
  88         /* DMA stuffs */
  89         int dma_channel;
  90         int dma_mapped;
  91         int dma_requested;
  92         dma_addr_t rx_dma;
  93         dma_addr_t tx_dma;
  94
  95         size_t rx_map_len;
  96         size_t tx_map_len;
  97         u8 n_bytes;
  98         int cs_change;
  99         void (*write) (struct driver_data *);
 100         void (*read) (struct driver_data *);
 101         void (*duplex) (struct driver_data *);
 102 };
 103
 104 struct chip_data {
 105         u16 ctl_reg;
 106         u16 baud;
 107         u16 flag;
 108
 109         u8 chip_select_num;
 110         u8 n_bytes;
 111         u8 width;               /* 0 or 1 */
 112         u8 enable_dma;
 113         u8 bits_per_word;       /* 8 or 16 */
 114         u8 cs_change_per_word;
 115         u16 cs_chg_udelay;      /* Some devices require > 255usec delay */
 116         u32 cs_gpio;
 117         u16 idle_tx_val;
 118         void (*write) (struct driver_data *);
 119         void (*read) (struct driver_data *);
 120         void (*duplex) (struct driver_data *);
 121 };
 122
 123 #define DEFINE_SPI_REG(reg, off) \
 124 static inline u16 read_##reg(struct driver_data *drv_data) \
 125         { return bfin_read16(drv_data->regs_base + off); } \
 126 static inline void write_##reg(struct driver_data *drv_data, u16 v) \
 127         { bfin_write16(drv_data->regs_base + off, v); }
 128
 129 DEFINE_SPI_REG(CTRL, 0x00)
 130 DEFINE_SPI_REG(FLAG, 0x04)
 131 DEFINE_SPI_REG(STAT, 0x08)
 132 DEFINE_SPI_REG(TDBR, 0x0C)
 133 DEFINE_SPI_REG(RDBR, 0x10)
 134 DEFINE_SPI_REG(BAUD, 0x14)
 135 DEFINE_SPI_REG(SHAW, 0x18)
 136
 137 static void bfin_spi_enable(struct driver_data *drv_data)
 138 {
 139         u16 cr;
 140
 141         cr = read_CTRL(drv_data);
 142         write_CTRL(drv_data, (cr | BIT_CTL_ENABLE));
 143 }
 144
 145 static void bfin_spi_disable(struct driver_data *drv_data)
 146 {
 147         u16 cr;
 148
 149         cr = read_CTRL(drv_data);
 150         write_CTRL(drv_data, (cr & (~BIT_CTL_ENABLE)));
 151 }
 152
 153 /* Caculate the SPI_BAUD register value based on input HZ */
 154 static u16 hz_to_spi_baud(u32 speed_hz)
 155 {
 156         u_long sclk = get_sclk();
 157         u16 spi_baud = (sclk / (2 * speed_hz));
 158
 159         if ((sclk % (2 * speed_hz)) > 0)
 160                 spi_baud++;
 161
 162         if (spi_baud < MIN_SPI_BAUD_VAL)
 163                 spi_baud = MIN_SPI_BAUD_VAL;
 164
 165         return spi_baud;
 166 }
 167
 168 static int bfin_spi_flush(struct driver_data *drv_data)
 169 {
 170         unsigned long limit = loops_per_jiffy << 1;
 171
 172         /* wait for stop and clear stat */
 173         while (!(read_STAT(drv_data) & BIT_STAT_SPIF) && --limit)
 174                 cpu_relax();
 175
 176         write_STAT(drv_data, BIT_STAT_CLR);
 177
 178         return limit;
 179 }
 180
 181 /* Chip select operation functions for cs_change flag */
 182 static void bfin_spi_cs_active(struct driver_data *drv_data, struct chip_data *chip)
 183 {
 184         if (likely(chip->chip_select_num)) {
 185                 u16 flag = read_FLAG(drv_data);
 186
 187                 flag |= chip->flag;
 188                 flag &= ~(chip->flag << 8);
 189
 190                 write_FLAG(drv_data, flag);
 191         } else {
 192                 gpio_set_value(chip->cs_gpio, 0);
 193         }
 194 }
 195
 196 static void bfin_spi_cs_deactive(struct driver_data *drv_data, struct chip_data *chip)
 197 {
 198         if (likely(chip->chip_select_num)) {
 199                 u16 flag = read_FLAG(drv_data);
 200
 201                 flag &= ~chip->flag;
 202                 flag |= (chip->flag << 8);
 203
 204                 write_FLAG(drv_data, flag);
 205         } else {
 206                 gpio_set_value(chip->cs_gpio, 1);
 207         }
 208
 209         /* Move delay here for consistency */
 210         if (chip->cs_chg_udelay)
 211                 udelay(chip->cs_chg_udelay);
 212 }
 213
 214 /* stop controller and re-config current chip*/
 215 static void bfin_spi_restore_state(struct driver_data *drv_data)
 216 {
 217         struct chip_data *chip = drv_data->cur_chip;
 218
 219         /* Clear status and disable clock */
 220         write_STAT(drv_data, BIT_STAT_CLR);
 221         bfin_spi_disable(drv_data);
 222         dev_dbg(&drv_data->pdev->dev, "restoring spi ctl state\n");
 223
 224         /* Load the registers */
 225         write_CTRL(drv_data, chip->ctl_reg);
 226         write_BAUD(drv_data, chip->baud);
 227
 228         bfin_spi_enable(drv_data);
 229         bfin_spi_cs_active(drv_data, chip);
 230 }
 231
 232 /* used to kick off transfer in rx mode and read unwanted RX data */
 233 static inline void bfin_spi_dummy_read(struct driver_data *drv_data)
 234 {
 235         (void) read_RDBR(drv_data);
 236 }
 237
 238 static void bfin_spi_null_writer(struct driver_data *drv_data)
 239 {
 240         u8 n_bytes = drv_data->n_bytes;
 241         u16 tx_val = drv_data->cur_chip->idle_tx_val;
 242
 243         /* clear RXS (we check for RXS inside the loop) */
 244         bfin_spi_dummy_read(drv_data);
 245
 246         while (drv_data->tx < drv_data->tx_end) {
 247                 write_TDBR(drv_data, tx_val);
 248                 drv_data->tx += n_bytes;
 249                 /* wait until transfer finished.
 250                    checking SPIF or TXS may not guarantee transfer completion */
 251                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 252                         cpu_relax();
 253                 /* discard RX data and clear RXS */
 254                 bfin_spi_dummy_read(drv_data);
 255         }
 256 }
 257
 258 static void bfin_spi_null_reader(struct driver_data *drv_data)
 259 {
 260         u8 n_bytes = drv_data->n_bytes;
 261         u16 tx_val = drv_data->cur_chip->idle_tx_val;
 262
 263         /* discard old RX data and clear RXS */
 264         bfin_spi_dummy_read(drv_data);
 265
 266         while (drv_data->rx < drv_data->rx_end) {
 267                 write_TDBR(drv_data, tx_val);
 268                 drv_data->rx += n_bytes;
 269                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 270                         cpu_relax();
 271                 bfin_spi_dummy_read(drv_data);
 272         }
 273 }
 274
 275 static void bfin_spi_u8_writer(struct driver_data *drv_data)
 276 {
 277         /* clear RXS (we check for RXS inside the loop) */
 278         bfin_spi_dummy_read(drv_data);
 279
 280         while (drv_data->tx < drv_data->tx_end) {
 281                 write_TDBR(drv_data, (*(u8 *) (drv_data->tx++)));
 282                 /* wait until transfer finished.
 283                    checking SPIF or TXS may not guarantee transfer completion */
 284                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 285                         cpu_relax();
 286                 /* discard RX data and clear RXS */
 287                 bfin_spi_dummy_read(drv_data);
 288         }
 289 }
 290
 291 static void bfin_spi_u8_cs_chg_writer(struct driver_data *drv_data)
 292 {
 293         struct chip_data *chip = drv_data->cur_chip;
 294
 295         /* clear RXS (we check for RXS inside the loop) */
 296         bfin_spi_dummy_read(drv_data);
 297
 298         while (drv_data->tx < drv_data->tx_end) {
 299                 bfin_spi_cs_active(drv_data, chip);
 300                 write_TDBR(drv_data, (*(u8 *) (drv_data->tx++)));
 301                 /* make sure transfer finished before deactiving CS */
 302                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 303                         cpu_relax();
 304                 bfin_spi_dummy_read(drv_data);
 305                 bfin_spi_cs_deactive(drv_data, chip);
 306         }
 307 }
 308
 309 static void bfin_spi_u8_reader(struct driver_data *drv_data)
 310 {
 311         u16 tx_val = drv_data->cur_chip->idle_tx_val;
 312
 313         /* discard old RX data and clear RXS */
 314         bfin_spi_dummy_read(drv_data);
 315
 316         while (drv_data->rx < drv_data->rx_end) {
 317                 write_TDBR(drv_data, tx_val);
 318                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 319                         cpu_relax();
 320                 *(u8 *) (drv_data->rx++) = read_RDBR(drv_data);
 321         }
 322 }
 323
 324 static void bfin_spi_u8_cs_chg_reader(struct driver_data *drv_data)
 325 {
 326         struct chip_data *chip = drv_data->cur_chip;
 327         u16 tx_val = chip->idle_tx_val;
 328
 329         /* discard old RX data and clear RXS */
 330         bfin_spi_dummy_read(drv_data);
 331
 332         while (drv_data->rx < drv_data->rx_end) {
 333                 bfin_spi_cs_active(drv_data, chip);
 334                 write_TDBR(drv_data, tx_val);
 335                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 336                         cpu_relax();
 337                 *(u8 *) (drv_data->rx++) = read_RDBR(drv_data);
 338                 bfin_spi_cs_deactive(drv_data, chip);
 339         }
 340 }
 341
 342 static void bfin_spi_u8_duplex(struct driver_data *drv_data)
 343 {
 344         /* discard old RX data and clear RXS */
 345         bfin_spi_dummy_read(drv_data);
 346
 347         while (drv_data->rx < drv_data->rx_end) {
 348                 write_TDBR(drv_data, (*(u8 *) (drv_data->tx++)));
 349                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 350                         cpu_relax();
 351                 *(u8 *) (drv_data->rx++) = read_RDBR(drv_data);
 352         }
 353 }
 354
 355 static void bfin_spi_u8_cs_chg_duplex(struct driver_data *drv_data)
 356 {
 357         struct chip_data *chip = drv_data->cur_chip;
 358
 359         /* discard old RX data and clear RXS */
 360         bfin_spi_dummy_read(drv_data);
 361
 362         while (drv_data->rx < drv_data->rx_end) {
 363                 bfin_spi_cs_active(drv_data, chip);
 364                 write_TDBR(drv_data, (*(u8 *) (drv_data->tx++)));
 365                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 366                         cpu_relax();
 367                 *(u8 *) (drv_data->rx++) = read_RDBR(drv_data);
 368                 bfin_spi_cs_deactive(drv_data, chip);
 369         }
 370 }
 371
 372 static void bfin_spi_u16_writer(struct driver_data *drv_data)
 373 {
 374         /* clear RXS (we check for RXS inside the loop) */
 375         bfin_spi_dummy_read(drv_data);
 376
 377         while (drv_data->tx < drv_data->tx_end) {
 378                 write_TDBR(drv_data, (*(u16 *) (drv_data->tx)));
 379                 drv_data->tx += 2;
 380                 /* wait until transfer finished.
 381                    checking SPIF or TXS may not guarantee transfer completion */
 382                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 383                         cpu_relax();
 384                 /* discard RX data and clear RXS */
 385                 bfin_spi_dummy_read(drv_data);
 386         }
 387 }
 388
 389 static void bfin_spi_u16_cs_chg_writer(struct driver_data *drv_data)
 390 {
 391         struct chip_data *chip = drv_data->cur_chip;
 392
 393         /* clear RXS (we check for RXS inside the loop) */
 394         bfin_spi_dummy_read(drv_data);
 395
 396         while (drv_data->tx < drv_data->tx_end) {
 397                 bfin_spi_cs_active(drv_data, chip);
 398                 write_TDBR(drv_data, (*(u16 *) (drv_data->tx)));
 399                 drv_data->tx += 2;
 400                 /* make sure transfer finished before deactiving CS */
 401                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 402                         cpu_relax();
 403                 bfin_spi_dummy_read(drv_data);
 404                 bfin_spi_cs_deactive(drv_data, chip);
 405         }
 406 }
 407
 408 static void bfin_spi_u16_reader(struct driver_data *drv_data)
 409 {
 410         u16 tx_val = drv_data->cur_chip->idle_tx_val;
 411
 412         /* discard old RX data and clear RXS */
 413         bfin_spi_dummy_read(drv_data);
 414
 415         while (drv_data->rx < drv_data->rx_end) {
 416                 write_TDBR(drv_data, tx_val);
 417                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 418                         cpu_relax();
 419                 *(u16 *) (drv_data->rx) = read_RDBR(drv_data);
 420                 drv_data->rx += 2;
 421         }
 422 }
 423
 424 static void bfin_spi_u16_cs_chg_reader(struct driver_data *drv_data)
 425 {
 426         struct chip_data *chip = drv_data->cur_chip;
 427         u16 tx_val = chip->idle_tx_val;
 428
 429         /* discard old RX data and clear RXS */
 430         bfin_spi_dummy_read(drv_data);
 431
 432         while (drv_data->rx < drv_data->rx_end) {
 433                 bfin_spi_cs_active(drv_data, chip);
 434                 write_TDBR(drv_data, tx_val);
 435                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 436                         cpu_relax();
 437                 *(u16 *) (drv_data->rx) = read_RDBR(drv_data);
 438                 drv_data->rx += 2;
 439                 bfin_spi_cs_deactive(drv_data, chip);
 440         }
 441 }
 442
 443 static void bfin_spi_u16_duplex(struct driver_data *drv_data)
 444 {
 445         /* discard old RX data and clear RXS */
 446         bfin_spi_dummy_read(drv_data);
 447
 448         while (drv_data->rx < drv_data->rx_end) {
 449                 write_TDBR(drv_data, (*(u16 *) (drv_data->tx)));
 450                 drv_data->tx += 2;
 451                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 452                         cpu_relax();
 453                 *(u16 *) (drv_data->rx) = read_RDBR(drv_data);
 454                 drv_data->rx += 2;
 455         }
 456 }
 457
 458 static void bfin_spi_u16_cs_chg_duplex(struct driver_data *drv_data)
 459 {
 460         struct chip_data *chip = drv_data->cur_chip;
 461
 462         /* discard old RX data and clear RXS */
 463         bfin_spi_dummy_read(drv_data);
 464
 465         while (drv_data->rx < drv_data->rx_end) {
 466                 bfin_spi_cs_active(drv_data, chip);
 467                 write_TDBR(drv_data, (*(u16 *) (drv_data->tx)));
 468                 drv_data->tx += 2;
 469                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 470                         cpu_relax();
 471                 *(u16 *) (drv_data->rx) = read_RDBR(drv_data);
 472                 drv_data->rx += 2;
 473                 bfin_spi_cs_deactive(drv_data, chip);
 474         }
 475 }
 476
 477 /* test if ther is more transfer to be done */
 478 static void *bfin_spi_next_transfer(struct driver_data *drv_data)
 479 {
 480         struct spi_message *msg = drv_data->cur_msg;
 481         struct spi_transfer *trans = drv_data->cur_transfer;
 482
 483         /* Move to next transfer */
 484         if (trans->transfer_list.next != &msg->transfers) {
 485                 drv_data->cur_transfer =
 486                     list_entry(trans->transfer_list.next,
 487                                struct spi_transfer, transfer_list);
 488                 return RUNNING_STATE;
 489         } else
 490                 return DONE_STATE;
 491 }
 492
 493 /*
 494  * caller already set message->status;
 495  * dma and pio irqs are blocked give finished message back
 496  */
 497 static void bfin_spi_giveback(struct driver_data *drv_data)
 498 {
 499         struct chip_data *chip = drv_data->cur_chip;
 500         struct spi_transfer *last_transfer;
 501         unsigned long flags;
 502         struct spi_message *msg;
 503
 504         spin_lock_irqsave(&drv_data->lock, flags);
 505         msg = drv_data->cur_msg;
 506         drv_data->cur_msg = NULL;
 507         drv_data->cur_transfer = NULL;
 508         drv_data->cur_chip = NULL;
 509         queue_work(drv_data->workqueue, &drv_data->pump_messages);
 510         spin_unlock_irqrestore(&drv_data->lock, flags);
 511
 512         last_transfer = list_entry(msg->transfers.prev,
 513                                    struct spi_transfer, transfer_list);
 514
 515         msg->state = NULL;
 516
 517         if (!drv_data->cs_change)
 518                 bfin_spi_cs_deactive(drv_data, chip);
 519
 520         /* Not stop spi in autobuffer mode */
 521         if (drv_data->tx_dma != 0xFFFF)
 522                 bfin_spi_disable(drv_data);
 523
 524         if (msg->complete)
 525                 msg->complete(msg->context);
 526 }
 527
 528 static irqreturn_t bfin_spi_dma_irq_handler(int irq, void *dev_id)
 529 {
 530         struct driver_data *drv_data = dev_id;
 531         struct chip_data *chip = drv_data->cur_chip;
 532         struct spi_message *msg = drv_data->cur_msg;
 533         unsigned long timeout;
 534         unsigned short dmastat = get_dma_curr_irqstat(drv_data->dma_channel);
 535         u16 spistat = read_STAT(drv_data);
 536
 537         dev_dbg(&drv_data->pdev->dev,
 538                 "in dma_irq_handler dmastat:0x%x spistat:0x%x\n",
 539                 dmastat, spistat);
 540
 541         clear_dma_irqstat(drv_data->dma_channel);
 542
 543         /*
 544          * wait for the last transaction shifted out.  HRM states:
 545          * at this point there may still be data in the SPI DMA FIFO waiting
 546          * to be transmitted ... software needs to poll TXS in the SPI_STAT
 547          * register until it goes low for 2 successive reads
 548          */
 549         if (drv_data->tx != NULL) {
 550                 while ((read_STAT(drv_data) & TXS) ||
 551                        (read_STAT(drv_data) & TXS))
 552                         cpu_relax();
 553         }
 554
 555         dev_dbg(&drv_data->pdev->dev,
 556                 "in dma_irq_handler dmastat:0x%x spistat:0x%x\n",
 557                 dmastat, read_STAT(drv_data));
 558
 559         timeout = jiffies + HZ;
 560         while (!(read_STAT(drv_data) & SPIF))
 561                 if (!time_before(jiffies, timeout)) {
 562                         dev_warn(&drv_data->pdev->dev, "timeout waiting for SPIF");
 563                         break;
 564                 } else
 565                         cpu_relax();
 566
 567         if ((dmastat & DMA_ERR) && (spistat & RBSY)) {
 568                 msg->state = ERROR_STATE;
 569                 dev_err(&drv_data->pdev->dev, "dma receive: fifo/buffer overflow\n");
 570         } else {
 571                 msg->actual_length += drv_data->len_in_bytes;
 572
 573                 if (drv_data->cs_change)
 574                         bfin_spi_cs_deactive(drv_data, chip);
 575
 576                 /* Move to next transfer */
 577                 msg->state = bfin_spi_next_transfer(drv_data);
 578         }
 579
 580         /* Schedule transfer tasklet */
 581         tasklet_schedule(&drv_data->pump_transfers);
 582
 583         /* free the irq handler before next transfer */
 584         dev_dbg(&drv_data->pdev->dev,
 585                 "disable dma channel irq%d\n",
 586                 drv_data->dma_channel);
 587         dma_disable_irq(drv_data->dma_channel);
 588
 589         return IRQ_HANDLED;
 590 }
 591
 592 static void bfin_spi_pump_transfers(unsigned long data)
 593 {
 594         struct driver_data *drv_data = (struct driver_data *)data;
 595         struct spi_message *message = NULL;
 596         struct spi_transfer *transfer = NULL;
 597         struct spi_transfer *previous = NULL;
 598         struct chip_data *chip = NULL;
 599         u8 width;
 600         u16 cr, dma_width, dma_config;
 601         u32 tranf_success = 1;
 602         u8 full_duplex = 0;
 603
 604         /* Get current state information */
 605         message = drv_data->cur_msg;
 606         transfer = drv_data->cur_transfer;
 607         chip = drv_data->cur_chip;
 608
 609         /*
 610          * if msg is error or done, report it back using complete() callback
 611          */
 612
 613          /* Handle for abort */
 614         if (message->state == ERROR_STATE) {
 615                 dev_dbg(&drv_data->pdev->dev, "transfer: we've hit an error\n");
 616                 message->status = -EIO;
 617                 bfin_spi_giveback(drv_data);
 618                 return;
 619         }
 620
 621         /* Handle end of message */
 622         if (message->state == DONE_STATE) {
 623                 dev_dbg(&drv_data->pdev->dev, "transfer: all done!\n");
 624                 message->status = 0;
 625                 bfin_spi_giveback(drv_data);
 626                 return;
 627         }
 628
 629         /* Delay if requested at end of transfer */
 630         if (message->state == RUNNING_STATE) {
 631                 dev_dbg(&drv_data->pdev->dev, "transfer: still running ...\n");
 632                 previous = list_entry(transfer->transfer_list.prev,
 633                                       struct spi_transfer, transfer_list);
 634                 if (previous->delay_usecs)
 635                         udelay(previous->delay_usecs);
 636         }
 637
 638         /* Setup the transfer state based on the type of transfer */
 639         if (bfin_spi_flush(drv_data) == 0) {
 640                 dev_err(&drv_data->pdev->dev, "pump_transfers: flush failed\n");
 641                 message->status = -EIO;
 642                 bfin_spi_giveback(drv_data);
 643                 return;
 644         }
 645
 646         if (transfer->len == 0) {
 647                 /* Move to next transfer of this msg */
 648                 message->state = bfin_spi_next_transfer(drv_data);
 649                 /* Schedule next transfer tasklet */
 650                 tasklet_schedule(&drv_data->pump_transfers);
 651         }
 652
 653         if (transfer->tx_buf != NULL) {
 654                 drv_data->tx = (void *)transfer->tx_buf;
 655                 drv_data->tx_end = drv_data->tx + transfer->len;
 656                 dev_dbg(&drv_data->pdev->dev, "tx_buf is %p, tx_end is %p\n",
 657                         transfer->tx_buf, drv_data->tx_end);
 658         } else {
 659                 drv_data->tx = NULL;
 660         }
 661
 662         if (transfer->rx_buf != NULL) {
 663                 full_duplex = transfer->tx_buf != NULL;
 664                 drv_data->rx = transfer->rx_buf;
 665                 drv_data->rx_end = drv_data->rx + transfer->len;
 666                 dev_dbg(&drv_data->pdev->dev, "rx_buf is %p, rx_end is %p\n",
 667                         transfer->rx_buf, drv_data->rx_end);
 668         } else {
 669                 drv_data->rx = NULL;
 670         }
 671
 672         drv_data->rx_dma = transfer->rx_dma;
 673         drv_data->tx_dma = transfer->tx_dma;
 674         drv_data->len_in_bytes = transfer->len;
 675         drv_data->cs_change = transfer->cs_change;
 676
 677         /* Bits per word setup */
 678         switch (transfer->bits_per_word) {
 679         case 8:
 680                 drv_data->n_bytes = 1;
 681                 width = CFG_SPI_WORDSIZE8;
 682                 drv_data->read = chip->cs_change_per_word ?
 683                         bfin_spi_u8_cs_chg_reader : bfin_spi_u8_reader;
 684                 drv_data->write = chip->cs_change_per_word ?
 685                         bfin_spi_u8_cs_chg_writer : bfin_spi_u8_writer;
 686                 drv_data->duplex = chip->cs_change_per_word ?
 687                         bfin_spi_u8_cs_chg_duplex : bfin_spi_u8_duplex;
 688                 break;
 689
 690         case 16:
 691                 drv_data->n_bytes = 2;
 692                 width = CFG_SPI_WORDSIZE16;
 693                 drv_data->read = chip->cs_change_per_word ?
 694                         bfin_spi_u16_cs_chg_reader : bfin_spi_u16_reader;
 695                 drv_data->write = chip->cs_change_per_word ?
 696                         bfin_spi_u16_cs_chg_writer : bfin_spi_u16_writer;
 697                 drv_data->duplex = chip->cs_change_per_word ?
 698                         bfin_spi_u16_cs_chg_duplex : bfin_spi_u16_duplex;
 699                 break;
 700
 701         default:
 702                 /* No change, the same as default setting */
 703                 drv_data->n_bytes = chip->n_bytes;
 704                 width = chip->width;
 705                 drv_data->write = drv_data->tx ? chip->write : bfin_spi_null_writer;
 706                 drv_data->read = drv_data->rx ? chip->read : bfin_spi_null_reader;
 707                 drv_data->duplex = chip->duplex ? chip->duplex : bfin_spi_null_writer;
 708                 break;
 709         }
 710         cr = (read_CTRL(drv_data) & (~BIT_CTL_TIMOD));
 711         cr |= (width << 8);
 712         write_CTRL(drv_data, cr);
 713
 714         if (width == CFG_SPI_WORDSIZE16) {
 715                 drv_data->len = (transfer->len) >> 1;
 716         } else {
 717                 drv_data->len = transfer->len;
 718         }
 719         dev_dbg(&drv_data->pdev->dev,
 720                 "transfer: drv_data->write is %p, chip->write is %p, null_wr is %p\n",
 721                 drv_data->write, chip->write, bfin_spi_null_writer);
 722
 723         /* speed and width has been set on per message */
 724         message->state = RUNNING_STATE;
 725         dma_config = 0;
 726
 727         /* Speed setup (surely valid because already checked) */
 728         if (transfer->speed_hz)
 729                 write_BAUD(drv_data, hz_to_spi_baud(transfer->speed_hz));
 730         else
 731                 write_BAUD(drv_data, chip->baud);
 732
 733         write_STAT(drv_data, BIT_STAT_CLR);
 734         cr = (read_CTRL(drv_data) & (~BIT_CTL_TIMOD));
 735         if (drv_data->cs_change)
 736                 bfin_spi_cs_active(drv_data, chip);
 737
 738         dev_dbg(&drv_data->pdev->dev,
 739                 "now pumping a transfer: width is %d, len is %d\n",
 740                 width, transfer->len);
 741
 742         /*
 743          * Try to map dma buffer and do a dma transfer.  If successful use,
 744          * different way to r/w according to the enable_dma settings and if
 745          * we are not doing a full duplex transfer (since the hardware does
 746          * not support full duplex DMA transfers).
 747          */
 748         if (!full_duplex && drv_data->cur_chip->enable_dma
 749                                 && drv_data->len > 6) {
 750
 751                 unsigned long dma_start_addr, flags;
 752
 753                 disable_dma(drv_data->dma_channel);
 754                 clear_dma_irqstat(drv_data->dma_channel);
 755
 756                 /* config dma channel */
 757                 dev_dbg(&drv_data->pdev->dev, "doing dma transfer\n");
 758                 set_dma_x_count(drv_data->dma_channel, drv_data->len);
 759                 if (width == CFG_SPI_WORDSIZE16) {
 760                         set_dma_x_modify(drv_data->dma_channel, 2);
 761                         dma_width = WDSIZE_16;
 762                 } else {
 763                         set_dma_x_modify(drv_data->dma_channel, 1);
 764                         dma_width = WDSIZE_8;
 765                 }
 766
 767                 /* poll for SPI completion before start */
 768                 while (!(read_STAT(drv_data) & BIT_STAT_SPIF))
 769                         cpu_relax();
 770
 771                 /* dirty hack for autobuffer DMA mode */
 772                 if (drv_data->tx_dma == 0xFFFF) {
 773                         dev_dbg(&drv_data->pdev->dev,
 774                                 "doing autobuffer DMA out.\n");
 775
 776                         /* no irq in autobuffer mode */
 777                         dma_config =
 778                             (DMAFLOW_AUTO | RESTART | dma_width | DI_EN);
 779                         set_dma_config(drv_data->dma_channel, dma_config);
 780                         set_dma_start_addr(drv_data->dma_channel,
 781                                         (unsigned long)drv_data->tx);
 782                         enable_dma(drv_data->dma_channel);
 783
 784                         /* start SPI transfer */
 785                         write_CTRL(drv_data, cr | BIT_CTL_TIMOD_DMA_TX);
 786
 787                         /* just return here, there can only be one transfer
 788                          * in this mode
 789                          */
 790                         message->status = 0;
 791                         bfin_spi_giveback(drv_data);
 792                         return;
 793                 }
 794
 795                 /* In dma mode, rx or tx must be NULL in one transfer */
 796                 dma_config = (RESTART | dma_width | DI_EN);
 797                 if (drv_data->rx != NULL) {
 798                         /* set transfer mode, and enable SPI */
 799                         dev_dbg(&drv_data->pdev->dev, "doing DMA in to %p (size %zx)\n",
 800                                 drv_data->rx, drv_data->len_in_bytes);
 801
 802                         /* invalidate caches, if needed */
 803                         if (bfin_addr_dcacheable((unsigned long) drv_data->rx))
 804                                 invalidate_dcache_range((unsigned long) drv_data->rx,
 805                                                         (unsigned long) (drv_data->rx +
 806                                                         drv_data->len_in_bytes));
 807
 808                         dma_config |= WNR;
 809                         dma_start_addr = (unsigned long)drv_data->rx;
 810                         cr |= BIT_CTL_TIMOD_DMA_RX | BIT_CTL_SENDOPT;
 811
 812                 } else if (drv_data->tx != NULL) {
 813                         dev_dbg(&drv_data->pdev->dev, "doing DMA out.\n");
 814
 815                         /* flush caches, if needed */
 816                         if (bfin_addr_dcacheable((unsigned long) drv_data->tx))
 817                                 flush_dcache_range((unsigned long) drv_data->tx,
 818                                                 (unsigned long) (drv_data->tx +
 819                                                 drv_data->len_in_bytes));
 820
 821                         dma_start_addr = (unsigned long)drv_data->tx;
 822                         cr |= BIT_CTL_TIMOD_DMA_TX;
 823
 824                 } else
 825                         BUG();
 826
 827                 /* oh man, here there be monsters ... and i dont mean the
 828                  * fluffy cute ones from pixar, i mean the kind that'll eat
 829                  * your data, kick your dog, and love it all.  do *not* try
 830                  * and change these lines unless you (1) heavily test DMA
 831                  * with SPI flashes on a loaded system (e.g. ping floods),
 832                  * (2) know just how broken the DMA engine interaction with
 833                  * the SPI peripheral is, and (3) have someone else to blame
 834                  * when you screw it all up anyways.
 835                  */
 836                 set_dma_start_addr(drv_data->dma_channel, dma_start_addr);
 837                 set_dma_config(drv_data->dma_channel, dma_config);
 838                 local_irq_save(flags);
 839                 SSYNC();
 840                 write_CTRL(drv_data, cr);
 841                 enable_dma(drv_data->dma_channel);
 842                 dma_enable_irq(drv_data->dma_channel);
 843                 local_irq_restore(flags);
 844
 845         } else {
 846                 /* IO mode write then read */
 847                 dev_dbg(&drv_data->pdev->dev, "doing IO transfer\n");
 848
 849                 /* we always use SPI_WRITE mode. SPI_READ mode
 850                    seems to have problems with setting up the
 851                    output value in TDBR prior to the transfer. */
 852                 write_CTRL(drv_data, (cr | CFG_SPI_WRITE));
 853
 854                 if (full_duplex) {
 855                         /* full duplex mode */
 856                         BUG_ON((drv_data->tx_end - drv_data->tx) !=
 857                                (drv_data->rx_end - drv_data->rx));
 858                         dev_dbg(&drv_data->pdev->dev,
 859                                 "IO duplex: cr is 0x%x\n", cr);
 860
 861                         drv_data->duplex(drv_data);
 862
 863                         if (drv_data->tx != drv_data->tx_end)
 864                                 tranf_success = 0;
 865                 } else if (drv_data->tx != NULL) {
 866                         /* write only half duplex */
 867                         dev_dbg(&drv_data->pdev->dev,
 868                                 "IO write: cr is 0x%x\n", cr);
 869
 870                         drv_data->write(drv_data);
 871
 872                         if (drv_data->tx != drv_data->tx_end)
 873                                 tranf_success = 0;
 874                 } else if (drv_data->rx != NULL) {
 875                         /* read only half duplex */
 876                         dev_dbg(&drv_data->pdev->dev,
 877                                 "IO read: cr is 0x%x\n", cr);
 878
 879                         drv_data->read(drv_data);
 880                         if (drv_data->rx != drv_data->rx_end)
 881                                 tranf_success = 0;
 882                 }
 883
 884                 if (!tranf_success) {
 885                         dev_dbg(&drv_data->pdev->dev,
 886                                 "IO write error!\n");
 887                         message->state = ERROR_STATE;
 888                 } else {
 889                         /* Update total byte transfered */
 890                         message->actual_length += drv_data->len_in_bytes;
 891                         /* Move to next transfer of this msg */
 892                         message->state = bfin_spi_next_transfer(drv_data);
 893                         if (drv_data->cs_change)
 894                                 bfin_spi_cs_deactive(drv_data, chip);
 895                 }
 896                 /* Schedule next transfer tasklet */
 897                 tasklet_schedule(&drv_data->pump_transfers);
 898         }
 899 }
 900
 901 /* pop a msg from queue and kick off real transfer */
 902 static void bfin_spi_pump_messages(struct work_struct *work)
 903 {
 904         struct driver_data *drv_data;
 905         unsigned long flags;
 906
 907         drv_data = container_of(work, struct driver_data, pump_messages);
 908
 909         /* Lock queue and check for queue work */
 910         spin_lock_irqsave(&drv_data->lock, flags);
 911         if (list_empty(&drv_data->queue) || drv_data->run == QUEUE_STOPPED) {
 912                 /* pumper kicked off but no work to do */
 913                 drv_data->busy = 0;
 914                 spin_unlock_irqrestore(&drv_data->lock, flags);
 915                 return;
 916         }
 917
 918         /* Make sure we are not already running a message */
 919         if (drv_data->cur_msg) {
 920                 spin_unlock_irqrestore(&drv_data->lock, flags);
 921                 return;
 922         }
 923
 924         /* Extract head of queue */
 925         drv_data->cur_msg = list_entry(drv_data->queue.next,
 926                                        struct spi_message, queue);
 927
 928         /* Setup the SSP using the per chip configuration */
 929         drv_data->cur_chip = spi_get_ctldata(drv_data->cur_msg->spi);
 930         bfin_spi_restore_state(drv_data);
 931
 932         list_del_init(&drv_data->cur_msg->queue);
 933
 934         /* Initial message state */
 935         drv_data->cur_msg->state = START_STATE;
 936         drv_data->cur_transfer = list_entry(drv_data->cur_msg->transfers.next,
 937                                             struct spi_transfer, transfer_list);
 938
 939         dev_dbg(&drv_data->pdev->dev, "got a message to pump, "
 940                 "state is set to: baud %d, flag 0x%x, ctl 0x%x\n",
 941                 drv_data->cur_chip->baud, drv_data->cur_chip->flag,
 942                 drv_data->cur_chip->ctl_reg);
 943
 944         dev_dbg(&drv_data->pdev->dev,
 945                 "the first transfer len is %d\n",
 946                 drv_data->cur_transfer->len);
 947
 948         /* Mark as busy and launch transfers */
 949         tasklet_schedule(&drv_data->pump_transfers);
 950
 951         drv_data->busy = 1;
 952         spin_unlock_irqrestore(&drv_data->lock, flags);
 953 }
 954
 955 /*
 956  * got a msg to transfer, queue it in drv_data->queue.
 957  * And kick off message pumper
 958  */
 959 static int bfin_spi_transfer(struct spi_device *spi, struct spi_message *msg)
 960 {
 961         struct driver_data *drv_data = spi_master_get_devdata(spi->master);
 962         unsigned long flags;
 963
 964         spin_lock_irqsave(&drv_data->lock, flags);
 965
 966         if (drv_data->run == QUEUE_STOPPED) {
 967                 spin_unlock_irqrestore(&drv_data->lock, flags);
 968                 return -ESHUTDOWN;
 969         }
 970
 971         msg->actual_length = 0;
 972         msg->status = -EINPROGRESS;
 973         msg->state = START_STATE;
 974
 975         dev_dbg(&spi->dev, "adding an msg in transfer() \n");
 976         list_add_tail(&msg->queue, &drv_data->queue);
 977
 978         if (drv_data->run == QUEUE_RUNNING && !drv_data->busy)
 979                 queue_work(drv_data->workqueue, &drv_data->pump_messages);
 980
 981         spin_unlock_irqrestore(&drv_data->lock, flags);
 982
 983         return 0;
 984 }
 985
 986 #define MAX_SPI_SSEL    7
 987
 988 static u16 ssel[][MAX_SPI_SSEL] = {
 989         {P_SPI0_SSEL1, P_SPI0_SSEL2, P_SPI0_SSEL3,
 990         P_SPI0_SSEL4, P_SPI0_SSEL5,
 991         P_SPI0_SSEL6, P_SPI0_SSEL7},
 992
 993         {P_SPI1_SSEL1, P_SPI1_SSEL2, P_SPI1_SSEL3,
 994         P_SPI1_SSEL4, P_SPI1_SSEL5,
 995         P_SPI1_SSEL6, P_SPI1_SSEL7},
 996
 997         {P_SPI2_SSEL1, P_SPI2_SSEL2, P_SPI2_SSEL3,
 998         P_SPI2_SSEL4, P_SPI2_SSEL5,
 999         P_SPI2_SSEL6, P_SPI2_SSEL7},
1000 };
1001
1002 /* first setup for new devices */
1003 static int bfin_spi_setup(struct spi_device *spi)
1004 {
1005         struct bfin5xx_spi_chip *chip_info;
1006         struct chip_data *chip = NULL;
1007         struct driver_data *drv_data = spi_master_get_devdata(spi->master);
1008         int ret = -EINVAL;
1009
1010         if (spi->bits_per_word != 8 && spi->bits_per_word != 16)
1011                 goto error;
1012
1013         /* Only alloc (or use chip_info) on first setup */
1014         chip_info = NULL;
1015         chip = spi_get_ctldata(spi);
1016         if (chip == NULL) {
1017                 chip = kzalloc(sizeof(*chip), GFP_KERNEL);
1018                 if (!chip) {
1019                         dev_err(&spi->dev, "cannot allocate chip data\n");
1020                         ret = -ENOMEM;
1021                         goto error;
1022                 }
1023
1024                 chip->enable_dma = 0;
1025                 chip_info = spi->controller_data;
1026         }
1027
1028         /* chip_info isn't always needed */
1029         if (chip_info) {
1030                 /* Make sure people stop trying to set fields via ctl_reg
1031                  * when they should actually be using common SPI framework.
1032                  * Currently we let through: WOM EMISO PSSE GM SZ TIMOD.
1033                  * Not sure if a user actually needs/uses any of these,
1034                  * but let's assume (for now) they do.
1035                  */
1036                 if (chip_info->ctl_reg & (SPE|MSTR|CPOL|CPHA|LSBF|SIZE)) {
1037                         dev_err(&spi->dev, "do not set bits in ctl_reg "
1038                                 "that the SPI framework manages\n");
1039                         goto error;
1040                 }
1041
1042                 chip->enable_dma = chip_info->enable_dma != 0
1043                     && drv_data->master_info->enable_dma;
1044                 chip->ctl_reg = chip_info->ctl_reg;
1045                 chip->bits_per_word = chip_info->bits_per_word;
1046                 chip->cs_change_per_word = chip_info->cs_change_per_word;
1047                 chip->cs_chg_udelay = chip_info->cs_chg_udelay;
1048                 chip->cs_gpio = chip_info->cs_gpio;
1049                 chip->idle_tx_val = chip_info->idle_tx_val;
1050         }
1051
1052         /* translate common spi framework into our register */
1053         if (spi->mode & SPI_CPOL)
1054                 chip->ctl_reg |= CPOL;
1055         if (spi->mode & SPI_CPHA)
1056                 chip->ctl_reg |= CPHA;
1057         if (spi->mode & SPI_LSB_FIRST)
1058                 chip->ctl_reg |= LSBF;
1059         /* we dont support running in slave mode (yet?) */
1060         chip->ctl_reg |= MSTR;
1061
1062         /*
1063          * Notice: for blackfin, the speed_hz is the value of register
1064          * SPI_BAUD, not the real baudrate
1065          */
1066         chip->baud = hz_to_spi_baud(spi->max_speed_hz);
1067         chip->flag = 1 << (spi->chip_select);
1068         chip->chip_select_num = spi->chip_select;
1069
1070         switch (chip->bits_per_word) {
1071         case 8:
1072                 chip->n_bytes = 1;
1073                 chip->width = CFG_SPI_WORDSIZE8;
1074                 chip->read = chip->cs_change_per_word ?
1075                         bfin_spi_u8_cs_chg_reader : bfin_spi_u8_reader;
1076                 chip->write = chip->cs_change_per_word ?
1077                         bfin_spi_u8_cs_chg_writer : bfin_spi_u8_writer;
1078                 chip->duplex = chip->cs_change_per_word ?
1079                         bfin_spi_u8_cs_chg_duplex : bfin_spi_u8_duplex;
1080                 break;
1081
1082         case 16:
1083                 chip->n_bytes = 2;
1084                 chip->width = CFG_SPI_WORDSIZE16;
1085                 chip->read = chip->cs_change_per_word ?
1086                         bfin_spi_u16_cs_chg_reader : bfin_spi_u16_reader;
1087                 chip->write = chip->cs_change_per_word ?
1088                         bfin_spi_u16_cs_chg_writer : bfin_spi_u16_writer;
1089                 chip->duplex = chip->cs_change_per_word ?
1090                         bfin_spi_u16_cs_chg_duplex : bfin_spi_u16_duplex;
1091                 break;
1092
1093         default:
1094                 dev_err(&spi->dev, "%d bits_per_word is not supported\n",
1095                                 chip->bits_per_word);
1096                 goto error;
1097         }
1098
1099         /*
1100          * if any one SPI chip is registered and wants DMA, request the
1101          * DMA channel for it
1102          */
1103         if (chip->enable_dma && !drv_data->dma_requested) {
1104                 /* register dma irq handler */
1105                 ret = request_dma(drv_data->dma_channel, "BFIN_SPI_DMA");
1106                 if (ret) {
1107                         dev_err(&spi->dev,
1108                                 "Unable to request BlackFin SPI DMA channel\n");
1109                         goto error;
1110                 }
1111                 drv_data->dma_requested = 1;
1112
1113                 ret = set_dma_callback(drv_data->dma_channel,
1114                         bfin_spi_dma_irq_handler, drv_data);
1115                 if (ret) {
1116                         dev_err(&spi->dev, "Unable to set dma callback\n");
1117                         goto error;
1118                 }
1119                 dma_disable_irq(drv_data->dma_channel);
1120         }
1121
1122         if (chip->chip_select_num == 0) {
1123                 ret = gpio_request(chip->cs_gpio, spi->modalias);
1124                 if (ret) {
1125                         dev_err(&spi->dev, "gpio_request() error\n");
1126                         goto pin_error;
1127                 }
1128                 gpio_direction_output(chip->cs_gpio, 1);
1129         }
1130
1131         dev_dbg(&spi->dev, "setup spi chip %s, width is %d, dma is %d\n",
1132                         spi->modalias, chip->width, chip->enable_dma);
1133         dev_dbg(&spi->dev, "ctl_reg is 0x%x, flag_reg is 0x%x\n",
1134                         chip->ctl_reg, chip->flag);
1135
1136         spi_set_ctldata(spi, chip);
1137
1138         dev_dbg(&spi->dev, "chip select number is %d\n", chip->chip_select_num);
1139         if (chip->chip_select_num > 0 &&
1140             chip->chip_select_num <= spi->master->num_chipselect) {
1141                 ret = peripheral_request(ssel[spi->master->bus_num]
1142                                          [chip->chip_select_num-1], spi->modalias);
1143                 if (ret) {
1144                         dev_err(&spi->dev, "peripheral_request() error\n");
1145                         goto pin_error;
1146                 }
1147         }
1148
1149         bfin_spi_cs_deactive(drv_data, chip);
1150
1151         return 0;
1152
1153  pin_error:
1154         if (chip->chip_select_num == 0)
1155                 gpio_free(chip->cs_gpio);
1156         else
1157                 peripheral_free(ssel[spi->master->bus_num]
1158                         [chip->chip_select_num - 1]);
1159  error:
1160         if (chip) {
1161                 if (drv_data->dma_requested)
1162                         free_dma(drv_data->dma_channel);
1163                 drv_data->dma_requested = 0;
1164
1165                 kfree(chip);
1166                 /* prevent free 'chip' twice */
1167                 spi_set_ctldata(spi, NULL);
1168         }
1169
1170         return ret;
1171 }
1172
1173 /*
1174  * callback for spi framework.
1175  * clean driver specific data
1176  */
1177 static void bfin_spi_cleanup(struct spi_device *spi)
1178 {
1179         struct chip_data *chip = spi_get_ctldata(spi);
1180
1181         if (!chip)
1182                 return;
1183
1184         if ((chip->chip_select_num > 0)
1185                 && (chip->chip_select_num <= spi->master->num_chipselect))
1186                 peripheral_free(ssel[spi->master->bus_num]
1187                                         [chip->chip_select_num-1]);
1188
1189         if (chip->chip_select_num == 0)
1190                 gpio_free(chip->cs_gpio);
1191
1192         kfree(chip);
1193         /* prevent free 'chip' twice */
1194         spi_set_ctldata(spi, NULL);
1195 }
1196
1197 static inline int bfin_spi_init_queue(struct driver_data *drv_data)
1198 {
1199         INIT_LIST_HEAD(&drv_data->queue);
1200         spin_lock_init(&drv_data->lock);
1201
1202         drv_data->run = QUEUE_STOPPED;
1203         drv_data->busy = 0;
1204
1205         /* init transfer tasklet */
1206         tasklet_init(&drv_data->pump_transfers,
1207                      bfin_spi_pump_transfers, (unsigned long)drv_data);
1208
1209         /* init messages workqueue */
1210         INIT_WORK(&drv_data->pump_messages, bfin_spi_pump_messages);
1211         drv_data->workqueue = create_singlethread_workqueue(
1212                                 dev_name(drv_data->master->dev.parent));
1213         if (drv_data->workqueue == NULL)
1214                 return -EBUSY;
1215
1216         return 0;
1217 }
1218
1219 static inline int bfin_spi_start_queue(struct driver_data *drv_data)
1220 {
1221         unsigned long flags;
1222
1223         spin_lock_irqsave(&drv_data->lock, flags);
1224
1225         if (drv_data->run == QUEUE_RUNNING || drv_data->busy) {
1226                 spin_unlock_irqrestore(&drv_data->lock, flags);
1227                 return -EBUSY;
1228         }
1229
1230         drv_data->run = QUEUE_RUNNING;
1231         drv_data->cur_msg = NULL;
1232         drv_data->cur_transfer = NULL;
1233         drv_data->cur_chip = NULL;
1234         spin_unlock_irqrestore(&drv_data->lock, flags);
1235
1236         queue_work(drv_data->workqueue, &drv_data->pump_messages);
1237
1238         return 0;
1239 }
1240
1241 static inline int bfin_spi_stop_queue(struct driver_data *drv_data)
1242 {
1243         unsigned long flags;
1244         unsigned limit = 500;
1245         int status = 0;
1246
1247         spin_lock_irqsave(&drv_data->lock, flags);
1248
1249         /*
1250          * This is a bit lame, but is optimized for the common execution path.
1251          * A wait_queue on the drv_data->busy could be used, but then the common
1252          * execution path (pump_messages) would be required to call wake_up or
1253          * friends on every SPI message. Do this instead
1254          */
1255         drv_data->run = QUEUE_STOPPED;
1256         while (!list_empty(&drv_data->queue) && drv_data->busy && limit--) {
1257                 spin_unlock_irqrestore(&drv_data->lock, flags);
1258                 msleep(10);
1259                 spin_lock_irqsave(&drv_data->lock, flags);
1260         }
1261
1262         if (!list_empty(&drv_data->queue) || drv_data->busy)
1263                 status = -EBUSY;
1264
1265         spin_unlock_irqrestore(&drv_data->lock, flags);
1266
1267         return status;
1268 }
1269
1270 static inline int bfin_spi_destroy_queue(struct driver_data *drv_data)
1271 {
1272         int status;
1273
1274         status = bfin_spi_stop_queue(drv_data);
1275         if (status != 0)
1276                 return status;
1277
1278         destroy_workqueue(drv_data->workqueue);
1279
1280         return 0;
1281 }
1282
1283 static int __init bfin_spi_probe(struct platform_device *pdev)
1284 {
1285         struct device *dev = &pdev->dev;
1286         struct bfin5xx_spi_master *platform_info;
1287         struct spi_master *master;
1288         struct driver_data *drv_data = 0;
1289         struct resource *res;
1290         int status = 0;
1291
1292         platform_info = dev->platform_data;
1293
1294         /* Allocate master with space for drv_data */
1295         master = spi_alloc_master(dev, sizeof(struct driver_data) + 16);
1296         if (!master) {
1297                 dev_err(&pdev->dev, "can not alloc spi_master\n");
1298                 return -ENOMEM;
1299         }
1300
1301         drv_data = spi_master_get_devdata(master);
1302         drv_data->master = master;
1303         drv_data->master_info = platform_info;
1304         drv_data->pdev = pdev;
1305         drv_data->pin_req = platform_info->pin_req;
1306
1307         /* the spi->mode bits supported by this driver: */
1308         master->mode_bits = SPI_CPOL | SPI_CPHA | SPI_LSB_FIRST;
1309
1310         master->bus_num = pdev->id;
1311         master->num_chipselect = platform_info->num_chipselect;
1312         master->cleanup = bfin_spi_cleanup;
1313         master->setup = bfin_spi_setup;
1314         master->transfer = bfin_spi_transfer;
1315
1316         /* Find and map our resources */
1317         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1318         if (res == NULL) {
1319                 dev_err(dev, "Cannot get IORESOURCE_MEM\n");
1320                 status = -ENOENT;
1321                 goto out_error_get_res;
1322         }
1323
1324         drv_data->regs_base = ioremap(res->start, resource_size(res));
1325         if (drv_data->regs_base == NULL) {
1326                 dev_err(dev, "Cannot map IO\n");
1327                 status = -ENXIO;
1328                 goto out_error_ioremap;
1329         }
1330
1331         drv_data->dma_channel = platform_get_irq(pdev, 0);
1332         if (drv_data->dma_channel < 0) {
1333                 dev_err(dev, "No DMA channel specified\n");
1334                 status = -ENOENT;
1335                 goto out_error_no_dma_ch;
1336         }
1337
1338         /* Initial and start queue */
1339         status = bfin_spi_init_queue(drv_data);
1340         if (status != 0) {
1341                 dev_err(dev, "problem initializing queue\n");
1342                 goto out_error_queue_alloc;
1343         }
1344
1345         status = bfin_spi_start_queue(drv_data);
1346         if (status != 0) {
1347                 dev_err(dev, "problem starting queue\n");
1348                 goto out_error_queue_alloc;
1349         }
1350
1351         status = peripheral_request_list(drv_data->pin_req, DRV_NAME);
1352         if (status != 0) {
1353                 dev_err(&pdev->dev, ": Requesting Peripherals failed\n");
1354                 goto out_error_queue_alloc;
1355         }
1356
1357         /* Reset SPI registers. If these registers were used by the boot loader,
1358          * the sky may fall on your head if you enable the dma controller.
1359          */
1360         write_CTRL(drv_data, BIT_CTL_CPHA | BIT_CTL_MASTER);
1361         write_FLAG(drv_data, 0xFF00);
1362
1363         /* Register with the SPI framework */
1364         platform_set_drvdata(pdev, drv_data);
1365         status = spi_register_master(master);
1366         if (status != 0) {
1367                 dev_err(dev, "problem registering spi master\n");
1368                 goto out_error_queue_alloc;
1369         }
1370
1371         dev_info(dev, "%s, Version %s, regs_base@%p, dma channel@%d\n",
1372                 DRV_DESC, DRV_VERSION, drv_data->regs_base,
1373                 drv_data->dma_channel);
1374         return status;
1375
1376 out_error_queue_alloc:
1377         bfin_spi_destroy_queue(drv_data);
1378 out_error_no_dma_ch:
1379         iounmap((void *) drv_data->regs_base);
1380 out_error_ioremap:
1381 out_error_get_res:
1382         spi_master_put(master);
1383
1384         return status;
1385 }
1386
1387 /* stop hardware and remove the driver */
1388 static int __devexit bfin_spi_remove(struct platform_device *pdev)
1389 {
1390         struct driver_data *drv_data = platform_get_drvdata(pdev);
1391         int status = 0;
1392
1393         if (!drv_data)
1394                 return 0;
1395
1396         /* Remove the queue */
1397         status = bfin_spi_destroy_queue(drv_data);
1398         if (status != 0)
1399                 return status;
1400
1401         /* Disable the SSP at the peripheral and SOC level */
1402         bfin_spi_disable(drv_data);
1403
1404         /* Release DMA */
1405         if (drv_data->master_info->enable_dma) {
1406                 if (dma_channel_active(drv_data->dma_channel))
1407                         free_dma(drv_data->dma_channel);
1408         }
1409
1410         /* Disconnect from the SPI framework */
1411         spi_unregister_master(drv_data->master);
1412
1413         peripheral_free_list(drv_data->pin_req);
1414
1415         /* Prevent double remove */
1416         platform_set_drvdata(pdev, NULL);
1417
1418         return 0;
1419 }
1420
1421 #ifdef CONFIG_PM
1422 static int bfin_spi_suspend(struct platform_device *pdev, pm_message_t state)
1423 {
1424         struct driver_data *drv_data = platform_get_drvdata(pdev);
1425         int status = 0;
1426
1427         status = bfin_spi_stop_queue(drv_data);
1428         if (status != 0)
1429                 return status;
1430
1431         /* stop hardware */
1432         bfin_spi_disable(drv_data);
1433
1434         return 0;
1435 }
1436
1437 static int bfin_spi_resume(struct platform_device *pdev)
1438 {
1439         struct driver_data *drv_data = platform_get_drvdata(pdev);
1440         int status = 0;
1441
1442         /* Enable the SPI interface */
1443         bfin_spi_enable(drv_data);
1444
1445         /* Start the queue running */
1446         status = bfin_spi_start_queue(drv_data);
1447         if (status != 0) {
1448                 dev_err(&pdev->dev, "problem starting queue (%d)\n", status);
1449                 return status;
1450         }
1451
1452         return 0;
1453 }
1454 #else
1455 #define bfin_spi_suspend NULL
1456 #define bfin_spi_resume NULL
1457 #endif                          /* CONFIG_PM */
1458
1459 MODULE_ALIAS("platform:bfin-spi");
1460 static struct platform_driver bfin_spi_driver = {
1461         .driver = {
1462                 .name   = DRV_NAME,
1463                 .owner  = THIS_MODULE,
1464         },
1465         .suspend        = bfin_spi_suspend,
1466         .resume         = bfin_spi_resume,
1467         .remove         = __devexit_p(bfin_spi_remove),
1468 };
1469
1470 static int __init bfin_spi_init(void)
1471 {
1472         return platform_driver_probe(&bfin_spi_driver, bfin_spi_probe);
1473 }
1474 module_init(bfin_spi_init);
1475
1476 static void __exit bfin_spi_exit(void)
1477 {
1478         platform_driver_unregister(&bfin_spi_driver);
1479 }
1480 module_exit(bfin_spi_exit);